Partition Merge report for DE2_115_WEB_SERVER
Mon Jun 25 23:09:36 2012
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Partition Merge Summary                                                             ;
+------------------------------------+------------------------------------------------+
; Partition Merge Status             ; Successful - Mon Jun 25 23:09:35 2012          ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; DE2_115_WEB_SERVER                             ;
; Top-level Entity Name              ; DE2_115_WEB_SERVER                             ;
; Family                             ; Cyclone IV E                                   ;
; Total logic elements               ; 15,818                                         ;
;     Total combinational functions  ; 10,892                                         ;
;     Dedicated logic registers      ; 10,273                                         ;
; Total registers                    ; 10285                                          ;
; Total pins                         ; 487                                            ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 427,362                                        ;
; Embedded Multiplier 9-bit elements ; 4                                              ;
; Total PLLs                         ; 2                                              ;
+------------------------------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                          ;
+-------------------------------------------------------------+---------------+-----------+----------------+-------------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                        ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection                                                                                                                              ; Details ;
+-------------------------------------------------------------+---------------+-----------+----------------+-------------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[0]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[24]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[0]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[24]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[10] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[18]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[10] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[18]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[11] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[19]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[11] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[19]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[12] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[20]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[12] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[20]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[13] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[21]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[13] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[21]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[14] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[22]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[14] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[22]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[15] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[23]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[15] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[23]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[16] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[8]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[16] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[8]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[17] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[9]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[17] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[9]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[18] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[10]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[18] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[10]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[19] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[11]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[19] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[11]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[1]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[25]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[1]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[25]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[20] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[12]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[20] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[12]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[21] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[13]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[21] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[13]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[22] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[14]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[22] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[14]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[23] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[15]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[23] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[15]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[24] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[0]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[24] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[0]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[25] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[1]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[25] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[1]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[26] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[2]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[26] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[2]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[27] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[3]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[27] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[3]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[28] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[4]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[28] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[4]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[29] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[5]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[29] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[5]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[2]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[26]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[2]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[26]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[30] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[6]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[30] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[6]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[31] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[7]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[31] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[7]                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[3]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[27]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[3]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[27]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[4]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[28]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[4]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[28]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[5]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[29]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[5]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[29]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[6]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[30]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[6]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[30]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[7]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[31]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[7]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[31]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[8]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[16]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[8]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[16]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[9]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[17]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|data[9]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|datai[17]                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|empty[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                                            ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|empty[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                                            ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|empty[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                                            ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|empty[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                                            ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|eop      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                                            ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|eop      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                                            ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|ready    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|timing_adapter:the_timing_adapter|LessThan0~0_wirecell                                                          ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|ready    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|timing_adapter:the_timing_adapter|LessThan0~0_wirecell                                                          ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|reset    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_sys_domain_synch_module:DE2_115_SOPC_reset_altpll_sys_domain_synch|data_out~_wirecell ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|reset    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|DE2_115_SOPC_reset_altpll_sys_domain_synch_module:DE2_115_SOPC_reset_altpll_sys_domain_synch|data_out~_wirecell ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|sop      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                                            ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|sop      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                                            ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|valid    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|exp_valid                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|valid    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|fdata_0:the_fdata_0|fdata:fdata_0|exp_valid                                                                     ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|c0               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_ktn2:sd1|wire_pll7_clk[0]                                                                ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[0]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[0]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[0]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[0]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[10]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[10]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[10]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[10]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[11]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[11]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[11]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[11]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[12]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[12]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[12]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[12]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[13]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[13]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[13]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[13]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[14]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[14]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[14]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[14]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[15]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[15]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[15]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[15]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[16]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[16]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[16]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[16]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[17]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[17]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[17]   ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[17]                                                                                      ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[1]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[1]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[1]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[1]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[2]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[2]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[2]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[2]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[3]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[3]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[3]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[3]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[4]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[4]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[4]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[4]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[5]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[5]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[5]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[5]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[6]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[6]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[6]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[6]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[7]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[7]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[7]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[7]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[8]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[8]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[8]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[8]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[9]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[9]                                                                                       ; N/A     ;
; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[9]    ; post-fitting  ; connected ; Top            ; post-synthesis    ; DE2_115_SOPC:DE2_115_SOPC_inst|ledr:the_ledr|data_out[9]                                                                                       ; N/A     ;
+-------------------------------------------------------------+---------------+-----------+----------------+-------------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 14526  ; 177              ; 1118                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 10293  ; 167              ; 432                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 5220   ; 71               ; 225                            ; 0                              ;
;     -- 3 input functions                    ; 2930   ; 72               ; 117                            ; 0                              ;
;     -- <=2 input functions                  ; 2143   ; 24               ; 90                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 8786   ; 162              ; 383                            ; 0                              ;
;     -- arithmetic mode                      ; 1507   ; 5                ; 49                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 9222   ; 109              ; 954                            ; 0                              ;
;     -- Dedicated logic registers            ; 9210   ; 109              ; 954                            ; 0                              ;
;     -- I/O registers                        ; 24     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 487    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 368994 ; 0                ; 58368                          ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 2                              ;
; Double Data Rate I/O Output Circuitry       ; 6      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 10948  ; 171              ; 1350                           ; 3                              ;
;     -- Registered Input Connections         ; 10057  ; 117              ; 1091                           ; 0                              ;
;     -- Output Connections                   ; 942    ; 338              ; 1                              ; 11191                          ;
;     -- Registered Output Connections        ; 107    ; 337              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 83838  ; 1262             ; 5559                           ; 11196                          ;
;     -- Registered Connections               ; 50532  ; 925              ; 4186                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 476    ; 326              ; 540                            ; 10548                          ;
;     -- sld_hub:auto_hub                     ; 326    ; 18               ; 165                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 540    ; 165              ; 0                              ; 646                            ;
;     -- hard_block:auto_generated_inst       ; 10548  ; 0                ; 646                            ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 132    ; 38               ; 171                            ; 3                              ;
;     -- Output Ports                         ; 297    ; 54               ; 124                            ; 8                              ;
;     -- Bidir Ports                          ; 145    ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 119                            ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 44               ; 1                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 16               ; 8                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 0                ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 1                ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 26               ; 115                            ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                       ; Partition ; Type          ; Location ; Status                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; AUD_ADCDAT                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; AUD_ADCLRCK                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; AUD_BCLK                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_BCLK                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_BCLK~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; AUD_DACDAT                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; AUD_DACLRCK                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; AUD_XCK                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; CLOCK2_50                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK2_50                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK2_50~input                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; CLOCK3_50                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK3_50                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK3_50~input                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; CLOCK_50                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQM[2]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[2]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[2]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQM[3]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[3]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[3]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[16]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[16]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[16]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[17]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[17]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[17]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[18]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[18]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[18]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[19]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[19]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[19]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[20]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[20]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[20]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[21]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[21]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[21]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[22]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[22]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[22]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[23]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[23]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[23]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[24]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[24]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[24]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[25]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[25]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[25]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[26]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[26]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[26]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[27]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[27]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[27]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[28]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[28]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[28]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[29]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[29]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[29]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[30]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[30]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[30]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[31]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[31]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[31]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EEP_I2C_SCLK                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EEP_I2C_SCLK                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EEP_I2C_SCLK~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EEP_I2C_SDAT                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EEP_I2C_SDAT                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EEP_I2C_SDAT~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_GTX_CLK                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_GTX_CLK                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_GTX_CLK~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_INT_N                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_INT_N                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_INT_N~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_LINK100                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_LINK100                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_LINK100~input                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_MDC                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_MDC                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_MDC~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_MDIO                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ENET0_MDIO                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_MDIO~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RST_N                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_RST_N                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_RST_N~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_CLK                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_CLK                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_CLK~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_COL                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_COL                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_COL~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_CRS                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_CRS                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_CRS~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_DATA[0]                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DATA[0]                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DATA[0]~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_DATA[1]                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DATA[1]                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DATA[1]~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_DATA[2]                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DATA[2]                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DATA[2]~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_DATA[3]                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DATA[3]                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DATA[3]~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_DV                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_DV                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_DV~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_RX_ER                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_RX_ER                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_RX_ER~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_TX_CLK                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET0_TX_CLK                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_CLK~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_TX_DATA[0]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_DATA[0]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_DATA[0]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_TX_DATA[1]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_DATA[1]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_DATA[1]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_TX_DATA[2]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_DATA[2]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_DATA[2]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_TX_DATA[3]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_DATA[3]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_DATA[3]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_TX_EN                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_EN                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_EN~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET0_TX_ER                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET0_TX_ER                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET0_TX_ER~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_GTX_CLK                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_GTX_CLK                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_GTX_CLK~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_INT_N                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_INT_N                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_INT_N~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_LINK100                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_LINK100                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_LINK100~input                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_MDC                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_MDC                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_MDC~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_MDIO                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ENET1_MDIO                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_MDIO~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RST_N                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_RST_N                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_RST_N~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_CLK                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_CLK                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_CLK~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_COL                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_COL                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_COL~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_CRS                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_CRS                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_CRS~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_DATA[0]                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DATA[0]                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DATA[0]~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_DATA[1]                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DATA[1]                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DATA[1]~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_DATA[2]                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DATA[2]                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DATA[2]~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_DATA[3]                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DATA[3]                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DATA[3]~input                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_DV                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_DV                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_DV~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_RX_ER                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_RX_ER                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_RX_ER~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_TX_CLK                                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET1_TX_CLK                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_CLK~input                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_TX_DATA[0]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_DATA[0]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_DATA[0]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_TX_DATA[1]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_DATA[1]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_DATA[1]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_TX_DATA[2]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_DATA[2]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_DATA[2]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_TX_DATA[3]                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_DATA[3]                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_DATA[3]~output                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_TX_EN                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_EN                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_EN~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENET1_TX_ER                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET1_TX_ER                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET1_TX_ER~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; ENETCLK_25                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENETCLK_25                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENETCLK_25~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EX_IO[0]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EX_IO[0]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EX_IO[0]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EX_IO[1]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EX_IO[1]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EX_IO[1]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EX_IO[2]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EX_IO[2]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EX_IO[2]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EX_IO[3]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EX_IO[3]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EX_IO[3]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EX_IO[4]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EX_IO[4]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EX_IO[4]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EX_IO[5]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EX_IO[5]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EX_IO[5]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; EX_IO[6]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- EX_IO[6]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- EX_IO[6]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[0]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[0]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[0]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[10]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[10]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[10]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[11]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[11]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[11]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[12]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[12]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[12]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[13]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[13]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[13]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[14]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[14]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[14]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[15]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[15]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[15]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[16]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[16]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[16]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[17]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[17]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[17]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[18]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[18]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[18]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[19]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[19]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[19]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[1]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[1]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[1]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[20]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[20]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[20]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[21]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[21]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[21]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[22]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[22]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[22]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[2]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[2]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[2]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[3]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[3]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[3]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[4]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[4]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[4]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[5]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[5]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[5]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[6]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[6]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[6]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[7]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[7]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[7]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[8]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[8]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[8]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_ADDR[9]                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_ADDR[9]                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_ADDR[9]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_CE_N                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_CE_N                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_CE_N~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_DQ[0]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[0]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[0]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_DQ[1]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[1]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[1]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_DQ[2]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[2]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[2]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_DQ[3]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[3]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[3]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_DQ[4]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[4]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[4]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_DQ[5]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[5]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[5]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_DQ[6]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[6]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[6]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_DQ[7]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FL_DQ[7]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_DQ[7]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_OE_N                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_OE_N                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_OE_N~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_RST_N                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_RST_N                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_RST_N~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_RY                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- FL_RY                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FL_RY~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_WE_N                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_WE_N                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_WE_N~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; FL_WP_N                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FL_WP_N                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FL_WP_N~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[0]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[0]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[10]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[10]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[10]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[11]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[11]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[11]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[12]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[12]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[12]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[13]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[13]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[13]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[14]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[14]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[14]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[15]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[15]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[15]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[16]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[16]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[16]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[17]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[17]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[17]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[18]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[18]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[18]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[19]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[19]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[19]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[1]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[1]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[20]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[20]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[20]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[21]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[21]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[21]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[22]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[22]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[22]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[23]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[23]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[23]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[24]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[24]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[24]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[25]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[25]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[25]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[26]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[26]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[26]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[27]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[27]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[27]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[28]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[28]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[28]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[29]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[29]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[29]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[2]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[2]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[30]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[30]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[30]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[31]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[31]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[31]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[32]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[32]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[32]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[33]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[33]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[33]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[34]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[34]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[34]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[35]                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[35]                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[35]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[3]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[3]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[4]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[4]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[5]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[5]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[6]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[6]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[7]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[7]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[7]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[8]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[8]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[8]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; GPIO[9]                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO[9]                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO[9]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX6[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX6[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX6[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX6[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX6[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX6[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX6[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX6[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX6[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX7[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX7[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX7[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX7[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX7[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX7[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HEX7[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX7[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX7[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_CLKIN0                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_CLKIN0                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_CLKIN0~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_CLKIN_P1                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_CLKIN_P1                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_CLKIN_P1~input                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_CLKIN_P2                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_CLKIN_P2                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_CLKIN_P2~input                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_CLKOUT0                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_CLKOUT0                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_CLKOUT0~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_CLKOUT_P1                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_CLKOUT_P1                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_CLKOUT_P1~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_CLKOUT_P2                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_CLKOUT_P2                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_CLKOUT_P2~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_D[0]                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- HSMC_D[0]                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_D[0]~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_D[1]                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- HSMC_D[1]                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_D[1]~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_D[2]                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- HSMC_D[2]                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_D[2]~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_D[3]                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- HSMC_D[3]                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_D[3]~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[0]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[0]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[0]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[10]                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[10]                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[10]~input                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[11]                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[11]                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[11]~input                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[12]                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[12]                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[12]~input                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[13]                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[13]                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[13]~input                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[14]                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[14]                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[14]~input                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[15]                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[15]                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[15]~input                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[16]                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[16]                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[16]~input                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[1]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[1]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[1]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[2]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[2]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[2]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[3]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[3]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[3]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[4]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[4]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[4]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[5]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[5]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[5]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[6]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[6]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[6]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[7]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[7]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[7]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[8]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[8]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[8]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_RX_D_P[9]                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- HSMC_RX_D_P[9]                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- HSMC_RX_D_P[9]~input                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[0]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[0]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[0]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[10]                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[10]                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[10]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[11]                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[11]                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[11]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[12]                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[12]                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[12]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[13]                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[13]                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[13]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[14]                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[14]                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[14]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[15]                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[15]                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[15]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[16]                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[16]                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[16]~output                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[1]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[1]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[1]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[2]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[2]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[2]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[3]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[3]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[3]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[4]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[4]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[4]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[5]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[5]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[5]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[6]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[6]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[6]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[7]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[7]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[7]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[8]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[8]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[8]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; HSMC_TX_D_P[9]                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HSMC_TX_D_P[9]                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSMC_TX_D_P[9]~output                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; I2C_SCLK                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- I2C_SCLK                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_SCLK~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; I2C_SDAT                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_SDAT                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_SDAT~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; IRDA_RXD                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IRDA_RXD                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRDA_RXD~input                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; KEY[2]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; KEY[3]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_BLON                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_BLON                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_BLON~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_DATA[0]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[0]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[0]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_DATA[1]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[1]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[1]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_DATA[2]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[2]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[2]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_DATA[3]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[3]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[3]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_DATA[4]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[4]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[4]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_DATA[5]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[5]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[5]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_DATA[6]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[6]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[6]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_DATA[7]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- LCD_DATA[7]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- LCD_DATA[7]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_EN                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_EN                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_EN~output                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_ON                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_ON                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_ON~output                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_RS                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RS                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RS~output                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LCD_RW                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RW                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RW~output                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[7]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[7]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[7]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDG[8]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDG[8]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDG[8]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[10]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[10]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[10]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[11]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[11]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[11]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[12]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[12]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[12]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[13]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[13]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[13]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[14]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[14]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[14]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[15]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[15]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[15]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[16]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[16]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[16]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[17]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[17]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[17]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_ADDR[0]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_ADDR[0]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_ADDR[0]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_ADDR[1]                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_ADDR[1]                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_ADDR[1]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_CS_N                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_CS_N                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_CS_N~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DACK_N[0]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_DACK_N[0]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_DACK_N[0]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DACK_N[1]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_DACK_N[1]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_DACK_N[1]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[0]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[0]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[0]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[10]                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[10]                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[10]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[11]                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[11]                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[11]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[12]                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[12]                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[12]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[13]                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[13]                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[13]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[14]                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[14]                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[14]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[15]                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[15]                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[15]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[1]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[1]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[1]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[2]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[2]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[2]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[3]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[3]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[3]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[4]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[4]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[4]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[5]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[5]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[5]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[6]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[6]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[6]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[7]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[7]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[7]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[8]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[8]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[8]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DATA[9]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[9]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[9]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DREQ[0]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_DREQ[0]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DREQ[0]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_DREQ[1]                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_DREQ[1]                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DREQ[1]~input                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_FSPEED                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_FSPEED                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_FSPEED~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_INT[0]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_INT[0]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_INT[0]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_INT[1]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_INT[1]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_INT[1]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_LSPEED                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_LSPEED                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_LSPEED~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_RD_N                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_RD_N                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_RD_N~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_RST_N                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_RST_N                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_RST_N~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; OTG_WR_N                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_WR_N                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_WR_N~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; PS2_CLK                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; PS2_CLK2                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK2                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK2~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; PS2_DAT                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; PS2_DAT2                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT2                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT2~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SD_CLK                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SD_CLK                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SD_CLK~output                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SD_CMD                                                                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_CMD                                                                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_CMD~output                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SD_DAT[0]                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[0]                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[0]~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SD_DAT[1]                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[1]                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[1]~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SD_DAT[2]                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[2]                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[2]~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SD_DAT[3]                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SD_DAT[3]                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_DAT[3]~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SD_WP_N                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SD_WP_N                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SD_WP_N~input                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SMA_CLKIN                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SMA_CLKIN                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SMA_CLKIN~input                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SMA_CLKOUT                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SMA_CLKOUT                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SMA_CLKOUT~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[0]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[0]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[0]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[10]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[10]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[10]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[11]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[11]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[11]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[12]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[12]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[12]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[13]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[13]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[13]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[14]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[14]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[14]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[15]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[15]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[15]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[16]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[16]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[16]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[17]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[17]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[17]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[18]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[18]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[18]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[19]                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[19]                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[19]~output                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[1]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[1]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[1]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[2]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[2]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[2]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[3]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[3]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[3]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[4]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[4]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[4]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[5]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[5]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[5]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[6]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[6]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[6]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[7]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[7]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[7]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[8]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[8]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[8]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_ADDR[9]                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_ADDR[9]                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_ADDR[9]~output                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_CE_N                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_CE_N                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_CE_N~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[0]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[0]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[0]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[10]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[10]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[10]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[11]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[11]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[11]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[12]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[12]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[12]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[13]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[13]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[13]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[14]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[14]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[14]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[15]                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[15]                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[15]~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[1]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[1]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[1]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[2]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[2]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[2]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[3]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[3]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[3]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[4]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[4]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[4]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[5]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[5]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[5]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[6]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[6]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[6]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[7]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[7]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[7]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[8]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[8]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[8]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_DQ[9]                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SRAM_DQ[9]                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SRAM_DQ[9]~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_LB_N                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_LB_N                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_LB_N~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_OE_N                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_OE_N                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_OE_N~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_UB_N                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_UB_N                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_UB_N~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SRAM_WE_N                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SRAM_WE_N                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SRAM_WE_N~output                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[10]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[10]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[10]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[11]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[11]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[11]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[12]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[12]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[12]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[13]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[13]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[13]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[14]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[14]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[14]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[15]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[15]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[15]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[16]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[16]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[16]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[17]                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[17]                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[17]~input                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_CLK27                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_CLK27                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_CLK27~input                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_DATA[0]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[0]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[0]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_DATA[1]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[1]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[1]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_DATA[2]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[2]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[2]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_DATA[3]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[3]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[3]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_DATA[4]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[4]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[4]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_DATA[5]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[5]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[5]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_DATA[6]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[6]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[6]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_DATA[7]                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[7]                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[7]~input                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_HS                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_HS                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_HS~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_RESET_N                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- TD_RESET_N                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- TD_RESET_N~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; TD_VS                                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_VS                                                                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_VS~input                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; UART_CTS                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_CTS                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_CTS~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; UART_RTS                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RTS                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RTS~input                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; UART_RXD                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RXD                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RXD~input                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; UART_TXD                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_TXD                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_TXD~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_BLANK_N                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_B[4]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_B[5]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_B[6]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_B[7]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_CLK                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_G[4]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_G[5]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_G[6]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_G[7]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_R[4]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_R[5]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_R[6]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_R[7]                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_SYNC_N                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_cpu_the_cpu_nios2_oci_the_cpu_jtag_debug_module_wrapper_cpu_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_clr                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ena                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_irq                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_rti                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_shift                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_tck                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_tdi                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_tdo                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_update                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.DE2_115_SOPC_inst_the_jtag_uart_jtag_uart_alt_jtag_atlantic_usr1                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_0_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_10_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_11_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_12_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_13_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_14_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_15_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_16_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_17_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_18_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_19_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_1_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_20_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_21_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_22_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_23_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_24_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_25_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_26_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_27_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_28_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_29_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_2_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_30_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_31_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_3_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_4_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_5_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_6_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_7_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_8_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_data_9_                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_empty_0_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_empty_1_                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_eop                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_ready                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_reset                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_sop                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_fdata_0_valid                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.DE2_115_SOPC_inst_the_pll_c0                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                            ;           ;               ;          ;                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                        ;
+---------------------------------------------+---------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                           ;
+---------------------------------------------+---------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 15,818                                                                          ;
;                                             ;                                                                                 ;
; Total combinational functions               ; 10892                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                 ;
;     -- 4 input functions                    ; 5516                                                                            ;
;     -- 3 input functions                    ; 3119                                                                            ;
;     -- <=2 input functions                  ; 2257                                                                            ;
;                                             ;                                                                                 ;
; Logic elements by mode                      ;                                                                                 ;
;     -- normal mode                          ; 9331                                                                            ;
;     -- arithmetic mode                      ; 1561                                                                            ;
;                                             ;                                                                                 ;
; Total registers                             ; 10285                                                                           ;
;     -- Dedicated logic registers            ; 10273                                                                           ;
;     -- I/O registers                        ; 24                                                                              ;
;                                             ;                                                                                 ;
; I/O pins                                    ; 487                                                                             ;
; Total memory bits                           ; 427362                                                                          ;
; Embedded Multiplier 9-bit elements          ; 4                                                                               ;
; Total PLLs                                  ; 2                                                                               ;
;     -- PLLs                                 ; 2                                                                               ;
;                                             ;                                                                                 ;
; Maximum fan-out node                        ; DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_ktn2:sd1|wire_pll7_clk[0] ;
; Maximum fan-out                             ; 8544                                                                            ;
; Total fan-out                               ; 88684                                                                           ;
; Average fan-out                             ; 3.81                                                                            ;
+---------------------------------------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------------------+
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_ivf1:auto_generated|altsyncram_ij31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; 32           ; 50           ; 32           ; 50           ; 1600   ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|clock_crossing_io:the_clock_crossing_io|clock_crossing_io_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_75g1:auto_generated|altsyncram_qj31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; 256          ; 33           ; 256          ; 33           ; 8448   ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512    ; cpu_bht_ram.mif                 ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_bef1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 64           ; 19           ; 64           ; 19           ; 1216   ; cpu_dc_tag_ram.mif              ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_m5g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 128          ; 24           ; 128          ; 24           ; 3072   ; cpu_ic_tag_ram.mif              ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192   ; cpu_ociram_default_contents.mif ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; cpu_rf_ram_a.mif                ;
; DE2_115_SOPC:DE2_115_SOPC_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; cpu_rf_ram_b.mif                ;
; DE2_115_SOPC:DE2_115_SOPC_inst|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram|altsyncram_1cc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                        ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; descriptor_memory.hex           ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|onchip_memory2:the_onchip_memory2|altsyncram:the_altsyncram|altsyncram_c4c1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                              ; AUTO ; Single Port      ; 4096         ; 32           ; --           ; --           ; 131072 ; onchip_memory2.hex              ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_f:the_sgdma_f|sgdma_f_chain:the_sgdma_f_chain|descriptor_read_which_resides_within_sgdma_f:the_descriptor_read_which_resides_within_sgdma_f|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|altsyncram_uua1:altsyncram2|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; 2            ; 8            ; 2            ; 8            ; 16     ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_f:the_sgdma_f|sgdma_f_command_fifo:the_sgdma_f_command_fifo|scfifo:sgdma_f_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|altsyncram_3ud1:FIFOram|ALTSYNCRAM                                                                                                                                                                      ; AUTO ; Simple Dual Port ; 2            ; 104          ; 2            ; 104          ; 208    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_f:the_sgdma_f|sgdma_f_status_token_fifo:the_sgdma_f_status_token_fifo|scfifo:sgdma_f_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|altsyncram_5rd1:FIFOram|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; 2            ; 24           ; 2            ; 24           ; 48     ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|altsyncram_uua1:altsyncram2|ALTSYNCRAM                                                                                                    ; AUTO ; Simple Dual Port ; 2            ; 8            ; 2            ; 8            ; 16     ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|altsyncram_3ud1:FIFOram|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 2            ; 104          ; 2            ; 104          ; 208    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|altsyncram_5rd1:FIFOram|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; 2            ; 24           ; 2            ; 24           ; 48     ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_q5n:auto_generated|altsyncram_o1b1:altsyncram2|ALTSYNCRAM                                                                                                    ; AUTO ; Simple Dual Port ; 2            ; 14           ; 2            ; 14           ; 28     ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|altsyncram_1961:altsyncram4|ALTSYNCRAM                                                                                                    ; AUTO ; Simple Dual Port ; 3            ; 16           ; 3            ; 16           ; 48     ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_e4n:auto_generated|altsyncram_s1b1:altsyncram2|ALTSYNCRAM                                                                                                    ; AUTO ; Simple Dual Port ; 2            ; 16           ; 2            ; 16           ; 32     ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|altsyncram_3ud1:FIFOram|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 2            ; 104          ; 2            ; 104          ; 208    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|altsyncram_7vd1:FIFOram|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; 64           ; 37           ; 64           ; 37           ; 2368   ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|altsyncram_5rd1:FIFOram|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; 2            ; 24           ; 2            ; 24           ; 48     ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_l4e1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; 32           ; 10           ; 32           ; 10           ; 320    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_g9g1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; 512          ; 23           ; 512          ; 23           ; 11776  ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_cfg1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; 2048         ; 40           ; 2048         ; 40           ; 81920  ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|altsyncram_ce81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 14           ; 8            ; 14           ; 8            ; 112    ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_a6g1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; 512          ; 2            ; 512          ; 2            ; 1024   ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_mfg1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; 2048         ; 36           ; 2048         ; 36           ; 73728  ; None                            ;
; DE2_115_SOPC:DE2_115_SOPC_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_a9g1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 128          ; 10           ; 128          ; 10           ; 1280   ; None                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_c124:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; 1024         ; 57           ; 1024         ; 57           ; 58368  ; None                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 2           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Partition Merge
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jun 25 23:09:23 2012
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE2_115_WEB_SERVER -c DE2_115_WEB_SERVER --merge=on
Warning: Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info: Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info: Using synthesis netlist for partition "Top"
Info: Using synthesis netlist for partition "sld_hub:auto_hub"
Info: Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info: Succesfully connected in-system debug instance "auto_signaltap_0" to all 115 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info: Resolved and merged 3 partition(s)
Info: Generating hard_block partition "hard_block:auto_generated_inst"
    Info: Adding node "DE2_115_SOPC:DE2_115_SOPC_inst|pll:the_pll|pll_altpll_ktn2:sd1|pll7"
    Info: Adding node "enet_rx_clk_pll:enet_rx_clk_pll|altpll:altpll_component|enet_rx_clk_pll_altpll:auto_generated|pll1"
Warning: Design contains 26 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK2_50"
    Warning (15610): No output dependent on input pin "CLOCK3_50"
    Warning (15610): No output dependent on input pin "ENETCLK_25"
    Warning (15610): No output dependent on input pin "UART_RTS"
    Warning (15610): No output dependent on input pin "UART_RXD"
    Warning (15610): No output dependent on input pin "SD_WP_N"
    Warning (15610): No output dependent on input pin "AUD_ADCDAT"
    Warning (15610): No output dependent on input pin "ENET0_INT_N"
    Warning (15610): No output dependent on input pin "ENET0_RX_COL"
    Warning (15610): No output dependent on input pin "ENET0_RX_CRS"
    Warning (15610): No output dependent on input pin "ENET0_RX_ER"
    Warning (15610): No output dependent on input pin "ENET0_TX_CLK"
    Warning (15610): No output dependent on input pin "ENET0_LINK100"
    Warning (15610): No output dependent on input pin "ENET1_INT_N"
    Warning (15610): No output dependent on input pin "ENET1_RX_CLK"
    Warning (15610): No output dependent on input pin "ENET1_RX_COL"
    Warning (15610): No output dependent on input pin "ENET1_RX_CRS"
    Warning (15610): No output dependent on input pin "ENET1_RX_DATA[0]"
    Warning (15610): No output dependent on input pin "ENET1_RX_DATA[1]"
    Warning (15610): No output dependent on input pin "ENET1_RX_DATA[2]"
    Warning (15610): No output dependent on input pin "ENET1_RX_DATA[3]"
    Warning (15610): No output dependent on input pin "ENET1_RX_DV"
    Warning (15610): No output dependent on input pin "ENET1_RX_ER"
    Warning (15610): No output dependent on input pin "ENET1_TX_CLK"
    Warning (15610): No output dependent on input pin "ENET1_LINK100"
    Warning (15610): No output dependent on input pin "IRDA_RXD"
Info: Implemented 17963 device resources after synthesis - the final resource count might be different
    Info: Implemented 95 input pins
    Info: Implemented 251 output pins
    Info: Implemented 145 bidirectional pins
    Info: Implemented 16494 logic cells
    Info: Implemented 965 RAM segments
    Info: Implemented 2 PLLs
    Info: Implemented 4 DSP elements
Info: Quartus II Partition Merge was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 273 megabytes
    Info: Processing ended: Mon Jun 25 23:09:37 2012
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:12


