==考试没project难,一月六号上午,写RTL,逻辑综合,不需要布局布线,可以带资料,但是不能带通讯设备.==
版图
1. poly不能太长
2. via--stack,双孔,只打需要的层
3. 边做边跑DRC,自己查阅PDK中rule的内容
4. 延长poly的时候不要弄粗,和OD覆盖的直接改变了w和l
5. 摆放尽量整齐和紧凑
6. 考虑匹配性, 版图的摆放和原理图的摆放不需要一致,走线粗细的问题,大电流需要粗一些
7. 黑的well和poly应该尽量紧凑,填满黑色部分
8. 匹配的意思是差小,寄生大,弥勒电容,GBD小
9. 学会查看寄生参数
10. 天线检查:M5连到M6, 不要一个线走太长,M6和M2连接
11. LVS ERC error psub2浮动
12. ![[support/img/Pasted image 20231227135842.png]]
13. VDD是core和IO一起供电,GND是分开的接到0
14. 带宽,增益,PM是对运放的仿真比较完整
Project
1. dc时钟的单位是295,590
2. 测试信号抓取边沿的,测试信号不合理,和时钟对齐就不知道采到的是啥东西
3. 有可能需要更大大规模的互连线模型
4. medium effort的时候, 有时候设定约束的调整
5. <font color="#ff0000">跳变对应非有效沿</font>
6. <font color="#ff0000"> 看清输入输出</font>
7. 测试的完备性
8. 语法严格
