TimeQuest Timing Analyzer report for Proyect5
Wed Jul 03 15:53:28 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'Proyect5_8bit:inst|clk_2'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'Proyect5_8bit:inst|clk_2'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'Proyect5_8bit:inst|clk_2'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Setup: 'Proyect5_8bit:inst|clk_2'
 26. Fast Model Hold: 'clk'
 27. Fast Model Hold: 'Proyect5_8bit:inst|clk_2'
 28. Fast Model Minimum Pulse Width: 'clk'
 29. Fast Model Minimum Pulse Width: 'Proyect5_8bit:inst|clk_2'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Proyect5                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; Proyect5_8bit:inst|clk_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Proyect5_8bit:inst|clk_2 } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow Model Fmax Summary                                        ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 175.62 MHz ; 175.62 MHz      ; clk                      ;      ;
; 280.43 MHz ; 280.43 MHz      ; Proyect5_8bit:inst|clk_2 ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -4.694 ; -3051.339     ;
; Proyect5_8bit:inst|clk_2 ; -2.896 ; -130.298      ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -2.557 ; -2.557        ;
; Proyect5_8bit:inst|clk_2 ; 0.391  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.627 ; -8479.748     ;
; Proyect5_8bit:inst|clk_2 ; -0.500 ; -58.000       ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                              ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.694 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[0]        ; clk          ; clk         ; 1.000        ; 0.001      ; 5.731      ;
; -4.694 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[5]        ; clk          ; clk         ; 1.000        ; 0.001      ; 5.731      ;
; -4.633 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|col_n[0]        ; clk          ; clk         ; 1.000        ; 0.001      ; 5.670      ;
; -4.633 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|col_n[5]        ; clk          ; clk         ; 1.000        ; 0.001      ; 5.670      ;
; -4.588 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.630      ;
; -4.587 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[0]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.623      ;
; -4.587 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[5]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.623      ;
; -4.552 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|col_n[0]        ; clk          ; clk         ; 1.000        ; 0.001      ; 5.589      ;
; -4.552 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|col_n[5]        ; clk          ; clk         ; 1.000        ; 0.001      ; 5.589      ;
; -4.527 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.569      ;
; -4.509 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.551      ;
; -4.490 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.532      ;
; -4.481 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.522      ;
; -4.476 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[7]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.512      ;
; -4.476 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.512      ;
; -4.476 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.512      ;
; -4.476 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.512      ;
; -4.476 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.512      ;
; -4.476 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.512      ;
; -4.448 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.490      ;
; -4.446 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.488      ;
; -4.429 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.471      ;
; -4.415 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|col_n[7]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.451      ;
; -4.415 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|col_n[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.451      ;
; -4.415 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|col_n[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.451      ;
; -4.415 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|col_n[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.451      ;
; -4.415 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|col_n[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.451      ;
; -4.415 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|col_n[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.451      ;
; -4.402 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.443      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.391 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.428      ;
; -4.383 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.424      ;
; -4.369 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[7]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.404      ;
; -4.369 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[1]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.404      ;
; -4.369 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[2]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.404      ;
; -4.369 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[3]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.404      ;
; -4.369 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[4]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.404      ;
; -4.369 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|col_n[6]        ; clk          ; clk         ; 1.000        ; -0.001     ; 5.404      ;
; -4.367 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.409      ;
; -4.367 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.409      ;
; -4.367 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.409      ;
; -4.367 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.409      ;
; -4.367 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.409      ;
; -4.367 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.409      ;
; -4.367 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.409      ;
; -4.367 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.409      ;
; -4.348 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.390      ;
; -4.334 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|col_n[7]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|col_n[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|col_n[2]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|col_n[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|col_n[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.334 ; control_imagen:inst2|col_n[3]  ; control_imagen:inst2|col_n[6]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.370      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.322 ; control_imagen:inst2|fila_n[1] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.359      ;
; -4.306 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.348      ;
; -4.306 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.348      ;
; -4.306 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.348      ;
; -4.306 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.006      ; 5.348      ;
; -4.306 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.348      ;
; -4.306 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.348      ;
; -4.306 ; control_imagen:inst2|col_n[2]  ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.348      ;
; -4.304 ; control_imagen:inst2|fila_n[0] ; control_imagen:inst2|fila_n[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 5.340      ;
; -4.288 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[8]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.324      ;
; -4.288 ; control_imagen:inst2|col_n[1]  ; control_imagen:inst2|col_n[9]        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.324      ;
; -4.263 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|col_n[0]        ; clk          ; clk         ; 1.000        ; 0.001      ; 5.300      ;
; -4.263 ; control_imagen:inst2|col_n[4]  ; control_imagen:inst2|col_n[5]        ; clk          ; clk         ; 1.000        ; 0.001      ; 5.300      ;
; -4.260 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.301      ;
; -4.260 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.301      ;
; -4.260 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.301      ;
; -4.260 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.005      ; 5.301      ;
; -4.260 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.301      ;
; -4.260 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.301      ;
; -4.260 ; control_imagen:inst2|col_n[0]  ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.301      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
; -4.242 ; control_imagen:inst2|fila_n[2] ; control_imagen:inst2|mem_dir_int[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.279      ;
+--------+--------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Proyect5_8bit:inst|clk_2'                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.896 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a29         ; Proyect5_8bit:inst|rojo_reg[5]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.417     ; 3.015      ;
; -2.859 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|azul_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 3.032      ;
; -2.818 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|azul_reg[6]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.991      ;
; -2.727 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[0]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.904      ;
; -2.712 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[0]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.889      ;
; -2.711 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a4          ; Proyect5_8bit:inst|azul_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.390     ; 2.857      ;
; -2.688 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|azul_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.861      ;
; -2.673 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[5]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.846      ;
; -2.652 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a10        ; Proyect5_8bit:inst|verde_reg[2]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.393     ; 2.795      ;
; -2.651 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a12         ; Proyect5_8bit:inst|azul_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.423     ; 2.764      ;
; -2.648 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[7]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.821      ;
; -2.648 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|azul_reg[6]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.821      ;
; -2.645 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[5]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.818      ;
; -2.643 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a29        ; Proyect5_8bit:inst|verde_reg[5]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.417     ; 2.762      ;
; -2.606 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a1         ; Proyect5_8bit:inst|verde_reg[1]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.385     ; 2.757      ;
; -2.590 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a25        ; Proyect5_8bit:inst|verde_reg[1]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.406     ; 2.720      ;
; -2.579 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a5          ; Proyect5_8bit:inst|rojo_reg[5]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.371     ; 2.744      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.602      ;
; -2.556 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[4]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.733      ;
; -2.555 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a24         ; Proyect5_8bit:inst|azul_reg[0]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.384     ; 2.707      ;
; -2.555 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a23         ; Proyect5_8bit:inst|rojo_reg[7]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.387     ; 2.704      ;
; -2.540 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[4]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.717      ;
; -2.529 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|rojo_reg[0]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.343     ; 2.722      ;
; -2.516 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a4          ; Proyect5_8bit:inst|rojo_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.383     ; 2.669      ;
; -2.508 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|azul_reg[5]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.681      ;
; -2.483 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|azul_reg[7]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.343     ; 2.676      ;
; -2.482 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a9         ; Proyect5_8bit:inst|verde_reg[1]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.408     ; 2.610      ;
; -2.482 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|rojo_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.655      ;
; -2.479 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a13         ; Proyect5_8bit:inst|azul_reg[5]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.413     ; 2.602      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.466 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.502      ;
; -2.463 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a0          ; Proyect5_8bit:inst|rojo_reg[0]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.391     ; 2.608      ;
; -2.443 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|azul_reg[7]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.343     ; 2.636      ;
; -2.442 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a31         ; Proyect5_8bit:inst|azul_reg[7]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.388     ; 2.590      ;
; -2.440 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a7          ; Proyect5_8bit:inst|azul_reg[7]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.379     ; 2.597      ;
; -2.427 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a23         ; Proyect5_8bit:inst|azul_reg[7]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.356     ; 2.607      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.425 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.461      ;
; -2.415 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a1          ; Proyect5_8bit:inst|rojo_reg[1]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.381     ; 2.570      ;
; -2.413 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[3]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.590      ;
; -2.410 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[2]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.587      ;
; -2.406 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[1]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.583      ;
; -2.400 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a6          ; Proyect5_8bit:inst|rojo_reg[6]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.383     ; 2.553      ;
; -2.398 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[3]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.575      ;
; -2.396 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a15         ; Proyect5_8bit:inst|azul_reg[7]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.400     ; 2.532      ;
; -2.394 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a3          ; Proyect5_8bit:inst|rojo_reg[3]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.393     ; 2.537      ;
; -2.393 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[2]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.570      ;
; -2.389 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[1]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.359     ; 2.566      ;
; -2.372 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[7]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.363     ; 2.545      ;
; -2.372 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a27        ; Proyect5_8bit:inst|verde_reg[3]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.398     ; 2.510      ;
; -2.365 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a28         ; Proyect5_8bit:inst|azul_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.401     ; 2.500      ;
; -2.350 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a22         ; Proyect5_8bit:inst|azul_reg[6]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.394     ; 2.492      ;
; -2.350 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|rojo_reg[0]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.343     ; 2.543      ;
; -2.347 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|rojo_reg[2]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.343     ; 2.540      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.343 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4]                                                                   ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 1.000        ; 0.000      ; 3.379      ;
; -2.333 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a30         ; Proyect5_8bit:inst|azul_reg[6]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.396     ; 2.473      ;
; -2.328 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a28         ; Proyect5_8bit:inst|rojo_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.384     ; 2.480      ;
; -2.307 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a20         ; Proyect5_8bit:inst|azul_reg[4]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.373     ; 2.470      ;
; -2.305 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a16         ; Proyect5_8bit:inst|rojo_reg[0]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.342     ; 2.499      ;
; -2.301 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8         ; Proyect5_8bit:inst|verde_reg[0]                ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.405     ; 2.432      ;
; -2.301 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a25         ; Proyect5_8bit:inst|rojo_reg[1]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.377     ; 2.460      ;
; -2.300 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a16         ; Proyect5_8bit:inst|azul_reg[0]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.366     ; 2.470      ;
; -2.296 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a29         ; Proyect5_8bit:inst|azul_reg[5]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.373     ; 2.459      ;
; -2.293 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a11         ; Proyect5_8bit:inst|rojo_reg[3]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.386     ; 2.443      ;
; -2.288 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a31         ; Proyect5_8bit:inst|rojo_reg[7]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.383     ; 2.441      ;
; -2.287 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a9          ; Proyect5_8bit:inst|azul_reg[1]                 ; clk                      ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.386     ; 2.437      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                              ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                       ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.557 ; Proyect5_8bit:inst|clk_2                 ; Proyect5_8bit:inst|clk_2                                                                                                      ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 2.698      ; 0.657      ;
; -2.057 ; Proyect5_8bit:inst|clk_2                 ; Proyect5_8bit:inst|clk_2                                                                                                      ; Proyect5_8bit:inst|clk_2 ; clk         ; -0.500       ; 2.698      ; 0.657      ;
; 0.391  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|state.columna_state                                                                                      ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; control_imagen:inst2|mem_dir_int[0]      ; control_imagen:inst2|mem_dir_int[0]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.526  ; control_imagen:inst2|mem_dir_int[13]     ; control_imagen:inst2|mem_dir_int[13]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.776  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|state.fila_state                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.795  ; control_imagen:inst2|mem_dir_int[2]      ; control_imagen:inst2|mem_dir_int[2]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; control_imagen:inst2|mem_dir_int[3]      ; control_imagen:inst2|mem_dir_int[3]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[11]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.838  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[5]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.846  ; control_imagen:inst2|mem_dir_int[10]     ; control_imagen:inst2|mem_dir_int[10]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; control_imagen:inst2|mem_dir_int[12]     ; control_imagen:inst2|mem_dir_int[12]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[7]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.847  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[8]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.988  ; control_imagen:inst2|mem_dir_int[13]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|address_reg_b[1]                  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 1.015  ; Proyect5_8bit:inst|linea[9]              ; control_imagen:inst2|fila_n[9]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.356      ; 1.637      ;
; 1.016  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|state.idle                                                                                               ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.282      ;
; 1.017  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[4]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.283      ;
; 1.037  ; Proyect5_8bit:inst|linea[5]              ; Proyect5_8bit:inst|V_blank                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 1.653      ;
; 1.053  ; Proyect5_8bit:inst|col_int[9]            ; control_imagen:inst2|col_n[9]                                                                                                 ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.357      ; 1.676      ;
; 1.077  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[6]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.096  ; control_imagen:inst2|mem_dir_int[12]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|address_reg_b[0]                  ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.362      ;
; 1.150  ; Proyect5_8bit:inst|linea[6]              ; Proyect5_8bit:inst|VGA_VS                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 1.766      ;
; 1.164  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a3~portb_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.084      ; 1.482      ;
; 1.173  ; Proyect5_8bit:inst|linea[0]              ; control_imagen:inst2|fila_n[0]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.356      ; 1.795      ;
; 1.178  ; control_imagen:inst2|mem_dir_int[2]      ; control_imagen:inst2|mem_dir_int[3]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.184  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[12]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.207  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|state.idle                                                                                               ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.220  ; Proyect5_8bit:inst|linea[4]              ; Proyect5_8bit:inst|VGA_VS                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 1.836      ;
; 1.222  ; Proyect5_8bit:inst|col_int[8]            ; control_imagen:inst2|col_n[8]                                                                                                 ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.357      ; 1.845      ;
; 1.224  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[6]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.226  ; Proyect5_8bit:inst|linea[9]              ; Proyect5_8bit:inst|V_blank                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 1.842      ;
; 1.232  ; control_imagen:inst2|mem_dir_int[12]     ; control_imagen:inst2|mem_dir_int[13]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; control_imagen:inst2|mem_dir_int[10]     ; control_imagen:inst2|mem_dir_int[11]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[9]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[8]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.239  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a0~portb_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.083      ; 1.556      ;
; 1.247  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|state.fila_state                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.255  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[13]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; control_imagen:inst2|mem_dir_int[4]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a3~portb_address_reg4   ; clk                      ; clk         ; 0.000        ; 0.084      ; 1.574      ;
; 1.262  ; control_imagen:inst2|mem_dir_int[11]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a3~portb_address_reg11  ; clk                      ; clk         ; 0.000        ; 0.084      ; 1.580      ;
; 1.278  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[9]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.287  ; Proyect5_8bit:inst|linea[5]              ; control_imagen:inst2|fila_n[5]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.356      ; 1.909      ;
; 1.295  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[7]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.303  ; Proyect5_8bit:inst|linea[4]              ; control_imagen:inst2|fila_n[4]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.356      ; 1.925      ;
; 1.303  ; control_imagen:inst2|mem_dir_int[10]     ; control_imagen:inst2|mem_dir_int[12]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.304  ; Proyect5_8bit:inst|linea[5]              ; Proyect5_8bit:inst|VGA_VS                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 1.920      ;
; 1.304  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[9]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.570      ;
; 1.352  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|fila_n[2]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.004      ; 1.622      ;
; 1.355  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|fila_n[7]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.004      ; 1.625      ;
; 1.357  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|fila_n[0]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.004      ; 1.627      ;
; 1.366  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[8]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.374  ; control_imagen:inst2|mem_dir_int[10]     ; control_imagen:inst2|mem_dir_int[13]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.640      ;
; 1.376  ; Proyect5_8bit:inst|linea[3]              ; Proyect5_8bit:inst|VGA_VS                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.357      ; 1.999      ;
; 1.376  ; Proyect5_8bit:inst|linea[3]              ; Proyect5_8bit:inst|V_blank                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.357      ; 1.999      ;
; 1.391  ; Proyect5_8bit:inst|linea[2]              ; Proyect5_8bit:inst|V_blank                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.356      ; 2.013      ;
; 1.392  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[10]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.658      ;
; 1.400  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[5]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.666      ;
; 1.406  ; Proyect5_8bit:inst|linea[7]              ; control_imagen:inst2|fila_n[7]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.356      ; 2.028      ;
; 1.427  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8~portb_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.088      ; 1.749      ;
; 1.428  ; Proyect5_8bit:inst|linea[7]              ; Proyect5_8bit:inst|V_blank                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 2.044      ;
; 1.437  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[9]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.703      ;
; 1.446  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg3  ; clk                      ; clk         ; 0.000        ; 0.094      ; 1.774      ;
; 1.448  ; Proyect5_8bit:inst|linea[1]              ; control_imagen:inst2|fila_n[1]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.356      ; 2.070      ;
; 1.453  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a0~portb_address_reg3   ; clk                      ; clk         ; 0.000        ; 0.078      ; 1.765      ;
; 1.456  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg0  ; clk                      ; clk         ; 0.000        ; 0.096      ; 1.786      ;
; 1.463  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[11]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.729      ;
; 1.463  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[7]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.729      ;
; 1.463  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[10]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.729      ;
; 1.471  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[6]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.737      ;
; 1.472  ; control_imagen:inst2|mem_dir_int[6]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg6  ; clk                      ; clk         ; 0.000        ; 0.091      ; 1.797      ;
; 1.473  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg0  ; clk                      ; clk         ; 0.000        ; 0.099      ; 1.806      ;
; 1.474  ; Proyect5_8bit:inst|col_int[4]            ; control_imagen:inst2|col_n[4]                                                                                                 ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.357      ; 2.097      ;
; 1.476  ; control_imagen:inst2|mem_dir_int[7]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg7  ; clk                      ; clk         ; 0.000        ; 0.091      ; 1.801      ;
; 1.481  ; Proyect5_8bit:inst|linea[0]              ; Proyect5_8bit:inst|V_blank                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 2.097      ;
; 1.482  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8~portb_address_reg2   ; clk                      ; clk         ; 0.000        ; 0.088      ; 1.804      ;
; 1.483  ; control_imagen:inst2|mem_dir_int[7]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg7  ; clk                      ; clk         ; 0.000        ; 0.094      ; 1.811      ;
; 1.503  ; control_imagen:inst2|mem_dir_int[9]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg9  ; clk                      ; clk         ; 0.000        ; 0.094      ; 1.831      ;
; 1.504  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg3  ; clk                      ; clk         ; 0.000        ; 0.091      ; 1.829      ;
; 1.507  ; control_imagen:inst2|mem_dir_int[6]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg6  ; clk                      ; clk         ; 0.000        ; 0.094      ; 1.835      ;
; 1.510  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a3~portb_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.089      ; 1.833      ;
; 1.514  ; control_imagen:inst2|mem_dir_int[4]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg4  ; clk                      ; clk         ; 0.000        ; 0.091      ; 1.839      ;
; 1.517  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|fila_n[4]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.004      ; 1.787      ;
; 1.520  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8~portb_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.093      ; 1.847      ;
; 1.522  ; Proyect5_8bit:inst|linea[2]              ; Proyect5_8bit:inst|VGA_VS                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.356      ; 2.144      ;
; 1.534  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[12]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.800      ;
; 1.534  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[8]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.800      ;
; 1.534  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[11]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.800      ;
; 1.542  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[7]                                                                                           ; clk                      ; clk         ; 0.000        ; 0.000      ; 1.808      ;
; 1.546  ; Proyect5_8bit:inst|linea[9]              ; Proyect5_8bit:inst|VGA_VS                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 2.162      ;
; 1.548  ; control_imagen:inst2|mem_dir_int[4]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8~portb_address_reg4   ; clk                      ; clk         ; 0.000        ; 0.088      ; 1.870      ;
; 1.549  ; control_imagen:inst2|mem_dir_int[5]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg5  ; clk                      ; clk         ; 0.000        ; 0.094      ; 1.877      ;
; 1.554  ; Proyect5_8bit:inst|linea[1]              ; Proyect5_8bit:inst|V_blank                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 2.170      ;
; 1.554  ; control_imagen:inst2|mem_dir_int[11]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg11 ; clk                      ; clk         ; 0.000        ; 0.091      ; 1.879      ;
; 1.559  ; control_imagen:inst2|mem_dir_int[11]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8~portb_address_reg11  ; clk                      ; clk         ; 0.000        ; 0.088      ; 1.881      ;
; 1.562  ; control_imagen:inst2|mem_dir_int[11]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg11 ; clk                      ; clk         ; 0.000        ; 0.094      ; 1.890      ;
; 1.565  ; control_imagen:inst2|mem_dir_int[4]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a0~portb_address_reg4   ; clk                      ; clk         ; 0.000        ; 0.078      ; 1.877      ;
; 1.565  ; control_imagen:inst2|mem_dir_int[4]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg4  ; clk                      ; clk         ; 0.000        ; 0.094      ; 1.893      ;
; 1.570  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a2~portb_address_reg1   ; clk                      ; clk         ; 0.000        ; 0.076      ; 1.880      ;
; 1.571  ; Proyect5_8bit:inst|linea[6]              ; Proyect5_8bit:inst|V_blank                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.350      ; 2.187      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Proyect5_8bit:inst|clk_2'                                                                                                                                                            ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.391 ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.657      ;
; 0.728 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.994      ;
; 0.794 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.060      ;
; 0.802 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.077      ;
; 0.814 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.080      ;
; 0.822 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.088      ;
; 0.839 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.106      ;
; 0.854 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.120      ;
; 0.859 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.125      ;
; 0.861 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.127      ;
; 0.928 ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.194      ;
; 0.929 ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.195      ;
; 1.030 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.296      ;
; 1.042 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.308      ;
; 1.165 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.438      ;
; 1.185 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.451      ;
; 1.190 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.456      ;
; 1.193 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.459      ;
; 1.194 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.460      ;
; 1.225 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.492      ;
; 1.240 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.506      ;
; 1.245 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.511      ;
; 1.247 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.513      ;
; 1.256 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.522      ;
; 1.264 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.530      ;
; 1.265 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.531      ;
; 1.270 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 1.535      ;
; 1.277 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.550      ;
; 1.296 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.562      ;
; 1.297 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.563      ;
; 1.311 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.577      ;
; 1.316 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.582      ;
; 1.327 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.593      ;
; 1.335 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.601      ;
; 1.336 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.602      ;
; 1.346 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[6]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.619      ;
; 1.347 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[7]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.620      ;
; 1.348 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[4]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.621      ;
; 1.349 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[5]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.622      ;
; 1.367 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.633      ;
; 1.368 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.634      ;
; 1.377 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 1.642      ;
; 1.378 ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.644      ;
; 1.398 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.664      ;
; 1.406 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.672      ;
; 1.406 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.672      ;
; 1.423 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.689      ;
; 1.428 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.694      ;
; 1.438 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.704      ;
; 1.439 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.705      ;
; 1.469 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.735      ;
; 1.470 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.736      ;
; 1.477 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.743      ;
; 1.477 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.743      ;
; 1.491 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.757      ;
; 1.494 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.760      ;
; 1.495 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 1.760      ;
; 1.495 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.761      ;
; 1.519 ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.792      ;
; 1.519 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.785      ;
; 1.539 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.006     ; 1.799      ;
; 1.540 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.806      ;
; 1.541 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.807      ;
; 1.548 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.814      ;
; 1.550 ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.816      ;
; 1.555 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 1.827      ;
; 1.557 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[1]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.830      ;
; 1.557 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[2]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.830      ;
; 1.558 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[3]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.831      ;
; 1.562 ; Proyect5_8bit:inst|col_int[7]                  ; Proyect5_8bit:inst|col_int[7]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.828      ;
; 1.562 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.828      ;
; 1.566 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.832      ;
; 1.587 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[0]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.860      ;
; 1.592 ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 1.865      ;
; 1.593 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.007     ; 1.852      ;
; 1.596 ; Proyect5_8bit:inst|col_int[4]                  ; Proyect5_8bit:inst|col_int[4]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.862      ;
; 1.597 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.863      ;
; 1.605 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|col_int[3]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 1.877      ;
; 1.606 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 1.878      ;
; 1.607 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 1.872      ;
; 1.607 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|col_int[1]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 1.879      ;
; 1.609 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|col_int[2]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 1.881      ;
; 1.612 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 1.884      ;
; 1.612 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.878      ;
; 1.614 ; Proyect5_8bit:inst|col_int[6]                  ; Proyect5_8bit:inst|col_int[6]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.880      ;
; 1.623 ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.889      ;
; 1.636 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.902      ;
; 1.637 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 1.903      ;
; 1.642 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 1.907      ;
; 1.644 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 1.909      ;
; 1.651 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 1.916      ;
; 1.652 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 1.917      ;
; 1.659 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 1.931      ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0                      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0                      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a1                      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a1                      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10                     ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10                     ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Proyect5_8bit:inst|clk_2'                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.d                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.d                     ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 8.170 ; 8.170 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 7.288 ; 7.288 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 4.177 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 8.102 ; 8.102 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 6.902 ; 6.902 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 7.204 ; 7.204 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 6.644 ; 6.644 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 6.533 ; 6.533 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 7.904 ; 7.904 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 7.854 ; 7.854 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 8.102 ; 8.102 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 7.766 ; 7.766 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 8.053 ; 8.053 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 7.634 ; 7.634 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 7.763 ; 7.763 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 7.758 ; 7.758 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 7.040 ; 7.040 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 8.053 ; 8.053 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 7.115 ; 7.115 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 7.107 ; 7.107 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 7.103 ; 7.103 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 7.850 ; 7.850 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 6.833 ; 6.833 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 6.858 ; 6.858 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 6.854 ; 6.854 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 6.826 ; 6.826 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 6.779 ; 6.779 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 7.850 ; 7.850 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 7.286 ; 7.286 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 7.668 ; 7.668 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 4.177 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 8.333 ; 8.333 ; Rise       ; clk                      ;
; VS        ; clk                      ; 7.444 ; 7.444 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 8.170 ; 8.170 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 7.288 ; 7.288 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 4.177 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 6.533 ; 6.533 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 6.902 ; 6.902 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 7.204 ; 7.204 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 6.644 ; 6.644 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 6.533 ; 6.533 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 7.904 ; 7.904 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 7.854 ; 7.854 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 8.102 ; 8.102 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 7.766 ; 7.766 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 7.040 ; 7.040 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 7.634 ; 7.634 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 7.763 ; 7.763 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 7.758 ; 7.758 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 7.040 ; 7.040 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 8.053 ; 8.053 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 7.115 ; 7.115 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 7.107 ; 7.107 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 7.103 ; 7.103 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 6.779 ; 6.779 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 6.833 ; 6.833 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 6.858 ; 6.858 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 6.854 ; 6.854 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 6.826 ; 6.826 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 6.779 ; 6.779 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 7.850 ; 7.850 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 7.286 ; 7.286 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 7.668 ; 7.668 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 4.177 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 8.333 ; 8.333 ; Rise       ; clk                      ;
; VS        ; clk                      ; 7.444 ; 7.444 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.604 ; -973.386      ;
; Proyect5_8bit:inst|clk_2 ; -1.275 ; -38.267       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.597 ; -1.597        ;
; Proyect5_8bit:inst|clk_2 ; 0.215  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.627 ; -8479.748     ;
; Proyect5_8bit:inst|clk_2 ; -0.500 ; -58.000       ;
+--------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.604 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|col_n[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.636      ;
; -1.604 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|col_n[5]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.636      ;
; -1.568 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|col_n[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.600      ;
; -1.568 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|col_n[5]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.600      ;
; -1.554 ; control_imagen:inst2|col_n[0]                                                                                              ; control_imagen:inst2|col_n[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.586      ;
; -1.554 ; control_imagen:inst2|col_n[0]                                                                                              ; control_imagen:inst2|col_n[5]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.586      ;
; -1.550 ; control_imagen:inst2|mem_dir_int[6]                                                                                        ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.051      ; 2.600      ;
; -1.541 ; control_imagen:inst2|mem_dir_int[6]                                                                                        ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a23~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.055      ; 2.595      ;
; -1.538 ; control_imagen:inst2|mem_dir_int[6]                                                                                        ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a27~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.058      ; 2.595      ;
; -1.522 ; control_imagen:inst2|mem_dir_int[6]                                                                                        ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a22~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.060      ; 2.581      ;
; -1.522 ; control_imagen:inst2|col_n[3]                                                                                              ; control_imagen:inst2|col_n[0]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.522 ; control_imagen:inst2|col_n[3]                                                                                              ; control_imagen:inst2|col_n[5]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.554      ;
; -1.512 ; control_imagen:inst2|mem_dir_int[6]                                                                                        ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.051      ; 2.562      ;
; -1.509 ; control_imagen:inst2|mem_dir_int[6]                                                                                        ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.044      ; 2.552      ;
; -1.508 ; control_imagen:inst2|mem_dir_int[6]                                                                                        ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a25~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.057      ; 2.564      ;
; -1.508 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[12]                                                                                        ; clk          ; clk         ; 1.000        ; 0.006      ; 2.546      ;
; -1.507 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|col_n[7]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.507 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|col_n[1]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.507 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|col_n[2]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.507 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|col_n[3]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.507 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|col_n[4]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.507 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|col_n[6]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.472 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|mem_dir_int[12]                                                                                        ; clk          ; clk         ; 1.000        ; 0.006      ; 2.510      ;
; -1.471 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|col_n[7]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.503      ;
; -1.471 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|col_n[1]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.503      ;
; -1.471 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|col_n[2]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.503      ;
; -1.471 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|col_n[3]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.503      ;
; -1.471 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|col_n[4]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.503      ;
; -1.471 ; control_imagen:inst2|col_n[2]                                                                                              ; control_imagen:inst2|col_n[6]                                                                                               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.503      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[4]                                                                                         ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[5]                                                                                         ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[6]                                                                                         ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[7]                                                                                         ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[8]                                                                                         ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[9]                                                                                         ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[10]                                                                                        ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[11]                                                                                        ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.464 ; control_imagen:inst2|col_n[1]                                                                                              ; control_imagen:inst2|mem_dir_int[13]                                                                                        ; clk          ; clk         ; 1.000        ; 0.006      ; 2.502      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a15~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a23~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a7~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a31~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a22~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a14~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a6~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a30~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a13~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a21~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a5~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a29~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a20~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a12~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a4~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a28~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a11~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a19~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a3~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a27~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a18~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a2~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a26~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a9~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a17~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a1~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a25~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a16~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a8~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_datain_reg0  ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a24~porta_datain_reg0 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a15~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a23~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a7~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a31~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a22~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a14~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a6~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a30~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a13~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a21~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a5~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a29~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a20~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a12~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a4~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a28~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a11~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a19~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a3~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a27~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a18~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a10~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a2~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a26~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a9~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a17~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a1~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a25~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a16~porta_datain_reg0 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a8~porta_datain_reg0  ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Proyect5_8bit:inst|clk_2'                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                         ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+--------------------------+--------------+------------+------------+
; -1.275 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a29         ; Proyect5_8bit:inst|rojo_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 1.486      ;
; -1.139 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|azul_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.418      ;
; -1.128 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a24         ; Proyect5_8bit:inst|azul_reg[0]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.292     ; 1.368      ;
; -1.126 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.405      ;
; -1.093 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a25        ; Proyect5_8bit:inst|verde_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.309     ; 1.316      ;
; -1.091 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a29        ; Proyect5_8bit:inst|verde_reg[5] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.321     ; 1.302      ;
; -1.076 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a12         ; Proyect5_8bit:inst|azul_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.326     ; 1.282      ;
; -1.073 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a4          ; Proyect5_8bit:inst|azul_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.296     ; 1.309      ;
; -1.072 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a10        ; Proyect5_8bit:inst|verde_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.297     ; 1.307      ;
; -1.065 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|azul_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.344      ;
; -1.060 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a31         ; Proyect5_8bit:inst|azul_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.293     ; 1.299      ;
; -1.059 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.338      ;
; -1.057 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a9         ; Proyect5_8bit:inst|verde_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.311     ; 1.278      ;
; -1.056 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.340      ;
; -1.054 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.333      ;
; -1.053 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[5] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.332      ;
; -1.050 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a23         ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.295     ; 1.287      ;
; -1.049 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a5          ; Proyect5_8bit:inst|rojo_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.280     ; 1.301      ;
; -1.049 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[5] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.328      ;
; -1.048 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.332      ;
; -1.047 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a1         ; Proyect5_8bit:inst|verde_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.291     ; 1.288      ;
; -1.040 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a15         ; Proyect5_8bit:inst|azul_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.305     ; 1.267      ;
; -1.037 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a13         ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.317     ; 1.252      ;
; -1.026 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a30         ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.303     ; 1.255      ;
; -1.013 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a28         ; Proyect5_8bit:inst|azul_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.306     ; 1.239      ;
; -1.003 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a7          ; Proyect5_8bit:inst|azul_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.287     ; 1.248      ;
; -1.002 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.281      ;
; -1.000 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.279      ;
; -0.997 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a27        ; Proyect5_8bit:inst|verde_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.302     ; 1.227      ;
; -0.987 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a1          ; Proyect5_8bit:inst|rojo_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.288     ; 1.231      ;
; -0.980 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.264      ;
; -0.980 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a4          ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.289     ; 1.223      ;
; -0.979 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a6          ; Proyect5_8bit:inst|rojo_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.291     ; 1.220      ;
; -0.972 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.256      ;
; -0.967 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|rojo_reg[0]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.265      ;
; -0.963 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a0          ; Proyect5_8bit:inst|rojo_reg[0]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.296     ; 1.199      ;
; -0.955 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a20         ; Proyect5_8bit:inst|azul_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.281     ; 1.206      ;
; -0.953 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|azul_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.251      ;
; -0.950 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a16         ; Proyect5_8bit:inst|rojo_reg[0]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.251     ; 1.231      ;
; -0.949 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a3          ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.298     ; 1.183      ;
; -0.947 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a11         ; Proyect5_8bit:inst|azul_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.301     ; 1.178      ;
; -0.944 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a23         ; Proyect5_8bit:inst|azul_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.263     ; 1.213      ;
; -0.942 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a18         ; Proyect5_8bit:inst|azul_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.319     ; 1.155      ;
; -0.939 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|azul_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.237      ;
; -0.934 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a22         ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.299     ; 1.167      ;
; -0.928 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.207      ;
; -0.921 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.205      ;
; -0.921 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a27         ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.294     ; 1.159      ;
; -0.919 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a13        ; Proyect5_8bit:inst|verde_reg[5] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.308     ; 1.143      ;
; -0.919 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a28         ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.290     ; 1.161      ;
; -0.916 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.200      ;
; -0.914 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a14         ; Proyect5_8bit:inst|rojo_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.287     ; 1.159      ;
; -0.914 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a11         ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.292     ; 1.154      ;
; -0.914 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.198      ;
; -0.913 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|verde_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.197      ;
; -0.912 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a28        ; Proyect5_8bit:inst|verde_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.300     ; 1.144      ;
; -0.910 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.194      ;
; -0.910 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a25         ; Proyect5_8bit:inst|rojo_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.283     ; 1.159      ;
; -0.907 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|verde_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.248     ; 1.191      ;
; -0.906 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a21        ; Proyect5_8bit:inst|verde_reg[5] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.287     ; 1.151      ;
; -0.905 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a4         ; Proyect5_8bit:inst|verde_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.281     ; 1.156      ;
; -0.903 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a16         ; Proyect5_8bit:inst|azul_reg[0]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.274     ; 1.161      ;
; -0.903 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8         ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.308     ; 1.127      ;
; -0.901 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a7         ; Proyect5_8bit:inst|verde_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.323     ; 1.110      ;
; -0.899 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a29         ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.280     ; 1.151      ;
; -0.898 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a9          ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.293     ; 1.137      ;
; -0.896 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a31         ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.290     ; 1.138      ;
; -0.893 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a9          ; Proyect5_8bit:inst|rojo_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.293     ; 1.132      ;
; -0.889 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a17        ; Proyect5_8bit:inst|verde_reg[1] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.274     ; 1.147      ;
; -0.888 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.186      ;
; -0.888 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|rojo_reg[0]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.186      ;
; -0.880 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a13         ; Proyect5_8bit:inst|rojo_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.301     ; 1.111      ;
; -0.875 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a20        ; Proyect5_8bit:inst|verde_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.302     ; 1.105      ;
; -0.874 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a6          ; Proyect5_8bit:inst|azul_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.292     ; 1.114      ;
; -0.874 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.153      ;
; -0.872 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.253     ; 1.151      ;
; -0.866 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a19        ; Proyect5_8bit:inst|verde_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.287     ; 1.111      ;
; -0.864 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a22        ; Proyect5_8bit:inst|verde_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.274     ; 1.122      ;
; -0.863 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a17         ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.291     ; 1.104      ;
; -0.857 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a26        ; Proyect5_8bit:inst|verde_reg[2] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.293     ; 1.096      ;
; -0.847 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a31        ; Proyect5_8bit:inst|verde_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.279     ; 1.100      ;
; -0.843 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a16        ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.297     ; 1.078      ;
; -0.842 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a24         ; Proyect5_8bit:inst|rojo_reg[0]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.288     ; 1.086      ;
; -0.842 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a30        ; Proyect5_8bit:inst|verde_reg[6] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.278     ; 1.096      ;
; -0.839 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a15         ; Proyect5_8bit:inst|rojo_reg[7]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.283     ; 1.088      ;
; -0.839 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a21         ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.319     ; 1.052      ;
; -0.838 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.136      ;
; -0.834 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|rojo_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.132      ;
; -0.834 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[0] ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.132      ;
; -0.833 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a25         ; Proyect5_8bit:inst|azul_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.288     ; 1.077      ;
; -0.832 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a0         ; Proyect5_8bit:inst|verde_reg[0] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.299     ; 1.065      ;
; -0.832 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a20         ; Proyect5_8bit:inst|rojo_reg[4]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.290     ; 1.074      ;
; -0.829 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a23        ; Proyect5_8bit:inst|verde_reg[7] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.314     ; 1.047      ;
; -0.823 ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a5          ; Proyect5_8bit:inst|azul_reg[5]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.308     ; 1.047      ;
; -0.823 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|rojo_reg[3]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.121      ;
; -0.821 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|out_address_reg_b[1] ; Proyect5_8bit:inst|rojo_reg[1]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.234     ; 1.119      ;
; -0.815 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12        ; Proyect5_8bit:inst|verde_reg[4] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.311     ; 1.036      ;
; -0.813 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a10         ; Proyect5_8bit:inst|rojo_reg[2]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.294     ; 1.051      ;
; -0.811 ; Block1:inst1|Rojo_reg:inst7|altsyncram:altsyncram_component|altsyncram_ils1:auto_generated|ram_block1a22         ; Proyect5_8bit:inst|rojo_reg[6]  ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.300     ; 1.043      ;
; -0.809 ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a3         ; Proyect5_8bit:inst|verde_reg[3] ; clk          ; Proyect5_8bit:inst|clk_2 ; 0.500        ; -0.304     ; 1.037      ;
+--------+------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.597 ; Proyect5_8bit:inst|clk_2                 ; Proyect5_8bit:inst|clk_2                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 1.671      ; 0.367      ;
; -1.097 ; Proyect5_8bit:inst|clk_2                 ; Proyect5_8bit:inst|clk_2                                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; -0.500       ; 1.671      ; 0.367      ;
; 0.215  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|state.columna_state                                                                                     ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; control_imagen:inst2|mem_dir_int[0]      ; control_imagen:inst2|mem_dir_int[0]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; control_imagen:inst2|mem_dir_int[13]     ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.355  ; control_imagen:inst2|mem_dir_int[2]      ; control_imagen:inst2|mem_dir_int[2]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; control_imagen:inst2|mem_dir_int[3]      ; control_imagen:inst2|mem_dir_int[3]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; Proyect5_8bit:inst|linea[9]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.758      ;
; 0.358  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; control_imagen:inst2|state.idle          ; control_imagen:inst2|state.fila_state                                                                                        ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.371  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[5]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; control_imagen:inst2|mem_dir_int[10]     ; control_imagen:inst2|mem_dir_int[10]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; control_imagen:inst2|mem_dir_int[12]     ; control_imagen:inst2|mem_dir_int[12]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; Proyect5_8bit:inst|col_int[9]            ; control_imagen:inst2|col_n[9]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.776      ;
; 0.378  ; Proyect5_8bit:inst|linea[5]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 0.772      ;
; 0.413  ; Proyect5_8bit:inst|linea[0]              ; control_imagen:inst2|fila_n[0]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.813      ;
; 0.456  ; control_imagen:inst2|mem_dir_int[13]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|address_reg_b[1]                 ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.607      ;
; 0.460  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[4]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.461  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|state.idle                                                                                              ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.462  ; Proyect5_8bit:inst|col_int[8]            ; control_imagen:inst2|col_n[8]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.862      ;
; 0.473  ; Proyect5_8bit:inst|linea[5]              ; control_imagen:inst2|fila_n[5]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.873      ;
; 0.474  ; Proyect5_8bit:inst|linea[4]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 0.868      ;
; 0.474  ; Proyect5_8bit:inst|linea[6]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 0.868      ;
; 0.478  ; Proyect5_8bit:inst|linea[4]              ; control_imagen:inst2|fila_n[4]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.247      ; 0.877      ;
; 0.484  ; Proyect5_8bit:inst|linea[9]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 0.878      ;
; 0.490  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.642      ;
; 0.493  ; control_imagen:inst2|mem_dir_int[2]      ; control_imagen:inst2|mem_dir_int[3]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[12]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.511  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; Proyect5_8bit:inst|linea[5]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 0.906      ;
; 0.514  ; control_imagen:inst2|mem_dir_int[12]     ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; control_imagen:inst2|mem_dir_int[10]     ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.520  ; control_imagen:inst2|mem_dir_int[12]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|address_reg_b[0]                 ; clk                      ; clk         ; 0.000        ; -0.001     ; 0.671      ;
; 0.521  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a3~portb_address_reg3  ; clk                      ; clk         ; 0.000        ; 0.065      ; 0.724      ;
; 0.525  ; Proyect5_8bit:inst|linea[2]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.247      ; 0.924      ;
; 0.530  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|state.idle                                                                                              ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; control_imagen:inst2|mem_dir_int[11]     ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.546  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; Proyect5_8bit:inst|linea[7]              ; control_imagen:inst2|fila_n[7]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.949      ;
; 0.549  ; Proyect5_8bit:inst|linea[3]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.949      ;
; 0.549  ; control_imagen:inst2|mem_dir_int[10]     ; control_imagen:inst2|mem_dir_int[12]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.557  ; Proyect5_8bit:inst|linea[1]              ; control_imagen:inst2|fila_n[1]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.957      ;
; 0.561  ; Proyect5_8bit:inst|col_int[4]            ; control_imagen:inst2|col_n[4]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.961      ;
; 0.567  ; control_imagen:inst2|state.columna_state ; control_imagen:inst2|state.fila_state                                                                                        ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.573  ; control_imagen:inst2|mem_dir_int[1]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a0~portb_address_reg1  ; clk                      ; clk         ; 0.000        ; 0.065      ; 0.776      ;
; 0.577  ; Proyect5_8bit:inst|linea[0]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 0.971      ;
; 0.580  ; Proyect5_8bit:inst|linea[7]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 0.974      ;
; 0.581  ; Proyect5_8bit:inst|linea[8]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.981      ;
; 0.581  ; control_imagen:inst2|mem_dir_int[4]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a3~portb_address_reg4  ; clk                      ; clk         ; 0.000        ; 0.064      ; 0.783      ;
; 0.581  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; control_imagen:inst2|mem_dir_int[9]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.584  ; control_imagen:inst2|mem_dir_int[10]     ; control_imagen:inst2|mem_dir_int[13]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.587  ; control_imagen:inst2|mem_dir_int[11]     ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a3~portb_address_reg11 ; clk                      ; clk         ; 0.000        ; 0.064      ; 0.789      ;
; 0.593  ; Proyect5_8bit:inst|linea[3]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 0.993      ;
; 0.593  ; Proyect5_8bit:inst|linea[2]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.247      ; 0.992      ;
; 0.598  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[5]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.601  ; Proyect5_8bit:inst|linea[5]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.001      ;
; 0.604  ; Proyect5_8bit:inst|col_int[7]            ; control_imagen:inst2|col_n[7]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.004      ;
; 0.609  ; Proyect5_8bit:inst|linea[1]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 1.003      ;
; 0.609  ; Proyect5_8bit:inst|linea[6]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 1.003      ;
; 0.609  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[10]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.614  ; Proyect5_8bit:inst|linea[4]              ; Proyect5_8bit:inst|V_blank                                                                                                   ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 1.008      ;
; 0.616  ; Proyect5_8bit:inst|linea[9]              ; Proyect5_8bit:inst|VGA_VS                                                                                                    ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.242      ; 1.010      ;
; 0.616  ; control_imagen:inst2|mem_dir_int[5]      ; control_imagen:inst2|mem_dir_int[9]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.620  ; Proyect5_8bit:inst|linea[4]              ; control_imagen:inst2|fila_n[5]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.020      ;
; 0.620  ; Proyect5_8bit:inst|linea[5]              ; control_imagen:inst2|fila_n[7]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.020      ;
; 0.625  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|fila_n[2]                                                                                               ; clk                      ; clk         ; 0.000        ; 0.005      ; 0.782      ;
; 0.627  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|fila_n[7]                                                                                               ; clk                      ; clk         ; 0.000        ; 0.005      ; 0.784      ;
; 0.628  ; control_imagen:inst2|state.fila_state    ; control_imagen:inst2|fila_n[0]                                                                                               ; clk                      ; clk         ; 0.000        ; 0.005      ; 0.785      ;
; 0.630  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.631  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8~portb_address_reg3  ; clk                      ; clk         ; 0.000        ; 0.069      ; 0.838      ;
; 0.632  ; Proyect5_8bit:inst|col_int[4]            ; control_imagen:inst2|state.columna_state                                                                                     ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.032      ;
; 0.633  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[6]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.635  ; Proyect5_8bit:inst|linea[8]              ; control_imagen:inst2|fila_n[8]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.035      ;
; 0.635  ; Proyect5_8bit:inst|linea[7]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.035      ;
; 0.644  ; control_imagen:inst2|mem_dir_int[8]      ; control_imagen:inst2|mem_dir_int[11]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.644  ; control_imagen:inst2|mem_dir_int[7]      ; control_imagen:inst2|mem_dir_int[10]                                                                                         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.645  ; Proyect5_8bit:inst|col_int[8]            ; control_imagen:inst2|col_n[9]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.045      ;
; 0.645  ; Proyect5_8bit:inst|linea[4]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.045      ;
; 0.649  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg3 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.861      ;
; 0.651  ; Proyect5_8bit:inst|col_int[1]            ; control_imagen:inst2|col_n[1]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.051      ;
; 0.652  ; control_imagen:inst2|mem_dir_int[3]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a0~portb_address_reg3  ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.850      ;
; 0.653  ; Proyect5_8bit:inst|linea[6]              ; control_imagen:inst2|fila_n[9]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.053      ;
; 0.655  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg0 ; clk                      ; clk         ; 0.000        ; 0.077      ; 0.870      ;
; 0.662  ; control_imagen:inst2|mem_dir_int[7]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg7 ; clk                      ; clk         ; 0.000        ; 0.071      ; 0.871      ;
; 0.664  ; Proyect5_8bit:inst|linea[4]              ; control_imagen:inst2|fila_n[7]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.064      ;
; 0.664  ; control_imagen:inst2|mem_dir_int[0]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg0 ; clk                      ; clk         ; 0.000        ; 0.079      ; 0.881      ;
; 0.665  ; control_imagen:inst2|mem_dir_int[6]      ; control_imagen:inst2|mem_dir_int[8]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.667  ; control_imagen:inst2|mem_dir_int[6]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a12~portb_address_reg6 ; clk                      ; clk         ; 0.000        ; 0.071      ; 0.876      ;
; 0.668  ; control_imagen:inst2|mem_dir_int[2]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a8~portb_address_reg2  ; clk                      ; clk         ; 0.000        ; 0.069      ; 0.875      ;
; 0.668  ; control_imagen:inst2|mem_dir_int[7]      ; Block1:inst1|Verde_reg:inst5|altsyncram:altsyncram_component|altsyncram_eos1:auto_generated|ram_block1a24~portb_address_reg7 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.879      ;
; 0.668  ; control_imagen:inst2|mem_dir_int[4]      ; control_imagen:inst2|mem_dir_int[7]                                                                                          ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.671  ; Proyect5_8bit:inst|col_int[7]            ; control_imagen:inst2|col_n[8]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.071      ;
; 0.672  ; Proyect5_8bit:inst|linea[6]              ; control_imagen:inst2|fila_n[7]                                                                                               ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.072      ;
; 0.677  ; Proyect5_8bit:inst|col_int[6]            ; control_imagen:inst2|col_n[6]                                                                                                ; Proyect5_8bit:inst|clk_2 ; clk         ; 0.000        ; 0.248      ; 1.077      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Proyect5_8bit:inst|clk_2'                                                                                                                                                            ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.215 ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.367      ;
; 0.332 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.484      ;
; 0.360 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.535      ;
; 0.408 ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.560      ;
; 0.412 ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.564      ;
; 0.457 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.609      ;
; 0.467 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.619      ;
; 0.498 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.655      ;
; 0.512 ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.666      ;
; 0.519 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.678      ;
; 0.522 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.675      ;
; 0.533 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.690      ;
; 0.549 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.709      ;
; 0.564 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.716      ;
; 0.568 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.720      ;
; 0.573 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.725      ;
; 0.581 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.736      ;
; 0.588 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.747      ;
; 0.599 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.751      ;
; 0.603 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.755      ;
; 0.607 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.761      ;
; 0.615 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[4]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.774      ;
; 0.615 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[6]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.774      ;
; 0.616 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[7]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.775      ;
; 0.617 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[5]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.776      ;
; 0.617 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.769      ;
; 0.617 ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.771      ;
; 0.624 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.776      ;
; 0.634 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.786      ;
; 0.638 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.790      ;
; 0.643 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 0.805      ;
; 0.659 ; Proyect5_8bit:inst|linea[1]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.811      ;
; 0.664 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.816      ;
; 0.667 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.819      ;
; 0.671 ; Proyect5_8bit:inst|state.b                     ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.829      ;
; 0.672 ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.830      ;
; 0.673 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.825      ;
; 0.677 ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|col_int[9]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.829      ;
; 0.679 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.837      ;
; 0.681 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.833      ;
; 0.683 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.835      ;
; 0.687 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.839      ;
; 0.692 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.005     ; 0.839      ;
; 0.695 ; Proyect5_8bit:inst|col_int[7]                  ; Proyect5_8bit:inst|col_int[7]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.847      ;
; 0.699 ; Proyect5_8bit:inst|linea[0]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.851      ;
; 0.702 ; Proyect5_8bit:inst|col_int[4]                  ; Proyect5_8bit:inst|col_int[4]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.854      ;
; 0.702 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.854      ;
; 0.706 ; Proyect5_8bit:inst|col_int[6]                  ; Proyect5_8bit:inst|col_int[6]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|linea[5]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.865      ;
; 0.708 ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|linea[6]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.860      ;
; 0.709 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|col_int[3]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.867      ;
; 0.709 ; Proyect5_8bit:inst|linea[2]                    ; Proyect5_8bit:inst|linea[4]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.005      ; 0.866      ;
; 0.711 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|col_int[1]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.869      ;
; 0.712 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|col_int[2]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.870      ;
; 0.712 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.870      ;
; 0.713 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.865      ;
; 0.715 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[0]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.874      ;
; 0.715 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[1]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.874      ;
; 0.715 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[2]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.874      ;
; 0.716 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 0.867      ;
; 0.717 ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|col_int[3]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.007      ; 0.876      ;
; 0.718 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.870      ;
; 0.724 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 0.875      ;
; 0.732 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|col_int[8]                  ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.890      ;
; 0.733 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ; Proyect5_8bit:inst|state.d                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 0.884      ;
; 0.734 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ; Proyect5_8bit:inst|state.c                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.006      ; 0.892      ;
; 0.735 ; Proyect5_8bit:inst|linea[9]                    ; Proyect5_8bit:inst|linea[3]                    ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.006     ; 0.881      ;
; 0.735 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ; Proyect5_8bit:inst|state.a                     ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; -0.001     ; 0.886      ;
; 0.737 ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 0.000        ; 0.000      ; 0.889      ;
+-------+------------------------------------------------+------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0                      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0                      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a1                      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a1                      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10                     ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10                     ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Block1:inst1|Azul_reg:inst6|altsyncram:altsyncram_component|altsyncram_kls1:auto_generated|ram_block1a10~portb_address_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Proyect5_8bit:inst|clk_2'                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|\VGA_horizontal:cont_int[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|azul_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|col_int[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|linea[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Fall       ; Proyect5_8bit:inst|rojo_reg[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.a                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.b                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.c                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.d                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Proyect5_8bit:inst|clk_2 ; Rise       ; Proyect5_8bit:inst|state.d                     ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 4.387 ; 4.387 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 4.032 ; 4.032 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 2.197 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 4.405 ; 4.405 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 3.821 ; 3.821 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 3.966 ; 3.966 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 3.721 ; 3.721 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 3.696 ; 3.696 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 4.310 ; 4.310 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 4.288 ; 4.288 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 4.405 ; 4.405 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 4.246 ; 4.246 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 4.375 ; 4.375 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 4.227 ; 4.227 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 4.246 ; 4.246 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 4.239 ; 4.239 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 3.936 ; 3.936 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 4.375 ; 4.375 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 3.917 ; 3.917 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 3.905 ; 3.905 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 3.903 ; 3.903 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 4.273 ; 4.273 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 3.793 ; 3.793 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 3.804 ; 3.804 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 3.804 ; 3.804 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 3.791 ; 3.791 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 3.747 ; 3.747 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 4.273 ; 4.273 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 4.014 ; 4.014 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 4.187 ; 4.187 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 2.197 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 4.558 ; 4.558 ; Rise       ; clk                      ;
; VS        ; clk                      ; 4.158 ; 4.158 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 4.387 ; 4.387 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 4.032 ; 4.032 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 2.197 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 3.696 ; 3.696 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 3.821 ; 3.821 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 3.966 ; 3.966 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 3.721 ; 3.721 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 3.696 ; 3.696 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 4.310 ; 4.310 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 4.288 ; 4.288 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 4.405 ; 4.405 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 4.246 ; 4.246 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 3.903 ; 3.903 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 4.227 ; 4.227 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 4.246 ; 4.246 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 4.239 ; 4.239 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 3.936 ; 3.936 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 4.375 ; 4.375 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 3.917 ; 3.917 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 3.905 ; 3.905 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 3.903 ; 3.903 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 3.747 ; 3.747 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 3.793 ; 3.793 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 3.804 ; 3.804 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 3.804 ; 3.804 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 3.791 ; 3.791 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 3.747 ; 3.747 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 4.273 ; 4.273 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 4.014 ; 4.014 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 4.187 ; 4.187 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 2.197 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 4.558 ; 4.558 ; Rise       ; clk                      ;
; VS        ; clk                      ; 4.158 ; 4.158 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+---------------------------+-----------+--------+----------+---------+---------------------+
; Clock                     ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -4.694    ; -2.557 ; N/A      ; N/A     ; -1.627              ;
;  Proyect5_8bit:inst|clk_2 ; -2.896    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk                      ; -4.694    ; -2.557 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS           ; -3181.637 ; -2.557 ; 0.0      ; 0.0     ; -8537.748           ;
;  Proyect5_8bit:inst|clk_2 ; -130.298  ; 0.000  ; N/A      ; N/A     ; -58.000             ;
;  clk                      ; -3051.339 ; -2.557 ; N/A      ; N/A     ; -8479.748           ;
+---------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 8.170 ; 8.170 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 7.288 ; 7.288 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 4.177 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 8.102 ; 8.102 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 6.902 ; 6.902 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 7.204 ; 7.204 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 6.644 ; 6.644 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 6.533 ; 6.533 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 7.904 ; 7.904 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 7.854 ; 7.854 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 8.102 ; 8.102 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 7.766 ; 7.766 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 8.053 ; 8.053 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 7.634 ; 7.634 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 7.763 ; 7.763 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 7.758 ; 7.758 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 7.040 ; 7.040 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 8.053 ; 8.053 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 7.115 ; 7.115 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 7.107 ; 7.107 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 7.103 ; 7.103 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 7.850 ; 7.850 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 6.833 ; 6.833 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 6.858 ; 6.858 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 6.854 ; 6.854 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 6.826 ; 6.826 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 6.779 ; 6.779 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 7.850 ; 7.850 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 7.286 ; 7.286 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 7.668 ; 7.668 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 4.177 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 8.333 ; 8.333 ; Rise       ; clk                      ;
; VS        ; clk                      ; 7.444 ; 7.444 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; BLANK     ; Proyect5_8bit:inst|clk_2 ; 4.387 ; 4.387 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; HS        ; Proyect5_8bit:inst|clk_2 ; 4.032 ; 4.032 ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ; 2.197 ;       ; Rise       ; Proyect5_8bit:inst|clk_2 ;
; AZUL[*]   ; Proyect5_8bit:inst|clk_2 ; 3.696 ; 3.696 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[2]  ; Proyect5_8bit:inst|clk_2 ; 3.821 ; 3.821 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[3]  ; Proyect5_8bit:inst|clk_2 ; 3.966 ; 3.966 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[4]  ; Proyect5_8bit:inst|clk_2 ; 3.721 ; 3.721 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[5]  ; Proyect5_8bit:inst|clk_2 ; 3.696 ; 3.696 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[6]  ; Proyect5_8bit:inst|clk_2 ; 4.310 ; 4.310 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[7]  ; Proyect5_8bit:inst|clk_2 ; 4.288 ; 4.288 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[8]  ; Proyect5_8bit:inst|clk_2 ; 4.405 ; 4.405 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  AZUL[9]  ; Proyect5_8bit:inst|clk_2 ; 4.246 ; 4.246 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; ROJO[*]   ; Proyect5_8bit:inst|clk_2 ; 3.903 ; 3.903 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[2]  ; Proyect5_8bit:inst|clk_2 ; 4.227 ; 4.227 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[3]  ; Proyect5_8bit:inst|clk_2 ; 4.246 ; 4.246 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[4]  ; Proyect5_8bit:inst|clk_2 ; 4.239 ; 4.239 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[5]  ; Proyect5_8bit:inst|clk_2 ; 3.936 ; 3.936 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[6]  ; Proyect5_8bit:inst|clk_2 ; 4.375 ; 4.375 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[7]  ; Proyect5_8bit:inst|clk_2 ; 3.917 ; 3.917 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[8]  ; Proyect5_8bit:inst|clk_2 ; 3.905 ; 3.905 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  ROJO[9]  ; Proyect5_8bit:inst|clk_2 ; 3.903 ; 3.903 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VERDE[*]  ; Proyect5_8bit:inst|clk_2 ; 3.747 ; 3.747 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[2] ; Proyect5_8bit:inst|clk_2 ; 3.793 ; 3.793 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[3] ; Proyect5_8bit:inst|clk_2 ; 3.804 ; 3.804 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[4] ; Proyect5_8bit:inst|clk_2 ; 3.804 ; 3.804 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[5] ; Proyect5_8bit:inst|clk_2 ; 3.791 ; 3.791 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[6] ; Proyect5_8bit:inst|clk_2 ; 3.747 ; 3.747 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[7] ; Proyect5_8bit:inst|clk_2 ; 4.273 ; 4.273 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[8] ; Proyect5_8bit:inst|clk_2 ; 4.014 ; 4.014 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
;  VERDE[9] ; Proyect5_8bit:inst|clk_2 ; 4.187 ; 4.187 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; VGA_CLK   ; Proyect5_8bit:inst|clk_2 ;       ; 2.197 ; Fall       ; Proyect5_8bit:inst|clk_2 ;
; BLANK     ; clk                      ; 4.558 ; 4.558 ; Rise       ; clk                      ;
; VS        ; clk                      ; 4.158 ; 4.158 ; Rise       ; clk                      ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 7206     ; 0        ; 0        ; 0        ;
; Proyect5_8bit:inst|clk_2 ; clk                      ; 1808     ; 1        ; 0        ; 0        ;
; clk                      ; Proyect5_8bit:inst|clk_2 ; 0        ; 0        ; 168      ; 0        ;
; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 633      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 7206     ; 0        ; 0        ; 0        ;
; Proyect5_8bit:inst|clk_2 ; clk                      ; 1808     ; 1        ; 0        ; 0        ;
; clk                      ; Proyect5_8bit:inst|clk_2 ; 0        ; 0        ; 168      ; 0        ;
; Proyect5_8bit:inst|clk_2 ; Proyect5_8bit:inst|clk_2 ; 633      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 03 15:53:27 2024
Info: Command: quartus_sta Proyect5 -c Proyect5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proyect5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Proyect5_8bit:inst|clk_2 Proyect5_8bit:inst|clk_2
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.694
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.694     -3051.339 clk 
    Info (332119):    -2.896      -130.298 Proyect5_8bit:inst|clk_2 
Info (332146): Worst-case hold slack is -2.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.557        -2.557 clk 
    Info (332119):     0.391         0.000 Proyect5_8bit:inst|clk_2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -8479.748 clk 
    Info (332119):    -0.500       -58.000 Proyect5_8bit:inst|clk_2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.604
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.604      -973.386 clk 
    Info (332119):    -1.275       -38.267 Proyect5_8bit:inst|clk_2 
Info (332146): Worst-case hold slack is -1.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.597        -1.597 clk 
    Info (332119):     0.215         0.000 Proyect5_8bit:inst|clk_2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -8479.748 clk 
    Info (332119):    -0.500       -58.000 Proyect5_8bit:inst|clk_2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Wed Jul 03 15:53:28 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


