---
layout : single
title: "[Study] Multiplier : Wallace Tree"
categories: 
  - Universal NPU-CNN Accelarator
toc: true
toc_sticky: true
use_math: true
---

곱셈의 Delay를 최대한 감소시키기 위한 Wallace Tree 아키텍쳐에 대해서 정리    

## 0. About Wallace Tree   

&nbsp;

<div align="center">
  <img src="/assets/images/npu/49.png" width="70%" height="70%" alt=""/>
  <p><em>8bit x 8bit multiplier</em></p>
</div>

&nbsp;

- **Wallace Tree**   
  - 여러개의 Partial product들을 덧셈하는 방식 중의 하나   
  - Wallace Tree의 가장 큰 특징은 stage를 나누어서 덧셈을 수행한다는 점      
  - **8bit x 8bit multiplier 예시**    
    - stage 1에서 초기 상태로 partial product들이 배열되어 있을 때, 몇개의 요소끼리 묶어서 계산, 다시 그 결과에 대해 계산을 반복해 최종적으로 한 자리에 2개 이하만 배치되게 하는 것         
    - 마지막에는 ripple adder나 fast adder를 배치해 계산을 완료    
    - 위 자료에서는 delay는 최종적으로 4FA + 1 final adder가 되며 area는 14HA + 38FA + 1 fianl adder가 됨    
      - 반면, carry save adder의 경우 delay는 1HA + 7FA + 1 final adder, area는 15HA + 49FA + 1 final adder가 되는데, **결과적으로 delay에서 약 3.5FA, area에서 11.5 FA만큼 이득을 봄**    

&nbsp;

## 1. Num of Stage in Wallace Tree    

&nbsp;

- **HA와 FA**   
  - 위 결과는 결국 wallace tree에서 FA와 HA만을 쓰는 것을 전제로 했을 때의 결과   
  - Wallace tree는 필요한 stage의 수가 줄어들수록 delay가 area에서 큰 이득을 얻는데, 필요한 stage는 결국 요소의 개수에 비례하므로 **즉 다음 stage로 넘어갈 때 adder를 잘 배치해 요소를 줄이면 stage 수 또한 적어져 이득을 볼 수 있음**      
    - HA는 2개의 요소를 input으로 받아들이고 2개의 요소를 output으로 내므로 이득이 없음 (물론 1개의 요소를 상위 비트로 이동시킨다는 메리트는 존재)   
    - FA는 3개의 input, 2개의 output으로 1개의 이득이 있음, 그러나 wallace tree에서 HA와 FA만을 사용하는 것은 그리 효율적이지 않음     

&nbsp;

<div align="center">
  <img src="/assets/images/npu/50.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Various Adder**   
  - 위 결과를 보면 여러 종류의 adder를 적절히 배치했을 때, stage2에 남는 요소의 개수가 확연하게 줄어들었음을 알 수 있음    
  - 특히 이러한 방식은 요소의 수, 즉 partial product의 수가 많을수록 이득이 커짐    
    - 예를 들어 16bit x 16bit를 계산할 때, HA와 FA만으로 계산한다면 약 15개의 stage가 필요하지만, 만약 5:3, 4:3 adder를 같이 사용할 경우, 9개 stage 이하로 줄일 수 있음     
    - 이는 FA에 비해 다른 adder의 delay나 area가 크더라도 충분히 상쇄할 수 있는 이득임    

&nbsp;

