# compile vhdl design source files
vhdl2008 xil_defaultlib  \
"../../../../proyecto.srcs/sources_1/edge_detector.vhd" \
"../../../../proyecto.srcs/tb_EDGEDTCTR/imports/proyecto.sim/tb_EDGEDTCTR.vhd" \

# Do not sort compile order
nosort
