TimeQuest Timing Analyzer report for TKLLS
Mon May 16 18:15:53 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'Enable'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'CLK'
 31. Fast Model Hold: 'CLK'
 32. Fast Model Minimum Pulse Width: 'Enable'
 33. Fast Model Minimum Pulse Width: 'CLK'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TKLLS                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }    ;
; Enable     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Enable } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 341.3 MHz ; 341.3 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.930 ; -31.938       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; Enable ; -3.773 ; -116382.756          ;
; CLK    ; -1.380 ; -23.380              ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.930 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.329     ; 2.637      ;
; -1.834 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.377     ; 2.493      ;
; -1.718 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.708      ;
; -1.714 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.796      ;
; -1.714 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.329     ; 2.421      ;
; -1.679 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.331     ; 2.384      ;
; -1.667 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst28  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.703      ;
; -1.627 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.709      ;
; -1.595 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.631      ;
; -1.591 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.331     ; 2.296      ;
; -1.583 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.377     ; 2.242      ;
; -1.574 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.610      ;
; -1.574 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.610      ;
; -1.564 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.600      ;
; -1.561 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.597      ;
; -1.556 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.592      ;
; -1.530 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.375     ; 2.191      ;
; -1.498 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.580      ;
; -1.467 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.457      ;
; -1.451 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst28  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.487      ;
; -1.419 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.501      ;
; -1.419 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.501      ;
; -1.411 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.493      ;
; -1.409 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.491      ;
; -1.408 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.377     ; 2.067      ;
; -1.406 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.488      ;
; -1.401 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.483      ;
; -1.389 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.425      ;
; -1.379 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.415      ;
; -1.379 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.415      ;
; -1.378 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.414      ;
; -1.373 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.409      ;
; -1.373 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.329     ; 2.080      ;
; -1.365 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst31 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.355      ;
; -1.354 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.329     ; 2.061      ;
; -1.331 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.413      ;
; -1.331 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.413      ;
; -1.323 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.329     ; 2.030      ;
; -1.323 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.359      ;
; -1.323 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.359      ;
; -1.321 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.403      ;
; -1.318 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.400      ;
; -1.314 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.350      ;
; -1.313 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.349      ;
; -1.313 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.395      ;
; -1.310 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.346      ;
; -1.305 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.341      ;
; -1.272 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.354      ;
; -1.270 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst34  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.306      ;
; -1.230 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.266      ;
; -1.171 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst37  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.207      ;
; -1.163 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.199      ;
; -1.162 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.198      ;
; -1.157 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.239      ;
; -1.157 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.193      ;
; -1.148 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.184      ;
; -1.148 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.184      ;
; -1.138 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.220      ;
; -1.138 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.174      ;
; -1.138 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.174      ;
; -1.135 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.171      ;
; -1.130 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst37 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.166      ;
; -1.130 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.166      ;
; -1.118 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst34  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.154      ;
; -1.114 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst31 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.104      ;
; -1.107 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.189      ;
; -1.060 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst28  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.096      ;
; -1.045 ; Enable                      ; Queue_Counter:inst3|inst18  ; Enable       ; CLK         ; 0.500        ; 2.669      ; 4.250      ;
; -1.021 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.377     ; 1.680      ;
; -1.020 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 2.102      ;
; -1.004 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.377     ; 1.663      ;
; -0.988 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.024      ;
; -0.979 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.969      ;
; -0.978 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.968      ;
; -0.973 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.963      ;
; -0.965 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.329     ; 1.672      ;
; -0.943 ; Enable                      ; Queue_Counter:inst13|inst18 ; Enable       ; CLK         ; 0.500        ; 2.667      ; 4.146      ;
; -0.926 ; Queue_Counter:inst3|inst15  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.329     ; 1.633      ;
; -0.916 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.952      ;
; -0.879 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.377     ; 1.538      ;
; -0.865 ; Enable                      ; Queue_Counter:inst3|inst34  ; Enable       ; CLK         ; 0.500        ; 2.998      ; 4.399      ;
; -0.840 ; Enable                      ; Queue_Counter:inst3|inst31  ; Enable       ; CLK         ; 0.500        ; 2.998      ; 4.374      ;
; -0.829 ; Enable                      ; Queue_Counter:inst3|inst16  ; Enable       ; CLK         ; 0.500        ; 3.044      ; 4.409      ;
; -0.827 ; Enable                      ; Queue_Counter:inst13|inst28 ; Enable       ; CLK         ; 0.500        ; 2.998      ; 4.361      ;
; -0.822 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.858      ;
; -0.821 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.857      ;
; -0.816 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.852      ;
; -0.803 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.839      ;
; -0.802 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.838      ;
; -0.797 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.833      ;
; -0.782 ; Enable                      ; Queue_Counter:inst3|inst28  ; Enable       ; CLK         ; 0.500        ; 2.998      ; 4.316      ;
; -0.772 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.808      ;
; -0.771 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.807      ;
; -0.766 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.802      ;
; -0.761 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.797      ;
; -0.761 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.797      ;
; -0.749 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.046      ; 1.831      ;
; -0.744 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.780      ;
; -0.744 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.780      ;
; -0.742 ; Enable                      ; Queue_Counter:inst3|inst20  ; Enable       ; CLK         ; 0.500        ; 3.044      ; 4.322      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst31  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst28  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst3|inst13  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst3|inst15  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst3|inst16  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst31 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst13|inst15 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst13|inst16 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst3|inst18  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Queue_Counter:inst13|inst18 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst31  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.540 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.555 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.821      ;
; 0.556 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.562 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.828      ;
; 0.669 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.981      ;
; 0.684 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.996      ;
; 0.717 ; Queue_Counter:inst13|inst15 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.983      ;
; 0.744 ; Enable                      ; Queue_Counter:inst13|inst31 ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.008      ;
; 0.758 ; Enable                      ; Queue_Counter:inst3|inst14  ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.022      ;
; 0.763 ; Enable                      ; Queue_Counter:inst3|inst13  ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.027      ;
; 0.764 ; Enable                      ; Queue_Counter:inst3|inst15  ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.028      ;
; 0.768 ; Enable                      ; Queue_Counter:inst13|inst24 ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.078      ;
; 0.797 ; Queue_Counter:inst3|inst13  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.813 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; Enable                      ; Queue_Counter:inst13|inst37 ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.123      ;
; 0.826 ; Enable                      ; Queue_Counter:inst13|inst34 ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.136      ;
; 0.935 ; Enable                      ; Queue_Counter:inst13|inst14 ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.245      ;
; 0.940 ; Enable                      ; Queue_Counter:inst13|inst20 ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.250      ;
; 0.943 ; Enable                      ; Queue_Counter:inst13|inst13 ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.253      ;
; 0.953 ; Enable                      ; Queue_Counter:inst13|inst15 ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.263      ;
; 0.953 ; Enable                      ; Queue_Counter:inst13|inst16 ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.263      ;
; 0.980 ; Enable                      ; Queue_Counter:inst3|inst24  ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.244      ;
; 0.993 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst31  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.259      ;
; 0.999 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.311      ;
; 1.003 ; Enable                      ; Queue_Counter:inst3|inst37  ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.267      ;
; 1.012 ; Enable                      ; Queue_Counter:inst3|inst20  ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.322      ;
; 1.052 ; Enable                      ; Queue_Counter:inst3|inst28  ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.316      ;
; 1.097 ; Enable                      ; Queue_Counter:inst13|inst28 ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.361      ;
; 1.099 ; Enable                      ; Queue_Counter:inst3|inst16  ; Enable       ; CLK         ; 0.000        ; 3.044      ; 4.409      ;
; 1.110 ; Enable                      ; Queue_Counter:inst3|inst31  ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.374      ;
; 1.135 ; Enable                      ; Queue_Counter:inst3|inst34  ; Enable       ; CLK         ; 0.000        ; 2.998      ; 4.399      ;
; 1.190 ; Queue_Counter:inst13|inst16 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.377     ; 1.079      ;
; 1.213 ; Enable                      ; Queue_Counter:inst13|inst18 ; Enable       ; CLK         ; 0.000        ; 2.667      ; 4.146      ;
; 1.231 ; Queue_Counter:inst3|inst13  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.543      ;
; 1.244 ; Enable                      ; Queue_Counter:inst13|inst31 ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.008      ;
; 1.258 ; Enable                      ; Queue_Counter:inst3|inst14  ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.022      ;
; 1.263 ; Enable                      ; Queue_Counter:inst3|inst13  ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.027      ;
; 1.264 ; Enable                      ; Queue_Counter:inst3|inst15  ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.028      ;
; 1.268 ; Enable                      ; Queue_Counter:inst13|inst24 ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.078      ;
; 1.313 ; Enable                      ; Queue_Counter:inst13|inst37 ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.123      ;
; 1.315 ; Enable                      ; Queue_Counter:inst3|inst18  ; Enable       ; CLK         ; 0.000        ; 2.669      ; 4.250      ;
; 1.326 ; Enable                      ; Queue_Counter:inst13|inst34 ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.136      ;
; 1.344 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst34 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.610      ;
; 1.384 ; Queue_Counter:inst3|inst16  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; -0.375     ; 1.275      ;
; 1.389 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.655      ;
; 1.389 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.655      ;
; 1.400 ; Queue_Counter:inst13|inst15 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.377     ; 1.289      ;
; 1.435 ; Enable                      ; Queue_Counter:inst13|inst14 ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.245      ;
; 1.440 ; Enable                      ; Queue_Counter:inst13|inst20 ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.250      ;
; 1.443 ; Enable                      ; Queue_Counter:inst13|inst13 ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.253      ;
; 1.447 ; Queue_Counter:inst3|inst13  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; -0.329     ; 1.384      ;
; 1.453 ; Enable                      ; Queue_Counter:inst13|inst15 ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.263      ;
; 1.453 ; Enable                      ; Queue_Counter:inst13|inst16 ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.263      ;
; 1.480 ; Queue_Counter:inst3|inst15  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.792      ;
; 1.480 ; Enable                      ; Queue_Counter:inst3|inst24  ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.244      ;
; 1.499 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst34 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.765      ;
; 1.503 ; Enable                      ; Queue_Counter:inst3|inst37  ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.267      ;
; 1.512 ; Enable                      ; Queue_Counter:inst3|inst20  ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.322      ;
; 1.514 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.780      ;
; 1.514 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.780      ;
; 1.519 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.831      ;
; 1.531 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.797      ;
; 1.531 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.797      ;
; 1.536 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.802      ;
; 1.541 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.807      ;
; 1.542 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.808      ;
; 1.552 ; Enable                      ; Queue_Counter:inst3|inst28  ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.316      ;
; 1.567 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.833      ;
; 1.572 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.838      ;
; 1.573 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.839      ;
; 1.586 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.852      ;
; 1.591 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.857      ;
; 1.592 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.597 ; Enable                      ; Queue_Counter:inst13|inst28 ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.361      ;
; 1.599 ; Enable                      ; Queue_Counter:inst3|inst16  ; Enable       ; CLK         ; -0.500       ; 3.044      ; 4.409      ;
; 1.610 ; Enable                      ; Queue_Counter:inst3|inst31  ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.374      ;
; 1.635 ; Enable                      ; Queue_Counter:inst3|inst34  ; Enable       ; CLK         ; -0.500       ; 2.998      ; 4.399      ;
; 1.649 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.377     ; 1.538      ;
; 1.686 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.952      ;
; 1.696 ; Queue_Counter:inst3|inst15  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; -0.329     ; 1.633      ;
; 1.713 ; Enable                      ; Queue_Counter:inst13|inst18 ; Enable       ; CLK         ; -0.500       ; 2.667      ; 4.146      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Enable'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst25|inst  ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst25|inst  ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst26|inst  ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst26|inst  ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst27|inst  ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst27|inst  ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst28|inst  ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst28|inst  ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst29|inst  ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst29|inst  ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst30|inst  ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst30|inst  ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst31|inst  ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst31|inst  ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst32|inst  ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst32|inst  ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst25|inst1|combout                                                    ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst25|inst1|combout                                                    ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst25|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst25|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst26|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst26|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst27|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst27|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst28|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst28|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst29|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst29|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst30|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst30|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst31|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst31|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst32|inst|datad                                                       ;
; -3.773 ; -3.773       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst32|inst|datad                                                       ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst33|inst ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst33|inst ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst34|inst ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst34|inst ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst35|inst ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst35|inst ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst36|inst ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst36|inst ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst37|inst ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst37|inst ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst38|inst ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst38|inst ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst40|inst ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst40|inst ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst33|inst1|combout                                                   ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst33|inst1|combout                                                   ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst33|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst33|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst34|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst34|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst35|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst35|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst36|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst36|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst37|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst37|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst38|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst38|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst40|inst|datad                                                      ;
; -3.610 ; -3.610       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst4|inst4|inst40|inst|datad                                                      ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst10|inst  ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst10|inst  ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst11|inst  ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst11|inst  ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst12|inst  ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst12|inst  ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst13|inst  ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst13|inst  ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst14|inst  ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst14|inst  ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst15|inst  ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst15|inst  ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst16|inst  ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst16|inst  ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst9|inst   ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst5|8x8_RAM:inst2|MemoryCell:inst9|inst   ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst10|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst10|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst11|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst11|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst12|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst12|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst13|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst13|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst14|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst14|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst15|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst15|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst16|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst16|inst|datad                                                       ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst9|inst1|combout                                                     ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst9|inst1|combout                                                     ;
; -3.604 ; -3.604       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst9|inst|datad                                                        ;
; -3.604 ; -3.604       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst5|inst2|inst9|inst|datad                                                        ;
; -3.603 ; -3.603       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst57|inst   ;
; -3.603 ; -3.603       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst57|inst   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst16 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst16 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst20 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst20 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst24 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst24 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst28 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst28 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst31 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst31 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst34 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst34 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst37 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst37 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst13  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst13  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst14  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst14  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst15  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst15  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst16  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst16  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst18  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst18  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst24  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst24  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst28  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst28  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst31  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst31  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst34  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst34  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst37  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst37  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst13|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst13|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst14|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst14|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst15|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst15|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst16|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst16|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst18|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst18|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst20|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst20|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst24|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst24|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst28|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst28|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst31|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst31|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst34|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst34|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst37|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst37|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst13|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst13|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst14|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst14|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst15|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst15|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst16|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst16|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst18|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst18|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst20|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst20|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst24|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst24|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst28|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst28|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst31|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst31|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst34|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst34|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst37|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst37|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Enable     ; CLK        ; 1.545 ; 1.545 ; Rise       ; CLK             ;
; Read/Write ; CLK        ; 2.179 ; 2.179 ; Rise       ; CLK             ;
; I[*]       ; Enable     ; 7.959 ; 7.959 ; Rise       ; Enable          ;
;  I[0]      ; Enable     ; 6.147 ; 6.147 ; Rise       ; Enable          ;
;  I[1]      ; Enable     ; 6.564 ; 6.564 ; Rise       ; Enable          ;
;  I[2]      ; Enable     ; 7.959 ; 7.959 ; Rise       ; Enable          ;
;  I[3]      ; Enable     ; 6.250 ; 6.250 ; Rise       ; Enable          ;
;  I[4]      ; Enable     ; 6.720 ; 6.720 ; Rise       ; Enable          ;
;  I[5]      ; Enable     ; 6.271 ; 6.271 ; Rise       ; Enable          ;
;  I[6]      ; Enable     ; 7.825 ; 7.825 ; Rise       ; Enable          ;
;  I[7]      ; Enable     ; 6.684 ; 6.684 ; Rise       ; Enable          ;
; I[*]       ; Enable     ; 7.960 ; 7.960 ; Fall       ; Enable          ;
;  I[0]      ; Enable     ; 6.099 ; 6.099 ; Fall       ; Enable          ;
;  I[1]      ; Enable     ; 6.692 ; 6.692 ; Fall       ; Enable          ;
;  I[2]      ; Enable     ; 7.960 ; 7.960 ; Fall       ; Enable          ;
;  I[3]      ; Enable     ; 6.272 ; 6.272 ; Fall       ; Enable          ;
;  I[4]      ; Enable     ; 6.692 ; 6.692 ; Fall       ; Enable          ;
;  I[5]      ; Enable     ; 6.391 ; 6.391 ; Fall       ; Enable          ;
;  I[6]      ; Enable     ; 7.621 ; 7.621 ; Fall       ; Enable          ;
;  I[7]      ; Enable     ; 6.673 ; 6.673 ; Fall       ; Enable          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Enable     ; CLK        ; -0.744 ; -0.744 ; Rise       ; CLK             ;
; Read/Write ; CLK        ; -0.460 ; -0.460 ; Rise       ; CLK             ;
; I[*]       ; Enable     ; 3.828  ; 3.828  ; Rise       ; Enable          ;
;  I[0]      ; Enable     ; 3.828  ; 3.828  ; Rise       ; Enable          ;
;  I[1]      ; Enable     ; 3.180  ; 3.180  ; Rise       ; Enable          ;
;  I[2]      ; Enable     ; 3.234  ; 3.234  ; Rise       ; Enable          ;
;  I[3]      ; Enable     ; 3.417  ; 3.417  ; Rise       ; Enable          ;
;  I[4]      ; Enable     ; 3.343  ; 3.343  ; Rise       ; Enable          ;
;  I[5]      ; Enable     ; 3.761  ; 3.761  ; Rise       ; Enable          ;
;  I[6]      ; Enable     ; 2.455  ; 2.455  ; Rise       ; Enable          ;
;  I[7]      ; Enable     ; 2.591  ; 2.591  ; Rise       ; Enable          ;
; I[*]       ; Enable     ; 3.823  ; 3.823  ; Fall       ; Enable          ;
;  I[0]      ; Enable     ; 3.527  ; 3.527  ; Fall       ; Enable          ;
;  I[1]      ; Enable     ; 3.111  ; 3.111  ; Fall       ; Enable          ;
;  I[2]      ; Enable     ; 2.883  ; 2.883  ; Fall       ; Enable          ;
;  I[3]      ; Enable     ; 3.479  ; 3.479  ; Fall       ; Enable          ;
;  I[4]      ; Enable     ; 3.395  ; 3.395  ; Fall       ; Enable          ;
;  I[5]      ; Enable     ; 3.823  ; 3.823  ; Fall       ; Enable          ;
;  I[6]      ; Enable     ; 2.048  ; 2.048  ; Fall       ; Enable          ;
;  I[7]      ; Enable     ; 2.753  ; 2.753  ; Fall       ; Enable          ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Empty     ; CLK        ; 11.502 ; 11.502 ; Rise       ; CLK             ;
; Full      ; CLK        ; 11.858 ; 11.858 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 28.526 ; 28.526 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 27.991 ; 27.991 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 28.526 ; 28.526 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 27.426 ; 27.426 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 25.524 ; 25.524 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 25.750 ; 25.750 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 26.861 ; 26.861 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 26.279 ; 26.279 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 26.640 ; 26.640 ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 27.035 ; 27.035 ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 26.500 ; 26.500 ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 27.035 ; 27.035 ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 25.935 ; 25.935 ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 24.033 ; 24.033 ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 24.259 ; 24.259 ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 25.370 ; 25.370 ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 24.788 ; 24.788 ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 25.149 ; 25.149 ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 27.035 ; 27.035 ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 26.500 ; 26.500 ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 27.035 ; 27.035 ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 25.935 ; 25.935 ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 24.033 ; 24.033 ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 24.259 ; 24.259 ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 25.370 ; 25.370 ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 24.788 ; 24.788 ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 25.149 ; 25.149 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Empty     ; CLK        ; 8.271  ; 8.271  ; Rise       ; CLK             ;
; Full      ; CLK        ; 8.624  ; 8.624  ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 11.742 ; 11.742 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 14.507 ; 14.507 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 11.742 ; 11.742 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 14.501 ; 14.501 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 13.357 ; 13.357 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 13.192 ; 13.192 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 13.027 ; 13.027 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 13.663 ; 13.663 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 13.589 ; 13.589 ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 10.287 ; 10.287 ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 12.848 ; 12.848 ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 10.287 ; 10.287 ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 13.015 ; 13.015 ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 11.922 ; 11.922 ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 11.783 ; 11.783 ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 11.368 ; 11.368 ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 12.027 ; 12.027 ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 11.924 ; 11.924 ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 10.287 ; 10.287 ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 12.848 ; 12.848 ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 10.287 ; 10.287 ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 13.015 ; 13.015 ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 11.922 ; 11.922 ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 11.783 ; 11.783 ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 11.368 ; 11.368 ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 12.027 ; 12.027 ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 11.924 ; 11.924 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Read/Write ; O[0]        ; 27.024 ; 27.024 ; 27.024 ; 27.024 ;
; Read/Write ; O[1]        ; 27.559 ; 27.559 ; 27.559 ; 27.559 ;
; Read/Write ; O[2]        ; 26.459 ; 26.459 ; 26.459 ; 26.459 ;
; Read/Write ; O[3]        ; 24.557 ; 24.557 ; 24.557 ; 24.557 ;
; Read/Write ; O[4]        ; 24.783 ; 24.783 ; 24.783 ; 24.783 ;
; Read/Write ; O[5]        ; 25.894 ; 25.894 ; 25.894 ; 25.894 ;
; Read/Write ; O[6]        ; 25.312 ; 25.312 ; 25.312 ; 25.312 ;
; Read/Write ; O[7]        ; 25.673 ; 25.673 ; 25.673 ; 25.673 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Read/Write ; O[0]        ; 10.752 ; 10.752 ; 10.752 ; 10.752 ;
; Read/Write ; O[1]        ; 10.502 ; 10.502 ; 10.502 ; 10.502 ;
; Read/Write ; O[2]        ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
; Read/Write ; O[3]        ; 10.752 ; 10.752 ; 10.752 ; 10.752 ;
; Read/Write ; O[4]        ; 10.502 ; 10.502 ; 10.502 ; 10.502 ;
; Read/Write ; O[5]        ; 10.747 ; 10.747 ; 10.747 ; 10.747 ;
; Read/Write ; O[6]        ; 10.737 ; 10.737 ; 10.737 ; 10.737 ;
; Read/Write ; O[7]        ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; O[*]      ; CLK        ; 21.655 ;      ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 21.905 ;      ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 21.655 ;      ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 21.871 ;      ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 21.905 ;      ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 21.655 ;      ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 21.900 ;      ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 21.890 ;      ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 21.871 ;      ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 19.400 ;      ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 19.650 ;      ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 19.400 ;      ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 19.616 ;      ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 19.650 ;      ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 19.400 ;      ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 19.645 ;      ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 19.635 ;      ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 19.616 ;      ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 19.400 ;      ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 19.650 ;      ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 19.400 ;      ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 19.616 ;      ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 19.650 ;      ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 19.400 ;      ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 19.645 ;      ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 19.635 ;      ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 19.616 ;      ; Fall       ; Enable          ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; O[*]      ; CLK        ; 11.611 ;      ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 11.861 ;      ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 11.611 ;      ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 11.827 ;      ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 11.861 ;      ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 11.611 ;      ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 11.856 ;      ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 11.846 ;      ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 11.827 ;      ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 10.177 ;      ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 10.427 ;      ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 10.177 ;      ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 10.393 ;      ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 10.427 ;      ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 10.177 ;      ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 10.422 ;      ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 10.412 ;      ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 10.393 ;      ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 10.177 ;      ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 10.427 ;      ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 10.177 ;      ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 10.393 ;      ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 10.427 ;      ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 10.177 ;      ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 10.422 ;      ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 10.412 ;      ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 10.393 ;      ; Fall       ; Enable          ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; O[*]      ; CLK        ; 21.655    ;           ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 21.905    ;           ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 21.655    ;           ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 21.871    ;           ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 21.905    ;           ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 21.655    ;           ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 21.900    ;           ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 21.890    ;           ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 21.871    ;           ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 19.400    ;           ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 19.650    ;           ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 19.400    ;           ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 19.616    ;           ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 19.650    ;           ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 19.400    ;           ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 19.645    ;           ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 19.635    ;           ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 19.616    ;           ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 19.400    ;           ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 19.650    ;           ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 19.400    ;           ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 19.616    ;           ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 19.650    ;           ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 19.400    ;           ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 19.645    ;           ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 19.635    ;           ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 19.616    ;           ; Fall       ; Enable          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; O[*]      ; CLK        ; 11.611    ;           ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 11.861    ;           ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 11.611    ;           ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 11.827    ;           ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 11.861    ;           ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 11.611    ;           ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 11.856    ;           ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 11.846    ;           ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 11.827    ;           ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 10.177    ;           ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 10.427    ;           ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 10.177    ;           ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 10.393    ;           ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 10.427    ;           ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 10.177    ;           ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 10.422    ;           ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 10.412    ;           ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 10.393    ;           ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 10.177    ;           ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 10.427    ;           ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 10.177    ;           ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 10.393    ;           ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 10.427    ;           ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 10.177    ;           ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 10.422    ;           ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 10.412    ;           ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 10.393    ;           ; Fall       ; Enable          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.248 ; -2.593        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.183 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; Enable ; -1.549 ; -37890.792           ;
; CLK    ; -1.380 ; -23.380              ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                  ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.248 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.295      ;
; -0.238 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 1.000        ; -0.015     ; 1.255      ;
; -0.230 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst28  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.262      ;
; -0.204 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.251      ;
; -0.191 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.223      ;
; -0.177 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.218      ;
; -0.156 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.188      ;
; -0.152 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.184      ;
; -0.151 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.198      ;
; -0.148 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.180      ;
; -0.144 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.143 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.133 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst28  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.113 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 1.000        ; -0.015     ; 1.130      ;
; -0.110 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.157      ;
; -0.107 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 1.132      ;
; -0.107 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.154      ;
; -0.106 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.153      ;
; -0.102 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.149      ;
; -0.098 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.145      ;
; -0.097 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.144      ;
; -0.094 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.086 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.118      ;
; -0.080 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; 0.009      ; 1.121      ;
; -0.077 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.109      ;
; -0.076 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.108      ;
; -0.073 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.105      ;
; -0.072 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst31 ; CLK          ; CLK         ; 1.000        ; -0.015     ; 1.089      ;
; -0.071 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.103      ;
; -0.063 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.110      ;
; -0.063 ; Enable                      ; Queue_Counter:inst3|inst34  ; Enable       ; CLK         ; 0.500        ; 1.638      ; 2.233      ;
; -0.061 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.101      ;
; -0.059 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.106      ;
; -0.055 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.102      ;
; -0.051 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.098      ;
; -0.050 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.097      ;
; -0.049 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.096      ;
; -0.039 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst34  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.031 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.063      ;
; -0.027 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.059      ;
; -0.023 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.055      ;
; -0.019 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.051      ;
; -0.018 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.050      ;
; -0.014 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.061      ;
; -0.014 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; 0.008      ; 1.054      ;
; -0.010 ; Enable                      ; Queue_Counter:inst3|inst37  ; Enable       ; CLK         ; 0.500        ; 1.638      ; 2.180      ;
; -0.009 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst37  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.041      ;
; -0.002 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 1.028      ;
; -0.001 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.048      ;
; 0.002  ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.045      ;
; 0.004  ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst37 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.028      ;
; 0.008  ; Enable                      ; Queue_Counter:inst3|inst31  ; Enable       ; CLK         ; 0.500        ; 1.638      ; 2.162      ;
; 0.011  ; Enable                      ; Queue_Counter:inst3|inst16  ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.174      ;
; 0.018  ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 1.007      ;
; 0.020  ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst28  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.012      ;
; 0.020  ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.012      ;
; 0.021  ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.011      ;
; 0.023  ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.009      ;
; 0.023  ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst34  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.009      ;
; 0.026  ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.006      ;
; 0.027  ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.005      ;
; 0.029  ; Enable                      ; Queue_Counter:inst3|inst28  ; Enable       ; CLK         ; 0.500        ; 1.638      ; 2.141      ;
; 0.031  ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.001      ;
; 0.031  ; Enable                      ; Queue_Counter:inst13|inst28 ; Enable       ; CLK         ; 0.500        ; 1.638      ; 2.139      ;
; 0.035  ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.997      ;
; 0.036  ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.996      ;
; 0.039  ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.993      ;
; 0.046  ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 1.001      ;
; 0.053  ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst31 ; CLK          ; CLK         ; 1.000        ; -0.015     ; 0.964      ;
; 0.055  ; Enable                      ; Queue_Counter:inst3|inst20  ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.130      ;
; 0.057  ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; 0.009      ; 0.984      ;
; 0.059  ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.973      ;
; 0.066  ; Enable                      ; Queue_Counter:inst13|inst34 ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.119      ;
; 0.068  ; Enable                      ; Queue_Counter:inst3|inst24  ; Enable       ; CLK         ; 0.500        ; 1.638      ; 2.102      ;
; 0.070  ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; 0.009      ; 0.971      ;
; 0.072  ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 1.000        ; -0.007     ; 0.953      ;
; 0.073  ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 1.000        ; 0.009      ; 0.968      ;
; 0.082  ; Enable                      ; Queue_Counter:inst3|inst18  ; Enable       ; CLK         ; 0.500        ; 1.647      ; 2.097      ;
; 0.098  ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 0.919      ;
; 0.099  ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 0.918      ;
; 0.104  ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 0.913      ;
; 0.111  ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.921      ;
; 0.113  ; Enable                      ; Queue_Counter:inst13|inst13 ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.072      ;
; 0.117  ; Enable                      ; Queue_Counter:inst13|inst20 ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.068      ;
; 0.121  ; Enable                      ; Queue_Counter:inst13|inst14 ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.064      ;
; 0.125  ; Enable                      ; Queue_Counter:inst13|inst15 ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.060      ;
; 0.126  ; Enable                      ; Queue_Counter:inst13|inst16 ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.059      ;
; 0.142  ; Enable                      ; Queue_Counter:inst13|inst37 ; Enable       ; CLK         ; 0.500        ; 1.653      ; 2.043      ;
; 0.157  ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.875      ;
; 0.158  ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.874      ;
; 0.162  ; Enable                      ; Queue_Counter:inst13|inst18 ; Enable       ; CLK         ; 0.500        ; 1.646      ; 2.016      ;
; 0.163  ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.869      ;
; 0.170  ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.862      ;
; 0.171  ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.861      ;
; 0.173  ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.859      ;
; 0.174  ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.858      ;
; 0.176  ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.856      ;
; 0.179  ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 0.853      ;
; 0.182  ; Enable                      ; Queue_Counter:inst3|inst15  ; Enable       ; CLK         ; 0.500        ; 1.638      ; 1.988      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; Enable                      ; Queue_Counter:inst13|inst31 ; Enable       ; CLK         ; 0.000        ; 1.638      ; 1.973      ;
; 0.192 ; Enable                      ; Queue_Counter:inst3|inst14  ; Enable       ; CLK         ; 0.000        ; 1.638      ; 1.982      ;
; 0.197 ; Enable                      ; Queue_Counter:inst3|inst13  ; Enable       ; CLK         ; 0.000        ; 1.638      ; 1.987      ;
; 0.197 ; Enable                      ; Queue_Counter:inst13|inst24 ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.002      ;
; 0.198 ; Enable                      ; Queue_Counter:inst3|inst15  ; Enable       ; CLK         ; 0.000        ; 1.638      ; 1.988      ;
; 0.215 ; Queue_Counter:inst3|inst31  ; Queue_Counter:inst3|inst31  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst28  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst3|inst13  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst3|inst15  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst3|inst16  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst31 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst13|inst15 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst13|inst16 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst3|inst18  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Queue_Counter:inst13|inst18 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.218 ; Enable                      ; Queue_Counter:inst13|inst18 ; Enable       ; CLK         ; 0.000        ; 1.646      ; 2.016      ;
; 0.238 ; Enable                      ; Queue_Counter:inst13|inst37 ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.043      ;
; 0.243 ; Queue_Counter:inst3|inst34  ; Queue_Counter:inst3|inst31  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.254 ; Enable                      ; Queue_Counter:inst13|inst16 ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.059      ;
; 0.255 ; Enable                      ; Queue_Counter:inst13|inst15 ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.060      ;
; 0.257 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; Enable                      ; Queue_Counter:inst13|inst14 ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.064      ;
; 0.261 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst24  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.413      ;
; 0.263 ; Enable                      ; Queue_Counter:inst13|inst20 ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.068      ;
; 0.267 ; Enable                      ; Queue_Counter:inst13|inst13 ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.072      ;
; 0.298 ; Enable                      ; Queue_Counter:inst3|inst18  ; Enable       ; CLK         ; 0.000        ; 1.647      ; 2.097      ;
; 0.310 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst20  ; CLK          ; CLK         ; 0.000        ; 0.015      ; 0.477      ;
; 0.312 ; Enable                      ; Queue_Counter:inst3|inst24  ; Enable       ; CLK         ; 0.000        ; 1.638      ; 2.102      ;
; 0.314 ; Enable                      ; Queue_Counter:inst13|inst34 ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.119      ;
; 0.319 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 0.000        ; 0.015      ; 0.486      ;
; 0.325 ; Enable                      ; Queue_Counter:inst3|inst20  ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.130      ;
; 0.328 ; Queue_Counter:inst13|inst15 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.480      ;
; 0.349 ; Enable                      ; Queue_Counter:inst13|inst28 ; Enable       ; CLK         ; 0.000        ; 1.638      ; 2.139      ;
; 0.351 ; Enable                      ; Queue_Counter:inst3|inst28  ; Enable       ; CLK         ; 0.000        ; 1.638      ; 2.141      ;
; 0.356 ; Queue_Counter:inst3|inst13  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.367 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; Enable                      ; Queue_Counter:inst3|inst16  ; Enable       ; CLK         ; 0.000        ; 1.653      ; 2.174      ;
; 0.372 ; Enable                      ; Queue_Counter:inst3|inst31  ; Enable       ; CLK         ; 0.000        ; 1.638      ; 2.162      ;
; 0.373 ; Queue_Counter:inst13|inst16 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.518      ;
; 0.390 ; Enable                      ; Queue_Counter:inst3|inst37  ; Enable       ; CLK         ; 0.000        ; 1.638      ; 2.180      ;
; 0.443 ; Enable                      ; Queue_Counter:inst3|inst34  ; Enable       ; CLK         ; 0.000        ; 1.638      ; 2.233      ;
; 0.448 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst31  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; Queue_Counter:inst13|inst31 ; Queue_Counter:inst13|inst24 ; CLK          ; CLK         ; 0.000        ; 0.015      ; 0.618      ;
; 0.458 ; Queue_Counter:inst3|inst16  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.604      ;
; 0.463 ; Queue_Counter:inst13|inst15 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.608      ;
; 0.485 ; Queue_Counter:inst3|inst13  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; 0.009      ; 0.646      ;
; 0.556 ; Queue_Counter:inst3|inst13  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 0.000        ; 0.015      ; 0.723      ;
; 0.590 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.735      ;
; 0.611 ; Queue_Counter:inst3|inst15  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; 0.009      ; 0.772      ;
; 0.624 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; 0.009      ; 0.785      ;
; 0.626 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.778      ;
; 0.627 ; Queue_Counter:inst13|inst14 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.779      ;
; 0.638 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.783      ;
; 0.646 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.791      ;
; 0.652 ; Queue_Counter:inst13|inst37 ; Queue_Counter:inst13|inst34 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.674 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; Queue_Counter:inst13|inst20 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.827      ;
; 0.682 ; Queue_Counter:inst3|inst15  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 0.000        ; 0.015      ; 0.849      ;
; 0.682 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.834      ;
; 0.683 ; Queue_Counter:inst13|inst13 ; Queue_Counter:inst13|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; Enable                      ; Queue_Counter:inst13|inst31 ; Enable       ; CLK         ; -0.500       ; 1.638      ; 1.973      ;
; 0.691 ; Queue_Counter:inst13|inst34 ; Queue_Counter:inst13|inst34 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.843      ;
; 0.692 ; Enable                      ; Queue_Counter:inst3|inst14  ; Enable       ; CLK         ; -0.500       ; 1.638      ; 1.982      ;
; 0.695 ; Queue_Counter:inst3|inst14  ; Queue_Counter:inst3|inst16  ; CLK          ; CLK         ; 0.000        ; 0.015      ; 0.862      ;
; 0.697 ; Enable                      ; Queue_Counter:inst3|inst13  ; Enable       ; CLK         ; -0.500       ; 1.638      ; 1.987      ;
; 0.697 ; Enable                      ; Queue_Counter:inst13|inst24 ; Enable       ; CLK         ; -0.500       ; 1.653      ; 2.002      ;
; 0.698 ; Enable                      ; Queue_Counter:inst3|inst15  ; Enable       ; CLK         ; -0.500       ; 1.638      ; 1.988      ;
; 0.701 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.853      ;
; 0.704 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.856      ;
; 0.706 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.859      ;
; 0.709 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.861      ;
; 0.710 ; Queue_Counter:inst3|inst28  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.862      ;
; 0.717 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.718 ; Enable                      ; Queue_Counter:inst13|inst18 ; Enable       ; CLK         ; -0.500       ; 1.646      ; 2.016      ;
; 0.722 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.874      ;
; 0.723 ; Queue_Counter:inst3|inst24  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.875      ;
; 0.738 ; Enable                      ; Queue_Counter:inst13|inst37 ; Enable       ; CLK         ; -0.500       ; 1.653      ; 2.043      ;
; 0.754 ; Enable                      ; Queue_Counter:inst13|inst16 ; Enable       ; CLK         ; -0.500       ; 1.653      ; 2.059      ;
; 0.755 ; Enable                      ; Queue_Counter:inst13|inst15 ; Enable       ; CLK         ; -0.500       ; 1.653      ; 2.060      ;
; 0.759 ; Enable                      ; Queue_Counter:inst13|inst14 ; Enable       ; CLK         ; -0.500       ; 1.653      ; 2.064      ;
; 0.763 ; Enable                      ; Queue_Counter:inst13|inst20 ; Enable       ; CLK         ; -0.500       ; 1.653      ; 2.068      ;
; 0.767 ; Enable                      ; Queue_Counter:inst13|inst13 ; Enable       ; CLK         ; -0.500       ; 1.653      ; 2.072      ;
; 0.769 ; Queue_Counter:inst13|inst28 ; Queue_Counter:inst13|inst28 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.921      ;
; 0.776 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; -0.015     ; 0.913      ;
; 0.781 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; -0.015     ; 0.918      ;
; 0.782 ; Queue_Counter:inst3|inst20  ; Queue_Counter:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; -0.015     ; 0.919      ;
; 0.798 ; Enable                      ; Queue_Counter:inst3|inst18  ; Enable       ; CLK         ; -0.500       ; 1.647      ; 2.097      ;
; 0.807 ; Queue_Counter:inst3|inst37  ; Queue_Counter:inst3|inst18  ; CLK          ; CLK         ; 0.000        ; 0.009      ; 0.968      ;
; 0.808 ; Queue_Counter:inst13|inst24 ; Queue_Counter:inst13|inst18 ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.953      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Enable'                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------+
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst25|inst ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst25|inst ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst26|inst ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst26|inst ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst27|inst ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst27|inst ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst28|inst ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst28|inst ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst29|inst ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst29|inst ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst30|inst ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst30|inst ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst31|inst ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst31|inst ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst32|inst ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst4|MemoryCell:inst32|inst ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst25|inst1|combout                                                   ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst25|inst1|combout                                                   ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst25|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst25|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst26|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst26|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst27|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst27|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst28|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst28|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst29|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst29|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst30|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst30|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst31|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst31|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst32|inst|datad                                                      ;
; -1.549 ; -1.549       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst4|inst32|inst|datad                                                      ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst41|inst  ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst41|inst  ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst42|inst  ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst42|inst  ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst43|inst  ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst43|inst  ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst44|inst  ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst44|inst  ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst45|inst  ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst45|inst  ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst46|inst  ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst46|inst  ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst47|inst  ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst47|inst  ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst48|inst  ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst7|32x8_RAM:inst4|8x8_RAM:inst|MemoryCell:inst48|inst  ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst41|inst1|combout                                                    ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst41|inst1|combout                                                    ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst41|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst41|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst42|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst42|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst43|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst43|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst44|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst44|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst45|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst45|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst46|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst46|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst47|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst47|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst48|inst|datad                                                       ;
; -1.529 ; -1.529       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; inst1|inst12|inst7|inst4|inst|inst48|inst|datad                                                       ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst1|inst ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst1|inst ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst2|inst ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst2|inst ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst3|inst ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst3|inst ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst4|inst ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst4|inst ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst5|inst ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst5|inst ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst6|inst ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst6|inst ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst7|inst ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst7|inst ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst8|inst ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Rise       ; 1024x8_RAM:inst1|512x8_RAM:inst12|128x8_RAM:inst11|32x8_RAM:inst3|8x8_RAM:inst2|MemoryCell:inst8|inst ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst1|inst1|combout                                                   ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst1|inst1|combout                                                   ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst1|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst1|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst2|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst2|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst3|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst3|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst4|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst4|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst5|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst5|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst6|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst6|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; High Pulse Width ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst7|inst|datad                                                      ;
; -1.484 ; -1.484       ; 0.000          ; Low Pulse Width  ; Enable ; Fall       ; inst1|inst12|inst11|inst3|inst2|inst7|inst|datad                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst16 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst16 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst20 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst20 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst24 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst24 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst28 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst28 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst31 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst31 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst34 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst34 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst13|inst37 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst13|inst37 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst13  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst13  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst14  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst14  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst15  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst15  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst16  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst16  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst18  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst18  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst24  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst24  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst28  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst28  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst31  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst31  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst34  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst34  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Queue_Counter:inst3|inst37  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Queue_Counter:inst3|inst37  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst13|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst13|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst14|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst14|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst15|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst15|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst16|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst16|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst18|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst18|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst20|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst20|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst24|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst24|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst28|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst28|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst31|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst31|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst34|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst34|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst13|inst37|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst13|inst37|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst13|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst13|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst14|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst14|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst15|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst15|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst16|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst16|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst18|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst18|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst20|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst20|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst24|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst24|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst28|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst28|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst31|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst31|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst34|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst34|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst3|inst37|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst3|inst37|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Enable     ; CLK        ; 0.563 ; 0.563 ; Rise       ; CLK             ;
; Read/Write ; CLK        ; 0.761 ; 0.761 ; Rise       ; CLK             ;
; I[*]       ; Enable     ; 4.354 ; 4.354 ; Rise       ; Enable          ;
;  I[0]      ; Enable     ; 3.567 ; 3.567 ; Rise       ; Enable          ;
;  I[1]      ; Enable     ; 3.792 ; 3.792 ; Rise       ; Enable          ;
;  I[2]      ; Enable     ; 4.354 ; 4.354 ; Rise       ; Enable          ;
;  I[3]      ; Enable     ; 3.589 ; 3.589 ; Rise       ; Enable          ;
;  I[4]      ; Enable     ; 3.690 ; 3.690 ; Rise       ; Enable          ;
;  I[5]      ; Enable     ; 3.606 ; 3.606 ; Rise       ; Enable          ;
;  I[6]      ; Enable     ; 4.329 ; 4.329 ; Rise       ; Enable          ;
;  I[7]      ; Enable     ; 3.824 ; 3.824 ; Rise       ; Enable          ;
; I[*]       ; Enable     ; 4.353 ; 4.353 ; Fall       ; Enable          ;
;  I[0]      ; Enable     ; 3.465 ; 3.465 ; Fall       ; Enable          ;
;  I[1]      ; Enable     ; 3.829 ; 3.829 ; Fall       ; Enable          ;
;  I[2]      ; Enable     ; 4.353 ; 4.353 ; Fall       ; Enable          ;
;  I[3]      ; Enable     ; 3.558 ; 3.558 ; Fall       ; Enable          ;
;  I[4]      ; Enable     ; 3.680 ; 3.680 ; Fall       ; Enable          ;
;  I[5]      ; Enable     ; 3.645 ; 3.645 ; Fall       ; Enable          ;
;  I[6]      ; Enable     ; 4.225 ; 4.225 ; Fall       ; Enable          ;
;  I[7]      ; Enable     ; 3.876 ; 3.876 ; Fall       ; Enable          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Enable     ; CLK        ; -0.183 ; -0.183 ; Rise       ; CLK             ;
; Read/Write ; CLK        ; -0.107 ; -0.107 ; Rise       ; CLK             ;
; I[*]       ; Enable     ; 1.567  ; 1.567  ; Rise       ; Enable          ;
;  I[0]      ; Enable     ; 1.567  ; 1.567  ; Rise       ; Enable          ;
;  I[1]      ; Enable     ; 1.245  ; 1.245  ; Rise       ; Enable          ;
;  I[2]      ; Enable     ; 1.295  ; 1.295  ; Rise       ; Enable          ;
;  I[3]      ; Enable     ; 1.269  ; 1.269  ; Rise       ; Enable          ;
;  I[4]      ; Enable     ; 1.339  ; 1.339  ; Rise       ; Enable          ;
;  I[5]      ; Enable     ; 1.466  ; 1.466  ; Rise       ; Enable          ;
;  I[6]      ; Enable     ; 0.685  ; 0.685  ; Rise       ; Enable          ;
;  I[7]      ; Enable     ; 0.867  ; 0.867  ; Rise       ; Enable          ;
; I[*]       ; Enable     ; 1.561  ; 1.561  ; Fall       ; Enable          ;
;  I[0]      ; Enable     ; 1.498  ; 1.498  ; Fall       ; Enable          ;
;  I[1]      ; Enable     ; 1.196  ; 1.196  ; Fall       ; Enable          ;
;  I[2]      ; Enable     ; 1.102  ; 1.102  ; Fall       ; Enable          ;
;  I[3]      ; Enable     ; 1.364  ; 1.364  ; Fall       ; Enable          ;
;  I[4]      ; Enable     ; 1.433  ; 1.433  ; Fall       ; Enable          ;
;  I[5]      ; Enable     ; 1.561  ; 1.561  ; Fall       ; Enable          ;
;  I[6]      ; Enable     ; 0.514  ; 0.514  ; Fall       ; Enable          ;
;  I[7]      ; Enable     ; 1.058  ; 1.058  ; Fall       ; Enable          ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Empty     ; CLK        ; 5.870  ; 5.870  ; Rise       ; CLK             ;
; Full      ; CLK        ; 6.018  ; 6.018  ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 13.968 ; 13.968 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 13.728 ; 13.728 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 13.968 ; 13.968 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 13.578 ; 13.578 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 12.626 ; 12.626 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 12.579 ; 12.579 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 13.151 ; 13.151 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 12.837 ; 12.837 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 13.127 ; 13.127 ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 13.177 ; 13.177 ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 12.937 ; 12.937 ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 13.177 ; 13.177 ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 12.787 ; 12.787 ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 11.835 ; 11.835 ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 11.788 ; 11.788 ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 12.360 ; 12.360 ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 12.046 ; 12.046 ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 12.336 ; 12.336 ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 13.177 ; 13.177 ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 12.937 ; 12.937 ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 13.177 ; 13.177 ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 12.918 ; 12.918 ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 11.835 ; 11.835 ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 11.788 ; 11.788 ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 12.360 ; 12.360 ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 12.046 ; 12.046 ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 12.336 ; 12.336 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Empty     ; CLK        ; 4.530 ; 4.530 ; Rise       ; CLK             ;
; Full      ; CLK        ; 4.679 ; 4.679 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 5.962 ; 5.962 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 7.223 ; 7.223 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 5.962 ; 5.962 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 7.188 ; 7.188 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 6.621 ; 6.621 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.591 ; 6.591 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 6.497 ; 6.497 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 6.784 ; 6.784 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 6.803 ; 6.803 ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 5.116 ; 5.116 ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 6.377 ; 6.377 ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 5.116 ; 5.116 ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 6.406 ; 6.406 ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 5.903 ; 5.903 ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 5.849 ; 5.849 ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 5.651 ; 5.651 ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 5.953 ; 5.953 ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 5.919 ; 5.919 ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 5.116 ; 5.116 ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 6.377 ; 6.377 ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 5.116 ; 5.116 ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 6.406 ; 6.406 ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 5.903 ; 5.903 ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 5.849 ; 5.849 ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 5.651 ; 5.651 ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 5.953 ; 5.953 ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 5.919 ; 5.919 ; Fall       ; Enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Read/Write ; O[0]        ; 13.161 ; 13.161 ; 13.161 ; 13.161 ;
; Read/Write ; O[1]        ; 13.401 ; 13.401 ; 13.401 ; 13.401 ;
; Read/Write ; O[2]        ; 13.011 ; 13.011 ; 13.011 ; 13.011 ;
; Read/Write ; O[3]        ; 12.059 ; 12.059 ; 12.059 ; 12.059 ;
; Read/Write ; O[4]        ; 12.012 ; 12.012 ; 12.012 ; 12.012 ;
; Read/Write ; O[5]        ; 12.584 ; 12.584 ; 12.584 ; 12.584 ;
; Read/Write ; O[6]        ; 12.270 ; 12.270 ; 12.270 ; 12.270 ;
; Read/Write ; O[7]        ; 12.560 ; 12.560 ; 12.560 ; 12.560 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Read/Write ; O[0]        ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; Read/Write ; O[1]        ; 5.291 ; 5.291 ; 5.291 ; 5.291 ;
; Read/Write ; O[2]        ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; Read/Write ; O[3]        ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; Read/Write ; O[4]        ; 5.301 ; 5.301 ; 5.301 ; 5.301 ;
; Read/Write ; O[5]        ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; Read/Write ; O[6]        ; 5.395 ; 5.395 ; 5.395 ; 5.395 ;
; Read/Write ; O[7]        ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; O[*]      ; CLK        ; 10.444 ;      ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 10.552 ;      ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 10.444 ;      ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 10.536 ;      ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 10.552 ;      ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 10.444 ;      ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 10.548 ;      ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 10.538 ;      ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 10.536 ;      ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 9.338  ;      ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 9.446  ;      ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 9.338  ;      ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 9.430  ;      ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 9.446  ;      ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 9.338  ;      ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 9.442  ;      ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 9.432  ;      ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 9.430  ;      ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 9.338  ;      ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 9.446  ;      ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 9.338  ;      ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 9.430  ;      ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 9.446  ;      ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 9.338  ;      ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 9.442  ;      ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 9.432  ;      ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 9.430  ;      ; Fall       ; Enable          ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; O[*]      ; CLK        ; 5.855 ;      ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 5.963 ;      ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 5.855 ;      ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 5.947 ;      ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 5.963 ;      ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 5.855 ;      ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 5.959 ;      ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 5.949 ;      ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 5.947 ;      ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 5.065 ;      ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 5.173 ;      ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 5.065 ;      ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 5.157 ;      ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 5.173 ;      ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 5.065 ;      ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 5.169 ;      ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 5.159 ;      ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 5.157 ;      ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 5.065 ;      ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 5.173 ;      ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 5.065 ;      ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 5.157 ;      ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 5.173 ;      ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 5.065 ;      ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 5.169 ;      ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 5.159 ;      ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 5.157 ;      ; Fall       ; Enable          ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; O[*]      ; CLK        ; 10.444    ;           ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 10.552    ;           ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 10.444    ;           ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 10.536    ;           ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 10.552    ;           ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 10.444    ;           ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 10.548    ;           ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 10.538    ;           ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 10.536    ;           ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 9.338     ;           ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 9.446     ;           ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 9.338     ;           ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 9.430     ;           ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 9.446     ;           ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 9.338     ;           ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 9.442     ;           ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 9.432     ;           ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 9.430     ;           ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 9.338     ;           ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 9.446     ;           ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 9.338     ;           ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 9.430     ;           ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 9.446     ;           ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 9.338     ;           ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 9.442     ;           ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 9.432     ;           ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 9.430     ;           ; Fall       ; Enable          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; O[*]      ; CLK        ; 5.855     ;           ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 5.963     ;           ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 5.855     ;           ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 5.947     ;           ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 5.963     ;           ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 5.855     ;           ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 5.959     ;           ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 5.949     ;           ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 5.947     ;           ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 5.065     ;           ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 5.173     ;           ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 5.065     ;           ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 5.157     ;           ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 5.173     ;           ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 5.065     ;           ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 5.169     ;           ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 5.159     ;           ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 5.157     ;           ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 5.065     ;           ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 5.173     ;           ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 5.065     ;           ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 5.157     ;           ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 5.173     ;           ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 5.065     ;           ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 5.169     ;           ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 5.159     ;           ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 5.157     ;           ; Fall       ; Enable          ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.930  ; 0.183 ; N/A      ; N/A     ; -3.773              ;
;  CLK             ; -1.930  ; 0.183 ; N/A      ; N/A     ; -1.380              ;
;  Enable          ; N/A     ; N/A   ; N/A      ; N/A     ; -3.773              ;
; Design-wide TNS  ; -31.938 ; 0.0   ; 0.0      ; 0.0     ; -116406.136         ;
;  CLK             ; -31.938 ; 0.000 ; N/A      ; N/A     ; -23.380             ;
;  Enable          ; N/A     ; N/A   ; N/A      ; N/A     ; -116382.756         ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Enable     ; CLK        ; 1.545 ; 1.545 ; Rise       ; CLK             ;
; Read/Write ; CLK        ; 2.179 ; 2.179 ; Rise       ; CLK             ;
; I[*]       ; Enable     ; 7.959 ; 7.959 ; Rise       ; Enable          ;
;  I[0]      ; Enable     ; 6.147 ; 6.147 ; Rise       ; Enable          ;
;  I[1]      ; Enable     ; 6.564 ; 6.564 ; Rise       ; Enable          ;
;  I[2]      ; Enable     ; 7.959 ; 7.959 ; Rise       ; Enable          ;
;  I[3]      ; Enable     ; 6.250 ; 6.250 ; Rise       ; Enable          ;
;  I[4]      ; Enable     ; 6.720 ; 6.720 ; Rise       ; Enable          ;
;  I[5]      ; Enable     ; 6.271 ; 6.271 ; Rise       ; Enable          ;
;  I[6]      ; Enable     ; 7.825 ; 7.825 ; Rise       ; Enable          ;
;  I[7]      ; Enable     ; 6.684 ; 6.684 ; Rise       ; Enable          ;
; I[*]       ; Enable     ; 7.960 ; 7.960 ; Fall       ; Enable          ;
;  I[0]      ; Enable     ; 6.099 ; 6.099 ; Fall       ; Enable          ;
;  I[1]      ; Enable     ; 6.692 ; 6.692 ; Fall       ; Enable          ;
;  I[2]      ; Enable     ; 7.960 ; 7.960 ; Fall       ; Enable          ;
;  I[3]      ; Enable     ; 6.272 ; 6.272 ; Fall       ; Enable          ;
;  I[4]      ; Enable     ; 6.692 ; 6.692 ; Fall       ; Enable          ;
;  I[5]      ; Enable     ; 6.391 ; 6.391 ; Fall       ; Enable          ;
;  I[6]      ; Enable     ; 7.621 ; 7.621 ; Fall       ; Enable          ;
;  I[7]      ; Enable     ; 6.673 ; 6.673 ; Fall       ; Enable          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Enable     ; CLK        ; -0.183 ; -0.183 ; Rise       ; CLK             ;
; Read/Write ; CLK        ; -0.107 ; -0.107 ; Rise       ; CLK             ;
; I[*]       ; Enable     ; 3.828  ; 3.828  ; Rise       ; Enable          ;
;  I[0]      ; Enable     ; 3.828  ; 3.828  ; Rise       ; Enable          ;
;  I[1]      ; Enable     ; 3.180  ; 3.180  ; Rise       ; Enable          ;
;  I[2]      ; Enable     ; 3.234  ; 3.234  ; Rise       ; Enable          ;
;  I[3]      ; Enable     ; 3.417  ; 3.417  ; Rise       ; Enable          ;
;  I[4]      ; Enable     ; 3.343  ; 3.343  ; Rise       ; Enable          ;
;  I[5]      ; Enable     ; 3.761  ; 3.761  ; Rise       ; Enable          ;
;  I[6]      ; Enable     ; 2.455  ; 2.455  ; Rise       ; Enable          ;
;  I[7]      ; Enable     ; 2.591  ; 2.591  ; Rise       ; Enable          ;
; I[*]       ; Enable     ; 3.823  ; 3.823  ; Fall       ; Enable          ;
;  I[0]      ; Enable     ; 3.527  ; 3.527  ; Fall       ; Enable          ;
;  I[1]      ; Enable     ; 3.111  ; 3.111  ; Fall       ; Enable          ;
;  I[2]      ; Enable     ; 2.883  ; 2.883  ; Fall       ; Enable          ;
;  I[3]      ; Enable     ; 3.479  ; 3.479  ; Fall       ; Enable          ;
;  I[4]      ; Enable     ; 3.395  ; 3.395  ; Fall       ; Enable          ;
;  I[5]      ; Enable     ; 3.823  ; 3.823  ; Fall       ; Enable          ;
;  I[6]      ; Enable     ; 2.048  ; 2.048  ; Fall       ; Enable          ;
;  I[7]      ; Enable     ; 2.753  ; 2.753  ; Fall       ; Enable          ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Empty     ; CLK        ; 11.502 ; 11.502 ; Rise       ; CLK             ;
; Full      ; CLK        ; 11.858 ; 11.858 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 28.526 ; 28.526 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 27.991 ; 27.991 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 28.526 ; 28.526 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 27.426 ; 27.426 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 25.524 ; 25.524 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 25.750 ; 25.750 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 26.861 ; 26.861 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 26.279 ; 26.279 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 26.640 ; 26.640 ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 27.035 ; 27.035 ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 26.500 ; 26.500 ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 27.035 ; 27.035 ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 25.935 ; 25.935 ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 24.033 ; 24.033 ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 24.259 ; 24.259 ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 25.370 ; 25.370 ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 24.788 ; 24.788 ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 25.149 ; 25.149 ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 27.035 ; 27.035 ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 26.500 ; 26.500 ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 27.035 ; 27.035 ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 25.935 ; 25.935 ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 24.033 ; 24.033 ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 24.259 ; 24.259 ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 25.370 ; 25.370 ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 24.788 ; 24.788 ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 25.149 ; 25.149 ; Fall       ; Enable          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Empty     ; CLK        ; 4.530 ; 4.530 ; Rise       ; CLK             ;
; Full      ; CLK        ; 4.679 ; 4.679 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 5.962 ; 5.962 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 7.223 ; 7.223 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 5.962 ; 5.962 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 7.188 ; 7.188 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 6.621 ; 6.621 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.591 ; 6.591 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 6.497 ; 6.497 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 6.784 ; 6.784 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 6.803 ; 6.803 ; Rise       ; CLK             ;
; O[*]      ; Enable     ; 5.116 ; 5.116 ; Rise       ; Enable          ;
;  O[0]     ; Enable     ; 6.377 ; 6.377 ; Rise       ; Enable          ;
;  O[1]     ; Enable     ; 5.116 ; 5.116 ; Rise       ; Enable          ;
;  O[2]     ; Enable     ; 6.406 ; 6.406 ; Rise       ; Enable          ;
;  O[3]     ; Enable     ; 5.903 ; 5.903 ; Rise       ; Enable          ;
;  O[4]     ; Enable     ; 5.849 ; 5.849 ; Rise       ; Enable          ;
;  O[5]     ; Enable     ; 5.651 ; 5.651 ; Rise       ; Enable          ;
;  O[6]     ; Enable     ; 5.953 ; 5.953 ; Rise       ; Enable          ;
;  O[7]     ; Enable     ; 5.919 ; 5.919 ; Rise       ; Enable          ;
; O[*]      ; Enable     ; 5.116 ; 5.116 ; Fall       ; Enable          ;
;  O[0]     ; Enable     ; 6.377 ; 6.377 ; Fall       ; Enable          ;
;  O[1]     ; Enable     ; 5.116 ; 5.116 ; Fall       ; Enable          ;
;  O[2]     ; Enable     ; 6.406 ; 6.406 ; Fall       ; Enable          ;
;  O[3]     ; Enable     ; 5.903 ; 5.903 ; Fall       ; Enable          ;
;  O[4]     ; Enable     ; 5.849 ; 5.849 ; Fall       ; Enable          ;
;  O[5]     ; Enable     ; 5.651 ; 5.651 ; Fall       ; Enable          ;
;  O[6]     ; Enable     ; 5.953 ; 5.953 ; Fall       ; Enable          ;
;  O[7]     ; Enable     ; 5.919 ; 5.919 ; Fall       ; Enable          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Read/Write ; O[0]        ; 27.024 ; 27.024 ; 27.024 ; 27.024 ;
; Read/Write ; O[1]        ; 27.559 ; 27.559 ; 27.559 ; 27.559 ;
; Read/Write ; O[2]        ; 26.459 ; 26.459 ; 26.459 ; 26.459 ;
; Read/Write ; O[3]        ; 24.557 ; 24.557 ; 24.557 ; 24.557 ;
; Read/Write ; O[4]        ; 24.783 ; 24.783 ; 24.783 ; 24.783 ;
; Read/Write ; O[5]        ; 25.894 ; 25.894 ; 25.894 ; 25.894 ;
; Read/Write ; O[6]        ; 25.312 ; 25.312 ; 25.312 ; 25.312 ;
; Read/Write ; O[7]        ; 25.673 ; 25.673 ; 25.673 ; 25.673 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Read/Write ; O[0]        ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; Read/Write ; O[1]        ; 5.291 ; 5.291 ; 5.291 ; 5.291 ;
; Read/Write ; O[2]        ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; Read/Write ; O[3]        ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; Read/Write ; O[4]        ; 5.301 ; 5.301 ; 5.301 ; 5.301 ;
; Read/Write ; O[5]        ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; Read/Write ; O[6]        ; 5.395 ; 5.395 ; 5.395 ; 5.395 ;
; Read/Write ; O[7]        ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 132      ; 0        ; 0        ; 0        ;
; Enable     ; CLK      ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 132      ; 0        ; 0        ; 0        ;
; Enable     ; CLK      ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 8124  ; 8124 ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 8284  ; 8284 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 16 18:15:49 2022
Info: Command: quartus_sta TKLLS -c TKLLS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8064 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TKLLS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Enable Enable
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|inst12|inst4|inst1|inst1~0  from: dataa  to: combout
    Info (332098): Cell: inst1|inst12|inst4|inst1|inst1~1  from: dataa  to: combout
    Info (332098): Cell: inst1|inst12|inst4|inst1|inst1~2  from: dataa  to: combout
    Info (332098): Cell: inst1|inst12|inst4|inst4|inst1|inst  from: dataa  to: combout
    Info (332098): Cell: inst1|inst12|inst|inst1|inst  from: dataa  to: combout
    Info (332098): Cell: inst1|inst|inst4|inst5|inst1|inst1~0  from: datad  to: combout
    Info (332098): Cell: inst1|inst|inst4|inst5|inst1|inst1~1  from: datad  to: combout
    Info (332098): Cell: inst1|inst|inst4|inst5|inst1|inst1~2  from: datad  to: combout
    Info (332098): Cell: inst|inst3[0]~0  from: datad  to: combout
    Info (332098): Cell: inst|inst3[1]~2  from: datad  to: combout
    Info (332098): Cell: inst|inst3[2]~1  from: datac  to: combout
    Info (332098): Cell: inst|inst3[3]~7  from: datac  to: combout
    Info (332098): Cell: inst|inst3[4]~3  from: datab  to: combout
    Info (332098): Cell: inst|inst3[5]~9  from: datab  to: combout
    Info (332098): Cell: inst|inst3[6]~6  from: datad  to: combout
    Info (332098): Cell: inst|inst3[7]~5  from: dataa  to: combout
    Info (332098): Cell: inst|inst3[8]~4  from: datac  to: combout
    Info (332098): Cell: inst|inst3[9]~8  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.930
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.930       -31.938 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.773
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.773   -116382.756 Enable 
    Info (332119):    -1.380       -23.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|inst12|inst4|inst1|inst1~0  from: dataa  to: combout
    Info (332098): Cell: inst1|inst12|inst4|inst1|inst1~1  from: dataa  to: combout
    Info (332098): Cell: inst1|inst12|inst4|inst1|inst1~2  from: dataa  to: combout
    Info (332098): Cell: inst1|inst12|inst4|inst4|inst1|inst  from: dataa  to: combout
    Info (332098): Cell: inst1|inst12|inst|inst1|inst  from: dataa  to: combout
    Info (332098): Cell: inst1|inst|inst4|inst5|inst1|inst1~0  from: datad  to: combout
    Info (332098): Cell: inst1|inst|inst4|inst5|inst1|inst1~1  from: datad  to: combout
    Info (332098): Cell: inst1|inst|inst4|inst5|inst1|inst1~2  from: datad  to: combout
    Info (332098): Cell: inst|inst3[0]~0  from: datad  to: combout
    Info (332098): Cell: inst|inst3[1]~2  from: datad  to: combout
    Info (332098): Cell: inst|inst3[2]~1  from: datac  to: combout
    Info (332098): Cell: inst|inst3[3]~7  from: datac  to: combout
    Info (332098): Cell: inst|inst3[4]~3  from: datab  to: combout
    Info (332098): Cell: inst|inst3[5]~9  from: datab  to: combout
    Info (332098): Cell: inst|inst3[6]~6  from: datad  to: combout
    Info (332098): Cell: inst|inst3[7]~5  from: dataa  to: combout
    Info (332098): Cell: inst|inst3[8]~4  from: datac  to: combout
    Info (332098): Cell: inst|inst3[9]~8  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.248
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.248        -2.593 CLK 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.183         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.549    -37890.792 Enable 
    Info (332119):    -1.380       -23.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4766 megabytes
    Info: Processing ended: Mon May 16 18:15:53 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


