{
  "trial_type": "IPCase",
  "date": {
    "era": "Heisei",
    "year": 18,
    "month": 3,
    "day": 30
  },
  "case_number": "平成17(行ケ)10041",
  "case_name": "審決取消請求事",
  "court_name": "知的財産高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "行政訴訟",
  "lawsuit_id": "32826",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=32826",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/826/032826_hanrei.pdf",
  "contents": "平成１７年（行ケ）第１００４１号 審決取消請求事件（平成１８年３月１４日口\n頭弁論終結）\n判決\n原 告 インターナショナル・レクチ\nファイヤー・コーポレーション\n訴訟代理人弁護士 阿 部 隆 徳\n訴 訟 代 理 人 弁 理 士 山田卓二\n同 中野晴夫\n被 告 特許庁長官 中 嶋 誠\n指定代理人 阿 部 寛\n同 川 向和実\n同立 川 功\n同 宮 下正之\n主文\n原告の請求を棄却する。\n訴訟費用は原告の負担とする。\nこの判決に対する上告及び上告受理申立てのための付加期間を３０\n日と定める。\n事実及び理由\n第１ 請求\n特許庁が不服２００１－１９８２４号事件について平成１６年８月１９日に\nした審決を取り消す。\n第２ 当事者間に争いがない事実\n１ 特許庁における手続の経緯\n原告は，平成７年３月３日に発明の名称を「安定器回路用ＭＯＳゲート駆動\n装置」とする特許出願（特願平７－４４４３８号，優先権主張１９９４年〔平\n成６年〕３月４日・米国）をしたが，平成１３年７月２７日付けで拒絶査定を\n受けたので，同年１１月５日，拒絶査定に対する不服の審判を請求し，同年１\n２月５日付けで特許請求の範囲について手続補正（以下「本件手続補正」とい\nう。）をした。\n特許庁は，これを不服２００１－１９８２４号事件として審理し，平成１６\n年８月１９日，本件手続補正を却下し，「本件審判の請求は，成り立たな\nい。」との審決をし，同審決謄本は同年８月３１日，原告に送達された。\n２ 平成１０年１月５日付け及び平成１２年１月６日付け各手続補正書により補\n正された明細書（甲２，１１，以下「本件明細書」という。）の特許請求の範\n囲の請求項１９に記載された発明（以下「本願発明」という。）の要旨\n「少なくとも１つの放電管と，該放電管に直列に接続された少なくとも１つ\nのＬ－Ｃ回路と，それぞれゲート端子を有し，ハーフブリッジ回路構成に接続\nされた第１及び第２の直列接続ＭＯＳゲートパワースイッチング素子と，上記\n第１及び第２の直列接続スイッチング素子と直列接続された１対のＤ－Ｃ電力\n端子の組み合わせからなり，\n上記ランプとＬ－Ｃの直列回路が第２のパワースイッチング素子を横切って\n接続され，ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双方を所定\nの振動周波数で交互にスイッチングさせるための論理レベル信号を受けるため\nの入力端子を有し，\n該ゲート駆動回路が上記単体素子のそれぞれのゲートに接続された出力端子\nＨ 及びＬ を有し，００\nＣＣ上記ゲート駆動回路が，その内部回路に動作電圧を供給するための端子Ｖ\nを有し，\n該端子Ｖ を該１組の端子の一方に接続するための外部抵抗とを有することＣＣ\nを特徴とする電気安定器回路。」\n（なお，上記特許請求の範囲の記載において，「ゲート駆動用回路」と「ゲー\nト駆動回路」は，同一のものと認められるので，以下，いずれも「ゲート駆動\n用回路」と表記する。）\n３ 審決の理由\n( ) 審決は，別添審決謄本写し記載のとおり，本願発明が，特開平１ー１９４1\n８６９号公報（甲３，以下「引用例」という。）に記載された発明（以下\n「引用発明」という。）及び周知慣用技術に基づいて，当業者が容易に発明\nをすることができたものであるから，特許法２９条２項の規定により特許を\n受けることができないとした。\n( ) 審決が認定した，本願発明と引用発明との一致点及び相違点は，それぞれ2\n次のとおりである（審決謄本６頁最終段落～７頁第１段落）。\nア一致点\n「放電管と，該放電管に直列接続されたＬ－Ｃ回路と，それぞれゲート\n端子を有し，ハーフブリッジ回路構成に接続された第１及び第２の直列接\n続ＭＯＳゲートパワースイッチング素子との組み合わせを含み，\nランプとＬ－Ｃの直列回路が第２のパワースイッチング素子を横切って\n接続され，\nゲート駆動用回路が，該第１及び第２のＭＯＳゲート素子双方を所定の\n振動周波数で交互にスイッチングさせ，\n該ゲート駆動用回路が，上記単体素子のそれぞれのゲートに接続された\n出力端子Ｈ 及びＬ を有する回路。」００\nイ相違点\n(ｱ) 相違点１\n本願発明の「電気安定器回路」は，「第１及び第２の直列接続スイッ\nチング素子と直列接続された１対のＤ－Ｃ電力端子」を有するのに対し，\n引用発明では，「直列接続されたパワーＭＯＳＦＥＴＱ 及びＱ の両端１２\nは直流電源Ｅに接続された回路装置」であって，「直流電源Ｅ」を含め\nた「回路装置」としている点。\n(ｲ) 相違点２\n本願発明は，「ゲート駆動用回路が該第１及び第２のＭＯＳゲート素\n子双方を所定の振動周波数で交互にスイッチングさせるための論理レベ\nル信号を受けるための入力端子を有し」ているのに対して，引用発明は，\n「駆動回路１は，矩形波発振回路を有し，検出回路２からの信号が入力\nされるものであり，該矩形波発振回路は外付けのＣＲ素子の時定数で決\nまる周波数の１対の発振出力を生じ，」としている点。\n(ｳ) 相違点３\n本願発明は，「ゲート駆動用回路が内部回路に動作電圧を供給するた\nめの端子Ｖ を有し」かつ「端子Ｖ を該１組の端子の一方に接続するＣＣ ＣＣ\nための外部抵抗」を有しているのに対して，引用発明は動作用の直流電\n源Ｅ 及びＥ を有するものの，その具体的態様が明らかでない点。１２\n第３ 原告主張の審決取消事由\n審決は，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」の構\n成に関する相違点を看過し（取消事由１），また，相違点２についての認定判\n断を誤った（取消事由２）結果，本願発明の進歩性を誤って否定したものであ\nって，違法であるから，取り消されるべきである。\n１ 取消事由１（相違点の看過）\n( ) 審決は，本願発明と引用発明の対比において，ＣＲ素子を外付けした矩形1\n波発振回路を回路の内側に有する引用発明の「駆動回路１」が，本願発明の\n「ゲート駆動用回路」に相当するとしたが，① 本願発明の｢ゲート駆動用\n回路」は，回路内にＣ ，Ｒ の素子を含まないものであるところ，引用発明ＴＴ\nの「駆動回路１」は，その回路の内側にＣＲ素子を外付けした「矩形波発振\n回路」を有しており，本願発明の「ゲート駆動用回路」と引用発明の「駆動\n回路１」は，Ｃ（Ｃ ）・Ｒ（Ｒ ）素子を回路の内側に含むか否かの点で相ＴＴ\n違し，② 本願発明の「ゲート駆動用回路」は，パッケージ形態の集積回路\nであるところ，引用発明の「駆動回路１」は，パッケージ形態の集積回路の\nみならず周辺回路をも含んだ回路であり，本願発明の「ゲート駆動用回路」\nと引用発明の「駆動回路１」は，パッケージ形態の集積回路であるか否かの\n点で相違し，これらの点で，本願発明と引用発明は相違している。したがっ\nて，審決は，これらの相違点を看過して，一致点を誤って認定しており，上\n記相違点の看過は，審決の結論に影響を及ぼすものであるから，審決は，違\n法として取り消されるべきである。\n( ) 本願発明の「ゲート駆動用回路」は，回路内にＣ ，Ｒ 素子を含まない2 ＴＴ\n「チップ４０」に相当するものであり，本願発明の実施品であるインターナ\nショナル・レクチファイヤー・コーポレーションＩＲ２１５５のデータシー\nト（甲６）に「 」（１頁中段）と記載されているとおり，８本の端Package\n子を備えたパッケージ形態の集積回路である。\n審決が，本願発明のゲート駆動用回路を本件明細書の図２等におけるチッ\nプ４０ととらえていることは，拒絶理由通知書における本願発明のゲート駆\n動用回路の認定からも明らかである。\nすなわち，平成９年６月４日付け拒絶理由通知書（甲８）において，当初\n請求項１９，２０（いずれもその後削除）に対する拒絶理由として，「放電\n管，Ｌ－Ｃ回路，スイッチング素子としてＭＯＳＦＥＴを使用した放電灯の\nハーフブリッジインバータ点灯回路が記載されている。ハーフブリッジイン\nバータ点灯回路のスイッチング素子駆動制御用集積回路に動作用電源端子Ｖ\nＣＣやレジスタ手段を設けること，ＣＲを使用したタイミング回路は，周知\n技術である。」（３頁下から第２段落～４頁第１段落）と記載されており，\n引用例に，周知技術であるＣＲを使用したタイミング回路を組み合わせるこ\nとにより当該発明に容易に想到できるため，発明の進歩性が否定される旨の\n判断をしている以上，「ゲート駆動用回路」を，少なくともＣ ，Ｒ を含まＴＴ\nない，本件明細書におけるチップ４０と認定していたといえる。また，審決\nにおいても，原告に意見書提出の機会を与えることなく拒絶査定維持の審決\nをしていることから，本願発明の「ゲート駆動用回路」をチップ４０（Ｃ ，Ｔ\nＲ を含まない回路）ととらえていたことが明らかであり，これを引用発明Ｔ\nの「駆動回路１」と対比させていたものである。\nこれに対し，審決が対比の対象とした引用発明の「駆動回路１」は，その\n回路の内側にＣＲ素子を外付けしたパッケージ形態の集積回路である「矩形\n波発振回路３」（例えば，ＮＥＣ製のμＰＣ４９４，なお，引用例〔甲３〕\nの１０頁左下欄第２段落の「μＣ４９４」は，乙１に照らし，「μＰＣ４９\n４」の誤記と認める。）を含むもので，集積回路とその周辺回路（例えば，\nＣ ，Ｒ ，Ｑ ，Ｑ ）からなる回路である。５７５ ６\n( ) 本件において，上記相違点に係る構成を当業者が容易に想到し得るものか3\n否かを裁判所が審理判断することは，出願人である原告が専門行政機関であ\nる特許庁の審判官による審判を経由する利益（最高裁昭和５１年３月１０日\n大法廷判決・民集３０巻２号７９頁参照）を害するものであり，また，審判\nにおいて新たな拒絶理由通知がされた場合に認められる特許請求の範囲等の\n補正の機会を原告から奪うものであって，許されない。\n２ 取消事由２（相違点２についての認定判断の誤り）\n(1) 審決は，本願発明と引用発明の認定において，ＣＲ素子を外付けした矩\n形波発振回路を回路の内側に有する引用発明の「駆動回路１」が，本願発明\nの「ゲート駆動用回路」に相当するとした上，相違点２について，「引用\n発明の『駆動回路１は，矩形波発振回路を有し，検出回路２からの信号が\n入力されるものであり，該矩形波発振回路は外付けのＣＲ素子の時定数で\n決まる周波数の１対の発振出力を生じ，』は，本願発明の『ゲート駆動用\n回路が該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互\nにスイッチングさせるための論理レベル信号を受けるための入力端子を有\nし』を実質的に備えるものと言える。」（審決謄本８頁下から第２段落）\nとしたが，誤りである。\n( ) まず，両者の「信号を受ける態様」についてみると，本願発明のゲート2\n駆動用回路に入力する信号は，周期性を有し，規則正しく変動する電圧信号\nである。すなわち，本願発明の「端子Ｃ 」に入力する信号は，２つの状態Ｔ\n（ 状態／ 状態）に対応した情報を与えるための基礎となる電圧信High Low\n号であり，具体的には，上記１(2)のＩＲ２１５５のデータシート（甲６）\nの １（６頁）にＣ の符号を用いて示された周期的な信号である。Figure. Ｔ\n他方，引用発明のゲート駆動用回路に入力する信号は，負荷電流に応じて\n任意に変動しうる電流信号である。すなわち，引用発明の「端子Ａ」に入\n力する信号は，「負荷電流が増大したときには，負荷Ｚと直列に挿入され\nたコンデンサＣ の両端電圧の交流リップル分が大きくなり，検出回路２に２\nおける平滑コンデンサＣ の両端電圧が上昇し，トランジスタＱ のベース７ ９\n電流が増えて，トランジスタＱ のインピーダンスが低くなる」（引用例９\n〔甲３〕１１頁右上欄７行目～１２行目）ような，負荷電流に応じて変動\nする電流信号である。\n以上のとおり，本願発明の「ゲート駆動用回路」が「信号を受ける態\n様」は，周期性を有し，規則正しく変動する電圧信号を受けるという態様\nであるのに対し，引用発明の「駆動回路１」が「信号を受ける態様」は，\n負荷電流に応じて任意に変動し得る電流信号を受けるという態様であり，\n両者の間には決定的な相違がある。\n( ) さらに，両者の信号を受ける態様の相違は，その作用効果の相違をもた3\nらす。\nすなわち，本願発明は，端子Ｃ からの入力信号が，前掲ＩＲ２１５５のＴ\nデータシートの １にＣ の符号を用いて示されたような一定の周期をFigure. Ｔ\nもつ電圧信号であるために，入力信号に同期するゲート駆動用回路（チッ\nプ）４０からの出力を，きれいな方形波とすることができ，このような方\n形波は，ＭＯＳゲート素子の「スイッチ損失を最低にする」ことができる。\nこの結果，本願発明は，「多くの場合，より小さなＭＯＳＦＥＴが選択で\nき，ヒートシンクも減少あるいは削除することができるかもしれない。」\n（本件明細書〔甲２〕の段落【００１２】）という作用効果を奏する。\nこれに対して，引用発明は，引用例（甲３）の駆動回路１に含まれる矩\n形波発振回路３の発振周波数を，端子Ａからの入力信号により制御し，負\n荷Ｚに流れる負荷電流が一定になるように調整するものである。すなわち，\n負荷Ｚの「負荷電流が増大したときには，負荷Ｚと直列に挿入されたコン\nデンサＣ の両端電圧の交流リップル分が大きくなり，検出回路２における２\n平滑コンデンサＣ の両端電圧が上昇し」，端子Ａから駆動回路１に入る信７\n号（電流信号）が大きくなり，「トランジスタＱ のベース電流が増えて，９\nトランジスタＱ のインピーダンスが低くなるので，矩形波発振回路３の時９\n定数が小さくなる。これによって，駆動回路１の発振周波数が高くなり，\n負荷電流が減少するので，負荷電流の変動は抑制され，インバータ回路の\n動作が安定化される」（甲３の１１頁右上欄７行目～１６行目）という作\n用効果を奏する。\n以上のように，本願発明は，「端子Ｃ 」から入力する信号により「ゲーＴ\nト駆動用回路（チップ）４０」がきれいな方形波をＭＯＳＦＥＴに供給で\nきるという作用効果を有するのに対し，引用発明は，「端子Ａ」から「駆\n動回路１」に入力する信号により，負荷Ｚの負荷電流を一定に調整すると\nいう作用効果を有し，両発明の奏する作用効果は全く異なったものとなっ\nている。\n第４ 被告の反論\n審決の認定判断に誤りはなく，原告主張の取消事由はいずれも理由がない。\n１ 取消事由１（相違点の看過）について\n(1) 審決は，本願発明の入力信号自体，すなわち，入力信号が「論理レベル信\n号」であることだけでなく，その信号が入力される端子を有していることも\n引用発明との相違点として摘示している。その上で，審決は，本願発明の\n「論理レベル信号」，並びに，「その信号を受けるための端子」を条件付け\nる積極的な記載は，ゲートへの出力信号との間の関連事項のみであって，こ\nれ以外の記載は，特許請求の範囲はおろか，本件明細書（甲２）の実施例中\nにも見いだすことができないとし，他の関連記載箇所を参照しつつ，ゲート\n駆動用回路として想定している実態が，「ＩＲ２１５５」（図２ないし４）\nである点に着目し，「外付けのコンデンサ（Ｃ ）及び抵抗（Ｒ ）の値で決ＴＴ\nまる時定数（＝コンデンサ容量と抵抗値との積）で自走発振する発振器（チ\nップ４０）」が，本願発明にいう「論理レベル信号を受けるための端子を備\nえたゲート駆動用回路」として認定すべき対象であるとしたものである。\nなお，原告は，本願発明の「ゲート駆動用回路」の端子Ｃ に現れる信号Ｔ\nは，「論理レベル信号」（デジタル信号）であるのに対し，引用発明の「駆\n動回路１」の端子Ａに現れる信号は，アナログ信号であると主張していたが，\nＣ 端子に現れる周期的な信号も引用発明の「駆動回路１」の端子Ａと同様Ｔ\nに，アナログ信号であり，しかも外部から入力されたものでもないことが明\nらかである。\n( ) このような検討を経て，審決は，相違点２についての判断において，引用2\n発明の「駆動回路１は，矩形波発振回路を有し，・・・該矩形波発振回路は\n外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ」ること\nが，本願発明の「ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双\n方を所定の振動周波数で交互にスイッチングさせる（発振出力を生じさせ\nる）ための論理レベル信号を受けるための入力端子を有し」ていることと実\n質的に同じであると判断（審決謄本８頁下から第２段落）したものである。\nなお，引用発明の「矩形波発振回路３」は，例えば，ＮＥＣ製「μＰＣ４\n９４」を想定しているが，この素子に関する技術情報（乙１）をみると，本\n願発明の実施品とされる「ＩＲ２１５５」において示されている端子Ｃ のＴ\n電圧波形（甲６）とそっくりの周期的な信号が存在している。このことは，\n本願発明が「ゲート駆動用回路」として想定している素子と，引用発明が\n「矩形波発振回路」として想定している素子とが，本件訴訟において争点と\nなっている技術的特徴部分において実質同一であることを裏付けるものであ\nる。\n２ 取消事由２（相違点２についての認定判断の誤り）について\n( ) 本願発明のゲート駆動用回路の「周波数」については，本願発明の要旨に1\nおいて，「所定」とのみ規定されており，原告が主張するような，「規則正\nしい」発振，言い換えると「一定」あるいは「固定」であるとまでは規定さ\nれていない。また，本件明細書（甲２）には，本願発明が，状況により発振\n周波数が変更される態様を含み得ないと解する積極的な記載も見当たらない。\nそうすると，周波数の態様の点で特段の規定がされていない本願発明と，発\n振周波数が負荷電流依存性を有する引用発明との間に，「信号を受ける態\n様」の相違があるとする原告の主張は，包含する態様間の動作上の相違を提\n起するものにすぎず，これをもって構成上の相違とすることはできないから，\n失当である。\n( ) また，回路が受ける信号の態様の違いから，本願発明と引用発明との作用2\n効果の相違をいう原告主張の点は，飽くまで，包含する態様間で発生する作\n用効果の違いというべきであるから，引用発明が相違点２に係る本願発明の\n構成を実質的に備えているとした審決の判断に誤りはない。\n第５ 当裁判所の判断\n１ 取消事由１（相違点の看過）について\n( ) 原告は，審決は，本願発明と引用発明の対比において，ＣＲ素子を外付け1\nした矩形波発振回路を回路の内側に有する引用発明の「駆動回路１」が，本\n願発明の「ゲート駆動用回路」に相当するとしたが，① 本願発明の｢ゲー\nト駆動用回路」は，回路内にＣ ，Ｒ の素子を含まないものであるところ，ＴＴ\n引用発明の「駆動回路１」は，その回路の内側にＣＲ素子を外付けした「矩\n形波発振回路」を有しており，本願発明の「ゲート駆動用回路」と引用発明\nの「駆動回路１」は，Ｃ（Ｃ ）・Ｒ（Ｒ ）素子を回路の内側に含むものかＴＴ\n否かの点で相違し，② 本願発明の「ゲート駆動用回路」は，パッケージ形\n態の集積回路であるところ，引用発明の「駆動回路１」は，パッケージ形態\nの集積回路のみならず周辺回路をも含んだ回路であり，本願発明の「ゲート\n駆動用回路」と引用発明の「駆動回路１」は，パッケージ形態の集積回路で\nあるか否かの点で相違し，これらの点で，本願発明と引用発明は相違してお\nり，審決は，この相違点を看過して，一致点を誤って認定していると主張す\nる。\n( ) そこで，検討すると，本願発明の特許請求の範囲の記載に照らせば，本願2\n発明のゲート駆動用回路は，第１及び第２のＭＯＳゲート素子双方を所定の\n振動周波数で交互にスイッチングさせるための論理レベル信号を受けるため\nの入力端子を有する回路であること，上記単体素子のそれぞれのゲートに接\n続された出力端子を有する回路であること，また，内部回路に動作電圧を供\n給するための端子を有している回路であることが規定されており，要するに，\n本願発明のゲート駆動用回路は，内部回路に動作電圧が供給されるための端\n子を有するほか，２個のＭＯＳゲート素子を所定の振動周波数で交互にスイ\nッチングさせることができるよう，論理レベル信号を受けて，上記ゲートを\n交互にスイッチングさせるための信号を出力する回路であることが認められ\nる。\nしかしながら，本願発明の特許請求の範囲には，「ゲート駆動用回路」に\nついて，上記の構成を越えて，回路の内部にどのような素子を必要とするか，\nまた，どのような素子を含まないものであるかを規定する記載はない。\nそして，審決は，本願発明と引用発明との構成の対比において，引用発明\nの「駆動回路１」の構成が，本願発明の「ゲート駆動用回路」に対応するも\nのと認定しつつ，「本願発明は，『ゲート駆動用回路が該第１及び第２のＭ\nＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための\n論理レベル信号を受けるための入力端子を有し』ているのに対して，引用発\n明は，『駆動回路１は，矩形波発振回路を有し，検出回路２からの信号が入\n力されるものであり，該矩形波発振回路は外付けのＣＲ素子の時定数で決ま\nる周波数の１対の発振出力を生じ，』」（審決謄本６頁最終段落～７頁第１\n段落）として相違点２を摘示した上，相違点２についての判断において，本\n願発明の「論理レベル信号を受けるための端子」の技術的意義を探究するた\nめに，本件明細書の発明の詳細な説明を検討し，その結果，「外付けのコン\nデンサ及び抵抗の値で決まる時定数（＝コンデンサ容量と抵抗値との積）で\n自走発振する発振器」が示されていることに着目し，この発振器が引用発明\nの駆動回路１と実質的に同等であると説示（同７頁下から第２段落～８頁第\n４段落）しているのである。\nそうすると，審決は，相違点２に関し，発明の構成の上では，引用発明の\n「駆動回路１」の構成が本願発明の「ゲート駆動用回路」に対応するものと\nしながら，その具体的な対比の面では，本願発明の「ゲート駆動用回路」が，\n「外付けのコンデンサ及び抵抗の値で決まる時定数（＝コンデンサ容量と抵\n抗値との積）で自走発振する発振器」の機能を有しているから，引用発明の\n駆動回路１と実質的に同等であると結論付けているのであって，その認定判\n断において，原告が主張するところと同じく，本願発明の「ゲート駆動用回\n路」には，コンデンサ及び抵抗が外付けされていること，及び，引用発明の\n「駆動回路１」は，内部に，矩形波発振回路に外付けされたＣＲ素子を含む\nことを認定して，判断しているものである。\n以上によれば，審決は，相違点の判断における具体的な対比において，両\n発明の相違について，原告の主張するところと同様に認定判断しているので\nあるから，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」が，\nＣ（Ｃ ）・Ｒ（Ｒ ）素子を回路の内側に含むものか否かの点で相違し，審ＴＴ\n決がこの相違点を看過したとする原告の上記( )の①の主張は，失当という1\nほかない。\n( ) また，本願発明のゲート駆動用回路について，上記の構成を越えて，明示3\n的に，原告主張のようなパッケージ形態の集積回路に限る旨の記載がないこ\nとは明らかである。そして，上記の構成を有するゲート駆動用回路について，\nこれがパッケージ形態の集積回路である技術的必然性は認められないし，特\n許請求の範囲に記載のその他の構成に照らしても，本願発明のゲート駆動用\n回路について，これをパッケージ形態の集積回路であると限定的に解さなけ\nればならない理由はなく，本願発明の「ゲート駆動用回路」は，パッケージ\n形態の集積回路に限られず，集積回路の周辺回路も含めて所定の構成を有す\nる回路も含むと解される。\nそうとすれば，引用発明において，ゲート駆動用回路に対応する回路がパ\nッケージ形態の集積回路でなかったとしても，その点は，本願発明と引用発\n明の対比において，相違点とはなり得ないものであり，本願発明の「ゲート\n駆動用回路」と引用発明の「駆動回路１」がパッケージ形態の集積回路であ\nるか否かの点で相違し，審決がこの相違点を看過したとする原告の上記第３\nの１( )の②の主張も採用の限りではない。1\n( ) 原告は，本願発明の「ゲート駆動用回路」は，回路内にＣ ，Ｒ 素子を含4 ＴＴ\nまない「チップ４０」に相当するものであり，８本の端子を備えたパッケー\nジ形態の集積回路であると主張し，また，拒絶理由通知や審決が，本願発明\nの「ゲート駆動用回路」を集積回路である「チップ４０」と考えていたこと\nが明らかであると主張する。\nしかし，本願発明の「ゲート駆動用回路」は，回路内にＣ ，Ｒ 素子を含ＴＴ\nまないとの主張については，審決は，相違点２に関する本願発明と引用発明\nとの具体的な対比において，原告の主張するところと同様，「ゲート駆動用\n回路」にコンデンサ及び抵抗が外付けされていると認定して，判断を行って\nいるのであり，前記(2)のとおり，その点は，審決の取消事由とはなり得な\nい。また，本願発明の「ゲート駆動用回路」が集積回路であるとの主張につ\nいては，本願発明の実施例において，ゲート駆動用回路に対応する回路が\n｢チップ４０」として記載され（本件明細書〔甲２〕の段落【０００８】～\n【００２３】，【図２】～【図５】），実施例における「チップ４０」が集\n積回路であったとしても，それは実施例にすぎないのであり，実施例の構成\nによって，本願発明の構成が限定されるものではない。さらに，拒絶理由通\n知や審決において，本件明細書の実施例の記載に従い，「ゲート駆動用回\n路」に対応するものとして，集積回路が想定されて判断等がされていたとし\nても，これらが，本願発明の「ゲート駆動用回路」の構成を集積回路に限定\nする趣旨のものでないことは明らかであり，本願発明の「ゲート駆動用回\n路」の構成は，特許請求の範囲の記載に基づいて定めるべきものであるから，\n原告の主張は上記(3)の判断を左右しない。\nなお，原告は，本件において，原告主張の相違点の看過に係る構成を当業\n者が容易に想到し得るものか否かを裁判所が審理判断することは，出願人で\nある原告が専門行政機関である特許庁の審判官による審判を経由する利益\n（最高裁昭和５１年３月１０日大法廷判決・民集３０巻２号７９頁参照）を\n害するものであり，また，審判において新たな拒絶理由通知がされた場合に\n認められる特許請求の範囲等の補正の機会を原告から奪うものであって，許\nされないと主張するが，相違点の看過をいう原告の主張が理由のないことは，\n上記判示のとおりであり，また，原告の引用する最高裁昭和５１年３月１０\n日大法廷判決は，審決の取消訴訟において，審判手続において審理判断され\nなかった公知事実との対比における無効原因あるいは拒絶理由の主張を許さ\nないとするものであって，本件に適切でない。\n(5) 以上によれば，原告の取消事由１の主張は，理由がない。\n２ 取消事由２（相違点２についての認定判断の誤り）について\n( ) 原告は，相違点２について，「引用発明の『駆動回路１は，矩形波発振1\n回路を有し，検出回路２からの信号が入力されるものであり，該矩形波発\n振回路は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生\nじ，』は，本願発明の『ゲート駆動用回路が該第１及び第２のＭＯＳゲー\nト素子双方を所定の振動周波数で交互にスイッチングさせるための論理レ\nベル信号を受けるための入力端子を有し』を実質的に備えるものと言え\nる。」（審決謄本８頁下から第２段落）とした審決の判断は，誤りである\nと主張し，本願発明の「ゲート駆動用回路」が「信号を受ける態様」と，\n引用発明の「駆動回路１」が「信号を受ける態様」との間には，前者は周\n期性を有し，規則正しく変動する電圧信号を受ける態様であるのに対し，\n後者は負荷電流に応じて任意に変動し得る電流信号を受ける態様であると\nいう決定的な相違があると主張する。\n( ) そこで，まず，本願発明の特許請求の範囲の記載についてみると，ゲート2\n駆動用回路が信号を受ける態様に関して，「ゲート駆動用回路が該第１及び\n第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせ\nるための論理レベル信号を受けるための入力端子を有」する旨の記載及び\n「該ゲート駆動用回路が上記単体素子のそれぞれのゲートに接続された出力\n端子Ｈ 及びＬ を有」する旨の記載がある。したがって，本願発明において，００\nゲート駆動用回路は，２個のゲート素子の双方を所定の振動周波数で交互に\nスイッチングさせるため，入力端子によって論理レベル信号を受け，２個の\nゲート素子に対し交互にスイッチングさせるための信号を出力する端子を有\nしていることが認められる。\n前記第２の２のとおり，本願発明の要旨には，ゲート駆動用回路が受ける\n論理レベル信号の内容を直接的に規定するところはないが，ゲート駆動用回\n路に入力される信号は，２個のゲート素子の双方を「所定の振動周波数」で\n交互にスイッチングするための信号を出力するために入力されるものである\nことに照らすと，ゲート駆動用回路に入力される信号は，周期性を有する信\n号であるとも解される。しかしながら，ゲート駆動用回路に入力される信号\nについて，その周波数が規則正しく変動するものに限定されているとか，電\n圧信号に限定されているものでないことは明らかであるし，また，本願発明\n自体の目的に照らし，本願発明において，負荷電流に応じてゲート駆動用回\n路に入力される信号の周波数が変更する態様を除外する趣旨であると解する\nこともできない。そうすると，本願発明のゲート駆動用回路は，周期性を有\nする信号が入力されるものであるとしても，入力される信号の種類や周波数\nが限定されているものではなく，入力される信号の周波数が偶発的な要素に\nより変動するものも含むものというべきであるから，原告の上記( )の主張1\nは，本願発明については，前提を欠く。\n( ) 次に，引用発明についてみると，引用例（甲３）には，以下の記載がある。3\nア 「第１３図( )は本発明の他の実施例の回路図である。本実施例は，直a\n流成分カット用のコンデンサＣ の両端に検出回路２を接続したものであ２\nる。直列インバータに接続される負荷は，直列共振回路の共振電圧によっ\nて付勢されるものであるが，負荷が高電圧を必要とする場合には共振を強\nめて共振電圧を高くする必要がある。ところが，共振を強めるほど，共振\nカーブが急峻となり，電源電圧等の変動による負荷電流等の変動率が悪く\nなる。このような理由により，負荷電流を検出して スイッチング素子Ｑ ，, １\nＱ の駆動回路１へフィードバックし，負荷電流を一定に保つようにして２\nいる。第１３図回路における検出回路２は，このようなフィードバック制\n御を行うために設けたものであり，負荷電流を検出回路２で検出し，その\n検出信号に応じて，スイッチング素子Ｑ ，Ｑ の駆動条件を負荷電流の変１２\n動を軽減する方向へ変化させるようにしている。スイッチング素子Ｑ ，１\nＱ の駆動条件としては，発振周波数やオンデューティ等を制御すること２\nが考えられる。」（９頁右上欄４行目～左下欄３行目）\nイ 「ここで，検出回路２は第１３図( ) ( )に示すような構成を有する。b,c\n第１３図( )に示す検出回路２は，コンデンサＣ ，抵抗Ｒ からなるハイb ６１\nパスフィルターを有し，このハイパスフィルターを介して抽出された高周\n波成分をダイオードＤ にて整流し，コンデンサＣ ，抵抗Ｒ よりなる平３７ ２\n滑回路で平滑して，検出出力を得ている。また，第１３図( )に示す検出c\n回路２は，抵抗Ｒ ，チョークＬ からなるハイパスフィルターを有し，１１ ３\nこのハイパスフィルターを介して抽出された高周波成分を，第１３図( )b\nの回路と同様に整流平滑して，検出出力を得ている。」（９頁左下欄１２\n行目～右下欄３行目）\nウ 「第１７図は本発明の別の実施例の回路図である。本実施例は第１３図\n回路をより具体化したものである。コンデンサＣ の両端には，コンデン２\nサＣ と抵抗Ｒ の直列回路が接続されており，コンデンサＣ と負荷Ｚと６１ ２\nの接続点にコンデンサＣ が接続され，抵抗Ｒ が直流電源Ｅの負端子側に６１\n接続されている。抵抗Ｒ の両端には，抵抗Ｒ とコンデンサＣ の並列回１２ ７\n路がダイオードＤ を介して接続されている。コンデンサＣ の一端は直流３ ７\n電源Ｅの負端子側に接続されており，他端は抵抗Ｒ を介してトランジス３\nタＱ のベースに接続されている。トランジスタＱ のコレクタ及びエミッ９ ９\nタは，それぞれ抵抗Ｒ ，Ｒ を介して抵抗Ｒ の両端に接続されている。８９ ７\n抵抗Ｒ 及びコンデンサＣ は矩形波発振回路３の時定数回路を構成してい７５\nる。矩形波発振回路３としては，スイッチングレギュレータ用のＩＣ（例\nえば，ＮＥＣのμＣ４９４）を使用している。矩形波発振回路３の発振出\n力の一方は，抵抗Ｒ を介してホトカプラＱ の発光ダイオードに入力され６７\nており，発振出力の他方は抵抗Ｒ を介してトランジスタＱ のベースに１０ ８\n入力されている。直流電源Ｅ は，矩形波発振回路３に電源電圧を供給し２\nている。この直流電源Ｅ の負端子は直流電源Ｅの負端子に接続されてい２\nる。トランジスタＱ のエミッタは直流電源Ｅ の負端子に接続され，コレ８２\nクタは抵抗Ｒ を介して直流電源Ｅ の正端子に接続されている。ＮＰＮ及５２\nびＰＮＰ形の各トランジスタＱ ，Ｑ はベース同士及びエミッタ同士を夫５６\n々接続され，相補接続形のエミッタホロアを構成しており，トランジスタ\nＱ のコレクタは直流電源Ｅ の正端子に接続され，トランジスタＱ のコ５２ ６\n２ ５６レクタは直流電源Ｅ の負端子に接続されている。トランジスタＱ ，Ｑ\nのベースはトランジスタＱ のコレクタに接続されており，エミッタはパ８\nワーＭＯＳＦＥＴよりなるスイッチング素子Ｑ のゲートに接続されてい２\nる。ホトカプラＱ の受光部を構成するホトトランジスタのエミッタは直７\n１ ４１流電源Ｅ の負端子に接続され，コレクタは抵抗Ｒ を介して直流電源Ｅ\nの正端子に接続されている。この直流電源Ｅ の負端子は，スイッチング１\n素子Ｑ ，Ｑ の接続点に接続されている。ＮＰＮ及びＰＮＰ形の各トラン１２\nジスタＱ ，Ｑ はベース同士及びエミッタ同士を夫々接続され，相補接続３４\n形のエミッタホロアを構成しており，トランジスタＱ のコレクタは直流３\n１ ４１電源Ｅ の正端子に接続され，トランジスタＱ のコレクタは直流電源Ｅ\nの負端子に接続されている。トランジスタＱ ，Ｑ のベースはホトカプラ３４\nＱ におけるホトトランジスタのコレクタに接続されており，エミッタは７\nパワーＭＯＳＦＥＴよりなるスイッチング素子Ｑ のゲートに接続されて１\nいる。その他の回路構成については，第１３図回路と同様である。」（１\n０頁左下欄３行目～１１頁左上欄１５行目）\nエ 「以下，その動作について説明する。矩形波発振回路３は外付けのＣＲ\n素子の時定数で決まる周波数の１対の発振出力を生じ，各発振出力により\nトランジスタＱ とホトカプラＱ のホトトランジスタが交互にオンオフさ８７\nれる。トランジスタＱ がオンされたときには，スイッチング素子Ｑ のゲ８ ２\nートが低レベルとなって，スイッチング素子Ｑ がオフとなり，トランジ２\nスタＱ がオフされたときには，スイッチング素子Ｑ のゲートが高レベル８ ２\nとなって，スイッチング素子Ｑ がオンとなる。スイッチング素子Ｑ につ２ １\nいても同様に動作する。負荷電流が増大したときには，負荷Ｚと直列に挿\n入されたコンデンサＣ の両端電圧の交流リップル分が大きくなり，検出２\n７ ９回路２における平滑コンデンサＣ の両端電圧が上昇し，トランジスタＱ\nのベース電流が増えて，トランジスタＱ のインピーダンスが低くなるの９\nで，矩形波発振回路３の時定数が小さくなる。これによって，駆動回路１\nの発振周波数が高くなり，負荷電流が減少するので，負荷電流の変動は抑\n制され，インバータ回路の動作が安定化されるものである。本実施例のよ\nうに，コンデンサＣ ，Ｃ の一端が直流電源Ｅの一端（特に負端子）に共１２\n通に接続されるように構成すれば，駆動回路１と検出回路２のアースレベ\nルを共通にすることができるので，検出回路２の出力により駆動回路１を\n制御することが容易となり，好都合である。」（１１頁左上欄１６行目～\n左下欄２行目）\nオ 第１７図には，トランジスタＱ に対し，負荷Ｚ，チョークＬ 及びコン２１\nデンサＣ が並列に接続されている様が記載されている。２\nカ 以上によれば，引用例においては，審決の認定（審決謄本５頁最終段\n落）するとおり，「負荷Ｚと，該負荷Ｚに直列接続されたチョークＬ 及１\nびコンデンサＣ と，直列接続されたパワーＭＯＳＦＥＴＱ 及びＱ と，２ １２\n前記直列接続されたパワーＭＯＳＦＥＴＱ 及びＱ の両端は直流電源Ｅに１２\n接続された回路装置であって，該負荷Ｚと該チョークＬ 及びコンデンサ１\nＣ がパワーＭＯＳＦＥＴＱ に並列接続され，駆動回路１は，矩形波発振２２\n回路を有し，検出回路２からの信号が入力されるものであり，該矩形波発\n振回路は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生\nじ，駆動回路１は，該パワーＭＯＳＦＥＴＱ 及びＱ のゲートへ，矩形波１２\n発振回路からの出力を用いて，該パワーＭＯＳＦＥＴを交互にオンさせる\n信号を発出し，該駆動回路１に，直流電源Ｅ 及びＥ を有する回路装１２\n置。」の引用発明が記載されていることが認められる。\n( ) そうすると，引用発明のパワーＭＯＳＦＥＴＱ 及びＱ は，本願発明の4 １２\n「第１及び第２のＭＯＳゲート素子」に相当するところ，引用発明のパワー\nＭＯＳＦＥＴＱ 及びＱ は，駆動回路１に含まれる矩形波発振回路３からの１２\n出力に応じ，交互にスイッチングすることとなるのであるから，矩形波発振\n回路３は，それぞれのＭＯＳゲートに接続された端子を有するということが\nでき，矩形波発振回路３の出力は，外付けのＣＲ素子の時定数で決まるので\nあるから，同発振回路が，ＭＯＳゲート素子双方を所定の振動周波数で交互\nにスイッチングさせるための論理レベル信号を受けるための入力端子を有す\nることが明らかである。また，矩形波発振回路３は，直流電流Ｅ 及びＥ を１２\n有する駆動回路１の内部の回路であるから，矩形波発振回路も，駆動用電流\nを直流電流Ｅ 及びＥ から得ていることになる。１２\nそして，引用発明の矩形波発振回路は，「矩形波発振回路３は外付けのＣ\nＲ素子の時定数で決まる周波数の１対の発振出力を生じ」（上記( )エ）る3\nとされていて，外付けのＣＲ素子によって規定される周期的な電圧信号の入\n力があると認められ，また，同回路に入力される信号は，前記( )ア及びエ3\nのとおり，負荷電流により変動することが認められる。\nしたがって，引用発明における矩形波発振回路の「信号を受ける態様」は，\n本願発明のゲート駆動用回路の「信号を受ける態様」と変わるところがない\nというべきである。\n( ) 原告は，本願発明のゲート駆動用回路に入力する信号は，周期性を有し，5\n規則正しく変動する電圧信号であって，本願発明の「端子Ｃ 」に入力するＴ\n信号は，２つの状態（ 状態／ 状態）に対応した情報を与えるためHigh Low\nの基礎となる電圧信号であり，具体的には，インターナショナル・レクチ\nファイヤー・コーポレーションＩＲ２１５５のデータシート（甲６）の\n１（６頁）にＣ の符号を用いて示された周期的な信号である，要すFigure. Ｔ\nるに，本願発明と引用発明とで，ゲート駆動用回路が受ける信号の態様が\n異なる旨主張する。\nしかし，本願発明において，ゲート駆動用回路に入力される信号は，上\n記のとおり，周期性を有する信号であるとも解されるとはいえ，ゲート駆動\n用回路に入力される信号について，その周波数が規則正しく変動するものに\n限定されているとか電圧信号に限定されているものでないことは明らかであ\nるし，また，本願発明自体の目的に照らし，本願発明において，負荷電流に\n応じてゲート駆動用回路に入力される信号の周波数が変更する態様を除外す\nる趣旨であると解することもできない。そうすると，本願発明のゲート駆動\n用回路は，周期性を有する信号が入力されるものであるとしても，入力され\nる信号の種類や周波数が限定されているものではなく，入力される信号の周\n波数が偶発的な要素により変動するものも含むものというべきであるから，\n原告の主張は前提を欠く。そして，上記()のとおり，引用発明において，4\nゲート駆動用回路に対応する矩形波発振回路３は，外付けのＣＲ素子によっ\nて定まる周期性を有する電圧信号が入力されているのであるから，本願発明\nについてゲート駆動用回路が周期的な信号を受けると解しても，周期性を有\nする信号が入力されている点で，本願発明と引用発明との間に実質的な相違\nはないことになる。\n( ) さらに，原告は，本願発明と引用発明との駆動用回路が受ける信号の態様6\nの相違から，その作用効果も全く異なると主張する。\nしかし，両発明の奏する作用効果において原告主張のような相違があると\nしても，そのことから直ちに相違点２に係る構成が実質的に同等であるとの\n結論が左右されるものではなく，原告主張の点は，包含する「信号を受ける\n態様」間で発生する作用効果の相違にすぎないというべきであるから，原告\nの上記主張は失当である。\n( ) 以上のとおり，原告の取消事由２の主張は，採用することができない。7\n３ 以上によれば，原告主張の取消事由はいずれも理由がなく，他に審決を取り\n消すべき瑕疵は見当たらない。\nよって，原告の請求は理由がないから棄却することとし，主文のとおり判決\nする。\n知的財産高等裁判所第１部\n裁判長裁判官 篠 原 勝 美\n裁判官 宍 戸 充\n裁判官 柴 田 義 明\n"
}