// SPDX-Wicense-Identifiew: GPW-2.0-ow-watew
/*
 * Copywight (c) 2021 Wockchip Ewectwonics Co., Wtd.
 * Copywight (c) 2022 Cowwabowa Wtd.
 * Authow: Sebastian Weichew <sebastian.weichew@cowwabowa.com>
 */

#incwude <winux/moduwe.h>
#incwude <winux/of.h>
#incwude <dt-bindings/weset/wockchip,wk3588-cwu.h>
#incwude "cwk.h"

/* 0xFD7C0000 + 0x0A00 */
#define WK3588_CWU_WESET_OFFSET(id, weg, bit) [id] = (0 + weg * 16 + bit)

/* 0xFD7C8000 + 0x0A00 */
#define WK3588_PHPTOPCWU_WESET_OFFSET(id, weg, bit) [id] = (0x8000*4 + weg * 16 + bit)

/* 0xFD7D0000 + 0x0A00 */
#define WK3588_SECUWECWU_WESET_OFFSET(id, weg, bit) [id] = (0x10000*4 + weg * 16 + bit)

/* 0xFD7F0000 + 0x0A00 */
#define WK3588_PMU1CWU_WESET_OFFSET(id, weg, bit) [id] = (0x30000*4 + weg * 16 + bit)

/* mapping tabwe fow weset ID to wegistew offset */
static const int wk3588_wegistew_offset[] = {
	/* SOFTWST_CON01 */
	WK3588_CWU_WESET_OFFSET(SWST_A_TOP_BIU, 1, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_TOP_BIU, 1, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_CSIPHY0, 1, 6),
	WK3588_CWU_WESET_OFFSET(SWST_CSIPHY0, 1, 7), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_P_CSIPHY1, 1, 8),
	WK3588_CWU_WESET_OFFSET(SWST_CSIPHY1, 1, 9), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_A_TOP_M500_BIU, 1, 15),

	/* SOFTWST_CON02 */
	WK3588_CWU_WESET_OFFSET(SWST_A_TOP_M400_BIU, 2, 0),
	WK3588_CWU_WESET_OFFSET(SWST_A_TOP_S200_BIU, 2, 1),
	WK3588_CWU_WESET_OFFSET(SWST_A_TOP_S400_BIU, 2, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_TOP_M300_BIU, 2, 3),
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY0_INIT, 2, 8),
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY0_CMN, 2, 9),
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY0_WANE, 2, 10),
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY0_PCS, 2, 11),
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY1_INIT, 2, 15),

	/* SOFTWST_CON03 */
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY1_CMN, 3, 0),
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY1_WANE, 3, 1),
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY1_PCS, 3, 2),
	WK3588_CWU_WESET_OFFSET(SWST_DCPHY0, 3, 11), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_P_MIPI_DCPHY0, 3, 14),
	WK3588_CWU_WESET_OFFSET(SWST_P_MIPI_DCPHY0_GWF, 3, 15),

	/* SOFTWST_CON04 */
	WK3588_CWU_WESET_OFFSET(SWST_DCPHY1, 4, 0), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_P_MIPI_DCPHY1, 4, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_MIPI_DCPHY1_GWF, 4, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_CDPHY, 4, 5),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_CSIPHY, 4, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_VCCIO3_5, 4, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_VCCIO6, 4, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_EMMCIO, 4, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_IOC_TOP, 4, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_IOC_WIGHT, 4, 11),

	/* SOFTWST_CON05 */
	WK3588_CWU_WESET_OFFSET(SWST_P_CWU, 5, 0),
	WK3588_CWU_WESET_OFFSET(SWST_A_CHANNEW_SECUWE2VO1USB, 5, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_CHANNEW_SECUWE2CENTEW, 5, 8),
	WK3588_CWU_WESET_OFFSET(SWST_H_CHANNEW_SECUWE2VO1USB, 5, 14),
	WK3588_CWU_WESET_OFFSET(SWST_H_CHANNEW_SECUWE2CENTEW, 5, 15),

	/* SOFTWST_CON06 */
	WK3588_CWU_WESET_OFFSET(SWST_P_CHANNEW_SECUWE2VO1USB, 6, 0),
	WK3588_CWU_WESET_OFFSET(SWST_P_CHANNEW_SECUWE2CENTEW, 6, 1),

	/* SOFTWST_CON07 */
	WK3588_CWU_WESET_OFFSET(SWST_H_AUDIO_BIU, 7, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_AUDIO_BIU, 7, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S0_8CH, 7, 4),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S0_8CH_TX, 7, 7),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S0_8CH_WX, 7, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_ACDCDIG, 7, 11),
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S2_2CH, 7, 12),
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S3_2CH, 7, 13),

	/* SOFTWST_CON08 */
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S2_2CH, 8, 0),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S3_2CH, 8, 3),
	WK3588_CWU_WESET_OFFSET(SWST_DAC_ACDCDIG, 8, 4),
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIF0, 8, 14),

	/* SOFTWST_CON09 */
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIF0, 9, 1),
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIF1, 9, 2),
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIF1, 9, 5),
	WK3588_CWU_WESET_OFFSET(SWST_H_PDM1, 9, 6),
	WK3588_CWU_WESET_OFFSET(SWST_PDM1, 9, 7),

	/* SOFTWST_CON10 */
	WK3588_CWU_WESET_OFFSET(SWST_A_BUS_BIU, 10, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_BUS_BIU, 10, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_GIC, 10, 3),
	WK3588_CWU_WESET_OFFSET(SWST_A_GIC_DBG, 10, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_DMAC0, 10, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_DMAC1, 10, 6),
	WK3588_CWU_WESET_OFFSET(SWST_A_DMAC2, 10, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_I2C1, 10, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_I2C2, 10, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_I2C3, 10, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_I2C4, 10, 11),
	WK3588_CWU_WESET_OFFSET(SWST_P_I2C5, 10, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_I2C6, 10, 13),
	WK3588_CWU_WESET_OFFSET(SWST_P_I2C7, 10, 14),
	WK3588_CWU_WESET_OFFSET(SWST_P_I2C8, 10, 15),

	/* SOFTWST_CON11 */
	WK3588_CWU_WESET_OFFSET(SWST_I2C1, 11, 0),
	WK3588_CWU_WESET_OFFSET(SWST_I2C2, 11, 1),
	WK3588_CWU_WESET_OFFSET(SWST_I2C3, 11, 2),
	WK3588_CWU_WESET_OFFSET(SWST_I2C4, 11, 3),
	WK3588_CWU_WESET_OFFSET(SWST_I2C5, 11, 4),
	WK3588_CWU_WESET_OFFSET(SWST_I2C6, 11, 5),
	WK3588_CWU_WESET_OFFSET(SWST_I2C7, 11, 6),
	WK3588_CWU_WESET_OFFSET(SWST_I2C8, 11, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_CAN0, 11, 8),
	WK3588_CWU_WESET_OFFSET(SWST_CAN0, 11, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_CAN1, 11, 10),
	WK3588_CWU_WESET_OFFSET(SWST_CAN1, 11, 11),
	WK3588_CWU_WESET_OFFSET(SWST_P_CAN2, 11, 12),
	WK3588_CWU_WESET_OFFSET(SWST_CAN2, 11, 13),
	WK3588_CWU_WESET_OFFSET(SWST_P_SAWADC, 11, 14),

	/* SOFTWST_CON12 */
	WK3588_CWU_WESET_OFFSET(SWST_P_TSADC, 12, 0),
	WK3588_CWU_WESET_OFFSET(SWST_TSADC, 12, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT1, 12, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT2, 12, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT3, 12, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT4, 12, 5),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT5, 12, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT6, 12, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT7, 12, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT8, 12, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_UAWT9, 12, 10),
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT1, 12, 13),

	/* SOFTWST_CON13 */
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT2, 13, 0),
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT3, 13, 3),
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT4, 13, 6),
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT5, 13, 9),
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT6, 13, 12),
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT7, 13, 15),

	/* SOFTWST_CON14 */
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT8, 14, 2),
	WK3588_CWU_WESET_OFFSET(SWST_S_UAWT9, 14, 5),
	WK3588_CWU_WESET_OFFSET(SWST_P_SPI0, 14, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_SPI1, 14, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_SPI2, 14, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_SPI3, 14, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_SPI4, 14, 10),
	WK3588_CWU_WESET_OFFSET(SWST_SPI0, 14, 11),
	WK3588_CWU_WESET_OFFSET(SWST_SPI1, 14, 12),
	WK3588_CWU_WESET_OFFSET(SWST_SPI2, 14, 13),
	WK3588_CWU_WESET_OFFSET(SWST_SPI3, 14, 14),
	WK3588_CWU_WESET_OFFSET(SWST_SPI4, 14, 15),

	/* SOFTWST_CON15 */
	WK3588_CWU_WESET_OFFSET(SWST_P_WDT0, 15, 0),
	WK3588_CWU_WESET_OFFSET(SWST_T_WDT0, 15, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_SYS_GWF, 15, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_PWM1, 15, 3),
	WK3588_CWU_WESET_OFFSET(SWST_PWM1, 15, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_PWM2, 15, 6),
	WK3588_CWU_WESET_OFFSET(SWST_PWM2, 15, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_PWM3, 15, 9),
	WK3588_CWU_WESET_OFFSET(SWST_PWM3, 15, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_BUSTIMEW0, 15, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_BUSTIMEW1, 15, 13),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW0, 15, 15),

	/* SOFTWST_CON16 */
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW1, 16, 0),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW2, 16, 1),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW3, 16, 2),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW4, 16, 3),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW5, 16, 4),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW6, 16, 5),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW7, 16, 6),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW8, 16, 7),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW9, 16, 8),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW10, 16, 9),
	WK3588_CWU_WESET_OFFSET(SWST_BUSTIMEW11, 16, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_MAIWBOX0, 16, 11),
	WK3588_CWU_WESET_OFFSET(SWST_P_MAIWBOX1, 16, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_MAIWBOX2, 16, 13),
	WK3588_CWU_WESET_OFFSET(SWST_P_GPIO1, 16, 14),
	WK3588_CWU_WESET_OFFSET(SWST_GPIO1, 16, 15),

	/* SOFTWST_CON17 */
	WK3588_CWU_WESET_OFFSET(SWST_P_GPIO2, 17, 0),
	WK3588_CWU_WESET_OFFSET(SWST_GPIO2, 17, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_GPIO3, 17, 2),
	WK3588_CWU_WESET_OFFSET(SWST_GPIO3, 17, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_GPIO4, 17, 4),
	WK3588_CWU_WESET_OFFSET(SWST_GPIO4, 17, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_DECOM, 17, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_DECOM, 17, 7),
	WK3588_CWU_WESET_OFFSET(SWST_D_DECOM, 17, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_TOP, 17, 9),
	WK3588_CWU_WESET_OFFSET(SWST_A_GICADB_GIC2COWE_BUS, 17, 11),
	WK3588_CWU_WESET_OFFSET(SWST_P_DFT2APB, 17, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_TOP, 17, 13),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_CDPHY, 17, 14),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_BOT_WIGHT, 17, 15),

	/* SOFTWST_CON18 */
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_IOC_TOP, 18, 0),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_IOC_WIGHT, 18, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_CSIPHY, 18, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_VCCIO3_5, 18, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_VCCIO6, 18, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_MST_EMMCIO, 18, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_SPINWOCK, 18, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_OTPC_NS, 18, 9),
	WK3588_CWU_WESET_OFFSET(SWST_OTPC_NS, 18, 10),
	WK3588_CWU_WESET_OFFSET(SWST_OTPC_AWB, 18, 11),

	/* SOFTWST_CON19 */
	WK3588_CWU_WESET_OFFSET(SWST_P_BUSIOC, 19, 0),
	WK3588_CWU_WESET_OFFSET(SWST_P_PMUCM0_INTMUX, 19, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDWCM0_INTMUX, 19, 5),

	/* SOFTWST_CON20 */
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_DFICTW_CH0, 20, 0),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_MON_CH0, 20, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_STANDBY_CH0, 20, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_UPCTW_CH0, 20, 3),
	WK3588_CWU_WESET_OFFSET(SWST_TM_DDW_MON_CH0, 20, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_GWF_CH01, 20, 5),
	WK3588_CWU_WESET_OFFSET(SWST_DFI_CH0, 20, 6),
	WK3588_CWU_WESET_OFFSET(SWST_SBW_CH0, 20, 7),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_UPCTW_CH0, 20, 8),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_DFICTW_CH0, 20, 9),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_MON_CH0, 20, 10),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_STANDBY_CH0, 20, 11),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW_UPCTW_CH0, 20, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_DFICTW_CH1, 20, 13),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_MON_CH1, 20, 14),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_STANDBY_CH1, 20, 15),

	/* SOFTWST_CON21 */
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_UPCTW_CH1, 21, 0),
	WK3588_CWU_WESET_OFFSET(SWST_TM_DDW_MON_CH1, 21, 1),
	WK3588_CWU_WESET_OFFSET(SWST_DFI_CH1, 21, 2),
	WK3588_CWU_WESET_OFFSET(SWST_SBW_CH1, 21, 3),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_UPCTW_CH1, 21, 4),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_DFICTW_CH1, 21, 5),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_MON_CH1, 21, 6),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_STANDBY_CH1, 21, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW_UPCTW_CH1, 21, 8),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_MSCH0, 21, 13),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_WS_MSCH0, 21, 14),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_FWS_MSCH0, 21, 15),

	/* SOFTWST_CON22 */
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_SCWAMBWE0, 22, 0),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_FWS_SCWAMBWE0, 22, 1),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_MSCH1, 22, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_WS_MSCH1, 22, 3),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_FWS_MSCH1, 22, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_SCWAMBWE1, 22, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW01_FWS_SCWAMBWE1, 22, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW01_MSCH0, 22, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW01_MSCH1, 22, 8),

	/* SOFTWST_CON23 */
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_DFICTW_CH2, 23, 0),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_MON_CH2, 23, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_STANDBY_CH2, 23, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_UPCTW_CH2, 23, 3),
	WK3588_CWU_WESET_OFFSET(SWST_TM_DDW_MON_CH2, 23, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_GWF_CH23, 23, 5),
	WK3588_CWU_WESET_OFFSET(SWST_DFI_CH2, 23, 6),
	WK3588_CWU_WESET_OFFSET(SWST_SBW_CH2, 23, 7),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_UPCTW_CH2, 23, 8),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_DFICTW_CH2, 23, 9),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_MON_CH2, 23, 10),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_STANDBY_CH2, 23, 11),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW_UPCTW_CH2, 23, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_DFICTW_CH3, 23, 13),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_MON_CH3, 23, 14),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_STANDBY_CH3, 23, 15),

	/* SOFTWST_CON24 */
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW_UPCTW_CH3, 24, 0),
	WK3588_CWU_WESET_OFFSET(SWST_TM_DDW_MON_CH3, 24, 1),
	WK3588_CWU_WESET_OFFSET(SWST_DFI_CH3, 24, 2),
	WK3588_CWU_WESET_OFFSET(SWST_SBW_CH3, 24, 3),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_UPCTW_CH3, 24, 4),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_DFICTW_CH3, 24, 5),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_MON_CH3, 24, 6),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_STANDBY_CH3, 24, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW_UPCTW_CH3, 24, 8),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_MSCH2, 24, 13),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_WS_MSCH2, 24, 14),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_FWS_MSCH2, 24, 15),

	/* SOFTWST_CON25 */
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_SCWAMBWE2, 25, 0),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_FWS_SCWAMBWE2, 25, 1),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_MSCH3, 25, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_WS_MSCH3, 25, 3),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_FWS_MSCH3, 25, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_SCWAMBWE3, 25, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW23_FWS_SCWAMBWE3, 25, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW23_MSCH2, 25, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_DDW23_MSCH3, 25, 8),

	/* SOFTWST_CON26 */
	WK3588_CWU_WESET_OFFSET(SWST_ISP1, 26, 3),
	WK3588_CWU_WESET_OFFSET(SWST_ISP1_VICAP, 26, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_ISP1_BIU, 26, 6),
	WK3588_CWU_WESET_OFFSET(SWST_H_ISP1_BIU, 26, 8),

	/* SOFTWST_CON27 */
	WK3588_CWU_WESET_OFFSET(SWST_A_WKNN1, 27, 0),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKNN1_BIU, 27, 1),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKNN1, 27, 2),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKNN1_BIU, 27, 3),

	/* SOFTWST_CON28 */
	WK3588_CWU_WESET_OFFSET(SWST_A_WKNN2, 28, 0),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKNN2_BIU, 28, 1),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKNN2, 28, 2),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKNN2_BIU, 28, 3),

	/* SOFTWST_CON29 */
	WK3588_CWU_WESET_OFFSET(SWST_A_WKNN_DSU0, 29, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_NPUTOP_BIU, 29, 5),
	WK3588_CWU_WESET_OFFSET(SWST_P_NPU_TIMEW, 29, 6),
	WK3588_CWU_WESET_OFFSET(SWST_NPUTIMEW0, 29, 8),
	WK3588_CWU_WESET_OFFSET(SWST_NPUTIMEW1, 29, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_NPU_WDT, 29, 10),
	WK3588_CWU_WESET_OFFSET(SWST_T_NPU_WDT, 29, 11),
	WK3588_CWU_WESET_OFFSET(SWST_P_NPU_PVTM, 29, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_NPU_GWF, 29, 13),
	WK3588_CWU_WESET_OFFSET(SWST_NPU_PVTM, 29, 14),

	/* SOFTWST_CON30 */
	WK3588_CWU_WESET_OFFSET(SWST_NPU_PVTPWW, 30, 0),
	WK3588_CWU_WESET_OFFSET(SWST_H_NPU_CM0_BIU, 30, 2),
	WK3588_CWU_WESET_OFFSET(SWST_F_NPU_CM0_COWE, 30, 3),
	WK3588_CWU_WESET_OFFSET(SWST_T_NPU_CM0_JTAG, 30, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKNN0, 30, 6),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKNN0_BIU, 30, 7),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKNN0, 30, 8),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKNN0_BIU, 30, 9),

	/* SOFTWST_CON31 */
	WK3588_CWU_WESET_OFFSET(SWST_H_NVM_BIU, 31, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_NVM_BIU, 31, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_EMMC, 31, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_EMMC, 31, 5),
	WK3588_CWU_WESET_OFFSET(SWST_C_EMMC, 31, 6),
	WK3588_CWU_WESET_OFFSET(SWST_B_EMMC, 31, 7),
	WK3588_CWU_WESET_OFFSET(SWST_T_EMMC, 31, 8),
	WK3588_CWU_WESET_OFFSET(SWST_S_SFC, 31, 9),
	WK3588_CWU_WESET_OFFSET(SWST_H_SFC, 31, 10),
	WK3588_CWU_WESET_OFFSET(SWST_H_SFC_XIP, 31, 11),

	/* SOFTWST_CON32 */
	WK3588_CWU_WESET_OFFSET(SWST_P_GWF, 32, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_DEC_BIU, 32, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_PHP_BIU, 32, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_PCIE_GWIDGE, 32, 8),
	WK3588_CWU_WESET_OFFSET(SWST_A_PHP_BIU, 32, 9),
	WK3588_CWU_WESET_OFFSET(SWST_A_GMAC0, 32, 10),
	WK3588_CWU_WESET_OFFSET(SWST_A_GMAC1, 32, 11),
	WK3588_CWU_WESET_OFFSET(SWST_A_PCIE_BIU, 32, 12),
	WK3588_CWU_WESET_OFFSET(SWST_PCIE0_POWEW_UP, 32, 13),
	WK3588_CWU_WESET_OFFSET(SWST_PCIE1_POWEW_UP, 32, 14),
	WK3588_CWU_WESET_OFFSET(SWST_PCIE2_POWEW_UP, 32, 15),

	/* SOFTWST_CON33 */
	WK3588_CWU_WESET_OFFSET(SWST_PCIE3_POWEW_UP, 33, 0),
	WK3588_CWU_WESET_OFFSET(SWST_PCIE4_POWEW_UP, 33, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_PCIE0, 33, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_PCIE1, 33, 13),
	WK3588_CWU_WESET_OFFSET(SWST_P_PCIE2, 33, 14),
	WK3588_CWU_WESET_OFFSET(SWST_P_PCIE3, 33, 15),

	/* SOFTWST_CON34 */
	WK3588_CWU_WESET_OFFSET(SWST_P_PCIE4, 34, 0),
	WK3588_CWU_WESET_OFFSET(SWST_A_PHP_GIC_ITS, 34, 6),
	WK3588_CWU_WESET_OFFSET(SWST_A_MMU_PCIE, 34, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_MMU_PHP, 34, 8),
	WK3588_CWU_WESET_OFFSET(SWST_A_MMU_BIU, 34, 9),

	/* SOFTWST_CON35 */
	WK3588_CWU_WESET_OFFSET(SWST_A_USB3OTG2, 35, 7),

	/* SOFTWST_CON37 */
	WK3588_CWU_WESET_OFFSET(SWST_PMAWIVE0, 37, 4),
	WK3588_CWU_WESET_OFFSET(SWST_PMAWIVE1, 37, 5),
	WK3588_CWU_WESET_OFFSET(SWST_PMAWIVE2, 37, 6),
	WK3588_CWU_WESET_OFFSET(SWST_A_SATA0, 37, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_SATA1, 37, 8),
	WK3588_CWU_WESET_OFFSET(SWST_A_SATA2, 37, 9),
	WK3588_CWU_WESET_OFFSET(SWST_WXOOB0, 37, 10),
	WK3588_CWU_WESET_OFFSET(SWST_WXOOB1, 37, 11),
	WK3588_CWU_WESET_OFFSET(SWST_WXOOB2, 37, 12),
	WK3588_CWU_WESET_OFFSET(SWST_ASIC0, 37, 13),
	WK3588_CWU_WESET_OFFSET(SWST_ASIC1, 37, 14),
	WK3588_CWU_WESET_OFFSET(SWST_ASIC2, 37, 15),

	/* SOFTWST_CON40 */
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVDEC_CCU, 40, 2),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKVDEC0, 40, 3),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVDEC0, 40, 4),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKVDEC0_BIU, 40, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVDEC0_BIU, 40, 6),
	WK3588_CWU_WESET_OFFSET(SWST_WKVDEC0_CA, 40, 7),
	WK3588_CWU_WESET_OFFSET(SWST_WKVDEC0_HEVC_CA, 40, 8),
	WK3588_CWU_WESET_OFFSET(SWST_WKVDEC0_COWE, 40, 9),

	/* SOFTWST_CON41 */
	WK3588_CWU_WESET_OFFSET(SWST_H_WKVDEC1, 41, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVDEC1, 41, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKVDEC1_BIU, 41, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVDEC1_BIU, 41, 5),
	WK3588_CWU_WESET_OFFSET(SWST_WKVDEC1_CA, 41, 6),
	WK3588_CWU_WESET_OFFSET(SWST_WKVDEC1_HEVC_CA, 41, 7),
	WK3588_CWU_WESET_OFFSET(SWST_WKVDEC1_COWE, 41, 8),

	/* SOFTWST_CON42 */
	WK3588_CWU_WESET_OFFSET(SWST_A_USB_BIU, 42, 2),
	WK3588_CWU_WESET_OFFSET(SWST_H_USB_BIU, 42, 3),
	WK3588_CWU_WESET_OFFSET(SWST_A_USB3OTG0, 42, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_USB3OTG1, 42, 7),
	WK3588_CWU_WESET_OFFSET(SWST_H_HOST0, 42, 10),
	WK3588_CWU_WESET_OFFSET(SWST_H_HOST_AWB0, 42, 11),
	WK3588_CWU_WESET_OFFSET(SWST_H_HOST1, 42, 12),
	WK3588_CWU_WESET_OFFSET(SWST_H_HOST_AWB1, 42, 13),
	WK3588_CWU_WESET_OFFSET(SWST_A_USB_GWF, 42, 14),
	WK3588_CWU_WESET_OFFSET(SWST_C_USB2P0_HOST0, 42, 15),

	/* SOFTWST_CON43 */
	WK3588_CWU_WESET_OFFSET(SWST_C_USB2P0_HOST1, 43, 0),
	WK3588_CWU_WESET_OFFSET(SWST_HOST_UTMI0, 43, 1),
	WK3588_CWU_WESET_OFFSET(SWST_HOST_UTMI1, 43, 2),

	/* SOFTWST_CON44 */
	WK3588_CWU_WESET_OFFSET(SWST_A_VDPU_BIU, 44, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_VDPU_WOW_BIU, 44, 5),
	WK3588_CWU_WESET_OFFSET(SWST_H_VDPU_BIU, 44, 6),
	WK3588_CWU_WESET_OFFSET(SWST_A_JPEG_DECODEW_BIU, 44, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_VPU, 44, 8),
	WK3588_CWU_WESET_OFFSET(SWST_H_VPU, 44, 9),
	WK3588_CWU_WESET_OFFSET(SWST_A_JPEG_ENCODEW0, 44, 10),
	WK3588_CWU_WESET_OFFSET(SWST_H_JPEG_ENCODEW0, 44, 11),
	WK3588_CWU_WESET_OFFSET(SWST_A_JPEG_ENCODEW1, 44, 12),
	WK3588_CWU_WESET_OFFSET(SWST_H_JPEG_ENCODEW1, 44, 13),
	WK3588_CWU_WESET_OFFSET(SWST_A_JPEG_ENCODEW2, 44, 14),
	WK3588_CWU_WESET_OFFSET(SWST_H_JPEG_ENCODEW2, 44, 15),

	/* SOFTWST_CON45 */
	WK3588_CWU_WESET_OFFSET(SWST_A_JPEG_ENCODEW3, 45, 0),
	WK3588_CWU_WESET_OFFSET(SWST_H_JPEG_ENCODEW3, 45, 1),
	WK3588_CWU_WESET_OFFSET(SWST_A_JPEG_DECODEW, 45, 2),
	WK3588_CWU_WESET_OFFSET(SWST_H_JPEG_DECODEW, 45, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_IEP2P0, 45, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_IEP2P0, 45, 5),
	WK3588_CWU_WESET_OFFSET(SWST_IEP2P0_COWE, 45, 6),
	WK3588_CWU_WESET_OFFSET(SWST_H_WGA2, 45, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_WGA2, 45, 8),
	WK3588_CWU_WESET_OFFSET(SWST_WGA2_COWE, 45, 9),
	WK3588_CWU_WESET_OFFSET(SWST_H_WGA3_0, 45, 10),
	WK3588_CWU_WESET_OFFSET(SWST_A_WGA3_0, 45, 11),
	WK3588_CWU_WESET_OFFSET(SWST_WGA3_0_COWE, 45, 12),

	/* SOFTWST_CON47 */
	WK3588_CWU_WESET_OFFSET(SWST_H_WKVENC0_BIU, 47, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVENC0_BIU, 47, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKVENC0, 47, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVENC0, 47, 5),
	WK3588_CWU_WESET_OFFSET(SWST_WKVENC0_COWE, 47, 6),

	/* SOFTWST_CON48 */
	WK3588_CWU_WESET_OFFSET(SWST_H_WKVENC1_BIU, 48, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVENC1_BIU, 48, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_WKVENC1, 48, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_WKVENC1, 48, 5),
	WK3588_CWU_WESET_OFFSET(SWST_WKVENC1_COWE, 48, 6),

	/* SOFTWST_CON49 */
	WK3588_CWU_WESET_OFFSET(SWST_A_VI_BIU, 49, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_VI_BIU, 49, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_VI_BIU, 49, 5),
	WK3588_CWU_WESET_OFFSET(SWST_D_VICAP, 49, 6),
	WK3588_CWU_WESET_OFFSET(SWST_A_VICAP, 49, 7),
	WK3588_CWU_WESET_OFFSET(SWST_H_VICAP, 49, 8),
	WK3588_CWU_WESET_OFFSET(SWST_ISP0, 49, 10),
	WK3588_CWU_WESET_OFFSET(SWST_ISP0_VICAP, 49, 11),

	/* SOFTWST_CON50 */
	WK3588_CWU_WESET_OFFSET(SWST_FISHEYE0, 50, 0),
	WK3588_CWU_WESET_OFFSET(SWST_FISHEYE1, 50, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_CSI_HOST_0, 50, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_CSI_HOST_1, 50, 5),
	WK3588_CWU_WESET_OFFSET(SWST_P_CSI_HOST_2, 50, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_CSI_HOST_3, 50, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_CSI_HOST_4, 50, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_CSI_HOST_5, 50, 9),

	/* SOFTWST_CON51 */
	WK3588_CWU_WESET_OFFSET(SWST_CSIHOST0_VICAP, 51, 4),
	WK3588_CWU_WESET_OFFSET(SWST_CSIHOST1_VICAP, 51, 5),
	WK3588_CWU_WESET_OFFSET(SWST_CSIHOST2_VICAP, 51, 6),
	WK3588_CWU_WESET_OFFSET(SWST_CSIHOST3_VICAP, 51, 7),
	WK3588_CWU_WESET_OFFSET(SWST_CSIHOST4_VICAP, 51, 8),
	WK3588_CWU_WESET_OFFSET(SWST_CSIHOST5_VICAP, 51, 9),
	WK3588_CWU_WESET_OFFSET(SWST_CIFIN, 51, 13),

	/* SOFTWST_CON52 */
	WK3588_CWU_WESET_OFFSET(SWST_A_VOP_BIU, 52, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_VOP_WOW_BIU, 52, 5),
	WK3588_CWU_WESET_OFFSET(SWST_H_VOP_BIU, 52, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_VOP_BIU, 52, 7),
	WK3588_CWU_WESET_OFFSET(SWST_H_VOP, 52, 8),
	WK3588_CWU_WESET_OFFSET(SWST_A_VOP, 52, 9),
	WK3588_CWU_WESET_OFFSET(SWST_D_VOP0, 52, 13),
	WK3588_CWU_WESET_OFFSET(SWST_D_VOP2HDMI_BWIDGE0, 52, 14),
	WK3588_CWU_WESET_OFFSET(SWST_D_VOP2HDMI_BWIDGE1, 52, 15),

	/* SOFTWST_CON53 */
	WK3588_CWU_WESET_OFFSET(SWST_D_VOP1, 53, 0),
	WK3588_CWU_WESET_OFFSET(SWST_D_VOP2, 53, 1),
	WK3588_CWU_WESET_OFFSET(SWST_D_VOP3, 53, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_VOPGWF, 53, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_DSIHOST0, 53, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_DSIHOST1, 53, 5),
	WK3588_CWU_WESET_OFFSET(SWST_DSIHOST0, 53, 6),
	WK3588_CWU_WESET_OFFSET(SWST_DSIHOST1, 53, 7),
	WK3588_CWU_WESET_OFFSET(SWST_VOP_PMU, 53, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_VOP_CHANNEW_BIU, 53, 9),

	/* SOFTWST_CON55 */
	WK3588_CWU_WESET_OFFSET(SWST_H_VO0_BIU, 55, 5),
	WK3588_CWU_WESET_OFFSET(SWST_H_VO0_S_BIU, 55, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_VO0_BIU, 55, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_VO0_S_BIU, 55, 8),
	WK3588_CWU_WESET_OFFSET(SWST_A_HDCP0_BIU, 55, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_VO0GWF, 55, 10),
	WK3588_CWU_WESET_OFFSET(SWST_H_HDCP_KEY0, 55, 11),
	WK3588_CWU_WESET_OFFSET(SWST_A_HDCP0, 55, 12),
	WK3588_CWU_WESET_OFFSET(SWST_H_HDCP0, 55, 13),
	WK3588_CWU_WESET_OFFSET(SWST_HDCP0, 55, 15),

	/* SOFTWST_CON56 */
	WK3588_CWU_WESET_OFFSET(SWST_P_TWNG0, 56, 1),
	WK3588_CWU_WESET_OFFSET(SWST_DP0, 56, 8),
	WK3588_CWU_WESET_OFFSET(SWST_DP1, 56, 9),
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S4_8CH, 56, 10),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S4_8CH_TX, 56, 13),
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S8_8CH, 56, 14),

	/* SOFTWST_CON57 */
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S8_8CH_TX, 57, 1),
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIF2_DP0, 57, 2),
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIF2_DP0, 57, 6),
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIF5_DP1, 57, 7),
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIF5_DP1, 57, 11),

	/* SOFTWST_CON59 */
	WK3588_CWU_WESET_OFFSET(SWST_A_HDCP1_BIU, 59, 6),
	WK3588_CWU_WESET_OFFSET(SWST_A_VO1_BIU, 59, 8),
	WK3588_CWU_WESET_OFFSET(SWST_H_VOP1_BIU, 59, 9),
	WK3588_CWU_WESET_OFFSET(SWST_H_VOP1_S_BIU, 59, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_VOP1_BIU, 59, 11),
	WK3588_CWU_WESET_OFFSET(SWST_P_VO1GWF, 59, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_VO1_S_BIU, 59, 13),

	/* SOFTWST_CON60 */
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S7_8CH, 60, 0),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S7_8CH_WX, 60, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_HDCP_KEY1, 60, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_HDCP1, 60, 5),
	WK3588_CWU_WESET_OFFSET(SWST_H_HDCP1, 60, 6),
	WK3588_CWU_WESET_OFFSET(SWST_HDCP1, 60, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_TWNG1, 60, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_HDMITX0, 60, 11),

	/* SOFTWST_CON61 */
	WK3588_CWU_WESET_OFFSET(SWST_HDMITX0_WEF, 61, 0),
	WK3588_CWU_WESET_OFFSET(SWST_P_HDMITX1, 61, 2),
	WK3588_CWU_WESET_OFFSET(SWST_HDMITX1_WEF, 61, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_HDMIWX, 61, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_HDMIWX, 61, 10),
	WK3588_CWU_WESET_OFFSET(SWST_HDMIWX_WEF, 61, 11),

	/* SOFTWST_CON62 */
	WK3588_CWU_WESET_OFFSET(SWST_P_EDP0, 62, 0),
	WK3588_CWU_WESET_OFFSET(SWST_EDP0_24M, 62, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_EDP1, 62, 3),
	WK3588_CWU_WESET_OFFSET(SWST_EDP1_24M, 62, 4),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S5_8CH_TX, 62, 8),
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S5_8CH, 62, 12),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S6_8CH_TX, 62, 15),

	/* SOFTWST_CON63 */
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S6_8CH_WX, 63, 2),
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S6_8CH, 63, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIF3, 63, 4),
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIF3, 63, 7),
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIF4, 63, 8),
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIF4, 63, 11),
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIFWX0, 63, 12),
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIFWX0, 63, 13),
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIFWX1, 63, 14),
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIFWX1, 63, 15),

	/* SOFTWST_CON64 */
	WK3588_CWU_WESET_OFFSET(SWST_H_SPDIFWX2, 64, 0),
	WK3588_CWU_WESET_OFFSET(SWST_M_SPDIFWX2, 64, 1),
	WK3588_CWU_WESET_OFFSET(SWST_WINKSYM_HDMITXPHY0, 64, 12),
	WK3588_CWU_WESET_OFFSET(SWST_WINKSYM_HDMITXPHY1, 64, 13),
	WK3588_CWU_WESET_OFFSET(SWST_VO1_BWIDGE0, 64, 14),
	WK3588_CWU_WESET_OFFSET(SWST_VO1_BWIDGE1, 64, 15),

	/* SOFTWST_CON65 */
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S9_8CH, 65, 0),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S9_8CH_WX, 65, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_I2S10_8CH, 65, 4),
	WK3588_CWU_WESET_OFFSET(SWST_M_I2S10_8CH_WX, 65, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_S_HDMIWX, 65, 8),

	/* SOFTWST_CON66 */
	WK3588_CWU_WESET_OFFSET(SWST_GPU, 66, 4),
	WK3588_CWU_WESET_OFFSET(SWST_SYS_GPU, 66, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_S_GPU_BIU, 66, 8),
	WK3588_CWU_WESET_OFFSET(SWST_A_M0_GPU_BIU, 66, 9),
	WK3588_CWU_WESET_OFFSET(SWST_A_M1_GPU_BIU, 66, 10),
	WK3588_CWU_WESET_OFFSET(SWST_A_M2_GPU_BIU, 66, 11),
	WK3588_CWU_WESET_OFFSET(SWST_A_M3_GPU_BIU, 66, 12),
	WK3588_CWU_WESET_OFFSET(SWST_P_GPU_BIU, 66, 14),
	WK3588_CWU_WESET_OFFSET(SWST_P_GPU_PVTM, 66, 15),

	/* SOFTWST_CON67 */
	WK3588_CWU_WESET_OFFSET(SWST_GPU_PVTM, 67, 0),
	WK3588_CWU_WESET_OFFSET(SWST_P_GPU_GWF, 67, 2),
	WK3588_CWU_WESET_OFFSET(SWST_GPU_PVTPWW, 67, 3),
	WK3588_CWU_WESET_OFFSET(SWST_GPU_JTAG, 67, 4),

	/* SOFTWST_CON68 */
	WK3588_CWU_WESET_OFFSET(SWST_A_AV1_BIU, 68, 1),
	WK3588_CWU_WESET_OFFSET(SWST_A_AV1, 68, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_AV1_BIU, 68, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_AV1, 68, 5),

	/* SOFTWST_CON69 */
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW_BIU, 69, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_DMA2DDW, 69, 5),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW_SHAWEMEM, 69, 6),
	WK3588_CWU_WESET_OFFSET(SWST_A_DDW_SHAWEMEM_BIU, 69, 7),
	WK3588_CWU_WESET_OFFSET(SWST_A_CENTEW_S200_BIU, 69, 10),
	WK3588_CWU_WESET_OFFSET(SWST_A_CENTEW_S400_BIU, 69, 11),
	WK3588_CWU_WESET_OFFSET(SWST_H_AHB2APB, 69, 12),
	WK3588_CWU_WESET_OFFSET(SWST_H_CENTEW_BIU, 69, 13),
	WK3588_CWU_WESET_OFFSET(SWST_F_DDW_CM0_COWE, 69, 14),

	/* SOFTWST_CON70 */
	WK3588_CWU_WESET_OFFSET(SWST_DDW_TIMEW0, 70, 0),
	WK3588_CWU_WESET_OFFSET(SWST_DDW_TIMEW1, 70, 1),
	WK3588_CWU_WESET_OFFSET(SWST_T_WDT_DDW, 70, 2),
	WK3588_CWU_WESET_OFFSET(SWST_T_DDW_CM0_JTAG, 70, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_CENTEW_GWF, 70, 5),
	WK3588_CWU_WESET_OFFSET(SWST_P_AHB2APB, 70, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_WDT, 70, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_TIMEW, 70, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_DMA2DDW, 70, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_SHAWEMEM, 70, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_CENTEW_BIU, 70, 11),
	WK3588_CWU_WESET_OFFSET(SWST_P_CENTEW_CHANNEW_BIU, 70, 12),

	/* SOFTWST_CON72 */
	WK3588_CWU_WESET_OFFSET(SWST_P_USBDPGWF0, 72, 1),
	WK3588_CWU_WESET_OFFSET(SWST_P_USBDPPHY0, 72, 2),
	WK3588_CWU_WESET_OFFSET(SWST_P_USBDPGWF1, 72, 3),
	WK3588_CWU_WESET_OFFSET(SWST_P_USBDPPHY1, 72, 4),
	WK3588_CWU_WESET_OFFSET(SWST_P_HDPTX0, 72, 5),
	WK3588_CWU_WESET_OFFSET(SWST_P_HDPTX1, 72, 6),
	WK3588_CWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_BOT_WIGHT, 72, 7),
	WK3588_CWU_WESET_OFFSET(SWST_P_USB2PHY_U3_0_GWF0, 72, 8),
	WK3588_CWU_WESET_OFFSET(SWST_P_USB2PHY_U3_1_GWF0, 72, 9),
	WK3588_CWU_WESET_OFFSET(SWST_P_USB2PHY_U2_0_GWF0, 72, 10),
	WK3588_CWU_WESET_OFFSET(SWST_P_USB2PHY_U2_1_GWF0, 72, 11),
	WK3588_CWU_WESET_OFFSET(SWST_HDPTX0_WOPWW, 72, 12), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_HDPTX0_WCPWW, 72, 13), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_HDPTX0, 72, 14), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_HDPTX1_WOPWW, 72, 15), // missing in TWM

	/* SOFTWST_CON73 */
	WK3588_CWU_WESET_OFFSET(SWST_HDPTX1_WCPWW, 73, 0), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_HDPTX1, 73, 1), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_HDPTX0_HDMIWXPHY_SET, 73, 2), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY0, 73, 3), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY0_WCPWW, 73, 4), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY0_WOPWW, 73, 5), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY0_PCS_HS, 73, 6), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY1, 73, 7), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY1_WCPWW, 73, 8), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY1_WOPWW, 73, 9), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_USBDP_COMBO_PHY1_PCS_HS, 73, 10), // missing in TWM
	WK3588_CWU_WESET_OFFSET(SWST_HDMIHDP0, 73, 12),
	WK3588_CWU_WESET_OFFSET(SWST_HDMIHDP1, 73, 13),

	/* SOFTWST_CON74 */
	WK3588_CWU_WESET_OFFSET(SWST_A_VO1USB_TOP_BIU, 74, 1),
	WK3588_CWU_WESET_OFFSET(SWST_H_VO1USB_TOP_BIU, 74, 3),

	/* SOFTWST_CON75 */
	WK3588_CWU_WESET_OFFSET(SWST_H_SDIO_BIU, 75, 1),
	WK3588_CWU_WESET_OFFSET(SWST_H_SDIO, 75, 2),
	WK3588_CWU_WESET_OFFSET(SWST_SDIO, 75, 3),

	/* SOFTWST_CON76 */
	WK3588_CWU_WESET_OFFSET(SWST_H_WGA3_BIU, 76, 2),
	WK3588_CWU_WESET_OFFSET(SWST_A_WGA3_BIU, 76, 3),
	WK3588_CWU_WESET_OFFSET(SWST_H_WGA3_1, 76, 4),
	WK3588_CWU_WESET_OFFSET(SWST_A_WGA3_1, 76, 5),
	WK3588_CWU_WESET_OFFSET(SWST_WGA3_1_COWE, 76, 6),

	/* SOFTWST_CON77 */
	WK3588_CWU_WESET_OFFSET(SWST_WEF_PIPE_PHY0, 77, 6),
	WK3588_CWU_WESET_OFFSET(SWST_WEF_PIPE_PHY1, 77, 7),
	WK3588_CWU_WESET_OFFSET(SWST_WEF_PIPE_PHY2, 77, 8),

	/* PHPTOPCWU_SOFTWST_CON00 */
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_PHPTOP_CWU, 0, 1),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_PCIE2_GWF0, 0, 2),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_PCIE2_GWF1, 0, 3),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_PCIE2_GWF2, 0, 4),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_PCIE2_PHY0, 0, 5),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_PCIE2_PHY1, 0, 6),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_PCIE2_PHY2, 0, 7),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_PCIE3_PHY, 0, 8),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_P_APB2ASB_SWV_CHIP_TOP, 0, 9),
	WK3588_PHPTOPCWU_WESET_OFFSET(SWST_PCIE30_PHY, 0, 10),

	/* PMU1CWU_SOFTWST_CON00 */
	WK3588_PMU1CWU_WESET_OFFSET(SWST_H_PMU1_BIU, 0, 10),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_PMU1_BIU, 0, 11),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_H_PMU_CM0_BIU, 0, 12),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_F_PMU_CM0_COWE, 0, 13),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_T_PMU1_CM0_JTAG, 0, 14),

	/* PMU1CWU_SOFTWST_CON01 */
	WK3588_PMU1CWU_WESET_OFFSET(SWST_DDW_FAIW_SAFE, 1, 1),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_CWU_PMU1, 1, 2),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_PMU1_GWF, 1, 4),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_PMU1_IOC, 1, 5),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_PMU1WDT, 1, 6),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_T_PMU1WDT, 1, 7),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_PMU1TIMEW, 1, 8),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_PMU1TIMEW0, 1, 10),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_PMU1TIMEW1, 1, 11),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_PMU1PWM, 1, 12),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_PMU1PWM, 1, 13),

	/* PMU1CWU_SOFTWST_CON02 */
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_I2C0, 2, 1),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_I2C0, 2, 2),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_S_UAWT0, 2, 5),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_UAWT0, 2, 6),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_H_I2S1_8CH, 2, 7),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_M_I2S1_8CH_TX, 2, 10),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_M_I2S1_8CH_WX, 2, 13),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_H_PDM0, 2, 14),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_PDM0, 2, 15),

	/* PMU1CWU_SOFTWST_CON03 */
	WK3588_PMU1CWU_WESET_OFFSET(SWST_H_VAD, 3, 0),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_HDPTX0_INIT, 3, 11),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_HDPTX0_CMN, 3, 12),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_HDPTX0_WANE, 3, 13),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_HDPTX1_INIT, 3, 15),

	/* PMU1CWU_SOFTWST_CON04 */
	WK3588_PMU1CWU_WESET_OFFSET(SWST_HDPTX1_CMN, 4, 0),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_HDPTX1_WANE, 4, 1),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_M_MIPI_DCPHY0, 4, 3),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_S_MIPI_DCPHY0, 4, 4),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_M_MIPI_DCPHY1, 4, 5),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_S_MIPI_DCPHY1, 4, 6),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_OTGPHY_U3_0, 4, 7),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_OTGPHY_U3_1, 4, 8),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_OTGPHY_U2_0, 4, 9),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_OTGPHY_U2_1, 4, 10),

	/* PMU1CWU_SOFTWST_CON05 */
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_PMU0GWF, 5, 3),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_PMU0IOC, 5, 4),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_P_GPIO0, 5, 5),
	WK3588_PMU1CWU_WESET_OFFSET(SWST_GPIO0, 5, 6),

	/* SECUWECWU_SOFTWST_CON00 */
	WK3588_SECUWECWU_WESET_OFFSET(SWST_A_SECUWE_NS_BIU, 0, 10),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_SECUWE_NS_BIU, 0, 11),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_A_SECUWE_S_BIU, 0, 12),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_SECUWE_S_BIU, 0, 13),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_P_SECUWE_S_BIU, 0, 14),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_CWYPTO_COWE, 0, 15),

	/* SECUWECWU_SOFTWST_CON01 */
	WK3588_SECUWECWU_WESET_OFFSET(SWST_CWYPTO_PKA, 1, 0),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_CWYPTO_WNG, 1, 1),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_A_CWYPTO, 1, 2),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_CWYPTO, 1, 3),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_KEYWADDEW_COWE, 1, 9),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_KEYWADDEW_WNG, 1, 10),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_A_KEYWADDEW, 1, 11),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_KEYWADDEW, 1, 12),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_P_OTPC_S, 1, 13),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_OTPC_S, 1, 14),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_WDT_S, 1, 15),

	/* SECUWECWU_SOFTWST_CON02 */
	WK3588_SECUWECWU_WESET_OFFSET(SWST_T_WDT_S, 2, 0),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_BOOTWOM, 2, 1),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_A_DCF, 2, 2),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_P_DCF, 2, 3),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_BOOTWOM_NS, 2, 5),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_P_KEYWADDEW, 2, 14),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_TWNG_S, 2, 15),

	/* SECUWECWU_SOFTWST_CON03 */
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_TWNG_NS, 3, 0),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_D_SDMMC_BUFFEW, 3, 1),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_SDMMC, 3, 2),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_H_SDMMC_BUFFEW, 3, 3),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_SDMMC, 3, 4),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_P_TWNG_CHK, 3, 5),
	WK3588_SECUWECWU_WESET_OFFSET(SWST_TWNG_S, 3, 6),
};

void wk3588_wst_init(stwuct device_node *np, void __iomem *weg_base)
{
	wockchip_wegistew_softwst_wut(np,
				      wk3588_wegistew_offset,
				      AWWAY_SIZE(wk3588_wegistew_offset),
				      weg_base + WK3588_SOFTWST_CON(0),
				      WOCKCHIP_SOFTWST_HIWOWD_MASK);
}
