/* Change this file to get your personal Portfolio */

// To change portfolio colors globally go to the  _globalColor.scss file

import emoji from "react-easy-emoji";
import splashAnimation from "./assets/lottie/splashAnimation"; // Rename to your file name for custom animation

// Splash Screen

const splashScreen = {
  enabled: true, // set false to disable splash screen
  animation: splashAnimation,
  duration: 2000 // Set animation duration as per your animation
};

// Summary And Greeting Section

const illustration = {
  animated: true // Set to false to use static SVG
};

const greeting = {
  username: "Johan EL HAJJ DIB",
  title: "Bonjour, je suis Johan",
  subTitle: emoji(
    "Ing√©nieur FPGA junior passionn√© par la conception de syst√®mes num√©riques fiables, du RTL en VHDL/Verilog jusqu‚Äô√† l‚Äôint√©gration SoC avec soft-core et logiciel embarqu√© en C, avec une forte culture de la v√©rification et de la validation (simulation, tests sur carte)."
  ),

  resumeLink: "https://drive.google.com/uc?export=download&id=1Mi_OZ5eL_-N1Iqbww7vbXfoPIFBiboXR",
  displayGreeting: true
};

// Social Media Links

const socialMediaLinks = {
  github: "https://github.com/johanehd",
  linkedin: "https://www.linkedin.com/in/johan-el-hajj-dib/",
  gmail: "Johan.ehd@gmail.com",

  gitlab: "",
  facebook: "",
  medium: "",
  stackoverflow: "",
  // Instagram, Twitter and Kaggle are also supported in the links!
  // To customize icons and social links, tweak src/components/SocialMedia
  display: true // Set true to display this section, defaults to false
};

// Skills Section

const skillsSection = {
  title: "Ce que je fais",
  subTitle:
    "Conception RTL et int√©gration SoC, avec un focus sur la v√©rification/validation (simulation + tests sur cible).",
  skills: [
emoji(
      "‚ö° Fiabilit√© & Syst√®mes Critiques : Impl√©mentation de m√©canismes durcis (TMR, ECC, mitigation SEU) pour le spatial et l'industrie, incluant l'int√©gration de Soft-cores RISC-V."
    ),
emoji(
      "‚ö° RTL Design : Ma√Ætrise de la conception VHDL/Verilog √©prouv√©e sur cibles Xilinx, Microchip et Intel (ex: stack UDP/IP personnalis√©e), avec exp√©rience pratique de l'int√©gration de bus standards (ex : AXI-Stream, AHB, Wishbone)."
    ),
emoji(
      "‚ö° V√©rification & Sign-off : Ma√Ætrise avanc√©e de QuestaSim/ModelSim (analyse de waveforms, couverture) et validation des contraintes temporelles (STA/CDC)."
    ),
emoji(
      "‚ö° Validation & Bring-up : Tests sur cible r√©elle et debug mat√©riel (ILA, SmartDebug, Oscilloscope) pour assurer la transition fluide de la simulation au prototype."
    )
  ],

  /* Make Sure to include correct Font Awesome Classname to view your icon
https://fontawesome.com/icons?d=gallery */

  softwareSkills: [
    { skillName: "FPGA / VHDL / Verilog", fontAwesomeClassname: "fas fa-microchip" },
    { skillName: "SoC / Bus", fontAwesomeClassname: "fas fa-project-diagram" },
    { skillName: "Verification", fontAwesomeClassname: "fas fa-wave-square" },
    { skillName: "Hardware Debug", fontAwesomeClassname: "fas fa-solid fa-bug"},
    { skillName: "Timing / Constraints", fontAwesomeClassname: "fas fa-stopwatch" },
    { skillName: "C (Embedded)", fontAwesomeClassname: "fas fa-code" },
    { skillName: "Python", fontAwesomeClassname: "fab fa-python" },
    { skillName: "Git", fontAwesomeClassname: "fab fa-git-alt" },
    { skillName: "Linux", fontAwesomeClassname: "fab fa-linux" },
  ],
  display: true // Set false to hide this section, defaults to true
};

// Education Section

const educationInfo = {
  display: true, // Set false to hide this section, defaults to true
  schools: [
    {
      schoolName: "√âcole d‚Äôing√©nieur Polytech Paris-Saclay",
      logo: require("./assets/images/polytechlogo.jpg"),
      subHeader: "Dipl√¥me d‚Äôing√©nieur ‚Äî √âlectronique et Infortique pour l'Embarqu√©",
      duration: "2022-2025",
      desc:
        "Formation orient√©e syst√®mes embarqu√©s, architecture num√©rique et conception FPGA.",
      descBullets: [
        "Approche syst√®me : √©lectronique num√©rique, g√©nie logiciel embarqu√© et co-conception mat√©riel/logiciel.",
        "Traitement du signal et des donn√©es, acquisition et syst√®mes communicants.",
        "Ing√©nierie des syst√®mes embarqu√©s et temps r√©el, microcontr√¥leurs et architecture SoC.",
        "Projets pratiques et travaux en laboratoire int√©grant FPGA, capteurs, communications et validation.",
        "G√©nie logiciel pour l‚Äôembarqu√© : programmation C/C++ et conception de solutions compl√®tes."
      ]
    }
  ]
};

// Your top 3 proficient stacks/tech experience

const techStack = {
  viewSkillBars: true, //Set it to true to show Proficiency Section
  experience: [
    {
      Stack: "RTL Design (VHDL / Verilog)",
      progressPercentage: "92%" 
    },
    {
      Stack: "FPGA Design Flow",
      progressPercentage: "85%"
    },
    {
      Stack: "V√©rification & Simulation (QuestaSim, VUnit)",
      progressPercentage: "85%"
    }
  ],
  displayCodersrank: false
};

// Work experience section

const workExperiences = {
  display: true,
  experience: [
    {
      role: "Ing√©nieur FPGA / SoC",
      company: "Watt & Well",
      companylogo: require("./assets/images/wattandwell_logo.jpg"),
      date: "2025 ‚Äî 6 mois (Avril - Octobre)",
      desc:
        "Mutation d'une architecture de vol spatiale par l'int√©gration d'un soft-core RISC-V sur cible Microchip PolarFire. J'ai con√ßu les modules de liaison et pilot√© l'insertion du processeur pour transformer un design 100% c√¢bl√© en une plateforme mixte (Hardware/Software).",
      descBullets: [
        "Conception VHDL : D√©veloppement de bridges (AHB/Wishbone, AXI-Stream), timers et blocs de contr√¥le.",
        "Int√©gration SoC : Int√©gration du soft-core sur l'interconnect existant pour le pilotage complet des ressources mat√©rielles du FPGA.",
        "V√©rification : Simulation sous QuestaSim (VUnit) avec testbenchs unitaires et validation d'int√©grit√© de bus.",
        "Fiabilisation (SEU) : S√©curisation du design par m√©canismes de redondance (TMR) et correction d'erreurs (ECC).",
        "Migration VHDL ‚ûî C: Portage de la logique de traitement des commandes de l'OBC (On-Board Computer) d'une impl√©mentation VHDL vers une solution logicielle en C embarqu√©.",
        "Co-validation HW/SW : D√©veloppement de drivers (HAL) en C pour le pilotage des IPs mat√©rielles."
      ]
    },
    {
      role: "FPGA / Tol√©rance aux fautes",
      company: "Universidad Carlos III de Madrid (UC3M)",
      companylogo: require("./assets/images/Logo_UC3M.png"),
      date: "2024 ‚Äî 3 mois (Avril - Juillet)",
      desc:
        "Recherche sur la tol√©rance aux fautes du processeur CV32E40P (PULP Platform) sur cible Xilinx Zynq-7000. D√©veloppement de m√©canismes de durcissement pour des applications spatiales.",
      descBullets: [
        "Conception Verilog : Impl√©mentation de modules de Redondance Modulaire Triple (TMR) et int√©gration de ECCs pour s√©curiser le processeur.",
        "V√©rification : √âvaluation de la robustesse face aux SEU via des campagnes d'injection de fautes en simulation et sur carte.",
        "Analyse de Donn√©es (Python) : D√©veloppement d'outils de post-traitement pour quantifier l'efficacit√© des m√©canismes de protection mis en place.",
        "Validation Mat√©rielle : D√©ploiement sur cible r√©elle et d√©bogage des signaux critiques avec Xilinx ILA."
      ]
    }
  ]
};

/* Your Open Source Section to View Your Github Pinned Projects
To know how to get github key look at readme.md */

const openSource = {
  showGithubProfile: "true",
  display: false
};

// Some big projects you have worked on

const bigProjects = {
  title: "Projects",
  subtitle: "Quelques r√©alisations FPGA/SoC orient√©es",
  projects: [
    {
      image: require("./assets/images/eth_prj.png"),
      projectName: "Acquisition SPI & Stack Ethernet UDP/IP",
      projectDesc:
        "Conception int√©grale 'From Scratch' en VHDL pur (sans IP tierce) d'une cha√Æne d'acquisition sur Artix-7. D√©veloppement d'un contr√¥leur ma√Ætre SPI pour acc√©l√©rom√®tre ADXL345 et d'une pile r√©seau compl√®te (MAC/IPv4/UDP) pour le streaming de donn√©es en temps r√©el vers le PC sans processeur.",
      footerLink: [
        {
          name: "Code (GitHub)",
          url: "https://github.com/johanehd/fpga-adxl345-ethernet-streaming"
        }
      ]
    },
    {
      image: require("./assets/images/racine-carree.png"),
      projectName: "Arithm√©tique FPGA : Calculateur de Racine Carr√©e",
      projectDesc:
        "Conception et impl√©mentation en VHDL de plusieurs architectures de calcul de racine carr√©e (s√©quentielle, combinatoire et pipelin√©e) sur cible Intel Cyclone (Carte DE1), avec comparaison des performances, de la latence et de l‚Äôutilisation des ressources FPGA. V√©rification fonctionnelle par simulation et validation des r√©sultats.",
      footerLink: []
    }
  ],
  display: true
};


const achievementSection = {
  title: emoji("Certifications üèÜ"),
  subtitle:
    "",
  achievementsCards: [
    {
      title: "TOEIC English Test",
      subtitle:
        "Niveau B2 ‚Äî Ma√Ætrise de l'anglais professionnel et technique pour l'ing√©nierie √©lectronique.",
      image: require("./assets/images/toeic.jpg"),
      imageAlt: "Achievement",
      footerLink: []
    }
  ],
  display: true
};

// Blogs Section 

const blogSection = {
  title: "Articles",
  subtitle:
    "",
  displayMediumBlogs: "false",
  blogs: [],
  display: false
};

// Talks Sections 

const talkSection = {
  title: "Pr√©sentations",
  subtitle: emoji("Pr√©sentations techniques / talks "),
  talks: [],
  display: false
};

// Podcast Section (

const podcastSection = {
  title: emoji("Podcast üéôÔ∏è"),
  subtitle: "",
  podcast: [],
  display: false
};

// Resume Section

const resumeSection = {
  title: "CV",
  subtitle: "Tu peux t√©l√©charger mon CV",
  display: true
};

const contactInfo = {
  title: emoji("Me contacter ‚òéÔ∏è"),
  subtitle:
    "Ouvert aux opportunit√©s FPGA/SoC/logiciel embarqu√© ‚Äî n‚Äôh√©sitez pas √† me contacter.",
  number: "+33 6 95 36 73 47",
  email_address: "Johan.ehd@gmail.com"
};

// Twitter Section (optionnel)

const twitterDetails = {
  userName: "twitter",
  display: false
};

const isHireable = true;

export {
  illustration,
  greeting,
  socialMediaLinks,
  splashScreen,
  skillsSection,
  educationInfo,
  techStack,
  workExperiences,
  openSource,
  bigProjects,
  achievementSection,
  blogSection,
  talkSection,
  podcastSection,
  contactInfo,
  twitterDetails,
  isHireable,
  resumeSection
};