TimeQuest Timing Analyzer report for Traffic_Light
Mon Mar 25 23:13:31 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Setup: 'reset'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 17. Slow 1200mV 85C Model Hold: 'reset'
 18. Slow 1200mV 85C Model Recovery: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 19. Slow 1200mV 85C Model Removal: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 35. Slow 1200mV 0C Model Setup: 'clock'
 36. Slow 1200mV 0C Model Setup: 'reset'
 37. Slow 1200mV 0C Model Hold: 'clock'
 38. Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 39. Slow 1200mV 0C Model Hold: 'reset'
 40. Slow 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 41. Slow 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 56. Fast 1200mV 0C Model Setup: 'reset'
 57. Fast 1200mV 0C Model Setup: 'clock'
 58. Fast 1200mV 0C Model Hold: 'clock'
 59. Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 60. Fast 1200mV 0C Model Hold: 'reset'
 61. Fast 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 62. Fast 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Board Trace Model Assignments
 77. Input Transition Times
 78. Slow Corner Signal Integrity Metrics
 79. Fast Corner Signal Integrity Metrics
 80. Setup Transfers
 81. Hold Transfers
 82. Recovery Transfers
 83. Removal Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Traffic_Light                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                       ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; Clock Name                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                   ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; clock                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                 ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:cd|Clk_Div~_Duplicate_1 } ;
; reset                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                                 ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                   ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 174.16 MHz ; 174.16 MHz      ; reset                                 ;                                                               ;
; 201.61 MHz ; 201.61 MHz      ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;                                                               ;
; 262.54 MHz ; 250.0 MHz       ; clock                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                            ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -3.960 ; -45.015       ;
; clock                                 ; -2.809 ; -91.660       ;
; reset                                 ; -2.518 ; -9.599        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock                                 ; -0.142 ; -2.536        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.359  ; 0.000         ;
; reset                                 ; 0.437  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                         ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.531 ; -2.842        ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                         ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.014 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock                                 ; -3.000 ; -37.000       ;
; reset                                 ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -1.000 ; -14.000       ;
+---------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                                                                            ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -3.960 ; en                            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 4.750      ;
; -3.682 ; en                            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 4.618      ;
; -3.626 ; en                            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 4.416      ;
; -3.610 ; en                            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 4.546      ;
; -3.610 ; en                            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 4.546      ;
; -3.610 ; en                            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 4.546      ;
; -3.610 ; en                            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 4.546      ;
; -3.610 ; en                            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 4.546      ;
; -3.134 ; count[2]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.924      ;
; -3.079 ; count[1]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.869      ;
; -3.006 ; count[3]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.796      ;
; -2.932 ; en                            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.061     ; 3.866      ;
; -2.931 ; en                            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.061     ; 3.865      ;
; -2.917 ; en                            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.061     ; 3.851      ;
; -2.879 ; count[0]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.669      ;
; -2.856 ; count[2]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.792      ;
; -2.853 ; reset                         ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.176      ; 5.419      ;
; -2.847 ; count[3]~13                   ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.307     ; 3.430      ;
; -2.835 ; count[2]~9                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.307     ; 3.418      ;
; -2.814 ; en                            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.061     ; 3.748      ;
; -2.801 ; count[1]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.737      ;
; -2.788 ; count[1]~5                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.304     ; 3.374      ;
; -2.785 ; count[2]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.721      ;
; -2.785 ; count[2]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.721      ;
; -2.785 ; count[2]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.721      ;
; -2.785 ; count[2]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.721      ;
; -2.785 ; count[2]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.721      ;
; -2.783 ; count[2]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.573      ;
; -2.740 ; count[1]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.530      ;
; -2.735 ; count[0]~1                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.308     ; 3.317      ;
; -2.733 ; en                            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.061     ; 3.667      ;
; -2.730 ; count[1]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.666      ;
; -2.730 ; count[1]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.666      ;
; -2.730 ; count[1]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.666      ;
; -2.730 ; count[1]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.666      ;
; -2.730 ; count[1]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.666      ;
; -2.728 ; count[3]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.664      ;
; -2.672 ; count[3]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.462      ;
; -2.668 ; count[4]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.458      ;
; -2.656 ; count[3]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.592      ;
; -2.656 ; count[3]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.592      ;
; -2.656 ; count[3]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.592      ;
; -2.656 ; count[3]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.592      ;
; -2.656 ; count[3]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.592      ;
; -2.601 ; count[0]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.537      ;
; -2.575 ; reset                         ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 5.287      ;
; -2.569 ; count[3]~13                   ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.298      ;
; -2.557 ; count[2]~9                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.286      ;
; -2.545 ; count[0]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.335      ;
; -2.529 ; count[0]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.465      ;
; -2.529 ; count[0]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.465      ;
; -2.529 ; count[0]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.465      ;
; -2.529 ; count[0]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.465      ;
; -2.529 ; count[0]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.465      ;
; -2.515 ; current_state.s1~_Duplicate_1 ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.112     ; 3.303      ;
; -2.513 ; count[3]~13                   ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.307     ; 3.096      ;
; -2.510 ; count[1]~5                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.253     ; 3.242      ;
; -2.504 ; reset                         ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 5.216      ;
; -2.504 ; reset                         ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 5.216      ;
; -2.504 ; reset                         ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 5.216      ;
; -2.504 ; reset                         ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 5.216      ;
; -2.504 ; reset                         ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 5.216      ;
; -2.498 ; reset                         ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.176      ; 5.064      ;
; -2.497 ; count[3]~13                   ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.226      ;
; -2.497 ; count[3]~13                   ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.226      ;
; -2.497 ; count[3]~13                   ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.226      ;
; -2.497 ; count[3]~13                   ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.226      ;
; -2.497 ; count[3]~13                   ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.226      ;
; -2.490 ; current_state.s2              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.112     ; 3.278      ;
; -2.486 ; count[2]~9                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.215      ;
; -2.486 ; count[2]~9                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.215      ;
; -2.486 ; count[2]~9                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.215      ;
; -2.486 ; count[2]~9                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.215      ;
; -2.486 ; count[2]~9                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.256     ; 3.215      ;
; -2.485 ; count[4]~17                   ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.308     ; 3.067      ;
; -2.480 ; count[2]~9                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.307     ; 3.063      ;
; -2.457 ; count[0]~1                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.257     ; 3.185      ;
; -2.439 ; count[1]~5                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.253     ; 3.171      ;
; -2.439 ; count[1]~5                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.253     ; 3.171      ;
; -2.439 ; count[1]~5                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.253     ; 3.171      ;
; -2.439 ; count[1]~5                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.253     ; 3.171      ;
; -2.439 ; count[1]~5                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.253     ; 3.171      ;
; -2.433 ; count[1]~5                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.304     ; 3.019      ;
; -2.390 ; count[4]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.326      ;
; -2.386 ; count[0]~1                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.257     ; 3.114      ;
; -2.386 ; count[0]~1                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.257     ; 3.114      ;
; -2.386 ; count[0]~1                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.257     ; 3.114      ;
; -2.386 ; count[0]~1                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.257     ; 3.114      ;
; -2.386 ; count[0]~1                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.257     ; 3.114      ;
; -2.380 ; count[0]~1                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.308     ; 2.962      ;
; -2.319 ; count[4]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.255      ;
; -2.319 ; count[4]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.255      ;
; -2.319 ; count[4]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.255      ;
; -2.319 ; count[4]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.255      ;
; -2.319 ; count[4]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.059     ; 3.255      ;
; -2.313 ; count[4]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.110     ; 3.103      ;
; -2.237 ; current_state.s1~_Duplicate_1 ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.061     ; 3.171      ;
; -2.234 ; count[2]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.061     ; 3.168      ;
; -2.217 ; current_state.s5              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.112     ; 3.005      ;
; -2.212 ; current_state.s2              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.061     ; 3.146      ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                            ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.809 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.112     ; 3.597      ;
; -2.762 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.692      ;
; -2.756 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.690      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.755 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.087     ; 3.663      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.731 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.665      ;
; -2.721 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.112     ; 3.509      ;
; -2.716 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.060     ; 3.651      ;
; -2.705 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.112     ; 3.493      ;
; -2.703 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.112     ; 3.491      ;
; -2.686 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.112     ; 3.474      ;
; -2.683 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.613      ;
; -2.683 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.112     ; 3.471      ;
; -2.668 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.112     ; 3.456      ;
; -2.668 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.138     ; 3.430      ;
; -2.667 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.597      ;
; -2.665 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.595      ;
; -2.655 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.112     ; 3.443      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.652 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.586      ;
; -2.648 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.578      ;
; -2.645 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.575      ;
; -2.637 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.060     ; 3.572      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.634 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.061     ; 3.568      ;
; -2.629 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.065     ; 3.559      ;
; -2.628 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[0]               ; clock        ; clock       ; 1.000        ; -0.066     ; 3.557      ;
; -2.628 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[1]               ; clock        ; clock       ; 1.000        ; -0.066     ; 3.557      ;
; -2.628 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[2]               ; clock        ; clock       ; 1.000        ; -0.066     ; 3.557      ;
; -2.628 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[3]               ; clock        ; clock       ; 1.000        ; -0.066     ; 3.557      ;
; -2.628 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[4]               ; clock        ; clock       ; 1.000        ; -0.066     ; 3.557      ;
; -2.628 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[5]               ; clock        ; clock       ; 1.000        ; -0.066     ; 3.557      ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                     ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node     ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; -2.518 ; count[4]~_emulated ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.080      ; 2.580      ;
; -2.371 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 0.500        ; 2.416      ; 4.279      ;
; -2.234 ; count[4]~17        ; count[4]~17 ; reset                                 ; reset       ; 1.000        ; -0.046     ; 2.180      ;
; -2.085 ; count[2]~_emulated ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.079      ; 2.155      ;
; -1.910 ; count[3]~_emulated ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.078      ; 2.102      ;
; -1.764 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 1.000        ; 2.416      ; 4.172      ;
; -1.714 ; count[1]~_emulated ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.076      ; 1.903      ;
; -1.666 ; count[2]~9         ; count[2]~9  ; reset                                 ; reset       ; 1.000        ; -0.046     ; 1.621      ;
; -1.659 ; count[3]~13        ; count[3]~13 ; reset                                 ; reset       ; 1.000        ; -0.047     ; 1.736      ;
; -1.456 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 0.500        ; 2.415      ; 3.372      ;
; -1.372 ; count[0]~_emulated ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.079      ; 1.554      ;
; -1.312 ; reset              ; count[1]~5  ; reset                                 ; reset       ; 0.500        ; 2.412      ; 3.347      ;
; -1.303 ; count[1]~5         ; count[1]~5  ; reset                                 ; reset       ; 1.000        ; -0.046     ; 1.380      ;
; -1.219 ; reset              ; count[0]~1  ; reset                                 ; reset       ; 0.500        ; 2.415      ; 3.247      ;
; -1.145 ; reset              ; count[3]~13 ; reset                                 ; reset       ; 0.500        ; 2.414      ; 3.183      ;
; -1.100 ; count[0]~1         ; count[0]~1  ; reset                                 ; reset       ; 1.000        ; -0.047     ; 1.166      ;
; -1.063 ; en                 ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.080      ; 1.125      ;
; -0.945 ; en                 ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.079      ; 1.127      ;
; -0.939 ; en                 ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.076      ; 1.128      ;
; -0.909 ; en                 ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.079      ; 0.979      ;
; -0.830 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 1.000        ; 2.415      ; 3.246      ;
; -0.781 ; en                 ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.078      ; 0.973      ;
; -0.644 ; reset              ; count[1]~5  ; reset                                 ; reset       ; 1.000        ; 2.412      ; 3.179      ;
; -0.631 ; reset              ; count[0]~1  ; reset                                 ; reset       ; 1.000        ; 2.415      ; 3.159      ;
; -0.517 ; reset              ; count[3]~13 ; reset                                 ; reset       ; 1.000        ; 2.414      ; 3.055      ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                             ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[0]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[1]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[2]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[3]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[4]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[5]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[6]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[7]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[8]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[9]               ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[10]              ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[11]              ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[12]              ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[13]              ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[14]              ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.142 ; reset                    ; Clock_Divider:cd|cnt[15]              ; reset        ; clock       ; 0.000        ; 2.413      ; 2.468      ;
; -0.024 ; reset                    ; Clock_Divider:cd|cnt[17]              ; reset        ; clock       ; 0.000        ; 2.413      ; 2.586      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[16]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[19]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[18]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[23]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[20]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[21]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[22]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[28]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[24]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[25]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[26]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[27]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[31]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[29]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; -0.016 ; reset                    ; Clock_Divider:cd|cnt[30]              ; reset        ; clock       ; 0.000        ; 2.402      ; 2.583      ;
; 0.006  ; reset                    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset        ; clock       ; 0.000        ; 2.402      ; 2.605      ;
; 0.062  ; reset                    ; Clock_Divider:cd|Clk_Div              ; reset        ; clock       ; 0.000        ; 2.354      ; 2.557      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[0]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[1]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[2]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[3]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[4]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[5]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[6]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[7]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[8]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[9]               ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[10]              ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[11]              ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[12]              ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[13]              ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[14]              ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.541  ; reset                    ; Clock_Divider:cd|cnt[15]              ; reset        ; clock       ; -0.500       ; 2.413      ; 2.651      ;
; 0.568  ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.787      ;
; 0.568  ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.787      ;
; 0.568  ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.787      ;
; 0.569  ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.791      ;
; 0.573  ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12]              ; clock        ; clock       ; 0.000        ; 0.062      ; 0.792      ;
; 0.574  ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.591  ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.810      ;
; 0.651  ; reset                    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset        ; clock       ; -0.500       ; 2.402      ; 2.750      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[16]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[19]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[18]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[23]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[20]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[21]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[22]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[28]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[24]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[25]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[26]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[27]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[31]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[29]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.656  ; reset                    ; Clock_Divider:cd|cnt[30]              ; reset        ; clock       ; -0.500       ; 2.402      ; 2.755      ;
; 0.670  ; reset                    ; Clock_Divider:cd|cnt[17]              ; reset        ; clock       ; -0.500       ; 2.413      ; 2.780      ;
; 0.734  ; reset                    ; Clock_Divider:cd|Clk_Div              ; reset        ; clock       ; -0.500       ; 2.354      ; 2.729      ;
; 0.839  ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 0.000        ; 0.066      ; 1.062      ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                                                                            ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.359 ; en                            ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 0.577      ;
; 0.431 ; count[3]~13                   ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.078     ; 0.540      ;
; 0.497 ; count[2]~9                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.079     ; 0.605      ;
; 0.570 ; current_state.s4~_Duplicate_1 ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 0.788      ;
; 0.594 ; count[4]~17                   ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.080     ; 0.701      ;
; 0.689 ; reset                         ; en                            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 3.212      ;
; 0.768 ; count[1]~5                    ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.076     ; 0.879      ;
; 0.775 ; reset                         ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 3.298      ;
; 0.788 ; current_state.s3              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 0.902      ;
; 0.840 ; current_state.s2              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.058      ;
; 0.857 ; current_state.s3              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.075      ;
; 0.861 ; current_state.s1~_Duplicate_1 ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.079      ;
; 0.889 ; reset                         ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 3.412      ;
; 0.897 ; reset                         ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 3.420      ;
; 0.897 ; reset                         ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 3.420      ;
; 0.907 ; count[0]~1                    ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.079     ; 1.015      ;
; 0.932 ; reset                         ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 3.455      ;
; 1.088 ; en                            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.306      ;
; 1.088 ; en                            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.306      ;
; 1.088 ; en                            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.306      ;
; 1.191 ; reset                         ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.290      ; 3.612      ;
; 1.235 ; current_state.s5              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.453      ;
; 1.283 ; current_state.s1~_Duplicate_1 ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.501      ;
; 1.292 ; current_state.s2              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.406      ;
; 1.313 ; reset                         ; en                            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 3.336      ;
; 1.323 ; reset                         ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 3.848      ;
; 1.380 ; reset                         ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 3.905      ;
; 1.380 ; reset                         ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 3.905      ;
; 1.380 ; reset                         ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 3.905      ;
; 1.380 ; reset                         ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 3.905      ;
; 1.380 ; reset                         ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 3.905      ;
; 1.414 ; reset                         ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 3.437      ;
; 1.428 ; current_state.s2              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.646      ;
; 1.438 ; count[4]~17                   ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.080     ; 1.545      ;
; 1.440 ; count[4]~17                   ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.080     ; 1.547      ;
; 1.473 ; count[4]~17                   ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.080     ; 1.580      ;
; 1.476 ; count[4]~17                   ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.080     ; 1.583      ;
; 1.485 ; current_state.s2              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.703      ;
; 1.485 ; current_state.s2              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.703      ;
; 1.485 ; current_state.s2              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.703      ;
; 1.485 ; current_state.s2              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.703      ;
; 1.522 ; current_state.s1~_Duplicate_1 ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.636      ;
; 1.527 ; reset                         ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 3.550      ;
; 1.536 ; reset                         ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 3.559      ;
; 1.546 ; reset                         ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 3.569      ;
; 1.562 ; reset                         ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.290      ; 3.983      ;
; 1.588 ; reset                         ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 3.611      ;
; 1.613 ; en                            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.831      ;
; 1.613 ; en                            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.831      ;
; 1.632 ; current_state.s3              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.850      ;
; 1.640 ; current_state.s1~_Duplicate_1 ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.059      ; 1.856      ;
; 1.653 ; count[4]~_emulated            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.871      ;
; 1.655 ; count[4]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.873      ;
; 1.659 ; current_state.s4~_Duplicate_1 ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.059      ; 1.875      ;
; 1.663 ; current_state.s0              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.777      ;
; 1.667 ; current_state.s2              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.781      ;
; 1.688 ; count[4]~_emulated            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.906      ;
; 1.688 ; count[4]~_emulated            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.906      ;
; 1.691 ; count[4]~_emulated            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 1.909      ;
; 1.781 ; count[1]~5                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.076     ; 1.892      ;
; 1.821 ; reset                         ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.290      ; 3.742      ;
; 1.823 ; current_state.s0              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.041      ;
; 1.824 ; current_state.s5              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.042      ;
; 1.828 ; current_state.s4~_Duplicate_1 ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.942      ;
; 1.842 ; count[1]~5                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.076     ; 1.953      ;
; 1.847 ; count[1]~_emulated            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.065      ;
; 1.849 ; count[0]~1                    ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.079     ; 1.957      ;
; 1.853 ; count[0]~1                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.079     ; 1.961      ;
; 1.871 ; current_state.s3              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.985      ;
; 1.874 ; current_state.s0              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.092      ;
; 1.874 ; current_state.s0              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.092      ;
; 1.874 ; current_state.s0              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.092      ;
; 1.874 ; current_state.s0              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.092      ;
; 1.874 ; current_state.s0              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.092      ;
; 1.883 ; count[1]~5                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.076     ; 1.994      ;
; 1.914 ; count[0]~1                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.079     ; 2.022      ;
; 1.942 ; count[1]~5                    ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.076     ; 2.053      ;
; 1.953 ; reset                         ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 3.978      ;
; 1.961 ; count[3]~13                   ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.078     ; 2.070      ;
; 1.961 ; count[0]~1                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.079     ; 2.069      ;
; 1.962 ; count[3]~13                   ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.078     ; 2.071      ;
; 1.964 ; current_state.s4~_Duplicate_1 ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.182      ;
; 1.995 ; count[2]~9                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.079     ; 2.103      ;
; 2.002 ; current_state.s1~_Duplicate_1 ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 2.116      ;
; 2.004 ; count[0]~_emulated            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.222      ;
; 2.010 ; reset                         ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 4.035      ;
; 2.010 ; reset                         ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 4.035      ;
; 2.010 ; reset                         ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 4.035      ;
; 2.010 ; reset                         ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 4.035      ;
; 2.010 ; reset                         ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 4.035      ;
; 2.021 ; current_state.s4~_Duplicate_1 ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.239      ;
; 2.021 ; current_state.s4~_Duplicate_1 ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.239      ;
; 2.021 ; current_state.s4~_Duplicate_1 ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.239      ;
; 2.021 ; current_state.s4~_Duplicate_1 ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.239      ;
; 2.026 ; count[2]~9                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.079     ; 2.134      ;
; 2.030 ; count[3]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.248      ;
; 2.031 ; current_state.s3              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.249      ;
; 2.031 ; current_state.s3              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.249      ;
; 2.031 ; current_state.s3              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.249      ;
; 2.031 ; current_state.s3              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.061      ; 2.249      ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                     ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node     ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; 0.437 ; reset              ; count[3]~13 ; reset                                 ; reset       ; 0.000        ; 2.483      ; 2.920      ;
; 0.468 ; reset              ; count[0]~1  ; reset                                 ; reset       ; 0.000        ; 2.484      ; 2.952      ;
; 0.557 ; reset              ; count[1]~5  ; reset                                 ; reset       ; 0.000        ; 2.480      ; 3.037      ;
; 0.601 ; en                 ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.258      ; 0.889      ;
; 0.603 ; en                 ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.258      ; 0.891      ;
; 0.632 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 0.000        ; 2.483      ; 3.115      ;
; 0.752 ; en                 ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.259      ; 1.041      ;
; 0.755 ; en                 ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.259      ; 1.044      ;
; 0.758 ; en                 ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.255      ; 1.043      ;
; 1.024 ; count[0]~1         ; count[0]~1  ; reset                                 ; reset       ; 0.000        ; 0.047      ; 1.071      ;
; 1.056 ; reset              ; count[3]~13 ; reset                                 ; reset       ; -0.500       ; 2.483      ; 3.059      ;
; 1.096 ; reset              ; count[0]~1  ; reset                                 ; reset       ; -0.500       ; 2.484      ; 3.100      ;
; 1.100 ; count[0]~_emulated ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.259      ; 1.389      ;
; 1.175 ; reset              ; count[1]~5  ; reset                                 ; reset       ; -0.500       ; 2.480      ; 3.175      ;
; 1.209 ; reset              ; count[2]~9  ; reset                                 ; reset       ; -0.500       ; 2.483      ; 3.212      ;
; 1.216 ; count[1]~5         ; count[1]~5  ; reset                                 ; reset       ; 0.000        ; 0.046      ; 1.262      ;
; 1.405 ; count[1]~_emulated ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.255      ; 1.690      ;
; 1.418 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 0.000        ; 2.484      ; 3.902      ;
; 1.462 ; count[2]~9         ; count[2]~9  ; reset                                 ; reset       ; 0.000        ; 0.046      ; 1.508      ;
; 1.524 ; count[3]~13        ; count[3]~13 ; reset                                 ; reset       ; 0.000        ; 0.047      ; 1.571      ;
; 1.582 ; count[3]~_emulated ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.258      ; 1.870      ;
; 1.646 ; count[2]~_emulated ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.258      ; 1.934      ;
; 1.981 ; count[4]~17        ; count[4]~17 ; reset                                 ; reset       ; 0.000        ; 0.046      ; 2.027      ;
; 2.064 ; count[4]~_emulated ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.259      ; 2.353      ;
; 2.068 ; reset              ; count[4]~17 ; reset                                 ; reset       ; -0.500       ; 2.484      ; 4.072      ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                            ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -0.531 ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.176      ; 3.097      ;
; -0.531 ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.176      ; 3.097      ;
; -0.494 ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.225      ; 3.204      ;
; -0.494 ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.225      ; 3.204      ;
; -0.088 ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.225      ; 2.798      ;
; -0.088 ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.225      ; 2.798      ;
; -0.088 ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 2.800      ;
; -0.088 ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 2.800      ;
; -0.088 ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 2.800      ;
; -0.088 ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 2.800      ;
; -0.088 ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 2.800      ;
; -0.088 ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.227      ; 2.800      ;
; -0.088 ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 2.225      ; 2.798      ;
; 0.168  ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.176      ; 2.898      ;
; 0.168  ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.176      ; 2.898      ;
; 0.169  ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.225      ; 3.041      ;
; 0.169  ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.225      ; 3.041      ;
; 0.551  ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.227      ; 2.661      ;
; 0.551  ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.227      ; 2.661      ;
; 0.551  ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.227      ; 2.661      ;
; 0.551  ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.227      ; 2.661      ;
; 0.551  ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.227      ; 2.661      ;
; 0.551  ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.227      ; 2.661      ;
; 0.552  ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.225      ; 2.658      ;
; 0.552  ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.225      ; 2.658      ;
; 0.552  ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 2.225      ; 2.658      ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                            ;
+-------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 0.014 ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 2.537      ;
; 0.014 ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 2.537      ;
; 0.014 ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 2.539      ;
; 0.014 ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 2.539      ;
; 0.014 ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 2.539      ;
; 0.014 ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 2.539      ;
; 0.014 ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 2.539      ;
; 0.014 ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.338      ; 2.539      ;
; 0.014 ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 2.537      ;
; 0.381 ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 2.904      ;
; 0.381 ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.336      ; 2.904      ;
; 0.405 ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.290      ; 2.826      ;
; 0.405 ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.290      ; 2.826      ;
; 0.659 ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 2.682      ;
; 0.659 ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 2.682      ;
; 0.659 ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 2.684      ;
; 0.659 ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 2.684      ;
; 0.659 ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 2.684      ;
; 0.659 ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 2.684      ;
; 0.659 ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 2.684      ;
; 0.659 ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.338      ; 2.684      ;
; 0.659 ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 2.682      ;
; 1.049 ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 3.072      ;
; 1.049 ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.336      ; 3.072      ;
; 1.102 ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.290      ; 3.023      ;
; 1.102 ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.290      ; 3.023      ;
+-------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[22]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[23]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[24]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[25]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[26]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[27]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[28]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[29]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[30]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[31]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[9]               ;
; 0.179  ; 0.334        ; 0.155          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[16]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[18]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[19]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[20]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[21]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[22]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[23]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[24]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[25]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[26]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[27]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[28]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[29]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[30]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[31]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[0]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[10]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[11]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[12]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[13]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[14]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[15]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[17]              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[1]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[2]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[3]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[4]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[5]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[6]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[7]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[8]               ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[9]               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[16]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[18]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[19]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[20]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[21]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[22]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[23]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[24]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[25]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[26]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[27]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[28]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[29]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[30]|clk                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[31]|clk                        ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div~_Duplicate_1|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[0]|clk                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[10]|clk                        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[11]|clk                        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[12]|clk                        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[13]|clk                        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[14]|clk                        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[15]|clk                        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[17]|clk                        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[1]|clk                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[2]|clk                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[3]|clk                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[4]|clk                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[5]|clk                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                       ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[2]~9|datac            ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[3]~13|datac           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[0]~1|datac            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[1]~5|datac            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[4]~17|datac           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[2]~9                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[3]~13                 ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[0]~1                  ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[1]~5                  ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[4]~17                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|outclk   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o               ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[0]~1                  ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[1]~5                  ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[2]~9                  ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[3]~13                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[4]~17                 ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[0]~1|datac            ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[1]~5|datac            ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[2]~9|datac            ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[3]~13|datac           ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[4]~17|datac           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.282  ; 0.437        ; 0.155          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; 0.282  ; 0.437        ; 0.155          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.411  ; 0.561        ; 0.150          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; 0.411  ; 0.561        ; 0.150          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1|clk ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1|clk ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5|clk              ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en|clk                            ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|inclk[0]       ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~_Duplicate_1|q         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~_Duplicate_1|q         ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|inclk[0]       ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|outclk         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated|clk            ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0|clk              ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1|clk ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2|clk              ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3|clk              ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1|clk ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5|clk              ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en|clk                            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4|clk              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; enable    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.445 ; 4.945 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.178 ; 3.323 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; clock                                 ; 0.458 ; 0.633 ; Rise       ; clock                                 ;
; reset     ; reset                                 ; 2.744 ; 2.851 ; Rise       ; reset                                 ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; enable    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -1.098 ; -1.481 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.719 ; -0.843 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; clock                                 ; 0.102  ; -0.081 ; Rise       ; clock                                 ;
; reset     ; reset                                 ; -0.437 ; -0.576 ; Rise       ; reset                                 ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; out_count[*]  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.804 ; 6.842 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.776 ; 6.822 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.783 ; 6.831 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.517 ; 6.617 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.487 ; 6.587 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.804 ; 6.842 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.058 ; 6.040 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.883 ; 4.850 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.993 ; 6.037 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.058 ; 6.040 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.101 ; 5.996 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.883 ; 4.850 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.893 ; 5.946 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.101 ; 5.996 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; clk_div_sig   ; clock                                 ; 4.947 ; 4.914 ; Rise       ; clock                                 ;
; out_count[*]  ; reset                                 ; 5.779 ; 5.805 ; Rise       ; reset                                 ;
;  out_count[0] ; reset                                 ; 5.640 ; 5.604 ; Rise       ; reset                                 ;
;  out_count[1] ; reset                                 ; 5.611 ; 5.566 ; Rise       ; reset                                 ;
;  out_count[2] ; reset                                 ; 5.712 ; 5.690 ; Rise       ; reset                                 ;
;  out_count[3] ; reset                                 ; 5.779 ; 5.805 ; Rise       ; reset                                 ;
;  out_count[4] ; reset                                 ; 5.624 ; 5.590 ; Rise       ; reset                                 ;
; out_count[*]  ; reset                                 ; 5.267 ; 5.189 ; Fall       ; reset                                 ;
;  out_count[0] ; reset                                 ; 5.258 ; 5.178 ; Fall       ; reset                                 ;
;  out_count[1] ; reset                                 ; 5.059 ; 5.053 ; Fall       ; reset                                 ;
;  out_count[2] ; reset                                 ; 4.941 ; 4.958 ; Fall       ; reset                                 ;
;  out_count[3] ; reset                                 ; 4.783 ; 4.769 ; Fall       ; reset                                 ;
;  out_count[4] ; reset                                 ; 5.267 ; 5.189 ; Fall       ; reset                                 ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; out_count[*]  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.632 ; 5.607 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.635 ; 5.607 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.722 ; 5.674 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.826 ; 5.800 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.755 ; 5.771 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.632 ; 5.607 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.762 ; 4.729 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.762 ; 4.729 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.771 ; 5.698 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.483 ; 5.504 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.762 ; 4.729 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.762 ; 4.729 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.465 ; 5.544 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.513 ; 5.516 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; clk_div_sig   ; clock                                 ; 4.854 ; 4.821 ; Rise       ; clock                                 ;
; out_count[*]  ; reset                                 ; 4.580 ; 4.574 ; Rise       ; reset                                 ;
;  out_count[0] ; reset                                 ; 4.973 ; 4.984 ; Rise       ; reset                                 ;
;  out_count[1] ; reset                                 ; 4.844 ; 4.807 ; Rise       ; reset                                 ;
;  out_count[2] ; reset                                 ; 4.771 ; 4.756 ; Rise       ; reset                                 ;
;  out_count[3] ; reset                                 ; 4.580 ; 4.574 ; Rise       ; reset                                 ;
;  out_count[4] ; reset                                 ; 4.956 ; 4.970 ; Rise       ; reset                                 ;
; out_count[*]  ; reset                                 ; 4.580 ; 4.574 ; Fall       ; reset                                 ;
;  out_count[0] ; reset                                 ; 4.973 ; 4.984 ; Fall       ; reset                                 ;
;  out_count[1] ; reset                                 ; 4.844 ; 4.807 ; Fall       ; reset                                 ;
;  out_count[2] ; reset                                 ; 4.771 ; 4.756 ; Fall       ; reset                                 ;
;  out_count[3] ; reset                                 ; 4.580 ; 4.574 ; Fall       ; reset                                 ;
;  out_count[4] ; reset                                 ; 4.956 ; 4.970 ; Fall       ; reset                                 ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                    ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 185.6 MHz  ; 185.6 MHz       ; reset                                 ;                                                               ;
; 224.06 MHz ; 224.06 MHz      ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;                                                               ;
; 288.43 MHz ; 250.0 MHz       ; clock                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -3.463 ; -39.066       ;
; clock                                 ; -2.467 ; -80.480       ;
; reset                                 ; -2.194 ; -7.946        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock                                 ; -0.119 ; -2.004        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.313  ; 0.000         ;
; reset                                 ; 0.403  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                          ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.501 ; -2.768        ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                          ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.067 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock                                 ; -3.000 ; -37.000       ;
; reset                                 ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -1.000 ; -14.000       ;
+---------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -3.463 ; en                            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 4.271      ;
; -3.201 ; en                            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 4.144      ;
; -3.147 ; en                            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.955      ;
; -3.145 ; en                            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 4.088      ;
; -3.145 ; en                            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 4.088      ;
; -3.145 ; en                            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 4.088      ;
; -3.145 ; en                            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 4.088      ;
; -3.145 ; en                            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 4.088      ;
; -2.732 ; count[2]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.540      ;
; -2.681 ; count[1]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.489      ;
; -2.664 ; reset                         ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.951      ; 5.010      ;
; -2.596 ; count[3]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.404      ;
; -2.573 ; en                            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.054     ; 3.514      ;
; -2.527 ; count[2]~9                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.330     ; 3.092      ;
; -2.522 ; count[3]~13                   ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.330     ; 3.087      ;
; -2.506 ; count[0]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.314      ;
; -2.493 ; en                            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.054     ; 3.434      ;
; -2.483 ; count[1]~5                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.327     ; 3.051      ;
; -2.480 ; en                            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.054     ; 3.421      ;
; -2.473 ; en                            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.054     ; 3.414      ;
; -2.470 ; count[2]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.413      ;
; -2.436 ; count[0]~1                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.330     ; 3.001      ;
; -2.419 ; count[1]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.362      ;
; -2.414 ; count[2]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.357      ;
; -2.414 ; count[2]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.357      ;
; -2.414 ; count[2]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.357      ;
; -2.414 ; count[2]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.357      ;
; -2.414 ; count[2]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.357      ;
; -2.408 ; count[2]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.216      ;
; -2.402 ; reset                         ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 4.883      ;
; -2.366 ; en                            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.054     ; 3.307      ;
; -2.363 ; count[1]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.306      ;
; -2.363 ; count[1]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.306      ;
; -2.363 ; count[1]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.306      ;
; -2.363 ; count[1]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.306      ;
; -2.363 ; count[1]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.306      ;
; -2.360 ; count[1]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.168      ;
; -2.346 ; reset                         ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 4.827      ;
; -2.346 ; reset                         ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 4.827      ;
; -2.346 ; reset                         ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 4.827      ;
; -2.346 ; reset                         ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 4.827      ;
; -2.346 ; reset                         ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 4.827      ;
; -2.340 ; reset                         ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.951      ; 4.686      ;
; -2.334 ; count[3]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.277      ;
; -2.300 ; count[4]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.108      ;
; -2.290 ; count[3]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.098      ;
; -2.274 ; count[3]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.217      ;
; -2.274 ; count[3]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.217      ;
; -2.274 ; count[3]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.217      ;
; -2.274 ; count[3]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.217      ;
; -2.274 ; count[3]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.217      ;
; -2.265 ; count[2]~9                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.965      ;
; -2.260 ; count[3]~13                   ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.960      ;
; -2.244 ; count[0]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.187      ;
; -2.221 ; count[1]~5                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.282     ; 2.924      ;
; -2.216 ; count[3]~13                   ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.330     ; 2.781      ;
; -2.209 ; count[2]~9                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.909      ;
; -2.209 ; count[2]~9                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.909      ;
; -2.209 ; count[2]~9                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.909      ;
; -2.209 ; count[2]~9                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.909      ;
; -2.209 ; count[2]~9                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.909      ;
; -2.205 ; count[4]~17                   ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.330     ; 2.770      ;
; -2.203 ; count[2]~9                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.330     ; 2.768      ;
; -2.199 ; count[3]~13                   ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.899      ;
; -2.199 ; count[3]~13                   ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.899      ;
; -2.199 ; count[3]~13                   ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.899      ;
; -2.199 ; count[3]~13                   ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.899      ;
; -2.199 ; count[3]~13                   ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.899      ;
; -2.198 ; count[0]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 3.006      ;
; -2.188 ; count[0]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.131      ;
; -2.188 ; count[0]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.131      ;
; -2.188 ; count[0]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.131      ;
; -2.188 ; count[0]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.131      ;
; -2.188 ; count[0]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 3.131      ;
; -2.174 ; count[0]~1                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.874      ;
; -2.165 ; count[1]~5                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.282     ; 2.868      ;
; -2.165 ; count[1]~5                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.282     ; 2.868      ;
; -2.165 ; count[1]~5                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.282     ; 2.868      ;
; -2.165 ; count[1]~5                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.282     ; 2.868      ;
; -2.165 ; count[1]~5                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.282     ; 2.868      ;
; -2.164 ; current_state.s2              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.099     ; 2.970      ;
; -2.159 ; count[1]~5                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.327     ; 2.727      ;
; -2.145 ; current_state.s1~_Duplicate_1 ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.099     ; 2.951      ;
; -2.118 ; count[0]~1                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.818      ;
; -2.118 ; count[0]~1                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.818      ;
; -2.118 ; count[0]~1                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.818      ;
; -2.118 ; count[0]~1                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.818      ;
; -2.118 ; count[0]~1                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.818      ;
; -2.112 ; count[0]~1                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.330     ; 2.677      ;
; -2.038 ; count[4]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 2.981      ;
; -1.982 ; count[4]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 2.925      ;
; -1.982 ; count[4]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 2.925      ;
; -1.982 ; count[4]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 2.925      ;
; -1.982 ; count[4]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 2.925      ;
; -1.982 ; count[4]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.052     ; 2.925      ;
; -1.976 ; count[4]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.097     ; 2.784      ;
; -1.964 ; reset                         ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.951      ; 4.810      ;
; -1.943 ; count[4]~17                   ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.285     ; 2.643      ;
; -1.908 ; count[2]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.054     ; 2.849      ;
; -1.902 ; current_state.s2              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.054     ; 2.843      ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                             ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.467 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.099     ; 3.273      ;
; -2.423 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.056     ; 3.362      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.412 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.078     ; 3.329      ;
; -2.410 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.351      ;
; -2.402 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.054     ; 3.343      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.340      ;
; -2.342 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.099     ; 3.148      ;
; -2.341 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.099     ; 3.147      ;
; -2.330 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.099     ; 3.136      ;
; -2.329 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.099     ; 3.135      ;
; -2.328 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.099     ; 3.134      ;
; -2.319 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.056     ; 3.258      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[0]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[1]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[2]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[3]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[4]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[5]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[6]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[8]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[9]               ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[10]              ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[11]              ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[12]              ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[13]              ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[14]              ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.313 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[15]              ; clock        ; clock       ; 1.000        ; -0.057     ; 3.251      ;
; -2.312 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.123     ; 3.094      ;
; -2.311 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.099     ; 3.117      ;
; -2.310 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.099     ; 3.116      ;
; -2.307 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.056     ; 3.246      ;
; -2.306 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.056     ; 3.245      ;
; -2.305 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.056     ; 3.244      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[0]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[1]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[2]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[3]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[7]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[8]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[9]               ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[10]              ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[11]              ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[12]              ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[13]              ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[14]              ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.300 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[15]              ; clock        ; clock       ; 1.000        ; -0.055     ; 3.240      ;
; -2.298 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.054     ; 3.239      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.236      ;
; -2.289 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.056     ; 3.228      ;
; -2.288 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.056     ; 3.227      ;
; -2.286 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.054     ; 3.227      ;
; -2.285 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.054     ; 3.226      ;
; -2.284 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.054     ; 3.225      ;
; -2.283 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.054     ; 3.224      ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                      ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node     ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; -2.194 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 0.500        ; 2.220      ; 4.007      ;
; -2.101 ; count[4]~_emulated ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.128      ; 2.312      ;
; -1.922 ; count[4]~17        ; count[4]~17 ; reset                                 ; reset       ; 1.000        ; -0.042     ; 1.973      ;
; -1.704 ; count[2]~_emulated ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.128      ; 1.922      ;
; -1.558 ; count[3]~_emulated ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.128      ; 1.889      ;
; -1.504 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 1.000        ; 2.220      ; 3.817      ;
; -1.416 ; count[2]~9         ; count[2]~9  ; reset                                 ; reset       ; 1.000        ; -0.042     ; 1.474      ;
; -1.378 ; count[3]~13        ; count[3]~13 ; reset                                 ; reset       ; 1.000        ; -0.042     ; 1.549      ;
; -1.366 ; count[1]~_emulated ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.125      ; 1.688      ;
; -1.321 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 0.500        ; 2.220      ; 3.141      ;
; -1.198 ; reset              ; count[1]~5  ; reset                                 ; reset       ; 0.500        ; 2.217      ; 3.122      ;
; -1.124 ; reset              ; count[0]~1  ; reset                                 ; reset       ; 0.500        ; 2.220      ; 3.047      ;
; -1.073 ; count[0]~_emulated ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.128      ; 1.394      ;
; -1.067 ; count[1]~5         ; count[1]~5  ; reset                                 ; reset       ; 1.000        ; -0.042     ; 1.232      ;
; -1.057 ; reset              ; count[3]~13 ; reset                                 ; reset       ; 0.500        ; 2.220      ; 2.990      ;
; -0.884 ; count[0]~1         ; count[0]~1  ; reset                                 ; reset       ; 1.000        ; -0.042     ; 1.045      ;
; -0.789 ; en                 ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.128      ; 1.000      ;
; -0.681 ; en                 ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.125      ; 1.003      ;
; -0.679 ; en                 ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.128      ; 1.000      ;
; -0.661 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 1.000        ; 2.220      ; 2.981      ;
; -0.655 ; en                 ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.128      ; 0.873      ;
; -0.537 ; en                 ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.128      ; 0.868      ;
; -0.498 ; reset              ; count[1]~5  ; reset                                 ; reset       ; 1.000        ; 2.217      ; 2.922      ;
; -0.469 ; reset              ; count[0]~1  ; reset                                 ; reset       ; 1.000        ; 2.220      ; 2.892      ;
; -0.374 ; reset              ; count[3]~13 ; reset                                 ; reset       ; 1.000        ; 2.220      ; 2.807      ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                              ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[0]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[1]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[2]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[3]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[4]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[5]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[6]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[7]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[8]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[9]               ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[10]              ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[11]              ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[12]              ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[13]              ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[14]              ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.119 ; reset                    ; Clock_Divider:cd|cnt[15]              ; reset        ; clock       ; 0.000        ; 2.224      ; 2.289      ;
; -0.010 ; reset                    ; Clock_Divider:cd|cnt[17]              ; reset        ; clock       ; 0.000        ; 2.224      ; 2.398      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[16]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[19]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[18]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[23]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[20]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[21]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[22]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[28]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[24]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[25]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[26]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[27]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[31]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[29]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; -0.006 ; reset                    ; Clock_Divider:cd|cnt[30]              ; reset        ; clock       ; 0.000        ; 2.213      ; 2.391      ;
; 0.057  ; reset                    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset        ; clock       ; 0.000        ; 2.213      ; 2.454      ;
; 0.076  ; reset                    ; Clock_Divider:cd|Clk_Div              ; reset        ; clock       ; 0.000        ; 2.172      ; 2.377      ;
; 0.510  ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.510  ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.510  ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.511  ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.517  ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.716      ;
; 0.518  ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 0.000        ; 0.054      ; 0.716      ;
; 0.529  ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.728      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[0]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[1]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[2]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[3]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[4]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[5]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[6]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[7]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[8]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[9]               ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[10]              ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[11]              ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[12]              ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[13]              ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[14]              ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.618  ; reset                    ; Clock_Divider:cd|cnt[15]              ; reset        ; clock       ; -0.500       ; 2.224      ; 2.526      ;
; 0.671  ; reset                    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset        ; clock       ; -0.500       ; 2.213      ; 2.568      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[16]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[19]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[18]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[23]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[20]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[21]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[22]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[28]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[24]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[25]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[26]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[27]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[31]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[29]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.714  ; reset                    ; Clock_Divider:cd|cnt[30]              ; reset        ; clock       ; -0.500       ; 2.213      ; 2.611      ;
; 0.725  ; reset                    ; Clock_Divider:cd|cnt[17]              ; reset        ; clock       ; -0.500       ; 2.224      ; 2.633      ;
; 0.752  ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 0.000        ; 0.057      ; 0.953      ;
; 0.754  ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14]              ; clock        ; clock       ; 0.000        ; 0.055      ; 0.953      ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                                                                             ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.313 ; en                            ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 0.511      ;
; 0.439 ; count[3]~13                   ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 0.485      ;
; 0.506 ; count[2]~9                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 0.552      ;
; 0.510 ; current_state.s4~_Duplicate_1 ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 0.708      ;
; 0.592 ; count[4]~17                   ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 0.638      ;
; 0.713 ; current_state.s3              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 0.815      ;
; 0.724 ; reset                         ; en                            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 2.990      ;
; 0.746 ; count[1]~5                    ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.125     ; 0.795      ;
; 0.754 ; reset                         ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 3.020      ;
; 0.778 ; current_state.s2              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 0.976      ;
; 0.794 ; current_state.s3              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 0.992      ;
; 0.797 ; current_state.s1~_Duplicate_1 ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 0.995      ;
; 0.855 ; count[0]~1                    ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 0.901      ;
; 0.879 ; reset                         ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 3.145      ;
; 0.881 ; reset                         ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 3.147      ;
; 0.910 ; reset                         ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 3.176      ;
; 0.935 ; reset                         ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 3.201      ;
; 0.994 ; en                            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.192      ;
; 0.994 ; en                            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.192      ;
; 0.994 ; en                            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.192      ;
; 1.120 ; current_state.s5              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.318      ;
; 1.143 ; reset                         ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.053      ; 3.315      ;
; 1.158 ; current_state.s2              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.260      ;
; 1.177 ; current_state.s1~_Duplicate_1 ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.375      ;
; 1.264 ; reset                         ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 3.532      ;
; 1.292 ; current_state.s2              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.490      ;
; 1.316 ; reset                         ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 3.584      ;
; 1.316 ; reset                         ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 3.584      ;
; 1.316 ; reset                         ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 3.584      ;
; 1.316 ; reset                         ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 3.584      ;
; 1.316 ; reset                         ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 3.584      ;
; 1.325 ; reset                         ; en                            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 3.091      ;
; 1.344 ; current_state.s2              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.542      ;
; 1.344 ; current_state.s2              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.542      ;
; 1.344 ; current_state.s2              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.542      ;
; 1.344 ; current_state.s2              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.542      ;
; 1.354 ; count[4]~17                   ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.400      ;
; 1.356 ; count[4]~17                   ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.402      ;
; 1.384 ; count[4]~17                   ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.430      ;
; 1.388 ; count[4]~17                   ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.434      ;
; 1.396 ; current_state.s1~_Duplicate_1 ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.498      ;
; 1.430 ; reset                         ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 3.196      ;
; 1.457 ; en                            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.655      ;
; 1.457 ; en                            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.655      ;
; 1.483 ; reset                         ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.053      ; 3.655      ;
; 1.484 ; current_state.s3              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.682      ;
; 1.491 ; current_state.s1~_Duplicate_1 ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.052      ; 1.687      ;
; 1.493 ; count[4]~_emulated            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.691      ;
; 1.495 ; count[4]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.693      ;
; 1.499 ; current_state.s4~_Duplicate_1 ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.052      ; 1.695      ;
; 1.500 ; current_state.s0              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.602      ;
; 1.511 ; current_state.s2              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.613      ;
; 1.522 ; count[4]~_emulated            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.720      ;
; 1.523 ; count[4]~_emulated            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.721      ;
; 1.527 ; count[4]~_emulated            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.725      ;
; 1.561 ; reset                         ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 3.327      ;
; 1.563 ; reset                         ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 3.329      ;
; 1.573 ; reset                         ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 3.339      ;
; 1.602 ; reset                         ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 3.368      ;
; 1.629 ; current_state.s5              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.827      ;
; 1.639 ; current_state.s4~_Duplicate_1 ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.741      ;
; 1.640 ; current_state.s0              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.838      ;
; 1.667 ; count[1]~5                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.125     ; 1.716      ;
; 1.668 ; count[1]~_emulated            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.866      ;
; 1.690 ; current_state.s0              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.888      ;
; 1.690 ; current_state.s0              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.888      ;
; 1.690 ; current_state.s0              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.888      ;
; 1.690 ; current_state.s0              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.888      ;
; 1.690 ; current_state.s0              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.888      ;
; 1.703 ; current_state.s3              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.805      ;
; 1.721 ; count[1]~5                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.125     ; 1.770      ;
; 1.724 ; count[0]~1                    ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.770      ;
; 1.732 ; count[0]~1                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.778      ;
; 1.744 ; count[1]~5                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.125     ; 1.793      ;
; 1.761 ; current_state.s4~_Duplicate_1 ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 1.959      ;
; 1.786 ; count[0]~1                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.832      ;
; 1.803 ; count[0]~_emulated            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.001      ;
; 1.810 ; count[1]~5                    ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.125     ; 1.859      ;
; 1.816 ; count[0]~1                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.862      ;
; 1.819 ; reset                         ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.053      ; 3.491      ;
; 1.823 ; current_state.s4~_Duplicate_1 ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.021      ;
; 1.823 ; current_state.s4~_Duplicate_1 ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.021      ;
; 1.823 ; current_state.s4~_Duplicate_1 ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.021      ;
; 1.823 ; current_state.s4~_Duplicate_1 ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.021      ;
; 1.827 ; current_state.s1~_Duplicate_1 ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.929      ;
; 1.828 ; count[3]~13                   ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.874      ;
; 1.830 ; count[3]~13                   ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.876      ;
; 1.838 ; current_state.s3              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.036      ;
; 1.838 ; current_state.s3              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.036      ;
; 1.838 ; current_state.s3              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.036      ;
; 1.838 ; current_state.s3              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.036      ;
; 1.843 ; count[3]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.041      ;
; 1.848 ; current_state.s5              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.950      ;
; 1.856 ; count[0]~_emulated            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.054      ;
; 1.859 ; current_state.s0              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.013      ; 1.961      ;
; 1.866 ; count[0]~_emulated            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.064      ;
; 1.869 ; count[2]~_emulated            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.054      ; 2.067      ;
; 1.871 ; count[2]~9                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.917      ;
; 1.871 ; count[2]~9                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.917      ;
; 1.900 ; count[3]~13                   ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.128     ; 1.946      ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                      ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node     ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; 0.403 ; reset              ; count[3]~13 ; reset                                 ; reset       ; 0.000        ; 2.281      ; 2.684      ;
; 0.437 ; reset              ; count[0]~1  ; reset                                 ; reset       ; 0.000        ; 2.281      ; 2.718      ;
; 0.492 ; en                 ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.287      ; 0.809      ;
; 0.493 ; en                 ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.287      ; 0.810      ;
; 0.530 ; reset              ; count[1]~5  ; reset                                 ; reset       ; 0.000        ; 2.278      ; 2.808      ;
; 0.558 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 0.000        ; 2.281      ; 2.839      ;
; 0.639 ; en                 ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.287      ; 0.956      ;
; 0.642 ; en                 ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.287      ; 0.959      ;
; 0.643 ; en                 ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.284      ; 0.957      ;
; 0.931 ; count[0]~1         ; count[0]~1  ; reset                                 ; reset       ; 0.000        ; 0.042      ; 0.973      ;
; 0.942 ; count[0]~_emulated ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.287      ; 1.259      ;
; 1.059 ; reset              ; count[3]~13 ; reset                                 ; reset       ; -0.500       ; 2.281      ; 2.860      ;
; 1.095 ; count[1]~5         ; count[1]~5  ; reset                                 ; reset       ; 0.000        ; 0.042      ; 1.137      ;
; 1.107 ; reset              ; count[0]~1  ; reset                                 ; reset       ; -0.500       ; 2.281      ; 2.908      ;
; 1.196 ; reset              ; count[1]~5  ; reset                                 ; reset       ; -0.500       ; 2.278      ; 2.994      ;
; 1.201 ; count[1]~_emulated ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.284      ; 1.515      ;
; 1.228 ; reset              ; count[2]~9  ; reset                                 ; reset       ; -0.500       ; 2.281      ; 3.029      ;
; 1.305 ; count[2]~9         ; count[2]~9  ; reset                                 ; reset       ; 0.000        ; 0.042      ; 1.347      ;
; 1.337 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 0.000        ; 2.281      ; 3.618      ;
; 1.371 ; count[3]~13        ; count[3]~13 ; reset                                 ; reset       ; 0.000        ; 0.042      ; 1.413      ;
; 1.388 ; count[3]~_emulated ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.287      ; 1.705      ;
; 1.413 ; count[2]~_emulated ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.287      ; 1.730      ;
; 1.798 ; count[4]~17        ; count[4]~17 ; reset                                 ; reset       ; 0.000        ; 0.042      ; 1.840      ;
; 1.814 ; count[4]~_emulated ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.287      ; 2.131      ;
; 1.978 ; reset              ; count[4]~17 ; reset                                 ; reset       ; -0.500       ; 2.281      ; 3.779      ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                             ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -0.501 ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.951      ; 2.847      ;
; -0.501 ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.951      ; 2.847      ;
; -0.451 ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.994      ; 2.930      ;
; -0.451 ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.994      ; 2.930      ;
; -0.096 ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.994      ; 2.575      ;
; -0.096 ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.994      ; 2.575      ;
; -0.096 ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 2.577      ;
; -0.096 ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 2.577      ;
; -0.096 ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 2.577      ;
; -0.096 ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 2.577      ;
; -0.096 ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 2.577      ;
; -0.096 ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.996      ; 2.577      ;
; -0.096 ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.994      ; 2.575      ;
; 0.188  ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.951      ; 2.658      ;
; 0.188  ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.951      ; 2.658      ;
; 0.192  ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.994      ; 2.787      ;
; 0.192  ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.994      ; 2.787      ;
; 0.537  ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.994      ; 2.442      ;
; 0.537  ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.994      ; 2.442      ;
; 0.537  ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.996      ; 2.444      ;
; 0.537  ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.996      ; 2.444      ;
; 0.537  ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.996      ; 2.444      ;
; 0.537  ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.996      ; 2.444      ;
; 0.537  ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.996      ; 2.444      ;
; 0.537  ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.996      ; 2.444      ;
; 0.537  ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.994      ; 2.442      ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                             ;
+-------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 0.067 ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 2.333      ;
; 0.067 ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 2.333      ;
; 0.067 ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 2.335      ;
; 0.067 ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 2.335      ;
; 0.067 ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 2.335      ;
; 0.067 ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 2.335      ;
; 0.067 ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 2.335      ;
; 0.067 ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.094      ; 2.335      ;
; 0.067 ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 2.333      ;
; 0.398 ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 2.664      ;
; 0.398 ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.092      ; 2.664      ;
; 0.422 ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.053      ; 2.594      ;
; 0.422 ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 2.053      ; 2.594      ;
; 0.710 ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 2.476      ;
; 0.710 ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 2.476      ;
; 0.710 ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.094      ; 2.478      ;
; 0.710 ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.094      ; 2.478      ;
; 0.710 ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.094      ; 2.478      ;
; 0.710 ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.094      ; 2.478      ;
; 0.710 ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.094      ; 2.478      ;
; 0.710 ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.094      ; 2.478      ;
; 0.710 ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 2.476      ;
; 1.051 ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 2.817      ;
; 1.051 ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.092      ; 2.817      ;
; 1.110 ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.053      ; 2.782      ;
; 1.110 ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 2.053      ; 2.782      ;
+-------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[22]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[23]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[24]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[25]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[26]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[27]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[28]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[29]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[30]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[31]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[9]               ;
; 0.180  ; 0.335        ; 0.155          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[16]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[18]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[19]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[20]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[21]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[22]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[23]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[24]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[25]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[26]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[27]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[28]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[29]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[30]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[31]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[0]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[10]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[11]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[12]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[13]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[14]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[15]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[1]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[2]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[3]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[4]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[5]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[6]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[7]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[8]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[9]               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[17]              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div|clk                        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div~_Duplicate_1|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[16]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[18]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[19]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[20]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[21]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[22]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[23]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[24]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[25]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[26]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[27]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[28]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[29]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[30]|clk                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[31]|clk                        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[0]|clk                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[10]|clk                        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[11]|clk                        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[12]|clk                        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[13]|clk                        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[14]|clk                        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[15]|clk                        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[1]|clk                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[2]|clk                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[3]|clk                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[4]|clk                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[5]|clk                         ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[6]|clk                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[2]~9|datac            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[3]~13|datac           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[4]~17|datac           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[0]~1|datac            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[1]~5|datac            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[2]~9                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[3]~13                 ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[4]~17                 ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[0]~1                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[1]~5                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|outclk   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o               ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[1]~5                  ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[0]~1                  ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[4]~17                 ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[3]~13                 ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[2]~9                  ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[1]~5|datac            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[0]~1|datac            ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[4]~17|datac           ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[3]~13|datac           ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[2]~9|datac            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.308  ; 0.463        ; 0.155          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; 0.308  ; 0.463        ; 0.155          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; 0.384  ; 0.534        ; 0.150          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; 0.384  ; 0.534        ; 0.150          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1|clk              ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4|clk              ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated|clk            ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated|clk            ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en|clk                            ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated|clk            ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated|clk            ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated|clk            ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0|clk              ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1|clk ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2|clk              ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3|clk              ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1|clk ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5|clk              ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|inclk[0]       ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~_Duplicate_1|q         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~_Duplicate_1|q         ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|inclk[0]       ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|outclk         ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated|clk            ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated|clk            ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated|clk            ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated|clk            ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated|clk            ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0|clk              ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1|clk ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2|clk              ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3|clk              ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1|clk ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5|clk              ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en|clk                            ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1|clk              ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4|clk              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; enable    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.024 ; 4.395 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.934 ; 3.134 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; clock                                 ; 0.441 ; 0.630 ; Rise       ; clock                                 ;
; reset     ; reset                                 ; 2.484 ; 2.674 ; Rise       ; reset                                 ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; enable    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.960 ; -1.286 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.754 ; -0.855 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; clock                                 ; 0.079  ; -0.158 ; Rise       ; clock                                 ;
; reset     ; reset                                 ; -0.403 ; -0.579 ; Rise       ; reset                                 ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; out_count[*]  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.391 ; 6.346 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.366 ; 6.322 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.367 ; 6.331 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.108 ; 6.162 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.077 ; 6.121 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.391 ; 6.346 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.649 ; 5.687 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.607 ; 4.580 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.632 ; 5.637 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.649 ; 5.687 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.703 ; 5.598 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.607 ; 4.580 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.537 ; 5.572 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.703 ; 5.598 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; clk_div_sig   ; clock                                 ; 4.726 ; 4.699 ; Rise       ; clock                                 ;
; out_count[*]  ; reset                                 ; 5.488 ; 5.492 ; Rise       ; reset                                 ;
;  out_count[0] ; reset                                 ; 5.359 ; 5.303 ; Rise       ; reset                                 ;
;  out_count[1] ; reset                                 ; 5.333 ; 5.266 ; Rise       ; reset                                 ;
;  out_count[2] ; reset                                 ; 5.420 ; 5.395 ; Rise       ; reset                                 ;
;  out_count[3] ; reset                                 ; 5.488 ; 5.492 ; Rise       ; reset                                 ;
;  out_count[4] ; reset                                 ; 5.345 ; 5.292 ; Rise       ; reset                                 ;
; out_count[*]  ; reset                                 ; 5.098 ; 5.011 ; Fall       ; reset                                 ;
;  out_count[0] ; reset                                 ; 5.087 ; 4.997 ; Fall       ; reset                                 ;
;  out_count[1] ; reset                                 ; 4.918 ; 4.886 ; Fall       ; reset                                 ;
;  out_count[2] ; reset                                 ; 4.806 ; 4.816 ; Fall       ; reset                                 ;
;  out_count[3] ; reset                                 ; 4.659 ; 4.626 ; Fall       ; reset                                 ;
;  out_count[4] ; reset                                 ; 5.098 ; 5.011 ; Fall       ; reset                                 ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; out_count[*]  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.301 ; 5.254 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.303 ; 5.254 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.378 ; 5.314 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.467 ; 5.443 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.407 ; 5.406 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.301 ; 5.255 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.498 ; 4.471 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.498 ; 4.471 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.406 ; 5.347 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.138 ; 5.184 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.498 ; 4.471 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.498 ; 4.471 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.135 ; 5.207 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.183 ; 5.170 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; clk_div_sig   ; clock                                 ; 4.642 ; 4.615 ; Rise       ; clock                                 ;
; out_count[*]  ; reset                                 ; 4.417 ; 4.391 ; Rise       ; reset                                 ;
;  out_count[0] ; reset                                 ; 4.768 ; 4.755 ; Rise       ; reset                                 ;
;  out_count[1] ; reset                                 ; 4.672 ; 4.613 ; Rise       ; reset                                 ;
;  out_count[2] ; reset                                 ; 4.577 ; 4.558 ; Rise       ; reset                                 ;
;  out_count[3] ; reset                                 ; 4.417 ; 4.391 ; Rise       ; reset                                 ;
;  out_count[4] ; reset                                 ; 4.772 ; 4.762 ; Rise       ; reset                                 ;
; out_count[*]  ; reset                                 ; 4.417 ; 4.391 ; Fall       ; reset                                 ;
;  out_count[0] ; reset                                 ; 4.768 ; 4.755 ; Fall       ; reset                                 ;
;  out_count[1] ; reset                                 ; 4.672 ; 4.613 ; Fall       ; reset                                 ;
;  out_count[2] ; reset                                 ; 4.577 ; 4.558 ; Fall       ; reset                                 ;
;  out_count[3] ; reset                                 ; 4.417 ; 4.391 ; Fall       ; reset                                 ;
;  out_count[4] ; reset                                 ; 4.772 ; 4.762 ; Fall       ; reset                                 ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                             ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -1.774 ; -19.292       ;
; reset                                 ; -1.400 ; -4.476        ;
; clock                                 ; -1.138 ; -35.192       ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock                                 ; -0.152 ; -3.633        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.188  ; 0.000         ;
; reset                                 ; 0.209  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                          ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.397 ; -2.996        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.003 ; -0.027        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock                                 ; -3.000 ; -38.882       ;
; reset                                 ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -1.000 ; -14.000       ;
+---------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.774 ; en                            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 2.646      ;
; -1.620 ; reset                         ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.261      ; 3.311      ;
; -1.613 ; en                            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.568      ;
; -1.597 ; en                            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 2.469      ;
; -1.583 ; en                            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.538      ;
; -1.583 ; en                            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.538      ;
; -1.583 ; en                            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.538      ;
; -1.583 ; en                            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.538      ;
; -1.583 ; en                            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.538      ;
; -1.459 ; reset                         ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 3.233      ;
; -1.438 ; reset                         ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.261      ; 3.129      ;
; -1.432 ; reset                         ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 3.206      ;
; -1.432 ; reset                         ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 3.206      ;
; -1.432 ; reset                         ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 3.206      ;
; -1.432 ; reset                         ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 3.206      ;
; -1.432 ; reset                         ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 3.206      ;
; -1.295 ; count[2]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 2.167      ;
; -1.268 ; count[1]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 2.140      ;
; -1.230 ; count[3]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 2.102      ;
; -1.222 ; en                            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.035     ; 2.174      ;
; -1.218 ; en                            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.035     ; 2.170      ;
; -1.208 ; en                            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.035     ; 2.160      ;
; -1.150 ; count[0]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 2.022      ;
; -1.146 ; count[3]~13                   ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.175     ; 1.901      ;
; -1.143 ; reset                         ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 2.914      ;
; -1.134 ; count[2]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.089      ;
; -1.121 ; count[2]~9                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.175     ; 1.876      ;
; -1.120 ; en                            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.035     ; 2.072      ;
; -1.119 ; en                            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.035     ; 2.071      ;
; -1.118 ; count[2]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 1.990      ;
; -1.107 ; count[1]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.062      ;
; -1.104 ; count[2]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.059      ;
; -1.104 ; count[2]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.059      ;
; -1.104 ; count[2]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.059      ;
; -1.104 ; count[2]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.059      ;
; -1.104 ; count[2]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.059      ;
; -1.098 ; reset                         ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 2.869      ;
; -1.095 ; count[1]~5                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.172     ; 1.853      ;
; -1.091 ; count[1]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 1.963      ;
; -1.087 ; reset                         ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 2.858      ;
; -1.079 ; reset                         ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 2.850      ;
; -1.077 ; count[1]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.032      ;
; -1.077 ; count[1]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.032      ;
; -1.077 ; count[1]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.032      ;
; -1.077 ; count[1]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.032      ;
; -1.077 ; count[1]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.032      ;
; -1.069 ; count[3]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 2.024      ;
; -1.062 ; count[0]~1                    ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.175     ; 1.817      ;
; -1.056 ; count[4]~_emulated            ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 1.928      ;
; -1.053 ; count[3]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 1.925      ;
; -1.039 ; count[3]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.994      ;
; -1.039 ; count[3]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.994      ;
; -1.039 ; count[3]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.994      ;
; -1.039 ; count[3]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.994      ;
; -1.039 ; count[3]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.994      ;
; -1.034 ; reset                         ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 2.805      ;
; -0.989 ; count[0]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.944      ;
; -0.985 ; count[3]~13                   ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.823      ;
; -0.973 ; count[0]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 1.845      ;
; -0.969 ; count[3]~13                   ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.175     ; 1.724      ;
; -0.963 ; count[4]~17                   ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.176     ; 1.717      ;
; -0.961 ; current_state.s1~_Duplicate_1 ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.071     ; 1.830      ;
; -0.960 ; count[2]~9                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.798      ;
; -0.959 ; count[0]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.914      ;
; -0.959 ; count[0]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.914      ;
; -0.959 ; count[0]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.914      ;
; -0.959 ; count[0]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.914      ;
; -0.959 ; count[0]~_emulated            ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.914      ;
; -0.955 ; count[3]~13                   ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.793      ;
; -0.955 ; count[3]~13                   ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.793      ;
; -0.955 ; count[3]~13                   ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.793      ;
; -0.955 ; count[3]~13                   ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.793      ;
; -0.955 ; count[3]~13                   ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.793      ;
; -0.944 ; count[2]~9                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.175     ; 1.699      ;
; -0.934 ; count[1]~5                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.136     ; 1.775      ;
; -0.932 ; current_state.s2              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.071     ; 1.801      ;
; -0.930 ; count[2]~9                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.768      ;
; -0.930 ; count[2]~9                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.768      ;
; -0.930 ; count[2]~9                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.768      ;
; -0.930 ; count[2]~9                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.768      ;
; -0.930 ; count[2]~9                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.768      ;
; -0.918 ; count[1]~5                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.172     ; 1.676      ;
; -0.904 ; count[1]~5                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.136     ; 1.745      ;
; -0.904 ; count[1]~5                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.136     ; 1.745      ;
; -0.904 ; count[1]~5                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.136     ; 1.745      ;
; -0.904 ; count[1]~5                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.136     ; 1.745      ;
; -0.904 ; count[1]~5                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.136     ; 1.745      ;
; -0.901 ; count[0]~1                    ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.739      ;
; -0.895 ; count[4]~_emulated            ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.850      ;
; -0.885 ; count[0]~1                    ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.175     ; 1.640      ;
; -0.874 ; count[4]~_emulated            ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.068     ; 1.746      ;
; -0.871 ; count[0]~1                    ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.709      ;
; -0.871 ; count[0]~1                    ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.709      ;
; -0.871 ; count[0]~1                    ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.709      ;
; -0.871 ; count[0]~1                    ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.709      ;
; -0.871 ; count[0]~1                    ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.139     ; 1.709      ;
; -0.868 ; count[4]~_emulated            ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.823      ;
; -0.868 ; count[4]~_emulated            ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.823      ;
; -0.868 ; count[4]~_emulated            ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.823      ;
; -0.868 ; count[4]~_emulated            ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; -0.032     ; 1.823      ;
+--------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                      ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node     ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; -1.400 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 0.500        ; 1.397      ; 2.722      ;
; -1.026 ; count[4]~_emulated ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.038      ; 1.479      ;
; -0.893 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 0.500        ; 1.396      ; 2.219      ;
; -0.869 ; count[4]~17        ; count[4]~17 ; reset                                 ; reset       ; 1.000        ; -0.026     ; 1.268      ;
; -0.764 ; reset              ; count[1]~5  ; reset                                 ; reset       ; 0.500        ; 1.394      ; 2.162      ;
; -0.747 ; count[2]~_emulated ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.037      ; 1.204      ;
; -0.716 ; reset              ; count[0]~1  ; reset                                 ; reset       ; 0.500        ; 1.397      ; 2.114      ;
; -0.703 ; reset              ; count[3]~13 ; reset                                 ; reset       ; 0.500        ; 1.396      ; 2.105      ;
; -0.644 ; count[3]~_emulated ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.037      ; 1.177      ;
; -0.626 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 1.000        ; 1.397      ; 2.448      ;
; -0.529 ; count[1]~_emulated ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.035      ; 1.058      ;
; -0.509 ; count[2]~9         ; count[2]~9  ; reset                                 ; reset       ; 1.000        ; -0.026     ; 0.913      ;
; -0.496 ; count[3]~13        ; count[3]~13 ; reset                                 ; reset       ; 1.000        ; -0.026     ; 0.976      ;
; -0.319 ; count[0]~_emulated ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.038      ; 0.848      ;
; -0.292 ; count[1]~5         ; count[1]~5  ; reset                                 ; reset       ; 1.000        ; -0.025     ; 0.771      ;
; -0.168 ; en                 ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.038      ; 0.621      ;
; -0.167 ; count[0]~1         ; count[0]~1  ; reset                                 ; reset       ; 1.000        ; -0.025     ; 0.643      ;
; -0.094 ; en                 ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.038      ; 0.623      ;
; -0.092 ; en                 ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.035      ; 0.621      ;
; -0.077 ; en                 ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.037      ; 0.534      ;
; -0.045 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 1.000        ; 1.396      ; 1.871      ;
; 0.001  ; en                 ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 1.000        ; 0.037      ; 0.532      ;
; 0.057  ; reset              ; count[1]~5  ; reset                                 ; reset       ; 1.000        ; 1.394      ; 1.841      ;
; 0.081  ; reset              ; count[0]~1  ; reset                                 ; reset       ; 1.000        ; 1.397      ; 1.817      ;
; 0.129  ; reset              ; count[3]~13 ; reset                                 ; reset       ; 1.000        ; 1.396      ; 1.773      ;
+--------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                             ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.138 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 2.008      ;
; -1.117 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.987      ;
; -1.113 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.983      ;
; -1.102 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.972      ;
; -1.102 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.972      ;
; -1.094 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.964      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.075 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.051     ; 2.011      ;
; -1.073 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 2.025      ;
; -1.072 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.942      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.064 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.016      ;
; -1.057 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.927      ;
; -1.055 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.035     ; 2.007      ;
; -1.054 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.924      ;
; -1.052 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 2.004      ;
; -1.051 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.070     ; 1.921      ;
; -1.048 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 2.000      ;
; -1.037 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.989      ;
; -1.037 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.989      ;
; -1.036 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.039     ; 1.984      ;
; -1.032 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.039     ; 1.980      ;
; -1.029 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.035     ; 1.981      ;
; -1.024 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|Clk_Div              ; clock        ; clock       ; 1.000        ; -0.086     ; 1.878      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.023 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.975      ;
; -1.021 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.039     ; 1.969      ;
; -1.021 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.039     ; 1.969      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.971      ;
; -1.013 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[17]              ; clock        ; clock       ; 1.000        ; -0.039     ; 1.961      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
; -1.008 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 1.000        ; -0.035     ; 1.960      ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                              ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[0]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[1]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[2]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[3]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[4]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[5]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[6]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[7]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[8]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[9]               ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[10]              ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[11]              ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[12]              ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[13]              ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[14]              ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.152 ; reset                    ; Clock_Divider:cd|cnt[15]              ; reset        ; clock       ; 0.000        ; 1.406      ; 1.378      ;
; -0.078 ; reset                    ; Clock_Divider:cd|cnt[17]              ; reset        ; clock       ; 0.000        ; 1.406      ; 1.452      ;
; -0.075 ; reset                    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset        ; clock       ; 0.000        ; 1.400      ; 1.449      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[16]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[19]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[18]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[23]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[20]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[21]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[22]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[28]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[24]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[25]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[26]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[27]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[31]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[29]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.068 ; reset                    ; Clock_Divider:cd|cnt[30]              ; reset        ; clock       ; 0.000        ; 1.400      ; 1.456      ;
; -0.028 ; reset                    ; Clock_Divider:cd|Clk_Div              ; reset        ; clock       ; 0.000        ; 1.368      ; 1.438      ;
; 0.305  ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.428      ;
; 0.317  ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.436      ;
; 0.450  ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 0.000        ; 0.039      ; 0.573      ;
; 0.454  ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.464  ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[16]              ; clock        ; clock       ; 0.000        ; 0.039      ; 0.587      ;
; 0.465  ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[15]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[18]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[20]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24]              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
+--------+--------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                                                                             ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.188 ; en                            ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.307      ;
; 0.213 ; count[3]~13                   ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 0.290      ;
; 0.244 ; count[2]~9                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 0.321      ;
; 0.295 ; count[4]~17                   ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 0.371      ;
; 0.302 ; current_state.s4~_Duplicate_1 ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.421      ;
; 0.364 ; reset                         ; en                            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.837      ;
; 0.373 ; reset                         ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.846      ;
; 0.385 ; count[1]~5                    ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.035     ; 0.464      ;
; 0.427 ; current_state.s3              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 0.487      ;
; 0.435 ; current_state.s2              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.554      ;
; 0.445 ; current_state.s3              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.564      ;
; 0.448 ; current_state.s1~_Duplicate_1 ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.567      ;
; 0.458 ; reset                         ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.931      ;
; 0.460 ; count[0]~1                    ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 0.536      ;
; 0.462 ; reset                         ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.935      ;
; 0.481 ; reset                         ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.954      ;
; 0.488 ; reset                         ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.961      ;
; 0.582 ; en                            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; en                            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; en                            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.701      ;
; 0.643 ; reset                         ; current_state.s4              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.329      ; 2.060      ;
; 0.656 ; current_state.s5              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.775      ;
; 0.674 ; current_state.s1~_Duplicate_1 ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.793      ;
; 0.700 ; current_state.s2              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 0.760      ;
; 0.706 ; reset                         ; current_state.s1~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 2.182      ;
; 0.747 ; current_state.s2              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.866      ;
; 0.750 ; reset                         ; current_state.s2              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 2.226      ;
; 0.750 ; reset                         ; current_state.s3              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 2.226      ;
; 0.750 ; reset                         ; current_state.s4~_Duplicate_1 ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 2.226      ;
; 0.750 ; reset                         ; current_state.s5              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 2.226      ;
; 0.750 ; reset                         ; current_state.s0              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 2.226      ;
; 0.769 ; count[4]~17                   ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 0.845      ;
; 0.771 ; count[4]~17                   ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 0.847      ;
; 0.777 ; count[4]~17                   ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 0.853      ;
; 0.780 ; count[4]~17                   ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 0.856      ;
; 0.793 ; current_state.s2              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.912      ;
; 0.793 ; current_state.s2              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.912      ;
; 0.793 ; current_state.s2              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.912      ;
; 0.793 ; current_state.s2              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.912      ;
; 0.815 ; current_state.s1~_Duplicate_1 ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 0.875      ;
; 0.847 ; reset                         ; current_state.s1              ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.329      ; 2.264      ;
; 0.858 ; en                            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.977      ;
; 0.858 ; en                            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.977      ;
; 0.858 ; current_state.s3              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 0.977      ;
; 0.871 ; current_state.s1~_Duplicate_1 ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.032      ; 0.987      ;
; 0.877 ; current_state.s4~_Duplicate_1 ; en                            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.032      ; 0.993      ;
; 0.888 ; current_state.s2              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 0.948      ;
; 0.904 ; count[4]~_emulated            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.023      ;
; 0.906 ; count[4]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.025      ;
; 0.911 ; count[4]~_emulated            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.030      ;
; 0.912 ; count[4]~_emulated            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.031      ;
; 0.915 ; count[4]~_emulated            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.034      ;
; 0.915 ; current_state.s0              ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 0.975      ;
; 0.927 ; count[1]~5                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.035     ; 1.006      ;
; 0.962 ; count[1]~5                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.035     ; 1.041      ;
; 0.968 ; count[0]~1                    ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 1.044      ;
; 0.977 ; count[0]~1                    ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 1.053      ;
; 0.978 ; current_state.s0              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.097      ;
; 0.986 ; count[1]~_emulated            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.105      ;
; 0.993 ; current_state.s5              ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.112      ;
; 0.999 ; current_state.s3              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 1.059      ;
; 1.000 ; count[1]~5                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.035     ; 1.079      ;
; 1.002 ; current_state.s4~_Duplicate_1 ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 1.062      ;
; 1.003 ; count[0]~1                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 1.079      ;
; 1.022 ; current_state.s0              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.141      ;
; 1.022 ; current_state.s0              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.141      ;
; 1.022 ; current_state.s0              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.141      ;
; 1.022 ; current_state.s0              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.141      ;
; 1.022 ; current_state.s0              ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.141      ;
; 1.034 ; count[2]~9                    ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 1.111      ;
; 1.041 ; count[0]~1                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.038     ; 1.117      ;
; 1.049 ; current_state.s4~_Duplicate_1 ; current_state.s1~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.168      ;
; 1.062 ; count[1]~5                    ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.035     ; 1.141      ;
; 1.067 ; count[3]~13                   ; count[4]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 1.144      ;
; 1.072 ; count[2]~9                    ; count[3]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 1.149      ;
; 1.073 ; count[3]~13                   ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 1.150      ;
; 1.074 ; count[3]~13                   ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 1.151      ;
; 1.074 ; count[0]~_emulated            ; count[0]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.193      ;
; 1.078 ; count[3]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.197      ;
; 1.082 ; current_state.s1~_Duplicate_1 ; current_state.s4              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 1.142      ;
; 1.092 ; current_state.s3              ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.211      ;
; 1.092 ; current_state.s3              ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.211      ;
; 1.092 ; current_state.s3              ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.211      ;
; 1.092 ; current_state.s3              ; current_state.s5              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.211      ;
; 1.095 ; current_state.s4~_Duplicate_1 ; current_state.s3              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.214      ;
; 1.095 ; current_state.s4~_Duplicate_1 ; current_state.s2              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.214      ;
; 1.095 ; current_state.s4~_Duplicate_1 ; current_state.s0              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.214      ;
; 1.095 ; current_state.s4~_Duplicate_1 ; current_state.s4~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.214      ;
; 1.099 ; count[0]~_emulated            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.218      ;
; 1.102 ; count[2]~_emulated            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.221      ;
; 1.108 ; count[0]~_emulated            ; count[1]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.227      ;
; 1.119 ; current_state.s0              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 1.179      ;
; 1.123 ; count[1]~_emulated            ; count[2]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.242      ;
; 1.127 ; current_state.s5              ; current_state.s1              ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.002      ; 1.187      ;
; 1.132 ; count[3]~13                   ; count[2]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 1.209      ;
; 1.134 ; count[0]~_emulated            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.253      ;
; 1.138 ; count[2]~9                    ; count[1]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 1.215      ;
; 1.139 ; count[2]~9                    ; count[0]~_emulated            ; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; -0.037     ; 1.216      ;
; 1.158 ; count[1]~_emulated            ; count[4]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.277      ;
; 1.172 ; count[0]~_emulated            ; count[3]~_emulated            ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 0.035      ; 1.291      ;
+-------+-------------------------------+-------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                      ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node     ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+
; 0.209 ; reset              ; count[3]~13 ; reset                                 ; reset       ; 0.000        ; 1.436      ; 1.645      ;
; 0.252 ; reset              ; count[0]~1  ; reset                                 ; reset       ; 0.000        ; 1.436      ; 1.688      ;
; 0.296 ; reset              ; count[1]~5  ; reset                                 ; reset       ; 0.000        ; 1.433      ; 1.729      ;
; 0.301 ; en                 ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.142      ; 0.473      ;
; 0.301 ; en                 ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.142      ; 0.473      ;
; 0.309 ; reset              ; count[2]~9  ; reset                                 ; reset       ; 0.000        ; 1.436      ; 1.745      ;
; 0.376 ; en                 ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.143      ; 0.549      ;
; 0.377 ; en                 ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.142      ; 0.549      ;
; 0.380 ; en                 ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.139      ; 0.549      ;
; 0.543 ; count[0]~1         ; count[0]~1  ; reset                                 ; reset       ; 0.000        ; 0.025      ; 0.568      ;
; 0.570 ; count[0]~_emulated ; count[0]~1  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.142      ; 0.742      ;
; 0.642 ; count[1]~5         ; count[1]~5  ; reset                                 ; reset       ; 0.000        ; 0.025      ; 0.667      ;
; 0.734 ; count[1]~_emulated ; count[1]~5  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.139      ; 0.903      ;
; 0.765 ; count[2]~9         ; count[2]~9  ; reset                                 ; reset       ; 0.000        ; 0.026      ; 0.791      ;
; 0.780 ; reset              ; count[4]~17 ; reset                                 ; reset       ; 0.000        ; 1.437      ; 2.217      ;
; 0.809 ; count[3]~13        ; count[3]~13 ; reset                                 ; reset       ; 0.000        ; 0.026      ; 0.835      ;
; 0.824 ; count[3]~_emulated ; count[3]~13 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.142      ; 0.996      ;
; 0.859 ; count[2]~_emulated ; count[2]~9  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.142      ; 1.031      ;
; 1.030 ; reset              ; count[3]~13 ; reset                                 ; reset       ; -0.500       ; 1.436      ; 1.986      ;
; 1.069 ; count[4]~17        ; count[4]~17 ; reset                                 ; reset       ; 0.000        ; 0.026      ; 1.095      ;
; 1.081 ; reset              ; count[1]~5  ; reset                                 ; reset       ; -0.500       ; 1.433      ; 2.034      ;
; 1.081 ; reset              ; count[0]~1  ; reset                                 ; reset       ; -0.500       ; 1.436      ; 2.037      ;
; 1.100 ; count[4]~_emulated ; count[4]~17 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset       ; 0.000        ; 0.143      ; 1.273      ;
; 1.119 ; reset              ; count[2]~9  ; reset                                 ; reset       ; -0.500       ; 1.436      ; 2.075      ;
; 1.592 ; reset              ; count[4]~17 ; reset                                 ; reset       ; -0.500       ; 1.437      ; 2.549      ;
+-------+--------------------+-------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                             ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -0.397 ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.261      ; 2.088      ;
; -0.397 ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.261      ; 2.088      ;
; -0.396 ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 2.167      ;
; -0.396 ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 2.167      ;
; -0.157 ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 1.931      ;
; -0.157 ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 1.931      ;
; -0.157 ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 1.931      ;
; -0.157 ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 1.931      ;
; -0.157 ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 1.931      ;
; -0.157 ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.297      ; 1.931      ;
; -0.156 ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 1.927      ;
; -0.156 ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 1.927      ;
; -0.156 ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.500        ; 1.294      ; 1.927      ;
; 0.509  ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.261      ; 1.682      ;
; 0.509  ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.261      ; 1.682      ;
; 0.517  ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.294      ; 1.754      ;
; 0.517  ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.294      ; 1.754      ;
; 0.725  ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.294      ; 1.546      ;
; 0.725  ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.294      ; 1.546      ;
; 0.725  ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.297      ; 1.549      ;
; 0.725  ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.297      ; 1.549      ;
; 0.725  ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.297      ; 1.549      ;
; 0.725  ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.297      ; 1.549      ;
; 0.725  ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.297      ; 1.549      ;
; 0.725  ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.297      ; 1.549      ;
; 0.725  ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.000        ; 1.294      ; 1.546      ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                              ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -0.003 ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.470      ;
; -0.003 ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.470      ;
; -0.003 ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 1.473      ;
; -0.003 ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 1.473      ;
; -0.003 ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 1.473      ;
; -0.003 ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 1.473      ;
; -0.003 ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 1.473      ;
; -0.003 ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.362      ; 1.473      ;
; -0.003 ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.470      ;
; 0.197  ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.670      ;
; 0.197  ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.359      ; 1.670      ;
; 0.222  ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.329      ; 1.639      ;
; 0.222  ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 0.000        ; 1.329      ; 1.639      ;
; 0.884  ; reset     ; count[1]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.359      ; 1.857      ;
; 0.884  ; reset     ; count[4]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.359      ; 1.857      ;
; 0.884  ; reset     ; count[0]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.359      ; 1.857      ;
; 0.885  ; reset     ; current_state.s2              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.362      ; 1.861      ;
; 0.885  ; reset     ; current_state.s3              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.362      ; 1.861      ;
; 0.885  ; reset     ; current_state.s4~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.362      ; 1.861      ;
; 0.885  ; reset     ; current_state.s5              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.362      ; 1.861      ;
; 0.885  ; reset     ; current_state.s0              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.362      ; 1.861      ;
; 0.885  ; reset     ; current_state.s1~_Duplicate_1 ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.362      ; 1.861      ;
; 1.115  ; reset     ; count[3]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.359      ; 2.088      ;
; 1.115  ; reset     ; count[2]~_emulated            ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.359      ; 2.088      ;
; 1.128  ; reset     ; current_state.s1              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.329      ; 2.045      ;
; 1.128  ; reset     ; current_state.s4              ; reset        ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.500       ; 1.329      ; 2.045      ;
+--------+-----------+-------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[22]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[23]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[24]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[25]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[26]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[27]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[28]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[29]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[30]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[31]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[9]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[0]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[10]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[11]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[12]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[13]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[14]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[15]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[17]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[1]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[2]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[3]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[4]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[5]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[6]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[7]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[8]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[9]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[16]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[18]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[19]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[20]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[21]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[22]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[23]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[24]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[25]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[26]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[27]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[28]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[29]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[30]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[31]              ;
; -0.050 ; 0.105        ; 0.155          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o                         ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div~_Duplicate_1|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[0]|clk                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[10]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[11]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[12]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[13]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[14]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[15]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[16]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[17]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[18]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[19]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[1]|clk                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[20]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[21]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[22]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[23]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[24]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[25]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[26]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[27]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[28]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[29]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[2]|clk                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[30]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[31]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[3]|clk                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[4]|clk                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[5]|clk                         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                       ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[0]~1|datac            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[1]~5|datac            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[2]~9|datac            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[4]~17|datac           ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[3]~13|datac           ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[0]~1                  ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[1]~5                  ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[2]~9                  ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[4]~17                 ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; count[3]~13                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i               ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|outclk   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o               ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[0]~1                  ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[1]~5                  ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[2]~9                  ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[3]~13                 ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[4]~17                 ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[0]~1|datac            ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[1]~5|datac            ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[2]~9|datac            ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[3]~13|datac           ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; reset ; Rise       ; count[4]~17|datac           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div~_Duplicate_1'                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.269  ; 0.424        ; 0.155          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; 0.269  ; 0.424        ; 0.155          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated                ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated                ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated                ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated                ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated                ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0                  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2                  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3                  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5                  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en                                ;
; 0.417  ; 0.567        ; 0.150          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1                  ;
; 0.417  ; 0.567        ; 0.150          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1|clk              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1|clk ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1|clk ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5|clk              ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en|clk                            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|inclk[0]       ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~_Duplicate_1|q         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~_Duplicate_1|q         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|inclk[0]       ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; cd|Clk_Div~clkctrl|outclk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[0]~_emulated|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[1]~_emulated|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[2]~_emulated|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[3]~_emulated|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; count[4]~_emulated|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s0|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1~_Duplicate_1|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s2|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s3|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4~_Duplicate_1|clk ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s5|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; en|clk                            ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s1|clk              ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Rise       ; current_state.s4|clk              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; enable    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.418 ; 3.104 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 1.770 ; 2.090 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; clock                                 ; 0.209 ; 0.578 ; Rise       ; clock                                 ;
; reset     ; reset                                 ; 1.606 ; 1.880 ; Rise       ; reset                                 ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; enable    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.602 ; -1.166 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.394 ; -0.725 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; clock                                 ; 0.112  ; -0.224 ; Rise       ; clock                                 ;
; reset     ; reset                                 ; -0.209 ; -0.550 ; Rise       ; reset                                 ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; out_count[*]  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.018 ; 4.109 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.008 ; 4.098 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.992 ; 4.090 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.869 ; 3.978 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.854 ; 3.963 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.018 ; 4.109 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.678 ; 3.654 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.993 ; 2.965 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.583 ; 3.654 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.678 ; 3.611 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.671 ; 3.624 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.993 ; 2.965 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.548 ; 3.595 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.671 ; 3.624 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; clk_div_sig   ; clock                                 ; 3.032 ; 3.004 ; Rise       ; clock                                 ;
; out_count[*]  ; reset                                 ; 3.475 ; 3.519 ; Rise       ; reset                                 ;
;  out_count[0] ; reset                                 ; 3.474 ; 3.437 ; Rise       ; reset                                 ;
;  out_count[1] ; reset                                 ; 3.378 ; 3.371 ; Rise       ; reset                                 ;
;  out_count[2] ; reset                                 ; 3.443 ; 3.461 ; Rise       ; reset                                 ;
;  out_count[3] ; reset                                 ; 3.475 ; 3.519 ; Rise       ; reset                                 ;
;  out_count[4] ; reset                                 ; 3.450 ; 3.418 ; Rise       ; reset                                 ;
; out_count[*]  ; reset                                 ; 3.474 ; 3.437 ; Fall       ; reset                                 ;
;  out_count[0] ; reset                                 ; 3.474 ; 3.437 ; Fall       ; reset                                 ;
;  out_count[1] ; reset                                 ; 3.314 ; 3.329 ; Fall       ; reset                                 ;
;  out_count[2] ; reset                                 ; 3.291 ; 3.331 ; Fall       ; reset                                 ;
;  out_count[3] ; reset                                 ; 3.191 ; 3.212 ; Fall       ; reset                                 ;
;  out_count[4] ; reset                                 ; 3.450 ; 3.418 ; Fall       ; reset                                 ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; out_count[*]  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.396 ; 3.400 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.401 ; 3.400 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.434 ; 3.422 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.498 ; 3.510 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.459 ; 3.491 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.396 ; 3.400 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.921 ; 2.893 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.921 ; 2.893 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.483 ; 3.420 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.342 ; 3.330 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.921 ; 2.893 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.921 ; 2.893 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.314 ; 3.366 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.328 ; 3.352 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; clk_div_sig   ; clock                                 ; 2.976 ; 2.948 ; Rise       ; clock                                 ;
; out_count[*]  ; reset                                 ; 2.814 ; 2.840 ; Rise       ; reset                                 ;
;  out_count[0] ; reset                                 ; 3.053 ; 3.071 ; Rise       ; reset                                 ;
;  out_count[1] ; reset                                 ; 2.966 ; 2.962 ; Rise       ; reset                                 ;
;  out_count[2] ; reset                                 ; 2.918 ; 2.938 ; Rise       ; reset                                 ;
;  out_count[3] ; reset                                 ; 2.814 ; 2.840 ; Rise       ; reset                                 ;
;  out_count[4] ; reset                                 ; 3.046 ; 3.069 ; Rise       ; reset                                 ;
; out_count[*]  ; reset                                 ; 2.814 ; 2.840 ; Fall       ; reset                                 ;
;  out_count[0] ; reset                                 ; 3.053 ; 3.071 ; Fall       ; reset                                 ;
;  out_count[1] ; reset                                 ; 2.966 ; 2.962 ; Fall       ; reset                                 ;
;  out_count[2] ; reset                                 ; 2.918 ; 2.938 ; Fall       ; reset                                 ;
;  out_count[3] ; reset                                 ; 2.814 ; 2.840 ; Fall       ; reset                                 ;
;  out_count[4] ; reset                                 ; 3.046 ; 3.069 ; Fall       ; reset                                 ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+----------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                  ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                       ; -3.960   ; -0.152 ; -0.531   ; -0.003  ; -3.000              ;
;  Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -3.960   ; 0.188  ; -0.531   ; -0.003  ; -1.000              ;
;  clock                                 ; -2.809   ; -0.152 ; N/A      ; N/A     ; -3.000              ;
;  reset                                 ; -2.518   ; 0.209  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                        ; -146.274 ; -3.633 ; -2.996   ; -0.027  ; -55.882             ;
;  Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -45.015  ; 0.000  ; -2.996   ; -0.027  ; -14.000             ;
;  clock                                 ; -91.660  ; -3.633 ; N/A      ; N/A     ; -38.882             ;
;  reset                                 ; -9.599   ; 0.000  ; N/A      ; N/A     ; -3.000              ;
+----------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+
; enable    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.445 ; 4.945 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.178 ; 3.323 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; clock                                 ; 0.458 ; 0.633 ; Rise       ; clock                                 ;
; reset     ; reset                                 ; 2.744 ; 2.851 ; Rise       ; reset                                 ;
+-----------+---------------------------------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+
; enable    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.602 ; -1.166 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; -0.394 ; -0.725 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; reset     ; clock                                 ; 0.112  ; -0.081 ; Rise       ; clock                                 ;
; reset     ; reset                                 ; -0.209 ; -0.550 ; Rise       ; reset                                 ;
+-----------+---------------------------------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; out_count[*]  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.804 ; 6.842 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.776 ; 6.822 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.783 ; 6.831 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.517 ; 6.617 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.487 ; 6.587 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.804 ; 6.842 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.058 ; 6.040 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.883 ; 4.850 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.993 ; 6.037 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.058 ; 6.040 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.101 ; 5.996 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 4.883 ; 4.850 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 5.893 ; 5.946 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 6.101 ; 5.996 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; clk_div_sig   ; clock                                 ; 4.947 ; 4.914 ; Rise       ; clock                                 ;
; out_count[*]  ; reset                                 ; 5.779 ; 5.805 ; Rise       ; reset                                 ;
;  out_count[0] ; reset                                 ; 5.640 ; 5.604 ; Rise       ; reset                                 ;
;  out_count[1] ; reset                                 ; 5.611 ; 5.566 ; Rise       ; reset                                 ;
;  out_count[2] ; reset                                 ; 5.712 ; 5.690 ; Rise       ; reset                                 ;
;  out_count[3] ; reset                                 ; 5.779 ; 5.805 ; Rise       ; reset                                 ;
;  out_count[4] ; reset                                 ; 5.624 ; 5.590 ; Rise       ; reset                                 ;
; out_count[*]  ; reset                                 ; 5.267 ; 5.189 ; Fall       ; reset                                 ;
;  out_count[0] ; reset                                 ; 5.258 ; 5.178 ; Fall       ; reset                                 ;
;  out_count[1] ; reset                                 ; 5.059 ; 5.053 ; Fall       ; reset                                 ;
;  out_count[2] ; reset                                 ; 4.941 ; 4.958 ; Fall       ; reset                                 ;
;  out_count[3] ; reset                                 ; 4.783 ; 4.769 ; Fall       ; reset                                 ;
;  out_count[4] ; reset                                 ; 5.267 ; 5.189 ; Fall       ; reset                                 ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+
; out_count[*]  ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.396 ; 3.400 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.401 ; 3.400 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.434 ; 3.422 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.498 ; 3.510 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.459 ; 3.491 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.396 ; 3.400 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.921 ; 2.893 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.921 ; 2.893 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.483 ; 3.420 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.342 ; 3.330 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.921 ; 2.893 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 2.921 ; 2.893 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.314 ; 3.366 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 3.328 ; 3.352 ; Rise       ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ;
; clk_div_sig   ; clock                                 ; 2.976 ; 2.948 ; Rise       ; clock                                 ;
; out_count[*]  ; reset                                 ; 2.814 ; 2.840 ; Rise       ; reset                                 ;
;  out_count[0] ; reset                                 ; 3.053 ; 3.071 ; Rise       ; reset                                 ;
;  out_count[1] ; reset                                 ; 2.966 ; 2.962 ; Rise       ; reset                                 ;
;  out_count[2] ; reset                                 ; 2.918 ; 2.938 ; Rise       ; reset                                 ;
;  out_count[3] ; reset                                 ; 2.814 ; 2.840 ; Rise       ; reset                                 ;
;  out_count[4] ; reset                                 ; 3.046 ; 3.069 ; Rise       ; reset                                 ;
; out_count[*]  ; reset                                 ; 2.814 ; 2.840 ; Fall       ; reset                                 ;
;  out_count[0] ; reset                                 ; 3.053 ; 3.071 ; Fall       ; reset                                 ;
;  out_count[1] ; reset                                 ; 2.966 ; 2.962 ; Fall       ; reset                                 ;
;  out_count[2] ; reset                                 ; 2.918 ; 2.938 ; Fall       ; reset                                 ;
;  out_count[3] ; reset                                 ; 2.814 ; 2.840 ; Fall       ; reset                                 ;
;  out_count[4] ; reset                                 ; 3.046 ; 3.069 ; Fall       ; reset                                 ;
+---------------+---------------------------------------+-------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_div_sig   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1_RAG[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1_RAG[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1_RAG[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r2_RAG[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r2_RAG[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r2_RAG[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; road_1_sensor           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; road_2_sensor           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div_sig   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_count[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_count[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_count[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_count[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_count[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div_sig   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_count[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_count[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_count[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_count[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_count[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r1_RAG[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r1_RAG[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r1_RAG[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r2_RAG[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r2_RAG[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; r2_RAG[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clock                                 ; clock                                 ; 1616     ; 0        ; 0        ; 0        ;
; reset                                 ; clock                                 ; 34       ; 34       ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 507      ; 0        ; 0        ; 0        ;
; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 406      ; 201      ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset                                 ; 10       ; 0        ; 0        ; 0        ;
; reset                                 ; reset                                 ; 10       ; 5        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clock                                 ; clock                                 ; 1616     ; 0        ; 0        ; 0        ;
; reset                                 ; clock                                 ; 34       ; 34       ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 507      ; 0        ; 0        ; 0        ;
; reset                                 ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 406      ; 201      ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; reset                                 ; 10       ; 0        ; 0        ; 0        ;
; reset                                 ; reset                                 ; 10       ; 5        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                             ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; reset      ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 13       ; 13       ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                              ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; reset      ; Clock_Divider:cd|Clk_Div~_Duplicate_1 ; 13       ; 13       ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Mar 25 23:13:27 2019
Info: Command: quartus_sta Traffic_Light -c Traffic_Light
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Traffic_Light.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name Clock_Divider:cd|Clk_Div~_Duplicate_1 Clock_Divider:cd|Clk_Div~_Duplicate_1
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count[4]~18|combout"
    Warning (332126): Node "count~34|dataa"
    Warning (332126): Node "count~34|combout"
    Warning (332126): Node "count[4]~18|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count[1]~6|combout"
    Warning (332126): Node "count~31|datab"
    Warning (332126): Node "count~31|combout"
    Warning (332126): Node "count[1]~6|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count[3]~14|combout"
    Warning (332126): Node "count~33|datab"
    Warning (332126): Node "count~33|combout"
    Warning (332126): Node "count[3]~14|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count~32|combout"
    Warning (332126): Node "count[2]~10|dataa"
    Warning (332126): Node "count[2]~10|combout"
    Warning (332126): Node "count~32|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count[0]~2|combout"
    Warning (332126): Node "count~30|datac"
    Warning (332126): Node "count~30|combout"
    Warning (332126): Node "count[0]~2|dataa"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.960
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.960             -45.015 Clock_Divider:cd|Clk_Div~_Duplicate_1 
    Info (332119):    -2.809             -91.660 clock 
    Info (332119):    -2.518              -9.599 reset 
Info (332146): Worst-case hold slack is -0.142
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.142              -2.536 clock 
    Info (332119):     0.359               0.000 Clock_Divider:cd|Clk_Div~_Duplicate_1 
    Info (332119):     0.437               0.000 reset 
Info (332146): Worst-case recovery slack is -0.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.531              -2.842 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info (332146): Worst-case removal slack is 0.014
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.014               0.000 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.000             -14.000 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.463
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.463             -39.066 Clock_Divider:cd|Clk_Div~_Duplicate_1 
    Info (332119):    -2.467             -80.480 clock 
    Info (332119):    -2.194              -7.946 reset 
Info (332146): Worst-case hold slack is -0.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.119              -2.004 clock 
    Info (332119):     0.313               0.000 Clock_Divider:cd|Clk_Div~_Duplicate_1 
    Info (332119):     0.403               0.000 reset 
Info (332146): Worst-case recovery slack is -0.501
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.501              -2.768 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info (332146): Worst-case removal slack is 0.067
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.067               0.000 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.000             -14.000 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.774
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.774             -19.292 Clock_Divider:cd|Clk_Div~_Duplicate_1 
    Info (332119):    -1.400              -4.476 reset 
    Info (332119):    -1.138             -35.192 clock 
Info (332146): Worst-case hold slack is -0.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.152              -3.633 clock 
    Info (332119):     0.188               0.000 Clock_Divider:cd|Clk_Div~_Duplicate_1 
    Info (332119):     0.209               0.000 reset 
Info (332146): Worst-case recovery slack is -0.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.397              -2.996 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info (332146): Worst-case removal slack is -0.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.003              -0.027 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.882 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.000             -14.000 Clock_Divider:cd|Clk_Div~_Duplicate_1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 4639 megabytes
    Info: Processing ended: Mon Mar 25 23:13:31 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


