---
title: "RV32I-APB Day-3"
date: "2025-09-02"
thumbnail: "../../../assets/img/CPU/APB/image.png"
---

## 🟦 Verilog vs SystemVerilog 비교

| 구분 | Verilog | SystemVerilog |
|------|----------|----------------|
| OOP(객체지향) | X | O |
| 데이터 타입 | **H/W** 중심 | **S/W** 중심 |
| InterFace | X | **SW <=> HW 연결** (DUT와 검증용 SW를 연결해주는 것들)|
| Randomization  | randome(제한적)  | 각 변수에 **random** 생성과 **constraint** 가능 -> coner case 생성 |

---
Verification(S/W -> SystemVerilog) <-> DUT(Verilog, SystemVerilog, VHDL) 
![alt text](<../../../assets/img/CPU/APB3/스크린샷 2025-09-02 095856.png>)

### System Verilog Data Type

| 구분 | 상태 | 타입 | 비트 수 | 비고 |
|------|------|------|---------|------|
| **Vector 타입** | 4-state | `logic`, `reg`, `wire` | 사용자 정의 (N비트) | 값: 0, 1, x, z |
|                  | 2-state | `bit` | 사용자 정의 (N비트) | 값: 0, 1 |
| **Integer 타입** | 4-state | `integer` | 32비트 | 값: 0, 1, x, z |
|                  | 2-state | `byte` | 8비트  | 값: 0, 1 |
|                  | 2-state | `shortint` | 16비트 | 값: 0, 1 |
|                  | 2-state | `int` | 32비트 | 값: 0, 1 |
|                  | 2-state | `longint` | 64비트 | 값: 0, 1 |

## 배열
**고정 길이 배열**(Fixed-size array) C언어 배열과 비슷하다

**Run Time**에 배열 크기 변경할 수 없다

- bit arr[8]
- byte arr2[4]
- int arr3[16]

**동적 배열**(Dynamic Array)
**Run Time**에 배열 크기 변경할 수 있다.
- bit arr[]; arr = new[8]; ...
- byte arr2[]; arr2 = new[4];
- int arr3[]; arr3 = new[16];
  
![alt text](<../../../assets/img/CPU/APB3/스크린샷 2025-09-02 103336.png>)

## Queue
![alt text](<../../../assets/img/CPU/APB3/스크린샷 2025-09-02 104756.png>)

## Test Bench -> UVM 구조의 System Verilog 검증
**<Simple 구조>**
 ![alt text](<../../../assets/img/CPU/APB3/스크린샷 2025-09-02 105753.png>)
Stimulaus -> 입력 데이터