# Описание работы модуля Scrembler

![Описание работы модуля Scrembler](https://github.com/CASartemm/LDPC/blob/main/images/skr1.png?raw=true)

### Цель разработки :
 Реализация  модуля выполняющего скремблирование входного потока данных длинной 768 бит . 
Данные получены до обработки matlab и после , для сравнения результатов .
Поток  данных с s_axis_tdata  разделяется на четные и нечетные с помощью сигнала “separation” 
Псевдослучайную последовательность генерируют два сдвиговых регистра . 
Имеется изначальное состояние регистров : 

reg [14:0] shift_reg_a = 15'b100101010101111; // Регистр А для четных данных
reg [14:0] shift_reg_b = 15'b000111000111000; // Регистр B для нечетных данных
 14 и 12 биты делают XOR между собой ,после регистр сдвигается . 
 результат делает XOR с входным битом , так проходит бит за такт ,
после вычислений поток  бит сразу же объединяется в один вектор бит и выдается на m_axis_tdata.
Важно подметить что в коде XOR делают 2 и 0  биты , так как используется обратная индексация регистров  - [14:0] 

# Описание симуляции

![Описание симуляции](https://github.com/CASartemm/LDPC/blob/main/images/skr2.png?raw=true)