<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü§∂ üí¨ üßíüèΩ Wie der Computer in Hayabusa-2 funktioniert, der eine Bombe auf Ryuga abgeworfen hat. Und Fotos seiner Entwickler üôåüèæ üíÉüèª üíÉüèΩ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Neulich warf die japanische Automatikstation Hayabusa-2 eine Bombe auf den Asteroiden Ryugu . Das Raumschiff wird von einem strahlungsstabilen HR5000-...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Wie der Computer in Hayabusa-2 funktioniert, der eine Bombe auf Ryuga abgeworfen hat. Und Fotos seiner Entwickler</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/447324/">  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Neulich warf</a> die <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">japanische Automatikstation Hayabusa-2 eine Bombe auf den Asteroiden Ryugu</a> .  Das Raumschiff wird von einem strahlungsstabilen HR5000-Chipsystem (JAXA2010 / 101) mit einem 64-Bit-MIPS-5Kf-Prozessorkern gesteuert.  Auf dem Bordcomputer wird das Echtzeitbetriebssystem uITRON ausgef√ºhrt, eines aus der TRON-Standard-RTOS-Familie, das in den 1980er Jahren in Japan erschien <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">und einen separaten Beitrag verdient</a> . <br><br>  In diesem Hinweis werde ich kurz beschreiben, was im HR5000 SoC und seinem Prozessorkern enthalten ist. Ich werde Fotos von zwei der wichtigsten Entwickler der MIPS 4K- und 5K-Leitungen zeigen und auch erkl√§ren, wie Sie mit dem ‚ÄûNachkommen eines j√ºngeren Bruders‚Äú dieses Computers zu Hause auf dem FPGA spielen k√∂nnen. Der 32-Bit-MIPS microAptiv UP-Kernel, dessen Code in der Verilog-Hardwarebeschreibungssprache auf MIPS 4KEc basierte. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5fa/02a/94a/5fa02a94a100a6e139fe53bfb77f4cc5.png"><br><a name="habracut"></a><br>  Die japanische Luft- und Raumfahrtagentur JAXA hat den MIPS 5Kf-Prozessorkern von MIPS Technologies, einem amerikanischen Unternehmen, lizenziert.  Dies geschah bereits in den 2000er Jahren.  Die Gruppe, die diesen Kern entwickelt hat, existiert seit 40 Jahren in verschiedenen Konfigurationen: <br><br><ol><li>  Erstens war MIPS 1978-1984 ein Projekt in Stanford, das von John Hennessey geleitet wurde.  Nach dem Erfolg dieses Projekts wurde Hennessey Autor des ber√ºhmtesten Lehrbuchs √ºber Computerarchitektur und irgendwann Pr√§sident von Stanford. </li><li>  Dann, im Jahr 1984, wurde MIPS ein Handelsunternehmen - MIPS Computer Systems.  Im selben Jahr wurde auch ARM kommerzialisiert.  1991 ver√∂ffentlichte MIPS den weltweit ersten 64-Bit-Mikroprozessor - MIPS R4000. </li><li>  Danach wurde MIPS von Silicon Graphics √ºbernommen und in den 1990er Jahren in Grafikstationen verwendet, in denen die ersten Filme mit realistischen Grafiken in Hollywood (Jurassic Park) gedreht wurden. </li><li>  In den 2000er Jahren trennte sich die Gruppe von MIPS Technologies und entwarf insbesondere einen Prozessor f√ºr JAXA.  MIPS hatte seinen Hauptsitz in Kalifornien, einige der MIPS 5Kf-Entwickler befanden sich bei MIPS Europe <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">in Kopenhagen.</a> </li><li>  Im Jahr 2012 wurde MIPS Technologies von der britischen Firma Imagination Technologies gekauft, die als GPU-Entwickler im fr√ºhen Apple iPhone ber√ºhmt wurde. </li><li>  Im Jahr 2017 warf Apple Imagination und nach einigen St√∂rungen die Technologie und einen Teil der MIPS-Gruppe in Wave Computing, ein Startup, das einen Chip zur Beschleunigung neuronaler Netze entwickelt. </li><li>  Der Wave Computing-Chip ist eine Kombination aus einem Cluster von 64-Bit-MIPS I6500-Prozessoren, einem Matrixmultiplikator basierend auf einem systolischen Array a la Google TPU und einem Datenprozessorprozessor basierend auf einem Ger√§t mit einer grobk√∂rnigen rekonfigurierbaren Architektur - CGRA )  Klassische Prozessoren im I6500-Cluster laden den Matrixmultiplikator und den Datenstromprozessor, der Matrixmultiplikator stellt die Rechendichte bereit, und der Taskdatenstromprozessor befindet sich in der Mitte zwischen den klassischen Prozessoren und dem Matrixmultiplikator - er ist flexibler als der Multiplikator und produktiver als die klassische CPU. </li></ol><br>  Also machte ich ein Foto mit einem der beiden Hauptentwickler der MIPS 4K- und 5K-Linie - Larry Hudepohl, Larry Huedepol (rechts in einem roten Hemd).  Larry begann seine Karriere bei der Digital Equipment Corporation (DEC) als Prozessordesigner f√ºr MicroVAX.  Dann arbeitete Larry f√ºr eine kleine Firma Cyrix, die Ende der 1980er Jahre Intel herausforderte und einen FPU-Coprozessor herstellte, der mit Intel 80387 kompatibel und 50% schneller war.  Dann entwarf Larry MIPS-Chips bei Silicon Graphics.  Als sich MIPS Technologies von Silicon Graphics trennte, brachten Larry und Ryan Quinter gemeinsam das erste unabh√§ngige MIPS-Produkt auf den Markt, MIPS 4K, das das R√ºckgrat der Linie bildete, die die Heimelektronik der 2000er Jahre dominierte (DVD-Player, Kameras, Digitalfernseher).  Dann flog MIPS 5K ins All - es wurde von der japanischen Raumfahrtagentur JAXA genutzt.  Dann leitete Larry als VP Hardware Engineering die Entwicklung der folgenden Linien und arbeitet jetzt an neuen Wave Accelerator-Architekturen: <br><br><img width="800" src="https://habrastorage.org/getpro/habr/post_images/3c4/034/18a/3c403418a02c7b913f7503333ff8f467.jpg"><br><br>  Nun zur√ºck zum Prozessor in Hayabusa-2 (in Hayabusa-1 ist das anders).  Hier ist ein <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Datenblatt f√ºr den MIPS64 5Kf-Prozessorkern</a> und eine <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Seite mit Systemdaten auf einem HR5000-Chip</a> .  Beachten Sie einige interessante Punkte. <br><br>  Zun√§chst einmal ist MIPS 5Kf ein Pipeline-Prozessor.  Wenn Sie mit der Funktionsweise nicht vertraut sind, k√∂nnen Sie sich am einfachsten kennenlernen, indem Sie das siebte Kapitel des Buches ‚ÄûDigitale Schaltkreise und Computerarchitektur‚Äú von David M. Harris und Sarah L. Harris lesen, dessen neueste Version <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">hier</a> oder <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">hier</a> auf Russisch heruntergeladen werden kann. .  Der F√∂rderer in MIPS 5Kf unterscheidet sich vom klassischen MIPS-F√∂rderer von Harris &amp; Harris.  Diejenigen unter Ihnen, die X &amp; X gelesen haben, k√∂nnen sich die Unterschiede ansehen und raten, warum: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/2f7/b1f/8bf/2f7b1f8bffa3a8b3486caeb42f4ebe7a.png"><br><br>  Nat√ºrlich hat MIPS 5Kf nicht f√ºnf Pipeline-Stufen, sondern sechs mit einer zus√§tzlichen Versandstufe.  Diese Stufe wird ben√∂tigt, um MIPS 5Kf begrenzt superskalar zu machen.  Es kann nicht nur Operationen nacheinander in der Pipeline ausf√ºhren, sondern auch gleichzeitig mit einer Ganzzahloperation oder einer Speicheroperation (Laden oder Speichern) eine Gleitkommaoperation ausf√ºhren.  Stage Dispatch startet einen Gleitkomma-Coprozessor mit einer eigenen siebenstufigen Pipeline: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/508/bff/391/508bff391f1203e66c0673688e1b0d9f.png"><br><br>  Und hier rechts auf dem Foto ist Darren Jones, Darren Jones, FPU-Entwickler bei MIPS 5Kf.  Der Buchstabe "f" in "5Kf" bedeutet genau, dass er einen Gleitkomma hat: <br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/156/d3b/e04/156d3be04866e0fb1b7dab56bb79920a.jpg"><br><br>  Hier in dieser Tabelle k√∂nnen Sie sehen, wie viele Zyklen unterschiedliche Operationen in der FPU erfordern und wie oft (Wiederholungsrate) sie in der Pipeline ausgef√ºhrt werden k√∂nnen.  Beispielsweise erfordert die Multiplikation mit einfacher Genauigkeit vier Zyklen, Sie k√∂nnen jedoch bei jedem Zyklus eine neue Multiplikation in der Pipeline starten.  Somit kann die FPU in jeder Verarbeitungsstufe gleichzeitig vier Multiplikationen mit einfacher Genauigkeit verarbeiten.  Die Multiplikation mit doppelter Genauigkeit erfordert jedoch f√ºnf Zyklen, und Sie k√∂nnen sie nur mit einer Pause im Zyklus starten.  Die komplexe Operation, die Quadratwurzel mit doppelter Genauigkeit zu ziehen, erfordert bis zu 32 Zyklen, und Sie k√∂nnen erst nach 29 Zyklen mit einer neuen Quadratwurzelentnahme beginnen.  So wird die Berechnung der Koordinaten des Schiffes und seiner Bewegungsformeln im Weltraum optimiert: <br><br><img width="500" src="https://habrastorage.org/getpro/habr/post_images/458/e2f/e00/458e2fe00a0c894f6de90233ce342d44.png"><br><br>  Hayabusa-2 verwendet die MIPS 5Kf-Konfiguration mit separaten 32-Kilobyte-Befehls- und Datencaches.  Gleichzeitig ist aus der <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">kurzen Beschreibung von HR5000</a> nicht ersichtlich, ob es einen Vierkanal-Cache von 8 Kilobyte oder einen Zweikanal-Cache von 16 Kilobyte verwendet.  Sie k√∂nnen lesen, wie diese Caches sowohl in X &amp; X als auch in <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">meiner alten Pr√§sentation √ºber</a> Caches funktionieren, sowie in dem n√ºtzlichen Buch <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Siehe MIPS Run Linux 2nd Edition von Dominic Sweetman:</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="><br><br><img src="https://habrastorage.org/getpro/habr/post_images/49b/b0f/5f2/49bb0f5f26816d0b214fbcb702f3fc23.jpg"></a> <br><br>  Hayabusa-2 verf√ºgt au√üerdem √ºber eine Memory Management Unit (MMU) mit einem Translation Lookaside Buffer (TLB).  TLB ist ein universelles Tool zum schnellen Konvertieren von Adressen von virtuell zu physisch.  Mit TLB k√∂nnen Sie: <br><br><ol><li><p>  Verstecken Sie den Betriebssystemspeicher vor nicht privilegiertem Code. </p></li><li><p>  Sch√ºtzen Sie Benutzerprogramme voreinander. </p></li><li><p>  Bieten Sie Programmzugriff auf die Menge an virtuellem Speicher, die die Menge an physischem RAM √ºberschreitet. </p></li><li><p>  Adressieren Sie einen gr√∂√üeren physischen Speicher als virtuelle Adressen. </p></li><li><p>  Platzieren Sie das Programm in einem beliebigen Teil des physischen Speichers. </p></li><li><p>  Erm√∂glicht es mehreren Speicherbereichen, wie ein sequentielles St√ºck auszusehen. </p></li><li><p>  Erm√∂glicht das Laden von Programmteilen von einem externen Ger√§t nach Bedarf. </p></li><li><p>  Der TLB ordnet der Adresse auch verschiedene Attribute zu: Lesen, Schreiben und Ausf√ºhren sowie Cache- und Koh√§renzattribute. </p><br><ul><li><p>  Das Cache-Attribut wird ben√∂tigt, um dem Prozessor anzuzeigen, wo sich der Adressraum f√ºr die n√§chste Cache-Ebene befindet und wo sich die E / A-Widerst√§nde befinden, die nicht zwischengespeichert werden k√∂nnen. </p></li><li><p>  Koh√§renzattribute werden ben√∂tigt, damit mehrere Prozessorkerne zusammenarbeiten, jeder mit seinem eigenen Cache der ersten Ebene, und zusammen verwenden sie einen gemeinsamen Cache der zweiten Ebene. </p></li></ul></li><li><p>  TLB kann einen Indikator speichern, dass eine Seite mit einer bestimmten Adresse aufgezeichnet wurde.  Dies hilft beim Austauschen, Laden und Entladen von Speicherseiten auf Systemen mit weniger physischem Speicher, als die Anwendung ben√∂tigt, um alle Teile ihres Codes und Daten mit virtuellen Adressen zu adressieren. </p></li></ol><br><br>  So sieht die √úbersetzung einer virtuellen 64-Bit-Adresse in eine physische 36-Bit-Adresse auf MIPS 5Kf aus.  Warum auf Hayabusa-2 ein 64-Bit-Prozessor mit physischen 36-Bit-Adressen?  Ich vermute, dass Hayabusa-2 Fotos macht und Bilder verarbeiten muss, was viel Speicher erfordert.  F√ºr einige Algorithmen verbessern 64-Bit-Arithmetik- und 64-Bit-Cache-Austausche (oder 64-Bit-nicht-zwischenspeicherbare Speicheraustausche) m√∂glicherweise etwas, und es stellt sich heraus, dass es im Weltraum n√ºtzlich ist.  Aber ich wei√ü es nicht genau, ich muss wahrscheinlich <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" class="user_link">Zelenyikot</a> und die <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" class="user_link">Amartologie</a> fragen, die mehr √ºber den Weltraum wissen als ich. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/1f4/b5e/54e/1f4b5e54e0f42636b906fe5d4f851682.png"><br><br>  Sie k√∂nnen √ºber TLB in X &amp; X und See MIPS Run lesen, aber es gibt eine Nuance: Beide B√ºcher beschreiben, wie TLB aus Sicht eines Programmierers aussieht.  Aus Sicht des Hardwareentwicklers t√§uschen die Prozessordesigner den Programmierer, indem sie ihm den TLB als eine assoziative √úbersetzungstabelle zeigen, obwohl es tats√§chlich drei Tabellen in der TL gibt: Es gibt drei Mikro-TLB-Anweisungen, Mikro-TLB-Daten und eine gemeinsame (gemeinsame TLB).  Zuerst durchsucht das Speicherverwaltungsger√§t ITLB und DTLB, und nur wenn es es nicht findet, nimmt es es von JTLB.  Dies kostet den Prozessor zus√§tzliche 2 Zyklen.  Siehe auch <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">meine alte Pr√§sentation auf TLB</a> : <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f00/7eb/578/f007eb578f4887c7cf8f890444d61684.png"><br><br>  Die Schnittstelle zwischen den Caches der ersten Ebene und dem Speichercontroller in MIPS 5Kf in Hayabusa-2 hei√üt EB (ausgesprochen IB).  Dies ist die Abk√ºrzung f√ºr External Bus.  Es √§hnelt AHB und AXI und erm√∂glicht es Ihnen, mithilfe von √úbertragungen in sequentiellen Schleifen zu platzen, aus dem Cache zu sichern oder die gesamte Zeile mit dem Cache zu f√ºllen. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f3d/013/feb/f3d013feb5e2960574d69d66fa610a7a.png"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/e87/867/c8b/e87867c8bdc823d7f4551bdfbf431eae.png"><br><br>  Au√üerhalb des Prozessorkerns verf√ºgt der HR5000 √ºber einen Interrupt-Controller, ein UART-Modul, einen Controller f√ºr den direkten Speicherzugriff, Timer und einen PCI-Controller: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/172/8c3/b43/1728c3b431ac6ddb63bcbc7f38bf847b.png"><br><br>  Um im Weltraum arbeiten zu k√∂nnen, muss der Chip vor Strahlung gesch√ºtzt werden.  Ich bin kein Spezialist f√ºr Strahlenschutz, daf√ºr gibt es auf Habr√© eine <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" class="user_link">Amartologie</a> , aber ich wei√ü, dass ein solcher Schutz sowohl auf der Ebene der physischen Produktionstechnologie als auch auf der Ebene verschiedener ECC-Pr√ºfungen und sogar auf der Ebene der Architektur mit Dreifach usw. erfolgen kann.  Die Entwickler des HR5000-Kristallsystems entschieden sich f√ºr die in kommerziellen Anwendungen √ºbliche RTL2GDSII-Route, die Synthese eines Graphen aus logischen Elementen aus Code in der Verilog-Hardwarebeschreibungssprache.  Nachdem sie ein solches Diagramm (Netzliste) erhalten haben, √§ndern sie es mithilfe einer speziellen Bibliothek von Grundelementen (Hardness-by-Design, HBD) (dies wurde nie verwendet, daher ist jede Klarstellung in den Kommentaren willkommen): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/142/c66/1f0/142c661f0bfe8b1237c9e33a968887f8.png"><br><br>  Da MIPS 5Kf in Verilog geschrieben ist, kann es nicht nur in eine Netzliste und nicht nur in eine Maske zur Herstellung eines Chips in einer Fabrik, sondern auch in eine FPGA-Konfiguration umgewandelt werden.  Leider sind die Quellen von MIPS 5Kf nicht gemeinfrei, aber gemeinfrei ist der Quellcode eines Nachkommen seines "j√ºngeren Bruders", eines 32-Bit-MIPS 4K-Prozessors.  Dieser "Nachkomme" hei√üt MIPS microAptiv UP und seine Grundkonfiguration ist im MIPSfpga-Paket enthalten.  Der MIPS 4K / 4KEc / microAptiv UP / M5150-Code (dies sind alles progressive Versionen der Linie) wurde ebenfalls von Larry, Ryan und Darren geschrieben. <br><br>  Sie k√∂nnen mit der Pipeline, den Caches, dem Speicherverwaltungsger√§t und den MIPS microAptiv UP-Kernel-Interrupts spielen, sie auf einem Simulator oder einer Karte mit FPGA / FPGA ausf√ºhren.  Laden Sie dazu einfach das <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">MIPS Open ‚Ñ¢ FPGA-Einstiegspaket</a> zusammen mit den <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">MIPS Open ‚Ñ¢ FPGA Labs</a> herunter und erg√§nzen Sie es mit <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">MIPSfpga +</a> (dies ist wichtig!).  In letzterem gibt es <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Labore √ºber die Pipeline, den Cache und das Speicherverwaltungsger√§t</a> . <br><br>  Sie k√∂nnen den MIPS microAptiv UP-Prozessor f√ºr 85 US-Dollar (akademischer Preis 55 US-Dollar) auf einem kosteng√ºnstigen Board synthetisieren und ausf√ºhren: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/a20/82b/988/a2082b988e8b633dac41bbc31659326d.jpg"><br><br>  Um mit dem MIPSfpga / MIPSfpga + -Paket arbeiten zu k√∂nnen, ben√∂tigen Sie Kenntnisse der Verilog-Hardwarebeschreibungssprache, der Entwurfsprinzipien auf Register√ºbertragungsebene und der F√§higkeit, in MIPS-Assembler zu schreiben. <br><br>  Der MIPS-Assembler ist am einfachsten zu erlernen.  Dazu k√∂nnen Sie <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">den MARS-Simulator (MIPS Assembler und Runtime Simulator) herunterladen</a> .  Sie k√∂nnen in 5 Minuten lernen, wie man es benutzt. Tats√§chlich gibt es drei Schaltfl√§chen - zusammenbauen, ausf√ºhren, Schritt f√ºr Schritt ausf√ºhren: <br><br><img width="800" src="https://habrastorage.org/getpro/habr/post_images/159/348/2f7/1593482f7897e6462c5b6ebe7455b3cd.png"><br><br>  Dann k√∂nnen Sie den Tag damit verbringen, das Schreiben in Assemblersprache f√ºr die B√ºcher <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Harris &amp; Harris</a> und <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">See MIPS Run Linux zu</a> √ºben. <br><br>  Wenn Sie √ºberhaupt nichts √ºber die Entwicklung digitaler Schaltkreise im Allgemeinen und in der Sprache zur Beschreibung von Ger√§ten im Besonderen wissen, k√∂nnen Sie mit dem Rosnanov-Onlinekurs f√ºr Schulkinder beginnen, der aus drei Teilen besteht: <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">‚ÄûVom Transistor zum Mikroschaltkreis‚Äú</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">‚ÄûDie logische Seite der digitalen Schaltkreise‚Äú</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">‚ÄûDie physikalische Seite digitale Schaltung "</a> ).  Dann k√∂nnen Sie Verilog auf X &amp; X studieren und verstehen, dass der vereinfachte <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">schoolMIPS-</a> Prozessor einen Prozessor <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">enth√§lt</a> . <br><br>  Wenn Sie an diesem Thema interessiert sind und an der Arbeit an <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">MIPS Open</a> teilnehmen m√∂chten (in deren Rahmen der MIPS microAptiv UP-Kernel ge√∂ffnet wurde), schreiben Sie in die Kommentare.  Rosnanovtsy veranstaltet <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">vom 17. bis 19. April</a> ein <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Seminar f√ºr Sch√ºler zum Thema digitales Design</a> , das unter anderem diesen Raumprozessor umfasst.  Hayabusa-2 bombardierte Ryuga nicht umsonst - dies ist auch eine Gelegenheit f√ºr russische Sch√ºler und Sch√ºler, herauszufinden, was in ihr steckt. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de447324/">https://habr.com/ru/post/de447324/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de447308/index.html">Sofortiges Design</a></li>
<li><a href="../de447310/index.html">Wie wir von der Webentwicklung zur Spieleentwicklung gekommen sind</a></li>
<li><a href="../de447314/index.html">Was ich √ºber den Aufbau eines Unternehmens verstanden habe, nachdem ich sieben Jahre bei Airbnb gearbeitet habe</a></li>
<li><a href="../de447318/index.html">Gadgets von einem Flohmarkt: Warum einen 20 Jahre alten Packard Bell Laptop f√ºr 10 Euro kaufen?</a></li>
<li><a href="../de447322/index.html">Prinzipien zum Erstellen einer REST-JSON-API</a></li>
<li><a href="../de447326/index.html">Fraktale in irrationalen Zahlen. Teil 2</a></li>
<li><a href="../de447328/index.html">Habro Selbstmord. Der Schmerz der Planung in 1C</a></li>
<li><a href="../de447330/index.html">Es war Abend, es gab nichts zu tun oder wie man Gentoo ohne Tastatur installiert</a></li>
<li><a href="../de447334/index.html">Ein Beispiel f√ºr eine Inhaltsstrategie zur F√∂rderung eines Online-Waffenfachgesch√§fts</a></li>
<li><a href="../de447336/index.html">√úberwachung der Kubernetes-Clusterressourcen</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>