# FSM Reduction and mapping (C) Univ. of Colorado VLSI
#
# JEDI, official release 1.2
#
# States.S0 101
# States.S1 000
# States.S2 111
# States.S3 110
# States.S4 100
# States.S5 001
# States.S6 011
#
.6 v.7 v.8 v.9 
.type fr
.i 7
.o 3
.ilb v.0 v.1 v.2 v.3 v.4.0 v.4.1 v.4.2
.ob v.5.0 v.5.1 v.5.2
.p 46
0-0-0-1 ~1~
0-0-1-0 ~1~
1-0---1 ~~1
0-----0 1~~
1--1--- 1~~
-----01 ~~1
----1-0 1~~
--0--1- ~1~
--0-1-- 1~~
0----1- ~1~
0--1--- ~~1
0---0-- ~~1
0---1-- 1~~
-1----- ~11
0000101 ~0~
0000000 ~0~
0000111 ~~0
0000110 ~~0
0000100 ~~0
0001101 ~0~
0001000 ~0~
0010101 ~0~
0010000 ~0~
0010110 ~~0
0010100 ~00
0011101 ~0~
0011000 ~0~
0011100 ~0~
1000101 ~0~
1000000 000
1000110 ~~0
1000100 ~00
1010101 00~
1010000 000
1010110 ~00
1010100 ~00
1011100 ~00
0000001 0~~
1010001 00~
1000001 00~
0010001 00~
1010011 000
0000011 0~~
0010011 0~~
1000011 0~~
0001011 0~~
.end
