# Equalizzatore-VHDL
Progetto finale di Reti Logiche 2021 - Politecnico di Milano
