<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01 Transitional//EN">
<html>
<head>
<title>Untitled Document</title>
<meta http-equiv="Content-Type" content="text/html; charset="utf-8"">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
</head>

<body bgcolor="#FFF3C4">
<table width="100%" border="0" cellspacing="0" cellpadding="0">
  <tr> 
    <td class="pt9">与Cache控制有关的信号如下：<br>
      　● WB/WT#（write-back/write-through），写回或写直达控制，输入信号，用于数据Cache的MESI状态控制。该信号通常由L2 
      Cache控制器驱动，指示处理器采用写回还是写直达策略。每次进行数据Cache行填充时，Pentium处理器中的Cache控制器设置所装入Cache行的MESI状态，装入行到底是设置为独占&quot;E&quot;状态还是共享&quot;S&quot;状态，由WB/WT#信号控制。当WB/WT#为高，Cache行被置为E状态，并且指示下一次的写操作执行写回策略；当WB/WT#为低，Cache行被置为S状态，指示所有对外部存储器的写操作执行写直达策略。<br>
    </td>
  </tr>
</table>
</body>
</html>
