riscv: ADD4.v ALU.v CONTROL.v DECODER.v MEM.v MUX.v MUX4.v MUX5.v PC.v REGFILE.v DATA.v riscv_testbench.v
	iverilog ADD4.v ALU.v CONTROL.v DECODER.v MEM.v MUX.v MUX4.v MUX5.v PC.v REGFILE.v DATA.v riscv_testbench.v
