Fitter report for DigitalTester
Mon Apr 17 22:19:17 2017
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. GXB Receiver Summary
 20. GXB Receiver Channel
 21. GXB Transmitter Summary
 22. GXB Transmitter Channel
 23. PCI Express Hard-IP Blocks
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Fitter RAM Summary
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 17 22:19:17 2017       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; DigitalTester                               ;
; Top-level Entity Name              ; DigitalTester                               ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX150DF31C7                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 8,414 / 149,760 ( 6 % )                     ;
;     Total combinational functions  ; 6,013 / 149,760 ( 4 % )                     ;
;     Dedicated logic registers      ; 5,794 / 149,760 ( 4 % )                     ;
; Total registers                    ; 5794                                        ;
; Total pins                         ; 45 / 508 ( 9 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,408,248 / 6,635,520 ( 36 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 720 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 1 / 8 ( 13 % )                              ;
; Total GXB Receiver Channel PMA     ; 1 / 8 ( 13 % )                              ;
; Total GXB Transmitter Channel PCS  ; 1 / 8 ( 13 % )                              ;
; Total GXB Transmitter Channel PMA  ; 1 / 8 ( 13 % )                              ;
; Total PLLs                         ; 2 / 8 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C7                       ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.41        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  41.4%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; GPIO[0]     ; Missing drive strength and slew rate ;
; GPIO[1]     ; Missing drive strength and slew rate ;
; GPIO[2]     ; Missing drive strength and slew rate ;
; GPIO[3]     ; Missing drive strength and slew rate ;
; GPIO[4]     ; Missing drive strength and slew rate ;
; GPIO[5]     ; Missing drive strength and slew rate ;
; GPIO[6]     ; Missing drive strength and slew rate ;
; GPIO[7]     ; Missing drive strength and slew rate ;
; GPIO[8]     ; Missing drive strength and slew rate ;
; GPIO[9]     ; Missing drive strength and slew rate ;
; GPIO[10]    ; Missing drive strength and slew rate ;
; GPIO[11]    ; Missing drive strength and slew rate ;
; GPIO[12]    ; Missing drive strength and slew rate ;
; GPIO[13]    ; Missing drive strength and slew rate ;
; GPIO[14]    ; Missing drive strength and slew rate ;
; GPIO[15]    ; Missing drive strength and slew rate ;
; GPIO[16]    ; Missing drive strength and slew rate ;
; GPIO[17]    ; Missing drive strength and slew rate ;
; GPIO[18]    ; Missing drive strength and slew rate ;
; GPIO[19]    ; Missing drive strength and slew rate ;
; GPIO[20]    ; Missing drive strength and slew rate ;
; GPIO[21]    ; Missing drive strength and slew rate ;
; GPIO[22]    ; Missing drive strength and slew rate ;
; GPIO[23]    ; Missing drive strength and slew rate ;
; GPIO[24]    ; Missing drive strength and slew rate ;
; GPIO[25]    ; Missing drive strength and slew rate ;
; GPIO[26]    ; Missing drive strength and slew rate ;
; GPIO[27]    ; Missing drive strength and slew rate ;
; GPIO[28]    ; Missing drive strength and slew rate ;
; GPIO[29]    ; Missing drive strength and slew rate ;
; GPIO[30]    ; Missing drive strength and slew rate ;
; GPIO[31]    ; Missing drive strength and slew rate ;
; GPIO[32]    ; Missing drive strength and slew rate ;
; GPIO[33]    ; Missing drive strength and slew rate ;
; GPIO[34]    ; Missing drive strength and slew rate ;
; GPIO[35]    ; Missing drive strength and slew rate ;
; PCIE_WAKE_N ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12937 ) ; 0.00 % ( 0 / 12937 )       ; 0.00 % ( 0 / 12937 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12937 ) ; 0.00 % ( 0 / 12937 )       ; 0.00 % ( 0 / 12937 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12915 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 22 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/DigitalTester/Hardware/output_files/DigitalTester.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 8,414 / 149,760 ( 6 % )        ;
;     -- Combinational with no register       ; 2620                           ;
;     -- Register only                        ; 2401                           ;
;     -- Combinational with a register        ; 3393                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 2931                           ;
;     -- 3 input functions                    ; 1514                           ;
;     -- <=2 input functions                  ; 1568                           ;
;     -- Register only                        ; 2401                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 4903                           ;
;     -- arithmetic mode                      ; 1110                           ;
;                                             ;                                ;
; Total registers*                            ; 5,794 / 152,165 ( 4 % )        ;
;     -- Dedicated logic registers            ; 5,794 / 149,760 ( 4 % )        ;
;     -- I/O registers                        ; 0 / 2,405 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 666 / 9,360 ( 7 % )            ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 45 / 508 ( 9 % )               ;
;     -- Clock pins                           ; 2 / 10 ( 20 % )                ;
;     -- Dedicated input pins                 ; 2 / 25 ( 8 % )                 ;
;                                             ;                                ;
; Global signals                              ; 10                             ;
; M9Ks                                        ; 315 / 720 ( 44 % )             ;
; Total block memory bits                     ; 2,408,248 / 6,635,520 ( 36 % ) ;
; Total block memory implementation bits      ; 2,903,040 / 6,635,520 ( 44 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )                ;
; PLLs                                        ; 2 / 8 ( 25 % )                 ;
; Global clocks                               ; 10 / 30 ( 33 % )               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; GXB Receiver channel PCSs                   ; 1 / 8 ( 13 % )                 ;
; GXB Receiver channel PMAs                   ; 1 / 8 ( 13 % )                 ;
; GXB Transmitter channel PCSs                ; 1 / 8 ( 13 % )                 ;
; GXB Transmitter channel PMAs                ; 1 / 8 ( 13 % )                 ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 4.5% / 4.4% / 4.6%             ;
; Peak interconnect usage (total/H/V)         ; 29.2% / 30.8% / 26.8%          ;
; Maximum fan-out                             ; 5494                           ;
; Highest non-global fan-out                  ; 251                            ;
; Total fan-out                               ; 52367                          ;
; Average fan-out                             ; 3.70                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 8414 / 149760 ( 6 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 2620                  ; 0                              ;
;     -- Register only                        ; 2401                  ; 0                              ;
;     -- Combinational with a register        ; 3393                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2931                  ; 0                              ;
;     -- 3 input functions                    ; 1514                  ; 0                              ;
;     -- <=2 input functions                  ; 1568                  ; 0                              ;
;     -- Register only                        ; 2401                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4903                  ; 0                              ;
;     -- arithmetic mode                      ; 1110                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 5794                  ; 0                              ;
;     -- Dedicated logic registers            ; 5794 / 149760 ( 4 % ) ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 666 / 9360 ( 7 % )    ; 0 / 9360 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 45                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )       ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 2408248               ; 0                              ;
; Total RAM block bits                        ; 2903040               ; 0                              ;
; PLL                                         ; 0 / 8 ( 0 % )         ; 2 / 8 ( 25 % )                 ;
; M9K                                         ; 315 / 720 ( 43 % )    ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 7 / 38 ( 18 % )       ; 3 / 38 ( 7 % )                 ;
; GXB Central control unit                    ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; Calibration block                           ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; GXB Receiver channel PCS                    ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; GXB Receiver channel PMA                    ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PCS                 ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PMA                 ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; PCI Express hard IP                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 6578                  ; 85                             ;
;     -- Registered Input Connections         ; 5846                  ; 0                              ;
;     -- Output Connections                   ; 85                    ; 6578                           ;
;     -- Registered Output Connections        ; 75                    ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 52946                 ; 9095                           ;
;     -- Registered Connections               ; 25169                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 6663                           ;
;     -- hard_block:auto_generated_inst       ; 6663                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 85                             ;
;     -- Output Ports                         ; 38                    ; 143                            ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 6                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50         ; AJ16  ; 4        ; 57           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; PCIE_PERST_N     ; A4    ; 8        ; 3            ; 91           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; PCIE_REFCLK_P    ; V15   ; 3A       ; 57           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; PCIE_REFCLK_P(n) ; W15   ; 3A       ; 57           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; Fitter               ; no        ;
; PCIE_RX_P[0]     ; AC2   ; QL0      ; 0            ; 16           ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; PCIE_RX_P[0](n)  ; AC1   ; QL0      ; 0            ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO[0]         ; G16   ; 7        ; 68           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[10]        ; D22   ; 7        ; 95           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[11]        ; D21   ; 7        ; 92           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[12]        ; D23   ; 7        ; 88           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[13]        ; D24   ; 7        ; 99           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[14]        ; B28   ; 7        ; 104          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[15]        ; C25   ; 7        ; 95           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[16]        ; C26   ; 7        ; 99           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[17]        ; D28   ; 7        ; 113          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[18]        ; D25   ; 7        ; 95           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[19]        ; F20   ; 7        ; 84           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[1]         ; F17   ; 7        ; 79           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[20]        ; E21   ; 7        ; 92           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[21]        ; F23   ; 7        ; 108          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[22]        ; G20   ; 7        ; 92           ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[23]        ; F22   ; 7        ; 106          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[24]        ; G22   ; 7        ; 106          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[25]        ; G24   ; 7        ; 111          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[26]        ; G23   ; 7        ; 108          ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[27]        ; A25   ; 7        ; 97           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[28]        ; A26   ; 7        ; 97           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[29]        ; A19   ; 7        ; 70           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[2]         ; D18   ; 7        ; 68           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[30]        ; A28   ; 7        ; 104          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[31]        ; A27   ; 7        ; 101          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[32]        ; B30   ; 7        ; 108          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[33]        ; AG28  ; 4        ; 113          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[34]        ; AG26  ; 4        ; 108          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[35]        ; Y21   ; 4        ; 106          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[3]         ; F18   ; 7        ; 66           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[4]         ; D19   ; 7        ; 72           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[5]         ; K21   ; 7        ; 111          ; 91           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[6]         ; F19   ; 7        ; 92           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[7]         ; K22   ; 7        ; 111          ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[8]         ; B21   ; 7        ; 79           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO[9]         ; C21   ; 7        ; 86           ; 91           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PCIE_TX_P[0]    ; AB4   ; QL0      ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PCIE_TX_P[0](n) ; AB3   ; QL0      ; 0            ; 16           ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PCIE_WAKE_N     ; C29   ; 6        ; 117          ; 77           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                          ;
+----------+------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name         ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3            ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2            ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1            ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0            ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE        ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS          ; -                        ; -                   ; Dedicated Programming Pin ;
; AE7      ; DIFFIO_B1n, NCEO ; Use as programming pin   ; ~ALTERA_NCEO~       ; Dual Purpose Pin          ;
; A4       ; CLKUSR           ; Use as regular IO        ; PCIE_PERST_N        ; Dual Purpose Pin          ;
; A3       ; DATA0            ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO             ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK             ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG          ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE              ; -                        ; -                   ; Dedicated Programming Pin ;
+----------+------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % )  ; --            ; --           ; --               ;
; 3        ; 1 / 82 ( 1 % )   ; 2.5V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 4 / 82 ( 5 % )   ; 2.5V          ; --           ; --               ;
; 5        ; 0 / 66 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 1 / 69 ( 1 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 33 / 80 ( 41 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 1 / 81 ( 1 % )   ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; PCIE_PERST_N                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 442        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 443        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 405        ; 7        ; GPIO[29]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 370        ; 7        ; GPIO[27]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 371        ; 7        ; GPIO[28]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ; 364        ; 7        ; GPIO[31]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A28      ; 362        ; 7        ; GPIO[30]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA27     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; PCIE_TX_P[0](n)                                       ; output ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AB4      ; 28         ; QL0      ; PCIE_TX_P[0]                                          ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB29     ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB30     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 31         ; QL0      ; PCIE_RX_P[0](n)                                       ; input  ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AC2      ; 30         ; QL0      ; PCIE_RX_P[0]                                          ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD10     ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE4      ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 40         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE12     ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 135        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 130        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG6      ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG12     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG14     ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG22     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 193        ; 4        ; GPIO[34]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 202        ; 4        ; GPIO[33]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG29     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH6      ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH28     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH29     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ4      ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ10     ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ13     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ16     ; 126        ; 4        ; CLOCK_50                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ19     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ22     ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ25     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK4      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK5      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK6      ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK7      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK8      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK9      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK10     ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK11     ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK12     ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK13     ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK15     ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK16     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AK17     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK18     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK20     ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK21     ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK23     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK29     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; GPIO[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B25      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B28      ; 363        ; 7        ; GPIO[14]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; GPIO[32]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C9       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 388        ; 7        ; GPIO[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 383        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 372        ; 7        ; GPIO[15]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 368        ; 7        ; GPIO[16]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C28      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C29      ; 329        ; 6        ; PCIE_WAKE_N                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 455        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 447        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 445        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 408        ; 7        ; GPIO[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 404        ; 7        ; GPIO[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 7        ; GPIO[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 374        ; 7        ; GPIO[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 385        ; 7        ; GPIO[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 366        ; 7        ; GPIO[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 373        ; 7        ; GPIO[18]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D27      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D28      ; 350        ; 7        ; GPIO[17]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D29      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D30      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 518        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 516        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E4       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; GPIO[20]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 519        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 517        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F5       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F6       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 452        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 395        ; 7        ; GPIO[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 410        ; 7        ; GPIO[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 378        ; 7        ; GPIO[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 389        ; 7        ; GPIO[19]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 360        ; 7        ; GPIO[23]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ; 355        ; 7        ; GPIO[21]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F25      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F26      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F29      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F30      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 409        ; 7        ; GPIO[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; GPIO[22]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G22      ; 361        ; 7        ; GPIO[24]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 356        ; 7        ; GPIO[26]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G24      ; 351        ; 7        ; GPIO[25]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G25      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G26      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G29      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G30      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H25      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H28      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J29      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; GPIO[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K22      ; 353        ; 7        ; GPIO[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 271        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ; 270        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T29      ; 275        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; PCIE_REFCLK_P                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V30      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; PCIE_REFCLK_P(n)                                      ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ; 192        ; 4        ; GPIO[35]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y22      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y28      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|pll7 ; Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; Unit|pll|sd1|pll7                                                            ; Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1                                                                                                                                                      ;
; PLL type                      ; GPLL                                                                         ; MPLL                                                                                                                                                                                                                                                                         ;
; PLL mode                      ; Normal                                                                       ; No compensation                                                                                                                                                                                                                                                              ;
; Compensate clock              ; clock0                                                                       ; --                                                                                                                                                                                                                                                                           ;
; Compensated input/output pins ; --                                                                           ; --                                                                                                                                                                                                                                                                           ;
; Switchover type               ; --                                                                           ; --                                                                                                                                                                                                                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ; 100.0 MHz                                                                                                                                                                                                                                                                    ;
; Input frequency 1             ; --                                                                           ; --                                                                                                                                                                                                                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                     ; 50.0 MHz                                                                                                                                                                                                                                                                     ;
; Nominal VCO frequency         ; 800.0 MHz                                                                    ; 1250.0 MHz                                                                                                                                                                                                                                                                   ;
; VCO post scale K counter      ; 2                                                                            ; --                                                                                                                                                                                                                                                                           ;
; VCO frequency control         ; Auto                                                                         ; Auto                                                                                                                                                                                                                                                                         ;
; VCO phase shift step          ; 156 ps                                                                       ; 100 ps                                                                                                                                                                                                                                                                       ;
; VCO multiply                  ; --                                                                           ; --                                                                                                                                                                                                                                                                           ;
; VCO divide                    ; --                                                                           ; --                                                                                                                                                                                                                                                                           ;
; DPA multiply                  ; --                                                                           ; 25                                                                                                                                                                                                                                                                           ;
; DPA divide                    ; --                                                                           ; 2                                                                                                                                                                                                                                                                            ;
; DPA divider counter value     ; 1                                                                            ; 1                                                                                                                                                                                                                                                                            ;
; Freq min lock                 ; 18.75 MHz                                                                    ; 48.02 MHz                                                                                                                                                                                                                                                                    ;
; Freq max lock                 ; 50.0 MHz                                                                     ; 128.01 MHz                                                                                                                                                                                                                                                                   ;
; M VCO Tap                     ; 0                                                                            ; 0                                                                                                                                                                                                                                                                            ;
; M Initial                     ; 1                                                                            ; 1                                                                                                                                                                                                                                                                            ;
; M value                       ; 16                                                                           ; 25                                                                                                                                                                                                                                                                           ;
; N value                       ; 1                                                                            ; 2                                                                                                                                                                                                                                                                            ;
; Charge pump current           ; setting 1                                                                    ; setting 1                                                                                                                                                                                                                                                                    ;
; Loop filter resistance        ; setting 27                                                                   ; setting 27                                                                                                                                                                                                                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ; setting 0                                                                                                                                                                                                                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                           ; 680 kHz to 980 kHz                                                                                                                                                                                                                                                           ;
; Bandwidth type                ; Medium                                                                       ; Medium                                                                                                                                                                                                                                                                       ;
; Real time reconfigurable      ; Off                                                                          ; Off                                                                                                                                                                                                                                                                          ;
; Scan chain MIF file           ; --                                                                           ; --                                                                                                                                                                                                                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ; Off                                                                                                                                                                                                                                                                          ;
; PLL location                  ; PLL_1                                                                        ; PLL_5                                                                                                                                                                                                                                                                        ;
; Inclk0 signal                 ; CLOCK_50                                                                     ; PCIE_REFCLK_P                                                                                                                                                                                                                                                                ;
; Inclk1 signal                 ; --                                                                           ; --                                                                                                                                                                                                                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ; Dedicated Pin                                                                                                                                                                                                                                                                ;
; Inclk1 signal type            ; --                                                                           ; --                                                                                                                                                                                                                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------------------------------------------+
; Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[0]                                                                                                                                                                                       ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 2.81 (156 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; Unit|pll|sd1|pll7|clk[0]                                                                                                       ;
; Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[1]                                                                                                                                                                                       ; clock1       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 11.25 (156 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; Unit|pll|sd1|pll7|clk[1]                                                                                                       ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1|clk[0] ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1|clk[1] ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1|clk[2] ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; GXB Receiver Summary                                                    ;
+----------------+---------------------+----------------------------------+
; Base Data Rate ; Effective Data Rate ; Receiver Channel Location        ;
+----------------+---------------------+----------------------------------+
; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
+----------------+---------------------+----------------------------------+


+--------------------------------------------------------------------+
; GXB Receiver Channel                                               ;
+---------------------------------+----------------------------------+
; Protocol                        ; pcie                             ;
+---------------------------------+----------------------------------+
; Channel Number                  ; 0                                ;
; Logical Channel Number          ; 0                                ;
; Channel Width                   ; 8                                ;
; Base Data Rate                  ; 2500.0 Mbps                      ;
; Effective Data Rate             ; 2500.0 Mbps                      ;
; Run Length                      ; 40                               ;
; Rate Matcher                    ; Enabled                          ;
; Word Aligner Mode               ; Sync State Machine               ;
; Word Alignment Pattern          ; 0101111100                       ;
; Bad Pattern Count for Sync Loss ; 17                               ;
; Patterns to Reduce Error Count  ; 16                               ;
; Number of Patterns Until Sync   ; 4                                ;
; PPM Selection                   ; 8                                ;
; Low Latency PCS Mode Enable     ; Off                              ;
; 8B10B Mode                      ; normal                           ;
; Byte Deserializer               ; Off                              ;
; Deserialization Factor          ; 10                               ;
; Byte Ordering Mode              ; none                             ;
; Receiver Channel Location       ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
; CMU Location                    ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable                 ; On                               ;
; Channel Bonding                 ; none                             ;
; Equalizer DC Gain               ; 3                                ;
; Core Clock Frequency            ; 250.0 MHz                        ;
; Core Clock Source               ;                                  ;
; VCM                             ; 0.82V                            ;
+---------------------------------+----------------------------------+


+-----------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                       ;
+---------------------+----------------+---------------------+----------------------------------+
; Name                ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location     ;
+---------------------+----------------+---------------------+----------------------------------+
; PCIE_TX_P[0]~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
+---------------------+----------------+---------------------+----------------------------------+


+-----------------------------------------------------------------+
; GXB Transmitter Channel                                         ;
+------------------------------+----------------------------------+
; Name                         ; PCIE_TX_P[0]~output              ;
+------------------------------+----------------------------------+
; Channel Number               ; 0                                ;
; Logical Channel Number       ; 0                                ;
; Channel Width                ; 8                                ;
; Base Data Rate               ; 2500.0 Mbps                      ;
; Effective Data Rate          ; 2500.0 Mbps                      ;
; Transmit Protocol            ; pcie                             ;
; Voltage Output Differential  ; 4                                ;
; 8B10B Mode                   ; normal                           ;
; Byte Serializer              ; Off                              ;
; Serialization Factor         ; 10                               ;
; Transmitter Channel Location ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
; CMU Location                 ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable              ; On                               ;
; Channel Bonding              ; none                             ;
; Polarity Inversion           ; Off                              ;
; Bit Reversal                 ; Off                              ;
; Preemphasis First Post Tap   ; 1                                ;
; Core Clock Frequency         ; 250.0 MHz                        ;
; Core Clock Source            ;                                  ;
; VCM                          ; 0.65V                            ;
+------------------------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                                     ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Name                     ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y16_N5                                                                                                                   ;
; Protocol Spec            ; 1.1                                                                                                                                 ;
; Datarate Spec            ; 2.5 Gbps                                                                                                                            ;
; Link Width               ; 1                                                                                                                                   ;
; Max Payload Size (bytes) ; 256                                                                                                                                 ;
; Virtual Channels         ; 1                                                                                                                                   ;
; BAR Registers            ;                                                                                                                                     ;
;  BAR0 Type               ; 64-bit Prefetchable                                                                                                                 ;
;  BAR0 Size               ; 6 bits                                                                                                                              ;
;  BAR1 Type               ; 64-bit Non-Prefetchable                                                                                                             ;
;  BAR1 Size               ; 0 bits                                                                                                                              ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                             ;
;  BAR2 Size               ; 15 bits                                                                                                                             ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                             ;
;  BAR3 Size               ; 0 bits                                                                                                                              ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                             ;
;  BAR4 Size               ; 0 bits                                                                                                                              ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                             ;
;  BAR5 Size               ; 0 bits                                                                                                                              ;
; BAR I/O                  ; 32BIT                                                                                                                               ;
; BAR Prefetch             ; 32                                                                                                                                  ;
; Device ID                ; 0xe001                                                                                                                              ;
; Subsystem ID             ; 0x4                                                                                                                                 ;
; Revision ID              ; 0x1                                                                                                                                 ;
; Vendor ID                ; 0x1172                                                                                                                              ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                              ;
; Class Code               ; 0x0                                                                                                                                 ;
; Link Port Number         ; 0x1                                                                                                                                 ;
; Tags Supported           ; 32                                                                                                                                  ;
; Completion Timeout       ; NONE                                                                                                                                ;
; MSI Messages             ; 1                                                                                                                                   ;
; MSI-X                    ; No                                                                                                                                  ;
;  MSI-X Table Size        ; 0x0                                                                                                                                 ;
;  MSI-X Offset            ; 0x0                                                                                                                                 ;
;  MSI-X BAR               ; 0                                                                                                                                   ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                                 ;
;  MSI-X PBA BAR           ; 0                                                                                                                                   ;
; Advanced Error Reporting ; No                                                                                                                                  ;
; ECRC Check               ; No                                                                                                                                  ;
; ECRC Generation          ; No                                                                                                                                  ;
; ECRC Forwarding          ; No                                                                                                                                  ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                                 ;
+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DigitalTester                                                                                                                                                           ; 8414 (41)   ; 5794 (32)                 ; 0 (0)         ; 2408248     ; 315  ; 0            ; 0       ; 0         ; 0         ; 45   ; 0            ; 2620 (9)     ; 2401 (31)         ; 3393 (1)         ; |DigitalTester                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |Architectire:Unit|                                                                                                                                                   ; 8373 (0)    ; 5762 (0)                  ; 0 (0)         ; 2408248     ; 315  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2611 (0)     ; 2370 (0)          ; 3392 (0)         ; |DigitalTester|Architectire:Unit                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;       |Architectire_ControlSignal:controlsignal|                                                                                                                         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DigitalTester|Architectire:Unit|Architectire_ControlSignal:controlsignal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Architectire ;
;       |Architectire_FIFO_Memory:fifo_memory|                                                                                                                             ; 120 (3)     ; 91 (1)                    ; 0 (0)         ; 319488      ; 39   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (2)       ; 9 (1)             ; 82 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |Architectire_FIFO_Memory_map_avalonmm_to_avalonst_other_info:the_map_avalonmm_to_avalonst_other_info|                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_map_avalonmm_to_avalonst_other_info:the_map_avalonmm_to_avalonst_other_info                                                                                                                                                                                                                                                                                                                                                                                         ; Architectire ;
;          |Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|                                                                                        ; 55 (0)      ; 41 (0)                    ; 0 (0)         ; 253952      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                                                                                                                                                                                       ; Architectire ;
;             |Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|                                                                                                      ; 55 (0)      ; 41 (0)                    ; 0 (0)         ; 253952      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo                                                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
;                |scfifo:single_clock_fifo|                                                                                                                                ; 55 (0)      ; 41 (0)                    ; 0 (0)         ; 253952      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                   |scfifo_bs31:auto_generated|                                                                                                                           ; 55 (0)      ; 41 (0)                    ; 0 (0)         ; 253952      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated                                                                                                                                                                                                                                                                                                             ; work         ;
;                      |a_dpfifo_i241:dpfifo|                                                                                                                              ; 55 (3)      ; 41 (0)                    ; 0 (0)         ; 253952      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (3)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo                                                                                                                                                                                                                                                                                        ; work         ;
;                         |a_fefifo_4be:fifo_state|                                                                                                                        ; 26 (13)     ; 15 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (2)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|a_fefifo_4be:fifo_state                                                                                                                                                                                                                                                                ; work         ;
;                            |cntr_lt7:count_usedw|                                                                                                                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|a_fefifo_4be:fifo_state|cntr_lt7:count_usedw                                                                                                                                                                                                                                           ; work         ;
;                         |cntr_9tb:rd_ptr_count|                                                                                                                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|cntr_9tb:rd_ptr_count                                                                                                                                                                                                                                                                  ; work         ;
;                         |cntr_9tb:wr_ptr|                                                                                                                                ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|cntr_9tb:wr_ptr                                                                                                                                                                                                                                                                        ; work         ;
;                         |dpram_hf11:FIFOram|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 253952      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|dpram_hf11:FIFOram                                                                                                                                                                                                                                                                     ; work         ;
;                            |altsyncram_cak1:altsyncram1|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 253952      ; 31   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|dpram_hf11:FIFOram|altsyncram_cak1:altsyncram1                                                                                                                                                                                                                                         ; work         ;
;          |Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|                                                                               ; 54 (0)      ; 41 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |scfifo:single_clock_fifo|                                                                                                                                   ; 54 (0)      ; 41 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                |scfifo_dr21:auto_generated|                                                                                                                              ; 54 (0)      ; 41 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_k131:dpfifo|                                                                                                                                 ; 54 (2)      ; 41 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (2)       ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo                                                                                                                                                                                                                                                                                                                                     ; work         ;
;                      |a_fefifo_4be:fifo_state|                                                                                                                           ; 26 (13)     ; 15 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (2)           ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|a_fefifo_4be:fifo_state                                                                                                                                                                                                                                                                                                             ; work         ;
;                         |cntr_lt7:count_usedw|                                                                                                                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|a_fefifo_4be:fifo_state|cntr_lt7:count_usedw                                                                                                                                                                                                                                                                                        ; work         ;
;                      |cntr_9tb:rd_ptr_count|                                                                                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|cntr_9tb:rd_ptr_count                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |cntr_9tb:wr_ptr|                                                                                                                                   ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|cntr_9tb:wr_ptr                                                                                                                                                                                                                                                                                                                     ; work         ;
;                      |dpram_lf11:FIFOram|                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|dpram_lf11:FIFOram                                                                                                                                                                                                                                                                                                                  ; work         ;
;                         |altsyncram_iak1:altsyncram1|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|dpram_lf11:FIFOram|altsyncram_iak1:altsyncram1                                                                                                                                                                                                                                                                                      ; work         ;
;       |Architectire_PCIExpress:pciexpress|                                                                                                                               ; 3372 (0)    ; 2014 (0)                  ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1302 (0)     ; 642 (0)           ; 1428 (0)         ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Architectire ;
;          |Architectire_PCIExpress_altgx_internal:altgx_internal|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Architectire ;
;             |Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component                                                                                                                                                                                                                                                                                                                    ; Architectire ;
;                |altpll:pll0|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0                                                                                                                                                                                                                                                                                                        ; work         ;
;                   |altpll_nn81:auto_generated|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_pcie_hard_ip_reset_controller:reset_controller_internal|                                                                                                ; 110 (32)    ; 73 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (6)       ; 13 (6)            ; 61 (20)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
;             |altpcie_rs_serdes:altgx_reset|                                                                                                                              ; 78 (78)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 7 (7)             ; 41 (41)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;          |altera_reset_controller:rst_controller|                                                                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Architectire ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |altpcie_hip_pipen1b_qsys:pcie_internal_hip|                                                                                                                    ; 3261 (0)    ; 1938 (0)                  ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1266 (0)     ; 627 (0)           ; 1368 (0)         ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;             |alt4gxb_reset_controller:g_reset_controller.alt4gxb_reset_controller0|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|alt4gxb_reset_controller:g_reset_controller.alt4gxb_reset_controller0                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|                                                                                                               ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 38 (38)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst                                                                                                                                                                                                                                                                                                                                                                                                        ; Architectire ;
;             |altpcie_txcred_patch:txcred_patch0|                                                                                                                         ; 38 (38)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 19 (19)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_txcred_patch:txcred_patch0                                                                                                                                                                                                                                                                                                                                                                                                                  ; Architectire ;
;             |altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|                                                                                                  ; 3186 (377)  ; 1883 (164)                ; 0 (0)         ; 54672       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1247 (161)   ; 626 (124)         ; 1313 (58)        ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge                                                                                                                                                                                                                                                                                                                                                                                           ; Architectire ;
;                |altpciexpav_stif_control_register:cntrl_reg|                                                                                                             ; 763 (0)     ; 550 (0)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 206 (0)      ; 235 (0)           ; 322 (0)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;                   |altpciexpav_stif_cfg_status:i_cfg_stat|                                                                                                               ; 543 (543)   ; 440 (440)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 93 (93)      ; 211 (211)         ; 239 (239)        ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat                                                                                                                                                                                                                                                                                                        ; Architectire ;
;                   |altpciexpav_stif_cr_avalon:i_avalon|                                                                                                                  ; 190 (190)   ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 82 (82)      ; 19 (19)           ; 89 (89)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon                                                                                                                                                                                                                                                                                                           ; Architectire ;
;                   |altpciexpav_stif_cr_interrupt:i_interrupt|                                                                                                            ; 67 (67)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 4 (4)             ; 50 (50)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt                                                                                                                                                                                                                                                                                                     ; Architectire ;
;                   |altpciexpav_stif_cr_mailbox:i_a2p_mb|                                                                                                                 ; 11 (11)     ; 2 (2)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb                                                                                                                                                                                                                                                                                                          ; Architectire ;
;                      |altsyncram:altsyncram_component|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; work         ;
;                         |altsyncram_1sc1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated                                                                                                                                                                                                                                           ; work         ;
;                   |altpciexpav_stif_cr_mailbox:i_p2a_mb|                                                                                                                 ; 11 (11)     ; 2 (2)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb                                                                                                                                                                                                                                                                                                          ; Architectire ;
;                      |altsyncram:altsyncram_component|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; work         ;
;                         |altsyncram_1sc1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated                                                                                                                                                                                                                                           ; work         ;
;                |altpciexpav_stif_rx:rx|                                                                                                                                  ; 607 (0)     ; 383 (0)                   ; 0 (0)         ; 35440       ; 9    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 221 (0)      ; 144 (0)           ; 242 (0)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx                                                                                                                                                                                                                                                                                                                                                                    ; Architectire ;
;                   |altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|                                                                                                              ; 516 (484)   ; 333 (313)                 ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 181 (169)    ; 144 (144)         ; 191 (155)        ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;                      |altpciexpav_stif_p2a_addrtrans:p2a_addr_trans|                                                                                                     ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|altpciexpav_stif_p2a_addrtrans:p2a_addr_trans                                                                                                                                                                                                                                                                              ; Architectire ;
;                      |scfifo:rx_input_fifo|                                                                                                                              ; 33 (0)      ; 20 (0)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 22 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo                                                                                                                                                                                                                                                                                                       ; work         ;
;                         |scfifo_9j31:auto_generated|                                                                                                                     ; 33 (0)      ; 20 (0)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 22 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated                                                                                                                                                                                                                                                                            ; work         ;
;                            |a_dpfifo_gp31:dpfifo|                                                                                                                        ; 33 (22)     ; 20 (9)                    ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 22 (11)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo                                                                                                                                                                                                                                                       ; work         ;
;                               |altsyncram_n2e1:FIFOram|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_n2e1:FIFOram                                                                                                                                                                                                                               ; work         ;
;                               |cntr_5s7:usedw_counter|                                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                ; work         ;
;                               |cntr_orb:rd_ptr_msb|                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                   ; work         ;
;                               |cntr_prb:wr_ptr|                                                                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                       ; work         ;
;                   |altpciexpav_stif_rx_resp:rxavl_resp|                                                                                                                  ; 68 (68)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 34 (34)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp                                                                                                                                                                                                                                                                                                                                ; Architectire ;
;                   |altsyncram:cpl_ram|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33280       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                      |altsyncram_5tl1:auto_generated|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33280       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated                                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |scfifo:pndgtxrd_fifo|                                                                                                                                 ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 21 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |scfifo_fj31:auto_generated|                                                                                                                        ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 21 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated                                                                                                                                                                                                                                                                                                                    ; work         ;
;                         |a_dpfifo_mp31:dpfifo|                                                                                                                           ; 27 (16)     ; 20 (9)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 21 (10)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo                                                                                                                                                                                                                                                                                               ; work         ;
;                            |altsyncram_r2e1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram                                                                                                                                                                                                                                                                       ; work         ;
;                            |cntr_5s7:usedw_counter|                                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                                                        ; work         ;
;                            |cntr_orb:rd_ptr_msb|                                                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                                                           ; work         ;
;                            |cntr_prb:wr_ptr|                                                                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                                                               ; work         ;
;                |altpciexpav_stif_tx:tx|                                                                                                                                  ; 1479 (67)   ; 786 (64)                  ; 0 (0)         ; 18720       ; 11   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 659 (3)      ; 123 (1)           ; 697 (63)         ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx                                                                                                                                                                                                                                                                                                                                                                    ; Architectire ;
;                   |altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|                                                                                                        ; 58 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 30 (30)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans                                                                                                                                                                                                                                                                                                                      ; Architectire ;
;                   |altpciexpav_stif_tx_cntrl:tx_cntrl|                                                                                                                   ; 653 (626)   ; 292 (272)                 ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 333 (326)    ; 62 (62)           ; 258 (238)        ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
;                      |scfifo:tx_output_fifo|                                                                                                                             ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo                                                                                                                                                                                                                                                                                                           ; work         ;
;                         |scfifo_gj31:auto_generated|                                                                                                                     ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated                                                                                                                                                                                                                                                                                ; work         ;
;                            |a_dpfifo_np31:dpfifo|                                                                                                                        ; 27 (16)     ; 20 (9)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (9)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo                                                                                                                                                                                                                                                           ; work         ;
;                               |altsyncram_s2e1:FIFOram|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_s2e1:FIFOram                                                                                                                                                                                                                                   ; work         ;
;                               |cntr_5s7:usedw_counter|                                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                    ; work         ;
;                               |cntr_orb:rd_ptr_msb|                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                       ; work         ;
;                               |cntr_prb:wr_ptr|                                                                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                           ; work         ;
;                   |altpciexpav_stif_txavl_cntrl:txavl|                                                                                                                   ; 381 (353)   ; 204 (184)                 ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 140 (132)    ; 31 (31)           ; 210 (190)        ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
;                      |scfifo:pendingrd_fifo|                                                                                                                             ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo                                                                                                                                                                                                                                                                                                           ; work         ;
;                         |scfifo_s031:auto_generated|                                                                                                                     ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated                                                                                                                                                                                                                                                                                ; work         ;
;                            |a_dpfifo_3731:dpfifo|                                                                                                                        ; 28 (17)     ; 20 (9)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (9)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo                                                                                                                                                                                                                                                           ; work         ;
;                               |altsyncram_52e1:FIFOram|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_52e1:FIFOram                                                                                                                                                                                                                                   ; work         ;
;                               |cntr_5s7:usedw_counter|                                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                    ; work         ;
;                               |cntr_orb:rd_ptr_msb|                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                       ; work         ;
;                               |cntr_prb:wr_ptr|                                                                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                           ; work         ;
;                   |altpciexpav_stif_txresp_cntrl:txresp|                                                                                                                 ; 248 (248)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 156 (156)    ; 1 (1)             ; 91 (91)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;                   |altsyncram:tx_cpl_buff|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                      |altsyncram_ish1:auto_generated|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated                                                                                                                                                                                                                                                                                                              ; work         ;
;                   |scfifo:rd_bypass_fifo|                                                                                                                                ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |scfifo_d241:auto_generated|                                                                                                                        ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated                                                                                                                                                                                                                                                                                                                   ; work         ;
;                         |a_dpfifo_k841:dpfifo|                                                                                                                           ; 37 (20)     ; 28 (11)                   ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (11)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo                                                                                                                                                                                                                                                                                              ; work         ;
;                            |altsyncram_h3e1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_h3e1:FIFOram                                                                                                                                                                                                                                                                      ; work         ;
;                            |cntr_7s7:usedw_counter|                                                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_7s7:usedw_counter                                                                                                                                                                                                                                                                       ; work         ;
;                            |cntr_qrb:rd_ptr_msb|                                                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_qrb:rd_ptr_msb                                                                                                                                                                                                                                                                          ; work         ;
;                            |cntr_rrb:wr_ptr|                                                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_rrb:wr_ptr                                                                                                                                                                                                                                                                              ; work         ;
;                   |scfifo:txcmd_fifo|                                                                                                                                    ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                      |scfifo_8241:auto_generated|                                                                                                                        ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated                                                                                                                                                                                                                                                                                                                       ; work         ;
;                         |a_dpfifo_f841:dpfifo|                                                                                                                           ; 28 (17)     ; 20 (9)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (9)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo                                                                                                                                                                                                                                                                                                  ; work         ;
;                            |altsyncram_73e1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_73e1:FIFOram                                                                                                                                                                                                                                                                          ; work         ;
;                            |cntr_5s7:usedw_counter|                                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_5s7:usedw_counter                                                                                                                                                                                                                                                                           ; work         ;
;                            |cntr_orb:rd_ptr_msb|                                                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_orb:rd_ptr_msb                                                                                                                                                                                                                                                                              ; work         ;
;                            |cntr_prb:wr_ptr|                                                                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_prb:wr_ptr                                                                                                                                                                                                                                                                                  ; work         ;
;                   |scfifo:wrdat_fifo|                                                                                                                                    ; 39 (0)      ; 28 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 29 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                      |scfifo_3131:auto_generated|                                                                                                                        ; 39 (0)      ; 28 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 29 (0)           ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated                                                                                                                                                                                                                                                                                                                       ; work         ;
;                         |a_dpfifo_a731:dpfifo|                                                                                                                           ; 39 (22)     ; 28 (11)                   ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 29 (12)          ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo                                                                                                                                                                                                                                                                                                  ; work         ;
;                            |altsyncram_13e1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram                                                                                                                                                                                                                                                                          ; work         ;
;                            |cntr_7s7:usedw_counter|                                                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_7s7:usedw_counter                                                                                                                                                                                                                                                                           ; work         ;
;                            |cntr_qrb:rd_ptr_msb|                                                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_qrb:rd_ptr_msb                                                                                                                                                                                                                                                                              ; work         ;
;                            |cntr_rrb:wr_ptr|                                                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalTester|Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr                                                                                                                                                                                                                                                                                  ; work         ;
;       |Architectire_PLL:pll|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PLL:pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |Architectire_PLL_altpll_iia2:sd1|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;       |Architectire_Response:response|                                                                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_Response:response                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Architectire ;
;       |Architectire_SGDMA:sgdma|                                                                                                                                         ; 1382 (11)   ; 1089 (6)                  ; 0 (0)         ; 2472        ; 6    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 292 (5)      ; 475 (1)           ; 615 (6)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Architectire ;
;          |Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|                                                                                                         ; 680 (0)     ; 639 (0)                   ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 288 (0)           ; 351 (0)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Architectire ;
;             |control_status_slave_which_resides_within_Architectire_SGDMA:the_control_status_slave_which_resides_within_Architectire_SGDMA|                              ; 196 (196)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 40 (40)           ; 135 (135)        ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|control_status_slave_which_resides_within_Architectire_SGDMA:the_control_status_slave_which_resides_within_Architectire_SGDMA                                                                                                                                                                                                                                                                                                                      ; Architectire ;
;             |descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|                                        ; 423 (389)   ; 403 (374)                 ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (14)      ; 240 (228)         ; 164 (147)        ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA                                                                                                                                                                                                                                                                                                                                ; Architectire ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                      ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                             ; work         ;
;                   |shift_taps_78n:auto_generated|                                                                                                                        ; 5 (0)       ; 4 (1)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated                                                                                                                                                                                                                                                               ; work         ;
;                      |altsyncram_o2b1:altsyncram2|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|altsyncram_o2b1:altsyncram2                                                                                                                                                                                                                                   ; work         ;
;                      |cntr_lch:cntr3|                                                                                                                                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|cntr_lch:cntr3                                                                                                                                                                                                                                                ; work         ;
;                      |cntr_usf:cntr1|                                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|cntr_usf:cntr1                                                                                                                                                                                                                                                ; work         ;
;                |descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo| ; 29 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 12 (0)            ; 13 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo                                                                                                                                                                        ; Architectire ;
;                   |scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|                                                     ; 29 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 12 (0)            ; 13 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo                                                                       ; work         ;
;                      |a_fffifo:subfifo|                                                                                                                                  ; 29 (3)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (2)        ; 12 (0)            ; 13 (1)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ; work         ;
;                         |a_fefifo:fifo_state|                                                                                                                            ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; work         ;
;                         |lpm_counter:rd_ptr|                                                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; work         ;
;                            |cntr_qef:auto_generated|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_qef:auto_generated           ; work         ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                       ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; work         ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                       ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; work         ;
;                         |lpm_ff:output_buffer|                                                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; work         ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                                  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; work         ;
;                            |mux_7vc:auto_generated|                                                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_7vc:auto_generated ; work         ;
;             |descriptor_write_which_resides_within_Architectire_SGDMA:the_descriptor_write_which_resides_within_Architectire_SGDMA|                                      ; 65 (65)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 56 (56)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_write_which_resides_within_Architectire_SGDMA:the_descriptor_write_which_resides_within_Architectire_SGDMA                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|                                                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 96          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Architectire ;
;             |scfifo:Architectire_SGDMA_command_fifo_command_fifo|                                                                                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 96          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |scfifo_8k31:auto_generated|                                                                                                                              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 96          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;                   |a_dpfifo_fq31:dpfifo|                                                                                                                                 ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 96          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                      |altsyncram_t1e1:FIFOram|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|altsyncram_t1e1:FIFOram                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |cntr_2s7:usedw_counter|                                                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|cntr_2s7:usedw_counter                                                                                                                                                                                                                                                                                                           ; work         ;
;                      |cntr_mrb:wr_ptr|                                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|cntr_mrb:wr_ptr                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |Architectire_SGDMA_command_grabber:the_Architectire_SGDMA_command_grabber|                                                                                     ; 52 (52)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (39)           ; 12 (12)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_grabber:the_Architectire_SGDMA_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                                ; Architectire ;
;          |Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|                                                                                 ; 96 (0)      ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 57 (0)            ; 35 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;             |scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|                                                                                              ; 96 (0)      ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 57 (0)            ; 35 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |a_fffifo:subfifo|                                                                                                                                        ; 96 (2)      ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (1)        ; 57 (0)            ; 35 (2)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                             ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                                                  ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                         ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                          ; work         ;
;                      |cntr_qef:auto_generated|                                                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_qef:auto_generated                                                                                                                                                                                                                                                                                                  ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                             ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                                    ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                             ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                                    ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                                                 ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                        ; work         ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                        ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |mux_l0d:auto_generated|                                                                                                                            ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_l0d:auto_generated                                                                                                                                                                                                                                                                                        ; work         ;
;          |Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|                                                                                                       ; 301 (301)   ; 125 (125)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 160 (160)    ; 31 (31)           ; 110 (110)        ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Architectire ;
;          |Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|                                                                                               ; 83 (45)     ; 70 (42)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (3)       ; 17 (17)           ; 53 (25)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Architectire ;
;             |Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|                                                                      ; 38 (0)      ; 28 (0)                    ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 28 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                                                                                    ; Architectire ;
;                |scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|                                                                                              ; 38 (0)      ; 28 (0)                    ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 28 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                         ; work         ;
;                   |scfifo_1741:auto_generated|                                                                                                                           ; 38 (0)      ; 28 (0)                    ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 28 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated                                                                                                                                                                                                                                                              ; work         ;
;                      |a_dpfifo_8d41:dpfifo|                                                                                                                              ; 38 (21)     ; 28 (11)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 28 (11)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo                                                                                                                                                                                                                                         ; work         ;
;                         |altsyncram_v2e1:FIFOram|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram                                                                                                                                                                                                                 ; work         ;
;                         |cntr_7s7:usedw_counter|                                                                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_7s7:usedw_counter                                                                                                                                                                                                                  ; work         ;
;                         |cntr_qrb:rd_ptr_msb|                                                                                                                            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_qrb:rd_ptr_msb                                                                                                                                                                                                                     ; work         ;
;                         |cntr_rrb:wr_ptr|                                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_rrb:wr_ptr                                                                                                                                                                                                                         ; work         ;
;          |Architectire_SGDMA_m_write:the_Architectire_SGDMA_m_write|                                                                                                     ; 135 (123)   ; 79 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (44)      ; 42 (42)           ; 38 (37)          ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_write:the_Architectire_SGDMA_m_write                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Architectire ;
;             |byteenable_gen_which_resides_within_Architectire_SGDMA:the_byteenable_gen_which_resides_within_Architectire_SGDMA|                                          ; 12 (0)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_write:the_Architectire_SGDMA_m_write|byteenable_gen_which_resides_within_Architectire_SGDMA:the_byteenable_gen_which_resides_within_Architectire_SGDMA                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;                |thirty_two_bit_byteenable_FSM_which_resides_within_Architectire_SGDMA:the_thirty_two_bit_byteenable_FSM|                                                 ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_write:the_Architectire_SGDMA_m_write|byteenable_gen_which_resides_within_Architectire_SGDMA:the_byteenable_gen_which_resides_within_Architectire_SGDMA|thirty_two_bit_byteenable_FSM_which_resides_within_Architectire_SGDMA:the_thirty_two_bit_byteenable_FSM                                                                                                                                                                                                                      ; Architectire ;
;          |Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|                                                                                 ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;             |scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|                                                                                              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;                |scfifo_pi31:auto_generated|                                                                                                                              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated                                                                                                                                                                                                                                                                                                                                   ; work         ;
;                   |a_dpfifo_0p31:dpfifo|                                                                                                                                 ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |altsyncram_vud1:FIFOram|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|altsyncram_vud1:FIFOram                                                                                                                                                                                                                                                                                      ; work         ;
;                      |cntr_2s7:usedw_counter|                                                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|cntr_2s7:usedw_counter                                                                                                                                                                                                                                                                                       ; work         ;
;                      |cntr_mrb:wr_ptr|                                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|cntr_mrb:wr_ptr                                                                                                                                                                                                                                                                                              ; work         ;
;          |Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|                                                                                             ; 19 (0)      ; 12 (0)                    ; 0 (0)         ; 136         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 12 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Architectire ;
;             |scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|                                                                                                          ; 19 (0)      ; 12 (0)                    ; 0 (0)         ; 136         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 12 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                |scfifo_vi31:auto_generated|                                                                                                                              ; 19 (0)      ; 12 (0)                    ; 0 (0)         ; 136         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 12 (0)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;                   |a_dpfifo_6p31:dpfifo|                                                                                                                                 ; 19 (14)     ; 12 (7)                    ; 0 (0)         ; 136         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (7)           ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo                                                                                                                                                                                                                                                                                                                                      ; work         ;
;                      |altsyncram_bvd1:FIFOram|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 136         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|altsyncram_bvd1:FIFOram                                                                                                                                                                                                                                                                                                              ; work         ;
;                      |cntr_3s7:usedw_counter|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|cntr_3s7:usedw_counter                                                                                                                                                                                                                                                                                                               ; work         ;
;                      |cntr_mrb:rd_ptr_msb|                                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|cntr_mrb:rd_ptr_msb                                                                                                                                                                                                                                                                                                                  ; work         ;
;                      |cntr_nrb:wr_ptr|                                                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DigitalTester|Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|cntr_nrb:wr_ptr                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |Architectire_avalon_st_adapter:avalon_st_adapter|                                                                                                                 ; 309 (0)     ; 288 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (0)       ; 126 (0)           ; 162 (0)          ; |DigitalTester|Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Architectire ;
;          |Architectire_avalon_st_adapter_channel_adapter_0:channel_adapter_0|                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_channel_adapter_0:channel_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;          |Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|                                                                                              ; 306 (0)     ; 288 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 126 (0)           ; 162 (0)          ; |DigitalTester|Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
;             |Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|                                                  ; 306 (306)   ; 288 (288)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 126 (126)         ; 162 (162)        ; |DigitalTester|Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo                                                                                                                                                                                                                                                                                                       ; Architectire ;
;       |Architectire_mm_interconnect_0:mm_interconnect_0|                                                                                                                 ; 745 (0)     ; 398 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 343 (0)      ; 13 (0)            ; 389 (0)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Architectire ;
;          |Architectire_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;          |Architectire_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                                                ; 82 (79)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (40)      ; 1 (1)             ; 40 (37)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;             |altera_merlin_arbitrator:arb|                                                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                      ; Architectire ;
;          |Architectire_mm_interconnect_0_router:router|                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;          |Architectire_mm_interconnect_0_rsp_demux:rsp_demux|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;          |Architectire_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                                                ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;          |altera_avalon_sc_fifo:controlsignal_s1_agent_rsp_fifo|                                                                                                         ; 39 (39)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 36 (36)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controlsignal_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;          |altera_avalon_sc_fifo:fifo_memory_in_agent_rsp_fifo|                                                                                                           ; 44 (44)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 38 (38)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_memory_in_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |altera_avalon_sc_fifo:response_s1_agent_rsp_fifo|                                                                                                              ; 39 (39)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 32 (32)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:response_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
;          |altera_merlin_burst_adapter:controlsignal_s1_burst_adapter|                                                                                                    ; 103 (0)     ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 48 (0)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:controlsignal_s1_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                       ; Architectire ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                                                            ; 103 (103)   ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 48 (48)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:controlsignal_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                                                                       ; Architectire ;
;          |altera_merlin_burst_adapter:fifo_memory_in_burst_adapter|                                                                                                      ; 141 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 65 (0)       ; 5 (0)             ; 71 (0)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:fifo_memory_in_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                         ; Architectire ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                                                            ; 141 (141)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 65 (65)      ; 5 (5)             ; 71 (71)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:fifo_memory_in_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                                                                         ; Architectire ;
;          |altera_merlin_burst_adapter:response_s1_burst_adapter|                                                                                                         ; 94 (0)      ; 44 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 44 (0)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:response_s1_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                                                            ; 94 (94)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 44 (44)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:response_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;          |altera_merlin_master_agent:pciexpress_bar1_0_agent|                                                                                                            ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:pciexpress_bar1_0_agent                                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;          |altera_merlin_master_translator:pciexpress_bar1_0_translator|                                                                                                  ; 43 (43)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 18 (18)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pciexpress_bar1_0_translator                                                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;          |altera_merlin_slave_agent:controlsignal_s1_agent|                                                                                                              ; 43 (6)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (3)       ; 0 (0)             ; 28 (3)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:controlsignal_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                              ; 37 (37)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 25 (25)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:controlsignal_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;          |altera_merlin_slave_agent:fifo_memory_in_agent|                                                                                                                ; 40 (3)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (2)       ; 1 (0)             ; 25 (1)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_memory_in_agent                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                              ; 37 (37)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 24 (24)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_memory_in_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;          |altera_merlin_slave_agent:response_s1_agent|                                                                                                                   ; 43 (7)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (5)       ; 0 (0)             ; 26 (2)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:response_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Architectire ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                              ; 36 (36)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 24 (24)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:response_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                        ; Architectire ;
;          |altera_merlin_slave_translator:controlsignal_s1_translator|                                                                                                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controlsignal_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                       ; Architectire ;
;          |altera_merlin_slave_translator:fifo_memory_in_translator|                                                                                                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_memory_in_translator                                                                                                                                                                                                                                                                                                                                                                                                                         ; Architectire ;
;          |altera_merlin_slave_translator:response_s1_translator|                                                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:response_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;          |altera_merlin_traffic_limiter:pciexpress_bar1_0_limiter|                                                                                                       ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:pciexpress_bar1_0_limiter                                                                                                                                                                                                                                                                                                                                                                                                                          ; Architectire ;
;          |altera_merlin_width_adapter:pciexpress_bar1_0_cmd_width_adapter|                                                                                               ; 71 (71)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 52 (52)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pciexpress_bar1_0_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                  ; Architectire ;
;          |altera_merlin_width_adapter:pciexpress_bar1_0_rsp_width_adapter|                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pciexpress_bar1_0_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                  ; Architectire ;
;       |Architectire_mm_interconnect_1:mm_interconnect_1|                                                                                                                 ; 844 (0)     ; 540 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 302 (0)      ; 27 (0)            ; 515 (0)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Architectire ;
;          |Architectire_mm_interconnect_1_cmd_demux:cmd_demux|                                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|Architectire_mm_interconnect_1_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;          |Architectire_mm_interconnect_1_router:router|                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|Architectire_mm_interconnect_1_router:router                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;          |altera_avalon_sc_fifo:pciexpress_cra_agent_rsp_fifo|                                                                                                           ; 40 (40)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 34 (34)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pciexpress_cra_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo|                                                                                                                ; 40 (40)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 26 (26)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;          |altera_merlin_burst_adapter:pciexpress_cra_burst_adapter|                                                                                                      ; 202 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (0)      ; 5 (0)             ; 95 (0)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pciexpress_cra_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                         ; Architectire ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                                                            ; 202 (202)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (102)    ; 5 (5)             ; 95 (95)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pciexpress_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                                                                         ; Architectire ;
;          |altera_merlin_burst_adapter:sgdma_csr_burst_adapter|                                                                                                           ; 156 (0)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 1 (0)             ; 81 (0)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sgdma_csr_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                                                            ; 156 (156)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (74)      ; 1 (1)             ; 81 (81)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |altera_merlin_master_agent:pciexpress_bar2_agent|                                                                                                              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:pciexpress_bar2_agent                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
;          |altera_merlin_master_translator:pciexpress_bar2_translator|                                                                                                    ; 71 (71)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 32 (32)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pciexpress_bar2_translator                                                                                                                                                                                                                                                                                                                                                                                                                       ; Architectire ;
;          |altera_merlin_slave_agent:pciexpress_cra_agent|                                                                                                                ; 43 (6)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (5)       ; 0 (0)             ; 26 (1)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pciexpress_cra_agent                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                              ; 37 (37)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 25 (25)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pciexpress_cra_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;          |altera_merlin_slave_agent:sgdma_csr_agent|                                                                                                                     ; 45 (8)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (6)       ; 0 (0)             ; 23 (2)           ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sgdma_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Architectire ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                              ; 37 (37)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 21 (21)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sgdma_csr_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                          ; Architectire ;
;          |altera_merlin_slave_translator:pciexpress_cra_translator|                                                                                                      ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 29 (29)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:pciexpress_cra_translator                                                                                                                                                                                                                                                                                                                                                                                                                         ; Architectire ;
;          |altera_merlin_slave_translator:sgdma_csr_translator|                                                                                                           ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 29 (29)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sgdma_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |altera_merlin_traffic_limiter:pciexpress_bar2_limiter|                                                                                                         ; 15 (15)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 5 (5)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pciexpress_bar2_limiter                                                                                                                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;          |altera_merlin_width_adapter:pciexpress_cra_cmd_width_adapter|                                                                                                  ; 93 (93)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 90 (90)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:pciexpress_cra_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;          |altera_merlin_width_adapter:pciexpress_cra_rsp_width_adapter|                                                                                                  ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:pciexpress_cra_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;          |altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter|                                                                                                       ; 94 (94)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 86 (86)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                          ; Architectire ;
;          |altera_merlin_width_adapter:sgdma_csr_rsp_width_adapter|                                                                                                       ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_csr_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                          ; Architectire ;
;       |Architectire_mm_interconnect_2:mm_interconnect_2|                                                                                                                 ; 290 (0)     ; 104 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 129 (0)      ; 6 (0)             ; 155 (0)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Architectire ;
;          |Architectire_mm_interconnect_2_cmd_mux:cmd_mux|                                                                                                                ; 75 (68)     ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (61)      ; 0 (0)             ; 9 (4)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|Architectire_mm_interconnect_2_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;             |altera_merlin_arbitrator:arb|                                                                                                                               ; 11 (8)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 6 (4)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|Architectire_mm_interconnect_2_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                      ; Architectire ;
;                |altera_merlin_arb_adder:adder|                                                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|Architectire_mm_interconnect_2_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                                        ; Architectire ;
;          |altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|                                                                                                           ; 75 (75)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 6 (6)             ; 57 (57)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |altera_merlin_master_agent:sgdma_descriptor_read_agent|                                                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:sgdma_descriptor_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                           ; Architectire ;
;          |altera_merlin_master_agent:sgdma_m_read_agent|                                                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:sgdma_m_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Architectire ;
;          |altera_merlin_slave_agent:pciexpress_txs_agent|                                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pciexpress_txs_agent                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Architectire ;
;          |altera_merlin_width_adapter:pciexpress_txs_cmd_width_adapter|                                                                                                  ; 103 (103)   ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 59 (59)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:pciexpress_txs_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;          |altera_merlin_width_adapter:pciexpress_txs_rsp_width_adapter|                                                                                                  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 30 (30)          ; |DigitalTester|Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:pciexpress_txs_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                     ; Architectire ;
;       |altera_avalon_dc_fifo:dcfifo|                                                                                                                                     ; 1418 (167)  ; 1227 (136)                ; 0 (0)         ; 2031616     ; 248  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 191 (30)     ; 1065 (9)          ; 162 (122)        ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Architectire ;
;          |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                                                                ; 544 (0)     ; 544 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 530 (0)           ; 14 (0)           ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[0].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[10].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[10].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[11].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[11].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[12].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[12].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[13].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[13].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[14].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[14].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[15].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[15].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[16].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[16].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[1].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[2].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[3].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[4].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[5].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[6].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[7].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[7].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[8].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[8].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[9].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[9].u                                                                                                                                                                                                                                                                                                                                                                                                               ; Architectire ;
;          |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                                                               ; 544 (0)     ; 544 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 526 (0)           ; 18 (0)           ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[0].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[10].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[10].u                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[11].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[11].u                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[12].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[12].u                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[13].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[13].u                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[14].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[14].u                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[15].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[15].u                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[16].u|                                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[16].u                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[1].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[2].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[3].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[4].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[5].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[6].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[7].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[7].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[8].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[8].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;             |altera_std_synchronizer_nocut:sync[9].u|                                                                                                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[9].u                                                                                                                                                                                                                                                                                                                                                                                                              ; Architectire ;
;          |altsyncram:mem_rtl_0|                                                                                                                                          ; 202 (0)     ; 3 (0)                     ; 0 (0)         ; 2031616     ; 248  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (0)      ; 0 (0)             ; 41 (0)           ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_ogd1:auto_generated|                                                                                                                             ; 202 (3)     ; 3 (3)                     ; 0 (0)         ; 2031616     ; 248  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (0)      ; 0 (0)             ; 41 (1)           ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;                |decode_eca:rden_decode_b|                                                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;                |decode_l0b:decode2|                                                                                                                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2                                                                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |mux_hsb:mux3|                                                                                                                                            ; 185 (185)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 152 (152)    ; 0 (0)             ; 33 (33)          ; |DigitalTester|Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|mux_hsb:mux3                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |altera_reset_controller:rst_controller_001|                                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DigitalTester|Architectire:Unit|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Architectire ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;       |altera_reset_controller:rst_controller_002|                                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DigitalTester|Architectire:Unit|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Architectire ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Architectire ;
;       |altera_reset_controller:rst_controller|                                                                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DigitalTester|Architectire:Unit|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Architectire ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DigitalTester|Architectire:Unit|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Architectire ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; GPIO[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[15]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[19]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[20]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[21]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[22]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[23]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[24]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[25]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[26]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[27]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[28]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[29]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[30]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[31]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[32]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[33]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[34]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[35]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_TX_P[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_WAKE_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_RX_P[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PCIE_PERST_N     ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; CLOCK_50         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_REFCLK_P    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_TX_P[0](n)  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PCIE_RX_P[0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PCIE_REFCLK_P(n) ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; PCIE_RX_P[0]                                                                                                                                                       ;                   ;         ;
; PCIE_PERST_N                                                                                                                                                       ;                   ;         ;
;      - Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2] ; 1                 ; 6       ;
;      - Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                              ; 1                 ; 6       ;
;      - Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_r                               ; 1                 ; 6       ;
;      - Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                           ;                   ;         ;
; PCIE_REFCLK_P                                                                                                                                                      ;                   ;         ;
; PCIE_RX_P[0](n)                                                                                                                                                    ;                   ;         ;
; PCIE_REFCLK_P(n)                                                                                                                                                   ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|a_fefifo_4be:fifo_state|_~5                                                                                                                                                                                                                  ; LCCOMB_X49_Y46_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|valid_wreq~2                                                                                                                                                                                                                                 ; LCCOMB_X49_Y46_N26 ; 59      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|a_fefifo_4be:fifo_state|_~0                                                                                                                                                                                                                                                               ; LCCOMB_X64_Y23_N12 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                ; LCCOMB_X64_Y23_N8  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y47_N8  ; 34      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X49_Y46_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|rdreq~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y24_N20 ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2]                                                                                                                                                                                                                                                                                                                                               ; FF_X2_Y20_N31      ; 48      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|pll_locked_cnt[0]~9                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X2_Y20_N22  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|pll_locked_r[2]                                                                                                                                                                                                                                                                                                                                         ; FF_X2_Y20_N19      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|ws_tmr_eq_0~6                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X1_Y19_N30  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn                                                                                                                                                                                                                                                                                                                                                                              ; FF_X3_Y32_N3       ; 9       ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|exits_r                                                                                                                                                                                                                                                                                                                                                                               ; FF_X3_Y32_N5       ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                                                                                                                                                                                                                                                                                                                                                                            ; FF_X2_Y20_N27      ; 40      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|rsnt_cntn[1]~13                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X4_Y32_N26  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|srst                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X3_Y29_N5       ; 57      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                            ; FF_X3_Y32_N27      ; 69      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[31]~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X4_Y24_N28  ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N20 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~1                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N30 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~10                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y29_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~11                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y29_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~12                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y29_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~13                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y29_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~14                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y29_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~15                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y29_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~2                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N8  ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~3                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N18 ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~4                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N4  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~5                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N2  ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~6                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N6  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~7                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~8                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~9                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y29_N22 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr                                                                                                                                                                                                                                                      ; FF_X116_Y46_N21    ; 437     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|addr_decode_reg[4]                                                                                                                                                                                                                                              ; FF_X31_Y33_N13     ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|always0~1                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y41_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|avalon_state_reg.CRA_PIPE                                                                                                                                                                                                                                       ; FF_X30_Y41_N27     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|AvlRuptEnable_reg[16]~0                                                                                                                                                                                                                                   ; LCCOMB_X33_Y33_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[0]~1                                                                                                                                                                                                                                    ; LCCOMB_X35_Y34_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[16]~0                                                                                                                                                                                                                                   ; LCCOMB_X35_Y33_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[8]~2                                                                                                                                                                                                                                    ; LCCOMB_X34_Y31_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|ram_write~0                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y33_N24 ; 10      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|ram_write~0                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y33_N26 ; 10      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|PndgRdHeader_o[56]                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y41_N20 ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always23~0                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y45_N22 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|chk_hdr_rise                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y47_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[0][5]~15                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y44_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[1][4]~13                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y44_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[2][4]~11                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y44_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[3][4]~17                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y44_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[4][3]~6                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y45_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[5][0]~2                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y45_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[6][3]~4                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y45_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr_previous[7][3]~8                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y45_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[92]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y44_N2  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_modlen_reg[7]~9                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y45_N18 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[11]                                                                                                                                                                                                                                                                     ; FF_X35_Y45_N1      ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[14]                                                                                                                                                                                                                                                                     ; FF_X34_Y47_N11     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[1]                                                                                                                                                                                                                                                                      ; FF_X34_Y47_N13     ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[2]                                                                                                                                                                                                                                                                      ; FF_X35_Y47_N15     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[6]                                                                                                                                                                                                                                                                      ; FF_X35_Y47_N11     ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[7]                                                                                                                                                                                                                                                                      ; FF_X38_Y47_N29     ; 51      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|_~10                                                                                                                                                                                                        ; LCCOMB_X33_Y47_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|_~9                                                                                                                                                                                                         ; LCCOMB_X32_Y47_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|valid_rreq~5                                                                                                                                                                                                ; LCCOMB_X37_Y47_N16 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|valid_wreq                                                                                                                                                                                                  ; LCCOMB_X35_Y47_N8  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[4]~1                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y47_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|cpl_done                                                                                                                                                                                                                                                                             ; LCCOMB_X50_Y41_N4  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[2]~20                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y41_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|_~4                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y43_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|_~7                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y39_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|q_b[15]                                                                                                                                                                                                                     ; M9K_X36_Y41_N0     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|valid_rreq                                                                                                                                                                                                                                          ; LCCOMB_X32_Y43_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|valid_wreq                                                                                                                                                                                                                                          ; LCCOMB_X32_Y45_N16 ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|adapter_fifo_write_cntr[0]~15                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y39_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always16~2                                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y40_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always16~4                                                                                                                                                                                                                                                                            ; LCCOMB_X20_Y43_N28 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always1~0                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y39_N22 ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always5~0                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y40_N10 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_dat_cntr[4]~6                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y42_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|fifo_transmit                                                                                                                                                                                                                                                                         ; LCCOMB_X5_Y29_N16  ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[35]~33                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y36_N2  ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[35]~35                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y37_N28 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|outstanding_tag_cntr~0                                                                                                                                                                                                                                                                ; LCCOMB_X26_Y37_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|_~10                                                                                                                                                                                                            ; LCCOMB_X13_Y37_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|_~8                                                                                                                                                                                                             ; LCCOMB_X8_Y30_N28  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|valid_rreq~0                                                                                                                                                                                                    ; LCCOMB_X5_Y29_N22  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|valid_wreq                                                                                                                                                                                                      ; LCCOMB_X13_Y37_N30 ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_sop_out_reg~1                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y29_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[7]~25                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y40_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|always15~0                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y35_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|always16~2                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y38_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|burst_counter[4]~12                                                                                                                                                                                                                                                                   ; LCCOMB_X37_Y38_N10 ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|payload_byte_cntr[3]~12                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y38_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|pendingrd_fifo_rdreq~0                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y37_N2  ; 23      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|pendingrd_state[1]                                                                                                                                                                                                                                                                    ; FF_X35_Y37_N17     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|read_valid_counter[0]~32                                                                                                                                                                                                                                                              ; LCCOMB_X39_Y37_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|reads_cntr~14                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y37_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[7]~39                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y34_N2  ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|_~5                                                                                                                                                                                                             ; LCCOMB_X39_Y37_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|_~6                                                                                                                                                                                                             ; LCCOMB_X32_Y37_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|valid_wreq~3                                                                                                                                                                                                    ; LCCOMB_X34_Y37_N20 ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[0]                                                                                                                                                                                                                                                                        ; FF_X34_Y38_N13     ; 95      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[1]                                                                                                                                                                                                                                                                        ; FF_X35_Y35_N25     ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[3]                                                                                                                                                                                                                                                                        ; FF_X28_Y38_N19     ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|CmdFifoWrReq_o~0                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y39_N20 ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|Equal3~1                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y40_N28 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|always8~2                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y40_N2  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[3]~23                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y38_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[7]~10                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y38_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[7]~14                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y38_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[5]~12                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y40_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[2]                                                                                                                                                                                                                                                                     ; FF_X33_Y39_N25     ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[4]                                                                                                                                                                                                                                                                     ; FF_X32_Y39_N11     ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[8]                                                                                                                                                                                                                                                                     ; FF_X33_Y41_N23     ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|_~8                                                                                                                                                                                                                                                ; LCCOMB_X24_Y41_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|_~9                                                                                                                                                                                                                                                ; LCCOMB_X25_Y38_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|valid_rreq                                                                                                                                                                                                                                         ; LCCOMB_X24_Y41_N10 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|valid_wreq                                                                                                                                                                                                                                         ; LCCOMB_X26_Y38_N28 ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|_~10                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y38_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|_~8                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y40_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|valid_rreq~2                                                                                                                                                                                                                                           ; LCCOMB_X25_Y40_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|valid_wreq                                                                                                                                                                                                                                             ; LCCOMB_X28_Y38_N24 ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|_~1                                                                                                                                                                                                                                                    ; LCCOMB_X29_Y39_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|_~8                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y39_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|valid_rreq~3                                                                                                                                                                                                                                           ; LCCOMB_X24_Y39_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|valid_wreq                                                                                                                                                                                                                                             ; LCCOMB_X37_Y38_N0  ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                                                                                                                                                                                                                                                                         ; FF_X1_Y46_N17      ; 1381    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rxm_read_data_valid                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y47_N30 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out                                                                                                                                                                                                                                                                                                                                                                                              ; PCIEHIP_X0_Y16_N5  ; 5430    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                                                                                                                                  ; PLL_1              ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                                                                                                                                                                  ; PLL_1              ; 931     ; Clock                      ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|control_status_slave_which_resides_within_Architectire_SGDMA:the_control_status_slave_which_resides_within_Architectire_SGDMA|always2~0                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y40_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|control_status_slave_which_resides_within_Architectire_SGDMA:the_control_status_slave_which_resides_within_Architectire_SGDMA|control_reg_en~0                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y40_N8  ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|control_status_slave_which_resides_within_Architectire_SGDMA:the_control_status_slave_which_resides_within_Architectire_SGDMA|csr_readdata[27]~27                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y41_N18 ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|control_status_slave_which_resides_within_Architectire_SGDMA:the_control_status_slave_which_resides_within_Architectire_SGDMA|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                            ; LCCOMB_X42_Y35_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|control_status_slave_which_resides_within_Architectire_SGDMA:the_control_status_slave_which_resides_within_Architectire_SGDMA|descriptor_pointer_upper_reg_en                                                                                                                                                                                                                                            ; LCCOMB_X41_Y40_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|control_status_slave_which_resides_within_Architectire_SGDMA:the_control_status_slave_which_resides_within_Architectire_SGDMA|do_restart                                                                                                                                                                                                                                                                 ; FF_X42_Y39_N1      ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|cntr_lch:cntr3|counter_reg_bit[1]~0                                                                                                                                                                                 ; LCCOMB_X49_Y38_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|dffe4                                                                                                                                                                                                               ; FF_X49_Y38_N5      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|always10~1                                                                                                                                                                                                                                                                           ; LCCOMB_X42_Y40_N18 ; 86      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|desc_reg_en                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y40_N4  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_read                                                                                                                                                                                                                                                                 ; FF_X42_Y37_N13     ; 75      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LCCOMB_X41_Y33_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LCCOMB_X40_Y36_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo:the_descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Architectire_SGDMA_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LCCOMB_X41_Y33_N14 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_write_which_resides_within_Architectire_SGDMA:the_descriptor_write_which_resides_within_Architectire_SGDMA|controlbitsfifo_rdreq                                                                                                                                                                                                                                                              ; FF_X41_Y33_N13     ; 24      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|_~3                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y36_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y36_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y36_N30 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_grabber:the_Architectire_SGDMA_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                        ; FF_X46_Y47_N15     ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y33_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                        ; LCCOMB_X40_Y36_N8  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_desc_address_fifo:the_Architectire_SGDMA_desc_address_fifo|scfifo:Architectire_SGDMA_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                        ; LCCOMB_X42_Y34_N4  ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|Equal2~5                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y37_N30 ; 67      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|m_read_address[10]~31                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y37_N26 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|m_read_state[2]                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X47_Y37_N31     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|m_read_state[2]~13                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X47_Y37_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|m_read_state[6]                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X47_Y37_N11     ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|received_data_counter[1]~1                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y38_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|received_data_counter[2]~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y38_N26 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|remaining_transactions[8]~2                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X53_Y37_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|transactions_in_queue~12                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X45_Y37_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_read:the_Architectire_SGDMA_m_read|transactions_left_to_post[9]~6                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y37_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|_~11                                                                                                                                                                                          ; LCCOMB_X54_Y40_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|_~12                                                                                                                                                                                          ; LCCOMB_X55_Y39_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|valid_rreq                                                                                                                                                                                    ; LCCOMB_X55_Y40_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|valid_wreq                                                                                                                                                                                    ; LCCOMB_X55_Y37_N24 ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|source_stream_endofpacket_hold~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X55_Y40_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_write:the_Architectire_SGDMA_m_write|byteenable_gen_which_resides_within_Architectire_SGDMA:the_byteenable_gen_which_resides_within_Architectire_SGDMA|thirty_two_bit_byteenable_FSM_which_resides_within_Architectire_SGDMA:the_thirty_two_bit_byteenable_FSM|waitrequest_out~1                                                                                                                                                          ; LCCOMB_X47_Y40_N2  ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_write:the_Architectire_SGDMA_m_write|counter[15]~48                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y40_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_write:the_Architectire_SGDMA_m_write|delayed_write_command_valid                                                                                                                                                                                                                                                                                                                                                                          ; FF_X47_Y40_N31     ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_write:the_Architectire_SGDMA_m_write|m_write_address[24]~3                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y39_N20 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|_~3                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y40_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|valid_rreq                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y37_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|valid_wreq                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y40_N16 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|_~10                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y41_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|_~14                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y40_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|valid_wreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X55_Y40_N10 ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y37_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y37_N16 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X56_Y89_N21     ; 1085    ; Async. clear               ; yes    ; Global Clock         ; GCLK20           ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|stream_fifo_rdreq~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X48_Y40_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|always1~0                                                                                                                                                                                                                                                   ; LCCOMB_X66_Y20_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|mem~403                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y20_N22 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|mem~404                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y20_N24 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|mem~405                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y20_N10 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|mem~406                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y20_N12 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|mem~407                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y20_N14 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|mem~408                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y20_N28 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|mem~409                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y20_N30 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_avalon_st_adapter:avalon_st_adapter|Architectire_avalon_st_adapter_timing_adapter_0:timing_adapter_0|Architectire_avalon_st_adapter_timing_adapter_0_fifo:Architectire_avalon_st_adapter_timing_adapter_0_fifo|mem~410                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y20_N0  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y47_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y47_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|Architectire_mm_interconnect_0_rsp_mux:rsp_mux|WideOr1~0                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y47_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controlsignal_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y51_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controlsignal_s1_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                                                                                                                       ; FF_X38_Y51_N27     ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_memory_in_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y48_N22 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_memory_in_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                                                                                                                         ; FF_X45_Y49_N21     ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:response_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y48_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:response_s1_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y48_N27     ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:controlsignal_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y50_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:controlsignal_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y51_N30 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:fifo_memory_in_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y47_N24 ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:fifo_memory_in_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y47_N14 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:response_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y49_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:response_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y48_N14 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pciexpress_bar1_0_translator|address_register[29]~7                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y48_N28 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pciexpress_bar1_0_translator|address_register[29]~8                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y48_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:controlsignal_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~13                                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y50_N24 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:controlsignal_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y50_N28 ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:controlsignal_s1_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y51_N12 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_memory_in_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]~13                                                                                                                                                                                                                                                                                                       ; LCCOMB_X44_Y49_N22 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_memory_in_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y48_N28 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_memory_in_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y48_N10 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:response_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~13                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y48_N22 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:response_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y48_N10 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:response_s1_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y48_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:pciexpress_bar1_0_limiter|pending_response_count[1]~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y47_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pciexpress_bar1_0_cmd_width_adapter|address_reg[2]~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y47_N8  ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pciexpress_bar1_0_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                ; FF_X40_Y47_N17     ; 97      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pciexpress_cra_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y47_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:pciexpress_cra_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                                                                                                                         ; FF_X26_Y45_N17     ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y43_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sgdma_csr_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                                                                                                                                              ; FF_X37_Y43_N17     ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pciexpress_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y45_N30 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:pciexpress_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y45_N6  ; 53      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y44_N26 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[5]                                                                                                                                                                                                                                                                            ; FF_X45_Y41_N29     ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y44_N0  ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pciexpress_bar2_translator|address_register[14]~36                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y45_N28 ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pciexpress_bar2_translator|address_register[14]~38                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y45_N30 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pciexpress_cra_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[9]~13                                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y46_N22 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pciexpress_cra_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y47_N18 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pciexpress_cra_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y47_N20 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:pciexpress_cra_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y47_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sgdma_csr_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~13                                                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y43_N20 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sgdma_csr_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y43_N2  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sgdma_csr_agent|comb~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y43_N24 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sgdma_csr_agent|m0_read                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y43_N4  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sgdma_csr_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y43_N12 ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pciexpress_bar2_limiter|pending_response_count[1]~0                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y45_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:pciexpress_bar2_limiter|save_dest_id~1                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y45_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:pciexpress_cra_cmd_width_adapter|address_reg[2]~0                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y45_N10 ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:pciexpress_cra_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                   ; FF_X38_Y46_N25     ; 106     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter|address_reg[2]~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y44_N24 ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sgdma_csr_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                        ; FF_X40_Y42_N11     ; 98      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|Architectire_mm_interconnect_2_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y37_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|Architectire_mm_interconnect_2_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y37_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y38_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y38_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y38_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y38_N16 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y38_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y38_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y38_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|always7~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y38_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pciexpress_txs_agent_rsp_fifo|mem_used[1]~13                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y38_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:sgdma_descriptor_read_agent|av_readdatavalid~2                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y38_N30 ; 218     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|Architectire_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:pciexpress_txs_cmd_width_adapter|always9~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y36_N10 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b|w_anode2161w[3]                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X69_Y55_N18 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b|w_anode2179w[3]~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y55_N20 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b|w_anode2190w[3]~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y55_N30 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b|w_anode2201w[3]~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y55_N28 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b|w_anode2212w[3]~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y55_N24 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b|w_anode2223w[3]~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y55_N26 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b|w_anode2234w[3]~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X70_Y55_N20 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_eca:rden_decode_b|w_anode2245w[3]~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y55_N22 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2|w_anode2073w[3]~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y48_N28 ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2|w_anode2090w[3]~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y48_N18 ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2|w_anode2100w[3]~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y48_N12 ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2|w_anode2110w[3]~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y48_N22 ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2|w_anode2120w[3]~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y48_N24 ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2|w_anode2130w[3]~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y48_N6  ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2|w_anode2140w[3]~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y48_N0  ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|decode_l0b:decode2|w_anode2150w[3]~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y48_N2  ; 31      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|internal_out_ready                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X69_Y56_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Architectire:Unit|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                           ; FF_X57_Y1_N25      ; 1046    ; Async. clear               ; yes    ; Global Clock         ; GCLK26           ; --                        ;
; Architectire:Unit|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                           ; FF_X56_Y1_N25      ; 645     ; Async. clear               ; yes    ; Global Clock         ; GCLK24           ; --                        ;
; Architectire:Unit|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                               ; FF_X57_Y1_N9       ; 680     ; Async. clear               ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; PIN_AJ16           ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GPIO[1]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y51_N10 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PCIE_PERST_N                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; PIN_A4             ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PCIE_REFCLK_P                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; PIN_V15            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                 ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn                                                                                                                         ; FF_X3_Y32_N3      ; 9       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr ; FF_X116_Y46_N21   ; 437     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                    ; FF_X1_Y46_N17     ; 1381    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out                                                                                                                                         ; PCIEHIP_X0_Y16_N5 ; 5430    ; 443                                  ; Global Clock         ; GCLK1            ; --                        ;
; Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[0]                                                                                                                                                             ; PLL_1             ; 2       ; 0                                    ; Global Clock         ; GCLK29           ; --                        ;
; Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[1]                                                                                                                                                             ; PLL_1             ; 931     ; 68                                   ; Global Clock         ; GCLK28           ; --                        ;
; Architectire:Unit|Architectire_SGDMA:sgdma|reset_n                                                                                                                                                                                                   ; FF_X56_Y89_N21    ; 1085    ; 0                                    ; Global Clock         ; GCLK20           ; --                        ;
; Architectire:Unit|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                      ; FF_X57_Y1_N25     ; 1046    ; 0                                    ; Global Clock         ; GCLK26           ; --                        ;
; Architectire:Unit|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                      ; FF_X56_Y1_N25     ; 645     ; 0                                    ; Global Clock         ; GCLK24           ; --                        ;
; Architectire:Unit|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                          ; FF_X57_Y1_N9      ; 680     ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_scfifo_with_controls:the_scfifo_with_controls|Architectire_FIFO_Memory_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_bs31:auto_generated|a_dpfifo_i241:dpfifo|dpram_hf11:FIFOram|altsyncram_cak1:altsyncram1|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 262144  ; 8192                        ; 31                          ; 8192                        ; 31                          ; 253952              ; 31   ; None ; M9K_X81_Y23_N0, M9K_X81_Y17_N0, M9K_X65_Y12_N0, M9K_X81_Y11_N0, M9K_X65_Y16_N0, M9K_X81_Y15_N0, M9K_X81_Y14_N0, M9K_X81_Y16_N0, M9K_X94_Y22_N0, M9K_X81_Y12_N0, M9K_X94_Y16_N0, M9K_X94_Y20_N0, M9K_X81_Y13_N0, M9K_X94_Y21_N0, M9K_X94_Y24_N0, M9K_X81_Y20_N0, M9K_X81_Y19_N0, M9K_X65_Y10_N0, M9K_X81_Y24_N0, M9K_X81_Y18_N0, M9K_X65_Y13_N0, M9K_X94_Y17_N0, M9K_X94_Y19_N0, M9K_X81_Y10_N0, M9K_X94_Y23_N0, M9K_X65_Y15_N0, M9K_X65_Y14_N0, M9K_X94_Y18_N0, M9K_X81_Y21_N0, M9K_X81_Y22_N0, M9K_X65_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|dpram_lf11:FIFOram|altsyncram_iak1:altsyncram1|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 18           ; 8192         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 147456  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None ; M9K_X65_Y20_N0, M9K_X65_Y23_N0, M9K_X65_Y22_N0, M9K_X65_Y21_N0, M9K_X65_Y24_N0, M9K_X65_Y18_N0, M9K_X65_Y17_N0, M9K_X65_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM                           ; AUTO ; Single Port      ; Single Clock ; 8            ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256     ; 8                           ; 32                          ; --                          ; --                          ; 256                 ; 1    ; None ; M9K_X36_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM                           ; AUTO ; Single Port      ; Single Clock ; 8            ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256     ; 8                           ; 32                          ; --                          ; --                          ; 256                 ; 1    ; None ; M9K_X36_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_n2e1:FIFOram|ALTSYNCRAM               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 82           ; 16           ; 82           ; yes                    ; no                      ; yes                    ; yes                     ; 1312    ; 16                          ; 80                          ; 16                          ; 80                          ; 1280                ; 3    ; None ; M9K_X36_Y44_N0, M9K_X36_Y47_N0, M9K_X36_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 66           ; 512          ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 33792   ; 512                         ; 65                          ; 512                         ; 65                          ; 33280               ; 4    ; None ; M9K_X52_Y41_N0, M9K_X52_Y42_N0, M9K_X52_Y44_N0, M9K_X52_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 57           ; 16           ; 57           ; yes                    ; no                      ; yes                    ; yes                     ; 912     ; 16                          ; 55                          ; 16                          ; 55                          ; 880                 ; 2    ; None ; M9K_X36_Y41_N0, M9K_X36_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_s2e1:FIFOram|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 66           ; 16           ; 66           ; yes                    ; no                      ; yes                    ; yes                     ; 1056    ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2    ; None ; M9K_X7_Y32_N0, M9K_X7_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_52e1:FIFOram|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 160     ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1    ; None ; M9K_X36_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 8192    ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 2    ; None ; M9K_X23_Y43_N0, M9K_X23_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_h3e1:FIFOram|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 99           ; 64           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 6336    ; 64                          ; 65                          ; 64                          ; 65                          ; 4160                ; 2    ; None ; M9K_X23_Y39_N0, M9K_X23_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_73e1:FIFOram|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 99           ; 16           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 1584    ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2    ; None ; M9K_X23_Y40_N0, M9K_X23_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 4096    ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2    ; None ; M9K_X23_Y36_N0, M9K_X23_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_chain:the_Architectire_SGDMA_chain|descriptor_read_which_resides_within_Architectire_SGDMA:the_descriptor_read_which_resides_within_Architectire_SGDMA|altshift_taps:desc_assembler_rtl_0|shift_taps_78n:auto_generated|altsyncram_o2b1:altsyncram2|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 8            ; 2            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16      ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None ; M9K_X52_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_command_fifo:the_Architectire_SGDMA_command_fifo|scfifo:Architectire_SGDMA_command_fifo_command_fifo|scfifo_8k31:auto_generated|a_dpfifo_fq31:dpfifo|altsyncram_t1e1:FIFOram|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208     ; 2                           ; 48                          ; 2                           ; 48                          ; 96                  ; 2    ; None ; M9K_X52_Y36_N0, M9K_X52_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 36           ; 64           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 2304    ; 64                          ; 34                          ; 64                          ; 34                          ; 2176                ; 1    ; None ; M9K_X52_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_status_token_fifo:the_Architectire_SGDMA_status_token_fifo|scfifo:Architectire_SGDMA_status_token_fifo_status_token_fifo|scfifo_pi31:auto_generated|a_dpfifo_0p31:dpfifo|altsyncram_vud1:FIFOram|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48      ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None ; M9K_X36_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|altsyncram_bvd1:FIFOram|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 36           ; 4            ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 144     ; 4                           ; 34                          ; 4                           ; 34                          ; 136                 ; 1    ; None ; M9K_X52_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|altsyncram:mem_rtl_0|altsyncram_ogd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 65536        ; 31           ; 65536        ; 31           ; yes                    ; no                      ; yes                    ; no                      ; 2031616 ; 65536                       ; 31                          ; 65536                       ; 31                          ; 2031616             ; 248  ; None ; M9K_X81_Y52_N0, M9K_X110_Y40_N0, M9K_X81_Y50_N0, M9K_X110_Y51_N0, M9K_X94_Y52_N0, M9K_X94_Y51_N0, M9K_X81_Y32_N0, M9K_X81_Y34_N0, M9K_X52_Y65_N0, M9K_X52_Y71_N0, M9K_X52_Y73_N0, M9K_X65_Y80_N0, M9K_X52_Y77_N0, M9K_X65_Y81_N0, M9K_X52_Y80_N0, M9K_X65_Y69_N0, M9K_X36_Y66_N0, M9K_X52_Y68_N0, M9K_X36_Y63_N0, M9K_X52_Y67_N0, M9K_X52_Y75_N0, M9K_X36_Y69_N0, M9K_X52_Y78_N0, M9K_X65_Y67_N0, M9K_X65_Y64_N0, M9K_X65_Y57_N0, M9K_X52_Y54_N0, M9K_X65_Y79_N0, M9K_X65_Y76_N0, M9K_X52_Y79_N0, M9K_X81_Y60_N0, M9K_X81_Y56_N0, M9K_X94_Y56_N0, M9K_X110_Y54_N0, M9K_X110_Y57_N0, M9K_X110_Y56_N0, M9K_X94_Y57_N0, M9K_X94_Y54_N0, M9K_X110_Y38_N0, M9K_X94_Y33_N0, M9K_X94_Y59_N0, M9K_X110_Y60_N0, M9K_X94_Y60_N0, M9K_X110_Y59_N0, M9K_X94_Y76_N0, M9K_X94_Y75_N0, M9K_X94_Y77_N0, M9K_X94_Y36_N0, M9K_X65_Y60_N0, M9K_X52_Y70_N0, M9K_X52_Y58_N0, M9K_X52_Y59_N0, M9K_X52_Y61_N0, M9K_X52_Y74_N0, M9K_X65_Y72_N0, M9K_X65_Y34_N0, M9K_X36_Y61_N0, M9K_X52_Y69_N0, M9K_X36_Y60_N0, M9K_X52_Y37_N0, M9K_X52_Y76_N0, M9K_X52_Y72_N0, M9K_X52_Y32_N0, M9K_X65_Y68_N0, M9K_X81_Y54_N0, M9K_X81_Y53_N0, M9K_X81_Y51_N0, M9K_X110_Y49_N0, M9K_X110_Y47_N0, M9K_X81_Y49_N0, M9K_X81_Y39_N0, M9K_X65_Y55_N0, M9K_X52_Y53_N0, M9K_X52_Y64_N0, M9K_X52_Y60_N0, M9K_X52_Y62_N0, M9K_X52_Y50_N0, M9K_X52_Y57_N0, M9K_X52_Y63_N0, M9K_X65_Y65_N0, M9K_X94_Y65_N0, M9K_X94_Y68_N0, M9K_X94_Y70_N0, M9K_X94_Y69_N0, M9K_X110_Y72_N0, M9K_X94_Y81_N0, M9K_X94_Y80_N0, M9K_X110_Y67_N0, M9K_X81_Y64_N0, M9K_X110_Y64_N0, M9K_X110_Y61_N0, M9K_X94_Y62_N0, M9K_X110_Y62_N0, M9K_X81_Y63_N0, M9K_X110_Y63_N0, M9K_X81_Y61_N0, M9K_X94_Y74_N0, M9K_X110_Y55_N0, M9K_X94_Y61_N0, M9K_X81_Y57_N0, M9K_X110_Y58_N0, M9K_X65_Y82_N0, M9K_X94_Y58_N0, M9K_X94_Y55_N0, M9K_X81_Y66_N0, M9K_X110_Y65_N0, M9K_X94_Y73_N0, M9K_X81_Y62_N0, M9K_X110_Y70_N0, M9K_X81_Y76_N0, M9K_X81_Y77_N0, M9K_X110_Y66_N0, M9K_X65_Y43_N0, M9K_X52_Y33_N0, M9K_X52_Y46_N0, M9K_X65_Y42_N0, M9K_X52_Y48_N0, M9K_X52_Y47_N0, M9K_X81_Y30_N0, M9K_X81_Y41_N0, M9K_X65_Y46_N0, M9K_X65_Y39_N0, M9K_X81_Y46_N0, M9K_X81_Y44_N0, M9K_X65_Y45_N0, M9K_X65_Y38_N0, M9K_X65_Y30_N0, M9K_X65_Y32_N0, M9K_X94_Y64_N0, M9K_X94_Y63_N0, M9K_X94_Y71_N0, M9K_X94_Y67_N0, M9K_X94_Y72_N0, M9K_X94_Y78_N0, M9K_X94_Y79_N0, M9K_X94_Y66_N0, M9K_X81_Y67_N0, M9K_X110_Y68_N0, M9K_X81_Y71_N0, M9K_X110_Y71_N0, M9K_X81_Y74_N0, M9K_X81_Y81_N0, M9K_X81_Y79_N0, M9K_X110_Y69_N0, M9K_X81_Y65_N0, M9K_X81_Y69_N0, M9K_X81_Y70_N0, M9K_X81_Y78_N0, M9K_X81_Y75_N0, M9K_X81_Y82_N0, M9K_X81_Y80_N0, M9K_X81_Y68_N0, M9K_X94_Y53_N0, M9K_X94_Y37_N0, M9K_X110_Y52_N0, M9K_X110_Y53_N0, M9K_X110_Y50_N0, M9K_X94_Y50_N0, M9K_X110_Y37_N0, M9K_X110_Y39_N0, M9K_X94_Y44_N0, M9K_X94_Y38_N0, M9K_X94_Y46_N0, M9K_X94_Y42_N0, M9K_X94_Y47_N0, M9K_X81_Y42_N0, M9K_X94_Y30_N0, M9K_X94_Y41_N0, M9K_X94_Y43_N0, M9K_X110_Y42_N0, M9K_X110_Y46_N0, M9K_X110_Y43_N0, M9K_X94_Y45_N0, M9K_X94_Y39_N0, M9K_X110_Y41_N0, M9K_X94_Y32_N0, M9K_X94_Y48_N0, M9K_X94_Y35_N0, M9K_X110_Y48_N0, M9K_X110_Y44_N0, M9K_X94_Y49_N0, M9K_X94_Y40_N0, M9K_X110_Y45_N0, M9K_X94_Y34_N0, M9K_X65_Y31_N0, M9K_X65_Y52_N0, M9K_X81_Y55_N0, M9K_X36_Y54_N0, M9K_X36_Y55_N0, M9K_X36_Y52_N0, M9K_X65_Y41_N0, M9K_X65_Y54_N0, M9K_X65_Y62_N0, M9K_X65_Y61_N0, M9K_X65_Y74_N0, M9K_X65_Y75_N0, M9K_X65_Y77_N0, M9K_X65_Y78_N0, M9K_X65_Y51_N0, M9K_X65_Y35_N0, M9K_X81_Y47_N0, M9K_X81_Y33_N0, M9K_X81_Y48_N0, M9K_X81_Y43_N0, M9K_X81_Y45_N0, M9K_X81_Y38_N0, M9K_X81_Y31_N0, M9K_X81_Y36_N0, M9K_X36_Y58_N0, M9K_X65_Y58_N0, M9K_X52_Y55_N0, M9K_X65_Y59_N0, M9K_X52_Y66_N0, M9K_X36_Y59_N0, M9K_X52_Y39_N0, M9K_X65_Y63_N0, M9K_X52_Y51_N0, M9K_X52_Y35_N0, M9K_X36_Y51_N0, M9K_X65_Y50_N0, M9K_X65_Y49_N0, M9K_X36_Y49_N0, M9K_X52_Y49_N0, M9K_X65_Y40_N0, M9K_X65_Y44_N0, M9K_X81_Y37_N0, M9K_X65_Y48_N0, M9K_X65_Y37_N0, M9K_X65_Y47_N0, M9K_X81_Y40_N0, M9K_X81_Y35_N0, M9K_X65_Y33_N0, M9K_X65_Y66_N0, M9K_X81_Y59_N0, M9K_X65_Y70_N0, M9K_X65_Y71_N0, M9K_X65_Y73_N0, M9K_X81_Y72_N0, M9K_X81_Y73_N0, M9K_X81_Y58_N0, M9K_X36_Y53_N0, M9K_X65_Y53_N0, M9K_X36_Y57_N0, M9K_X65_Y56_N0, M9K_X52_Y56_N0, M9K_X36_Y56_N0, M9K_X52_Y52_N0, M9K_X65_Y36_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 19,399 / 445,464 ( 4 % )  ;
; C16 interconnects                 ; 987 / 12,402 ( 8 % )      ;
; C4 interconnects                  ; 9,887 / 263,952 ( 4 % )   ;
; Direct links                      ; 1,956 / 445,464 ( < 1 % ) ;
; GXB block output buffers          ; 140 / 3,600 ( 4 % )       ;
; Global clocks                     ; 10 / 30 ( 33 % )          ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 4,694 / 149,760 ( 3 % )   ;
; R24 interconnects                 ; 1,120 / 12,690 ( 9 % )    ;
; R4 interconnects                  ; 11,960 / 370,260 ( 3 % )  ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.63) ; Number of LABs  (Total = 666) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 52                            ;
; 2                                           ; 18                            ;
; 3                                           ; 11                            ;
; 4                                           ; 15                            ;
; 5                                           ; 7                             ;
; 6                                           ; 12                            ;
; 7                                           ; 7                             ;
; 8                                           ; 9                             ;
; 9                                           ; 8                             ;
; 10                                          ; 11                            ;
; 11                                          ; 16                            ;
; 12                                          ; 25                            ;
; 13                                          ; 33                            ;
; 14                                          ; 50                            ;
; 15                                          ; 54                            ;
; 16                                          ; 338                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.53) ; Number of LABs  (Total = 666) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 520                           ;
; 1 Clock                            ; 603                           ;
; 1 Clock enable                     ; 239                           ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 40                            ;
; 2 Async. clears                    ; 92                            ;
; 2 Clock enables                    ; 133                           ;
; 2 Clocks                           ; 33                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.50) ; Number of LABs  (Total = 666) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 13                            ;
; 2                                            ; 42                            ;
; 3                                            ; 2                             ;
; 4                                            ; 18                            ;
; 5                                            ; 5                             ;
; 6                                            ; 12                            ;
; 7                                            ; 8                             ;
; 8                                            ; 11                            ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 7                             ;
; 13                                           ; 6                             ;
; 14                                           ; 17                            ;
; 15                                           ; 8                             ;
; 16                                           ; 19                            ;
; 17                                           ; 12                            ;
; 18                                           ; 16                            ;
; 19                                           ; 23                            ;
; 20                                           ; 27                            ;
; 21                                           ; 28                            ;
; 22                                           ; 36                            ;
; 23                                           ; 31                            ;
; 24                                           ; 36                            ;
; 25                                           ; 25                            ;
; 26                                           ; 66                            ;
; 27                                           ; 45                            ;
; 28                                           ; 32                            ;
; 29                                           ; 21                            ;
; 30                                           ; 29                            ;
; 31                                           ; 17                            ;
; 32                                           ; 45                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.72) ; Number of LABs  (Total = 666) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 116                           ;
; 2                                               ; 49                            ;
; 3                                               ; 33                            ;
; 4                                               ; 25                            ;
; 5                                               ; 35                            ;
; 6                                               ; 31                            ;
; 7                                               ; 34                            ;
; 8                                               ; 52                            ;
; 9                                               ; 36                            ;
; 10                                              ; 44                            ;
; 11                                              ; 44                            ;
; 12                                              ; 30                            ;
; 13                                              ; 33                            ;
; 14                                              ; 25                            ;
; 15                                              ; 20                            ;
; 16                                              ; 34                            ;
; 17                                              ; 8                             ;
; 18                                              ; 5                             ;
; 19                                              ; 5                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 4                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.27) ; Number of LABs  (Total = 666) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 78                            ;
; 4                                            ; 39                            ;
; 5                                            ; 17                            ;
; 6                                            ; 32                            ;
; 7                                            ; 19                            ;
; 8                                            ; 9                             ;
; 9                                            ; 19                            ;
; 10                                           ; 18                            ;
; 11                                           ; 27                            ;
; 12                                           ; 12                            ;
; 13                                           ; 24                            ;
; 14                                           ; 29                            ;
; 15                                           ; 12                            ;
; 16                                           ; 16                            ;
; 17                                           ; 25                            ;
; 18                                           ; 23                            ;
; 19                                           ; 26                            ;
; 20                                           ; 37                            ;
; 21                                           ; 23                            ;
; 22                                           ; 33                            ;
; 23                                           ; 12                            ;
; 24                                           ; 12                            ;
; 25                                           ; 17                            ;
; 26                                           ; 14                            ;
; 27                                           ; 11                            ;
; 28                                           ; 10                            ;
; 29                                           ; 19                            ;
; 30                                           ; 8                             ;
; 31                                           ; 10                            ;
; 32                                           ; 6                             ;
; 33                                           ; 5                             ;
; 34                                           ; 5                             ;
; 35                                           ; 7                             ;
; 36                                           ; 5                             ;
; 37                                           ; 1                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 42           ; 0            ; 42           ; 0            ; 0            ; 45        ; 42           ; 0            ; 45        ; 45        ; 0            ; 41           ; 0            ; 0            ; 2            ; 0            ; 41           ; 2            ; 0            ; 0            ; 0            ; 41           ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 43           ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 45           ; 3            ; 45           ; 45           ; 0         ; 3            ; 45           ; 0         ; 0         ; 45           ; 4            ; 45           ; 45           ; 43           ; 45           ; 4            ; 43           ; 45           ; 45           ; 45           ; 4            ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 2            ; 45           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; GPIO[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[18]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[19]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[20]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[22]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[23]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[24]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[25]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[26]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[27]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[28]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[29]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[30]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[31]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[32]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[33]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[34]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[35]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_TX_P[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_WAKE_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_RX_P[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_PERST_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCIE_REFCLK_P      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_TX_P[0](n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_RX_P[0](n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PCIE_REFCLK_P(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                    ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                  ; Destination Clock(s)                                                                                      ; Delay Added in ns ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0    ; Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                          ; 79.1              ;
; Unit|pll|sd1|pll7|clk[1]                                                         ; Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout,Unit|pll|sd1|pll7|clk[1] ; 25.2              ;
; Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                          ; 21.0              ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                ; Destination Register                                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[4]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.785             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[1]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.782             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[16]                                                                                                                                                                                                                                                                            ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.781             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[0]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.778             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[6]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.771             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[2]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.766             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[5]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.645             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[7]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.597             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[3]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.593             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[11]                                                                                                                                                                                                                                                                            ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.204             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[10]                                                                                                                                                                                                                                                                            ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.081             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[13]                                                                                                                                                                                                                                                                            ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.043             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[8]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.038             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[14]                                                                                                                                                                                                                                                                            ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.034             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[9]                                                                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 4.001             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[12]                                                                                                                                                                                                                                                                            ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 3.905             ;
; Architectire:Unit|altera_avalon_dc_fifo:dcfifo|out_csr_readdata[15]                                                                                                                                                                                                                                                                            ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 3.870             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[23]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[23]                                                                                                                                                                                                        ; 3.087             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[28]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[28]                                                                                                                                                                                                        ; 3.020             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[30]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[30]                                                                                                                                                                                                        ; 2.963             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[11]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[11]                                                                                                                                                                                                        ; 2.880             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[5]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[5]                                                                                                                                                                                                         ; 2.797             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[10]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[10]                                                                                                                                                                                                        ; 2.607             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[7]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[7]                                                                                                                                                                                                         ; 2.607             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[6]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[6]                                                                                                                                                                                                         ; 2.607             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[4]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[4]                                                                                                                                                                                                         ; 2.607             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[18]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[18]                                                                                                                                                                                                        ; 2.586             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[16]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[16]                                                                                                                                                                                                        ; 2.586             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[3]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[3]                                                                                                                                                                                                         ; 2.586             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[1]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[1]                                                                                                                                                                                                         ; 2.586             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[25]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[25]                                                                                                                                                                                                        ; 2.560             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[27]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[27]                                                                                                                                                                                                        ; 2.536             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[26]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[26]                                                                                                                                                                                                        ; 2.536             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[20]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[20]                                                                                                                                                                                                        ; 2.507             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[21]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[21]                                                                                                                                                                                                        ; 2.473             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[15]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[15]                                                                                                                                                                                                        ; 2.360             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[12]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[12]                                                                                                                                                                                                        ; 2.314             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_wr_hip                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|ctl_wr_r                                                                                                                                                                                                                ; 2.278             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[17]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[17]                                                                                                                                                                                                        ; 2.225             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[2]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[2]                                                                                                                                                                                                         ; 2.225             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[0]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[0]                                                                                                                                                                                                         ; 2.225             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[19]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[19]                                                                                                                                                                                                        ; 2.085             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[9]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[9]                                                                                                                                                                                                         ; 2.048             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[8]                                                                                                                                                                                                                              ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[8]                                                                                                                                                                                                         ; 2.048             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[13]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[13]                                                                                                                                                                                                        ; 1.925             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[14]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[14]                                                                                                                                                                                                        ; 1.913             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[22]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[22]                                                                                                                                                                                                        ; 1.899             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[31]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[31]                                                                                                                                                                                                        ; 1.822             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[29]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[29]                                                                                                                                                                                                        ; 1.822             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_hip[24]                                                                                                                                                                                                                             ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[24]                                                                                                                                                                                                        ; 1.822             ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:response_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]                                                                                                               ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 1.006             ;
; Architectire:Unit|Architectire_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:response_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]                                                                                                               ; Architectire:Unit|Architectire_Response:response|readdata[0]                                                                                                                                                                                                                                                                                                         ; 1.006             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[6]                                                                                                                                                                                                                  ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a6~porta_datain_reg0   ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[5]                                                                                                                                                                                                                  ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a5~porta_datain_reg0   ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[4]                                                                                                                                                                                                                  ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a4~porta_datain_reg0   ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[0]                                                                                                                                                                                                                  ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a0~porta_datain_reg0   ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[8]                                                                                                                                                                                                                  ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a8~porta_datain_reg0   ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[9]                                                                                                                                                                                                                  ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a9~porta_datain_reg0   ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[10]                                                                                                                                                                                                                 ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a10~porta_datain_reg0  ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[12]                                                                                                                                                                                                                 ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a12~porta_datain_reg0  ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[13]                                                                                                                                                                                                                 ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a13~porta_datain_reg0  ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[14]                                                                                                                                                                                                                 ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a14~porta_datain_reg0  ; 0.338             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|m_readfifo_data[15]                                                                                                                                                                                                                 ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a15~porta_datain_reg0  ; 0.338             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[34]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a45~porta_datain_reg0                                                        ; 0.338             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[33]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a44~porta_datain_reg0                                                        ; 0.338             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[38]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a54~porta_datain_reg0                                                        ; 0.338             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[37]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a53~porta_datain_reg0                                                        ; 0.338             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[36]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a52~porta_datain_reg0                                                        ; 0.338             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[1]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_73e1:FIFOram|ram_block1a29~porta_address_reg0                                                          ; 0.299             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[0]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_73e1:FIFOram|ram_block1a29~porta_address_reg0                                                          ; 0.299             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[2]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_73e1:FIFOram|ram_block1a29~porta_address_reg0                                                          ; 0.299             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[3]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_73e1:FIFOram|ram_block1a29~porta_address_reg0                                                          ; 0.299             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[48]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a16~porta_datain_reg0                                                        ; 0.267             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[49]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a17~porta_datain_reg0                                                        ; 0.267             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[50]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a18~porta_datain_reg0                                                        ; 0.267             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[51]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a19~porta_datain_reg0                                                        ; 0.267             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[63]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a31~porta_datain_reg0                                                        ; 0.267             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[62]                                                                                                        ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a30~porta_datain_reg0                                                        ; 0.267             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_dwlen_reg[0]                                                                                                       ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_r2e1:FIFOram|ram_block1a32~porta_datain_reg0                                                        ; 0.267             ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_map_avalonmm_to_avalonst_other_info:the_map_avalonmm_to_avalonst_other_info|channel_q[3]                                                                                                                                                                       ; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|dpram_lf11:FIFOram|altsyncram_iak1:altsyncram1|ram_block2a5~porta_datain_reg0                                                                        ; 0.267             ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|cntr_9tb:wr_ptr|counter_reg_bit[4]                                                                                             ; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|dpram_lf11:FIFOram|altsyncram_iak1:altsyncram1|ram_block2a6~porta_address_reg0                                                                       ; 0.259             ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|cntr_9tb:wr_ptr|counter_reg_bit[1]                                                                                             ; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|dpram_lf11:FIFOram|altsyncram_iak1:altsyncram1|ram_block2a6~porta_address_reg0                                                                       ; 0.259             ;
; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|cntr_9tb:wr_ptr|counter_reg_bit[0]                                                                                             ; Architectire:Unit|Architectire_FIFO_Memory:fifo_memory|Architectire_FIFO_Memory_single_clock_fifo_for_other_info:the_scfifo_other_info|scfifo:single_clock_fifo|scfifo_dr21:auto_generated|a_dpfifo_k131:dpfifo|dpram_lf11:FIFOram|altsyncram_iak1:altsyncram1|ram_block2a6~porta_address_reg0                                                                       ; 0.259             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|cntr_nrb:wr_ptr|counter_reg_bit[1]                                                                                              ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|altsyncram_bvd1:FIFOram|ram_block1a34~porta_address_reg0                                                                                              ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[4]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram|ram_block1a63~porta_address_reg0                                                          ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[3]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram|ram_block1a63~porta_address_reg0                                                          ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[2]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram|ram_block1a63~porta_address_reg0                                                          ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[1]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram|ram_block1a63~porta_address_reg0                                                          ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[0]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram|ram_block1a63~porta_address_reg0                                                          ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[5]                                                          ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_13e1:FIFOram|ram_block1a63~porta_address_reg0                                                          ; 0.241             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[4] ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a15~porta_address_reg0 ; 0.241             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[3] ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a15~porta_address_reg0 ; 0.241             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[2] ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a15~porta_address_reg0 ; 0.241             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[1] ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a15~porta_address_reg0 ; 0.241             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[0] ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a15~porta_address_reg0 ; 0.241             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|cntr_rrb:wr_ptr|counter_reg_bit[5] ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_m_readfifo:the_Architectire_SGDMA_m_readfifo|Architectire_SGDMA_m_readfifo_m_readfifo:the_Architectire_SGDMA_m_readfifo_m_readfifo|scfifo:Architectire_SGDMA_m_readfifo_m_readfifo_m_readfifo|scfifo_1741:auto_generated|a_dpfifo_8d41:dpfifo|altsyncram_v2e1:FIFOram|ram_block1a15~porta_address_reg0 ; 0.241             ;
; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|cntr_nrb:wr_ptr|counter_reg_bit[0]                                                                                              ; Architectire:Unit|Architectire_SGDMA:sgdma|Architectire_SGDMA_stream_fifo:the_Architectire_SGDMA_stream_fifo|scfifo:Architectire_SGDMA_stream_fifo_stream_fifo|scfifo_vi31:auto_generated|a_dpfifo_6p31:dpfifo|altsyncram_bvd1:FIFOram|ram_block1a15~porta_address_reg0                                                                                              ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[2]                   ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_s2e1:FIFOram|ram_block1a63~porta_address_reg0                   ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[1]                   ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_s2e1:FIFOram|ram_block1a63~porta_address_reg0                   ; 0.241             ;
; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_prb:wr_ptr|counter_reg_bit[0]                   ; Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_s2e1:FIFOram|ram_block1a63~porta_address_reg0                   ; 0.241             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CGX150DF31C7 for design "DigitalTester"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31I7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location AE7
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 2 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "PCIE_TX_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_TX_P[0](n)"
    Warning (176118): Pin "PCIE_RX_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "PCIE_RX_P[0](n)"
Warning (167036): Following pin(s) must use differential I/O standard -- the Fitter will automatically assign differential I/O standard to pin(s)
    Warning (167037): Pin PCIE_RX_P[0] must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
    Warning (167037): Pin PCIE_RX_P[0](n) must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
    Warning (167037): Pin PCIE_TX_P[0] must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
    Warning (167037): Pin PCIE_TX_P[0](n) must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
Critical Warning (167080): GXB Central Management Unit (CMU) Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0" must be 125.0 MHz
Info (167012): GXB Quad Optimizer operation is complete
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y16_N5            Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip
        Info (167097): CALIBRATIONBLOCK_X0_Y1_N5    Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cal_blk0
        Info (167097): PLL_1                        
        Info (167097): PLL_5                        Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|pll1
        Info (167097): PLL_6                        
        Info (167097): PLL_7                        
        Info (167097): PLL_8                        
        Info (167097): PLL_2                        
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y28_N6                Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0
            Info (167097): Regular Channel 0
                Info (167097): PIN_AC2                      PCIE_RX_P[0]
                Info (167097): PIN_AC2                      PCIE_RX_P[0]~input
                Info (167097): RXPMA_X0_Y16_N6              Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|receive_pma0
                Info (167097): RXPCS_X0_Y16_N8              Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|receive_pcs0
                Info (167097): TXPCS_X0_Y16_N9              Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|transmit_pcs0
                Info (167097): TXPMA_X0_Y16_N7              Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|transmit_pma0
                Info (167097): PIN_AB4                      PCIE_TX_P[0]
                Info (167097): PIN_AB4                      PCIE_TX_P[0]~output
            Info (167097): Regular Channel 1
                Info (167097): PIN_AA2                      
                Info (167097): PIN_AA2                      
                Info (167097): RXPMA_X0_Y22_N6              
                Info (167097): RXPCS_X0_Y22_N8              
                Info (167097): TXPCS_X0_Y22_N9              
                Info (167097): TXPMA_X0_Y22_N7              
                Info (167097): PIN_Y4                       
                Info (167097): PIN_Y4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_W2                       
                Info (167097): PIN_W2                       
                Info (167097): RXPMA_X0_Y29_N6              
                Info (167097): RXPCS_X0_Y29_N8              
                Info (167097): TXPCS_X0_Y29_N9              
                Info (167097): TXPMA_X0_Y29_N7              
                Info (167097): PIN_V4                       
                Info (167097): PIN_V4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_U2                       
                Info (167097): PIN_U2                       
                Info (167097): RXPMA_X0_Y35_N6              
                Info (167097): RXPCS_X0_Y35_N8              
                Info (167097): TXPCS_X0_Y35_N9              
                Info (167097): TXPMA_X0_Y35_N7              
                Info (167097): PIN_T4                       
                Info (167097): PIN_T4                       
        Info (167097): Atoms placed to IOBANK_QL1
            Info (167097): CMU_X0_Y62_N6                
            Info (167097): Regular Channel 0
                Info (167097): PIN_R2                       
                Info (167097): PIN_R2                       
                Info (167097): RXPMA_X0_Y50_N6              
                Info (167097): RXPCS_X0_Y50_N8              
                Info (167097): TXPCS_X0_Y50_N9              
                Info (167097): TXPMA_X0_Y50_N7              
                Info (167097): PIN_P4                       
                Info (167097): PIN_P4                       
            Info (167097): Regular Channel 1
                Info (167097): PIN_N2                       
                Info (167097): PIN_N2                       
                Info (167097): RXPMA_X0_Y56_N6              
                Info (167097): RXPCS_X0_Y56_N8              
                Info (167097): TXPCS_X0_Y56_N9              
                Info (167097): TXPMA_X0_Y56_N7              
                Info (167097): PIN_M4                       
                Info (167097): PIN_M4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_L2                       
                Info (167097): PIN_L2                       
                Info (167097): RXPMA_X0_Y63_N6              
                Info (167097): RXPCS_X0_Y63_N8              
                Info (167097): TXPCS_X0_Y63_N9              
                Info (167097): TXPMA_X0_Y63_N7              
                Info (167097): PIN_K4                       
                Info (167097): PIN_K4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_J2                       
                Info (167097): PIN_J2                       
                Info (167097): RXPMA_X0_Y69_N6              
                Info (167097): RXPCS_X0_Y69_N8              
                Info (167097): TXPCS_X0_Y69_N9              
                Info (167097): TXPMA_X0_Y69_N7              
                Info (167097): PIN_H4                       
                Info (167097): PIN_H4                       
Critical Warning (167080): GXB Central Management Unit (CMU) Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0" must be 125.0 MHz
Info (15535): Implemented PLL "Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port
Info (15535): Implemented PLL "Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|pll7" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[1] port
Info (332104): Reading SDC File: 'Architectire/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Architectire/synthesis/submodules/altera_pci_express.sdc'
Warning (332174): Ignored filter at altera_pci_express.sdc(14): *refclk_export could not be matched with a port or pin or register or keeper or net or combinational node or node
Warning (332049): Ignored create_clock at altera_pci_express.sdc(14): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {refclk_pci_express} {*refclk_export}
Warning (332174): Ignored filter at altera_pci_express.sdc(16): *tx_digitalreset_reg0c[0] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(16): Argument <to> is not an object ID
    Info (332050): set_false_path -to {*tx_digitalreset_reg0c[0]}
Warning (332174): Ignored filter at altera_pci_express.sdc(17): *rx_digitalreset_reg0c[0] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(17): Argument <to> is not an object ID
    Info (332050): set_false_path -to {*rx_digitalreset_reg0c[0]}
Warning (332174): Ignored filter at altera_pci_express.sdc(18): *central_clk_div0* could not be matched with a clock
Warning (332174): Ignored filter at altera_pci_express.sdc(18): *_hssi_pcie_hip* could not be matched with a clock
Info (332104): Reading SDC File: 'Architectire/synthesis/submodules/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'd:/digitaltester/hardware/db/ip/architectire/submodules/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'd:/digitaltester/hardware/db/ip/architectire/submodules/altera_pci_express.sdc'
Warning (332049): Ignored create_clock at altera_pci_express.sdc(14): Argument <targets> is not an object ID
    Info (332050): create_clock -period "100 MHz" -name {refclk_pci_express} {*refclk_export}
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(16): Argument <to> is not an object ID
    Info (332050): set_false_path -to {*tx_digitalreset_reg0c[0]}
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(17): Argument <to> is not an object ID
    Info (332050): set_false_path -to {*rx_digitalreset_reg0c[0]}
Info (332104): Reading SDC File: 'd:/digitaltester/hardware/db/ip/architectire/submodules/altera_reset_controller.sdc'
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info (332098): From: Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|tl_cfg_ctl_wr_hip
    Info (332098): From: Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|l2_exit
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 13 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 PCIE_REFCLK_P
    Info (332111):    0.800 Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1|clk[0]
    Info (332111):    4.000 Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1|clk[1]
    Info (332111):    4.000 Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1|clk[2]
    Info (332111):    0.800 Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|pll0|auto_generated|pll1|icdrclk
    Info (332111):    4.000 Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|receive_pma0|clockout
    Info (332111):    4.000 Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|transmit_pcs0|hiptxclkout
    Info (332111):    4.000 Unit|pciexpress|altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|transmit_pma0|clockout
    Info (332111):    8.000 Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout
    Info (332111):    8.000 Unit|pciexpress|pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0
    Info (332111):   20.000 Unit|pll|sd1|pll7|clk[0]
    Info (332111):    5.000 Unit|pll|sd1|pll7|clk[1]
Info (176353): Automatically promoted node Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
Info (176353): Automatically promoted node Architectire:Unit|Architectire_PLL:pll|Architectire_PLL_altpll_iia2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G28
Info (176353): Automatically promoted node Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Architectire:Unit|Architectire_SGDMA:sgdma|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Architectire:Unit|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Architectire:Unit|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Architectire:Unit|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Architectire:Unit|Architectire_PCIExpress:pciexpress|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Architectire:Unit|Architectire_PCIExpress:pciexpress|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Critical Warning (167080): GXB Central Management Unit (CMU) Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz
Critical Warning (167080): GXB Central Management Unit (CMU) Architectire:Unit|Architectire_PCIExpress:pciexpress|Architectire_PCIExpress_altgx_internal:altgx_internal|Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8:Architectire_PCIExpress_altgx_internal_alt_c3gxb_qmh8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the DPRIO Reconfiguration feature requires that it must be
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:19
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:56
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X23_Y34 to location X34_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:39
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 28.92 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:11
Info (144001): Generated suppressed messages file D:/DigitalTester/Hardware/output_files/DigitalTester.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 1644 megabytes
    Info: Processing ended: Mon Apr 17 22:19:21 2017
    Info: Elapsed time: 00:02:43
    Info: Total CPU time (on all processors): 00:03:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/DigitalTester/Hardware/output_files/DigitalTester.fit.smsg.


