TimeQuest Timing Analyzer report for signalg
Sat Nov 21 01:05:18 2020
Quartus II 32-bit Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Signal Integrity Metrics (Slow 1200mv 0c Model)
 62. Signal Integrity Metrics (Slow 1200mv 85c Model)
 63. Signal Integrity Metrics (Fast 1200mv 0c Model)
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition ;
; Revision Name      ; signalg                                                         ;
; Device Family      ; Cyclone IV GX                                                   ;
; Device Name        ; EP4CGX15BF14C6                                                  ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 517.33 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.933 ; -9.492             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -24.000                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                            ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.933 ; phase_acc_r[5]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.423     ; 1.505      ;
; -0.810 ; phase_acc_r[1]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.740      ;
; -0.727 ; phase_acc_r[0]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.657      ;
; -0.696 ; phase_acc_r[0]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.626      ;
; -0.694 ; phase_acc_r[1]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.624      ;
; -0.691 ; phase_acc_r[1]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.621      ;
; -0.691 ; phase_acc_r[3]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.621      ;
; -0.688 ; phase_acc_r[1]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.618      ;
; -0.611 ; phase_acc_r[2]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.541      ;
; -0.611 ; phase_acc_r[0]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.541      ;
; -0.607 ; phase_acc_r[0]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.537      ;
; -0.586 ; phase_acc_r[5]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; -0.079     ; 1.502      ;
; -0.583 ; phase_acc_r[5]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.079     ; 1.499      ;
; -0.580 ; phase_acc_r[0]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.510      ;
; -0.580 ; phase_acc_r[5]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.079     ; 1.496      ;
; -0.580 ; phase_acc_r[2]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.510      ;
; -0.578 ; phase_acc_r[1]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.508      ;
; -0.577 ; phase_acc_r[0]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.507      ;
; -0.575 ; phase_acc_r[1]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.505      ;
; -0.575 ; phase_acc_r[3]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.505      ;
; -0.572 ; phase_acc_r[3]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.502      ;
; -0.572 ; phase_acc_r[1]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.502      ;
; -0.569 ; phase_acc_r[3]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.499      ;
; -0.569 ; phase_acc_r[1]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.499      ;
; -0.495 ; phase_acc_r[4]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.425      ;
; -0.495 ; phase_acc_r[2]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.425      ;
; -0.495 ; phase_acc_r[0]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.425      ;
; -0.492 ; phase_acc_r[2]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.422      ;
; -0.491 ; phase_acc_r[0]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.421      ;
; -0.479 ; phase_acc_r[6]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.079     ; 1.395      ;
; -0.477 ; phase_acc_r[6]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.079     ; 1.393      ;
; -0.468 ; phase_acc_r[0]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.279      ; 1.742      ;
; -0.465 ; phase_acc_r[0]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.739      ;
; -0.464 ; phase_acc_r[0]  ; mem_addr_r[1]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.394      ;
; -0.464 ; phase_acc_r[4]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.394      ;
; -0.464 ; phase_acc_r[2]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.065     ; 1.394      ;
; -0.463 ; phase_acc_r[1]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.737      ;
; -0.462 ; phase_acc_r[2]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.392      ;
; -0.461 ; phase_acc_r[0]  ; phase_acc_r[1]               ; clk          ; clk         ; 1.000        ; -0.065     ; 1.391      ;
; -0.460 ; phase_acc_r[1]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.279      ; 1.734      ;
; -0.457 ; phase_acc_r[1]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.731      ;
; -0.449 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.723      ;
; -0.442 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.716      ;
; -0.429 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.703      ;
; -0.426 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.700      ;
; -0.422 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.696      ;
; -0.419 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.693      ;
; -0.413 ; phase_acc_r[5]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.423     ; 0.985      ;
; -0.409 ; phase_acc_r[6]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.423     ; 0.981      ;
; -0.379 ; phase_acc_r[0]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.653      ;
; -0.352 ; phase_acc_r[2]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.279      ; 1.626      ;
; -0.350 ; phase_acc_r[2]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.624      ;
; -0.349 ; phase_acc_r[0]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.623      ;
; -0.344 ; phase_acc_r[3]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.618      ;
; -0.341 ; phase_acc_r[3]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.279      ; 1.615      ;
; -0.341 ; phase_acc_r[1]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.615      ;
; -0.338 ; phase_acc_r[3]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.612      ;
; -0.264 ; phase_acc_r[2]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.538      ;
; -0.236 ; phase_acc_r[4]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.279      ; 1.510      ;
; -0.235 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.509      ;
; -0.234 ; phase_acc_r[4]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.508      ;
; -0.234 ; phase_acc_r[2]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.508      ;
; -0.228 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.502      ;
; -0.222 ; phase_acc_r[3]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.496      ;
; -0.162 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.436      ;
; -0.155 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.429      ;
; -0.148 ; phase_acc_r[4]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.422      ;
; -0.132 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.406      ;
; -0.118 ; phase_acc_r[4]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.279      ; 1.392      ;
; -0.116 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.390      ;
; -0.112 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.386      ;
; -0.109 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.383      ;
; -0.109 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.383      ;
; -0.079 ; phase_acc_r[7]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.079     ; 0.995      ;
; -0.077 ; phase_acc_r[7]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.079     ; 0.993      ;
; -0.072 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.346      ;
; -0.066 ; phase_acc_r[5]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; -0.079     ; 0.982      ;
; -0.065 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.339      ;
; -0.063 ; phase_acc_r[0]  ; mem_addr_r[0]                ; clk          ; clk         ; 1.000        ; -0.065     ; 0.993      ;
; -0.061 ; phase_acc_r[6]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; -0.079     ; 0.977      ;
; -0.059 ; phase_acc_r[0]  ; phase_acc_r[0]               ; clk          ; clk         ; 1.000        ; -0.065     ; 0.989      ;
; -0.058 ; phase_acc_r[1]  ; mem_addr_r[1]                ; clk          ; clk         ; 1.000        ; -0.065     ; 0.988      ;
; -0.055 ; phase_acc_r[3]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.065     ; 0.985      ;
; -0.055 ; phase_acc_r[1]  ; phase_acc_r[1]               ; clk          ; clk         ; 1.000        ; -0.065     ; 0.985      ;
; -0.052 ; phase_acc_r[3]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.065     ; 0.982      ;
; -0.043 ; phase_acc_r[4]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.065     ; 0.973      ;
; -0.043 ; phase_acc_r[2]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.065     ; 0.973      ;
; -0.040 ; phase_acc_r[4]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.065     ; 0.970      ;
; -0.040 ; phase_acc_r[2]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.065     ; 0.970      ;
; -0.039 ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; -0.079     ; 0.955      ;
; -0.038 ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 0.954      ;
; 0.082  ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.192      ;
; 0.155  ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.119      ;
; 0.201  ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.073      ;
; 0.245  ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.279      ; 1.029      ;
; 0.247  ; mem:uut|en_r[0] ; mem:uut|en_r[1]              ; clk          ; clk         ; 1.000        ; -0.064     ; 0.684      ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                            ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.422      ; 0.937      ;
; 0.371 ; mem:uut|en_r[0] ; mem:uut|en_r[1]              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.592      ;
; 0.428 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.007      ;
; 0.437 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.016      ;
; 0.491 ; phase_acc_r[4]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.071      ;
; 0.493 ; phase_acc_r[4]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.073      ;
; 0.532 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.111      ;
; 0.548 ; phase_acc_r[5]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.784      ;
; 0.548 ; phase_acc_r[6]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.784      ;
; 0.551 ; phase_acc_r[7]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.787      ;
; 0.552 ; phase_acc_r[7]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.788      ;
; 0.559 ; phase_acc_r[2]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.065      ; 0.781      ;
; 0.560 ; phase_acc_r[4]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.065      ; 0.782      ;
; 0.561 ; phase_acc_r[1]  ; phase_acc_r[1]               ; clk          ; clk         ; 0.000        ; 0.065      ; 0.783      ;
; 0.561 ; phase_acc_r[3]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.065      ; 0.783      ;
; 0.562 ; phase_acc_r[2]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.784      ;
; 0.562 ; phase_acc_r[4]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.784      ;
; 0.563 ; phase_acc_r[3]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.785      ;
; 0.564 ; phase_acc_r[1]  ; mem_addr_r[1]                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.786      ;
; 0.570 ; phase_acc_r[0]  ; phase_acc_r[0]               ; clk          ; clk         ; 0.000        ; 0.065      ; 0.792      ;
; 0.573 ; phase_acc_r[0]  ; mem_addr_r[0]                ; clk          ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.587 ; phase_acc_r[3]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.167      ;
; 0.589 ; phase_acc_r[3]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.169      ;
; 0.602 ; phase_acc_r[2]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.182      ;
; 0.603 ; phase_acc_r[4]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.183      ;
; 0.604 ; phase_acc_r[2]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.184      ;
; 0.605 ; phase_acc_r[4]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.423      ; 1.185      ;
; 0.628 ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.863      ;
; 0.629 ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.864      ;
; 0.661 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.240      ;
; 0.673 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.252      ;
; 0.697 ; phase_acc_r[1]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.277      ;
; 0.699 ; phase_acc_r[3]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.279      ;
; 0.699 ; phase_acc_r[1]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.279      ;
; 0.701 ; phase_acc_r[3]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.423      ; 1.281      ;
; 0.708 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.287      ;
; 0.714 ; phase_acc_r[0]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.294      ;
; 0.714 ; phase_acc_r[2]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.294      ;
; 0.716 ; phase_acc_r[0]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.296      ;
; 0.717 ; phase_acc_r[2]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.423      ; 1.297      ;
; 0.724 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.303      ;
; 0.731 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.310      ;
; 0.732 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.311      ;
; 0.740 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.319      ;
; 0.742 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.321      ;
; 0.752 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.331      ;
; 0.809 ; phase_acc_r[1]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.389      ;
; 0.812 ; phase_acc_r[1]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.423      ; 1.392      ;
; 0.822 ; phase_acc_r[5]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.058      ;
; 0.826 ; phase_acc_r[0]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.423      ; 1.406      ;
; 0.829 ; phase_acc_r[0]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.423      ; 1.409      ;
; 0.833 ; phase_acc_r[1]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.055      ;
; 0.835 ; phase_acc_r[3]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.057      ;
; 0.835 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.414      ;
; 0.836 ; phase_acc_r[1]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.058      ;
; 0.837 ; phase_acc_r[3]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.059      ;
; 0.837 ; phase_acc_r[6]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.073      ;
; 0.838 ; phase_acc_r[6]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.074      ;
; 0.847 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.426      ;
; 0.848 ; phase_acc_r[2]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.070      ;
; 0.848 ; phase_acc_r[0]  ; phase_acc_r[1]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.070      ;
; 0.850 ; phase_acc_r[0]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.072      ;
; 0.850 ; phase_acc_r[2]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.072      ;
; 0.851 ; phase_acc_r[4]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.073      ;
; 0.851 ; phase_acc_r[2]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.073      ;
; 0.851 ; phase_acc_r[0]  ; mem_addr_r[1]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.073      ;
; 0.853 ; phase_acc_r[4]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.075      ;
; 0.853 ; phase_acc_r[0]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.075      ;
; 0.853 ; phase_acc_r[2]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.075      ;
; 0.907 ; phase_acc_r[6]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; -0.279     ; 0.785      ;
; 0.908 ; phase_acc_r[5]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; -0.279     ; 0.786      ;
; 0.932 ; phase_acc_r[5]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.168      ;
; 0.934 ; phase_acc_r[5]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.170      ;
; 0.943 ; phase_acc_r[1]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.165      ;
; 0.945 ; phase_acc_r[1]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.167      ;
; 0.946 ; phase_acc_r[1]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.168      ;
; 0.947 ; phase_acc_r[3]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.169      ;
; 0.948 ; phase_acc_r[1]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.170      ;
; 0.949 ; phase_acc_r[3]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.171      ;
; 0.960 ; phase_acc_r[0]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.182      ;
; 0.962 ; phase_acc_r[0]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.065      ; 1.184      ;
; 0.963 ; phase_acc_r[0]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.185      ;
; 0.963 ; phase_acc_r[2]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.185      ;
; 0.965 ; phase_acc_r[0]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.187      ;
; 0.965 ; phase_acc_r[2]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.187      ;
; 1.011 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.590      ;
; 1.023 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.602      ;
; 1.027 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.606      ;
; 1.035 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.614      ;
; 1.039 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.618      ;
; 1.047 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.422      ; 1.626      ;
; 1.058 ; phase_acc_r[1]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.280      ;
; 1.060 ; phase_acc_r[1]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.282      ;
; 1.075 ; phase_acc_r[0]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.297      ;
; 1.077 ; phase_acc_r[0]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.299      ;
; 1.182 ; phase_acc_r[5]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; -0.279     ; 1.060      ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[7]               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[7]                ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[5]               ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[6]               ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[7]               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[0]                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[1]                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[2]                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[3]                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[4]                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[5]                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[6]                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[0]               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[1]               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[2]               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[3]               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[4]               ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[0]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[1]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[9]|clk          ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[7]|clk            ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[5]|clk           ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[6]|clk           ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[7]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[0]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[1]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[2]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[3]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[4]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[5]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[6]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[0]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[1]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[2]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[3]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[4]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|en_r[0]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|en_r[1]|clk              ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[0]                ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[1]                ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[2]                ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[3]                ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[4]                ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[5]                ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[6]                ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[0]               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[1]               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[2]               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[3]               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[4]               ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[7]                ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[5]               ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[6]               ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[7]               ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[0]|clk            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[1]|clk            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[2]|clk            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[3]|clk            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[4]|clk            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[5]|clk            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[6]|clk            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[0]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[1]|clk           ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[2]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; f_word[*]      ; clk        ; 2.892 ; 3.298 ; Rise       ; clk             ;
;  f_word[0]     ; clk        ; 2.727 ; 3.132 ; Rise       ; clk             ;
;  f_word[1]     ; clk        ; 2.598 ; 3.209 ; Rise       ; clk             ;
;  f_word[2]     ; clk        ; 2.892 ; 3.298 ; Rise       ; clk             ;
;  f_word[3]     ; clk        ; 2.428 ; 3.059 ; Rise       ; clk             ;
;  f_word[4]     ; clk        ; 2.363 ; 2.679 ; Rise       ; clk             ;
;  f_word[5]     ; clk        ; 2.634 ; 3.234 ; Rise       ; clk             ;
;  f_word[6]     ; clk        ; 2.305 ; 2.600 ; Rise       ; clk             ;
;  f_word[7]     ; clk        ; 1.445 ; 1.891 ; Rise       ; clk             ;
; phase_init[*]  ; clk        ; 2.919 ; 3.482 ; Rise       ; clk             ;
;  phase_init[0] ; clk        ; 2.919 ; 3.333 ; Rise       ; clk             ;
;  phase_init[1] ; clk        ; 2.733 ; 3.437 ; Rise       ; clk             ;
;  phase_init[2] ; clk        ; 2.667 ; 3.096 ; Rise       ; clk             ;
;  phase_init[3] ; clk        ; 2.449 ; 3.093 ; Rise       ; clk             ;
;  phase_init[4] ; clk        ; 2.853 ; 3.252 ; Rise       ; clk             ;
;  phase_init[5] ; clk        ; 2.776 ; 3.482 ; Rise       ; clk             ;
;  phase_init[6] ; clk        ; 2.500 ; 2.839 ; Rise       ; clk             ;
;  phase_init[7] ; clk        ; 1.769 ; 2.209 ; Rise       ; clk             ;
; wave_en        ; clk        ; 2.205 ; 2.720 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; f_word[*]      ; clk        ; -1.027 ; -1.460 ; Rise       ; clk             ;
;  f_word[0]     ; clk        ; -1.654 ; -2.075 ; Rise       ; clk             ;
;  f_word[1]     ; clk        ; -1.659 ; -2.083 ; Rise       ; clk             ;
;  f_word[2]     ; clk        ; -1.904 ; -2.345 ; Rise       ; clk             ;
;  f_word[3]     ; clk        ; -1.613 ; -2.011 ; Rise       ; clk             ;
;  f_word[4]     ; clk        ; -1.546 ; -1.976 ; Rise       ; clk             ;
;  f_word[5]     ; clk        ; -1.663 ; -2.177 ; Rise       ; clk             ;
;  f_word[6]     ; clk        ; -1.316 ; -1.762 ; Rise       ; clk             ;
;  f_word[7]     ; clk        ; -1.027 ; -1.460 ; Rise       ; clk             ;
; phase_init[*]  ; clk        ; -1.342 ; -1.766 ; Rise       ; clk             ;
;  phase_init[0] ; clk        ; -1.728 ; -2.158 ; Rise       ; clk             ;
;  phase_init[1] ; clk        ; -1.671 ; -2.187 ; Rise       ; clk             ;
;  phase_init[2] ; clk        ; -1.576 ; -2.039 ; Rise       ; clk             ;
;  phase_init[3] ; clk        ; -1.512 ; -1.958 ; Rise       ; clk             ;
;  phase_init[4] ; clk        ; -1.871 ; -2.302 ; Rise       ; clk             ;
;  phase_init[5] ; clk        ; -1.944 ; -2.418 ; Rise       ; clk             ;
;  phase_init[6] ; clk        ; -1.788 ; -2.226 ; Rise       ; clk             ;
;  phase_init[7] ; clk        ; -1.342 ; -1.766 ; Rise       ; clk             ;
; wave_en        ; clk        ; -1.431 ; -1.906 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dout[*]     ; clk        ; 8.774 ; 8.842 ; Rise       ; clk             ;
;  dout[0]    ; clk        ; 8.774 ; 8.842 ; Rise       ; clk             ;
;  dout[1]    ; clk        ; 7.147 ; 7.098 ; Rise       ; clk             ;
;  dout[2]    ; clk        ; 7.724 ; 7.715 ; Rise       ; clk             ;
;  dout[3]    ; clk        ; 7.462 ; 7.449 ; Rise       ; clk             ;
;  dout[4]    ; clk        ; 7.724 ; 7.715 ; Rise       ; clk             ;
;  dout[5]    ; clk        ; 7.462 ; 7.449 ; Rise       ; clk             ;
;  dout[6]    ; clk        ; 7.744 ; 7.794 ; Rise       ; clk             ;
;  dout[7]    ; clk        ; 7.851 ; 7.856 ; Rise       ; clk             ;
;  dout[8]    ; clk        ; 7.841 ; 7.857 ; Rise       ; clk             ;
;  dout[9]    ; clk        ; 6.995 ; 6.959 ; Rise       ; clk             ;
; dout_en[*]  ; clk        ; 7.321 ; 7.339 ; Rise       ; clk             ;
;  dout_en[0] ; clk        ; 7.321 ; 7.339 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dout[*]     ; clk        ; 6.102 ; 6.067 ; Rise       ; clk             ;
;  dout[0]    ; clk        ; 7.658 ; 7.719 ; Rise       ; clk             ;
;  dout[1]    ; clk        ; 6.636 ; 6.611 ; Rise       ; clk             ;
;  dout[2]    ; clk        ; 7.191 ; 7.204 ; Rise       ; clk             ;
;  dout[3]    ; clk        ; 6.938 ; 6.947 ; Rise       ; clk             ;
;  dout[4]    ; clk        ; 7.191 ; 7.204 ; Rise       ; clk             ;
;  dout[5]    ; clk        ; 6.938 ; 6.947 ; Rise       ; clk             ;
;  dout[6]    ; clk        ; 6.747 ; 6.760 ; Rise       ; clk             ;
;  dout[7]    ; clk        ; 6.490 ; 6.475 ; Rise       ; clk             ;
;  dout[8]    ; clk        ; 6.396 ; 6.352 ; Rise       ; clk             ;
;  dout[9]    ; clk        ; 6.102 ; 6.067 ; Rise       ; clk             ;
; dout_en[*]  ; clk        ; 7.107 ; 7.123 ; Rise       ; clk             ;
;  dout_en[0] ; clk        ; 7.107 ; 7.123 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; wave_amp[0] ; dout[0]     ; 6.595 ; 7.204 ; 7.331 ; 6.710 ;
; wave_amp[0] ; dout[6]     ; 6.182 ; 5.906 ; 6.093 ; 6.300 ;
; wave_amp[0] ; dout[7]     ;       ; 6.351 ; 6.539 ;       ;
; wave_amp[0] ; dout[8]     ; 6.231 ; 6.154 ; 6.362 ; 6.317 ;
; wave_amp[0] ; dout[9]     ;       ; 5.446 ; 5.699 ;       ;
; wave_amp[1] ; dout[0]     ; 6.535 ; 7.117 ; 7.221 ; 6.669 ;
; wave_amp[1] ; dout[6]     ; 6.133 ; 5.766 ; 5.955 ; 6.238 ;
; wave_amp[1] ; dout[7]     ; 6.275 ; 6.216 ; 6.401 ; 6.374 ;
; wave_amp[1] ; dout[8]     ;       ; 5.650 ; 5.890 ;       ;
; wave_amp[1] ; dout[9]     ;       ; 5.356 ; 5.587 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; wave_amp[0] ; dout[0]     ; 6.417 ; 6.926 ; 7.084 ; 6.536 ;
; wave_amp[0] ; dout[6]     ; 5.990 ; 5.719 ; 5.911 ; 6.104 ;
; wave_amp[0] ; dout[7]     ;       ; 6.109 ; 6.308 ;       ;
; wave_amp[0] ; dout[8]     ; 6.027 ; 5.938 ; 6.160 ; 6.101 ;
; wave_amp[0] ; dout[9]     ;       ; 5.279 ; 5.532 ;       ;
; wave_amp[1] ; dout[0]     ; 6.361 ; 6.842 ; 6.977 ; 6.496 ;
; wave_amp[1] ; dout[6]     ; 5.941 ; 5.586 ; 5.777 ; 6.045 ;
; wave_amp[1] ; dout[7]     ; 6.078 ; 6.020 ; 6.205 ; 6.177 ;
; wave_amp[1] ; dout[8]     ;       ; 5.478 ; 5.718 ;       ;
; wave_amp[1] ; dout[9]     ;       ; 5.192 ; 5.423 ;       ;
+-------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 580.38 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.723 ; -6.387            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.322 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -24.000                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                             ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.723 ; phase_acc_r[5]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.384     ; 1.334      ;
; -0.599 ; phase_acc_r[1]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.537      ;
; -0.530 ; phase_acc_r[0]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.468      ;
; -0.507 ; phase_acc_r[0]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.445      ;
; -0.499 ; phase_acc_r[1]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.437      ;
; -0.496 ; phase_acc_r[3]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.434      ;
; -0.495 ; phase_acc_r[1]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.433      ;
; -0.481 ; phase_acc_r[1]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.419      ;
; -0.430 ; phase_acc_r[0]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.368      ;
; -0.429 ; phase_acc_r[2]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.367      ;
; -0.425 ; phase_acc_r[0]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.363      ;
; -0.407 ; phase_acc_r[0]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.345      ;
; -0.407 ; phase_acc_r[5]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; -0.070     ; 1.332      ;
; -0.407 ; phase_acc_r[2]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.345      ;
; -0.403 ; phase_acc_r[0]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.341      ;
; -0.399 ; phase_acc_r[1]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.337      ;
; -0.396 ; phase_acc_r[3]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.334      ;
; -0.395 ; phase_acc_r[1]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.333      ;
; -0.394 ; phase_acc_r[3]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.332      ;
; -0.391 ; phase_acc_r[5]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.070     ; 1.316      ;
; -0.389 ; phase_acc_r[5]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.070     ; 1.314      ;
; -0.381 ; phase_acc_r[1]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.319      ;
; -0.378 ; phase_acc_r[3]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.316      ;
; -0.377 ; phase_acc_r[1]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.315      ;
; -0.330 ; phase_acc_r[0]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.268      ;
; -0.329 ; phase_acc_r[4]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.267      ;
; -0.329 ; phase_acc_r[2]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.267      ;
; -0.326 ; phase_acc_r[2]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.264      ;
; -0.325 ; phase_acc_r[0]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.263      ;
; -0.320 ; phase_acc_r[6]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.070     ; 1.245      ;
; -0.319 ; phase_acc_r[6]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.070     ; 1.244      ;
; -0.307 ; phase_acc_r[0]  ; mem_addr_r[1]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.245      ;
; -0.307 ; phase_acc_r[4]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.245      ;
; -0.307 ; phase_acc_r[2]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.245      ;
; -0.304 ; phase_acc_r[2]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.242      ;
; -0.303 ; phase_acc_r[0]  ; phase_acc_r[1]               ; clk          ; clk         ; 1.000        ; -0.057     ; 1.241      ;
; -0.293 ; phase_acc_r[0]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.257      ; 1.545      ;
; -0.289 ; phase_acc_r[0]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.541      ;
; -0.286 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.539      ;
; -0.284 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.537      ;
; -0.281 ; phase_acc_r[1]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.533      ;
; -0.278 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.531      ;
; -0.275 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.528      ;
; -0.270 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.523      ;
; -0.268 ; phase_acc_r[5]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.384     ; 0.879      ;
; -0.268 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.521      ;
; -0.267 ; phase_acc_r[1]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.257      ; 1.519      ;
; -0.263 ; phase_acc_r[1]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.515      ;
; -0.258 ; phase_acc_r[6]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.384     ; 0.869      ;
; -0.211 ; phase_acc_r[0]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.463      ;
; -0.193 ; phase_acc_r[2]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.257      ; 1.445      ;
; -0.190 ; phase_acc_r[2]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.442      ;
; -0.189 ; phase_acc_r[0]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.441      ;
; -0.180 ; phase_acc_r[3]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.432      ;
; -0.164 ; phase_acc_r[3]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.257      ; 1.416      ;
; -0.163 ; phase_acc_r[1]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.415      ;
; -0.162 ; phase_acc_r[3]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.414      ;
; -0.112 ; phase_acc_r[2]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.364      ;
; -0.106 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.359      ;
; -0.096 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.349      ;
; -0.093 ; phase_acc_r[4]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.257      ; 1.345      ;
; -0.091 ; phase_acc_r[4]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.343      ;
; -0.090 ; phase_acc_r[2]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.342      ;
; -0.062 ; phase_acc_r[3]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.314      ;
; -0.036 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.289      ;
; -0.034 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.287      ;
; -0.013 ; phase_acc_r[4]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.265      ;
; -0.005 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.258      ;
; -0.003 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.256      ;
; 0.005  ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.248      ;
; 0.008  ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.245      ;
; 0.009  ; phase_acc_r[4]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.257      ; 1.243      ;
; 0.013  ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.240      ;
; 0.044  ; phase_acc_r[7]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.070     ; 0.881      ;
; 0.047  ; phase_acc_r[7]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.070     ; 0.878      ;
; 0.048  ; phase_acc_r[5]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; -0.070     ; 0.877      ;
; 0.054  ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.199      ;
; 0.056  ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.197      ;
; 0.058  ; phase_acc_r[0]  ; mem_addr_r[0]                ; clk          ; clk         ; 1.000        ; -0.057     ; 0.880      ;
; 0.058  ; phase_acc_r[1]  ; mem_addr_r[1]                ; clk          ; clk         ; 1.000        ; -0.057     ; 0.880      ;
; 0.059  ; phase_acc_r[3]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.057     ; 0.879      ;
; 0.059  ; phase_acc_r[6]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; -0.070     ; 0.866      ;
; 0.061  ; phase_acc_r[3]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.057     ; 0.877      ;
; 0.062  ; phase_acc_r[1]  ; phase_acc_r[1]               ; clk          ; clk         ; 1.000        ; -0.057     ; 0.876      ;
; 0.063  ; phase_acc_r[0]  ; phase_acc_r[0]               ; clk          ; clk         ; 1.000        ; -0.057     ; 0.875      ;
; 0.072  ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 0.854      ;
; 0.072  ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 0.854      ;
; 0.076  ; phase_acc_r[4]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.057     ; 0.862      ;
; 0.076  ; phase_acc_r[2]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.057     ; 0.862      ;
; 0.078  ; phase_acc_r[4]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.057     ; 0.860      ;
; 0.079  ; phase_acc_r[2]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.057     ; 0.859      ;
; 0.184  ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.069      ;
; 0.247  ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.258      ; 1.006      ;
; 0.285  ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.258      ; 0.968      ;
; 0.334  ; mem:uut|en_r[0] ; mem:uut|en_r[1]              ; clk          ; clk         ; 1.000        ; -0.057     ; 0.604      ;
; 0.337  ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.258      ; 0.916      ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                             ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.322 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.385      ; 0.851      ;
; 0.335 ; mem:uut|en_r[0] ; mem:uut|en_r[1]              ; clk          ; clk         ; 0.000        ; 0.057      ; 0.536      ;
; 0.388 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.385      ; 0.917      ;
; 0.389 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.385      ; 0.918      ;
; 0.430 ; phase_acc_r[4]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.384      ; 0.958      ;
; 0.437 ; phase_acc_r[4]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.384      ; 0.965      ;
; 0.486 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.015      ;
; 0.495 ; phase_acc_r[6]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.709      ;
; 0.496 ; phase_acc_r[5]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.710      ;
; 0.498 ; phase_acc_r[7]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.712      ;
; 0.499 ; phase_acc_r[7]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.713      ;
; 0.506 ; phase_acc_r[2]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.707      ;
; 0.506 ; phase_acc_r[4]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.707      ;
; 0.507 ; phase_acc_r[1]  ; phase_acc_r[1]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; phase_acc_r[3]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.708      ;
; 0.508 ; phase_acc_r[2]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; phase_acc_r[4]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.709      ;
; 0.510 ; phase_acc_r[3]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.711      ;
; 0.510 ; phase_acc_r[1]  ; mem_addr_r[1]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.711      ;
; 0.512 ; phase_acc_r[3]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.040      ;
; 0.517 ; phase_acc_r[0]  ; phase_acc_r[0]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.519 ; phase_acc_r[3]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.047      ;
; 0.520 ; phase_acc_r[0]  ; mem_addr_r[0]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.526 ; phase_acc_r[2]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.054      ;
; 0.526 ; phase_acc_r[4]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.054      ;
; 0.528 ; phase_acc_r[4]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.384      ; 1.056      ;
; 0.533 ; phase_acc_r[2]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.061      ;
; 0.568 ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.783      ;
; 0.568 ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.783      ;
; 0.592 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.121      ;
; 0.607 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.136      ;
; 0.608 ; phase_acc_r[1]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.136      ;
; 0.608 ; phase_acc_r[3]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.136      ;
; 0.611 ; phase_acc_r[3]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.384      ; 1.139      ;
; 0.615 ; phase_acc_r[1]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.143      ;
; 0.621 ; phase_acc_r[0]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.149      ;
; 0.622 ; phase_acc_r[2]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.150      ;
; 0.624 ; phase_acc_r[2]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.384      ; 1.152      ;
; 0.628 ; phase_acc_r[0]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.156      ;
; 0.634 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.163      ;
; 0.652 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.181      ;
; 0.653 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.182      ;
; 0.656 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.185      ;
; 0.658 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.187      ;
; 0.659 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.188      ;
; 0.673 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.202      ;
; 0.704 ; phase_acc_r[1]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.232      ;
; 0.707 ; phase_acc_r[1]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.384      ; 1.235      ;
; 0.717 ; phase_acc_r[0]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.384      ; 1.245      ;
; 0.720 ; phase_acc_r[0]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.384      ; 1.248      ;
; 0.739 ; phase_acc_r[5]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.953      ;
; 0.745 ; phase_acc_r[6]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.959      ;
; 0.747 ; phase_acc_r[6]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.961      ;
; 0.750 ; phase_acc_r[1]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.951      ;
; 0.750 ; phase_acc_r[3]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.951      ;
; 0.750 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.279      ;
; 0.753 ; phase_acc_r[1]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.954      ;
; 0.753 ; phase_acc_r[3]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.954      ;
; 0.756 ; phase_acc_r[0]  ; phase_acc_r[1]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.957      ;
; 0.756 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.285      ;
; 0.757 ; phase_acc_r[2]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.958      ;
; 0.759 ; phase_acc_r[4]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.960      ;
; 0.759 ; phase_acc_r[2]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.960      ;
; 0.759 ; phase_acc_r[0]  ; mem_addr_r[1]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.960      ;
; 0.763 ; phase_acc_r[0]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.964      ;
; 0.764 ; phase_acc_r[2]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.766 ; phase_acc_r[4]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.967      ;
; 0.766 ; phase_acc_r[0]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.967      ;
; 0.766 ; phase_acc_r[2]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.967      ;
; 0.824 ; phase_acc_r[5]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; -0.257     ; 0.711      ;
; 0.824 ; phase_acc_r[6]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; -0.257     ; 0.711      ;
; 0.828 ; phase_acc_r[5]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.042      ;
; 0.829 ; phase_acc_r[5]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.043      ;
; 0.839 ; phase_acc_r[1]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.040      ;
; 0.842 ; phase_acc_r[3]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.043      ;
; 0.842 ; phase_acc_r[1]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.043      ;
; 0.846 ; phase_acc_r[1]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.047      ;
; 0.849 ; phase_acc_r[3]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.050      ;
; 0.849 ; phase_acc_r[1]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.050      ;
; 0.852 ; phase_acc_r[0]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.053      ;
; 0.855 ; phase_acc_r[2]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.056      ;
; 0.855 ; phase_acc_r[0]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.056      ;
; 0.859 ; phase_acc_r[0]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.060      ;
; 0.862 ; phase_acc_r[2]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.063      ;
; 0.862 ; phase_acc_r[0]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.063      ;
; 0.904 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.433      ;
; 0.919 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.448      ;
; 0.922 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.451      ;
; 0.925 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.454      ;
; 0.926 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.455      ;
; 0.935 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.464      ;
; 0.938 ; phase_acc_r[1]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.139      ;
; 0.945 ; phase_acc_r[1]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.146      ;
; 0.951 ; phase_acc_r[0]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.152      ;
; 0.958 ; phase_acc_r[0]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.159      ;
; 1.067 ; phase_acc_r[5]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; -0.257     ; 0.954      ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[7]               ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[7]                ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[5]               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[6]               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[7]               ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[0]                ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[1]                ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[2]                ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[3]                ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[4]                ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[5]                ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[6]                ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[0]               ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[1]               ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[2]               ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[3]               ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[4]               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[0]|clk          ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[1]|clk          ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[9]|clk          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[7]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[5]|clk           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[6]|clk           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[7]|clk           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[0]                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[0]|clk            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[1]                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[1]|clk            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[2]                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[2]|clk            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[3]                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[3]|clk            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[4]                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[4]|clk            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[5]                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[5]|clk            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[6]                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[6]|clk            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[0]               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[0]|clk           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[1]               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[1]|clk           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[2]               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[2]|clk           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[3]               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[3]|clk           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[4]               ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[4]|clk           ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|en_r[0]|clk              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|en_r[1]|clk              ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[7]                ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[5]               ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[6]               ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[7]               ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[0]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[1]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[2]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[3]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[4]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[5]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[6]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[0]|clk           ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[1]|clk           ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[2]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; f_word[*]      ; clk        ; 2.503 ; 2.834 ; Rise       ; clk             ;
;  f_word[0]     ; clk        ; 2.358 ; 2.676 ; Rise       ; clk             ;
;  f_word[1]     ; clk        ; 2.243 ; 2.743 ; Rise       ; clk             ;
;  f_word[2]     ; clk        ; 2.503 ; 2.834 ; Rise       ; clk             ;
;  f_word[3]     ; clk        ; 2.084 ; 2.607 ; Rise       ; clk             ;
;  f_word[4]     ; clk        ; 2.011 ; 2.270 ; Rise       ; clk             ;
;  f_word[5]     ; clk        ; 2.281 ; 2.762 ; Rise       ; clk             ;
;  f_word[6]     ; clk        ; 1.979 ; 2.188 ; Rise       ; clk             ;
;  f_word[7]     ; clk        ; 1.201 ; 1.571 ; Rise       ; clk             ;
; phase_init[*]  ; clk        ; 2.528 ; 2.986 ; Rise       ; clk             ;
;  phase_init[0] ; clk        ; 2.528 ; 2.856 ; Rise       ; clk             ;
;  phase_init[1] ; clk        ; 2.360 ; 2.942 ; Rise       ; clk             ;
;  phase_init[2] ; clk        ; 2.291 ; 2.644 ; Rise       ; clk             ;
;  phase_init[3] ; clk        ; 2.109 ; 2.628 ; Rise       ; clk             ;
;  phase_init[4] ; clk        ; 2.471 ; 2.789 ; Rise       ; clk             ;
;  phase_init[5] ; clk        ; 2.404 ; 2.986 ; Rise       ; clk             ;
;  phase_init[6] ; clk        ; 2.156 ; 2.410 ; Rise       ; clk             ;
;  phase_init[7] ; clk        ; 1.507 ; 1.857 ; Rise       ; clk             ;
; wave_en        ; clk        ; 1.904 ; 2.330 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; f_word[*]      ; clk        ; -0.830 ; -1.184 ; Rise       ; clk             ;
;  f_word[0]     ; clk        ; -1.415 ; -1.737 ; Rise       ; clk             ;
;  f_word[1]     ; clk        ; -1.410 ; -1.748 ; Rise       ; clk             ;
;  f_word[2]     ; clk        ; -1.634 ; -1.984 ; Rise       ; clk             ;
;  f_word[3]     ; clk        ; -1.370 ; -1.675 ; Rise       ; clk             ;
;  f_word[4]     ; clk        ; -1.290 ; -1.647 ; Rise       ; clk             ;
;  f_word[5]     ; clk        ; -1.420 ; -1.827 ; Rise       ; clk             ;
;  f_word[6]     ; clk        ; -1.106 ; -1.453 ; Rise       ; clk             ;
;  f_word[7]     ; clk        ; -0.830 ; -1.184 ; Rise       ; clk             ;
; phase_init[*]  ; clk        ; -1.125 ; -1.459 ; Rise       ; clk             ;
;  phase_init[0] ; clk        ; -1.483 ; -1.815 ; Rise       ; clk             ;
;  phase_init[1] ; clk        ; -1.424 ; -1.841 ; Rise       ; clk             ;
;  phase_init[2] ; clk        ; -1.334 ; -1.705 ; Rise       ; clk             ;
;  phase_init[3] ; clk        ; -1.279 ; -1.626 ; Rise       ; clk             ;
;  phase_init[4] ; clk        ; -1.604 ; -1.941 ; Rise       ; clk             ;
;  phase_init[5] ; clk        ; -1.677 ; -2.038 ; Rise       ; clk             ;
;  phase_init[6] ; clk        ; -1.526 ; -1.864 ; Rise       ; clk             ;
;  phase_init[7] ; clk        ; -1.125 ; -1.459 ; Rise       ; clk             ;
; wave_en        ; clk        ; -1.207 ; -1.592 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dout[*]     ; clk        ; 7.872 ; 7.850 ; Rise       ; clk             ;
;  dout[0]    ; clk        ; 7.872 ; 7.850 ; Rise       ; clk             ;
;  dout[1]    ; clk        ; 6.442 ; 6.335 ; Rise       ; clk             ;
;  dout[2]    ; clk        ; 6.974 ; 6.887 ; Rise       ; clk             ;
;  dout[3]    ; clk        ; 6.731 ; 6.648 ; Rise       ; clk             ;
;  dout[4]    ; clk        ; 6.974 ; 6.887 ; Rise       ; clk             ;
;  dout[5]    ; clk        ; 6.731 ; 6.648 ; Rise       ; clk             ;
;  dout[6]    ; clk        ; 6.964 ; 6.957 ; Rise       ; clk             ;
;  dout[7]    ; clk        ; 7.083 ; 6.992 ; Rise       ; clk             ;
;  dout[8]    ; clk        ; 7.078 ; 7.004 ; Rise       ; clk             ;
;  dout[9]    ; clk        ; 6.273 ; 6.213 ; Rise       ; clk             ;
; dout_en[*]  ; clk        ; 6.537 ; 6.515 ; Rise       ; clk             ;
;  dout_en[0] ; clk        ; 6.537 ; 6.515 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dout[*]     ; clk        ; 5.454 ; 5.413 ; Rise       ; clk             ;
;  dout[0]    ; clk        ; 6.845 ; 6.843 ; Rise       ; clk             ;
;  dout[1]    ; clk        ; 5.966 ; 5.893 ; Rise       ; clk             ;
;  dout[2]    ; clk        ; 6.479 ; 6.425 ; Rise       ; clk             ;
;  dout[3]    ; clk        ; 6.244 ; 6.193 ; Rise       ; clk             ;
;  dout[4]    ; clk        ; 6.479 ; 6.425 ; Rise       ; clk             ;
;  dout[5]    ; clk        ; 6.244 ; 6.193 ; Rise       ; clk             ;
;  dout[6]    ; clk        ; 6.050 ; 6.032 ; Rise       ; clk             ;
;  dout[7]    ; clk        ; 5.842 ; 5.758 ; Rise       ; clk             ;
;  dout[8]    ; clk        ; 5.758 ; 5.661 ; Rise       ; clk             ;
;  dout[9]    ; clk        ; 5.454 ; 5.413 ; Rise       ; clk             ;
; dout_en[*]  ; clk        ; 6.342 ; 6.319 ; Rise       ; clk             ;
;  dout_en[0] ; clk        ; 6.342 ; 6.319 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; wave_amp[0] ; dout[0]     ; 5.891 ; 6.391 ; 6.579 ; 5.984 ;
; wave_amp[0] ; dout[6]     ; 5.549 ; 5.281 ; 5.491 ; 5.656 ;
; wave_amp[0] ; dout[7]     ;       ; 5.655 ; 5.918 ;       ;
; wave_amp[0] ; dout[8]     ; 5.625 ; 5.492 ; 5.768 ; 5.665 ;
; wave_amp[0] ; dout[9]     ;       ; 4.867 ; 5.121 ;       ;
; wave_amp[1] ; dout[0]     ; 5.844 ; 6.322 ; 6.484 ; 5.948 ;
; wave_amp[1] ; dout[6]     ; 5.512 ; 5.162 ; 5.368 ; 5.601 ;
; wave_amp[1] ; dout[7]     ; 5.663 ; 5.540 ; 5.794 ; 5.701 ;
; wave_amp[1] ; dout[8]     ;       ; 5.052 ; 5.335 ;       ;
; wave_amp[1] ; dout[9]     ;       ; 4.796 ; 5.023 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; wave_amp[0] ; dout[0]     ; 5.730 ; 6.139 ; 6.353 ; 5.825 ;
; wave_amp[0] ; dout[6]     ; 5.373 ; 5.113 ; 5.324 ; 5.480 ;
; wave_amp[0] ; dout[7]     ;       ; 5.439 ; 5.710 ;       ;
; wave_amp[0] ; dout[8]     ; 5.439 ; 5.297 ; 5.583 ; 5.469 ;
; wave_amp[0] ; dout[9]     ;       ; 4.714 ; 4.968 ;       ;
; wave_amp[1] ; dout[0]     ; 5.685 ; 6.072 ; 6.262 ; 5.790 ;
; wave_amp[1] ; dout[6]     ; 5.337 ; 4.998 ; 5.205 ; 5.427 ;
; wave_amp[1] ; dout[7]     ; 5.487 ; 5.364 ; 5.620 ; 5.525 ;
; wave_amp[1] ; dout[8]     ;       ; 4.894 ; 5.179 ;       ;
; wave_amp[1] ; dout[9]     ;       ; 4.645 ; 4.874 ;       ;
+-------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.073 ; -0.073            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -24.743                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                             ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.073 ; phase_acc_r[5]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.231     ; 0.829      ;
; -0.017 ; phase_acc_r[1]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.968      ;
; 0.031  ; phase_acc_r[0]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.047  ; phase_acc_r[1]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.904      ;
; 0.051  ; phase_acc_r[1]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.900      ;
; 0.054  ; phase_acc_r[3]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.897      ;
; 0.055  ; phase_acc_r[1]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.896      ;
; 0.059  ; phase_acc_r[0]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.099  ; phase_acc_r[2]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; phase_acc_r[0]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.852      ;
; 0.103  ; phase_acc_r[0]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.848      ;
; 0.109  ; phase_acc_r[5]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.045     ; 0.833      ;
; 0.111  ; phase_acc_r[5]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.045     ; 0.831      ;
; 0.115  ; phase_acc_r[1]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.836      ;
; 0.115  ; phase_acc_r[5]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; -0.045     ; 0.827      ;
; 0.118  ; phase_acc_r[3]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.833      ;
; 0.119  ; phase_acc_r[1]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.832      ;
; 0.119  ; phase_acc_r[1]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.832      ;
; 0.122  ; phase_acc_r[3]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.829      ;
; 0.123  ; phase_acc_r[1]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.828      ;
; 0.124  ; phase_acc_r[3]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.827      ;
; 0.127  ; phase_acc_r[2]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; phase_acc_r[0]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.131  ; phase_acc_r[0]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.820      ;
; 0.165  ; phase_acc_r[1]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.150      ; 0.972      ;
; 0.167  ; phase_acc_r[4]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.784      ;
; 0.167  ; phase_acc_r[2]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.784      ;
; 0.167  ; phase_acc_r[0]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.784      ;
; 0.169  ; phase_acc_r[1]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.968      ;
; 0.170  ; phase_acc_r[2]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.781      ;
; 0.171  ; phase_acc_r[0]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.780      ;
; 0.173  ; phase_acc_r[1]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.964      ;
; 0.177  ; phase_acc_r[0]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.150      ; 0.960      ;
; 0.181  ; phase_acc_r[0]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.956      ;
; 0.184  ; phase_acc_r[6]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.045     ; 0.758      ;
; 0.186  ; phase_acc_r[6]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.045     ; 0.756      ;
; 0.195  ; phase_acc_r[0]  ; mem_addr_r[1]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.756      ;
; 0.195  ; phase_acc_r[4]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.756      ;
; 0.195  ; phase_acc_r[2]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.756      ;
; 0.198  ; phase_acc_r[2]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.753      ;
; 0.199  ; phase_acc_r[0]  ; phase_acc_r[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.752      ;
; 0.200  ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.938      ;
; 0.208  ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.930      ;
; 0.210  ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.928      ;
; 0.210  ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.928      ;
; 0.211  ; phase_acc_r[5]  ; mem_addr_r[5]                ; clk          ; clk         ; 1.000        ; -0.231     ; 0.545      ;
; 0.218  ; phase_acc_r[6]  ; mem_addr_r[6]                ; clk          ; clk         ; 1.000        ; -0.231     ; 0.538      ;
; 0.218  ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.920      ;
; 0.220  ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.918      ;
; 0.221  ; phase_acc_r[0]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.916      ;
; 0.236  ; phase_acc_r[3]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.150      ; 0.901      ;
; 0.237  ; phase_acc_r[1]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.900      ;
; 0.238  ; phase_acc_r[3]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.899      ;
; 0.242  ; phase_acc_r[3]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.895      ;
; 0.245  ; phase_acc_r[2]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.150      ; 0.892      ;
; 0.248  ; phase_acc_r[2]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.889      ;
; 0.249  ; phase_acc_r[0]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.888      ;
; 0.288  ; phase_acc_r[2]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.849      ;
; 0.298  ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.840      ;
; 0.306  ; phase_acc_r[3]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.831      ;
; 0.308  ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.830      ;
; 0.313  ; phase_acc_r[4]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; 0.150      ; 0.824      ;
; 0.315  ; phase_acc_r[4]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.822      ;
; 0.316  ; phase_acc_r[2]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.821      ;
; 0.355  ; phase_acc_r[4]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.782      ;
; 0.362  ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.776      ;
; 0.372  ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.766      ;
; 0.373  ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.765      ;
; 0.373  ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.765      ;
; 0.381  ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.757      ;
; 0.383  ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.755      ;
; 0.383  ; phase_acc_r[4]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; 0.150      ; 0.754      ;
; 0.383  ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.755      ;
; 0.394  ; phase_acc_r[7]  ; mem_addr_r[7]                ; clk          ; clk         ; 1.000        ; -0.045     ; 0.548      ;
; 0.397  ; phase_acc_r[7]  ; phase_acc_r[7]               ; clk          ; clk         ; 1.000        ; -0.045     ; 0.545      ;
; 0.399  ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.739      ;
; 0.399  ; phase_acc_r[5]  ; phase_acc_r[5]               ; clk          ; clk         ; 1.000        ; -0.045     ; 0.543      ;
; 0.403  ; phase_acc_r[0]  ; mem_addr_r[0]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.548      ;
; 0.404  ; phase_acc_r[1]  ; mem_addr_r[1]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.547      ;
; 0.406  ; phase_acc_r[6]  ; phase_acc_r[6]               ; clk          ; clk         ; 1.000        ; -0.045     ; 0.536      ;
; 0.406  ; phase_acc_r[3]  ; mem_addr_r[3]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.545      ;
; 0.407  ; phase_acc_r[0]  ; phase_acc_r[0]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.544      ;
; 0.408  ; phase_acc_r[3]  ; phase_acc_r[3]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.543      ;
; 0.408  ; phase_acc_r[1]  ; phase_acc_r[1]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.543      ;
; 0.409  ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.729      ;
; 0.417  ; phase_acc_r[4]  ; mem_addr_r[4]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.534      ;
; 0.417  ; phase_acc_r[2]  ; mem_addr_r[2]                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.534      ;
; 0.419  ; phase_acc_r[4]  ; phase_acc_r[4]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.532      ;
; 0.420  ; phase_acc_r[2]  ; phase_acc_r[2]               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.531      ;
; 0.424  ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.519      ;
; 0.425  ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.518      ;
; 0.471  ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.667      ;
; 0.535  ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.603      ;
; 0.546  ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.592      ;
; 0.572  ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 1.000        ; 0.151      ; 0.566      ;
; 0.578  ; mem:uut|en_r[0] ; mem:uut|en_r[1]              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.372      ;
+--------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                             ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.498      ;
; 0.192 ; mem:uut|en_r[0] ; mem:uut|en_r[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.217 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.533      ;
; 0.232 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.548      ;
; 0.266 ; phase_acc_r[4]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.581      ;
; 0.269 ; phase_acc_r[4]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.584      ;
; 0.271 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.587      ;
; 0.294 ; phase_acc_r[7]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.423      ;
; 0.294 ; phase_acc_r[6]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.423      ;
; 0.295 ; phase_acc_r[5]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; phase_acc_r[7]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.302 ; phase_acc_r[1]  ; phase_acc_r[1]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; phase_acc_r[2]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; phase_acc_r[4]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.304 ; phase_acc_r[3]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; phase_acc_r[2]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; phase_acc_r[4]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; phase_acc_r[1]  ; mem_addr_r[1]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; phase_acc_r[3]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; phase_acc_r[0]  ; phase_acc_r[0]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; phase_acc_r[0]  ; mem_addr_r[0]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.320 ; phase_acc_r[3]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.635      ;
; 0.323 ; phase_acc_r[3]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.638      ;
; 0.326 ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.456      ;
; 0.326 ; mem_addr_r[7]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.456      ;
; 0.332 ; phase_acc_r[4]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.647      ;
; 0.332 ; phase_acc_r[2]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.647      ;
; 0.334 ; phase_acc_r[4]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.231      ; 0.649      ;
; 0.335 ; phase_acc_r[2]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.650      ;
; 0.352 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.668      ;
; 0.355 ; mem_addr_r[6]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.671      ;
; 0.375 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.691      ;
; 0.382 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.698      ;
; 0.384 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[0] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.700      ;
; 0.384 ; phase_acc_r[1]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.699      ;
; 0.386 ; phase_acc_r[3]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.701      ;
; 0.387 ; phase_acc_r[1]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.702      ;
; 0.387 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.703      ;
; 0.388 ; phase_acc_r[3]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.231      ; 0.703      ;
; 0.390 ; mem_addr_r[4]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.706      ;
; 0.397 ; phase_acc_r[0]  ; phase_acc_r[5]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.712      ;
; 0.398 ; phase_acc_r[2]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.713      ;
; 0.400 ; phase_acc_r[0]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.715      ;
; 0.400 ; phase_acc_r[2]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.231      ; 0.715      ;
; 0.402 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.718      ;
; 0.405 ; mem_addr_r[0]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.721      ;
; 0.441 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.757      ;
; 0.443 ; phase_acc_r[5]  ; phase_acc_r[6]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.572      ;
; 0.444 ; mem_addr_r[5]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.760      ;
; 0.450 ; phase_acc_r[1]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.450 ; phase_acc_r[1]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.765      ;
; 0.452 ; phase_acc_r[3]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; phase_acc_r[1]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; phase_acc_r[6]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.582      ;
; 0.453 ; phase_acc_r[1]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.231      ; 0.768      ;
; 0.454 ; phase_acc_r[3]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; phase_acc_r[6]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.584      ;
; 0.460 ; phase_acc_r[0]  ; phase_acc_r[1]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; phase_acc_r[2]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; phase_acc_r[4]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; phase_acc_r[0]  ; mem_addr_r[1]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; phase_acc_r[2]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; phase_acc_r[0]  ; phase_acc_r[2]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; phase_acc_r[0]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.231      ; 0.778      ;
; 0.464 ; phase_acc_r[2]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; phase_acc_r[4]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; phase_acc_r[0]  ; mem_addr_r[2]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; phase_acc_r[0]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.231      ; 0.781      ;
; 0.466 ; phase_acc_r[2]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.491 ; phase_acc_r[6]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; -0.150     ; 0.425      ;
; 0.492 ; phase_acc_r[5]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; -0.150     ; 0.426      ;
; 0.506 ; phase_acc_r[5]  ; phase_acc_r[7]               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.635      ;
; 0.508 ; phase_acc_r[5]  ; mem_addr_r[7]                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.637      ;
; 0.513 ; phase_acc_r[1]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.516 ; phase_acc_r[1]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; phase_acc_r[1]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; phase_acc_r[3]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; phase_acc_r[1]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; phase_acc_r[3]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.526 ; phase_acc_r[0]  ; phase_acc_r[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.529 ; phase_acc_r[0]  ; mem_addr_r[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; phase_acc_r[0]  ; phase_acc_r[4]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; phase_acc_r[2]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.532 ; phase_acc_r[0]  ; mem_addr_r[4]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; phase_acc_r[2]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.545 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.861      ;
; 0.548 ; mem_addr_r[2]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.864      ;
; 0.552 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.554 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[1] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.870      ;
; 0.555 ; mem_addr_r[3]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.871      ;
; 0.557 ; mem_addr_r[1]   ; mem:uut|wave_rom:uut|wave[9] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.873      ;
; 0.582 ; phase_acc_r[1]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.702      ;
; 0.585 ; phase_acc_r[1]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.705      ;
; 0.595 ; phase_acc_r[0]  ; mem_addr_r[5]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.598 ; phase_acc_r[0]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.718      ;
; 0.640 ; phase_acc_r[5]  ; mem_addr_r[6]                ; clk          ; clk         ; 0.000        ; -0.150     ; 0.574      ;
+-------+-----------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mem_addr_r[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc_r[7]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[7]                ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[5]               ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[6]               ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[7]               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[0]                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[1]                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[2]                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[3]                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[4]                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[5]                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[6]                ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[0]               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[1]               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[2]               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[3]               ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[4]               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[0]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[1]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|uut|wave[9]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[7]|clk            ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[5]|clk           ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[6]|clk           ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[7]|clk           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|en_r[0]|clk              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uut|en_r[1]|clk              ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[0]|clk            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[1]|clk            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[2]|clk            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[3]|clk            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[4]|clk            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[5]|clk            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr_r[6]|clk            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[0]|clk           ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[1]|clk           ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[2]|clk           ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[3]|clk           ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc_r[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[0]                ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[1]                ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[2]                ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[3]                ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[4]                ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[5]                ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[6]                ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[0]               ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[1]               ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[2]               ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[3]               ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[4]               ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|en_r[0]              ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|en_r[1]              ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[7]                ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[5]               ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[6]               ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[7]               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[0] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[1] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mem:uut|wave_rom:uut|wave[9] ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[0]|clk            ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[1]|clk            ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[2]|clk            ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[3]|clk            ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[4]|clk            ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[5]|clk            ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr_r[6]|clk            ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[0]|clk           ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[1]|clk           ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; phase_acc_r[2]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; f_word[*]      ; clk        ; 1.637 ; 2.224 ; Rise       ; clk             ;
;  f_word[0]     ; clk        ; 1.530 ; 2.091 ; Rise       ; clk             ;
;  f_word[1]     ; clk        ; 1.456 ; 2.143 ; Rise       ; clk             ;
;  f_word[2]     ; clk        ; 1.637 ; 2.224 ; Rise       ; clk             ;
;  f_word[3]     ; clk        ; 1.360 ; 2.046 ; Rise       ; clk             ;
;  f_word[4]     ; clk        ; 1.333 ; 1.860 ; Rise       ; clk             ;
;  f_word[5]     ; clk        ; 1.509 ; 2.217 ; Rise       ; clk             ;
;  f_word[6]     ; clk        ; 1.305 ; 1.815 ; Rise       ; clk             ;
;  f_word[7]     ; clk        ; 0.825 ; 1.414 ; Rise       ; clk             ;
; phase_init[*]  ; clk        ; 1.654 ; 2.330 ; Rise       ; clk             ;
;  phase_init[0] ; clk        ; 1.654 ; 2.225 ; Rise       ; clk             ;
;  phase_init[1] ; clk        ; 1.557 ; 2.301 ; Rise       ; clk             ;
;  phase_init[2] ; clk        ; 1.501 ; 2.079 ; Rise       ; clk             ;
;  phase_init[3] ; clk        ; 1.366 ; 2.062 ; Rise       ; clk             ;
;  phase_init[4] ; clk        ; 1.600 ; 2.172 ; Rise       ; clk             ;
;  phase_init[5] ; clk        ; 1.576 ; 2.330 ; Rise       ; clk             ;
;  phase_init[6] ; clk        ; 1.417 ; 1.959 ; Rise       ; clk             ;
;  phase_init[7] ; clk        ; 0.999 ; 1.595 ; Rise       ; clk             ;
; wave_en        ; clk        ; 1.213 ; 1.845 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; f_word[*]      ; clk        ; -0.585 ; -1.170 ; Rise       ; clk             ;
;  f_word[0]     ; clk        ; -0.925 ; -1.500 ; Rise       ; clk             ;
;  f_word[1]     ; clk        ; -0.932 ; -1.509 ; Rise       ; clk             ;
;  f_word[2]     ; clk        ; -1.086 ; -1.693 ; Rise       ; clk             ;
;  f_word[3]     ; clk        ; -0.903 ; -1.468 ; Rise       ; clk             ;
;  f_word[4]     ; clk        ; -0.875 ; -1.461 ; Rise       ; clk             ;
;  f_word[5]     ; clk        ; -0.970 ; -1.618 ; Rise       ; clk             ;
;  f_word[6]     ; clk        ; -0.756 ; -1.341 ; Rise       ; clk             ;
;  f_word[7]     ; clk        ; -0.585 ; -1.170 ; Rise       ; clk             ;
; phase_init[*]  ; clk        ; -0.752 ; -1.343 ; Rise       ; clk             ;
;  phase_init[0] ; clk        ; -0.980 ; -1.564 ; Rise       ; clk             ;
;  phase_init[1] ; clk        ; -0.961 ; -1.595 ; Rise       ; clk             ;
;  phase_init[2] ; clk        ; -0.890 ; -1.488 ; Rise       ; clk             ;
;  phase_init[3] ; clk        ; -0.843 ; -1.423 ; Rise       ; clk             ;
;  phase_init[4] ; clk        ; -1.050 ; -1.642 ; Rise       ; clk             ;
;  phase_init[5] ; clk        ; -1.112 ; -1.741 ; Rise       ; clk             ;
;  phase_init[6] ; clk        ; -1.022 ; -1.618 ; Rise       ; clk             ;
;  phase_init[7] ; clk        ; -0.752 ; -1.343 ; Rise       ; clk             ;
; wave_en        ; clk        ; -0.785 ; -1.387 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dout[*]     ; clk        ; 5.161 ; 5.310 ; Rise       ; clk             ;
;  dout[0]    ; clk        ; 5.161 ; 5.310 ; Rise       ; clk             ;
;  dout[1]    ; clk        ; 4.123 ; 4.232 ; Rise       ; clk             ;
;  dout[2]    ; clk        ; 4.464 ; 4.623 ; Rise       ; clk             ;
;  dout[3]    ; clk        ; 4.307 ; 4.449 ; Rise       ; clk             ;
;  dout[4]    ; clk        ; 4.464 ; 4.623 ; Rise       ; clk             ;
;  dout[5]    ; clk        ; 4.307 ; 4.449 ; Rise       ; clk             ;
;  dout[6]    ; clk        ; 4.462 ; 4.618 ; Rise       ; clk             ;
;  dout[7]    ; clk        ; 4.565 ; 4.644 ; Rise       ; clk             ;
;  dout[8]    ; clk        ; 4.500 ; 4.648 ; Rise       ; clk             ;
;  dout[9]    ; clk        ; 4.041 ; 4.118 ; Rise       ; clk             ;
; dout_en[*]  ; clk        ; 4.393 ; 4.488 ; Rise       ; clk             ;
;  dout_en[0] ; clk        ; 4.393 ; 4.488 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dout[*]     ; clk        ; 3.546 ; 3.609 ; Rise       ; clk             ;
;  dout[0]    ; clk        ; 4.550 ; 4.668 ; Rise       ; clk             ;
;  dout[1]    ; clk        ; 3.847 ; 3.949 ; Rise       ; clk             ;
;  dout[2]    ; clk        ; 4.177 ; 4.325 ; Rise       ; clk             ;
;  dout[3]    ; clk        ; 4.024 ; 4.156 ; Rise       ; clk             ;
;  dout[4]    ; clk        ; 4.177 ; 4.325 ; Rise       ; clk             ;
;  dout[5]    ; clk        ; 4.024 ; 4.156 ; Rise       ; clk             ;
;  dout[6]    ; clk        ; 3.913 ; 4.030 ; Rise       ; clk             ;
;  dout[7]    ; clk        ; 3.819 ; 3.867 ; Rise       ; clk             ;
;  dout[8]    ; clk        ; 3.708 ; 3.797 ; Rise       ; clk             ;
;  dout[9]    ; clk        ; 3.546 ; 3.609 ; Rise       ; clk             ;
; dout_en[*]  ; clk        ; 4.265 ; 4.355 ; Rise       ; clk             ;
;  dout_en[0] ; clk        ; 4.265 ; 4.355 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; wave_amp[0] ; dout[0]     ; 3.994 ; 4.402 ; 4.614 ; 4.345 ;
; wave_amp[0] ; dout[6]     ; 3.627 ; 3.577 ; 3.807 ; 4.019 ;
; wave_amp[0] ; dout[7]     ;       ; 3.812 ; 4.081 ;       ;
; wave_amp[0] ; dout[8]     ; 3.627 ; 3.710 ; 3.917 ; 4.019 ;
; wave_amp[0] ; dout[9]     ;       ; 3.286 ; 3.568 ;       ;
; wave_amp[1] ; dout[0]     ; 3.965 ; 4.360 ; 4.550 ; 4.327 ;
; wave_amp[1] ; dout[6]     ; 3.602 ; 3.505 ; 3.725 ; 3.984 ;
; wave_amp[1] ; dout[7]     ; 3.715 ; 3.743 ; 3.999 ; 4.046 ;
; wave_amp[1] ; dout[8]     ;       ; 3.435 ; 3.669 ;       ;
; wave_amp[1] ; dout[9]     ;       ; 3.241 ; 3.502 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; wave_amp[0] ; dout[0]     ; 3.888 ; 4.235 ; 4.469 ; 4.239 ;
; wave_amp[0] ; dout[6]     ; 3.510 ; 3.460 ; 3.698 ; 3.900 ;
; wave_amp[0] ; dout[7]     ;       ; 3.667 ; 3.945 ;       ;
; wave_amp[0] ; dout[8]     ; 3.507 ; 3.575 ; 3.799 ; 3.886 ;
; wave_amp[0] ; dout[9]     ;       ; 3.181 ; 3.469 ;       ;
; wave_amp[1] ; dout[0]     ; 3.859 ; 4.195 ; 4.407 ; 4.222 ;
; wave_amp[1] ; dout[6]     ; 3.486 ; 3.391 ; 3.619 ; 3.867 ;
; wave_amp[1] ; dout[7]     ; 3.598 ; 3.624 ; 3.885 ; 3.930 ;
; wave_amp[1] ; dout[8]     ;       ; 3.327 ; 3.567 ;       ;
; wave_amp[1] ; dout[9]     ;       ; 3.138 ; 3.405 ;       ;
+-------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.933 ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -0.933 ; 0.182 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -9.492 ; 0.0   ; 0.0      ; 0.0     ; -24.743             ;
;  clk             ; -9.492 ; 0.000 ; N/A      ; N/A     ; -24.743             ;
+------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; f_word[*]      ; clk        ; 2.892 ; 3.298 ; Rise       ; clk             ;
;  f_word[0]     ; clk        ; 2.727 ; 3.132 ; Rise       ; clk             ;
;  f_word[1]     ; clk        ; 2.598 ; 3.209 ; Rise       ; clk             ;
;  f_word[2]     ; clk        ; 2.892 ; 3.298 ; Rise       ; clk             ;
;  f_word[3]     ; clk        ; 2.428 ; 3.059 ; Rise       ; clk             ;
;  f_word[4]     ; clk        ; 2.363 ; 2.679 ; Rise       ; clk             ;
;  f_word[5]     ; clk        ; 2.634 ; 3.234 ; Rise       ; clk             ;
;  f_word[6]     ; clk        ; 2.305 ; 2.600 ; Rise       ; clk             ;
;  f_word[7]     ; clk        ; 1.445 ; 1.891 ; Rise       ; clk             ;
; phase_init[*]  ; clk        ; 2.919 ; 3.482 ; Rise       ; clk             ;
;  phase_init[0] ; clk        ; 2.919 ; 3.333 ; Rise       ; clk             ;
;  phase_init[1] ; clk        ; 2.733 ; 3.437 ; Rise       ; clk             ;
;  phase_init[2] ; clk        ; 2.667 ; 3.096 ; Rise       ; clk             ;
;  phase_init[3] ; clk        ; 2.449 ; 3.093 ; Rise       ; clk             ;
;  phase_init[4] ; clk        ; 2.853 ; 3.252 ; Rise       ; clk             ;
;  phase_init[5] ; clk        ; 2.776 ; 3.482 ; Rise       ; clk             ;
;  phase_init[6] ; clk        ; 2.500 ; 2.839 ; Rise       ; clk             ;
;  phase_init[7] ; clk        ; 1.769 ; 2.209 ; Rise       ; clk             ;
; wave_en        ; clk        ; 2.205 ; 2.720 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; f_word[*]      ; clk        ; -0.585 ; -1.170 ; Rise       ; clk             ;
;  f_word[0]     ; clk        ; -0.925 ; -1.500 ; Rise       ; clk             ;
;  f_word[1]     ; clk        ; -0.932 ; -1.509 ; Rise       ; clk             ;
;  f_word[2]     ; clk        ; -1.086 ; -1.693 ; Rise       ; clk             ;
;  f_word[3]     ; clk        ; -0.903 ; -1.468 ; Rise       ; clk             ;
;  f_word[4]     ; clk        ; -0.875 ; -1.461 ; Rise       ; clk             ;
;  f_word[5]     ; clk        ; -0.970 ; -1.618 ; Rise       ; clk             ;
;  f_word[6]     ; clk        ; -0.756 ; -1.341 ; Rise       ; clk             ;
;  f_word[7]     ; clk        ; -0.585 ; -1.170 ; Rise       ; clk             ;
; phase_init[*]  ; clk        ; -0.752 ; -1.343 ; Rise       ; clk             ;
;  phase_init[0] ; clk        ; -0.980 ; -1.564 ; Rise       ; clk             ;
;  phase_init[1] ; clk        ; -0.961 ; -1.595 ; Rise       ; clk             ;
;  phase_init[2] ; clk        ; -0.890 ; -1.488 ; Rise       ; clk             ;
;  phase_init[3] ; clk        ; -0.843 ; -1.423 ; Rise       ; clk             ;
;  phase_init[4] ; clk        ; -1.050 ; -1.642 ; Rise       ; clk             ;
;  phase_init[5] ; clk        ; -1.112 ; -1.741 ; Rise       ; clk             ;
;  phase_init[6] ; clk        ; -1.022 ; -1.618 ; Rise       ; clk             ;
;  phase_init[7] ; clk        ; -0.752 ; -1.343 ; Rise       ; clk             ;
; wave_en        ; clk        ; -0.785 ; -1.387 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dout[*]     ; clk        ; 8.774 ; 8.842 ; Rise       ; clk             ;
;  dout[0]    ; clk        ; 8.774 ; 8.842 ; Rise       ; clk             ;
;  dout[1]    ; clk        ; 7.147 ; 7.098 ; Rise       ; clk             ;
;  dout[2]    ; clk        ; 7.724 ; 7.715 ; Rise       ; clk             ;
;  dout[3]    ; clk        ; 7.462 ; 7.449 ; Rise       ; clk             ;
;  dout[4]    ; clk        ; 7.724 ; 7.715 ; Rise       ; clk             ;
;  dout[5]    ; clk        ; 7.462 ; 7.449 ; Rise       ; clk             ;
;  dout[6]    ; clk        ; 7.744 ; 7.794 ; Rise       ; clk             ;
;  dout[7]    ; clk        ; 7.851 ; 7.856 ; Rise       ; clk             ;
;  dout[8]    ; clk        ; 7.841 ; 7.857 ; Rise       ; clk             ;
;  dout[9]    ; clk        ; 6.995 ; 6.959 ; Rise       ; clk             ;
; dout_en[*]  ; clk        ; 7.321 ; 7.339 ; Rise       ; clk             ;
;  dout_en[0] ; clk        ; 7.321 ; 7.339 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dout[*]     ; clk        ; 3.546 ; 3.609 ; Rise       ; clk             ;
;  dout[0]    ; clk        ; 4.550 ; 4.668 ; Rise       ; clk             ;
;  dout[1]    ; clk        ; 3.847 ; 3.949 ; Rise       ; clk             ;
;  dout[2]    ; clk        ; 4.177 ; 4.325 ; Rise       ; clk             ;
;  dout[3]    ; clk        ; 4.024 ; 4.156 ; Rise       ; clk             ;
;  dout[4]    ; clk        ; 4.177 ; 4.325 ; Rise       ; clk             ;
;  dout[5]    ; clk        ; 4.024 ; 4.156 ; Rise       ; clk             ;
;  dout[6]    ; clk        ; 3.913 ; 4.030 ; Rise       ; clk             ;
;  dout[7]    ; clk        ; 3.819 ; 3.867 ; Rise       ; clk             ;
;  dout[8]    ; clk        ; 3.708 ; 3.797 ; Rise       ; clk             ;
;  dout[9]    ; clk        ; 3.546 ; 3.609 ; Rise       ; clk             ;
; dout_en[*]  ; clk        ; 4.265 ; 4.355 ; Rise       ; clk             ;
;  dout_en[0] ; clk        ; 4.265 ; 4.355 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; wave_amp[0] ; dout[0]     ; 6.595 ; 7.204 ; 7.331 ; 6.710 ;
; wave_amp[0] ; dout[6]     ; 6.182 ; 5.906 ; 6.093 ; 6.300 ;
; wave_amp[0] ; dout[7]     ;       ; 6.351 ; 6.539 ;       ;
; wave_amp[0] ; dout[8]     ; 6.231 ; 6.154 ; 6.362 ; 6.317 ;
; wave_amp[0] ; dout[9]     ;       ; 5.446 ; 5.699 ;       ;
; wave_amp[1] ; dout[0]     ; 6.535 ; 7.117 ; 7.221 ; 6.669 ;
; wave_amp[1] ; dout[6]     ; 6.133 ; 5.766 ; 5.955 ; 6.238 ;
; wave_amp[1] ; dout[7]     ; 6.275 ; 6.216 ; 6.401 ; 6.374 ;
; wave_amp[1] ; dout[8]     ;       ; 5.650 ; 5.890 ;       ;
; wave_amp[1] ; dout[9]     ;       ; 5.356 ; 5.587 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; wave_amp[0] ; dout[0]     ; 3.888 ; 4.235 ; 4.469 ; 4.239 ;
; wave_amp[0] ; dout[6]     ; 3.510 ; 3.460 ; 3.698 ; 3.900 ;
; wave_amp[0] ; dout[7]     ;       ; 3.667 ; 3.945 ;       ;
; wave_amp[0] ; dout[8]     ; 3.507 ; 3.575 ; 3.799 ; 3.886 ;
; wave_amp[0] ; dout[9]     ;       ; 3.181 ; 3.469 ;       ;
; wave_amp[1] ; dout[0]     ; 3.859 ; 4.195 ; 4.407 ; 4.222 ;
; wave_amp[1] ; dout[6]     ; 3.486 ; 3.391 ; 3.619 ; 3.867 ;
; wave_amp[1] ; dout[7]     ; 3.598 ; 3.624 ; 3.885 ; 3.930 ;
; wave_amp[1] ; dout[8]     ;       ; 3.327 ; 3.567 ;       ;
; wave_amp[1] ; dout[9]     ;       ; 3.138 ; 3.405 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout_en[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; wave_amp[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wave_amp[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wave_en        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phase_init[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phase_init[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phase_init[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phase_init[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phase_init[4]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phase_init[5]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phase_init[6]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phase_init[7]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_word[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_word[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_word[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_word[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_word[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_word[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_word[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; f_word[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; dout_en[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout_en[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dout_en[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dout_en[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dout_en[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dout_en[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dout_en[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; dout_en[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout_en[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dout_en[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dout_en[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dout_en[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dout_en[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dout_en[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; dout_en[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout_en[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; dout_en[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dout_en[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dout_en[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dout_en[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dout_en[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dout_en[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 96       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 96       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 120   ; 120  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 21 01:05:16 2020
Info: Command: quartus_sta signalg -c signalg
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'signalg.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.933        -9.492 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.723        -6.387 clk 
Info (332146): Worst-case hold slack is 0.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.322         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.073        -0.073 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.182         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.743 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 349 megabytes
    Info: Processing ended: Sat Nov 21 01:05:18 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


