---
comments: true
layout: post
title: 实习笔记20120709
---

这周 In-Memory Data Management 的讨论班开始了， 项目组的成员轮流主讲。 前面在家看过前四章， 自以为再过一遍就没有问题了。 结果漏掉了不少关键的概念，下面回顾一下讨论班上引发大家热议的话题。

## OLAP CUBE

cube 是为了满足实时的数据查询， 将数据按一定的维度预先聚合在一起。

![olap cube](http://upload.wikimedia.org/wikipedia/commons/thumb/c/cb/OLAP_pivoting.png/800px-OLAP_pivoting.png)

如上图中的 cube， 通过 pivot 操作满足了两种不同的查询请求。 它还支持 slice， dice， drill-up / drill-down 这些操作。 由于数据是预先从数据库中取出的， 它能响应的请求终究是有限的。 这时就需要扩展 cube 的维度， 或者加入新的 cube， 这都需要额外的代价。 而 In-Memory Database 由于可以支持实时查询， 没有预先物化的数据， 可以很好地替代并提升 cube 的作用。 疑问是如今企业中的实时 （ad-hoc） 查询究竟需要多实时， cube (在内存中） 难道就真得不能满足吗？ 有一个观点是， 内存还不够大， 不能放入很多的 cube。 另一方面， In-Memory Database 可以将压缩后的原始数据直接放在内存里。

## 从增大 CPU 速度到多核处理器

![no-moore](https://lh4.googleusercontent.com/-eyCrKFZzMDs/UBY9H815LnI/AAAAAAAAAbE/QFjfG1XYA-Q/s731/Screenshot+from+2012-07-30+15%3A49%3A54.png)

从图中可以看出， CPU 速度，FSB 速度和晶体管的发展都发生了停滞 （不再满足摩尔定律）， 书上给出的理由是：

>  Power consumption, heat distribution and dissipation, and the speed of light have become the limiting factors for Moore's Law

可惜参考文献没能找到， 还好有 [Wikipedia](http://en.wikipedia.org/wiki/Multicore_processor)：
  
> For general-purpose processors, much of the motivation for multi-core processors comes from greatly diminished gains in processor performance from increasing the operating frequency. This is due to three primary factors:

> 1. The **memory wall**; the increasing gap between processor and memory speeds. This effect pushes cache sizes larger in order to mask the latency of memory. This helps only to the extent that memory bandwidth is not the bottleneck in performance. 
    
  2. The **ILP wall**; the increasing difficulty of finding enough parallelism in a single instructions stream to keep a high-performance single-core processor busy. 
  3. The **power wall**; the trend of consuming exponentially increasing power with each factorial increase of operating frequency. This increase can be mitigated by "shrinking" the processor by using smaller traces for the same logic. The _power wall_ poses manufacturing, system design and deployment problems that have not been justified in the face of the diminished gains in performance due to the _memory wall_ and _ILP wall_.


ILP 是 instruction level parallelism，其他的就不翻译或转述了。 提一下，用 multi-core 解决 power wall， 简单的讲就是一个双核的处理器， 比两个单核的处理器放在一起的能耗低。

