TimeQuest Timing Analyzer report for uart_top
Sat Jun 04 17:46:03 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1000mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1000mV 85C Model Setup Summary
  8. Slow 1000mV 85C Model Hold Summary
  9. Slow 1000mV 85C Model Recovery Summary
 10. Slow 1000mV 85C Model Removal Summary
 11. Slow 1000mV 85C Model Minimum Pulse Width Summary
 12. Slow 1000mV 85C Model Setup: 'sys_clk'
 13. Slow 1000mV 85C Model Hold: 'sys_clk'
 14. Slow 1000mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1000mV 85C Model Metastability Report
 20. Slow 1000mV 0C Model Fmax Summary
 21. Slow 1000mV 0C Model Setup Summary
 22. Slow 1000mV 0C Model Hold Summary
 23. Slow 1000mV 0C Model Recovery Summary
 24. Slow 1000mV 0C Model Removal Summary
 25. Slow 1000mV 0C Model Minimum Pulse Width Summary
 26. Slow 1000mV 0C Model Setup: 'sys_clk'
 27. Slow 1000mV 0C Model Hold: 'sys_clk'
 28. Slow 1000mV 0C Model Minimum Pulse Width: 'sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1000mV 0C Model Metastability Report
 34. Fast 1000mV 0C Model Setup Summary
 35. Fast 1000mV 0C Model Hold Summary
 36. Fast 1000mV 0C Model Recovery Summary
 37. Fast 1000mV 0C Model Removal Summary
 38. Fast 1000mV 0C Model Minimum Pulse Width Summary
 39. Fast 1000mV 0C Model Setup: 'sys_clk'
 40. Fast 1000mV 0C Model Hold: 'sys_clk'
 41. Fast 1000mV 0C Model Minimum Pulse Width: 'sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1000mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1000mv 0c Model)
 55. Signal Integrity Metrics (Slow 1000mv 85c Model)
 56. Signal Integrity Metrics (Fast 1000mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; uart_top                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8L                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1000mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 232.02 MHz ; 232.02 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1000mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -3.310 ; -193.772         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1000mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.512 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1000mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1000mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1000mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -133.462                       ;
+---------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Setup: 'sys_clk'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.310 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.676      ;
; -3.309 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.675      ;
; -3.137 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.503      ;
; -3.136 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.502      ;
; -3.123 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.489      ;
; -3.122 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.488      ;
; -3.101 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.467      ;
; -3.100 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.466      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.096 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 4.014      ;
; -3.066 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.432      ;
; -3.065 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.431      ;
; -3.060 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.426      ;
; -3.059 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.425      ;
; -3.037 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.403      ;
; -3.036 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.402      ;
; -3.002 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.368      ;
; -3.001 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.367      ;
; -2.991 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.371      ; 4.367      ;
; -2.991 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.371      ; 4.367      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.953 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.871      ;
; -2.934 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.853      ;
; -2.934 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.853      ;
; -2.934 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.853      ;
; -2.934 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.853      ;
; -2.934 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.853      ;
; -2.934 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.853      ;
; -2.934 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.853      ;
; -2.934 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.853      ;
; -2.934 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.345      ; 4.284      ;
; -2.934 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.345      ; 4.284      ;
; -2.934 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.345      ; 4.284      ;
; -2.934 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.345      ; 4.284      ;
; -2.934 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.345      ; 4.284      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.927 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 3.845      ;
; -2.924 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.414      ; 4.343      ;
; -2.924 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.414      ; 4.343      ;
; -2.924 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.414      ; 4.343      ;
; -2.924 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.414      ; 4.343      ;
; -2.924 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.414      ; 4.343      ;
; -2.924 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.414      ; 4.343      ;
; -2.924 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.414      ; 4.343      ;
; -2.924 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.414      ; 4.343      ;
; -2.923 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.842      ;
; -2.923 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.842      ;
; -2.923 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.842      ;
; -2.923 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.842      ;
; -2.923 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.842      ;
; -2.923 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.842      ;
; -2.923 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.842      ;
; -2.923 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.086     ; 3.842      ;
; -2.919 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 3.836      ;
; -2.897 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.361      ; 4.263      ;
; -2.894 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.100     ; 3.799      ;
; -2.894 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.100     ; 3.799      ;
; -2.894 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.100     ; 3.799      ;
; -2.894 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.100     ; 3.799      ;
; -2.894 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.100     ; 3.799      ;
; -2.891 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.400      ; 4.296      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Hold: 'sys_clk'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.512 ; uart_recv:u_uart_recv|rx_flag      ; uart_recv:u_uart_recv|rx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.107      ; 0.863      ;
; 0.513 ; uart_send:u_uart_send|uart_tx      ; uart_send:u_uart_send|uart_tx      ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_recv:u_uart_recv|rx_data[1]   ; uart_recv:u_uart_recv|rx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_recv:u_uart_recv|rx_data[0]   ; uart_recv:u_uart_recv|rx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_recv:u_uart_recv|rx_data[2]   ; uart_recv:u_uart_recv|rx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_recv:u_uart_recv|rx_data[6]   ; uart_recv:u_uart_recv|rx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_recv:u_uart_recv|rx_data[3]   ; uart_recv:u_uart_recv|rx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_recv:u_uart_recv|rx_data[4]   ; uart_recv:u_uart_recv|rx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_recv:u_uart_recv|rx_data[5]   ; uart_recv:u_uart_recv|rx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_recv:u_uart_recv|rx_data[7]   ; uart_recv:u_uart_recv|rx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.513 ; uart_send:u_uart_send|tx_flag      ; uart_send:u_uart_send|tx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 0.863      ;
; 0.575 ; uart_send:u_uart_send|tx_cnt[4]    ; uart_send:u_uart_send|tx_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 0.905      ;
; 0.697 ; uart_recv:u_uart_recv|rx_cnt[4]    ; uart_recv:u_uart_recv|rx_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.105      ; 1.046      ;
; 0.715 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.531      ;
; 0.717 ; uart_send:u_uart_send|clk_cnt[5]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.533      ;
; 0.718 ; uart_send:u_uart_send|clk_cnt[13]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.534      ;
; 0.729 ; uart_send:u_uart_send|clk_cnt[12]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.545      ;
; 0.744 ; uart_recv:u_uart_recv|rx_data[1]   ; uart_recv:u_uart_recv|uart_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.094      ;
; 0.745 ; uart_recv:u_uart_recv|rx_data[4]   ; uart_recv:u_uart_recv|uart_data[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.095      ;
; 0.747 ; uart_recv:u_uart_recv|rx_data[3]   ; uart_recv:u_uart_recv|uart_data[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.097      ;
; 0.747 ; uart_send:u_uart_send|tx_cnt[4]    ; uart_send:u_uart_send|uart_tx      ; sys_clk      ; sys_clk     ; 0.000        ; 0.580      ; 1.571      ;
; 0.748 ; uart_recv:u_uart_recv|rx_data[5]   ; uart_recv:u_uart_recv|uart_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.098      ;
; 0.753 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.132      ;
; 0.756 ; uart_send:u_uart_send|clk_cnt[4]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.572      ;
; 0.763 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.142      ;
; 0.768 ; uart_send:u_uart_send|clk_cnt[6]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.118      ;
; 0.768 ; uart_send:u_uart_send|clk_cnt[1]   ; uart_send:u_uart_send|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.118      ;
; 0.773 ; uart_send:u_uart_send|clk_cnt[14]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.123      ;
; 0.778 ; uart_recv:u_uart_recv|uart_rx_0    ; uart_recv:u_uart_recv|uart_rx_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.088      ; 1.110      ;
; 0.784 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.132      ; 1.160      ;
; 0.785 ; uart_recv:u_uart_recv|clk_cnt[5]   ; uart_recv:u_uart_recv|clk_cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.116      ;
; 0.785 ; uart_recv:u_uart_recv|clk_cnt[3]   ; uart_recv:u_uart_recv|clk_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.116      ;
; 0.786 ; uart_send:u_uart_send|clk_cnt[3]   ; uart_send:u_uart_send|clk_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.116      ;
; 0.786 ; uart_send:u_uart_send|clk_cnt[5]   ; uart_send:u_uart_send|clk_cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.116      ;
; 0.786 ; uart_recv:u_uart_recv|clk_cnt[11]  ; uart_recv:u_uart_recv|clk_cnt[11]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.117      ;
; 0.786 ; uart_recv:u_uart_recv|clk_cnt[13]  ; uart_recv:u_uart_recv|clk_cnt[13]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.117      ;
; 0.787 ; uart_send:u_uart_send|clk_cnt[11]  ; uart_send:u_uart_send|clk_cnt[11]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.117      ;
; 0.787 ; uart_send:u_uart_send|clk_cnt[13]  ; uart_send:u_uart_send|clk_cnt[13]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.117      ;
; 0.787 ; uart_recv:u_uart_recv|clk_cnt[6]   ; uart_recv:u_uart_recv|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.118      ;
; 0.787 ; uart_recv:u_uart_recv|clk_cnt[15]  ; uart_recv:u_uart_recv|clk_cnt[15]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.118      ;
; 0.788 ; uart_send:u_uart_send|clk_cnt[15]  ; uart_send:u_uart_send|clk_cnt[15]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.118      ;
; 0.788 ; uart_recv:u_uart_recv|clk_cnt[7]   ; uart_recv:u_uart_recv|clk_cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.119      ;
; 0.789 ; uart_send:u_uart_send|clk_cnt[7]   ; uart_send:u_uart_send|clk_cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.119      ;
; 0.789 ; uart_recv:u_uart_recv|clk_cnt[9]   ; uart_recv:u_uart_recv|clk_cnt[9]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.120      ;
; 0.790 ; uart_send:u_uart_send|clk_cnt[9]   ; uart_send:u_uart_send|clk_cnt[9]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.120      ;
; 0.791 ; uart_recv:u_uart_recv|clk_cnt[2]   ; uart_recv:u_uart_recv|clk_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.122      ;
; 0.791 ; uart_recv:u_uart_recv|clk_cnt[4]   ; uart_recv:u_uart_recv|clk_cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.122      ;
; 0.792 ; uart_send:u_uart_send|clk_cnt[2]   ; uart_send:u_uart_send|clk_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.122      ;
; 0.792 ; uart_recv:u_uart_recv|clk_cnt[10]  ; uart_recv:u_uart_recv|clk_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.123      ;
; 0.792 ; uart_recv:u_uart_recv|clk_cnt[12]  ; uart_recv:u_uart_recv|clk_cnt[12]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.123      ;
; 0.793 ; uart_send:u_uart_send|clk_cnt[10]  ; uart_send:u_uart_send|clk_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.123      ;
; 0.793 ; uart_send:u_uart_send|clk_cnt[12]  ; uart_send:u_uart_send|clk_cnt[12]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.123      ;
; 0.794 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|rx_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.105      ; 1.143      ;
; 0.799 ; uart_send:u_uart_send|tx_cnt[3]    ; uart_send:u_uart_send|tx_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.129      ;
; 0.799 ; uart_recv:u_uart_recv|rx_cnt[3]    ; uart_recv:u_uart_recv|rx_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.105      ; 1.148      ;
; 0.803 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.132      ; 1.179      ;
; 0.805 ; uart_send:u_uart_send|tx_cnt[2]    ; uart_send:u_uart_send|tx_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.135      ;
; 0.806 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.105      ; 1.155      ;
; 0.816 ; uart_recv:u_uart_recv|clk_cnt[1]   ; uart_recv:u_uart_recv|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.147      ;
; 0.820 ; uart_send:u_uart_send|clk_cnt[4]   ; uart_send:u_uart_send|clk_cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.150      ;
; 0.820 ; uart_recv:u_uart_recv|clk_cnt[14]  ; uart_recv:u_uart_recv|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.151      ;
; 0.821 ; uart_send:u_uart_send|clk_cnt[8]   ; uart_send:u_uart_send|clk_cnt[8]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.151      ;
; 0.821 ; uart_recv:u_uart_recv|clk_cnt[0]   ; uart_recv:u_uart_recv|clk_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.087      ; 1.152      ;
; 0.822 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.152      ;
; 0.824 ; uart_send:u_uart_send|tx_cnt[0]    ; uart_send:u_uart_send|tx_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.154      ;
; 0.830 ; uart_send:u_uart_send|tx_cnt[1]    ; uart_send:u_uart_send|tx_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.086      ; 1.160      ;
; 0.841 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.220      ;
; 0.842 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.221      ;
; 0.845 ; uart_recv:u_uart_recv|rx_cnt[0]    ; uart_recv:u_uart_recv|rx_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.105      ; 1.194      ;
; 0.853 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.232      ;
; 0.855 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.234      ;
; 0.856 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.235      ;
; 0.871 ; uart_send:u_uart_send|clk_cnt[3]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.687      ;
; 0.872 ; uart_send:u_uart_send|clk_cnt[11]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.688      ;
; 0.876 ; uart_recv:u_uart_recv|uart_data[5] ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.134      ; 1.254      ;
; 0.881 ; uart_recv:u_uart_recv|uart_data[6] ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.134      ; 1.259      ;
; 0.882 ; uart_send:u_uart_send|clk_cnt[2]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.698      ;
; 0.883 ; uart_send:u_uart_send|clk_cnt[10]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.699      ;
; 0.884 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.263      ;
; 0.884 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|uart_en_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.234      ;
; 0.892 ; uart_recv:u_uart_recv|uart_data[4] ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.134      ; 1.270      ;
; 0.896 ; uart_recv:u_uart_recv|uart_data[0] ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.134      ; 1.274      ;
; 0.899 ; uart_recv:u_uart_recv|uart_data[3] ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.134      ; 1.277      ;
; 0.903 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.282      ;
; 0.904 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.283      ;
; 0.905 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.284      ;
; 0.907 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.286      ;
; 0.909 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.288      ;
; 0.912 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.291      ;
; 1.008 ; uart_recv:u_uart_recv|rx_data[7]   ; uart_recv:u_uart_recv|uart_data[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.096      ; 1.348      ;
; 1.027 ; uart_send:u_uart_send|clk_cnt[9]   ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.843      ;
; 1.035 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.851      ;
; 1.037 ; uart_recv:u_uart_recv|uart_data[2] ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.134      ; 1.415      ;
; 1.041 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.420      ;
; 1.051 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.135      ; 1.430      ;
; 1.065 ; uart_send:u_uart_send|clk_cnt[8]   ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.881      ;
; 1.086 ; uart_recv:u_uart_recv|uart_data[1] ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.134      ; 1.464      ;
; 1.113 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.106      ; 1.463      ;
; 1.116 ; uart_recv:u_uart_recv|uart_data[7] ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.134      ; 1.494      ;
; 1.145 ; uart_recv:u_uart_recv|rx_flag      ; uart_recv:u_uart_recv|rx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.098      ; 1.487      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                            ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[4]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag      ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[0] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[1] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[2] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[3] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[4] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[5] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[6] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[7] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rx_0    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rx_1    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[4]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag      ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_0    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_1    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_tx      ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag      ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_0    ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_1    ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]    ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]    ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]    ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]    ;
; 0.241  ; 0.457        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[4]    ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]    ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]    ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]    ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]    ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[4]    ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rx_0    ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rx_1    ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]   ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10]  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11]  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13]  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14]  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15]  ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]   ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]   ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; sys_clk    ; 3.836 ; 4.335 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; sys_clk    ; -2.814 ; -3.272 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; sys_clk    ; 9.771 ; 9.798 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; sys_clk    ; 9.357 ; 9.385 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1000mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1000mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 240.44 MHz ; 240.44 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1000mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -3.159 ; -186.952        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1000mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.496 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1000mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1000mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1000mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -133.462                      ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Setup: 'sys_clk'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.159 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.509      ;
; -3.158 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.508      ;
; -2.999 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.349      ;
; -2.998 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.348      ;
; -2.985 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.335      ;
; -2.984 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.334      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.982 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.912      ;
; -2.971 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.321      ;
; -2.970 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.320      ;
; -2.949 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.299      ;
; -2.948 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.298      ;
; -2.913 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.263      ;
; -2.912 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.262      ;
; -2.907 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.257      ;
; -2.906 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.256      ;
; -2.887 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.349      ; 4.248      ;
; -2.886 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.349      ; 4.247      ;
; -2.877 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.227      ;
; -2.876 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.338      ; 4.226      ;
; -2.851 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.324      ; 4.187      ;
; -2.851 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.324      ; 4.187      ;
; -2.851 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.324      ; 4.187      ;
; -2.851 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.324      ; 4.187      ;
; -2.851 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.324      ; 4.187      ;
; -2.849 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.387      ; 4.248      ;
; -2.849 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.387      ; 4.248      ;
; -2.849 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.387      ; 4.248      ;
; -2.849 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.387      ; 4.248      ;
; -2.849 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.387      ; 4.248      ;
; -2.849 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.387      ; 4.248      ;
; -2.849 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.387      ; 4.248      ;
; -2.849 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.387      ; 4.248      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.846 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.776      ;
; -2.839 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.769      ;
; -2.839 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.769      ;
; -2.839 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.769      ;
; -2.839 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.769      ;
; -2.839 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.769      ;
; -2.839 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.769      ;
; -2.839 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.769      ;
; -2.839 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.769      ;
; -2.824 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.754      ;
; -2.824 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.754      ;
; -2.824 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.754      ;
; -2.824 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.754      ;
; -2.824 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.754      ;
; -2.824 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.754      ;
; -2.824 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.754      ;
; -2.824 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.754      ;
; -2.817 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.745      ;
; -2.813 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.095     ; 3.730      ;
; -2.813 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.095     ; 3.730      ;
; -2.813 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.095     ; 3.730      ;
; -2.813 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.095     ; 3.730      ;
; -2.813 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.095     ; 3.730      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.809 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.739      ;
; -2.808 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.194      ;
; -2.808 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.374      ; 4.194      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Hold: 'sys_clk'                                                                                                                  ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.496 ; uart_recv:u_uart_recv|rx_flag      ; uart_recv:u_uart_recv|rx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.101      ; 0.852      ;
; 0.497 ; uart_send:u_uart_send|uart_tx      ; uart_send:u_uart_send|uart_tx      ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_recv:u_uart_recv|rx_data[1]   ; uart_recv:u_uart_recv|rx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_recv:u_uart_recv|rx_data[0]   ; uart_recv:u_uart_recv|rx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_recv:u_uart_recv|rx_data[2]   ; uart_recv:u_uart_recv|rx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_recv:u_uart_recv|rx_data[6]   ; uart_recv:u_uart_recv|rx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_recv:u_uart_recv|rx_data[3]   ; uart_recv:u_uart_recv|rx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_recv:u_uart_recv|rx_data[4]   ; uart_recv:u_uart_recv|rx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_recv:u_uart_recv|rx_data[5]   ; uart_recv:u_uart_recv|rx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_recv:u_uart_recv|rx_data[7]   ; uart_recv:u_uart_recv|rx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.497 ; uart_send:u_uart_send|tx_flag      ; uart_send:u_uart_send|tx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.852      ;
; 0.551 ; uart_send:u_uart_send|tx_cnt[4]    ; uart_send:u_uart_send|tx_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 0.888      ;
; 0.664 ; uart_recv:u_uart_recv|rx_cnt[4]    ; uart_recv:u_uart_recv|rx_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.019      ;
; 0.702 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.495      ;
; 0.721 ; uart_recv:u_uart_recv|rx_data[1]   ; uart_recv:u_uart_recv|uart_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.076      ;
; 0.721 ; uart_send:u_uart_send|clk_cnt[5]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.514      ;
; 0.722 ; uart_recv:u_uart_recv|rx_data[4]   ; uart_recv:u_uart_recv|uart_data[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.077      ;
; 0.722 ; uart_send:u_uart_send|clk_cnt[13]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.515      ;
; 0.727 ; uart_recv:u_uart_recv|rx_data[3]   ; uart_recv:u_uart_recv|uart_data[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.082      ;
; 0.729 ; uart_recv:u_uart_recv|rx_data[5]   ; uart_recv:u_uart_recv|uart_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.084      ;
; 0.730 ; uart_send:u_uart_send|tx_cnt[4]    ; uart_send:u_uart_send|uart_tx      ; sys_clk      ; sys_clk     ; 0.000        ; 0.546      ; 1.531      ;
; 0.731 ; uart_send:u_uart_send|clk_cnt[12]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.524      ;
; 0.743 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.125      ;
; 0.745 ; uart_send:u_uart_send|clk_cnt[6]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.100      ;
; 0.746 ; uart_send:u_uart_send|clk_cnt[1]   ; uart_send:u_uart_send|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.101      ;
; 0.752 ; uart_send:u_uart_send|clk_cnt[14]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.107      ;
; 0.753 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.135      ;
; 0.757 ; uart_send:u_uart_send|clk_cnt[4]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.550      ;
; 0.762 ; uart_send:u_uart_send|clk_cnt[3]   ; uart_send:u_uart_send|clk_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.099      ;
; 0.762 ; uart_send:u_uart_send|clk_cnt[5]   ; uart_send:u_uart_send|clk_cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.099      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[5]   ; uart_recv:u_uart_recv|clk_cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.099      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[3]   ; uart_recv:u_uart_recv|clk_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.099      ;
; 0.763 ; uart_send:u_uart_send|clk_cnt[11]  ; uart_send:u_uart_send|clk_cnt[11]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.100      ;
; 0.763 ; uart_send:u_uart_send|clk_cnt[13]  ; uart_send:u_uart_send|clk_cnt[13]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.100      ;
; 0.763 ; uart_recv:u_uart_recv|clk_cnt[6]   ; uart_recv:u_uart_recv|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.100      ;
; 0.763 ; uart_recv:u_uart_recv|clk_cnt[11]  ; uart_recv:u_uart_recv|clk_cnt[11]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.100      ;
; 0.763 ; uart_recv:u_uart_recv|clk_cnt[13]  ; uart_recv:u_uart_recv|clk_cnt[13]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.100      ;
; 0.763 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.143      ;
; 0.764 ; uart_send:u_uart_send|clk_cnt[15]  ; uart_send:u_uart_send|clk_cnt[15]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.101      ;
; 0.764 ; uart_recv:u_uart_recv|clk_cnt[15]  ; uart_recv:u_uart_recv|clk_cnt[15]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.101      ;
; 0.765 ; uart_send:u_uart_send|clk_cnt[7]   ; uart_send:u_uart_send|clk_cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.102      ;
; 0.765 ; uart_send:u_uart_send|clk_cnt[9]   ; uart_send:u_uart_send|clk_cnt[9]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.102      ;
; 0.765 ; uart_recv:u_uart_recv|clk_cnt[7]   ; uart_recv:u_uart_recv|clk_cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.102      ;
; 0.765 ; uart_recv:u_uart_recv|clk_cnt[9]   ; uart_recv:u_uart_recv|clk_cnt[9]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.102      ;
; 0.769 ; uart_send:u_uart_send|clk_cnt[2]   ; uart_send:u_uart_send|clk_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.106      ;
; 0.769 ; uart_send:u_uart_send|clk_cnt[10]  ; uart_send:u_uart_send|clk_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.106      ;
; 0.769 ; uart_recv:u_uart_recv|clk_cnt[2]   ; uart_recv:u_uart_recv|clk_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.106      ;
; 0.769 ; uart_recv:u_uart_recv|clk_cnt[4]   ; uart_recv:u_uart_recv|clk_cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.106      ;
; 0.769 ; uart_recv:u_uart_recv|clk_cnt[10]  ; uart_recv:u_uart_recv|clk_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.106      ;
; 0.770 ; uart_send:u_uart_send|clk_cnt[12]  ; uart_send:u_uart_send|clk_cnt[12]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.107      ;
; 0.770 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|rx_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.125      ;
; 0.770 ; uart_recv:u_uart_recv|clk_cnt[12]  ; uart_recv:u_uart_recv|clk_cnt[12]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.107      ;
; 0.775 ; uart_send:u_uart_send|tx_cnt[3]    ; uart_send:u_uart_send|tx_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.112      ;
; 0.775 ; uart_recv:u_uart_recv|rx_cnt[3]    ; uart_recv:u_uart_recv|rx_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.130      ;
; 0.779 ; uart_recv:u_uart_recv|uart_rx_0    ; uart_recv:u_uart_recv|uart_rx_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 1.117      ;
; 0.781 ; uart_send:u_uart_send|tx_cnt[2]    ; uart_send:u_uart_send|tx_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.118      ;
; 0.782 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.137      ;
; 0.785 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.165      ;
; 0.792 ; uart_recv:u_uart_recv|clk_cnt[1]   ; uart_recv:u_uart_recv|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.129      ;
; 0.796 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.133      ;
; 0.796 ; uart_send:u_uart_send|clk_cnt[4]   ; uart_send:u_uart_send|clk_cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.133      ;
; 0.796 ; uart_recv:u_uart_recv|clk_cnt[0]   ; uart_recv:u_uart_recv|clk_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.133      ;
; 0.797 ; uart_send:u_uart_send|clk_cnt[8]   ; uart_send:u_uart_send|clk_cnt[8]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.134      ;
; 0.797 ; uart_recv:u_uart_recv|clk_cnt[14]  ; uart_recv:u_uart_recv|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.134      ;
; 0.798 ; uart_send:u_uart_send|tx_cnt[0]    ; uart_send:u_uart_send|tx_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.135      ;
; 0.805 ; uart_send:u_uart_send|tx_cnt[1]    ; uart_send:u_uart_send|tx_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.142      ;
; 0.819 ; uart_recv:u_uart_recv|rx_cnt[0]    ; uart_recv:u_uart_recv|rx_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.174      ;
; 0.821 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.203      ;
; 0.823 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.205      ;
; 0.833 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.215      ;
; 0.835 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.217      ;
; 0.837 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.219      ;
; 0.850 ; uart_recv:u_uart_recv|uart_data[5] ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.230      ;
; 0.852 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.234      ;
; 0.853 ; uart_recv:u_uart_recv|uart_data[6] ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.233      ;
; 0.864 ; uart_recv:u_uart_recv|uart_data[4] ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.244      ;
; 0.865 ; uart_send:u_uart_send|clk_cnt[3]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.658      ;
; 0.866 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.248      ;
; 0.866 ; uart_send:u_uart_send|clk_cnt[11]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.659      ;
; 0.869 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.251      ;
; 0.870 ; uart_recv:u_uart_recv|uart_data[0] ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.250      ;
; 0.871 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.253      ;
; 0.873 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.255      ;
; 0.874 ; uart_send:u_uart_send|clk_cnt[2]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.667      ;
; 0.874 ; uart_send:u_uart_send|clk_cnt[10]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.667      ;
; 0.875 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.257      ;
; 0.876 ; uart_recv:u_uart_recv|uart_data[3] ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.256      ;
; 0.881 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.263      ;
; 0.889 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|uart_en_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.244      ;
; 0.976 ; uart_recv:u_uart_recv|rx_data[7]   ; uart_recv:u_uart_recv|uart_data[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.089      ; 1.320      ;
; 0.997 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.379      ;
; 1.008 ; uart_recv:u_uart_recv|uart_data[2] ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.388      ;
; 1.008 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.127      ; 1.390      ;
; 1.015 ; uart_send:u_uart_send|clk_cnt[9]   ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.808      ;
; 1.017 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.810      ;
; 1.046 ; uart_send:u_uart_send|clk_cnt[8]   ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.839      ;
; 1.053 ; uart_recv:u_uart_recv|uart_data[1] ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.433      ;
; 1.062 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.417      ;
; 1.076 ; uart_recv:u_uart_recv|uart_data[7] ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.125      ; 1.456      ;
; 1.111 ; uart_send:u_uart_send|tx_cnt[3]    ; uart_send:u_uart_send|uart_tx      ; sys_clk      ; sys_clk     ; 0.000        ; 0.546      ; 1.912      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                            ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[4]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag      ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[0] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[1] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[2] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[3] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[4] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[5] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[6] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[7] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rx_0    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rx_1    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[4]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag      ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_0    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_1    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_tx      ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag      ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_0    ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_1    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]    ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[4]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag      ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done    ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]   ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[1]   ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[3]   ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[4]   ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[5]   ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[0] ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[1] ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[2] ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; sys_clk    ; 3.603 ; 3.946 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; sys_clk    ; -2.623 ; -2.944 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; sys_clk    ; 9.185 ; 9.297 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; sys_clk    ; 8.820 ; 8.929 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1000mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1000mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -1.480 ; -76.817         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1000mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.275 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1000mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1000mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1000mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -135.294                      ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Setup: 'sys_clk'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.480 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.670      ;
; -1.479 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.669      ;
; -1.377 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.567      ;
; -1.376 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.566      ;
; -1.349 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.539      ;
; -1.348 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.538      ;
; -1.339 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.529      ;
; -1.338 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.528      ;
; -1.335 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.525      ;
; -1.334 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.524      ;
; -1.302 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.492      ;
; -1.301 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.491      ;
; -1.284 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.474      ;
; -1.283 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.473      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.264 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.207      ;
; -1.253 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.204      ; 2.450      ;
; -1.253 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.204      ; 2.450      ;
; -1.249 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.439      ;
; -1.248 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.438      ;
; -1.247 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.437      ;
; -1.238 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.428      ;
; -1.202 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.187      ; 2.382      ;
; -1.202 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.187      ; 2.382      ;
; -1.202 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.187      ; 2.382      ;
; -1.202 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.187      ; 2.382      ;
; -1.202 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; 0.187      ; 2.382      ;
; -1.201 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.140      ;
; -1.201 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.140      ;
; -1.201 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.140      ;
; -1.201 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.140      ;
; -1.201 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.140      ;
; -1.201 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.140      ;
; -1.201 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.140      ;
; -1.201 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.140      ;
; -1.198 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.137      ;
; -1.198 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.137      ;
; -1.198 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.137      ;
; -1.198 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.137      ;
; -1.198 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.137      ;
; -1.198 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.137      ;
; -1.198 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.137      ;
; -1.198 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.054     ; 2.137      ;
; -1.193 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.225      ; 2.411      ;
; -1.193 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.225      ; 2.411      ;
; -1.193 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.225      ; 2.411      ;
; -1.193 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.225      ; 2.411      ;
; -1.193 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.225      ; 2.411      ;
; -1.193 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.225      ; 2.411      ;
; -1.193 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.225      ; 2.411      ;
; -1.193 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.225      ; 2.411      ;
; -1.187 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.060     ; 2.120      ;
; -1.187 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.060     ; 2.120      ;
; -1.187 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.060     ; 2.120      ;
; -1.187 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.060     ; 2.120      ;
; -1.187 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.060     ; 2.120      ;
; -1.187 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|rx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.377      ;
; -1.186 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|rx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.197      ; 2.376      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.050     ; 2.125      ;
; -1.182 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.390      ;
; -1.182 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.390      ;
; -1.182 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.390      ;
; -1.182 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.390      ;
; -1.182 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.390      ;
; -1.182 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.390      ;
; -1.182 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.390      ;
; -1.182 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|tx_data[4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.390      ;
; -1.172 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.051     ; 2.114      ;
; -1.165 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|tx_data[7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.373      ;
; -1.165 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|tx_data[1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.373      ;
; -1.165 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|tx_data[0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.373      ;
; -1.165 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|tx_data[2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.373      ;
; -1.165 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|tx_data[6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.215      ; 2.373      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Hold: 'sys_clk'                                                                                                                  ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.275 ; uart_send:u_uart_send|uart_tx      ; uart_send:u_uart_send|uart_tx      ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.463      ;
; 0.275 ; uart_recv:u_uart_recv|rx_data[1]   ; uart_recv:u_uart_recv|rx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.463      ;
; 0.275 ; uart_recv:u_uart_recv|rx_data[3]   ; uart_recv:u_uart_recv|rx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.463      ;
; 0.275 ; uart_recv:u_uart_recv|rx_data[4]   ; uart_recv:u_uart_recv|rx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.463      ;
; 0.275 ; uart_recv:u_uart_recv|rx_data[5]   ; uart_recv:u_uart_recv|rx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.463      ;
; 0.275 ; uart_recv:u_uart_recv|rx_flag      ; uart_recv:u_uart_recv|rx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.463      ;
; 0.276 ; uart_recv:u_uart_recv|rx_data[0]   ; uart_recv:u_uart_recv|rx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.060      ; 0.463      ;
; 0.276 ; uart_recv:u_uart_recv|rx_data[2]   ; uart_recv:u_uart_recv|rx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.060      ; 0.463      ;
; 0.276 ; uart_recv:u_uart_recv|rx_data[6]   ; uart_recv:u_uart_recv|rx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.060      ; 0.463      ;
; 0.276 ; uart_recv:u_uart_recv|rx_data[7]   ; uart_recv:u_uart_recv|rx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.060      ; 0.463      ;
; 0.276 ; uart_send:u_uart_send|tx_flag      ; uart_send:u_uart_send|tx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.060      ; 0.463      ;
; 0.312 ; uart_send:u_uart_send|tx_cnt[4]    ; uart_send:u_uart_send|tx_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.489      ;
; 0.374 ; uart_recv:u_uart_recv|rx_cnt[4]    ; uart_recv:u_uart_recv|rx_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.562      ;
; 0.386 ; uart_send:u_uart_send|clk_cnt[5]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.832      ;
; 0.386 ; uart_send:u_uart_send|clk_cnt[13]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.832      ;
; 0.389 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.835      ;
; 0.397 ; uart_send:u_uart_send|clk_cnt[12]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.843      ;
; 0.403 ; uart_recv:u_uart_recv|rx_data[1]   ; uart_recv:u_uart_recv|uart_data[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.591      ;
; 0.403 ; uart_send:u_uart_send|tx_cnt[4]    ; uart_send:u_uart_send|uart_tx      ; sys_clk      ; sys_clk     ; 0.000        ; 0.322      ; 0.852      ;
; 0.404 ; uart_recv:u_uart_recv|rx_data[3]   ; uart_recv:u_uart_recv|uart_data[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.592      ;
; 0.405 ; uart_recv:u_uart_recv|rx_data[4]   ; uart_recv:u_uart_recv|uart_data[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.593      ;
; 0.406 ; uart_recv:u_uart_recv|rx_data[5]   ; uart_recv:u_uart_recv|uart_data[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.594      ;
; 0.410 ; uart_recv:u_uart_recv|uart_rx_0    ; uart_recv:u_uart_recv|uart_rx_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.587      ;
; 0.413 ; uart_send:u_uart_send|clk_cnt[4]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.859      ;
; 0.418 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.622      ;
; 0.418 ; uart_send:u_uart_send|clk_cnt[6]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.606      ;
; 0.418 ; uart_send:u_uart_send|clk_cnt[1]   ; uart_send:u_uart_send|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.606      ;
; 0.420 ; uart_send:u_uart_send|clk_cnt[14]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.608      ;
; 0.428 ; uart_send:u_uart_send|clk_cnt[3]   ; uart_send:u_uart_send|clk_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.605      ;
; 0.428 ; uart_send:u_uart_send|clk_cnt[5]   ; uart_send:u_uart_send|clk_cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.605      ;
; 0.428 ; uart_send:u_uart_send|clk_cnt[13]  ; uart_send:u_uart_send|clk_cnt[13]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.605      ;
; 0.428 ; uart_recv:u_uart_recv|clk_cnt[5]   ; uart_recv:u_uart_recv|clk_cnt[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.605      ;
; 0.428 ; uart_recv:u_uart_recv|clk_cnt[3]   ; uart_recv:u_uart_recv|clk_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.605      ;
; 0.428 ; uart_recv:u_uart_recv|clk_cnt[13]  ; uart_recv:u_uart_recv|clk_cnt[13]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.605      ;
; 0.429 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.633      ;
; 0.429 ; uart_send:u_uart_send|clk_cnt[11]  ; uart_send:u_uart_send|clk_cnt[11]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.606      ;
; 0.429 ; uart_send:u_uart_send|clk_cnt[15]  ; uart_send:u_uart_send|clk_cnt[15]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.606      ;
; 0.429 ; uart_recv:u_uart_recv|clk_cnt[6]   ; uart_recv:u_uart_recv|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.606      ;
; 0.429 ; uart_recv:u_uart_recv|clk_cnt[11]  ; uart_recv:u_uart_recv|clk_cnt[11]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.606      ;
; 0.429 ; uart_recv:u_uart_recv|clk_cnt[15]  ; uart_recv:u_uart_recv|clk_cnt[15]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.606      ;
; 0.430 ; uart_send:u_uart_send|clk_cnt[2]   ; uart_send:u_uart_send|clk_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.607      ;
; 0.430 ; uart_send:u_uart_send|clk_cnt[7]   ; uart_send:u_uart_send|clk_cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.607      ;
; 0.430 ; uart_send:u_uart_send|clk_cnt[9]   ; uart_send:u_uart_send|clk_cnt[9]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.607      ;
; 0.430 ; uart_recv:u_uart_recv|clk_cnt[2]   ; uart_recv:u_uart_recv|clk_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.607      ;
; 0.430 ; uart_recv:u_uart_recv|clk_cnt[7]   ; uart_recv:u_uart_recv|clk_cnt[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.607      ;
; 0.430 ; uart_recv:u_uart_recv|clk_cnt[9]   ; uart_recv:u_uart_recv|clk_cnt[9]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.607      ;
; 0.431 ; uart_send:u_uart_send|clk_cnt[10]  ; uart_send:u_uart_send|clk_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.608      ;
; 0.431 ; uart_send:u_uart_send|clk_cnt[12]  ; uart_send:u_uart_send|clk_cnt[12]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.608      ;
; 0.431 ; uart_recv:u_uart_recv|clk_cnt[4]   ; uart_recv:u_uart_recv|clk_cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.608      ;
; 0.431 ; uart_recv:u_uart_recv|clk_cnt[10]  ; uart_recv:u_uart_recv|clk_cnt[10]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.608      ;
; 0.431 ; uart_recv:u_uart_recv|clk_cnt[12]  ; uart_recv:u_uart_recv|clk_cnt[12]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.608      ;
; 0.432 ; uart_recv:u_uart_recv|rx_cnt[1]    ; uart_recv:u_uart_recv|rx_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.620      ;
; 0.433 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.637      ;
; 0.436 ; uart_recv:u_uart_recv|rx_cnt[3]    ; uart_recv:u_uart_recv|rx_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.624      ;
; 0.437 ; uart_send:u_uart_send|tx_cnt[3]    ; uart_send:u_uart_send|tx_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.614      ;
; 0.438 ; uart_send:u_uart_send|tx_cnt[2]    ; uart_send:u_uart_send|tx_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.615      ;
; 0.444 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.632      ;
; 0.444 ; uart_recv:u_uart_recv|rx_cnt[2]    ; uart_recv:u_uart_recv|rx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.648      ;
; 0.445 ; uart_recv:u_uart_recv|clk_cnt[1]   ; uart_recv:u_uart_recv|clk_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.622      ;
; 0.447 ; uart_send:u_uart_send|clk_cnt[4]   ; uart_send:u_uart_send|clk_cnt[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.624      ;
; 0.447 ; uart_send:u_uart_send|clk_cnt[8]   ; uart_send:u_uart_send|clk_cnt[8]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.624      ;
; 0.447 ; uart_recv:u_uart_recv|clk_cnt[14]  ; uart_recv:u_uart_recv|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.624      ;
; 0.450 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.627      ;
; 0.450 ; uart_recv:u_uart_recv|clk_cnt[0]   ; uart_recv:u_uart_recv|clk_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.627      ;
; 0.451 ; uart_send:u_uart_send|tx_cnt[0]    ; uart_send:u_uart_send|tx_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.628      ;
; 0.454 ; uart_send:u_uart_send|tx_cnt[1]    ; uart_send:u_uart_send|tx_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.050      ; 0.631      ;
; 0.464 ; uart_recv:u_uart_recv|rx_cnt[0]    ; uart_recv:u_uart_recv|rx_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.061      ; 0.652      ;
; 0.468 ; uart_recv:u_uart_recv|uart_data[5] ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.672      ;
; 0.470 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.674      ;
; 0.472 ; uart_recv:u_uart_recv|uart_data[6] ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.676      ;
; 0.472 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.676      ;
; 0.474 ; uart_send:u_uart_send|clk_cnt[3]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.920      ;
; 0.475 ; uart_send:u_uart_send|clk_cnt[11]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.921      ;
; 0.478 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.682      ;
; 0.479 ; uart_recv:u_uart_recv|uart_data[4] ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.683      ;
; 0.480 ; uart_recv:u_uart_recv|uart_data[0] ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.684      ;
; 0.481 ; uart_recv:u_uart_recv|uart_data[3] ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.685      ;
; 0.482 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.686      ;
; 0.484 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.688      ;
; 0.484 ; uart_send:u_uart_send|clk_cnt[2]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.930      ;
; 0.485 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|uart_en_1    ; sys_clk      ; sys_clk     ; 0.000        ; 0.060      ; 0.672      ;
; 0.485 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.689      ;
; 0.485 ; uart_send:u_uart_send|clk_cnt[10]  ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 0.931      ;
; 0.491 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[5]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.695      ;
; 0.493 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.697      ;
; 0.495 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.699      ;
; 0.498 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.702      ;
; 0.500 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.704      ;
; 0.513 ; uart_send:u_uart_send|uart_en_0    ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.717      ;
; 0.552 ; uart_recv:u_uart_recv|rx_data[7]   ; uart_recv:u_uart_recv|uart_data[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.054      ; 0.733      ;
; 0.560 ; uart_recv:u_uart_recv|uart_data[2] ; uart_send:u_uart_send|tx_data[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.764      ;
; 0.563 ; uart_send:u_uart_send|clk_cnt[9]   ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 1.009      ;
; 0.565 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[4]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.769      ;
; 0.572 ; uart_send:u_uart_send|clk_cnt[0]   ; uart_send:u_uart_send|clk_cnt[6]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 1.018      ;
; 0.575 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.779      ;
; 0.589 ; uart_send:u_uart_send|clk_cnt[8]   ; uart_send:u_uart_send|clk_cnt[14]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.319      ; 1.035      ;
; 0.606 ; uart_recv:u_uart_recv|uart_data[1] ; uart_send:u_uart_send|tx_data[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.810      ;
; 0.607 ; uart_recv:u_uart_recv|uart_data[7] ; uart_send:u_uart_send|tx_data[7]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 0.811      ;
; 0.609 ; uart_send:u_uart_send|uart_en_1    ; uart_send:u_uart_send|tx_flag      ; sys_clk      ; sys_clk     ; 0.000        ; 0.060      ; 0.796      ;
; 0.621 ; uart_recv:u_uart_recv|rx_flag      ; uart_recv:u_uart_recv|rx_data[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.804      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                  ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk                            ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[4]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag      ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[0] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[1] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[2] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[3] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[4] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[5] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[6] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[7] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rx_0    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rx_1    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[4]    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[3]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[4]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[5]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[6]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[7]   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag      ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_0    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_1    ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_tx      ;
; -0.041 ; 0.143        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[0]   ;
; -0.041 ; 0.143        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[2]   ;
; -0.041 ; 0.143        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[6]   ;
; -0.041 ; 0.143        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[7]   ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag      ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done    ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[1]   ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[3]   ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[4]   ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_data[5]   ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[0] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[1] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[2] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[3] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[4] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[5] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[6] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[7] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14]  ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]   ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]   ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_tx      ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[0]   ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[1]   ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_data[2]   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; sys_clk    ; 2.202 ; 2.959 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; sys_clk    ; -1.639 ; -2.342 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; sys_clk    ; 5.879 ; 5.743 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; sys_clk    ; 5.628 ; 5.497 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1000mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.310   ; 0.275 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk         ; -3.310   ; 0.275 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -193.772 ; 0.0   ; 0.0      ; 0.0     ; -135.294            ;
;  sys_clk         ; -193.772 ; 0.000 ; N/A      ; N/A     ; -135.294            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; sys_clk    ; 3.836 ; 4.335 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; sys_clk    ; -1.639 ; -2.342 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; sys_clk    ; 9.771 ; 9.798 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; sys_clk    ; 5.628 ; 5.497 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; uart_rx                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.025 V            ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.025 V           ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-09 V                   ; 3.21 V              ; -0.266 V            ; 0.165 V                              ; 0.356 V                              ; 2.77e-10 s                  ; 2.53e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.04e-09 V                  ; 3.21 V             ; -0.266 V           ; 0.165 V                             ; 0.356 V                             ; 2.77e-10 s                 ; 2.53e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.58e-09 V                   ; 2.38 V              ; -0.0197 V           ; 0.141 V                              ; 0.044 V                              ; 4.69e-10 s                  ; 6.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.58e-09 V                  ; 2.38 V             ; -0.0197 V          ; 0.141 V                             ; 0.044 V                             ; 4.69e-10 s                 ; 6.07e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0198 V           ; 0.105 V                              ; 0.231 V                              ; 8.53e-10 s                  ; 8.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0198 V          ; 0.105 V                             ; 0.231 V                             ; 8.53e-10 s                 ; 8.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.14 V             ; 0.127 V                              ; 0.347 V                              ; 3.04e-10 s                  ; 3.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.14 V            ; 0.127 V                             ; 0.347 V                             ; 3.04e-10 s                 ; 3.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.0165 V           ; 0.2 V                                ; 0.105 V                              ; 5.32e-10 s                  ; 7.76e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.0165 V          ; 0.2 V                               ; 0.105 V                             ; 5.32e-10 s                 ; 7.76e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1000mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0392 V           ; 0.202 V                              ; 0.172 V                              ; 6.36e-10 s                  ; 6.26e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0392 V          ; 0.202 V                             ; 0.172 V                             ; 6.36e-10 s                 ; 6.26e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.55e-08 V                   ; 3.63 V              ; -0.354 V            ; 0.374 V                              ; 0.432 V                              ; 1.64e-10 s                  ; 2.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 6.55e-08 V                  ; 3.63 V             ; -0.354 V           ; 0.374 V                             ; 0.432 V                             ; 1.64e-10 s                 ; 2.3e-10 s                  ; No                        ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.55e-08 V                   ; 2.7 V               ; -0.0204 V           ; 0.273 V                              ; 0.058 V                              ; 3.2e-10 s                   ; 5.11e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.55e-08 V                  ; 2.7 V              ; -0.0204 V          ; 0.273 V                             ; 0.058 V                             ; 3.2e-10 s                  ; 5.11e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1568     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1568     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 83    ; 83   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat Jun 04 17:45:59 2022
Info: Command: quartus_sta uart_top -c uart_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.0V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1000mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.310            -193.772 sys_clk 
Info (332146): Worst-case hold slack is 0.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.512               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -133.462 sys_clk 
Info: Analyzing Slow 1000mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.159            -186.952 sys_clk 
Info (332146): Worst-case hold slack is 0.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.496               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -133.462 sys_clk 
Info: Analyzing Fast 1000mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.480             -76.817 sys_clk 
Info (332146): Worst-case hold slack is 0.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.275               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -135.294 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4730 megabytes
    Info: Processing ended: Sat Jun 04 17:46:03 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


