<stg><name>MPI_Recv.1.1</name>


<trans_list>

<trans id="553" from="1" to="12">
<condition id="353">
<or_exp></or_exp>
</condition>
</trans>

<trans id="554" from="1" to="19">
<condition id="354">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="555" from="1" to="2">
<condition id="356">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="569" from="1" to="5">
<condition id="372">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="667" from="2" to="4">
<condition id="476">
<or_exp><and_exp><literal name="tmp_74" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="668" from="2" to="3">
<condition id="478">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="666" from="3" to="2">
<condition id="477">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="567" from="4" to="19">
<condition id="370">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="570" from="5" to="6">
<condition id="373">
<or_exp><and_exp><literal name="tmp_70" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="585" from="5" to="12">
<condition id="391">
<or_exp><and_exp><literal name="tmp_70" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="572" from="6" to="7">
<condition id="375">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="573" from="6" to="8">
<condition id="376">
<or_exp><and_exp><literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="575" from="7" to="8">
<condition id="378">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="577" from="8" to="9">
<condition id="380">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="578" from="8" to="5">
<condition id="382">
<or_exp><and_exp><literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="tmp_78" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="580" from="9" to="10">
<condition id="385">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="581" from="10" to="11">
<condition id="386">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="584" from="10" to="19">
<condition id="390">
<or_exp><and_exp><literal name="tmp_89" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="583" from="11" to="10">
<condition id="389">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="586" from="12" to="12">
<condition id="393">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="587" from="12" to="13">
<condition id="394">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="625" from="12" to="25">
<condition id="434">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="663" from="12" to="19">
<condition id="474">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="tmp_92" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="589" from="13" to="14">
<condition id="396">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="607" from="13" to="20">
<condition id="415">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="624" from="13" to="19">
<condition id="433">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="591" from="14" to="15">
<condition id="398">
<or_exp><and_exp><literal name="tmp_150" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="592" from="14" to="19">
<condition id="399">
<or_exp><and_exp><literal name="tmp_150" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="594" from="15" to="16">
<condition id="401">
<or_exp><and_exp><literal name="tmp_155" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="595" from="15" to="19">
<condition id="402">
<or_exp><and_exp><literal name="tmp_155" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="597" from="16" to="17">
<condition id="404">
<or_exp><and_exp><literal name="float_clr2snd_array_84" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="598" from="16" to="19">
<condition id="405">
<or_exp><and_exp><literal name="float_clr2snd_array_84" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="600" from="17" to="18">
<condition id="407">
<or_exp><and_exp><literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="601" from="17" to="19">
<condition id="408">
<or_exp><and_exp><literal name="tmp_162" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="603" from="18" to="19">
<condition id="410">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="605" from="19" to="13">
<condition id="413">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_142" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_150" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_155" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_154" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="float_clr2snd_array_84" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_158" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_161" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_165" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_164" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_166" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="643" from="19" to="25">
<condition id="453">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_137" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_147" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="int_request_array_PK_14" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="int_clr2snd_array_PK_14" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_153" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_157" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_156" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_160" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_159" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_163" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="609" from="20" to="19">
<condition id="418">
<or_exp><and_exp><literal name="tmp_142" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="610" from="20" to="21">
<condition id="417">
<or_exp><and_exp><literal name="tmp_142" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="612" from="21" to="19">
<condition id="421">
<or_exp><and_exp><literal name="tmp_148" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="613" from="21" to="22">
<condition id="420">
<or_exp><and_exp><literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="615" from="22" to="19">
<condition id="424">
<or_exp><and_exp><literal name="tmp_154" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="616" from="22" to="23">
<condition id="423">
<or_exp><and_exp><literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="618" from="23" to="19">
<condition id="427">
<or_exp><and_exp><literal name="tmp_158" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="619" from="23" to="24">
<condition id="426">
<or_exp><and_exp><literal name="tmp_158" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="621" from="24" to="19">
<condition id="429">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="627" from="25" to="26">
<condition id="436">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="645" from="25" to="31">
<condition id="455">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="662" from="25" to="19">
<condition id="473">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="629" from="26" to="19">
<condition id="439">
<or_exp><and_exp><literal name="tmp_138" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="630" from="26" to="27">
<condition id="438">
<or_exp><and_exp><literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="632" from="27" to="19">
<condition id="442">
<or_exp><and_exp><literal name="tmp_147" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="633" from="27" to="28">
<condition id="441">
<or_exp><and_exp><literal name="tmp_147" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="635" from="28" to="19">
<condition id="445">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_14" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="636" from="28" to="29">
<condition id="444">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_14" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="638" from="29" to="19">
<condition id="448">
<or_exp><and_exp><literal name="tmp_157" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="639" from="29" to="30">
<condition id="447">
<or_exp><and_exp><literal name="tmp_157" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="641" from="30" to="19">
<condition id="450">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="647" from="31" to="19">
<condition id="458">
<or_exp><and_exp><literal name="tmp_131" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="648" from="31" to="32">
<condition id="457">
<or_exp><and_exp><literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="650" from="32" to="19">
<condition id="461">
<or_exp><and_exp><literal name="tmp_137" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="651" from="32" to="33">
<condition id="460">
<or_exp><and_exp><literal name="tmp_137" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="653" from="33" to="19">
<condition id="463">
<or_exp><and_exp><literal name="int_request_array_PK_14" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="654" from="33" to="34">
<condition id="464">
<or_exp><and_exp><literal name="int_request_array_PK_14" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="656" from="34" to="19">
<condition id="467">
<or_exp><and_exp><literal name="tmp_153" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="657" from="34" to="35">
<condition id="466">
<or_exp><and_exp><literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="659" from="35" to="19">
<condition id="469">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="0" op_1_bw="129" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecInterface(i129* @stream_out_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="0" op_1_bw="129" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecInterface(i129* @stream_in_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="2" op_0_bw="2">
<![CDATA[
codeRepl:2  %state_1_load = load i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name="state_1_load"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:3  %pkt_out_dest_V = load i8* @envlp_SRC_V_1, align 1

]]></Node>
<StgValue><ssdm name="pkt_out_dest_V"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0" op_8_bw="2" op_9_bw="0">
<![CDATA[
codeRepl:4  switch i2 %state_1_load, label %._crit_edge17 [
    i2 0, label %.preheader632.preheader
    i2 1, label %47
    i2 -2, label %.preheader622.preheader
    i2 -1, label %68
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="16" op_0_bw="8">
<![CDATA[
:1  %error_DEST_V = zext i8 %pkt_out_dest_V to i16

]]></Node>
<StgValue><ssdm name="error_DEST_V"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="16" op_0_bw="16">
<![CDATA[
:2  %id_in_V_load_6 = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load_6"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="8" op_0_bw="16">
<![CDATA[
:3  %error_SRC_V = trunc i16 %id_in_V_load_6 to i8

]]></Node>
<StgValue><ssdm name="error_SRC_V"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="129" op_0_bw="129" op_1_bw="48" op_2_bw="8" op_3_bw="1" op_4_bw="8" op_5_bw="4" op_6_bw="4" op_7_bw="8" op_8_bw="24" op_9_bw="8" op_10_bw="16">
<![CDATA[
:4  %tmp_4 = call i129 @_ssdm_op_BitConcatenate.i129.i48.i8.i1.i8.i4.i4.i8.i24.i8.i16(i48 511, i8 %error_SRC_V, i1 true, i8 %pkt_out_dest_V, i4 undef, i4 undef, i8 undef, i24 5, i8 %error_SRC_V, i16 %error_DEST_V)

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="0" op_1_bw="129" op_2_bw="129">
<![CDATA[
:5  call void @_ssdm_op_Write.ap_fifo.volatile.i129P(i129* @stream_out_V, i129 %tmp_4)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="0">
<![CDATA[
:6  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="0">
<![CDATA[
.preheader622.preheader:0  br label %.preheader622

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="16" op_0_bw="8">
<![CDATA[
:0  %clr2snd_DEST_V = zext i8 %pkt_out_dest_V to i16

]]></Node>
<StgValue><ssdm name="clr2snd_DEST_V"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="16" op_0_bw="16">
<![CDATA[
:1  %envlp_DEST_V_load = load i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name="envlp_DEST_V_load"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="8" op_0_bw="16">
<![CDATA[
:2  %clr2snd_SRC_V = trunc i16 %envlp_DEST_V_load to i8

]]></Node>
<StgValue><ssdm name="clr2snd_SRC_V"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="16" op_0_bw="16">
<![CDATA[
:3  %clr2snd_MSG_SIZE_V = load i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name="clr2snd_MSG_SIZE_V"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="16" op_0_bw="16">
<![CDATA[
:4  %id_in_V_load_5 = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load_5"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="8" op_0_bw="16">
<![CDATA[
:5  %pkt_out_id_V = trunc i16 %id_in_V_load_5 to i8

]]></Node>
<StgValue><ssdm name="pkt_out_id_V"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="129" op_0_bw="129" op_1_bw="48" op_2_bw="8" op_3_bw="1" op_4_bw="8" op_5_bw="4" op_6_bw="4" op_7_bw="8" op_8_bw="16" op_9_bw="8" op_10_bw="8" op_11_bw="16">
<![CDATA[
:6  %tmp_2127 = call i129 @_ssdm_op_BitConcatenate.i129.i48.i8.i1.i8.i4.i4.i8.i16.i8.i8.i16(i48 511, i8 %pkt_out_id_V, i1 true, i8 %pkt_out_dest_V, i4 undef, i4 undef, i8 undef, i16 %clr2snd_MSG_SIZE_V, i8 1, i8 %clr2snd_SRC_V, i16 %clr2snd_DEST_V)

]]></Node>
<StgValue><ssdm name="tmp_2127"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="0" op_0_bw="0" op_1_bw="129" op_2_bw="129">
<![CDATA[
:7  call void @_ssdm_op_Write.ap_fifo.volatile.i129P(i129* @stream_out_V, i129 %tmp_2127)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:8  store i2 -2, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="0">
<![CDATA[
:9  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="149">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="32" op_0_bw="32">
<![CDATA[
.preheader632.preheader:0  %float_req_num_load = load i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name="float_req_num_load"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="149">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="16" op_0_bw="16">
<![CDATA[
.preheader632.preheader:1  %id_in_V_load = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="149">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="0" op_0_bw="0">
<![CDATA[
.preheader632.preheader:2  br label %.preheader632

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="62" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
.preheader622:0  %i7 = phi i32 [ %i_9, %66 ], [ 0, %.preheader622.preheader ]

]]></Node>
<StgValue><ssdm name="i7"/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader622:1  %tmp_74 = icmp slt i32 %i7, 7

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader622:2  br i1 %tmp_74, label %48, label %67

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:0  %tmp = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str9)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
:1  call void (...)* @_ssdm_op_SpecPipeline(i32 -1, i32 1, i32 1, i32 0, [1 x i8]* @p_str8) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="1" op_1_bw="129" op_2_bw="32">
<![CDATA[
:2  %tmp_7 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i129P(i129* @stream_in_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_7, label %49, label %65

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="150">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_6 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_6"/></StgValue>
</operation>

<operation id="70" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="150">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="151">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="129" op_0_bw="129" op_1_bw="129">
<![CDATA[
:0  %tmp_3 = call i129 @_ssdm_op_Read.ap_fifo.volatile.i129P(i129* @stream_in_V)

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="72" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="151">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %recv_data_dest_V = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp_3, i32 64, i32 71)

]]></Node>
<StgValue><ssdm name="recv_data_dest_V"/></StgValue>
</operation>

<operation id="73" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="151">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %recv_data_keep_V = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp_3, i32 81, i32 88)

]]></Node>
<StgValue><ssdm name="recv_data_keep_V"/></StgValue>
</operation>

<operation id="74" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="151">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="4" op_0_bw="4" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %p_Result_s = call i4 @_ssdm_op_PartSelect.i4.i129.i32.i32(i129 %tmp_3, i32 93, i32 96)

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="75" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="151">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:4  %tmp_83 = icmp eq i4 %p_Result_s, 1

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="76" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="151">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_83, label %50, label %52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="77" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="152">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_88 = icmp eq i4 %p_Result_s, 0

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="78" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="152">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_88, label %53, label %._crit_edge52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="153">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="4" op_0_bw="4" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_8 = call i4 @_ssdm_op_PartSelect.i4.i129.i32.i32(i129 %tmp_3, i32 89, i32 92)

]]></Node>
<StgValue><ssdm name="p_Result_8"/></StgValue>
</operation>

<operation id="80" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="153">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %tmp_94 = icmp eq i4 %p_Result_8, 0

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="153">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_94, label %54, label %59

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="154">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_100 = icmp eq i4 %p_Result_8, 1

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="154">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_100, label %60, label %._crit_edge52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ_63 = zext i8 %recv_data_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_63"/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_64 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp_3, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_64"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_65 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp_3, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_65"/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="16" op_0_bw="16" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_66 = call i16 @_ssdm_op_PartSelect.i16.i129.i32.i32(i129 %tmp_3, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_66"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_67 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp_3, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_67"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="4" op_0_bw="4" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_68 = call i4 @_ssdm_op_PartSelect.i4.i129.i32.i32(i129 %tmp_3, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_68"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %tmp_111 = icmp eq i8 %temp_diff_src_or_typ_65, 0

]]></Node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="155">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_111, label %61, label %62

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_124 = icmp eq i8 %temp_diff_src_or_typ_65, 1

]]></Node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="156">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_124, label %63, label %._crit_edge55

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="32" op_0_bw="32">
<![CDATA[
:0  %float_clr_num_load = load i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name="float_clr_num_load"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_128 = sext i32 %float_clr_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_clr2snd_array_97 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_97"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_63, i16* %float_clr2snd_array_97, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %float_clr2snd_array_98 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_98"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_64, i8* %float_clr2snd_array_98, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %float_clr2snd_array_99 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_99"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 true, i1* %float_clr2snd_array_99, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %float_clr2snd_array_100 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_100"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_66, i16* %float_clr2snd_array_100, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %float_clr2snd_array_101 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_101"/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_67, i8* %float_clr2snd_array_101, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %float_clr2snd_array_102 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_128

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_102"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_68, i4* %float_clr2snd_array_102, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_129 = add nsw i32 %float_clr_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_129, i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="157">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
<literal name="tmp_124" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %._crit_edge55

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="158">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge55:0  br label %64

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="32" op_0_bw="32">
<![CDATA[
:0  %float_req_num_load_2 = load i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name="float_req_num_load_2"/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_122 = sext i32 %float_req_num_load_2 to i64

]]></Node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_request_array_214 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="float_request_array_214"/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_63, i16* %float_request_array_214, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %float_request_array_215 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="float_request_array_215"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_64, i8* %float_request_array_215, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %float_request_array_216 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="float_request_array_216"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:7  store i8 0, i8* %float_request_array_216, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %float_request_array_217 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="float_request_array_217"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_66, i16* %float_request_array_217, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %float_request_array_218 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="float_request_array_218"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_67, i8* %float_request_array_218, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %float_request_array_219 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_122

]]></Node>
<StgValue><ssdm name="float_request_array_219"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_68, i4* %float_request_array_219, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_123 = add nsw i32 %float_req_num_load_2, 1

]]></Node>
<StgValue><ssdm name="tmp_123"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_123, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_111" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %64

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="160">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_8 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_8"/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="160">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ_57 = zext i8 %recv_data_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_57"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_58 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp_3, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_58"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_59 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp_3, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_59"/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="16" op_0_bw="16" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_60 = call i16 @_ssdm_op_PartSelect.i16.i129.i32.i32(i129 %tmp_3, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_60"/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_61 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp_3, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_61"/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="4" op_0_bw="4" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_62 = call i4 @_ssdm_op_PartSelect.i4.i129.i32.i32(i129 %tmp_3, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_62"/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %tmp_99 = icmp eq i8 %temp_diff_src_or_typ_59, 0

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_99, label %55, label %56

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_110 = icmp eq i8 %temp_diff_src_or_typ_59, 1

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="140" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="162">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_110, label %57, label %._crit_edge53

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="141" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="32" op_0_bw="32">
<![CDATA[
:0  %int_clr_num_load = load i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name="int_clr_num_load"/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_120 = sext i32 %int_clr_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_120"/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %int_clr2snd_array_DE_16 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_16"/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_57, i16* %int_clr2snd_array_DE_16, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %int_clr2snd_array_SR_16 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_16"/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_58, i8* %int_clr2snd_array_SR_16, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="147" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %int_clr2snd_array_PK_16 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_16"/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 true, i1* %int_clr2snd_array_PK_16, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="149" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %int_clr2snd_array_MS_16 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_16"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_60, i16* %int_clr2snd_array_MS_16, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %int_clr2snd_array_TA_16 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_16"/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_61, i8* %int_clr2snd_array_TA_16, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %int_clr2snd_array_DA_16 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_120

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_16"/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_62, i4* %int_clr2snd_array_DA_16, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="155" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_121 = add nsw i32 %int_clr_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_121, i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
<literal name="tmp_110" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %._crit_edge53

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="164">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge53:0  br label %58

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="32" op_0_bw="32">
<![CDATA[
:0  %int_req_num_load = load i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name="int_req_num_load"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_108 = sext i32 %int_req_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %int_request_array_DE_16 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_108

]]></Node>
<StgValue><ssdm name="int_request_array_DE_16"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_57, i16* %int_request_array_DE_16, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %int_request_array_SR_16 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_108

]]></Node>
<StgValue><ssdm name="int_request_array_SR_16"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_58, i8* %int_request_array_SR_16, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %int_request_array_PK_16 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_108

]]></Node>
<StgValue><ssdm name="int_request_array_PK_16"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 false, i1* %int_request_array_PK_16, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %int_request_array_MS_16 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_108

]]></Node>
<StgValue><ssdm name="int_request_array_MS_16"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_60, i16* %int_request_array_MS_16, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %int_request_array_TA_16 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_108

]]></Node>
<StgValue><ssdm name="int_request_array_TA_16"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_61, i8* %int_request_array_TA_16, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %int_request_array_DA_17 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_108

]]></Node>
<StgValue><ssdm name="int_request_array_DA_17"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_62, i4* %int_request_array_DA_17, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="173" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_109 = add nsw i32 %int_req_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_109, i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="175" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %58

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="176" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_7 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_7"/></StgValue>
</operation>

<operation id="177" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="178" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_87 = icmp eq i8 %recv_data_keep_V, -1

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_87, label %.preheader621.0, label %51

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="180" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_93 = icmp eq i8 %recv_data_keep_V, 15

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="181" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="32" op_0_bw="129">
<![CDATA[
.preheader.0:0  %tmp_178 = trunc i129 %tmp_3 to i32

]]></Node>
<StgValue><ssdm name="tmp_178"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0:5  %i = add nsw i32 -1, %i7

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="183" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="0">
<![CDATA[
.preheader.0:6  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="184" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="32" op_0_bw="129">
<![CDATA[
.preheader621.0:0  %tmp_177 = trunc i129 %tmp_3 to i32

]]></Node>
<StgValue><ssdm name="tmp_177"/></StgValue>
</operation>

<operation id="185" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="32" op_0_bw="32" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
.preheader621.0:5  %p_Result_72_1 = call i32 @_ssdm_op_PartSelect.i32.i129.i32.i32(i129 %tmp_3, i32 32, i32 63)

]]></Node>
<StgValue><ssdm name="p_Result_72_1"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="186" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_88" val="0"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="0"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge52:0  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="187" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_93, label %.preheader.0, label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="188" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="32" op_0_bw="32">
<![CDATA[
.preheader.0:1  %tmp_116 = bitcast i32 %tmp_178 to float

]]></Node>
<StgValue><ssdm name="tmp_116"/></StgValue>
</operation>

<operation id="189" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="64" op_0_bw="32">
<![CDATA[
.preheader.0:2  %tmp_118 = sext i32 %i7 to i64

]]></Node>
<StgValue><ssdm name="tmp_118"/></StgValue>
</operation>

<operation id="190" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.0:3  %buf_addr_4 = getelementptr [7 x float]* %buf_r, i64 0, i64 %tmp_118

]]></Node>
<StgValue><ssdm name="buf_addr_4"/></StgValue>
</operation>

<operation id="191" st_id="3" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="0"/>
<literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="32" op_1_bw="3">
<![CDATA[
.preheader.0:4  store float %tmp_116, float* %buf_addr_4, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="192" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="32" op_0_bw="32">
<![CDATA[
.preheader621.0:1  %tmp_104 = bitcast i32 %tmp_177 to float

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="193" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="64" op_0_bw="32">
<![CDATA[
.preheader621.0:2  %tmp_106 = sext i32 %i7 to i64

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="194" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader621.0:3  %buf_addr = getelementptr [7 x float]* %buf_r, i64 0, i64 %tmp_106

]]></Node>
<StgValue><ssdm name="buf_addr"/></StgValue>
</operation>

<operation id="195" st_id="3" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="32" op_1_bw="3">
<![CDATA[
.preheader621.0:4  store float %tmp_104, float* %buf_addr, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="196" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="32" op_0_bw="32">
<![CDATA[
.preheader621.0:6  %tmp_104_1 = bitcast i32 %p_Result_72_1 to float

]]></Node>
<StgValue><ssdm name="tmp_104_1"/></StgValue>
</operation>

<operation id="197" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader621.0:7  %tmp_105_1 = add nsw i32 1, %i7

]]></Node>
<StgValue><ssdm name="tmp_105_1"/></StgValue>
</operation>

<operation id="198" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="64" op_0_bw="32">
<![CDATA[
.preheader621.0:8  %tmp_106_1 = sext i32 %tmp_105_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_106_1"/></StgValue>
</operation>

<operation id="199" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="3" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader621.0:9  %buf_addr_3 = getelementptr [7 x float]* %buf_r, i64 0, i64 %tmp_106_1

]]></Node>
<StgValue><ssdm name="buf_addr_3"/></StgValue>
</operation>

<operation id="200" st_id="3" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="0" op_0_bw="32" op_1_bw="3">
<![CDATA[
.preheader621.0:10  store float %tmp_104_1, float* %buf_addr_3, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="201" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="0">
<![CDATA[
.preheader621.0:11  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="202" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="0"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_83" val="1"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_88" val="0"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32">
<![CDATA[
.loopexit:0  %i7_4 = phi i32 [ %i_6, %65 ], [ %i7, %._crit_edge52 ], [ %i, %.preheader.0 ], [ %i7, %51 ], [ %i7, %.preheader621.0 ]

]]></Node>
<StgValue><ssdm name="i7_4"/></StgValue>
</operation>

<operation id="203" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="0"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_83" val="1"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_88" val="0"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
.loopexit:1  %empty = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str9, i32 %tmp)

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="204" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_7" val="0"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_83" val="1"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_88" val="0"/>
</and_exp><and_exp><literal name="tmp_74" val="1"/>
<literal name="tmp_94" val="0"/>
<literal name="tmp_100" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="0" op_0_bw="0">
<![CDATA[
.loopexit:2  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="205" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:0  %i7_5 = phi i32 [ %i7_4, %.loopexit ], [ %i_7, %58 ], [ %i_8, %64 ]

]]></Node>
<StgValue><ssdm name="i7_5"/></StgValue>
</operation>

<operation id="206" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %i_9 = add nsw i32 %i7_5, 2

]]></Node>
<StgValue><ssdm name="i_9"/></StgValue>
</operation>

<operation id="207" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %.preheader622

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="208" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="226" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 -1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="209" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="227" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="210" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="244" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader632:0  %j = phi i31 [ %i_5, %._crit_edge18 ], [ 0, %.preheader632.preheader ]

]]></Node>
<StgValue><ssdm name="j"/></StgValue>
</operation>

<operation id="211" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="245" bw="32" op_0_bw="31">
<![CDATA[
.preheader632:1  %j_cast = zext i31 %j to i32

]]></Node>
<StgValue><ssdm name="j_cast"/></StgValue>
</operation>

<operation id="212" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="246" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader632:2  %tmp_70 = icmp slt i32 %j_cast, %float_req_num_load

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="213" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="247" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader632:3  %i_5 = add i31 %j, 1

]]></Node>
<StgValue><ssdm name="i_5"/></StgValue>
</operation>

<operation id="214" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="248" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader632:4  br i1 %tmp_70, label %0, label %6

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="215" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="tmp_70" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_71 = zext i31 %j to i64

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="216" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="tmp_70" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_167 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_71

]]></Node>
<StgValue><ssdm name="float_request_array_167"/></StgValue>
</operation>

<operation id="217" st_id="5" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="tmp_70" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_168 = load i8* %float_request_array_167, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_168"/></StgValue>
</operation>

<operation id="218" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_70" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="129" op_0_bw="129" op_1_bw="129">
<![CDATA[
:0  %tmp155 = call i129 @_ssdm_op_Read.ap_fifo.volatile.i129P(i129* @stream_in_V)

]]></Node>
<StgValue><ssdm name="tmp155"/></StgValue>
</operation>

<operation id="219" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_70" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %recv_pkt_dest_V = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp155, i32 64, i32 71)

]]></Node>
<StgValue><ssdm name="recv_pkt_dest_V"/></StgValue>
</operation>

<operation id="220" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_70" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="1" op_0_bw="1" op_1_bw="129" op_2_bw="32">
<![CDATA[
:2  %tmp_175 = call i1 @_ssdm_op_BitSelect.i1.i129.i32(i129 %tmp155, i32 72)

]]></Node>
<StgValue><ssdm name="tmp_175"/></StgValue>
</operation>

<operation id="221" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="tmp_70" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %7

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="222" st_id="6" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="252" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_168 = load i8* %float_request_array_167, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_168"/></StgValue>
</operation>

<operation id="223" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="253" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_72 = icmp eq i8 %float_request_array_168, 0

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="224" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="254" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_72, label %1, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="225" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_169 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_71

]]></Node>
<StgValue><ssdm name="float_request_array_169"/></StgValue>
</operation>

<operation id="226" st_id="6" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_170 = load i16* %float_request_array_169, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_170"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="227" st_id="7" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="257" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_170 = load i16* %float_request_array_169, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_170"/></StgValue>
</operation>

<operation id="228" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="258" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_75 = icmp eq i16 %float_request_array_170, %id_in_V_load

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="229" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="259" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_75, label %2, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="230" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_171 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_71

]]></Node>
<StgValue><ssdm name="float_request_array_171"/></StgValue>
</operation>

<operation id="231" st_id="7" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_172 = load i8* %float_request_array_171, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_172"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="232" st_id="8" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_172 = load i8* %float_request_array_171, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_172"/></StgValue>
</operation>

<operation id="233" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_78 = icmp eq i8 %float_request_array_172, 0

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="234" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_78, label %3, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="235" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp><literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="tmp_78" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge18:0  br label %.preheader632

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="236" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  store i16 %id_in_V_load, i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="237" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  store i8 0, i8* @envlp_SRC_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="238" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_request_array_173 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_71

]]></Node>
<StgValue><ssdm name="float_request_array_173"/></StgValue>
</operation>

<operation id="239" st_id="8" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="16" op_0_bw="9">
<![CDATA[
:3  %float_request_array_174 = load i16* %float_request_array_173, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_174"/></StgValue>
</operation>

<operation id="240" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_72" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:5  store i2 1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="241" st_id="9" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="271" bw="16" op_0_bw="9">
<![CDATA[
:3  %float_request_array_174 = load i16* %float_request_array_173, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_174"/></StgValue>
</operation>

<operation id="242" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="272" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4  store i16 %float_request_array_174, i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="243" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="274" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:6  %tmp_85 = add nsw i32 %float_req_num_load, -1

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="244" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="275" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7  store i32 %tmp_85, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="245" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="276" bw="0" op_0_bw="0">
<![CDATA[
:8  br label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="246" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="278" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:0  %j1 = phi i32 [ %j_cast, %3 ], [ %j_2, %5 ]

]]></Node>
<StgValue><ssdm name="j1"/></StgValue>
</operation>

<operation id="247" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="279" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %tmp_89 = icmp slt i32 %j1, %tmp_85

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="248" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="280" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_89, label %5, label %.loopexit624.loopexit572

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="249" st_id="10" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %j_2 = add nsw i32 %j1, 1

]]></Node>
<StgValue><ssdm name="j_2"/></StgValue>
</operation>

<operation id="250" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="64" op_0_bw="32">
<![CDATA[
:2  %tmp_97 = sext i32 %j_2 to i64

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="251" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_request_array_175 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_97

]]></Node>
<StgValue><ssdm name="float_request_array_175"/></StgValue>
</operation>

<operation id="252" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="9">
<![CDATA[
:4  %float_request_array_176 = load i16* %float_request_array_175, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_176"/></StgValue>
</operation>

<operation id="253" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_request_array_178 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_97

]]></Node>
<StgValue><ssdm name="float_request_array_178"/></StgValue>
</operation>

<operation id="254" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="8" op_0_bw="9">
<![CDATA[
:8  %float_request_array_179 = load i8* %float_request_array_178, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_179"/></StgValue>
</operation>

<operation id="255" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_request_array_181 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_97

]]></Node>
<StgValue><ssdm name="float_request_array_181"/></StgValue>
</operation>

<operation id="256" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="8" op_0_bw="9">
<![CDATA[
:12  %float_request_array_182 = load i8* %float_request_array_181, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_182"/></StgValue>
</operation>

<operation id="257" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:15  %float_request_array_184 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_97

]]></Node>
<StgValue><ssdm name="float_request_array_184"/></StgValue>
</operation>

<operation id="258" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="16" op_0_bw="9">
<![CDATA[
:16  %float_request_array_185 = load i16* %float_request_array_184, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_185"/></StgValue>
</operation>

<operation id="259" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:19  %float_request_array_187 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_97

]]></Node>
<StgValue><ssdm name="float_request_array_187"/></StgValue>
</operation>

<operation id="260" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="8" op_0_bw="9">
<![CDATA[
:20  %float_request_array_188 = load i8* %float_request_array_187, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_188"/></StgValue>
</operation>

<operation id="261" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:23  %float_request_array_190 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_97

]]></Node>
<StgValue><ssdm name="float_request_array_190"/></StgValue>
</operation>

<operation id="262" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="4" op_0_bw="9">
<![CDATA[
:24  %float_request_array_191 = load i4* %float_request_array_190, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_191"/></StgValue>
</operation>

<operation id="263" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:27  %float_request_array_193 = getelementptr [512 x i4]* @float_request_array_6, i64 0, i64 %tmp_97

]]></Node>
<StgValue><ssdm name="float_request_array_193"/></StgValue>
</operation>

<operation id="264" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="4" op_0_bw="9">
<![CDATA[
:28  %float_request_array_194 = load i4* %float_request_array_193, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_194"/></StgValue>
</operation>

<operation id="265" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="197">
<or_exp><and_exp><literal name="tmp_89" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit572:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="266" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="282" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_95 = sext i32 %j1 to i64

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="267" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="9">
<![CDATA[
:4  %float_request_array_176 = load i16* %float_request_array_175, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_176"/></StgValue>
</operation>

<operation id="268" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="287" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_request_array_177 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_95

]]></Node>
<StgValue><ssdm name="float_request_array_177"/></StgValue>
</operation>

<operation id="269" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="288" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:6  store i16 %float_request_array_176, i16* %float_request_array_177, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="270" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="290" bw="8" op_0_bw="9">
<![CDATA[
:8  %float_request_array_179 = load i8* %float_request_array_178, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_179"/></StgValue>
</operation>

<operation id="271" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="291" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_request_array_180 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_95

]]></Node>
<StgValue><ssdm name="float_request_array_180"/></StgValue>
</operation>

<operation id="272" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="292" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %float_request_array_179, i8* %float_request_array_180, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="273" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="294" bw="8" op_0_bw="9">
<![CDATA[
:12  %float_request_array_182 = load i8* %float_request_array_181, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_182"/></StgValue>
</operation>

<operation id="274" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="295" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:13  %float_request_array_183 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_95

]]></Node>
<StgValue><ssdm name="float_request_array_183"/></StgValue>
</operation>

<operation id="275" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="296" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:14  store i8 %float_request_array_182, i8* %float_request_array_183, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="276" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="298" bw="16" op_0_bw="9">
<![CDATA[
:16  %float_request_array_185 = load i16* %float_request_array_184, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_185"/></StgValue>
</operation>

<operation id="277" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="299" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:17  %float_request_array_186 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_95

]]></Node>
<StgValue><ssdm name="float_request_array_186"/></StgValue>
</operation>

<operation id="278" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="300" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:18  store i16 %float_request_array_185, i16* %float_request_array_186, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="279" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="302" bw="8" op_0_bw="9">
<![CDATA[
:20  %float_request_array_188 = load i8* %float_request_array_187, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_188"/></StgValue>
</operation>

<operation id="280" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="303" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:21  %float_request_array_189 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_95

]]></Node>
<StgValue><ssdm name="float_request_array_189"/></StgValue>
</operation>

<operation id="281" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="304" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:22  store i8 %float_request_array_188, i8* %float_request_array_189, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="282" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="306" bw="4" op_0_bw="9">
<![CDATA[
:24  %float_request_array_191 = load i4* %float_request_array_190, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_191"/></StgValue>
</operation>

<operation id="283" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="307" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:25  %float_request_array_192 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_95

]]></Node>
<StgValue><ssdm name="float_request_array_192"/></StgValue>
</operation>

<operation id="284" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="308" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:26  store i4 %float_request_array_191, i4* %float_request_array_192, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="285" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="310" bw="4" op_0_bw="9">
<![CDATA[
:28  %float_request_array_194 = load i4* %float_request_array_193, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_194"/></StgValue>
</operation>

<operation id="286" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="311" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:29  %float_request_array_195 = getelementptr [512 x i4]* @float_request_array_6, i64 0, i64 %tmp_95

]]></Node>
<StgValue><ssdm name="float_request_array_195"/></StgValue>
</operation>

<operation id="287" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="312" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:30  store i4 %float_request_array_194, i4* %float_request_array_195, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="288" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="313" bw="0" op_0_bw="0">
<![CDATA[
:31  br label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="289" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="199">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %last_V = phi i1 [ %tmp_175, %6 ], [ %tmp_176, %8 ]

]]></Node>
<StgValue><ssdm name="last_V"/></StgValue>
</operation>

<operation id="290" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="199">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %last_V, label %9, label %8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="291" st_id="12" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="129" op_0_bw="129" op_1_bw="129">
<![CDATA[
:0  %tmp_1 = call i129 @_ssdm_op_Read.ap_fifo.volatile.i129P(i129* @stream_in_V)

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="292" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="1" op_0_bw="1" op_1_bw="129" op_2_bw="32">
<![CDATA[
:1  %tmp_176 = call i1 @_ssdm_op_BitSelect.i1.i129.i32(i129 %tmp_1, i32 72)

]]></Node>
<StgValue><ssdm name="tmp_176"/></StgValue>
</operation>

<operation id="293" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %7

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="294" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ = zext i8 %recv_pkt_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ"/></StgValue>
</operation>

<operation id="295" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_52 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp155, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_52"/></StgValue>
</operation>

<operation id="296" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_53 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp155, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_53"/></StgValue>
</operation>

<operation id="297" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="16" op_0_bw="16" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_54 = call i16 @_ssdm_op_PartSelect.i16.i129.i32.i32(i129 %tmp155, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_54"/></StgValue>
</operation>

<operation id="298" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="8" op_0_bw="8" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_55 = call i8 @_ssdm_op_PartSelect.i8.i129.i32.i32(i129 %tmp155, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_55"/></StgValue>
</operation>

<operation id="299" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="4" op_0_bw="4" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_56 = call i4 @_ssdm_op_PartSelect.i4.i129.i32.i32(i129 %tmp155, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_56"/></StgValue>
</operation>

<operation id="300" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:6  store i16 %temp_diff_src_or_typ, i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="301" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:7  store i8 %temp_diff_src_or_typ_52, i8* @envlp_SRC_V_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="302" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_54, i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="303" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:9  %tmp_80 = icmp eq i8 %temp_diff_src_or_typ_53, 0

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="304" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:10  %tmp_86 = icmp eq i16 %temp_diff_src_or_typ, %id_in_V_load

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="305" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:11  %tmp_91 = icmp eq i8 %temp_diff_src_or_typ_52, 0

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="306" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:12  %tmp1 = and i1 %tmp_86, %tmp_91

]]></Node>
<StgValue><ssdm name="tmp1"/></StgValue>
</operation>

<operation id="307" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:13  %or_cond1 = and i1 %tmp1, %tmp_80

]]></Node>
<StgValue><ssdm name="or_cond1"/></StgValue>
</operation>

<operation id="308" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="202">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:14  br i1 %or_cond1, label %10, label %._crit_edge21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="309" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="4" op_0_bw="4" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge21:0  %p_Result_6 = call i4 @_ssdm_op_PartSelect.i4.i129.i32.i32(i129 %tmp155, i32 93, i32 96)

]]></Node>
<StgValue><ssdm name="p_Result_6"/></StgValue>
</operation>

<operation id="310" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge21:1  %tmp_92 = icmp eq i4 %p_Result_6, 0

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="311" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge21:2  br i1 %tmp_92, label %11, label %._crit_edge24

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="312" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="204">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="4" op_0_bw="4" op_1_bw="129" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_9 = call i4 @_ssdm_op_PartSelect.i4.i129.i32.i32(i129 %tmp155, i32 89, i32 92)

]]></Node>
<StgValue><ssdm name="p_Result_9"/></StgValue>
</operation>

<operation id="313" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="204">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %tmp_98 = icmp eq i4 %p_Result_9, 0

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="314" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="204">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_98, label %12, label %29

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="315" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_102 = icmp eq i4 %p_Result_9, 1

]]></Node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="316" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_102, label %30, label %._crit_edge24

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="317" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge24:0  br label %._crit_edge17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="318" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="208">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_80, label %.preheader625.preheader, label %38

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="319" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_126 = icmp eq i8 %temp_diff_src_or_typ_53, 1

]]></Node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="320" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_126, label %.preheader623.preheader, label %._crit_edge45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="321" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="32" op_0_bw="32">
<![CDATA[
.preheader623.preheader:0  %float_clr_num_load_1 = load i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name="float_clr_num_load_1"/></StgValue>
</operation>

<operation id="322" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="210">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="0" op_0_bw="0">
<![CDATA[
.preheader623.preheader:1  br label %.preheader623

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="323" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="211">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="0" op_0_bw="0">
<![CDATA[
.preheader625.preheader:0  br label %.preheader625

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="324" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_80, label %.preheader629.preheader, label %20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="325" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_112 = icmp eq i8 %temp_diff_src_or_typ_53, 1

]]></Node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="326" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="214">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_112, label %.preheader627.preheader, label %._crit_edge31

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="327" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="32" op_0_bw="32">
<![CDATA[
.preheader627.preheader:0  %int_clr_num_load_1 = load i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name="int_clr_num_load_1"/></StgValue>
</operation>

<operation id="328" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="0" op_0_bw="0">
<![CDATA[
.preheader627.preheader:1  br label %.preheader627

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="329" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="32" op_0_bw="32">
<![CDATA[
.preheader629.preheader:0  %int_req_num_load_1 = load i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name="int_req_num_load_1"/></StgValue>
</operation>

<operation id="330" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="0" op_0_bw="0">
<![CDATA[
.preheader629.preheader:1  br label %.preheader629

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="331" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="332" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="333" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge17:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="334" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader623:0  %i5 = phi i31 [ %i_17, %._crit_edge46 ], [ 0, %.preheader623.preheader ]

]]></Node>
<StgValue><ssdm name="i5"/></StgValue>
</operation>

<operation id="335" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="32" op_0_bw="31">
<![CDATA[
.preheader623:1  %i5_cast = zext i31 %i5 to i32

]]></Node>
<StgValue><ssdm name="i5_cast"/></StgValue>
</operation>

<operation id="336" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader623:2  %tmp_145 = icmp slt i32 %i5_cast, %float_clr_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>

<operation id="337" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader623:3  %i_17 = add i31 %i5, 1

]]></Node>
<StgValue><ssdm name="i_17"/></StgValue>
</operation>

<operation id="338" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader623:4  br i1 %tmp_145, label %39, label %45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="339" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_149 = zext i31 %i5 to i64

]]></Node>
<StgValue><ssdm name="tmp_149"/></StgValue>
</operation>

<operation id="340" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_clr2snd_array_79 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_149

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_79"/></StgValue>
</operation>

<operation id="341" st_id="13" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_clr2snd_array_80 = load i8* %float_clr2snd_array_79, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_80"/></StgValue>
</operation>

<operation id="342" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_151 = sext i32 %float_clr_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_151"/></StgValue>
</operation>

<operation id="343" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_clr2snd_array_91 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_151

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_91"/></StgValue>
</operation>

<operation id="344" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %float_clr2snd_array_91, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="345" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_clr2snd_array_92 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_151

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_92"/></StgValue>
</operation>

<operation id="346" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_52, i8* %float_clr2snd_array_92, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="347" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_clr2snd_array_93 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_151

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_93"/></StgValue>
</operation>

<operation id="348" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 true, i1* %float_clr2snd_array_93, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="349" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_clr2snd_array_94 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_151

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_94"/></StgValue>
</operation>

<operation id="350" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_54, i16* %float_clr2snd_array_94, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="351" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_clr2snd_array_95 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_151

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_95"/></StgValue>
</operation>

<operation id="352" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_55, i8* %float_clr2snd_array_95, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="353" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_clr2snd_array_96 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_151

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_96"/></StgValue>
</operation>

<operation id="354" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_56, i4* %float_clr2snd_array_96, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="355" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_152 = add nsw i32 %float_clr_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_152"/></StgValue>
</operation>

<operation id="356" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_152, i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="357" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %._crit_edge45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="358" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge45:0  br label %46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="359" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader625:0  %i4 = phi i31 [ %i_16, %._crit_edge39 ], [ 0, %.preheader625.preheader ]

]]></Node>
<StgValue><ssdm name="i4"/></StgValue>
</operation>

<operation id="360" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="32" op_0_bw="31">
<![CDATA[
.preheader625:1  %i4_cast = zext i31 %i4 to i32

]]></Node>
<StgValue><ssdm name="i4_cast"/></StgValue>
</operation>

<operation id="361" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader625:2  %tmp_135 = icmp slt i32 %i4_cast, %float_req_num_load

]]></Node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="362" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader625:3  %i_16 = add i31 %i4, 1

]]></Node>
<StgValue><ssdm name="i_16"/></StgValue>
</operation>

<operation id="363" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader625:4  br i1 %tmp_135, label %31, label %37

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="364" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_141 = zext i31 %i4 to i64

]]></Node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="365" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_196 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_141

]]></Node>
<StgValue><ssdm name="float_request_array_196"/></StgValue>
</operation>

<operation id="366" st_id="13" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_197 = load i8* %float_request_array_196, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_197"/></StgValue>
</operation>

<operation id="367" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_143 = sext i32 %float_req_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>

<operation id="368" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_208 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_143

]]></Node>
<StgValue><ssdm name="float_request_array_208"/></StgValue>
</operation>

<operation id="369" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %float_request_array_208, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="370" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_request_array_209 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_143

]]></Node>
<StgValue><ssdm name="float_request_array_209"/></StgValue>
</operation>

<operation id="371" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_52, i8* %float_request_array_209, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="372" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_request_array_210 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_143

]]></Node>
<StgValue><ssdm name="float_request_array_210"/></StgValue>
</operation>

<operation id="373" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:6  store i8 0, i8* %float_request_array_210, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="374" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_request_array_211 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_143

]]></Node>
<StgValue><ssdm name="float_request_array_211"/></StgValue>
</operation>

<operation id="375" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_54, i16* %float_request_array_211, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="376" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_request_array_212 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_143

]]></Node>
<StgValue><ssdm name="float_request_array_212"/></StgValue>
</operation>

<operation id="377" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_55, i8* %float_request_array_212, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="378" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_request_array_213 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_143

]]></Node>
<StgValue><ssdm name="float_request_array_213"/></StgValue>
</operation>

<operation id="379" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_56, i4* %float_request_array_213, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="380" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_144 = add nsw i32 %float_req_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>

<operation id="381" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_144, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="382" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="383" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_145" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="485" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="384" st_id="14" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="374" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_clr2snd_array_80 = load i8* %float_clr2snd_array_79, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_80"/></StgValue>
</operation>

<operation id="385" st_id="14" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="375" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_150 = icmp eq i8 %float_clr2snd_array_80, %temp_diff_src_or_typ_52

]]></Node>
<StgValue><ssdm name="tmp_150"/></StgValue>
</operation>

<operation id="386" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="376" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_150, label %40, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="387" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="232">
<or_exp><and_exp><literal name="tmp_150" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_81 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_149

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_81"/></StgValue>
</operation>

<operation id="388" st_id="14" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="232">
<or_exp><and_exp><literal name="tmp_150" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_82 = load i16* %float_clr2snd_array_81, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_82"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="389" st_id="15" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="379" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_82 = load i16* %float_clr2snd_array_81, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_82"/></StgValue>
</operation>

<operation id="390" st_id="15" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="380" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_155 = icmp eq i16 %float_clr2snd_array_82, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_155"/></StgValue>
</operation>

<operation id="391" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="381" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_155, label %41, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="392" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="235">
<or_exp><and_exp><literal name="tmp_155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_83 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_149

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_83"/></StgValue>
</operation>

<operation id="393" st_id="15" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="235">
<or_exp><and_exp><literal name="tmp_155" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="1" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_84 = load i1* %float_clr2snd_array_83, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_84"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="394" st_id="16" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="384" bw="1" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_84 = load i1* %float_clr2snd_array_83, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_84"/></StgValue>
</operation>

<operation id="395" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="385" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %float_clr2snd_array_84, label %42, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="396" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="238">
<or_exp><and_exp><literal name="float_clr2snd_array_84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_85 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_149

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_85"/></StgValue>
</operation>

<operation id="397" st_id="16" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="238">
<or_exp><and_exp><literal name="float_clr2snd_array_84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_86 = load i16* %float_clr2snd_array_85, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_86"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="398" st_id="17" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="388" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_86 = load i16* %float_clr2snd_array_85, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_86"/></StgValue>
</operation>

<operation id="399" st_id="17" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="389" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_162 = icmp eq i16 %float_clr2snd_array_86, %temp_diff_src_or_typ_54

]]></Node>
<StgValue><ssdm name="tmp_162"/></StgValue>
</operation>

<operation id="400" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="390" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_162, label %43, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="401" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_87 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_149

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_87"/></StgValue>
</operation>

<operation id="402" st_id="17" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp_162" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_88 = load i8* %float_clr2snd_array_87, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_88"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="403" st_id="18" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="393" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_88 = load i8* %float_clr2snd_array_87, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_88"/></StgValue>
</operation>

<operation id="404" st_id="18" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="394" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_165 = icmp eq i8 %float_clr2snd_array_88, %temp_diff_src_or_typ_55

]]></Node>
<StgValue><ssdm name="tmp_165"/></StgValue>
</operation>

<operation id="405" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="395" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_165, label %44, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="406" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_89 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_149

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_89"/></StgValue>
</operation>

<operation id="407" st_id="18" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp><literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_90 = load i4* %float_clr2snd_array_89, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_90"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="408" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_155" val="1"/>
<literal name="float_clr2snd_array_84" val="1"/>
<literal name="tmp_162" val="1"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_90 = load i4* %float_clr2snd_array_89, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_90"/></StgValue>
</operation>

<operation id="409" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_155" val="1"/>
<literal name="float_clr2snd_array_84" val="1"/>
<literal name="tmp_162" val="1"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_166 = icmp eq i4 %float_clr2snd_array_90, %temp_diff_src_or_typ_56

]]></Node>
<StgValue><ssdm name="tmp_166"/></StgValue>
</operation>

<operation id="410" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="245">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_155" val="1"/>
<literal name="float_clr2snd_array_84" val="1"/>
<literal name="tmp_162" val="1"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_166, label %.loopexit624.loopexit, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="411" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="252">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_150" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_155" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="float_clr2snd_array_84" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_162" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_165" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_166" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge46:0  br label %.preheader623

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="412" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="254">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="1"/>
<literal name="tmp_145" val="1"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_155" val="1"/>
<literal name="float_clr2snd_array_84" val="1"/>
<literal name="tmp_162" val="1"/>
<literal name="tmp_165" val="1"/>
<literal name="tmp_166" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="413" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="260">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_154" val="1"/>
<literal name="tmp_158" val="1"/>
<literal name="tmp_161" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_request_array_207 = load i4* %float_request_array_206, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_207"/></StgValue>
</operation>

<operation id="414" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="260">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_154" val="1"/>
<literal name="tmp_158" val="1"/>
<literal name="tmp_161" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_164 = icmp eq i4 %float_request_array_207, %temp_diff_src_or_typ_56

]]></Node>
<StgValue><ssdm name="tmp_164"/></StgValue>
</operation>

<operation id="415" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="260">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_154" val="1"/>
<literal name="tmp_158" val="1"/>
<literal name="tmp_161" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_164, label %.loopexit624.loopexit569, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="416" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="267">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_142" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_154" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_158" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_161" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge39:0  br label %.preheader625

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="417" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="269">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_154" val="1"/>
<literal name="tmp_158" val="1"/>
<literal name="tmp_161" val="1"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit569:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="418" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="276">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_147" val="1"/>
<literal name="int_clr2snd_array_PK_14" val="1"/>
<literal name="tmp_157" val="1"/>
<literal name="tmp_160" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DA_14 = load i4* %int_clr2snd_array_DA_13, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_14"/></StgValue>
</operation>

<operation id="419" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="276">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_147" val="1"/>
<literal name="int_clr2snd_array_PK_14" val="1"/>
<literal name="tmp_157" val="1"/>
<literal name="tmp_160" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_163 = icmp eq i4 %int_clr2snd_array_DA_14, %temp_diff_src_or_typ_56

]]></Node>
<StgValue><ssdm name="tmp_163"/></StgValue>
</operation>

<operation id="420" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="276">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_147" val="1"/>
<literal name="int_clr2snd_array_PK_14" val="1"/>
<literal name="tmp_157" val="1"/>
<literal name="tmp_160" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_163, label %.loopexit624.loopexit570, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="421" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="283">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_147" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="int_clr2snd_array_PK_14" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_157" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_160" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_163" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge32:0  br label %.preheader627

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="422" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="285">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_147" val="1"/>
<literal name="int_clr2snd_array_PK_14" val="1"/>
<literal name="tmp_157" val="1"/>
<literal name="tmp_160" val="1"/>
<literal name="tmp_163" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit570:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="423" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="292">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_137" val="1"/>
<literal name="int_request_array_PK_14" val="0"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DA_15 = load i4* %int_request_array_DA_14, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_DA_15"/></StgValue>
</operation>

<operation id="424" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="292">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_137" val="1"/>
<literal name="int_request_array_PK_14" val="0"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_159 = icmp eq i4 %int_request_array_DA_15, %temp_diff_src_or_typ_56

]]></Node>
<StgValue><ssdm name="tmp_159"/></StgValue>
</operation>

<operation id="425" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="292">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_137" val="1"/>
<literal name="int_request_array_PK_14" val="0"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_159, label %.loopexit624.loopexit571, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="426" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="294">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_137" val="1"/>
<literal name="int_request_array_PK_14" val="0"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_156" val="1"/>
<literal name="tmp_159" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit571:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="427" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="301">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_131" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_137" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="int_request_array_PK_14" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_153" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_156" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
<literal name="tmp_159" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge25:0  br label %.preheader629

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="428" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="314">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_92" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_145" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_137" val="1"/>
<literal name="int_request_array_PK_14" val="0"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_156" val="1"/>
<literal name="tmp_159" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_154" val="1"/>
<literal name="tmp_158" val="1"/>
<literal name="tmp_161" val="1"/>
<literal name="tmp_164" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_147" val="1"/>
<literal name="int_clr2snd_array_PK_14" val="1"/>
<literal name="tmp_157" val="1"/>
<literal name="tmp_160" val="1"/>
<literal name="tmp_163" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_155" val="1"/>
<literal name="float_clr2snd_array_84" val="1"/>
<literal name="tmp_162" val="1"/>
<literal name="tmp_165" val="1"/>
<literal name="tmp_166" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:0  %p_s = phi i1 [ false, %._crit_edge17 ], [ true, %68 ], [ false, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit569 ], [ false, %.loopexit624.loopexit570 ], [ false, %.loopexit624.loopexit571 ], [ false, %.loopexit624.loopexit572 ]

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="429" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="314">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_70" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_92" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_102" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_126" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_135" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_145" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_131" val="1"/>
<literal name="tmp_137" val="1"/>
<literal name="int_request_array_PK_14" val="0"/>
<literal name="tmp_153" val="1"/>
<literal name="tmp_156" val="1"/>
<literal name="tmp_159" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_142" val="1"/>
<literal name="tmp_148" val="1"/>
<literal name="tmp_154" val="1"/>
<literal name="tmp_158" val="1"/>
<literal name="tmp_161" val="1"/>
<literal name="tmp_164" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="1"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_138" val="1"/>
<literal name="tmp_147" val="1"/>
<literal name="int_clr2snd_array_PK_14" val="1"/>
<literal name="tmp_157" val="1"/>
<literal name="tmp_160" val="1"/>
<literal name="tmp_163" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_98" val="0"/>
<literal name="tmp_80" val="0"/>
<literal name="tmp_150" val="1"/>
<literal name="tmp_155" val="1"/>
<literal name="float_clr2snd_array_84" val="1"/>
<literal name="tmp_162" val="1"/>
<literal name="tmp_165" val="1"/>
<literal name="tmp_166" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="0" op_0_bw="1">
<![CDATA[
.loopexit624:1  ret i1 %p_s

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="430" st_id="20" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="315">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="435" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_197 = load i8* %float_request_array_196, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_197"/></StgValue>
</operation>

<operation id="431" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="315">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="436" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_142 = icmp eq i8 %float_request_array_197, %temp_diff_src_or_typ_52

]]></Node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="432" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="315">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="437" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_142, label %32, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="433" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="316">
<or_exp><and_exp><literal name="tmp_142" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_198 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_141

]]></Node>
<StgValue><ssdm name="float_request_array_198"/></StgValue>
</operation>

<operation id="434" st_id="20" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="316">
<or_exp><and_exp><literal name="tmp_142" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_199 = load i16* %float_request_array_198, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_199"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="435" st_id="21" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="317">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="440" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_199 = load i16* %float_request_array_198, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_199"/></StgValue>
</operation>

<operation id="436" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="317">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="441" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_148 = icmp eq i16 %float_request_array_199, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_148"/></StgValue>
</operation>

<operation id="437" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="317">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="442" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_148, label %33, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="438" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="318">
<or_exp><and_exp><literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_200 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_141

]]></Node>
<StgValue><ssdm name="float_request_array_200"/></StgValue>
</operation>

<operation id="439" st_id="21" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="318">
<or_exp><and_exp><literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_201 = load i8* %float_request_array_200, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_201"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="440" st_id="22" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="319">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="445" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_201 = load i8* %float_request_array_200, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_201"/></StgValue>
</operation>

<operation id="441" st_id="22" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="319">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="446" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_154 = icmp eq i8 %float_request_array_201, 0

]]></Node>
<StgValue><ssdm name="tmp_154"/></StgValue>
</operation>

<operation id="442" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="319">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="447" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_154, label %34, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="443" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="320">
<or_exp><and_exp><literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_202 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_141

]]></Node>
<StgValue><ssdm name="float_request_array_202"/></StgValue>
</operation>

<operation id="444" st_id="22" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="320">
<or_exp><and_exp><literal name="tmp_154" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_203 = load i16* %float_request_array_202, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_203"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="445" st_id="23" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="321">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="450" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_203 = load i16* %float_request_array_202, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_203"/></StgValue>
</operation>

<operation id="446" st_id="23" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="321">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="451" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_158 = icmp eq i16 %float_request_array_203, %temp_diff_src_or_typ_54

]]></Node>
<StgValue><ssdm name="tmp_158"/></StgValue>
</operation>

<operation id="447" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="321">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="452" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_158, label %35, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="448" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="322">
<or_exp><and_exp><literal name="tmp_158" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_204 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_141

]]></Node>
<StgValue><ssdm name="float_request_array_204"/></StgValue>
</operation>

<operation id="449" st_id="23" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="322">
<or_exp><and_exp><literal name="tmp_158" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_205 = load i8* %float_request_array_204, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_205"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="450" st_id="24" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="323">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="455" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_205 = load i8* %float_request_array_204, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_205"/></StgValue>
</operation>

<operation id="451" st_id="24" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="323">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="456" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_161 = icmp eq i8 %float_request_array_205, %temp_diff_src_or_typ_55

]]></Node>
<StgValue><ssdm name="tmp_161"/></StgValue>
</operation>

<operation id="452" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="323">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="457" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_161, label %36, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="453" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="324">
<or_exp><and_exp><literal name="tmp_161" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_206 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_141

]]></Node>
<StgValue><ssdm name="float_request_array_206"/></StgValue>
</operation>

<operation id="454" st_id="24" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="324">
<or_exp><and_exp><literal name="tmp_161" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_request_array_207 = load i4* %float_request_array_206, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_207"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="455" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="325">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader627:0  %i2 = phi i31 [ %i_15, %._crit_edge32 ], [ 0, %.preheader627.preheader ]

]]></Node>
<StgValue><ssdm name="i2"/></StgValue>
</operation>

<operation id="456" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="325">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="32" op_0_bw="31">
<![CDATA[
.preheader627:1  %i2_cast = zext i31 %i2 to i32

]]></Node>
<StgValue><ssdm name="i2_cast"/></StgValue>
</operation>

<operation id="457" st_id="25" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="325">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader627:2  %tmp_134 = icmp slt i32 %i2_cast, %int_clr_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="458" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="325">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader627:3  %i_15 = add i31 %i2, 1

]]></Node>
<StgValue><ssdm name="i_15"/></StgValue>
</operation>

<operation id="459" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="325">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader627:4  br i1 %tmp_134, label %21, label %27

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="460" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="326">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_s = zext i31 %i2 to i64

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="461" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="326">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_clr2snd_array_SR_13 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_13"/></StgValue>
</operation>

<operation id="462" st_id="25" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="326">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_clr2snd_array_SR_14 = load i8* %int_clr2snd_array_SR_13, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_14"/></StgValue>
</operation>

<operation id="463" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_139 = sext i32 %int_clr_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="464" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_clr2snd_array_DE_15 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_15"/></StgValue>
</operation>

<operation id="465" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %int_clr2snd_array_DE_15, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="466" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %int_clr2snd_array_SR_15 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_15"/></StgValue>
</operation>

<operation id="467" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_52, i8* %int_clr2snd_array_SR_15, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="468" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %int_clr2snd_array_PK_15 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_15"/></StgValue>
</operation>

<operation id="469" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 true, i1* %int_clr2snd_array_PK_15, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="470" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %int_clr2snd_array_MS_15 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_15"/></StgValue>
</operation>

<operation id="471" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_54, i16* %int_clr2snd_array_MS_15, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="472" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %int_clr2snd_array_TA_15 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_15"/></StgValue>
</operation>

<operation id="473" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_55, i8* %int_clr2snd_array_TA_15, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="474" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %int_clr2snd_array_DA_15 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_139

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_15"/></StgValue>
</operation>

<operation id="475" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_56, i4* %int_clr2snd_array_DA_15, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="476" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_140 = add nsw i32 %int_clr_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="477" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_140, i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="478" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="327">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="1"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %._crit_edge31

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="479" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge31:0  br label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="480" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="329">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader629:0  %i1 = phi i31 [ %i_18, %._crit_edge25 ], [ 0, %.preheader629.preheader ]

]]></Node>
<StgValue><ssdm name="i1"/></StgValue>
</operation>

<operation id="481" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="329">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="32" op_0_bw="31">
<![CDATA[
.preheader629:1  %i1_cast = zext i31 %i1 to i32

]]></Node>
<StgValue><ssdm name="i1_cast"/></StgValue>
</operation>

<operation id="482" st_id="25" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="329">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader629:2  %tmp_125 = icmp slt i32 %i1_cast, %int_req_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>

<operation id="483" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="329">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader629:3  %i_18 = add i31 %i1, 1

]]></Node>
<StgValue><ssdm name="i_18"/></StgValue>
</operation>

<operation id="484" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="329">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader629:4  br i1 %tmp_125, label %13, label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="485" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="330">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_130 = zext i31 %i1 to i64

]]></Node>
<StgValue><ssdm name="tmp_130"/></StgValue>
</operation>

<operation id="486" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="330">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_request_array_SR_13 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="int_request_array_SR_13"/></StgValue>
</operation>

<operation id="487" st_id="25" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="330">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_request_array_SR_14 = load i8* %int_request_array_SR_13, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_SR_14"/></StgValue>
</operation>

<operation id="488" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_132 = sext i32 %int_req_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="489" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_request_array_DE_15 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="int_request_array_DE_15"/></StgValue>
</operation>

<operation id="490" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %int_request_array_DE_15, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="491" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %int_request_array_SR_15 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="int_request_array_SR_15"/></StgValue>
</operation>

<operation id="492" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_52, i8* %int_request_array_SR_15, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="493" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %int_request_array_PK_15 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="int_request_array_PK_15"/></StgValue>
</operation>

<operation id="494" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 false, i1* %int_request_array_PK_15, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="495" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %int_request_array_MS_15 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="int_request_array_MS_15"/></StgValue>
</operation>

<operation id="496" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_54, i16* %int_request_array_MS_15, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="497" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %int_request_array_TA_15 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="int_request_array_TA_15"/></StgValue>
</operation>

<operation id="498" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_55, i8* %int_request_array_TA_15, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="499" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %int_request_array_DA_16 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_132

]]></Node>
<StgValue><ssdm name="int_request_array_DA_16"/></StgValue>
</operation>

<operation id="500" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_56, i4* %int_request_array_DA_16, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="501" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_133 = add nsw i32 %int_req_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>

<operation id="502" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_133, i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="503" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="504" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="332">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_112" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="1"/>
<literal name="tmp_125" val="0"/>
</and_exp><and_exp><literal name="tmp_80" val="0"/>
<literal name="tmp_134" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="505" st_id="26" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="333">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="503" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_clr2snd_array_SR_14 = load i8* %int_clr2snd_array_SR_13, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_14"/></StgValue>
</operation>

<operation id="506" st_id="26" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="333">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="504" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_138 = icmp eq i8 %int_clr2snd_array_SR_14, %temp_diff_src_or_typ_52

]]></Node>
<StgValue><ssdm name="tmp_138"/></StgValue>
</operation>

<operation id="507" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="333">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="505" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_138, label %22, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="508" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="334">
<or_exp><and_exp><literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_DE_13 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_13"/></StgValue>
</operation>

<operation id="509" st_id="26" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="334">
<or_exp><and_exp><literal name="tmp_138" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DE_14 = load i16* %int_clr2snd_array_DE_13, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_14"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="510" st_id="27" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="335">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="508" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DE_14 = load i16* %int_clr2snd_array_DE_13, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_14"/></StgValue>
</operation>

<operation id="511" st_id="27" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="335">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="509" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_147 = icmp eq i16 %int_clr2snd_array_DE_14, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="512" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="335">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="510" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_147, label %23, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="513" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="336">
<or_exp><and_exp><literal name="tmp_147" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_PK_13 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_13"/></StgValue>
</operation>

<operation id="514" st_id="27" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="336">
<or_exp><and_exp><literal name="tmp_147" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_PK_14 = load i1* %int_clr2snd_array_PK_13, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_14"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="515" st_id="28" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="337">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="513" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_PK_14 = load i1* %int_clr2snd_array_PK_13, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_14"/></StgValue>
</operation>

<operation id="516" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="337">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="514" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %int_clr2snd_array_PK_14, label %24, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="517" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="338">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_MS_13 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_13"/></StgValue>
</operation>

<operation id="518" st_id="28" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="338">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_MS_14 = load i16* %int_clr2snd_array_MS_13, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_14"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="519" st_id="29" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="339">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="517" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_MS_14 = load i16* %int_clr2snd_array_MS_13, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_14"/></StgValue>
</operation>

<operation id="520" st_id="29" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="339">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="518" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_157 = icmp eq i16 %int_clr2snd_array_MS_14, %temp_diff_src_or_typ_54

]]></Node>
<StgValue><ssdm name="tmp_157"/></StgValue>
</operation>

<operation id="521" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="339">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="519" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_157, label %25, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="522" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="340">
<or_exp><and_exp><literal name="tmp_157" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_TA_13 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_13"/></StgValue>
</operation>

<operation id="523" st_id="29" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="340">
<or_exp><and_exp><literal name="tmp_157" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_TA_14 = load i8* %int_clr2snd_array_TA_13, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_14"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="524" st_id="30" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="522" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_TA_14 = load i8* %int_clr2snd_array_TA_13, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_14"/></StgValue>
</operation>

<operation id="525" st_id="30" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="523" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_160 = icmp eq i8 %int_clr2snd_array_TA_14, %temp_diff_src_or_typ_55

]]></Node>
<StgValue><ssdm name="tmp_160"/></StgValue>
</operation>

<operation id="526" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_160, label %26, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="527" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="342">
<or_exp><and_exp><literal name="tmp_160" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_DA_13 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_13"/></StgValue>
</operation>

<operation id="528" st_id="30" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="342">
<or_exp><and_exp><literal name="tmp_160" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DA_14 = load i4* %int_clr2snd_array_DA_13, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_14"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="529" st_id="31" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="343">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="565" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_request_array_SR_14 = load i8* %int_request_array_SR_13, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_SR_14"/></StgValue>
</operation>

<operation id="530" st_id="31" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="343">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="566" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_131 = icmp eq i8 %int_request_array_SR_14, %temp_diff_src_or_typ_52

]]></Node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="531" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="343">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="567" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_131, label %14, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="532" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="344">
<or_exp><and_exp><literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_DE_13 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="int_request_array_DE_13"/></StgValue>
</operation>

<operation id="533" st_id="31" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="344">
<or_exp><and_exp><literal name="tmp_131" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DE_14 = load i16* %int_request_array_DE_13, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_DE_14"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="534" st_id="32" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="570" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DE_14 = load i16* %int_request_array_DE_13, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_DE_14"/></StgValue>
</operation>

<operation id="535" st_id="32" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="571" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_137 = icmp eq i16 %int_request_array_DE_14, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>

<operation id="536" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="572" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_137, label %15, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="537" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="346">
<or_exp><and_exp><literal name="tmp_137" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_PK_13 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="int_request_array_PK_13"/></StgValue>
</operation>

<operation id="538" st_id="32" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="346">
<or_exp><and_exp><literal name="tmp_137" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_request_array_PK_14 = load i1* %int_request_array_PK_13, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_PK_14"/></StgValue>
</operation>
</state>

<state id="33" st_id="33">

<operation id="539" st_id="33" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="347">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="575" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_request_array_PK_14 = load i1* %int_request_array_PK_13, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_PK_14"/></StgValue>
</operation>

<operation id="540" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="347">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="576" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %int_request_array_PK_14, label %._crit_edge25, label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="541" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="348">
<or_exp><and_exp><literal name="int_request_array_PK_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_MS_13 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="int_request_array_MS_13"/></StgValue>
</operation>

<operation id="542" st_id="33" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="348">
<or_exp><and_exp><literal name="int_request_array_PK_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_MS_14 = load i16* %int_request_array_MS_13, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_MS_14"/></StgValue>
</operation>
</state>

<state id="34" st_id="34">

<operation id="543" st_id="34" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="579" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_MS_14 = load i16* %int_request_array_MS_13, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_MS_14"/></StgValue>
</operation>

<operation id="544" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="580" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_153 = icmp eq i16 %int_request_array_MS_14, %temp_diff_src_or_typ_54

]]></Node>
<StgValue><ssdm name="tmp_153"/></StgValue>
</operation>

<operation id="545" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="581" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_153, label %17, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="546" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="350">
<or_exp><and_exp><literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_TA_13 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="int_request_array_TA_13"/></StgValue>
</operation>

<operation id="547" st_id="34" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="350">
<or_exp><and_exp><literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_request_array_TA_14 = load i8* %int_request_array_TA_13, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_TA_14"/></StgValue>
</operation>
</state>

<state id="35" st_id="35">

<operation id="548" st_id="35" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="351">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="584" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_request_array_TA_14 = load i8* %int_request_array_TA_13, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_TA_14"/></StgValue>
</operation>

<operation id="549" st_id="35" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="351">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="585" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_156 = icmp eq i8 %int_request_array_TA_14, %temp_diff_src_or_typ_55

]]></Node>
<StgValue><ssdm name="tmp_156"/></StgValue>
</operation>

<operation id="550" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="351">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="586" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_156, label %18, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="551" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="352">
<or_exp><and_exp><literal name="tmp_156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_DA_14 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_130

]]></Node>
<StgValue><ssdm name="int_request_array_DA_14"/></StgValue>
</operation>

<operation id="552" st_id="35" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="352">
<or_exp><and_exp><literal name="tmp_156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DA_15 = load i4* %int_request_array_DA_14, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_DA_15"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
