 2
system operating in much higher frequency, such 
as 24GHz or over 60GHz, so that high data rates 
can be achieved. 
With the development of the CMOS 
technology which moves from deep sub-micron 
to nanometer scale, the maximum operating 
frequency, ft, of the MOS transistor has gone 
beyond 100GHz. Consequently, it is realizable to 
implement the CMOS RF front-end circuits 
operating over 20GHz by nanometer CMOS 
process. 
The purpose of this project is to develop the 
key components in wireless transceiver front-end 
circuits by 130~90nm nanometer CMOS process 
for the frequency band from 20GHz to 60GHz. 
In the beginning, the key components of 24GHz 
transceiver front-end circuits will be designed by 
130nm CMOS process. Based on the concepts of 
the designed 24GHz circuits and the device 
models of 90nm CMOS process that established 
by Sub-Project I, the circuits operating in the 
frequency of 60GHz will be designed and 
implemented. Besides, the circuit will not only 
be designed for high frequency but be improved 
to dissipate lower power. In addition, novel 
concepts of circuit designs will be investigated 
to drive the circuits to their utmost. In this 
project, the front-end circuits to be accomplished 
are LNA, PA, Mixer, VCO, Poly-phase Filter 
and AGC. 
After realized, measured and verified each 
function block in this project, these components 
are going to be integrated with other 
achievements of the sub-projects to demo a 
system of wireless communication. Meanwhile, 
the performance of each circuit will be improved 
further. 
一、簡介 
隨著 CMOS 製程由深次微米 (Deep 
submicron)進步到奈米(Nanometer)，如圖(一)[1]
所示，電晶體的最高操作頻率(ft)，在 0.13μm
或更先進的製程下，已遠遠超過 100GHz；因
而，使用奈米 CMOS 製程，設計操作頻率大
於 20GHz 的射頻電路已經可以實現。 
Gate length, Lmin
mμ1mμ1.0mμ01.0 ( )nm100( )nm10
f T
 (G
H
z)
10
100
1000
10
100
1000
nm90
nm130
mμ18.0
mμ25.0
mμ35.0
mμ5.0
mμ6.0
mμ8.0
mμ1
( )nm10 ( )nm100
nm65
nm45
nm32
nm22
nm15
nm10
 
圖一、CMOS 製程技術與電晶體最高操作
頻率(ft)之趨勢圖[1] 
 
一般而言，如圖(二)所示，射頻前端系統
(RF front-end) 主 要 可 以 分 為 接 收 器
(Receiver)、發射器(Transmitter)以及頻率合成
器(Frequency synthesizer)三個主要大架構。本
子計畫三主要著重在接收器以及發射器兩個
系統方塊，頻率合成器的設計則包含在子計畫
四當中。以下將針對目前已完成模擬或量測驗
證的主要電路做基本的說明。 
 
Po
ly
-p
ha
se
 F
ilt
er
Po
ly
-p
ha
se
 F
ilt
er
Po
ly
-p
ha
se
 F
ilt
er
LNA Mixer
I
Q
I
Q
VGAMixerpre-AmpPA
 ADC
 ADC
   DAC
   DAC
D
em
od
ul
at
or
M
od
ul
at
or
AGC
PFD
5/4÷ M÷
freffLO
I_fLO
Q_fLO
Q_fLO
I_fLO
(a)
(b)
(c)
圖二、射頻前端系統。(a) 接收器，(b) 發射
器，(c) 頻率合成器 
 
 
 4
較高的電路設計中。傳統的 n 次倍頻器，常使
用在毫米波(millimeter wave)頻段的載波產
生。n 次倍頻器的電路主要可分成兩個部分：
第一部份為產生 n 次倍頻的電路，第二部分是
把 n 次倍頻的訊號放大。注入鎖住
(injection-locked)目前在 CMOS 的電路中，住
要是使用在除頻的電路上，注入鎖著的方式產
生的輸出在 in-band 的地方，有非常好的相位
雜訊(phase noise)，而且不需要很大的功率消
耗。圖五為晶片的照相圖，而整體的量測結果
整理於表三。 
 
 
圖五 晶片照相圖 
 
表三 量測結果 
Technology TSMC 0.18μm 1P6M CMOS
Supply voltage 1.5 V 
Locking Range 22.6 – 26.5 GHz 
Chip Area 0.66*0.69 mm2 
Power Consumption 2.95 mW 
 
4. 24-GHz 電流模式功率放大器 
    繼整合電流模式的接收機和壓控振盪器
後，另外設計了利用電流運算的功率放大器。
此電流模式的放大器，預計將在之後整合成電
流模式的傳送器。此次設計的電路工作模式，
將仿造之前接收機的設計方法，不同的地方主
要是設計重點在高功率的設計。 
    圖六為晶片照相圖，目前此晶片尚在量測
中，故表四僅整理出模擬的結果。 
 
圖六 晶片照相圖 
 
表四 量測結果 
Technology TSMC 0.13μm 1P8M CMOS
Supply voltage 1.2 V 
S11 -34 dB 
S22 < -10 dB 
S12 < -50 dB 
Power Gain 23.87 dB 
OP1dB 16.3 dBm 
Peak PAE 25.03 % 
PAE @ P1dB 7.96 % 
Chip Area 0.82*0.71 mm2 
Power Consumption 553.2 mW 
 
5. 24-GHz 轉導模式接收機設計 
    此次設計，是介於傳統電壓模式和之前完
成的電流模式完成的轉導模式，主要是探討何
種型式的電路適合使用在毫米波電路設計。 
    接收機電路包括了低雜訊放大器、壓控振
盪器、除二電路和三個混波器。圖七顯示了電
路的 layout 圖，而模擬結果將整理於表五。 
 
圖七 晶片 layout 圖 
 
