Fitter report for Motor_Controller_Test
Fri Feb 23 12:09:33 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Feb 23 12:09:33 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Motor_Controller_Test                           ;
; Top-level Entity Name              ; Motor_Controller_Test                           ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 282 / 22,320 ( 1 % )                            ;
;     Total combinational functions  ; 278 / 22,320 ( 1 % )                            ;
;     Dedicated logic registers      ; 189 / 22,320 ( < 1 % )                          ;
; Total registers                    ; 189                                             ;
; Total pins                         ; 152 / 154 ( 99 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 496 / 608,256 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; LED[0]        ; Missing drive strength ;
; LED[1]        ; Missing drive strength ;
; LED[2]        ; Missing drive strength ;
; LED[3]        ; Missing drive strength ;
; LED[4]        ; Missing drive strength ;
; LED[5]        ; Missing drive strength ;
; LED[6]        ; Missing drive strength ;
; LED[7]        ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; EPCS_ASDO     ; Missing drive strength ;
; EPCS_DCLK     ; Missing drive strength ;
; EPCS_NCSO     ; Missing drive strength ;
; I2C_SCLK      ; Missing drive strength ;
; ADC_CS_N      ; Missing drive strength ;
; ADC_SADDR     ; Missing drive strength ;
; ADC_SCLK      ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
; I2C_SDAT      ; Missing drive strength ;
; GPIO_2[0]     ; Missing drive strength ;
; GPIO_2[1]     ; Missing drive strength ;
; GPIO_2[2]     ; Missing drive strength ;
; GPIO_2[3]     ; Missing drive strength ;
; GPIO_2[4]     ; Missing drive strength ;
; GPIO_2[5]     ; Missing drive strength ;
; GPIO_2[6]     ; Missing drive strength ;
; GPIO_2[7]     ; Missing drive strength ;
; GPIO_2[8]     ; Missing drive strength ;
; GPIO_2[9]     ; Missing drive strength ;
; GPIO_2[10]    ; Missing drive strength ;
; GPIO_2[11]    ; Missing drive strength ;
; GPIO_2[12]    ; Missing drive strength ;
; GPIOH0[2]     ; Missing drive strength ;
; GPIOH0[4]     ; Missing drive strength ;
; GPIOH0[6]     ; Missing drive strength ;
; GPIOH0[7]     ; Missing drive strength ;
; GPIOH0[8]     ; Missing drive strength ;
; GPIOH0[9]     ; Missing drive strength ;
; GPIOH0[10]    ; Missing drive strength ;
; GPIOH0[11]    ; Missing drive strength ;
; GPIOH0[12]    ; Missing drive strength ;
; GPIOH0[13]    ; Missing drive strength ;
; GPIOH0[14]    ; Missing drive strength ;
; GPIOH0[15]    ; Missing drive strength ;
; GPIOH0[16]    ; Missing drive strength ;
; GPIOH0[17]    ; Missing drive strength ;
; GPIOH0[18]    ; Missing drive strength ;
; GPIOH0[19]    ; Missing drive strength ;
; GPIOH0[20]    ; Missing drive strength ;
; GPIOH0[21]    ; Missing drive strength ;
; GPIOH0[22]    ; Missing drive strength ;
; GPIOH0[23]    ; Missing drive strength ;
; GPIOH0[24]    ; Missing drive strength ;
; GPIOH0[25]    ; Missing drive strength ;
; GPIOH0[26]    ; Missing drive strength ;
; GPIOH0[27]    ; Missing drive strength ;
; GPIOH0[28]    ; Missing drive strength ;
; GPIOH0[29]    ; Missing drive strength ;
; GPIOH0[30]    ; Missing drive strength ;
; GPIOH0[31]    ; Missing drive strength ;
; GPIOH0[32]    ; Missing drive strength ;
; GPIOH0[33]    ; Missing drive strength ;
; GPIOH1[0]     ; Missing drive strength ;
; GPIOH1[1]     ; Missing drive strength ;
; GPIOH1[2]     ; Missing drive strength ;
; GPIOH1[3]     ; Missing drive strength ;
; GPIOH1[4]     ; Missing drive strength ;
; GPIOH1[5]     ; Missing drive strength ;
; GPIOH1[6]     ; Missing drive strength ;
; GPIOH1[7]     ; Missing drive strength ;
; GPIOH1[8]     ; Missing drive strength ;
; GPIOH1[9]     ; Missing drive strength ;
; GPIOH1[10]    ; Missing drive strength ;
; GPIOH1[11]    ; Missing drive strength ;
; GPIOH1[12]    ; Missing drive strength ;
; GPIOH1[13]    ; Missing drive strength ;
; GPIOH1[14]    ; Missing drive strength ;
; GPIOH1[15]    ; Missing drive strength ;
; GPIOH1[16]    ; Missing drive strength ;
; GPIOH1[17]    ; Missing drive strength ;
; GPIOH1[18]    ; Missing drive strength ;
; GPIOH1[19]    ; Missing drive strength ;
; GPIOH1[20]    ; Missing drive strength ;
; GPIOH1[21]    ; Missing drive strength ;
; GPIOH1[22]    ; Missing drive strength ;
; GPIOH1[23]    ; Missing drive strength ;
; GPIOH1[24]    ; Missing drive strength ;
; GPIOH1[25]    ; Missing drive strength ;
; GPIOH1[26]    ; Missing drive strength ;
; GPIOH1[27]    ; Missing drive strength ;
; GPIOH1[28]    ; Missing drive strength ;
; GPIOH1[29]    ; Missing drive strength ;
; GPIOH1[30]    ; Missing drive strength ;
; GPIOH1[31]    ; Missing drive strength ;
; GPIOH1[32]    ; Missing drive strength ;
; GPIOH1[33]    ; Missing drive strength ;
; GPIOH0[0]     ; Missing drive strength ;
; GPIOH0[1]     ; Missing drive strength ;
; GPIOH0[3]     ; Missing drive strength ;
; GPIOH0[5]     ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 879 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 879 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 879     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Cole/Downloads/Mars Rover Decal/FPGA/Motor_controller_test/Motor_Controller_Test.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 282 / 22,320 ( 1 % )    ;
;     -- Combinational with no register       ; 93                      ;
;     -- Register only                        ; 4                       ;
;     -- Combinational with a register        ; 185                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 66                      ;
;     -- 3 input functions                    ; 39                      ;
;     -- <=2 input functions                  ; 173                     ;
;     -- Register only                        ; 4                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 107                     ;
;     -- arithmetic mode                      ; 171                     ;
;                                             ;                         ;
; Total registers*                            ; 189 / 23,018 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 189 / 22,320 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 21 / 1,395 ( 2 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 152 / 154 ( 99 % )      ;
;     -- Clock pins                           ; 8 / 7 ( 114 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M9Ks                                        ; 1 / 66 ( 2 % )          ;
; Total block memory bits                     ; 496 / 608,256 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 1% / 0% / 1%            ;
; Maximum fan-out                             ; 125                     ;
; Highest non-global fan-out                  ; 43                      ;
; Total fan-out                               ; 1550                    ;
; Average fan-out                             ; 1.77                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 282 / 22320 ( 1 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 93                    ; 0                              ;
;     -- Register only                        ; 4                     ; 0                              ;
;     -- Combinational with a register        ; 185                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 66                    ; 0                              ;
;     -- 3 input functions                    ; 39                    ; 0                              ;
;     -- <=2 input functions                  ; 173                   ; 0                              ;
;     -- Register only                        ; 4                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 107                   ; 0                              ;
;     -- arithmetic mode                      ; 171                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 189                   ; 0                              ;
;     -- Dedicated logic registers            ; 189 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 21 / 1395 ( 2 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 152                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 496                   ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M9K                                         ; 1 / 66 ( 1 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 98                    ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 98                    ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1556                  ; 0                              ;
;     -- Registered Connections               ; 452                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 196                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 16                    ; 0                              ;
;     -- Output Ports                         ; 38                    ; 0                              ;
;     -- Bidir Ports                          ; 98                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_SDAT     ; A9    ; 7        ; 25           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 168                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; EPCS_DATA0   ; H2    ; 1        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIOH0_IN[0] ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIOH0_IN[1] ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIOH1_IN[0] ; T9    ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIOH1_IN[1] ; R9    ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[0] ; E15   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[1] ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_2_IN[2] ; M16   ; 5        ; 53           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]        ; M1    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]        ; T8    ; 3        ; 27           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]        ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]        ; M15   ; 5        ; 53           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N      ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SADDR     ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_ASDO     ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_DCLK     ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EPCS_NCSO     ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]        ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]        ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]        ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]        ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[0]   ; D3    ; 8        ; 1            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[10]  ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[11]  ; A6    ; 8        ; 16           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[12]  ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[13]  ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[14]  ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[15]  ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[16]  ; C8    ; 8        ; 23           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[17]  ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[18]  ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[19]  ; D8    ; 8        ; 23           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[1]   ; C3    ; 8        ; 1            ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[20]  ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[21]  ; F8    ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[22]  ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[23]  ; E9    ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[24]  ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[25]  ; D9    ; 7        ; 31           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[26]  ; E11   ; 7        ; 45           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[27]  ; E10   ; 7        ; 45           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[28]  ; C11   ; 7        ; 38           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[29]  ; B11   ; 7        ; 40           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[2]   ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[30]  ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[31]  ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[32]  ; D12   ; 7        ; 51           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[33]  ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[3]   ; A3    ; 8        ; 7            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[4]   ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[5]   ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[6]   ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[7]   ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[8]   ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH0[9]   ; D5    ; 8        ; 5            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[0]   ; F13   ; 6        ; 53           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[10]  ; P11   ; 4        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[11]  ; R10   ; 4        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[12]  ; N12   ; 4        ; 47           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[13]  ; P9    ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[14]  ; N9    ; 4        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[15]  ; N11   ; 4        ; 43           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[16]  ; L16   ; 5        ; 53           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[17]  ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[18]  ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[19]  ; L15   ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[1]   ; T15   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[20]  ; P15   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[21]  ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[22]  ; R14   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[23]  ; N16   ; 5        ; 53           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[24]  ; N15   ; 5        ; 53           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[25]  ; P14   ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[26]  ; L14   ; 5        ; 53           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[27]  ; N14   ; 5        ; 53           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[28]  ; M10   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[29]  ; L13   ; 5        ; 53           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[2]   ; T14   ; 4        ; 45           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[30]  ; J16   ; 5        ; 53           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[31]  ; K15   ; 5        ; 53           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[32]  ; J13   ; 5        ; 53           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[33]  ; J14   ; 5        ; 53           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[3]   ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[4]   ; R13   ; 4        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[5]   ; T12   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[6]   ; R12   ; 4        ; 36           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[7]   ; T11   ; 4        ; 36           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[8]   ; T10   ; 4        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIOH1[9]   ; R11   ; 4        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[0]   ; A14   ; 7        ; 47           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[10]  ; F14   ; 6        ; 53           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[11]  ; G16   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[12]  ; G15   ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[1]   ; B16   ; 6        ; 53           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[2]   ; C14   ; 7        ; 51           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[3]   ; C16   ; 6        ; 53           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[4]   ; C15   ; 6        ; 53           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[5]   ; D16   ; 6        ; 53           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[6]   ; D15   ; 6        ; 53           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[7]   ; D14   ; 7        ; 51           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[8]   ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_2[9]   ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SDAT    ; F1    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                             ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO      ; EPCS_ASDO        ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO      ; EPCS_NCSO        ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                      ; -                ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO      ; EPCS_DCLK        ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; EPCS_DATA0       ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                      ; -                ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO      ; GPIOH1[30]       ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO      ; KEY[0]           ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO      ; GPIO_2[11]       ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO      ; GPIO_2[12]       ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; GPIO_2[9]        ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO      ; GPIO_2[8]        ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO      ; GPIO_2[5]        ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO      ; GPIO_2[6]        ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; GPIO_2[3]        ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO      ; GPIOH0[29]       ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO      ; LED[0]           ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; GPIOH0[22]       ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO      ; ADC_CS_N         ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO      ; ADC_SADDR        ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; GPIOH0[24]       ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO      ; GPIOH0[25]       ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO      ; GPIOH0[23]       ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; GPIOH0[16]       ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO      ; GPIOH0[20]       ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO      ; GPIOH0[21]       ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; GPIOH0[14]       ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; GPIOH0[12]       ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; GPIOH0[11]       ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; GPIOH0[10]       ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO      ; GPIOH0[18]       ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; GPIOH0[17]       ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; GPIOH0[8]        ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; GPIOH0[7]        ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; GPIOH0[13]       ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; GPIOH0[6]        ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; GPIOH0[5]        ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO      ; GPIOH0[4]        ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 13 / 14 ( 93 % )  ; 3.3V          ; --           ;
; 2        ; 15 / 16 ( 94 % )  ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 20 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 18 / 18 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 13 / 13 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIOH0[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIOH0[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIOH0[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; GPIOH0[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIOH0[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; GPIOH0[14]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GPIOH0_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_SDAT                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; GPIOH0[30]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; GPIO_2[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; LED[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIOH0[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIOH0[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIOH0[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; GPIOH0[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; GPIOH0[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIOH0_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; SW[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_SADDR                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; GPIOH0[29]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIOH0[33]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; GPIO_2[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; EPCS_ASDO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; GPIOH0[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIOH0[15]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; GPIOH0[16]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; GPIOH0[24]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIOH0[28]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; GPIO_2[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; GPIO_2[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; GPIO_2[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; LED[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; EPCS_NCSO                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIOH0[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GPIOH0[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIOH0[13]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GPIOH0[19]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; GPIOH0[25]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIOH0[31]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIOH0[32]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; GPIO_2[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; GPIO_2[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; GPIO_2[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GPIOH0[17]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; GPIOH0[18]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; GPIOH0[20]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; GPIOH0[23]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; GPIOH0[27]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; GPIOH0[26]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GPIO_2_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; GPIO_2_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 14         ; 1        ; I2C_SDAT                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; LED[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GPIOH0[21]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; GPIOH0[22]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; GPIOH1[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; GPIO_2[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; GPIO_2[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; GPIO_2[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; GPIO_2[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; GPIO_2[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; EPCS_DCLK                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; EPCS_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; GPIOH1[32]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; GPIOH1[33]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; GPIOH1[30]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GPIOH1[31]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; GPIOH1[17]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; LED[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; GPIOH1[29]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; GPIOH1[26]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; GPIOH1[19]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GPIOH1[16]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; GPIOH1[28]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GPIO_2_IN[2]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; GPIOH1[14]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; GPIOH1[15]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GPIOH1[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; GPIOH1[27]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; GPIOH1[24]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; GPIOH1[23]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; GPIOH1[13]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; GPIOH1[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; GPIOH1[25]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; GPIOH1[20]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; GPIOH1[21]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GPIOH1_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; GPIOH1[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; GPIOH1[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GPIOH1[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; GPIOH1[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; GPIOH1[22]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GPIOH1[18]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; SW[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GPIOH1_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; GPIOH1[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; GPIOH1[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; GPIOH1[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GPIOH1[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; GPIOH1[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; GPIOH1[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                      ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; |Motor_Controller_Test                    ; 282 (2)     ; 189 (0)                   ; 0 (0)         ; 496         ; 1    ; 0            ; 0       ; 0         ; 152  ; 0            ; 93 (2)       ; 4 (0)             ; 185 (0)          ; |Motor_Controller_Test                                                                                                   ; work         ;
;    |PWM_Counter:cnt1|                     ; 74 (74)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 54 (54)          ; |Motor_Controller_Test|PWM_Counter:cnt1                                                                                  ; work         ;
;    |PWM_Gen:gen1|                         ; 61 (61)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 39 (39)          ; |Motor_Controller_Test|PWM_Gen:gen1                                                                                      ; work         ;
;    |averager:ave|                         ; 88 (73)     ; 50 (44)                   ; 0 (0)         ; 496         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (21)      ; 0 (0)             ; 58 (52)          ; |Motor_Controller_Test|averager:ave                                                                                      ; work         ;
;       |altshift_taps:data_rtl_0|          ; 15 (0)      ; 6 (0)                     ; 0 (0)         ; 496         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |Motor_Controller_Test|averager:ave|altshift_taps:data_rtl_0                                                             ; work         ;
;          |shift_taps_k6m:auto_generated|  ; 15 (0)      ; 6 (0)                     ; 0 (0)         ; 496         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |Motor_Controller_Test|averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated                               ; work         ;
;             |altsyncram_me81:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 496         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Motor_Controller_Test|averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2   ; work         ;
;             |cntr_vqf:cntr1|              ; 15 (14)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 6 (6)            ; |Motor_Controller_Test|averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1                ; work         ;
;                |cmpr_sgc:cmpr4|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Motor_Controller_Test|averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|cmpr_sgc:cmpr4 ; work         ;
;    |uart:on_chip_uart|                    ; 65 (2)      ; 46 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 4 (0)             ; 42 (1)           ; |Motor_Controller_Test|uart:on_chip_uart                                                                                 ; work         ;
;       |uart_receiver:uareceive|           ; 27 (27)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 18 (18)          ; |Motor_Controller_Test|uart:on_chip_uart|uart_receiver:uareceive                                                         ; work         ;
;       |uart_transmitter:uatransmit|       ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 4 (4)             ; 23 (23)          ; |Motor_Controller_Test|uart:on_chip_uart|uart_transmitter:uatransmit                                                     ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_ASDO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_DATA0    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_DCLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EPCS_NCSO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SADDR     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SDAT      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2_IN[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0_IN[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0_IN[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1_IN[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1_IN[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[8]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[9]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[10]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_2[12]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[8]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[9]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[10]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[12]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[13]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[14]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[15]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[16]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[17]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[18]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[19]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[20]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[21]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[22]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[23]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[24]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[25]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[26]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[27]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[28]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[29]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[30]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[31]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[32]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[33]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[8]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[9]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[10]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[12]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[13]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[14]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[15]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[16]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[17]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[18]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[19]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[20]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[21]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[22]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[23]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[24]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[25]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[26]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[27]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[28]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[29]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[30]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[31]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[32]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH1[33]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIOH0[1]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIOH0[3]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIOH0[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; KEY[0]                                 ;                   ;         ;
; KEY[1]                                 ;                   ;         ;
; SW[1]                                  ;                   ;         ;
; SW[2]                                  ;                   ;         ;
; SW[3]                                  ;                   ;         ;
; EPCS_DATA0                             ;                   ;         ;
; ADC_SDAT                               ;                   ;         ;
; GPIO_2_IN[0]                           ;                   ;         ;
; GPIO_2_IN[1]                           ;                   ;         ;
; GPIO_2_IN[2]                           ;                   ;         ;
; GPIOH0_IN[0]                           ;                   ;         ;
; GPIOH0_IN[1]                           ;                   ;         ;
; GPIOH1_IN[0]                           ;                   ;         ;
; GPIOH1_IN[1]                           ;                   ;         ;
; DRAM_DQ[0]                             ;                   ;         ;
; DRAM_DQ[1]                             ;                   ;         ;
; DRAM_DQ[2]                             ;                   ;         ;
; DRAM_DQ[3]                             ;                   ;         ;
; DRAM_DQ[4]                             ;                   ;         ;
; DRAM_DQ[5]                             ;                   ;         ;
; DRAM_DQ[6]                             ;                   ;         ;
; DRAM_DQ[7]                             ;                   ;         ;
; DRAM_DQ[8]                             ;                   ;         ;
; DRAM_DQ[9]                             ;                   ;         ;
; DRAM_DQ[10]                            ;                   ;         ;
; DRAM_DQ[11]                            ;                   ;         ;
; DRAM_DQ[12]                            ;                   ;         ;
; DRAM_DQ[13]                            ;                   ;         ;
; DRAM_DQ[14]                            ;                   ;         ;
; DRAM_DQ[15]                            ;                   ;         ;
; I2C_SDAT                               ;                   ;         ;
; GPIO_2[0]                              ;                   ;         ;
; GPIO_2[1]                              ;                   ;         ;
; GPIO_2[2]                              ;                   ;         ;
; GPIO_2[3]                              ;                   ;         ;
; GPIO_2[4]                              ;                   ;         ;
; GPIO_2[5]                              ;                   ;         ;
; GPIO_2[6]                              ;                   ;         ;
; GPIO_2[7]                              ;                   ;         ;
; GPIO_2[8]                              ;                   ;         ;
; GPIO_2[9]                              ;                   ;         ;
; GPIO_2[10]                             ;                   ;         ;
; GPIO_2[11]                             ;                   ;         ;
; GPIO_2[12]                             ;                   ;         ;
; GPIOH0[2]                              ;                   ;         ;
; GPIOH0[4]                              ;                   ;         ;
; GPIOH0[6]                              ;                   ;         ;
; GPIOH0[7]                              ;                   ;         ;
; GPIOH0[8]                              ;                   ;         ;
; GPIOH0[9]                              ;                   ;         ;
; GPIOH0[10]                             ;                   ;         ;
; GPIOH0[11]                             ;                   ;         ;
; GPIOH0[12]                             ;                   ;         ;
; GPIOH0[13]                             ;                   ;         ;
; GPIOH0[14]                             ;                   ;         ;
; GPIOH0[15]                             ;                   ;         ;
; GPIOH0[16]                             ;                   ;         ;
; GPIOH0[17]                             ;                   ;         ;
; GPIOH0[18]                             ;                   ;         ;
; GPIOH0[19]                             ;                   ;         ;
; GPIOH0[20]                             ;                   ;         ;
; GPIOH0[21]                             ;                   ;         ;
; GPIOH0[22]                             ;                   ;         ;
; GPIOH0[23]                             ;                   ;         ;
; GPIOH0[24]                             ;                   ;         ;
; GPIOH0[25]                             ;                   ;         ;
; GPIOH0[26]                             ;                   ;         ;
; GPIOH0[27]                             ;                   ;         ;
; GPIOH0[28]                             ;                   ;         ;
; GPIOH0[29]                             ;                   ;         ;
; GPIOH0[30]                             ;                   ;         ;
; GPIOH0[31]                             ;                   ;         ;
; GPIOH0[32]                             ;                   ;         ;
; GPIOH0[33]                             ;                   ;         ;
; GPIOH1[0]                              ;                   ;         ;
; GPIOH1[1]                              ;                   ;         ;
; GPIOH1[2]                              ;                   ;         ;
; GPIOH1[3]                              ;                   ;         ;
; GPIOH1[4]                              ;                   ;         ;
; GPIOH1[5]                              ;                   ;         ;
; GPIOH1[6]                              ;                   ;         ;
; GPIOH1[7]                              ;                   ;         ;
; GPIOH1[8]                              ;                   ;         ;
; GPIOH1[9]                              ;                   ;         ;
; GPIOH1[10]                             ;                   ;         ;
; GPIOH1[11]                             ;                   ;         ;
; GPIOH1[12]                             ;                   ;         ;
; GPIOH1[13]                             ;                   ;         ;
; GPIOH1[14]                             ;                   ;         ;
; GPIOH1[15]                             ;                   ;         ;
; GPIOH1[16]                             ;                   ;         ;
; GPIOH1[17]                             ;                   ;         ;
; GPIOH1[18]                             ;                   ;         ;
; GPIOH1[19]                             ;                   ;         ;
; GPIOH1[20]                             ;                   ;         ;
; GPIOH1[21]                             ;                   ;         ;
; GPIOH1[22]                             ;                   ;         ;
; GPIOH1[23]                             ;                   ;         ;
; GPIOH1[24]                             ;                   ;         ;
; GPIOH1[25]                             ;                   ;         ;
; GPIOH1[26]                             ;                   ;         ;
; GPIOH1[27]                             ;                   ;         ;
; GPIOH1[28]                             ;                   ;         ;
; GPIOH1[29]                             ;                   ;         ;
; GPIOH1[30]                             ;                   ;         ;
; GPIOH1[31]                             ;                   ;         ;
; GPIOH1[32]                             ;                   ;         ;
; GPIOH1[33]                             ;                   ;         ;
; GPIOH0[0]                              ;                   ;         ;
; GPIOH0[1]                              ;                   ;         ;
;      - uart:on_chip_uart|serial_in_reg ; 0                 ; 6       ;
; GPIOH0[3]                              ;                   ;         ;
;      - PWM_Counter:cnt1|counter[0]~10  ; 1                 ; 6       ;
; GPIOH0[5]                              ;                   ;         ;
; SW[0]                                  ;                   ;         ;
; CLOCK_50                               ;                   ;         ;
+----------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                       ; PIN_R8             ; 44      ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                       ; PIN_R8             ; 125     ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; PWM_Counter:cnt1|Equal0~9                                      ; LCCOMB_X7_Y30_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PWM_Counter:cnt1|LessThan0~2                                   ; LCCOMB_X6_Y30_N0   ; 30      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PWM_Counter:cnt1|LessThan1~1                                   ; LCCOMB_X18_Y22_N26 ; 18      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PWM_Counter:cnt1|counter[0]~11                                 ; LCCOMB_X7_Y30_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PWM_Counter:cnt1|value_reg[0]~1                                ; LCCOMB_X7_Y30_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PWM_Gen:gen1|Equal0~10                                         ; LCCOMB_X29_Y12_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; PWM_Gen:gen1|LessThan0~0                                       ; LCCOMB_X27_Y12_N0  ; 30      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; PWM_Gen:gen1|LessThan2~1                                       ; LCCOMB_X29_Y12_N28 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; averager:ave|LessThan0~5                                       ; LCCOMB_X25_Y1_N30  ; 30      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                          ; LCCOMB_X26_Y2_N24  ; 21      ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; rtl~1                                                          ; LCCOMB_X29_Y6_N24  ; 6       ; Clock        ; no     ; --                   ; --               ; --                        ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter~21     ; LCCOMB_X27_Y7_N20  ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter~15 ; LCCOMB_X28_Y6_N30  ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart:on_chip_uart|uart_transmitter:uatransmit|start            ; LCCOMB_X29_Y6_N16  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                         ;
+----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name     ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_R8            ; 125     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; rtl~0    ; LCCOMB_X26_Y2_N24 ; 21      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+----------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; CLOCK_50~input                                                                                                          ; 43      ;
; averager:ave|LessThan0~5                                                                                                ; 30      ;
; PWM_Gen:gen1|LessThan0~0                                                                                                ; 30      ;
; PWM_Counter:cnt1|LessThan0~2                                                                                            ; 30      ;
; PWM_Counter:cnt1|LessThan1~1                                                                                            ; 18      ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter~21                                                              ; 13      ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter~15                                                          ; 13      ;
; uart:on_chip_uart|uart_transmitter:uatransmit|start                                                                     ; 9       ;
; uart:on_chip_uart|uart_receiver:uareceive|Equal2~0                                                                      ; 8       ;
; PWM_Gen:gen1|Equal0~10                                                                                                  ; 8       ;
; PWM_Gen:gen1|LessThan2~1                                                                                                ; 8       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[1]                                                            ; 8       ;
; PWM_Counter:cnt1|Equal0~9                                                                                               ; 8       ;
; PWM_Counter:cnt1|counter[0]~11                                                                                          ; 8       ;
; PWM_Counter:cnt1|value_reg[0]~1                                                                                         ; 8       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[0]                                                            ; 7       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|cout_actual                          ; 6       ;
; rtl~1                                                                                                                   ; 6       ;
; uart:on_chip_uart|uart_receiver:uareceive|Equal0~3                                                                      ; 5       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[0]                                                                ; 5       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|Equal1~0                                                                  ; 5       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[2]                                                            ; 5       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[3]                                                            ; 5       ;
; uart:on_chip_uart|serial_in_reg                                                                                         ; 4       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[5]                   ; 4       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[4]                   ; 4       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[3]                   ; 4       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[2]                   ; 4       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[1]                   ; 4       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[0]                   ; 4       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[1]                                                                ; 4       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[2]                                                                ; 4       ;
; PWM_Counter:cnt1|Equal0~4                                                                                               ; 4       ;
; PWM_Counter:cnt1|Equal0~8                                                                                               ; 3       ;
; PWM_Counter:cnt1|Equal0~7                                                                                               ; 3       ;
; PWM_Counter:cnt1|Equal0~6                                                                                               ; 3       ;
; PWM_Counter:cnt1|value_reg[6]                                                                                           ; 3       ;
; PWM_Counter:cnt1|value_reg[5]                                                                                           ; 3       ;
; PWM_Counter:cnt1|value_reg[4]                                                                                           ; 3       ;
; PWM_Counter:cnt1|value_reg[3]                                                                                           ; 3       ;
; PWM_Counter:cnt1|value_reg[2]                                                                                           ; 3       ;
; PWM_Counter:cnt1|value_reg[1]                                                                                           ; 3       ;
; PWM_Counter:cnt1|value_reg[0]                                                                                           ; 3       ;
; averager:ave|clk_counter[18]                                                                                            ; 3       ;
; averager:ave|clk_counter[17]                                                                                            ; 3       ;
; averager:ave|clk_counter[13]                                                                                            ; 3       ;
; averager:ave|clk_counter[10]                                                                                            ; 3       ;
; averager:ave|clk_counter[6]                                                                                             ; 3       ;
; averager:ave|clk_counter[5]                                                                                             ; 3       ;
; averager:ave|clk_counter[8]                                                                                             ; 3       ;
; averager:ave|clk_counter[7]                                                                                             ; 3       ;
; averager:ave|clk_counter[12]                                                                                            ; 3       ;
; averager:ave|clk_counter[11]                                                                                            ; 3       ;
; averager:ave|clk_counter[21]                                                                                            ; 3       ;
; PWM_Gen:gen1|clk_counter[1]                                                                                             ; 3       ;
; PWM_Gen:gen1|clk_counter[2]                                                                                             ; 3       ;
; PWM_Gen:gen1|clk_counter[0]                                                                                             ; 3       ;
; averager:ave|sum[6]                                                                                                     ; 3       ;
; averager:ave|sum[7]                                                                                                     ; 3       ;
; PWM_Gen:gen1|DUTY_count[1]                                                                                              ; 3       ;
; averager:ave|sum[8]                                                                                                     ; 3       ;
; PWM_Gen:gen1|DUTY_count[2]                                                                                              ; 3       ;
; averager:ave|sum[9]                                                                                                     ; 3       ;
; PWM_Gen:gen1|DUTY_count[3]                                                                                              ; 3       ;
; averager:ave|sum[10]                                                                                                    ; 3       ;
; PWM_Gen:gen1|DUTY_count[4]                                                                                              ; 3       ;
; averager:ave|sum[11]                                                                                                    ; 3       ;
; PWM_Gen:gen1|DUTY_count[5]                                                                                              ; 3       ;
; averager:ave|sum[12]                                                                                                    ; 3       ;
; PWM_Gen:gen1|DUTY_count[6]                                                                                              ; 3       ;
; averager:ave|sum[13]                                                                                                    ; 3       ;
; PWM_Gen:gen1|DUTY_count[7]                                                                                              ; 3       ;
; PWM_Counter:cnt1|clk_counter[10]                                                                                        ; 3       ;
; PWM_Counter:cnt1|clk_counter[9]                                                                                         ; 3       ;
; PWM_Counter:cnt1|clk_counter[8]                                                                                         ; 3       ;
; PWM_Counter:cnt1|clk_counter[7]                                                                                         ; 3       ;
; PWM_Counter:cnt1|clk_counter[6]                                                                                         ; 3       ;
; PWM_Counter:cnt1|clk_counter[5]                                                                                         ; 3       ;
; PWM_Counter:cnt1|clk_counter[13]                                                                                        ; 3       ;
; PWM_Counter:cnt1|clk_counter[4]                                                                                         ; 3       ;
; PWM_Counter:cnt1|clk_counter[12]                                                                                        ; 3       ;
; PWM_Counter:cnt1|clk_counter[11]                                                                                        ; 3       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[0]~2                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[1]~1                                                              ; 2       ;
; averager:ave|Equal0~3                                                                                                   ; 2       ;
; averager:ave|Equal0~2                                                                                                   ; 2       ;
; averager:ave|LessThan0~0                                                                                                ; 2       ;
; averager:ave|Equal0~1                                                                                                   ; 2       ;
; averager:ave|Equal0~0                                                                                                   ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[3]                                                                ; 2       ;
; PWM_Counter:cnt1|value_reg[7]                                                                                           ; 2       ;
; PWM_Gen:gen1|Equal0~9                                                                                                   ; 2       ;
; PWM_Gen:gen1|Equal0~8                                                                                                   ; 2       ;
; PWM_Gen:gen1|Equal0~7                                                                                                   ; 2       ;
; PWM_Gen:gen1|Equal0~5                                                                                                   ; 2       ;
; PWM_Gen:gen1|Equal0~4                                                                                                   ; 2       ;
; PWM_Gen:gen1|PWM_reg                                                                                                    ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[12]                                                             ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[10]                                                             ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[11]                                                             ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[9]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[8]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[6]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[4]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[7]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[5]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[2]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[1]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[0]                                                              ; 2       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[3]                                                              ; 2       ;
; PWM_Counter:cnt1|counter[7]                                                                                             ; 2       ;
; averager:ave|clk_counter[4]                                                                                             ; 2       ;
; averager:ave|clk_counter[3]                                                                                             ; 2       ;
; averager:ave|clk_counter[0]                                                                                             ; 2       ;
; averager:ave|clk_counter[2]                                                                                             ; 2       ;
; averager:ave|clk_counter[1]                                                                                             ; 2       ;
; averager:ave|clk_counter[9]                                                                                             ; 2       ;
; averager:ave|clk_counter[15]                                                                                            ; 2       ;
; averager:ave|clk_counter[14]                                                                                            ; 2       ;
; averager:ave|clk_counter[16]                                                                                            ; 2       ;
; averager:ave|clk_counter[20]                                                                                            ; 2       ;
; averager:ave|clk_counter[19]                                                                                            ; 2       ;
; averager:ave|clk_counter[29]                                                                                            ; 2       ;
; averager:ave|clk_counter[28]                                                                                            ; 2       ;
; averager:ave|clk_counter[27]                                                                                            ; 2       ;
; averager:ave|clk_counter[26]                                                                                            ; 2       ;
; averager:ave|clk_counter[25]                                                                                            ; 2       ;
; averager:ave|clk_counter[24]                                                                                            ; 2       ;
; averager:ave|clk_counter[23]                                                                                            ; 2       ;
; averager:ave|clk_counter[22]                                                                                            ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[11]                                                         ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[9]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[8]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[10]                                                         ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[12]                                                         ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[7]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[5]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[6]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[4]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[3]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[2]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[1]                                                          ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[0]                                                          ; 2       ;
; PWM_Gen:gen1|clk_counter[29]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[28]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[27]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[26]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[25]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[24]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[23]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[22]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[21]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[20]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[19]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[18]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[17]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[16]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[15]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[14]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[13]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[12]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[11]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[10]                                                                                            ; 2       ;
; PWM_Gen:gen1|clk_counter[9]                                                                                             ; 2       ;
; PWM_Gen:gen1|clk_counter[8]                                                                                             ; 2       ;
; PWM_Gen:gen1|clk_counter[7]                                                                                             ; 2       ;
; PWM_Gen:gen1|clk_counter[6]                                                                                             ; 2       ;
; PWM_Gen:gen1|clk_counter[5]                                                                                             ; 2       ;
; PWM_Gen:gen1|clk_counter[4]                                                                                             ; 2       ;
; PWM_Gen:gen1|clk_counter[3]                                                                                             ; 2       ;
; PWM_Gen:gen1|DUTY_count[0]                                                                                              ; 2       ;
; PWM_Counter:cnt1|counter[6]                                                                                             ; 2       ;
; PWM_Counter:cnt1|counter[5]                                                                                             ; 2       ;
; PWM_Counter:cnt1|counter[4]                                                                                             ; 2       ;
; PWM_Counter:cnt1|counter[3]                                                                                             ; 2       ;
; PWM_Counter:cnt1|counter[2]                                                                                             ; 2       ;
; PWM_Counter:cnt1|counter[1]                                                                                             ; 2       ;
; PWM_Counter:cnt1|clk_counter[1]                                                                                         ; 2       ;
; PWM_Counter:cnt1|clk_counter[0]                                                                                         ; 2       ;
; PWM_Counter:cnt1|clk_counter[3]                                                                                         ; 2       ;
; PWM_Counter:cnt1|clk_counter[2]                                                                                         ; 2       ;
; PWM_Counter:cnt1|clk_counter[29]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[28]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[27]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[26]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[25]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[24]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[23]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[22]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[21]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[20]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[19]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[18]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[17]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[16]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[15]                                                                                        ; 2       ;
; PWM_Counter:cnt1|clk_counter[14]                                                                                        ; 2       ;
; PWM_Counter:cnt1|DUTY_count[7]                                                                                          ; 2       ;
; PWM_Counter:cnt1|DUTY_count[6]                                                                                          ; 2       ;
; PWM_Counter:cnt1|DUTY_count[5]                                                                                          ; 2       ;
; PWM_Counter:cnt1|DUTY_count[4]                                                                                          ; 2       ;
; PWM_Counter:cnt1|DUTY_count[3]                                                                                          ; 2       ;
; PWM_Counter:cnt1|DUTY_count[2]                                                                                          ; 2       ;
; PWM_Counter:cnt1|DUTY_count[1]                                                                                          ; 2       ;
; PWM_Counter:cnt1|counter[0]                                                                                             ; 2       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[9]~feeder                                                        ; 1       ;
; SW[0]~input                                                                                                             ; 1       ;
; GPIOH0[3]~input                                                                                                         ; 1       ;
; GPIOH0[1]~input                                                                                                         ; 1       ;
; uart:on_chip_uart|serial_out_reg~0                                                                                      ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[5]~5                 ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[4]~4                 ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[3]~3                 ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[2]~2                 ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[1]~1                 ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_reg_bit[0]~0                 ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|cmpr_sgc:cmpr4|aneb_result_wire[0]~0 ; 1       ;
; averager:ave|LessThan0~4                                                                                                ; 1       ;
; averager:ave|LessThan0~3                                                                                                ; 1       ;
; averager:ave|LessThan0~2                                                                                                ; 1       ;
; averager:ave|LessThan0~1                                                                                                ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[1]~5                                                              ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[0]~4                                                              ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[2]~3                                                              ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|Add1~0                                                                        ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|bit_counter[3]~0                                                              ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|Equal2~1                                                                      ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|Equal0~2                                                                      ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|Equal0~1                                                                      ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|Equal0~0                                                                      ; 1       ;
; averager:ave|Equal0~8                                                                                                   ; 1       ;
; averager:ave|Equal0~7                                                                                                   ; 1       ;
; averager:ave|Equal0~6                                                                                                   ; 1       ;
; averager:ave|Equal0~5                                                                                                   ; 1       ;
; averager:ave|Equal0~4                                                                                                   ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|Equal0~2                                                                  ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|Equal0~1                                                                  ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|Equal0~0                                                                  ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[2]~4                                                          ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|Add1~0                                                                    ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[0]~3                                                          ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[3]~2                                                          ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|Equal1~1                                                                  ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[1]~1                                                          ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_counter[1]~0                                                          ; 1       ;
; PWM_Gen:gen1|LessThan2~0                                                                                                ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_out~3                                                                 ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|Mux0~1                                                                    ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[3]                                                               ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|Mux0~0                                                                    ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[6]                                                               ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[5]                                                               ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[4]                                                               ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_out~2                                                                 ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_out~1                                                                 ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_out~0                                                                 ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[8]                                                               ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[7]                                                               ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[1]                                                               ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[2]                                                               ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|tx_shift[9]                                                               ; 1       ;
; PWM_Gen:gen1|PWM_reg~0                                                                                                  ; 1       ;
; PWM_Gen:gen1|Equal0~6                                                                                                   ; 1       ;
; PWM_Gen:gen1|Equal0~3                                                                                                   ; 1       ;
; PWM_Gen:gen1|Equal0~2                                                                                                   ; 1       ;
; PWM_Gen:gen1|Equal0~1                                                                                                   ; 1       ;
; PWM_Gen:gen1|Equal0~0                                                                                                   ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|bit_out                                                                   ; 1       ;
; uart:on_chip_uart|serial_out_reg                                                                                        ; 1       ;
; PWM_Counter:cnt1|LessThan0~1                                                                                            ; 1       ;
; PWM_Counter:cnt1|Equal0~10                                                                                              ; 1       ;
; PWM_Counter:cnt1|LessThan0~0                                                                                            ; 1       ;
; PWM_Counter:cnt1|counter[0]~10                                                                                          ; 1       ;
; PWM_Counter:cnt1|value_reg[0]~0                                                                                         ; 1       ;
; PWM_Counter:cnt1|Equal0~5                                                                                               ; 1       ;
; PWM_Counter:cnt1|Equal0~3                                                                                               ; 1       ;
; PWM_Counter:cnt1|Equal0~2                                                                                               ; 1       ;
; PWM_Counter:cnt1|Equal0~1                                                                                               ; 1       ;
; PWM_Counter:cnt1|Equal0~0                                                                                               ; 1       ;
; PWM_Counter:cnt1|LessThan1~0                                                                                            ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[12]~38                                                          ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[11]~37                                                          ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[11]~36                                                          ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[10]~35                                                          ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[10]~34                                                          ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[9]~33                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[9]~32                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[8]~31                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[8]~30                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[7]~29                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[7]~28                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[6]~27                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[6]~26                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[5]~25                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[5]~24                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[4]~23                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[4]~22                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[3]~20                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[3]~19                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[2]~18                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[2]~17                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[1]~16                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[1]~15                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[0]~14                                                           ; 1       ;
; uart:on_chip_uart|uart_receiver:uareceive|clock_counter[0]~13                                                           ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita5~0                 ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita5~COUT              ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita5                   ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita4~COUT              ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita4                   ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita3~COUT              ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita3                   ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita2~COUT              ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita2                   ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita1~COUT              ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita1                   ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita0~COUT              ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|cntr_vqf:cntr1|counter_comb_bita0                   ; 1       ;
; PWM_Counter:cnt1|counter[7]~24                                                                                          ; 1       ;
; averager:ave|clk_counter[29]~88                                                                                         ; 1       ;
; averager:ave|clk_counter[28]~87                                                                                         ; 1       ;
; averager:ave|clk_counter[28]~86                                                                                         ; 1       ;
; averager:ave|clk_counter[27]~85                                                                                         ; 1       ;
; averager:ave|clk_counter[27]~84                                                                                         ; 1       ;
; averager:ave|clk_counter[26]~83                                                                                         ; 1       ;
; averager:ave|clk_counter[26]~82                                                                                         ; 1       ;
; averager:ave|clk_counter[25]~81                                                                                         ; 1       ;
; averager:ave|clk_counter[25]~80                                                                                         ; 1       ;
; averager:ave|clk_counter[24]~79                                                                                         ; 1       ;
; averager:ave|clk_counter[24]~78                                                                                         ; 1       ;
; averager:ave|clk_counter[23]~77                                                                                         ; 1       ;
; averager:ave|clk_counter[23]~76                                                                                         ; 1       ;
; averager:ave|clk_counter[22]~75                                                                                         ; 1       ;
; averager:ave|clk_counter[22]~74                                                                                         ; 1       ;
; averager:ave|clk_counter[21]~73                                                                                         ; 1       ;
; averager:ave|clk_counter[21]~72                                                                                         ; 1       ;
; averager:ave|clk_counter[20]~71                                                                                         ; 1       ;
; averager:ave|clk_counter[20]~70                                                                                         ; 1       ;
; averager:ave|clk_counter[19]~69                                                                                         ; 1       ;
; averager:ave|clk_counter[19]~68                                                                                         ; 1       ;
; averager:ave|clk_counter[18]~67                                                                                         ; 1       ;
; averager:ave|clk_counter[18]~66                                                                                         ; 1       ;
; averager:ave|clk_counter[17]~65                                                                                         ; 1       ;
; averager:ave|clk_counter[17]~64                                                                                         ; 1       ;
; averager:ave|clk_counter[16]~63                                                                                         ; 1       ;
; averager:ave|clk_counter[16]~62                                                                                         ; 1       ;
; averager:ave|clk_counter[15]~61                                                                                         ; 1       ;
; averager:ave|clk_counter[15]~60                                                                                         ; 1       ;
; averager:ave|clk_counter[14]~59                                                                                         ; 1       ;
; averager:ave|clk_counter[14]~58                                                                                         ; 1       ;
; averager:ave|clk_counter[13]~57                                                                                         ; 1       ;
; averager:ave|clk_counter[13]~56                                                                                         ; 1       ;
; averager:ave|clk_counter[12]~55                                                                                         ; 1       ;
; averager:ave|clk_counter[12]~54                                                                                         ; 1       ;
; averager:ave|clk_counter[11]~53                                                                                         ; 1       ;
; averager:ave|clk_counter[11]~52                                                                                         ; 1       ;
; averager:ave|clk_counter[10]~51                                                                                         ; 1       ;
; averager:ave|clk_counter[10]~50                                                                                         ; 1       ;
; averager:ave|clk_counter[9]~49                                                                                          ; 1       ;
; averager:ave|clk_counter[9]~48                                                                                          ; 1       ;
; averager:ave|clk_counter[8]~47                                                                                          ; 1       ;
; averager:ave|clk_counter[8]~46                                                                                          ; 1       ;
; averager:ave|clk_counter[7]~45                                                                                          ; 1       ;
; averager:ave|clk_counter[7]~44                                                                                          ; 1       ;
; averager:ave|clk_counter[6]~43                                                                                          ; 1       ;
; averager:ave|clk_counter[6]~42                                                                                          ; 1       ;
; averager:ave|clk_counter[5]~41                                                                                          ; 1       ;
; averager:ave|clk_counter[5]~40                                                                                          ; 1       ;
; averager:ave|clk_counter[4]~39                                                                                          ; 1       ;
; averager:ave|clk_counter[4]~38                                                                                          ; 1       ;
; averager:ave|clk_counter[3]~37                                                                                          ; 1       ;
; averager:ave|clk_counter[3]~36                                                                                          ; 1       ;
; averager:ave|clk_counter[2]~35                                                                                          ; 1       ;
; averager:ave|clk_counter[2]~34                                                                                          ; 1       ;
; averager:ave|clk_counter[1]~33                                                                                          ; 1       ;
; averager:ave|clk_counter[1]~32                                                                                          ; 1       ;
; averager:ave|clk_counter[0]~31                                                                                          ; 1       ;
; averager:ave|clk_counter[0]~30                                                                                          ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[12]~38                                                      ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[11]~37                                                      ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[11]~36                                                      ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[10]~35                                                      ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[10]~34                                                      ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[9]~33                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[9]~32                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[8]~31                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[8]~30                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[7]~29                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[7]~28                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[6]~27                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[6]~26                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[5]~25                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[5]~24                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[4]~23                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[4]~22                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[3]~21                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[3]~20                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[2]~19                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[2]~18                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[1]~17                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[1]~16                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[0]~14                                                       ; 1       ;
; uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[0]~13                                                       ; 1       ;
; PWM_Gen:gen1|clk_counter[29]~88                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[28]~87                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[28]~86                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[27]~85                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[27]~84                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[26]~83                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[26]~82                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[25]~81                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[25]~80                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[24]~79                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[24]~78                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[23]~77                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[23]~76                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[22]~75                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[22]~74                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[21]~73                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[21]~72                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[20]~71                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[20]~70                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[19]~69                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[19]~68                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[18]~67                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[18]~66                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[17]~65                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[17]~64                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[16]~63                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[16]~62                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[15]~61                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[15]~60                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[14]~59                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[14]~58                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[13]~57                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[13]~56                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[12]~55                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[12]~54                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[11]~53                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[11]~52                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[10]~51                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[10]~50                                                                                         ; 1       ;
; PWM_Gen:gen1|clk_counter[9]~49                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[9]~48                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[8]~47                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[8]~46                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[7]~45                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[7]~44                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[6]~43                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[6]~42                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[5]~41                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[5]~40                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[4]~39                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[4]~38                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[3]~37                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[3]~36                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[2]~35                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[2]~34                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[1]~33                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[1]~32                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[0]~31                                                                                          ; 1       ;
; PWM_Gen:gen1|clk_counter[0]~30                                                                                          ; 1       ;
; averager:ave|sum[13]~40                                                                                                 ; 1       ;
; averager:ave|sum[12]~39                                                                                                 ; 1       ;
; averager:ave|sum[12]~38                                                                                                 ; 1       ;
; averager:ave|sum[11]~37                                                                                                 ; 1       ;
; averager:ave|sum[11]~36                                                                                                 ; 1       ;
; averager:ave|sum[10]~35                                                                                                 ; 1       ;
; averager:ave|sum[10]~34                                                                                                 ; 1       ;
; averager:ave|sum[9]~33                                                                                                  ; 1       ;
; averager:ave|sum[9]~32                                                                                                  ; 1       ;
; averager:ave|sum[8]~31                                                                                                  ; 1       ;
; averager:ave|sum[8]~30                                                                                                  ; 1       ;
; averager:ave|sum[7]~29                                                                                                  ; 1       ;
; averager:ave|sum[7]~28                                                                                                  ; 1       ;
; averager:ave|sum[6]~27                                                                                                  ; 1       ;
; averager:ave|sum[6]~26                                                                                                  ; 1       ;
; averager:ave|sum[5]~25                                                                                                  ; 1       ;
; averager:ave|sum[5]~24                                                                                                  ; 1       ;
; averager:ave|sum[4]~23                                                                                                  ; 1       ;
; averager:ave|sum[4]~22                                                                                                  ; 1       ;
; averager:ave|sum[3]~21                                                                                                  ; 1       ;
; averager:ave|sum[3]~20                                                                                                  ; 1       ;
; averager:ave|sum[2]~19                                                                                                  ; 1       ;
; averager:ave|sum[2]~18                                                                                                  ; 1       ;
; averager:ave|sum[1]~17                                                                                                  ; 1       ;
; averager:ave|sum[1]~16                                                                                                  ; 1       ;
; averager:ave|sum[0]~15                                                                                                  ; 1       ;
; averager:ave|sum[0]~14                                                                                                  ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ram_block3a1            ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ram_block3a2            ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ram_block3a3            ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ram_block3a4            ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ram_block3a5            ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ram_block3a6            ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ram_block3a7            ; 1       ;
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ram_block3a0            ; 1       ;
; averager:ave|Add1~26                                                                                                    ; 1       ;
; averager:ave|Add1~25                                                                                                    ; 1       ;
; averager:ave|Add1~24                                                                                                    ; 1       ;
; averager:ave|Add1~23                                                                                                    ; 1       ;
; averager:ave|Add1~22                                                                                                    ; 1       ;
; averager:ave|Add1~21                                                                                                    ; 1       ;
; averager:ave|Add1~20                                                                                                    ; 1       ;
; averager:ave|Add1~19                                                                                                    ; 1       ;
; averager:ave|Add1~18                                                                                                    ; 1       ;
; averager:ave|Add1~17                                                                                                    ; 1       ;
; averager:ave|Add1~16                                                                                                    ; 1       ;
; averager:ave|Add1~15                                                                                                    ; 1       ;
; averager:ave|Add1~14                                                                                                    ; 1       ;
; averager:ave|Add1~13                                                                                                    ; 1       ;
; averager:ave|Add1~12                                                                                                    ; 1       ;
; averager:ave|Add1~11                                                                                                    ; 1       ;
; averager:ave|Add1~10                                                                                                    ; 1       ;
; averager:ave|Add1~9                                                                                                     ; 1       ;
; averager:ave|Add1~8                                                                                                     ; 1       ;
; averager:ave|Add1~7                                                                                                     ; 1       ;
; averager:ave|Add1~6                                                                                                     ; 1       ;
; averager:ave|Add1~5                                                                                                     ; 1       ;
; averager:ave|Add1~4                                                                                                     ; 1       ;
; averager:ave|Add1~3                                                                                                     ; 1       ;
; averager:ave|Add1~2                                                                                                     ; 1       ;
; averager:ave|Add1~1                                                                                                     ; 1       ;
; averager:ave|Add1~0                                                                                                     ; 1       ;
; averager:ave|sum[0]                                                                                                     ; 1       ;
; averager:ave|sum[1]                                                                                                     ; 1       ;
; averager:ave|sum[2]                                                                                                     ; 1       ;
; averager:ave|sum[3]                                                                                                     ; 1       ;
; averager:ave|sum[4]                                                                                                     ; 1       ;
; averager:ave|sum[5]                                                                                                     ; 1       ;
; PWM_Gen:gen1|DUTY_count[7]~22                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[6]~21                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[6]~20                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[5]~19                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[5]~18                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[4]~17                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[4]~16                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[3]~15                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[3]~14                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[2]~13                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[2]~12                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[1]~11                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[1]~10                                                                                           ; 1       ;
; PWM_Gen:gen1|DUTY_count[0]~9                                                                                            ; 1       ;
; PWM_Gen:gen1|DUTY_count[0]~8                                                                                            ; 1       ;
; PWM_Gen:gen1|LessThan1~14                                                                                               ; 1       ;
; PWM_Gen:gen1|LessThan1~13                                                                                               ; 1       ;
; PWM_Gen:gen1|LessThan1~11                                                                                               ; 1       ;
; PWM_Gen:gen1|LessThan1~9                                                                                                ; 1       ;
; PWM_Gen:gen1|LessThan1~7                                                                                                ; 1       ;
; PWM_Gen:gen1|LessThan1~5                                                                                                ; 1       ;
; PWM_Gen:gen1|LessThan1~3                                                                                                ; 1       ;
; PWM_Gen:gen1|LessThan1~1                                                                                                ; 1       ;
; PWM_Counter:cnt1|counter[6]~23                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[6]~22                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[5]~21                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[5]~20                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[4]~19                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[4]~18                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[3]~17                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[3]~16                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[2]~15                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[2]~14                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[1]~13                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[1]~12                                                                                          ; 1       ;
; PWM_Counter:cnt1|clk_counter[29]~88                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[28]~87                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[28]~86                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[27]~85                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[27]~84                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[26]~83                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[26]~82                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[25]~81                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[25]~80                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[24]~79                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[24]~78                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[23]~77                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[23]~76                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[22]~75                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[22]~74                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[21]~73                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[21]~72                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[20]~71                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[20]~70                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[19]~69                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[19]~68                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[18]~67                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[18]~66                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[17]~65                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[17]~64                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[16]~63                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[16]~62                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[15]~61                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[15]~60                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[14]~59                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[14]~58                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[13]~57                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[13]~56                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[12]~55                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[12]~54                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[11]~53                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[11]~52                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[10]~51                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[10]~50                                                                                     ; 1       ;
; PWM_Counter:cnt1|clk_counter[9]~49                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[9]~48                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[8]~47                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[8]~46                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[7]~45                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[7]~44                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[6]~43                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[6]~42                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[5]~41                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[5]~40                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[4]~39                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[4]~38                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[3]~37                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[3]~36                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[2]~35                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[2]~34                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[1]~33                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[1]~32                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[0]~31                                                                                      ; 1       ;
; PWM_Counter:cnt1|clk_counter[0]~30                                                                                      ; 1       ;
; PWM_Counter:cnt1|DUTY_count[7]~22                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[6]~21                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[6]~20                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[5]~19                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[5]~18                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[4]~17                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[4]~16                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[3]~15                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[3]~14                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[2]~13                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[2]~12                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[1]~11                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[1]~10                                                                                       ; 1       ;
; PWM_Counter:cnt1|DUTY_count[0]~9                                                                                        ; 1       ;
; PWM_Counter:cnt1|DUTY_count[0]~8                                                                                        ; 1       ;
; PWM_Counter:cnt1|DUTY_count[0]                                                                                          ; 1       ;
; PWM_Counter:cnt1|counter[0]~9                                                                                           ; 1       ;
; PWM_Counter:cnt1|counter[0]~8                                                                                           ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; averager:ave|altshift_taps:data_rtl_0|shift_taps_k6m:auto_generated|altsyncram_me81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 62           ; 8            ; 62           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 496  ; 62                          ; 8                           ; 62                          ; 8                           ; 496                 ; 1    ; None ; M9K_X33_Y18_N0 ; Old data             ; Old data        ; Old data        ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 242 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 12 / 2,597 ( < 1 % )   ;
; C4 interconnects            ; 144 / 46,848 ( < 1 % ) ;
; Direct links                ; 86 / 71,559 ( < 1 % )  ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 216 / 24,624 ( < 1 % ) ;
; R24 interconnects           ; 18 / 2,496 ( < 1 % )   ;
; R4 interconnects            ; 129 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.43) ; Number of LABs  (Total = 21) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 4                            ;
; 15                                          ; 1                            ;
; 16                                          ; 11                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.33) ; Number of LABs  (Total = 21) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 18                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. clear                      ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 22.00) ; Number of LABs  (Total = 21) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.67) ; Number of LABs  (Total = 21) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 0                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.86) ; Number of LABs  (Total = 21) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 5                            ;
; 3                                           ; 4                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
; 24                                          ; 1                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 152       ; 0            ; 152       ; 0            ; 0            ; 152       ; 152       ; 0            ; 152       ; 152       ; 0            ; 0            ; 0            ; 4            ; 113          ; 0            ; 0            ; 113          ; 4            ; 0            ; 96           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 152       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 152          ; 0         ; 152          ; 152          ; 0         ; 0         ; 152          ; 0         ; 0         ; 152          ; 152          ; 152          ; 148          ; 39           ; 152          ; 152          ; 39           ; 148          ; 152          ; 56           ; 152          ; 152          ; 152          ; 152          ; 152          ; 152          ; 0         ; 152          ; 152          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_ASDO          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_NCSO          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SADDR          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2_IN[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0_IN[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0_IN[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1_IN[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1_IN[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_2[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH1[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIOH0[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "Motor_Controller_Test"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'Motor_Controller_Test.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: averager:ave|clk_counter[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: uart:on_chip_uart|uart_transmitter:uatransmit|clock_counter[0] was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node averager:ave|clk_counter[0]
        Info (176357): Destination node averager:ave|clk_counter[1]
        Info (176357): Destination node averager:ave|clk_counter[2]
        Info (176357): Destination node averager:ave|clk_counter[3]
        Info (176357): Destination node averager:ave|clk_counter[4]
        Info (176357): Destination node averager:ave|clk_counter[5]
        Info (176357): Destination node averager:ave|clk_counter[6]
        Info (176357): Destination node averager:ave|clk_counter[7]
        Info (176357): Destination node averager:ave|clk_counter[8]
        Info (176357): Destination node averager:ave|clk_counter[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node rtl~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.30 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169177): 113 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin ADC_SDAT uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin GPIO_2_IN[0] uses I/O standard 3.3-V LVTTL at E15
    Info (169178): Pin GPIO_2_IN[1] uses I/O standard 3.3-V LVTTL at E16
    Info (169178): Pin GPIO_2_IN[2] uses I/O standard 3.3-V LVTTL at M16
    Info (169178): Pin GPIOH0_IN[0] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin GPIOH0_IN[1] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin GPIOH1_IN[0] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin GPIOH1_IN[1] uses I/O standard 3.3-V LVTTL at R9
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin GPIO_2[0] uses I/O standard 3.3-V LVTTL at A14
    Info (169178): Pin GPIO_2[1] uses I/O standard 3.3-V LVTTL at B16
    Info (169178): Pin GPIO_2[2] uses I/O standard 3.3-V LVTTL at C14
    Info (169178): Pin GPIO_2[3] uses I/O standard 3.3-V LVTTL at C16
    Info (169178): Pin GPIO_2[4] uses I/O standard 3.3-V LVTTL at C15
    Info (169178): Pin GPIO_2[5] uses I/O standard 3.3-V LVTTL at D16
    Info (169178): Pin GPIO_2[6] uses I/O standard 3.3-V LVTTL at D15
    Info (169178): Pin GPIO_2[7] uses I/O standard 3.3-V LVTTL at D14
    Info (169178): Pin GPIO_2[8] uses I/O standard 3.3-V LVTTL at F15
    Info (169178): Pin GPIO_2[9] uses I/O standard 3.3-V LVTTL at F16
    Info (169178): Pin GPIO_2[10] uses I/O standard 3.3-V LVTTL at F14
    Info (169178): Pin GPIO_2[11] uses I/O standard 3.3-V LVTTL at G16
    Info (169178): Pin GPIO_2[12] uses I/O standard 3.3-V LVTTL at G15
    Info (169178): Pin GPIOH0[2] uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin GPIOH0[4] uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin GPIOH0[6] uses I/O standard 3.3-V LVTTL at A4
    Info (169178): Pin GPIOH0[7] uses I/O standard 3.3-V LVTTL at B5
    Info (169178): Pin GPIOH0[8] uses I/O standard 3.3-V LVTTL at A5
    Info (169178): Pin GPIOH0[9] uses I/O standard 3.3-V LVTTL at D5
    Info (169178): Pin GPIOH0[10] uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin GPIOH0[11] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin GPIOH0[12] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin GPIOH0[13] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin GPIOH0[14] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin GPIOH0[15] uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin GPIOH0[16] uses I/O standard 3.3-V LVTTL at C8
    Info (169178): Pin GPIOH0[17] uses I/O standard 3.3-V LVTTL at E6
    Info (169178): Pin GPIOH0[18] uses I/O standard 3.3-V LVTTL at E7
    Info (169178): Pin GPIOH0[19] uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin GPIOH0[20] uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin GPIOH0[21] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin GPIOH0[22] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin GPIOH0[23] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin GPIOH0[24] uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin GPIOH0[25] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin GPIOH0[26] uses I/O standard 3.3-V LVTTL at E11
    Info (169178): Pin GPIOH0[27] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin GPIOH0[28] uses I/O standard 3.3-V LVTTL at C11
    Info (169178): Pin GPIOH0[29] uses I/O standard 3.3-V LVTTL at B11
    Info (169178): Pin GPIOH0[30] uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin GPIOH0[31] uses I/O standard 3.3-V LVTTL at D11
    Info (169178): Pin GPIOH0[32] uses I/O standard 3.3-V LVTTL at D12
    Info (169178): Pin GPIOH0[33] uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin GPIOH1[0] uses I/O standard 3.3-V LVTTL at F13
    Info (169178): Pin GPIOH1[1] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin GPIOH1[2] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin GPIOH1[3] uses I/O standard 3.3-V LVTTL at T13
    Info (169178): Pin GPIOH1[4] uses I/O standard 3.3-V LVTTL at R13
    Info (169178): Pin GPIOH1[5] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin GPIOH1[6] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin GPIOH1[7] uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin GPIOH1[8] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin GPIOH1[9] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin GPIOH1[10] uses I/O standard 3.3-V LVTTL at P11
    Info (169178): Pin GPIOH1[11] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin GPIOH1[12] uses I/O standard 3.3-V LVTTL at N12
    Info (169178): Pin GPIOH1[13] uses I/O standard 3.3-V LVTTL at P9
    Info (169178): Pin GPIOH1[14] uses I/O standard 3.3-V LVTTL at N9
    Info (169178): Pin GPIOH1[15] uses I/O standard 3.3-V LVTTL at N11
    Info (169178): Pin GPIOH1[16] uses I/O standard 3.3-V LVTTL at L16
    Info (169178): Pin GPIOH1[17] uses I/O standard 3.3-V LVTTL at K16
    Info (169178): Pin GPIOH1[18] uses I/O standard 3.3-V LVTTL at R16
    Info (169178): Pin GPIOH1[19] uses I/O standard 3.3-V LVTTL at L15
    Info (169178): Pin GPIOH1[20] uses I/O standard 3.3-V LVTTL at P15
    Info (169178): Pin GPIOH1[21] uses I/O standard 3.3-V LVTTL at P16
    Info (169178): Pin GPIOH1[22] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin GPIOH1[23] uses I/O standard 3.3-V LVTTL at N16
    Info (169178): Pin GPIOH1[24] uses I/O standard 3.3-V LVTTL at N15
    Info (169178): Pin GPIOH1[25] uses I/O standard 3.3-V LVTTL at P14
    Info (169178): Pin GPIOH1[26] uses I/O standard 3.3-V LVTTL at L14
    Info (169178): Pin GPIOH1[27] uses I/O standard 3.3-V LVTTL at N14
    Info (169178): Pin GPIOH1[28] uses I/O standard 3.3-V LVTTL at M10
    Info (169178): Pin GPIOH1[29] uses I/O standard 3.3-V LVTTL at L13
    Info (169178): Pin GPIOH1[30] uses I/O standard 3.3-V LVTTL at J16
    Info (169178): Pin GPIOH1[31] uses I/O standard 3.3-V LVTTL at K15
    Info (169178): Pin GPIOH1[32] uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin GPIOH1[33] uses I/O standard 3.3-V LVTTL at J14
    Info (169178): Pin GPIOH0[0] uses I/O standard 3.3-V LVTTL at D3
    Info (169178): Pin GPIOH0[1] uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin GPIOH0[3] uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin GPIOH0[5] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169064): Following 98 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin GPIO_2[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_2[12] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[2] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[4] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[6] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[7] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[8] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[9] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[10] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[11] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[12] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[13] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[14] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[15] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[16] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[17] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[18] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[19] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[20] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[21] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[22] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[23] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[24] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[25] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[26] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[27] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[28] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[29] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[30] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[31] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[32] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[33] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[0] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[1] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[2] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[3] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[4] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[5] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[6] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[7] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[8] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[9] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[10] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[11] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[12] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[13] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[14] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[15] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[16] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[17] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[18] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[19] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[20] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[21] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[22] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[23] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[24] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[25] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[26] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[27] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[28] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[29] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[30] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[31] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[32] has a permanently disabled output enable
    Info (169065): Pin GPIOH1[33] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[0] has a permanently enabled output enable
    Info (169065): Pin GPIOH0[1] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[3] has a permanently disabled output enable
    Info (169065): Pin GPIOH0[5] has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/Cole/Downloads/Mars Rover Decal/FPGA/Motor_controller_test/Motor_Controller_Test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 784 megabytes
    Info: Processing ended: Fri Feb 23 12:09:34 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Cole/Downloads/Mars Rover Decal/FPGA/Motor_controller_test/Motor_Controller_Test.fit.smsg.


