## VHDL语言

- VHDL描述的目的是给出数字电路（Digital Electronics）和系统的模型；
- VHDL语言的基本结构 = 实体 + 结构体1 + ... + 结构体n；

### 1、参数部分：库（Liberary），包集合（Package）

```
# 库
LIBERARY IEEE;
# 定义标准逻辑数据类型
USE IEEE.STD_LOGIC_1164.ALL;
# 调用无符号数、标准逻辑与整数间的算术、比较函数
USE STD_LOGIC_UNSIGNED.ALL;
# 定义标准逻辑的算术运算函数
USESTD_LOGIC_ARITH.ALL
```

### 2、实体（Entity）~~接口~~说明部分：可视

- 功能：规定设计单元的I/O接口和引脚；用于描述外部接口信号；
- 可以表示一个系统，芯片，单元，门电路
- 实体名必须=文件名，!=保留字，符合标识符规范

```
# 全加器的实体说明
Entity full_adder is
port(a, b, sin: IN, BIT;
    s, cout: OUT, BIT);
END full_adder;
```

#### 端口模式

> 用来说明数据、信号通过该端口的方向

- IN：
- OUT：
- BUFFER：
- INOUT：
- LINKAGE：

#### 端口数据类型

- BOOLEAN
- BIT
- BIT_VECTOR
- INTEGER
- STD_LOGIC：~~U、X~~、0、1、Z、~~W~~、L、H、_
- STD_LOGIC_VECTOR

### 3、构造体（Architecture）~~描述~~部分：功能

> 功能：定义设计单元的具体构造和操作（行为）；具体说明系统内部的结构和行为，定义实体功能，规定实体的数据流程，指明实体内部元件的连接关系；

#### 分类

- 行为描述法：用进程语句顺序描述，process
- 数据流描述法：逻辑方程
- 结构描述法：并行，component（模板元件说明）
- 混合描述法

#### 子结构描述

- 多进程描述
- 多模块描述
- 多子程序描述

#### 数据声明

- 数据对象类型 数据名称:数据类型 约束条件:=表达式；

#### 标识符 

- 大小写不敏感

#### 数据对象

|          | CONSTANT（常量）                           | VARIABLE（变量）                             | SIGNAL（信号）                               | FILE（文件） |
| -------- | ------------------------------------------ | -------------------------------------------- | -------------------------------------------- | ------------ |
| 用法     | 固定值（电源、地等）                       | 暂时数据的局部存储（算法描述）               | 代表实际连线                                 |              |
| 作用域   | 全局量                                     | 局部量                                       | 全局量                                       |              |
| 说明场合 | 可用于其他两种场合                         | 只能在process说明区中（begin前）说明，只能用于process中 | 在ARCHITECTURE说明区中申明                   |              |
| 赋值     | `:=`，在程序中不能被赋值，声明的时候初始化 | `:=`，赋值后立即变化为新值，无延迟           | `<=`，先改变驱动值，但不立即更新赋值，有延迟 |              |

> 赋值原则：相同位宽，相同数据类型。

#### 数据类型

- 标量型
- 复合型
- 寻址型
- 文件型

#### 属性

#### 运算符：算数，关系，逻辑

### 4、配置（Configuation）

### 语句

#### 并行语句

> 用于描述模块间的关系；结构体内并行执行；

- 变量赋值：`<=`
- process 进程语句：敏感变量列表
- when-else 并行信号赋值语句
- with-select-when 选择信号赋值语句
- 并行断句
- 块语句
- 元件例化语句
- 生成语句：for方案，if方案

#### 顺序语句：一般用来实现算法；

- 变量赋值：`:=`
- if-then-elseif 语句
- case-when 语句
- loop 语句
- next 语句
- exit 语句
- return 语句
- null 语句
- wait 语句
- 过程调用和断言语句
- report 语句

|          | when-else                                                   | with-select-when          | if-then-else               | case-when                      |
| -------- | ----------------------------------------------------------- | ------------------------- | -------------------------- | ------------------------------ |
| 语句属性 | 只能在 process 外并行执行，是 with-select-when 更一般的形式 | 只能在 process 外并行执行 | 只能在 process 里顺序执行  | 只能在 process 里顺序执行      |
| 优先级   | 有                                                          | 无                        | 有                         | 无                             |
| 选择条件 | 多个信号多种组合，不必互斥                                  | 一个信号的不同值，互斥    | 多个信号多种组合，不必互斥 | 一个信号的不同值，互斥         |
| 用途     | 优先编码器，地址译码器                                      | 编码，译码，多路选择器    | 优先编码器，地址译码器     | 编码，译码，多路选择器，状态机 |

### 用VHDL设计基本的逻辑电路

- 组合逻辑电路
- - 门电路
- - 编码器（Encoder）
- - 译码器（Decoder）n:1
- - 多路选择器（Multiplexer）
- - 加法器
- 时序逻辑电路
- - 触发器（Flip Flop）
- - 寄存器和移位寄存器
- - 计数器（Counter）

### 部件定义（Component）和部件映像（Port Map）
## 综合（logic synthesis）
> 定义：用HDL进行电路的高级抽象（通常是数字电路寄存器传输级的数据、行为）描述数字电路的逻辑功能，经过布尔函数化简、优化后，转换到的逻辑门级别的实际电路连线网表的过程。简单来说，综合就是把Verilog/HDL语言/原理图转换为综合网表的过程。
## 参考文献
1. [VHDL 语法总结](https://allansheng.wordpress.com/2018/07/11/vhdl-%E8%AF%AD%E6%B3%95%E6%80%BB%E7%BB%93/)
2. [VHDL 语言的常用语法 ](http://www.go-gddq.com/down/2011-07/11071222382580.pdf)
3. [从Verilog到VHDL：基本语法](https://www.cnblogs.com/ifys/archive/2010/09/10/1860615.html)
4. [vhdl入门(一)-vhdl的代码结构](https://blog.csdn.net/weixin_38071135/article/details/82357023)
5. [Verilog/VHDL语法学习是掌握基本代码设计的技能以及经验总结](http://m.elecfans.com/article/605163.html)
6. [逻辑综合 - 中文维基百科](https://wikipedia.tk.gugeeseo.com/zh-hans/%E9%80%BB%E8%BE%91%E7%BB%BC%E5%90%88)
7. [介绍FPGA的综合](https://blog.csdn.net/jeakon/article/details/9493835)
8. [fpga开发的疑问？（关于高层次综合）](https://www.zhihu.com/question/24898211/answer/29791473)
9. [VHDL中信号与变量的区别及赋值的讨论](https://blog.csdn.net/oier_xcj/article/details/78244474)
## FPGA相关术语

| 逻辑电路 | 组合（逻辑）电路                                             | 时序（逻辑）电路                                             |
| -------- | ------------------------------------------------------------ | ------------------------------------------------------------ |
| 决定因素 | 当前输入                                                     | 当前输入和原状态，由边沿信号切换                             |
| 分析方法 | 根据逻辑电路图，写出各输出端的逻辑表达式；化简与变换；列真值表；逻辑功能评述。 | 驱动方程：按组合逻辑电路的分析方法，写出触发器输入的逻辑关系；状态方程：按触发器的特性表或特性方程分析输入与触发器的输出（触发器的状态）的逻辑关系；输出方程：按组合逻辑电路的分析方法，将触发器输出（触发器的状态）与时序逻辑电路输出间的组合逻辑关系表示出来； |

- 二者最本质的区别是时序电路有记忆功能；

![时序逻辑电路](https://wikipedia.tk.gugeeseo.com/baike-File:Sxdl.jpg)
### 时序图

## 参考文献
1. [时序逻辑电路--中文维基百科](https://wikipedia.tk.gugeeseo.com/baike-%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF)
