<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<ipxact:component xmlns:altera="http://www.altera.com/XMLSchema/IPXact2014/extensions" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014">
    <ipxact:vendor>HLS</ipxact:vendor>
    <ipxact:library>stencil_2d</ipxact:library>
    <ipxact:name>stencil_2d</ipxact:name>
    <ipxact:version>1.0</ipxact:version>
    <ipxact:busInterfaces>
        <ipxact:busInterface>
            <ipxact:name>clock</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="clock" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>clk</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>clock</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="clockRate" type="longint">
                    <ipxact:name>clockRate</ipxact:name>
                    <ipxact:displayName>Clock rate</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="externallyDriven" type="bit">
                    <ipxact:name>externallyDriven</ipxact:name>
                    <ipxact:displayName>Externally driven</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="ptfSchematicName" type="string">
                    <ipxact:name>ptfSchematicName</ipxact:name>
                    <ipxact:displayName>PTF schematic name</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$clock</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>reset</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="reset" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>reset_n</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>resetn</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>Associated clock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="synchronousEdges" type="string">
                    <ipxact:name>synchronousEdges</ipxact:name>
                    <ipxact:displayName>Synchronous edges</ipxact:displayName>
                    <ipxact:value>DEASSERT</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$reset</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>call</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>valid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>start</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>stall</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>busy</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$call</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>return</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>valid</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>done</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>stall</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>stall</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$return</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>returndata</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>returndata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>$returndata</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>orig</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>orig</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>orig</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>sol</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>sol</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>sol</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>filter</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="conduit" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>data</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>filter</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>associatedClock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>associatedReset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
            <ipxact:vendorExtensions>
                <altera:altera_assignments>
                    <ipxact:parameters>
                        <ipxact:parameter parameterId="hls.cosim.name" type="string">
                            <ipxact:name>hls.cosim.name</ipxact:name>
                            <ipxact:value>filter</ipxact:value>
                        </ipxact:parameter>
                    </ipxact:parameters>
                </altera:altera_assignments>
            </ipxact:vendorExtensions>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>avmm_0_rw</ipxact:name>
            <ipxact:busType vendor="intel" library="intel" name="avalon" version="21.4"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="intel" library="intel" name="avalon" version="21.4"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>address</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_address</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>byteenable</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_byteenable</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>read</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_read</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>readdata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_readdata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>write</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_write</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>writedata</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>avmm_0_rw_writedata</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:master/>
            <ipxact:parameters>
                <ipxact:parameter parameterId="adaptsTo" type="string">
                    <ipxact:name>adaptsTo</ipxact:name>
                    <ipxact:displayName>Adapts to</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="addressGroup" type="int">
                    <ipxact:name>addressGroup</ipxact:name>
                    <ipxact:displayName>Address group</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="addressUnits" type="string">
                    <ipxact:name>addressUnits</ipxact:name>
                    <ipxact:displayName>Address units</ipxact:displayName>
                    <ipxact:value>SYMBOLS</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="alwaysBurstMaxBurst" type="bit">
                    <ipxact:name>alwaysBurstMaxBurst</ipxact:name>
                    <ipxact:displayName>Always burst maximum burst</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedClock" type="string">
                    <ipxact:name>associatedClock</ipxact:name>
                    <ipxact:displayName>Associated clock</ipxact:displayName>
                    <ipxact:value>clock</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="associatedReset" type="string">
                    <ipxact:name>associatedReset</ipxact:name>
                    <ipxact:displayName>Associated reset</ipxact:displayName>
                    <ipxact:value>reset</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="bitsPerSymbol" type="int">
                    <ipxact:name>bitsPerSymbol</ipxact:name>
                    <ipxact:displayName>Bits per symbol</ipxact:displayName>
                    <ipxact:value>8</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="burstOnBurstBoundariesOnly" type="bit">
                    <ipxact:name>burstOnBurstBoundariesOnly</ipxact:name>
                    <ipxact:displayName>Burst on burst boundaries only</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="burstcountUnits" type="string">
                    <ipxact:name>burstcountUnits</ipxact:name>
                    <ipxact:displayName>Burstcount units</ipxact:displayName>
                    <ipxact:value>WORDS</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="constantBurstBehavior" type="bit">
                    <ipxact:name>constantBurstBehavior</ipxact:name>
                    <ipxact:displayName>Constant burst behavior</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="dBSBigEndian" type="bit">
                    <ipxact:name>dBSBigEndian</ipxact:name>
                    <ipxact:displayName>dBS big endian</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="doStreamReads" type="bit">
                    <ipxact:name>doStreamReads</ipxact:name>
                    <ipxact:displayName>Use flow control for read transfers</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="doStreamWrites" type="bit">
                    <ipxact:name>doStreamWrites</ipxact:name>
                    <ipxact:displayName>Use flow control for write transfers</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="holdTime" type="int">
                    <ipxact:name>holdTime</ipxact:name>
                    <ipxact:displayName>Hold</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="interleaveBursts" type="bit">
                    <ipxact:name>interleaveBursts</ipxact:name>
                    <ipxact:displayName>Interleave bursts</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="isAsynchronous" type="bit">
                    <ipxact:name>isAsynchronous</ipxact:name>
                    <ipxact:displayName>Is asynchronous</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="isBigEndian" type="bit">
                    <ipxact:name>isBigEndian</ipxact:name>
                    <ipxact:displayName>Is big endian</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="isReadable" type="bit">
                    <ipxact:name>isReadable</ipxact:name>
                    <ipxact:displayName>Is readable</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="isWriteable" type="bit">
                    <ipxact:name>isWriteable</ipxact:name>
                    <ipxact:displayName>Is writeable</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="linewrapBursts" type="bit">
                    <ipxact:name>linewrapBursts</ipxact:name>
                    <ipxact:displayName>Linewrap bursts</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="maxAddressWidth" type="int">
                    <ipxact:name>maxAddressWidth</ipxact:name>
                    <ipxact:displayName>Maximum address width</ipxact:displayName>
                    <ipxact:value>32</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="maximumPendingReadTransactions" type="int">
                    <ipxact:name>maximumPendingReadTransactions</ipxact:name>
                    <ipxact:displayName>Maximum pending read transactions</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="maximumPendingWriteTransactions" type="int">
                    <ipxact:name>maximumPendingWriteTransactions</ipxact:name>
                    <ipxact:displayName>Maximum pending write transactions</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="minimumReadLatency" type="int">
                    <ipxact:name>minimumReadLatency</ipxact:name>
                    <ipxact:displayName>minimumReadLatency</ipxact:displayName>
                    <ipxact:value>1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="minimumResponseLatency" type="int">
                    <ipxact:name>minimumResponseLatency</ipxact:name>
                    <ipxact:displayName>Minimum response latency</ipxact:displayName>
                    <ipxact:value>1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="prSafe" type="bit">
                    <ipxact:name>prSafe</ipxact:name>
                    <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="readLatency" type="int">
                    <ipxact:name>readLatency</ipxact:name>
                    <ipxact:displayName>Read latency</ipxact:displayName>
                    <ipxact:value>1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="readWaitTime" type="int">
                    <ipxact:name>readWaitTime</ipxact:name>
                    <ipxact:displayName>Read wait</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="registerIncomingSignals" type="bit">
                    <ipxact:name>registerIncomingSignals</ipxact:name>
                    <ipxact:displayName>Register incoming signals</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="registerOutgoingSignals" type="bit">
                    <ipxact:name>registerOutgoingSignals</ipxact:name>
                    <ipxact:displayName>Register outgoing signals</ipxact:displayName>
                    <ipxact:value>false</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="setupTime" type="int">
                    <ipxact:name>setupTime</ipxact:name>
                    <ipxact:displayName>Setup</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="timingUnits" type="string">
                    <ipxact:name>timingUnits</ipxact:name>
                    <ipxact:displayName>Timing units</ipxact:displayName>
                    <ipxact:value>Cycles</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="waitrequestAllowance" type="int">
                    <ipxact:name>waitrequestAllowance</ipxact:name>
                    <ipxact:displayName>Waitrequest allowance</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="writeWaitTime" type="int">
                    <ipxact:name>writeWaitTime</ipxact:name>
                    <ipxact:displayName>Write wait</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </ipxact:busInterface>
    </ipxact:busInterfaces>
    <ipxact:model>
        <ipxact:views>
            <ipxact:view>
                <ipxact:name>QUARTUS_SYNTH</ipxact:name>
                <ipxact:envIdentifier>:quartus.altera.com:</ipxact:envIdentifier>
                <ipxact:componentInstantiationRef>QUARTUS_SYNTH</ipxact:componentInstantiationRef>
            </ipxact:view>
        </ipxact:views>
        <ipxact:instantiations>
            <ipxact:componentInstantiation>
                <ipxact:name>QUARTUS_SYNTH</ipxact:name>
                <ipxact:moduleName>stencil_2d</ipxact:moduleName>
                <ipxact:fileSetRef>
                    <ipxact:localName>QUARTUS_SYNTH</ipxact:localName>
                </ipxact:fileSetRef>
            </ipxact:componentInstantiation>
        </ipxact:instantiations>
        <ipxact:ports>
            <ipxact:port>
                <ipxact:name>clock</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>resetn</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>start</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>busy</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>done</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>stall</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>returndata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>31</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>orig</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>sol</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>filter</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_address</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_byteenable</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>7</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_read</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_readdata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_write</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>avmm_0_rw_writedata</ipxact:name>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>63</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                    <ipxact:wireTypeDefs>
                        <ipxact:wireTypeDef>
                            <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
                            <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
                        </ipxact:wireTypeDef>
                    </ipxact:wireTypeDefs>
                </ipxact:wire>
            </ipxact:port>
        </ipxact:ports>
    </ipxact:model>
    <ipxact:fileSets>
        <ipxact:fileSet>
            <ipxact:name>QUARTUS_SYNTH</ipxact:name>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/dspba_library_ver.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ecc_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_data_fifo.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_fifo.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_altera_syncram_wrapped.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_scfifo_wrapped.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ecc_decoder.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ecc_encoder.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ll_fifo.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ll_ram_fifo.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_valid_fifo_counter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_dspba_valid_fifo_counter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_staging_reg.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_mid_speed_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_latency_one_ram_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_latency_zero_ram_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_fifo_zero_width.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_high_speed_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_low_latency_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_zero_latency_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_fanout_pipeline.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_std_synchronizer_nocut.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_tessellated_incr_decr_threshold.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_tessellated_incr_lookahead.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_reset_handler.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_lfsr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_mlab_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_parameter_assert.svh</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_pop.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_push.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_token_fifo_counter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_pipeline.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_dspba_buffer.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_enable_sink.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_memory_depth_quantization_pkg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_iord.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_iord_stall_latency.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_iord_stall_valid.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_shift_register_no_reset.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ffwdsrc.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_full_detector.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_tessellated_incr_decr_decr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ffwddst.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_iowr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_iowr_stall_latency.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_iowr_stall_valid.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_top.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_permute_address.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_pipelined.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_enabled.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_basic_coalescer.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_simple.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_streaming.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_burst_host.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_bursting_load_stores.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_non_aligned_write.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_read_cache.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_atomic.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_prefetch_block.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_wide_wrapper.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_streaming_prefetch.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_aligned_burst_coalesced_lsu.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_toggle_detect.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_debug_mem.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_burst_coalesced_pipelined_write.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/lsu_burst_coalesced_pipelined_read.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_fifo_stall_valid_lookahead.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_global_load_store.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_burst_coalescer.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_coalescer_dynamic_timeout.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_data_aligner.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_read_cache.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_read_data_alignment.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_unaligned_controller.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_word_coalescer.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_write_data_alignment.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_lsu_write_kernel_downstream.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_loop_profiler.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/hld_sim_latency_tracker.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_loop_limiter.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_reset_wire.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_function_wrapper.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_function.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B0_runOnce.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B0_runOnce_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_token_i1_wt_limpop_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_token_i1_wt_limpop_0_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_token_i1_wt_limpush_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_token_i1_wt_limpush_1_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B0_runOnce_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B0_runOnce_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B0_runOnce_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B1_start.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B1_start_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_ffwd_source_p10240000nnamed_3_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_ffwd_source_p10240000nnamed_4_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_ffwd_source_p10240000nnamed_5_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_throttle_i1_throttle_pop_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_throttle_i1_throttle_pop_1_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B1_start_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_iord_bl_call_unnamed_stencil_2d2_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_s_c0_in_wt_entry_s_c0_enter19_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0000_c0_exit_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_logic_s_c0_in_wt_entry_s_c0_enter19_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going35_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notexitcond36_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B1_start_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B1_start_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B2_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi1_pop14_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi1_pop14_3_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_s_c0_in_for_cond1_prehe0000ter15520_stencil_2d1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0000_exit157_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0000il_2d1_full_detector.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0000tencil_2d1_data_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_logic_s_c0_in_for_cond10000ter15520_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going31_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_r_026_pop13_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i6_fpga_indvars_iv9_pop12_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notexitcond32_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_r_026_push13_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i6_fpga_indvars_iv9_push12_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B2_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B2_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B2_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B3.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B3_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_iowr_bl_return_unnamed_stencil_2d6_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_ffwd_dest_i32_add2117_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_token_i1_throttle_push_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_token_i1_throttle_push_2_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B3_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B3_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B4.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B4_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi_pop17_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi_pop17_3_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_s_c0_in_for_cond5_prehe0000ter16021_stencil_2d1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0000_exit167_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0001il_2d1_full_detector.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0001tencil_2d1_data_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_logic_s_c0_in_for_cond50000ter16021_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going26_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_exitcond1147_pop20_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi1_pop1453_pop22_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_notcmp2950_pop21_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_c_025_pop16_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_mul2544_pop19_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_r_026_pop1341_pop18_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i6_fpga_indvars_iv6_pop15_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_exitcond1147_push20_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi1_pop1453_push22_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notcmp2950_push21_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notexitcond27_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_c_025_push16_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_mul2544_push19_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_r_026_pop1341_push18_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i6_fpga_indvars_iv6_push15_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B4_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B4_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B4_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B5.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B5_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi1_push14_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi1_push14_0_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B5_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B5_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B6.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B6_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_s_c0_in_for_cond9_prehe0000ter17922_stencil_2d1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0000_exit200_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0002il_2d1_full_detector.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0002tencil_2d1_data_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_logic_s_c0_in_for_cond90000ter17922_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going21_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_exitcond1148_pop27_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_exitcond856_pop30_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi1_pop1454_pop29_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi_pop1762_pop33_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_notcmp2458_pop31_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_notcmp2951_pop28_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_c_025_pop1660_pop32_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_k1_024_pop24_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_mul2545_pop26_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_r_026_pop1342_pop25_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i3_fpga_indvars_iv3_pop23_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_exitcond1148_push27_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_exitcond856_push30_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi1_pop1454_push29_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi_pop1762_push33_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notcmp2458_push31_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notcmp2951_push28_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notexitcond22_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_c_025_pop1660_push32_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_k1_024_push24_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_mul2545_push26_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_r_026_pop1342_push25_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i3_fpga_indvars_iv3_push23_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B6_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B6_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B6_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B7.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B7_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_ffwd_dest_p1024i32_sol2815_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_mem_memdep_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi_push17_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi_push17_5_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B7_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B7_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B8.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B8_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B8_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B8_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B9.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B9_stall_region.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_mem_unnamed_7_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_readdata_reg_unnamed_7_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_mem_unnamed_8_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_readdata_reg_unnamed_8_stencil_2d1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_s_c0_in_for_body12_s_c0_enter23023_stencil_2d1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0000_exit274_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0003il_2d1_full_detector.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c0_out0003tencil_2d1_data_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_logic_s_c0_in_for_body10000ter23023_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_ffwd_dest_p1024i32_filter2916_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_ffwd_dest_p1024i32_orig2714_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_exitcond1149_pop41_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_exitcond567_pop51_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_exitcond857_pop44_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_forked3764_pop48_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi1_pop1455_pop43_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_memdep_phi_pop1763_pop47_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_notcmp1968_pop52_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_notcmp2459_pop45_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i1_notcmp2952_pop42_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i2_cleanups_pop38_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i2_initerations_pop37_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_add1666_pop50_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_c_025_pop1661_pop46_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_k2_022_pop35_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_mul13_add1365_pop49_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_mul2546_pop40_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i32_r_026_pop1343_pop39_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_i3_fpga_indvars_iv_pop34_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_exitcond1149_push41_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_exitcond567_push51_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_exitcond857_push44_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_forked3764_push48_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_lastiniteration_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi1_pop1455_push43_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_memdep_phi_pop1763_push47_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notcmp1968_push52_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notcmp2459_push45_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notcmp2952_push42_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i1_notexitcond_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i2_cleanups_push38_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i2_initerations_push37_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_add1666_push50_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_c_025_pop1661_push46_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_k2_022_push35_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_mul13_add1365_push49_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_mul2546_push40_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_r_026_pop1343_push39_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i3_fpga_indvars_iv_push34_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_s_c1_in_for_body12_s_c1_enter_stencil_2d6.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_sfc_exit_s_c1_out0000_c1_exit_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_sfc_logic_s_c1_in_for_body12_s_c1_enter_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_ffwd_source_i32_unnamed_9_stencil_2d0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pop_coalesce_i32_temp_321_pop36_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_push_i32_temp_321_push36_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B9_merge_reg.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B9_branch.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_B9_merge.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going21_2_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going21_2_valid_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going26_2_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going26_2_valid_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going31_2_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going31_2_valid_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going35_1_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going35_1_valid_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going_8_sr.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_i_llvm_fpga_pipeline_keep_going_8_valid_fifo.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_loop_limiter_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_loop_limiter_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_loop_limiter_2.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_loop_limiter_3.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B2_sr_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B3_sr_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B4_sr_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B5_sr_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B6_sr_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B7_sr_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B8_sr_0.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_bb_B9_sr_1.sv</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_avm_to_ic.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ic_host_endpoint.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_arb_intf.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ic_intf.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ic_agent_endpoint.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ic_agent_rrp.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ic_agent_wrp.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_arb2.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/acl_ic_to_avm.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>stencil_2d_internal_10/synth/stencil_2d_internal.v</ipxact:name>
                <ipxact:fileType>systemVerilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>synth/stencil_2d.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:isIncludeFile>false</ipxact:isIncludeFile>
                <ipxact:vendorExtensions>
                    <altera:altera_hdl_compilation_library>stencil_2d</altera:altera_hdl_compilation_library>
                </ipxact:vendorExtensions>
            </ipxact:file>
        </ipxact:fileSet>
    </ipxact:fileSets>
    <ipxact:vendorExtensions>
        <altera:entity_info>
            <ipxact:vendor>HLS</ipxact:vendor>
            <ipxact:library>stencil_2d</ipxact:library>
            <ipxact:name>stencil_2d</ipxact:name>
            <ipxact:version>1.0</ipxact:version>
        </altera:entity_info>
        <altera:altera_module_parameters>
            <ipxact:parameters>
                <ipxact:parameter parameterId="AUTO_GENERATION_ID" type="longint">
                    <ipxact:name>AUTO_GENERATION_ID</ipxact:name>
                    <ipxact:displayName>Auto GENERATION_ID</ipxact:displayName>
                    <ipxact:value>0</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_UNIQUE_ID" type="string">
                    <ipxact:name>AUTO_UNIQUE_ID</ipxact:name>
                    <ipxact:displayName>Auto UNIQUE_ID</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE_FAMILY" type="string">
                    <ipxact:name>AUTO_DEVICE_FAMILY</ipxact:name>
                    <ipxact:displayName>Auto DEVICE_FAMILY</ipxact:displayName>
                    <ipxact:value>Arria 10</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE" type="string">
                    <ipxact:name>AUTO_DEVICE</ipxact:name>
                    <ipxact:displayName>Auto DEVICE</ipxact:displayName>
                    <ipxact:value>10AX115U1F45I1SG</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_DEVICE_SPEEDGRADE" type="string">
                    <ipxact:name>AUTO_DEVICE_SPEEDGRADE</ipxact:name>
                    <ipxact:displayName>Auto DEVICE_SPEEDGRADE</ipxact:displayName>
                    <ipxact:value>1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_CLOCK_CLOCK_RATE" type="longint">
                    <ipxact:name>AUTO_CLOCK_CLOCK_RATE</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_RATE</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_CLOCK_CLOCK_DOMAIN" type="longint">
                    <ipxact:name>AUTO_CLOCK_CLOCK_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto CLOCK_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_CLOCK_RESET_DOMAIN" type="longint">
                    <ipxact:name>AUTO_CLOCK_RESET_DOMAIN</ipxact:name>
                    <ipxact:displayName>Auto RESET_DOMAIN</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_AVMM_0_RW_ADDRESS_MAP" type="string">
                    <ipxact:name>AUTO_AVMM_0_RW_ADDRESS_MAP</ipxact:name>
                    <ipxact:displayName>Auto ADDRESS_MAP</ipxact:displayName>
                    <ipxact:value></ipxact:value>
                </ipxact:parameter>
                <ipxact:parameter parameterId="AUTO_AVMM_0_RW_ADDRESS_WIDTH" type="string">
                    <ipxact:name>AUTO_AVMM_0_RW_ADDRESS_WIDTH</ipxact:name>
                    <ipxact:displayName>Auto ADDRESS_WIDTH</ipxact:displayName>
                    <ipxact:value>-1</ipxact:value>
                </ipxact:parameter>
            </ipxact:parameters>
        </altera:altera_module_parameters>
    </ipxact:vendorExtensions>
</ipxact:component>
