<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:08:14.814</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7002104</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 기판, 그의 구동 방법 및 표시 장치</inventionTitle><inventionTitleEng>DISPLAY SUBSTRATE AND DRIVING METHOD THEREFOR, AND DISPLAY APPARATUS</inventionTitleEng><openDate>2024.08.05</openDate><openNumber>10-2024-0118736</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.01.18</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명에 의해 제공되는 표시 기판, 그의 구동 방법 및 표시 장치는 표시 영역 및 상기 표시 영역의 적어도 일측에 위치하는 프레임 영역을 포함하는 베이스 기판； 상기 표시 영역에 어레이 형태로 배열되는 복수의 픽셀 아일랜드; 상기 표시 영역에서 열 방향을 따라 연장되어 행 방향을 따라 배열되고, 서브픽셀들과 전기적으로 연결되는 복수의 데이터 라인；상기 프레임 영역에 위치하고 상기 데이터 라인을 통해 서브픽셀 열에 전기적으로 연결되는 복수의 연산 증폭기；및 상기 프레임 영역에 위치하는 복수의 다중화 회로를 포함하고, 상기 픽셀 아일랜드 각각에는 어레이 형태로 배열되는 복수의 서브픽셀이 구비되고, 상기 다중화 회로 각각은 적어도 두 개의 상기 연산 증폭기에 연결되고, 다중화 회로 각각을 통해 상기 데이터 라인과 전기적으로 연결되는 상기 서브픽셀은 적어도 2열에 위치한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.06.01</internationOpenDate><internationOpenNumber>WO2023092539</internationOpenNumber><internationalApplicationDate>2021.11.29</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/133903</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 기판으로서,표시 영역 및 상기 표시 영역의 적어도 일측에 위치하는 프레임 영역을 포함하는 베이스 기판；상기 표시 영역에 어레이 형태로 배열되는 복수의 픽셀 아일랜드; 상기 표시 영역에서 열 방향을 따라 연장되어 행 방향을 따라 배열되고, 서브픽셀들과 전기적으로 연결되는 복수의 데이터 라인；상기 프레임 영역에 위치하고 상기 데이터 라인을 통해 서브픽셀 열에 전기적으로 연결되는 복수의 연산 증폭기；및 상기 프레임 영역에 위치하는 복수의 다중화 회로를 포함하고,상기 픽셀 아일랜드 각각에는 어레이 형태로 배열되는 복수의 서브픽셀이 구비되고,상기 다중화 회로 각각은 적어도 두 개의 상기 연산 증폭기에 연결되고, 다중화 회로 각각을 통해 상기 데이터 라인과 전기적으로 연결되는 상기 서브픽셀은 적어도 2열에 위치하는 표시 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 행 방향으로 상기 픽셀 아일랜드의 적어도 두 개의 인접한 열마다 파티션이 형성되고,상기 다중화 회로는 제1 서브 다중화 회로를 포함하고, 각각의 상기 제1 서브 다중화 회로와 전기적으로 연결되는 상기 서브픽셀은 적어도 두 개의 상기 파티션에 위치하는표시 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,각각의 상기 제1 서브 다중화 회로는 두 개의 상기 연산 증폭기와 상기 두 개의 상기 연산 증폭기에 전기적으로 연결되는 상기 데이터 라인 사이에 연결되고， 각각의 상기 제1 서브 다중화 회로에 전기적으로 연결되는 상기 서브픽셀은 두 개의 상기 파티션에 위치하는 표시 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 행 방향으로 2n개의 상기 파티션이 구비되며, 여기서, n은 양의 정수이고；연속적으로 배열된 1번째부터 n번째까지의 상기 파티션은 시선 영역이고, 연속적으로 배열된 (n+1)번째부터 2n번째까지의 상기 파티션은 비시선 영역이고,각각의 상기 제1 서브 다중화 회로에 전기적으로 연결되는 상기 서브픽셀은 m번째 및 （m+n）번째 상기 파티션에 위치하며, 여기서, m은 1 이상 n 이하의 정수인 표시 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,각각의 상기 파티션은 i개의 열의 상기 픽셀 아일랜드를 포함하며, 여기서, i는 2이상의 정수이고；각각의 상기 제1 서브 다중화 회로에 전기적으로 연결되는 상기 서브픽셀은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드 및 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드에 위치하고， 여기서, j는 1이상 i이하의 정수인 표시 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,각각의 상기 픽셀 아일랜드는 단일 행으로 배열된 k개의 상기 서브픽셀을 가지며, 여기서, k는 짝수이고,각각의 상기 제1 서브 다중화 회로에 전기적으로 연결되는 상기 서브픽셀은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 중 적어도 일부이고, 및 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 중 적어도 일부이고, 여기서, h는 1이사 k이하의 정수인 표시 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 데이터 라인은 상기 연산 증폭기 중 하나와 상기 서브픽셀 열 중 하나 사이에 연결되는 표시 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,각각의 상기 제1 서브 다중화 회로에 전기적으로 연결되는 상기 서브픽셀은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀이며, 및 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀인 표시 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 다중화 회로는 제2 서브 다중화 회로를 더 포함하고,각각의 상기 제2 서브 다중화 회로는 상기 픽셀 아일랜드의 동일한 열에 있는 두 개의 상기 서브픽셀과 상기 두 개의 상기 서브픽셀 열에 대응하는 두 개의 상기 제1 서브 다중화 회로 사이에 연결되는 표시 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,k는 4의 배수이고, h는 1 이상 k/4 이하의 정수이고, 또한 (1+k/4) 이상 (k-4)이하의 정수이고,각각의 상기 제2 서브 다중화 회로는 동일 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 및 （h+k/4）번째 열의 상기 서브픽셀에 각각 전기적으로 연결되는 표시 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 및 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀을 연결하는 상기 제1 서브 다중화 회로는 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터를 포함하고,m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀 및 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀을 연결하는 상기 제1 서브 다중화 회로는 제4 트랜지스터, 제5 트랜지스터 및 제6 트랜지스터를 포함하고,m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 및 （h+k/4）번째 열의 상기 서브픽셀을 연결하는 상기 제2 서브 다중화 회로는 제7 트랜지스터, 제8 트랜지스터 및 제9 트랜지스터를 포함하고,（m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 및 （h+k/4）번째 열의 상기 서브픽셀을 연결하는 상기 제2 서브 다중화 회로는 제10 트랜지스터, 제11 트랜지스터 및 제12 트랜지스터를 포함하고, 상기 제1 트랜지스터의 게이트 전극은 제1 제어 신호 단자에 전기적으로 연결되고, 상기 제1 트랜지스터의 제1 전극은（m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고, 상기 제1 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고,상기 제2 트랜지스터의 게이트 전극은 제2 제어 신호 단자에 전기적으로 연결되고, 상기 제2 트랜지스터의 제1 전극은 상기 제1 트랜지스터의 제2 전극에 전기적으로 연결되고, 상기 제2 트랜지스터의 제2 전극은 상기 제7 트랜지스터의 제1 전극에 전기적으로 연결되고,상기 제3 트랜지스터의 게이트 전극은 제3 제어 신호 단자에 전기적으로 연결되고, 상기 제3 트랜지스터의 제1 전극은 상기 제1 트랜지스터의 제1 전극에 전기적으로 연결되고, 상기 제3 트랜지스터의 제2 전극은 상기 제10 트랜지스터의 제1 전극에 전기적으로 연결되고,상기 제4 트랜지스터의 게이트 전극은 제4 제어 신호 단자에 전기적으로 연결되고, 상기 제1 트랜지스터의 제1 전극은 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고, 상기 제1 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고,상기 제5 트랜지스터의 게이트 전극은 제5 제어 신호 단자에 전기적으로 연결되고, 상기 제5 트랜지스터의 제1 전극은 상기 제4 트랜지스터의 제2 전극에 전기적으로 연결되고, 상기 제5 트랜지스터의 제2 전극은 상기 제8 트랜지스터의 제1 전극에 전기적으로 연결되고,상기 제6 트랜지스터의 게이트 전극은 제6 제어 신호 단자에 전기적으로 연결되고, 상기 제6 트랜지스터의 제1 전극은 상기 제11 트랜지스터의 제2 전극에 전기적으로 연결되고, 상기 제6 트랜지스터의 제2 전극은 상기 제4 트랜지스터의 제1 전극에 전기적으로 연결되고,상기 제7 트랜지스터의 게이트 전극은 제7 제어 신호 단자에 전기적으로 연결되고, 상기 제7 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제8 트랜지스터의 게이트 전극은 제8 제어 신호 단자에 전기적으로 연결되고, 상기 제8 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제9 트랜지스터의 게이트 전극은 제9 제어 신호 단자에 전기적으로 연결되고, 상기 제9 트랜지스터의 제1 전극은 상기 제4 트랜지스터의 제2 전극에 전기적으로 연결되고, 제9 트랜지스터의 제2 전극은 상기 제2 트랜지스터의 제2 전극에 전기적으로 연결되고,상기 제10 트랜지스터의 게이트 전극은 제10 제어 신호 단자에 전기적으로 연결되고, 상기 제10 트랜지스터의 제2 전극은（m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제11 트랜지스터의 게이트 전극은 제11 제어 신호 단자에 전기적으로 연결되고, 상기 제11 트랜지스터의 제2 전극은 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제12 트랜지스터의 게이트 전극은 제12 제어 신호 단자에 전기적으로 연결되고, 상기 제12 트랜지스터의 제1 전극은 상기 제6 트랜지스터의 제2 전극에 전기적으로 연결되고, 제12 트랜지스터의 제2 전극은 상기 제3 트랜지스터의 제2 전극에 전기적으로 연결되는 표시 기판.</claim></claimInfo><claimInfo><claim>12. 제6항에 있어서,두 개의 상기 데이터 라인이 하나의 상기 연산 증폭기와 하나의 상기 서브픽셀 열 사이에 연결되고, 두 개의 상기 데이터 라인 중 하나는 한 열의 홀수 행에 있는 상기 서브픽셀을 연결하고, 다른 하나는 한 열의 짝수 행에 있는 서브픽셀을 연결하는 표시 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,각각의 상기 제1 서브 다중화 회로에 전기적으로 연결되는 상기 서브픽셀은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 짝수 행에 있는 상기 서브픽셀, 및 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 짝수 행에 있는 상기 서브픽셀인 표시 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 서브 다중화 회로는 제13 트랜지스터 및 제14 트랜지스터를 포함하고, 상기 제13 트랜지스터의 게이트 전극은 제13 제어 신호 단자에 전기적으로 연결되고, 상기 제13 트랜지스터의 제1 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고, 상기 제13 트랜지스터의 제2 전극은 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 짝수 행에 있는 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제14 트랜지스터의 게이트 전극은 제14 제어 신호 단자에 전기적으로 연결되고, 상기 제14 트랜지스터의 제1 전극은（m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고, 상기 제14 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 짝수 행에 있는 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되는 표시 기판.</claim></claimInfo><claimInfo><claim>15. 제12항 내지 제14항 중 어느 한 항에 있어서,상기 프레임 영역에 위치하는 복수의 게이팅 회로가 더포함되고,각각의 상기 게이팅 회로는 하나의 상기 연산 증폭기와 상기 연산 증폭기에 대응하는 두 개의 상기 데이터 라인 사이에 연결되는 표시 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 게이팅 회로는 제15 트랜지스터 및 제16 트랜지스터를 포함하고, 상기 제15 트랜지스터의 게이트 전극은 제15 제어 신호 단자에 전기적으로 연결되고, 상기 제15 트랜지스터의 제1 전극은 하나의 상기 연산 증폭기에 전기적으로 연결되고, 상기 제15 트랜지스터의 제2 전극은 두 개의 상기 데이터 라인 중 하나에 전기적으로 연결되고；상기 제16 트랜지스터의 게이트 전극은 제16 제어 신호 단자에 전기적으로 연결되고, 상기 제16 트랜지스터의 제1 전극은 하나의 상기 연산 증폭기에 전기적으로 연결되고, 상기 제16 트랜지스터의 제2 전극은 두 개의 상기 데이터 라인 중 다른 하나에 전기적으로 연결되는 표시 기판.</claim></claimInfo><claimInfo><claim>17. 제15항 또는 제16항에 있어서,상기 프레임 영역에 위치하는 소스 드라이버 칩이 더 포함되고, 상기 소스 드라이버 칩은 상기 복수의 게이팅 회로, 상기 복수의 다중화 회로 및 상기 복수의 연산 증폭기를 포함하는 표시 기판.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서,각각의 상기 픽셀 아일랜드는 단일 행으로 배열된 k개의 상기 서브픽셀을 가지며, k는 4의 배수이고；상기 다중화 회로는 제3 서브 다중화 회로를 포함하고, 상기 제3 서브 다중화 회로에 전기적으로 연결되는 상기 서브픽셀은 동일 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 및 （h+k/4）번째 열의 상기 서브픽셀이고, h는 1 이상 k/4 이하의 정수이고, 또한 (1+k/4) 이상 (k-4)이하의 정수인 표시 기판.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 행 방향으로 상기 픽셀 아일랜드의 인접한 i개의 열 마다 하나의 파티션을 형성하고, 상기 행 방향으로 2n개의 상기 파티션이 구비되며, i는 2이상의 정수이고，n은 양의 정수이고,상기 다중화 회로는 제4 서브 다중화 회로를 더 포함하며, 상기 제4 서브 다중화 회로는 m번째 상기 파티션 및 （m+n）번째 상기 파티션에서 동일한 시퀀스의 상기 픽셀 아일랜드의 동일한 시퀀스의 상기 서브픽셀을 연결하고， m은 1 이상 n 이하의 정수인 표시 기판.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 및 （h+k/4）번째 열의 상기 서브픽셀을 연결하는 제3 서브 다중화 회로는 제17 트랜지스터, 제18 트랜지스터, 제19 트랜지스터, 제20 트랜지스터 및 제21트랜지스터를 포함하며, j는 1이상 i이하의 정수이며,（m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 및 （h+k/4）번째 열의 상기 서브픽셀을 연결하는 상기 제3 서브 다중화 회로는 제22 트랜지스터, 제23 트랜지스터, 제24 트랜지스터, 제25 트랜지스터 및 제26 트랜지스터를 포함하고,m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀 및 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀을 연결하는 상기 제4 서브 다중화 회로는 제27 트랜지스터를 포함하고,m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀 및 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀을 연결하는 상기 제4 서브 다중화 회로는 제28 트랜지스터를 포함하고, 상기 제17 트랜지스터의 게이트 전극은 제17 제어 신호 단자에 전기적으로 연결되고, 상기 제17 트랜지스터의 제1 전극은 상기 제18 트랜지스터의 제2 전극에 전기적으로 연결되고, 상기 제17 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제18 트랜지스터의 게이트 전극은 제18 제어 신호 단자에 전기적으로 연결되고, 상기 제18 트랜지스터의 제1 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고,상기 제19 트랜지스터의 게이트 전극은 제19 제어 신호 단자에 전기적으로 연결되고, 상기 제19 트랜지스터의 제1 전극은 상기 제20 트랜지스터의 제2 전극에 전기적으로 연결되고, 상기 제19 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제20 트랜지스터의 게이트 전극은 제20 제어 신호 단자에 전기적으로 연결되고, 상기 제20 트랜지스터의 제1 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고,상기 제21트랜지스터의 게이트 전극은 제21제어 신호 단자에 전기적으로 연결되고, 상기 제21트랜지스터의 제1 전극은 상기 제20 트랜지스터의 제2 전극에 전기적으로 연결되고, 제21트랜지스터의 제2 전극은 상기 제18 트랜지스터의 제2 전극에 전기적으로 연결되고,상기 제22 트랜지스터의 게이트 전극은 제22 제어 신호 단자에 전기적으로 연결되고, 상기 제22 트랜지스터의 제1 전극은 상기 제23 트랜지스터의 제2 전극에 전기적으로 연결되고, 상기 제22 트랜지스터의 제2 전극은（m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제23 트랜지스터의 게이트 전극은 제23 제어 신호 단자에 전기적으로 연결되고, 상기 제23 트랜지스터의 제1 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고,상기 제24 트랜지스터의 게이트 전극은 제24 제어 신호 단자에 전기적으로 연결되고, 상기 제24 트랜지스터의 제1 전극은 상기 제25 트랜지스터의 제2 전극에 전기적으로 연결되고, 상기 제24 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 데이터 라인에 전기적으로 연결되고,상기 제25 트랜지스터의 게이트 전극은 제25 제어 신호 단자에 전기적으로 연결되고, 상기 제25 트랜지스터의 제1 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고,상기 제26 트랜지스터의 게이트 전극은 제26 제어 신호 단자에 전기적으로 연결되고, 상기 제26 트랜지스터의 제1 전극은 상기 제25 트랜지스터의 제2 전극에 전기적으로 연결되고, 제26 트랜지스터의 제2 전극은 상기 제23 트랜지스터의 제2 전극에 전기적으로 연결되고,상기 제27 트랜지스터의 게이트 전극은 제27 제어 신호 단자에 전기적으로 연결되고, 상기 제27 트랜지스터의 제1 전극은（m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고, 상기 제27 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 h번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고,상기 제28 트랜지스터의 게이트 전극은 제28 제어 신호 단자에 전기적으로 연결되고, 상기 제28 트랜지스터의 제1 전극은 （m+n）번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되고, 상기 제28 트랜지스터의 제2 전극은 m번째 상기 파티션의 j번째 열의 상기 픽셀 아일랜드의 （h+k/4）번째 열의 상기 서브픽셀에 대응하는 상기 연산 증폭기에 전기적으로 연결되는 표시 기판.</claim></claimInfo><claimInfo><claim>21. 제1항 내지 제20항 중 어느 한 항에 기재된 표시 기판의 구동 방법으로서, 다중화 모드에서 연결된 상기 다중화 회로 및 상기 데이터 라인을 통해 적어도 두 개의 연산 증폭기에서 출력되는 데이터 신호를 상기 데이터 라인과 전기적으로 연결된 동일 열의 상기 서브픽셀에 제공하기 위해, 다중화 회로가 전기적으로 연결된 데이터 라인 중 하나에 전도되고, 전기적으로 연결된 다른 상기 데이터 라인과의 연결이 끊기도록 제어하는 단계； 및비다중화 모드에서 상기 연산 증폭기 각각에서 출력되는 데이터 신호를 상기 연산 증폭기 각각에 일대일 전기적으로 연결되는 각 열의 상기 서브픽셀에 제공하기 위해, 다중화 회로가 전기적으로 연결된 모든 상기 데이터 라인과의 연결이 끊기도록 제어하는 단계를 포함하는표시 기판의 구동 방법.</claim></claimInfo><claimInfo><claim>22. 제1항 내지 제20항 중 어느 한 항에 기재된 표시 기판을 포함하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ******, 차오양 디스트릭트, 지우시앙치아오 로드 **호</address><code>520050438292</code><country>중국</country><engName>BOE TECHNOLOGY GROUP CO., LTD.</engName><name>보에 테크놀로지 그룹 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>GU, Zhaoyun</engName><name>구, 자오윈</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>YU, Shuhuan</engName><name>위, 수환</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LIU, Rui</engName><name>류, 루이</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>DUAN, Xin</engName><name>돤, 신</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>HAO, Kexin</engName><name>하오, 커신</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>ZHANG, Shaoru</engName><name>장, 샤오뤼</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>WANG, Bin</engName><name>왕, 빈</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>ZONG, Shaolei</engName><name>쭝, 샤오레이</name></inventorInfo><inventorInfo><address>중국 ****** 베이...</address><code> </code><country> </country><engName>LIU, Jiantao</engName><name>류, 젠타오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.01.18</receiptDate><receiptNumber>1-1-2024-0069364-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.07.02</receiptDate><receiptNumber>1-5-2024-0107614-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.22</receiptDate><receiptNumber>1-1-2024-1289619-40</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.16</receiptDate><receiptNumber>9-5-2025-0565759-88</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>1-1-2025-0938408-70</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>1-1-2025-0938468-09</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247002104.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9302bcd3483e99a26a41ba66c68bf405bcc31be954f3f4cef68d8901c7e6eda23ae0daf5699df41243f9091442807cc03f4849429e6b04072a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb7b82589e1a84f5a39549a11dd3e360d48604096402870614dc1a5015ee4c0d6af56fd67c6e67f7c394c4fe7a62b89e7d57f74a92e5cb56d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>