### AND Gate
|　x<sub>1</sub>　　x<sub>2</sub>　|　y　|
|:--------:|:----:|
|　0　　0　|0|
|　1　　0　|0|
|　0　　1　|0|
|　1　　1　|1|

### NAND Gate
|　x<sub>1</sub>　　x<sub>2</sub>　|　y　|
|:--------:|:----:|
|　0　　0　|1|
|　1　　0　|1|
|　0　　1　|1|
|　1　　1　|0|

### OR Gate
|　x<sub>1</sub>　　x<sub>2</sub>　|　y　|
|:--------:|:----:|
|　0　　0　|0|
|　1　　0　|1|
|　0　　1　|1|
|　1　　1　|1|

### XOR Gate
|　x<sub>1</sub>　　x<sub>2</sub>　|　y　|
|:--------:|:----:|
|　0　　0　|0|
|　1　　0　|1|
|　0　　1　|1|
|　1　　1　|0|
  
### NAND Gate
|　x<sub>1</sub>　　x<sub>2</sub>　|　s<sub>1</sub>　　s<sub>2</sub>　|　y　|
|:--------:|:----:|
|　0　　0　|　1　　0　|1|
|　1　　0　|　1　　1　|1|
|　0　　1　|　1　　1　|1|
|　1　　1　|　0　　1　|0|

s<sub>1</sub>: NAND Gate<br>
s<sub>2</sub>: OR Gate　
y: AND Gate
