Fitter report for TopLevel
Tue Jun 18 12:20:59 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 18 12:20:59 2024       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; TopLevel                                    ;
; Top-level Entity Name              ; TopLevel                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 13,234 / 114,480 ( 12 % )                   ;
;     Total combinational functions  ; 12,435 / 114,480 ( 11 % )                   ;
;     Dedicated logic registers      ; 6,923 / 114,480 ( 6 % )                     ;
; Total registers                    ; 7042                                        ;
; Total pins                         ; 58 / 529 ( 11 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 99,328 / 3,981,312 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.5%      ;
;     Processor 5            ;   1.5%      ;
;     Processor 6            ;   1.5%      ;
;     Processor 7            ;   1.5%      ;
;     Processor 8            ;   1.5%      ;
;     Processors 9-16        ;   1.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                           ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[0]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]    ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[1]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]    ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[2]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]    ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[3]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]    ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[4]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]    ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[5]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]    ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[6]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]    ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|rdata[7]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]    ; PORTBDATAOUT     ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[0]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[0]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[1]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[1]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[2]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[2]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[3]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[3]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[4]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[4]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[5]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[5]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[6]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[6]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[7]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[7]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[8]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[8]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[9]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[9]~output                                                                                                                                                                                   ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[10]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[10]~output                                                                                                                                                                                  ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[11]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[11]~output                                                                                                                                                                                  ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[12]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[12]~output                                                                                                                                                                                  ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_bank[0]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_bank[1]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[0]                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                        ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[0]                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_WE_N~output                                                                                                                                                                                      ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[0]                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[1]                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                        ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[1]                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CAS_N~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[1]                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[2]                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                        ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[2]                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_RAS_N~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[2]                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[3]                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CS_N~output                                                                                                                                                                                      ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_cmd[3]                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[0]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[0]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[1]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[1]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[2]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[2]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[3]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[3]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[4]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[4]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[5]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[5]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[6]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[6]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[7]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[7]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[8]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[8]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[9]                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                                                                                                       ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[9]                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                     ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[10]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[10]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[11]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[11]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[12]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[12]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[13]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[13]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[14]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[14]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[15]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[15]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[16]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[16]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[16]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[16]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[17]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[17]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[17]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[17]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[18]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[18]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[18]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[18]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[19]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[19]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[19]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[19]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[20]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[20]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[20]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[20]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[21]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[21]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[21]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[21]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[22]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[22]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[22]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[22]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[23]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[23]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[23]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[23]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[24]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[24]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[24]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[24]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[25]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[25]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[25]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[25]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[26]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[26]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[26]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[26]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[27]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[27]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[27]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[27]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[28]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[28]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[28]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[28]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[29]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[29]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[29]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[29]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[30]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[30]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[30]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[30]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[31]                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[31]~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_data[31]                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[31]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_dqm[0]                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[0]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_dqm[1]                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[1]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_dqm[2]                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[2]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_dqm[3]                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[3]~output                                                                                                                                                                                    ; I                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[31]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_1                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_1                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[30]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_1                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_2                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_2                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[29]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_2                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_3                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_3                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[28]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_3                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_4                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_4                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[27]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_4                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_5                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_5                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[26]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_5                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_6                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_6                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[25]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_6                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_7                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_7                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[24]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_7                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_8                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                              ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_8                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[23]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_8                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_9                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_9                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[22]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_9                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_10                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_10                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[21]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_10                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_11                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_11                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[20]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_11                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_12                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_12                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[19]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_12                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_13                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_13                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[18]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_13                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_14                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_14                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[17]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_14                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_15                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_15                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[16]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_15                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_16                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_16                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_16                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_17                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_17                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_17                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_18                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_18                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_18                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_19                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_19                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_19                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_20                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_20                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_20                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_21                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_21                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                    ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_21                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_22                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_22                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_22                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_23                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_23                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_23                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_24                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_24                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_24                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_25                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_25                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_25                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_26                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_26                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_26                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_27                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_27                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_27                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_28                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_28                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_28                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_29                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_29                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_29                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_30                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                             ; Q                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_30                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_30                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_31                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                     ; OE               ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_31                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[0]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[1]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[2]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[3]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[4]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[5]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[6]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[7]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[8]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[9]                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                                                                                                                                      ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[10]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[11]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[12]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[13]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[14]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[15]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[16]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[16]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[17]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[17]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[18]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[18]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[19]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[19]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[20]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[20]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[21]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[21]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[22]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[22]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[23]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[23]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[24]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[24]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[25]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[25]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[26]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[26]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[27]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[27]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[28]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[28]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[29]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[29]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[30]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[30]~input                                                                                                                                                                                     ; O                ;                       ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|za_data[31]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[31]~input                                                                                                                                                                                     ; O                ;                       ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                    ;
+-----------------------------+---------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity            ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SDR_MSOC_sdram_controller ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SDR_MSOC_sdram_controller ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 20609 ) ; 0.00 % ( 0 / 20609 )       ; 0.00 % ( 0 / 20609 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 20609 ) ; 0.00 % ( 0 / 20609 )       ; 0.00 % ( 0 / 20609 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 20151 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 445 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/SEM6/CO503/Lab04/BASELINE_18/output_files/TopLevel.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 13,234 / 114,480 ( 12 % )   ;
;     -- Combinational with no register       ; 6311                        ;
;     -- Register only                        ; 799                         ;
;     -- Combinational with a register        ; 6124                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 6865                        ;
;     -- 3 input functions                    ; 3343                        ;
;     -- <=2 input functions                  ; 2227                        ;
;     -- Register only                        ; 799                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 11267                       ;
;     -- arithmetic mode                      ; 1168                        ;
;                                             ;                             ;
; Total registers*                            ; 7,042 / 117,053 ( 6 % )     ;
;     -- Dedicated logic registers            ; 6,923 / 114,480 ( 6 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 1,003 / 7,155 ( 14 % )      ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 58 / 529 ( 11 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; M9Ks                                        ; 40 / 432 ( 9 % )            ;
; Total block memory bits                     ; 99,328 / 3,981,312 ( 2 % )  ;
; Total block memory implementation bits      ; 368,640 / 3,981,312 ( 9 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 7                           ;
;     -- Global clocks                        ; 7 / 20 ( 35 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 6.5% / 6.4% / 6.5%          ;
; Peak interconnect usage (total/H/V)         ; 44.5% / 44.0% / 45.4%       ;
; Maximum fan-out                             ; 6422                        ;
; Highest non-global fan-out                  ; 198                         ;
; Total fan-out                               ; 69115                       ;
; Average fan-out                             ; 3.41                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                      ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                                ;
; Total logic elements                         ; 12908 / 114480 ( 11 % ) ; 326 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 6118                    ; 193                    ; 0                              ;
;     -- Register only                         ; 784                     ; 15                     ; 0                              ;
;     -- Combinational with a register         ; 6006                    ; 118                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                                ;
;     -- 4 input functions                     ; 6674                    ; 191                    ; 0                              ;
;     -- 3 input functions                     ; 3272                    ; 71                     ; 0                              ;
;     -- <=2 input functions                   ; 2178                    ; 49                     ; 0                              ;
;     -- Register only                         ; 784                     ; 15                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                                ;
;     -- normal mode                           ; 10966                   ; 301                    ; 0                              ;
;     -- arithmetic mode                       ; 1158                    ; 10                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total registers                              ; 6909                    ; 133                    ; 0                              ;
;     -- Dedicated logic registers             ; 6790 / 114480 ( 6 % )   ; 133 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total LABs:  partially or completely used    ; 976 / 7155 ( 14 % )     ; 27 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                         ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                              ;
; I/O pins                                     ; 58                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 532 ( 0 % )         ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 99328                   ; 0                      ; 0                              ;
; Total RAM block bits                         ; 368640                  ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 40 / 432 ( 9 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 5 / 24 ( 20 % )         ; 1 / 24 ( 4 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                        ;                                ;
; Connections                                  ;                         ;                        ;                                ;
;     -- Input Connections                     ; 8106                    ; 248                    ; 2                              ;
;     -- Registered Input Connections          ; 7146                    ; 144                    ; 0                              ;
;     -- Output Connections                    ; 846                     ; 1085                   ; 6425                           ;
;     -- Registered Output Connections         ; 50                      ; 851                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                                ;
;     -- Total Connections                     ; 68004                   ; 2621                   ; 6435                           ;
;     -- Registered Connections                ; 33590                   ; 1691                   ; 0                              ;
;                                              ;                         ;                        ;                                ;
; External Connections                         ;                         ;                        ;                                ;
;     -- Top                                   ; 1216                    ; 1309                   ; 6427                           ;
;     -- sld_hub:auto_hub                      ; 1309                    ; 24                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 6427                    ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                                ;
;     -- Input Ports                           ; 208                     ; 312                    ; 2                              ;
;     -- Output Ports                          ; 56                      ; 329                    ; 3                              ;
;     -- Bidir Ports                           ; 32                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 235                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 12                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 34                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 262                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 267                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 214                    ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; INPUT_CLOCK ; Y2    ; 2        ; 0            ; 36           ; 14           ; 39                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SDRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; SDRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_31 ;
; SDRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_21 ;
; SDRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_20 ;
; SDRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_19 ;
; SDRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_18 ;
; SDRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_17 ;
; SDRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_16 ;
; SDRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_15 ;
; SDRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_14 ;
; SDRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_13 ;
; SDRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_12 ;
; SDRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_30 ;
; SDRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_11 ;
; SDRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_10 ;
; SDRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_9  ;
; SDRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_8  ;
; SDRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_7  ;
; SDRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_6  ;
; SDRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_5  ;
; SDRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_4  ;
; SDRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_3  ;
; SDRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_2  ;
; SDRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_29 ;
; SDRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_1  ;
; SDRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe               ;
; SDRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_28 ;
; SDRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_27 ;
; SDRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_26 ;
; SDRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_25 ;
; SDRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_24 ;
; SDRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_23 ;
; SDRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 12                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_22 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; SDRAM_DQ[11]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; SDRAM_ADDR[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; SDRAM_CKE                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; SDRAM_ADDR[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; SDRAM_DQ[10]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; SDRAM_DQ[12]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; SDRAM_DQ[14]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; SDRAM_DQ[13]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; SDRAM_DQ[15]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; SDRAM_CLK                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; SDRAM_DQM[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; SDRAM_DQ[23]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; SDRAM_DQ[17]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; SDRAM_DQ[21]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; SDRAM_DQ[22]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; SDRAM_DQ[16]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; SDRAM_DQ[19]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; SDRAM_DQ[20]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; SDRAM_DQM[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; SDRAM_ADDR[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; SDRAM_DQ[18]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; SDRAM_DQ[26]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; SDRAM_DQ[27]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; SDRAM_DQ[28]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; SDRAM_BA[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; SDRAM_ADDR[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; SDRAM_ADDR[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; SDRAM_DQ[25]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; SDRAM_DQ[29]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; SDRAM_CS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; SDRAM_DQ[31]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; SDRAM_DQM[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; SDRAM_DQ[7]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; SDRAM_DQ[30]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; SDRAM_DQ[24]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; SDRAM_RAS_N                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; SDRAM_BA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; SDRAM_ADDR[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; SDRAM_DQ[6]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; SDRAM_DQ[5]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; SDRAM_DQ[4]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; SDRAM_DQ[2]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; SDRAM_ADDR[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; SDRAM_WE_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; SDRAM_CAS_N                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; SDRAM_ADDR[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; SDRAM_DQ[3]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; SDRAM_DQ[1]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; SDRAM_DQ[0]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; SDRAM_DQM[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; SDRAM_ADDR[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; SDRAM_ADDR[5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; INPUT_CLOCK                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; SDRAM_DQ[8]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; SDRAM_DQ[9]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; SDRAM_ADDR[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; SDRAM_ADDR[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; SDRAM_ADDR[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; inst2|pll|sd1|pll7                                                ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock0                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 50.0 MHz                                                          ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 25.0 MHz                                                          ;
; Nominal VCO frequency         ; 525.0 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 238 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 28.57 MHz                                                         ;
; Freq max lock                 ; 61.92 MHz                                                         ;
; M VCO Tap                     ; 2                                                                 ;
; M Initial                     ; 2                                                                 ;
; M value                       ; 21                                                                ;
; N value                       ; 2                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 24                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_1                                                             ;
; Inclk0 signal                 ; INPUT_CLOCK                                                       ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; Name                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name              ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+
; SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_clk[0] ; clock0       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)       ; 6.43 (238 ps)    ; 50/50      ; C1      ; 7             ; 4/3 Odd    ; --            ; 2       ; 2       ; inst2|pll|sd1|pll7|clk[0] ;
; SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_clk[1] ; clock1       ; 3    ; 2   ; 75.0 MHz         ; -64 (-2381 ps) ; 6.43 (238 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; inst2|pll|sd1|pll7|clk[1] ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; SDRAM_CAS_N    ; Missing drive strength and slew rate ;
; SDRAM_CKE      ; Missing drive strength and slew rate ;
; SDRAM_CS_N     ; Missing drive strength and slew rate ;
; SDRAM_RAS_N    ; Missing drive strength and slew rate ;
; SDRAM_WE_N     ; Missing drive strength and slew rate ;
; SDRAM_CLK      ; Missing drive strength and slew rate ;
; SDRAM_ADDR[12] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[11] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[10] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; SDRAM_BA[1]    ; Missing drive strength and slew rate ;
; SDRAM_BA[0]    ; Missing drive strength and slew rate ;
; SDRAM_DQM[3]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[2]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[1]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[0]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[31]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[30]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[29]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[28]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[27]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[26]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[25]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[24]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[23]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[22]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[21]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[20]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[19]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[18]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[17]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[16]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[15]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[14]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[13]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[12]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[11]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[10]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[9]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[8]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[7]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[6]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[5]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[4]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[3]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[2]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[1]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[0]    ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                ; Entity Name                                  ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
; |TopLevel                                                                                                                               ; 13234 (0)   ; 6923 (0)                  ; 119 (119)     ; 99328       ; 40   ; 0            ; 0       ; 0         ; 58   ; 0            ; 6311 (0)     ; 799 (0)           ; 6124 (0)         ; |TopLevel                                                                                                                                                                                                                                                                                                                                                          ; TopLevel                                     ; work         ;
;    |SDR_MSOC:inst2|                                                                                                                     ; 12908 (0)   ; 6790 (0)                  ; 0 (0)         ; 99328       ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 6118 (0)     ; 784 (0)           ; 6006 (0)         ; |TopLevel|SDR_MSOC:inst2                                                                                                                                                                                                                                                                                                                                           ; SDR_MSOC                                     ; SDR_MSOC     ;
;       |SDR_MSOC_cpu:cpu|                                                                                                                ; 1086 (0)    ; 590 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (0)      ; 63 (0)            ; 533 (0)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu                                                                                                                                                                                                                                                                                                                          ; SDR_MSOC_cpu                                 ; SDR_MSOC     ;
;          |SDR_MSOC_cpu_cpu:cpu|                                                                                                         ; 1086 (692)  ; 590 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (366)    ; 63 (6)            ; 533 (320)        ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                     ; SDR_MSOC_cpu_cpu                             ; SDR_MSOC     ;
;             |SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|                                                                 ; 394 (84)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (4)      ; 57 (5)            ; 213 (75)         ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci                                                                                                                                                                                                                                           ; SDR_MSOC_cpu_cpu_nios2_oci                   ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|                                          ; 141 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 48 (0)            ; 48 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper                                                                                                                                                             ; SDR_MSOC_cpu_cpu_debug_slave_wrapper         ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk|                                         ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 38 (37)           ; 11 (8)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk                                                                                 ; SDR_MSOC_cpu_cpu_debug_slave_sysclk          ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                            ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                            ; altera_std_synchronizer                      ; work         ;
;                   |SDR_MSOC_cpu_cpu_debug_slave_tck:the_SDR_MSOC_cpu_cpu_debug_slave_tck|                                               ; 92 (88)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 10 (6)            ; 42 (42)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_tck:the_SDR_MSOC_cpu_cpu_debug_slave_tck                                                                                       ; SDR_MSOC_cpu_cpu_debug_slave_tck             ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_tck:the_SDR_MSOC_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                  ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_tck:the_SDR_MSOC_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                  ; altera_std_synchronizer                      ; work         ;
;                   |sld_virtual_jtag_basic:SDR_MSOC_cpu_cpu_debug_slave_phy|                                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_cpu_debug_slave_phy                                                                                                     ; sld_virtual_jtag_basic                       ; work         ;
;                |SDR_MSOC_cpu_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_cpu_nios2_avalon_reg|                                                ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_cpu_nios2_avalon_reg                                                                                                                                                                   ; SDR_MSOC_cpu_cpu_nios2_avalon_reg            ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_cpu_nios2_oci_break:the_SDR_MSOC_cpu_cpu_nios2_oci_break|                                                  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_oci_break:the_SDR_MSOC_cpu_cpu_nios2_oci_break                                                                                                                                                                     ; SDR_MSOC_cpu_cpu_nios2_oci_break             ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_cpu_nios2_oci_debug|                                                  ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_cpu_nios2_oci_debug                                                                                                                                                                     ; SDR_MSOC_cpu_cpu_nios2_oci_debug             ; SDR_MSOC     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                 ; altera_std_synchronizer                      ; work         ;
;                |SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem|                                                        ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 48 (48)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem                                                                                                                                                                           ; SDR_MSOC_cpu_cpu_nios2_ocimem                ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_cpu_ociram_sp_ram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem|SDR_MSOC_cpu_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_cpu_ociram_sp_ram                                                                                                      ; SDR_MSOC_cpu_cpu_ociram_sp_ram_module        ; SDR_MSOC     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem|SDR_MSOC_cpu_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                            ; altsyncram                                   ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem|SDR_MSOC_cpu_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                                             ; altsyncram_ac71                              ; work         ;
;             |SDR_MSOC_cpu_cpu_register_bank_a_module:SDR_MSOC_cpu_cpu_register_bank_a|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_register_bank_a_module:SDR_MSOC_cpu_cpu_register_bank_a                                                                                                                                                                                                                            ; SDR_MSOC_cpu_cpu_register_bank_a_module      ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_register_bank_a_module:SDR_MSOC_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                  ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_register_bank_a_module:SDR_MSOC_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                   ; altsyncram_6mc1                              ; work         ;
;             |SDR_MSOC_cpu_cpu_register_bank_b_module:SDR_MSOC_cpu_cpu_register_bank_b|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_register_bank_b_module:SDR_MSOC_cpu_cpu_register_bank_b                                                                                                                                                                                                                            ; SDR_MSOC_cpu_cpu_register_bank_b_module      ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_register_bank_b_module:SDR_MSOC_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                  ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_register_bank_b_module:SDR_MSOC_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                   ; altsyncram_6mc1                              ; work         ;
;       |SDR_MSOC_cpu_1b:cpu_1b|                                                                                                          ; 1104 (0)    ; 590 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 506 (0)      ; 66 (0)            ; 532 (0)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b                                                                                                                                                                                                                                                                                                                    ; SDR_MSOC_cpu_1b                              ; SDR_MSOC     ;
;          |SDR_MSOC_cpu_1b_cpu:cpu|                                                                                                      ; 1104 (711)  ; 590 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 506 (383)    ; 66 (11)           ; 532 (317)        ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu                                                                                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1b_cpu                          ; SDR_MSOC     ;
;             |SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|                                                           ; 393 (84)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (4)      ; 55 (5)            ; 215 (75)         ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1b_cpu_nios2_oci                ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|                                    ; 139 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 46 (0)            ; 50 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper                                                                                                                                        ; SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper      ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|                                   ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 39 (36)           ; 10 (9)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk                                                      ; SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk       ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                      ; work         ;
;                   |SDR_MSOC_cpu_1b_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1b_cpu_debug_slave_tck|                                         ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 7 (4)             ; 44 (44)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1b_cpu_debug_slave_tck                                                            ; SDR_MSOC_cpu_1b_cpu_debug_slave_tck          ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1b_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1b_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                      ; work         ;
;                   |sld_virtual_jtag_basic:SDR_MSOC_cpu_1b_cpu_debug_slave_phy|                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1b_cpu_debug_slave_phy                                                                             ; sld_virtual_jtag_basic                       ; work         ;
;                |SDR_MSOC_cpu_1b_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1b_cpu_nios2_avalon_reg|                                          ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1b_cpu_nios2_avalon_reg                                                                                                                                              ; SDR_MSOC_cpu_1b_cpu_nios2_avalon_reg         ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1b_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1b_cpu_nios2_oci_break|                                            ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 31 (31)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1b_cpu_nios2_oci_break                                                                                                                                                ; SDR_MSOC_cpu_1b_cpu_nios2_oci_break          ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1b_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1b_cpu_nios2_oci_debug|                                            ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (1)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1b_cpu_nios2_oci_debug                                                                                                                                                ; SDR_MSOC_cpu_1b_cpu_nios2_oci_debug          ; SDR_MSOC     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1b_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                            ; altera_std_synchronizer                      ; work         ;
;                |SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem|                                                  ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 49 (49)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem                                                                                                                                                      ; SDR_MSOC_cpu_1b_cpu_nios2_ocimem             ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1b_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1b_cpu_ociram_sp_ram|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem|SDR_MSOC_cpu_1b_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1b_cpu_ociram_sp_ram                                                                           ; SDR_MSOC_cpu_1b_cpu_ociram_sp_ram_module     ; SDR_MSOC     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem|SDR_MSOC_cpu_1b_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1b_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                   ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem|SDR_MSOC_cpu_1b_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1b_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                              ; work         ;
;             |SDR_MSOC_cpu_1b_cpu_register_bank_a_module:SDR_MSOC_cpu_1b_cpu_register_bank_a|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_register_bank_a_module:SDR_MSOC_cpu_1b_cpu_register_bank_a                                                                                                                                                                                                             ; SDR_MSOC_cpu_1b_cpu_register_bank_a_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_register_bank_a_module:SDR_MSOC_cpu_1b_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_register_bank_a_module:SDR_MSOC_cpu_1b_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;             |SDR_MSOC_cpu_1b_cpu_register_bank_b_module:SDR_MSOC_cpu_1b_cpu_register_bank_b|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_register_bank_b_module:SDR_MSOC_cpu_1b_cpu_register_bank_b                                                                                                                                                                                                             ; SDR_MSOC_cpu_1b_cpu_register_bank_b_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_register_bank_b_module:SDR_MSOC_cpu_1b_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_register_bank_b_module:SDR_MSOC_cpu_1b_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;       |SDR_MSOC_cpu_1c:cpu_1c|                                                                                                          ; 1109 (0)    ; 590 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 503 (0)      ; 63 (0)            ; 543 (0)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c                                                                                                                                                                                                                                                                                                                    ; SDR_MSOC_cpu_1c                              ; SDR_MSOC     ;
;          |SDR_MSOC_cpu_1c_cpu:cpu|                                                                                                      ; 1109 (720)  ; 590 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 503 (385)    ; 63 (11)           ; 543 (324)        ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu                                                                                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1c_cpu                          ; SDR_MSOC     ;
;             |SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|                                                           ; 389 (84)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (3)      ; 52 (5)            ; 219 (76)         ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1c_cpu_nios2_oci                ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|                                    ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 44 (0)            ; 52 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper                                                                                                                                        ; SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper      ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|                                   ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (32)           ; 14 (13)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk                                                      ; SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk       ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                      ; work         ;
;                   |SDR_MSOC_cpu_1c_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1c_cpu_debug_slave_tck|                                         ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 9 (5)             ; 46 (46)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1c_cpu_debug_slave_tck                                                            ; SDR_MSOC_cpu_1c_cpu_debug_slave_tck          ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1c_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1c_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                      ; work         ;
;                   |sld_virtual_jtag_basic:SDR_MSOC_cpu_1c_cpu_debug_slave_phy|                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1c_cpu_debug_slave_phy                                                                             ; sld_virtual_jtag_basic                       ; work         ;
;                |SDR_MSOC_cpu_1c_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1c_cpu_nios2_avalon_reg|                                          ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1c_cpu_nios2_avalon_reg                                                                                                                                              ; SDR_MSOC_cpu_1c_cpu_nios2_avalon_reg         ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1c_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1c_cpu_nios2_oci_break|                                            ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1c_cpu_nios2_oci_break                                                                                                                                                ; SDR_MSOC_cpu_1c_cpu_nios2_oci_break          ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1c_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1c_cpu_nios2_oci_debug|                                            ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (1)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1c_cpu_nios2_oci_debug                                                                                                                                                ; SDR_MSOC_cpu_1c_cpu_nios2_oci_debug          ; SDR_MSOC     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1c_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                            ; altera_std_synchronizer                      ; work         ;
;                |SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem|                                                  ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 49 (49)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem                                                                                                                                                      ; SDR_MSOC_cpu_1c_cpu_nios2_ocimem             ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1c_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1c_cpu_ociram_sp_ram|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem|SDR_MSOC_cpu_1c_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1c_cpu_ociram_sp_ram                                                                           ; SDR_MSOC_cpu_1c_cpu_ociram_sp_ram_module     ; SDR_MSOC     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem|SDR_MSOC_cpu_1c_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1c_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                   ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem|SDR_MSOC_cpu_1c_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1c_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                              ; work         ;
;             |SDR_MSOC_cpu_1c_cpu_register_bank_a_module:SDR_MSOC_cpu_1c_cpu_register_bank_a|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_register_bank_a_module:SDR_MSOC_cpu_1c_cpu_register_bank_a                                                                                                                                                                                                             ; SDR_MSOC_cpu_1c_cpu_register_bank_a_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_register_bank_a_module:SDR_MSOC_cpu_1c_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_register_bank_a_module:SDR_MSOC_cpu_1c_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;             |SDR_MSOC_cpu_1c_cpu_register_bank_b_module:SDR_MSOC_cpu_1c_cpu_register_bank_b|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_register_bank_b_module:SDR_MSOC_cpu_1c_cpu_register_bank_b                                                                                                                                                                                                             ; SDR_MSOC_cpu_1c_cpu_register_bank_b_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_register_bank_b_module:SDR_MSOC_cpu_1c_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_register_bank_b_module:SDR_MSOC_cpu_1c_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;       |SDR_MSOC_cpu_1d:cpu_1d|                                                                                                          ; 1100 (0)    ; 590 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 497 (0)      ; 59 (0)            ; 544 (0)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d                                                                                                                                                                                                                                                                                                                    ; SDR_MSOC_cpu_1d                              ; SDR_MSOC     ;
;          |SDR_MSOC_cpu_1d_cpu:cpu|                                                                                                      ; 1100 (713)  ; 590 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 497 (381)    ; 59 (10)           ; 544 (322)        ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu                                                                                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1d_cpu                          ; SDR_MSOC     ;
;             |SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|                                                           ; 387 (84)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (4)      ; 49 (5)            ; 222 (75)         ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1d_cpu_nios2_oci                ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|                                    ; 134 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 41 (0)            ; 55 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper                                                                                                                                        ; SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper      ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk|                                   ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (29)           ; 17 (16)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk                                                      ; SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk       ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                      ; work         ;
;                   |SDR_MSOC_cpu_1d_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1d_cpu_debug_slave_tck|                                         ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 9 (5)             ; 49 (49)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1d_cpu_debug_slave_tck                                                            ; SDR_MSOC_cpu_1d_cpu_debug_slave_tck          ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1d_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1d_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                      ; work         ;
;                   |sld_virtual_jtag_basic:SDR_MSOC_cpu_1d_cpu_debug_slave_phy|                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1d_cpu_debug_slave_phy                                                                             ; sld_virtual_jtag_basic                       ; work         ;
;                |SDR_MSOC_cpu_1d_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1d_cpu_nios2_avalon_reg|                                          ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1d_cpu_nios2_avalon_reg                                                                                                                                              ; SDR_MSOC_cpu_1d_cpu_nios2_avalon_reg         ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1d_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1d_cpu_nios2_oci_break|                                            ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1d_cpu_nios2_oci_break                                                                                                                                                ; SDR_MSOC_cpu_1d_cpu_nios2_oci_break          ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1d_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1d_cpu_nios2_oci_debug|                                            ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1d_cpu_nios2_oci_debug                                                                                                                                                ; SDR_MSOC_cpu_1d_cpu_nios2_oci_debug          ; SDR_MSOC     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1d_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                            ; altera_std_synchronizer                      ; work         ;
;                |SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem|                                                  ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 1 (1)             ; 50 (50)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem                                                                                                                                                      ; SDR_MSOC_cpu_1d_cpu_nios2_ocimem             ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1d_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1d_cpu_ociram_sp_ram|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem|SDR_MSOC_cpu_1d_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1d_cpu_ociram_sp_ram                                                                           ; SDR_MSOC_cpu_1d_cpu_ociram_sp_ram_module     ; SDR_MSOC     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem|SDR_MSOC_cpu_1d_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1d_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                   ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem|SDR_MSOC_cpu_1d_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1d_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                              ; work         ;
;             |SDR_MSOC_cpu_1d_cpu_register_bank_a_module:SDR_MSOC_cpu_1d_cpu_register_bank_a|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_register_bank_a_module:SDR_MSOC_cpu_1d_cpu_register_bank_a                                                                                                                                                                                                             ; SDR_MSOC_cpu_1d_cpu_register_bank_a_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_register_bank_a_module:SDR_MSOC_cpu_1d_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_register_bank_a_module:SDR_MSOC_cpu_1d_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;             |SDR_MSOC_cpu_1d_cpu_register_bank_b_module:SDR_MSOC_cpu_1d_cpu_register_bank_b|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_register_bank_b_module:SDR_MSOC_cpu_1d_cpu_register_bank_b                                                                                                                                                                                                             ; SDR_MSOC_cpu_1d_cpu_register_bank_b_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_register_bank_b_module:SDR_MSOC_cpu_1d_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_register_bank_b_module:SDR_MSOC_cpu_1d_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;       |SDR_MSOC_cpu_1e:cpu_1e|                                                                                                          ; 1096 (0)    ; 590 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (0)      ; 58 (0)            ; 545 (0)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e                                                                                                                                                                                                                                                                                                                    ; SDR_MSOC_cpu_1e                              ; SDR_MSOC     ;
;          |SDR_MSOC_cpu_1e_cpu:cpu|                                                                                                      ; 1096 (707)  ; 590 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (374)    ; 58 (7)            ; 545 (326)        ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu                                                                                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1e_cpu                          ; SDR_MSOC     ;
;             |SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|                                                           ; 389 (84)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (4)      ; 51 (5)            ; 219 (75)         ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1e_cpu_nios2_oci                ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|                                    ; 135 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 43 (0)            ; 53 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper                                                                                                                                        ; SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper      ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|                                   ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 37 (34)           ; 12 (11)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk                                                      ; SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk       ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                      ; work         ;
;                   |SDR_MSOC_cpu_1e_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1e_cpu_debug_slave_tck|                                         ; 88 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 6 (3)             ; 47 (47)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1e_cpu_debug_slave_tck                                                            ; SDR_MSOC_cpu_1e_cpu_debug_slave_tck          ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1e_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1e_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                      ; work         ;
;                   |sld_virtual_jtag_basic:SDR_MSOC_cpu_1e_cpu_debug_slave_phy|                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1e_cpu_debug_slave_phy                                                                             ; sld_virtual_jtag_basic                       ; work         ;
;                |SDR_MSOC_cpu_1e_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1e_cpu_nios2_avalon_reg|                                          ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1e_cpu_nios2_avalon_reg                                                                                                                                              ; SDR_MSOC_cpu_1e_cpu_nios2_avalon_reg         ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1e_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1e_cpu_nios2_oci_break|                                            ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1e_cpu_nios2_oci_break                                                                                                                                                ; SDR_MSOC_cpu_1e_cpu_nios2_oci_break          ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1e_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1e_cpu_nios2_oci_debug|                                            ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1e_cpu_nios2_oci_debug                                                                                                                                                ; SDR_MSOC_cpu_1e_cpu_nios2_oci_debug          ; SDR_MSOC     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1e_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                            ; altera_std_synchronizer                      ; work         ;
;                |SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem|                                                  ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 49 (49)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem                                                                                                                                                      ; SDR_MSOC_cpu_1e_cpu_nios2_ocimem             ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1e_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1e_cpu_ociram_sp_ram|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem|SDR_MSOC_cpu_1e_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1e_cpu_ociram_sp_ram                                                                           ; SDR_MSOC_cpu_1e_cpu_ociram_sp_ram_module     ; SDR_MSOC     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem|SDR_MSOC_cpu_1e_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1e_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                   ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem|SDR_MSOC_cpu_1e_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1e_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                              ; work         ;
;             |SDR_MSOC_cpu_1e_cpu_register_bank_a_module:SDR_MSOC_cpu_1e_cpu_register_bank_a|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_register_bank_a_module:SDR_MSOC_cpu_1e_cpu_register_bank_a                                                                                                                                                                                                             ; SDR_MSOC_cpu_1e_cpu_register_bank_a_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_register_bank_a_module:SDR_MSOC_cpu_1e_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_register_bank_a_module:SDR_MSOC_cpu_1e_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;             |SDR_MSOC_cpu_1e_cpu_register_bank_b_module:SDR_MSOC_cpu_1e_cpu_register_bank_b|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_register_bank_b_module:SDR_MSOC_cpu_1e_cpu_register_bank_b                                                                                                                                                                                                             ; SDR_MSOC_cpu_1e_cpu_register_bank_b_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_register_bank_b_module:SDR_MSOC_cpu_1e_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_register_bank_b_module:SDR_MSOC_cpu_1e_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;       |SDR_MSOC_cpu_1f:cpu_1f|                                                                                                          ; 1101 (0)    ; 590 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 498 (0)      ; 61 (0)            ; 542 (0)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f                                                                                                                                                                                                                                                                                                                    ; SDR_MSOC_cpu_1f                              ; SDR_MSOC     ;
;          |SDR_MSOC_cpu_1f_cpu:cpu|                                                                                                      ; 1101 (712)  ; 590 (320)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 498 (379)    ; 61 (10)           ; 542 (323)        ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu                                                                                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1f_cpu                          ; SDR_MSOC     ;
;             |SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|                                                           ; 389 (84)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (4)      ; 51 (5)            ; 219 (75)         ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci                                                                                                                                                                                                                            ; SDR_MSOC_cpu_1f_cpu_nios2_oci                ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|                                    ; 136 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 43 (0)            ; 53 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper                                                                                                                                        ; SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper      ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk|                                   ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 35 (32)           ; 14 (13)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk                                                      ; SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk       ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                      ; work         ;
;                   |SDR_MSOC_cpu_1f_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1f_cpu_debug_slave_tck|                                         ; 91 (88)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 8 (5)             ; 46 (46)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1f_cpu_debug_slave_tck                                                            ; SDR_MSOC_cpu_1f_cpu_debug_slave_tck          ; SDR_MSOC     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1f_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1f_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                      ; work         ;
;                   |sld_virtual_jtag_basic:SDR_MSOC_cpu_1f_cpu_debug_slave_phy|                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1f_cpu_debug_slave_phy                                                                             ; sld_virtual_jtag_basic                       ; work         ;
;                |SDR_MSOC_cpu_1f_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1f_cpu_nios2_avalon_reg|                                          ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1f_cpu_nios2_avalon_reg                                                                                                                                              ; SDR_MSOC_cpu_1f_cpu_nios2_avalon_reg         ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1f_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1f_cpu_nios2_oci_break|                                            ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1f_cpu_nios2_oci_break                                                                                                                                                ; SDR_MSOC_cpu_1f_cpu_nios2_oci_break          ; SDR_MSOC     ;
;                |SDR_MSOC_cpu_1f_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1f_cpu_nios2_oci_debug|                                            ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1f_cpu_nios2_oci_debug                                                                                                                                                ; SDR_MSOC_cpu_1f_cpu_nios2_oci_debug          ; SDR_MSOC     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_oci_debug:the_SDR_MSOC_cpu_1f_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                            ; altera_std_synchronizer                      ; work         ;
;                |SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem|                                                  ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 48 (48)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem                                                                                                                                                      ; SDR_MSOC_cpu_1f_cpu_nios2_ocimem             ; SDR_MSOC     ;
;                   |SDR_MSOC_cpu_1f_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1f_cpu_ociram_sp_ram|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem|SDR_MSOC_cpu_1f_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1f_cpu_ociram_sp_ram                                                                           ; SDR_MSOC_cpu_1f_cpu_ociram_sp_ram_module     ; SDR_MSOC     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem|SDR_MSOC_cpu_1f_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1f_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                   ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem|SDR_MSOC_cpu_1f_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1f_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                              ; work         ;
;             |SDR_MSOC_cpu_1f_cpu_register_bank_a_module:SDR_MSOC_cpu_1f_cpu_register_bank_a|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_register_bank_a_module:SDR_MSOC_cpu_1f_cpu_register_bank_a                                                                                                                                                                                                             ; SDR_MSOC_cpu_1f_cpu_register_bank_a_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_register_bank_a_module:SDR_MSOC_cpu_1f_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_register_bank_a_module:SDR_MSOC_cpu_1f_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;             |SDR_MSOC_cpu_1f_cpu_register_bank_b_module:SDR_MSOC_cpu_1f_cpu_register_bank_b|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_register_bank_b_module:SDR_MSOC_cpu_1f_cpu_register_bank_b                                                                                                                                                                                                             ; SDR_MSOC_cpu_1f_cpu_register_bank_b_module   ; SDR_MSOC     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_register_bank_b_module:SDR_MSOC_cpu_1f_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                   ; altsyncram                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_register_bank_b_module:SDR_MSOC_cpu_1f_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                    ; altsyncram_6mc1                              ; work         ;
;       |SDR_MSOC_fifo_1b:fifo_1b|                                                                                                        ; 129 (0)     ; 55 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 2 (0)             ; 54 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b                                                                                                                                                                                                                                                                                                                  ; SDR_MSOC_fifo_1b                             ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|                                                               ; 129 (104)   ; 55 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (65)      ; 2 (2)             ; 54 (37)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                   ; SDR_MSOC_fifo_1b_scfifo_with_controls        ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|                                                                             ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo                                                                                                                                                                                                     ; SDR_MSOC_fifo_1b_single_clock_fifo           ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                            ; scfifo                                       ; work         ;
;                   |scfifo_1241:auto_generated|                                                                                          ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated                                                                                                                                                 ; scfifo_1241                                  ; work         ;
;                      |a_dpfifo_8841:dpfifo|                                                                                             ; 25 (2)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (2)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo                                                                                                                            ; a_dpfifo_8841                                ; work         ;
;                         |a_fefifo_56f:fifo_state|                                                                                       ; 13 (8)      ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state                                                                                                    ; a_fefifo_56f                                 ; work         ;
;                            |cntr_co7:count_usedw|                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|cntr_co7:count_usedw                                                                               ; cntr_co7                                     ; work         ;
;                         |altsyncram_0km1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram                                                                                                    ; altsyncram_0km1                              ; work         ;
;                         |cntr_0ob:rd_ptr_count|                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:rd_ptr_count                                                                                                      ; cntr_0ob                                     ; work         ;
;                         |cntr_0ob:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:wr_ptr                                                                                                            ; cntr_0ob                                     ; work         ;
;       |SDR_MSOC_fifo_1b:fifo_1c|                                                                                                        ; 131 (0)     ; 55 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 2 (0)             ; 54 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c                                                                                                                                                                                                                                                                                                                  ; SDR_MSOC_fifo_1b                             ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|                                                               ; 131 (106)   ; 55 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (67)      ; 2 (2)             ; 54 (37)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                   ; SDR_MSOC_fifo_1b_scfifo_with_controls        ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|                                                                             ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo                                                                                                                                                                                                     ; SDR_MSOC_fifo_1b_single_clock_fifo           ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                            ; scfifo                                       ; work         ;
;                   |scfifo_1241:auto_generated|                                                                                          ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated                                                                                                                                                 ; scfifo_1241                                  ; work         ;
;                      |a_dpfifo_8841:dpfifo|                                                                                             ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo                                                                                                                            ; a_dpfifo_8841                                ; work         ;
;                         |a_fefifo_56f:fifo_state|                                                                                       ; 15 (10)     ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state                                                                                                    ; a_fefifo_56f                                 ; work         ;
;                            |cntr_co7:count_usedw|                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|cntr_co7:count_usedw                                                                               ; cntr_co7                                     ; work         ;
;                         |altsyncram_0km1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram                                                                                                    ; altsyncram_0km1                              ; work         ;
;                         |cntr_0ob:rd_ptr_count|                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:rd_ptr_count                                                                                                      ; cntr_0ob                                     ; work         ;
;                         |cntr_0ob:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:wr_ptr                                                                                                            ; cntr_0ob                                     ; work         ;
;       |SDR_MSOC_fifo_1b:fifo_1d|                                                                                                        ; 126 (0)     ; 55 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 3 (0)             ; 52 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d                                                                                                                                                                                                                                                                                                                  ; SDR_MSOC_fifo_1b                             ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|                                                               ; 126 (101)   ; 55 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (63)      ; 3 (3)             ; 52 (35)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                   ; SDR_MSOC_fifo_1b_scfifo_with_controls        ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|                                                                             ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo                                                                                                                                                                                                     ; SDR_MSOC_fifo_1b_single_clock_fifo           ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                            ; scfifo                                       ; work         ;
;                   |scfifo_1241:auto_generated|                                                                                          ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated                                                                                                                                                 ; scfifo_1241                                  ; work         ;
;                      |a_dpfifo_8841:dpfifo|                                                                                             ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo                                                                                                                            ; a_dpfifo_8841                                ; work         ;
;                         |a_fefifo_56f:fifo_state|                                                                                       ; 15 (10)     ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state                                                                                                    ; a_fefifo_56f                                 ; work         ;
;                            |cntr_co7:count_usedw|                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|cntr_co7:count_usedw                                                                               ; cntr_co7                                     ; work         ;
;                         |altsyncram_0km1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram                                                                                                    ; altsyncram_0km1                              ; work         ;
;                         |cntr_0ob:rd_ptr_count|                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:rd_ptr_count                                                                                                      ; cntr_0ob                                     ; work         ;
;                         |cntr_0ob:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:wr_ptr                                                                                                            ; cntr_0ob                                     ; work         ;
;       |SDR_MSOC_fifo_1b:fifo_1e|                                                                                                        ; 130 (0)     ; 55 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 2 (0)             ; 55 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e                                                                                                                                                                                                                                                                                                                  ; SDR_MSOC_fifo_1b                             ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|                                                               ; 130 (105)   ; 55 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (65)      ; 2 (2)             ; 55 (38)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                   ; SDR_MSOC_fifo_1b_scfifo_with_controls        ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|                                                                             ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo                                                                                                                                                                                                     ; SDR_MSOC_fifo_1b_single_clock_fifo           ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                            ; scfifo                                       ; work         ;
;                   |scfifo_1241:auto_generated|                                                                                          ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated                                                                                                                                                 ; scfifo_1241                                  ; work         ;
;                      |a_dpfifo_8841:dpfifo|                                                                                             ; 25 (1)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo                                                                                                                            ; a_dpfifo_8841                                ; work         ;
;                         |a_fefifo_56f:fifo_state|                                                                                       ; 14 (9)      ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state                                                                                                    ; a_fefifo_56f                                 ; work         ;
;                            |cntr_co7:count_usedw|                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|cntr_co7:count_usedw                                                                               ; cntr_co7                                     ; work         ;
;                         |altsyncram_0km1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram                                                                                                    ; altsyncram_0km1                              ; work         ;
;                         |cntr_0ob:rd_ptr_count|                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:rd_ptr_count                                                                                                      ; cntr_0ob                                     ; work         ;
;                         |cntr_0ob:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:wr_ptr                                                                                                            ; cntr_0ob                                     ; work         ;
;       |SDR_MSOC_fifo_1b:fifo_q_4|                                                                                                       ; 129 (0)     ; 55 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 2 (0)             ; 55 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4                                                                                                                                                                                                                                                                                                                 ; SDR_MSOC_fifo_1b                             ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|                                                               ; 129 (104)   ; 55 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (64)      ; 2 (2)             ; 55 (38)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                  ; SDR_MSOC_fifo_1b_scfifo_with_controls        ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|                                                                             ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo                                                                                                                                                                                                    ; SDR_MSOC_fifo_1b_single_clock_fifo           ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                           ; scfifo                                       ; work         ;
;                   |scfifo_1241:auto_generated|                                                                                          ; 25 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated                                                                                                                                                ; scfifo_1241                                  ; work         ;
;                      |a_dpfifo_8841:dpfifo|                                                                                             ; 25 (3)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo                                                                                                                           ; a_dpfifo_8841                                ; work         ;
;                         |a_fefifo_56f:fifo_state|                                                                                       ; 12 (7)      ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state                                                                                                   ; a_fefifo_56f                                 ; work         ;
;                            |cntr_co7:count_usedw|                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|cntr_co7:count_usedw                                                                              ; cntr_co7                                     ; work         ;
;                         |altsyncram_0km1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram                                                                                                   ; altsyncram_0km1                              ; work         ;
;                         |cntr_0ob:rd_ptr_count|                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:rd_ptr_count                                                                                                     ; cntr_0ob                                     ; work         ;
;                         |cntr_0ob:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:wr_ptr                                                                                                           ; cntr_0ob                                     ; work         ;
;       |SDR_MSOC_fifo_1b:fifo_q_5|                                                                                                       ; 124 (0)     ; 55 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 2 (0)             ; 53 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5                                                                                                                                                                                                                                                                                                                 ; SDR_MSOC_fifo_1b                             ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|                                                               ; 124 (100)   ; 55 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (62)      ; 2 (2)             ; 53 (36)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                  ; SDR_MSOC_fifo_1b_scfifo_with_controls        ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|                                                                             ; 24 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo                                                                                                                                                                                                    ; SDR_MSOC_fifo_1b_single_clock_fifo           ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 24 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                           ; scfifo                                       ; work         ;
;                   |scfifo_1241:auto_generated|                                                                                          ; 24 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated                                                                                                                                                ; scfifo_1241                                  ; work         ;
;                      |a_dpfifo_8841:dpfifo|                                                                                             ; 24 (1)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo                                                                                                                           ; a_dpfifo_8841                                ; work         ;
;                         |a_fefifo_56f:fifo_state|                                                                                       ; 13 (8)      ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state                                                                                                   ; a_fefifo_56f                                 ; work         ;
;                            |cntr_co7:count_usedw|                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|cntr_co7:count_usedw                                                                              ; cntr_co7                                     ; work         ;
;                         |altsyncram_0km1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram                                                                                                   ; altsyncram_0km1                              ; work         ;
;                         |cntr_0ob:rd_ptr_count|                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:rd_ptr_count                                                                                                     ; cntr_0ob                                     ; work         ;
;                         |cntr_0ob:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:wr_ptr                                                                                                           ; cntr_0ob                                     ; work         ;
;       |SDR_MSOC_fifo_1b:fifo_q_6|                                                                                                       ; 130 (0)     ; 55 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 1 (0)             ; 55 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6                                                                                                                                                                                                                                                                                                                 ; SDR_MSOC_fifo_1b                             ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|                                                               ; 130 (106)   ; 55 (38)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (67)      ; 1 (1)             ; 55 (38)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                  ; SDR_MSOC_fifo_1b_scfifo_with_controls        ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|                                                                             ; 24 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo                                                                                                                                                                                                    ; SDR_MSOC_fifo_1b_single_clock_fifo           ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 24 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                           ; scfifo                                       ; work         ;
;                   |scfifo_1241:auto_generated|                                                                                          ; 24 (0)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated                                                                                                                                                ; scfifo_1241                                  ; work         ;
;                      |a_dpfifo_8841:dpfifo|                                                                                             ; 24 (1)      ; 17 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 0 (0)             ; 17 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo                                                                                                                           ; a_dpfifo_8841                                ; work         ;
;                         |a_fefifo_56f:fifo_state|                                                                                       ; 13 (8)      ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state                                                                                                   ; a_fefifo_56f                                 ; work         ;
;                            |cntr_co7:count_usedw|                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|cntr_co7:count_usedw                                                                              ; cntr_co7                                     ; work         ;
;                         |altsyncram_0km1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram                                                                                                   ; altsyncram_0km1                              ; work         ;
;                         |cntr_0ob:rd_ptr_count|                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:rd_ptr_count                                                                                                     ; cntr_0ob                                     ; work         ;
;                         |cntr_0ob:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|cntr_0ob:wr_ptr                                                                                                           ; cntr_0ob                                     ; work         ;
;       |SDR_MSOC_fifo_q_1:fifo_q_1|                                                                                                      ; 164 (0)     ; 73 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 0 (0)             ; 73 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1                                                                                                                                                                                                                                                                                                                ; SDR_MSOC_fifo_q_1                            ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|                                                              ; 164 (126)   ; 73 (47)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (79)      ; 0 (0)             ; 73 (47)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                ; SDR_MSOC_fifo_q_1_scfifo_with_controls       ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|                                                                            ; 38 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo                                                                                                                                                                                                 ; SDR_MSOC_fifo_q_1_single_clock_fifo          ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 38 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                        ; scfifo                                       ; work         ;
;                   |scfifo_s341:auto_generated|                                                                                          ; 38 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated                                                                                                                                             ; scfifo_s341                                  ; work         ;
;                      |a_dpfifo_3a41:dpfifo|                                                                                             ; 38 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo                                                                                                                        ; a_dpfifo_3a41                                ; work         ;
;                         |a_fefifo_08f:fifo_state|                                                                                       ; 22 (14)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 10 (2)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state                                                                                                ; a_fefifo_08f                                 ; work         ;
;                            |cntr_fo7:count_usedw|                                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw                                                                           ; cntr_fo7                                     ; work         ;
;                         |altsyncram_mnm1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|altsyncram_mnm1:FIFOram                                                                                                ; altsyncram_mnm1                              ; work         ;
;                         |cntr_3ob:rd_ptr_count|                                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:rd_ptr_count                                                                                                  ; cntr_3ob                                     ; work         ;
;                         |cntr_3ob:wr_ptr|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:wr_ptr                                                                                                        ; cntr_3ob                                     ; work         ;
;       |SDR_MSOC_fifo_q_1:fifo_q_2|                                                                                                      ; 162 (0)     ; 73 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 5 (0)             ; 68 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2                                                                                                                                                                                                                                                                                                                ; SDR_MSOC_fifo_q_1                            ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|                                                              ; 162 (126)   ; 73 (47)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (79)      ; 5 (5)             ; 68 (42)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                ; SDR_MSOC_fifo_q_1_scfifo_with_controls       ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|                                                                            ; 36 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo                                                                                                                                                                                                 ; SDR_MSOC_fifo_q_1_single_clock_fifo          ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 36 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                        ; scfifo                                       ; work         ;
;                   |scfifo_s341:auto_generated|                                                                                          ; 36 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated                                                                                                                                             ; scfifo_s341                                  ; work         ;
;                      |a_dpfifo_3a41:dpfifo|                                                                                             ; 36 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo                                                                                                                        ; a_dpfifo_3a41                                ; work         ;
;                         |a_fefifo_08f:fifo_state|                                                                                       ; 20 (12)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (2)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state                                                                                                ; a_fefifo_08f                                 ; work         ;
;                            |cntr_fo7:count_usedw|                                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw                                                                           ; cntr_fo7                                     ; work         ;
;                         |altsyncram_mnm1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|altsyncram_mnm1:FIFOram                                                                                                ; altsyncram_mnm1                              ; work         ;
;                         |cntr_3ob:rd_ptr_count|                                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:rd_ptr_count                                                                                                  ; cntr_3ob                                     ; work         ;
;                         |cntr_3ob:wr_ptr|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:wr_ptr                                                                                                        ; cntr_3ob                                     ; work         ;
;       |SDR_MSOC_fifo_q_1:fifo_q_3|                                                                                                      ; 161 (0)     ; 73 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (0)             ; 72 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3                                                                                                                                                                                                                                                                                                                ; SDR_MSOC_fifo_q_1                            ; SDR_MSOC     ;
;          |SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|                                                              ; 161 (125)   ; 73 (47)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (78)      ; 1 (1)             ; 72 (46)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                ; SDR_MSOC_fifo_q_1_scfifo_with_controls       ; SDR_MSOC     ;
;             |SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|                                                                            ; 36 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo                                                                                                                                                                                                 ; SDR_MSOC_fifo_q_1_single_clock_fifo          ; SDR_MSOC     ;
;                |scfifo:single_clock_fifo|                                                                                               ; 36 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                        ; scfifo                                       ; work         ;
;                   |scfifo_s341:auto_generated|                                                                                          ; 36 (0)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated                                                                                                                                             ; scfifo_s341                                  ; work         ;
;                      |a_dpfifo_3a41:dpfifo|                                                                                             ; 36 (3)      ; 26 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (3)       ; 0 (0)             ; 26 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo                                                                                                                        ; a_dpfifo_3a41                                ; work         ;
;                         |a_fefifo_08f:fifo_state|                                                                                       ; 17 (9)      ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 10 (2)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state                                                                                                ; a_fefifo_08f                                 ; work         ;
;                            |cntr_fo7:count_usedw|                                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw                                                                           ; cntr_fo7                                     ; work         ;
;                         |altsyncram_mnm1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|altsyncram_mnm1:FIFOram                                                                                                ; altsyncram_mnm1                              ; work         ;
;                         |cntr_3ob:rd_ptr_count|                                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:rd_ptr_count                                                                                                  ; cntr_3ob                                     ; work         ;
;                         |cntr_3ob:wr_ptr|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|cntr_3ob:wr_ptr                                                                                                        ; cntr_3ob                                     ; work         ;
;       |SDR_MSOC_jtag_uart:jtag_uart_1b|                                                                                                 ; 166 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (17)      ; 23 (4)            ; 92 (19)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b                                                                                                                                                                                                                                                                                                           ; SDR_MSOC_jtag_uart                           ; SDR_MSOC     ;
;          |SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_r                  ; SDR_MSOC     ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_w                  ; SDR_MSOC     ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|                                                                       ; 75 (75)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 19 (19)           ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                    ; alt_jtag_atlantic                            ; work         ;
;       |SDR_MSOC_jtag_uart:jtag_uart_1c|                                                                                                 ; 162 (39)    ; 103 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (16)      ; 20 (3)            ; 93 (20)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c                                                                                                                                                                                                                                                                                                           ; SDR_MSOC_jtag_uart                           ; SDR_MSOC     ;
;          |SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_r                  ; SDR_MSOC     ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_w                  ; SDR_MSOC     ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|                                                                       ; 72 (72)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 17 (17)           ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                    ; alt_jtag_atlantic                            ; work         ;
;       |SDR_MSOC_jtag_uart:jtag_uart_1d|                                                                                                 ; 163 (40)    ; 103 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (17)      ; 21 (4)            ; 92 (19)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d                                                                                                                                                                                                                                                                                                           ; SDR_MSOC_jtag_uart                           ; SDR_MSOC     ;
;          |SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_r                  ; SDR_MSOC     ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_w                  ; SDR_MSOC     ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|                                                                       ; 72 (72)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 17 (17)           ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                    ; alt_jtag_atlantic                            ; work         ;
;       |SDR_MSOC_jtag_uart:jtag_uart_1e|                                                                                                 ; 162 (39)    ; 103 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (16)      ; 20 (2)            ; 93 (20)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e                                                                                                                                                                                                                                                                                                           ; SDR_MSOC_jtag_uart                           ; SDR_MSOC     ;
;          |SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_r                  ; SDR_MSOC     ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_w                  ; SDR_MSOC     ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|                                                                       ; 73 (73)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 18 (18)           ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                    ; alt_jtag_atlantic                            ; work         ;
;       |SDR_MSOC_jtag_uart:jtag_uart_1f|                                                                                                 ; 163 (40)    ; 103 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (17)      ; 21 (4)            ; 92 (19)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f                                                                                                                                                                                                                                                                                                           ; SDR_MSOC_jtag_uart                           ; SDR_MSOC     ;
;          |SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_r                  ; SDR_MSOC     ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w                                                                                                                                                                                                                                               ; SDR_MSOC_jtag_uart_scfifo_w                  ; SDR_MSOC     ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                  ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                       ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                  ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                          ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                     ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                          ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                            ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                  ; cntr_1ob                                     ; work         ;
;          |alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|                                                                       ; 72 (72)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 17 (17)           ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                    ; alt_jtag_atlantic                            ; work         ;
;       |SDR_MSOC_jtag_uart:jtag_uart|                                                                                                    ; 163 (41)    ; 103 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (18)      ; 21 (3)            ; 92 (18)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                              ; SDR_MSOC_jtag_uart                           ; SDR_MSOC     ;
;          |SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r                                                                                                                                                                                                                                                  ; SDR_MSOC_jtag_uart_scfifo_r                  ; SDR_MSOC     ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                     ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                          ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                     ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                             ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                        ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                             ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                               ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                     ; cntr_1ob                                     ; work         ;
;          |SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w                                                                                                                                                                                                                                                  ; SDR_MSOC_jtag_uart_scfifo_w                  ; SDR_MSOC     ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                     ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                          ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                     ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                             ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                        ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                             ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                               ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                     ; cntr_1ob                                     ; work         ;
;          |alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|                                                                       ; 73 (73)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 18 (18)           ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                       ; alt_jtag_atlantic                            ; work         ;
;       |SDR_MSOC_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 3064 (0)    ; 997 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1685 (0)     ; 61 (0)            ; 1318 (0)         ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                              ; SDR_MSOC_mm_interconnect_0                   ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                               ; SDR_MSOC_mm_interconnect_0_cmd_demux         ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                       ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_001     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_002     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_002:cmd_demux_005|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_002:cmd_demux_005                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_002     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_003:cmd_demux_003|                                                                       ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_003:cmd_demux_003                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_003     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_003:cmd_demux_004|                                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_003:cmd_demux_004                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_003     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_006|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_006                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_007|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_007                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_008|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_008                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_009|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_009                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_010|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_010                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_011|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:cmd_demux_011                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_002|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_002                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_009|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_009                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_010|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_010                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_011|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_011                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_012|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_012                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_013|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_013                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_014|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_014                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_018|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_018                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_021|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_021                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_027|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_027                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_029|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_029                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_035|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_035                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_037|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_037                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_043|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_043                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_045|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_045                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_050|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_006:rsp_demux_050                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_cmd_demux_006     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                           ; 58 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 51 (48)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_009|                                                                           ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 1 (1)             ; 10 (7)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_009                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_010|                                                                           ; 21 (18)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 0 (0)             ; 8 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_010                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_011|                                                                           ; 21 (19)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (6)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_011                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_012|                                                                           ; 20 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (9)       ; 0 (0)             ; 9 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_012                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_013|                                                                           ; 21 (18)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (15)      ; 0 (0)             ; 5 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_013                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_014|                                                                           ; 20 (18)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (6)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_014                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_018|                                                                           ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_018                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_021|                                                                           ; 22 (19)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 1 (1)             ; 8 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_021                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_021|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_027|                                                                           ; 57 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 51 (48)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_027                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_027|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_029|                                                                           ; 21 (19)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 8 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_029                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_029|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_035|                                                                           ; 59 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (5)        ; 1 (1)             ; 50 (47)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_035                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_035|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_037|                                                                           ; 22 (19)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (11)      ; 0 (0)             ; 10 (7)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_037                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_037|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_043|                                                                           ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 51 (48)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_043                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_043|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_045|                                                                           ; 21 (19)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (6)           ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_045                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_045|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_050|                                                                           ; 57 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 1 (1)             ; 50 (47)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_050                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_002       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_050|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_cmd_mux_016:cmd_mux_016|                                                                           ; 413 (373)   ; 25 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 323 (296)    ; 6 (6)             ; 84 (70)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_016:cmd_mux_016                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_cmd_mux_016       ; SDR_MSOC     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 41 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (4)       ; 0 (0)             ; 14 (13)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_016:cmd_mux_016|altera_merlin_arbitrator:arb                                                                                                                                                                                                              ; altera_merlin_arbitrator                     ; SDR_MSOC     ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_016:cmd_mux_016|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                ; altera_merlin_arb_adder                      ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router:router|                                                                                     ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router:router                                                                                                                                                                                                                                                     ; SDR_MSOC_mm_interconnect_0_router            ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_001:router_001|                                                                             ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_001        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_002:router_002|                                                                             ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_002        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_003:router_003|                                                                             ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_003:router_003                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_003        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_004:router_004|                                                                             ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_004:router_004                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_004        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_005:router_005|                                                                             ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_005:router_005                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_005        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_006:router_006|                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_006:router_006                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_006        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_007:router_007|                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_007:router_007                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_007        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_008:router_008|                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_008:router_008                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_008        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_009:router_009|                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_009:router_009                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_009        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_010:router_010|                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_010:router_010                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_010        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_router_011:router_011|                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_router_011:router_011                                                                                                                                                                                                                                             ; SDR_MSOC_mm_interconnect_0_router_011        ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_demux_016:rsp_demux_016|                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_demux_016:rsp_demux_016                                                                                                                                                                                                                                       ; SDR_MSOC_mm_interconnect_0_rsp_demux_016     ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 122 (122)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 52 (52)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                   ; SDR_MSOC_mm_interconnect_0_rsp_mux           ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                           ; 147 (147)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 63 (63)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_001       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                           ; 87 (87)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 42 (42)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_002       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_002:rsp_mux_005|                                                                           ; 103 (103)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 53 (53)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_002:rsp_mux_005                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_002       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_003:rsp_mux_003|                                                                           ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 54 (54)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_003:rsp_mux_003                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_003       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_003:rsp_mux_004|                                                                           ; 119 (119)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 49 (49)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_003:rsp_mux_004                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_003       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_006|                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_006                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_006       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_007|                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_007                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_006       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_008|                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_008                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_006       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_009|                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_009                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_006       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_010|                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_010                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_006       ; SDR_MSOC     ;
;          |SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_011|                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_rsp_mux_006:rsp_mux_011                                                                                                                                                                                                                                           ; SDR_MSOC_mm_interconnect_0_rsp_mux_006       ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:cpu_1b_debug_mem_slave_agent_rsp_fifo|                                                                  ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1b_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:cpu_1c_debug_mem_slave_agent_rsp_fifo|                                                                  ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1c_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:cpu_1d_debug_mem_slave_agent_rsp_fifo|                                                                  ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1d_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:cpu_1e_debug_mem_slave_agent_rsp_fifo|                                                                  ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1e_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:cpu_1f_debug_mem_slave_agent_rsp_fifo|                                                                  ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1f_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|                                                                     ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1b_in_agent_rsp_fifo|                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1b_in_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1b_in_csr_agent_rsp_fifo|                                                                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1b_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1b_out_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1b_out_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1c_in_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1c_in_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1c_in_csr_agent_rsp_fifo|                                                                          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1c_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1c_out_agent_rsp_fifo|                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1c_out_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1d_in_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1d_in_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1d_in_csr_agent_rsp_fifo|                                                                          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1d_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1d_out_agent_rsp_fifo|                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1d_out_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1e_in_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1e_in_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1e_in_csr_agent_rsp_fifo|                                                                          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1e_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_1e_out_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1e_out_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_1_in_agent_rsp_fifo|                                                                             ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_1_in_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_1_in_csr_agent_rsp_fifo|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_1_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_1_out_agent_rsp_fifo|                                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_1_out_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_2_in_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_2_in_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_2_in_csr_agent_rsp_fifo|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_2_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_2_out_agent_rsp_fifo|                                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_2_out_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_3_in_agent_rsp_fifo|                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_3_in_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_3_in_csr_agent_rsp_fifo|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_3_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_3_out_agent_rsp_fifo|                                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_3_out_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_4_in_agent_rsp_fifo|                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_4_in_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_4_in_csr_agent_rsp_fifo|                                                                         ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_4_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_4_out_agent_rsp_fifo|                                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_4_out_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_5_in_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_5_in_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_5_in_csr_agent_rsp_fifo|                                                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_5_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_5_out_agent_rsp_fifo|                                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_5_out_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_6_in_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_6_in_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_6_in_csr_agent_rsp_fifo|                                                                         ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_6_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:fifo_q_6_out_agent_rsp_fifo|                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_6_out_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:jtag_uart_1b_avalon_jtag_slave_agent_rsp_fifo|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_1b_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:jtag_uart_1c_avalon_jtag_slave_agent_rsp_fifo|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_1c_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:jtag_uart_1d_avalon_jtag_slave_agent_rsp_fifo|                                                          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_1d_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:jtag_uart_1e_avalon_jtag_slave_agent_rsp_fifo|                                                          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_1e_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:jtag_uart_1f_avalon_jtag_slave_agent_rsp_fifo|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_1f_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo|                                                                         ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|                                                                           ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|                                                                     ; 58 (58)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 5 (5)             ; 43 (43)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:sys_id_control_slave_agent_rsp_fifo|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_id_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:sysid_1b_control_slave_agent_rsp_fifo|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_1b_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:sysid_1c_control_slave_agent_rsp_fifo|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_1c_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:sysid_1d_control_slave_agent_rsp_fifo|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_1d_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:sysid_1e_control_slave_agent_rsp_fifo|                                                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_1e_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:sysid_1f_control_slave_agent_rsp_fifo|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_1f_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:timer_1b_s1_agent_rsp_fifo|                                                                             ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1b_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:timer_1c_s1_agent_rsp_fifo|                                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1c_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:timer_1d_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1d_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:timer_1e_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1e_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:timer_1f_s1_agent_rsp_fifo|                                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1f_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                        ; SDR_MSOC     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 14 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 5 (0)             ; 6 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                         ; altera_avalon_st_handshake_clock_crosser     ; SDR_MSOC     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 14 (10)     ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (1)             ; 6 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                ; altera_avalon_st_clock_crosser               ; SDR_MSOC     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                           ; altera_std_synchronizer_nocut                ; SDR_MSOC     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                           ; altera_std_synchronizer_nocut                ; SDR_MSOC     ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 24 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 16 (0)            ; 6 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                             ; altera_avalon_st_handshake_clock_crosser     ; SDR_MSOC     ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 24 (20)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (14)           ; 6 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                    ; altera_avalon_st_clock_crosser               ; SDR_MSOC     ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                               ; altera_std_synchronizer_nocut                ; SDR_MSOC     ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                               ; altera_std_synchronizer_nocut                ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1b_data_master_agent|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1b_data_master_agent                                                                                                                                                                                                                                          ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1b_instruction_master_agent|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1b_instruction_master_agent                                                                                                                                                                                                                                   ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1c_data_master_agent|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1c_data_master_agent                                                                                                                                                                                                                                          ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1c_instruction_master_agent|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1c_instruction_master_agent                                                                                                                                                                                                                                   ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1d_data_master_agent|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1d_data_master_agent                                                                                                                                                                                                                                          ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1d_instruction_master_agent|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1d_instruction_master_agent                                                                                                                                                                                                                                   ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1e_data_master_agent|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1e_data_master_agent                                                                                                                                                                                                                                          ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1e_instruction_master_agent|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1e_instruction_master_agent                                                                                                                                                                                                                                   ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1f_data_master_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1f_data_master_agent                                                                                                                                                                                                                                          ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_1f_instruction_master_agent|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_1f_instruction_master_agent                                                                                                                                                                                                                                   ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                             ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_agent:cpu_instruction_master_agent|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_agent                                                                                                                                                                                                                                      ; altera_merlin_master_agent                   ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1b_data_master_translator|                                                                ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1b_data_master_translator                                                                                                                                                                                                                                ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1b_instruction_master_translator|                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1b_instruction_master_translator                                                                                                                                                                                                                         ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1c_data_master_translator|                                                                ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1c_data_master_translator                                                                                                                                                                                                                                ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1c_instruction_master_translator|                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1c_instruction_master_translator                                                                                                                                                                                                                         ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1d_data_master_translator|                                                                ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1d_data_master_translator                                                                                                                                                                                                                                ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1d_instruction_master_translator|                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1d_instruction_master_translator                                                                                                                                                                                                                         ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1e_data_master_translator|                                                                ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1e_data_master_translator                                                                                                                                                                                                                                ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1e_instruction_master_translator|                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1e_instruction_master_translator                                                                                                                                                                                                                         ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1f_data_master_translator|                                                                ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1f_data_master_translator                                                                                                                                                                                                                                ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_1f_instruction_master_translator|                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_1f_instruction_master_translator                                                                                                                                                                                                                         ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                                                   ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                   ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_master_translator:cpu_instruction_master_translator|                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                                            ; altera_merlin_master_translator              ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:cpu_1b_debug_mem_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_1b_debug_mem_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:cpu_1c_debug_mem_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_1c_debug_mem_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:cpu_1d_debug_mem_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_1d_debug_mem_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:cpu_1e_debug_mem_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_1e_debug_mem_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:cpu_1f_debug_mem_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_1f_debug_mem_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:cpu_debug_mem_slave_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_1b_in_csr_agent|                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1b_in_csr_agent                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_1b_out_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1b_out_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_1c_in_csr_agent|                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1c_in_csr_agent                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_1c_out_agent|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1c_out_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_1d_in_csr_agent|                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1d_in_csr_agent                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_1d_out_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1d_out_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_1e_in_csr_agent|                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1e_in_csr_agent                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_1e_out_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1e_out_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_1_in_csr_agent|                                                                              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_1_in_csr_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_1_out_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_1_out_agent                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_2_in_csr_agent|                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_2_in_csr_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_2_out_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_2_out_agent                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_3_in_csr_agent|                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_3_in_csr_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_3_out_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_3_out_agent                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_4_in_csr_agent|                                                                              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_4_in_csr_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_4_out_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_4_out_agent                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_5_in_csr_agent|                                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_5_in_csr_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_5_out_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_5_out_agent                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_6_in_csr_agent|                                                                              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_6_in_csr_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:fifo_q_6_out_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_6_out_agent                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:pll_pll_slave_agent|                                                                                ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                  ; altera_merlin_burst_uncompressor             ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:sdram_controller_s1_agent|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:sys_id_control_slave_agent|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_id_control_slave_agent                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:sysid_1b_control_slave_agent|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_1b_control_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:sysid_1c_control_slave_agent|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_1c_control_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:sysid_1d_control_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_1d_control_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:sysid_1e_control_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_1e_control_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:sysid_1f_control_slave_agent|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_1f_control_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:timer_1b_s1_agent|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_1b_s1_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:timer_1c_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_1c_s1_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:timer_1d_s1_agent|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_1d_s1_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:timer_1e_s1_agent|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_1e_s1_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:timer_1f_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_1f_s1_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_agent:timer_s1_agent|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                    ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:cpu_1b_debug_mem_slave_translator|                                                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_1b_debug_mem_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:cpu_1c_debug_mem_slave_translator|                                                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_1c_debug_mem_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:cpu_1d_debug_mem_slave_translator|                                                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_1d_debug_mem_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:cpu_1e_debug_mem_slave_translator|                                                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 31 (31)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_1e_debug_mem_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:cpu_1f_debug_mem_slave_translator|                                                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_1f_debug_mem_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:cpu_debug_mem_slave_translator|                                                                ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_debug_mem_slave_translator                                                                                                                                                                                                                                ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1b_in_csr_translator|                                                                     ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1b_in_csr_translator                                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1b_in_translator|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1b_in_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1b_out_translator|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1b_out_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1c_in_csr_translator|                                                                     ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1c_in_csr_translator                                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1c_in_translator|                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1c_in_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1c_out_translator|                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1c_out_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1d_in_csr_translator|                                                                     ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1d_in_csr_translator                                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1d_in_translator|                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1d_in_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1d_out_translator|                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1d_out_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1e_in_csr_translator|                                                                     ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1e_in_csr_translator                                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1e_in_translator|                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1e_in_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_1e_out_translator|                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_1e_out_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_1_in_csr_translator|                                                                    ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_1_in_csr_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_1_in_translator|                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_1_in_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_1_out_translator|                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_1_out_translator                                                                                                                                                                                                                                       ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_2_in_csr_translator|                                                                    ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (12)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_2_in_csr_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_2_in_translator|                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_2_in_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_2_out_translator|                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_2_out_translator                                                                                                                                                                                                                                       ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_3_in_csr_translator|                                                                    ; 17 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_3_in_csr_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_3_in_translator|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_3_in_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_3_out_translator|                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_3_out_translator                                                                                                                                                                                                                                       ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_4_in_csr_translator|                                                                    ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_4_in_csr_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_4_in_translator|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_4_in_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_4_out_translator|                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_4_out_translator                                                                                                                                                                                                                                       ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_5_in_csr_translator|                                                                    ; 15 (15)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_5_in_csr_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_5_in_translator|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_5_in_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_5_out_translator|                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_5_out_translator                                                                                                                                                                                                                                       ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_6_in_csr_translator|                                                                    ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_6_in_csr_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_6_in_translator|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_6_in_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:fifo_q_6_out_translator|                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_6_out_translator                                                                                                                                                                                                                                       ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:jtag_uart_1b_avalon_jtag_slave_translator|                                                     ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_1b_avalon_jtag_slave_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:jtag_uart_1c_avalon_jtag_slave_translator|                                                     ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_1c_avalon_jtag_slave_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:jtag_uart_1d_avalon_jtag_slave_translator|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_1d_avalon_jtag_slave_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:jtag_uart_1e_avalon_jtag_slave_translator|                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_1e_avalon_jtag_slave_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:jtag_uart_1f_avalon_jtag_slave_translator|                                                     ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_1f_avalon_jtag_slave_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:pll_pll_slave_translator|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_pll_slave_translator                                                                                                                                                                                                                                      ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:sys_id_control_slave_translator|                                                               ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_id_control_slave_translator                                                                                                                                                                                                                               ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:sysid_1b_control_slave_translator|                                                             ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_1b_control_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:sysid_1c_control_slave_translator|                                                             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_1c_control_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:sysid_1d_control_slave_translator|                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_1d_control_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:sysid_1e_control_slave_translator|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_1e_control_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:sysid_1f_control_slave_translator|                                                             ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 4 (4)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_1f_control_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:timer_1b_s1_translator|                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1b_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:timer_1c_s1_translator|                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1c_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:timer_1d_s1_translator|                                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1d_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:timer_1e_s1_translator|                                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1e_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:timer_1f_s1_translator|                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1f_s1_translator                                                                                                                                                                                                                                        ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 15 (15)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                           ; altera_merlin_slave_translator               ; SDR_MSOC     ;
;       |SDR_MSOC_pll:pll|                                                                                                                ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 8 (6)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_pll:pll                                                                                                                                                                                                                                                                                                                          ; SDR_MSOC_pll                                 ; SDR_MSOC     ;
;          |SDR_MSOC_pll_altpll_5ra2:sd1|                                                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1                                                                                                                                                                                                                                                                                             ; SDR_MSOC_pll_altpll_5ra2                     ; SDR_MSOC     ;
;          |SDR_MSOC_pll_stdsync_sv6:stdsync2|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                        ; SDR_MSOC_pll_stdsync_sv6                     ; SDR_MSOC     ;
;             |SDR_MSOC_pll_dffpipe_l2c:dffpipe3|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_stdsync_sv6:stdsync2|SDR_MSOC_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                      ; SDR_MSOC_pll_dffpipe_l2c                     ; SDR_MSOC     ;
;       |SDR_MSOC_sdram_controller:sdram_controller|                                                                                      ; 456 (287)   ; 284 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (164)    ; 64 (3)            ; 221 (98)         ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller                                                                                                                                                                                                                                                                                                ; SDR_MSOC_sdram_controller                    ; SDR_MSOC     ;
;          |SDR_MSOC_sdram_controller_input_efifo_module:the_SDR_MSOC_sdram_controller_input_efifo_module|                                ; 195 (195)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 61 (61)           ; 127 (127)        ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|SDR_MSOC_sdram_controller_input_efifo_module:the_SDR_MSOC_sdram_controller_input_efifo_module                                                                                                                                                                                                  ; SDR_MSOC_sdram_controller_input_efifo_module ; SDR_MSOC     ;
;       |SDR_MSOC_timer:timer_1b|                                                                                                         ; 155 (155)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 23 (23)           ; 97 (97)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_timer:timer_1b                                                                                                                                                                                                                                                                                                                   ; SDR_MSOC_timer                               ; SDR_MSOC     ;
;       |SDR_MSOC_timer:timer_1c|                                                                                                         ; 154 (154)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 22 (22)           ; 98 (98)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_timer:timer_1c                                                                                                                                                                                                                                                                                                                   ; SDR_MSOC_timer                               ; SDR_MSOC     ;
;       |SDR_MSOC_timer:timer_1d|                                                                                                         ; 152 (152)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 20 (20)           ; 100 (100)        ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_timer:timer_1d                                                                                                                                                                                                                                                                                                                   ; SDR_MSOC_timer                               ; SDR_MSOC     ;
;       |SDR_MSOC_timer:timer_1e|                                                                                                         ; 152 (152)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 22 (22)           ; 98 (98)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_timer:timer_1e                                                                                                                                                                                                                                                                                                                   ; SDR_MSOC_timer                               ; SDR_MSOC     ;
;       |SDR_MSOC_timer:timer_1f|                                                                                                         ; 154 (154)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 22 (22)           ; 98 (98)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_timer:timer_1f                                                                                                                                                                                                                                                                                                                   ; SDR_MSOC_timer                               ; SDR_MSOC     ;
;       |SDR_MSOC_timer:timer|                                                                                                            ; 153 (153)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 21 (21)           ; 99 (99)          ; |TopLevel|SDR_MSOC:inst2|SDR_MSOC_timer:timer                                                                                                                                                                                                                                                                                                                      ; SDR_MSOC_timer                               ; SDR_MSOC     ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 5 (2)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 3 (2)            ; |TopLevel|SDR_MSOC:inst2|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                ; altera_reset_controller                      ; SDR_MSOC     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                     ; altera_reset_synchronizer                    ; SDR_MSOC     ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |TopLevel|SDR_MSOC:inst2|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                    ; altera_reset_controller                      ; SDR_MSOC     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                     ; altera_reset_synchronizer                    ; SDR_MSOC     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |TopLevel|SDR_MSOC:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                         ; altera_reset_synchronizer                    ; SDR_MSOC     ;
;    |sld_hub:auto_hub|                                                                                                                   ; 326 (1)     ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (1)      ; 15 (0)            ; 118 (0)          ; |TopLevel|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                         ; sld_hub                                      ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 325 (0)     ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (0)      ; 15 (0)            ; 118 (0)          ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                         ; alt_sld_fab_with_jtag_input                  ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 325 (0)     ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (0)      ; 15 (0)            ; 118 (0)          ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                      ; alt_sld_fab                                  ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 325 (17)    ; 133 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (1)      ; 15 (3)            ; 118 (0)          ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                  ; alt_sld_fab_alt_sld_fab                      ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 321 (0)     ; 117 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 12 (0)            ; 118 (0)          ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                      ; alt_sld_fab_alt_sld_fab_sldfabric            ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 321 (270)   ; 117 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (170)    ; 12 (12)           ; 118 (90)         ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                         ; sld_jtag_hub                                 ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 31 (31)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 11 (11)          ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                 ; sld_rom_sr                                   ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |TopLevel|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm               ; sld_shadow_jsm                               ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; SDRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; INPUT_CLOCK    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SDRAM_DQ[31]        ;                   ;         ;
; SDRAM_DQ[30]        ;                   ;         ;
; SDRAM_DQ[29]        ;                   ;         ;
; SDRAM_DQ[28]        ;                   ;         ;
; SDRAM_DQ[27]        ;                   ;         ;
; SDRAM_DQ[26]        ;                   ;         ;
; SDRAM_DQ[25]        ;                   ;         ;
; SDRAM_DQ[24]        ;                   ;         ;
; SDRAM_DQ[23]        ;                   ;         ;
; SDRAM_DQ[22]        ;                   ;         ;
; SDRAM_DQ[21]        ;                   ;         ;
; SDRAM_DQ[20]        ;                   ;         ;
; SDRAM_DQ[19]        ;                   ;         ;
; SDRAM_DQ[18]        ;                   ;         ;
; SDRAM_DQ[17]        ;                   ;         ;
; SDRAM_DQ[16]        ;                   ;         ;
; SDRAM_DQ[15]        ;                   ;         ;
; SDRAM_DQ[14]        ;                   ;         ;
; SDRAM_DQ[13]        ;                   ;         ;
; SDRAM_DQ[12]        ;                   ;         ;
; SDRAM_DQ[11]        ;                   ;         ;
; SDRAM_DQ[10]        ;                   ;         ;
; SDRAM_DQ[9]         ;                   ;         ;
; SDRAM_DQ[8]         ;                   ;         ;
; SDRAM_DQ[7]         ;                   ;         ;
; SDRAM_DQ[6]         ;                   ;         ;
; SDRAM_DQ[5]         ;                   ;         ;
; SDRAM_DQ[4]         ;                   ;         ;
; SDRAM_DQ[3]         ;                   ;         ;
; SDRAM_DQ[2]         ;                   ;         ;
; SDRAM_DQ[1]         ;                   ;         ;
; SDRAM_DQ[0]         ;                   ;         ;
; INPUT_CLOCK         ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; INPUT_CLOCK                                                                                                                                                                                                                                                                                                                                                 ; PIN_Y2                ; 38      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; INPUT_CLOCK                                                                                                                                                                                                                                                                                                                                                 ; PIN_Y2                ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y41_N20    ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                ; FF_X30_Y41_N27        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y39_N8     ; 61      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                             ; FF_X26_Y41_N25        ; 44      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                         ; FF_X26_Y41_N1         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y39_N6     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                        ; FF_X25_Y41_N3         ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                       ; FF_X27_Y43_N5         ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y41_N8     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y42_N26    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk|jxuir                                                                              ; FF_X18_Y36_N21        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a                                                               ; LCCOMB_X18_Y37_N4     ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                             ; LCCOMB_X18_Y36_N6     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b                                                               ; LCCOMB_X18_Y35_N0     ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_cpu_debug_slave_sysclk|update_jdo_strobe                                                                  ; FF_X18_Y36_N15        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_tck:the_SDR_MSOC_cpu_cpu_debug_slave_tck|sr[10]~13                                                                                ; LCCOMB_X18_Y36_N12    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_tck:the_SDR_MSOC_cpu_cpu_debug_slave_tck|sr[32]~29                                                                                ; LCCOMB_X16_Y37_N0     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|SDR_MSOC_cpu_cpu_debug_slave_tck:the_SDR_MSOC_cpu_cpu_debug_slave_tck|sr[37]~21                                                                                ; LCCOMB_X16_Y37_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                    ; LCCOMB_X18_Y36_N8     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_cpu_debug_slave_phy|virtual_state_uir~0                                                                                    ; LCCOMB_X18_Y36_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                      ; LCCOMB_X20_Y40_N2     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_oci_break:the_SDR_MSOC_cpu_cpu_nios2_oci_break|break_readreg[9]~1                                                                                                                                                     ; LCCOMB_X18_Y36_N18    ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                                                                ; LCCOMB_X18_Y36_N26    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                             ; LCCOMB_X21_Y35_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                               ; LCCOMB_X20_Y40_N0     ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                   ; FF_X29_Y38_N3         ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y43_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y41_N30    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                ; FF_X26_Y41_N7         ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|av_ld_byte0_data[6]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y42_N26    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y42_N4     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y42_N8     ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y27_N14    ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                       ; FF_X21_Y26_N29        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y28_N20    ; 61      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                    ; FF_X26_Y25_N5         ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                ; FF_X18_Y27_N19        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X33_Y29_N6     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                               ; FF_X19_Y25_N29        ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                              ; FF_X18_Y26_N21        ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y27_N4     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y27_N10    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|jxuir                                                   ; FF_X35_Y23_N5         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|take_action_ocimem_a                                    ; LCCOMB_X32_Y20_N2     ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                  ; LCCOMB_X36_Y21_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                  ; LCCOMB_X35_Y23_N2     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|take_action_ocimem_b                                    ; LCCOMB_X36_Y22_N6     ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1b_cpu_debug_slave_sysclk|update_jdo_strobe                                       ; FF_X35_Y23_N9         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1b_cpu_debug_slave_tck|sr[21]~29                                                     ; LCCOMB_X32_Y22_N28    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1b_cpu_debug_slave_tck|sr[36]~21                                                     ; LCCOMB_X32_Y22_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1b_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1b_cpu_debug_slave_tck|sr[9]~13                                                      ; LCCOMB_X35_Y23_N30    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1b_cpu_debug_slave_phy|virtual_state_sdr~0                                                            ; LCCOMB_X35_Y23_N16    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1b_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1b_cpu_debug_slave_phy|virtual_state_uir~0                                                            ; LCCOMB_X35_Y23_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1b_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                 ; LCCOMB_X31_Y25_N18    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1b_cpu_nios2_oci_break|break_readreg[14]~1                                                                                                                               ; LCCOMB_X36_Y22_N4     ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                                           ; LCCOMB_X35_Y23_N26    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                        ; LCCOMB_X29_Y22_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                          ; LCCOMB_X36_Y22_N2     ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|address[8]                                                                                                                                                                                                                    ; FF_X34_Y24_N5         ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y28_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y24_N24    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                       ; FF_X18_Y27_N11        ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|av_ld_byte0_data[3]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y28_N4     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y27_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y28_N2     ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y23_N0     ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                       ; FF_X48_Y24_N11        ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y20_N16    ; 61      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                    ; FF_X46_Y23_N19        ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                ; FF_X50_Y21_N29        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y33_N6     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                               ; FF_X50_Y20_N17        ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                              ; FF_X48_Y19_N19        ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                     ; LCCOMB_X49_Y23_N30    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y19_N14    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|jxuir                                                   ; FF_X55_Y24_N23        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|take_action_ocimem_a                                    ; LCCOMB_X56_Y25_N18    ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                  ; LCCOMB_X56_Y25_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                  ; LCCOMB_X55_Y24_N2     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|take_action_ocimem_b                                    ; LCCOMB_X55_Y24_N4     ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1c_cpu_debug_slave_sysclk|update_jdo_strobe                                       ; FF_X55_Y24_N27        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1c_cpu_debug_slave_tck|sr[19]~29                                                     ; LCCOMB_X63_Y26_N28    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1c_cpu_debug_slave_tck|sr[2]~13                                                      ; LCCOMB_X59_Y27_N26    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1c_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1c_cpu_debug_slave_tck|sr[36]~21                                                     ; LCCOMB_X63_Y26_N16    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1c_cpu_debug_slave_phy|virtual_state_sdr~0                                                            ; LCCOMB_X59_Y27_N8     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1c_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1c_cpu_debug_slave_phy|virtual_state_uir~0                                                            ; LCCOMB_X55_Y24_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1c_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                 ; LCCOMB_X49_Y26_N16    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1c_cpu_nios2_oci_break|break_readreg[3]~1                                                                                                                                ; LCCOMB_X55_Y24_N12    ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem|MonDReg[0]~11                                                                                                                                           ; LCCOMB_X55_Y24_N16    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                        ; LCCOMB_X50_Y23_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                          ; LCCOMB_X53_Y27_N26    ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|address[8]                                                                                                                                                                                                                    ; FF_X47_Y31_N9         ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                           ; LCCOMB_X48_Y20_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y23_N10    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                       ; FF_X50_Y21_N11        ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|av_ld_byte0_data[3]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y26_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y26_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y22_N2     ; 31      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y47_N12    ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                       ; FF_X36_Y44_N9         ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y47_N20    ; 61      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                    ; FF_X43_Y46_N5         ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                ; FF_X43_Y46_N23        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y40_N22    ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                               ; FF_X40_Y47_N13        ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                              ; FF_X35_Y50_N25        ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y46_N10    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y48_N30    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk|jxuir                                                   ; FF_X46_Y45_N19        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk|take_action_ocimem_a                                    ; LCCOMB_X47_Y45_N20    ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                  ; LCCOMB_X46_Y45_N12    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk|take_action_ocimem_b                                    ; LCCOMB_X46_Y45_N24    ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1d_cpu_debug_slave_sysclk|update_jdo_strobe                                       ; FF_X46_Y45_N31        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1d_cpu_debug_slave_tck|sr[23]~29                                                     ; LCCOMB_X48_Y47_N28    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1d_cpu_debug_slave_tck|sr[37]~21                                                     ; LCCOMB_X53_Y48_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1d_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1d_cpu_debug_slave_tck|sr[9]~13                                                      ; LCCOMB_X53_Y48_N16    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1d_cpu_debug_slave_phy|virtual_state_sdr~0                                                            ; LCCOMB_X53_Y48_N28    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1d_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1d_cpu_debug_slave_phy|virtual_state_uir~0                                                            ; LCCOMB_X46_Y45_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1d_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                 ; LCCOMB_X47_Y44_N6     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1d_cpu_nios2_oci_break|break_readreg[21]~1                                                                                                                               ; LCCOMB_X47_Y46_N2     ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                                           ; LCCOMB_X46_Y45_N22    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                        ; LCCOMB_X42_Y43_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                          ; LCCOMB_X47_Y44_N30    ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|address[8]                                                                                                                                                                                                                    ; FF_X43_Y40_N29        ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                           ; LCCOMB_X40_Y48_N10    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y40_N0     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                       ; FF_X43_Y46_N27        ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y46_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y47_N24    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y46_N20    ; 31      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y33_N24    ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                       ; FF_X57_Y34_N19        ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y33_N18    ; 61      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                    ; FF_X55_Y36_N9         ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                ; FF_X61_Y35_N29        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y31_N4     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                               ; FF_X60_Y31_N1         ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                              ; FF_X58_Y32_N1         ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y31_N28    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X60_Y32_N12    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|jxuir                                                   ; FF_X73_Y29_N9         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|take_action_ocimem_a                                    ; LCCOMB_X65_Y28_N8     ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                  ; LCCOMB_X67_Y29_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                  ; LCCOMB_X73_Y29_N24    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|take_action_ocimem_b                                    ; LCCOMB_X73_Y29_N22    ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1e_cpu_debug_slave_sysclk|update_jdo_strobe                                       ; FF_X73_Y29_N5         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1e_cpu_debug_slave_tck|sr[21]~29                                                     ; LCCOMB_X70_Y30_N30    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1e_cpu_debug_slave_tck|sr[37]~21                                                     ; LCCOMB_X70_Y30_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1e_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1e_cpu_debug_slave_tck|sr[3]~13                                                      ; LCCOMB_X66_Y31_N26    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1e_cpu_debug_slave_phy|virtual_state_sdr~0                                                            ; LCCOMB_X66_Y31_N8     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1e_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1e_cpu_debug_slave_phy|virtual_state_uir~0                                                            ; LCCOMB_X73_Y29_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1e_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                 ; LCCOMB_X63_Y31_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1e_cpu_nios2_oci_break|break_readreg[19]~1                                                                                                                               ; LCCOMB_X73_Y29_N2     ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                                           ; LCCOMB_X73_Y29_N28    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                        ; LCCOMB_X67_Y30_N10    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                          ; LCCOMB_X65_Y32_N28    ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|address[8]                                                                                                                                                                                                                    ; FF_X56_Y36_N19        ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y33_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                     ; LCCOMB_X60_Y33_N14    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                       ; FF_X61_Y35_N19        ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X55_Y33_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                         ; LCCOMB_X55_Y33_N12    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                               ; LCCOMB_X55_Y32_N12    ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y41_N26    ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                       ; FF_X56_Y43_N13        ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y42_N14    ; 61      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                    ; FF_X61_Y46_N11        ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                ; FF_X63_Y43_N5         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y43_N10    ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                               ; FF_X58_Y43_N5         ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                              ; FF_X59_Y46_N17        ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y44_N6     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y41_N20    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk|jxuir                                                   ; FF_X66_Y37_N19        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk|take_action_ocimem_a                                    ; LCCOMB_X66_Y38_N20    ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                  ; LCCOMB_X66_Y37_N22    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk|take_action_ocimem_b                                    ; LCCOMB_X66_Y37_N26    ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk:the_SDR_MSOC_cpu_1f_cpu_debug_slave_sysclk|update_jdo_strobe                                       ; FF_X66_Y37_N31        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1f_cpu_debug_slave_tck|sr[27]~29                                                     ; LCCOMB_X67_Y36_N18    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1f_cpu_debug_slave_tck|sr[37]~21                                                     ; LCCOMB_X67_Y36_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|SDR_MSOC_cpu_1f_cpu_debug_slave_tck:the_SDR_MSOC_cpu_1f_cpu_debug_slave_tck|sr[8]~13                                                      ; LCCOMB_X68_Y38_N18    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1f_cpu_debug_slave_phy|virtual_state_sdr~0                                                            ; LCCOMB_X68_Y38_N16    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper:the_SDR_MSOC_cpu_1f_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:SDR_MSOC_cpu_1f_cpu_debug_slave_phy|virtual_state_uir~0                                                            ; LCCOMB_X66_Y37_N28    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_avalon_reg:the_SDR_MSOC_cpu_1f_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                 ; LCCOMB_X62_Y38_N8     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_oci_break:the_SDR_MSOC_cpu_1f_cpu_nios2_oci_break|break_readreg[17]~1                                                                                                                               ; LCCOMB_X66_Y38_N24    ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                                                           ; LCCOMB_X66_Y37_N4     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                        ; LCCOMB_X61_Y39_N10    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                          ; LCCOMB_X60_Y40_N4     ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|address[8]                                                                                                                                                                                                                    ; FF_X56_Y36_N13        ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                           ; LCCOMB_X60_Y44_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                     ; LCCOMB_X65_Y43_N30    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                       ; FF_X63_Y43_N15        ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|av_ld_byte0_data[3]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X58_Y41_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y43_N18    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y43_N16    ; 31      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|_~0                                                                                                   ; LCCOMB_X38_Y24_N8     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|valid_rreq                                                                                            ; LCCOMB_X43_Y24_N4     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|valid_wreq~1                                                                                                                  ; LCCOMB_X38_Y24_N30    ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N26    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N16    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|_~0                                                                                                   ; LCCOMB_X40_Y30_N24    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|valid_rreq                                                                                            ; LCCOMB_X40_Y30_N2     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|valid_wreq~0                                                                                          ; LCCOMB_X40_Y30_N22    ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                            ; LCCOMB_X41_Y31_N30    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                            ; LCCOMB_X41_Y31_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                            ; LCCOMB_X41_Y31_N26    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|_~0                                                                                                   ; LCCOMB_X48_Y39_N28    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|valid_rreq                                                                                            ; LCCOMB_X48_Y39_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|valid_wreq~0                                                                                          ; LCCOMB_X45_Y42_N28    ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                            ; LCCOMB_X47_Y37_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                            ; LCCOMB_X47_Y37_N26    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                            ; LCCOMB_X47_Y37_N16    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|_~0                                                                                                   ; LCCOMB_X55_Y38_N16    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|valid_rreq                                                                                            ; LCCOMB_X53_Y38_N8     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|valid_wreq~0                                                                                                                  ; LCCOMB_X53_Y38_N30    ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                            ; LCCOMB_X52_Y36_N6     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                            ; LCCOMB_X52_Y36_N12    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                            ; LCCOMB_X52_Y36_N26    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|_~2                                                                                                  ; LCCOMB_X35_Y39_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|valid_rreq                                                                                                                   ; LCCOMB_X35_Y37_N2     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|valid_wreq~1                                                                                                                 ; LCCOMB_X35_Y39_N18    ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always4~1                                                                                                                                                                                                                                           ; LCCOMB_X36_Y38_N2     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always5~0                                                                                                                                                                                                                                           ; LCCOMB_X36_Y38_N16    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always6~0                                                                                                                                                                                                                                           ; LCCOMB_X36_Y38_N30    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|_~0                                                                                                  ; LCCOMB_X41_Y34_N18    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|valid_rreq                                                                                           ; LCCOMB_X45_Y31_N8     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|valid_wreq~0                                                                                                                 ; LCCOMB_X40_Y34_N8     ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                           ; LCCOMB_X43_Y35_N10    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                           ; LCCOMB_X43_Y35_N16    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                           ; LCCOMB_X43_Y35_N22    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|_~0                                                                                                  ; LCCOMB_X39_Y39_N28    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|a_fefifo_56f:fifo_state|valid_wreq~0                                                                                         ; LCCOMB_X39_Y39_N2     ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|valid_rreq                                                                                                                   ; LCCOMB_X46_Y39_N8     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                           ; LCCOMB_X45_Y39_N6     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                           ; LCCOMB_X45_Y39_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                           ; LCCOMB_X45_Y39_N26    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|_~0                                                                                               ; LCCOMB_X35_Y31_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_rreq                                                                                        ; LCCOMB_X35_Y31_N20    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~1                                                                                      ; LCCOMB_X35_Y31_N16    ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                         ; LCCOMB_X32_Y32_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                         ; LCCOMB_X32_Y32_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                         ; LCCOMB_X32_Y32_N10    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|_~0                                                                                               ; LCCOMB_X25_Y30_N4     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_rreq                                                                                        ; LCCOMB_X25_Y30_N30    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|valid_wreq~1                                                                                      ; LCCOMB_X28_Y33_N16    ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                         ; LCCOMB_X28_Y32_N28    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                         ; LCCOMB_X28_Y32_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                         ; LCCOMB_X28_Y32_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|a_fefifo_08f:fifo_state|_~2                                                                                               ; LCCOMB_X32_Y31_N30    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|valid_rreq                                                                                                                ; LCCOMB_X32_Y31_N28    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|valid_wreq~1                                                                                                              ; LCCOMB_X32_Y33_N2     ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always4~4                                                                                                                                                                                                                                         ; LCCOMB_X31_Y32_N18    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                         ; LCCOMB_X31_Y32_N4     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                         ; LCCOMB_X31_Y32_N22    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; LCCOMB_X35_Y26_N26    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X36_Y26_N24    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                               ; LCCOMB_X39_Y27_N14    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                         ; LCCOMB_X42_Y28_N10    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                       ; LCCOMB_X42_Y28_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                               ; LCCOMB_X42_Y28_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|fifo_rd~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y27_N10    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|fifo_wr                                                                                                                                                                                                                                                                                                      ; FF_X34_Y27_N31        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|ien_AE~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y27_N20    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|r_val~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y27_N16    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|read_0                                                                                                                                                                                                                                                                                                       ; FF_X34_Y27_N3         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|wr_rfifo                                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y26_N22    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                         ; LCCOMB_X48_Y27_N20    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X48_Y28_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                               ; LCCOMB_X50_Y28_N4     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                         ; LCCOMB_X49_Y28_N8     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                       ; LCCOMB_X49_Y28_N18    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                               ; LCCOMB_X49_Y28_N30    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|fifo_rd~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y27_N12    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|fifo_wr                                                                                                                                                                                                                                                                                                      ; FF_X48_Y27_N23        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|ien_AF~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y24_N10    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|r_val~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y28_N12    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|read_0                                                                                                                                                                                                                                                                                                       ; FF_X42_Y26_N29        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|wr_rfifo                                                                                                                                                                                                                                                                                                     ; LCCOMB_X48_Y27_N26    ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; LCCOMB_X34_Y43_N8     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X35_Y46_N16    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                               ; LCCOMB_X34_Y44_N12    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                         ; LCCOMB_X33_Y46_N26    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                       ; LCCOMB_X33_Y46_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                               ; LCCOMB_X33_Y46_N16    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|fifo_rd~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y42_N22    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|fifo_wr                                                                                                                                                                                                                                                                                                      ; FF_X42_Y42_N9         ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|ien_AE~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y42_N24    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|r_val~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y44_N22    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|read_0                                                                                                                                                                                                                                                                                                       ; FF_X42_Y42_N19        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|wr_rfifo                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y43_N2     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; LCCOMB_X50_Y32_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X52_Y30_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                               ; LCCOMB_X48_Y30_N12    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                         ; LCCOMB_X54_Y30_N18    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                       ; LCCOMB_X54_Y30_N28    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                               ; LCCOMB_X54_Y30_N26    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|fifo_rd~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y36_N20    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|fifo_wr                                                                                                                                                                                                                                                                                                      ; FF_X54_Y31_N31        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|ien_AE~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y31_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|r_val~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X48_Y30_N4     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|read_0                                                                                                                                                                                                                                                                                                       ; FF_X54_Y36_N27        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|wr_rfifo                                                                                                                                                                                                                                                                                                     ; LCCOMB_X50_Y32_N12    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; LCCOMB_X53_Y46_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X54_Y46_N18    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                               ; LCCOMB_X53_Y45_N28    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                         ; LCCOMB_X53_Y47_N26    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                       ; LCCOMB_X53_Y47_N28    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                               ; LCCOMB_X53_Y47_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|fifo_rd~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y40_N22    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|fifo_wr                                                                                                                                                                                                                                                                                                      ; FF_X55_Y43_N19        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|ien_AF~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y43_N2     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|r_val~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X53_Y45_N4     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|read_0                                                                                                                                                                                                                                                                                                       ; FF_X52_Y40_N11        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|wr_rfifo                                                                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y46_N6     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                            ; LCCOMB_X23_Y35_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                            ; LCCOMB_X20_Y34_N24    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y34_N30    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                            ; LCCOMB_X18_Y32_N26    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                          ; LCCOMB_X18_Y32_N28    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|alt_jtag_atlantic:SDR_MSOC_jtag_uart_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y32_N16    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y36_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                         ; FF_X24_Y36_N3         ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y36_N26    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y34_N18    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                          ; FF_X23_Y35_N3         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y35_N2     ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~3                                                                                                                                                                                           ; LCCOMB_X27_Y34_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X27_Y34_N12    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X40_Y33_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_009|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X33_Y34_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                           ; LCCOMB_X30_Y34_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_010|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X29_Y34_N6     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X31_Y33_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_011|update_grant~2                                                                                                                                                                                                                               ; LCCOMB_X31_Y31_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                           ; LCCOMB_X35_Y40_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_012|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X35_Y40_N8     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X42_Y33_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_013|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X43_Y33_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X47_Y38_N8     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_014|update_grant~2                                                                                                                                                                                                                               ; LCCOMB_X46_Y38_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X55_Y39_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_018|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X60_Y40_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_021|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X49_Y37_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_021|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X52_Y38_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_027|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                           ; LCCOMB_X54_Y31_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_027|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X54_Y31_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_029|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X45_Y41_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_029|update_grant~2                                                                                                                                                                                                                               ; LCCOMB_X48_Y41_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_035|altera_merlin_arbitrator:arb|top_priority_reg[0]~9                                                                                                                                                                                           ; LCCOMB_X46_Y43_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_035|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X46_Y43_N18    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_037|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X41_Y35_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_037|update_grant~2                                                                                                                                                                                                                               ; LCCOMB_X42_Y31_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_043|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X46_Y27_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_043|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X45_Y27_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_045|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X40_Y31_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_045|update_grant~2                                                                                                                                                                                                                               ; LCCOMB_X38_Y27_N26    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_050|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                           ; LCCOMB_X39_Y29_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_002:cmd_mux_050|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X39_Y29_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_016:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[11]~0                                                                                                                                                                                          ; LCCOMB_X45_Y32_N30    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_mux_016:cmd_mux_016|update_grant~3                                                                                                                                                                                                                               ; LCCOMB_X42_Y35_N16    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1b_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                       ; LCCOMB_X33_Y25_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1c_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                       ; LCCOMB_X43_Y27_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1d_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                       ; LCCOMB_X46_Y42_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1e_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                       ; LCCOMB_X53_Y31_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_1f_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                       ; LCCOMB_X57_Y40_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                          ; LCCOMB_X26_Y37_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1c_in_csr_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                               ; LCCOMB_X42_Y31_N2     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1d_in_csr_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                               ; LCCOMB_X45_Y38_N24    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_1e_in_csr_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                               ; LCCOMB_X50_Y40_N16    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_4_in_csr_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                              ; LCCOMB_X36_Y40_N18    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_5_in_csr_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                              ; LCCOMB_X39_Y35_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_q_6_in_csr_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                              ; LCCOMB_X50_Y39_N6     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                  ; LCCOMB_X30_Y36_N30    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                              ; LCCOMB_X40_Y38_N28    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                              ; LCCOMB_X41_Y38_N30    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                              ; LCCOMB_X41_Y38_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                              ; LCCOMB_X42_Y38_N28    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                              ; LCCOMB_X43_Y38_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                              ; LCCOMB_X43_Y38_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                              ; LCCOMB_X40_Y37_N22    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                          ; LCCOMB_X41_Y38_N10    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                      ; LCCOMB_X31_Y34_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                          ; LCCOMB_X29_Y36_N28    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1b_in_csr_agent|m0_read                                                                                                                                                                                                                                          ; LCCOMB_X40_Y27_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1c_in_csr_agent|m0_read                                                                                                                                                                                                                                          ; LCCOMB_X42_Y31_N30    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1d_in_csr_agent|m0_read                                                                                                                                                                                                                                          ; LCCOMB_X45_Y38_N4     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_1e_in_csr_agent|m0_read                                                                                                                                                                                                                                          ; LCCOMB_X50_Y40_N30    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_1_in_csr_agent|m0_read                                                                                                                                                                                                                                         ; LCCOMB_X30_Y33_N30    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_2_in_csr_agent|m0_read                                                                                                                                                                                                                                         ; LCCOMB_X33_Y33_N8     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_3_in_csr_agent|m0_read                                                                                                                                                                                                                                         ; LCCOMB_X33_Y30_N20    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_4_in_csr_agent|m0_read                                                                                                                                                                                                                                         ; LCCOMB_X33_Y38_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_5_in_csr_agent|m0_read                                                                                                                                                                                                                                         ; LCCOMB_X39_Y35_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_q_6_in_csr_agent|m0_read                                                                                                                                                                                                                                         ; LCCOMB_X50_Y39_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                               ; PLL_1                 ; 6400    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                               ; PLL_1                 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_pll:pll|prev_reset                                                                                                                                                                                                                                                                                                                  ; FF_X33_Y37_N29        ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|SDR_MSOC_sdram_controller_input_efifo_module:the_SDR_MSOC_sdram_controller_input_efifo_module|entry_0[61]~0                                                                                                                                                                                       ; LCCOMB_X43_Y37_N12    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|SDR_MSOC_sdram_controller_input_efifo_module:the_SDR_MSOC_sdram_controller_input_efifo_module|entry_1[61]~0                                                                                                                                                                                       ; LCCOMB_X43_Y37_N2     ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|Selector27~6                                                                                                                                                                                                                                                                                      ; LCCOMB_X20_Y34_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|Selector34~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y33_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|active_rnw~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y33_N26    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[10]~5                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y33_N8     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_count[1]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y33_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                                                                                 ; FF_X26_Y36_N3         ; 73      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                                                                                 ; FF_X19_Y33_N3         ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_16                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_17                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_18                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_19                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_20                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_21                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_22                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_23                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_24                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_25                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_26                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_27                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_28                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_29                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_30                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_31                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1b|always0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y28_N22    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1b|always0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y28_N18    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1b|control_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y28_N10    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1b|period_h_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y28_N30    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1b|period_l_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y28_N28    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1b|snap_strobe~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y28_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1c|always0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y22_N26    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1c|always0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y22_N18    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1c|control_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y25_N6     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1c|period_h_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y25_N28    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1c|period_l_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y25_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1c|snap_strobe~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y22_N18    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1d|always0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y43_N0     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1d|always0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y43_N4     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1d|control_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y43_N10    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1d|period_h_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y43_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1d|period_l_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y43_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1d|snap_strobe~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y43_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1e|always0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X47_Y34_N2     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1e|always0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X47_Y34_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1e|control_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X47_Y34_N30    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1e|period_h_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y34_N26    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1e|period_l_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y34_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1e|snap_strobe~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y34_N12    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1f|always0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y45_N2     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1f|always0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y45_N6     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1f|control_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y44_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1f|period_h_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X54_Y44_N26    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1f|period_l_wr_strobe                                                                                                                                                                                                                                                                                                   ; LCCOMB_X54_Y44_N0     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer_1f|snap_strobe~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y44_N28    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer|always0~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y35_N20    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer|always0~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y35_N0     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y35_N6     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y34_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y34_N28    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y35_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; FF_X30_Y36_N1         ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|altera_reset_controller:rst_controller_001|merged_reset~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y38_N18    ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; SDR_MSOC:inst2|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                            ; FF_X56_Y30_N17        ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SDR_MSOC:inst2|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                            ; FF_X56_Y30_N17        ; 4840    ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 649     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X61_Y27_N3         ; 299     ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X63_Y28_N14    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X63_Y28_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X57_Y27_N26    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X61_Y28_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~4                            ; LCCOMB_X57_Y28_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                            ; LCCOMB_X57_Y28_N28    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~10                           ; LCCOMB_X57_Y28_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~13                           ; LCCOMB_X57_Y28_N16    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~16                           ; LCCOMB_X57_Y28_N10    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~19                           ; LCCOMB_X57_Y28_N4     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~6                              ; LCCOMB_X55_Y28_N10    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]~0                              ; LCCOMB_X57_Y27_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~12              ; LCCOMB_X63_Y28_N18    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~19              ; LCCOMB_X62_Y28_N6     ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X63_Y28_N28    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X61_Y27_N4     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                     ; LCCOMB_X57_Y28_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                     ; LCCOMB_X57_Y28_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                     ; LCCOMB_X57_Y28_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~12                    ; LCCOMB_X57_Y28_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~15                    ; LCCOMB_X57_Y28_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~18                    ; LCCOMB_X59_Y28_N30    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~20      ; LCCOMB_X59_Y30_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~29 ; LCCOMB_X58_Y30_N6     ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~30 ; LCCOMB_X59_Y30_N0     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X56_Y29_N13        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X61_Y27_N23        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X56_Y29_N23        ; 82      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X61_Y27_N27        ; 198     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]         ; FF_X61_Y27_N19        ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X61_Y27_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X62_Y31_N9         ; 99      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X61_Y28_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; INPUT_CLOCK                                                                                                                                                                                                                                                                                                              ; PIN_Y2             ; 38      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                            ; PLL_1              ; 6400    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; SDR_MSOC:inst2|SDR_MSOC_pll:pll|prev_reset                                                                                                                                                                                                                                                                               ; FF_X33_Y37_N29     ; 2       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; SDR_MSOC:inst2|altera_reset_controller:rst_controller_001|merged_reset~1                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y38_N18 ; 6       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; SDR_MSOC:inst2|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                         ; FF_X56_Y30_N17     ; 4840    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y37_N0     ; 649     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg ; FF_X61_Y27_N3      ; 299     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_nios2_oci:the_SDR_MSOC_cpu_cpu_nios2_oci|SDR_MSOC_cpu_cpu_nios2_ocimem:the_SDR_MSOC_cpu_cpu_nios2_ocimem|SDR_MSOC_cpu_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM                            ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X15_Y39_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_register_bank_a_module:SDR_MSOC_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y41_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu:cpu|SDR_MSOC_cpu_cpu:cpu|SDR_MSOC_cpu_cpu_register_bank_b_module:SDR_MSOC_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y42_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_nios2_oci:the_SDR_MSOC_cpu_1b_cpu_nios2_oci|SDR_MSOC_cpu_1b_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1b_cpu_nios2_ocimem|SDR_MSOC_cpu_1b_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1b_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X37_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_register_bank_a_module:SDR_MSOC_cpu_1b_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X15_Y28_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1b:cpu_1b|SDR_MSOC_cpu_1b_cpu:cpu|SDR_MSOC_cpu_1b_cpu_register_bank_b_module:SDR_MSOC_cpu_1b_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X15_Y27_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_nios2_oci:the_SDR_MSOC_cpu_1c_cpu_nios2_oci|SDR_MSOC_cpu_1c_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1c_cpu_nios2_ocimem|SDR_MSOC_cpu_1c_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1c_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X51_Y26_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_register_bank_a_module:SDR_MSOC_cpu_1c_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y21_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1c:cpu_1c|SDR_MSOC_cpu_1c_cpu:cpu|SDR_MSOC_cpu_1c_cpu_register_bank_b_module:SDR_MSOC_cpu_1c_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y22_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_nios2_oci:the_SDR_MSOC_cpu_1d_cpu_nios2_oci|SDR_MSOC_cpu_1d_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1d_cpu_nios2_ocimem|SDR_MSOC_cpu_1d_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1d_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X51_Y44_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_register_bank_a_module:SDR_MSOC_cpu_1d_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y48_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1d:cpu_1d|SDR_MSOC_cpu_1d_cpu:cpu|SDR_MSOC_cpu_1d_cpu_register_bank_b_module:SDR_MSOC_cpu_1d_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y47_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_nios2_oci:the_SDR_MSOC_cpu_1e_cpu_nios2_oci|SDR_MSOC_cpu_1e_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1e_cpu_nios2_ocimem|SDR_MSOC_cpu_1e_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1e_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X64_Y31_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_register_bank_a_module:SDR_MSOC_cpu_1e_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y34_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1e:cpu_1e|SDR_MSOC_cpu_1e_cpu:cpu|SDR_MSOC_cpu_1e_cpu_register_bank_b_module:SDR_MSOC_cpu_1e_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_nios2_oci:the_SDR_MSOC_cpu_1f_cpu_nios2_oci|SDR_MSOC_cpu_1f_cpu_nios2_ocimem:the_SDR_MSOC_cpu_1f_cpu_nios2_ocimem|SDR_MSOC_cpu_1f_cpu_ociram_sp_ram_module:SDR_MSOC_cpu_1f_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X64_Y39_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_register_bank_a_module:SDR_MSOC_cpu_1f_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y43_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_cpu_1f:cpu_1f|SDR_MSOC_cpu_1f_cpu:cpu|SDR_MSOC_cpu_1f_cpu_register_bank_b_module:SDR_MSOC_cpu_1f_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X64_Y41_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1b|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y25_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1c|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y35_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1d|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y35_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_1e|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y38_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_4|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram|ALTSYNCRAM                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X37_Y40_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_5|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram|ALTSYNCRAM                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y34_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_1b:fifo_q_6|SDR_MSOC_fifo_1b_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_1b_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_1241:auto_generated|a_dpfifo_8841:dpfifo|altsyncram_0km1:FIFOram|ALTSYNCRAM                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y41_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_1|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|altsyncram_mnm1:FIFOram|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X37_Y31_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_2|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|altsyncram_mnm1:FIFOram|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X37_Y30_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_fifo_q_1:fifo_q_3|SDR_MSOC_fifo_q_1_scfifo_with_controls:the_scfifo_with_controls|SDR_MSOC_fifo_q_1_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_s341:auto_generated|a_dpfifo_3a41:dpfifo|altsyncram_mnm1:FIFOram|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X37_Y29_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y28_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1b|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y27_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y27_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1c|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y28_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y45_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1d|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y46_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y32_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1e|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y30_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y46_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart_1f|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X51_Y42_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_r:the_SDR_MSOC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y35_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; SDR_MSOC:inst2|SDR_MSOC_jtag_uart:jtag_uart|SDR_MSOC_jtag_uart_scfifo_w:the_SDR_MSOC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 20,628 / 342,891 ( 6 % )  ;
; C16 interconnects     ; 394 / 10,120 ( 4 % )      ;
; C4 interconnects      ; 13,772 / 209,544 ( 7 % )  ;
; Direct links          ; 1,857 / 342,891 ( < 1 % ) ;
; Global clocks         ; 7 / 20 ( 35 % )           ;
; Local interconnects   ; 6,587 / 119,088 ( 6 % )   ;
; R24 interconnects     ; 629 / 9,963 ( 6 % )       ;
; R4 interconnects      ; 17,812 / 289,782 ( 6 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.19) ; Number of LABs  (Total = 1003) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 63                             ;
; 2                                           ; 18                             ;
; 3                                           ; 8                              ;
; 4                                           ; 16                             ;
; 5                                           ; 8                              ;
; 6                                           ; 20                             ;
; 7                                           ; 11                             ;
; 8                                           ; 13                             ;
; 9                                           ; 10                             ;
; 10                                          ; 13                             ;
; 11                                          ; 15                             ;
; 12                                          ; 36                             ;
; 13                                          ; 35                             ;
; 14                                          ; 98                             ;
; 15                                          ; 162                            ;
; 16                                          ; 477                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 1003) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 696                            ;
; 1 Clock                            ; 841                            ;
; 1 Clock enable                     ; 367                            ;
; 1 Sync. clear                      ; 44                             ;
; 1 Sync. load                       ; 180                            ;
; 2 Async. clears                    ; 13                             ;
; 2 Clock enables                    ; 125                            ;
; 2 Clocks                           ; 62                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.75) ; Number of LABs  (Total = 1003) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 30                             ;
; 2                                            ; 33                             ;
; 3                                            ; 10                             ;
; 4                                            ; 12                             ;
; 5                                            ; 7                              ;
; 6                                            ; 5                              ;
; 7                                            ; 4                              ;
; 8                                            ; 11                             ;
; 9                                            ; 6                              ;
; 10                                           ; 11                             ;
; 11                                           ; 8                              ;
; 12                                           ; 22                             ;
; 13                                           ; 12                             ;
; 14                                           ; 16                             ;
; 15                                           ; 32                             ;
; 16                                           ; 63                             ;
; 17                                           ; 32                             ;
; 18                                           ; 33                             ;
; 19                                           ; 55                             ;
; 20                                           ; 66                             ;
; 21                                           ; 47                             ;
; 22                                           ; 65                             ;
; 23                                           ; 70                             ;
; 24                                           ; 64                             ;
; 25                                           ; 59                             ;
; 26                                           ; 40                             ;
; 27                                           ; 40                             ;
; 28                                           ; 40                             ;
; 29                                           ; 31                             ;
; 30                                           ; 27                             ;
; 31                                           ; 21                             ;
; 32                                           ; 29                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.17) ; Number of LABs  (Total = 1003) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 67                             ;
; 2                                               ; 34                             ;
; 3                                               ; 22                             ;
; 4                                               ; 41                             ;
; 5                                               ; 51                             ;
; 6                                               ; 72                             ;
; 7                                               ; 74                             ;
; 8                                               ; 73                             ;
; 9                                               ; 84                             ;
; 10                                              ; 86                             ;
; 11                                              ; 91                             ;
; 12                                              ; 75                             ;
; 13                                              ; 48                             ;
; 14                                              ; 48                             ;
; 15                                              ; 37                             ;
; 16                                              ; 75                             ;
; 17                                              ; 4                              ;
; 18                                              ; 3                              ;
; 19                                              ; 1                              ;
; 20                                              ; 1                              ;
; 21                                              ; 4                              ;
; 22                                              ; 3                              ;
; 23                                              ; 3                              ;
; 24                                              ; 4                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 18.95) ; Number of LABs  (Total = 1003) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 5                              ;
; 3                                            ; 45                             ;
; 4                                            ; 31                             ;
; 5                                            ; 15                             ;
; 6                                            ; 25                             ;
; 7                                            ; 20                             ;
; 8                                            ; 19                             ;
; 9                                            ; 25                             ;
; 10                                           ; 23                             ;
; 11                                           ; 21                             ;
; 12                                           ; 26                             ;
; 13                                           ; 30                             ;
; 14                                           ; 35                             ;
; 15                                           ; 33                             ;
; 16                                           ; 30                             ;
; 17                                           ; 25                             ;
; 18                                           ; 42                             ;
; 19                                           ; 41                             ;
; 20                                           ; 53                             ;
; 21                                           ; 49                             ;
; 22                                           ; 46                             ;
; 23                                           ; 39                             ;
; 24                                           ; 31                             ;
; 25                                           ; 33                             ;
; 26                                           ; 27                             ;
; 27                                           ; 38                             ;
; 28                                           ; 28                             ;
; 29                                           ; 25                             ;
; 30                                           ; 30                             ;
; 31                                           ; 17                             ;
; 32                                           ; 17                             ;
; 33                                           ; 26                             ;
; 34                                           ; 16                             ;
; 35                                           ; 13                             ;
; 36                                           ; 11                             ;
; 37                                           ; 6                              ;
; 38                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 58           ; 55           ; 58           ; 0            ; 0            ; 62        ; 58           ; 0            ; 62        ; 62        ; 0            ; 57           ; 0            ; 0            ; 33           ; 0            ; 57           ; 33           ; 0            ; 0            ; 0            ; 57           ; 0            ; 0            ; 0            ; 0            ; 0            ; 62        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 7            ; 4            ; 62           ; 62           ; 0         ; 4            ; 62           ; 0         ; 0         ; 62           ; 5            ; 62           ; 62           ; 29           ; 62           ; 5            ; 29           ; 62           ; 62           ; 62           ; 5            ; 62           ; 62           ; 62           ; 62           ; 62           ; 0         ; 62           ; 62           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SDRAM_CAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_RAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WE_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[31]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[30]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[29]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[28]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[27]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[26]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[25]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[24]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[23]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[22]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[21]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[20]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[19]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[18]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[17]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[16]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INPUT_CLOCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "TopLevel"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|pll7" as Cyclone IV E PLL type File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_clk[0] port File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of -64 degrees (-2381 ps) for SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_clk[1] port File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_pll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SDR_MSOC/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'SDR_MSOC/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'SDR_MSOC/synthesis/submodules/SDR_MSOC_cpu_1f_cpu.sdc'
Info (332104): Reading SDC File: 'SDR_MSOC/synthesis/submodules/SDR_MSOC_cpu_1e_cpu.sdc'
Info (332104): Reading SDC File: 'SDR_MSOC/synthesis/submodules/SDR_MSOC_cpu_1d_cpu.sdc'
Info (332104): Reading SDC File: 'SDR_MSOC/synthesis/submodules/SDR_MSOC_cpu_1c_cpu.sdc'
Info (332104): Reading SDC File: 'SDR_MSOC/synthesis/submodules/SDR_MSOC_cpu_1b_cpu.sdc'
Info (332104): Reading SDC File: 'SDR_MSOC/synthesis/submodules/SDR_MSOC_cpu_cpu.sdc'
Warning (332060): Node: INPUT_CLOCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|m_addr[9] is being clocked by INPUT_CLOCK
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node INPUT_CLOCK~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_1) File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node SDR_MSOC:inst2|SDR_MSOC_pll:pll|SDR_MSOC_pll_altpll_5ra2:sd1|wire_pll7_clk[1] (placed in counter C0 of PLL_1) File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SDR_MSOC:inst2|altera_reset_controller:rst_controller|r_sync_rst  File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|active_rnw~2 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_sdram_controller.v Line: 215
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|active_cs_n~0 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_sdram_controller.v Line: 212
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_sdram_controller:sdram_controller|active_cs_n~1 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_sdram_controller.v Line: 212
        Info (176357): Destination node SDR_MSOC:inst2|altera_reset_controller:rst_controller|WideOr0~0 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux:cmd_demux|WideOr0~17 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_mm_interconnect_0_cmd_demux.sv Line: 352
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_001:cmd_demux_001|WideOr0~2 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_mm_interconnect_0_cmd_demux_001.sv Line: 277
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_002:cmd_demux_002|WideOr0~2 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_mm_interconnect_0_cmd_demux_002.sv Line: 217
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_003:cmd_demux_003|WideOr0~1 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_mm_interconnect_0_cmd_demux_003.sv Line: 247
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|SDR_MSOC_mm_interconnect_0_cmd_demux_003:cmd_demux_004|WideOr0~1 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_mm_interconnect_0_cmd_demux_003.sv Line: 247
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_q_1_in_translator|read_latency_shift_reg~0 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/altera_merlin_slave_translator.sv Line: 369
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 255
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg~_wirecell File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 255
Info (176353): Automatically promoted node SDR_MSOC:inst2|altera_reset_controller:rst_controller_001|merged_reset~1  File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SDR_MSOC:inst2|SDR_MSOC_pll:pll|prev_reset  File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_pll.v Line: 268
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SDR_MSOC:inst2|SDR_MSOC_pll:pll|readdata[0]~2 File: D:/SEM6/CO503/Lab04/BASELINE_18/SDR_MSOC/synthesis/submodules/SDR_MSOC_pll.v Line: 252
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 48 registers into blocks of type Block RAM
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:36
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X34_Y37 to location X45_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 4.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:11
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/SEM6/CO503/Lab04/BASELINE_18/output_files/TopLevel.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 6934 megabytes
    Info: Processing ended: Tue Jun 18 12:21:05 2024
    Info: Elapsed time: 00:02:09
    Info: Total CPU time (on all processors): 00:02:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/SEM6/CO503/Lab04/BASELINE_18/output_files/TopLevel.fit.smsg.


