# 计算机组成原理第三章

## 存储系统

```
概述
	存储器的分类
		主存、辅存、高速缓存
		RAM、ROM、串行访问存储器
		
	存储器性能指标
		容量、成本、存储速度
		
	多层次的存储系统
		CPU->Cache->主存->辅存
		
		
主存
	SRAM和DRAM
		SRAM为非破坏性读出、所以速度快，采用6晶体管构成的触发器表示一位，不需要周期性刷新，行列地址一次性送达。
		DRAM为破坏性读出、所以速度较慢，采用1个晶体管表示一位，需要周期性进行刷新，行列地址分两次送达。
		DRAM的刷新方式：集中刷新，分散刷新，异步刷新
		
	ROM
		非易失性存储
		ROM分为：掩模式只读存储器、一次可编程只读存储器、可擦除可编程只读存储器、flash存储器、ssd
		
	主存的基本组成
	
	多模块存储器
		单体多字存储器：只有一个存储体，一次性读出多个字
		多体并行存储器：
			高位交叉编址；由高位表示存储体体号，低位表示体内地址，实际上也是一种串行访问方式
			低位交叉编址；由低位表示存储体体号，高位表示体内地址，连续的地址在不同的存储体内，能实现并行访问
		
		
主存连接cpu
	连接原理
		主存与cpu通过数据、地址、控制三条总线相连
	主存容量扩展
		位扩展、字扩展、字位扩展
	存储芯片地址分配和片选
		线选法：当某地址线为0时就选中与之对应的芯片。
		译码片选法：以2进制编码的方式选片
	存储器连接CPU
		地址线连接
			cpu地址线往往比存储芯片的地址线多，所以cpu地址线的低位与存储器芯片的地址线相连；高位则用作片选，由译码器完成。
		数据线相连
			cpu与存储器的数据线数也不一定相等，相等时可以直连。在不相等时必须对存储器芯片进行位扩展。
		读写命令线的连接
			cpu的读写命令线一般直接与存储器芯片的读写控制端相连，通常高电平为读，低电平为写。有时cpu的读写信号是分开为RD和WE的，均为低电平有效。
		片选线的连接
			哪一片被选中是取决于存储器的片选信号CS是否收到CPU传来的片选信息。
			
			
外存
	磁盘存储器
		磁盘驱动器：核心部件为磁头和盘片
		磁盘控制器：硬盘与主机的接口
		一块硬盘有多个磁盘面，每一面有多个磁道，每个磁道上有多个扇区。磁头也是多个，与磁盘面数相同。
		磁盘容量
		磁盘地址
	固态硬盘
	
	
高速缓冲存储器
	程序访问的局部性原理
		时间局部性和空间局部性
	Cache工作原理
		cpu在cache中查找 命中则直接使用，未命中则到内存中查找并替换cache
	Cache与主存的映射方式
		直接映射、全相联映射、组相连映射
	Cache中主存的替换算法
	Cache写策略
		全写法：当cache中数据被修改，立刻修改对应的内存中的信息
		回写法：当cache中数据被修改后不立即修改内存，当此块被cache换出后才回写到内存中，减少了不必要的开销。
	
	
虚拟存储器
	基本概念
	页式虚拟存储器
	段式虚拟存储器
	段页式虚拟存储器
	虚拟存储器与Cache的比较
```

