module lsfr
	#(parameter N = 5) 
	(
		input /*logic*/ clk,
		input /*logic*/ reset,
		output logic [N-1:0] q
	 );
	 
	reg [4:0] lsfr_reg0;
	wire feedback;
	
	assign feedback = lsfr_reg0[0] ^ lsfr_reg0[2];
	assign q = lsfr_reg0;
	
	FDC ff3 #(1) 
	(
		.clk(clk),
		.reset(/*EMPTY*/),
		.d(lsfr_reg0[4]),
		.q(lsfr_reg0[3])
	);
	
	FDC ff2 #(1) 
	(
		.clk(clk),
		.reset(/*EMPTY*/),
		.d(lsfr_reg0[3]),
		.q(lsfr_reg0[2])
	);
	
	FDC ff1 #(1) 
	(
		.clk(clk),
		.reset(/*EMPTY*/),
		.d(lsfr_reg0[2]),
		.q(lsfr_reg0[1])
	);
	
	FDC ff0 #(1) 
	(
		.clk(clk),
		.reset(/*EMPTY*/),
		.d(lsfr_reg0[1]),
		.q()
	);
	
	FDC ff4 #(1) 
	(
		.clk(clk),
		.reset(/*EMPTY*/),
		.d(feedback),
		.q(lsfr_reg0[4])
	);
	
endmodule