=== Predecode Output ===
Instruction count: 1
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xb0
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x0
eip_new          : 0x2
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 2
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x4
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x2
eip_new          : 0x4
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 3
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xb8
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x1234
imm_size_mux     : 1
eip              : 0x4
eip_new          : 0x8
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 4
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x5
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x1001
imm_size_mux     : 1
eip              : 0x8
eip_new          : 0xc
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 5
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xb8
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x10000000
imm_size_mux     : 2
eip              : 0xc
eip_new          : 0x11
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 6
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x83
modrm            : 0xc0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x1
imm_size_mux     : 0
eip              : 0x11
eip_new          : 0x14
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 7
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xc6
modrm            : 0x5
sib              : 0x0
disp             : 0x1000
disp_size_mux    : 0
imm              : 0x20
imm_size_mux     : 0
eip              : 0x14
eip_new          : 0x1b
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 8
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x80
modrm            : 0x5
sib              : 0x0
disp             : 0x1000
disp_size_mux    : 0
imm              : 0x60
imm_size_mux     : 0
eip              : 0x1b
eip_new          : 0x22
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 9
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0x2000
disp_size_mux    : 0
imm              : 0x1234
imm_size_mux     : 1
eip              : 0x22
eip_new          : 0x2b
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 10
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x81
modrm            : 0x5
sib              : 0x0
disp             : 0x2000
disp_size_mux    : 0
imm              : 0x101
imm_size_mux     : 1
eip              : 0x2b
eip_new          : 0x34
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 11
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0x2000
disp_size_mux    : 0
imm              : 0x12345678
imm_size_mux     : 2
eip              : 0x34
eip_new          : 0x3e
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 12
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x83
modrm            : 0x5
sib              : 0x0
disp             : 0x2000
disp_size_mux    : 0
imm              : 0x1
imm_size_mux     : 0
eip              : 0x3e
eip_new          : 0x45
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 13
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0x3000
disp_size_mux    : 0
imm              : 0x8000
imm_size_mux     : 1
eip              : 0x45
eip_new          : 0x4e
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 14
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x83
modrm            : 0x5
sib              : 0x0
disp             : 0x3000
disp_size_mux    : 0
imm              : 0xfe
imm_size_mux     : 0
eip              : 0x4e
eip_new          : 0x56
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 15
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0x4000
disp_size_mux    : 0
imm              : 0x7fffffff
imm_size_mux     : 2
eip              : 0x56
eip_new          : 0x60
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 16
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x83
modrm            : 0x5
sib              : 0x0
disp             : 0x4000
disp_size_mux    : 0
imm              : 0x1
imm_size_mux     : 0
eip              : 0x60
eip_new          : 0x67
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 17
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xb0
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x5
imm_size_mux     : 0
eip              : 0x67
eip_new          : 0x69
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 18
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xc6
modrm            : 0x5
sib              : 0x0
disp             : 0x5000
disp_size_mux    : 0
imm              : 0x3
imm_size_mux     : 0
eip              : 0x69
eip_new          : 0x70
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 19
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x0
modrm            : 0x5
sib              : 0x0
disp             : 0x5000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x70
eip_new          : 0x76
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 20
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xb8
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x10
imm_size_mux     : 1
eip              : 0x76
eip_new          : 0x7a
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 21
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0x6000
disp_size_mux    : 0
imm              : 0x20
imm_size_mux     : 1
eip              : 0x7a
eip_new          : 0x83
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 22
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x1
modrm            : 0x5
sib              : 0x0
disp             : 0x6000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x83
eip_new          : 0x8a
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 23
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xb8
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x2
imm_size_mux     : 2
eip              : 0x8a
eip_new          : 0x8f
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 24
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0x7000
disp_size_mux    : 0
imm              : 0x3
imm_size_mux     : 2
eip              : 0x8f
eip_new          : 0x99
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 25
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x1
modrm            : 0x5
sib              : 0x0
disp             : 0x7000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x99
eip_new          : 0x9f
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 26
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xb0
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x5
imm_size_mux     : 0
eip              : 0x9f
eip_new          : 0xa1
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 27
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xc6
modrm            : 0x5
sib              : 0x0
disp             : 0x8000
disp_size_mux    : 0
imm              : 0x7
imm_size_mux     : 0
eip              : 0xa1
eip_new          : 0xa8
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 28
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x2
modrm            : 0x5
sib              : 0x0
disp             : 0x8000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0xa8
eip_new          : 0xae
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 29
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xb8
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x10
imm_size_mux     : 1
eip              : 0xae
eip_new          : 0xb2
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 30
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0x9000
disp_size_mux    : 0
imm              : 0x20
imm_size_mux     : 1
eip              : 0xb2
eip_new          : 0xbb
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 31
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0x3
modrm            : 0x5
sib              : 0x0
disp             : 0x9000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0xbb
eip_new          : 0xc2
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 32
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xb8
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x2
imm_size_mux     : 2
eip              : 0xc2
eip_new          : 0xc7
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 33
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0xa000
disp_size_mux    : 0
imm              : 0x3
imm_size_mux     : 2
eip              : 0xc7
eip_new          : 0xd1
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 34
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x3
modrm            : 0x5
sib              : 0x0
disp             : 0xa000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0xd1
eip_new          : 0xd7
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 35
prefix_mux       : [0, 0, 0]
ext_opcode       : 1
opcode           : 0x6f
modrm            : 0x5
sib              : 0x0
disp             : 0xb000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0xd7
eip_new          : 0xde
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 36
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0xc000
disp_size_mux    : 0
imm              : 0x1234
imm_size_mux     : 1
eip              : 0xde
eip_new          : 0xe7
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 37
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x8e
modrm            : 0x1d
sib              : 0x0
disp             : 0xc000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0xe7
eip_new          : 0xed
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 38
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xb0
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x10
imm_size_mux     : 0
eip              : 0xed
eip_new          : 0xef
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 39
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xc6
modrm            : 0x5
sib              : 0x0
disp             : 0xd000
disp_size_mux    : 0
imm              : 0x20
imm_size_mux     : 0
eip              : 0xef
eip_new          : 0xf6
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 40
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x86
modrm            : 0x5
sib              : 0x0
disp             : 0xd000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0xf6
eip_new          : 0xfc
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 41
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xb8
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x10
imm_size_mux     : 2
eip              : 0xfc
eip_new          : 0x101
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 42
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xc7
modrm            : 0x5
sib              : 0x0
disp             : 0xe000
disp_size_mux    : 0
imm              : 0x10
imm_size_mux     : 1
eip              : 0x101
eip_new          : 0x10a
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 43
prefix_mux       : [0, 1, 0]
ext_opcode       : 0
opcode           : 0xbb
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x20
imm_size_mux     : 1
eip              : 0x10a
eip_new          : 0x10e
reg0_mux         : 0
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 44
prefix_mux       : [0, 1, 0]
ext_opcode       : 1
opcode           : 0xb1
modrm            : 0x1d
sib              : 0x0
disp             : 0xe000
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x10e
eip_new          : 0x116
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 45
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xea
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x1000
imm_size_mux     : 2
eip              : 0x116
eip_new          : 0x11b
reg0_mux         : 0
imm_type         : 10
========================
=== Predecode Output ===
Instruction count: 46
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x20
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x11b
eip_new          : 0x11d
reg0_mux         : 1
imm_type         : 00
========================
=== Predecode Output ===
Instruction count: 47
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0x75
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x5
imm_size_mux     : 0
eip              : 0x11d
eip_new          : 0x11f
reg0_mux         : 0
imm_type         : 01
========================
=== Predecode Output ===
Instruction count: 48
prefix_mux       : [0, 0, 0]
ext_opcode       : 0
opcode           : 0xf4
modrm            : 0x0
sib              : 0x0
disp             : 0x0
disp_size_mux    : 0
imm              : 0x0
imm_size_mux     : 0
eip              : 0x11f
eip_new          : 0x120
reg0_mux         : 0
imm_type         : 00
========================
