Partition Merge report for ArrayUltrasound
Wed Nov 11 16:35:00 2015
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Partition Assignments
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+------------------------------------+------------------------------------------+
; Partition Merge Status             ; Successful - Wed Nov 11 16:35:00 2015    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; ArrayUltrasound                          ;
; Top-level Entity Name              ; ArrayUltrasound                          ;
; Family                             ; Cyclone III                              ;
; Total logic elements               ; 14,422                                   ;
;     Total combinational functions  ; 10,970                                   ;
;     Dedicated logic registers      ; 12,325                                   ;
; Total registers                    ; 12325                                    ;
; Total pins                         ; 108                                      ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 853,016                                  ;
; Embedded Multiplier 9-bit elements ; 16                                       ;
; Total PLLs                         ; 2                                        ;
+------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                            ;
+------------------------+----------------+-------------------+------------------------+------------------------+
; Partition Name         ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents     ;
+------------------------+----------------+-------------------+------------------------+------------------------+
; Top                    ; User-created   ; Source File       ; Source File            ;                        ;
; Transmit:Transmit_Inst ; User-created   ; Source File       ; Source File            ; Transmit:Transmit_Inst ;
; sld_hub:sld_hub_inst   ; Auto-generated ; Source File       ; Source File            ; sld_hub:sld_hub_inst   ;
+------------------------+----------------+-------------------+------------------------+------------------------+


+------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                 ;
+---------------------------------------------+--------+------------------------+----------------------+
; Statistic                                   ; Top    ; Transmit:Transmit_Inst ; sld_hub:sld_hub_inst ;
+---------------------------------------------+--------+------------------------+----------------------+
; Estimated Total logic elements              ; 12201  ; 1967                   ; 254                  ;
;                                             ;        ;                        ;                      ;
; Total combinational functions               ; 8777   ; 1951                   ; 242                  ;
; Logic element usage by number of LUT inputs ;        ;                        ;                      ;
;     -- 4 input functions                    ; 2046   ; 715                    ; 92                   ;
;     -- 3 input functions                    ; 5453   ; 758                    ; 124                  ;
;     -- <=2 input functions                  ; 1278   ; 478                    ; 26                   ;
;                                             ;        ;                        ;                      ;
; Logic elements by mode                      ;        ;                        ;                      ;
;     -- normal mode                          ; 3816   ; 1698                   ; 236                  ;
;     -- arithmetic mode                      ; 4961   ; 253                    ; 6                    ;
;                                             ;        ;                        ;                      ;
; Total registers                             ; 11231  ; 945                    ; 149                  ;
;     -- Dedicated logic registers            ; 11231  ; 945                    ; 149                  ;
;     -- I/O registers                        ; 0      ; 0                      ; 0                    ;
;                                             ;        ;                        ;                      ;
; Virtual pins                                ; 0      ; 0                      ; 0                    ;
; I/O pins                                    ; 108    ; 0                      ; 0                    ;
; Embedded Multiplier 9-bit elements          ; 16     ; 0                      ; 0                    ;
; Total memory bits                           ; 787472 ; 65544                  ; 0                    ;
; Total RAM block bits                        ; 0      ; 0                      ; 0                    ;
; JTAG                                        ; 1      ; 0                      ; 0                    ;
; PLL                                         ; 2      ; 0                      ; 0                    ;
;                                             ;        ;                        ;                      ;
; Connections                                 ;        ;                        ;                      ;
;     -- Input Connections                    ; 600    ; 4431                   ; 240                  ;
;     -- Registered Input Connections         ; 270    ; 1420                   ; 157                  ;
;     -- Output Connections                   ; 4800   ; 65                     ; 406                  ;
;     -- Registered Output Connections        ; 2824   ; 57                     ; 405                  ;
;                                             ;        ;                        ;                      ;
; Internal Connections                        ;        ;                        ;                      ;
;     -- Total Connections                    ; 71802  ; 14674                  ; 1757                 ;
;     -- Registered Connections               ; 40759  ; 6305                   ; 1185                 ;
;                                             ;        ;                        ;                      ;
; External Connections                        ;        ;                        ;                      ;
;     -- Top                                  ; 636    ; 4307                   ; 457                  ;
;     -- Transmit:Transmit_Inst               ; 4307   ; 0                      ; 189                  ;
;     -- sld_hub:sld_hub_inst                 ; 457    ; 189                    ; 0                    ;
;                                             ;        ;                        ;                      ;
; Partition Interface                         ;        ;                        ;                      ;
;     -- Input Ports                          ; 78     ; 58                     ; 64                   ;
;     -- Output Ports                         ; 117    ; 65                     ; 76                   ;
;     -- Bidir Ports                          ; 1      ; 0                      ; 0                    ;
;                                             ;        ;                        ;                      ;
; Registered Ports                            ;        ;                        ;                      ;
;     -- Registered Input Ports               ; 0      ; 26                     ; 3                    ;
;     -- Registered Output Ports              ; 0      ; 57                     ; 66                   ;
;                                             ;        ;                        ;                      ;
; Port Connectivity                           ;        ;                        ;                      ;
;     -- Input Ports driven by GND            ; 0      ; 0                      ; 17                   ;
;     -- Output Ports driven by GND           ; 0      ; 4                      ; 0                    ;
;     -- Input Ports driven by VCC            ; 0      ; 0                      ; 0                    ;
;     -- Output Ports driven by VCC           ; 0      ; 0                      ; 0                    ;
;     -- Input Ports with no Source           ; 0      ; 0                      ; 0                    ;
;     -- Output Ports with no Source          ; 0      ; 0                      ; 0                    ;
;     -- Input Ports with no Fanout           ; 0      ; 3                      ; 1                    ;
;     -- Output Ports with no Fanout          ; 0      ; 0                      ; 24                   ;
+---------------------------------------------+--------+------------------------+----------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------+------------------------+---------------+----------+--------------------------------------------+
; Name                                                                                         ; Partition              ; Type          ; Location ; Status                                     ;
+----------------------------------------------------------------------------------------------+------------------------+---------------+----------+--------------------------------------------+
; ADCLK                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- ADCLK                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADCLK~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; AX[0]                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- AX[0]                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AX[0]~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|AX[0]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; AX[1]                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- AX[1]                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AX[1]~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|AX[1]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; AX[2]                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- AX[2]                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AX[2]~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|AX[2]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; AX[3]                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- AX[3]                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AX[3]~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|AX[3]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; AY[0]                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- AY[0]                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AY[0]~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|AY[0]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; AY[1]                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- AY[1]                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AY[1]~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|AY[1]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; AY[2]                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- AY[2]                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AY[2]~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|AY[2]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; B_Data[0]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- B_Data[0]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- B_Data[0]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; B_Data[1]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- B_Data[1]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- B_Data[1]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; B_Data[2]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- B_Data[2]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- B_Data[2]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; B_Data[3]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- B_Data[3]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- B_Data[3]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; B_Data[4]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- B_Data[4]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- B_Data[4]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; B_Data[5]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- B_Data[5]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- B_Data[5]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; B_Data[6]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- B_Data[6]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- B_Data[6]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; B_Data[7]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- B_Data[7]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- B_Data[7]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; CC3200_SPI_CLK                                                                               ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- CC3200_SPI_CLK                                                                        ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CC3200_SPI_CLK~input                                                                  ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; CC3200_SPI_CS                                                                                ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- CC3200_SPI_CS                                                                         ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CC3200_SPI_CS~input                                                                   ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; CC3200_SPI_DIN                                                                               ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- CC3200_SPI_DIN                                                                        ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CC3200_SPI_DIN~output                                                                 ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; CC3200_SPI_DOUT                                                                              ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- CC3200_SPI_DOUT                                                                       ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CC3200_SPI_DOUT~input                                                                 ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; DCO                                                                                          ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- DCO                                                                                   ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- DCO~input                                                                             ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; DE                                                                                           ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- DE                                                                                    ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DE~output                                                                             ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[0]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[0]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[0]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[0]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[10]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[10]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[10]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[10]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[11]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[11]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[11]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[11]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[12]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[12]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[12]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[12]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[13]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[13]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[13]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[13]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[14]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[14]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[14]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[14]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[15]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[15]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[15]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[15]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[1]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[1]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[1]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[1]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[2]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[2]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[2]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[2]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[3]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[3]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[3]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[3]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[4]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[4]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[4]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[4]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[5]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[5]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[5]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[5]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[6]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[6]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[6]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[6]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[7]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[7]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[7]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[7]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[8]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[8]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[8]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[8]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_N[9]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_N[9]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_N[9]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|N[9]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[0]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[0]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[0]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[0]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[10]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[10]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[10]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[10]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[11]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[11]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[11]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[11]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[12]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[12]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[12]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[12]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[13]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[13]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[13]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[13]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[14]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[14]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[14]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[14]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[15]                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[15]                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[15]~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[15]                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[1]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[1]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[1]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[1]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[2]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[2]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[2]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[2]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[3]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[3]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[3]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[3]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[4]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[4]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[4]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[4]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[5]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[5]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[5]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[5]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[6]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[6]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[6]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[6]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[7]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[7]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[7]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[7]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[8]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[8]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[8]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[8]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; E_P[9]                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- E_P[9]                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- E_P[9]~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|P[9]                                                           ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; Envelop                                                                                      ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- Envelop                                                                               ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Envelop~input                                                                         ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; FCO                                                                                          ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- FCO                                                                                   ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- FCO~input                                                                             ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; FSync                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- FSync                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FSync~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; G_Data[0]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- G_Data[0]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_Data[0]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; G_Data[1]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- G_Data[1]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_Data[1]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; G_Data[2]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- G_Data[2]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_Data[2]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; G_Data[3]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- G_Data[3]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_Data[3]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; G_Data[4]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- G_Data[4]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_Data[4]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; G_Data[5]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- G_Data[5]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_Data[5]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; G_Data[6]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- G_Data[6]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_Data[6]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; G_Data[7]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- G_Data[7]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_Data[7]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; HS                                                                                           ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- HS                                                                                    ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HS~output                                                                             ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; HSync                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- HSync                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HSync~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; HV_EN                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- HV_EN                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HV_EN~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; HV_SW_CLK                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- HV_SW_CLK                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HV_SW_CLK~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|HV_SW_CLK                                                      ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; HV_SW_CLR                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- HV_SW_CLR                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HV_SW_CLR~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|HV_SW_CLR                                                      ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; HV_SW_DOUT                                                                                   ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- HV_SW_DOUT                                                                            ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HV_SW_DOUT~output                                                                     ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|HV_SW_DOUT                                                     ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; HV_SW_LE                                                                                     ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- HV_SW_LE                                                                              ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HV_SW_LE~output                                                                       ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|HV_SW_LE                                                       ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; LCD_PWM                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- LCD_PWM                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_PWM~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; LCD_RST                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- LCD_RST                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCD_RST~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; LCLK_o                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- LCLK_o                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LCLK_o~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; MT_CS                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- MT_CS                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MT_CS~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|MT_CS                                                          ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; MT_Data                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- MT_Data                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MT_Data~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|MT_Data                                                        ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; MT_Strobe                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- MT_Strobe                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- MT_Strobe~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Transmit:Transmit_Inst|MT_Strobe                                                      ; Transmit:Transmit_Inst ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; OUTA                                                                                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- OUTA                                                                                  ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OUTA~input                                                                            ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; OUTB                                                                                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- OUTB                                                                                  ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OUTB~input                                                                            ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; OUTC                                                                                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- OUTC                                                                                  ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OUTC~input                                                                            ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; OUTD                                                                                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- OUTD                                                                                  ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OUTD~input                                                                            ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; OUTE                                                                                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- OUTE                                                                                  ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OUTE~input                                                                            ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; OUTF                                                                                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- OUTF                                                                                  ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OUTF~input                                                                            ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; OUTG                                                                                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- OUTG                                                                                  ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OUTG~input                                                                            ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; OUTH                                                                                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- OUTH                                                                                  ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OUTH~input                                                                            ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; PWDN                                                                                         ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- PWDN                                                                                  ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PWDN~output                                                                           ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; R_Data[0]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- R_Data[0]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R_Data[0]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; R_Data[1]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- R_Data[1]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R_Data[1]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; R_Data[2]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- R_Data[2]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R_Data[2]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; R_Data[3]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- R_Data[3]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R_Data[3]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; R_Data[4]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- R_Data[4]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R_Data[4]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; R_Data[5]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- R_Data[5]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R_Data[5]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; R_Data[6]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- R_Data[6]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R_Data[6]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; R_Data[7]                                                                                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- R_Data[7]                                                                             ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- R_Data[7]~output                                                                      ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; SPCK                                                                                         ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- SPCK                                                                                  ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SPCK~output                                                                           ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; SPDA                                                                                         ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- SPDA                                                                                  ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SPDA~output                                                                           ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; SPENA                                                                                        ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- SPENA                                                                                 ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SPENA~output                                                                          ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; SPI_CLK                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- SPI_CLK                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SPI_CLK~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; SPI_CS                                                                                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- SPI_CS                                                                                ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SPI_CS~output                                                                         ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; SPI_Data                                                                                     ; Top                    ; Bidir Port    ; n/a      ;                                            ;
;     -- SPI_Data                                                                              ; Top                    ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SPI_Data~output                                                                       ; Top                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                              ;                        ;               ;          ;                                            ;
; STBY                                                                                         ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- STBY                                                                                  ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- STBY~output                                                                           ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; TestCLK                                                                                      ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- TestCLK                                                                               ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- TestCLK~output                                                                        ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; VS                                                                                           ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- VS                                                                                    ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VS~output                                                                             ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; altera_reserved_tck                                                                          ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                   ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                             ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; altera_reserved_tdi                                                                          ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                   ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                             ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; altera_reserved_tdo                                                                          ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                   ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                            ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; altera_reserved_tms                                                                          ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                   ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                             ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_clr                     ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ena                     ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_                ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_                ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_                ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_                ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_                ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_               ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_               ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_               ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_               ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_               ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr          ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr         ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr          ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr          ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir          ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_raw_tck                 ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_tdi                     ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_tdo                     ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.LOG_Table_inst_altsyncram_component_auto_generated_mgl_prim2_usr1                    ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Receive_Inst_Apod_Inst_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_clr                       ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ena                       ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_                  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_                  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_                  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_                  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_                  ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_                 ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_                 ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_                 ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_                 ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_                 ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr            ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr           ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr            ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr            ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir            ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_raw_tck                   ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_tdi                       ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_tdo                       ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.TGC_ROM_inst_altsyncram_component_auto_generated_mgl_prim2_usr1                      ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_clr                          ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ena                          ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_                     ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_                     ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_                     ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_                     ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_                     ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_                    ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr               ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr              ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr               ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr               ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir               ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_raw_tck                      ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_tdi                          ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_tdo                          ; Top                    ; Output Port   ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; jtag.bp.Test_inst_altsyncram_component_auto_generated_mgl_prim2_usr1                         ; Top                    ; Input Port    ; n/a      ;                                            ;
;                                                                                              ;                        ;               ;          ;                                            ;
; sclk                                                                                         ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- sclk                                                                                  ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sclk~output                                                                           ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; sdin                                                                                         ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- sdin                                                                                  ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdin~output                                                                           ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; sync                                                                                         ; Top                    ; Output Port   ; n/a      ;                                            ;
;     -- sync                                                                                  ; Top                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sync~output                                                                           ; Top                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
; sysclk                                                                                       ; Top                    ; Input Port    ; n/a      ;                                            ;
;     -- sysclk                                                                                ; Top                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- sysclk~input                                                                          ; Top                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                              ;                        ;               ;          ;                                            ;
+----------------------------------------------------------------------------------------------+------------------------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Assignments                                                                                                                                           ;
+------------------------+-------------------------------------+----------------------------------------------------------------------------------------+------+------------------+
; Partition              ; Assignment                          ; Value                                                                                  ; From ; To               ;
+------------------------+-------------------------------------+----------------------------------------------------------------------------------------+------+------------------+
; Top                    ; Auto ROM Replacement                ; OFF                                                                                    ;      ;                  ;
; Top                    ; SDC_STATEMENT                       ; create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}] ;      ;                  ;
; Top                    ; NOT Gate Push-Back                  ; OFF                                                                                    ;      ; clr_reg          ;
; Top                    ; Remove Redundant Logic Cells        ; OFF                                                                                    ;      ;                  ;
; Top                    ; Ignore LCELL Buffers                ; OFF                                                                                    ;      ;                  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; clr_reg          ;
; Top                    ; SUPPRESS_DA_RULE_INTERNAL           ; A103,C102,C101                                                                         ;      ;                  ;
; Top                    ; SUPPRESS_DA_RULE_INTERNAL           ; C106                                                                                   ;      ; tdo              ;
; Top                    ; Disable Message                     ; 15400                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 14130                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 10036                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12020                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12030                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12010                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12110                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 14320                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 13410                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 15400                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 14130                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12020                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12030                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12010                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12110                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 14320                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 13410                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 10036                                                                                  ;      ;                  ;
; Top                    ; SUPPRESS_DA_RULE_INTERNAL           ; a101                                                                                   ;      ;                  ;
; Top                    ; Disable Message                     ; 15400                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 14130                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 10036                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12020                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12030                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12010                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12110                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 14320                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 13410                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 15400                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 14130                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12020                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12030                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12010                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 12110                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 14320                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 13410                                                                                  ;      ;                  ;
; Top                    ; Disable Message                     ; 10036                                                                                  ;      ;                  ;
; Top                    ; Preserve Registers                  ; on                                                                                     ;      ; stall_reg        ;
; Top                    ; Maximum Fan-Out                     ; 500                                                                                    ;      ; stall_reg        ;
; Top                    ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Top                    ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Top                    ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Top                    ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Top                    ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Top                    ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Top                    ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Top                    ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe10           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe100          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe101          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe102          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe103          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe104          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe105          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe106          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe107          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe108          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe109          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe11           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe110          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe111          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe112          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe113          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe114          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe115          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe116          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe117          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe118          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe119          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe12           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe120          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe121          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe122          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe123          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe124          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe125          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe126          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe127          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe128          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe129          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe13           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe130          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe131          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe132          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe133          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe134          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe135          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe136          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe137          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe138          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe139          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe14           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe140          ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe15           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe16           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe17           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe18           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe19           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe2            ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe20           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe21           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe22           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe23           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe24           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe25           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe26           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe27           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe28           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe29           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe3            ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe30           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe31           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe32           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe33           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe34           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe35           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe36           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe37           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe38           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe39           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe4            ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe40           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe41           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe42           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe43           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe44           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe45           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe46           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe47           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe48           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe49           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe5            ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe50           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe51           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe52           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe53           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe54           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe55           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe56           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe57           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe58           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe59           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe6            ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe60           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe61           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe62           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe63           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe64           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe65           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe66           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe67           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe68           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe69           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe7            ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe70           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe71           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe72           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe73           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe74           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe75           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe76           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe77           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe78           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe79           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe8            ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe80           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe81           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe82           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe83           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe84           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe85           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe86           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe87           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe88           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe89           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe9            ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe90           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe91           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe92           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe93           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe94           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe95           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe96           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe97           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe98           ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; dffe99           ;
; Top                    ; Remove Duplicate Registers          ; OFF                                                                                    ;      ;                  ;
; Top                    ; SUPPRESS_DA_RULE_INTERNAL           ; C106                                                                                   ;      ;                  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFDenominator   ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[0]   ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[100] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[101] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[102] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[103] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[104] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[105] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[106] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[107] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[108] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[109] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[10]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[110] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[111] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[112] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[113] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[114] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[115] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[116] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[117] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[118] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[119] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[11]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[120] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[121] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[122] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[123] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[124] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[125] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[126] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[127] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[128] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[129] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[12]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[130] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[131] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[132] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[133] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[134] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[135] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[136] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[137] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[138] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[139] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[13]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[140] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[141] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[142] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[143] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[144] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[145] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[146] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[147] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[148] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[149] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[14]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[150] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[151] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[152] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[153] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[154] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[155] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[156] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[157] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[158] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[159] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[15]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[160] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[161] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[162] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[163] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[164] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[165] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[166] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[167] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[168] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[169] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[16]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[170] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[171] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[172] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[173] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[174] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[175] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[176] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[177] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[178] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[179] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[17]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[180] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[181] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[182] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[183] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[184] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[185] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[186] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[187] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[188] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[189] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[18]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[190] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[191] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[192] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[193] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[194] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[195] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[196] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[197] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[198] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[199] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[19]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[1]   ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[200] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[201] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[202] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[203] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[204] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[205] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[206] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[207] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[208] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[209] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[20]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[210] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[211] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[212] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[213] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[214] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[215] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[216] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[217] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[218] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[219] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[21]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[220] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[221] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[222] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[223] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[224] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[225] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[226] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[227] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[228] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[229] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[22]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[230] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[231] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[232] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[233] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[234] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[235] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[236] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[237] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[238] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[239] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[23]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[240] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[241] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[242] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[243] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[244] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[245] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[246] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[247] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[248] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[249] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[24]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[250] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[251] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[252] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[253] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[254] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[255] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[256] ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[257] ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[25]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[26]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[27]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[28]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[29]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[2]   ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[30]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[31]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[32]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[33]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[34]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[35]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[36]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[37]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[38]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[39]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[3]   ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[40]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[41]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[42]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[43]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[44]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[45]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[46]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[47]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[48]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[49]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[4]   ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[50]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[51]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[52]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[53]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[54]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[55]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[56]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[57]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[58]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[59]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[5]   ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[60]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[61]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[62]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[63]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[64]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[65]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[66]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[67]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[68]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[69]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[6]   ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[70]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[71]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[72]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[73]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[74]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[75]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[76]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[77]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[78]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[79]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[7]   ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[80]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[81]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[82]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[83]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[84]  ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFQuotient[85]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[86]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[87]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[88]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[89]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[8]   ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[90]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[91]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[92]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[93]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[94]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[95]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[96]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[97]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[98]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[99]  ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFQuotient[9]   ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[0]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[100]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[101]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[102]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[103]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[104]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[105]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[106]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[107]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[108]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[109]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[10]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[110]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[111]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[112]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[113]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[114]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[115]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[116]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[117]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[118]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[119]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[11]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[120]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[121]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[122]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[123]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[124]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[125]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[126]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[127]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[128]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[129]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[12]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[130]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[131]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[132]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[133]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[134]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[135]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[136]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[137]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[138]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[139]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[13]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[140]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[141]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[142]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[143]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[144]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[145]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[146]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[147]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[148]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[149]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[14]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[150]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[151]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[152]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[153]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[154]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[155]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[156]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[157]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[158]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[159]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[15]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[160]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[161]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[162]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[163]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[164]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[165]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[166]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[167]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[168]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[169]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[16]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[170]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[171]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[172]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[173]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[174]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[175]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[176]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[177]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[178]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[179]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[17]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[180]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[181]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[182]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[183]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[184]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[185]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[186]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[187]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[188]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[189]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[18]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[190]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[191]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[192]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[193]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[194]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[195]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[196]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[197]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[198]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[199]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[19]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[1]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[200]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[201]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[202]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[203]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[204]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[205]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[206]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[207]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[208]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[209]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[20]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[210]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[211]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[212]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[213]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[214]    ;
; Top                    ; Power-Up Level                      ; HIGH                                                                                   ;      ; DFFStage[215]    ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[21]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[22]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[23]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[24]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[25]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[26]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[27]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[28]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[29]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[2]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[30]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[31]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[32]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[33]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[34]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[35]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[36]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[37]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[38]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[39]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[3]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[40]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[41]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[42]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[43]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[44]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[45]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[46]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[47]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[48]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[49]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[4]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[50]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[51]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[52]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[53]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[54]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[55]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[56]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[57]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[58]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[59]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[5]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[60]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[61]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[62]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[63]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[64]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[65]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[66]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[67]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[68]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[69]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[6]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[70]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[71]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[72]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[73]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[74]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[75]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[76]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[77]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[78]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[79]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[7]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[80]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[81]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[82]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[83]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[84]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[85]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[86]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[87]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[88]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[89]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[8]      ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[90]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[91]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[92]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[93]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[94]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[95]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[96]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[97]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[98]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[99]     ;
; Top                    ; Power-Up Level                      ; LOW                                                                                    ;      ; DFFStage[9]      ;
; Top                    ; Auto Shift Register Replacement     ; OFF                                                                                    ;      ;                  ;
; Top                    ; Auto Merge PLLs                     ; OFF                                                                                    ;      ; lvds_rx_pll      ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_h_reg[0]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_h_reg[1]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_h_reg[2]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_h_reg[3]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_h_reg[4]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_h_reg[5]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_h_reg[6]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_h_reg[7]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_l_reg[0]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_l_reg[1]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_l_reg[2]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_l_reg[3]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_l_reg[4]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_l_reg[5]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_l_reg[6]    ;
; Top                    ; Preserve Registers                  ; ON                                                                                     ;      ; ddio_l_reg[7]    ;
; Top                    ; Netlist Optimizations               ; NEVER_ALLOW                                                                            ;      ;                  ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_h_reg[0]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_h_reg[1]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_h_reg[2]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_h_reg[3]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_h_reg[4]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_h_reg[5]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_h_reg[6]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_h_reg[7]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_l_reg[0]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_l_reg[1]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_l_reg[2]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_l_reg[3]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_l_reg[4]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_l_reg[5]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_l_reg[6]    ;
; Top                    ; Preserve Fan-out Free Register Node ; ON                                                                                     ;      ; ddio_l_reg[7]    ;
; Top                    ; PLL Compensation                    ; ON                                                                                     ;      ; ddio_h_reg*      ;
; Top                    ; LVDS_RX_REGISTER                    ; HIGH                                                                                   ;      ; ddio_h_reg[0]    ;
; Top                    ; LVDS_RX_REGISTER                    ; HIGH                                                                                   ;      ; ddio_h_reg[1]    ;
; Top                    ; LVDS_RX_REGISTER                    ; HIGH                                                                                   ;      ; ddio_h_reg[2]    ;
; Top                    ; LVDS_RX_REGISTER                    ; HIGH                                                                                   ;      ; ddio_h_reg[3]    ;
; Top                    ; LVDS_RX_REGISTER                    ; HIGH                                                                                   ;      ; ddio_h_reg[4]    ;
; Top                    ; LVDS_RX_REGISTER                    ; HIGH                                                                                   ;      ; ddio_h_reg[5]    ;
; Top                    ; LVDS_RX_REGISTER                    ; HIGH                                                                                   ;      ; ddio_h_reg[6]    ;
; Top                    ; LVDS_RX_REGISTER                    ; HIGH                                                                                   ;      ; ddio_h_reg[7]    ;
; Top                    ; LVDS_RX_REGISTER                    ; LOW                                                                                    ;      ; ddio_l_reg[0]    ;
; Top                    ; LVDS_RX_REGISTER                    ; LOW                                                                                    ;      ; ddio_l_reg[1]    ;
; Top                    ; LVDS_RX_REGISTER                    ; LOW                                                                                    ;      ; ddio_l_reg[2]    ;
; Top                    ; LVDS_RX_REGISTER                    ; LOW                                                                                    ;      ; ddio_l_reg[3]    ;
; Top                    ; LVDS_RX_REGISTER                    ; LOW                                                                                    ;      ; ddio_l_reg[4]    ;
; Top                    ; LVDS_RX_REGISTER                    ; LOW                                                                                    ;      ; ddio_l_reg[5]    ;
; Top                    ; LVDS_RX_REGISTER                    ; LOW                                                                                    ;      ; ddio_l_reg[6]    ;
; Top                    ; LVDS_RX_REGISTER                    ; LOW                                                                                    ;      ; ddio_l_reg[7]    ;
; Top                    ; Auto Shift Register Replacement     ; OFF                                                                                    ;      ;                  ;
; Transmit:Transmit_Inst ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Transmit:Transmit_Inst ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
; Transmit:Transmit_Inst ; PowerPlay Power Optimization        ; NORMAL_COMPILATION                                                                     ;      ;                  ;
+------------------------+-------------------------------------+----------------------------------------------------------------------------------------+------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                         ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                            ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 14,422                                                                                           ;
;                                             ;                                                                                                  ;
; Total combinational functions               ; 10970                                                                                            ;
; Logic element usage by number of LUT inputs ;                                                                                                  ;
;     -- 4 input functions                    ; 2853                                                                                             ;
;     -- 3 input functions                    ; 6335                                                                                             ;
;     -- <=2 input functions                  ; 1782                                                                                             ;
;                                             ;                                                                                                  ;
; Logic elements by mode                      ;                                                                                                  ;
;     -- normal mode                          ; 5750                                                                                             ;
;     -- arithmetic mode                      ; 5220                                                                                             ;
;                                             ;                                                                                                  ;
; Total registers                             ; 12325                                                                                            ;
;     -- Dedicated logic registers            ; 12325                                                                                            ;
;     -- I/O registers                        ; 0                                                                                                ;
;                                             ;                                                                                                  ;
; I/O pins                                    ; 108                                                                                              ;
; Total memory bits                           ; 853016                                                                                           ;
; Embedded Multiplier 9-bit elements          ; 16                                                                                               ;
; Total PLLs                                  ; 2                                                                                                ;
; Maximum fan-out node                        ; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|fast_clock ;
; Maximum fan-out                             ; 11056                                                                                            ;
; Total fan-out                               ; 82830                                                                                            ;
; Average fan-out                             ; 3.44                                                                                             ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------+
; Name                                                                                                                                                       ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------+
; IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_m1p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None             ;
; IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_m1p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None             ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|altsyncram_s3d2:altsyncram1|ALTSYNCRAM                             ; AUTO ; True Dual Port   ; 8192         ; 8            ; 8192         ; 8            ; 65536  ; LOG_Table.mif    ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|altsyncram_bmc2:altsyncram1|ALTSYNCRAM                  ; AUTO ; True Dual Port   ; 2048         ; 64           ; 2048         ; 64           ; 131072 ; Apod.mif         ;
; Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; 16384        ; 16           ; 16384        ; 16           ; 262144 ; None             ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst1|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; 512          ; 12           ; 512          ; 12           ; 6144   ; None             ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst2|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; 512          ; 12           ; 512          ; 12           ; 6144   ; None             ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst3|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; 512          ; 12           ; 512          ; 12           ; 6144   ; None             ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst4|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; 512          ; 12           ; 512          ; 12           ; 6144   ; None             ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst5|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; 512          ; 12           ; 512          ; 12           ; 6144   ; None             ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst6|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; 512          ; 12           ; 512          ; 12           ; 6144   ; None             ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst7|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; 512          ; 12           ; 512          ; 12           ; 6144   ; None             ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst8|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; 512          ; 12           ; 512          ; 12           ; 6144   ; None             ;
; Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated|ALTSYNCRAM                              ; AUTO ; ROM              ; 32768        ; 8            ; --           ; --           ; 262144 ; DynamicFocus.mif ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|altsyncram_5ac2:altsyncram1|ALTSYNCRAM                                 ; AUTO ; True Dual Port   ; 128          ; 8            ; 128          ; 8            ; 1024   ; tgc.mif          ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|altsyncram_6ac2:altsyncram1|ALTSYNCRAM                                       ; AUTO ; True Dual Port   ; 1            ; 16           ; 1            ; 16           ; 16     ; test.mif         ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|altsyncram_qnc2:altsyncram1|ALTSYNCRAM              ; AUTO ; True Dual Port   ; 256          ; 128          ; 256          ; 128          ; 32768  ; HV_SW.mif        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|altsyncram_dnc2:altsyncram1|ALTSYNCRAM              ; AUTO ; True Dual Port   ; 256          ; 128          ; 256          ; 128          ; 32768  ; R_SEQ.mif        ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|altsyncram_enc2:altsyncram1|ALTSYNCRAM      ; AUTO ; True Dual Port   ; 1            ; 8            ; 1            ; 8            ; 8      ; Test_Line.mif    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 8           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 16          ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 8           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Partition Merge
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Wed Nov 11 16:34:44 2015
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off ArrayUltrasound -c ArrayUltrasound --merge=on
Info: Using synthesis netlist for partition "Top"
Info: Using synthesis netlist for partition "Transmit:Transmit_Inst"
Info: Using synthesis netlist for partition "sld_hub:sld_hub_inst"
Info: Resolved and merged 3 partition(s)
Warning: Found partition port(s) not driving logic, possibly wasting area
    Warning: Partition port "Transmit:Transmit_Inst|jtag.bp.R_SEQ_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir", driven by node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]", does not drive logic
    Warning: Partition port "Transmit:Transmit_Inst|jtag.bp.HW_SW_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir", driven by node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]", does not drive logic
    Warning: Partition port "Transmit:Transmit_Inst|jtag.bp.Test_Line_inst_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir", driven by node "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]", does not drive logic
Warning: Design contains 1 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "DCO"
Info: Implemented 15150 device resources after synthesis - the final resource count might be different
    Info: Implemented 18 input pins
    Info: Implemented 93 output pins
    Info: Implemented 1 bidirectional pins
    Info: Implemented 14485 logic cells
    Info: Implemented 534 RAM segments
    Info: Implemented 2 ClockLock PLLs
    Info: Implemented 16 DSP elements
Info: Quartus II Partition Merge was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 311 megabytes
    Info: Processing ended: Wed Nov 11 16:35:02 2015
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:18


