Bug 汇总
rom 给的地址是读取[7:2]，即只能容纳64行代码
UART_CON[1:0]按理说由CPU操作，因此就没有在initial中赋值，这样会引起仿真时的未定义情况
sysclk, cpuclk, uartclk, timerclk问题
对UART-RXD的清空应在接收使能被置为1时发生，之前沿用UART时没有考虑到UART和本实验的区别，导致了每一次接受完直接清空，CPU可能读不到数据
DataMem开太大，放不下
缩减rom和Datamem后，编译速度明显加快
IRQ将input写为output，modelsim不提示
本来UART_TX的发送数据取了也没用，但不取就没法把UART_CON[2]情空，导致之后没法发送，因此得加一步取操作