# system info ep_g3x8_avmm256_DUT on 2019.04.20.11:04:13
system_info:
name,value
DEVICE,10AT115S2F45E2SG
DEVICE_FAMILY,Arria 10
GENERATION_ID,0
#
#
# Files generated for ep_g3x8_avmm256_DUT on 2019.04.20.11:04:13
files:
filepath,kind,attributes,module,is_top
sim/ep_g3x8_avmm256_DUT.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,ep_g3x8_avmm256_DUT,true
altera_pcie_a10_hip_171/sim/ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_a10_hip_pipen1b.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_sc_bitsync.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_reset_delay_sync.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_rs_a10_hip.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_a10_hip_pllnphy.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/skp_det_g3.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altera_xcvr_functions.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_monitor_a10_dlhip_sim.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_tlp_inspector_a10.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_tlp_inspector_cseb_a10.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_tlp_inspector_monitor_a10.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_tlp_inspector_trigger_a10.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_tlp_inspector_pcsig_drive_a10.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_a10_gbfifo.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_scfifo_a10.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_a10_scfifo_ext.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcierd_hip_rs.v,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_256_app.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_hip_interface.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_rxm.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_txs.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_rd.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_wr_2.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_wr_readmem_2.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_wr_tlpgen_2.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_wr_wdalign_2.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav128_dma_wr.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav128_dma_wr_readmem.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav128_dma_wr_tlpgen.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav128_dma_wr_wdalign.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_arbiter.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_cra.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcie_fifo.sv,VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_hprxm_rdwr.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_hprxm_cpl.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_hprxm_txctrl.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/altpcieav_dma_hprxm.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi,false
altera_pcie_a10_hip_171/sim/phy_g3x8.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,phy_g3x8,false
altera_pcie_a10_hip_171/sim/fpll_g3.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,fpll_g3,false
altera_pcie_a10_hip_171/sim/lcpll_g3xn.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,lcpll_g3xn,false
altera_xcvr_native_a10_1711/sim/alt_xcvr_resync.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/alt_xcvr_arbiter.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/mentor/alt_xcvr_resync.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/mentor/alt_xcvr_arbiter.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/twentynm_pcs.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/twentynm_pma.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/twentynm_xcvr_native.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/mentor/twentynm_pcs.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/mentor/twentynm_pma.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/mentor/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/mentor/twentynm_xcvr_native.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/altera_xcvr_native_a10_functions_h.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=altera_xcvr_native_a10_functions_h,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/a10_avmm_h.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/alt_xcvr_native_pipe_retry.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/alt_xcvr_native_avmm_csr.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/alt_xcvr_native_prbs_accum.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/alt_xcvr_native_odi_accel.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/alt_xcvr_native_rcfg_arb.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/altera_xcvr_native_pcie_dfe_params_h.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/pcie_mgmt_commands_h.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/pcie_mgmt_functions_h.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/pcie_mgmt_program.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/pcie_mgmt_cpu.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/pcie_mgmt_master.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/altera_xcvr_native_pcie_dfe_ip.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/plain_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/mentor_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/cadence_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/synopsys_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/aldec_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_10g_rx_pcs_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_10g_tx_pcs_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_8g_rx_pcs_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_8g_tx_pcs_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_common_pcs_pma_interface_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_common_pld_pcs_interface_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_gen3_rx_pcs_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_krfec_rx_pcs_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_pipe_gen1_2_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_rx_pcs_pma_interface_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_rx_pld_pcs_interface_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_tx_pcs_pma_interface_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/rcfg_timing_db/ep_g3x8_avmm256_DUT_hssi_tx_pld_pcs_interface_rcfg_settings_qsxpgua.json,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_native_a10_1711/sim/alt_xcvr_native_rcfg_opt_logic_qsxpgua.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua,false
altera_xcvr_fpll_a10_171/sim/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/mentor/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/alt_xcvr_resync.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/mentor/alt_xcvr_resync.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/altera_xcvr_fpll_a10.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/mentor/altera_xcvr_fpll_a10.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/a10_avmm_h.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/alt_xcvr_native_avmm_nf.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/alt_xcvr_pll_embedded_debug.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/alt_xcvr_pll_avmm_csr.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/mentor/alt_xcvr_pll_embedded_debug.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/mentor/alt_xcvr_pll_avmm_csr.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/plain_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/mentor_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/cadence_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/synopsys_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_171/sim/aldec_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_atx_pll_a10_171/sim/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/mentor/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/alt_xcvr_resync.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/alt_xcvr_arbiter.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/mentor/alt_xcvr_resync.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/mentor/alt_xcvr_arbiter.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/a10_avmm_h.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/altera_xcvr_native_a10_functions_h.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=altera_xcvr_native_a10_functions_h,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/alt_xcvr_atx_pll_rcfg_arb.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/a10_xcvr_atx_pll.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/alt_xcvr_pll_embedded_debug.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/alt_xcvr_pll_avmm_csr.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/mentor/alt_xcvr_atx_pll_rcfg_arb.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/mentor/a10_xcvr_atx_pll.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/mentor/alt_xcvr_pll_embedded_debug.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/mentor/alt_xcvr_pll_avmm_csr.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/plain_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/mentor_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/cadence_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/synopsys_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/aldec_files.txt,OTHER,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
altera_xcvr_atx_pll_a10_171/sim/alt_xcvr_atx_pll_rcfg_opt_logic_pufnv4i.sv,SYSTEM_VERILOG,,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
ep_g3x8_avmm256_DUT.DUT,ep_g3x8_avmm256_DUT_altera_pcie_a10_hip_171_ik6fnxi
ep_g3x8_avmm256_DUT.DUT.phy_g3x8,phy_g3x8
ep_g3x8_avmm256_DUT.DUT.phy_g3x8.phy_g3x8,ep_g3x8_avmm256_DUT_altera_xcvr_native_a10_1711_qsxpgua
ep_g3x8_avmm256_DUT.DUT.fpll_g3,fpll_g3
ep_g3x8_avmm256_DUT.DUT.fpll_g3.fpll_g3,altera_xcvr_fpll_a10
ep_g3x8_avmm256_DUT.DUT.lcpll_g3xn,lcpll_g3xn
ep_g3x8_avmm256_DUT.DUT.lcpll_g3xn.lcpll_g3xn,ep_g3x8_avmm256_DUT_altera_xcvr_atx_pll_a10_171_pufnv4i
