+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                            ;
+----------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; cpu|arqui|writeBack              ; 73    ; 35             ; 0            ; 35             ; 36     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|MemoryFlipFlop         ; 81    ; 1              ; 0            ; 1              ; 78     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|ExecuteFlipFlop        ; 82    ; 1              ; 0            ; 1              ; 79     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Execute|alu            ; 76    ; 1              ; 0            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Execute|srcbmux        ; 73    ; 35             ; 0            ; 35             ; 36     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Execute|byp2mux        ; 110   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Execute|byp1mux        ; 110   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Execute                ; 188   ; 2              ; 0            ; 2              ; 76     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|DecodeFlipFlop         ; 139   ; 1              ; 0            ; 1              ; 136    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Decode|registerFile    ; 86    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Decode                 ; 103   ; 20             ; 1            ; 20             ; 124    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|FetchFlipFlop          ; 27    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Fetch|pcadd            ; 72    ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Fetch|pcff             ; 73    ; 35             ; 0            ; 35             ; 36     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Fetch|pcreg            ; 39    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Fetch                  ; 40    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Memory|loadedMem       ; 221   ; 98             ; 132          ; 98             ; 108    ; 98              ; 98            ; 98              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Memory                 ; 111   ; 0              ; 0            ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|HazardUnit             ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Controller|condunit    ; 8     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Controller|controlunit ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui|Controller             ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|arqui                        ; 3     ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu                              ; 3     ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
