# 矩阵扫描

如图所示，ZigZag扫描就是将8x8的矩阵块按照箭头运动方向重新排列（从1开始到64结束）：

![](E:\Projects\Verilog\VerilogStudy\MatScan\zigzag.png)

设计一个时序逻辑电路，对输入64个整数（按照行优先方式构成8x8的矩阵块）按照ZigZag扫描方式依次输出。例如：

l  输入64个数据依次为：1,
2, 3, 4, ..., 61, 62, 63, 64

l  输出64个数据依次为：1,
2, 9, 17, 10, 3, ..., 62, 55, 48, 56, 63, 64

顶层模块名为**mat_scan**，输入输出功能定义：

| **名称**  | **方向** | **位宽** | **描述**       |
| ------- | ------ | ------ | ------------ |
| clk     | I      | 1      | 系统时钟         |
| rst_n   | I      | 1      | 系统异步复位，低电平有效 |
| vld_in  | I      | 1      | 输入数据有效指示     |
| din     | I      | 10     | 输入数据         |
| vld_out | O      | 1      | 输出数据有效指示     |
| dout    | O      | 10     | 输出数据         |

注：每组输入数据连续64个周期输入，即vld_in连续64个时钟周期有效；每组输出数据连续64个周期输出，即vld_out连续64个时钟周期有效。

设计要求：

1 Verilog实现代码可综合，给出综合以及仿真结果。

2 使用SRAM缓存输入数据，SRAM使用bit数尽量少。

3 从数据输入到结果输出延迟周期数尽量少。
