Partition Merge report for DE2_115_Media_Computer
Sun May 15 19:03:16 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Warnings
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sun May 15 19:03:16 2016       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; DE2_115_Media_Computer                      ;
; Top-level Entity Name              ; DE2_115_Media_Computer                      ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 10,898 / 114,480 ( 10 % )                   ;
;     Total combinational functions  ; 8,814 / 114,480 ( 8 % )                     ;
;     Dedicated logic registers      ; 6,316 / 114,480 ( 6 % )                     ;
; Total registers                    ; 6600                                        ;
; Total pins                         ; 374 / 529 ( 71 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 142,208 / 3,981,312 ( 4 % )                 ;
; Embedded Multiplier 9-bit elements ; 10 / 532 ( 2 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; nios_system:NiosII             ; User-created   ; Post-Fit          ; Post-Fit               ; nios_system:NiosII             ;
; pid_controller:inst_pid        ; User-created   ; Source File       ; Post-Fit               ; pid_controller:inst_pid        ;
; pwm_output:pw                  ; User-created   ; Source File       ; Post-Fit               ; pwm_output:pw                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; spi_controller:spiread         ; User-created   ; Source File       ; Post-Fit               ; spi_controller:spiread         ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Warnings                                                                     ;
+-----------------------------------------------------+-------------------------+------------------------+
; Port                                                ; Partition               ; Info                   ;
+-----------------------------------------------------+-------------------------+------------------------+
; pid_controller:inst_pid|prox_output[16]             ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[16]        ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[15]        ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[14]        ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[11]        ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[8]         ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[6]         ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[3]         ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[2]         ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[1]         ; pid_controller:inst_pid ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[0]         ; pid_controller:inst_pid ; Driven by constant GND ;
; nios_system:NiosII|x1_output_export[17]             ; nios_system:NiosII      ; Driven by constant GND ;
; nios_system:NiosII|x2_output_export[17]             ; nios_system:NiosII      ; Driven by constant GND ;
; nios_system:NiosII|x1_output_export[16]             ; nios_system:NiosII      ; Driven by constant GND ;
; nios_system:NiosII|x2_output_export[16]             ; nios_system:NiosII      ; Driven by constant GND ;
; pid_controller:inst_pid|ldc1000_setpoint[13]        ; pid_controller:inst_pid ; Driven by constant VCC ;
; pid_controller:inst_pid|ldc1000_setpoint[12]        ; pid_controller:inst_pid ; Driven by constant VCC ;
; pid_controller:inst_pid|ldc1000_setpoint[10]        ; pid_controller:inst_pid ; Driven by constant VCC ;
; pid_controller:inst_pid|ldc1000_setpoint[9]         ; pid_controller:inst_pid ; Driven by constant VCC ;
; pid_controller:inst_pid|ldc1000_setpoint[7]         ; pid_controller:inst_pid ; Driven by constant VCC ;
; pid_controller:inst_pid|ldc1000_setpoint[5]         ; pid_controller:inst_pid ; Driven by constant VCC ;
; pid_controller:inst_pid|ldc1000_setpoint[4]         ; pid_controller:inst_pid ; Driven by constant VCC ;
; nios_system:NiosII|KEY_to_the_Pushbuttons[0]        ; nios_system:NiosII      ; Driven by constant VCC ;
; nios_system:NiosII|VGA_SYNC_from_the_VGA_Controller ; nios_system:NiosII      ; Driven by constant GND ;
; nios_system:NiosII|zs_cke_from_the_SDRAM            ; nios_system:NiosII      ; Driven by constant VCC ;
; nios_system:NiosII|vga_clk                          ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|sys_clk                          ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[0]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[1]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[2]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[3]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[4]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[5]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[6]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[7]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[8]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[9]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[10]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[11]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[12]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[13]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[14]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[15]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[16]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1_init_export[17]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[0]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[1]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[2]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[3]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[4]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[5]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[6]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[7]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[8]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[9]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[10]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[11]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[12]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[13]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[14]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[15]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[16]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2_init_export[17]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[0]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[1]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[2]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[3]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[4]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[5]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[6]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[7]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[8]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[9]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[10]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[11]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[12]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[13]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[14]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[15]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[16]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1d_init_export[17]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[0]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[1]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[2]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[3]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[4]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[5]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[6]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[7]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[8]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[9]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[10]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[11]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[12]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[13]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[14]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[15]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[16]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2d_init_export[17]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[0]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[1]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[2]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[3]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[4]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[5]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[6]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[7]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[8]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[9]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[10]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[11]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[12]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[13]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[14]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[15]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[16]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|kmid_init_export[17]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[0]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[1]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[2]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[3]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[4]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[5]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[6]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[7]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[8]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[9]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[10]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[11]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[12]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[13]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[14]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[15]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[16]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k1_init_export[17]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[0]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[1]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[2]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[3]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[4]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[5]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[6]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[7]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[8]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[9]                ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[10]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[11]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[12]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[13]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[14]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[15]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[16]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|k2_init_export[17]               ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|clock_system_init_export         ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[0]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[1]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[2]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[3]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[4]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[5]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[6]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[7]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[8]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[9]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[10]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[11]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[12]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[13]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[14]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[15]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[16]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x1dd_init_export[17]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[0]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[1]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[2]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[3]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[4]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[5]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[6]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[7]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[8]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[9]              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[10]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[11]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[12]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[13]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[14]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[15]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[16]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|x2dd_init_export[17]             ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|cubic_enable_export              ; nios_system:NiosII      ; No fanout              ;
; nios_system:NiosII|load_initial_conditions_export   ; nios_system:NiosII      ; No fanout              ;
; pwm_output:pw|switches[10]                          ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|switches[11]                          ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|switches[12]                          ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|switches[13]                          ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|switches[14]                          ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|switches[15]                          ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|switches[16]                          ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|switches[17]                          ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[0]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[1]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[2]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[3]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[4]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[5]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[6]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[7]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[8]                ; pwm_output:pw           ; No fanout              ;
; pwm_output:pw|pwm_output_from_pid[9]                ; pwm_output:pw           ; No fanout              ;
; spi_controller:spiread|sdin                         ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[0]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[1]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[2]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[3]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[4]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[5]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[6]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[7]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[8]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[9]               ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[10]              ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[11]              ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[12]              ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[13]              ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[14]              ; spi_controller:spiread  ; No fanout              ;
; spi_controller:spiread|prox_output[15]              ; spi_controller:spiread  ; No fanout              ;
+-----------------------------------------------------+-------------------------+------------------------+
Note: The Incremental Compilation Advisor can be used to get more detailed recommendations.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                                                                                               ;
+---------------------------------------------+-----------------------+------------------------+-------------------------+------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                   ; nios_system:NiosII     ; pid_controller:inst_pid ; pwm_output:pw          ; sld_hub:auto_hub       ; spi_controller:spiread ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+------------------------+-------------------------+------------------------+------------------------+------------------------+--------------------------------+
; Estimated Total logic elements              ; 55 / 114480 ( < 1 % ) ; 10183 / 114480 ( 9 % ) ; 165 / 114480 ( < 1 % )  ; 135 / 114480 ( < 1 % ) ; 175 / 114480 ( < 1 % ) ; 185 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Total combinational functions               ; 3                     ; 8270                   ; 165                     ; 135                    ; 159                    ; 82                     ; 0                              ;
; Logic element usage by number of LUT inputs ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
;     -- 4 input functions                    ; 0                     ; 4445                   ; 0                       ; 39                     ; 72                     ; 2                      ; 0                              ;
;     -- 3 input functions                    ; 0                     ; 2322                   ; 155                     ; 65                     ; 45                     ; 76                     ; 0                              ;
;     -- <=2 input functions                  ; 3                     ; 1503                   ; 10                      ; 31                     ; 42                     ; 4                      ; 0                              ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Logic elements by mode                      ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
;     -- normal mode                          ; 3                     ; 7512                   ; 10                      ; 50                     ; 151                    ; 22                     ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 758                    ; 155                     ; 85                     ; 8                      ; 60                     ; 0                              ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Total registers                             ; 181                   ; 6102                   ; 68                      ; 33                     ; 97                     ; 119                    ; 0                              ;
;     -- Dedicated logic registers            ; 52 / 114480 ( < 1 % ) ; 5947 / 114480 ( 5 % )  ; 68 / 114480 ( < 1 % )   ; 33 / 114480 ( < 1 % )  ; 97 / 114480 ( < 1 % )  ; 119 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 258                   ; 310                    ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Virtual pins                                ; 0                     ; 0                      ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
; I/O pins                                    ; 306                   ; 68                     ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )       ; 10 / 532 ( 2 % )       ; 0 / 532 ( 0 % )         ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 142208                 ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                     ; 248832                 ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 0 / 432 ( 0 % )       ; 27 / 432 ( 6 % )       ; 0 / 432 ( 0 % )         ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Connections                                 ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
;     -- Input Connections                    ; 296                   ; 6592                   ; 171                     ; 177                    ; 141                    ; 120                    ; 2                              ;
;     -- Registered Input Connections         ; 35                    ; 6319                   ; 68                      ; 33                     ; 107                    ; 104                    ; 0                              ;
;     -- Output Connections                   ; 655                   ; 269                    ; 175                     ; 1                      ; 164                    ; 32                     ; 6203                           ;
;     -- Registered Output Connections        ; 69                    ; 109                    ; 175                     ; 1                      ; 163                    ; 32                     ; 0                              ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Internal Connections                        ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
;     -- Total Connections                    ; 1307                  ; 51972                  ; 793                     ; 526                    ; 1002                   ; 546                    ; 6207                           ;
;     -- Registered Connections               ; 121                   ; 26433                  ; 354                     ; 126                    ; 702                    ; 414                    ; 0                              ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; External Connections                        ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
;     -- Top                                  ; 122                   ; 325                    ; 190                     ; 54                     ; 136                    ; 120                    ; 4                              ;
;     -- nios_system:NiosII                   ; 325                   ; 136                    ; 16                      ; 0                      ; 167                    ; 16                     ; 6201                           ;
;     -- pid_controller:inst_pid              ; 190                   ; 16                     ; 0                       ; 124                    ; 0                      ; 16                     ; 0                              ;
;     -- pwm_output:pw                        ; 54                    ; 0                      ; 124                     ; 0                      ; 0                      ; 0                      ; 0                              ;
;     -- sld_hub:auto_hub                     ; 136                   ; 167                    ; 0                       ; 0                      ; 2                      ; 0                      ; 0                              ;
;     -- spi_controller:spiread               ; 120                   ; 16                     ; 16                      ; 0                      ; 0                      ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4                     ; 6201                   ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Partition Interface                         ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
;     -- Input Ports                          ; 42                    ; 102                    ; 87                      ; 37                     ; 23                     ; 4                      ; 2                              ;
;     -- Output Ports                         ; 207                   ; 371                    ; 35                      ; 1                      ; 40                     ; 32                     ; 4                              ;
;     -- Bidir Ports                          ; 129                   ; 68                     ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Registered Ports                            ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
;     -- Registered Input Ports               ; 0                     ; 31                     ; 1                       ; 1                      ; 3                      ; 3                      ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 274                    ; 35                      ; 1                      ; 29                     ; 32                     ; 0                              ;
;                                             ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
; Port Connectivity                           ;                       ;                        ;                         ;                        ;                        ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 4                      ; 11                      ; 0                      ; 8                      ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 2                      ; 0                       ; 0                      ; 1                      ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 1                      ; 7                       ; 0                      ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 1                      ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                      ; 0                       ; 0                      ; 1                      ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                      ; 0                       ; 0                      ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 18                     ; 0                       ; 18                     ; 2                      ; 1                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 167                    ; 0                       ; 0                      ; 9                      ; 16                     ; 0                              ;
+---------------------------------------------+-----------------------+------------------------+-------------------------+------------------------+------------------------+------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                           ;
+----------------------------------------------------------------------------+--------------------+---------------+--------------------+---------------------------------------------+
; Name                                                                       ; Partition          ; Type          ; Location           ; Status                                      ;
+----------------------------------------------------------------------------+--------------------+---------------+--------------------+---------------------------------------------+
; AUD_ADCDAT                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- AUD_ADCDAT                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- AUD_ADCDAT~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|AUD_ADCDAT_to_the_Audio                          ; nios_system:NiosII ; Input Port    ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; AUD_ADCLRCK                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- AUD_ADCLRCK                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- AUD_ADCLRCK~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; AUD_BCLK                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- AUD_BCLK                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- AUD_BCLK~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; AUD_DACDAT                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- AUD_DACDAT                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- AUD_DACDAT~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|AUD_DACDAT_from_the_Audio                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; AUD_DACLRCK                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- AUD_DACLRCK                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- AUD_DACLRCK~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; AUD_XCK                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- AUD_XCK                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- AUD_XCK~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|audio_clk                                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; CLOCK_50                                                                   ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- CLOCK_50                                                            ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- CLOCK_50~input                                                      ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[0]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[0]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[0]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[0]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[10]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[10]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[10]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[10]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[11]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[11]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[11]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[11]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[12]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[12]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[12]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[12]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[1]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[1]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[1]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[1]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[2]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[2]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[2]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[2]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[3]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[3]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[3]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[3]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[4]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[4]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[4]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[4]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[5]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[5]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[5]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[5]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[6]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[6]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[6]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[6]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[7]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[7]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[7]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[7]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[8]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[8]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[8]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[8]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_ADDR[9]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_ADDR[9]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_ADDR[9]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_addr_from_the_SDRAM[9]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_BA[0]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_BA[0]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_BA[0]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_ba_from_the_SDRAM[0]                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_BA[1]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_BA[1]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_BA[1]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_ba_from_the_SDRAM[1]                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_CAS_N                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_CAS_N                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_CAS_N~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_cas_n_from_the_SDRAM                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_CKE                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_CKE                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_CKE~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_cke_from_the_SDRAM                            ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_CLK                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_CLK                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_CLK~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|sdram_clk                                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_CS_N                                                                  ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_CS_N                                                           ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_CS_N~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_cs_n_from_the_SDRAM                           ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQM[0]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_DQM[0]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_DQM[0]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_dqm_from_the_SDRAM[0]                         ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQM[1]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_DQM[1]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_DQM[1]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_dqm_from_the_SDRAM[1]                         ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQM[2]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_DQM[2]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_DQM[2]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_dqm_from_the_SDRAM[2]                         ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQM[3]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_DQM[3]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_DQM[3]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_dqm_from_the_SDRAM[3]                         ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[0]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[0]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[0]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y13_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[0]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y13_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[10]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[10]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[10]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y27_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[10]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y27_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[11]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[11]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[11]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y19_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[11]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y19_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[12]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[12]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[12]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y27_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[12]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y27_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[13]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[13]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[13]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y23_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[13]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y23_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[14]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[14]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[14]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y21_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[14]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y21_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[15]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[15]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[15]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y24_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[15]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y24_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[16]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[16]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[16]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y45_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[16]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y45_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[17]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[17]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[17]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y48_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[17]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y48_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[18]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[18]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[18]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y43_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[18]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y43_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[19]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[19]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[19]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y46_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[19]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y46_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[1]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[1]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[1]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y26_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[1]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y26_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[20]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[20]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[20]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y46_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[20]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y46_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[21]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[21]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[21]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y52_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[21]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y52_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[22]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[22]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[22]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y45_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[22]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y45_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[23]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[23]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[23]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y47_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[23]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y47_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[24]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[24]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[24]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y24_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[24]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y24_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[25]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[25]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[25]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y35_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[25]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y35_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[26]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[26]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[26]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y35_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[26]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y35_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[27]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[27]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[27]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y35_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[27]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y35_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[28]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[28]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[28]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y34_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[28]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y34_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[29]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[29]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[29]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y32_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[29]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y32_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[2]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[2]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[2]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y29_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[2]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y29_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[30]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[30]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[30]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y34_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[30]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y34_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[31]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[31]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[31]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y30_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[31]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y30_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[3]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[3]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[3]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y25_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[3]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y25_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[4]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[4]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[4]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y29_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[4]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y29_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[5]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[5]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[5]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y28_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[5]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y28_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[6]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[6]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[6]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y28_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[6]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y28_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[7]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[7]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[7]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y34_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[7]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y34_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[8]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[8]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[8]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y24_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[8]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y24_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_DQ[9]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[9]                   ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- DRAM_DQ[9]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y24_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|zs_dq_to_and_from_the_SDRAM[9]~output            ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y24_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_RAS_N                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_RAS_N                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_RAS_N~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_ras_n_from_the_SDRAM                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; DRAM_WE_N                                                                  ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- DRAM_WE_N                                                           ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- DRAM_WE_N~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|zs_we_n_from_the_SDRAM                           ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[0]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[0]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[0]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[0]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[10]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[10]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[10]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[10]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[11]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[11]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[11]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[11]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[12]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[12]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[12]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[12]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[13]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[13]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[13]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[13]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[14]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[14]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[14]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[14]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[15]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[15]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[15]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[15]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[16]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[16]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[16]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[16]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[17]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[17]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[17]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[17]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[18]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[18]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[18]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[18]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[19]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[19]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[19]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[19]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[1]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[1]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[1]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[1]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[20]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[20]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[20]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[20]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[21]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[21]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[21]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[21]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[22]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[22]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[22]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[22]                                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[2]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[2]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[2]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[2]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[3]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[3]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[3]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[3]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[4]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[4]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[4]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[4]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[5]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[5]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[5]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[5]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[6]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[6]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[6]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[6]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[7]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[7]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[7]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[7]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[8]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[8]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[8]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[8]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_ADDR[9]                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_ADDR[9]                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_ADDR[9]~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_ADDR[9]                                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_CE_N                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_CE_N                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_CE_N~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_CE_N                                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_DQ[0]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|flash_DQ[0]                                      ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- FL_DQ[0]                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X20_Y0_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|flash_DQ[0]~output                               ; nios_system:NiosII ; Output Buffer ; IOOBUF_X20_Y0_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_DQ[1]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|flash_DQ[1]                                      ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- FL_DQ[1]                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X29_Y0_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|flash_DQ[1]~output                               ; nios_system:NiosII ; Output Buffer ; IOOBUF_X29_Y0_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_DQ[2]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|flash_DQ[2]                                      ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- FL_DQ[2]                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X31_Y0_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|flash_DQ[2]~output                               ; nios_system:NiosII ; Output Buffer ; IOOBUF_X31_Y0_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_DQ[3]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|flash_DQ[3]                                      ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- FL_DQ[3]                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X31_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|flash_DQ[3]~output                               ; nios_system:NiosII ; Output Buffer ; IOOBUF_X31_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_DQ[4]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|flash_DQ[4]                                      ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- FL_DQ[4]                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X35_Y0_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|flash_DQ[4]~output                               ; nios_system:NiosII ; Output Buffer ; IOOBUF_X35_Y0_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_DQ[5]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|flash_DQ[5]                                      ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- FL_DQ[5]                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X40_Y0_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|flash_DQ[5]~output                               ; nios_system:NiosII ; Output Buffer ; IOOBUF_X40_Y0_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_DQ[6]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|flash_DQ[6]                                      ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- FL_DQ[6]                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X40_Y0_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|flash_DQ[6]~output                               ; nios_system:NiosII ; Output Buffer ; IOOBUF_X40_Y0_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_DQ[7]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|flash_DQ[7]                                      ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- FL_DQ[7]                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X33_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|flash_DQ[7]~output                               ; nios_system:NiosII ; Output Buffer ; IOOBUF_X33_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_OE_N                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_OE_N                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_OE_N~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_OE_N                                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_RESET_N                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_RESET_N                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_RESET_N~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_RST_N                                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; FL_WE_N                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- FL_WE_N                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- FL_WE_N~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|flash_WE_N                                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[0]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[0]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[10]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[10]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[10]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[11]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[11]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[11]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[12]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[12]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[12]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[13]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[13]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[13]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[14]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[14]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[14]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[15]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[15]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[15]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[16]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[16]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[16]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[17]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[17]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[17]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[18]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[18]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[18]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[19]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[19]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[19]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[1]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[1]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[20]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[20]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[20]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[21]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[21]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[21]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[22]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[22]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[22]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[23]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[23]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[23]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[24]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[24]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[24]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[25]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[25]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[25]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[26]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[26]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[26]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[27]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[27]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[27]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[28]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[28]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[28]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[29]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[29]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[29]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[2]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[2]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[30]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[30]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[30]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[31]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[31]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[31]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[32]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[32]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[32]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[33]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[33]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[33]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[34]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[34]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[34]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[35]                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[35]                                                            ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[35]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[3]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[3]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[4]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[4]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[5]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[5]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[6]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[6]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[7]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[7]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[7]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[8]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[8]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[8]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- pwm_output:pw|pwmout                                                ; pwm_output:pw      ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; GPIO[9]                                                                    ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- GPIO[9]                                                             ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- GPIO[9]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX0[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX0[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX0_from_the_HEX3_HEX0[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX0[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX0[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX0_from_the_HEX3_HEX0[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX0[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX0[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX0_from_the_HEX3_HEX0[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX0[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX0[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX0_from_the_HEX3_HEX0[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX0[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX0[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX0_from_the_HEX3_HEX0[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX0[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX0[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX0_from_the_HEX3_HEX0[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX0[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX0[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX0_from_the_HEX3_HEX0[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX1[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX1[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX1_from_the_HEX3_HEX0[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX1[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX1[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX1_from_the_HEX3_HEX0[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX1[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX1[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX1_from_the_HEX3_HEX0[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX1[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX1[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX1_from_the_HEX3_HEX0[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX1[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX1[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX1_from_the_HEX3_HEX0[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX1[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX1[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX1_from_the_HEX3_HEX0[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX1[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX1[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX1_from_the_HEX3_HEX0[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX2[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX2[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX2_from_the_HEX3_HEX0[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX2[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX2[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX2_from_the_HEX3_HEX0[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX2[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX2[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX2_from_the_HEX3_HEX0[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX2[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX2[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX2_from_the_HEX3_HEX0[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX2[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX2[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX2_from_the_HEX3_HEX0[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX2[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX2[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX2_from_the_HEX3_HEX0[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX2[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX2[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX2_from_the_HEX3_HEX0[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX3[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX3[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX3_from_the_HEX3_HEX0[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX3[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX3[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX3_from_the_HEX3_HEX0[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX3[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX3[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX3_from_the_HEX3_HEX0[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX3[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX3[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX3_from_the_HEX3_HEX0[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX3[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX3[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX3_from_the_HEX3_HEX0[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX3[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX3[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX3_from_the_HEX3_HEX0[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX3[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX3[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX3_from_the_HEX3_HEX0[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX4[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX4[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX4_from_the_HEX7_HEX4[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX4[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX4[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX4_from_the_HEX7_HEX4[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX4[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX4[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX4_from_the_HEX7_HEX4[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX4[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX4[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX4_from_the_HEX7_HEX4[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX4[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX4[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX4_from_the_HEX7_HEX4[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX4[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX4[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX4_from_the_HEX7_HEX4[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX4[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX4[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX4_from_the_HEX7_HEX4[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX5[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX5[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX5_from_the_HEX7_HEX4[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX5[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX5[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX5_from_the_HEX7_HEX4[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX5[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX5[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX5_from_the_HEX7_HEX4[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX5[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX5[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX5_from_the_HEX7_HEX4[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX5[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX5[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX5_from_the_HEX7_HEX4[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX5[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX5[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX5_from_the_HEX7_HEX4[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX5[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX5[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX5_from_the_HEX7_HEX4[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX6[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX6[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX6[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX6_from_the_HEX7_HEX4[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX6[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX6[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX6[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX6_from_the_HEX7_HEX4[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX6[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX6[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX6[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX6_from_the_HEX7_HEX4[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX6[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX6[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX6[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX6_from_the_HEX7_HEX4[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX6[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX6[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX6[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX6_from_the_HEX7_HEX4[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX6[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX6[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX6[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX6_from_the_HEX7_HEX4[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX6[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX6[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX6[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX6_from_the_HEX7_HEX4[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX7[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX7[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX7[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX7_from_the_HEX7_HEX4[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX7[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX7[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX7[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX7_from_the_HEX7_HEX4[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX7[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX7[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX7[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX7_from_the_HEX7_HEX4[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX7[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX7[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX7[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX7_from_the_HEX7_HEX4[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX7[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX7[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX7[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX7_from_the_HEX7_HEX4[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX7[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX7[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX7[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX7_from_the_HEX7_HEX4[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; HEX7[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- HEX7[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- HEX7[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|HEX7_from_the_HEX7_HEX4[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; I2C_SCLK                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- I2C_SCLK                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- I2C_SCLK~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|I2C_SCLK_from_the_AV_Config                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; I2C_SDAT                                                                   ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|I2C_SDAT_to_and_from_the_AV_Config               ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- I2C_SDAT                                                            ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X18_Y73_N21  ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|I2C_SDAT_to_and_from_the_AV_Config~output        ; nios_system:NiosII ; Output Buffer ; IOOBUF_X18_Y73_N23 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; IRDA_RXD                                                                   ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- IRDA_RXD                                                            ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- IRDA_RXD~input                                                      ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; KEY[0]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- KEY[0]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- KEY[0]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; KEY[1]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- KEY[1]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- KEY[1]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|KEY_to_the_Pushbuttons[1]                        ; nios_system:NiosII ; Input Port    ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; KEY[2]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- KEY[2]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- KEY[2]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|KEY_to_the_Pushbuttons[2]                        ; nios_system:NiosII ; Input Port    ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; KEY[3]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- KEY[3]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- KEY[3]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|KEY_to_the_Pushbuttons[3]                        ; nios_system:NiosII ; Input Port    ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_BLON                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LCD_BLON                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LCD_BLON~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LCD_BLON_from_the_Char_LCD_16x2                  ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_DATA[0]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[0]        ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- LCD_DATA[0]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y52_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[0]~output ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y52_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_DATA[1]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[1]        ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- LCD_DATA[1]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y44_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[1]~output ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y44_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_DATA[2]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[2]        ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- LCD_DATA[2]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y44_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[2]~output ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y44_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_DATA[3]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[3]        ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- LCD_DATA[3]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y49_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[3]~output ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y49_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_DATA[4]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[4]        ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- LCD_DATA[4]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y54_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[4]~output ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y54_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_DATA[5]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[5]        ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- LCD_DATA[5]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y55_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[5]~output ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y55_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_DATA[6]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[6]        ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- LCD_DATA[6]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y51_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[6]~output ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y51_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_DATA[7]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[7]        ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- LCD_DATA[7]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y47_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|LCD_DATA_to_and_from_the_Char_LCD_16x2[7]~output ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y47_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_EN                                                                     ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LCD_EN                                                              ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LCD_EN~output                                                       ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LCD_EN_from_the_Char_LCD_16x2                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_ON                                                                     ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LCD_ON                                                              ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LCD_ON~output                                                       ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LCD_ON_from_the_Char_LCD_16x2                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_RS                                                                     ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LCD_RS                                                              ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LCD_RS~output                                                       ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LCD_RS_from_the_Char_LCD_16x2                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LCD_RW                                                                     ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LCD_RW                                                              ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LCD_RW~output                                                       ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LCD_RW_from_the_Char_LCD_16x2                    ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[0]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[1]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[2]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[3]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[4]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[5]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[6]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[7]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[7]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[7]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[7]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDG[8]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDG[8]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDG[8]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDG_from_the_Green_LEDs[8]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[0]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[0]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[0]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[0]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[10]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[10]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[10]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[10]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[11]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[11]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[11]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[11]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[12]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[12]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[12]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[12]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[13]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[13]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[13]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[13]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[14]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[14]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[14]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[14]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[15]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[15]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[15]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[15]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[16]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[16]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[16]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[16]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[17]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[17]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[17]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[17]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[1]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[1]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[1]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[1]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[2]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[2]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[2]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[2]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[3]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[3]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[3]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[3]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[4]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[4]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[4]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[4]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[5]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[5]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[5]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[5]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[6]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[6]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[6]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[6]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[7]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[7]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[7]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[7]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[8]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[8]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[8]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[8]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; LEDR[9]                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[9]                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- LEDR[9]~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|LEDR_from_the_Red_LEDs[9]                        ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_ADDR[0]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- OTG_ADDR[0]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- OTG_ADDR[0]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_ADDR[1]                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- OTG_ADDR[1]                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- OTG_ADDR[1]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_CS_N                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- OTG_CS_N                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- OTG_CS_N~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[0]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[0]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[0]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[10]                                                               ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[10]                                                        ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[10]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[11]                                                               ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[11]                                                        ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[11]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[12]                                                               ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[12]                                                        ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[12]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[13]                                                               ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[13]                                                        ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[13]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[14]                                                               ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[14]                                                        ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[14]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[15]                                                               ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[15]                                                        ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[15]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[1]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[1]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[1]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[2]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[2]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[2]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[3]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[3]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[3]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[4]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[4]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[4]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[5]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[5]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[5]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[6]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[6]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[6]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[7]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[7]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[7]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[8]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[8]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[8]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_DATA[9]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- OTG_DATA[9]                                                         ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_DATA[9]~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_INT[0]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- OTG_INT[0]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_INT[0]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_INT[1]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- OTG_INT[1]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- OTG_INT[1]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_OE_N                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- OTG_OE_N                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- OTG_OE_N~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_RST_N                                                                  ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- OTG_RST_N                                                           ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- OTG_RST_N~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; OTG_WE_N                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- OTG_WE_N                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- OTG_WE_N~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; PS2_KBCLK                                                                  ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- PS2_KBCLK                                                           ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- PS2_KBCLK~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; PS2_KBDAT                                                                  ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- PS2_KBDAT                                                           ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- PS2_KBDAT~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; PS2_MSCLK                                                                  ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- PS2_MSCLK                                                           ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- PS2_MSCLK~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; PS2_MSDAT                                                                  ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- PS2_MSDAT                                                           ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- PS2_MSDAT~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SD_CLK                                                                     ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SD_CLK                                                              ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SD_CLK~output                                                       ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|sdcard_o_SD_clock                                ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SD_CMD                                                                     ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|sdcard_b_SD_cmd                                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SD_CMD                                                              ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X56_Y0_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|sdcard_b_SD_cmd~output                           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X56_Y0_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SD_DAT[0]                                                                  ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|sdcard_b_SD_dat                                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SD_DAT[0]                                                           ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X49_Y0_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|sdcard_b_SD_dat~output                           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X49_Y0_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SD_DAT[1]                                                                  ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- SD_DAT[1]                                                           ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SD_DAT[1]~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SD_DAT[2]                                                                  ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- SD_DAT[2]                                                           ; Top                ; Bidir Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SD_DAT[2]~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SD_DAT[3]                                                                  ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|sdcard_b_SD_dat3                                 ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SD_DAT[3]                                                           ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X56_Y0_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|sdcard_b_SD_dat3~output                          ; nios_system:NiosII ; Output Buffer ; IOOBUF_X56_Y0_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[0]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[0]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[0]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[0]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[10]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[10]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[10]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[10]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[11]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[11]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[11]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[11]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[12]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[12]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[12]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[12]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[13]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[13]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[13]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[13]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[14]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[14]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[14]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[14]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[15]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[15]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[15]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[15]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[16]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[16]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[16]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[16]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[17]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[17]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[17]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[17]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[18]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[18]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[18]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[18]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[19]                                                              ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[19]                                                       ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[19]~output                                                ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[19]                      ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[1]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[1]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[1]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[1]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[2]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[2]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[2]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[2]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[3]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[3]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[3]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[3]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[4]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[4]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[4]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[4]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[5]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[5]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[5]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[5]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[6]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[6]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[6]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[6]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[7]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[7]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[7]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[7]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[8]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[8]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[8]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[8]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_ADDR[9]                                                               ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_ADDR[9]                                                        ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_ADDR[9]~output                                                 ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_ADDR_from_the_SRAM[9]                       ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_CE_N                                                                  ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_CE_N                                                           ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_CE_N~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_CE_N_from_the_SRAM                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[0]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[0]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[0]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X5_Y0_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[0]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X5_Y0_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[10]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[10]                 ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[10]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y17_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[10]~output          ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y17_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[11]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[11]                 ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[11]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y16_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[11]~output          ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y16_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[12]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[12]                 ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[12]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y7_N7     ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[12]~output          ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y7_N9    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[13]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[13]                 ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[13]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X3_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[13]~output          ; nios_system:NiosII ; Output Buffer ; IOOBUF_X3_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[14]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[14]                 ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[14]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X7_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[14]~output          ; nios_system:NiosII ; Output Buffer ; IOOBUF_X7_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[15]                                                                ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[15]                 ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[15]                                                         ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X3_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[15]~output          ; nios_system:NiosII ; Output Buffer ; IOOBUF_X3_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[1]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[1]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[1]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X1_Y0_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[1]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X1_Y0_N2    ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[2]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[2]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[2]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X9_Y0_N21    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[2]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X9_Y0_N23   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[3]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[3]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[3]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X9_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[3]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X9_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[4]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[4]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[4]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X7_Y0_N14    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[4]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X7_Y0_N16   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[5]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[5]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[5]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X11_Y0_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[5]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X11_Y0_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[6]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[6]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[6]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X11_Y0_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[6]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X11_Y0_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[7]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[7]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[7]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X20_Y0_N7    ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[7]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X20_Y0_N9   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[8]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[8]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[8]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y21_N14   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[8]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y21_N16  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_DQ[9]                                                                 ; Top                ; Bidir Port    ; n/a                ;                                             ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[9]                  ; nios_system:NiosII ; Bidir Port    ; n/a                ;                                             ;
;     -- SRAM_DQ[9]                                                          ; nios_system:NiosII ; Bidir Pad     ; IOPAD_X0_Y22_N21   ; Preserved from Post-Fit or Imported Netlist ;
;     -- nios_system:NiosII|SRAM_DQ_to_and_from_the_SRAM[9]~output           ; nios_system:NiosII ; Output Buffer ; IOOBUF_X0_Y22_N23  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_LB_N                                                                  ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_LB_N                                                           ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_LB_N~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_LB_N_from_the_SRAM                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_OE_N                                                                  ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_OE_N                                                           ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_OE_N~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_OE_N_from_the_SRAM                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_UB_N                                                                  ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_UB_N                                                           ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_UB_N~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_UB_N_from_the_SRAM                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SRAM_WE_N                                                                  ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- SRAM_WE_N                                                           ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- SRAM_WE_N~output                                                    ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|SRAM_WE_N_from_the_SRAM                          ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[0]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[0]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[0]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[10]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[10]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[10]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[11]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[11]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[11]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[12]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[12]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[12]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[13]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[13]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[13]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[14]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[14]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[14]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[15]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[15]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[15]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[16]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[16]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[16]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[17]                                                                     ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[17]                                                              ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[17]~input                                                        ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[1]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[1]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[1]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[2]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[2]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[2]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[3]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[3]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[3]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[4]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[4]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[4]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[5]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[5]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[5]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[6]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[6]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[6]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[7]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[7]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[7]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[8]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[8]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[8]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; SW[9]                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- SW[9]                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- SW[9]~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_CLK27                                                                   ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_CLK27                                                            ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_CLK27~input                                                      ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|clk_27                                           ; nios_system:NiosII ; Input Port    ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_DATA[0]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_DATA[0]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_DATA[0]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_DATA[1]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_DATA[1]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_DATA[1]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_DATA[2]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_DATA[2]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_DATA[2]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_DATA[3]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_DATA[3]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_DATA[3]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_DATA[4]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_DATA[4]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_DATA[4]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_DATA[5]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_DATA[5]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_DATA[5]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_DATA[6]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_DATA[6]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_DATA[6]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_DATA[7]                                                                 ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_DATA[7]                                                          ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_DATA[7]~input                                                    ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_HS                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_HS                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_HS~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_RESET_N                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- TD_RESET_N                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- TD_RESET_N~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; TD_VS                                                                      ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- TD_VS                                                               ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- TD_VS~input                                                         ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; UART_RXD                                                                   ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- UART_RXD                                                            ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- UART_RXD~input                                                      ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; UART_TXD                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- UART_TXD                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- UART_TXD~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_BLANK_N                                                                ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_BLANK_N                                                         ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_BLANK_N~output                                                  ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_BLANK_from_the_VGA_Controller                ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_B[0]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_B[0]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_B[0]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_B_from_the_VGA_Controller[0]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_B[1]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_B[1]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_B[1]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_B_from_the_VGA_Controller[1]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_B[2]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_B[2]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_B[2]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_B_from_the_VGA_Controller[2]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_B[3]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_B[3]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_B[3]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_B_from_the_VGA_Controller[3]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_B[4]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_B[4]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_B[4]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_B_from_the_VGA_Controller[4]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_B[5]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_B[5]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_B[5]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_B_from_the_VGA_Controller[5]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_B[6]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_B[6]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_B[6]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_B_from_the_VGA_Controller[6]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_B[7]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_B[7]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_B[7]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_B_from_the_VGA_Controller[7]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_CLK                                                                    ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_CLK                                                             ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_CLK~output                                                      ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_CLK_from_the_VGA_Controller                  ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_G[0]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_G[0]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_G[0]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_G_from_the_VGA_Controller[0]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_G[1]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_G[1]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_G[1]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_G_from_the_VGA_Controller[1]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_G[2]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_G[2]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_G[2]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_G_from_the_VGA_Controller[2]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_G[3]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_G[3]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_G[3]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_G_from_the_VGA_Controller[3]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_G[4]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_G[4]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_G[4]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_G_from_the_VGA_Controller[4]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_G[5]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_G[5]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_G[5]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_G_from_the_VGA_Controller[5]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_G[6]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_G[6]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_G[6]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_G_from_the_VGA_Controller[6]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_G[7]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_G[7]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_G[7]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_G_from_the_VGA_Controller[7]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_HS                                                                     ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_HS                                                              ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_HS~output                                                       ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_HS_from_the_VGA_Controller                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_R[0]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_R[0]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_R[0]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_R_from_the_VGA_Controller[0]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_R[1]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_R[1]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_R[1]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_R_from_the_VGA_Controller[1]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_R[2]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_R[2]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_R[2]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_R_from_the_VGA_Controller[2]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_R[3]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_R[3]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_R[3]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_R_from_the_VGA_Controller[3]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_R[4]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_R[4]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_R[4]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_R_from_the_VGA_Controller[4]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_R[5]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_R[5]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_R[5]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_R_from_the_VGA_Controller[5]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_R[6]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_R[6]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_R[6]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_R_from_the_VGA_Controller[6]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_R[7]                                                                   ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_R[7]                                                            ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_R[7]~output                                                     ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_R_from_the_VGA_Controller[7]                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_SYNC_N                                                                 ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_SYNC_N                                                          ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_SYNC_N~output                                                   ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_SYNC_from_the_VGA_Controller                 ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; VGA_VS                                                                     ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- VGA_VS                                                              ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- VGA_VS~output                                                       ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;     -- nios_system:NiosII|VGA_VS_from_the_VGA_Controller                   ; nios_system:NiosII ; Output Port   ; n/a                ;                                             ;
;                                                                            ;                    ;               ;                    ;                                             ;
; altera_reserved_tck                                                        ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tck                                                 ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tck~input                                           ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; altera_reserved_tdi                                                        ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tdi                                                 ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdi~input                                           ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; altera_reserved_tdo                                                        ; Top                ; Output Port   ; n/a                ;                                             ;
;     -- altera_reserved_tdo                                                 ; Top                ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdo~output                                          ; Top                ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
; altera_reserved_tms                                                        ; Top                ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tms                                                 ; Top                ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tms~input                                           ; Top                ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                                            ;                    ;               ;                    ;                                             ;
+----------------------------------------------------------------------------+--------------------+---------------+--------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                                          ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                             ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 10,898 / 114,480 ( 9 % )                                                                                                          ;
;                                             ;                                                                                                                                   ;
; Total combinational functions               ; 8814                                                                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                                                                                   ;
;     -- 4 input functions                    ; 4558                                                                                                                              ;
;     -- 3 input functions                    ; 2663                                                                                                                              ;
;     -- <=2 input functions                  ; 1593                                                                                                                              ;
;                                             ;                                                                                                                                   ;
; Logic elements by mode                      ;                                                                                                                                   ;
;     -- normal mode                          ; 7748                                                                                                                              ;
;     -- arithmetic mode                      ; 1066                                                                                                                              ;
;                                             ;                                                                                                                                   ;
; Total registers                             ; 6600                                                                                                                              ;
;     -- Dedicated logic registers            ; 6316                                                                                                                              ;
;     -- I/O registers                        ; 568                                                                                                                               ;
;                                             ;                                                                                                                                   ;
; I/O pins                                    ; 374                                                                                                                               ;
; Total memory bits                           ; 142208                                                                                                                            ;
; Embedded Multiplier 9-bit elements          ; 10                                                                                                                                ;
; Total PLLs                                  ; 2                                                                                                                                 ;
;     -- PLLs                                 ; 2                                                                                                                                 ;
;                                             ;                                                                                                                                   ;
; Maximum fan-out node                        ; nios_system:NiosII|nios_system_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] ;
; Maximum fan-out                             ; 6183                                                                                                                              ;
; Total fan-out                               ; 54629                                                                                                                             ;
; Average fan-out                             ; 3.20                                                                                                                              ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+
; nios_system:NiosII|Altera_UP_SD_Card_Avalon_Interface:sd_card|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; True Dual Port   ; 256          ; 16           ; 4096         ; 1            ; 4096  ; None                                        ;
; nios_system:NiosII|nios_system_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096  ; None                                        ;
; nios_system:NiosII|nios_system_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096  ; None                                        ;
; nios_system:NiosII|nios_system_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram|ALTSYNCRAM                                                                                      ; AUTO ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096  ; None                                        ;
; nios_system:NiosII|nios_system_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096  ; None                                        ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_ic_data_module:nios_system_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768 ; None                                        ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_ic_tag_module:nios_system_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_ieh1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 128          ; 24           ; 128          ; 24           ; 3072  ; nios_system_CPU_ic_tag_ram.mif              ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_nios2_oci:the_nios_system_CPU_nios2_oci|nios_system_CPU_nios2_oci_im:the_nios_system_CPU_nios2_oci_im|nios_system_CPU_traceram_lpm_dram_bdp_component_module:nios_system_CPU_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0a02:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; 128          ; 36           ; 128          ; 36           ; 4608  ; None                                        ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_nios2_oci:the_nios_system_CPU_nios2_oci|nios_system_CPU_nios2_ocimem:the_nios_system_CPU_nios2_ocimem|nios_system_CPU_ociram_sp_ram_module:nios_system_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2181:auto_generated|ALTSYNCRAM                                     ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; nios_system_CPU_ociram_default_contents.mif ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_register_bank_a_module:nios_system_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_7gg1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; nios_system_CPU_rf_ram_a.mif                ;
; nios_system:NiosII|nios_system_CPU:cpu|nios_system_CPU_register_bank_b_module:nios_system_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_8gg1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; nios_system_CPU_rf_ram_b.mif                ;
; nios_system:NiosII|nios_system_JTAG_UART:jtag_uart|nios_system_JTAG_UART_scfifo_r:the_nios_system_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                        ;
; nios_system:NiosII|nios_system_JTAG_UART:jtag_uart|nios_system_JTAG_UART_scfifo_w:the_nios_system_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                        ;
; nios_system:NiosII|nios_system_VGA_Char_Buffer:vga_char_buffer|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_0ai1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO ; ROM              ; 8192         ; 1            ; --           ; --           ; 8192  ; altera_up_video_char_mode_rom_128.mif       ;
; nios_system:NiosII|nios_system_VGA_Char_Buffer:vga_char_buffer|altsyncram:Char_Buffer_Memory|altsyncram_m672:auto_generated|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; True Dual Port   ; 8192         ; 8            ; 8192         ; 8            ; 65536 ; None                                        ;
; nios_system:NiosII|nios_system_VGA_Dual_Clock_FIFO:vga_dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_pou:fifo_ram|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096  ; None                                        ;
; nios_system:NiosII|nios_system_VGA_Pixel_Buffer:vga_pixel_buffer|scfifo:Image_Buffer|scfifo_h4a1:auto_generated|a_dpfifo_6s31:dpfifo|altsyncram_5h81:FIFOram|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 128          ; 10           ; 128          ; 10           ; 1280  ; None                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Partition Merge DSP Block Usage Summary                                                       ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 6           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 5           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 10          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 7           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sun May 15 19:03:12 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE2_115_Media_Computer -c DE2_115_Media_Computer --merge=on
Warning (125092): Tcl Script File Ethernet_PLL.qip not found
    Info (125063): set_global_assignment -name QIP_FILE Ethernet_PLL.qip
Warning (125092): Tcl Script File ddio_out.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ddio_out.qip
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35006): Using previously generated Fitter netlist for partition "nios_system:NiosII"
Warning (35010): Previously generated Fitter netlist for partition "pid_controller:inst_pid" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "pid_controller:inst_pid"
Warning (35010): Previously generated Fitter netlist for partition "pwm_output:pw" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "pwm_output:pw"
Warning (35010): Previously generated Fitter netlist for partition "spi_controller:spiread" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "spi_controller:spiread"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 6 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Info (35048): Found 25 ports with constant drivers. For more information, refer to the Partition Merger report
Info (35047): Found 202 ports with no fan-out. For more information, refer to the Partition Merger report
Warning (35016): Found partition port(s) not driving logic, possibly wasting area
    Warning (35018): Partition port "nios_system:NiosII|x2_init_export[0]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2_init_0|data_out[0]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|k1_init_export[1]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_k1_init_4|data_out[1]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|k2_init_export[2]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_k2_init_5|data_out[2]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|k2_init_export[3]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_k2_init_5|data_out[3]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|k2_init_export[7]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_k2_init_5|data_out[7]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|clock_system_init_export", driven by node "nios_system:NiosII|nios_system_pio_clk_init_6:pio_clk_init_6|data_out", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[0]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[0]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[1]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[1]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|load_initial_conditions_export", driven by node "nios_system:NiosII|nios_system_pio_clk_init_6:pio_load_initial_conditions|data_out", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|cubic_enable_export", driven by node "nios_system:NiosII|nios_system_pio_clk_init_6:pio_cubic|data_out", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[17]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[17]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[16]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[16]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[15]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[15]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[14]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[14]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[13]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[13]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[12]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[12]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[11]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[11]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[10]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[10]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[9]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[9]", does not drive logic
    Warning (35018): Partition port "nios_system:NiosII|x2dd_init_export[8]", driven by node "nios_system:NiosII|nios_system_pio_x1_init:pio_x2dd_init_1|data_out[8]", does not drive logic
    Warning (35039): Only the first 20 ports are reported. For a full list of ports, refer to the Partition Warnings panel in the Partition Merge report
Warning (15897): PLL "nios_system:NiosII|nios_system_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|pll1" has parameter compensate_clock set to clock0 but port CLK[0] is not connected
Warning (15899): PLL "nios_system:NiosII|nios_system_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|pll1" has parameters clk0_multiply_by and clk0_divide_by specified but port CLK[0] is not connected
Warning (21074): Design contains 14 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "UART_RXD"
    Warning (15610): No output dependent on input pin "IRDA_RXD"
    Warning (15610): No output dependent on input pin "TD_DATA[0]"
    Warning (15610): No output dependent on input pin "TD_DATA[1]"
    Warning (15610): No output dependent on input pin "TD_DATA[2]"
    Warning (15610): No output dependent on input pin "TD_DATA[3]"
    Warning (15610): No output dependent on input pin "TD_DATA[4]"
    Warning (15610): No output dependent on input pin "TD_DATA[5]"
    Warning (15610): No output dependent on input pin "TD_DATA[6]"
    Warning (15610): No output dependent on input pin "TD_DATA[7]"
    Warning (15610): No output dependent on input pin "TD_HS"
    Warning (15610): No output dependent on input pin "TD_VS"
    Warning (15610): No output dependent on input pin "OTG_INT[0]"
    Warning (15610): No output dependent on input pin "OTG_INT[1]"
Info (21057): Implemented 12291 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 42 input pins
    Info (21059): Implemented 207 output pins
    Info (21060): Implemented 129 bidirectional pins
    Info (21061): Implemented 11868 logic cells
    Info (21064): Implemented 28 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 10 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 45 warnings
    Info: Peak virtual memory: 568 megabytes
    Info: Processing ended: Sun May 15 19:03:17 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


