# 글리치(Glitch) 현상 시각화

글리치가 어떻게 발생하는지 타이밍 다이어그램을 통해 알아보겠습니다.

### 시나리오

* **회로:** `Y = A & ~A`
* **이론:** 논리적으로 출력 `Y`는 항상 `0`이어야 합니다.
* **조건:** 입력 `A`가 `0`에서 `1`로 변경될 때 글리치가 발생하는 순간을 살펴봅니다.

---

### 1. ASCII 아트로 표현한 타이밍 다이어그램

가장 기본적인 텍스트로 타이밍을 표현한 그림입니다. `~A` 신호가 NOT 게이트의 **전파 지연(Propagation Delay)** 때문에 `A`보다 약간 늦게 변하는 것을 볼 수 있습니다.

```text
      ┌──────────
A:    ┘
      ───────────

      ───────────┐
~A:              └─
      (지연 발생)

             ┌─┐
Y:    ───────┘ └────
      (순간적인 글리치)

시간 ---->
