# Verilog 仿真模块--真随机生成器





## 前言

在进行功能仿真时，总是希望仿真条件能覆盖尽量多的情况，因此，经常需要产生随机数作为仿真的输入。Verilog 和 SV 中有能够产生随机数的系统函数$random，可惜的是此函数产生的随机数是伪随机数，重新再跑一次仿真，它还是产生那些数，这使得两次仿真没有什么区别，覆盖的测试条件是一样的。这种情况不便于测试出模块在某些特殊输入时可能出现的问题，我们希望的是每次仿真都不一样。因此，就有了在仿真文件中产生真随机数的需求。

## 更多参考

[Verilog仿真模块–真随机生成器 – 徐晓康的博客](https://www.myhardware.top/verilog仿真模块-真随机生成器/)



## 其它平台

微信公众号：`徐晓康的博客`

<img src="https://picgo-dakang.oss-cn-hangzhou.aliyuncs.com/img/%E5%BE%90%E6%99%93%E5%BA%B7%E7%9A%84%E5%8D%9A%E5%AE%A2%E5%85%AC%E4%BC%97%E5%8F%B7%E4%BA%8C%E7%BB%B4%E7%A0%81.jpg" alt="徐晓康的博客公众号二维码" />