# Глава 7. Сумматор, компаратор, устройство сдвига и АЛУ. Повышение скорости арифметических операций
## Описание
Глава содержит базовые сведения о различных способах реализации основных арифметических и логических блоков. Рассматривается построение арифметических блоков с синхронизированными входами и выходами и оценка задержки указанных блоков при помощи статического временного анализа. Кроме того, в данной главе приведено описание основных подходов к реализации комбинационных сумматоров, оптимизированных по быстродействию.

## Требования к аппаратным и программным средствам
Для выполнения практических работ вам понадобится следующее программное и аппаратное обеспечение:
- персональный компьютер с установленной операционной системой Windows (виртуальная машина с ОС Windows не подойдет), x64, 8GB RAM, USB port;
- пакет [Quartus Prime Lite Edition](http://dl.altera.com/?edition=lite);
- пакет ModelSim Altera Edition или программы [Icarus Verilog](https://bleyer.org/icarus/) и [GTKWave](https://gtkwave.sourceforge.net/);
- отладочная плата компании [Terasic DE10-Lite](http://de10-lite.terasic.com) или другая отладочная плата на основе ПЛИС Intel FPGA или Xilinx (может потребоваться миграция проектов, если она еще не сделана в [дополнительных материалах](alt_boards/) к данной книге).