

================================================================
== Vivado HLS Report for 'fir'
================================================================
* Date:           Mon Oct 17 22:12:47 2022

* Version:        2020.1 (Build 2897737 on Wed May 27 20:21:37 MDT 2020)
* Project:        optimized5
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+-----------+------------+
    |  Clock |  Target  | Estimated | Uncertainty|
    +--------+----------+-----------+------------+
    |ap_clk  | 10.00 ns | 22.840 ns |   1.25 ns  |
    +--------+----------+-----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      104|      104| 2.375 us | 2.375 us |  104|  104|   none  |
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |          |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |- TDL     |       66|       66|         3|          1|          1|    64|    yes   |
        |- MAC     |       34|       34|         4|          1|          1|    32|    yes   |
        +----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      2|       -|      -|    -|
|Expression       |        -|      0|       0|  73385|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      -|       -|      -|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|    132|    -|
|Register         |        0|      -|    8605|     64|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|      2|    8605|  73581|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|   ~0  |       8|    138|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    +-------------------------+----------------------+--------------+
    |         Instance        |        Module        |  Expression  |
    +-------------------------+----------------------+--------------+
    |fir_mac_muladd_5sbkb_U1  |fir_mac_muladd_5sbkb  | i0 + i1 * i2 |
    |fir_mac_muladd_5sbkb_U2  |fir_mac_muladd_5sbkb  | i0 + i1 * i2 |
    +-------------------------+----------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------+----------+-------+---+------+------------+------------+
    |         Variable Name        | Operation| DSP48E| FF|  LUT | Bitwidth P0| Bitwidth P1|
    +------------------------------+----------+-------+---+------+------------+------------+
    |mul_ln1352_1_fu_1270_p2       |     *    |      0|  0|    41|           5|           8|
    |mul_ln1352_3_fu_1319_p2       |     *    |      0|  0|    41|           5|           8|
    |add_ln180_fu_195_p2           |     +    |      0|  0|    15|           2|           7|
    |add_ln215_1_fu_751_p2         |     +    |      0|  0|    15|           8|           3|
    |add_ln215_2_fu_757_p2         |     +    |      0|  0|    15|           8|           3|
    |add_ln215_3_fu_965_p2         |     +    |      0|  0|    14|          10|          10|
    |add_ln215_4_fu_1086_p2        |     +    |      0|  0|    14|          10|          10|
    |add_ln215_5_fu_1207_p2        |     +    |      0|  0|    14|          10|          10|
    |add_ln215_fu_745_p2           |     +    |      0|  0|    15|           8|           2|
    |add_ln55_1_fu_281_p2          |     +    |      0|  0|    15|           3|           8|
    |add_ln55_fu_189_p2            |     +    |      0|  0|    15|           2|           8|
    |add_ln60_fu_763_p2            |     +    |      0|  0|    15|           8|           4|
    |add_ln700_2_fu_1349_p2        |     +    |      0|  0|    21|          15|          15|
    |add_ln700_3_fu_1359_p2        |     +    |      0|  0|    23|          16|          16|
    |empty_13_fu_725_p2            |     +    |      0|  0|    14|          10|          10|
    |sub_ln180_1_fu_235_p2         |     -    |      0|  0|    13|          11|          11|
    |sub_ln180_2_fu_249_p2         |     -    |      0|  0|    13|          10|          11|
    |sub_ln180_3_fu_483_p2         |     -    |      0|  0|    13|          11|          11|
    |sub_ln180_4_fu_489_p2         |     -    |      0|  0|    13|          10|          11|
    |sub_ln180_5_fu_495_p2         |     -    |      0|  0|    13|          11|          11|
    |sub_ln180_6_fu_509_p2         |     -    |      0|  0|    13|          10|          11|
    |sub_ln180_fu_229_p2           |     -    |      0|  0|    13|          11|          11|
    |sub_ln215_10_fu_1059_p2       |     -    |      0|  0|    13|          10|          11|
    |sub_ln215_11_fu_1138_p2       |     -    |      0|  0|    13|          11|          11|
    |sub_ln215_12_fu_1144_p2       |     -    |      0|  0|    13|          10|          11|
    |sub_ln215_13_fu_1150_p2       |     -    |      0|  0|    13|          11|          11|
    |sub_ln215_14_fu_1180_p2       |     -    |      0|  0|    13|          10|          11|
    |sub_ln215_1_fu_818_p2         |     -    |      0|  0|    13|          11|          11|
    |sub_ln215_2_fu_848_p2         |     -    |      0|  0|    13|          10|          11|
    |sub_ln215_3_fu_896_p2         |     -    |      0|  0|    13|          11|          11|
    |sub_ln215_4_fu_902_p2         |     -    |      0|  0|    13|          10|          11|
    |sub_ln215_5_fu_908_p2         |     -    |      0|  0|    13|          11|          11|
    |sub_ln215_6_fu_938_p2         |     -    |      0|  0|    13|          10|          11|
    |sub_ln215_7_fu_1017_p2        |     -    |      0|  0|    13|          11|          11|
    |sub_ln215_8_fu_1023_p2        |     -    |      0|  0|    13|          10|          11|
    |sub_ln215_9_fu_1029_p2        |     -    |      0|  0|    13|          11|          11|
    |sub_ln215_fu_806_p2           |     -    |      0|  0|    13|          11|          11|
    |and_ln180_1_fu_434_p2         |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln180_2_fu_446_p2         |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln180_3_fu_452_p2         |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln180_4_fu_554_p2         |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln180_5_fu_662_p2         |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln180_6_fu_674_p2         |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln180_7_fu_679_p2         |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln180_fu_334_p2           |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln215_1_fu_1254_p2        |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln215_2_fu_1285_p2        |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln215_3_fu_1303_p2        |    and   |      0|  0|  1024|        1024|        1024|
    |and_ln215_fu_1236_p2          |    and   |      0|  0|  1024|        1024|        1024|
    |ap_condition_1123             |    and   |      0|  0|     2|           1|           1|
    |icmp_ln180_1_fu_269_p2        |   icmp   |      0|  0|    13|          10|          10|
    |icmp_ln180_2_fu_477_p2        |   icmp   |      0|  0|    13|          11|          11|
    |icmp_ln180_3_fu_564_p2        |   icmp   |      0|  0|    13|          10|          10|
    |icmp_ln180_fu_215_p2          |   icmp   |      0|  0|    13|          10|          10|
    |icmp_ln215_1_fu_880_p2        |   icmp   |      0|  0|    13|          11|          11|
    |icmp_ln215_2_fu_1001_p2       |   icmp   |      0|  0|    13|          11|          11|
    |icmp_ln215_3_fu_1122_p2       |   icmp   |      0|  0|    13|          11|          11|
    |icmp_ln215_fu_782_p2          |   icmp   |      0|  0|    13|          10|          10|
    |icmp_ln51_1_fu_275_p2         |   icmp   |      0|  0|    11|           8|           1|
    |icmp_ln51_fu_179_p2           |   icmp   |      0|  0|    11|           8|           1|
    |lshr_ln180_1_fu_328_p2        |   lshr   |      0|  0|  2171|           2|        1024|
    |lshr_ln180_2_fu_428_p2        |   lshr   |      0|  0|  2171|           2|        1024|
    |lshr_ln180_3_fu_542_p2        |   lshr   |      0|  0|  2171|        1024|        1024|
    |lshr_ln180_4_fu_548_p2        |   lshr   |      0|  0|  2171|           2|        1024|
    |lshr_ln180_5_fu_656_p2        |   lshr   |      0|  0|  2171|           2|        1024|
    |lshr_ln180_fu_322_p2          |   lshr   |      0|  0|  2171|        1024|        1024|
    |lshr_ln215_10_fu_1297_p2      |   lshr   |      0|  0|  2171|           2|        1024|
    |lshr_ln215_11_fu_1217_p2      |   lshr   |      0|  0|  2171|         639|         640|
    |lshr_ln215_1_fu_1230_p2       |   lshr   |      0|  0|  2171|           2|        1024|
    |lshr_ln215_2_fu_735_p2        |   lshr   |      0|  0|  2171|         639|         640|
    |lshr_ln215_3_fu_948_p2        |   lshr   |      0|  0|  2171|        1024|        1024|
    |lshr_ln215_4_fu_1248_p2       |   lshr   |      0|  0|  2171|           2|        1024|
    |lshr_ln215_5_fu_975_p2        |   lshr   |      0|  0|  2171|         639|         640|
    |lshr_ln215_6_fu_1069_p2       |   lshr   |      0|  0|  2171|        1024|        1024|
    |lshr_ln215_7_fu_1279_p2       |   lshr   |      0|  0|  2171|           2|        1024|
    |lshr_ln215_8_fu_1096_p2       |   lshr   |      0|  0|  2171|         639|         640|
    |lshr_ln215_9_fu_1190_p2       |   lshr   |      0|  0|  2171|        1024|        1024|
    |lshr_ln215_fu_858_p2          |   lshr   |      0|  0|  2171|        1024|        1024|
    |ap_predicate_tran4to5_state2  |    or    |      0|  0|     2|           1|           1|
    |empty_12_fu_776_p2            |    or    |      0|  0|    10|          10|           3|
    |empty_15_fu_874_p2            |    or    |      0|  0|    11|          11|           3|
    |empty_16_fu_995_p2            |    or    |      0|  0|    11|          11|           3|
    |empty_17_fu_1116_p2           |    or    |      0|  0|    11|          11|           3|
    |empty_6_fu_209_p2             |    or    |      0|  0|    10|          10|           3|
    |empty_7_fu_263_p2             |    or    |      0|  0|    10|          10|           3|
    |empty_9_fu_471_p2             |    or    |      0|  0|    11|          11|           3|
    |or_ln180_1_fu_685_p2          |    or    |      0|  0|  1024|        1024|        1024|
    |or_ln180_fu_458_p2            |    or    |      0|  0|  1024|        1024|        1024|
    |select_ln180_10_fu_584_p3     |  select  |      0|  0|    11|           1|          11|
    |select_ln180_11_fu_592_p3     |  select  |      0|  0|    11|           1|          11|
    |select_ln180_12_fu_600_p3     |  select  |      0|  0|    11|           1|          11|
    |select_ln180_13_fu_642_p3     |  select  |      0|  0|  1024|           1|        1024|
    |select_ln180_1_fu_302_p3      |  select  |      0|  0|  1024|           1|        1024|
    |select_ln180_2_fu_309_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln180_3_fu_360_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln180_4_fu_367_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln180_5_fu_374_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln180_6_fu_415_p3      |  select  |      0|  0|  1024|           1|        1024|
    |select_ln180_7_fu_501_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln180_8_fu_524_p3      |  select  |      0|  0|  1024|           1|        1024|
    |select_ln180_9_fu_530_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln180_fu_241_p3        |  select  |      0|  0|    11|           1|          11|
    |select_ln215_10_fu_1164_p3    |  select  |      0|  0|  1024|           1|        1024|
    |select_ln215_11_fu_1172_p3    |  select  |      0|  0|    11|           1|          11|
    |select_ln215_1_fu_832_p3      |  select  |      0|  0|  1024|           1|        1024|
    |select_ln215_2_fu_840_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln215_3_fu_914_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln215_4_fu_922_p3      |  select  |      0|  0|  1024|           1|        1024|
    |select_ln215_5_fu_930_p3      |  select  |      0|  0|    11|           1|          11|
    |select_ln215_6_fu_1035_p3     |  select  |      0|  0|    11|           1|          11|
    |select_ln215_7_fu_1043_p3     |  select  |      0|  0|  1024|           1|        1024|
    |select_ln215_8_fu_1051_p3     |  select  |      0|  0|    11|           1|          11|
    |select_ln215_9_fu_1156_p3     |  select  |      0|  0|    11|           1|          11|
    |select_ln215_fu_824_p3        |  select  |      0|  0|    11|           1|          11|
    |shl_ln180_1_fu_422_p2         |    shl   |      0|  0|  2171|           2|        1024|
    |shl_ln180_2_fu_626_p2         |    shl   |      0|  0|  2171|        1024|        1024|
    |shl_ln180_3_fu_650_p2         |    shl   |      0|  0|  2171|           2|        1024|
    |shl_ln180_fu_399_p2           |    shl   |      0|  0|  2171|        1024|        1024|
    |ap_enable_pp0                 |    xor   |      0|  0|     2|           1|           2|
    |ap_enable_pp1                 |    xor   |      0|  0|     2|           1|           2|
    |ap_enable_reg_pp1_iter1       |    xor   |      0|  0|     2|           2|           1|
    |xor_ln180_1_fu_354_p2         |    xor   |      0|  0|    11|          11|          10|
    |xor_ln180_2_fu_381_p2         |    xor   |      0|  0|    11|          11|          10|
    |xor_ln180_3_fu_440_p2         |    xor   |      0|  0|  1024|           2|        1024|
    |xor_ln180_4_fu_578_p2         |    xor   |      0|  0|    11|          11|          10|
    |xor_ln180_5_fu_608_p2         |    xor   |      0|  0|    11|          11|          10|
    |xor_ln180_6_fu_668_p2         |    xor   |      0|  0|  1024|           2|        1024|
    |xor_ln180_fu_297_p2           |    xor   |      0|  0|    11|          11|          10|
    |xor_ln215_fu_812_p2           |    xor   |      0|  0|    11|          11|          10|
    +------------------------------+----------+-------+---+------+------------+------------+
    |Total                         |          |      0|  0| 73385|       25732|       46304|
    +------------------------------+----------+-------+---+------+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+----+-----------+------+-----------+
    |                    Name                    | LUT| Input Size| Bits | Total Bits|
    +--------------------------------------------+----+-----------+------+-----------+
    |ap_NS_fsm                                   |  33|          6|     1|          6|
    |ap_enable_reg_pp0_iter2                     |   9|          2|     1|          2|
    |ap_enable_reg_pp1_iter1                     |   9|          2|     1|          2|
    |ap_enable_reg_pp1_iter3                     |   9|          2|     1|          2|
    |ap_phi_mux_i_0_0_phi_fu_99_p4               |   9|          2|     8|         16|
    |ap_phi_mux_shift_reg_V_loc_0_phi_fu_109_p4  |   9|          2|  1024|       2048|
    |i_0_0_reg_95                                |   9|          2|     8|         16|
    |i_1_0_reg_164                               |   9|          2|     8|         16|
    |p_0511_0_0_reg_152                          |   9|          2|    16|         32|
    |shift_reg_V_flag_1_reg_129                  |   9|          2|     1|          2|
    |shift_reg_V_loc_0_reg_106                   |   9|          2|  1024|       2048|
    |shift_reg_V_new_1_reg_141                   |   9|          2|  1024|       2048|
    +--------------------------------------------+----+-----------+------+-----------+
    |Total                                       | 132|         28|  3117|       6238|
    +--------------------------------------------+----+-----------+------+-----------+

    * Register: 
    +--------------------------------------+------+----+------+-----------+
    |                 Name                 |  FF  | LUT| Bits | Const Bits|
    +--------------------------------------+------+----+------+-----------+
    |add_ln215_1_reg_1509                  |     8|   0|     8|          0|
    |add_ln215_2_reg_1516                  |     8|   0|     8|          0|
    |add_ln215_reg_1502                    |     8|   0|     8|          0|
    |add_ln55_1_reg_1448                   |     8|   0|     8|          0|
    |ap_CS_fsm                             |     5|   0|     5|          0|
    |ap_enable_reg_pp0_iter0               |     1|   0|     1|          0|
    |ap_enable_reg_pp0_iter1               |     1|   0|     1|          0|
    |ap_enable_reg_pp0_iter2               |     1|   0|     1|          0|
    |ap_enable_reg_pp1_iter0               |     1|   0|     1|          0|
    |ap_enable_reg_pp1_iter1               |     1|   0|     1|          0|
    |ap_enable_reg_pp1_iter2               |     1|   0|     1|          0|
    |ap_enable_reg_pp1_iter3               |     1|   0|     1|          0|
    |empty_11_reg_1492                     |     7|   0|     7|          0|
    |empty_6_reg_1403                      |     7|   0|    10|          3|
    |empty_6_reg_1403_pp0_iter1_reg        |     7|   0|    10|          3|
    |empty_7_reg_1431                      |     7|   0|    10|          3|
    |i_0_0_reg_95                          |     8|   0|     8|          0|
    |i_1_0_reg_164                         |     8|   0|     8|          0|
    |icmp_ln180_1_reg_1436                 |     1|   0|     1|          0|
    |icmp_ln180_2_reg_1467                 |     1|   0|     1|          0|
    |icmp_ln180_reg_1409                   |     1|   0|     1|          0|
    |icmp_ln51_1_reg_1444                  |     1|   0|     1|          0|
    |icmp_ln51_1_reg_1444_pp0_iter1_reg    |     1|   0|     1|          0|
    |icmp_ln51_reg_1393                    |     1|   0|     1|          0|
    |icmp_ln51_reg_1393_pp0_iter1_reg      |     1|   0|     1|          0|
    |lshr_ln215_3_reg_1543                 |  1024|   0|  1024|          0|
    |lshr_ln215_6_reg_1558                 |  1024|   0|  1024|          0|
    |lshr_ln215_9_reg_1573                 |  1024|   0|  1024|          0|
    |lshr_ln215_reg_1533                   |  1024|   0|  1024|          0|
    |mul_ln1352_1_reg_1588                 |    13|   0|    13|          0|
    |mul_ln1352_3_reg_1598                 |    13|   0|    13|          0|
    |or_ln180_reg_1454                     |  1024|   0|  1024|          0|
    |p_0511_0_0_reg_152                    |    16|   0|    16|          0|
    |shift_reg_V                           |  1024|   0|  1024|          0|
    |shift_reg_V_flag_0_reg_116            |     1|   0|     1|          0|
    |shift_reg_V_flag_1_reg_129            |     1|   0|     1|          0|
    |shift_reg_V_loc_0_reg_106             |  1024|   0|  1024|          0|
    |shift_reg_V_new_1_reg_141             |  1024|   0|  1024|          0|
    |shl_ln_reg_1426                       |     7|   0|    10|          3|
    |sub_ln180_2_reg_1421                  |    10|   0|    11|          1|
    |sub_ln180_4_reg_1473                  |     8|   0|    11|          3|
    |sub_ln180_6_reg_1478                  |    10|   0|    11|          1|
    |sub_ln215_10_reg_1553                 |    10|   0|    11|          1|
    |sub_ln215_14_reg_1568                 |    10|   0|    11|          1|
    |sub_ln215_2_reg_1528                  |    10|   0|    11|          1|
    |sub_ln215_6_reg_1538                  |    10|   0|    11|          1|
    |tmp_3_reg_1462                        |     8|   0|    11|          3|
    |tmp_7_reg_1488                        |     1|   0|     1|          0|
    |tmp_s_reg_1397                        |     7|   0|    10|          3|
    |tmp_s_reg_1397_pp0_iter1_reg          |     7|   0|    10|          3|
    |trunc_ln215_1_reg_1497                |     5|   0|     5|          0|
    |trunc_ln215_3_reg_1548                |     5|   0|     5|          0|
    |trunc_ln215_4_reg_1593                |     8|   0|     8|          0|
    |trunc_ln215_5_reg_1563                |     5|   0|     5|          0|
    |trunc_ln215_5_reg_1563_pp1_iter2_reg  |     5|   0|     5|          0|
    |trunc_ln215_7_reg_1578                |     5|   0|     5|          0|
    |trunc_ln215_reg_1583                  |     8|   0|     8|          0|
    |zext_ln180_reg_1415                   |     7|   0|    11|          4|
    |tmp_7_reg_1488                        |    64|  32|     1|          0|
    |trunc_ln215_1_reg_1497                |    64|  32|     5|          0|
    +--------------------------------------+------+----+------+-----------+
    |Total                                 |  8605|  64|  8517|         34|
    +--------------------------------------+------+----+------+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------+-----+-----+------------+--------------+--------------+
| RTL Ports| Dir | Bits|  Protocol  | Source Object|    C Type    |
+----------+-----+-----+------------+--------------+--------------+
|ap_clk    |  in |    1| ap_ctrl_hs |      fir     | return value |
|ap_rst    |  in |    1| ap_ctrl_hs |      fir     | return value |
|ap_start  |  in |    1| ap_ctrl_hs |      fir     | return value |
|ap_done   | out |    1| ap_ctrl_hs |      fir     | return value |
|ap_idle   | out |    1| ap_ctrl_hs |      fir     | return value |
|ap_ready  | out |    1| ap_ctrl_hs |      fir     | return value |
|y         | out |   32|   ap_vld   |       y      |    pointer   |
|y_ap_vld  | out |    1|   ap_vld   |       y      |    pointer   |
|x         |  in |   32|   ap_none  |       x      |    scalar    |
+----------+-----+-----+------------+--------------+--------------+

