Fitter report for RESDMAC
Wed Dec 28 22:13:56 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Incremental Compilation Preservation Summary
  5. Incremental Compilation Partition Settings
  6. Incremental Compilation Placement Preservation
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Fitter Partition Statistics
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 28 22:13:56 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 767 / 4,608 ( 17 % )                            ;
;     Total combinational functions  ; 644 / 4,608 ( 14 % )                            ;
;     Dedicated logic registers      ; 396 / 4,608 ( 9 % )                             ;
; Total registers                    ; 396                                             ;
; Total pins                         ; 83 / 89 ( 93 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Fitter Effort                                                              ; Standard Fit                   ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1129 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1129 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1126    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/mike/EAGLE/projects/SDMAC-Replacement/Quartus/output_files/RESDMAC.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 767 / 4,608 ( 17 % ) ;
;     -- Combinational with no register       ; 371                  ;
;     -- Register only                        ; 123                  ;
;     -- Combinational with a register        ; 273                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 411                  ;
;     -- 3 input functions                    ; 154                  ;
;     -- <=2 input functions                  ; 79                   ;
;     -- Register only                        ; 123                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 644                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 396 / 4,851 ( 8 % )  ;
;     -- Dedicated logic registers            ; 396 / 4,608 ( 9 % )  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 70 / 288 ( 24 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 83 / 89 ( 93 % )     ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )       ;
;                                             ;                      ;
; Global signals                              ; 8                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 8 / 8 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%         ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 10%      ;
; Maximum fan-out                             ; 99                   ;
; Highest non-global fan-out                  ; 99                   ;
; Total fan-out                               ; 3515                 ;
; Average fan-out                             ; 2.93                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 767 / 4608 ( 17 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 371                 ; 0                              ;
;     -- Register only                        ; 123                 ; 0                              ;
;     -- Combinational with a register        ; 273                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 411                 ; 0                              ;
;     -- 3 input functions                    ; 154                 ; 0                              ;
;     -- <=2 input functions                  ; 79                  ; 0                              ;
;     -- Register only                        ; 123                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 644                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 396                 ; 0                              ;
;     -- Dedicated logic registers            ; 396 / 4608 ( 9 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 70 / 288 ( 24 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 83                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 8 / 10 ( 80 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3515                ; 0                              ;
;     -- Registered Connections               ; 1327                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 16                  ; 0                              ;
;     -- Output Ports                         ; 12                  ; 0                              ;
;     -- Bidir Ports                          ; 55                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A12     ; 87    ; 3        ; 28           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[2] ; 100   ; 3        ; 28           ; 11           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[3] ; 101   ; 3        ; 28           ; 11           ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[4] ; 104   ; 3        ; 28           ; 12           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[5] ; 79    ; 3        ; 28           ; 5            ; 4           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[6] ; 103   ; 3        ; 28           ; 12           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INTA    ; 91    ; 3        ; 28           ; 7            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INTB    ; 89    ; 3        ; 28           ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK    ; 17    ; 1        ; 0            ; 6            ; 0           ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BERR   ; 86    ; 3        ; 28           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BG     ; 99    ; 3        ; 28           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _CS     ; 90    ; 3        ; 28           ; 7            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _DREQ   ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _IORDY  ; 88    ; 3        ; 28           ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _RST    ; 97    ; 3        ; 28           ; 9            ; 0           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _STERM  ; 96    ; 3        ; 28           ; 9            ; 1           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; _BR      ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _CSS     ; 26    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _CSX0    ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _CSX1    ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _DACK    ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _DMAEN   ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _INT     ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _IOR     ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _IOW     ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_DMA ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_RD  ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _LED_WR  ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+
; DATA[0]     ; 43    ; 4        ; 3            ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[10]    ; 52    ; 4        ; 7            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[11]    ; 72    ; 4        ; 26           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[12]    ; 53    ; 4        ; 9            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[13]    ; 55    ; 4        ; 9            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[14]    ; 57    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[15]    ; 58    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[16]    ; 51    ; 4        ; 7            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[17]    ; 63    ; 4        ; 19           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[18]    ; 112   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[19]    ; 129   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[1]     ; 65    ; 4        ; 21           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[20]    ; 113   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[21]    ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[22]    ; 114   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[23]    ; 134   ; 2        ; 7            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[24]    ; 115   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[25]    ; 135   ; 2        ; 3            ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[26]    ; 118   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[27]    ; 136   ; 2        ; 3            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[28]    ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[29]    ; 137   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[2]     ; 44    ; 4        ; 3            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[30]    ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[31]    ; 139   ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[3]     ; 67    ; 4        ; 24           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[4]     ; 45    ; 4        ; 3            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[5]     ; 69    ; 4        ; 26           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[6]     ; 47    ; 4        ; 5            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[7]     ; 70    ; 4        ; 26           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[8]     ; 48    ; 4        ; 5            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; DATA[9]     ; 71    ; 4        ; 26           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; -                   ;
; PD_PORT[0]  ; 141   ; 2        ; 1            ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[10] ; 75    ; 3        ; 28           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[11] ; 92    ; 3        ; 28           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[12] ; 80    ; 3        ; 28           ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[13] ; 93    ; 3        ; 28           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[14] ; 81    ; 3        ; 28           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[15] ; 94    ; 3        ; 28           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[1]  ; 125   ; 2        ; 14           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[2]  ; 142   ; 2        ; 1            ; 14           ; 1           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[3]  ; 126   ; 2        ; 14           ; 14           ; 1           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[4]  ; 143   ; 2        ; 1            ; 14           ; 2           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[5]  ; 144   ; 2        ; 1            ; 14           ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[6]  ; 120   ; 2        ; 19           ; 14           ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[7]  ; 132   ; 2        ; 9            ; 14           ; 2           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; -                   ;
; PD_PORT[8]  ; 73    ; 3        ; 28           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; PD_PORT[9]  ; 74    ; 3        ; 28           ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                          ; -                   ;
; R_W         ; 59    ; 4        ; 14           ; 0            ; 1           ; 13                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; SIZ1        ; 40    ; 4        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _AS         ; 41    ; 4        ; 1            ; 0            ; 1           ; 13                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _BGACK      ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _DS         ; 60    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; CPU_SM:u_CPU_SM|BGACK                                                                      ; -                   ;
; _DSACK[0]   ; 42    ; 4        ; 1            ; 0            ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; _DSACK~4 (inverted)                                                                        ; -                   ;
; _DSACK[1]   ; 64    ; 4        ; 21           ; 0            ; 1           ; 13                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; _DSACK~4 (inverted)                                                                        ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 16 / 19 ( 84 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 3        ; 2          ; 1        ; _INT                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; _BR                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; _LED_DMA                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; _DMAEN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; _IOR                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; SCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; _DREQ                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; _DACK                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; _IOW                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; _CSS                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; _CSX0                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; _CSX1                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; _LED_RD                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; _LED_WR                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; SIZ1                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; _AS                                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; _DSACK[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; DATA[0]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; DATA[2]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; DATA[4]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; DATA[6]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; DATA[8]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; DATA[16]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; DATA[10]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; DATA[12]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; DATA[13]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; DATA[14]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; DATA[15]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; R_W                                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; _DS                                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; DATA[17]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; _DSACK[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; DATA[1]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; DATA[3]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; DATA[5]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; DATA[7]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; DATA[9]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; DATA[11]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; PD_PORT[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; PD_PORT[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; PD_PORT[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; ADDR[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; PD_PORT[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; PD_PORT[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; _BERR                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; A12                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; _IORDY                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; INTB                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 107        ; 3        ; _CS                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 108        ; 3        ; INTA                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; PD_PORT[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; PD_PORT[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; PD_PORT[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; _STERM                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; _RST                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; _BG                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; ADDR[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; ADDR[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; ADDR[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; ADDR[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; DATA[18]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; DATA[20]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; DATA[22]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; DATA[24]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; DATA[26]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; DATA[28]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; PD_PORT[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; DATA[30]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; _BGACK                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; PD_PORT[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; PD_PORT[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; DATA[19]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; PD_PORT[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; DATA[21]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; DATA[23]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; DATA[25]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; DATA[27]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; DATA[29]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; DATA[31]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; PD_PORT[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; PD_PORT[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; PD_PORT[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; PD_PORT[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                          ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; |RESDMAC                                      ; 767 (16)    ; 396 (6)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 83   ; 0            ; 371 (9)      ; 123 (2)           ; 273 (7)          ; |RESDMAC                                                                                     ; work         ;
;    |CPU_SM:u_CPU_SM|                          ; 184 (25)    ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 4 (4)             ; 26 (3)           ; |RESDMAC|CPU_SM:u_CPU_SM                                                                     ; work         ;
;       |CPU_SM_inputs:u_CPU_SM_inputs|         ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 3 (3)            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs                                       ; work         ;
;       |CPU_SM_outputs:u_CPU_SM_outputs|       ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 15 (15)          ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs                                     ; work         ;
;       |cpudff1:u_cpudff1|                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff1:u_cpudff1                                                   ; work         ;
;       |cpudff2:u_cpudff2|                     ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff2:u_cpudff2                                                   ; work         ;
;       |cpudff3:u_cpudff3|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff3:u_cpudff3                                                   ; work         ;
;       |cpudff4:u_cpudff4|                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff4:u_cpudff4                                                   ; work         ;
;       |cpudff5:u_cpudff5|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff5:u_cpudff5                                                   ; work         ;
;    |SCSI_SM:u_SCSI_SM|                        ; 77 (26)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (2)       ; 3 (3)             ; 23 (5)           ; |RESDMAC|SCSI_SM:u_SCSI_SM                                                                   ; work         ;
;       |scsi_sm_inputs:u_scsi_sm_inputs|       ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |RESDMAC|SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs                                   ; work         ;
;       |scsi_sm_outputs:u_scsi_sm_outputs|     ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 18 (18)          ; |RESDMAC|SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs                                 ; work         ;
;    |datapath:u_datapath|                      ; 191 (38)    ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (31)     ; 1 (0)             ; 76 (17)          ; |RESDMAC|datapath:u_datapath                                                                 ; work         ;
;       |datapath_input:u_datapath_input|       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RESDMAC|datapath:u_datapath|datapath_input:u_datapath_input                                 ; work         ;
;       |datapath_output:u_datapath_output|     ; 91 (91)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 1 (1)             ; 37 (37)          ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output                               ; work         ;
;       |datapath_scsi:u_datapath_scsi|         ; 51 (8)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 21 (8)           ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi                                   ; work         ;
;          |datapath_8b_MUX:u_datapath_8b_MUX|  ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 13 (13)          ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX ; work         ;
;    |fifo:int_fifo|                            ; 327 (299)   ; 269 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (12)      ; 112 (112)         ; 188 (175)        ; |RESDMAC|fifo:int_fifo                                                                       ; work         ;
;       |fifo_3bit_cntr:u_next_in_cntr|         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr                                         ; work         ;
;       |fifo_3bit_cntr:u_next_out_cntr|        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr                                        ; work         ;
;       |fifo__full_empty_ctr:u_full_empty_ctr| ; 14 (14)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |RESDMAC|fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr                                 ; work         ;
;       |fifo_byte_ptr:u_byte_ptr|              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |RESDMAC|fifo:int_fifo|fifo_byte_ptr:u_byte_ptr                                              ; work         ;
;       |fifo_write_strobes:u_write_strobes|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|fifo_write_strobes:u_write_strobes                                    ; work         ;
;    |registers:u_registers|                    ; 31 (3)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (1)       ; 1 (0)             ; 14 (2)           ; |RESDMAC|registers:u_registers                                                               ; work         ;
;       |addr_decoder:u_addr_decoder|           ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|registers:u_registers|addr_decoder:u_addr_decoder                                   ; work         ;
;       |registers_cntr:u_registers_cntr|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |RESDMAC|registers:u_registers|registers_cntr:u_registers_cntr                               ; work         ;
;       |registers_istr:u_registers_istr|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_istr:u_registers_istr                               ; work         ;
;       |registers_term:u_registers_term|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_term:u_registers_term                               ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; _INT        ; Output   ; --            ; --            ; --                    ; --  ;
; _BR         ; Output   ; --            ; --            ; --                    ; --  ;
; _CSX0       ; Output   ; --            ; --            ; --                    ; --  ;
; _CSX1       ; Output   ; --            ; --            ; --                    ; --  ;
; SIZ1        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; R_W         ; Bidir    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --  ;
; _AS         ; Bidir    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --  ;
; _DS         ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; _DSACK[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[0]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[1]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[2]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[3]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[4]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[5]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[6]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[7]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[8]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[9]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[10]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[11]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[12]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[13]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[14]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[15]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[16]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[17]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[18]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[19]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[20]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[21]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[22]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[23]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[24]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[25]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[26]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[27]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[28]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[29]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[30]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[31]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _BGACK      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[0]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[1]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[2]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[3]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[4]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[5]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[6]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[7]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[8]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[9]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[10] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[11] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[12] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[13] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[14] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[15] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _BERR       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A12         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _DMAEN      ; Output   ; --            ; --            ; --                    ; --  ;
; _DACK       ; Output   ; --            ; --            ; --                    ; --  ;
; _IORDY      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; INTB        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _IOR        ; Output   ; --            ; --            ; --                    ; --  ;
; _IOW        ; Output   ; --            ; --            ; --                    ; --  ;
; _CSS        ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_RD     ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_WR     ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_DMA    ; Output   ; --            ; --            ; --                    ; --  ;
; _CS         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; INTA        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _STERM      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SCLK        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _RST        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _BG         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[2]     ; Input    ; (6) 2523 ps   ; (0) 171 ps    ; --                    ; --  ;
; ADDR[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[6]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[4]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[5]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _DREQ       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; SIZ1                                                                                                   ;                   ;         ;
; R_W                                                                                                    ;                   ;         ;
;      - _LED_RD~0                                                                                       ; 0                 ; 6       ;
;      - _LED_WR~0                                                                                       ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|RE~1                                        ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|WE~0                                        ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[4]~1                             ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[3]~8                             ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[1]~13                            ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~38                                ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 1                 ; 0       ;
;      - SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2CPU~0                                     ; 0                 ; 6       ;
; _AS                                                                                                    ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ADDR_VALID~0                                  ; 0                 ; 6       ;
;      - DSACK_LATCHED_[1]                                                                               ; 0                 ; 6       ;
;      - DSACK_LATCHED_[0]                                                                               ; 0                 ; 6       ;
;      - aCYCLEDONE_~0                                                                                   ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                                      ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|nLS2CPU                                                                       ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                               ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]                           ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]                           ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]                           ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]~1                         ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]~2                         ; 0                 ; 6       ;
; _DS                                                                                                    ;                   ;         ;
; _DSACK[0]                                                                                              ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~4                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E25_d~0                                           ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1a~0                                                         ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4a~1                                                         ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E23_sd                                            ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~5                                                   ; 1                 ; 6       ;
;      - aCYCLEDONE_~1                                                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F~0                                             ; 1                 ; 6       ;
;      - DSACK_LATCHED_[0]~1                                                                             ; 1                 ; 6       ;
; _DSACK[1]                                                                                              ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~4                                                   ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E25_d~0                                           ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1a~0                                                         ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_X~0                                      ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4a~0                                                         ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Y~0                                       ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~2                                                   ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E23_sd                                            ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~5                                                   ; 0                 ; 6       ;
;      - aCYCLEDONE_~1                                                                                   ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F~0                                             ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~2                                   ; 0                 ; 6       ;
;      - DSACK_LATCHED_[1]~0                                                                             ; 0                 ; 6       ;
; DATA[0]                                                                                                ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~0 ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[16]~0                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[0]~1                                                                     ; 1                 ; 6       ;
; DATA[1]                                                                                                ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~3 ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[1]~6                                                                     ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[17]~8                                                                    ; 1                 ; 6       ;
; DATA[2]                                                                                                ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~0 ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[18]~12                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[2]~13                                                                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]~feeder                          ; 0                 ; 6       ;
; DATA[3]                                                                                                ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~0 ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[3]~18                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[19]~20                                                                   ; 1                 ; 6       ;
; DATA[4]                                                                                                ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~3 ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[20]~24                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[4]~25                                                                    ; 0                 ; 6       ;
; DATA[5]                                                                                                ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~5 ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[5]~30                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[21]~32                                                                   ; 1                 ; 6       ;
; DATA[6]                                                                                                ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~3 ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[22]~36                                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[6]~37                                                                    ; 1                 ; 6       ;
; DATA[7]                                                                                                ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~0 ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[7]~42                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[23]~44                                                                   ; 1                 ; 6       ;
; DATA[8]                                                                                                ;                   ;         ;
;      - datapath:u_datapath|ID[24]~3                                                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[8]~4                                                                     ; 0                 ; 6       ;
; DATA[9]                                                                                                ;                   ;         ;
;      - datapath:u_datapath|ID[25]~9                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[9]~10                                                                    ; 1                 ; 6       ;
; DATA[10]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|ID[26]~15                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[10]~16                                                                   ; 0                 ; 6       ;
; DATA[11]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|ID[27]~21                                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[11]~22                                                                   ; 1                 ; 6       ;
; DATA[12]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|ID[28]~27                                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[12]~28                                                                   ; 1                 ; 6       ;
; DATA[13]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|ID[29]~33                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[13]~34                                                                   ; 0                 ; 6       ;
; DATA[14]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|ID[30]~39                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[14]~40                                                                   ; 0                 ; 6       ;
; DATA[15]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|ID[31]~45                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[15]~46                                                                   ; 0                 ; 6       ;
; DATA[16]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                                 ; 0                 ; 6       ;
; DATA[17]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                                 ; 0                 ; 6       ;
; DATA[18]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                                 ; 0                 ; 6       ;
; DATA[19]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                                 ; 1                 ; 6       ;
; DATA[20]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                                 ; 1                 ; 6       ;
; DATA[21]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                                 ; 1                 ; 6       ;
; DATA[22]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                                 ; 0                 ; 6       ;
; DATA[23]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                                 ; 1                 ; 6       ;
; DATA[24]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                                 ; 0                 ; 6       ;
; DATA[25]                                                                                               ;                   ;         ;
;      - registers:u_registers|A1                                                                        ; 1                 ; 6       ;
;      - fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|MUXZ~0                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                                 ; 1                 ; 6       ;
; DATA[26]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                                ; 0                 ; 6       ;
; DATA[27]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                                ; 0                 ; 6       ;
; DATA[28]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                                ; 0                 ; 6       ;
; DATA[29]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                                ; 0                 ; 6       ;
; DATA[30]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                                ; 0                 ; 6       ;
; DATA[31]                                                                                               ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                                ; 0                 ; 6       ;
; _BGACK                                                                                                 ;                   ;         ;
;      - aCYCLEDONE_~1                                                                                   ; 1                 ; 6       ;
; PD_PORT[0]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~1 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[0]~0                             ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[16]~0                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[0]~2                                                                     ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[24]~3                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[8]~5                                                                     ; 1                 ; 6       ;
; PD_PORT[1]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~2 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[1]~1                             ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[1]~7                                                                     ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[17]~8                                                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[25]~9                                                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[9]~11                                                                    ; 0                 ; 6       ;
; PD_PORT[2]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~1 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[2]~2                             ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[18]~12                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[2]~14                                                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[26]~15                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[10]~17                                                                   ; 0                 ; 6       ;
; PD_PORT[3]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~1 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[3]~3                             ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[3]~19                                                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[19]~20                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[27]~21                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[11]~23                                                                   ; 0                 ; 6       ;
; PD_PORT[4]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~2 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[4]~4                             ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[20]~24                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[4]~26                                                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[28]~27                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[12]~29                                                                   ; 0                 ; 6       ;
; PD_PORT[5]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~4 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[5]~5                             ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[5]~31                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[21]~32                                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[29]~33                                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[13]~35                                                                   ; 1                 ; 6       ;
; PD_PORT[6]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~2 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[6]~6                             ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[22]~36                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[6]~38                                                                    ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[30]~39                                                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|ID[14]~41                                                                   ; 0                 ; 6       ;
; PD_PORT[7]                                                                                             ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~1 ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[7]~7                             ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[7]~43                                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[23]~44                                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[31]~45                                                                   ; 1                 ; 6       ;
;      - datapath:u_datapath|ID[15]~47                                                                   ; 1                 ; 6       ;
; PD_PORT[8]                                                                                             ;                   ;         ;
; PD_PORT[9]                                                                                             ;                   ;         ;
; PD_PORT[10]                                                                                            ;                   ;         ;
; PD_PORT[11]                                                                                            ;                   ;         ;
; PD_PORT[12]                                                                                            ;                   ;         ;
; PD_PORT[13]                                                                                            ;                   ;         ;
; PD_PORT[14]                                                                                            ;                   ;         ;
; PD_PORT[15]                                                                                            ;                   ;         ;
; _BERR                                                                                                  ;                   ;         ;
; A12                                                                                                    ;                   ;         ;
; _IORDY                                                                                                 ;                   ;         ;
; INTB                                                                                                   ;                   ;         ;
; _CS                                                                                                    ;                   ;         ;
; INTA                                                                                                   ;                   ;         ;
; _STERM                                                                                                 ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~7                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1b~0                                                         ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~0                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~1                                                         ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3b~4                                                         ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~2                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~13                                                  ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~5                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~3                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~4                                                         ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~6                                                   ; 1                 ; 6       ;
;      - aCYCLEDONE_~0                                                                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F~1                                             ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F~2                                             ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~4                                       ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~5                                      ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~1                                   ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~2                                      ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~0                                         ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~1                                        ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~1                                        ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~5                                        ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~5                                      ; 1                 ; 6       ;
; SCLK                                                                                                   ;                   ;         ;
; _RST                                                                                                   ;                   ;         ;
;      - registers:u_registers|A1                                                                        ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                                 ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                                 ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                 ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                    ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                                      ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]                                    ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                   ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]                                    ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]                                    ; 0                 ; 6       ;
;      - registers:u_registers|CLR_FLUSHFIFO~0                                                           ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|RDRST_~0                                                                      ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|RIRST_~0                                                                      ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|FE                                        ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|FF                                        ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                                           ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                                           ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                                           ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                              ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                                            ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                                            ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                                            ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|CRESET_~feeder                                                                ; 0                 ; 6       ;
; _BG                                                                                                    ;                   ;         ;
;      - CPU_SM:u_CPU_SM|BGRANT_                                                                         ; 0                 ; 6       ;
; ADDR[2]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~38                                ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                        ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~1                                      ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 1                 ; 0       ;
;      - registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 1                 ; 0       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 1                 ; 0       ;
; ADDR[3]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~38                                ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~0 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~3 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~0 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~0 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~3 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~5 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~3 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~0 ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~1                                      ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 0                 ; 6       ;
; ADDR[6]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                                      ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                               ; 1                 ; 6       ;
; ADDR[4]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                              ; 0                 ; 6       ;
; ADDR[5]                                                                                                ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~1                                      ; 1                 ; 6       ;
; _DREQ                                                                                                  ;                   ;         ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CPU_SM:u_CPU_SM|BGACK                                                                      ; LCFF_X14_Y5_N5     ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|INCFIFO                                                                    ; LCFF_X17_Y4_N3     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|PAS                                                                        ; LCFF_X17_Y6_N19    ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CPU_SM:u_CPU_SM|PDS                                                                        ; LCFF_X22_Y7_N5     ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; INCNI                                                                                      ; LCCOMB_X14_Y8_N16  ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; INCNO                                                                                      ; LCCOMB_X14_Y9_N26  ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCLK                                                                                       ; PIN_17             ; 14      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCLK                                                                                       ; PIN_17             ; 44      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SCSI_SM:u_SCSI_SM|CRESET_                                                                  ; LCFF_X15_Y6_N23    ; 13      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                                                  ; LCFF_X12_Y5_N31    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                 ; LCFF_X18_Y7_N13    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RDRST_~0                                                                 ; LCCOMB_X19_Y7_N24  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                 ; LCFF_X20_Y8_N29    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|RIRST_~0                                                                 ; LCCOMB_X18_Y5_N14  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|STATE[4]                                                                 ; LCFF_X19_Y7_N19    ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                                                  ; LCFF_X3_Y6_N25     ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|SET_DSACK                              ; LCCOMB_X19_Y7_N4   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; _AS~0                                                                                      ; PIN_41             ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; _RST                                                                                       ; PIN_97             ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                          ; LCCOMB_X10_Y7_N16  ; 32      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0 ; LCCOMB_X17_Y11_N28 ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~0                                                                   ; LCCOMB_X14_Y8_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~1                                                                   ; LCCOMB_X14_Y8_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~2                                                                   ; LCCOMB_X14_Y8_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~3                                                                   ; LCCOMB_X14_Y8_N8   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~4                                                                   ; LCCOMB_X14_Y8_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~5                                                                   ; LCCOMB_X14_Y8_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~6                                                                   ; LCCOMB_X14_Y8_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|Decoder0~7                                                                   ; LCCOMB_X14_Y8_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|clk                                    ; LCCOMB_X18_Y4_N20  ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                             ; LCCOMB_X13_Y5_N14  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS                                      ; LCCOMB_X12_Y6_N12  ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS                                      ; LCCOMB_X12_Y6_N24  ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS                                      ; LCCOMB_X12_Y6_N30  ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS                                      ; LCCOMB_X12_Y6_N22  ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; registers:u_registers|CLR_FLUSHFIFO~0                                                      ; LCCOMB_X13_Y4_N18  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                   ; LCCOMB_X13_Y5_N18  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                 ; LCCOMB_X10_Y7_N26  ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                   ; LCCOMB_X13_Y5_N30  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                 ; LCCOMB_X10_Y7_N8   ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                   ; LCCOMB_X13_Y5_N26  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                         ; LCCOMB_X13_Y5_N22  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                           ; LCCOMB_X10_Y7_N18  ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                          ; LCCOMB_X12_Y5_N28  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                      ; LCCOMB_X8_Y5_N22   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                               ;
+-------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                  ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; CPU_SM:u_CPU_SM|PAS                                   ; LCFF_X17_Y6_N19   ; 32      ; Global Clock         ; GCLK7            ; --                        ;
; CPU_SM:u_CPU_SM|PDS                                   ; LCFF_X22_Y7_N5    ; 16      ; Global Clock         ; GCLK5            ; --                        ;
; SCLK                                                  ; PIN_17            ; 44      ; Global Clock         ; GCLK2            ; --                        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                             ; LCFF_X3_Y6_N25    ; 8       ; Global Clock         ; GCLK1            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS ; LCCOMB_X12_Y6_N12 ; 64      ; Global Clock         ; GCLK3            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS ; LCCOMB_X12_Y6_N24 ; 64      ; Global Clock         ; GCLK0            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS ; LCCOMB_X12_Y6_N30 ; 64      ; Global Clock         ; GCLK4            ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS ; LCCOMB_X12_Y6_N22 ; 64      ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                                           ; 99      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                                           ; 98      ;
; SCSI_SM:u_SCSI_SM|S2F_o                                                                         ; 52      ;
; CPU_SM:u_CPU_SM|STATE[4]                                                                        ; 47      ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                                                       ; 44      ;
; CPU_SM:u_CPU_SM|STATE[2]                                                                        ; 40      ;
; CPU_SM:u_CPU_SM|STATE[1]                                                                        ; 39      ;
; CPU_SM:u_CPU_SM|STATE[3]                                                                        ; 34      ;
; CPU_SM:u_CPU_SM|STATE[0]                                                                        ; 34      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                                           ; 33      ;
; fifo:int_fifo|Decoder0~7                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~6                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~5                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~4                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~3                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~2                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~1                                                                        ; 32      ;
; fifo:int_fifo|Decoder0~0                                                                        ; 32      ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~35                               ; 32      ;
; SCSI_SM:u_SCSI_SM|STATE[4]                                                                      ; 30      ;
; SCSI_SM:u_SCSI_SM|STATE[1]                                                                      ; 29      ;
; SCSI_SM:u_SCSI_SM|STATE[3]                                                                      ; 27      ;
; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                       ; 25      ;
; _RST                                                                                            ; 24      ;
; _STERM                                                                                          ; 23      ;
; SCSI_SM:u_SCSI_SM|STATE[2]                                                                      ; 20      ;
; ADDR[3]                                                                                         ; 18      ;
; CPU_SM:u_CPU_SM|F2CPUH                                                                          ; 18      ;
; CPU_SM:u_CPU_SM|F2CPUL                                                                          ; 17      ;
; CPU_SM:u_CPU_SM|DIEL                                                                            ; 16      ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                                                      ; 16      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                                      ; 14      ;
; SCLK                                                                                            ; 13      ;
; _DSACK[1]~1                                                                                     ; 13      ;
; _AS~0                                                                                           ; 13      ;
; R_W~0                                                                                           ; 13      ;
; SCSI_SM:u_SCSI_SM|CRESET_                                                                       ; 13      ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~1 ; 12      ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~0 ; 12      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                   ; 12      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                                      ; 12      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                    ; 12      ;
; DSACK_CPU_SM~0                                                                                  ; 12      ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                 ; 12      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                                            ; 11      ;
; ADDR[2]                                                                                         ; 10      ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                                            ; 10      ;
; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                       ; 10      ;
; CPU_SM:u_CPU_SM|BGACK                                                                           ; 10      ;
; _DSACK[0]~0                                                                                     ; 9       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                                            ; 9       ;
; CPU_SM:u_CPU_SM|INCFIFO                                                                         ; 9       ;
; datapath:u_datapath|ID[15]~47                                                                   ; 8       ;
; datapath:u_datapath|ID[31]~45                                                                   ; 8       ;
; datapath:u_datapath|ID[23]~44                                                                   ; 8       ;
; datapath:u_datapath|ID[7]~43                                                                    ; 8       ;
; datapath:u_datapath|ID[14]~41                                                                   ; 8       ;
; datapath:u_datapath|ID[30]~39                                                                   ; 8       ;
; datapath:u_datapath|ID[6]~38                                                                    ; 8       ;
; datapath:u_datapath|ID[22]~36                                                                   ; 8       ;
; datapath:u_datapath|ID[13]~35                                                                   ; 8       ;
; datapath:u_datapath|ID[29]~33                                                                   ; 8       ;
; datapath:u_datapath|ID[21]~32                                                                   ; 8       ;
; datapath:u_datapath|ID[5]~31                                                                    ; 8       ;
; datapath:u_datapath|ID[12]~29                                                                   ; 8       ;
; datapath:u_datapath|ID[28]~27                                                                   ; 8       ;
; datapath:u_datapath|ID[4]~26                                                                    ; 8       ;
; datapath:u_datapath|ID[20]~24                                                                   ; 8       ;
; datapath:u_datapath|ID[11]~23                                                                   ; 8       ;
; datapath:u_datapath|ID[27]~21                                                                   ; 8       ;
; datapath:u_datapath|ID[19]~20                                                                   ; 8       ;
; datapath:u_datapath|ID[3]~19                                                                    ; 8       ;
; datapath:u_datapath|ID[10]~17                                                                   ; 8       ;
; datapath:u_datapath|ID[26]~15                                                                   ; 8       ;
; datapath:u_datapath|ID[2]~14                                                                    ; 8       ;
; datapath:u_datapath|ID[18]~12                                                                   ; 8       ;
; datapath:u_datapath|ID[9]~11                                                                    ; 8       ;
; datapath:u_datapath|ID[25]~9                                                                    ; 8       ;
; datapath:u_datapath|ID[17]~8                                                                    ; 8       ;
; datapath:u_datapath|ID[1]~7                                                                     ; 8       ;
; datapath:u_datapath|ID[8]~5                                                                     ; 8       ;
; datapath:u_datapath|ID[24]~3                                                                    ; 8       ;
; datapath:u_datapath|ID[0]~2                                                                     ; 8       ;
; datapath:u_datapath|ID[16]~0                                                                    ; 8       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_                                      ; 8       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Z[0]~0      ; 8       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]                                    ; 8       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~76                               ; 7       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~75                               ; 7       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]                                    ; 7       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]                                    ; 7       ;
; LEFTOVERS                                                                                       ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E40_s_E41_s~0                                     ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E30_d~0                                           ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E23_sd~0                                          ; 7       ;
; _CS                                                                                             ; 6       ;
; PD_PORT[7]~14                                                                                   ; 6       ;
; PD_PORT[6]~13                                                                                   ; 6       ;
; PD_PORT[5]~12                                                                                   ; 6       ;
; PD_PORT[4]~11                                                                                   ; 6       ;
; PD_PORT[3]~10                                                                                   ; 6       ;
; PD_PORT[2]~9                                                                                    ; 6       ;
; PD_PORT[1]~8                                                                                    ; 6       ;
; PD_PORT[0]~7                                                                                    ; 6       ;
; registers:u_registers|A1                                                                        ; 6       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|clk                                         ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_Z~0                                   ; 5       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                                   ; 5       ;
; SCSI_SM:u_SCSI_SM|CDSACK_                                                                       ; 5       ;
; registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                                        ; 5       ;
; CPU_SM:u_CPU_SM|DECFIFO                                                                         ; 5       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3c~0                                                         ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E31~1                                             ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E23_sd~2                                          ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E26~0                                             ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E23_sd~1                                          ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E57_s~0                                           ; 5       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~0                                                         ; 5       ;
; DSACK_LATCHED_[0]                                                                               ; 5       ;
; DSACK_LATCHED_[1]                                                                               ; 5       ;
; DATA[4]~4                                                                                       ; 4       ;
; DATA[2]~2                                                                                       ; 4       ;
; DATA[1]~1                                                                                       ; 4       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~13                                                  ; 4       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS~0                                         ; 4       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]                           ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~0                                        ; 4       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA~0                                      ; 4       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E24~0                                         ; 4       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E22~0                                         ; 4       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[7]~6                                        ; 4       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E1~0                                          ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E60~0                                             ; 4       ;
; CPU_SM:u_CPU_SM|DMAENA                                                                          ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E21~0                                             ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E8~0                                              ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E46_s_E59_s~1                                     ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E53~0                                             ; 4       ;
; registers:u_registers|FLUSHFIFO                                                                 ; 4       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[4]~4                                        ; 4       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                                   ; 4       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3b~2                                                         ; 4       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~4                                                   ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E31~0                                             ; 4       ;
; ADDR[5]                                                                                         ; 3       ;
; ADDR[4]                                                                                         ; 3       ;
; ADDR[6]                                                                                         ; 3       ;
; DATA[25]~25                                                                                     ; 3       ;
; DATA[7]~7                                                                                       ; 3       ;
; DATA[6]~6                                                                                       ; 3       ;
; DATA[5]~5                                                                                       ; 3       ;
; DATA[3]~3                                                                                       ; 3       ;
; DATA[0]~0                                                                                       ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|F2S~4                                       ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[9]~14                                       ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E4~2                                              ; 3       ;
; INCNI                                                                                           ; 3       ;
; INCNO                                                                                           ; 3       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]                           ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F~2                                             ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E40_s_E41_s~1                                     ; 3       ;
; SCSI_SM:u_SCSI_SM|F2S_o                                                                         ; 3       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[5]~44                                ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR                                      ; 3       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                                 ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~0                                      ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[27]~10                                      ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|WE~0                                        ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[13]~8                                       ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E1~3                                          ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E1~1                                          ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[7]~7                                        ; 3       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E0~0                                          ; 3       ;
; SCSI_SM:u_SCSI_SM|CCPUREQ                                                                       ; 3       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~12                                                  ; 3       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~4                                                         ; 3       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~10                                                  ; 3       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~15                                                  ; 3       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4a~3                                                         ; 3       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~9                                                   ; 3       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4a~0                                                         ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~1                                      ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E56~0                                             ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E29_sd~0                                          ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~0                                     ; 3       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1b~0                                                         ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E25_d~0                                           ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E37_s_E44_s~1                                     ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E32~0                                             ; 3       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~6                                                   ; 3       ;
; CPU_SM:u_CPU_SM|BGRANT_                                                                         ; 3       ;
; CPU_SM:u_CPU_SM|nCYCLEDONE                                                                      ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nINCNI_d~0                                      ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~0                                      ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E46_s_E59_s~0                                     ; 3       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~0                                                         ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E55~0                                             ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ADDR_VALID~0                                  ; 3       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                                 ; 3       ;
; INTA                                                                                            ; 2       ;
; DATA[15]~15                                                                                     ; 2       ;
; DATA[14]~14                                                                                     ; 2       ;
; DATA[13]~13                                                                                     ; 2       ;
; DATA[12]~12                                                                                     ; 2       ;
; DATA[11]~11                                                                                     ; 2       ;
; DATA[10]~10                                                                                     ; 2       ;
; DATA[9]~9                                                                                       ; 2       ;
; DATA[8]~8                                                                                       ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~9                                       ; 2       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3b~5                                                         ; 2       ;
; LLW                                                                                             ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_Z~0                                        ; 2       ;
; LHW                                                                                             ; 2       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]                           ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~0                                         ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|CLR_INT_~0                                ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~4                                      ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Y~2                                       ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~0                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[4]~13                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[3]~12                                       ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ACR_WR                                        ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E37_s_E44_s                                       ; 2       ;
; fifo:int_fifo|Mux16~4                                                                           ; 2       ;
; fifo:int_fifo|Mux0~4                                                                            ; 2       ;
; fifo:int_fifo|Mux8~4                                                                            ; 2       ;
; fifo:int_fifo|Mux24~4                                                                           ; 2       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                                 ; 2       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                                 ; 2       ;
; fifo:int_fifo|Mux17~4                                                                           ; 2       ;
; fifo:int_fifo|Mux1~4                                                                            ; 2       ;
; fifo:int_fifo|Mux25~4                                                                           ; 2       ;
; fifo:int_fifo|Mux9~4                                                                            ; 2       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                                 ; 2       ;
; fifo:int_fifo|Mux18~4                                                                           ; 2       ;
; fifo:int_fifo|Mux2~4                                                                            ; 2       ;
; fifo:int_fifo|Mux10~4                                                                           ; 2       ;
; fifo:int_fifo|Mux26~4                                                                           ; 2       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                                 ; 2       ;
; fifo:int_fifo|Mux19~4                                                                           ; 2       ;
; fifo:int_fifo|Mux3~4                                                                            ; 2       ;
; fifo:int_fifo|Mux27~4                                                                           ; 2       ;
; fifo:int_fifo|Mux11~4                                                                           ; 2       ;
; fifo:int_fifo|Mux20~4                                                                           ; 2       ;
; fifo:int_fifo|Mux4~4                                                                            ; 2       ;
; fifo:int_fifo|Mux12~4                                                                           ; 2       ;
; fifo:int_fifo|Mux28~4                                                                           ; 2       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                                 ; 2       ;
; fifo:int_fifo|Mux21~4                                                                           ; 2       ;
; fifo:int_fifo|Mux5~4                                                                            ; 2       ;
; fifo:int_fifo|Mux29~4                                                                           ; 2       ;
; fifo:int_fifo|Mux13~4                                                                           ; 2       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                                 ; 2       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                                 ; 2       ;
; fifo:int_fifo|Mux22~4                                                                           ; 2       ;
; fifo:int_fifo|Mux6~4                                                                            ; 2       ;
; fifo:int_fifo|Mux14~4                                                                           ; 2       ;
; fifo:int_fifo|Mux30~4                                                                           ; 2       ;
; fifo:int_fifo|Mux23~4                                                                           ; 2       ;
; fifo:int_fifo|Mux7~4                                                                            ; 2       ;
; fifo:int_fifo|Mux31~4                                                                           ; 2       ;
; fifo:int_fifo|Mux15~4                                                                           ; 2       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                                 ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15]                              ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]                          ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14]                              ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]                          ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13]                              ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]                          ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12]                              ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]                          ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11]                              ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]                          ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10]                              ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]                          ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]                               ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]                          ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]                               ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]                          ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]                               ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[5]~32                                ; 2       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]                               ; 2       ;
; _DSACK~4                                                                                        ; 2       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[0]~16                            ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[4]~4                             ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[1]~3                             ; 2       ;
; DREQ_                                                                                           ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~2                                 ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0                                 ; 2       ;
; registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                          ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL~1                                  ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL~0                                  ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|WE~1                                        ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[24]~11                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|RE~2                                        ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E[16]~9                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|DACK~0                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_inputs:u_scsi_sm_inputs|E0~1                                          ; 2       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                                      ; 2       ;
; SCSI_SM:u_SCSI_SM|CDREQ_                                                                        ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~3                                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~2                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~0                                  ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2a~2                                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2a~1                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~3                                      ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~12                                                  ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E7~0                                              ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~2                                                   ; 2       ;
; CPU_SM:u_CPU_SM|FLUSHFIFO                                                                       ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Y~0                                       ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4a~1                                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~3                                                   ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~2                                      ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_X~0                                      ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E27~1                                             ; 2       ;
; LEFTOVERS~0                                                                                     ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~1                                                   ; 2       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3b~4                                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3b~3                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E39_s~0                                           ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~1                                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~11                                                  ; 2       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1a~1                                                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2a~0                                                         ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E27~0                                             ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E46_s_E59_s~2                                     ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~7                                                   ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E12~0                                             ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~4                                       ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E37_s_E44_s~0                                     ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~6                                                   ; 2       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~3                                                   ; 2       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~2                                                   ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|INT                                       ; 2       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                                 ; 2       ;
; SCSI_SM:u_SCSI_SM|RE_o                                                                          ; 2       ;
; SCSI_SM:u_SCSI_SM|DACK_o                                                                        ; 2       ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                                                       ; 2       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU~feeder                                                                ; 1       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_~feeder                           ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~feeder                          ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o~feeder                                                               ; 1       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o~feeder                                                               ; 1       ;
; registers:u_registers|FLUSHFIFO~feeder                                                          ; 1       ;
; _DREQ                                                                                           ; 1       ;
; _BG                                                                                             ; 1       ;
; _BGACK~0                                                                                        ; 1       ;
; DATA[31]~31                                                                                     ; 1       ;
; DATA[30]~30                                                                                     ; 1       ;
; DATA[29]~29                                                                                     ; 1       ;
; DATA[28]~28                                                                                     ; 1       ;
; DATA[27]~27                                                                                     ; 1       ;
; DATA[26]~26                                                                                     ; 1       ;
; DATA[24]~24                                                                                     ; 1       ;
; DATA[23]~23                                                                                     ; 1       ;
; DATA[22]~22                                                                                     ; 1       ;
; DATA[21]~21                                                                                     ; 1       ;
; DATA[20]~20                                                                                     ; 1       ;
; DATA[19]~19                                                                                     ; 1       ;
; DATA[18]~18                                                                                     ; 1       ;
; DATA[17]~17                                                                                     ; 1       ;
; DATA[16]~16                                                                                     ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]~2                                          ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]~2                                         ; 1       ;
; SCSI_SM:u_SCSI_SM|CDSACK_~0                                                                     ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0~0                                                    ; 1       ;
; DSACK_LATCHED_[0]~1                                                                             ; 1       ;
; DSACK_LATCHED_[1]~0                                                                             ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|SCSI_CS~1                                   ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|SCSI_CS~0                                   ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~17                                                  ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~5                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~10                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E5~2                                              ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~16                                                  ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~5                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~4                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~3                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~2                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~1                                        ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|INCNI~0                                     ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~1                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~0                                        ; 1       ;
; CPU_SM:u_CPU_SM|PLLW                                                                            ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|INCNO~0                                     ; 1       ;
; SCSI_SM:u_SCSI_SM|INCNI_o                                                                       ; 1       ;
; CPU_SM:u_CPU_SM|INCNI                                                                           ; 1       ;
; CPU_SM:u_CPU_SM|PLHW                                                                            ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]~2                         ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]~1                         ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]~0                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~3                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~2                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~1                                        ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~0                                        ; 1       ;
; SCSI_SM:u_SCSI_SM|INCNO_o                                                                       ; 1       ;
; CPU_SM:u_CPU_SM|INCNO                                                                           ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]~1                                          ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]~0                                          ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|SET_DSACK                                   ; 1       ;
; rtl~0                                                                                           ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PDS_d~0                                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~1                                         ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ST_DMA                                        ; 1       ;
; datapath:u_datapath|ID[15]~46                                                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                                ; 1       ;
; datapath:u_datapath|ID[7]~42                                                                    ; 1       ;
; datapath:u_datapath|ID[14]~40                                                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                                ; 1       ;
; datapath:u_datapath|ID[6]~37                                                                    ; 1       ;
; datapath:u_datapath|ID[13]~34                                                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                                ; 1       ;
; datapath:u_datapath|ID[5]~30                                                                    ; 1       ;
; datapath:u_datapath|ID[12]~28                                                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                                ; 1       ;
; datapath:u_datapath|ID[4]~25                                                                    ; 1       ;
; datapath:u_datapath|ID[11]~22                                                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                                ; 1       ;
; datapath:u_datapath|ID[3]~18                                                                    ; 1       ;
; datapath:u_datapath|ID[10]~16                                                                   ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                                ; 1       ;
; datapath:u_datapath|ID[2]~13                                                                    ; 1       ;
; datapath:u_datapath|ID[9]~10                                                                    ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                                 ; 1       ;
; datapath:u_datapath|ID[1]~6                                                                     ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|CPU2S                                       ; 1       ;
; datapath:u_datapath|ID[8]~4                                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                                 ; 1       ;
; datapath:u_datapath|ID[0]~1                                                                     ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|F2S~3                                       ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|F2S~2                                       ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]~1                                         ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]~0                                         ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2F~1                                       ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2F~0                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~4                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~3                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_Z~0                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~2                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_X~1                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~2                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~1                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~0                                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[7]~7                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[6]~6                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[5]~5                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[4]~4                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[3]~3                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[2]~2                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[1]~1                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_RX[0]~0                             ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2CPU~1                                     ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|S2CPU~0                                     ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~7                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~6                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~5                                      ; 1       ;
; registers:u_registers|registers_term:u_registers_term|CYCLE_END~0                               ; 1       ;
; CPU_SM:u_CPU_SM|PDS                                                                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~5                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Y~1                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~4                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~3                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~2                                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~1                                       ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~12                                                  ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~0                                       ; 1       ;
; CPU_SM:u_CPU_SM|PAS                                                                             ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|INCBO~1                                     ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CLR_DMAENA~0                              ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|SP_DMA~1                                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d                                    ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E0~0                                              ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_                                        ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|INCBO~0                                     ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1_CLK                                                  ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DECFIFO_d~0                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT~5                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT~4                                     ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]~3                                  ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]~2                                  ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]~1                                  ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~1                                     ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F~1                                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F~0                                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~4 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~3 ; 1       ;
; fifo:int_fifo|Mux16~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][15]                                                                     ; 1       ;
; fifo:int_fifo|Mux16~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][15]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][15]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~2 ; 1       ;
; fifo:int_fifo|Mux0~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux0~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][31]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][31]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux8~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][23]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][23]                                                                     ; 1       ;
; fifo:int_fifo|Mux24~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][7]                                                                      ; 1       ;
; fifo:int_fifo|Mux24~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][7]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][7]                                                                      ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~1 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector7~0 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~4 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~2 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~1 ; 1       ;
; fifo:int_fifo|Mux17~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][14]                                                                     ; 1       ;
; fifo:int_fifo|Mux17~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][14]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][14]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector6~0 ; 1       ;
; fifo:int_fifo|Mux1~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux1~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][30]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][30]                                                                     ; 1       ;
; fifo:int_fifo|Mux25~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux25~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][6]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][6]                                                                      ; 1       ;
; fifo:int_fifo|Mux9~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][22]                                                                     ; 1       ;
; fifo:int_fifo|Mux9~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][22]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][22]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~6 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~5 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~4 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~3 ; 1       ;
; fifo:int_fifo|Mux18~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][13]                                                                     ; 1       ;
; fifo:int_fifo|Mux18~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][13]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][13]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector5~2 ; 1       ;
; fifo:int_fifo|Mux2~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux2~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][29]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][29]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux10~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][21]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][21]                                                                     ; 1       ;
; fifo:int_fifo|Mux26~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][5]                                                                      ; 1       ;
; fifo:int_fifo|Mux26~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][5]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][5]                                                                      ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~4 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~2 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~1 ; 1       ;
; fifo:int_fifo|Mux19~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][12]                                                                     ; 1       ;
; fifo:int_fifo|Mux19~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][12]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][12]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector4~0 ; 1       ;
; fifo:int_fifo|Mux3~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux3~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][28]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][28]                                                                     ; 1       ;
; fifo:int_fifo|Mux27~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux27~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][4]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][4]                                                                      ; 1       ;
; fifo:int_fifo|Mux11~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][20]                                                                     ; 1       ;
; fifo:int_fifo|Mux11~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][20]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][20]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~4 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~3 ; 1       ;
; fifo:int_fifo|Mux20~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][11]                                                                     ; 1       ;
; fifo:int_fifo|Mux20~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][11]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][11]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~2 ; 1       ;
; fifo:int_fifo|Mux4~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux4~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][27]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][27]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux12~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][19]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][19]                                                                     ; 1       ;
; fifo:int_fifo|Mux28~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][3]                                                                      ; 1       ;
; fifo:int_fifo|Mux28~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][3]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][3]                                                                      ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~1 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector3~0 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~4 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~3 ; 1       ;
; fifo:int_fifo|Mux21~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][10]                                                                     ; 1       ;
; fifo:int_fifo|Mux21~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][10]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][10]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~2 ; 1       ;
; fifo:int_fifo|Mux5~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux5~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][26]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][26]                                                                     ; 1       ;
; fifo:int_fifo|Mux29~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux29~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][2]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][2]                                                                      ; 1       ;
; fifo:int_fifo|Mux13~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][18]                                                                     ; 1       ;
; fifo:int_fifo|Mux13~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][18]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][18]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~1 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector2~0 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~4 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~3 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~2 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~1 ; 1       ;
; fifo:int_fifo|Mux22~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][9]                                                                      ; 1       ;
; fifo:int_fifo|Mux22~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][9]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][9]                                                                      ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector1~0 ; 1       ;
; fifo:int_fifo|Mux6~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux6~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][25]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][25]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux14~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][17]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][17]                                                                     ; 1       ;
; fifo:int_fifo|Mux30~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][1]                                                                      ; 1       ;
; fifo:int_fifo|Mux30~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][1]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][1]                                                                      ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~4 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~3 ; 1       ;
; fifo:int_fifo|Mux23~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][8]                                                                      ; 1       ;
; fifo:int_fifo|Mux23~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][8]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][8]                                                                      ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~2 ; 1       ;
; fifo:int_fifo|Mux7~3                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[3][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~2                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[0][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~1                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[7][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux7~0                                                                            ; 1       ;
; fifo:int_fifo|BUFFER[4][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][24]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][24]                                                                     ; 1       ;
; fifo:int_fifo|Mux31~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[1][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[2][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux31~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[5][0]                                                                      ; 1       ;
; fifo:int_fifo|BUFFER[6][0]                                                                      ; 1       ;
; fifo:int_fifo|Mux15~3                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[3][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~2                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[0][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[2][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[1][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~1                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[7][16]                                                                     ; 1       ;
; fifo:int_fifo|Mux15~0                                                                           ; 1       ;
; fifo:int_fifo|BUFFER[4][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[5][16]                                                                     ; 1       ;
; fifo:int_fifo|BUFFER[6][16]                                                                     ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~1 ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX|Selector0~0 ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[31]~90                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[31]~89                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[30]~88                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[30]~87                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[29]~86                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[29]~85                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[28]~84                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[28]~83                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[27]~82                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[27]~81                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[26]~80                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10]                              ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[26]~79                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~78                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~77                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[24]~74                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[24]~73                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[23]~72                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[23]~71                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[22]~70                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[22]~69                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[21]~68                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[21]~67                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[20]~66                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[20]~65                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[19]~64                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[19]~63                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[18]~62                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[18]~61                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[17]~60                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[17]~59                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[16]~58                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[16]~57                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~56                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[14]~55                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[13]~54                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[12]~53                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[11]~52                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[10]~51                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[9]~50                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[8]~49                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[8]~48                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[7]~47                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[6]~46                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[5]~45                                ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F                                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[4]~43                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[4]~42                                ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_P                                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[3]~41                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~40                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~39                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~38                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~37                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~36                                ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FF                                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~34                                ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~33                                ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FE                                        ; 1       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_                                  ; 1       ;
; DS_O_                                                                                           ; 1       ;
; CPU_SM:u_CPU_SM|SIZE1                                                                           ; 1       ;
; AS_O_                                                                                           ; 1       ;
; SCSI_SM:u_SCSI_SM|RIRST_~0                                                                      ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                      ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[2]~21                            ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[2]~20                            ; 1       ;
; SCSI_SM:u_SCSI_SM|scsi_sm_outputs:u_scsi_sm_outputs|NEXT_STATE[2]~19                            ; 1       ;
+-------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,407 / 15,666 ( 9 % ) ;
; C16 interconnects           ; 44 / 812 ( 5 % )       ;
; C4 interconnects            ; 834 / 11,424 ( 7 % )   ;
; Direct links                ; 189 / 15,666 ( 1 % )   ;
; Global clocks               ; 8 / 8 ( 100 % )        ;
; Local interconnects         ; 350 / 4,608 ( 8 % )    ;
; R24 interconnects           ; 56 / 652 ( 9 % )       ;
; R4 interconnects            ; 954 / 13,328 ( 7 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.96) ; Number of LABs  (Total = 70) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 8                            ;
; 2                                           ; 1                            ;
; 3                                           ; 3                            ;
; 4                                           ; 2                            ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 5                            ;
; 14                                          ; 3                            ;
; 15                                          ; 11                           ;
; 16                                          ; 21                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.61) ; Number of LABs  (Total = 70) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 14                           ;
; 1 Clock                            ; 34                           ;
; 1 Clock enable                     ; 19                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 16                           ;
; 2 Clocks                           ; 29                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.79) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 6                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 5                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 4                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 5                            ;
; 18                                           ; 7                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.10) ; Number of LABs  (Total = 70) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 2                            ;
; 3                                               ; 6                            ;
; 4                                               ; 2                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 7                            ;
; 8                                               ; 4                            ;
; 9                                               ; 9                            ;
; 10                                              ; 6                            ;
; 11                                              ; 6                            ;
; 12                                              ; 2                            ;
; 13                                              ; 6                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.40) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 0                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 1                            ;
; 24                                           ; 5                            ;
; 25                                           ; 2                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 4                            ;
; 31                                           ; 2                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                               ;
+-----------------+-----------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                  ; Delay Added in ns ;
+-----------------+-----------------------------------------------------------------------+-------------------+
; SCLK            ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 23.6              ;
; I/O             ; SCLK                                                                  ; 2.7               ;
+-----------------+-----------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                            ;
+-----------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; Source Register                                                       ; Destination Register                                         ; Delay Added in ns ;
+-----------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL ; 11.816            ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL ; 11.816            ;
; SCLK                                                                  ; SCSI_SM:u_SCSI_SM|STATE[1]                                   ; 2.701             ;
; _CS                                                                   ; registers:u_registers|FLUSHFIFO                              ; 0.554             ;
; ADDR[6]                                                               ; registers:u_registers|FLUSHFIFO                              ; 0.554             ;
; ADDR[4]                                                               ; registers:u_registers|FLUSHFIFO                              ; 0.554             ;
; ADDR[5]                                                               ; registers:u_registers|FLUSHFIFO                              ; 0.554             ;
; _AS                                                                   ; registers:u_registers|FLUSHFIFO                              ; 0.554             ;
; ADDR[2]                                                               ; registers:u_registers|FLUSHFIFO                              ; 0.554             ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; fifo:int_fifo|BUFFER[6][7]                                   ; 0.429             ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; fifo:int_fifo|BUFFER[6][7]                                   ; 0.427             ;
; SCSI_SM:u_SCSI_SM|DACK_o                                              ; fifo:int_fifo|BUFFER[6][7]                                   ; 0.425             ;
; SCSI_SM:u_SCSI_SM|RE_o                                                ; fifo:int_fifo|BUFFER[6][7]                                   ; 0.425             ;
; ADDR[3]                                                               ; registers:u_registers|FLUSHFIFO                              ; 0.277             ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                              ; 0.277             ;
; LLW                                                                   ; fifo:int_fifo|BUFFER[6][7]                                   ; 0.046             ;
; _RST                                                                  ; registers:u_registers|registers_istr:u_registers_istr|INT_P  ; 0.038             ;
+-----------------------------------------------------------------------+--------------------------------------------------------------+-------------------+
Note: This table only shows the top 17 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "RESDMAC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RESDMAC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 15 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000      ADDR[2]
    Info (332111):    1.000 CPU_SM:u_CPU_SM|DECFIFO
    Info (332111):    1.000 CPU_SM:u_CPU_SM|INCNI
    Info (332111):    1.000 CPU_SM:u_CPU_SM|INCNO
    Info (332111):    1.000 CPU_SM:u_CPU_SM|PAS
    Info (332111):    1.000 CPU_SM:u_CPU_SM|PDS
    Info (332111):    1.000          LHW
    Info (332111):    1.000          LLW
    Info (332111):    1.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]
    Info (332111):    1.000         SCLK
    Info (332111):    1.000 SCSI_SM:u_SCSI_SM|INCBO_o
    Info (332111):    1.000 SCSI_SM:u_SCSI_SM|nLS2CPU
    Info (332111):    1.000 SCSI_SM:u_SCSI_SM|RDFIFO_d
    Info (332111):    1.000 SCSI_SM:u_SCSI_SM|RIFIFO_d
    Info (332111):    1.000 SCSI_SM:u_SCSI_SM|STATE[0]
Info (176353): Automatically promoted node SCLK (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CPU_SM:u_CPU_SM|BGACK
        Info (176357): Destination node SCSI_SM:u_SCSI_SM|DACK_o
        Info (176357): Destination node SCSI_SM:u_SCSI_SM|RE_o
        Info (176357): Destination node SCSI_SM:u_SCSI_SM|STATE[4]
        Info (176357): Destination node SCSI_SM:u_SCSI_SM|STATE[3]
        Info (176357): Destination node SCSI_SM:u_SCSI_SM|STATE[1]
        Info (176357): Destination node SCSI_SM:u_SCSI_SM|STATE[2]
        Info (176357): Destination node CPU_SM:u_CPU_SM|INCFIFO
        Info (176357): Destination node AS_O_
        Info (176357): Destination node registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CPU_SM:u_CPU_SM|PAS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AS_O_
Info (176353): Automatically promoted node CPU_SM:u_CPU_SM|PDS 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DS_O_
Info (176353): Automatically promoted node SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node _DSACK~4
        Info (176357): Destination node SCSI_SM:u_SCSI_SM|CDSACK_~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.42 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 67 output pins without output pin load capacitance assignment
    Info (306007): Pin "_INT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_BR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_CSX0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_CSX1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SIZ1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_W" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_AS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DSACK[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DSACK[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_BGACK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PD_PORT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DMAEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_DACK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_IOR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_IOW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_CSS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_RD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_WR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_LED_DMA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PD_PORT[8] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[9] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[10] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[11] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[12] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[13] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[14] has a permanently disabled output enable
    Info (169065): Pin PD_PORT[15] has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/mike/EAGLE/projects/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 632 megabytes
    Info: Processing ended: Wed Dec 28 22:13:57 2022
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/mike/EAGLE/projects/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg.


