
module pll (
	clk_clk,
	reset_reset,
	c0_clk);	

	input		clk_clk;
	input		reset_reset;
	output		c0_clk;
endmodule
