TimeQuest Timing Analyzer report for Divisor
Wed May 23 12:45:25 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'Divider:DivisorFreq|D'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'Divider:DivisorFreq|D'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'Divider:DivisorFreq|D'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock'
 25. Fast Model Setup: 'Divider:DivisorFreq|D'
 26. Fast Model Hold: 'clock'
 27. Fast Model Hold: 'Divider:DivisorFreq|D'
 28. Fast Model Minimum Pulse Width: 'clock'
 29. Fast Model Minimum Pulse Width: 'Divider:DivisorFreq|D'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Divisor                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; clock                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                 ;
; Divider:DivisorFreq|D ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider:DivisorFreq|D } ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                      ;
+------------+-----------------+-----------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                  ;
+------------+-----------------+-----------------------+-------------------------------------------------------+
; 292.65 MHz ; 292.65 MHz      ; clock                 ;                                                       ;
; 973.71 MHz ; 500.0 MHz       ; Divider:DivisorFreq|D ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clock                 ; -2.417 ; -76.596       ;
; Divider:DivisorFreq|D ; -0.027 ; -0.027        ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clock                 ; -2.529 ; -2.529        ;
; Divider:DivisorFreq|D ; 0.391  ; 0.000         ;
+-----------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------+
; Slow Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clock                 ; -1.380 ; -42.380       ;
; Divider:DivisorFreq|D ; -0.500 ; -3.000        ;
+-----------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.417 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.450      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.377 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.410      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.352 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.387      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.317 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.352      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.291 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.327      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.290 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.326      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.303      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.241 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 3.276      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.240 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 3.273      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[2] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[3] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[4] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[5] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[6] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[7] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[8] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
; -2.216 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count2[9] ; clock        ; clock       ; 1.000        ; 0.002      ; 3.254      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Divider:DivisorFreq|D'                                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.027 ; Contador3bits:Count|count[1] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 1.063      ;
; 0.237  ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[1] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.799      ;
; 0.237  ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[0] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; Contador3bits:Count|count[2] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; Contador3bits:Count|count[1] ; Contador3bits:Count|count[1] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                              ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; -2.529 ; Divider:DivisorFreq|D         ; Divider:DivisorFreq|D         ; Divider:DivisorFreq|D ; clock       ; 0.000        ; 2.670      ; 0.657      ;
; -2.029 ; Divider:DivisorFreq|D         ; Divider:DivisorFreq|D         ; Divider:DivisorFreq|D ; clock       ; -0.500       ; 2.670      ; 0.657      ;
; 0.531  ; Divider:DivisorFreq|count1[9] ; Divider:DivisorFreq|count1[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.538  ; Divider:DivisorFreq|count0[9] ; Divider:DivisorFreq|count0[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.804      ;
; 0.801  ; Divider:DivisorFreq|count2[1] ; Divider:DivisorFreq|count2[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.804  ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count1[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; Divider:DivisorFreq|count0[0] ; Divider:DivisorFreq|count0[0] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; Divider:DivisorFreq|count1[4] ; Divider:DivisorFreq|count1[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count2[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; Divider:DivisorFreq|count0[5] ; Divider:DivisorFreq|count0[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; Divider:DivisorFreq|count3[6] ; Divider:DivisorFreq|count3[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; Divider:DivisorFreq|count2[8] ; Divider:DivisorFreq|count2[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Divider:DivisorFreq|count3[4] ; Divider:DivisorFreq|count3[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Divider:DivisorFreq|count3[8] ; Divider:DivisorFreq|count3[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Divider:DivisorFreq|count3[1] ; Divider:DivisorFreq|count3[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; Divider:DivisorFreq|count0[7] ; Divider:DivisorFreq|count0[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.078      ;
; 0.837  ; Divider:DivisorFreq|count0[8] ; Divider:DivisorFreq|count0[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.103      ;
; 0.837  ; Divider:DivisorFreq|count1[8] ; Divider:DivisorFreq|count1[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; Divider:DivisorFreq|count1[6] ; Divider:DivisorFreq|count1[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count2[0] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.842  ; Divider:DivisorFreq|count3[2] ; Divider:DivisorFreq|count3[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; Divider:DivisorFreq|count3[3] ; Divider:DivisorFreq|count3[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; Divider:DivisorFreq|count2[5] ; Divider:DivisorFreq|count2[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count2[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Divider:DivisorFreq|count3[5] ; Divider:DivisorFreq|count3[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; Divider:DivisorFreq|count2[9] ; Divider:DivisorFreq|count2[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; Divider:DivisorFreq|count3[0] ; Divider:DivisorFreq|count3[0] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; Divider:DivisorFreq|count3[7] ; Divider:DivisorFreq|count3[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; Divider:DivisorFreq|count3[9] ; Divider:DivisorFreq|count3[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.976  ; Divider:DivisorFreq|count0[3] ; Divider:DivisorFreq|count0[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.242      ;
; 0.978  ; Divider:DivisorFreq|count1[2] ; Divider:DivisorFreq|count1[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.244      ;
; 0.978  ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count1[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.244      ;
; 0.979  ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count0[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.245      ;
; 0.979  ; Divider:DivisorFreq|count2[3] ; Divider:DivisorFreq|count2[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.245      ;
; 0.981  ; Divider:DivisorFreq|count2[2] ; Divider:DivisorFreq|count2[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.247      ;
; 0.981  ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count2[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.247      ;
; 0.985  ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count1[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.251      ;
; 0.986  ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count1[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.252      ;
; 1.011  ; Divider:DivisorFreq|count1[0] ; Divider:DivisorFreq|count1[0] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.277      ;
; 1.015  ; Divider:DivisorFreq|count0[2] ; Divider:DivisorFreq|count0[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.281      ;
; 1.184  ; Divider:DivisorFreq|count2[1] ; Divider:DivisorFreq|count2[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.187  ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count1[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.453      ;
; 1.188  ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count2[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; Divider:DivisorFreq|count1[4] ; Divider:DivisorFreq|count1[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; Divider:DivisorFreq|count0[1] ; Divider:DivisorFreq|count0[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.192  ; Divider:DivisorFreq|count3[6] ; Divider:DivisorFreq|count3[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.193  ; Divider:DivisorFreq|count3[1] ; Divider:DivisorFreq|count3[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; Divider:DivisorFreq|count2[8] ; Divider:DivisorFreq|count2[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; Divider:DivisorFreq|count3[8] ; Divider:DivisorFreq|count3[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.195  ; Divider:DivisorFreq|count0[7] ; Divider:DivisorFreq|count0[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.461      ;
; 1.204  ; Divider:DivisorFreq|count0[1] ; Divider:DivisorFreq|count0[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.470      ;
; 1.223  ; Divider:DivisorFreq|count1[8] ; Divider:DivisorFreq|count1[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.489      ;
; 1.223  ; Divider:DivisorFreq|count0[8] ; Divider:DivisorFreq|count0[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.489      ;
; 1.224  ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count2[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; Divider:DivisorFreq|count1[6] ; Divider:DivisorFreq|count1[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.228  ; Divider:DivisorFreq|count3[3] ; Divider:DivisorFreq|count3[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; Divider:DivisorFreq|count3[2] ; Divider:DivisorFreq|count3[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.230  ; Divider:DivisorFreq|count2[5] ; Divider:DivisorFreq|count2[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; Divider:DivisorFreq|count3[5] ; Divider:DivisorFreq|count3[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count2[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; Divider:DivisorFreq|count3[7] ; Divider:DivisorFreq|count3[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; Divider:DivisorFreq|count3[0] ; Divider:DivisorFreq|count3[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.242  ; Divider:DivisorFreq|count0[9] ; Divider:DivisorFreq|count0[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.508      ;
; 1.255  ; Divider:DivisorFreq|count2[1] ; Divider:DivisorFreq|count2[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.258  ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count1[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.259  ; Divider:DivisorFreq|count1[4] ; Divider:DivisorFreq|count1[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.259  ; Divider:DivisorFreq|count0[1] ; Divider:DivisorFreq|count0[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.259  ; Divider:DivisorFreq|count0[0] ; Divider:DivisorFreq|count0[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.259  ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count2[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.263  ; Divider:DivisorFreq|count3[6] ; Divider:DivisorFreq|count3[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.264  ; Divider:DivisorFreq|count3[1] ; Divider:DivisorFreq|count3[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.266  ; Divider:DivisorFreq|count0[7] ; Divider:DivisorFreq|count0[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.267  ; Divider:DivisorFreq|count0[8] ; Divider:DivisorFreq|count0[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.285  ; Divider:DivisorFreq|count3[4] ; Divider:DivisorFreq|count3[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.551      ;
; 1.295  ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count2[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.299  ; Divider:DivisorFreq|count3[2] ; Divider:DivisorFreq|count3[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.301  ; Divider:DivisorFreq|count2[5] ; Divider:DivisorFreq|count2[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; Divider:DivisorFreq|count3[5] ; Divider:DivisorFreq|count3[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302  ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count2[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; Divider:DivisorFreq|count3[0] ; Divider:DivisorFreq|count3[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.303  ; Divider:DivisorFreq|count3[7] ; Divider:DivisorFreq|count3[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.326  ; Divider:DivisorFreq|count2[1] ; Divider:DivisorFreq|count2[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.592      ;
; 1.329  ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count1[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.595      ;
; 1.330  ; Divider:DivisorFreq|count0[1] ; Divider:DivisorFreq|count0[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.330  ; Divider:DivisorFreq|count1[4] ; Divider:DivisorFreq|count1[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.330  ; Divider:DivisorFreq|count0[0] ; Divider:DivisorFreq|count0[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.330  ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count2[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.334  ; Divider:DivisorFreq|count3[6] ; Divider:DivisorFreq|count3[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.600      ;
; 1.335  ; Divider:DivisorFreq|count3[1] ; Divider:DivisorFreq|count3[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.601      ;
; 1.352  ; Divider:DivisorFreq|count0[5] ; Divider:DivisorFreq|count0[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.618      ;
; 1.356  ; Divider:DivisorFreq|count3[4] ; Divider:DivisorFreq|count3[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.622      ;
; 1.359  ; Divider:DivisorFreq|count0[3] ; Divider:DivisorFreq|count0[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.625      ;
; 1.361  ; Divider:DivisorFreq|count1[2] ; Divider:DivisorFreq|count1[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.627      ;
; 1.362  ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count0[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.628      ;
; 1.362  ; Divider:DivisorFreq|count2[3] ; Divider:DivisorFreq|count2[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.628      ;
; 1.364  ; Divider:DivisorFreq|count2[2] ; Divider:DivisorFreq|count2[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.630      ;
; 1.366  ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count2[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.368  ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count1[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.634      ;
; 1.369  ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count1[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.635      ;
; 1.372  ; Divider:DivisorFreq|count2[5] ; Divider:DivisorFreq|count2[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 1.638      ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Divider:DivisorFreq|D'                                                                                                                     ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.391 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[0] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Contador3bits:Count|count[1] ; Contador3bits:Count|count[1] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Contador3bits:Count|count[2] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[1] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.799      ;
; 0.797 ; Contador3bits:Count|count[1] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 1.063      ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|D         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|D         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[9] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|D|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|D|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[7]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Divider:DivisorFreq|D'                                                                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Count|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Count|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Count|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Count|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Count|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Count|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; display[*]  ; Divider:DivisorFreq|D ; 7.499 ; 7.499 ; Rise       ; Divider:DivisorFreq|D ;
;  display[0] ; Divider:DivisorFreq|D ; 7.246 ; 7.246 ; Rise       ; Divider:DivisorFreq|D ;
;  display[1] ; Divider:DivisorFreq|D ; 7.241 ; 7.241 ; Rise       ; Divider:DivisorFreq|D ;
;  display[2] ; Divider:DivisorFreq|D ; 7.254 ; 7.254 ; Rise       ; Divider:DivisorFreq|D ;
;  display[3] ; Divider:DivisorFreq|D ; 7.251 ; 7.251 ; Rise       ; Divider:DivisorFreq|D ;
;  display[4] ; Divider:DivisorFreq|D ; 7.431 ; 7.431 ; Rise       ; Divider:DivisorFreq|D ;
;  display[5] ; Divider:DivisorFreq|D ; 7.454 ; 7.454 ; Rise       ; Divider:DivisorFreq|D ;
;  display[6] ; Divider:DivisorFreq|D ; 7.499 ; 7.499 ; Rise       ; Divider:DivisorFreq|D ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; display[*]  ; Divider:DivisorFreq|D ; 6.848 ; 6.848 ; Rise       ; Divider:DivisorFreq|D ;
;  display[0] ; Divider:DivisorFreq|D ; 6.862 ; 6.862 ; Rise       ; Divider:DivisorFreq|D ;
;  display[1] ; Divider:DivisorFreq|D ; 6.848 ; 6.848 ; Rise       ; Divider:DivisorFreq|D ;
;  display[2] ; Divider:DivisorFreq|D ; 6.863 ; 6.863 ; Rise       ; Divider:DivisorFreq|D ;
;  display[3] ; Divider:DivisorFreq|D ; 6.860 ; 6.860 ; Rise       ; Divider:DivisorFreq|D ;
;  display[4] ; Divider:DivisorFreq|D ; 7.097 ; 7.097 ; Rise       ; Divider:DivisorFreq|D ;
;  display[5] ; Divider:DivisorFreq|D ; 7.077 ; 7.077 ; Rise       ; Divider:DivisorFreq|D ;
;  display[6] ; Divider:DivisorFreq|D ; 7.111 ; 7.111 ; Rise       ; Divider:DivisorFreq|D ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------+
; Fast Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clock                 ; -0.593 ; -15.819       ;
; Divider:DivisorFreq|D ; 0.523  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clock                 ; -1.574 ; -1.574        ;
; Divider:DivisorFreq|D ; 0.215  ; 0.000         ;
+-----------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------+
; Fast Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clock                 ; -1.380 ; -42.380       ;
; Divider:DivisorFreq|D ; -0.500 ; -3.000        ;
+-----------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.593 ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.622      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.590 ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.620      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.609      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.577 ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.606      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.551 ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.583      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.539 ; Divider:DivisorFreq|count0[6] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.571      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.561      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.532 ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.562      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.525 ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.003     ; 1.554      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[3] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[5] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[6] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[7] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[8] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[9] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
; -0.521 ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count3[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 1.551      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Divider:DivisorFreq|D'                                                                                                                    ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.523 ; Contador3bits:Count|count[1] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.509      ;
; 0.633 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[1] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[0] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Contador3bits:Count|count[2] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; Contador3bits:Count|count[1] ; Contador3bits:Count|count[1] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                              ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.574 ; Divider:DivisorFreq|D         ; Divider:DivisorFreq|D         ; Divider:DivisorFreq|D ; clock       ; 0.000        ; 1.648      ; 0.367      ;
; -1.074 ; Divider:DivisorFreq|D         ; Divider:DivisorFreq|D         ; Divider:DivisorFreq|D ; clock       ; -0.500       ; 1.648      ; 0.367      ;
; 0.245  ; Divider:DivisorFreq|count1[9] ; Divider:DivisorFreq|count1[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.249  ; Divider:DivisorFreq|count0[9] ; Divider:DivisorFreq|count0[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.360  ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count1[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; Divider:DivisorFreq|count2[1] ; Divider:DivisorFreq|count2[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count2[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; Divider:DivisorFreq|count0[0] ; Divider:DivisorFreq|count0[0] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; Divider:DivisorFreq|count0[5] ; Divider:DivisorFreq|count0[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; Divider:DivisorFreq|count1[4] ; Divider:DivisorFreq|count1[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; Divider:DivisorFreq|count2[8] ; Divider:DivisorFreq|count2[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; Divider:DivisorFreq|count3[4] ; Divider:DivisorFreq|count3[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Divider:DivisorFreq|count3[6] ; Divider:DivisorFreq|count3[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Divider:DivisorFreq|count3[8] ; Divider:DivisorFreq|count3[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Divider:DivisorFreq|count3[1] ; Divider:DivisorFreq|count3[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; Divider:DivisorFreq|count0[7] ; Divider:DivisorFreq|count0[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.371  ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count2[0] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; Divider:DivisorFreq|count0[8] ; Divider:DivisorFreq|count0[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; Divider:DivisorFreq|count1[6] ; Divider:DivisorFreq|count1[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; Divider:DivisorFreq|count1[8] ; Divider:DivisorFreq|count1[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.376  ; Divider:DivisorFreq|count3[0] ; Divider:DivisorFreq|count3[0] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; Divider:DivisorFreq|count3[2] ; Divider:DivisorFreq|count3[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; Divider:DivisorFreq|count3[3] ; Divider:DivisorFreq|count3[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; Divider:DivisorFreq|count2[5] ; Divider:DivisorFreq|count2[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count2[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Divider:DivisorFreq|count3[5] ; Divider:DivisorFreq|count3[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; Divider:DivisorFreq|count2[9] ; Divider:DivisorFreq|count2[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; Divider:DivisorFreq|count3[7] ; Divider:DivisorFreq|count3[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; Divider:DivisorFreq|count3[9] ; Divider:DivisorFreq|count3[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.436  ; Divider:DivisorFreq|count1[2] ; Divider:DivisorFreq|count1[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.588      ;
; 0.437  ; Divider:DivisorFreq|count0[3] ; Divider:DivisorFreq|count0[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.589      ;
; 0.438  ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count0[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.590      ;
; 0.438  ; Divider:DivisorFreq|count2[3] ; Divider:DivisorFreq|count2[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.590      ;
; 0.440  ; Divider:DivisorFreq|count1[7] ; Divider:DivisorFreq|count1[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.592      ;
; 0.440  ; Divider:DivisorFreq|count2[2] ; Divider:DivisorFreq|count2[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.592      ;
; 0.443  ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count1[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.595      ;
; 0.443  ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count1[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; Divider:DivisorFreq|count2[4] ; Divider:DivisorFreq|count2[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.596      ;
; 0.447  ; Divider:DivisorFreq|count1[0] ; Divider:DivisorFreq|count1[0] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.599      ;
; 0.452  ; Divider:DivisorFreq|count0[2] ; Divider:DivisorFreq|count0[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.604      ;
; 0.498  ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count1[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; Divider:DivisorFreq|count2[1] ; Divider:DivisorFreq|count2[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count2[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; Divider:DivisorFreq|count2[8] ; Divider:DivisorFreq|count2[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; Divider:DivisorFreq|count1[4] ; Divider:DivisorFreq|count1[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; Divider:DivisorFreq|count0[1] ; Divider:DivisorFreq|count0[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.503  ; Divider:DivisorFreq|count3[1] ; Divider:DivisorFreq|count3[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; Divider:DivisorFreq|count3[6] ; Divider:DivisorFreq|count3[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; Divider:DivisorFreq|count3[8] ; Divider:DivisorFreq|count3[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.504  ; Divider:DivisorFreq|count0[7] ; Divider:DivisorFreq|count0[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.656      ;
; 0.511  ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count2[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; Divider:DivisorFreq|count0[8] ; Divider:DivisorFreq|count0[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; Divider:DivisorFreq|count1[8] ; Divider:DivisorFreq|count1[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; Divider:DivisorFreq|count1[6] ; Divider:DivisorFreq|count1[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.665      ;
; 0.516  ; Divider:DivisorFreq|count3[3] ; Divider:DivisorFreq|count3[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; Divider:DivisorFreq|count3[0] ; Divider:DivisorFreq|count3[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; Divider:DivisorFreq|count3[2] ; Divider:DivisorFreq|count3[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; Divider:DivisorFreq|count2[5] ; Divider:DivisorFreq|count2[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count2[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Divider:DivisorFreq|count3[5] ; Divider:DivisorFreq|count3[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.519  ; Divider:DivisorFreq|count3[7] ; Divider:DivisorFreq|count3[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.671      ;
; 0.530  ; Divider:DivisorFreq|count0[1] ; Divider:DivisorFreq|count0[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.682      ;
; 0.533  ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count1[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; Divider:DivisorFreq|count2[1] ; Divider:DivisorFreq|count2[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count2[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; Divider:DivisorFreq|count1[4] ; Divider:DivisorFreq|count1[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; Divider:DivisorFreq|count0[1] ; Divider:DivisorFreq|count0[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; Divider:DivisorFreq|count0[0] ; Divider:DivisorFreq|count0[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.538  ; Divider:DivisorFreq|count3[1] ; Divider:DivisorFreq|count3[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.538  ; Divider:DivisorFreq|count3[6] ; Divider:DivisorFreq|count3[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.539  ; Divider:DivisorFreq|count0[7] ; Divider:DivisorFreq|count0[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.691      ;
; 0.546  ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count2[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.548  ; Divider:DivisorFreq|count0[9] ; Divider:DivisorFreq|count0[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.700      ;
; 0.551  ; Divider:DivisorFreq|count3[0] ; Divider:DivisorFreq|count3[2] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; Divider:DivisorFreq|count3[2] ; Divider:DivisorFreq|count3[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; Divider:DivisorFreq|count2[5] ; Divider:DivisorFreq|count2[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; Divider:DivisorFreq|count2[7] ; Divider:DivisorFreq|count2[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; Divider:DivisorFreq|count3[5] ; Divider:DivisorFreq|count3[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.554  ; Divider:DivisorFreq|count3[7] ; Divider:DivisorFreq|count3[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; Divider:DivisorFreq|count0[8] ; Divider:DivisorFreq|count0[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.707      ;
; 0.558  ; Divider:DivisorFreq|count3[4] ; Divider:DivisorFreq|count3[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.710      ;
; 0.568  ; Divider:DivisorFreq|count1[1] ; Divider:DivisorFreq|count1[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; Divider:DivisorFreq|count2[1] ; Divider:DivisorFreq|count2[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.570  ; Divider:DivisorFreq|count2[6] ; Divider:DivisorFreq|count2[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.571  ; Divider:DivisorFreq|count0[1] ; Divider:DivisorFreq|count0[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.571  ; Divider:DivisorFreq|count1[4] ; Divider:DivisorFreq|count1[7] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.571  ; Divider:DivisorFreq|count0[0] ; Divider:DivisorFreq|count0[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.573  ; Divider:DivisorFreq|count3[1] ; Divider:DivisorFreq|count3[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.725      ;
; 0.573  ; Divider:DivisorFreq|count3[6] ; Divider:DivisorFreq|count3[9] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.725      ;
; 0.574  ; Divider:DivisorFreq|count1[2] ; Divider:DivisorFreq|count1[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.726      ;
; 0.575  ; Divider:DivisorFreq|count0[3] ; Divider:DivisorFreq|count0[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; Divider:DivisorFreq|count0[4] ; Divider:DivisorFreq|count0[5] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.728      ;
; 0.576  ; Divider:DivisorFreq|count2[3] ; Divider:DivisorFreq|count2[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.728      ;
; 0.578  ; Divider:DivisorFreq|count2[2] ; Divider:DivisorFreq|count2[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.730      ;
; 0.581  ; Divider:DivisorFreq|count2[0] ; Divider:DivisorFreq|count2[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; Divider:DivisorFreq|count1[5] ; Divider:DivisorFreq|count1[6] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; Divider:DivisorFreq|count1[3] ; Divider:DivisorFreq|count1[4] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.586  ; Divider:DivisorFreq|count3[0] ; Divider:DivisorFreq|count3[3] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.587  ; Divider:DivisorFreq|count1[0] ; Divider:DivisorFreq|count1[1] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; Divider:DivisorFreq|count2[5] ; Divider:DivisorFreq|count2[8] ; clock                 ; clock       ; 0.000        ; 0.000      ; 0.739      ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Divider:DivisorFreq|D'                                                                                                                     ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[0] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Contador3bits:Count|count[1] ; Contador3bits:Count|count[1] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Contador3bits:Count|count[2] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Contador3bits:Count|count[0] ; Contador3bits:Count|count[1] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.399      ;
; 0.357 ; Contador3bits:Count|count[1] ; Contador3bits:Count|count[2] ; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 0.000        ; 0.000      ; 0.509      ;
+-------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|D         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|D         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count0[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count0[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count1[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count1[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count2[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count2[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Divider:DivisorFreq|count3[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Divider:DivisorFreq|count3[9] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|D|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|D|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; DivisorFreq|count0[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; DivisorFreq|count0[7]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Divider:DivisorFreq|D'                                                                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Contador3bits:Count|count[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Count|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Count|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Count|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Count|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; Count|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; Count|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:DivisorFreq|D ; Rise       ; DivisorFreq|D~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; display[*]  ; Divider:DivisorFreq|D ; 4.080 ; 4.080 ; Rise       ; Divider:DivisorFreq|D ;
;  display[0] ; Divider:DivisorFreq|D ; 3.949 ; 3.949 ; Rise       ; Divider:DivisorFreq|D ;
;  display[1] ; Divider:DivisorFreq|D ; 3.946 ; 3.946 ; Rise       ; Divider:DivisorFreq|D ;
;  display[2] ; Divider:DivisorFreq|D ; 3.964 ; 3.964 ; Rise       ; Divider:DivisorFreq|D ;
;  display[3] ; Divider:DivisorFreq|D ; 3.962 ; 3.962 ; Rise       ; Divider:DivisorFreq|D ;
;  display[4] ; Divider:DivisorFreq|D ; 4.048 ; 4.048 ; Rise       ; Divider:DivisorFreq|D ;
;  display[5] ; Divider:DivisorFreq|D ; 4.032 ; 4.032 ; Rise       ; Divider:DivisorFreq|D ;
;  display[6] ; Divider:DivisorFreq|D ; 4.080 ; 4.080 ; Rise       ; Divider:DivisorFreq|D ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; display[*]  ; Divider:DivisorFreq|D ; 3.769 ; 3.769 ; Rise       ; Divider:DivisorFreq|D ;
;  display[0] ; Divider:DivisorFreq|D ; 3.778 ; 3.778 ; Rise       ; Divider:DivisorFreq|D ;
;  display[1] ; Divider:DivisorFreq|D ; 3.769 ; 3.769 ; Rise       ; Divider:DivisorFreq|D ;
;  display[2] ; Divider:DivisorFreq|D ; 3.781 ; 3.781 ; Rise       ; Divider:DivisorFreq|D ;
;  display[3] ; Divider:DivisorFreq|D ; 3.781 ; 3.781 ; Rise       ; Divider:DivisorFreq|D ;
;  display[4] ; Divider:DivisorFreq|D ; 3.886 ; 3.886 ; Rise       ; Divider:DivisorFreq|D ;
;  display[5] ; Divider:DivisorFreq|D ; 3.894 ; 3.894 ; Rise       ; Divider:DivisorFreq|D ;
;  display[6] ; Divider:DivisorFreq|D ; 3.902 ; 3.902 ; Rise       ; Divider:DivisorFreq|D ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+------------------------+---------+--------+----------+---------+---------------------+
; Clock                  ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack       ; -2.417  ; -2.529 ; N/A      ; N/A     ; -1.380              ;
;  Divider:DivisorFreq|D ; -0.027  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clock                 ; -2.417  ; -2.529 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS        ; -76.623 ; -2.529 ; 0.0      ; 0.0     ; -45.38              ;
;  Divider:DivisorFreq|D ; -0.027  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  clock                 ; -76.596 ; -2.529 ; N/A      ; N/A     ; -42.380             ;
+------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; display[*]  ; Divider:DivisorFreq|D ; 7.499 ; 7.499 ; Rise       ; Divider:DivisorFreq|D ;
;  display[0] ; Divider:DivisorFreq|D ; 7.246 ; 7.246 ; Rise       ; Divider:DivisorFreq|D ;
;  display[1] ; Divider:DivisorFreq|D ; 7.241 ; 7.241 ; Rise       ; Divider:DivisorFreq|D ;
;  display[2] ; Divider:DivisorFreq|D ; 7.254 ; 7.254 ; Rise       ; Divider:DivisorFreq|D ;
;  display[3] ; Divider:DivisorFreq|D ; 7.251 ; 7.251 ; Rise       ; Divider:DivisorFreq|D ;
;  display[4] ; Divider:DivisorFreq|D ; 7.431 ; 7.431 ; Rise       ; Divider:DivisorFreq|D ;
;  display[5] ; Divider:DivisorFreq|D ; 7.454 ; 7.454 ; Rise       ; Divider:DivisorFreq|D ;
;  display[6] ; Divider:DivisorFreq|D ; 7.499 ; 7.499 ; Rise       ; Divider:DivisorFreq|D ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; display[*]  ; Divider:DivisorFreq|D ; 3.769 ; 3.769 ; Rise       ; Divider:DivisorFreq|D ;
;  display[0] ; Divider:DivisorFreq|D ; 3.778 ; 3.778 ; Rise       ; Divider:DivisorFreq|D ;
;  display[1] ; Divider:DivisorFreq|D ; 3.769 ; 3.769 ; Rise       ; Divider:DivisorFreq|D ;
;  display[2] ; Divider:DivisorFreq|D ; 3.781 ; 3.781 ; Rise       ; Divider:DivisorFreq|D ;
;  display[3] ; Divider:DivisorFreq|D ; 3.781 ; 3.781 ; Rise       ; Divider:DivisorFreq|D ;
;  display[4] ; Divider:DivisorFreq|D ; 3.886 ; 3.886 ; Rise       ; Divider:DivisorFreq|D ;
;  display[5] ; Divider:DivisorFreq|D ; 3.894 ; 3.894 ; Rise       ; Divider:DivisorFreq|D ;
;  display[6] ; Divider:DivisorFreq|D ; 3.902 ; 3.902 ; Rise       ; Divider:DivisorFreq|D ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; clock                 ; clock                 ; 1480     ; 0        ; 0        ; 0        ;
; Divider:DivisorFreq|D ; clock                 ; 1        ; 1        ; 0        ; 0        ;
; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 6        ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; clock                 ; clock                 ; 1480     ; 0        ; 0        ; 0        ;
; Divider:DivisorFreq|D ; clock                 ; 1        ; 1        ; 0        ; 0        ;
; Divider:DivisorFreq|D ; Divider:DivisorFreq|D ; 6        ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 23 12:45:24 2018
Info: Command: quartus_sta Divisor -c Divisor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Divisor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Divider:DivisorFreq|D Divider:DivisorFreq|D
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.417
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.417       -76.596 clock 
    Info (332119):    -0.027        -0.027 Divider:DivisorFreq|D 
Info (332146): Worst-case hold slack is -2.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.529        -2.529 clock 
    Info (332119):     0.391         0.000 Divider:DivisorFreq|D 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clock 
    Info (332119):    -0.500        -3.000 Divider:DivisorFreq|D 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.593
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.593       -15.819 clock 
    Info (332119):     0.523         0.000 Divider:DivisorFreq|D 
Info (332146): Worst-case hold slack is -1.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.574        -1.574 clock 
    Info (332119):     0.215         0.000 Divider:DivisorFreq|D 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clock 
    Info (332119):    -0.500        -3.000 Divider:DivisorFreq|D 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4556 megabytes
    Info: Processing ended: Wed May 23 12:45:25 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


