Timing Analyzer report for anda_plis
Wed Oct  9 12:12:35 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; anda_plis                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.0%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.1%      ;
;     Processors 5-12        ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 164.34 MHz ; 164.34 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.085 ; -851.166           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -404.124                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -5.085 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[2]     ; clk          ; clk         ; 1.000        ; -0.459     ; 5.624      ;
; -5.084 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[2]    ; clk          ; clk         ; 1.000        ; -0.459     ; 5.623      ;
; -5.061 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[5]     ; clk          ; clk         ; 1.000        ; -0.459     ; 5.600      ;
; -5.061 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[5]    ; clk          ; clk         ; 1.000        ; -0.459     ; 5.600      ;
; -5.056 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[6]    ; clk          ; clk         ; 1.000        ; -0.459     ; 5.595      ;
; -5.054 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[6]     ; clk          ; clk         ; 1.000        ; -0.459     ; 5.593      ;
; -5.051 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.974      ;
; -5.031 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[7]     ; clk          ; clk         ; 1.000        ; -0.459     ; 5.570      ;
; -5.027 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[1]    ; clk          ; clk         ; 1.000        ; -0.459     ; 5.566      ;
; -5.027 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[1]     ; clk          ; clk         ; 1.000        ; -0.459     ; 5.566      ;
; -5.016 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.939      ;
; -5.011 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[3]     ; clk          ; clk         ; 1.000        ; -0.459     ; 5.550      ;
; -5.010 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[3]    ; clk          ; clk         ; 1.000        ; -0.459     ; 5.549      ;
; -5.010 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.933      ;
; -4.925 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[4]    ; clk          ; clk         ; 1.000        ; -0.459     ; 5.464      ;
; -4.923 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[4]     ; clk          ; clk         ; 1.000        ; -0.459     ; 5.462      ;
; -4.900 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[0]    ; clk          ; clk         ; 1.000        ; -0.459     ; 5.439      ;
; -4.897 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.810      ;
; -4.896 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[0]     ; clk          ; clk         ; 1.000        ; -0.459     ; 5.435      ;
; -4.886 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.799      ;
; -4.882 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.805      ;
; -4.871 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.794      ;
; -4.836 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.759      ;
; -4.795 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[4]     ; clk          ; clk         ; 1.000        ; -0.468     ; 5.325      ;
; -4.772 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[7]     ; clk          ; clk         ; 1.000        ; -0.468     ; 5.302      ;
; -4.765 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.690      ;
; -4.760 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.673      ;
; -4.760 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.673      ;
; -4.755 ; algo_3:inst|reg_ancho_2[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.678      ;
; -4.750 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.673      ;
; -4.750 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.673      ;
; -4.749 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.662      ;
; -4.730 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.655      ;
; -4.724 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.649      ;
; -4.722 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[2]     ; clk          ; clk         ; 1.000        ; -0.468     ; 5.252      ;
; -4.673 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.586      ;
; -4.664 ; algo_3:inst|reg_ancho_2[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.587      ;
; -4.628 ; algo_3:inst|reg_ancho_2[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.551      ;
; -4.622 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.535      ;
; -4.619 ; algo_3:inst|reg_ancho_2[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.542      ;
; -4.614 ; algo_3:inst|reg_anterior[5]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.527      ;
; -4.611 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.526      ;
; -4.609 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.522      ;
; -4.607 ; algo_3:inst|reg_ancho_1[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.530      ;
; -4.600 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.515      ;
; -4.596 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.521      ;
; -4.585 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.510      ;
; -4.575 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.490      ;
; -4.575 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.490      ;
; -4.575 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.490      ;
; -4.575 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.490      ;
; -4.575 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.490      ;
; -4.575 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.490      ;
; -4.575 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.490      ;
; -4.557 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[6]     ; clk          ; clk         ; 1.000        ; -0.468     ; 5.087      ;
; -4.551 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[0]     ; clk          ; clk         ; 1.000        ; -0.468     ; 5.081      ;
; -4.550 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.475      ;
; -4.539 ; algo_3:inst|reg_ancho_3[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.452      ;
; -4.538 ; algo_3:inst|reg_ancho_1[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.461      ;
; -4.538 ; algo_3:inst|reg_anterior[6]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.451      ;
; -4.534 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[3]     ; clk          ; clk         ; 1.000        ; -0.468     ; 5.064      ;
; -4.505 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.430      ;
; -4.503 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.428      ;
; -4.502 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.427      ;
; -4.502 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.427      ;
; -4.499 ; algo_3:inst|reg_anterior[4]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.412      ;
; -4.492 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.405      ;
; -4.474 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.389      ;
; -4.474 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.389      ;
; -4.470 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.395      ;
; -4.469 ; algo_3:inst|reg_ancho_2[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.394      ;
; -4.468 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.393      ;
; -4.467 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.392      ;
; -4.467 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.392      ;
; -4.464 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.389      ;
; -4.464 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.389      ;
; -4.464 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.389      ;
; -4.463 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.378      ;
; -4.462 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.387      ;
; -4.461 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.386      ;
; -4.461 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.386      ;
; -4.449 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.374      ;
; -4.446 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.371      ;
; -4.434 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.349      ;
; -4.434 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.349      ;
; -4.434 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.349      ;
; -4.434 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.349      ;
; -4.434 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.349      ;
; -4.434 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.349      ;
; -4.434 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.349      ;
; -4.420 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[0]     ; clk          ; clk         ; 1.000        ; -0.468     ; 4.950      ;
; -4.414 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.339      ;
; -4.411 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.336      ;
; -4.408 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.333      ;
; -4.405 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.330      ;
; -4.403 ; algo_3:inst|reg_ancho_3[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.316      ;
; -4.387 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.302      ;
; -4.378 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[7]    ; clk          ; clk         ; 1.000        ; -0.044     ; 5.332      ;
; -4.378 ; algo_3:inst|reg_ancho_2[6]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.303      ;
; -4.375 ; algo_3:inst|cuenta[1]                                                                   ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.092     ; 5.281      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; algo_3:inst|data_a_escribir[0]             ; algo_3:inst|data_a_escribir[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; algo_3:inst|eventos[0]                     ; algo_3:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[7]                 ; UART_RX:inst1|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[6]                 ; UART_RX:inst1|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[5]                 ; UART_RX:inst1|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[0]                 ; UART_RX:inst1|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[2]                 ; UART_RX:inst1|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[4]                 ; UART_RX:inst1|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[1]                 ; UART_RX:inst1|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_RX_Byte[3]                 ; UART_RX:inst1|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_Bit_Index[2]               ; UART_RX:inst1|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst1|r_Bit_Index[1]               ; UART_RX:inst1|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_tx:inst9|data_to_send[7]              ; uart_tx:inst9|data_to_send[7]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.envio_mem_4              ; algo_3:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.envio_mem_2              ; algo_3:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.envio_mem_6              ; algo_3:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_cantidad_energia ; algo_3:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|dir_energia[4]                 ; algo_3:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|dir_energia[1]                 ; algo_3:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|dir_energia[2]                 ; algo_3:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|dir_energia[3]                 ; algo_3:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|dir_energia[5]                 ; algo_3:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|dir_energia[6]                 ; algo_3:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|dir_energia[7]                 ; algo_3:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|indice[0]                      ; algo_3:inst|indice[0]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|ignorar_ancho_1                ; algo_3:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|ignorar_anterior               ; algo_3:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.envio_uart_2             ; algo_3:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.envio_mem_10             ; algo_3:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.envio_mem_8              ; algo_3:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_START          ; uart_tx:inst9|fsm_state.FSM_START          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[1]               ; uart_tx:inst9|bit_counter[1]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[3]               ; uart_tx:inst9|bit_counter[3]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[2]               ; uart_tx:inst9|bit_counter[2]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_SEND           ; uart_tx:inst9|fsm_state.FSM_SEND           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|fsm_state.FSM_STOP           ; uart_tx:inst9|fsm_state.FSM_STOP           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst9|bit_counter[0]               ; uart_tx:inst9|bit_counter[0]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|dir_mem_3[0]                   ; algo_3:inst|dir_mem_3[0]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_anterior         ; algo_3:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_ancho_3          ; algo_3:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_ancho_1          ; algo_3:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3:inst|state.lectura_ancho_2          ; algo_3:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_RX_DV                      ; UART_RX:inst1|r_RX_DV                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_Idle             ; UART_RX:inst1|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit     ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_Bit_Index[0]               ; UART_RX:inst1|r_Bit_Index[0]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit      ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; uart_algo:inst4|state                      ; uart_algo:inst4|state                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.428 ; uart_tx:inst9|cycle_counter[9]             ; uart_tx:inst9|cycle_counter[9]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.694      ;
; 0.428 ; UART_RX:inst1|r_RX_Byte[2]                 ; uart_algo:inst4|reg_data[2]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.695      ;
; 0.430 ; UART_RX:inst1|r_RX_Byte[3]                 ; uart_algo:inst4|reg_data[3]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.697      ;
; 0.437 ; algo_3:inst|state.envio_uart_1             ; algo_3:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.703      ;
; 0.446 ; algo_3:inst|state.envio_mem_8              ; algo_3:inst|state.envio_mem_9              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.712      ;
; 0.449 ; UART_RX:inst1|r_Clk_Count[8]               ; UART_RX:inst1|r_Clk_Count[8]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.716      ;
; 0.453 ; algo_3:inst|state.casos                    ; algo_3:inst|state.dir_cantidad_energia     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.453 ; algo_3:inst|state.envio_mem_3              ; algo_3:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.454 ; algo_3:inst|state.envio_mem_9              ; algo_3:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.720      ;
; 0.466 ; UART_RX:inst1|r_RX_Data                    ; UART_RX:inst1|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.732      ;
; 0.553 ; uart_tx:inst9|data_to_send[3]              ; uart_tx:inst9|data_to_send[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.590 ; UART_RX:inst1|r_RX_Byte[6]                 ; uart_algo:inst4|reg_data[6]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.857      ;
; 0.593 ; algo_3:inst|state.lectura_cantidad_energia ; algo_3:inst|state.escritura_1              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.859      ;
; 0.596 ; algo_3:inst|state.lectura_ancho_2          ; algo_3:inst|state.dir_ancho_1              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.862      ;
; 0.599 ; UART_RX:inst1|r_RX_Byte[7]                 ; uart_algo:inst4|reg_data[7]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; UART_RX:inst1|r_RX_Byte[1]                 ; uart_algo:inst4|reg_data[1]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.867      ;
; 0.602 ; UART_RX:inst1|r_RX_Byte[0]                 ; uart_algo:inst4|reg_data[0]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.869      ;
; 0.613 ; uart_algo:inst4|pix_count_int[1]           ; algo_3:inst|pix_count_anterior[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.880      ;
; 0.632 ; algo_3:inst|state.escritura_1              ; algo_3:inst|state.escritura_2              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.633 ; algo_3:inst|cuenta_pixel[7]                ; algo_3:inst|cuenta_pixel[7]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.900      ;
; 0.635 ; algo_3:inst|cuenta_pixel[2]                ; algo_3:inst|cuenta_pixel[2]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; uart_tx:inst9|data_to_send[1]              ; uart_tx:inst9|data_to_send[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; uart_tx:inst9|data_to_send[2]              ; uart_tx:inst9|data_to_send[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.638 ; uart_tx:inst9|data_to_send[5]              ; uart_tx:inst9|data_to_send[4]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; uart_tx:inst9|data_to_send[6]              ; uart_tx:inst9|data_to_send[5]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; algo_3:inst|cuenta_pixel[4]                ; algo_3:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; uart_tx:inst9|data_to_send[4]              ; uart_tx:inst9|data_to_send[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; UART_RX:inst1|r_Clk_Count[8]               ; UART_RX:inst1|r_SM_Main.s_Cleanup          ; clk          ; clk         ; 0.000        ; 0.083      ; 0.908      ;
; 0.640 ; uart_tx:inst9|fsm_state.FSM_IDLE           ; uart_tx:inst9|txd_reg                      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.904      ;
; 0.642 ; UART_RX:inst1|r_Clk_Count[1]               ; UART_RX:inst1|r_Clk_Count[1]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; uart_tx:inst9|cycle_counter[3]             ; uart_tx:inst9|cycle_counter[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.909      ;
; 0.645 ; uart_tx:inst9|cycle_counter[5]             ; uart_tx:inst9|cycle_counter[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; uart_tx:inst9|cycle_counter[2]             ; uart_tx:inst9|cycle_counter[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; uart_tx:inst9|cycle_counter[1]             ; uart_tx:inst9|cycle_counter[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; UART_RX:inst1|r_Clk_Count[2]               ; UART_RX:inst1|r_Clk_Count[2]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; uart_tx:inst9|cycle_counter[8]             ; uart_tx:inst9|cycle_counter[8]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.912      ;
; 0.648 ; UART_RX:inst1|r_Clk_Count[3]               ; UART_RX:inst1|r_Clk_Count[3]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.649 ; uart_tx:inst9|cycle_counter[6]             ; uart_tx:inst9|cycle_counter[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.915      ;
; 0.649 ; uart_tx:inst9|cycle_counter[4]             ; uart_tx:inst9|cycle_counter[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.915      ;
; 0.649 ; UART_RX:inst1|r_Clk_Count[5]               ; UART_RX:inst1|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.916      ;
; 0.651 ; uart_algo:inst4|pix_count_int[11]          ; algo_3:inst|pix_count_anterior[11]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.914      ;
; 0.653 ; UART_RX:inst1|r_Clk_Count[7]               ; UART_RX:inst1|r_Clk_Count[7]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.920      ;
; 0.654 ; UART_RX:inst1|r_Clk_Count[4]               ; UART_RX:inst1|r_Clk_Count[4]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.656 ; algo_3:inst|state.dir_ancho_1              ; algo_3:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; algo_3:inst|eventos[5]                     ; algo_3:inst|eventos[5]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; algo_3:inst|eventos[1]                     ; algo_3:inst|eventos[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; algo_3:inst|eventos[2]                     ; algo_3:inst|eventos[2]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; algo_3:inst|eventos[3]                     ; algo_3:inst|eventos[3]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; algo_3:inst|eventos[4]                     ; algo_3:inst|eventos[4]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; algo_3:inst|eventos[6]                     ; algo_3:inst|eventos[6]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; uart_algo:inst4|pix_count_int[10]          ; uart_algo:inst4|pix_count_int[10]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.924      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 179.44 MHz ; 179.44 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.573 ; -752.372          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -402.672                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.573 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[2]     ; clk          ; clk         ; 1.000        ; -0.412     ; 5.160      ;
; -4.572 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[2]    ; clk          ; clk         ; 1.000        ; -0.412     ; 5.159      ;
; -4.548 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[6]    ; clk          ; clk         ; 1.000        ; -0.412     ; 5.135      ;
; -4.546 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[6]     ; clk          ; clk         ; 1.000        ; -0.412     ; 5.133      ;
; -4.544 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[5]    ; clk          ; clk         ; 1.000        ; -0.412     ; 5.131      ;
; -4.543 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[5]     ; clk          ; clk         ; 1.000        ; -0.412     ; 5.130      ;
; -4.528 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[7]     ; clk          ; clk         ; 1.000        ; -0.412     ; 5.115      ;
; -4.524 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[1]    ; clk          ; clk         ; 1.000        ; -0.412     ; 5.111      ;
; -4.524 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[1]     ; clk          ; clk         ; 1.000        ; -0.412     ; 5.111      ;
; -4.507 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[3]     ; clk          ; clk         ; 1.000        ; -0.412     ; 5.094      ;
; -4.507 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[3]    ; clk          ; clk         ; 1.000        ; -0.412     ; 5.094      ;
; -4.507 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.440      ;
; -4.449 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.382      ;
; -4.447 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.380      ;
; -4.426 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[4]    ; clk          ; clk         ; 1.000        ; -0.412     ; 5.013      ;
; -4.425 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[4]     ; clk          ; clk         ; 1.000        ; -0.412     ; 5.012      ;
; -4.417 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[0]    ; clk          ; clk         ; 1.000        ; -0.412     ; 5.004      ;
; -4.413 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[0]     ; clk          ; clk         ; 1.000        ; -0.412     ; 5.000      ;
; -4.322 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.255      ;
; -4.315 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.248      ;
; -4.302 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[4]     ; clk          ; clk         ; 1.000        ; -0.422     ; 4.879      ;
; -4.291 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.214      ;
; -4.289 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[7]     ; clk          ; clk         ; 1.000        ; -0.422     ; 4.866      ;
; -4.289 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.222      ;
; -4.285 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.208      ;
; -4.266 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.201      ;
; -4.237 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[2]     ; clk          ; clk         ; 1.000        ; -0.422     ; 4.814      ;
; -4.229 ; algo_3:inst|reg_ancho_2[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.162      ;
; -4.215 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.148      ;
; -4.208 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.143      ;
; -4.206 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.141      ;
; -4.200 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.133      ;
; -4.185 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.108      ;
; -4.164 ; algo_3:inst|reg_ancho_2[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.097      ;
; -4.159 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.082      ;
; -4.152 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.075      ;
; -4.117 ; algo_3:inst|reg_ancho_2[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.050      ;
; -4.101 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.024      ;
; -4.089 ; algo_3:inst|reg_ancho_1[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.022      ;
; -4.084 ; algo_3:inst|reg_ancho_2[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.017      ;
; -4.081 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.016      ;
; -4.080 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[6]     ; clk          ; clk         ; 1.000        ; -0.422     ; 4.657      ;
; -4.077 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[0]     ; clk          ; clk         ; 1.000        ; -0.422     ; 4.654      ;
; -4.076 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.004      ;
; -4.076 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.004      ;
; -4.076 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.004      ;
; -4.076 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.004      ;
; -4.076 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.004      ;
; -4.076 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.004      ;
; -4.076 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 5.004      ;
; -4.074 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 5.009      ;
; -4.068 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[3]     ; clk          ; clk         ; 1.000        ; -0.422     ; 4.645      ;
; -4.064 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.987      ;
; -4.050 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.975      ;
; -4.048 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.983      ;
; -4.044 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.969      ;
; -4.042 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.965      ;
; -4.031 ; algo_3:inst|reg_ancho_1[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.964      ;
; -4.031 ; algo_3:inst|reg_anterior[5]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.954      ;
; -4.007 ; algo_3:inst|reg_anterior[6]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.930      ;
; -3.995 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.930      ;
; -3.991 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.926      ;
; -3.991 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.926      ;
; -3.991 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.926      ;
; -3.988 ; algo_3:inst|reg_ancho_2[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.923      ;
; -3.983 ; algo_3:inst|reg_ancho_3[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.906      ;
; -3.974 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.909      ;
; -3.959 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.894      ;
; -3.958 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_2[0]     ; clk          ; clk         ; 1.000        ; -0.422     ; 4.535      ;
; -3.955 ; algo_3:inst|reg_anterior[4]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.878      ;
; -3.950 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.878      ;
; -3.950 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.878      ;
; -3.950 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.878      ;
; -3.950 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.878      ;
; -3.950 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.878      ;
; -3.950 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.878      ;
; -3.950 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.878      ;
; -3.949 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.884      ;
; -3.946 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.881      ;
; -3.944 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.869      ;
; -3.940 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.863      ;
; -3.937 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.872      ;
; -3.935 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.870      ;
; -3.933 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.868      ;
; -3.933 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.868      ;
; -3.933 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.868      ;
; -3.931 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.866      ;
; -3.931 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.866      ;
; -3.931 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.866      ;
; -3.923 ; algo_3:inst|reg_ancho_2[6]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.858      ;
; -3.918 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[7]    ; clk          ; clk         ; 1.000        ; -0.031     ; 4.886      ;
; -3.918 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.843      ;
; -3.911 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.836      ;
; -3.903 ; algo_3:inst|cuenta[1]                                                                   ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.822      ;
; -3.903 ; algo_3:inst|cuenta[1]                                                                   ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.822      ;
; -3.903 ; algo_3:inst|cuenta[1]                                                                   ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.822      ;
; -3.903 ; algo_3:inst|cuenta[1]                                                                   ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.822      ;
; -3.903 ; algo_3:inst|cuenta[1]                                                                   ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.822      ;
; -3.903 ; algo_3:inst|cuenta[1]                                                                   ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.822      ;
; -3.903 ; algo_3:inst|cuenta[1]                                                                   ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.822      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; uart_tx:inst9|data_to_send[7]              ; uart_tx:inst9|data_to_send[7]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_START          ; uart_tx:inst9|fsm_state.FSM_START          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[1]               ; uart_tx:inst9|bit_counter[1]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[3]               ; uart_tx:inst9|bit_counter[3]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[2]               ; uart_tx:inst9|bit_counter[2]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_SEND           ; uart_tx:inst9|fsm_state.FSM_SEND           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|fsm_state.FSM_STOP           ; uart_tx:inst9|fsm_state.FSM_STOP           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst9|bit_counter[0]               ; uart_tx:inst9|bit_counter[0]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3:inst|data_a_escribir[0]             ; algo_3:inst|data_a_escribir[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3:inst|eventos[0]                     ; algo_3:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3:inst|state.lectura_ancho_3          ; algo_3:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3:inst|state.lectura_ancho_1          ; algo_3:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3:inst|state.lectura_ancho_2          ; algo_3:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[7]                 ; UART_RX:inst1|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[6]                 ; UART_RX:inst1|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[5]                 ; UART_RX:inst1|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[0]                 ; UART_RX:inst1|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[2]                 ; UART_RX:inst1|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[4]                 ; UART_RX:inst1|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[1]                 ; UART_RX:inst1|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_Byte[3]                 ; UART_RX:inst1|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_RX_DV                      ; UART_RX:inst1|r_RX_DV                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_SM_Main.s_Idle             ; UART_RX:inst1|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit     ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_Bit_Index[0]               ; UART_RX:inst1|r_Bit_Index[0]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit      ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_Bit_Index[2]               ; UART_RX:inst1|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst1|r_Bit_Index[1]               ; UART_RX:inst1|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; algo_3:inst|state.envio_mem_4              ; algo_3:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.envio_mem_2              ; algo_3:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.envio_mem_6              ; algo_3:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.lectura_cantidad_energia ; algo_3:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|dir_energia[4]                 ; algo_3:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|dir_energia[1]                 ; algo_3:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|dir_energia[2]                 ; algo_3:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|dir_energia[3]                 ; algo_3:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|dir_energia[5]                 ; algo_3:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|dir_energia[6]                 ; algo_3:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|dir_energia[7]                 ; algo_3:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|indice[0]                      ; algo_3:inst|indice[0]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|ignorar_ancho_1                ; algo_3:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|ignorar_anterior               ; algo_3:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.envio_uart_2             ; algo_3:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.envio_mem_10             ; algo_3:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.envio_mem_8              ; algo_3:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|dir_mem_3[0]                   ; algo_3:inst|dir_mem_3[0]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3:inst|state.lectura_anterior         ; algo_3:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; uart_algo:inst4|state                      ; uart_algo:inst4|state                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.386 ; uart_tx:inst9|cycle_counter[9]             ; uart_tx:inst9|cycle_counter[9]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.629      ;
; 0.396 ; UART_RX:inst1|r_RX_Byte[2]                 ; uart_algo:inst4|reg_data[2]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; UART_RX:inst1|r_RX_Byte[3]                 ; uart_algo:inst4|reg_data[3]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.404 ; algo_3:inst|state.envio_uart_1             ; algo_3:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.646      ;
; 0.407 ; UART_RX:inst1|r_Clk_Count[8]               ; UART_RX:inst1|r_Clk_Count[8]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.650      ;
; 0.411 ; algo_3:inst|state.envio_mem_8              ; algo_3:inst|state.envio_mem_9              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.653      ;
; 0.418 ; algo_3:inst|state.envio_mem_3              ; algo_3:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.419 ; algo_3:inst|state.casos                    ; algo_3:inst|state.dir_cantidad_energia     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.661      ;
; 0.421 ; algo_3:inst|state.envio_mem_9              ; algo_3:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.663      ;
; 0.421 ; UART_RX:inst1|r_RX_Data                    ; UART_RX:inst1|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.664      ;
; 0.507 ; uart_tx:inst9|data_to_send[3]              ; uart_tx:inst9|data_to_send[2]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.546 ; algo_3:inst|state.lectura_cantidad_energia ; algo_3:inst|state.escritura_1              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.788      ;
; 0.547 ; algo_3:inst|state.lectura_ancho_2          ; algo_3:inst|state.dir_ancho_1              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.790      ;
; 0.547 ; UART_RX:inst1|r_RX_Byte[6]                 ; uart_algo:inst4|reg_data[6]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.790      ;
; 0.548 ; UART_RX:inst1|r_RX_Byte[7]                 ; uart_algo:inst4|reg_data[7]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; UART_RX:inst1|r_RX_Byte[1]                 ; uart_algo:inst4|reg_data[1]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.792      ;
; 0.551 ; UART_RX:inst1|r_RX_Byte[0]                 ; uart_algo:inst4|reg_data[0]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.794      ;
; 0.565 ; uart_algo:inst4|pix_count_int[1]           ; algo_3:inst|pix_count_anterior[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.809      ;
; 0.578 ; algo_3:inst|state.escritura_1              ; algo_3:inst|state.escritura_2              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.820      ;
; 0.580 ; algo_3:inst|cuenta_pixel[7]                ; algo_3:inst|cuenta_pixel[7]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; algo_3:inst|cuenta_pixel[2]                ; algo_3:inst|cuenta_pixel[2]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; uart_tx:inst9|data_to_send[1]              ; uart_tx:inst9|data_to_send[0]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; uart_tx:inst9|data_to_send[2]              ; uart_tx:inst9|data_to_send[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.584 ; uart_tx:inst9|data_to_send[5]              ; uart_tx:inst9|data_to_send[4]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; uart_tx:inst9|data_to_send[4]              ; uart_tx:inst9|data_to_send[3]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; uart_tx:inst9|data_to_send[6]              ; uart_tx:inst9|data_to_send[5]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; algo_3:inst|cuenta_pixel[4]                ; algo_3:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.827      ;
; 0.588 ; uart_tx:inst9|cycle_counter[8]             ; uart_tx:inst9|cycle_counter[8]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; uart_tx:inst9|cycle_counter[3]             ; uart_tx:inst9|cycle_counter[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; uart_tx:inst9|cycle_counter[2]             ; uart_tx:inst9|cycle_counter[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; UART_RX:inst1|r_Clk_Count[1]               ; UART_RX:inst1|r_Clk_Count[1]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; uart_tx:inst9|fsm_state.FSM_IDLE           ; uart_tx:inst9|txd_reg                      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.830      ;
; 0.590 ; uart_tx:inst9|cycle_counter[5]             ; uart_tx:inst9|cycle_counter[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; uart_tx:inst9|cycle_counter[1]             ; uart_tx:inst9|cycle_counter[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.590 ; UART_RX:inst1|r_Clk_Count[2]               ; UART_RX:inst1|r_Clk_Count[2]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.592 ; uart_tx:inst9|cycle_counter[6]             ; uart_tx:inst9|cycle_counter[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; uart_tx:inst9|cycle_counter[4]             ; uart_tx:inst9|cycle_counter[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.593 ; UART_RX:inst1|r_Clk_Count[8]               ; UART_RX:inst1|r_SM_Main.s_Cleanup          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.838      ;
; 0.594 ; UART_RX:inst1|r_Clk_Count[3]               ; UART_RX:inst1|r_Clk_Count[3]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.837      ;
; 0.595 ; UART_RX:inst1|r_Clk_Count[5]               ; UART_RX:inst1|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.838      ;
; 0.598 ; UART_RX:inst1|r_Clk_Count[4]               ; UART_RX:inst1|r_Clk_Count[4]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; UART_RX:inst1|r_Clk_Count[7]               ; UART_RX:inst1|r_Clk_Count[7]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; algo_3:inst|state.dir_ancho_1              ; algo_3:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; algo_3:inst|eventos[5]                     ; algo_3:inst|eventos[5]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; uart_algo:inst4|pix_count_int[10]          ; uart_algo:inst4|pix_count_int[10]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; algo_3:inst|eventos[7]                     ; algo_3:inst|eventos[7]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; algo_3:inst|eventos[3]                     ; algo_3:inst|eventos[3]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; UART_RX:inst1|r_Clk_Count[6]               ; UART_RX:inst1|r_Clk_Count[6]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; uart_algo:inst4|pix_count_int[12]          ; uart_algo:inst4|pix_count_int[12]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; algo_3:inst|eventos[6]                     ; algo_3:inst|eventos[6]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; algo_3:inst|eventos[1]                     ; algo_3:inst|eventos[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.865 ; -267.686          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -298.376                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.865 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.817      ;
; -1.863 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.815      ;
; -1.851 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.803      ;
; -1.845 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.787      ;
; -1.837 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.779      ;
; -1.813 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.765      ;
; -1.797 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.739      ;
; -1.790 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.742      ;
; -1.790 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.732      ;
; -1.775 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[2]     ; clk          ; clk         ; 1.000        ; -0.242     ; 2.520      ;
; -1.775 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.727      ;
; -1.774 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[2]    ; clk          ; clk         ; 1.000        ; -0.242     ; 2.519      ;
; -1.761 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.703      ;
; -1.760 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[5]    ; clk          ; clk         ; 1.000        ; -0.242     ; 2.505      ;
; -1.759 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[5]     ; clk          ; clk         ; 1.000        ; -0.242     ; 2.504      ;
; -1.753 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[6]    ; clk          ; clk         ; 1.000        ; -0.242     ; 2.498      ;
; -1.751 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[4]    ; clk          ; clk         ; 1.000        ; -0.242     ; 2.496      ;
; -1.751 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[6]     ; clk          ; clk         ; 1.000        ; -0.242     ; 2.496      ;
; -1.749 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[1]     ; clk          ; clk         ; 1.000        ; -0.242     ; 2.494      ;
; -1.749 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[4]     ; clk          ; clk         ; 1.000        ; -0.242     ; 2.494      ;
; -1.748 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[1]    ; clk          ; clk         ; 1.000        ; -0.242     ; 2.493      ;
; -1.744 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[7]     ; clk          ; clk         ; 1.000        ; -0.242     ; 2.489      ;
; -1.744 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.696      ;
; -1.737 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.690      ;
; -1.735 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[3]     ; clk          ; clk         ; 1.000        ; -0.242     ; 2.480      ;
; -1.735 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[3]    ; clk          ; clk         ; 1.000        ; -0.242     ; 2.480      ;
; -1.735 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.688      ;
; -1.726 ; algo_3:inst|reg_ancho_3[1]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.668      ;
; -1.725 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.677      ;
; -1.723 ; algo_3:inst|reg_anterior[5]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.665      ;
; -1.723 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.676      ;
; -1.721 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_anterior[0]    ; clk          ; clk         ; 1.000        ; -0.242     ; 2.466      ;
; -1.717 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_3[0]     ; clk          ; clk         ; 1.000        ; -0.242     ; 2.462      ;
; -1.716 ; algo_3:inst|reg_ancho_2[2]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.668      ;
; -1.703 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.646      ;
; -1.695 ; algo_3:inst|reg_ancho_3[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.637      ;
; -1.695 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.638      ;
; -1.686 ; algo_3:inst|reg_anterior[2]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.628      ;
; -1.685 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.638      ;
; -1.677 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.624      ;
; -1.677 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.624      ;
; -1.677 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.624      ;
; -1.677 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.624      ;
; -1.677 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.624      ;
; -1.677 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.624      ;
; -1.677 ; algo_3:inst|cuenta[7]                                                                   ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.624      ;
; -1.676 ; algo_3:inst|reg_ancho_2[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.628      ;
; -1.662 ; algo_3:inst|reg_ancho_1[2]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.615      ;
; -1.658 ; algo_3:inst|reg_ancho_2[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.610      ;
; -1.655 ; algo_3:inst|reg_anterior[3]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.598      ;
; -1.653 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[4]     ; clk          ; clk         ; 1.000        ; -0.251     ; 2.389      ;
; -1.653 ; algo_3:inst|reg_ancho_1[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.605      ;
; -1.653 ; algo_3:inst|reg_ancho_3[3]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.595      ;
; -1.648 ; algo_3:inst|reg_anterior[1]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.591      ;
; -1.647 ; algo_3:inst|reg_ancho_2[4]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.599      ;
; -1.647 ; algo_3:inst|reg_ancho_1[3]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.600      ;
; -1.646 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.599      ;
; -1.644 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.597      ;
; -1.641 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.594      ;
; -1.640 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.593      ;
; -1.639 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.592      ;
; -1.638 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.591      ;
; -1.638 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.591      ;
; -1.637 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.590      ;
; -1.637 ; algo_3:inst|reg_ancho_1[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.590      ;
; -1.636 ; algo_3:inst|reg_ancho_3[6]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.578      ;
; -1.636 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.589      ;
; -1.635 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.588      ;
; -1.635 ; algo_3:inst|reg_ancho_1[1]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.588      ;
; -1.632 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.585      ;
; -1.627 ; algo_3:inst|reg_anterior[6]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.569      ;
; -1.627 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.580      ;
; -1.626 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.579      ;
; -1.624 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.577      ;
; -1.623 ; algo_3:inst|reg_anterior[4]                                                             ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.565      ;
; -1.623 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.576      ;
; -1.623 ; algo_3:inst|reg_ancho_2[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.576      ;
; -1.619 ; algo_3:inst|reg_anterior[0]                                                             ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.562      ;
; -1.616 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[7]     ; clk          ; clk         ; 1.000        ; -0.251     ; 2.352      ;
; -1.616 ; algo_3:inst|reg_ancho_2[3]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.569      ;
; -1.614 ; algo_3:inst|reg_ancho_1[5]                                                              ; algo_3:inst|data_a_escribir[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.566      ;
; -1.611 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.554      ;
; -1.608 ; ram:inst2|altsyncram:mem_rtl_0|altsyncram_ec81:auto_generated|ram_block1a0~porta_we_reg ; algo_3:inst|reg_ancho_1[2]     ; clk          ; clk         ; 1.000        ; -0.251     ; 2.344      ;
; -1.608 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.551      ;
; -1.608 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.551      ;
; -1.608 ; algo_3:inst|reg_ancho_3[2]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.551      ;
; -1.604 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.551      ;
; -1.604 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.551      ;
; -1.604 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.551      ;
; -1.604 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.551      ;
; -1.604 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.551      ;
; -1.604 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.551      ;
; -1.604 ; algo_3:inst|cuenta[6]                                                                   ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.551      ;
; -1.603 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.546      ;
; -1.600 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.543      ;
; -1.600 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.543      ;
; -1.600 ; algo_3:inst|reg_ancho_3[0]                                                              ; algo_3:inst|data_a_escribir[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.543      ;
; -1.597 ; algo_3:inst|reg_ancho_1[4]                                                              ; algo_3:inst|data_a_escribir[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.550      ;
; -1.594 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.547      ;
; -1.589 ; algo_3:inst|reg_ancho_2[1]                                                              ; algo_3:inst|data_a_escribir[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.542      ;
+--------+-----------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; UART_RX:inst1|r_RX_Byte[7]                 ; UART_RX:inst1|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[6]                 ; UART_RX:inst1|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[5]                 ; UART_RX:inst1|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[0]                 ; UART_RX:inst1|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[2]                 ; UART_RX:inst1|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[4]                 ; UART_RX:inst1|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[1]                 ; UART_RX:inst1|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_RX_Byte[3]                 ; UART_RX:inst1|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_Bit_Index[2]               ; UART_RX:inst1|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst1|r_Bit_Index[1]               ; UART_RX:inst1|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:inst9|data_to_send[7]              ; uart_tx:inst9|data_to_send[7]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.envio_mem_4              ; algo_3:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|ignorar_ancho_1                ; algo_3:inst|ignorar_ancho_1                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|ignorar_anterior               ; algo_3:inst|ignorar_anterior               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.envio_uart_2             ; algo_3:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.envio_mem_10             ; algo_3:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.envio_mem_8              ; algo_3:inst|state.envio_mem_8              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|fsm_state.FSM_START          ; uart_tx:inst9|fsm_state.FSM_START          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|bit_counter[1]               ; uart_tx:inst9|bit_counter[1]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|bit_counter[3]               ; uart_tx:inst9|bit_counter[3]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|bit_counter[2]               ; uart_tx:inst9|bit_counter[2]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|fsm_state.FSM_SEND           ; uart_tx:inst9|fsm_state.FSM_SEND           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|fsm_state.FSM_STOP           ; uart_tx:inst9|fsm_state.FSM_STOP           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:inst9|bit_counter[0]               ; uart_tx:inst9|bit_counter[0]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|data_a_escribir[0]             ; algo_3:inst|data_a_escribir[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|eventos[0]                     ; algo_3:inst|eventos[0]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.lectura_ancho_3          ; algo_3:inst|state.lectura_ancho_3          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.lectura_ancho_1          ; algo_3:inst|state.lectura_ancho_1          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3:inst|state.lectura_ancho_2          ; algo_3:inst|state.lectura_ancho_2          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_RX_DV                      ; UART_RX:inst1|r_RX_DV                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_Idle             ; UART_RX:inst1|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit     ; UART_RX:inst1|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst1|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_Bit_Index[0]               ; UART_RX:inst1|r_Bit_Index[0]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit      ; UART_RX:inst1|r_SM_Main.s_RX_Stop_Bit      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; algo_3:inst|state.envio_mem_2              ; algo_3:inst|state.envio_mem_2              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|state.envio_mem_6              ; algo_3:inst|state.envio_mem_6              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|state.lectura_cantidad_energia ; algo_3:inst|state.lectura_cantidad_energia ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|dir_energia[4]                 ; algo_3:inst|dir_energia[4]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|dir_energia[1]                 ; algo_3:inst|dir_energia[1]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|dir_energia[2]                 ; algo_3:inst|dir_energia[2]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|dir_energia[3]                 ; algo_3:inst|dir_energia[3]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|dir_energia[5]                 ; algo_3:inst|dir_energia[5]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|dir_energia[6]                 ; algo_3:inst|dir_energia[6]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|dir_energia[7]                 ; algo_3:inst|dir_energia[7]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|indice[0]                      ; algo_3:inst|indice[0]                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|dir_mem_3[0]                   ; algo_3:inst|dir_mem_3[0]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3:inst|state.lectura_anterior         ; algo_3:inst|state.lectura_anterior         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; UART_RX:inst1|r_RX_Byte[2]                 ; uart_algo:inst4|reg_data[2]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; uart_algo:inst4|state                      ; uart_algo:inst4|state                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; UART_RX:inst1|r_RX_Byte[3]                 ; uart_algo:inst4|reg_data[3]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.316      ;
; 0.193 ; algo_3:inst|state.envio_uart_1             ; algo_3:inst|state.envio_uart_2             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.193 ; uart_tx:inst9|cycle_counter[9]             ; uart_tx:inst9|cycle_counter[9]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.198 ; algo_3:inst|state.envio_mem_8              ; algo_3:inst|state.envio_mem_9              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.323      ;
; 0.201 ; algo_3:inst|state.envio_mem_3              ; algo_3:inst|state.envio_mem_4              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.203 ; algo_3:inst|state.casos                    ; algo_3:inst|state.dir_cantidad_energia     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.204 ; UART_RX:inst1|r_Clk_Count[8]               ; UART_RX:inst1|r_Clk_Count[8]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; algo_3:inst|state.envio_mem_9              ; algo_3:inst|state.envio_mem_10             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.217 ; UART_RX:inst1|r_RX_Data                    ; UART_RX:inst1|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.342      ;
; 0.248 ; uart_tx:inst9|data_to_send[3]              ; uart_tx:inst9|data_to_send[2]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.255 ; UART_RX:inst1|r_RX_Byte[6]                 ; uart_algo:inst4|reg_data[6]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.381      ;
; 0.261 ; UART_RX:inst1|r_RX_Byte[7]                 ; uart_algo:inst4|reg_data[7]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; UART_RX:inst1|r_RX_Byte[1]                 ; uart_algo:inst4|reg_data[1]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.388      ;
; 0.264 ; UART_RX:inst1|r_RX_Byte[0]                 ; uart_algo:inst4|reg_data[0]                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.390      ;
; 0.266 ; uart_algo:inst4|pix_count_int[1]           ; algo_3:inst|pix_count_anterior[1]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.393      ;
; 0.271 ; algo_3:inst|state.lectura_cantidad_energia ; algo_3:inst|state.escritura_1              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.395      ;
; 0.272 ; algo_3:inst|state.lectura_ancho_2          ; algo_3:inst|state.dir_ancho_1              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.397      ;
; 0.280 ; UART_RX:inst1|r_Clk_Count[8]               ; UART_RX:inst1|r_SM_Main.s_Cleanup          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.407      ;
; 0.281 ; algo_3:inst|state.escritura_1              ; algo_3:inst|state.escritura_2              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.405      ;
; 0.289 ; uart_tx:inst9|data_to_send[1]              ; uart_tx:inst9|data_to_send[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; uart_tx:inst9|data_to_send[2]              ; uart_tx:inst9|data_to_send[1]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; algo_3:inst|cuenta_pixel[7]                ; algo_3:inst|cuenta_pixel[7]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; algo_3:inst|cuenta_pixel[2]                ; algo_3:inst|cuenta_pixel[2]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; uart_algo:inst4|pix_count_int[11]          ; algo_3:inst|pix_count_anterior[11]         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.412      ;
; 0.289 ; uart_algo:inst4|pix_count_int[3]           ; algo_3:inst|pix_count_anterior[3]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.290 ; uart_tx:inst9|data_to_send[6]              ; uart_tx:inst9|data_to_send[5]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; algo_3:inst|cuenta_pixel[4]                ; algo_3:inst|cuenta_pixel[4]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.291 ; uart_tx:inst9|data_to_send[4]              ; uart_tx:inst9|data_to_send[3]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.292 ; uart_tx:inst9|data_to_send[5]              ; uart_tx:inst9|data_to_send[4]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; uart_tx:inst9|fsm_state.FSM_IDLE           ; uart_tx:inst9|txd_reg                      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.293 ; UART_RX:inst1|r_Clk_Count[1]               ; UART_RX:inst1|r_Clk_Count[1]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; uart_tx:inst9|cycle_counter[5]             ; uart_tx:inst9|cycle_counter[5]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst9|cycle_counter[3]             ; uart_tx:inst9|cycle_counter[3]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:inst9|cycle_counter[2]             ; uart_tx:inst9|cycle_counter[2]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; uart_tx:inst9|cycle_counter[8]             ; uart_tx:inst9|cycle_counter[8]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst9|cycle_counter[4]             ; uart_tx:inst9|cycle_counter[4]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; uart_tx:inst9|cycle_counter[1]             ; uart_tx:inst9|cycle_counter[1]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; UART_RX:inst1|r_Clk_Count[2]               ; UART_RX:inst1|r_Clk_Count[2]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; uart_tx:inst9|cycle_counter[6]             ; uart_tx:inst9|cycle_counter[6]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.421      ;
; 0.298 ; UART_RX:inst1|r_Clk_Count[3]               ; UART_RX:inst1|r_Clk_Count[3]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; UART_RX:inst1|r_Clk_Count[5]               ; UART_RX:inst1|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; UART_RX:inst1|r_Clk_Count[7]               ; UART_RX:inst1|r_Clk_Count[7]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; uart_algo:inst4|pix_count_int[12]          ; uart_algo:inst4|pix_count_int[12]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; algo_3:inst|eventos[7]                     ; algo_3:inst|eventos[7]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UART_RX:inst1|r_Clk_Count[4]               ; UART_RX:inst1|r_Clk_Count[4]               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; uart_algo:inst4|pix_count_int[10]          ; uart_algo:inst4|pix_count_int[10]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; algo_3:inst|eventos[1]                     ; algo_3:inst|eventos[1]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; algo_3:inst|eventos[3]                     ; algo_3:inst|eventos[3]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; algo_3:inst|eventos[5]                     ; algo_3:inst|eventos[5]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; algo_3:inst|eventos[6]                     ; algo_3:inst|eventos[6]                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.085   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.085   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -851.166 ; 0.0   ; 0.0      ; 0.0     ; -404.124            ;
;  clk             ; -851.166 ; 0.000 ; N/A      ; N/A     ; -404.124            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10689    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10689    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 240   ; 240  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Wed Oct  9 12:12:34 2024
Info: Command: quartus_sta anda_plis -c anda_plis
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'anda_plis.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.085            -851.166 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -404.124 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.573
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.573            -752.372 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -402.672 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.865            -267.686 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -298.376 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4958 megabytes
    Info: Processing ended: Wed Oct  9 12:12:35 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


