Todo circuito integrado se graba en silicio, en el silicio mediante tecnicas litograficas de dopado, oxidacion, etc, se pueden generar todos los componentes electronicos escenciales, a saber:

- **Resistencias**
- **Capacitores**
- **Diodos**
- **Transistores BJT**
- **Transistores FET**

Y tambien componentes fuera de lo tradicional, como sensores, etc. 

Segun la cantidad de compuertas los circuitos pueden clasificarse en su nivel de integracion:

![[digital11.png]]

En cualquiera de los niveles de integracion, el layout es similar, se puede editar en un mismo programa y de las mismas maneras un layout para un CI 74LS que para un CPU ARM CORTEX, sin embargo, el disenio de layouts complejos suele automatizarse mediante RTL.

En proyectos grandes, el disenio verilog o vhdl describe por completo al chip, y el layout se puede generar asi:

#### **Flujo automatizado (para lógica digital)**:

1. **Síntesis RTL-to-Gates**:
    
    - Herramientas como **Yosys** (libre) o **Synopsys Design Compiler** (comercial) convierten el Verilog en una **red de compuertas estándar** (AND, OR, Flip-Flops).
        
    - **Salida**: Un archivo (ej. `.v` o `.edif`) con la netlist.
        
2. **Place & Route (P&R)**:
    
    - Herramientas como **OpenROAD** (libre) o **Cadence Innovus** (comercial) asignan físicamente las compuertas al _layout_ usando:
        
        - **Bibliotecas de celdas estándar** (del PDK): Define cómo se ven las compuertas en silicio (ej. NAND en 7 nm vs. 130 nm).
            
        - **Reglas de diseño** (DRC): Espaciado, anchos de metal, etc.