TimeQuest Timing Analyzer report for COMdriver
Thu Jun 27 18:58:53 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'div_clk:DIV|Clk_aux'
 13. Slow 1200mV 85C Model Setup: 'clk50M'
 14. Slow 1200mV 85C Model Hold: 'clk50M'
 15. Slow 1200mV 85C Model Hold: 'div_clk:DIV|Clk_aux'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'div_clk:DIV|Clk_aux'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'div_clk:DIV|Clk_aux'
 30. Slow 1200mV 0C Model Setup: 'clk50M'
 31. Slow 1200mV 0C Model Hold: 'clk50M'
 32. Slow 1200mV 0C Model Hold: 'div_clk:DIV|Clk_aux'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'div_clk:DIV|Clk_aux'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'div_clk:DIV|Clk_aux'
 46. Fast 1200mV 0C Model Setup: 'clk50M'
 47. Fast 1200mV 0C Model Hold: 'clk50M'
 48. Fast 1200mV 0C Model Hold: 'div_clk:DIV|Clk_aux'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'div_clk:DIV|Clk_aux'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; COMdriver                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clk50M              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M }              ;
; div_clk:DIV|Clk_aux ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_clk:DIV|Clk_aux } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 271.44 MHz ; 271.44 MHz      ; div_clk:DIV|Clk_aux ;                                                               ;
; 393.39 MHz ; 250.0 MHz       ; clk50M              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; div_clk:DIV|Clk_aux ; -1.828 ; -38.418       ;
; clk50M              ; -1.542 ; -12.347       ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50M              ; -0.055 ; -0.055        ;
; div_clk:DIV|Clk_aux ; 0.358  ; 0.000         ;
+---------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; clk50M              ; -3.000 ; -15.000            ;
; div_clk:DIV|Clk_aux ; -1.000 ; -34.000            ;
+---------------------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_clk:DIV|Clk_aux'                                                                                                            ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.828 ; bit_counter[2]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.763      ;
; -1.827 ; bit_counter[2]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.762      ;
; -1.818 ; bit_counter[4]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.753      ;
; -1.817 ; bit_counter[4]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.752      ;
; -1.658 ; bit_counter[7]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.593      ;
; -1.657 ; bit_counter[7]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.592      ;
; -1.642 ; bit_counter[5]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.577      ;
; -1.641 ; bit_counter[5]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.576      ;
; -1.558 ; bit_counter[6]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.493      ;
; -1.557 ; bit_counter[6]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.492      ;
; -1.441 ; bit_counter[9]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.376      ;
; -1.440 ; bit_counter[9]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.375      ;
; -1.415 ; bit_counter[1]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.348      ;
; -1.408 ; bit_counter[3]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.341      ;
; -1.387 ; bit_counter[1]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.320      ;
; -1.386 ; bit_counter[0]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.319      ;
; -1.347 ; bit_counter[5]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.280      ;
; -1.342 ; send_aux                       ; com_serie:COM_X|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.838      ;
; -1.342 ; send_aux                       ; com_serie:COM_X|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.838      ;
; -1.342 ; send_aux                       ; com_serie:COM_X|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.838      ;
; -1.328 ; bit_counter[8]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.263      ;
; -1.327 ; bit_counter[8]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 2.262      ;
; -1.314 ; bit_counter[1]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.247      ;
; -1.313 ; bit_counter[0]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.246      ;
; -1.288 ; send_aux                       ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.784      ;
; -1.288 ; send_aux                       ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.784      ;
; -1.272 ; bit_counter[3]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.205      ;
; -1.248 ; bit_counter[2]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.181      ;
; -1.221 ; bit_counter[2]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.154      ;
; -1.211 ; bit_counter[4]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.144      ;
; -1.199 ; bit_counter[3]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.132      ;
; -1.196 ; com_serie:COM_X|shift_reg[6]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 2.128      ;
; -1.192 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.125      ;
; -1.187 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.120      ;
; -1.187 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.120      ;
; -1.187 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.120      ;
; -1.181 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.114      ;
; -1.180 ; bit_counter[1]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.113      ;
; -1.175 ; bit_counter[2]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.108      ;
; -1.173 ; bit_counter[3]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.106      ;
; -1.173 ; send_aux                       ; com_serie:COM_X|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_X|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_X|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_X|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_X|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_Y|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_Y|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_Y|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_Y|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_Y|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_Y|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_Y|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.173 ; send_aux                       ; com_serie:COM_Y|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.669      ;
; -1.170 ; bit_counter[0]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.103      ;
; -1.152 ; bit_counter[5]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.085      ;
; -1.135 ; bit_counter[4]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.068      ;
; -1.129 ; com_serie:COM_X|sending        ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.062      ;
; -1.129 ; com_serie:COM_X|sending        ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.062      ;
; -1.110 ; bit_counter[5]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.043      ;
; -1.107 ; bit_counter[5]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.040      ;
; -1.086 ; send_aux                       ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.001      ; 1.582      ;
; -1.076 ; com_serie:COM_Y|shift_reg[6]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 2.009      ;
; -1.062 ; bit_counter[4]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.995      ;
; -1.051 ; bit_counter[7]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.984      ;
; -1.045 ; bit_counter[3]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 1.980      ;
; -1.043 ; bit_counter[3]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 1.978      ;
; -1.019 ; bit_counter[6]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.952      ;
; -1.015 ; bit_counter[7]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.948      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.010 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.943      ;
; -1.008 ; bit_counter[1]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 1.943      ;
; -0.997 ; com_serie:COM_X|shift_reg[1]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.930      ;
; -0.986 ; bit_counter[2]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.919      ;
; -0.982 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.915      ;
; -0.978 ; bit_counter[1]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 1.913      ;
; -0.976 ; bit_counter[4]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.909      ;
; -0.951 ; bit_counter[6]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.884      ;
; -0.925 ; bit_counter[0]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.858      ;
; -0.920 ; com_serie:COM_X|sending        ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.853      ;
; -0.916 ; bit_counter[8]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.849      ;
; -0.914 ; bit_counter[0]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 1.849      ;
; -0.911 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.844      ;
; -0.894 ; com_serie:COM_Y|shift_reg[1]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.827      ;
; -0.884 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.817      ;
; -0.877 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.810      ;
; -0.876 ; bit_counter[0]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.060     ; 1.811      ;
; -0.869 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.802      ;
; -0.860 ; bit_counter[8]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.793      ;
; -0.859 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.792      ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50M'                                                                                                   ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -1.542 ; div_clk:DIV|counter[4]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.476      ;
; -1.536 ; div_clk:DIV|counter[6]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.470      ;
; -1.484 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 2.417      ;
; -1.467 ; div_clk:DIV|counter[7]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 2.400      ;
; -1.458 ; div_clk:DIV|counter[5]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.392      ;
; -1.404 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 2.337      ;
; -1.331 ; div_clk:DIV|counter[0]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.265      ;
; -1.319 ; div_clk:DIV|counter[2]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.253      ;
; -1.285 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.219      ;
; -1.277 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.211      ;
; -1.249 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 2.182      ;
; -1.246 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.180      ;
; -1.232 ; div_clk:DIV|counter[9]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.166      ;
; -1.226 ; div_clk:DIV|counter[10] ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.160      ;
; -1.225 ; div_clk:DIV|counter[8]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.159      ;
; -1.205 ; div_clk:DIV|counter[3]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.139      ;
; -1.167 ; div_clk:DIV|counter[1]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 2.100      ;
; -1.166 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.100      ;
; -1.166 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.100      ;
; -1.165 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.099      ;
; -1.149 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 2.082      ;
; -1.131 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.065      ;
; -1.128 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 2.061      ;
; -1.122 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.056      ;
; -1.088 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.022      ;
; -1.088 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 2.022      ;
; -1.058 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.992      ;
; -1.056 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.989      ;
; -1.052 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.986      ;
; -1.050 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.983      ;
; -1.042 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.976      ;
; -1.042 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.976      ;
; -1.038 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.972      ;
; -1.019 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.952      ;
; -1.011 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.945      ;
; -1.010 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.944      ;
; -1.008 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.942      ;
; -0.989 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.922      ;
; -0.938 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.872      ;
; -0.937 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.871      ;
; -0.931 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.865      ;
; -0.927 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.861      ;
; -0.904 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.838      ;
; -0.904 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.838      ;
; -0.896 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.830      ;
; -0.895 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.829      ;
; -0.890 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.824      ;
; -0.887 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.821      ;
; -0.885 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.819      ;
; -0.849 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.783      ;
; -0.827 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.760      ;
; -0.826 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.759      ;
; -0.824 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.757      ;
; -0.821 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.755      ;
; -0.818 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.752      ;
; -0.818 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.752      ;
; -0.814 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.748      ;
; -0.814 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.748      ;
; -0.812 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.746      ;
; -0.812 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.746      ;
; -0.778 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.712      ;
; -0.778 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.712      ;
; -0.775 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.709      ;
; -0.771 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.705      ;
; -0.748 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.682      ;
; -0.737 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.671      ;
; -0.732 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.665      ;
; -0.721 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.654      ;
; -0.715 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.648      ;
; -0.708 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.641      ;
; -0.702 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.062     ; 1.635      ;
; -0.694 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.628      ;
; -0.688 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.622      ;
; -0.687 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.621      ;
; -0.661 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.595      ;
; -0.617 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.551      ;
; -0.610 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.544      ;
; -0.594 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.528      ;
; -0.594 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.528      ;
; -0.587 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.521      ;
; -0.587 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.521      ;
; -0.586 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.520      ;
; -0.586 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.520      ;
; -0.586 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.520      ;
; -0.585 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.519      ;
; -0.583 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.517      ;
; -0.569 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.503      ;
; -0.505 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.439      ;
; -0.501 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.435      ;
; -0.499 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.433      ;
; -0.467 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.401      ;
; -0.464 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.398      ;
; -0.075 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.009      ;
; -0.070 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.004      ;
; -0.069 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[0]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 1.003      ;
; -0.062 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 0.996      ;
; -0.050 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 0.984      ;
; -0.038 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.061     ; 0.972      ;
; 0.098  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 0.500        ; 2.336      ; 2.922      ;
; 0.651  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 1.000        ; 2.336      ; 2.869      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50M'                                                                                                    ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.055 ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 0.000        ; 2.420      ; 2.751      ;
; 0.505  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; -0.500       ; 2.420      ; 2.811      ;
; 0.558  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 0.776      ;
; 0.563  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 0.781      ;
; 0.571  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 0.789      ;
; 0.573  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 0.792      ;
; 0.594  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[0]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 0.812      ;
; 0.679  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 0.897      ;
; 0.847  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.065      ;
; 0.851  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.069      ;
; 0.854  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.072      ;
; 0.854  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.072      ;
; 0.859  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.077      ;
; 0.861  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.079      ;
; 0.863  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.081      ;
; 0.948  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.166      ;
; 0.961  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.179      ;
; 0.964  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.182      ;
; 0.973  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.191      ;
; 0.975  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.193      ;
; 0.981  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.199      ;
; 1.001  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.219      ;
; 1.043  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.262      ;
; 1.058  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.276      ;
; 1.071  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.289      ;
; 1.074  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.292      ;
; 1.085  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.303      ;
; 1.091  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.309      ;
; 1.093  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.311      ;
; 1.102  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.320      ;
; 1.102  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.320      ;
; 1.107  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.326      ;
; 1.111  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.329      ;
; 1.127  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.345      ;
; 1.129  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.347      ;
; 1.143  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.361      ;
; 1.145  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.363      ;
; 1.157  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.375      ;
; 1.166  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.384      ;
; 1.166  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.384      ;
; 1.175  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.394      ;
; 1.176  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.395      ;
; 1.179  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.398      ;
; 1.181  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.399      ;
; 1.195  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.413      ;
; 1.199  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.417      ;
; 1.201  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.419      ;
; 1.201  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.419      ;
; 1.214  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.433      ;
; 1.243  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.462      ;
; 1.250  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.468      ;
; 1.252  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.470      ;
; 1.257  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.475      ;
; 1.264  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.482      ;
; 1.266  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.484      ;
; 1.278  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.497      ;
; 1.298  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.517      ;
; 1.299  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.518      ;
; 1.308  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.527      ;
; 1.309  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.527      ;
; 1.309  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.527      ;
; 1.317  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.535      ;
; 1.321  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.540      ;
; 1.334  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.552      ;
; 1.335  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.553      ;
; 1.335  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.553      ;
; 1.340  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.559      ;
; 1.350  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.569      ;
; 1.355  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.573      ;
; 1.355  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.573      ;
; 1.356  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.575      ;
; 1.357  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.575      ;
; 1.370  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.588      ;
; 1.375  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.594      ;
; 1.378  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.596      ;
; 1.380  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.598      ;
; 1.395  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.613      ;
; 1.396  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.615      ;
; 1.398  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.616      ;
; 1.412  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.631      ;
; 1.427  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.645      ;
; 1.491  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.709      ;
; 1.496  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.061      ; 1.714      ;
; 1.513  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.732      ;
; 1.561  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.780      ;
; 1.601  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.820      ;
; 1.651  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.870      ;
; 1.717  ; div_clk:DIV|counter[1]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.936      ;
; 1.752  ; div_clk:DIV|counter[10] ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.971      ;
; 1.772  ; div_clk:DIV|counter[9]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 1.991      ;
; 1.781  ; div_clk:DIV|counter[3]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 2.000      ;
; 1.807  ; div_clk:DIV|counter[8]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 2.026      ;
; 1.858  ; div_clk:DIV|counter[0]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 2.077      ;
; 1.888  ; div_clk:DIV|counter[2]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 2.107      ;
; 1.957  ; div_clk:DIV|counter[5]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 2.176      ;
; 2.005  ; div_clk:DIV|counter[7]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 2.224      ;
; 2.045  ; div_clk:DIV|counter[6]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 2.264      ;
; 2.083  ; div_clk:DIV|counter[4]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.062      ; 2.302      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_clk:DIV|Clk_aux'                                                                                                            ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.358 ; send_aux                       ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; outSerial[0]~reg0              ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; com_serie:COM_X|sending        ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.580      ;
; 0.553 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.773      ;
; 0.558 ; bit_counter[7]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; bit_counter[2]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.777      ;
; 0.562 ; bit_counter[6]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; bit_counter[4]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.781      ;
; 0.578 ; bit_counter[1]                 ; bit_counter[1]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; bit_counter[3]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.799      ;
; 0.591 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 0.810      ;
; 0.783 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.002      ;
; 0.794 ; bit_counter[9]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.013      ;
; 0.828 ; com_serie:COM_X|shift_reg[5]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.048      ;
; 0.846 ; bit_counter[2]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.065      ;
; 0.848 ; bit_counter[2]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; bit_counter[6]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.068      ;
; 0.851 ; bit_counter[4]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.070      ;
; 0.852 ; bit_counter[5]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.071      ;
; 0.853 ; bit_counter[1]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.072      ;
; 0.854 ; bit_counter[3]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.073      ;
; 0.867 ; bit_counter[8]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.086      ;
; 0.867 ; bit_counter[0]                 ; bit_counter[1]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.086      ;
; 0.869 ; bit_counter[0]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.088      ;
; 0.895 ; com_serie:COM_X|shift_reg[2]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.115      ;
; 0.922 ; com_serie:COM_Y|shift_reg[2]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.142      ;
; 0.942 ; com_serie:COM_X|sending        ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.162      ;
; 0.943 ; com_serie:COM_X|sending        ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.163      ;
; 0.960 ; bit_counter[2]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.179      ;
; 0.961 ; bit_counter[4]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; bit_counter[5]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.181      ;
; 0.963 ; bit_counter[1]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.182      ;
; 0.965 ; bit_counter[1]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.184      ;
; 0.966 ; bit_counter[3]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.185      ;
; 0.979 ; bit_counter[0]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.198      ;
; 0.981 ; bit_counter[0]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.200      ;
; 1.000 ; com_serie:COM_Y|shift_reg[5]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.220      ;
; 1.002 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.221      ;
; 1.015 ; bit_counter[0]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.234      ;
; 1.021 ; com_serie:COM_X|shift_reg[7]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.241      ;
; 1.038 ; send_aux                       ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; -0.500       ; 0.129      ; 0.844      ;
; 1.070 ; bit_counter[2]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.289      ;
; 1.076 ; bit_counter[3]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.295      ;
; 1.077 ; bit_counter[1]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.296      ;
; 1.087 ; bit_counter[5]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.306      ;
; 1.090 ; bit_counter[9]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.309      ;
; 1.093 ; bit_counter[0]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.312      ;
; 1.094 ; bit_counter[9]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.313      ;
; 1.117 ; com_serie:COM_Y|shift_reg[3]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.337      ;
; 1.125 ; bit_counter[7]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.344      ;
; 1.143 ; bit_counter[6]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.362      ;
; 1.164 ; bit_counter[8]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.383      ;
; 1.164 ; bit_counter[8]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.383      ;
; 1.168 ; bit_counter[8]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.387      ;
; 1.172 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.391      ;
; 1.178 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.397      ;
; 1.187 ; bit_counter[1]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.406      ;
; 1.194 ; com_serie:COM_Y|shift_reg[7]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.414      ;
; 1.198 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.417      ;
; 1.199 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.419      ;
; 1.203 ; bit_counter[0]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.422      ;
; 1.216 ; com_serie:COM_Y|shift_reg[0]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.436      ;
; 1.222 ; com_serie:COM_X|shift_reg[3]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.442      ;
; 1.222 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.441      ;
; 1.223 ; bit_counter[0]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.444      ;
; 1.224 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.444      ;
; 1.226 ; bit_counter[0]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.447      ;
; 1.233 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.452      ;
; 1.236 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.455      ;
; 1.244 ; send_aux                       ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; -0.500       ; 0.129      ; 1.050      ;
; 1.244 ; send_aux                       ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; -0.500       ; 0.129      ; 1.050      ;
; 1.244 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.463      ;
; 1.255 ; bit_counter[4]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.474      ;
; 1.256 ; bit_counter[5]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.475      ;
; 1.271 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.491      ;
; 1.282 ; com_serie:COM_X|shift_reg[4]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.502      ;
; 1.289 ; bit_counter[9]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.508      ;
; 1.294 ; com_serie:COM_Y|shift_reg[4]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.514      ;
; 1.294 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.514      ;
; 1.297 ; bit_counter[6]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.516      ;
; 1.299 ; bit_counter[6]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.518      ;
; 1.300 ; bit_counter[6]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.519      ;
; 1.311 ; bit_counter[1]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.532      ;
; 1.314 ; bit_counter[1]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.535      ;
; 1.322 ; com_serie:COM_X|shift_reg[0]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.542      ;
; 1.343 ; bit_counter[7]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.562      ;
; 1.345 ; bit_counter[3]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.566      ;
; 1.348 ; bit_counter[3]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.569      ;
; 1.360 ; bit_counter[4]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.579      ;
; 1.364 ; bit_counter[2]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.583      ;
; 1.370 ; bit_counter[3]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.589      ;
; 1.390 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.609      ;
; 1.399 ; bit_counter[7]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.618      ;
; 1.402 ; bit_counter[7]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.621      ;
; 1.423 ; com_serie:COM_Y|shift_reg[1]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 1.643      ;
; 1.434 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.062      ; 1.653      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50M ; Rise       ; clk50M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~input|o               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|Clk_aux|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[1]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[7]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[0]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[10]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[2]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[3]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[4]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[5]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[6]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[8]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[9]|clk           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~inputclkctrl|outclk   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~inputclkctrl|outclk   ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|Clk_aux|clk              ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[0]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[10]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[1]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[2]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[3]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[4]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[5]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[6]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[7]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[8]|clk           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[9]|clk           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'div_clk:DIV|Clk_aux'                                                              ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|sending        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|sending        ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[6]   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[7]   ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[6]   ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; coord_x[*]  ; div_clk:DIV|Clk_aux ; 1.375 ; 1.795 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[0] ; div_clk:DIV|Clk_aux ; 1.364 ; 1.778 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[1] ; div_clk:DIV|Clk_aux ; 1.321 ; 1.737 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[2] ; div_clk:DIV|Clk_aux ; 1.309 ; 1.732 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[3] ; div_clk:DIV|Clk_aux ; 1.073 ; 1.488 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[4] ; div_clk:DIV|Clk_aux ; 1.375 ; 1.795 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[5] ; div_clk:DIV|Clk_aux ; 1.066 ; 1.475 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[6] ; div_clk:DIV|Clk_aux ; 0.943 ; 1.356 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[7] ; div_clk:DIV|Clk_aux ; 0.938 ; 1.352 ; Fall       ; div_clk:DIV|Clk_aux ;
; coord_y[*]  ; div_clk:DIV|Clk_aux ; 1.525 ; 1.913 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[0] ; div_clk:DIV|Clk_aux ; 1.525 ; 1.913 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[1] ; div_clk:DIV|Clk_aux ; 1.100 ; 1.507 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[2] ; div_clk:DIV|Clk_aux ; 1.104 ; 1.521 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[3] ; div_clk:DIV|Clk_aux ; 1.182 ; 1.596 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[4] ; div_clk:DIV|Clk_aux ; 1.288 ; 1.698 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[5] ; div_clk:DIV|Clk_aux ; 1.345 ; 1.761 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[6] ; div_clk:DIV|Clk_aux ; 1.096 ; 1.514 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[7] ; div_clk:DIV|Clk_aux ; 1.065 ; 1.494 ; Fall       ; div_clk:DIV|Clk_aux ;
+-------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-------------+---------------------+--------+--------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+--------+--------+------------+---------------------+
; coord_x[*]  ; div_clk:DIV|Clk_aux ; -0.526 ; -0.921 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[0] ; div_clk:DIV|Clk_aux ; -0.946 ; -1.352 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[1] ; div_clk:DIV|Clk_aux ; -0.906 ; -1.312 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[2] ; div_clk:DIV|Clk_aux ; -0.894 ; -1.307 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[3] ; div_clk:DIV|Clk_aux ; -0.668 ; -1.074 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[4] ; div_clk:DIV|Clk_aux ; -0.958 ; -1.368 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[5] ; div_clk:DIV|Clk_aux ; -0.660 ; -1.060 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[6] ; div_clk:DIV|Clk_aux ; -0.531 ; -0.925 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[7] ; div_clk:DIV|Clk_aux ; -0.526 ; -0.921 ; Fall       ; div_clk:DIV|Clk_aux ;
; coord_y[*]  ; div_clk:DIV|Clk_aux ; -0.660 ; -1.069 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[0] ; div_clk:DIV|Clk_aux ; -1.102 ; -1.481 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[1] ; div_clk:DIV|Clk_aux ; -0.681 ; -1.069 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[2] ; div_clk:DIV|Clk_aux ; -0.698 ; -1.106 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[3] ; div_clk:DIV|Clk_aux ; -0.761 ; -1.156 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[4] ; div_clk:DIV|Clk_aux ; -0.875 ; -1.276 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[5] ; div_clk:DIV|Clk_aux ; -0.928 ; -1.335 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[6] ; div_clk:DIV|Clk_aux ; -0.689 ; -1.099 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[7] ; div_clk:DIV|Clk_aux ; -0.660 ; -1.079 ; Fall       ; div_clk:DIV|Clk_aux ;
+-------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.879 ; 5.857 ; Rise       ; div_clk:DIV|Clk_aux ;
;  outSerial[0] ; div_clk:DIV|Clk_aux ; 5.879 ; 5.857 ; Rise       ; div_clk:DIV|Clk_aux ;
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.652 ; 5.636 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[1] ; div_clk:DIV|Clk_aux ; 5.631 ; 5.619 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[2] ; div_clk:DIV|Clk_aux ; 5.652 ; 5.636 ; Fall       ; div_clk:DIV|Clk_aux ;
+---------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.718 ; 5.695 ; Rise       ; div_clk:DIV|Clk_aux ;
;  outSerial[0] ; div_clk:DIV|Clk_aux ; 5.718 ; 5.695 ; Rise       ; div_clk:DIV|Clk_aux ;
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.477 ; 5.463 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[1] ; div_clk:DIV|Clk_aux ; 5.477 ; 5.463 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[2] ; div_clk:DIV|Clk_aux ; 5.497 ; 5.480 ; Fall       ; div_clk:DIV|Clk_aux ;
+---------------+---------------------+-------+-------+------------+---------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 297.44 MHz ; 297.44 MHz      ; div_clk:DIV|Clk_aux ;                                                               ;
; 435.92 MHz ; 250.0 MHz       ; clk50M              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; div_clk:DIV|Clk_aux ; -1.576 ; -32.519       ;
; clk50M              ; -1.294 ; -9.644        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50M              ; -0.048 ; -0.048        ;
; div_clk:DIV|Clk_aux ; 0.312  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk50M              ; -3.000 ; -15.000           ;
; div_clk:DIV|Clk_aux ; -1.000 ; -34.000           ;
+---------------------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_clk:DIV|Clk_aux'                                                                                                             ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.576 ; bit_counter[2]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.519      ;
; -1.574 ; bit_counter[2]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.517      ;
; -1.566 ; bit_counter[4]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.509      ;
; -1.564 ; bit_counter[4]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.507      ;
; -1.432 ; bit_counter[7]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.375      ;
; -1.430 ; bit_counter[7]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.373      ;
; -1.388 ; bit_counter[5]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.331      ;
; -1.386 ; bit_counter[5]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.329      ;
; -1.338 ; bit_counter[6]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.281      ;
; -1.336 ; bit_counter[6]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.279      ;
; -1.213 ; bit_counter[9]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.156      ;
; -1.211 ; bit_counter[9]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.154      ;
; -1.181 ; send_aux                       ; com_serie:COM_X|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.644      ;
; -1.181 ; send_aux                       ; com_serie:COM_X|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.644      ;
; -1.181 ; send_aux                       ; com_serie:COM_X|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.644      ;
; -1.180 ; bit_counter[1]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 2.121      ;
; -1.174 ; bit_counter[3]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 2.115      ;
; -1.131 ; send_aux                       ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.594      ;
; -1.131 ; send_aux                       ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.594      ;
; -1.122 ; bit_counter[8]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.065      ;
; -1.120 ; bit_counter[8]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 2.063      ;
; -1.108 ; bit_counter[0]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 2.049      ;
; -1.104 ; bit_counter[1]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 2.045      ;
; -1.091 ; bit_counter[5]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 2.032      ;
; -1.043 ; bit_counter[0]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.984      ;
; -1.039 ; bit_counter[1]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.980      ;
; -1.035 ; send_aux                       ; com_serie:COM_X|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_X|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_X|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_X|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_X|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_Y|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_Y|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_Y|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_Y|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_Y|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_Y|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_Y|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.035 ; send_aux                       ; com_serie:COM_Y|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.498      ;
; -1.005 ; bit_counter[2]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.946      ;
; -1.004 ; bit_counter[3]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.945      ;
; -0.995 ; bit_counter[4]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.936      ;
; -0.987 ; bit_counter[2]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.928      ;
; -0.973 ; bit_counter[1]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.914      ;
; -0.972 ; send_aux                       ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; -0.032     ; 1.435      ;
; -0.971 ; bit_counter[3]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.912      ;
; -0.970 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.910      ;
; -0.970 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.910      ;
; -0.970 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.910      ;
; -0.967 ; bit_counter[3]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.908      ;
; -0.965 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.905      ;
; -0.954 ; bit_counter[0]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.895      ;
; -0.948 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.888      ;
; -0.943 ; com_serie:COM_X|shift_reg[6]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.883      ;
; -0.922 ; bit_counter[2]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.863      ;
; -0.915 ; com_serie:COM_X|sending        ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.855      ;
; -0.915 ; com_serie:COM_X|sending        ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.855      ;
; -0.899 ; bit_counter[5]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.840      ;
; -0.890 ; bit_counter[4]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.831      ;
; -0.887 ; bit_counter[5]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.828      ;
; -0.882 ; bit_counter[5]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.823      ;
; -0.861 ; bit_counter[7]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.802      ;
; -0.836 ; com_serie:COM_Y|shift_reg[6]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.776      ;
; -0.828 ; bit_counter[3]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 1.771      ;
; -0.825 ; bit_counter[4]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.766      ;
; -0.824 ; bit_counter[3]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 1.767      ;
; -0.798 ; bit_counter[2]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.739      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.798 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.738      ;
; -0.792 ; bit_counter[1]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 1.735      ;
; -0.791 ; bit_counter[6]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.732      ;
; -0.788 ; bit_counter[4]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.729      ;
; -0.780 ; bit_counter[7]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.721      ;
; -0.780 ; com_serie:COM_X|shift_reg[1]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.720      ;
; -0.773 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.713      ;
; -0.767 ; bit_counter[1]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 1.710      ;
; -0.767 ; bit_counter[6]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.708      ;
; -0.747 ; bit_counter[0]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.688      ;
; -0.723 ; com_serie:COM_X|sending        ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.663      ;
; -0.717 ; bit_counter[0]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 1.660      ;
; -0.703 ; bit_counter[8]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.644      ;
; -0.694 ; com_serie:COM_Y|shift_reg[1]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.634      ;
; -0.692 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.632      ;
; -0.691 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.631      ;
; -0.686 ; bit_counter[0]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.052     ; 1.629      ;
; -0.684 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.624      ;
; -0.672 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.612      ;
; -0.658 ; bit_counter[7]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.599      ;
; -0.657 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 1.597      ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50M'                                                                                                    ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -1.294 ; div_clk:DIV|counter[4]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 2.234      ;
; -1.261 ; div_clk:DIV|counter[6]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 2.201      ;
; -1.200 ; div_clk:DIV|counter[7]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 2.140      ;
; -1.198 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 2.138      ;
; -1.196 ; div_clk:DIV|counter[5]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 2.136      ;
; -1.111 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 2.051      ;
; -1.089 ; div_clk:DIV|counter[2]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 2.029      ;
; -1.078 ; div_clk:DIV|counter[0]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 2.018      ;
; -1.044 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.984      ;
; -1.019 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.959      ;
; -1.010 ; div_clk:DIV|counter[9]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.950      ;
; -1.005 ; div_clk:DIV|counter[8]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.945      ;
; -0.996 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.936      ;
; -0.991 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.931      ;
; -0.988 ; div_clk:DIV|counter[3]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.928      ;
; -0.985 ; div_clk:DIV|counter[10] ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.925      ;
; -0.941 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.881      ;
; -0.939 ; div_clk:DIV|counter[1]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.879      ;
; -0.925 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.865      ;
; -0.921 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.861      ;
; -0.911 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.851      ;
; -0.904 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.844      ;
; -0.882 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.822      ;
; -0.881 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.821      ;
; -0.875 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.815      ;
; -0.858 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.798      ;
; -0.827 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.767      ;
; -0.824 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.764      ;
; -0.817 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.757      ;
; -0.817 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.757      ;
; -0.812 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.752      ;
; -0.799 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.739      ;
; -0.797 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.737      ;
; -0.795 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.735      ;
; -0.793 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.733      ;
; -0.789 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.729      ;
; -0.787 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.727      ;
; -0.766 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.706      ;
; -0.738 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.678      ;
; -0.737 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.677      ;
; -0.719 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.659      ;
; -0.708 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.648      ;
; -0.706 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.646      ;
; -0.705 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.645      ;
; -0.696 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.636      ;
; -0.695 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.635      ;
; -0.680 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.620      ;
; -0.679 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.619      ;
; -0.668 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.608      ;
; -0.638 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.578      ;
; -0.637 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.577      ;
; -0.635 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.575      ;
; -0.634 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.574      ;
; -0.632 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.572      ;
; -0.631 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.571      ;
; -0.619 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.559      ;
; -0.617 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.557      ;
; -0.610 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.550      ;
; -0.605 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.545      ;
; -0.597 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.537      ;
; -0.592 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.532      ;
; -0.592 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.532      ;
; -0.582 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.522      ;
; -0.576 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.516      ;
; -0.565 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.505      ;
; -0.551 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.491      ;
; -0.544 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.484      ;
; -0.530 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.470      ;
; -0.517 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.457      ;
; -0.512 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.452      ;
; -0.501 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.441      ;
; -0.499 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.439      ;
; -0.497 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.437      ;
; -0.483 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.423      ;
; -0.481 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.421      ;
; -0.438 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.378      ;
; -0.431 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.371      ;
; -0.424 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.364      ;
; -0.423 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.363      ;
; -0.422 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.362      ;
; -0.421 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.361      ;
; -0.420 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.360      ;
; -0.419 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.359      ;
; -0.419 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.359      ;
; -0.410 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.350      ;
; -0.408 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.348      ;
; -0.396 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.336      ;
; -0.344 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.284      ;
; -0.338 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.278      ;
; -0.338 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.278      ;
; -0.308 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.248      ;
; -0.305 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 1.245      ;
; 0.044  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 0.896      ;
; 0.050  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[0]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 0.890      ;
; 0.050  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 0.890      ;
; 0.057  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 0.883      ;
; 0.058  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 0.882      ;
; 0.068  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.055     ; 0.872      ;
; 0.195  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 0.500        ; 2.154      ; 2.624      ;
; 0.684  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 1.000        ; 2.154      ; 2.635      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50M'                                                                                                     ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.048 ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 0.000        ; 2.228      ; 2.534      ;
; 0.436  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; -0.500       ; 2.228      ; 2.518      ;
; 0.501  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.700      ;
; 0.505  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.704      ;
; 0.512  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.711      ;
; 0.515  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.715      ;
; 0.532  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[0]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.731      ;
; 0.606  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.805      ;
; 0.759  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.958      ;
; 0.760  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.959      ;
; 0.761  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.960      ;
; 0.765  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.964      ;
; 0.768  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.967      ;
; 0.771  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.970      ;
; 0.771  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.970      ;
; 0.772  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 0.971      ;
; 0.845  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.044      ;
; 0.848  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.047      ;
; 0.857  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.056      ;
; 0.861  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.060      ;
; 0.868  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.067      ;
; 0.891  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.090      ;
; 0.906  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.105      ;
; 0.934  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.133      ;
; 0.942  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.141      ;
; 0.946  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.145      ;
; 0.952  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.151      ;
; 0.960  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.159      ;
; 0.976  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.175      ;
; 0.987  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.186      ;
; 0.987  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.186      ;
; 0.992  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.191      ;
; 0.993  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.192      ;
; 1.007  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.206      ;
; 1.014  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.213      ;
; 1.017  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.216      ;
; 1.019  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.218      ;
; 1.029  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.228      ;
; 1.041  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.240      ;
; 1.041  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.240      ;
; 1.041  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.240      ;
; 1.042  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.241      ;
; 1.049  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.248      ;
; 1.056  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.255      ;
; 1.060  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.259      ;
; 1.069  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.268      ;
; 1.074  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.273      ;
; 1.075  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.274      ;
; 1.075  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.274      ;
; 1.098  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.297      ;
; 1.114  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.313      ;
; 1.119  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.318      ;
; 1.122  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.321      ;
; 1.124  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.323      ;
; 1.124  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.323      ;
; 1.132  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.331      ;
; 1.149  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.348      ;
; 1.149  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.348      ;
; 1.161  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.360      ;
; 1.168  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.367      ;
; 1.179  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.378      ;
; 1.180  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.379      ;
; 1.181  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.380      ;
; 1.183  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.382      ;
; 1.187  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.386      ;
; 1.194  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.393      ;
; 1.194  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.393      ;
; 1.196  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.395      ;
; 1.210  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.409      ;
; 1.213  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.412      ;
; 1.222  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.421      ;
; 1.222  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.421      ;
; 1.228  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.427      ;
; 1.229  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.428      ;
; 1.230  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.429      ;
; 1.232  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.431      ;
; 1.232  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.431      ;
; 1.235  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.434      ;
; 1.247  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.446      ;
; 1.259  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.458      ;
; 1.264  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.463      ;
; 1.265  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.464      ;
; 1.325  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.524      ;
; 1.353  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.552      ;
; 1.369  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.568      ;
; 1.419  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.618      ;
; 1.450  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.649      ;
; 1.468  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.667      ;
; 1.546  ; div_clk:DIV|counter[1]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.745      ;
; 1.588  ; div_clk:DIV|counter[9]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.787      ;
; 1.591  ; div_clk:DIV|counter[10] ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.790      ;
; 1.615  ; div_clk:DIV|counter[3]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.814      ;
; 1.633  ; div_clk:DIV|counter[8]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.832      ;
; 1.688  ; div_clk:DIV|counter[0]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.887      ;
; 1.713  ; div_clk:DIV|counter[2]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.912      ;
; 1.777  ; div_clk:DIV|counter[5]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 1.976      ;
; 1.827  ; div_clk:DIV|counter[7]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 2.026      ;
; 1.858  ; div_clk:DIV|counter[6]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 2.057      ;
; 1.869  ; div_clk:DIV|counter[4]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.055      ; 2.068      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_clk:DIV|Clk_aux'                                                                                                             ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.312 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; send_aux                       ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; outSerial[0]~reg0              ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; com_serie:COM_X|sending        ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.519      ;
; 0.501 ; bit_counter[7]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.699      ;
; 0.503 ; bit_counter[2]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.701      ;
; 0.505 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; bit_counter[4]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.705      ;
; 0.507 ; bit_counter[6]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.705      ;
; 0.520 ; bit_counter[1]                 ; bit_counter[1]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.718      ;
; 0.521 ; bit_counter[3]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.719      ;
; 0.544 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.743      ;
; 0.717 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.916      ;
; 0.721 ; bit_counter[9]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.919      ;
; 0.744 ; com_serie:COM_X|shift_reg[5]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.943      ;
; 0.752 ; bit_counter[2]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.950      ;
; 0.756 ; bit_counter[6]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.954      ;
; 0.759 ; bit_counter[2]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.957      ;
; 0.762 ; bit_counter[5]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; bit_counter[4]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.960      ;
; 0.764 ; bit_counter[1]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.962      ;
; 0.766 ; bit_counter[3]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.964      ;
; 0.772 ; bit_counter[0]                 ; bit_counter[1]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.970      ;
; 0.779 ; bit_counter[0]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.977      ;
; 0.786 ; bit_counter[8]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.984      ;
; 0.812 ; com_serie:COM_X|shift_reg[2]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.011      ;
; 0.833 ; com_serie:COM_Y|shift_reg[2]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.032      ;
; 0.851 ; bit_counter[5]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.049      ;
; 0.851 ; bit_counter[4]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.049      ;
; 0.853 ; bit_counter[1]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.051      ;
; 0.855 ; bit_counter[2]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.053      ;
; 0.860 ; bit_counter[1]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.058      ;
; 0.862 ; bit_counter[3]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.060      ;
; 0.862 ; com_serie:COM_X|sending        ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.061      ;
; 0.863 ; com_serie:COM_X|sending        ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.062      ;
; 0.868 ; bit_counter[0]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.066      ;
; 0.875 ; bit_counter[0]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.073      ;
; 0.910 ; com_serie:COM_Y|shift_reg[5]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.109      ;
; 0.917 ; bit_counter[0]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.115      ;
; 0.920 ; com_serie:COM_X|shift_reg[7]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.119      ;
; 0.922 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.121      ;
; 0.944 ; bit_counter[2]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.142      ;
; 0.951 ; bit_counter[3]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.149      ;
; 0.956 ; bit_counter[1]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.154      ;
; 0.971 ; bit_counter[0]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.169      ;
; 0.978 ; bit_counter[5]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.176      ;
; 1.001 ; bit_counter[9]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.199      ;
; 1.004 ; bit_counter[9]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.202      ;
; 1.013 ; bit_counter[7]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.211      ;
; 1.017 ; send_aux                       ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; -0.500       ; 0.078      ; 0.759      ;
; 1.021 ; com_serie:COM_Y|shift_reg[3]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.220      ;
; 1.031 ; bit_counter[6]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.229      ;
; 1.045 ; bit_counter[1]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.243      ;
; 1.059 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.258      ;
; 1.060 ; bit_counter[0]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.258      ;
; 1.061 ; bit_counter[8]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.259      ;
; 1.062 ; bit_counter[8]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.260      ;
; 1.065 ; bit_counter[8]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.263      ;
; 1.075 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.274      ;
; 1.077 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.276      ;
; 1.087 ; com_serie:COM_Y|shift_reg[7]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.286      ;
; 1.095 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.294      ;
; 1.098 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.297      ;
; 1.100 ; com_serie:COM_Y|shift_reg[0]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.299      ;
; 1.101 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.300      ;
; 1.109 ; bit_counter[0]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 1.309      ;
; 1.112 ; bit_counter[0]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 1.312      ;
; 1.114 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.313      ;
; 1.120 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.319      ;
; 1.124 ; com_serie:COM_X|shift_reg[3]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.323      ;
; 1.126 ; bit_counter[5]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.324      ;
; 1.126 ; bit_counter[4]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.324      ;
; 1.143 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.342      ;
; 1.153 ; com_serie:COM_X|shift_reg[4]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.352      ;
; 1.156 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.355      ;
; 1.160 ; bit_counter[6]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.358      ;
; 1.162 ; bit_counter[6]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.360      ;
; 1.165 ; bit_counter[6]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.363      ;
; 1.170 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.369      ;
; 1.177 ; com_serie:COM_Y|shift_reg[4]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.376      ;
; 1.180 ; bit_counter[9]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.378      ;
; 1.191 ; bit_counter[1]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 1.391      ;
; 1.193 ; com_serie:COM_X|shift_reg[0]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.392      ;
; 1.194 ; bit_counter[1]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 1.394      ;
; 1.202 ; bit_counter[7]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.400      ;
; 1.216 ; send_aux                       ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; -0.500       ; 0.078      ; 0.958      ;
; 1.216 ; send_aux                       ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; -0.500       ; 0.078      ; 0.958      ;
; 1.219 ; bit_counter[3]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 1.419      ;
; 1.219 ; bit_counter[2]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.417      ;
; 1.221 ; bit_counter[4]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.419      ;
; 1.222 ; bit_counter[3]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 1.422      ;
; 1.226 ; bit_counter[3]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.424      ;
; 1.251 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.450      ;
; 1.252 ; bit_counter[7]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.450      ;
; 1.257 ; bit_counter[7]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.455      ;
; 1.291 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.490      ;
; 1.292 ; com_serie:COM_Y|shift_reg[1]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 1.491      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50M ; Rise       ; clk50M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|Clk_aux|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[0]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[10]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[1]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[2]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[3]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[4]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[5]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[6]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[7]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[8]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[9]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~inputclkctrl|outclk   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~inputclkctrl|outclk   ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[0]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[10]|clk          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[2]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[3]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[4]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[5]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[6]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[8]|clk           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[9]|clk           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|Clk_aux|clk              ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[1]|clk           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[7]|clk           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'div_clk:DIV|Clk_aux'                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|sending        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|sending        ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[6]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[7]   ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|sending        ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; coord_x[*]  ; div_clk:DIV|Clk_aux ; 1.229 ; 1.577 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[0] ; div_clk:DIV|Clk_aux ; 1.218 ; 1.560 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[1] ; div_clk:DIV|Clk_aux ; 1.181 ; 1.522 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[2] ; div_clk:DIV|Clk_aux ; 1.163 ; 1.516 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[3] ; div_clk:DIV|Clk_aux ; 0.946 ; 1.299 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[4] ; div_clk:DIV|Clk_aux ; 1.229 ; 1.577 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[5] ; div_clk:DIV|Clk_aux ; 0.933 ; 1.286 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[6] ; div_clk:DIV|Clk_aux ; 0.827 ; 1.172 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[7] ; div_clk:DIV|Clk_aux ; 0.824 ; 1.169 ; Fall       ; div_clk:DIV|Clk_aux ;
; coord_y[*]  ; div_clk:DIV|Clk_aux ; 1.360 ; 1.691 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[0] ; div_clk:DIV|Clk_aux ; 1.360 ; 1.691 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[1] ; div_clk:DIV|Clk_aux ; 0.979 ; 1.315 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[2] ; div_clk:DIV|Clk_aux ; 0.973 ; 1.329 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[3] ; div_clk:DIV|Clk_aux ; 1.056 ; 1.389 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[4] ; div_clk:DIV|Clk_aux ; 1.150 ; 1.483 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[5] ; div_clk:DIV|Clk_aux ; 1.198 ; 1.549 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[6] ; div_clk:DIV|Clk_aux ; 0.965 ; 1.322 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[7] ; div_clk:DIV|Clk_aux ; 0.942 ; 1.299 ; Fall       ; div_clk:DIV|Clk_aux ;
+-------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-------------+---------------------+--------+--------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+--------+--------+------------+---------------------+
; coord_x[*]  ; div_clk:DIV|Clk_aux ; -0.461 ; -0.793 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[0] ; div_clk:DIV|Clk_aux ; -0.850 ; -1.184 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[1] ; div_clk:DIV|Clk_aux ; -0.815 ; -1.148 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[2] ; div_clk:DIV|Clk_aux ; -0.797 ; -1.142 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[3] ; div_clk:DIV|Clk_aux ; -0.590 ; -0.935 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[4] ; div_clk:DIV|Clk_aux ; -0.861 ; -1.201 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[5] ; div_clk:DIV|Clk_aux ; -0.576 ; -0.921 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[6] ; div_clk:DIV|Clk_aux ; -0.464 ; -0.796 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[7] ; div_clk:DIV|Clk_aux ; -0.461 ; -0.793 ; Fall       ; div_clk:DIV|Clk_aux ;
; coord_y[*]  ; div_clk:DIV|Clk_aux ; -0.585 ; -0.932 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[0] ; div_clk:DIV|Clk_aux ; -0.986 ; -1.310 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[1] ; div_clk:DIV|Clk_aux ; -0.609 ; -0.932 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[2] ; div_clk:DIV|Clk_aux ; -0.615 ; -0.963 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[3] ; div_clk:DIV|Clk_aux ; -0.684 ; -1.004 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[4] ; div_clk:DIV|Clk_aux ; -0.785 ; -1.111 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[5] ; div_clk:DIV|Clk_aux ; -0.831 ; -1.173 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[6] ; div_clk:DIV|Clk_aux ; -0.607 ; -0.956 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[7] ; div_clk:DIV|Clk_aux ; -0.585 ; -0.933 ; Fall       ; div_clk:DIV|Clk_aux ;
+-------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.534 ; 5.507 ; Rise       ; div_clk:DIV|Clk_aux ;
;  outSerial[0] ; div_clk:DIV|Clk_aux ; 5.534 ; 5.507 ; Rise       ; div_clk:DIV|Clk_aux ;
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.277 ; 5.252 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[1] ; div_clk:DIV|Clk_aux ; 5.263 ; 5.238 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[2] ; div_clk:DIV|Clk_aux ; 5.277 ; 5.252 ; Fall       ; div_clk:DIV|Clk_aux ;
+---------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.389 ; 5.361 ; Rise       ; div_clk:DIV|Clk_aux ;
;  outSerial[0] ; div_clk:DIV|Clk_aux ; 5.389 ; 5.361 ; Rise       ; div_clk:DIV|Clk_aux ;
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.126 ; 5.100 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[1] ; div_clk:DIV|Clk_aux ; 5.126 ; 5.100 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[2] ; div_clk:DIV|Clk_aux ; 5.140 ; 5.114 ; Fall       ; div_clk:DIV|Clk_aux ;
+---------------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; div_clk:DIV|Clk_aux ; -0.571 ; -10.256       ;
; clk50M              ; -0.407 ; -2.165        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50M              ; -0.137 ; -0.137        ;
; div_clk:DIV|Clk_aux ; 0.186  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk50M              ; -3.000 ; -15.663           ;
; div_clk:DIV|Clk_aux ; -1.000 ; -34.000           ;
+---------------------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_clk:DIV|Clk_aux'                                                                                                             ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.571 ; bit_counter[2]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.524      ;
; -0.571 ; bit_counter[2]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.524      ;
; -0.571 ; bit_counter[4]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.524      ;
; -0.571 ; bit_counter[4]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.524      ;
; -0.484 ; bit_counter[7]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.437      ;
; -0.484 ; bit_counter[7]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.437      ;
; -0.478 ; send_aux                       ; com_serie:COM_X|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 1.018      ;
; -0.478 ; send_aux                       ; com_serie:COM_X|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 1.018      ;
; -0.478 ; send_aux                       ; com_serie:COM_X|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 1.018      ;
; -0.462 ; bit_counter[5]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.415      ;
; -0.462 ; bit_counter[5]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.415      ;
; -0.445 ; send_aux                       ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.985      ;
; -0.445 ; send_aux                       ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.985      ;
; -0.427 ; bit_counter[6]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.380      ;
; -0.427 ; bit_counter[6]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.380      ;
; -0.379 ; send_aux                       ; com_serie:COM_X|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_X|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_X|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_X|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_X|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_Y|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_Y|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_Y|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_Y|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_Y|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_Y|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_Y|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.379 ; send_aux                       ; com_serie:COM_Y|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.919      ;
; -0.355 ; bit_counter[9]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.308      ;
; -0.355 ; bit_counter[9]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.308      ;
; -0.344 ; bit_counter[3]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.295      ;
; -0.343 ; bit_counter[1]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.294      ;
; -0.340 ; bit_counter[1]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.291      ;
; -0.329 ; bit_counter[0]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.280      ;
; -0.322 ; bit_counter[5]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.273      ;
; -0.301 ; send_aux                       ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.841      ;
; -0.299 ; bit_counter[1]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.250      ;
; -0.297 ; bit_counter[8]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.250      ;
; -0.297 ; bit_counter[8]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.250      ;
; -0.285 ; bit_counter[0]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.236      ;
; -0.277 ; bit_counter[3]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.228      ;
; -0.249 ; bit_counter[2]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.200      ;
; -0.240 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.190      ;
; -0.239 ; com_serie:COM_X|shift_reg[6]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.189      ;
; -0.233 ; bit_counter[3]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.184      ;
; -0.228 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.178      ;
; -0.219 ; bit_counter[0]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.170      ;
; -0.215 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.165      ;
; -0.212 ; bit_counter[2]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.163      ;
; -0.212 ; bit_counter[4]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.163      ;
; -0.208 ; bit_counter[5]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.159      ;
; -0.205 ; bit_counter[2]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.156      ;
; -0.203 ; bit_counter[3]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.154      ;
; -0.199 ; bit_counter[1]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.150      ;
; -0.185 ; bit_counter[5]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.136      ;
; -0.184 ; com_serie:COM_X|sending        ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.134      ;
; -0.184 ; com_serie:COM_X|sending        ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.134      ;
; -0.182 ; bit_counter[4]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.133      ;
; -0.181 ; bit_counter[5]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.132      ;
; -0.176 ; bit_counter[3]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.129      ;
; -0.168 ; bit_counter[3]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.121      ;
; -0.167 ; com_serie:COM_Y|shift_reg[6]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.117      ;
; -0.154 ; bit_counter[1]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.107      ;
; -0.138 ; bit_counter[4]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.089      ;
; -0.133 ; bit_counter[1]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.086      ;
; -0.131 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.081      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_X|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[0]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[1]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[2]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[3]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[4]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[6]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[5]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.126 ; com_serie:COM_X|sending        ; com_serie:COM_Y|shift_reg[7]   ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.076      ;
; -0.125 ; bit_counter[7]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.076      ;
; -0.125 ; bit_counter[7]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.076      ;
; -0.122 ; com_serie:COM_X|shift_reg[1]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.072      ;
; -0.113 ; bit_counter[6]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.064      ;
; -0.107 ; com_serie:COM_X|sending        ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.038     ; 1.056      ;
; -0.106 ; send_aux                       ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.646      ;
; -0.106 ; send_aux                       ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.500        ; 0.053      ; 0.646      ;
; -0.093 ; bit_counter[0]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.046      ;
; -0.086 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.036      ;
; -0.079 ; bit_counter[2]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.030      ;
; -0.071 ; bit_counter[4]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.022      ;
; -0.069 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.019      ;
; -0.068 ; bit_counter[6]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.019      ;
; -0.066 ; bit_counter[0]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.017      ;
; -0.059 ; com_serie:COM_Y|shift_reg[1]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.009      ;
; -0.056 ; bit_counter[0]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.034     ; 1.009      ;
; -0.055 ; bit_counter[8]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.006      ;
; -0.055 ; bit_counter[8]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 1.006      ;
; -0.051 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 1.001      ;
+--------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50M'                                                                                                    ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.407 ; div_clk:DIV|counter[6]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.359      ;
; -0.403 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.354      ;
; -0.381 ; div_clk:DIV|counter[4]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.333      ;
; -0.373 ; div_clk:DIV|counter[7]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.325      ;
; -0.362 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.314      ;
; -0.358 ; div_clk:DIV|counter[5]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.310      ;
; -0.305 ; div_clk:DIV|counter[0]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.257      ;
; -0.282 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.233      ;
; -0.276 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.228      ;
; -0.274 ; div_clk:DIV|counter[2]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.226      ;
; -0.265 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.216      ;
; -0.262 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.213      ;
; -0.236 ; div_clk:DIV|counter[10] ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.188      ;
; -0.221 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.173      ;
; -0.215 ; div_clk:DIV|counter[9]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.167      ;
; -0.214 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.165      ;
; -0.212 ; div_clk:DIV|counter[8]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.164      ;
; -0.208 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.159      ;
; -0.207 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.159      ;
; -0.204 ; div_clk:DIV|counter[3]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.156      ;
; -0.200 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.151      ;
; -0.191 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.142      ;
; -0.187 ; div_clk:DIV|counter[1]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.139      ;
; -0.177 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.129      ;
; -0.168 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.120      ;
; -0.165 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.116      ;
; -0.161 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.113      ;
; -0.150 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.102      ;
; -0.145 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.097      ;
; -0.144 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.095      ;
; -0.143 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.095      ;
; -0.141 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.092      ;
; -0.132 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.084      ;
; -0.128 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.080      ;
; -0.127 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 1.079      ;
; -0.124 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.075      ;
; -0.114 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.065      ;
; -0.079 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.030      ;
; -0.076 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.027      ;
; -0.075 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.026      ;
; -0.066 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.017      ;
; -0.066 ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.017      ;
; -0.065 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.016      ;
; -0.059 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.010      ;
; -0.057 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.008      ;
; -0.056 ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.007      ;
; -0.053 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.004      ;
; -0.050 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 1.001      ;
; -0.040 ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.991      ;
; -0.032 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.983      ;
; -0.032 ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.983      ;
; -0.025 ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.976      ;
; -0.024 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.975      ;
; -0.020 ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.971      ;
; -0.017 ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.968      ;
; -0.010 ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.961      ;
; -0.010 ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.961      ;
; -0.006 ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.958      ;
; -0.002 ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.954      ;
; 0.010  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.942      ;
; 0.010  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.942      ;
; 0.015  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.937      ;
; 0.021  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.931      ;
; 0.028  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.923      ;
; 0.030  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.921      ;
; 0.033  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.919      ;
; 0.033  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.919      ;
; 0.034  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.917      ;
; 0.039  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.912      ;
; 0.043  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.908      ;
; 0.047  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.904      ;
; 0.051  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.900      ;
; 0.065  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.886      ;
; 0.085  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 1.000        ; -0.035     ; 0.867      ;
; 0.096  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.855      ;
; 0.101  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.850      ;
; 0.105  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.846      ;
; 0.109  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.842      ;
; 0.110  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.841      ;
; 0.116  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.835      ;
; 0.121  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.830      ;
; 0.122  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.829      ;
; 0.125  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.826      ;
; 0.130  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.821      ;
; 0.164  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.787      ;
; 0.164  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.787      ;
; 0.167  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.784      ;
; 0.193  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.758      ;
; 0.194  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.757      ;
; 0.236  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 0.500        ; 1.362      ; 1.708      ;
; 0.399  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.552      ;
; 0.400  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[0]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.551      ;
; 0.400  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.551      ;
; 0.405  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.546      ;
; 0.409  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.542      ;
; 0.416  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 1.000        ; -0.036     ; 0.535      ;
; 0.869  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 1.000        ; 1.362      ; 1.575      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50M'                                                                                                     ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+
; -0.137 ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; 0.000        ; 1.411      ; 1.493      ;
; 0.299  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.420      ;
; 0.306  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.427      ;
; 0.318  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[0]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.438      ;
; 0.357  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.477      ;
; 0.454  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.575      ;
; 0.462  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.582      ;
; 0.464  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.585      ;
; 0.467  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.588      ;
; 0.497  ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux     ; div_clk:DIV|Clk_aux ; clk50M      ; -0.500       ; 1.411      ; 1.627      ;
; 0.516  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.636      ;
; 0.522  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[2]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.641      ;
; 0.525  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.645      ;
; 0.527  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.647      ;
; 0.530  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.649      ;
; 0.531  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.651      ;
; 0.534  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.654      ;
; 0.560  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.679      ;
; 0.579  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.699      ;
; 0.584  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.704      ;
; 0.585  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[3]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.704      ;
; 0.587  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.707      ;
; 0.588  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[4]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.707      ;
; 0.590  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.710      ;
; 0.593  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.712      ;
; 0.597  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.717      ;
; 0.597  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.717      ;
; 0.599  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.719      ;
; 0.603  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.723      ;
; 0.603  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.723      ;
; 0.611  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.731      ;
; 0.612  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.731      ;
; 0.614  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.734      ;
; 0.619  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.739      ;
; 0.623  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.743      ;
; 0.641  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.761      ;
; 0.643  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.763      ;
; 0.644  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.764      ;
; 0.650  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.770      ;
; 0.651  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.770      ;
; 0.652  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.772      ;
; 0.652  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.772      ;
; 0.662  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.782      ;
; 0.666  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.786      ;
; 0.671  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.791      ;
; 0.674  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.794      ;
; 0.675  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.795      ;
; 0.683  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.803      ;
; 0.683  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.803      ;
; 0.683  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.803      ;
; 0.686  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.806      ;
; 0.686  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.806      ;
; 0.690  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.810      ;
; 0.699  ; div_clk:DIV|counter[10] ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.819      ;
; 0.701  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.821      ;
; 0.715  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.834      ;
; 0.715  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.834      ;
; 0.716  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.835      ;
; 0.720  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[8]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.839      ;
; 0.729  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.849      ;
; 0.732  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.852      ;
; 0.733  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.852      ;
; 0.733  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.852      ;
; 0.733  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.852      ;
; 0.735  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.855      ;
; 0.738  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.858      ;
; 0.744  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.864      ;
; 0.747  ; div_clk:DIV|counter[9]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.867      ;
; 0.748  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.868      ;
; 0.749  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.869      ;
; 0.750  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[5]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.870      ;
; 0.753  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[6]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.873      ;
; 0.754  ; div_clk:DIV|counter[8]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.874      ;
; 0.755  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[7]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.875      ;
; 0.757  ; div_clk:DIV|counter[3]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.877      ;
; 0.783  ; div_clk:DIV|counter[1]  ; div_clk:DIV|counter[9]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.902      ;
; 0.785  ; div_clk:DIV|counter[0]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.905      ;
; 0.802  ; div_clk:DIV|counter[5]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.922      ;
; 0.814  ; div_clk:DIV|counter[2]  ; div_clk:DIV|counter[10] ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.934      ;
; 0.817  ; div_clk:DIV|counter[7]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 0.936      ;
; 0.851  ; div_clk:DIV|counter[6]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 0.971      ;
; 0.917  ; div_clk:DIV|counter[10] ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.037      ;
; 0.919  ; div_clk:DIV|counter[1]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 1.038      ;
; 0.922  ; div_clk:DIV|counter[4]  ; div_clk:DIV|counter[1]  ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.042      ;
; 0.943  ; div_clk:DIV|counter[3]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.063      ;
; 0.951  ; div_clk:DIV|counter[9]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.071      ;
; 0.963  ; div_clk:DIV|counter[8]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.083      ;
; 0.974  ; div_clk:DIV|counter[0]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.094      ;
; 1.000  ; div_clk:DIV|counter[2]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.120      ;
; 1.020  ; div_clk:DIV|counter[5]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.140      ;
; 1.035  ; div_clk:DIV|counter[7]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.035      ; 1.154      ;
; 1.069  ; div_clk:DIV|counter[6]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.189      ;
; 1.126  ; div_clk:DIV|counter[4]  ; div_clk:DIV|Clk_aux     ; clk50M              ; clk50M      ; 0.000        ; 0.036      ; 1.246      ;
+--------+-------------------------+-------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_clk:DIV|Clk_aux'                                                                                                             ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.186 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; send_aux                       ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; outSerial[0]~reg0              ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; com_serie:COM_X|sending        ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.314      ;
; 0.288 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.409      ;
; 0.288 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.409      ;
; 0.299 ; bit_counter[7]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; bit_counter[2]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; bit_counter[6]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; bit_counter[4]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.428      ;
; 0.310 ; bit_counter[1]                 ; bit_counter[1]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; bit_counter[3]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.431      ;
; 0.413 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.535      ;
; 0.420 ; bit_counter[9]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.540      ;
; 0.439 ; com_serie:COM_X|shift_reg[5]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.560      ;
; 0.457 ; bit_counter[2]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; bit_counter[6]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; bit_counter[5]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; bit_counter[1]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; bit_counter[3]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; bit_counter[2]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; bit_counter[4]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; bit_counter[8]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; com_serie:COM_X|shift_reg[2]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.587      ;
; 0.469 ; bit_counter[0]                 ; bit_counter[1]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; bit_counter[0]                 ; bit_counter[2]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.592      ;
; 0.478 ; com_serie:COM_Y|shift_reg[2]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.599      ;
; 0.499 ; com_serie:COM_X|sending        ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.621      ;
; 0.500 ; com_serie:COM_X|sending        ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.622      ;
; 0.514 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.635      ;
; 0.521 ; bit_counter[5]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; bit_counter[1]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; com_serie:COM_Y|shift_reg[5]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.643      ;
; 0.524 ; bit_counter[4]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; bit_counter[1]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; bit_counter[3]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; bit_counter[2]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.646      ;
; 0.535 ; bit_counter[0]                 ; bit_counter[3]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.655      ;
; 0.538 ; bit_counter[0]                 ; bit_counter[4]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.658      ;
; 0.542 ; bit_counter[0]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.662      ;
; 0.546 ; com_serie:COM_X|shift_reg[7]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.667      ;
; 0.573 ; bit_counter[9]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.693      ;
; 0.577 ; bit_counter[9]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.697      ;
; 0.584 ; bit_counter[5]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; com_serie:COM_Y|shift_reg[3]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.708      ;
; 0.589 ; bit_counter[3]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.709      ;
; 0.589 ; bit_counter[2]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.709      ;
; 0.591 ; bit_counter[1]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.711      ;
; 0.602 ; bit_counter[7]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.722      ;
; 0.604 ; bit_counter[0]                 ; bit_counter[6]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.724      ;
; 0.612 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[0] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.733      ;
; 0.615 ; bit_counter[8]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.735      ;
; 0.615 ; bit_counter[6]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.735      ;
; 0.616 ; bit_counter[8]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.736      ;
; 0.619 ; bit_counter[8]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.739      ;
; 0.627 ; com_serie:COM_X|sending        ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.749      ;
; 0.631 ; com_serie:COM_Y|shift_reg[7]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.752      ;
; 0.632 ; com_serie:COM_Y|shift_reg[0]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.753      ;
; 0.640 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.761      ;
; 0.640 ; com_serie:COM_X|shift_reg[3]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.761      ;
; 0.649 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.770      ;
; 0.651 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.772      ;
; 0.652 ; com_serie:COM_X|bit_counter[2] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.773      ;
; 0.652 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.773      ;
; 0.654 ; bit_counter[1]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.774      ;
; 0.655 ; bit_counter[0]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.777      ;
; 0.658 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|bit_counter[1] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.779      ;
; 0.659 ; bit_counter[0]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.781      ;
; 0.667 ; bit_counter[0]                 ; bit_counter[7]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.787      ;
; 0.667 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|bit_counter[2] ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.788      ;
; 0.671 ; com_serie:COM_X|shift_reg[4]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.792      ;
; 0.675 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.796      ;
; 0.675 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.796      ;
; 0.676 ; com_serie:COM_Y|shift_reg[4]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.797      ;
; 0.678 ; bit_counter[5]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.798      ;
; 0.679 ; bit_counter[9]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.799      ;
; 0.681 ; bit_counter[4]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.801      ;
; 0.686 ; com_serie:COM_X|shift_reg[0]   ; com_serie:COM_X|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.807      ;
; 0.706 ; bit_counter[1]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.828      ;
; 0.709 ; bit_counter[6]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.829      ;
; 0.710 ; bit_counter[6]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.830      ;
; 0.710 ; bit_counter[1]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.832      ;
; 0.713 ; bit_counter[6]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.833      ;
; 0.719 ; bit_counter[3]                 ; send_aux                       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.841      ;
; 0.723 ; bit_counter[3]                 ; outSerial[0]~reg0              ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.845      ;
; 0.724 ; bit_counter[7]                 ; bit_counter[9]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.844      ;
; 0.724 ; send_aux                       ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; -0.500       ; 0.130      ; 0.458      ;
; 0.733 ; bit_counter[4]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.853      ;
; 0.746 ; bit_counter[3]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.866      ;
; 0.746 ; bit_counter[2]                 ; bit_counter[8]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.866      ;
; 0.748 ; com_serie:COM_Y|shift_reg[1]   ; com_serie:COM_Y|data_out       ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.869      ;
; 0.758 ; bit_counter[7]                 ; bit_counter[0]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.878      ;
; 0.762 ; bit_counter[7]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.882      ;
; 0.769 ; com_serie:COM_X|bit_counter[1] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.890      ;
; 0.788 ; com_serie:COM_X|bit_counter[0] ; com_serie:COM_X|sending        ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.909      ;
; 0.798 ; bit_counter[3]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.918      ;
; 0.798 ; bit_counter[2]                 ; bit_counter[5]                 ; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.918      ;
+-------+--------------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50M ; Rise       ; clk50M                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|Clk_aux|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[0]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[10]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[1]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[2]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[3]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[4]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[5]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[6]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[7]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[8]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; DIV|counter[9]|clk           ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50M ; Rise       ; clk50M~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|Clk_aux          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[0]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[10]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[1]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[2]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[3]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[4]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[5]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[6]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[7]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[8]       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; div_clk:DIV|counter[9]       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[0]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[10]|clk          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[2]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[3]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[4]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[5]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[6]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[8]|clk           ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[9]|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|Clk_aux|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[1]|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; DIV|counter[7]|clk           ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk50M ; Rise       ; clk50M~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'div_clk:DIV|Clk_aux'                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|sending        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|sending        ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[6]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[7]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[0]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[1]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[2]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[3]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[4]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[5]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[6]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[7]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[8]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; bit_counter[9]                 ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; outSerial[0]~reg0              ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; div_clk:DIV|Clk_aux ; Rise       ; send_aux                       ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|sending        ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[0] ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[1] ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|bit_counter[2] ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|data_out       ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[0]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[1]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[2]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[3]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[4]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[5]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[6]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_X|shift_reg[7]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|data_out       ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[0]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[1]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[2]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[3]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[4]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; div_clk:DIV|Clk_aux ; Fall       ; com_serie:COM_Y|shift_reg[5]   ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; coord_x[*]  ; div_clk:DIV|Clk_aux ; 0.709 ; 1.298 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[0] ; div_clk:DIV|Clk_aux ; 0.698 ; 1.285 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[1] ; div_clk:DIV|Clk_aux ; 0.685 ; 1.263 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[2] ; div_clk:DIV|Clk_aux ; 0.667 ; 1.249 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[3] ; div_clk:DIV|Clk_aux ; 0.547 ; 1.105 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[4] ; div_clk:DIV|Clk_aux ; 0.709 ; 1.298 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[5] ; div_clk:DIV|Clk_aux ; 0.528 ; 1.085 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[6] ; div_clk:DIV|Clk_aux ; 0.474 ; 1.045 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[7] ; div_clk:DIV|Clk_aux ; 0.473 ; 1.046 ; Fall       ; div_clk:DIV|Clk_aux ;
; coord_y[*]  ; div_clk:DIV|Clk_aux ; 0.786 ; 1.374 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[0] ; div_clk:DIV|Clk_aux ; 0.786 ; 1.374 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[1] ; div_clk:DIV|Clk_aux ; 0.552 ; 1.133 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[2] ; div_clk:DIV|Clk_aux ; 0.549 ; 1.120 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[3] ; div_clk:DIV|Clk_aux ; 0.613 ; 1.205 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[4] ; div_clk:DIV|Clk_aux ; 0.656 ; 1.232 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[5] ; div_clk:DIV|Clk_aux ; 0.691 ; 1.274 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[6] ; div_clk:DIV|Clk_aux ; 0.541 ; 1.112 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[7] ; div_clk:DIV|Clk_aux ; 0.529 ; 1.099 ; Fall       ; div_clk:DIV|Clk_aux ;
+-------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-------------+---------------------+--------+--------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+--------+--------+------------+---------------------+
; coord_x[*]  ; div_clk:DIV|Clk_aux ; -0.240 ; -0.799 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[0] ; div_clk:DIV|Clk_aux ; -0.460 ; -1.039 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[1] ; div_clk:DIV|Clk_aux ; -0.449 ; -1.018 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[2] ; div_clk:DIV|Clk_aux ; -0.431 ; -1.005 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[3] ; div_clk:DIV|Clk_aux ; -0.317 ; -0.868 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[4] ; div_clk:DIV|Clk_aux ; -0.472 ; -1.052 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[5] ; div_clk:DIV|Clk_aux ; -0.298 ; -0.848 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[6] ; div_clk:DIV|Clk_aux ; -0.242 ; -0.799 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[7] ; div_clk:DIV|Clk_aux ; -0.240 ; -0.799 ; Fall       ; div_clk:DIV|Clk_aux ;
; coord_y[*]  ; div_clk:DIV|Clk_aux ; -0.299 ; -0.860 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[0] ; div_clk:DIV|Clk_aux ; -0.546 ; -1.126 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[1] ; div_clk:DIV|Clk_aux ; -0.316 ; -0.881 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[2] ; div_clk:DIV|Clk_aux ; -0.318 ; -0.881 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[3] ; div_clk:DIV|Clk_aux ; -0.375 ; -0.952 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[4] ; div_clk:DIV|Clk_aux ; -0.421 ; -0.990 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[5] ; div_clk:DIV|Clk_aux ; -0.454 ; -1.028 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[6] ; div_clk:DIV|Clk_aux ; -0.310 ; -0.873 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[7] ; div_clk:DIV|Clk_aux ; -0.299 ; -0.860 ; Fall       ; div_clk:DIV|Clk_aux ;
+-------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 3.476 ; 3.536 ; Rise       ; div_clk:DIV|Clk_aux ;
;  outSerial[0] ; div_clk:DIV|Clk_aux ; 3.476 ; 3.536 ; Rise       ; div_clk:DIV|Clk_aux ;
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 3.395 ; 3.443 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[1] ; div_clk:DIV|Clk_aux ; 3.379 ; 3.423 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[2] ; div_clk:DIV|Clk_aux ; 3.395 ; 3.443 ; Fall       ; div_clk:DIV|Clk_aux ;
+---------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 3.384 ; 3.441 ; Rise       ; div_clk:DIV|Clk_aux ;
;  outSerial[0] ; div_clk:DIV|Clk_aux ; 3.384 ; 3.441 ; Rise       ; div_clk:DIV|Clk_aux ;
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 3.288 ; 3.330 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[1] ; div_clk:DIV|Clk_aux ; 3.288 ; 3.330 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[2] ; div_clk:DIV|Clk_aux ; 3.304 ; 3.349 ; Fall       ; div_clk:DIV|Clk_aux ;
+---------------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+----------------------+---------+--------+----------+---------+---------------------+
; Clock                ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -1.828  ; -0.137 ; N/A      ; N/A     ; -3.000              ;
;  clk50M              ; -1.542  ; -0.137 ; N/A      ; N/A     ; -3.000              ;
;  div_clk:DIV|Clk_aux ; -1.828  ; 0.186  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS      ; -50.765 ; -0.137 ; 0.0      ; 0.0     ; -49.663             ;
;  clk50M              ; -12.347 ; -0.137 ; N/A      ; N/A     ; -15.663             ;
;  div_clk:DIV|Clk_aux ; -38.418 ; 0.000  ; N/A      ; N/A     ; -34.000             ;
+----------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-------------+---------------------+-------+-------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+-------+-------+------------+---------------------+
; coord_x[*]  ; div_clk:DIV|Clk_aux ; 1.375 ; 1.795 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[0] ; div_clk:DIV|Clk_aux ; 1.364 ; 1.778 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[1] ; div_clk:DIV|Clk_aux ; 1.321 ; 1.737 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[2] ; div_clk:DIV|Clk_aux ; 1.309 ; 1.732 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[3] ; div_clk:DIV|Clk_aux ; 1.073 ; 1.488 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[4] ; div_clk:DIV|Clk_aux ; 1.375 ; 1.795 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[5] ; div_clk:DIV|Clk_aux ; 1.066 ; 1.475 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[6] ; div_clk:DIV|Clk_aux ; 0.943 ; 1.356 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[7] ; div_clk:DIV|Clk_aux ; 0.938 ; 1.352 ; Fall       ; div_clk:DIV|Clk_aux ;
; coord_y[*]  ; div_clk:DIV|Clk_aux ; 1.525 ; 1.913 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[0] ; div_clk:DIV|Clk_aux ; 1.525 ; 1.913 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[1] ; div_clk:DIV|Clk_aux ; 1.100 ; 1.507 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[2] ; div_clk:DIV|Clk_aux ; 1.104 ; 1.521 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[3] ; div_clk:DIV|Clk_aux ; 1.182 ; 1.596 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[4] ; div_clk:DIV|Clk_aux ; 1.288 ; 1.698 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[5] ; div_clk:DIV|Clk_aux ; 1.345 ; 1.761 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[6] ; div_clk:DIV|Clk_aux ; 1.096 ; 1.514 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[7] ; div_clk:DIV|Clk_aux ; 1.065 ; 1.494 ; Fall       ; div_clk:DIV|Clk_aux ;
+-------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-------------+---------------------+--------+--------+------------+---------------------+
; Data Port   ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-------------+---------------------+--------+--------+------------+---------------------+
; coord_x[*]  ; div_clk:DIV|Clk_aux ; -0.240 ; -0.793 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[0] ; div_clk:DIV|Clk_aux ; -0.460 ; -1.039 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[1] ; div_clk:DIV|Clk_aux ; -0.449 ; -1.018 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[2] ; div_clk:DIV|Clk_aux ; -0.431 ; -1.005 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[3] ; div_clk:DIV|Clk_aux ; -0.317 ; -0.868 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[4] ; div_clk:DIV|Clk_aux ; -0.472 ; -1.052 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[5] ; div_clk:DIV|Clk_aux ; -0.298 ; -0.848 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[6] ; div_clk:DIV|Clk_aux ; -0.242 ; -0.796 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_x[7] ; div_clk:DIV|Clk_aux ; -0.240 ; -0.793 ; Fall       ; div_clk:DIV|Clk_aux ;
; coord_y[*]  ; div_clk:DIV|Clk_aux ; -0.299 ; -0.860 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[0] ; div_clk:DIV|Clk_aux ; -0.546 ; -1.126 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[1] ; div_clk:DIV|Clk_aux ; -0.316 ; -0.881 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[2] ; div_clk:DIV|Clk_aux ; -0.318 ; -0.881 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[3] ; div_clk:DIV|Clk_aux ; -0.375 ; -0.952 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[4] ; div_clk:DIV|Clk_aux ; -0.421 ; -0.990 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[5] ; div_clk:DIV|Clk_aux ; -0.454 ; -1.028 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[6] ; div_clk:DIV|Clk_aux ; -0.310 ; -0.873 ; Fall       ; div_clk:DIV|Clk_aux ;
;  coord_y[7] ; div_clk:DIV|Clk_aux ; -0.299 ; -0.860 ; Fall       ; div_clk:DIV|Clk_aux ;
+-------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.879 ; 5.857 ; Rise       ; div_clk:DIV|Clk_aux ;
;  outSerial[0] ; div_clk:DIV|Clk_aux ; 5.879 ; 5.857 ; Rise       ; div_clk:DIV|Clk_aux ;
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 5.652 ; 5.636 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[1] ; div_clk:DIV|Clk_aux ; 5.631 ; 5.619 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[2] ; div_clk:DIV|Clk_aux ; 5.652 ; 5.636 ; Fall       ; div_clk:DIV|Clk_aux ;
+---------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 3.384 ; 3.441 ; Rise       ; div_clk:DIV|Clk_aux ;
;  outSerial[0] ; div_clk:DIV|Clk_aux ; 3.384 ; 3.441 ; Rise       ; div_clk:DIV|Clk_aux ;
; outSerial[*]  ; div_clk:DIV|Clk_aux ; 3.288 ; 3.330 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[1] ; div_clk:DIV|Clk_aux ; 3.288 ; 3.330 ; Fall       ; div_clk:DIV|Clk_aux ;
;  outSerial[2] ; div_clk:DIV|Clk_aux ; 3.304 ; 3.349 ; Fall       ; div_clk:DIV|Clk_aux ;
+---------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outSerial[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outSerial[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outSerial[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_x[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_x[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_x[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_x[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_x[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_x[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_x[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_x[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_y[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_y[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_y[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_y[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_y[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_y[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_y[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; coord_y[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outSerial[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; outSerial[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; outSerial[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outSerial[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outSerial[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outSerial[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk50M              ; clk50M              ; 132      ; 0        ; 0        ; 0        ;
; div_clk:DIV|Clk_aux ; clk50M              ; 1        ; 1        ; 0        ; 0        ;
; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 137      ; 0        ; 22       ; 75       ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk50M              ; clk50M              ; 132      ; 0        ; 0        ; 0        ;
; div_clk:DIV|Clk_aux ; clk50M              ; 1        ; 1        ; 0        ; 0        ;
; div_clk:DIV|Clk_aux ; div_clk:DIV|Clk_aux ; 137      ; 0        ; 22       ; 75       ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jun 27 18:58:52 2024
Info: Command: quartus_sta COMdriver -c COMdriver
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'COMdriver.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name div_clk:DIV|Clk_aux div_clk:DIV|Clk_aux
    Info (332105): create_clock -period 1.000 -name clk50M clk50M
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.828
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.828             -38.418 div_clk:DIV|Clk_aux 
    Info (332119):    -1.542             -12.347 clk50M 
Info (332146): Worst-case hold slack is -0.055
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.055              -0.055 clk50M 
    Info (332119):     0.358               0.000 div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk50M 
    Info (332119):    -1.000             -34.000 div_clk:DIV|Clk_aux 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.576
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.576             -32.519 div_clk:DIV|Clk_aux 
    Info (332119):    -1.294              -9.644 clk50M 
Info (332146): Worst-case hold slack is -0.048
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.048              -0.048 clk50M 
    Info (332119):     0.312               0.000 div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk50M 
    Info (332119):    -1.000             -34.000 div_clk:DIV|Clk_aux 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.571
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.571             -10.256 div_clk:DIV|Clk_aux 
    Info (332119):    -0.407              -2.165 clk50M 
Info (332146): Worst-case hold slack is -0.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.137              -0.137 clk50M 
    Info (332119):     0.186               0.000 div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.663 clk50M 
    Info (332119):    -1.000             -34.000 div_clk:DIV|Clk_aux 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4675 megabytes
    Info: Processing ended: Thu Jun 27 18:58:53 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


