<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2016.1 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="12" Path="S:/Courses/eit/EITA15/Laborationer/Lab5/lab5.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="a1dcb3d55e3c43969313a424a315c1cd"/>
    <Option Name="Part" Val="xc7a100tcsg324-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="U:/Workspace/vivado/digitalteknik/2016/labMCU/labMCU.cache/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="U:/Workspace/vivado/digitalteknik/2016/labMCU/labMCU.cache/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="U:/Workspace/vivado/digitalteknik/2016/labMCU/labMCU.cache/compile_simlib/ies"/>
    <Option Name="CompiledLibDirVCS" Val="U:/Workspace/vivado/digitalteknik/2016/labMCU/labMCU.cache/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="U:/Workspace/vivado/digitalteknik/2016/labMCU/labMCU.cache/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="U:/Workspace/vivado/digitalteknik/2016/labMCU/labMCU.cache/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PPRDIR/labMCU.ip_user_files"/>
    <Option Name="IPStaticSourceDir" Val="$PPRDIR/labMCU.ip_user_files/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="WTXSimLaunchSim" Val="25"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="0"/>
    <Option Name="WTModelSimExportSim" Val="0"/>
    <Option Name="WTQuestaExportSim" Val="0"/>
    <Option Name="WTIesExportSim" Val="0"/>
    <Option Name="WTVcsExportSim" Val="0"/>
    <Option Name="WTRivieraExportSim" Val="0"/>
    <Option Name="WTActivehdlExportSim" Val="0"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/komponenter/SR4.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/komponenter/SR4.vhd"/>
          <Attr Name="ImportTime" Val="1479110907"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/komponenter/MUX2x8.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/komponenter/MUX2x8.vhd"/>
          <Attr Name="ImportTime" Val="1479110901"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/cpu_pkg.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/cpu_pkg.vhd"/>
          <Attr Name="ImportTime" Val="1479110850"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/komponenter/REG8.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/komponenter/REG8.vhd"/>
          <Attr Name="ImportTime" Val="1479110890"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/labbfiler/stack.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/stack.vhd"/>
          <Attr Name="ImportTime" Val="1479111970"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/registerblock.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/registerblock.vhd"/>
          <Attr Name="ImportTime" Val="1479110869"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/komponenter/REG6.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/komponenter/REG6.vhd"/>
          <Attr Name="ImportTime" Val="1479110893"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/komponenter/MUX3x6.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/komponenter/MUX3x6.vhd"/>
          <Attr Name="ImportTime" Val="1479110898"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/komponenter/ALU8.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/komponenter/ALU8.vhd"/>
          <Attr Name="ImportTime" Val="1479110904"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/misc/sub10.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/misc/sub10.vhd"/>
          <Attr Name="ImportTime" Val="1479110926"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/misc/edge_det.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/misc/edge_det.vhd"/>
          <Attr Name="ImportTime" Val="1479110935"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/misc/clk_divider.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/misc/clk_divider.vhd"/>
          <Attr Name="ImportTime" Val="1479137408"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/instruktionsavkodare.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/instruktionsavkodare.vhd"/>
          <Attr Name="ImportTime" Val="1479110842"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/berakningsenhet.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/berakningsenhet.vhd"/>
          <Attr Name="ImportTime" Val="1479110857"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/labbfiler/adressvaljare.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/adressvaljare.vhd"/>
          <Attr Name="ImportTime" Val="1479113071"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/misc/nbcd.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/misc/nbcd.vhd"/>
          <Attr Name="ImportTime" Val="1479135946"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/misc/BCD_driver.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/misc/BCD_driver.vhd"/>
          <Attr Name="ImportTime" Val="1479110923"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/misc/debouncer.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/misc/debouncer.vhd"/>
          <Attr Name="ImportTime" Val="1479137495"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/minne.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/minne.vhd"/>
          <Attr Name="ImportTime" Val="1479110873"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/IOblock.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/IOblock.vhd"/>
          <Attr Name="ImportTime" Val="1479110824"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/debugmodul.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/debugmodul.vhd"/>
          <Attr Name="ImportTime" Val="1479110846"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/labbfiler/cpu.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/cpu.vhd"/>
          <Attr Name="ImportTime" Val="1479120039"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/misc/reset_block.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/misc/reset_block.vhd"/>
          <Attr Name="ImportTime" Val="1479133657"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/klockblock.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/klockblock.vhd"/>
          <Attr Name="ImportTime" Val="1479137517"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/LabMCU_16_17/labbfiler/mcu.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/labbfiler/mcu.vhd"/>
          <Attr Name="ImportTime" Val="1479110875"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="mcu"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/misc/Nexys4_Master.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/misc/Nexys4_Master.xdc"/>
          <Attr Name="ImportTime" Val="1467715939"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/imports/tb/instruktionsavkodare_tb.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/tb/instruktionsavkodare_tb.vhd"/>
          <Attr Name="ImportTime" Val="1479110951"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/tb/cpu_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/tb/cpu_tb.vhd"/>
          <Attr Name="ImportTime" Val="1479120781"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/tb/berakningsenhet_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/tb/berakningsenhet_tb.vhd"/>
          <Attr Name="ImportTime" Val="1479110959"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/tb/registerblock_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/tb/registerblock_tb.vhd"/>
          <Attr Name="ImportTime" Val="1479110968"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/tb/adressvaljare_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/tb/adressvaljare_tb.vhd"/>
          <Attr Name="ImportTime" Val="1479113851"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/tb/stack_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../../Kurser/EIT020_Digitalteknik/Laborationer/Labfiler/LabMCU_16_17/tb/stack_tb.vhd"/>
          <Attr Name="ImportTime" Val="1479112251"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="instruktionsavkodare_tb"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a100tcsg324-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a100tcsg324-1" ConstrsSet="constrs_1" Description="Default settings for Implementation." State="current" SynthRun="synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
</Project>
