0;SPI_CONFIG_A;R/W;4
2;DEVICE_CONFIG;R/W;0
3;CHIP_TYPE;R;0
4;CHIP_ID_LSB;R;0
5;CHIP_ID_MSB;R;0
A;CHIP_SCRATCH;R/W;0
C;VENDOR_ID_LSB;R;0
D;VENDOR_ID_MSB;R;0
26;GEN_CTRL;R/W;0
100;FD_CTRL;R/W;0
101;FD_UP_THRESH_LSB;R/W;0
102;FD_UP_THRESH_MSB;R/W;0
103;FD_LOW_THRESH_LSB;R/W;0
104;FD_LOW_THRESH_MSB;R/W;0
105;FD_DWELL_THRESH_LSB;R/W;0
106;FD_DWELL_THRESH_MSB;R/W;0
120;SMON_STATUS_0;R;0
121;SMON_STATUS_1;R;0
122;SMON_STATUS_2;R;0
123;SMON_STATUS_FCNT;R;0
124;SMON_PERIOD_0;R/W;0
125;SMON_PERIOD_1;R/W;0
126;SMON_PERIOD_2;R/W;0
127;SMON_STATUS_CTRL;R/W;0
128;SMON_SFRAMER;R/W;0
129;SMON_SYNC_CTRL;R/W;0
131;SMON_CLK_EN;R/W;0
332;CLK_CHG_REQ;R/W;0
500;PLL_CTRL;R/W;0
501;PLL_STATUS;R;0
503;JTX_LINK_CTRL1;R/W;0
504;JTX_LINK_CTRL2;R/W;0
505;JTX_LINK_CTRL3;R/W;0
506;JTX_LINK_CTRL4;R/W;0
507;JTX_LINK_CTRL5;R/W;0
508;JTX_SYNC_CTRL;R/W;0
509;JTX_CS_BITS_CTRL;R/W;0
50A;JTX_LMFC_OFFSET;R/W;0
50E;JTX_DID_CFG;R/W;0
50F;JTX_BID_CFG;R/W;0
510;JTX_LID0_CFG;R/W;0
511;JTX_LID1_CFG;R/W;0
512;JTX_LID2_CFG;R/W;0
513;JTX_LID3_CFG;R/W;0
514;JTX_LID4_CFG;R/W;0
515;JTX_LID5_CFG;R/W;0
516;JTX_LID6_CFG;R/W;0
517;JTX_LID7_CFG;R/W;0
518;JTX_LID8_CFG;R/W;0
519;JTX_LID9_CFG;R/W;0
51A;JTX_LID10_CFG;R/W;0
51B;JTX_LID11_CFG;R/W;0
51C;JTX_LID12_CFG;R/W;0
51D;JTX_LID13_CFG;R/W;0
51E;JTX_LID14_CFG;R/W;0
51F;JTX_LID15_CFG;R/W;0
520;JTX_SCR_L_CFG;R/W;0
521;JTX_F_CFG;R/W;0
522;JTX_K_CFG;R/W;0
523;JTX_M_CFG;R/W;0
524;JTX_CS_N_CFG;R/W;0
525;JTX_SCV_NP_CFG;R/W;0
526;JTX_JV_S_CFG;R;0
527;JTX_HD_CF_CFG;R;0
52B;JTX_CHKSUM0_CFG;R;DC
52C;JTX_CHKSUM1_CFG;R;DD
52D;JTX_CHKSUM2_CFG;R;C5
52E;JTX_CHKSUM3_CFG;R;DF
52F;JTX_CHKSUM4_CFG;R;E0
530;JTX_CHKSUM5_CFG;R;E1
531;JTX_CHKSUM6_CFG;R;E2
532;JTX_CHKSUM7_CFG;R;E3
533;JTX_CHKSUM8_CFG;R;E4
534;JTX_CHKSUM9_CFG;R;E5
535;JTX_CHKSUM10_CFG;R;E6
536;JTX_CHKSUM11_CFG;R;E7
537;JTX_CHKSUM12_CFG;R;E8
538;JTX_CHKSUM13_CFG;R;E9
539;JTX_CHKSUM14_CFG;R;EA
53A;JTX_CHKSUM15_CFG;R;EB
53B;JTX_LANE_PDWN;R/W;0
53C;JTX_LANE_PDWN2;R/W;0
53D;JTX_LANE_ASSIGN1;R/W;0
53E;JTX_LANE_ASSIGN2;R/W;0
53F;JTX_LANE_ASSIGN3;R/W;0
540;JTX_LANE_ASSIGN4;R/W;0
541;TX_LANE_ASSIGN5;R/W;0
542;TX_LANE_ASSIGN6;R/W;0
543;TX_LANE_ASSIGN7;R/W;0
544;JTX_LANE_ASSIGN8;R/W;0
547;JTX_QBF_STATUS;R;7D
557;JTX_TEST_GEN_INV;R/W;0
558;CHIP_USR_PAT_1_7_0;R/W;0
559;CHIP_USR_PAT_1_15_8;R/W;0
55A;CHIP_USR_PAT_2_7_0;R/W;0
55B;CHIP_USR_PAT_2_15_8;R/W;0
55C;CHIP_USR_PAT_3_7_0;R/W;0
55D;CHIP_USR_PAT_3_15_8;R/W;0
55E;CHIP_USR_PAT_4_7_0;R/W;0
55F;CHIP_USR_PAT_4_15_8;R/W;0
560;SER_PARITY_RESET_EN1;R/W;0
561;SER_PARITY_RESET_EN2;R/W;0
564;SER_PARITY_ERR1;R;0
565;SER_PARITY_ERR2;R;0
570;PLL_ENABLE_CTRL;R/W;0
5B0;PWR_DN;R/W;0
5B1;PWR_DN2;R/W;0
5B2;JTX_SWING1;R/W;0
5B3;JTX_SWING2;R/W;0
5B4;JTX_SWING3;R/W;0
5B5;JTX_SWING4;R/W;0
5B6;JTX_SWING5;R/W;0
5B7;JTX_SWING6;R/W;0
5B8;JTX_SWING7;R/W;0
5B9;JTX_SWING8;R/W;0
5BA;SERDOUT0/SERDOUT1 de-emphasis select;R/W;0
5BB;SERDOUT2/SERDOUT3 de-emphasis select;R/W;0
5BC;SERDOUT4/SERDOUT5 de-emphasis select;R/W;0
5BD;SERDOUT6/SERDOUT7 de-emphasis select;R/W;0
5BE;SERDOUT8/SERDOUT9 de-emphasis select;R/W;0
5BF;SERDOUT10/SERDOUT11 de-emphasis select;R/W;0
5C0;SERDOUT12/SERDOUT13 de-emphasis select;R/W;0
5C1;SERDOUT14/SERDOUT15 de-emphasis select;R/W;0
5EA;MAIN_DATA_INV;R/W;0
5EB;MAIN_DATA_INV2;R/W;0
600;DDC_SYNC_CTRL;R/W;0
601;DDC_SYNC_STATUS;R;0
602;DDC_TRIG_CTRL;R/W;0
606;CHIP_DP_MODE;R/W;0
607;CHIP_DEC_RATIO;R/W;0
608;CHIP_RES_0;R/W;0
609;CHIP_RES_1;R/W;0
620;CTRL_0_1_SEL;R/W;0
621;CTRL_2_SEL;R/W;0
622;OUT_FORMAT_SEL;R/W;0
623;OVR_STATUS;R;0
624;OVR_CLR;R/W;0
625;OUT_CHAN_SEL;R/W;0
626;OUT_RES;R/W;0
630;DDC_CTRL;R/W;0
631;DDC_DEC_CTRL;R/W;0
632;DDC_NCO_CTRL;R/W;0
633;DDC_PROFILE_CTRL;R/W;0
634;DDC_PHASE_INC0;R/W;0
635;DDC_PHASE_INC1;R/W;0
636;DDC_PHASE_INC2;R/W;0
637;DDC_PHASE_INC3;R/W;0
638;DDC_PHASE_INC4;R/W;0
639;DDC_PHASE_INC5;R/W;0
63A;DDC_PHASE_OFFSET0;R/W;0
63B;DDC_PHASE_OFFSET1;R/W;0
63C;DDC_PHASE_OFFSET2;R/W;0
63D;DDC_PHASE_OFFSET3;R/W;0
63E;DDC_PHASE_OFFSET4;R/W;0
63F;DDC_PHASE_OFFSET5;R/W;0
640;DDC_PHASE_INC_FRAC_A0;R/W;0
641;DDC_PHASE_INC_FRAC_A1;R/W;0
642;DDC_PHASE_INC_FRAC_A2;R/W;0
643;DDC_PHASE_INC_FRAC_A3;R/W;0
644;DDC_PHASE_INC_FRAC_A4;R/W;0
645;DDC_PHASE_INC_FRAC_A5;R/W;0
646;DDC_PHASE_INC_FRAC_B0;R/W;0
647;DDC_PHASE_INC_FRAC_B1;R/W;0
648;DDC_PHASE_INC_FRAC_B2;R/W;0
649;DDC_PHASE_INC_FRAC_B3;R/W;0
64A;DDC_PHASE_INC_FRAC_B4;R/W;0
64B;DDC_PHASE_INC_FRAC_B5;R/W;0
64C;DDC_TRANSFER_CTRL;R/W;0
64D;DDC_TRANSFER_STATUS;R;0
650;MOD_NCO_PHASE_ERROR_LOAD_REG0;R/W;0
651;MOD_NCO_PHASE_ERROR_LOAD_REG1;R/W;0
652;MOD_NCO_PHASE_ERROR_LOAD_REG2;R/W;0
653;MOD_NCO_PHASE_ERROR_LOAD_REG3;R/W;0
654;MOD_NCO_PHASE_ERROR_LOAD_REG4;R/W;0
655;MOD_NCO_PHASE_ERROR_LOAD_REG5;R/W;0
656;MOD_NCO_PHASE_ERROR_LOAD_CTRL;R/W;0
657;MOD_NCO_PHASE_ERROR_LOAD_STATUS;R;0
65F;DDC_PSW_0;R/W;0
660;DDC_PSW_1;R/W;0
661;DDC_PSW_2;R/W;0
662;DDC_PSW_3;R/W;0
663;DDC_PSW_4;R/W;0
664;DDC_PSW_5;R/W;0
665;DDC_ACTIVE_PHASE_INC0;R;0
666;DDC_ACTIVE_PHASE_INC1;R;0
667;DDC_ACTIVE_PHASE_INC2;R;0
668;DDC_ACTIVE_PHASE_INC3;R;0
669;DDC_ACTIVE_PHASE_INC4;R;0
66A;DDC_ACTIVE_PHASE_INC5;R;0
66B;DDC_ACTIVE_PHASE_OFFSET0;R;0
66C;DDC_ACTIVE_PHASE_OFFSET1;R;0
66D;DDC_ACTIVE_PHASE_OFFSET2;R;0
66E;DDC_ACTIVE_PHASE_OFFSET3;R;0
66F;DDC_ACTIVE_PHASE_OFFSET4;R;0
670;DDC_ACTIVE_PHASE_OFFSET5;R;0
671;TIMESTAMP_READ_CTRL;R/W;0
672;TIMESTAMP_COUNTER_REG0;R;0
673;TIMESTAMP_COUNTER_REG1;R;0
674;TIMESTAMP_COUNTER_REG2;R;0
675;TIMESTAMP_COUNTER_REG3;R;0
676;TIMESTAMP_COUNTER_REG4;R;0
677;TIMESTAMP_COUNTER_REG5;R;0
678;TIMESTAMP_COUNTER_REG6;R;0
679;TIMESTAMP_COUNTER_REG7;R;0
681;JTX_CLK;R/W;0
690;SYSREF_DELAY;R/W;0
691;TRIG_DELAY;R/W;0
692;TIMESTAMP_DELAY;R/W;0
693;SYSREF_RESYNC;R/W;0
1507;RESET_CTRL;R/W;0
1508;SYSREF_CTRL;R/W;0
1509;SYSREF_STATUS;R;0
150A;LVDS_SEL;R/W;0
150C;SPI_EN_DCS;R/W;0
150D;SPI_EN_FDLY;R/W;0
150E;SPI_TRM_FINE_DLY;R/W;0
150F;SPI_TRM_SUPER_FINE_DLY;R/W;0
1510;SPI_SFDC_BYPASS;R/W;0
1511;BKEND_TOP_GAIN_ADJ;R/W;0
1512;SUPPLY_MON1;R;0
1513;SUPPLY_MON2;R;0
1514;SUPPLY_MON3;R;0
1515;PDOWN_CTRL;R/W;0
1516;SPI_EN_FDLY_SYS;R/W;0
1517;SPI_TRM_FINE_DLY_SYS;R/W;0
1518;SPI_TRM_SUPER_FINE_DLY_SYS;R/W;0
1519;PI_SFDC_BYPASS_SYS;R/W;0
151A;EN_VCM_MODE;R/W;0
151B;SPI_NVG1;R/W;0
151D;CLOCK_DETECT_CTRL;R/W;0
151E;MCS_CTRL;R/W;0
1521;MCS_SYSREF_IGNORE_COUNT;R/W;0
1523;GPIO_PDEB;R/W;0
1600;USER_CTRL_TRANSFER;R/W;0
1601;CAL_CONTROL;R/W;0
1602;CLOCK_RATE;R/W;0
1606;GPIO_CONTROL;R/W;0
1609;MAX_TEMPERATURE_LSB;R;0
160A;MAX_TEMPERATURE_MSB;R;0
160D;MIN_TEMPERATURE_LSB;R;0
160E;MIN_TEMPERATURE_MSB;R;0
160F;FD_OV_CONTROL;R/W;0
1612;CHANNEL_GAIN_CONTROL_LSB;R/W;0
1613;CHANNEL_GAIN_CONTROL_MSB;R/W;0
1614;ENCODE_CHANGE;R/W;0
1615;VREF_IMPORT_EN;R/W;0
1616;VREF_MON_SEL;R/W;0
1617;DC_COUPLED_MODE_EN;R/W;0
1621;MCS_MODE;R/W;0
1622;MCS_CTRL;R/W;0
1623;MCS_CALC_TIME_DIFF1;R/W;0
1624;MCS_CALC_TIME_DIFF2;R/W;0
1625;MCS_CALC_TIME_DIFF3;R/W;0
1626;MCS_CALC_TIME_DIFF4;R/W;0
1627;MCS_KNOWN_SYSREF_PERIOD1;R/W;0
1628;MCS_KNOWN_SYSREF_PERIOD2;R/W;0
1629;MCS_KNOWN_SYSREF_PERIOD3;R/W;0
162A;MCS_SYSREF_AVGING_COUNT1;R/W;0
162B;MCS_SYSREF_AVGING_COUNT2;R/W;0
162D;MCS_SAMPLE_CLK_PERIOD1;R/W;0
162E;MCS_SAMPLE_CLK_PERIOD2;R/W;0
162F;MCS_SAMPLE_CLK_PERIOD3;R/W;0
1630;MCS_SAMPLE_CLK_PERIOD4;R/W;0
1636;MCS_PHASE_SLIP_MODE;R/W;0
162A;MCS_SYSREF_AVGING_COUNT1;R/W;0
162B;MCS_SYSREF_AVGING_COUNT2;R/W;0
162D;MCS_SAMPLE_CLK_PERIOD1;R/W;0
162E;MCS_SAMPLE_CLK_PERIOD2;R/W;0
162F;MCS_SAMPLE_CLK_PERIOD3;R/W;0
1630;MCS_SAMPLE_CLK_PERIOD4;R/W;0
1636;MCS_PHASE_SLIP_MODE;R/W;0
162A;MCS_SYSREF_AVGING_COUNT1;R/W;0
162B;MCS_SYSREF_AVGING_COUNT2;R/W;0
162D;MCS_SAMPLE_CLK_PERIOD1;R/W;0
162E;MCS_SAMPLE_CLK_PERIOD2;R/W;0
162F;MCS_SAMPLE_CLK_PERIOD3;R/W;0
1630;MCS_SAMPLE_CLK_PERIOD4;R/W;0
1636;MCS_PHASE_SLIP_MODE;R/W;0
