TimeQuest Timing Analyzer report for cpu_core
Thu May 02 09:57:31 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CORE_CLK'
 13. Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 14. Slow 1200mV 85C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 15. Slow 1200mV 85C Model Hold: 'i_CORE_CLK'
 16. Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 17. Slow 1200mV 85C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'i_CORE_CLK'
 33. Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 34. Slow 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 35. Slow 1200mV 0C Model Hold: 'i_CORE_CLK'
 36. Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 37. Slow 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'i_CORE_CLK'
 52. Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 53. Fast 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 54. Fast 1200mV 0C Model Hold: 'i_CORE_CLK'
 55. Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 56. Fast 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; cpu_core                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; Clock Name                                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                          ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; control_unit:INST_control_unit|r_state[3]                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:INST_control_unit|r_state[3] }                    ;
; i_CORE_CLK                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CORE_CLK }                                                   ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { instruction_decoder:INST_instruction_decoder|o_BUS_select[0] } ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 159.08 MHz ; 159.08 MHz      ; i_CORE_CLK                                ;                                                ;
; 886.52 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                   ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -5.286 ; -723.630      ;
; control_unit:INST_control_unit|r_state[3]                    ; -3.170 ; -10.771       ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -2.282 ; -30.218       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                   ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.163 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.358 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.892 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -533.792      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.410  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CORE_CLK'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -5.286 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 6.218      ;
; -5.284 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 6.216      ;
; -5.222 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 6.154      ;
; -5.204 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 6.132      ;
; -5.184 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 6.112      ;
; -5.162 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 6.094      ;
; -5.121 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 6.053      ;
; -5.120 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 6.048      ;
; -5.109 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 6.018      ;
; -5.085 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 6.018      ;
; -5.060 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.988      ;
; -5.050 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.959      ;
; -5.040 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.974      ;
; -5.034 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.087     ; 5.942      ;
; -5.023 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.087     ; 5.931      ;
; -5.021 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.954      ;
; -5.019 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.947      ;
; -4.994 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.087     ; 5.902      ;
; -4.992 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.926      ;
; -4.986 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.895      ;
; -4.961 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.894      ;
; -4.951 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.882      ;
; -4.938 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.868      ;
; -4.926 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.861      ;
; -4.926 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.835      ;
; -4.920 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.853      ;
; -4.902 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.830      ;
; -4.902 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.835      ;
; -4.900 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.828      ;
; -4.890 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.820      ;
; -4.885 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.794      ;
; -4.844 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.778      ;
; -4.843 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.752      ;
; -4.838 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.766      ;
; -4.797 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.731      ;
; -4.794 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.705      ;
; -4.779 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.688      ;
; -4.778 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.706      ;
; -4.777 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.087     ; 5.685      ;
; -4.747 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.656      ;
; -4.742 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.672      ;
; -4.737 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.665      ;
; -4.722 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.633      ;
; -4.713 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.087     ; 5.621      ;
; -4.711 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.646      ;
; -4.706 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.615      ;
; -4.695 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.625      ;
; -4.660 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.569      ;
; -4.656 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.586      ;
; -4.642 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.573      ;
; -4.626 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.555      ;
; -4.624 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.870     ; 4.239      ;
; -4.608 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.538      ;
; -4.603 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.514      ;
; -4.589 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.861     ; 4.213      ;
; -4.584 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.516      ;
; -4.551 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.489      ;
; -4.535 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.860     ; 4.160      ;
; -4.524 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.070     ; 5.449      ;
; -4.517 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.448      ;
; -4.508 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.443      ;
; -4.487 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[6] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.865     ; 4.107      ;
; -4.485 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.869     ; 4.101      ;
; -4.482 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.410      ;
; -4.475 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.081     ; 5.389      ;
; -4.460 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.395      ;
; -4.460 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.390      ;
; -4.457 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.389      ;
; -4.450 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.083     ; 5.362      ;
; -4.449 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.383      ;
; -4.445 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.376      ;
; -4.425 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.355      ;
; -4.423 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.357      ;
; -4.415 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.342      ;
; -4.413 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.343      ;
; -4.390 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.089     ; 5.296      ;
; -4.363 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.294      ;
; -4.356 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.083     ; 5.268      ;
; -4.354 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.080     ; 5.269      ;
; -4.350 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.289      ;
; -4.348 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.869     ; 3.964      ;
; -4.341 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.279      ;
; -4.337 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.083     ; 5.249      ;
; -4.336 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.274      ;
; -4.336 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.247      ;
; -4.327 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.261      ;
; -4.322 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.256      ;
; -4.321 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.251      ;
; -4.313 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.224      ;
; -4.312 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.240      ;
; -4.295 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.089     ; 5.201      ;
; -4.289 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.200      ;
; -4.285 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.219      ;
; -4.276 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.089     ; 5.182      ;
; -4.255 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.185      ;
; -4.242 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.070     ; 5.167      ;
; -4.240 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.083     ; 5.152      ;
; -4.236 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.164      ;
; -4.221 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.070     ; 5.146      ;
; -4.216 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.084     ; 5.127      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.170 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.634      ; 4.289      ;
; -3.106 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.634      ; 4.225      ;
; -2.987 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.634      ; 4.106      ;
; -2.940 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.634      ; 4.059      ;
; -2.899 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.634      ; 4.018      ;
; -2.892 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 4.013      ;
; -2.852 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.973      ;
; -2.685 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.633      ; 3.803      ;
; -2.666 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.631      ; 3.782      ;
; -2.622 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.743      ;
; -2.558 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.679      ;
; -2.545 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.666      ;
; -2.525 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.646      ;
; -2.516 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.637      ;
; -2.512 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 3.635      ;
; -2.489 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 3.612      ;
; -2.478 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.599      ;
; -2.465 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 3.588      ;
; -2.439 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.642      ; 3.566      ;
; -2.430 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.633      ; 3.548      ;
; -2.427 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.642      ; 3.554      ;
; -2.417 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 3.540      ;
; -2.394 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.631      ; 3.510      ;
; -2.393 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.637      ; 3.515      ;
; -2.378 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.499      ;
; -2.375 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.639      ; 3.499      ;
; -2.330 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.451      ;
; -2.216 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.641      ; 3.342      ;
; -2.213 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.639      ; 3.337      ;
; -2.186 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.273      ; 2.944      ;
; -2.186 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.273      ; 2.944      ;
; -2.182 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.637      ; 3.304      ;
; -2.164 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.642      ; 3.291      ;
; -2.146 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.267      ;
; -2.143 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.640      ; 3.268      ;
; -2.138 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.640      ; 3.263      ;
; -2.090 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.639      ; 3.214      ;
; -2.086 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.207      ;
; -2.055 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.634      ; 3.174      ;
; -2.030 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 3.153      ;
; -2.007 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.639      ; 3.131      ;
; -2.007 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.639      ; 3.131      ;
; -1.951 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.633      ; 3.069      ;
; -1.897 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 3.018      ;
; -1.889 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.640      ; 3.014      ;
; -1.881 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.634      ; 3.000      ;
; -1.823 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.635      ; 2.943      ;
; -1.808 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.639      ; 2.932      ;
; -1.791 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 2.912      ;
; -1.751 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.641      ; 2.877      ;
; -1.721 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 2.844      ;
; -1.700 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.642      ; 2.827      ;
; -1.700 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.642      ; 2.827      ;
; -1.688 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 2.811      ;
; -1.680 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.642      ; 2.807      ;
; -1.680 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.642      ; 2.807      ;
; -1.621 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 2.742      ;
; -1.582 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 2.705      ;
; -1.407 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.640      ; 2.532      ;
; -1.324 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.637      ; 2.446      ;
; -1.320 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.640      ; 2.445      ;
; -1.318 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 2.441      ;
; -1.239 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.269      ; 1.993      ;
; -1.207 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 2.330      ;
; -1.174 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.645      ; 2.304      ;
; -1.113 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.641      ; 2.239      ;
; -1.100 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.645      ; 2.230      ;
; -1.093 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 2.216      ;
; -1.092 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 2.215      ;
; -1.045 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.635      ; 2.165      ;
; -0.793 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.645      ; 1.923      ;
; -0.753 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 1.876      ;
; -0.733 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.638      ; 1.856      ;
; -0.696 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.637      ; 1.818      ;
; -0.685 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.641      ; 1.811      ;
; -0.666 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.641      ; 1.792      ;
; -0.580 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 1.701      ;
; -0.571 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.637      ; 1.693      ;
; -0.409 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.271      ; 1.165      ;
; -0.157 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 1.278      ;
; -0.128 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.064     ; 1.059      ;
; -0.088 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 1.021      ;
; 0.012  ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.636      ; 1.109      ;
; 0.296  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 0.637      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.282 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.012      ; 1.873      ;
; -2.219 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.023      ; 1.828      ;
; -2.214 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.008      ; 1.808      ;
; -2.182 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.141     ; 1.753      ;
; -2.088 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.018     ; 1.651      ;
; -2.083 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.056      ; 1.610      ;
; -2.072 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.009      ; 1.660      ;
; -2.064 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.008      ; 1.661      ;
; -2.061 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.009      ; 1.662      ;
; -2.056 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.067      ; 1.594      ;
; -2.053 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.015      ; 1.654      ;
; -2.033 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.012      ; 1.637      ;
; -2.023 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.055      ; 1.549      ;
; -2.014 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.025      ; 1.605      ;
; -2.013 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.015      ; 1.617      ;
; -1.942 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.142     ; 1.512      ;
; -1.910 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.023      ; 1.522      ;
; -1.879 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.024      ; 1.495      ;
; -1.871 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.014      ; 1.451      ;
; -1.865 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.139     ; 1.438      ;
; -1.850 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.090     ; 1.876      ;
; -1.826 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.007     ; 1.400      ;
; -1.764 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.013      ; 1.343      ;
; -1.705 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.024      ; 1.308      ;
; -1.700 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.199     ; 1.752      ;
; -1.660 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.101     ; 1.652      ;
; -1.658 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.092     ; 1.661      ;
; -1.641 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.087     ; 1.662      ;
; -1.639 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.093     ; 1.662      ;
; -1.613 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.084     ; 1.637      ;
; -1.606 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.085     ; 1.616      ;
; -1.583 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.218     ; 1.738      ;
; -1.580 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.007     ; 1.154      ;
; -1.571 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.070     ; 1.614      ;
; -1.568 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.233     ; 1.708      ;
; -1.562 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.058     ; 1.608      ;
; -1.544 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.059     ; 1.598      ;
; -1.511 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.071     ; 1.553      ;
; -1.503 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.077     ; 1.521      ;
; -1.460 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.200     ; 1.511      ;
; -1.459 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.072     ; 1.495      ;
; -1.419 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.069     ; 1.454      ;
; -1.417 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.226     ; 1.564      ;
; -1.399 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.090     ; 1.402      ;
; -1.383 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.197     ; 1.437      ;
; -1.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.070     ; 1.346      ;
; -1.273 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.078     ; 1.311      ;
; -1.153 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.090     ; 1.156      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                          ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.163 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.932      ;
; 0.179 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[1]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.382      ; 2.947      ;
; 0.179 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.948      ;
; 0.192 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[3]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.382      ; 2.960      ;
; 0.194 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[6]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.382      ; 2.962      ;
; 0.221 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[5]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.382      ; 2.989      ;
; 0.222 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[2]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.382      ; 2.990      ;
; 0.287 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[0]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.382      ; 3.055      ;
; 0.291 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.086      ; 0.564      ;
; 0.293 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.086      ; 0.566      ;
; 0.316 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.200      ; 0.703      ;
; 0.317 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[3]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.388      ; 3.091      ;
; 0.317 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.229      ; 0.733      ;
; 0.325 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.889      ;
; 0.327 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.200      ; 0.714      ;
; 0.337 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[4]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.106      ;
; 0.338 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[2]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.379      ; 3.103      ;
; 0.343 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[4]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.379      ; 3.108      ;
; 0.343 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[1]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.379      ; 3.108      ;
; 0.358 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC         ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[1]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[5]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_INTERRUPT_active              ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; branch_control:INST_branch_control|r_INTERRUPT_enable          ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                            ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.769      ;
; 0.361 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; control_unit:INST_control_unit|r_state[2]                      ; control_unit:INST_control_unit|r_state[2]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.580      ;
; 0.371 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.590      ;
; 0.371 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[24]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.590      ;
; 0.374 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[12] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[6]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[8]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.592      ;
; 0.393 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[3]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.611      ;
; 0.395 ; data_bus:INST_data_bus|o_MEMORY[6]                             ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[6]                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; -0.023     ; 0.059      ;
; 0.395 ; data_bus:INST_data_bus|o_MEMORY[5]                             ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[5]                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; -0.023     ; 0.059      ;
; 0.396 ; data_bus:INST_data_bus|o_MEMORY[7]                             ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[7]                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; -0.024     ; 0.059      ;
; 0.400 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[9]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.619      ;
; 0.401 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[9]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.620      ;
; 0.401 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.620      ;
; 0.403 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[0]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.176      ;
; 0.403 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[7]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.176      ;
; 0.414 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.087      ; 0.688      ;
; 0.414 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.087      ; 0.688      ;
; 0.425 ; data_bus:INST_data_bus|o_REGISTER[7]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.081      ; 0.693      ;
; 0.426 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[6]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.644      ;
; 0.427 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[3]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.645      ;
; 0.429 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[2]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.647      ;
; 0.445 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.549      ; 1.211      ;
; 0.447 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.071      ; 0.705      ;
; 0.447 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[19]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.071      ; 0.705      ;
; 0.450 ; data_bus:INST_data_bus|o_REGISTER[1]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[13]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.070      ; 0.707      ;
; 0.450 ; data_bus:INST_data_bus|o_REGISTER[1]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[13]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.070      ; 0.707      ;
; 0.451 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_request                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.220      ;
; 0.469 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.515      ; 1.201      ;
; 0.471 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.546      ; 1.234      ;
; 0.475 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.693      ;
; 0.477 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.695      ;
; 0.480 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.698      ;
; 0.480 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1] ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.699      ;
; 0.481 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0] ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.700      ;
; 0.481 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.699      ;
; 0.482 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.700      ;
; 0.483 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.512      ; 1.212      ;
; 0.484 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.382      ; 1.053      ;
; 0.500 ; data_bus:INST_data_bus|o_REGISTER[7]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.080      ; 0.767      ;
; 0.504 ; branch_control:INST_branch_control|o_ADDRESS[2]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                             ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.722      ;
; 0.504 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[6]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.273      ;
; 0.504 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[5]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.273      ;
; 0.505 ; branch_control:INST_branch_control|o_ADDRESS[4]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                                                             ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.723      ;
; 0.514 ; data_bus:INST_data_bus|o_REGISTER[2]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.414      ; 1.145      ;
; 0.521 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.739      ;
; 0.524 ; branch_control:INST_branch_control|o_ADDRESS[5]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                                                             ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.742      ;
; 0.535 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.406      ; 1.158      ;
; 0.536 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.405      ; 1.158      ;
; 0.540 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.758      ;
; 0.553 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.773      ;
; 0.556 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.774      ;
; 0.557 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.775      ;
; 0.559 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[11] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.068      ; 0.784      ;
; 0.561 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.409      ; 1.187      ;
; 0.561 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.408      ; 1.186      ;
; 0.565 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[20]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.784      ;
; 0.566 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.784      ;
; 0.566 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.784      ;
; 0.567 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[40]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.785      ;
; 0.568 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.786      ;
; 0.568 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.786      ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.358 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.577      ;
; 0.457 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 1.008      ;
; 0.470 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.865      ; 1.022      ;
; 0.622 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 1.173      ;
; 0.660 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.865      ; 1.212      ;
; 0.688 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.907      ;
; 0.750 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.060      ; 0.967      ;
; 0.766 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.513      ; 0.966      ;
; 0.934 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 1.485      ;
; 0.948 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 1.501      ;
; 0.957 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 1.508      ;
; 1.091 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.511      ; 1.289      ;
; 1.132 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 1.688      ;
; 1.136 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 1.692      ;
; 1.143 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 1.699      ;
; 1.154 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.865      ; 1.706      ;
; 1.247 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.874      ; 1.808      ;
; 1.369 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 1.922      ;
; 1.412 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 1.965      ;
; 1.424 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.865      ; 1.976      ;
; 1.508 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.865      ; 2.060      ;
; 1.556 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 2.105      ;
; 1.561 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.873      ; 2.121      ;
; 1.638 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.873      ; 2.198      ;
; 1.639 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 2.195      ;
; 1.639 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 2.195      ;
; 1.639 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 2.192      ;
; 1.658 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.515      ; 1.860      ;
; 1.672 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.226      ;
; 1.673 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 2.222      ;
; 1.735 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.865      ; 2.287      ;
; 1.746 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.300      ;
; 1.760 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.311      ;
; 1.762 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.859      ; 2.308      ;
; 1.773 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.324      ;
; 1.782 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.515      ; 1.984      ;
; 1.801 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.352      ;
; 1.834 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.388      ;
; 1.842 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 2.398      ;
; 1.844 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.398      ;
; 1.848 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.399      ;
; 1.860 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 2.416      ;
; 1.863 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.417      ;
; 1.875 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 2.424      ;
; 1.875 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 2.428      ;
; 1.876 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.427      ;
; 1.892 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.860      ; 2.439      ;
; 1.909 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 2.458      ;
; 1.914 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.468      ;
; 1.955 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 2.508      ;
; 1.959 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.513      ;
; 1.979 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.859      ; 2.525      ;
; 1.984 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 2.540      ;
; 2.028 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 2.577      ;
; 2.030 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 2.583      ;
; 2.049 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.600      ;
; 2.073 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.865      ; 2.625      ;
; 2.077 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.628      ;
; 2.088 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 2.641      ;
; 2.114 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.861      ; 2.662      ;
; 2.115 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.666      ;
; 2.176 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.727      ;
; 2.183 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.734      ;
; 2.184 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.865      ; 2.736      ;
; 2.239 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 2.795      ;
; 2.259 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 2.810      ;
; 2.268 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.822      ;
; 2.397 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.867      ; 2.951      ;
; 2.490 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 3.039      ;
; 2.496 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.861      ; 3.044      ;
; 2.511 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 3.060      ;
; 2.526 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 3.075      ;
; 2.527 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 3.083      ;
; 2.531 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 3.087      ;
; 2.556 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 3.109      ;
; 2.556 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.869      ; 3.112      ;
; 2.568 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 3.121      ;
; 2.589 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.862      ; 3.138      ;
; 2.594 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 3.147      ;
; 2.639 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 3.190      ;
; 2.651 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.866      ; 3.204      ;
; 2.665 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 3.216      ;
; 2.680 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 3.231      ;
; 2.738 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.864      ; 3.289      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.892 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.090      ; 1.012      ;
; 1.044 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.111      ; 1.185      ;
; 1.045 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.102      ; 1.177      ;
; 1.109 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.090      ; 1.229      ;
; 1.188 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.111      ; 1.329      ;
; 1.206 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.108      ; 1.344      ;
; 1.223 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.111      ; 1.364      ;
; 1.258 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.102      ; 1.390      ;
; 1.279 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.111      ; 1.420      ;
; 1.281 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.024     ; 1.287      ;
; 1.304 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.176      ; 1.010      ;
; 1.311 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.022     ; 1.319      ;
; 1.317 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.122      ; 1.469      ;
; 1.325 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.122      ; 1.477      ;
; 1.332 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.053     ; 1.309      ;
; 1.345 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.094      ; 1.469      ;
; 1.357 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.096      ; 1.483      ;
; 1.415 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.078      ; 1.523      ;
; 1.415 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.093      ; 1.538      ;
; 1.416 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.087      ; 1.533      ;
; 1.419 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.087      ; 1.536      ;
; 1.438 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.207      ; 1.175      ;
; 1.455 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.197      ; 1.182      ;
; 1.521 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.176      ; 1.227      ;
; 1.538 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.024     ; 1.544      ;
; 1.549 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.060     ; 1.519      ;
; 1.557 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.090      ; 1.677      ;
; 1.572 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.045     ; 1.557      ;
; 1.586 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.246      ; 1.362      ;
; 1.599 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.197      ; 1.326      ;
; 1.607 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.207      ; 1.344      ;
; 1.640 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.246      ; 1.416      ;
; 1.655 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.206      ; 1.391      ;
; 1.680 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.257      ; 1.467      ;
; 1.720 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.036      ; 1.286      ;
; 1.734 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.198      ; 1.462      ;
; 1.736 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.208      ; 1.474      ;
; 1.742 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.198      ; 1.470      ;
; 1.750 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.038      ; 1.318      ;
; 1.758 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.195      ; 1.483      ;
; 1.811 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.192      ; 1.533      ;
; 1.813 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.191      ; 1.534      ;
; 1.816 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.192      ; 1.538      ;
; 1.827 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.164      ; 1.521      ;
; 1.949 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.191      ; 1.670      ;
; 1.950 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.195      ; 1.675      ;
; 1.974 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.206      ; 1.710      ;
; 1.977 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.036      ; 1.543      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                 ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[0]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[10]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[11]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[12]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[13]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[14]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[15]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[16]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[17]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[18]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[19]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[1]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[20]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[21]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[22]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[23]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[24]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[25]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[26]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[27]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[28]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[29]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[2]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[30]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[31]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[3]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[4]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[5]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[6]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[7]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[8]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[9]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Fall       ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Fall       ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Fall       ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.141  ; 0.357        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.141  ; 0.357        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.457  ; 0.641        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.457  ; 0.641        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.457  ; 0.641        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.459  ; 0.643        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datac                           ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datac                         ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datab                           ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datac                           ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datac                           ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datad                           ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datad                         ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datad                         ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datad                           ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datac                           ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datac                           ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datab                           ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datac                         ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datac                           ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.405 ; 4.834 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.656 ; 3.090 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.850 ; 2.330 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.179 ; 2.702 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.131 ; 2.659 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.104 ; 2.617 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 2.105 ; 2.595 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 2.114 ; 2.621 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.179 ; 2.702 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.500 ; 1.937 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.158 ; 2.694 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.023 ; 2.509 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.350 ; 2.934 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.133 ; 2.650 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.864 ; 2.307 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.859 ; 2.352 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.708 ; 2.157 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 2.029 ; 2.488 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 2.350 ; 2.934 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.063 ; 2.587 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 2.139 ; 2.632 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.271 ; -1.660 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.591 ; -1.984 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.466 ; -1.924 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.129 ; -1.546 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.709 ; -2.193 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.685 ; -2.149 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.659 ; -2.111 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.694 ; -2.153 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.753 ; -2.233 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.129 ; -1.546 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.738 ; -2.224 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.613 ; -2.049 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.312 ; -1.730 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.722 ; -2.202 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.462 ; -1.875 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.473 ; -1.943 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.312 ; -1.730 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.622 ; -2.045 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.896 ; -2.446 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.654 ; -2.144 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.732 ; -2.191 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.194 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.194 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.206 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.206 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.707 ; 7.890 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.676 ; 6.664 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.640 ; 6.746 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.763 ; 6.869 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.906 ; 5.903 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.967 ; 5.961 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 7.707 ; 7.890 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.763 ; 5.832 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.962 ; 6.003 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.928 ; 5.990 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 7.315 ; 7.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.429 ; 5.410 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 7.315 ; 7.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.695 ; 5.753 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.750 ; 5.768 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 7.328 ; 7.455 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.331 ; 6.423 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 7.019 ; 7.077 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.366 ; 6.381 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 6.131 ; 6.155 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 7.328 ; 7.455 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.382 ; 6.421 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.877 ; 7.039 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 6.743 ; 6.805 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.751 ; 5.766 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.928 ; 5.920 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.928 ; 5.920 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.458 ; 5.468 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.780 ; 5.784 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.796 ; 5.794 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.559 ; 6.578 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.910 ; 5.959 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.754 ; 5.729 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.203 ; 6.223 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 6.018 ; 6.007 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.870 ; 5.916 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.986 ; 6.041 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.559 ; 6.578 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 6.023 ; 6.056 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 7.050 ; 7.158 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 7.010 ; 6.877 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 7.010 ; 6.877 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.792 ; 5.801 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.867 ; 5.850 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.961 ; 5.955 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.926 ; 5.898 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.579 ; 6.656 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.150 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.150 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.159 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.159 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.642 ; 5.707 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.512 ; 6.498 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.483 ; 6.585 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.594 ; 6.693 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.773 ; 5.767 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.831 ; 5.823 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 7.555 ; 7.736 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.642 ; 5.707 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.826 ; 5.863 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.800 ; 5.858 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.314 ; 5.294 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.314 ; 5.294 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 7.178 ; 7.314 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.576 ; 5.632 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.622 ; 5.637 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.994 ; 6.017 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.186 ; 6.274 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 6.847 ; 6.901 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.213 ; 6.225 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.994 ; 6.017 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 7.190 ; 7.314 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.228 ; 6.264 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.704 ; 6.858 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 6.581 ; 6.641 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.623 ; 5.635 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.342 ; 5.349 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.793 ; 5.783 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.342 ; 5.349 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.651 ; 5.653 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.666 ; 5.663 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.625 ; 5.600 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.782 ; 5.829 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.625 ; 5.600 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.057 ; 6.074 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.879 ; 5.866 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.737 ; 5.779 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.855 ; 5.907 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.405 ; 6.423 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.884 ; 5.913 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.922 ; 7.028 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.662 ; 5.669 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 6.887 ; 6.756 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.662 ; 5.669 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.735 ; 5.717 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.825 ; 5.817 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.791 ; 5.762 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.418 ; 6.490 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                          ;
+-------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+-------------+-----------------+-------------------------------------------+------------------------------------------------+
; 177.15 MHz  ; 177.15 MHz      ; i_CORE_CLK                                ;                                                ;
; 1008.06 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -4.645 ; -616.602      ;
; control_unit:INST_control_unit|r_state[3]                    ; -2.866 ; -9.975        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -2.064 ; -27.037       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                    ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.090 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.314 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.867 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -533.792      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.433  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -4.645 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.585      ;
; -4.618 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.558      ;
; -4.592 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.529      ;
; -4.567 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.507      ;
; -4.518 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.458      ;
; -4.503 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.423      ;
; -4.501 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.438      ;
; -4.480 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.420      ;
; -4.450 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.387      ;
; -4.444 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.363      ;
; -4.442 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.361      ;
; -4.417 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.336      ;
; -4.416 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.357      ;
; -4.408 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.348      ;
; -4.408 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.345      ;
; -4.395 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.335      ;
; -4.383 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.320      ;
; -4.373 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.293      ;
; -4.370 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.311      ;
; -4.363 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.306      ;
; -4.357 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.297      ;
; -4.329 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.267      ;
; -4.322 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.242      ;
; -4.319 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.239      ;
; -4.318 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.255      ;
; -4.308 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.248      ;
; -4.294 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.214      ;
; -4.270 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.210      ;
; -4.264 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.201      ;
; -4.253 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.191      ;
; -4.253 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.193      ;
; -4.240 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.161      ;
; -4.238 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.158      ;
; -4.235 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.176      ;
; -4.213 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.150      ;
; -4.194 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.135      ;
; -4.187 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.107      ;
; -4.174 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.093      ;
; -4.164 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.085      ;
; -4.164 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.101      ;
; -4.126 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.063      ;
; -4.125 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.045      ;
; -4.123 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.042      ;
; -4.121 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.061      ;
; -4.118 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.056      ;
; -4.111 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.054      ;
; -4.087 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.007      ;
; -4.082 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.002      ;
; -4.077 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.015      ;
; -4.062 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.000      ;
; -4.028 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.965      ;
; -4.017 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.074     ; 4.938      ;
; -4.016 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.954      ;
; -3.995 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.935      ;
; -3.980 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.923      ;
; -3.969 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.678     ; 3.776      ;
; -3.968 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.686     ; 3.767      ;
; -3.956 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.894      ;
; -3.952 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.889      ;
; -3.949 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.073     ; 4.871      ;
; -3.931 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.871      ;
; -3.922 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 4.845      ;
; -3.920 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.860      ;
; -3.915 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.855      ;
; -3.912 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.853      ;
; -3.911 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.845      ;
; -3.895 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.678     ; 3.702      ;
; -3.881 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.819      ;
; -3.866 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.807      ;
; -3.861 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 4.784      ;
; -3.856 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.797      ;
; -3.852 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[6] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.681     ; 3.656      ;
; -3.847 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.685     ; 3.647      ;
; -3.840 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.778      ;
; -3.839 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.774      ;
; -3.826 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 4.749      ;
; -3.824 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 4.747      ;
; -3.822 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.762      ;
; -3.818 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.755      ;
; -3.814 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.754      ;
; -3.807 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.747      ;
; -3.792 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.729      ;
; -3.791 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.734      ;
; -3.791 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.074     ; 4.712      ;
; -3.790 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.728      ;
; -3.785 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.705      ;
; -3.784 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.727      ;
; -3.783 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.700      ;
; -3.770 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.713      ;
; -3.768 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.685      ;
; -3.750 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.074     ; 4.671      ;
; -3.750 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 4.673      ;
; -3.748 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.665      ;
; -3.745 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.683      ;
; -3.739 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.685     ; 3.539      ;
; -3.732 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.673      ;
; -3.714 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.657      ;
; -3.705 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.074     ; 4.626      ;
; -3.701 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.074     ; 4.622      ;
; -3.696 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 4.619      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.866 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.478      ; 3.829      ;
; -2.815 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.478      ; 3.778      ;
; -2.732 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.478      ; 3.695      ;
; -2.674 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.478      ; 3.637      ;
; -2.645 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 3.612      ;
; -2.636 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.478      ; 3.599      ;
; -2.624 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 3.588      ;
; -2.417 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 3.378      ;
; -2.410 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.475      ; 3.370      ;
; -2.349 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 3.316      ;
; -2.324 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 3.291      ;
; -2.322 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 3.289      ;
; -2.320 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 3.288      ;
; -2.283 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 3.247      ;
; -2.274 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 3.244      ;
; -2.271 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 3.238      ;
; -2.265 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 3.235      ;
; -2.244 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 3.212      ;
; -2.242 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 3.206      ;
; -2.242 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 3.210      ;
; -2.231 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 3.195      ;
; -2.201 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 3.169      ;
; -2.175 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.475      ; 3.135      ;
; -2.168 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 3.134      ;
; -2.154 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 3.120      ;
; -2.144 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 3.108      ;
; -2.098 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 3.062      ;
; -2.042 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 3.012      ;
; -2.038 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.156      ; 2.679      ;
; -2.038 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.156      ; 2.679      ;
; -1.988 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.958      ;
; -1.984 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.954      ;
; -1.963 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.929      ;
; -1.951 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 2.915      ;
; -1.948 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.918      ;
; -1.937 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.903      ;
; -1.930 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.896      ;
; -1.857 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 2.825      ;
; -1.856 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 2.823      ;
; -1.847 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.478      ; 2.810      ;
; -1.840 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 2.808      ;
; -1.840 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 2.808      ;
; -1.786 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 2.750      ;
; -1.713 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 2.677      ;
; -1.708 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.674      ;
; -1.697 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.478      ; 2.660      ;
; -1.684 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.480      ; 2.649      ;
; -1.634 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.600      ;
; -1.632 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.602      ;
; -1.626 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 2.590      ;
; -1.603 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.573      ;
; -1.603 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.573      ;
; -1.593 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 2.561      ;
; -1.579 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.549      ;
; -1.579 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.549      ;
; -1.524 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 2.492      ;
; -1.505 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 2.472      ;
; -1.439 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 2.407      ;
; -1.348 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.314      ;
; -1.272 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.238      ;
; -1.260 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.226      ;
; -1.210 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 2.178      ;
; -1.154 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.151      ; 1.790      ;
; -1.129 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.489      ; 2.103      ;
; -1.110 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 2.077      ;
; -1.042 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.489      ; 2.016      ;
; -1.031 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.001      ;
; -1.019 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.483      ; 1.987      ;
; -1.007 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 1.974      ;
; -0.980 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.478      ; 1.943      ;
; -0.763 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.489      ; 1.737      ;
; -0.719 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.480      ; 1.684      ;
; -0.695 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.480      ; 1.660      ;
; -0.679 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 1.649      ;
; -0.677 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 1.643      ;
; -0.663 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 1.633      ;
; -0.552 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 1.516      ;
; -0.550 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 1.517      ;
; -0.399 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.152      ; 1.036      ;
; -0.182 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 1.149      ;
; -0.012 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 0.979      ;
; 0.008  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 0.933      ;
; 0.035  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.053     ; 0.907      ;
; 0.380  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.053     ; 0.562      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.064 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.067     ; 1.674      ;
; -2.029 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.071     ; 1.640      ;
; -2.020 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.058     ; 1.644      ;
; -1.957 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.199     ; 1.551      ;
; -1.904 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.069     ; 1.512      ;
; -1.898 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.071     ; 1.512      ;
; -1.895 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.092     ; 1.479      ;
; -1.894 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.069     ; 1.512      ;
; -1.870 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.015     ; 1.432      ;
; -1.868 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.025     ; 1.420      ;
; -1.854 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.065     ; 1.471      ;
; -1.843 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.067     ; 1.463      ;
; -1.825 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.065     ; 1.445      ;
; -1.824 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.049     ; 1.438      ;
; -1.818 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.025     ; 1.370      ;
; -1.748 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.199     ; 1.342      ;
; -1.722 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.058     ; 1.349      ;
; -1.693 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.056     ; 1.324      ;
; -1.688 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.196     ; 1.285      ;
; -1.683 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.059     ; 1.287      ;
; -1.650 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.082     ; 1.244      ;
; -1.620 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.148     ; 1.677      ;
; -1.583 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.059     ; 1.187      ;
; -1.539 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.056     ; 1.160      ;
; -1.476 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.150     ; 1.512      ;
; -1.471 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.244     ; 1.551      ;
; -1.467 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.145     ; 1.513      ;
; -1.459 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.150     ; 1.514      ;
; -1.447 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.151     ; 1.480      ;
; -1.431 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.082     ; 1.025      ;
; -1.415 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.143     ; 1.463      ;
; -1.402 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.144     ; 1.444      ;
; -1.399 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.261     ; 1.566      ;
; -1.372 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.119     ; 1.441      ;
; -1.359 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.274     ; 1.513      ;
; -1.354 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.120     ; 1.436      ;
; -1.352 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.130     ; 1.424      ;
; -1.302 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.130     ; 1.374      ;
; -1.299 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.137     ; 1.348      ;
; -1.265 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.132     ; 1.324      ;
; -1.262 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.244     ; 1.342      ;
; -1.233 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.268     ; 1.393      ;
; -1.231 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.129     ; 1.290      ;
; -1.203 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.141     ; 1.246      ;
; -1.202 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.241     ; 1.285      ;
; -1.131 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.129     ; 1.190      ;
; -1.095 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.137     ; 1.163      ;
; -0.984 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.141     ; 1.027      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                          ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.090 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.193      ; 2.637      ;
; 0.108 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[3]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.192      ; 2.654      ;
; 0.111 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[6]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.192      ; 2.657      ;
; 0.114 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.193      ; 2.661      ;
; 0.127 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[1]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.192      ; 2.673      ;
; 0.139 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[2]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.192      ; 2.685      ;
; 0.161 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[5]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.192      ; 2.707      ;
; 0.196 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.145      ; 0.515      ;
; 0.200 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.145      ; 0.519      ;
; 0.221 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[0]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.192      ; 2.767      ;
; 0.223 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.271      ; 0.668      ;
; 0.227 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.244      ; 0.645      ;
; 0.229 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.244      ; 0.647      ;
; 0.249 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.266      ; 0.689      ;
; 0.284 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[3]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.196      ; 2.834      ;
; 0.292 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[4]                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.193      ; 2.839      ;
; 0.310 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[2]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.189      ; 2.853      ;
; 0.310 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.145      ; 0.629      ;
; 0.310 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.145      ; 0.629      ;
; 0.312 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[1]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[5]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control_unit:INST_control_unit|r_INTERRUPT_active              ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.818      ;
; 0.312 ; branch_control:INST_branch_control|r_INTERRUPT_enable          ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                            ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC         ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[4]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.189      ; 2.856      ;
; 0.313 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[1]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.189      ; 2.856      ;
; 0.320 ; control_unit:INST_control_unit|r_state[2]                      ; control_unit:INST_control_unit|r_state[2]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; data_bus:INST_data_bus|o_REGISTER[7]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.140      ; 0.634      ;
; 0.321 ; data_bus:INST_data_bus|o_MEMORY[6]                             ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[6]                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.058      ; 0.053      ;
; 0.321 ; data_bus:INST_data_bus|o_MEMORY[5]                             ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[5]                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.058      ; 0.053      ;
; 0.323 ; data_bus:INST_data_bus|o_MEMORY[7]                             ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[7]                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.056      ; 0.053      ;
; 0.331 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[24]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.529      ;
; 0.332 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.530      ;
; 0.338 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[8]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[12] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[6]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.538      ;
; 0.341 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.130      ; 0.645      ;
; 0.341 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[19]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.130      ; 0.645      ;
; 0.347 ; data_bus:INST_data_bus|o_REGISTER[1]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[13]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.129      ; 0.650      ;
; 0.347 ; data_bus:INST_data_bus|o_REGISTER[1]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[13]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.129      ; 0.650      ;
; 0.351 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.558      ; 1.108      ;
; 0.352 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.551      ;
; 0.355 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[3]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.554      ;
; 0.362 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.555      ; 1.116      ;
; 0.364 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[9]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.562      ;
; 0.364 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[9]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.562      ;
; 0.367 ; data_bus:INST_data_bus|o_REGISTER[7]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.140      ; 0.681      ;
; 0.368 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[0]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.197      ; 2.919      ;
; 0.368 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[7]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.197      ; 2.919      ;
; 0.370 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_request                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.193      ; 2.917      ;
; 0.378 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[6]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.577      ;
; 0.379 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[3]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.578      ;
; 0.380 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.528      ; 1.107      ;
; 0.387 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[2]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.586      ;
; 0.394 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.525      ; 1.118      ;
; 0.409 ; data_bus:INST_data_bus|o_REGISTER[2]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.432      ; 1.040      ;
; 0.421 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.620      ;
; 0.421 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.431      ; 1.051      ;
; 0.421 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.431      ; 1.051      ;
; 0.423 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.622      ;
; 0.432 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.631      ;
; 0.434 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.633      ;
; 0.434 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.632      ;
; 0.434 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1] ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.632      ;
; 0.435 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0] ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.633      ;
; 0.448 ; data_bus:INST_data_bus|o_REGISTER[7]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.429      ; 1.076      ;
; 0.451 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.434      ; 1.084      ;
; 0.455 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.434      ; 1.088      ;
; 0.464 ; branch_control:INST_branch_control|o_ADDRESS[2]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                             ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.662      ;
; 0.465 ; branch_control:INST_branch_control|o_ADDRESS[4]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                                                             ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.663      ;
; 0.468 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[6]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.193      ; 3.015      ;
; 0.468 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[5]                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.193      ; 3.015      ;
; 0.472 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.982      ;
; 0.473 ; data_bus:INST_data_bus|o_REGISTER[1]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.413      ; 1.085      ;
; 0.479 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.411      ; 1.089      ;
; 0.480 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.678      ;
; 0.481 ; branch_control:INST_branch_control|o_ADDRESS[5]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                                                             ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.679      ;
; 0.484 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.682      ;
; 0.498 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.696      ;
; 0.499 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; data_bus:INST_data_bus|o_REGISTER[2]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[15]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.148      ; 0.821      ;
; 0.501 ; data_bus:INST_data_bus|o_REGISTER[2]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.148      ; 0.823      ;
; 0.502 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.700      ;
; 0.506 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.414      ; 1.119      ;
; 0.510 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.709      ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.314 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.053      ; 0.511      ;
; 0.535 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 0.892      ;
; 0.563 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.681      ; 0.918      ;
; 0.628 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.053      ; 0.825      ;
; 0.690 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.052      ; 0.886      ;
; 0.695 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 1.052      ;
; 0.749 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.681      ; 1.104      ;
; 0.842 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.366      ; 0.882      ;
; 1.008 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.680      ; 1.362      ;
; 1.013 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.684      ; 1.371      ;
; 1.020 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 1.377      ;
; 1.137 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.365      ; 1.176      ;
; 1.169 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 1.529      ;
; 1.169 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.685      ; 1.528      ;
; 1.174 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 1.534      ;
; 1.192 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 1.549      ;
; 1.274 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.691      ; 1.639      ;
; 1.401 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.684      ; 1.759      ;
; 1.441 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 1.798      ;
; 1.442 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 1.799      ;
; 1.530 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 1.887      ;
; 1.546 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 1.899      ;
; 1.554 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.690      ; 1.918      ;
; 1.635 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.690      ; 1.999      ;
; 1.642 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 1.999      ;
; 1.645 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 1.998      ;
; 1.649 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.009      ;
; 1.649 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.009      ;
; 1.653 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.370      ; 1.697      ;
; 1.663 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.682      ; 2.019      ;
; 1.683 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.682      ; 2.039      ;
; 1.727 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.084      ;
; 1.733 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.090      ;
; 1.738 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.091      ;
; 1.739 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.092      ;
; 1.745 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.676      ; 2.095      ;
; 1.773 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.370      ; 1.817      ;
; 1.787 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.685      ; 2.146      ;
; 1.794 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.682      ; 2.150      ;
; 1.806 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.159      ;
; 1.818 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.682      ; 2.174      ;
; 1.822 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.179      ;
; 1.825 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.681      ; 2.180      ;
; 1.826 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.179      ;
; 1.843 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.203      ;
; 1.846 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.199      ;
; 1.859 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.677      ; 2.210      ;
; 1.865 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.218      ;
; 1.890 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.681      ; 2.245      ;
; 1.923 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.676      ; 2.273      ;
; 1.934 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.682      ; 2.290      ;
; 1.939 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.296      ;
; 1.949 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.681      ; 2.304      ;
; 1.953 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.310      ;
; 1.963 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.323      ;
; 1.995 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.682      ; 2.351      ;
; 1.999 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.356      ;
; 2.001 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.358      ;
; 2.018 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.371      ;
; 2.027 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.680      ; 2.381      ;
; 2.048 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.401      ;
; 2.101 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.454      ;
; 2.102 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.682      ; 2.458      ;
; 2.114 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.471      ;
; 2.138 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.498      ;
; 2.187 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.540      ;
; 2.190 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.550      ;
; 2.278 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.638      ;
; 2.382 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.735      ;
; 2.386 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.680      ; 2.740      ;
; 2.400 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.753      ;
; 2.412 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.765      ;
; 2.441 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.685      ; 2.800      ;
; 2.457 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.817      ;
; 2.466 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.823      ;
; 2.469 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.686      ; 2.829      ;
; 2.480 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.679      ; 2.833      ;
; 2.484 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.841      ;
; 2.496 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.853      ;
; 2.523 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.880      ;
; 2.553 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.910      ;
; 2.569 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.926      ;
; 2.571 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.928      ;
; 2.588 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.683      ; 2.945      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.867 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.020      ; 0.917      ;
; 1.022 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.032      ; 1.084      ;
; 1.023 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.023      ; 1.076      ;
; 1.072 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.020      ; 1.122      ;
; 1.147 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.032      ; 1.209      ;
; 1.165 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.028      ; 1.223      ;
; 1.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.032      ; 1.250      ;
; 1.216 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.023      ; 1.269      ;
; 1.229 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.087     ; 1.172      ;
; 1.233 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.032      ; 1.295      ;
; 1.261 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.113     ; 1.178      ;
; 1.266 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.085     ; 1.211      ;
; 1.275 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.041      ; 1.346      ;
; 1.279 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.041      ; 1.350      ;
; 1.304 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.016      ; 1.350      ;
; 1.306 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.080      ; 0.916      ;
; 1.319 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.018      ; 1.367      ;
; 1.356 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.010      ; 1.396      ;
; 1.362 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.016      ; 1.408      ;
; 1.363 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.011      ; 1.404      ;
; 1.365 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.011      ; 1.406      ;
; 1.438 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.106      ; 1.074      ;
; 1.447 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.104      ; 1.081      ;
; 1.464 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.087     ; 1.407      ;
; 1.470 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.118     ; 1.382      ;
; 1.491 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.013      ; 1.534      ;
; 1.494 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.106     ; 1.418      ;
; 1.511 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.080      ; 1.121      ;
; 1.572 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.104      ; 1.206      ;
; 1.573 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.144      ; 1.247      ;
; 1.587 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.106      ; 1.223      ;
; 1.618 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.144      ; 1.292      ;
; 1.635 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.104      ; 1.269      ;
; 1.660 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.153      ; 1.343      ;
; 1.683 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; -0.042     ; 1.171      ;
; 1.704 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.113      ; 1.347      ;
; 1.713 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.097      ; 1.340      ;
; 1.720 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; -0.040     ; 1.210      ;
; 1.723 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.097      ; 1.350      ;
; 1.741 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.096      ; 1.367      ;
; 1.780 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.094      ; 1.404      ;
; 1.783 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.092      ; 1.405      ;
; 1.784 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.094      ; 1.408      ;
; 1.793 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.070      ; 1.393      ;
; 1.883 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.092      ; 1.505      ;
; 1.906 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.096      ; 1.532      ;
; 1.918 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; -0.042     ; 1.406      ;
; 1.946 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.104      ; 1.580      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                  ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[0]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[10]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[11]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[12]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[13]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[14]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[15]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[16]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[17]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[18]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[19]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[1]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[20]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[21]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[22]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[23]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[24]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[25]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[26]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[27]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[28]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[29]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[2]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[30]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[31]                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[3]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[4]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[5]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[6]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[7]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[8]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; InstrucReg:INST_InstrucReg|r_register[9]                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Fall       ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Fall       ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Fall       ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.204  ; 0.420        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.208  ; 0.424        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.392  ; 0.576        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datac                           ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datab                           ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datac                         ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datac                           ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datad                           ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datad                         ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datac                           ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datac                           ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datad                           ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datad                         ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datac                           ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datab                           ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datac                           ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datac                         ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 3.870 ; 4.238 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.330 ; 2.663 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.591 ; 1.969 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.881 ; 2.299 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.849 ; 2.260 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.813 ; 2.235 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.818 ; 2.220 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.821 ; 2.233 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.881 ; 2.299 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.259 ; 1.617 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.865 ; 2.285 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.740 ; 2.129 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.035 ; 2.518 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.832 ; 2.249 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.595 ; 1.954 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.594 ; 1.981 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.448 ; 1.810 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.759 ; 2.109 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 2.035 ; 2.518 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.774 ; 2.195 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.858 ; 2.235 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.068 ; -1.385 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.358 ; -1.697 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.250 ; -1.614 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.933 ; -1.277 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.472 ; -1.852 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.441 ; -1.827 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.423 ; -1.795 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.448 ; -1.824 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.502 ; -1.888 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.933 ; -1.277 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.492 ; -1.875 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.376 ; -1.729 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.097 ; -1.436 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.468 ; -1.858 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.238 ; -1.576 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.253 ; -1.624 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.097 ; -1.436 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.397 ; -1.723 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.636 ; -2.089 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.411 ; -1.807 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.496 ; -1.849 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.108 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.108 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.075 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.075 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.364 ; 7.484 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.324 ; 6.224 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.292 ; 6.339 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.401 ; 6.442 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.604 ; 5.547 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.648 ; 5.583 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 7.364 ; 7.484 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.487 ; 5.512 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.641 ; 5.649 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.629 ; 5.638 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 7.011 ; 7.091 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.155 ; 5.120 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 7.011 ; 7.091 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.423 ; 5.436 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.454 ; 5.411 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 7.015 ; 7.112 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.007 ; 6.077 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 6.640 ; 6.665 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.024 ; 5.981 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.832 ; 5.804 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 7.015 ; 7.112 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.045 ; 6.045 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.509 ; 6.567 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 6.387 ; 6.390 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.459 ; 5.441 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.616 ; 5.556 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.616 ; 5.556 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.192 ; 5.153 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.490 ; 5.451 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.503 ; 5.464 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.221 ; 6.180 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.618 ; 5.609 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.460 ; 5.386 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 5.866 ; 5.837 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.709 ; 5.656 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.565 ; 5.570 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.690 ; 5.706 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.221 ; 6.180 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.711 ; 5.685 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.767 ; 6.853 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 6.691 ; 6.593 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 6.691 ; 6.593 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.500 ; 5.450 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.568 ; 5.507 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.649 ; 5.593 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.623 ; 5.573 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.219 ; 6.210 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.067 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.067 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.034 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.034 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.378 ; 5.401 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.174 ; 6.077 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.151 ; 6.196 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.248 ; 6.285 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.484 ; 5.427 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.526 ; 5.462 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 7.228 ; 7.347 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.378 ; 5.401 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.519 ; 5.524 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.513 ; 5.522 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.053 ; 5.017 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.053 ; 5.017 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 6.889 ; 6.970 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.316 ; 5.329 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.339 ; 5.296 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.709 ; 5.682 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.877 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 6.485 ; 6.509 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.887 ; 5.844 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.709 ; 5.682 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.890 ; 6.986 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.907 ; 5.905 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.352 ; 6.406 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 6.241 ; 6.243 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.345 ; 5.325 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.088 ; 5.048 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.495 ; 5.436 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.088 ; 5.048 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.374 ; 5.335 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.387 ; 5.347 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.346 ; 5.272 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.503 ; 5.494 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.346 ; 5.272 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 5.734 ; 5.705 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.585 ; 5.532 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.446 ; 5.449 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.573 ; 5.588 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.083 ; 6.043 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.585 ; 5.559 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.652 ; 6.737 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.383 ; 5.333 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 6.582 ; 6.485 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.383 ; 5.333 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.449 ; 5.388 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.526 ; 5.470 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.501 ; 5.452 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.073 ; 6.063 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -2.567 ; -284.045      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.537 ; -4.678        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -1.074 ; -12.042       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                    ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.077 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.185 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.466 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -436.759      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.392  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.567 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.516      ;
; -2.552 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.501      ;
; -2.533 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.480      ;
; -2.518 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.465      ;
; -2.506 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.455      ;
; -2.495 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.582     ; 2.390      ;
; -2.476 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.425      ;
; -2.472 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.419      ;
; -2.456 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.405      ;
; -2.452 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.403      ;
; -2.450 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.577     ; 2.350      ;
; -2.442 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.389      ;
; -2.440 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.053     ; 3.374      ;
; -2.435 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.370      ;
; -2.425 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.575     ; 2.327      ;
; -2.422 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.369      ;
; -2.420 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.053     ; 3.354      ;
; -2.416 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[6] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.579     ; 2.314      ;
; -2.406 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.357      ;
; -2.401 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.336      ;
; -2.398 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.350      ;
; -2.398 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.581     ; 2.294      ;
; -2.389 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.324      ;
; -2.386 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.053     ; 3.320      ;
; -2.377 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.324      ;
; -2.376 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.327      ;
; -2.374 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.325      ;
; -2.365 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.300      ;
; -2.364 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.314      ;
; -2.362 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.309      ;
; -2.360 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.312      ;
; -2.359 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.294      ;
; -2.356 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.307      ;
; -2.350 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.301      ;
; -2.340 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.289      ;
; -2.339 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.274      ;
; -2.319 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.254      ;
; -2.316 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.263      ;
; -2.306 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.581     ; 2.202      ;
; -2.286 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.233      ;
; -2.281 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.053     ; 3.215      ;
; -2.275 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.225      ;
; -2.270 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.221      ;
; -2.266 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.213      ;
; -2.263 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.198      ;
; -2.260 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[5] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.579     ; 2.158      ;
; -2.251 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.186      ;
; -2.247 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.198      ;
; -2.245 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.183      ;
; -2.236 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.185      ;
; -2.235 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.053     ; 3.169      ;
; -2.231 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.166      ;
; -2.228 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.180      ;
; -2.213 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.162      ;
; -2.208 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.158      ;
; -2.195 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.145      ;
; -2.184 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.133      ;
; -2.177 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.115      ;
; -2.170 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.116      ;
; -2.153 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 3.090      ;
; -2.139 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.092      ;
; -2.136 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.080      ;
; -2.129 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.079      ;
; -2.120 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.074      ;
; -2.118 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.065      ;
; -2.114 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.064      ;
; -2.105 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.056      ;
; -2.102 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.040      ;
; -2.096 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.049      ;
; -2.084 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 3.029      ;
; -2.083 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.015      ;
; -2.081 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.019      ;
; -2.080 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.029      ;
; -2.075 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.007      ;
; -2.070 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.018      ;
; -2.070 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.020      ;
; -2.057 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.006      ;
; -2.054 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.003      ;
; -2.053 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 2.985      ;
; -2.052 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.004      ;
; -2.039 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 2.994      ;
; -2.022 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.048     ; 2.961      ;
; -2.019 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.973      ;
; -2.018 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.968      ;
; -2.016 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 2.963      ;
; -2.015 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.969      ;
; -2.015 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 2.953      ;
; -2.014 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 2.952      ;
; -2.011 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 2.949      ;
; -2.010 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 2.947      ;
; -2.002 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[0] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.577     ; 1.902      ;
; -2.000 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.952      ;
; -1.996 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.948      ;
; -1.992 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 2.929      ;
; -1.988 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 2.940      ;
; -1.985 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.934      ;
; -1.982 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 2.915      ;
; -1.981 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 2.918      ;
; -1.980 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 2.924      ;
; -1.979 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 2.923      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.537 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.439      ; 2.453      ;
; -1.491 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.439      ; 2.407      ;
; -1.435 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.439      ; 2.351      ;
; -1.396 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.439      ; 2.312      ;
; -1.393 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.442      ; 2.312      ;
; -1.376 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.439      ; 2.292      ;
; -1.299 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 2.219      ;
; -1.266 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.436      ; 2.179      ;
; -1.265 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.437      ; 2.179      ;
; -1.206 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 2.126      ;
; -1.160 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 2.080      ;
; -1.143 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 2.065      ;
; -1.135 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.441      ; 2.053      ;
; -1.120 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 2.042      ;
; -1.120 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 2.040      ;
; -1.112 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.441      ; 2.030      ;
; -1.112 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 2.032      ;
; -1.103 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.436      ; 2.016      ;
; -1.100 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 2.020      ;
; -1.096 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.446      ; 2.019      ;
; -1.094 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.440      ; 2.011      ;
; -1.078 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.448      ; 2.003      ;
; -1.076 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.442      ; 1.995      ;
; -1.074 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.448      ; 1.999      ;
; -1.072 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 1.994      ;
; -1.046 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.442      ; 1.965      ;
; -1.022 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.441      ; 1.940      ;
; -0.987 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.442      ; 1.906      ;
; -0.978 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.447      ; 1.902      ;
; -0.975 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.446      ; 1.898      ;
; -0.944 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.442      ; 1.863      ;
; -0.928 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.250      ; 1.655      ;
; -0.928 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.250      ; 1.655      ;
; -0.920 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.446      ; 1.843      ;
; -0.920 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.446      ; 1.843      ;
; -0.913 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.444      ; 1.834      ;
; -0.910 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.447      ; 1.834      ;
; -0.909 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.444      ; 1.830      ;
; -0.876 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.444      ; 1.797      ;
; -0.845 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.446      ; 1.768      ;
; -0.845 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.440      ; 1.762      ;
; -0.818 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.446      ; 1.741      ;
; -0.787 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 1.707      ;
; -0.778 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.440      ; 1.695      ;
; -0.770 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.439      ; 1.686      ;
; -0.755 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.441      ; 1.673      ;
; -0.732 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 1.652      ;
; -0.709 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.441      ; 1.627      ;
; -0.705 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.448      ; 1.630      ;
; -0.700 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.448      ; 1.625      ;
; -0.688 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.441      ; 1.606      ;
; -0.685 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 1.607      ;
; -0.661 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.447      ; 1.585      ;
; -0.648 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.448      ; 1.573      ;
; -0.643 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.446      ; 1.566      ;
; -0.642 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.448      ; 1.567      ;
; -0.618 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 1.540      ;
; -0.540 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 1.460      ;
; -0.516 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.444      ; 1.437      ;
; -0.508 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.444      ; 1.429      ;
; -0.505 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.444      ; 1.426      ;
; -0.466 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 1.388      ;
; -0.453 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 1.375      ;
; -0.398 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.244      ; 1.119      ;
; -0.381 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.449      ; 1.307      ;
; -0.371 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.449      ; 1.297      ;
; -0.369 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 1.291      ;
; -0.367 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.445      ; 1.289      ;
; -0.360 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.447      ; 1.284      ;
; -0.319 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.440      ; 1.236      ;
; -0.168 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.449      ; 1.094      ;
; -0.118 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.442      ; 1.037      ;
; -0.111 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.444      ; 1.032      ;
; -0.110 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.442      ; 1.029      ;
; -0.083 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.447      ; 1.007      ;
; -0.079 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.447      ; 1.003      ;
; -0.041 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 0.961      ;
; -0.028 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.442      ; 0.947      ;
; 0.073  ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 0.650      ;
; 0.228  ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 0.692      ;
; 0.307  ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.443      ; 0.613      ;
; 0.354  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.040     ; 0.593      ;
; 0.394  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.556      ;
; 0.599  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.038     ; 0.350      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -1.074 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.053      ; 1.101      ;
; -1.016 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.060      ; 1.058      ;
; -1.012 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.048      ; 1.042      ;
; -0.961 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.030     ; 0.979      ;
; -0.948 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.088      ; 0.946      ;
; -0.947 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.032      ; 0.954      ;
; -0.947 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.049      ; 0.970      ;
; -0.940 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.048      ; 0.968      ;
; -0.939 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.049      ; 0.970      ;
; -0.924 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.064      ; 0.957      ;
; -0.912 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.079      ; 0.901      ;
; -0.904 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.055      ; 0.941      ;
; -0.894 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.053      ; 0.929      ;
; -0.877 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.079      ; 0.866      ;
; -0.877 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.055      ; 0.912      ;
; -0.819 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.030     ; 0.837      ;
; -0.816 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.060      ; 0.856      ;
; -0.796 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.061      ; 0.839      ;
; -0.788 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.027     ; 0.809      ;
; -0.787 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.055      ; 0.811      ;
; -0.758 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.041      ; 0.774      ;
; -0.721 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.055      ; 0.745      ;
; -0.689 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.061      ; 0.724      ;
; -0.666 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.060     ; 1.104      ;
; -0.620 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.041      ; 0.636      ;
; -0.544 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.064     ; 0.966      ;
; -0.539 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.059     ; 0.970      ;
; -0.539 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.070     ; 0.954      ;
; -0.539 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.064     ; 0.973      ;
; -0.529 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.117     ; 0.979      ;
; -0.513 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.041     ; 0.960      ;
; -0.494 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.041     ; 0.950      ;
; -0.494 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.055     ; 0.929      ;
; -0.481 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.057     ; 0.910      ;
; -0.469 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.128     ; 0.985      ;
; -0.465 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.140     ; 0.969      ;
; -0.458 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.050     ; 0.905      ;
; -0.423 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.050     ; 0.870      ;
; -0.420 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.052     ; 0.854      ;
; -0.396 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.047     ; 0.839      ;
; -0.387 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.117     ; 0.837      ;
; -0.376 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.050     ; 0.814      ;
; -0.357 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.133     ; 0.868      ;
; -0.356 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.114     ; 0.809      ;
; -0.350 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.061     ; 0.774      ;
; -0.310 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.050     ; 0.748      ;
; -0.281 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.052     ; 0.727      ;
; -0.212 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.061     ; 0.636      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                                ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.077 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                      ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.670      ;
; 0.095 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[6]                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.688      ;
; 0.095 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[3]                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.688      ;
; 0.099 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[0]                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.692      ;
; 0.105 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[1]                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.698      ;
; 0.105 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                      ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.698      ;
; 0.105 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[5]                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.698      ;
; 0.114 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[3]                                                                                           ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.712      ;
; 0.120 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[4]                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.713      ;
; 0.125 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[2]                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.718      ;
; 0.127 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.058      ; 0.299      ;
; 0.130 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[2]                                                                                           ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.722      ;
; 0.130 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.058      ; 0.302      ;
; 0.134 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[4]                                                                                           ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.726      ;
; 0.134 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[1]                                                                                           ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.726      ;
; 0.140 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.135      ; 0.389      ;
; 0.144 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.737      ;
; 0.144 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.117      ; 0.375      ;
; 0.147 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.117      ; 0.378      ;
; 0.160 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.219      ; 0.483      ;
; 0.171 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.131      ; 0.416      ;
; 0.187 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[1]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[5]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC         ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                      ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_active              ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                      ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                      ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; branch_control:INST_branch_control|r_INTERRUPT_enable          ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[0]                                                                                           ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.785      ;
; 0.188 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[7]                                                                                           ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.785      ;
; 0.193 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[12] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; control_unit:INST_control_unit|r_state[2]                      ; control_unit:INST_control_unit|r_state[2]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[24]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[6]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                      ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[8]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.315      ;
; 0.199 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.058      ; 0.371      ;
; 0.199 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.058      ; 0.371      ;
; 0.203 ; data_bus:INST_data_bus|o_REGISTER[7]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.053      ; 0.370      ;
; 0.205 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[3]  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.325      ;
; 0.209 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[9]                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[9]                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[19]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.050      ; 0.374      ;
; 0.211 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.050      ; 0.375      ;
; 0.213 ; data_bus:INST_data_bus|o_REGISTER[1]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[13]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.050      ; 0.377      ;
; 0.214 ; data_bus:INST_data_bus|o_REGISTER[1]                           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[13]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.050      ; 0.378      ;
; 0.215 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                      ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.334      ;
; 0.216 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.320      ; 0.670      ;
; 0.221 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[6]                                                                                           ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.815      ;
; 0.221 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[5]                                                                                           ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.815      ;
; 0.225 ; data_bus:INST_data_bus|o_REGISTER[5]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.318      ; 0.677      ;
; 0.227 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[2]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.347      ;
; 0.227 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.297      ; 0.658      ;
; 0.230 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[6]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.350      ;
; 0.232 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[3]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.352      ;
; 0.235 ; data_bus:INST_data_bus|o_REGISTER[3]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.295      ; 0.664      ;
; 0.235 ; data_bus:INST_data_bus|o_REGISTER[7]                           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.053      ; 0.402      ;
; 0.250 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.576      ;
; 0.252 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1] ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0] ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]           ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a2~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; -0.500       ; 0.606      ; 0.485      ;
; 0.256 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.376      ;
; 0.258 ; branch_control:INST_branch_control|o_ADDRESS[4]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.377      ;
; 0.258 ; branch_control:INST_branch_control|o_ADDRESS[2]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.377      ;
; 0.262 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a2~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; -0.500       ; 0.606      ; 0.492      ;
; 0.263 ; data_bus:INST_data_bus|o_REGISTER[2]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.248      ; 0.645      ;
; 0.264 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]           ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a2~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; -0.500       ; 0.606      ; 0.494      ;
; 0.265 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.242      ; 0.641      ;
; 0.266 ; branch_control:INST_branch_control|o_ADDRESS[5]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.385      ;
; 0.267 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.386      ;
; 0.268 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.242      ; 0.644      ;
; 0.268 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]           ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a2~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; -0.500       ; 0.607      ; 0.499      ;
; 0.271 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]           ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a2~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; -0.500       ; 0.606      ; 0.501      ;
; 0.275 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a2~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; -0.500       ; 0.606      ; 0.505      ;
; 0.276 ; data_bus:INST_data_bus|o_REGISTER[0]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.244      ; 0.654      ;
; 0.280 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.399      ;
; 0.280 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]           ; PROGRAM_MEMORY:INST_PROGRAM_MEMORY|altsyncram:RAM_rtl_0|altsyncram_sp71:auto_generated|ram_block1a2~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; -0.500       ; 0.606      ; 0.510      ;
; 0.283 ; data_bus:INST_data_bus|o_REGISTER[6]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.244      ; 0.661      ;
; 0.285 ; data_bus:INST_data_bus|o_REGISTER[4]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.228      ; 0.647      ;
; 0.290 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[11] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.041      ; 0.415      ;
; 0.294 ; data_bus:INST_data_bus|o_REGISTER[7]                           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.239      ; 0.667      ;
; 0.295 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]        ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.617      ;
; 0.295 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.416      ;
+-------+----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.185 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.038      ; 0.307      ;
; 0.333 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 0.528      ;
; 0.344 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.579      ; 0.537      ;
; 0.357 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.478      ;
; 0.387 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.035      ; 0.506      ;
; 0.441 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 0.636      ;
; 0.457 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.579      ; 0.650      ;
; 0.507 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.392      ; 0.513      ;
; 0.587 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 0.781      ;
; 0.599 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 0.794      ;
; 0.608 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 0.805      ;
; 0.683 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.389      ; 0.686      ;
; 0.705 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 0.904      ;
; 0.725 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 0.922      ;
; 0.745 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 0.944      ;
; 0.758 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 0.957      ;
; 0.780 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.588      ; 0.982      ;
; 0.825 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.022      ;
; 0.868 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.065      ;
; 0.875 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.072      ;
; 0.929 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.126      ;
; 0.953 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 1.144      ;
; 0.954 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.587      ; 1.155      ;
; 0.977 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.174      ;
; 1.000 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.395      ; 1.009      ;
; 1.002 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.582      ; 1.198      ;
; 1.006 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.205      ;
; 1.006 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.205      ;
; 1.034 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.587      ; 1.235      ;
; 1.046 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.238      ;
; 1.052 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 1.246      ;
; 1.058 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.253      ;
; 1.059 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 1.253      ;
; 1.060 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.582      ; 1.256      ;
; 1.064 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.395      ; 1.073      ;
; 1.064 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.575      ; 1.253      ;
; 1.083 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.582      ; 1.279      ;
; 1.096 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 1.290      ;
; 1.109 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.308      ;
; 1.112 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.309      ;
; 1.117 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.582      ; 1.313      ;
; 1.123 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.315      ;
; 1.125 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.322      ;
; 1.130 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.582      ; 1.326      ;
; 1.131 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 1.325      ;
; 1.131 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.330      ;
; 1.135 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.582      ; 1.331      ;
; 1.138 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.582      ; 1.334      ;
; 1.140 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.576      ; 1.330      ;
; 1.164 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.356      ;
; 1.167 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.364      ;
; 1.169 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.366      ;
; 1.173 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.372      ;
; 1.197 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.575      ; 1.386      ;
; 1.199 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.394      ;
; 1.229 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 1.423      ;
; 1.232 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.579      ; 1.425      ;
; 1.237 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.432      ;
; 1.246 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 1.440      ;
; 1.255 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.450      ;
; 1.280 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 1.474      ;
; 1.281 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.478      ;
; 1.297 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.492      ;
; 1.298 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.490      ;
; 1.305 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.584      ; 1.503      ;
; 1.316 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 1.510      ;
; 1.366 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.565      ;
; 1.369 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.584      ; 1.567      ;
; 1.452 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.651      ;
; 1.456 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.648      ;
; 1.470 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.669      ;
; 1.472 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.669      ;
; 1.472 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.664      ;
; 1.481 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.673      ;
; 1.489 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.686      ;
; 1.494 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.686      ;
; 1.499 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.585      ; 1.698      ;
; 1.499 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.696      ;
; 1.502 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.694      ;
; 1.512 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.707      ;
; 1.526 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.721      ;
; 1.535 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.583      ; 1.732      ;
; 1.535 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.730      ;
; 1.558 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.581      ; 1.753      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.466 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.043      ; 0.539      ;
; 0.538 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.052      ; 0.620      ;
; 0.539 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.054      ; 0.623      ;
; 0.580 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.043      ; 0.653      ;
; 0.621 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.055      ; 0.706      ;
; 0.627 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.057      ; 0.714      ;
; 0.633 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.054      ; 0.717      ;
; 0.651 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.052      ; 0.733      ;
; 0.670 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.016     ; 0.684      ;
; 0.677 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.055      ; 0.762      ;
; 0.681 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.013     ; 0.698      ;
; 0.697 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.047      ; 0.774      ;
; 0.709 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.050      ; 0.789      ;
; 0.716 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.033     ; 0.713      ;
; 0.716 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.063      ; 0.809      ;
; 0.718 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.063      ; 0.811      ;
; 0.748 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.034      ; 0.812      ;
; 0.751 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.046      ; 0.827      ;
; 0.754 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.041      ; 0.825      ;
; 0.757 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.041      ; 0.828      ;
; 0.812 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.015     ; 0.827      ;
; 0.831 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.039     ; 0.822      ;
; 0.833 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.028     ; 0.835      ;
; 0.843 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.045      ; 0.918      ;
; 0.860 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.150      ; 0.540      ;
; 0.919 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.170      ; 0.619      ;
; 0.927 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.164      ; 0.621      ;
; 0.974 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.150      ; 0.654      ;
; 0.995 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.191      ; 0.716      ;
; 1.009 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.165      ; 0.704      ;
; 1.014 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.170      ; 0.714      ;
; 1.036 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.168      ; 0.734      ;
; 1.037 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.192      ; 0.759      ;
; 1.078 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.075      ; 0.683      ;
; 1.078 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.200      ; 0.808      ;
; 1.082 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.163      ; 0.775      ;
; 1.089 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.078      ; 0.697      ;
; 1.092 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.163      ; 0.785      ;
; 1.096 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.163      ; 0.789      ;
; 1.106 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.173      ; 0.809      ;
; 1.138 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.159      ; 0.827      ;
; 1.138 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.159      ; 0.827      ;
; 1.139 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.157      ; 0.826      ;
; 1.142 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.141      ; 0.813      ;
; 1.207 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.157      ; 0.894      ;
; 1.209 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.168      ; 0.907      ;
; 1.220 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.076      ; 0.826      ;
; 1.224 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.163      ; 0.917      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[40]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[42]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|address_reg_b[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0  ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.450  ; 0.634        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.451  ; 0.635        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.452  ; 0.636        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.452  ; 0.636        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.452  ; 0.636        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datab                           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datac                           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datac                         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datac                           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datac                           ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datad                           ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datad                         ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datad                           ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datad                         ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datac                           ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datac                           ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datab                           ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datac                           ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datac                         ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 2.412 ; 2.987 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.471 ; 2.078 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.037 ; 1.680 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.225 ; 1.885 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.195 ; 1.865 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.184 ; 1.849 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.194 ; 1.828 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.173 ; 1.832 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.218 ; 1.885 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 0.831 ; 1.431 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.225 ; 1.883 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.133 ; 1.764 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.344 ; 2.056 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.191 ; 1.868 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.034 ; 1.669 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.048 ; 1.682 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 0.940 ; 1.543 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.135 ; 1.759 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.344 ; 2.056 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.152 ; 1.819 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.210 ; 1.861 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.683 ; -1.259 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.863 ; -1.434 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.823 ; -1.448 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.624 ; -1.209 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.961 ; -1.602 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.950 ; -1.581 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.944 ; -1.554 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.939 ; -1.564 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.982 ; -1.620 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.624 ; -1.209 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.990 ; -1.613 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.901 ; -1.501 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.722 ; -1.301 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.964 ; -1.609 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.813 ; -1.422 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.831 ; -1.449 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.722 ; -1.301 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.910 ; -1.505 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.089 ; -1.779 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.926 ; -1.566 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.981 ; -1.607 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 1.937 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 1.937 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.021 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.021 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 4.699 ; 4.963 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.901 ; 4.044 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.000 ; 4.142 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.997 ; 4.189 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.480 ; 3.555 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.506 ; 3.590 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 4.699 ; 4.963 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.468 ; 3.555 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.535 ; 3.643 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.561 ; 3.628 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 4.454 ; 4.698 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.208 ; 3.272 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 4.454 ; 4.698 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.430 ; 3.496 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.384 ; 3.473 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 4.497 ; 4.720 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.830 ; 3.942 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 4.209 ; 4.338 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.732 ; 3.833 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.652 ; 3.746 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 4.497 ; 4.720 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.796 ; 3.944 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 4.059 ; 4.272 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 4.030 ; 4.183 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.403 ; 3.486 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.495 ; 3.564 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.495 ; 3.564 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.222 ; 3.287 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.428 ; 3.504 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.419 ; 3.503 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.909 ; 4.005 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.531 ; 3.609 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.372 ; 3.462 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.644 ; 3.743 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.527 ; 3.623 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.471 ; 3.574 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.598 ; 3.689 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.909 ; 4.005 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.543 ; 3.659 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.342 ; 4.528 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 4.425 ; 4.252 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 4.425 ; 4.252 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.419 ; 3.492 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.459 ; 3.534 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.499 ; 3.594 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.483 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.917 ; 4.056 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 1.912 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 1.912 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 1.992 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 1.992 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.398 ; 3.475 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.806 ; 3.943 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 3.908 ; 4.044 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.898 ; 4.082 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.403 ; 3.475 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.428 ; 3.508 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 4.612 ; 4.871 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.398 ; 3.480 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.455 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.487 ; 3.551 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.141 ; 3.203 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.141 ; 3.203 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 4.377 ; 4.616 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.361 ; 3.424 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.310 ; 3.395 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.574 ; 3.663 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.745 ; 3.851 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 4.109 ; 4.231 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.644 ; 3.741 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.574 ; 3.663 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 4.417 ; 4.634 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.706 ; 3.848 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.958 ; 4.163 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.937 ; 4.083 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.329 ; 3.408 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.155 ; 3.217 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.417 ; 3.483 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.155 ; 3.217 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.354 ; 3.425 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.344 ; 3.425 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.299 ; 3.385 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.457 ; 3.532 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.299 ; 3.385 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.560 ; 3.654 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.449 ; 3.540 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.394 ; 3.493 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.522 ; 3.609 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.821 ; 3.913 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.462 ; 3.573 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.268 ; 4.449 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.343 ; 3.413 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 4.351 ; 4.181 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.343 ; 3.413 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.382 ; 3.453 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.421 ; 3.512 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.405 ; 3.476 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.821 ; 3.954 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                         ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                              ; -5.286   ; 0.077 ; N/A      ; N/A     ; -3.000              ;
;  control_unit:INST_control_unit|r_state[3]                    ; -3.170   ; 0.185 ; N/A      ; N/A     ; -1.000              ;
;  i_CORE_CLK                                                   ; -5.286   ; 0.077 ; N/A      ; N/A     ; -3.000              ;
;  instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -2.282   ; 0.466 ; N/A      ; N/A     ; 0.392               ;
; Design-wide TNS                                               ; -764.619 ; 0.0   ; 0.0      ; 0.0     ; -538.792            ;
;  control_unit:INST_control_unit|r_state[3]                    ; -10.771  ; 0.000 ; N/A      ; N/A     ; -5.000              ;
;  i_CORE_CLK                                                   ; -723.630 ; 0.000 ; N/A      ; N/A     ; -533.792            ;
;  instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -30.218  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.405 ; 4.834 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.656 ; 3.090 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.850 ; 2.330 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.179 ; 2.702 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.131 ; 2.659 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.104 ; 2.617 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 2.105 ; 2.595 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 2.114 ; 2.621 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.179 ; 2.702 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.500 ; 1.937 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.158 ; 2.694 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.023 ; 2.509 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.350 ; 2.934 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.133 ; 2.650 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.864 ; 2.307 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.859 ; 2.352 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.708 ; 2.157 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 2.029 ; 2.488 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 2.350 ; 2.934 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.063 ; 2.587 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 2.139 ; 2.632 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.683 ; -1.259 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.863 ; -1.434 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.823 ; -1.448 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.624 ; -1.209 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.961 ; -1.602 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.950 ; -1.581 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.944 ; -1.554 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.939 ; -1.564 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.982 ; -1.620 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.624 ; -1.209 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.990 ; -1.613 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.901 ; -1.501 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.722 ; -1.301 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.964 ; -1.609 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.813 ; -1.422 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.831 ; -1.449 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.722 ; -1.301 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.910 ; -1.505 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.089 ; -1.779 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.926 ; -1.566 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.981 ; -1.607 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.194 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.194 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.206 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.206 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.707 ; 7.890 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.676 ; 6.664 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.640 ; 6.746 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.763 ; 6.869 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.906 ; 5.903 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.967 ; 5.961 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 7.707 ; 7.890 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.763 ; 5.832 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.962 ; 6.003 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.928 ; 5.990 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 7.315 ; 7.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.429 ; 5.410 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 7.315 ; 7.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.695 ; 5.753 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.750 ; 5.768 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 7.328 ; 7.455 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.331 ; 6.423 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 7.019 ; 7.077 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.366 ; 6.381 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 6.131 ; 6.155 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 7.328 ; 7.455 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.382 ; 6.421 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.877 ; 7.039 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 6.743 ; 6.805 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.751 ; 5.766 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.928 ; 5.920 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.928 ; 5.920 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.458 ; 5.468 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.780 ; 5.784 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.796 ; 5.794 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.559 ; 6.578 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.910 ; 5.959 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.754 ; 5.729 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.203 ; 6.223 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 6.018 ; 6.007 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.870 ; 5.916 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.986 ; 6.041 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.559 ; 6.578 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 6.023 ; 6.056 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 7.050 ; 7.158 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 7.010 ; 6.877 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 7.010 ; 6.877 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.792 ; 5.801 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.867 ; 5.850 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.961 ; 5.955 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.926 ; 5.898 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.579 ; 6.656 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 1.912 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 1.912 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 1.992 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 1.992 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.398 ; 3.475 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.806 ; 3.943 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 3.908 ; 4.044 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.898 ; 4.082 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.403 ; 3.475 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.428 ; 3.508 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 4.612 ; 4.871 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.398 ; 3.480 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.455 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.487 ; 3.551 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.141 ; 3.203 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.141 ; 3.203 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 4.377 ; 4.616 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.361 ; 3.424 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.310 ; 3.395 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.574 ; 3.663 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.745 ; 3.851 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 4.109 ; 4.231 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.644 ; 3.741 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.574 ; 3.663 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 4.417 ; 4.634 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.706 ; 3.848 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.958 ; 4.163 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.937 ; 4.083 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.329 ; 3.408 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.155 ; 3.217 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.417 ; 3.483 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.155 ; 3.217 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.354 ; 3.425 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.344 ; 3.425 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.299 ; 3.385 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.457 ; 3.532 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.299 ; 3.385 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.560 ; 3.654 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.449 ; 3.540 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.394 ; 3.493 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.522 ; 3.609 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.821 ; 3.913 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.462 ; 3.573 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.268 ; 4.449 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.343 ; 3.413 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 4.351 ; 4.181 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.343 ; 3.413 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.382 ; 3.453 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.421 ; 3.512 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.405 ; 3.476 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.821 ; 3.954 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_DATA[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_CORE_CLK              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_RESET            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_HALT             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_request     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                         ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                                   ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 164      ; 0        ;
; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK                                                   ; 21       ; 38       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; i_CORE_CLK                                                   ; 6307     ; 32       ; 40       ; 0        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK                                                   ; 32       ; 24       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 24       ; 0        ; 24       ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                          ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                                   ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 164      ; 0        ;
; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK                                                   ; 21       ; 38       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; i_CORE_CLK                                                   ; 6307     ; 32       ; 40       ; 0        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK                                                   ; 32       ; 24       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 24       ; 0        ; 24       ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Thu May 02 09:57:28 2019
Info: Command: quartus_sta cpu_core -c cpu_core
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CORE_CLK i_CORE_CLK
    Info (332105): create_clock -period 1.000 -name control_unit:INST_control_unit|r_state[3] control_unit:INST_control_unit|r_state[3]
    Info (332105): create_clock -period 1.000 -name instruction_decoder:INST_instruction_decoder|o_BUS_select[0] instruction_decoder:INST_instruction_decoder|o_BUS_select[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.286            -723.630 i_CORE_CLK 
    Info (332119):    -3.170             -10.771 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -2.282             -30.218 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.163               0.000 i_CORE_CLK 
    Info (332119):     0.358               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.892               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -533.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.410               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.645            -616.602 i_CORE_CLK 
    Info (332119):    -2.866              -9.975 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -2.064             -27.037 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.090               0.000 i_CORE_CLK 
    Info (332119):     0.314               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.867               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -533.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.433               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.567
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.567            -284.045 i_CORE_CLK 
    Info (332119):    -1.537              -4.678 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -1.074             -12.042 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.077               0.000 i_CORE_CLK 
    Info (332119):     0.185               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.466               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -436.759 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.392               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4643 megabytes
    Info: Processing ended: Thu May 02 09:57:31 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


