<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7s50csga324-1" LaunchTime="1701878860" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/rvfpgaboolean.dcp">
  <File Type="PA-TCL" Name="rvfpgaboolean.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="rvfpgaboolean_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="rvfpgaboolean_reports.tcl"/>
  <File Type="RDS-RDS" Name="rvfpgaboolean.vds"/>
  <File Type="RDS-UTIL" Name="rvfpgaboolean_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="rvfpgaboolean_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="rvfpgaboolean.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="rvfpgaboolean_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="rvfpgaboolean_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/include/el2_pdef.vh">
      <FileInfo SFType="SVerilog">
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/include/axi/typedef.svh">
      <FileInfo>
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/include/common_cells/registers.svh">
      <FileInfo>
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/include/common_defines.vh">
      <FileInfo>
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/include/axi/assign.svh">
      <FileInfo>
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz_0/clk_wiz_0.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/jstk/ClkDiv_5Hz.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/jstk/ClkDiv_66_67kHz.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/jstk/PmodJSTK.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/jstk/PmodJSTK_Demo.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/jstk/SPImode0.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiToWb/axi2wb.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/axi_ram.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/clk_gen_boolean.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/dcMotor/dc_motor_controller.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/BootROM/dpram64.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/vgaController/dtg.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/hdmi_tx_1.0/hdl/encode.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/gpio/gpio_defines.v">
      <FileInfo SFType="VHeader">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/gpio/gpio_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/hdmi_tx_1.0/hdl/hdmi_tx_v1_0.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/pmodD_Controller/pmod_D_ctrlr_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/ptc/ptc_defines.v">
      <FileInfo SFType="VHeader">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/ptc/ptc_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/raminfr.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/hdmi_tx_1.0/hdl/serdes_10_to_1.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/servo/servo_controller.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/jstk/spiCtrl.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/hdmi_tx_1.0/hdl/srldelay.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_defines.v">
      <FileInfo SFType="VHeader">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_receiver.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_regs.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_rfifo.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_sync_flops.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_tfifo.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_transmitter.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/uart/uart_wb.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/axi_intercon.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/veerwolf_core.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/vgaController/vga_ctrlr_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/BootROM/wb_mem_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon_1.2.2-r1/rtl/verilog/wb_mux.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/vgaController/CHAR_ROM.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/cf_math_pkg.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/addr_decode.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_pkg.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_atop_filter.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_demux.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_err_slv.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_id_prepend.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/axi_intercon.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_intf.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_mux.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_xbar.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lib/beh_lib.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/bscan_tap.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/counter.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/delta_counter.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/include/el2_def.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/include/el2_param.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/dbg/el2_dbg.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/dec/el2_dec.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/dec/el2_dec_decode_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/dec/el2_dec_gpr_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/dec/el2_dec_ib_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/dec/el2_dec_tlu_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/dec/el2_dec_trigger.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/el2_dma_ctrl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/exu/el2_exu.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/exu/el2_exu_alu_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/exu/el2_exu_div_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/exu/el2_exu_mul_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/ifu/el2_ifu.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/ifu/el2_ifu_aln_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/ifu/el2_ifu_bp_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/ifu/el2_ifu_compress_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/ifu/el2_ifu_ic_mem.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/ifu/el2_ifu_iccm_mem.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/ifu/el2_ifu_ifc_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/ifu/el2_ifu_mem_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lib/el2_lib.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_addrcheck.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_bus_buffer.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_bus_intf.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_clkdomain.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_dccm_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_dccm_mem.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_ecc.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_lsc_ctl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_stbuf.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lsu/el2_lsu_trigger.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/el2_mem.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/include/pic_map_auto.h">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/el2_pic_ctrl.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/el2_veer.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/fifo_v2.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/fifo_v3.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/lzc.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/lib/mem_lib.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/pmodD_Controller/pmod_D_ctrlr.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/rr_arb_tree.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/spill_register.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_register.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/pmodD_Controller/ultrasonic_sensor.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/VeeR_EL2CoreComplex/veer_el2_wrapper.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/SystemController/veerwolf_syscon.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/vgaController/vga_ctrlr.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/rvfpgaboolean.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/rgbController/rgbPWM.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/rgbController/rgb_ctrlr_wrapper.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/rgbController/rgb_ctrlr.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_common_1.0.3/wb_common_params.v">
      <FileInfo SFType="VHeader">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_common_1.0.3/wb_common.v">
      <FileInfo SFType="VHeader">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_lite_demux.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_lite_mux.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_lite_to_axi.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_lite_xbar.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/verilog-arbiter_0-r3/src/arbiter.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/cdc_utils_0.1-r1/rtl/verilog/cc561.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/spi/fifo4.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/spi/simple_spi_top.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/cdc_utils_0.1-r1/rtl/verilog/sync2_pgen.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon_1.2.2-r1/rtl/verilog/wb_arbiter.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/bench/wb_arbiter_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon_1.2.2-r1/rtl/verilog/wb_cdc.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/bench/wb_cdc_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon_1.2.2-r1/rtl/verilog/wb_data_resize.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/bench/wb_intercon_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/bench/wb_mux_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/rtl/verilog/wb_upsizer.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/bench/wb_upsizer_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_burst_splitter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_cdc.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_cut.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_delayer.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_dw_converter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_dw_downsizer.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_dw_upsizer.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_isolate.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_join.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_lite_join.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_lite_mailbox.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_lite_regs.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_lite_to_apb.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_modify_address.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_multicut.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_serializer.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/AxiInterconnect/pulp-platform.org__axi_0.25.0/src/axi_to_axi_lite.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/binary_to_gray.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/cb_filter_pkg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/cb_filter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/cdc_2phase.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/cdc_fifo_2phase.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/cdc_fifo_gray.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/clk_div.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/clock_divider.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/clock_divider_counter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/ecc_pkg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/ecc_decode.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/ecc_encode.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/edge_detect.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/edge_propagator.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/edge_propagator_rx.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/edge_propagator_tx.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/exp_backoff.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/fall_through_register.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/fifo_v1.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/find_first_one.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/generic_LFSR_8bit.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/generic_fifo.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/gray_to_binary.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/id_queue.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/isochronous_spill_register.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/lfsr.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/lfsr_16bit.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/lfsr_8bit.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/max_counter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/mv_filter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/onehot_to_bin.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/plru_tree.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/popcount.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/prioarbiter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/pulp_sync.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/pulp_sync_wedge.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/deprecated/rrarbiter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/rstgen.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/rstgen_bypass.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/serial_deglitch.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/shift_reg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_arbiter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_arbiter_flushable.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_delay.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_demux.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_fifo.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_filter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_fork.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_fork_dynamic.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_intf.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_join.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_mux.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_omega_net.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_to_mem.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/stream_xbar.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/sub_per_hash.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/sync.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/sync_wedge.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/OtherSources/pulp-platform.org__common_cells_1.20.0/src/unread.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/BootROM/sw/boot_main.vh">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/rtl/verilog/wb_data_resize.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/rtl/verilog/wb_mux.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/rtl/verilog/wb_arbiter.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Interconnect/WishboneInterconnect/wb_intercon-main/rtl/verilog/wb_cdc.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/BootROM/sw/boot_main.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/dcMotor/dcMotorPMOD.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/VeeRwolf/Peripherals/servo/servo_controller_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="rvfpgaboolean"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../Desktop/PSU-F23/ECE-540/Projects/Project1/RVfpga_EL2/RVfpga_Boolean/src/rvfpgaboolean.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/rvfpgaboolean.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_1"/>
</GenRun>
