 (期刊) 
子計畫一 
1. G. Ajwani, C. Chu, and W.K. Mak, "FOARS: FLUTE Based Obstacle-Avoiding Rectilinear Steiner Tree Construction", IEEE Transactions 
on Computer-Aided Design of Integrated Circuits and Systems, vol.30(2), pp.194-204, Feb. 2011.  
2. J.Z. Yan, C. Chu, and W.K. Mak, "SafeChoice: A Novel Approach to Hypergraph Clustering for Wirelength-Driven Placement", IEEE 
Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.30(7), pp.1020-1033, July 2011.       
子計畫二 
1. Y.-J. Chang, Y.-T. Lee, J.-R. Gao, P.-C. Wu, and T.-C. Wang, “NTHU-Route 2.0: A Robust Global Router for Modern Designs,” IEEE 
Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), Vol. 29, No. 12, pp. 1931-1944, (December 2010). 
2. M.-C Tsai, T.-C. Wang, and T.T. Hwang, “Through-Silicon Via Planning in 3-D Floorplanning,” IEEE Transactions on Very Large Scale 
Integration (VLSI) Systems (TVLSI), Vol. 19, No. 8, pp. 1448-1457, (August 2011). 
子計畫四 
1. H.-J. Hsu and S.-Y. Huang, "A Low-Jitter ADPLL via a Suppressive Digital Filter and an Interpolation-Based Locking Scheme," IEEE Trans. 
on VLSI Systems (TVLSI), Vol. 17, No. 11, pp. 165-170, (Nov. 2009).  
2. C.-W. Tzeng and S.-Y. Huang, "Split-Masking: An Output Masking Scheme for Effective Compound Defect Diagnosis in Scan Architecture 
with Test Compression," IEEE Trans on Computer Aided Design of Integrated Circuits and Systems (TCAD), Vol. 29, No. 5, pp. 834-839, 
(May 2010).  
3. C.-H. Lo and S.-Y. Huang, "P-P-N Based 10T SRAM Cell for Low-Leakage and Resilient Sub-Threshold Operation," IEEE Journal of 
Solid-State Circuits (JSSC), Vol. 46, No. 3, pp. 695-704, (March, 2011).  
子計畫六 
1. J.-J. Wu, Y.-H. Chen, M.-F. Chang*, P.-W. Chou, C.-Y. Chen, H.-J. Liao, M.-B. Chen, Y.-H. Chu, W.-C. Wu, and H. Yamauch, “A Large 
σVTH/VDD Tolerant Zigzag 8T SRAM with Area-Efficient Decoupled Differential Sensing and Fast Write-Back    Scheme," IEEE 
Journal of Solid-State Circuits, vol 46, no. 4, pp. 815-827, April 2011  
2. M.-F. Chang*, S.-W. Chang, P.-W. Chou and W.-C. Wu, “A 130mV SRAM with Expanded Write and Read Margins for     Subthreshold 
Applications," IEEE Journal of Solid-State Circuits, vo. 46, no. 2, pp. 520-529, Feb. 2011  
3. M.-F. Chang*, Y.-C. Chen and C.-F. Chen, “A 0.45V 300MHz 10T Flow-Through SRAM with Expanded Write/Read Stability and 
Speed-Area-Wise Array for sub-0.5V Chips," IEEE Transactions on Circuits and Systems II, vol. 57, no. 12, pp. 980-985, Dec. 2010  
4. M.-F. Chang*, J.-J. Wu, K.-T. Chen, Y.-C. Chen, Y.-H. Chen, R. Lee, H.-J. Liao and H. Yamauchi, “A Differential Data Aware 
Power-supplied (D2AP) 8T SRAM Cell with Expanded Write/Read Stabilities for Lower VDDmin Applications,” IEEE Journal of 
Solid-State Circuits, vol. 45, no. 6, pp. 1234-1245, June 2010. 
 
(會議論文) 
子計畫一 
1. G. Ajwani, C. Chu, and W.K. Mak, "FOARS: FLUTE Based Obstacle-Avoiding Rectilinear Steiner Tree Construction", in Proceedings of 
ACM International Symposium on Physical Design, pp.27-34, 2010. 
2. J.Z.Yan, C. Chu, and W.K. Mak, "SafeChoice: A Novel Clustering Algorithm for Wirelength-Driven Placement", in Proceedings of ACM 
International Symposium on Physical Design, pp.185-192, 2010.  
3. F.Y. Chang, R.S. Tsay, W.K. Mak, and S.H. Chen, "Cut-Demand Based Routing Resource Allocation and Consolidation for Routability 
Enhancement", in Proceedings of IEEE/ACM Asia and South Pacific Design Automation Conference, pp.533-538, 2011. 
4. S.H. Wang, Y.Y. Liang, T.Y. Kuo, and W.K. Mak, "Power-Driven Flip-Flop Merging and Relocation", in Proceedings of ACM International 
Symposium on Physical Design, pp.107-114, 2011. 
5. S.I. Lee and W.K.Mak, "Simultaneous Constrained Pin Assignment and Escape Routing for FPGA-PCB Codesign", in Proceedings of Field 
Programmable Logic and Applications, pp.435-440, 2011. 
 5. P.F. Chiou, M.-F. Chang*, S.-S. Sheu, K.-F. Lin, P.-C. Chiang, C.-W. Wu, W.-P. Lin, C.-H. Lin, C.-C. Hsu, F.T. Chen, K.-L. Su, M.-J. Kao, 
M.-J. Tsai, “A Low Store Energy, Low VDDmin, Nonvolatile 8T2R SRAM with 3D Stacked RRAM Devices for Low Power Mobile 
Applications,” Symposium on VLSI Circuits Dig. Tech. Papers, pp. 229-230, June 2010.  
6. J.-J. Wu, Y.-H. Chen, M.-F. Chang*, P.-W. Chou, Ch.-Y. Chen, H.-J., Liao, M.-B. Chen, Y.-H. Chu, W.-C. Wu, and H. Yamauchi, “A 
Large σVTH/VDD Tolerant Zigzag 8T SRAM with Area-Efficient Decoupled Differential Sensing and Fast Write-Back Scheme,” Symposium 
on VLSI Circuits Dig. Tech. Papers, pp. 103-104, June 2010.  
2. 專利 
專利名稱 發明人 
獲證日期○年○月 
（或申請中） 
專利證號 所屬子計畫 
鎖相迴路裝置及其時脈校準方法 曾昭文  趙佩盈 方善謙  黃錫瑜 申請中 申請案號:099140962 子計畫四 
多相位時脈產生系統及其時脈校準方法 丁若婷  黃錫瑜 曾昭文 申請中 申請案號:100136178 子計畫四 
Memory refresh system and operating 
method thereof 
Meng-Fan Chang, 
Chih-Wen Cheng Aug. 30, 2011 8,009,498 子計畫六 
Differential Sensing and TSV Timing 
Control Scheme for 3D-IC 
Wei-Cheng Wu, 
Meng-Fan Chang, et al June 28, 2011 7,969,193 子計畫六 
 
3. 技術移轉 
技術名稱 發明人 技轉給○○單位 技轉時間○年○月 所屬子計畫 
Cell-Based 全數位鎖相迴路自動化編譯軟體 黃錫瑜 (代表) 兆心科技 2011 年 1 月 子計畫四 
 
4. 競賽得獎 
頒獎單位 得獎○年○月 獎項名稱 作品名稱 所屬子計畫 
IEEE Council on 
Electronic Design 
Automation 
2011 年 9 月 3rd Place: 2011 PATMOS Timing Analysis Contest Static Timing Analyser 子計畫一 
教育部 2011 年 7 月 特優: 99 學年度大學校院積體電路電腦輔助設計軟體製作競賽定題組 Multi-Core Static Timing Analysis 子計畫一 
教育部 2010 年 7 月 優等: 98 學年度大學校院積體電路電腦輔助設計軟體製作競賽馬拉松組  EDA solution 子計畫一 
國家晶片系統設
計中心 2011 年 8 月 2011 CIC 晶片製作優良設計獎 
一個搭配非同步省電控制的高效能直流
對直流降壓器之設計 子計畫五 
財團法人旺宏 
教育基金會 2011 年 7 月 
第十一屆旺宏金矽獎評審團銅獎， 
設計組 
應用於低功耗可攜式裝置使用 3D 堆疊
憶阻器之非揮發性靜態隨機存取記憶體 子計畫六 
 
5. 其他（可展示技術名稱） 
5.1 全域繞線自動化軟體 (子計畫二) 
5.2 以標準元件庫為基礎的全數位鎖相迴路自動化產生器軟體 (Cell-Based All-Digital PLL Compiler) (子計畫四) 
  
3.  主要創新技術 
  Temperature-Constrained 3D Fixed-Outline Floorplanning with Thermal Vias 
We also co-worked with subproject 2 in the development of a temperature-constrained fixed-outline 
floorplanner for 3D design with thermal via insertion. The floorplanner determines the locations of the 
functional blocks, signal TSVs and thermal TSVs in each tier to minimize the wirelength under fixed-outline 
and maximum temperature constraints. Our floorplanner makes use of HSPICE to accurately estimate the 
temperature and insert the appropriate amount of thermal TSVs to make sure a 3D IC will not become too hot 
when it operates. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Layer-directives-aware Global Routing 
Layer directives are usually specified for timing-critical nets to alleviate performance 
degrading. We have enhanced NTHU-Route 2.0 by respectively employing new cost 
functions and min-cost max-flow refinement techniques to take layer directives into 
account during both the 2D routing and layer assignment stages. To the best of our 
knowledge, our work is the pioneering one to address the issue of layer directives for 
global routing in the literature.   
 
 
 
▲圖 1 主要創新技術 1 (thermal-, antenna-, and layer-directives-aware global router)    
2. Simultaneous Redundant Via Insertion and Line End Extension 
We have investigated a problem of simultaneous redundant via insertion and line end 
extension in the post-routing stage to enhance via yield. Our problem is more general than any 
previous works in the sense that more than one type of line end extension is considered and the 
objective function to be optimized directly accounts for via yield. We have developed and 
implemented a zero-one integer linear program based approach, that is equipped with two 
speedup techniques, to solve the addressed problem optimally. In addition, our approach is so 
flexible that it can be easily modified to exactly solve a previous work.    
 
 
 
▲圖2主要創新技術2 (four redundant via types and eight line end extension types) 
2. 主要創新技術【針對穿矽連接孔的內建延遲時間量測、延遲故障測試】 
 
穿矽連接孔 (TSV) 是 3D IC 中公認最容易出錯的地方，尤其是出現【延遲故障】的時候特別
難以測試與診斷，原因是在於它的一般延遲時間只有幾百個 pico-second，傳統的 at-speed 邊界測
試方法無法成功使用。因此在本計畫中，我們開發了一個低面積成本的延遲故障測試方法，可以直
接估計晶片堆疊後每一個 TSV 的傳播延遲時間。目前文獻上大部份測試 TSV 的方法都只能測試
它的功能是否正常，而不能測試有沒有延遲故障，就我們所知，這是文獻上第一個可以檢測堆疊後 
TSV 延遲故障的方法。 
我們的方法有兩個創新之處：(1) 首先，我們發現一個 TSV 的傳播延遲時間很難量(因為只有
幾百個 pico-second)，但是兩個 TSVs 就可以形成振盪環，產生容易量測的固定周期的時脈訊號，
而這兩個 TSVs 的傳播延遲時間的總合就影響這個時脈訊號的周期，但是這個時脈訊號的周期還
包含了一些週邊電路的延遲時間，那是我們不想要的部份，必須想方法去除，因此我們又開發了以
下第二個技術。(2) 我們利用一種稱為【敏感性的分析技術】。在此過程中，我們調變 TSV 驅動閘
的強度 (如圖 2(b)所示，將其從兩倍驅動力降為一倍驅動力)，這樣的調變，會將【TSV 的傳播延遲
時間】反應在【振盪環周期的變化】上，如此一來，我們就可以消除振盪環內非 TSV 的週邊電路
的效應。 
針對每兩個穿矽連接孔 (TSV)，這個方法僅僅需要加入 2 個 MUXes 和 5 個邏輯閘，就可以
瞭解晶片內信號傳播跨越每一個穿矽連接孔所需要的時間，將所量測的傳播延遲時間經過後續的處
理，我們發現與原本的 TSV 的傳播延遲時間比較，誤差僅有 2.1%。 
 
(a) 問題: 如何量測每一個TSV 的延遲時間，以進行延遲故障的檢測
(b) 測量一對 TSV 延遲時間的架構 (c) 效能評估結果
Die1 Die2
Delay fault
Die1
Die2
TSV
TSV
TSV
TSV
TSV1
TSV2
outstart
2X
2X  1X
 
▲圖 2【針對穿矽連接孔的內建延遲時間量測、延遲故障測試】 
 
 
 
 
 
 
除了相位控制器外，各模組更搭配了其專屬的鎖相迴路(PLL)的設計，有利於穩定模組切
換開關時的相位變化，並大幅降低輸出端的漣波電壓。圖 4 為四個模組均開啟時的電感
電流模擬圖，當系統穩定時，各模組間的相位相差 90 度。透過鎖相迴路的協助，輸出端
的漣波電壓可被大幅抑制，降低所需的外接濾波電容。 
 
▲圖 4. 各模組於鎖相迴路開啟時的電感電流波形 
為達所需要的分散式電源供給，各電源需具備寬負載範圍，同時需要高效率，以減少電
源模組本身的耗熱為電源管理系統。圖 5 為所發展之以鎖頻迴路輔助的電流控制電源模
組輸出，從 25mA 至 400mA，效能皆可大於 90%。圖 6 為實際晶片製作。 
 
 
 
▲圖 5. 以 FLL 輔助之寬負載範圍電流控制轉換模組 ▲圖 6. 晶片製作 
 
 
圖 7 為所發展之另一高效電源模組，其採用數位控制方式，藉由動態調整解析度及省電
機制，其量測結果顯示，從 3mA 至 400mA，效能皆可大於 90%。圖 8 為晶片製作。 
 
 
 
▲圖 7. 以數位動態控制之寬負載轉換模組 ▲圖 8. 晶片製作 
050
100
150
200
250
300
25 35 45 55 65 75 85 95 105 115 125 135
(uA)
te m pe ra ture  (℃)
Ia rray (norma l mode )
Ia rray (s leep  mode)
8 0 %
本計畫實現 32K 位元三維晶片靜態隨機存取記憶體元件的熱感應漏電流控制電路，
不同位置、層數的靜態隨機存取記憶體記憶胞陣列皆有獨立的漏電流控制，熱警覺電路
會根據位置、時間及層數的溫度變動動態調節漏電流抑制電路、有效得降低漏電電流。
圖一為 32K 位元三維晶片靜態隨機存取記憶體元件的熱感應漏電流控制電路光罩，圖二
為 32K 位元三維晶片靜態隨機存取記憶體的許木(shmoo)，圖三為不同溫度下正常模式和
睡眠模式的漏電流。 
 
 
  
 
 
 
 
               
           圖 1：熱感應漏電流控制電路晶片照片    圖 2：熱感應漏電流控制電路許木                                      
                                
 
 
 
 
 
                             圖 3：不同溫度下電路的漏電流      
  
4. 低功耗之三維差動小訊號感測電路 
直通矽穿孔在三維晶片系統中用來傳遞不同層的訊號，其受製程變異之影響使得負
載差異，若想在最差的情況下維持正常功能必須降低速度、增加功率消耗。 
為抑制直通矽穿孔因負載不同引起功耗過高或速度過快之問題，本計劃採用 0.18um
實現 32K 位元靜態隨機存取記憶體之三維差動小訊號感測電路，此電路分為區域資料和
全域資料，在讀取資料的過程中，若直通矽穿孔對(兩條直通矽穿孔)的區域資料壓差達
到感測邊限，立即觸發全域感測放大器以接收全域資料，並且關閉區域資料以減少功率
消耗。圖一為 32K 位元靜態隨機存取記憶體之三維差動小訊號感測電路光罩，圖二為不
同位元下有無差動小訊號感測電路的功率消耗。 
  
 
 
 
 
 
 
      
圖 1：三維差動小訊號感測電路晶片照片           圖 2：不同輸出位元的消耗功率 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：黃錫瑜 計畫編號：99-2220-E-007-006- 
計畫名稱：三維晶片系統之設計與測試技術研發--總計畫(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 2 2 100%  專利 已獲得件數 0 0 100% 件  
件數 1 1 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 20 20 100%  
博士生 4 4 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 1 1 100% 
人次 
 
期刊論文 6 6 100%  
研究報告/技術報告 0 0 100%  
研討會論文 12 12 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 2 2 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
