Fitter report for DE1_SoC_Computer
Tue Apr 09 23:26:20 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. DLL Summary
 19. I/O Assignment Warnings
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Apr 09 23:26:20 2024       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; DE1_SoC_Computer                            ;
; Top-level Entity Name           ; DE1_SoC_Computer                            ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 26,416 / 32,070 ( 82 % )                    ;
; Total registers                 ; 27023                                       ;
; Total pins                      ; 368 / 457 ( 81 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 3,223,552 / 4,065,280 ( 79 % )              ;
; Total RAM Blocks                ; 318 / 397 ( 80 % )                          ;
; Total DSP Blocks                ; 87 / 87 ( 100 % )                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 6 ( 33 % )                              ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.76        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.5%      ;
;     Processor 3            ;   8.8%      ;
;     Processor 4            ;   8.6%      ;
;     Processor 5            ;   7.0%      ;
;     Processor 6            ;   6.6%      ;
;     Processor 7            ;   6.3%      ;
;     Processor 8            ;   6.2%      ;
;     Processor 9            ;   5.7%      ;
;     Processor 10           ;   5.7%      ;
;     Processor 11           ;   5.7%      ;
;     Processor 12           ;   5.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation                                         ; Reason                         ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                ; Destination Port         ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement     ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted         ; Placement                                         ; Fitter Periphery Placement     ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement     ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement     ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DM[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DM[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[10]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[11]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[12]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[13]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[14]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[15]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[16]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[17]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[18]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[19]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[20]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[21]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[22]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[23]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[24]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[25]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[26]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[27]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[28]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[29]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[30]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[31]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                       ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                                                        ; SERIESTERMINATIONCONTROL ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement     ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement     ; CLKOUT                   ;                ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; drum:initCols[0].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[1].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; drum:initCols[88].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[87].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[89].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[86].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[90].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[85].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[91].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[84].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[92].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[83].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[93].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[82].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[94].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[81].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[95].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[80].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[96].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[79].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[97].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[78].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[98].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[77].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[99].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[76].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[100].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[75].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[101].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[74].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[102].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[73].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[103].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[72].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[104].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[71].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[105].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[70].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[106].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[69].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[107].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[68].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[108].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[67].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[109].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[66].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[110].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[65].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[111].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[64].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[112].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[63].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[113].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[62].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[114].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[61].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[115].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[60].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[116].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[59].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[117].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[58].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[118].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[57].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[119].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[56].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[120].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[55].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[121].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[54].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[122].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[53].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[123].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[52].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[124].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[51].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[125].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[50].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[126].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[49].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[127].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[48].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[128].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[47].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[129].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[46].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[130].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[45].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[131].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[44].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[132].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[43].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[133].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[42].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[134].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[41].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[135].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[40].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[136].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[39].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[137].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[38].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[138].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[37].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[139].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[36].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[140].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[35].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[141].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[34].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[142].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[33].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[143].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[32].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[144].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[31].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[145].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[30].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[146].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[29].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[147].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[28].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[148].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[27].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[149].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[26].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[150].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[25].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[151].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[24].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[152].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[23].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[153].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[22].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[154].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[21].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[155].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[20].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[156].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[19].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[157].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[18].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[158].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[17].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[159].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[16].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[160].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[15].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[161].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[14].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[162].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[13].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[163].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[12].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[164].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[11].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[165].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[10].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; drum:initCols[166].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[9].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; drum:initCols[167].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[8].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; drum:initCols[168].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[7].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; drum:initCols[169].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[6].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; drum:initCols[170].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[5].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; drum:initCols[171].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[4].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; drum:initCols[172].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[3].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; drum:initCols[173].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Location assignment            ;                          ;                ; drum:initCols[2].oneNode|signed_mult:rho_mult_usum|Mult0~8                                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[0]                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment ; Q                        ;                ; AUD_ADCDAT~input                                                                                                                                                                                                                                                                                                                                                                                                ; O                        ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Input Register assignment ; Q                        ;                ; AUD_ADCLRCK~input                                                                                                                                                                                                                                                                                                                                                                                               ; O                        ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:Bit_Clock_Edges|cur_test_clk                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment ; Q                        ;                ; AUD_BCLK~input                                                                                                                                                                                                                                                                                                                                                                                                  ; O                        ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Input Register assignment ; Q                        ;                ; AUD_DACLRCK~input                                                                                                                                                                                                                                                                                                                                                                                               ; O                        ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|auto_init_complete                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|auto_init_complete~DUPLICATE                                                                                                                                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[1]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[1]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[4]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[4]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|transfer_data                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|transfer_data~DUPLICATE                                                                                                                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[8]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[8]~DUPLICATE                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[11]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|clk_counter[11]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_0_IDLE                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_0_IDLE~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[0]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[1]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[2]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[2]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[4]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[4]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[5]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[5]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[10]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[10]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[18]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[18]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|readdata[0]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|readdata[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|readdata[2]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|readdata[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|readdata[8]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|readdata[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|s_serial_transfer.STATE_1_PRE_WRITE                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|s_serial_transfer.STATE_1_PRE_WRITE~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|s_serial_transfer.STATE_4_PRE_READ                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_AV_Config:av_config|s_serial_transfer.STATE_4_PRE_READ~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[0]~DUPLICATE                                                                ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]~DUPLICATE                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|rd_ptr_lsb                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|rd_ptr_lsb~DUPLICATE                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[2]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[2]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[5]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[5]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[0]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[0]~DUPLICATE                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[1]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[1]~DUPLICATE                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|usedw_is_0_dff                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|usedw_is_0_dff~DUPLICATE                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|usedw_is_1_dff                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|usedw_is_1_dff~DUPLICATE                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|full_dff                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|full_dff~DUPLICATE                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|usedw_is_0_dff                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|usedw_is_0_dff~DUPLICATE                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[0]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[0]~DUPLICATE                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|last_test_clk                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|last_test_clk~DUPLICATE                                                                                                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|done_adc_channel_sync                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|done_adc_channel_sync~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|done_dac_channel_sync                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|done_dac_channel_sync~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[18]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[18]~DUPLICATE                                                                                                                                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[20]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[20]~DUPLICATE                                                                                                                                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[27]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[27]~DUPLICATE                                                                                                                                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[30]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[30]~DUPLICATE                                                                                                                                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_done_pio:reset_pio|data_out                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_done_pio:reset_pio|data_out~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_003|saved_grant[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_003|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_005|saved_grant[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_005|saved_grant[1]~DUPLICATE                                                                                                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_006|saved_grant[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_006|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_009|saved_grant[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_009|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ampl_pio_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ampl_pio_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ampl_pio_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ampl_pio_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo|mem[0][69]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo|mem[0][59]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo|mem[0][102]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo|mem[0][102]~DUPLICATE                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|mem[0][57]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|mem[0][118]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|mem[0][118]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo|mem[0][57]~DUPLICATE                                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo|mem[0][69]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|mem[0][57]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|mem[0][118]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|mem[0][118]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_cols_pio_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_cols_pio_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_cols_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_cols_pio_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|mem[0][57]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|mem[0][99]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|mem[0][99]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo|mem[0][118]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo|mem[0][118]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]~DUPLICATE                                                                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[8]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[8]~DUPLICATE                                                                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[13]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[13]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|sop_enable                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|sop_enable~DUPLICATE                                                                                                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[60]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[60]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg~DUPLICATE                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[1]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[1]~DUPLICATE                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[29]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[29]~DUPLICATE                                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]~DUPLICATE                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]~DUPLICATE                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[2]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[2]~DUPLICATE                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg~DUPLICATE                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[1]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[1]~DUPLICATE                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]~DUPLICATE                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]~DUPLICATE                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg~DUPLICATE                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[0]~DUPLICATE                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[1]~DUPLICATE                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[0]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[0]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                                  ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]~DUPLICATE                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg~DUPLICATE                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:bus_master_audio_avalon_master_agent|hold_waitrequest                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:bus_master_audio_avalon_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:done_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:done_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:incr_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:incr_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_cols_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_cols_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_rows_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_rows_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:reset_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:reset_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                                                              ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:audio_subsystem_audio_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:audio_subsystem_audio_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_pio_s1_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_pio_s1_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                                                            ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_pio_s1_translator|av_readdata_pre[26]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_pio_s1_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_pio_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                     ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:done_pio_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:done_pio_s1_translator|av_readdata_pre[0]~DUPLICATE                                                                                                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:done_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:done_pio_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[1]~DUPLICATE                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[3]~DUPLICATE                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[4]~DUPLICATE                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[6]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[6]~DUPLICATE                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[13]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[13]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[18]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[18]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[26]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|av_readdata_pre[26]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                   ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[4]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[8]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[17]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[17]~DUPLICATE                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[22]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|av_readdata_pre[22]~DUPLICATE                                                                                                                                                                                                                                          ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                    ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                      ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:reset_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:reset_pio_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator|av_readdata_pre[31]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator|av_readdata_pre[31]~DUPLICATE                                                                                                                                                                                                                                               ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                           ;                          ;                       ;
; fifo_space[0]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization       ;                          ;                ; fifo_space[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                               ;
+-----------------------------+---------------------------------------------+--------------+---------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                              ; Ignored From ; Ignored To                ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------------------------------+--------------+---------------------------+---------------+----------------------------+
; Location                    ;                                             ;              ; FAN_CTRL                  ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_CLK                ; PIN_AF4       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_DATA[0]            ; PIN_AH4       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_DATA[1]            ; PIN_AH3       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_DATA[2]            ; PIN_AJ2       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_DATA[3]            ; PIN_AJ1       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_DATA[4]            ; PIN_AH2       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_DATA[5]            ; PIN_AG3       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_DATA[6]            ; PIN_AG2       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_B2_DATA[7]            ; PIN_AG1       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_EMPTY                 ; PIN_AF5       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_FULL                  ; PIN_AG5       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_OE_N                  ; PIN_AF6       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_RD_N                  ; PIN_AG6       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_RESET_N               ; PIN_AG7       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_SCL                   ; PIN_AG8       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_SDA                   ; PIN_AF8       ; QSF Assignment             ;
; Location                    ;                                             ;              ; USB_WR_N                  ; PIN_AH5       ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; FAN_CTRL                  ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; HPS_LTC_GPIO              ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_CLK                ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_DATA[0]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_DATA[1]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_DATA[2]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_DATA[3]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_DATA[4]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_DATA[5]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_DATA[6]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_B2_DATA[7]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_EMPTY                 ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_FULL                  ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_OE_N                  ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_RD_N                  ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_RESET_N               ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_SCL                   ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_SDA                   ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE1_SoC_Computer                            ;              ; USB_WR_N                  ; 3.3-V LVTTL   ; QSF Assignment             ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg ; on            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------------------------+--------------+---------------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 82218 ) ; 0.00 % ( 0 / 82218 )       ; 0.00 % ( 0 / 82218 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 82218 ) ; 0.00 % ( 0 / 82218 )       ; 0.00 % ( 0 / 82218 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Name                                  ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                                                                                                  ;
+-------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Top                                             ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                                                                                           ;
; Computer_System_ARM_A9_HPS_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border ;
; hard_block:auto_generated_inst                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                                                                                            ;
+-------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                                      ;
+-------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                                  ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+-------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                                             ; 0.00 % ( 0 / 81346 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; Computer_System_ARM_A9_HPS_hps_io_border:border ; 0.00 % ( 0 / 845 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst                  ; 0.00 % ( 0 / 27 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+-------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 26,416 / 32,070       ; 82 %  ;
; ALMs needed [=A-B+C]                                        ; 26,416                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 30,253 / 32,070       ; 94 %  ;
;         [a] ALMs used for LUT logic and registers           ; 9,159                 ;       ;
;         [b] ALMs used for LUT logic                         ; 16,985                ;       ;
;         [c] ALMs used for registers                         ; 4,109                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 4,450 / 32,070        ; 14 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 613 / 32,070          ; 2 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 46                    ;       ;
;         [c] Due to LAB input limits                         ; 567                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,207 / 3,207         ; 100 % ;
;     -- Logic LABs                                           ; 3,207                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 47,542                ;       ;
;     -- 7 input functions                                    ; 33                    ;       ;
;     -- 6 input functions                                    ; 7,063                 ;       ;
;     -- 5 input functions                                    ; 2,088                 ;       ;
;     -- 4 input functions                                    ; 3,098                 ;       ;
;     -- <=3 input functions                                  ; 35,260                ;       ;
; Combinational ALUT usage for route-throughs                 ; 4,776                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 26,793                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 26,535 / 64,140       ; 41 %  ;
;         -- Secondary logic registers                        ; 258 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 26,576                ;       ;
;         -- Routing optimization registers                   ; 217                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 368 / 457             ; 81 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 230                   ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 1 / 1 ( 100 % )       ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- I2C                                                  ; 2 / 4 ( 50 % )        ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 1 / 1 ( 100 % )       ;       ;
;     -- SDMMC                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- SPI Master                                           ; 1 / 2 ( 50 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 1 / 2 ( 50 % )        ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 318 / 397             ; 80 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 3,223,552 / 4,065,280 ; 79 %  ;
; Total block memory implementation bits                      ; 3,256,320 / 4,065,280 ; 80 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 87 / 87               ; 100 % ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                 ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 2                 ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 53.6% / 52.3% / 57.8% ;       ;
; Peak interconnect usage (total/H/V)                         ; 81.6% / 81.9% / 86.8% ;       ;
; Maximum fan-out                                             ; 24270                 ;       ;
; Highest non-global fan-out                                  ; 11773                 ;       ;
; Total fan-out                                               ; 298124                ;       ;
; Average fan-out                                             ; 3.68                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                             ;
+-------------------------------------------------------------+------------------------+-------------------------------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; Computer_System_ARM_A9_HPS_hps_io_border:border ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-------------------------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 26416 / 32070 ( 82 % ) ; 0 / 32070 ( 0 % )                               ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 26416                  ; 0                                               ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 30253 / 32070 ( 94 % ) ; 0 / 32070 ( 0 % )                               ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 9159                   ; 0                                               ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 16985                  ; 0                                               ; 0                              ;
;         [c] ALMs used for registers                         ; 4109                   ; 0                                               ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                                               ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 4450 / 32070 ( 14 % )  ; 0 / 32070 ( 0 % )                               ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 613 / 32070 ( 2 % )    ; 0 / 32070 ( 0 % )                               ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                                               ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 46                     ; 0                                               ; 0                              ;
;         [c] Due to LAB input limits                         ; 567                    ; 0                                               ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                                               ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                                             ; Low                            ;
;                                                             ;                        ;                                                 ;                                ;
; Total LABs:  partially or completely used                   ; 3207 / 3207 ( 100 % )  ; 0 / 3207 ( 0 % )                                ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 3207                   ; 0                                               ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                                               ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
; Combinational ALUT usage for logic                          ; 47542                  ; 0                                               ; 0                              ;
;     -- 7 input functions                                    ; 33                     ; 0                                               ; 0                              ;
;     -- 6 input functions                                    ; 7063                   ; 0                                               ; 0                              ;
;     -- 5 input functions                                    ; 2088                   ; 0                                               ; 0                              ;
;     -- 4 input functions                                    ; 3098                   ; 0                                               ; 0                              ;
;     -- <=3 input functions                                  ; 35260                  ; 0                                               ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 4776                   ; 0                                               ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                                               ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                                               ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                                               ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                                               ; 0                              ;
;     -- By type:                                             ;                        ;                                                 ;                                ;
;         -- Primary logic registers                          ; 26535 / 64140 ( 41 % ) ; 0 / 64140 ( 0 % )                               ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 258 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )                               ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                                 ;                                ;
;         -- Design implementation registers                  ; 26576                  ; 0                                               ; 0                              ;
;         -- Routing optimization registers                   ; 217                    ; 0                                               ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
;                                                             ;                        ;                                                 ;                                ;
; Virtual pins                                                ; 0                      ; 0                                               ; 0                              ;
; I/O pins                                                    ; 288                    ; 77                                              ; 3                              ;
; I/O registers                                               ; 54                     ; 176                                             ; 0                              ;
; Total block memory bits                                     ; 3223552                ; 0                                               ; 0                              ;
; Total block memory implementation bits                      ; 3256320                ; 0                                               ; 0                              ;
; M10K block                                                  ; 318 / 397 ( 80 % )     ; 0 / 397 ( 0 % )                                 ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 87 / 87 ( 100 % )      ; 0 / 87 ( 0 % )                                  ; 0 / 87 ( 0 % )                 ;
; DLL                                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                                  ; 0 / 4 ( 0 % )                  ;
; Clock enable block                                          ; 0 / 116 ( 0 % )        ; 0 / 116 ( 0 % )                                 ; 4 / 116 ( 3 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                                  ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )       ; 186 / 1325 ( 14 % )                             ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 4 / 400 ( 1 % )        ; 32 / 400 ( 8 % )                                ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )        ; 66 / 400 ( 16 % )                               ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 0 / 425 ( 0 % )        ; 40 / 425 ( 9 % )                                ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )          ; 2 / 8 ( 25 % )                                  ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                                 ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                                 ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )       ; 124 / 1300 ( 9 % )                              ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )        ; 40 / 400 ( 10 % )                               ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                                 ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )        ; 5 / 400 ( 1 % )                                 ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )         ; 6 / 36 ( 16 % )                                 ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )        ; 26 / 175 ( 14 % )                               ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )        ; 32 / 400 ( 8 % )                                ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                                 ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                                 ; 0 / 1 ( 0 % )                  ;
; HPS EMAC peripheral                                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                                  ; 0 / 2 ( 0 % )                  ;
; HPS GPIO peripheral                                         ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                                 ; 0 / 1 ( 0 % )                  ;
; HPS I2C peripheral                                          ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                                  ; 0 / 4 ( 0 % )                  ;
; HPS SDMMC peripheral                                        ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                                 ; 0 / 1 ( 0 % )                  ;
; HPS QSPI peripheral                                         ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                                 ; 0 / 1 ( 0 % )                  ;
; HPS SPI Master peripheral                                   ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                                  ; 0 / 2 ( 0 % )                  ;
; HPS UART peripheral                                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                                  ; 0 / 2 ( 0 % )                  ;
; HPS USB peripheral                                          ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                                  ; 0 / 2 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )                                   ; 2 / 6 ( 33 % )                 ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                                  ; 0 / 2 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA lightweight interface                           ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                                   ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )        ; 32 / 400 ( 8 % )                                ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                                  ; 0 / 2 ( 0 % )                  ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 0 / 54 ( 0 % )                                  ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )                                   ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )                                   ; 2 / 6 ( 33 % )                 ;
; VFIFO                                                       ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                                 ; 0 / 25 ( 0 % )                 ;
;                                                             ;                        ;                                                 ;                                ;
; Connections                                                 ;                        ;                                                 ;                                ;
;     -- Input Connections                                    ; 28664                  ; 82                                              ; 63                             ;
;     -- Registered Input Connections                         ; 26810                  ; 0                                               ; 0                              ;
;     -- Output Connections                                   ; 173                    ; 109                                             ; 28527                          ;
;     -- Registered Output Connections                        ; 1                      ; 0                                               ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
; Internal Connections                                        ;                        ;                                                 ;                                ;
;     -- Total Connections                                    ; 319978                 ; 5235                                            ; 28661                          ;
;     -- Registered Connections                               ; 118448                 ; 100                                             ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
; External Connections                                        ;                        ;                                                 ;                                ;
;     -- Top                                                  ; 196                    ; 51                                              ; 28590                          ;
;     -- Computer_System_ARM_A9_HPS_hps_io_border:border      ; 51                     ; 140                                             ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 28590                  ; 0                                               ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
; Partition Interface                                         ;                        ;                                                 ;                                ;
;     -- Input Ports                                          ; 44                     ; 12                                              ; 65                             ;
;     -- Output Ports                                         ; 156                    ; 46                                              ; 117                            ;
;     -- Bidir Ports                                          ; 168                    ; 70                                              ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
; Registered Ports                                            ;                        ;                                                 ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                                               ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                                               ; 0                              ;
;                                                             ;                        ;                                                 ;                                ;
; Port Connectivity                                           ;                        ;                                                 ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                                               ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                                               ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                                               ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                                               ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                                               ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                                               ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                                               ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                                               ; 0                              ;
+-------------------------------------------------------------+------------------------+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                            ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT            ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT          ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 3                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50           ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50           ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50           ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50            ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 24271                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_DDR3_RZQ        ; D27   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_CLK     ; G20   ; 7B       ; 68           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[0] ; A21   ; 7B       ; 69           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[1] ; B20   ; 7B       ; 68           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[2] ; B18   ; 7B       ; 66           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[3] ; D21   ; 7B       ; 66           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DV      ; K17   ; 7B       ; 68           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_SPIM_MISO       ; E24   ; 7A       ; 74           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_UART_RX         ; B25   ; 7A       ; 79           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_CLKOUT      ; N16   ; 7D       ; 52           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_DIR         ; E14   ; 7D       ; 49           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_NXT         ; A14   ; 7D       ; 49           ; 81           ; 6            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; IRDA_RXD            ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; KEY[0]              ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1607                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; KEY[1]              ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; KEY[2]              ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; KEY[3]              ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[0]               ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[1]               ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[2]               ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[3]               ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[4]               ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[5]               ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[6]               ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[7]               ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[8]               ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[9]               ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_CLK27            ; H15   ; 8A       ; 40           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[0]          ; D2    ; 8A       ; 12           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[1]          ; B1    ; 8A       ; 16           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[2]          ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[3]          ; B2    ; 8A       ; 16           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[4]          ; D1    ; 8A       ; 6            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[5]          ; E1    ; 8A       ; 6            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[6]          ; C2    ; 8A       ; 12           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[7]          ; B3    ; 8A       ; 14           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_HS               ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_VS               ; A3    ; 8A       ; 24           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                                                                                                ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_DIN             ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK            ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT          ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK             ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]        ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]       ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]       ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]       ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]        ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]        ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]        ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]        ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]        ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]        ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]        ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]        ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]        ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]          ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]          ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N          ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE            ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK            ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N           ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM           ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N          ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM           ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N           ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK       ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]             ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]             ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]             ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]             ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]             ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]             ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]             ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]             ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]             ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]             ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]             ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]             ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]             ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]             ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]             ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]             ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]             ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]             ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]             ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]             ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]             ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]             ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]             ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]             ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]             ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]             ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]             ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]             ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]             ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]             ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]             ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]             ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]             ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]             ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]             ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]             ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]             ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]             ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]             ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]             ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]             ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]             ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_DDR3_ADDR[0]    ; F26   ; 6A       ; 89           ; 71           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[10]   ; D29   ; 6A       ; 89           ; 78           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[11]   ; C30   ; 6A       ; 89           ; 78           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[12]   ; B30   ; 6A       ; 89           ; 79           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[13]   ; C29   ; 6A       ; 89           ; 79           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[14]   ; H25   ; 6A       ; 89           ; 80           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[1]    ; G30   ; 6A       ; 89           ; 71           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[2]    ; F28   ; 6A       ; 89           ; 72           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[3]    ; F30   ; 6A       ; 89           ; 72           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[4]    ; J25   ; 6A       ; 89           ; 72           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[5]    ; J27   ; 6A       ; 89           ; 72           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[6]    ; F29   ; 6A       ; 89           ; 73           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[7]    ; E28   ; 6A       ; 89           ; 73           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[8]    ; H27   ; 6A       ; 89           ; 78           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[9]    ; G26   ; 6A       ; 89           ; 78           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[0]      ; E29   ; 6A       ; 89           ; 74           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[1]      ; J24   ; 6A       ; 89           ; 74           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[2]      ; J23   ; 6A       ; 89           ; 74           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CAS_N      ; E27   ; 6A       ; 89           ; 77           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CKE        ; L29   ; 6A       ; 89           ; 57           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_N       ; L23   ; 6A       ; 89           ; 73           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_P       ; M23   ; 6A       ; 89           ; 73           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CS_N       ; H24   ; 6A       ; 89           ; 79           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[0]      ; K28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[1]      ; M28   ; 6A       ; 89           ; 56           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[2]      ; R28   ; 6B       ; 89           ; 49           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[3]      ; W30   ; 6B       ; 89           ; 42           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ODT        ; H28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RAS_N      ; D30   ; 6A       ; 89           ; 77           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RESET_N    ; P30   ; 6B       ; 89           ; 51           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_WE_N       ; C28   ; 6A       ; 89           ; 80           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_GTX_CLK    ; H19   ; 7B       ; 71           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_MDC        ; B21   ; 7B       ; 69           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[0] ; F20   ; 7B       ; 71           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[1] ; J19   ; 7B       ; 71           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[2] ; F21   ; 7B       ; 71           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[3] ; F19   ; 7B       ; 69           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_EN      ; A20   ; 7B       ; 68           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_FLASH_DCLK      ; D19   ; 7B       ; 60           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_FLASH_NCSO      ; A18   ; 7B       ; 63           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_SD_CLK          ; A16   ; 7C       ; 55           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_SPIM_CLK        ; C23   ; 7A       ; 76           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_SPIM_MOSI       ; D22   ; 7A       ; 74           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_UART_TX         ; C25   ; 7A       ; 79           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_USB_STP         ; C15   ; 7D       ; 52           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD            ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]             ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]             ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]             ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]             ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]             ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]             ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]             ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]             ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]             ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]             ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N          ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N         ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]            ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]            ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]            ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]            ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]            ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]            ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]            ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]            ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK             ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]            ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]            ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]            ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]            ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]            ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]            ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]            ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]            ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS              ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]            ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]            ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]            ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]            ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]            ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]            ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]            ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]            ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N          ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS              ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 4mA              ; Off                               ; --                                                                                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination             ; Termination Control Block                                                                                                                                                                                                ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADC_CS_N          ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; AUD_ADCLRCK       ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 6                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; AUD_BCLK          ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 3                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; AUD_DACLRCK       ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 6                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[0]        ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[10]       ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[11]       ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[12]       ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[13]       ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[14]       ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[15]       ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[1]        ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[2]        ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[3]        ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[4]        ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[5]        ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[6]        ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[7]        ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[8]        ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; DRAM_DQ[9]        ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; FPGA_I2C_SDAT     ; K12   ; 8A       ; 12           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2 (inverted)                                                                                                                                                                                                                                                           ;
; GPIO_0[0]         ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[10]        ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[11]        ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[12]        ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[13]        ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[14]        ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[15]        ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[16]        ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[17]        ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[18]        ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[19]        ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[1]         ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[20]        ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[21]        ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[22]        ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[23]        ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[24]        ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[25]        ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[26]        ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[27]        ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[28]        ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[29]        ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[2]         ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[30]        ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[31]        ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[32]        ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[33]        ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[34]        ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[35]        ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[3]         ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[4]         ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[5]         ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[6]         ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[7]         ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[8]         ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_0[9]         ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[0]         ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[10]        ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[11]        ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[12]        ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[13]        ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[14]        ; AK29  ; 4A       ; 82           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[15]        ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[16]        ; AK27  ; 4A       ; 80           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[17]        ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[18]        ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[19]        ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[1]         ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[20]        ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[21]        ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[22]        ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[23]        ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[24]        ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[25]        ; AH23  ; 4A       ; 70           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[26]        ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[27]        ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[28]        ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[29]        ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[2]         ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[30]        ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[31]        ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[32]        ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[33]        ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[34]        ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[35]        ; AC22  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[3]         ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[4]         ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[5]         ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[6]         ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[7]         ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[8]         ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; GPIO_1[9]         ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; HPS_CONV_USB_N    ; B15   ; 7D       ; 52           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[43] (inverted)                                                                                                                                                                                                                             ;
; HPS_DDR3_DQS_N[0] ; M19   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[1] ; N24   ; 6A       ; 89           ; 58           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[2] ; R18   ; 6B       ; 89           ; 51           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[3] ; R21   ; 6B       ; 89           ; 44           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_P[0] ; N18   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[1] ; N25   ; 6A       ; 89           ; 58           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[2] ; R19   ; 6B       ; 89           ; 51           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[3] ; R22   ; 6B       ; 89           ; 44           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQ[0]    ; K23   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[10]   ; K29   ; 6A       ; 89           ; 59           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[11]   ; K27   ; 6A       ; 89           ; 58           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[12]   ; M26   ; 6A       ; 89           ; 57           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[13]   ; M27   ; 6A       ; 89           ; 57           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[14]   ; L28   ; 6A       ; 89           ; 57           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[15]   ; M30   ; 6A       ; 89           ; 56           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[16]   ; U26   ; 6B       ; 89           ; 52           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[17]   ; T26   ; 6B       ; 89           ; 52           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[18]   ; N29   ; 6B       ; 89           ; 52           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[19]   ; N28   ; 6B       ; 89           ; 51           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[1]    ; K22   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[20]   ; P26   ; 6B       ; 89           ; 50           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[21]   ; P27   ; 6B       ; 89           ; 50           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[22]   ; N27   ; 6B       ; 89           ; 50           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[23]   ; R29   ; 6B       ; 89           ; 49           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[24]   ; P24   ; 6B       ; 89           ; 45           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[25]   ; P25   ; 6B       ; 89           ; 45           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[26]   ; T29   ; 6B       ; 89           ; 45           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[27]   ; T28   ; 6B       ; 89           ; 44           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[28]   ; R27   ; 6B       ; 89           ; 43           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[29]   ; R26   ; 6B       ; 89           ; 43           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[2]    ; H30   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[30]   ; V30   ; 6B       ; 89           ; 43           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[31]   ; W29   ; 6B       ; 89           ; 42           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[3]    ; G28   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[4]    ; L25   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[5]    ; L24   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[6]    ; J30   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[7]    ; J29   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[8]    ; K26   ; 6A       ; 89           ; 59           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[9]    ; L26   ; 6A       ; 89           ; 59           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_ENET_INT_N    ; C19   ; 7B       ; 60           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[45] (inverted)                                                                                                                                                                                                                             ;
; HPS_ENET_MDIO     ; E21   ; 7B       ; 69           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[1] (inverted)                                                                                                                                                                                                                              ;
; HPS_FLASH_DATA[0] ; C20   ; 7B       ; 66           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[3] (inverted)                                                                                                                                                                                                                              ;
; HPS_FLASH_DATA[1] ; H18   ; 7B       ; 63           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[5] (inverted)                                                                                                                                                                                                                              ;
; HPS_FLASH_DATA[2] ; A19   ; 7B       ; 63           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[7] (inverted)                                                                                                                                                                                                                              ;
; HPS_FLASH_DATA[3] ; E19   ; 7B       ; 63           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[9] (inverted)                                                                                                                                                                                                                              ;
; HPS_GPIO[0]       ; H17   ; 7C       ; 57           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[47] (inverted)                                                                                                                                                                                                                             ;
; HPS_GPIO[1]       ; C18   ; 7C       ; 57           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[49] (inverted)                                                                                                                                                                                                                             ;
; HPS_GSENSOR_INT   ; B22   ; 7A       ; 76           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[57] (inverted)                                                                                                                                                                                                                             ;
; HPS_I2C1_SCLK     ; E23   ; 7A       ; 77           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[39]                                                                                                                                                                                                                                        ;
; HPS_I2C1_SDAT     ; C24   ; 7A       ; 78           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[38]                                                                                                                                                                                                                                        ;
; HPS_I2C2_SCLK     ; H23   ; 7A       ; 78           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[41]                                                                                                                                                                                                                                        ;
; HPS_I2C2_SDAT     ; A25   ; 7A       ; 79           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[40]                                                                                                                                                                                                                                        ;
; HPS_I2C_CONTROL   ; B26   ; 7A       ; 79           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[51] (inverted)                                                                                                                                                                                                                             ;
; HPS_KEY           ; G21   ; 7A       ; 78           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[55] (inverted)                                                                                                                                                                                                                             ;
; HPS_LED           ; A24   ; 7A       ; 78           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[53] (inverted)                                                                                                                                                                                                                             ;
; HPS_SD_CMD        ; F18   ; 7C       ; 58           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[11] (inverted)                                                                                                                                                                                                                             ;
; HPS_SD_DATA[0]    ; G18   ; 7C       ; 58           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[13] (inverted)                                                                                                                                                                                                                             ;
; HPS_SD_DATA[1]    ; C17   ; 7C       ; 58           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[15] (inverted)                                                                                                                                                                                                                             ;
; HPS_SD_DATA[2]    ; D17   ; 7C       ; 55           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[17] (inverted)                                                                                                                                                                                                                             ;
; HPS_SD_DATA[3]    ; B16   ; 7C       ; 55           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[19] (inverted)                                                                                                                                                                                                                             ;
; HPS_SPIM_SS       ; D24   ; 7A       ; 74           ; 81           ; 4            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; HPS_USB_DATA[0]   ; E16   ; 7D       ; 54           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[21] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[1]   ; G16   ; 7D       ; 54           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[23] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[2]   ; D16   ; 7D       ; 54           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[25] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[3]   ; D14   ; 7D       ; 53           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[27] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[4]   ; A15   ; 7D       ; 53           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[29] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[5]   ; C14   ; 7D       ; 53           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[31] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[6]   ; D15   ; 7D       ; 53           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[33] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[7]   ; M17   ; 7D       ; 52           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[35] (inverted)                                                                                                                                                                                                                             ;
; PS2_CLK           ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; PS2_CLK2          ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; PS2_DAT           ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; PS2_DAT2          ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 14 / 32 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 80 / 80 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 23 / 44 ( 52 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 6A       ; 48 / 56 ( 86 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 14 / 19 ( 74 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 21 / 22 ( 95 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 8 / 12 ( 67 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 13 / 14 ( 93 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 50 / 80 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                     ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; TD_VS                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; TD_HS                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; HPS_USB_NXT                     ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 447        ; 7D             ; HPS_USB_DATA[4]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ; 439        ; 7C             ; HPS_SD_CLK                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; HPS_FLASH_NCSO                  ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A19      ; 423        ; 7B             ; HPS_FLASH_DATA[2]               ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A20      ; 415        ; 7B             ; HPS_ENET_TX_EN                  ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A21      ; 411        ; 7B             ; HPS_ENET_RX_DATA[0]             ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; HPS_LED                         ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A25      ; 389        ; 7A             ; HPS_I2C2_SDAT                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; GPIO_1[34]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; IRDA_RXD                        ; input  ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; IRDA_TXD                        ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; GPIO_1[35]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; GPIO_1[33]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; GPIO_1[32]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; GPIO_1[31]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; GPIO_1[30]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; GPIO_1[29]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; GPIO_1[23]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; GPIO_1[28]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; GPIO_1[25]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; GPIO_1[19]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; ADC_CS_N                        ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; GPIO_1[27]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; GPIO_1[21]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; GPIO_1[20]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; GPIO_1[17]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; ADC_SCLK                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; ADC_DIN                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; GPIO_1[26]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; GPIO_1[24]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; GPIO_1[22]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; GPIO_1[18]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; GPIO_1[16]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; HPS_CONV_USB_N                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 441        ; 7C             ; HPS_SD_DATA[3]                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; HPS_ENET_RX_DATA[2]             ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; HPS_ENET_RX_DATA[1]             ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B21      ; 413        ; 7B             ; HPS_ENET_MDC                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ; 399        ; 7A             ; HPS_GSENSOR_INT                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; HPS_UART_RX                     ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B26      ; 386        ; 7A             ; HPS_I2C_CONTROL                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; HPS_DDR3_ADDR[12]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; HPS_USB_DATA[5]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C15      ; 453        ; 7D             ; HPS_USB_STP                     ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; HPS_SD_DATA[1]                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ; 435        ; 7C             ; HPS_GPIO[1]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C19      ; 427        ; 7B             ; HPS_ENET_INT_N                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C20      ; 421        ; 7B             ; HPS_FLASH_DATA[0]               ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; HPS_SPIM_CLK                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C24      ; 393        ; 7A             ; HPS_I2C1_SDAT                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C25      ; 388        ; 7A             ; HPS_UART_TX                     ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; HPS_DDR3_WE_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C29      ; 367        ; 6A             ; HPS_DDR3_ADDR[13]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C30      ; 363        ; 6A             ; HPS_DDR3_ADDR[11]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D1       ; 529        ; 8A             ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; HPS_USB_DATA[3]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D15      ; 449        ; 7D             ; HPS_USB_DATA[6]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D16      ; 445        ; 7D             ; HPS_USB_DATA[2]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D17      ; 440        ; 7C             ; HPS_SD_DATA[2]                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; HPS_FLASH_DCLK                  ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; HPS_ENET_RX_DATA[3]             ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7A             ; HPS_SPIM_MOSI                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D23      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; HPS_SPIM_SS                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_DDR3_RZQ                    ; input  ; SSTL-15 Class I                 ;                     ; --           ; N               ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; HPS_DDR3_ADDR[10]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D30      ; 359        ; 6A             ; HPS_DDR3_RAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ; 527        ; 8A             ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; HPS_USB_DIR                     ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; HPS_USB_DATA[0]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; HPS_FLASH_DATA[3]               ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; HPS_ENET_MDIO                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; HPS_I2C1_SCLK                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E24      ; 403        ; 7A             ; HPS_SPIM_MISO                   ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; HPS_DDR3_CAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E28      ; 351        ; 6A             ; HPS_DDR3_ADDR[7]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E29      ; 353        ; 6A             ; HPS_DDR3_BA[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; TD_RESET_N                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; HPS_SD_CMD                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F19      ; 410        ; 7B             ; HPS_ENET_TX_DATA[3]             ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F20      ; 407        ; 7B             ; HPS_ENET_TX_DATA[0]             ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F21      ; 409        ; 7B             ; HPS_ENET_TX_DATA[2]             ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; HPS_DDR3_ADDR[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; HPS_DDR3_ADDR[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F29      ; 349        ; 6A             ; HPS_DDR3_ADDR[6]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F30      ; 347        ; 6A             ; HPS_DDR3_ADDR[3]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;                ; RREF                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; HPS_USB_DATA[1]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; HPS_SD_DATA[0]                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; HPS_ENET_RX_CLK                 ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G21      ; 392        ; 7A             ; HPS_KEY                         ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; HPS_DDR3_ADDR[9]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G27      ; 339        ; 6A             ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; HPS_DDR3_DQ[3]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; HPS_DDR3_ADDR[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;                                 ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; TD_CLK27                        ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; HPS_GPIO[0]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H18      ; 422        ; 7B             ; HPS_FLASH_DATA[1]               ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ; 406        ; 7B             ; HPS_ENET_GTX_CLK                ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; HPS_I2C2_SCLK                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H24      ; 364        ; 6A             ; HPS_DDR3_CS_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 368        ; 6A             ; HPS_DDR3_ADDR[14]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; HPS_DDR3_ADDR[8]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H28      ; 333        ; 6A             ; HPS_DDR3_ODT                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; HPS_DDR3_DQ[2]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; HPS_ENET_TX_DATA[1]             ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; HPS_DDR3_BA[2]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 352        ; 6A             ; HPS_DDR3_BA[1]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 344        ; 6A             ; HPS_DDR3_ADDR[4]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; HPS_DDR3_ADDR[5]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; HPS_DDR3_DQ[7]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J30      ; 329        ; 6A             ; HPS_DDR3_DQ[6]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; HPS_ENET_RX_DV                  ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; HPS_DDR3_DQ[1]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K23      ; 338        ; 6A             ; HPS_DDR3_DQ[0]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; HPS_DDR3_DQ[8]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K27      ; 319        ; 6A             ; HPS_DDR3_DQ[11]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K28      ; 325        ; 6A             ; HPS_DDR3_DM[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K29      ; 321        ; 6A             ; HPS_DDR3_DQ[10]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; HPS_DDR3_CK_N                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 328        ; 6A             ; HPS_DDR3_DQ[5]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ; 330        ; 6A             ; HPS_DDR3_DQ[4]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L26      ; 320        ; 6A             ; HPS_DDR3_DQ[9]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; HPS_DDR3_DQ[14]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L29      ; 315        ; 6A             ; HPS_DDR3_CKE                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; HPS_USB_DATA[7]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; HPS_DDR3_DQS_N[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; HPS_DDR3_CK_P                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; HPS_DDR3_DQ[12]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M27      ; 312        ; 6A             ; HPS_DDR3_DQ[13]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M28      ; 309        ; 6A             ; HPS_DDR3_DM[1]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; HPS_DDR3_DQ[15]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; HPS_USB_CLKOUT                  ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; HPS_DDR3_DQS_P[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; HPS_DDR3_DQS_N[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 316        ; 6A             ; HPS_DDR3_DQS_P[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; HPS_DDR3_DQ[22]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N28      ; 303        ; 6B             ; HPS_DDR3_DQ[19]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N29      ; 305        ; 6B             ; HPS_DDR3_DQ[18]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; HPS_DDR3_DQ[24]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P25      ; 288        ; 6B             ; HPS_DDR3_DQ[25]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P26      ; 298        ; 6B             ; HPS_DDR3_DQ[20]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P27      ; 296        ; 6B             ; HPS_DDR3_DQ[21]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; HPS_DDR3_RESET_N                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; HPS_DDR3_DQS_N[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R19      ; 300        ; 6B             ; HPS_DDR3_DQS_P[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; HPS_DDR3_DQS_N[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 284        ; 6B             ; HPS_DDR3_DQS_P[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; HPS_DDR3_DQ[29]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R27      ; 282        ; 6B             ; HPS_DDR3_DQ[28]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R28      ; 293        ; 6B             ; HPS_DDR3_DM[2]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R29      ; 295        ; 6B             ; HPS_DDR3_DQ[23]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; HPS_DDR3_DQ[17]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; HPS_DDR3_DQ[27]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T29      ; 289        ; 6B             ; HPS_DDR3_DQ[26]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; HPS_DDR3_DQ[16]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; VREFB6BN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; HPS_DDR3_DQ[30]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; HPS_DDR3_DQ[31]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W30      ; 277        ; 6B             ; HPS_DDR3_DM[3]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                                                                                                         ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; AUD_DACDAT          ; Missing drive strength and slew rate ;
; LEDR[0]             ; Missing drive strength and slew rate ;
; LEDR[1]             ; Missing drive strength and slew rate ;
; LEDR[2]             ; Missing drive strength and slew rate ;
; LEDR[3]             ; Missing drive strength and slew rate ;
; LEDR[4]             ; Missing drive strength and slew rate ;
; LEDR[5]             ; Missing drive strength and slew rate ;
; LEDR[6]             ; Missing drive strength and slew rate ;
; LEDR[7]             ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK       ; Missing drive strength and slew rate ;
; ADC_DIN             ; Missing drive strength and slew rate ;
; ADC_SCLK            ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]       ; Missing drive strength and slew rate ;
; DRAM_BA[0]          ; Missing drive strength and slew rate ;
; DRAM_BA[1]          ; Missing drive strength and slew rate ;
; DRAM_CAS_N          ; Missing drive strength and slew rate ;
; DRAM_CKE            ; Missing drive strength and slew rate ;
; DRAM_CLK            ; Missing drive strength and slew rate ;
; DRAM_CS_N           ; Missing drive strength and slew rate ;
; DRAM_LDQM           ; Missing drive strength and slew rate ;
; DRAM_RAS_N          ; Missing drive strength and slew rate ;
; DRAM_UDQM           ; Missing drive strength and slew rate ;
; DRAM_WE_N           ; Missing drive strength and slew rate ;
; HEX0[0]             ; Missing drive strength and slew rate ;
; HEX0[1]             ; Missing drive strength and slew rate ;
; HEX0[2]             ; Missing drive strength and slew rate ;
; HEX0[3]             ; Missing drive strength and slew rate ;
; HEX0[4]             ; Missing drive strength and slew rate ;
; HEX0[5]             ; Missing drive strength and slew rate ;
; HEX0[6]             ; Missing drive strength and slew rate ;
; HEX1[0]             ; Missing drive strength and slew rate ;
; HEX1[1]             ; Missing drive strength and slew rate ;
; HEX1[2]             ; Missing drive strength and slew rate ;
; HEX1[3]             ; Missing drive strength and slew rate ;
; HEX1[4]             ; Missing drive strength and slew rate ;
; HEX1[5]             ; Missing drive strength and slew rate ;
; HEX1[6]             ; Missing drive strength and slew rate ;
; HEX2[0]             ; Missing drive strength and slew rate ;
; HEX2[1]             ; Missing drive strength and slew rate ;
; HEX2[2]             ; Missing drive strength and slew rate ;
; HEX2[3]             ; Missing drive strength and slew rate ;
; HEX2[4]             ; Missing drive strength and slew rate ;
; HEX2[5]             ; Missing drive strength and slew rate ;
; HEX2[6]             ; Missing drive strength and slew rate ;
; HEX3[0]             ; Missing drive strength and slew rate ;
; HEX3[1]             ; Missing drive strength and slew rate ;
; HEX3[2]             ; Missing drive strength and slew rate ;
; HEX3[3]             ; Missing drive strength and slew rate ;
; HEX3[4]             ; Missing drive strength and slew rate ;
; HEX3[5]             ; Missing drive strength and slew rate ;
; HEX3[6]             ; Missing drive strength and slew rate ;
; HEX4[0]             ; Missing drive strength and slew rate ;
; HEX4[1]             ; Missing drive strength and slew rate ;
; HEX4[2]             ; Missing drive strength and slew rate ;
; HEX4[3]             ; Missing drive strength and slew rate ;
; HEX4[4]             ; Missing drive strength and slew rate ;
; HEX4[5]             ; Missing drive strength and slew rate ;
; HEX4[6]             ; Missing drive strength and slew rate ;
; HEX5[0]             ; Missing drive strength and slew rate ;
; HEX5[1]             ; Missing drive strength and slew rate ;
; HEX5[2]             ; Missing drive strength and slew rate ;
; HEX5[3]             ; Missing drive strength and slew rate ;
; HEX5[4]             ; Missing drive strength and slew rate ;
; HEX5[5]             ; Missing drive strength and slew rate ;
; HEX5[6]             ; Missing drive strength and slew rate ;
; IRDA_TXD            ; Missing drive strength and slew rate ;
; LEDR[8]             ; Missing drive strength and slew rate ;
; LEDR[9]             ; Missing drive strength and slew rate ;
; TD_RESET_N          ; Missing drive strength and slew rate ;
; VGA_B[0]            ; Missing slew rate                    ;
; VGA_B[1]            ; Missing slew rate                    ;
; VGA_B[2]            ; Missing slew rate                    ;
; VGA_B[3]            ; Missing slew rate                    ;
; VGA_B[4]            ; Missing slew rate                    ;
; VGA_B[5]            ; Missing slew rate                    ;
; VGA_B[6]            ; Missing slew rate                    ;
; VGA_B[7]            ; Missing slew rate                    ;
; VGA_BLANK_N         ; Missing slew rate                    ;
; VGA_CLK             ; Missing slew rate                    ;
; VGA_G[0]            ; Missing slew rate                    ;
; VGA_G[1]            ; Missing slew rate                    ;
; VGA_G[2]            ; Missing slew rate                    ;
; VGA_G[3]            ; Missing slew rate                    ;
; VGA_G[4]            ; Missing slew rate                    ;
; VGA_G[5]            ; Missing slew rate                    ;
; VGA_G[6]            ; Missing slew rate                    ;
; VGA_G[7]            ; Missing slew rate                    ;
; VGA_HS              ; Missing slew rate                    ;
; VGA_R[0]            ; Missing slew rate                    ;
; VGA_R[1]            ; Missing slew rate                    ;
; VGA_R[2]            ; Missing slew rate                    ;
; VGA_R[3]            ; Missing slew rate                    ;
; VGA_R[4]            ; Missing slew rate                    ;
; VGA_R[5]            ; Missing slew rate                    ;
; VGA_R[6]            ; Missing slew rate                    ;
; VGA_R[7]            ; Missing slew rate                    ;
; VGA_SYNC_N          ; Missing slew rate                    ;
; VGA_VS              ; Missing slew rate                    ;
; HPS_DDR3_ADDR[0]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[1]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[2]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[3]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[4]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[5]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[6]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[7]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[8]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[9]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[10]   ; Missing slew rate                    ;
; HPS_DDR3_ADDR[11]   ; Missing slew rate                    ;
; HPS_DDR3_ADDR[12]   ; Missing slew rate                    ;
; HPS_DDR3_ADDR[13]   ; Missing slew rate                    ;
; HPS_DDR3_ADDR[14]   ; Missing slew rate                    ;
; HPS_DDR3_BA[0]      ; Missing slew rate                    ;
; HPS_DDR3_BA[1]      ; Missing slew rate                    ;
; HPS_DDR3_BA[2]      ; Missing slew rate                    ;
; HPS_DDR3_CAS_N      ; Missing slew rate                    ;
; HPS_DDR3_CKE        ; Missing slew rate                    ;
; HPS_DDR3_CS_N       ; Missing slew rate                    ;
; HPS_DDR3_ODT        ; Missing slew rate                    ;
; HPS_DDR3_RAS_N      ; Missing slew rate                    ;
; HPS_DDR3_RESET_N    ; Missing slew rate                    ;
; HPS_DDR3_WE_N       ; Missing slew rate                    ;
; HPS_ENET_GTX_CLK    ; Missing drive strength and slew rate ;
; HPS_ENET_MDC        ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[0] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[1] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[2] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[3] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_EN      ; Missing drive strength and slew rate ;
; HPS_FLASH_DCLK      ; Missing drive strength and slew rate ;
; HPS_FLASH_NCSO      ; Missing drive strength and slew rate ;
; HPS_SD_CLK          ; Missing drive strength and slew rate ;
; HPS_SPIM_CLK        ; Missing drive strength and slew rate ;
; HPS_SPIM_MOSI       ; Missing drive strength and slew rate ;
; HPS_UART_TX         ; Missing drive strength and slew rate ;
; HPS_USB_STP         ; Missing drive strength and slew rate ;
; AUD_XCK             ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT       ; Missing drive strength and slew rate ;
; GPIO_0[0]           ; Missing drive strength and slew rate ;
; GPIO_0[1]           ; Missing drive strength and slew rate ;
; GPIO_0[2]           ; Missing drive strength and slew rate ;
; AUD_ADCLRCK         ; Missing drive strength and slew rate ;
; AUD_BCLK            ; Missing drive strength and slew rate ;
; AUD_DACLRCK         ; Missing drive strength and slew rate ;
; ADC_CS_N            ; Missing drive strength and slew rate ;
; DRAM_DQ[0]          ; Missing drive strength and slew rate ;
; DRAM_DQ[1]          ; Missing drive strength and slew rate ;
; DRAM_DQ[2]          ; Missing drive strength and slew rate ;
; DRAM_DQ[3]          ; Missing drive strength and slew rate ;
; DRAM_DQ[4]          ; Missing drive strength and slew rate ;
; DRAM_DQ[5]          ; Missing drive strength and slew rate ;
; DRAM_DQ[6]          ; Missing drive strength and slew rate ;
; DRAM_DQ[7]          ; Missing drive strength and slew rate ;
; DRAM_DQ[8]          ; Missing drive strength and slew rate ;
; DRAM_DQ[9]          ; Missing drive strength and slew rate ;
; DRAM_DQ[10]         ; Missing drive strength and slew rate ;
; DRAM_DQ[11]         ; Missing drive strength and slew rate ;
; DRAM_DQ[12]         ; Missing drive strength and slew rate ;
; DRAM_DQ[13]         ; Missing drive strength and slew rate ;
; DRAM_DQ[14]         ; Missing drive strength and slew rate ;
; DRAM_DQ[15]         ; Missing drive strength and slew rate ;
; GPIO_0[3]           ; Missing drive strength and slew rate ;
; GPIO_0[4]           ; Missing drive strength and slew rate ;
; GPIO_0[5]           ; Missing drive strength and slew rate ;
; GPIO_0[6]           ; Missing drive strength and slew rate ;
; GPIO_0[7]           ; Missing drive strength and slew rate ;
; GPIO_0[8]           ; Missing drive strength and slew rate ;
; GPIO_0[9]           ; Missing drive strength and slew rate ;
; GPIO_0[10]          ; Missing drive strength and slew rate ;
; GPIO_0[11]          ; Missing drive strength and slew rate ;
; GPIO_0[12]          ; Missing drive strength and slew rate ;
; GPIO_0[13]          ; Missing drive strength and slew rate ;
; GPIO_0[14]          ; Missing drive strength and slew rate ;
; GPIO_0[15]          ; Missing drive strength and slew rate ;
; GPIO_0[16]          ; Missing drive strength and slew rate ;
; GPIO_0[17]          ; Missing drive strength and slew rate ;
; GPIO_0[18]          ; Missing drive strength and slew rate ;
; GPIO_0[19]          ; Missing drive strength and slew rate ;
; GPIO_0[20]          ; Missing drive strength and slew rate ;
; GPIO_0[21]          ; Missing drive strength and slew rate ;
; GPIO_0[22]          ; Missing drive strength and slew rate ;
; GPIO_0[23]          ; Missing drive strength and slew rate ;
; GPIO_0[24]          ; Missing drive strength and slew rate ;
; GPIO_0[25]          ; Missing drive strength and slew rate ;
; GPIO_0[26]          ; Missing drive strength and slew rate ;
; GPIO_0[27]          ; Missing drive strength and slew rate ;
; GPIO_0[28]          ; Missing drive strength and slew rate ;
; GPIO_0[29]          ; Missing drive strength and slew rate ;
; GPIO_0[30]          ; Missing drive strength and slew rate ;
; GPIO_0[31]          ; Missing drive strength and slew rate ;
; GPIO_0[32]          ; Missing drive strength and slew rate ;
; GPIO_0[33]          ; Missing drive strength and slew rate ;
; GPIO_0[34]          ; Missing drive strength and slew rate ;
; GPIO_0[35]          ; Missing drive strength and slew rate ;
; GPIO_1[0]           ; Missing drive strength and slew rate ;
; GPIO_1[1]           ; Missing drive strength and slew rate ;
; GPIO_1[2]           ; Missing drive strength and slew rate ;
; GPIO_1[3]           ; Missing drive strength and slew rate ;
; GPIO_1[4]           ; Missing drive strength and slew rate ;
; GPIO_1[5]           ; Missing drive strength and slew rate ;
; GPIO_1[6]           ; Missing drive strength and slew rate ;
; GPIO_1[7]           ; Missing drive strength and slew rate ;
; GPIO_1[8]           ; Missing drive strength and slew rate ;
; GPIO_1[9]           ; Missing drive strength and slew rate ;
; GPIO_1[10]          ; Missing drive strength and slew rate ;
; GPIO_1[11]          ; Missing drive strength and slew rate ;
; GPIO_1[12]          ; Missing drive strength and slew rate ;
; GPIO_1[13]          ; Missing drive strength and slew rate ;
; GPIO_1[14]          ; Missing drive strength and slew rate ;
; GPIO_1[15]          ; Missing drive strength and slew rate ;
; GPIO_1[16]          ; Missing drive strength and slew rate ;
; GPIO_1[17]          ; Missing drive strength and slew rate ;
; GPIO_1[18]          ; Missing drive strength and slew rate ;
; GPIO_1[19]          ; Missing drive strength and slew rate ;
; GPIO_1[20]          ; Missing drive strength and slew rate ;
; GPIO_1[21]          ; Missing drive strength and slew rate ;
; GPIO_1[22]          ; Missing drive strength and slew rate ;
; GPIO_1[23]          ; Missing drive strength and slew rate ;
; GPIO_1[24]          ; Missing drive strength and slew rate ;
; GPIO_1[25]          ; Missing drive strength and slew rate ;
; GPIO_1[26]          ; Missing drive strength and slew rate ;
; GPIO_1[27]          ; Missing drive strength and slew rate ;
; GPIO_1[28]          ; Missing drive strength and slew rate ;
; GPIO_1[29]          ; Missing drive strength and slew rate ;
; GPIO_1[30]          ; Missing drive strength and slew rate ;
; GPIO_1[31]          ; Missing drive strength and slew rate ;
; GPIO_1[32]          ; Missing drive strength and slew rate ;
; GPIO_1[33]          ; Missing drive strength and slew rate ;
; GPIO_1[34]          ; Missing drive strength and slew rate ;
; GPIO_1[35]          ; Missing drive strength and slew rate ;
; PS2_CLK             ; Missing drive strength and slew rate ;
; PS2_DAT             ; Missing drive strength and slew rate ;
; PS2_CLK2            ; Missing drive strength and slew rate ;
; PS2_DAT2            ; Missing drive strength and slew rate ;
; HPS_ENET_INT_N      ; Missing drive strength and slew rate ;
; HPS_ENET_MDIO       ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[0]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[1]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[2]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[3]   ; Missing drive strength and slew rate ;
; HPS_GSENSOR_INT     ; Missing drive strength and slew rate ;
; HPS_GPIO[0]         ; Missing drive strength and slew rate ;
; HPS_GPIO[1]         ; Missing drive strength and slew rate ;
; HPS_I2C_CONTROL     ; Missing drive strength and slew rate ;
; HPS_I2C1_SCLK       ; Missing drive strength and slew rate ;
; HPS_I2C1_SDAT       ; Missing drive strength and slew rate ;
; HPS_I2C2_SCLK       ; Missing drive strength and slew rate ;
; HPS_I2C2_SDAT       ; Missing drive strength and slew rate ;
; HPS_KEY             ; Missing drive strength and slew rate ;
; HPS_LED             ; Missing drive strength and slew rate ;
; HPS_SD_CMD          ; Missing drive strength and slew rate ;
; HPS_SD_DATA[0]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[1]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[2]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[3]      ; Missing drive strength and slew rate ;
; HPS_SPIM_SS         ; Missing drive strength and slew rate ;
; HPS_CONV_USB_N      ; Missing drive strength and slew rate ;
; HPS_USB_DATA[0]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[1]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[2]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[3]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[4]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[5]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[6]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[7]     ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[0]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[1]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[2]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[3]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[4]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[5]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[6]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[7]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[8]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[9]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[10]   ; Missing location assignment          ;
; HPS_DDR3_ADDR[11]   ; Missing location assignment          ;
; HPS_DDR3_ADDR[12]   ; Missing location assignment          ;
; HPS_DDR3_ADDR[13]   ; Missing location assignment          ;
; HPS_DDR3_ADDR[14]   ; Missing location assignment          ;
; HPS_DDR3_BA[0]      ; Missing location assignment          ;
; HPS_DDR3_BA[1]      ; Missing location assignment          ;
; HPS_DDR3_BA[2]      ; Missing location assignment          ;
; HPS_DDR3_CAS_N      ; Missing location assignment          ;
; HPS_DDR3_CKE        ; Missing location assignment          ;
; HPS_DDR3_CK_N       ; Missing location assignment          ;
; HPS_DDR3_CK_P       ; Missing location assignment          ;
; HPS_DDR3_CS_N       ; Missing location assignment          ;
; HPS_DDR3_DM[0]      ; Missing location assignment          ;
; HPS_DDR3_DM[1]      ; Missing location assignment          ;
; HPS_DDR3_DM[2]      ; Missing location assignment          ;
; HPS_DDR3_DM[3]      ; Missing location assignment          ;
; HPS_DDR3_ODT        ; Missing location assignment          ;
; HPS_DDR3_RAS_N      ; Missing location assignment          ;
; HPS_DDR3_RESET_N    ; Missing location assignment          ;
; HPS_DDR3_WE_N       ; Missing location assignment          ;
; HPS_DDR3_DQ[0]      ; Missing location assignment          ;
; HPS_DDR3_DQ[1]      ; Missing location assignment          ;
; HPS_DDR3_DQ[2]      ; Missing location assignment          ;
; HPS_DDR3_DQ[3]      ; Missing location assignment          ;
; HPS_DDR3_DQ[4]      ; Missing location assignment          ;
; HPS_DDR3_DQ[5]      ; Missing location assignment          ;
; HPS_DDR3_DQ[6]      ; Missing location assignment          ;
; HPS_DDR3_DQ[7]      ; Missing location assignment          ;
; HPS_DDR3_DQ[8]      ; Missing location assignment          ;
; HPS_DDR3_DQ[9]      ; Missing location assignment          ;
; HPS_DDR3_DQ[10]     ; Missing location assignment          ;
; HPS_DDR3_DQ[11]     ; Missing location assignment          ;
; HPS_DDR3_DQ[12]     ; Missing location assignment          ;
; HPS_DDR3_DQ[13]     ; Missing location assignment          ;
; HPS_DDR3_DQ[14]     ; Missing location assignment          ;
; HPS_DDR3_DQ[15]     ; Missing location assignment          ;
; HPS_DDR3_DQ[16]     ; Missing location assignment          ;
; HPS_DDR3_DQ[17]     ; Missing location assignment          ;
; HPS_DDR3_DQ[18]     ; Missing location assignment          ;
; HPS_DDR3_DQ[19]     ; Missing location assignment          ;
; HPS_DDR3_DQ[20]     ; Missing location assignment          ;
; HPS_DDR3_DQ[21]     ; Missing location assignment          ;
; HPS_DDR3_DQ[22]     ; Missing location assignment          ;
; HPS_DDR3_DQ[23]     ; Missing location assignment          ;
; HPS_DDR3_DQ[24]     ; Missing location assignment          ;
; HPS_DDR3_DQ[25]     ; Missing location assignment          ;
; HPS_DDR3_DQ[26]     ; Missing location assignment          ;
; HPS_DDR3_DQ[27]     ; Missing location assignment          ;
; HPS_DDR3_DQ[28]     ; Missing location assignment          ;
; HPS_DDR3_DQ[29]     ; Missing location assignment          ;
; HPS_DDR3_DQ[30]     ; Missing location assignment          ;
; HPS_DDR3_DQ[31]     ; Missing location assignment          ;
; HPS_DDR3_DQS_N[0]   ; Missing location assignment          ;
; HPS_DDR3_DQS_N[1]   ; Missing location assignment          ;
; HPS_DDR3_DQS_N[2]   ; Missing location assignment          ;
; HPS_DDR3_DQS_N[3]   ; Missing location assignment          ;
; HPS_DDR3_DQS_P[0]   ; Missing location assignment          ;
; HPS_DDR3_DQS_P[1]   ; Missing location assignment          ;
; HPS_DDR3_DQS_P[2]   ; Missing location assignment          ;
; HPS_DDR3_DQS_P[3]   ; Missing location assignment          ;
; HPS_DDR3_RZQ        ; Missing location assignment          ;
+---------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                                                                                                                                    ;                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                 ;                            ;
;     -- PLL Type                                                                                                                                                                                                                                                    ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                                                                                                                ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                                                                                                                                     ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                               ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                     ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                   ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                  ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                                                                                                           ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                                                                                                          ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                                                                                                           ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                                                                                                           ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                                                                                                                                  ; On                         ;
;     -- PLL Fractional Division                                                                                                                                                                                                                                     ; N/A                        ;
;     -- M Counter                                                                                                                                                                                                                                                   ; 12                         ;
;     -- N Counter                                                                                                                                                                                                                                                   ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                                                                                                                           ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                                                                                                          ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                                                                                                  ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                                                                                                  ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                                                                                                                     ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                                                                                                                    ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                                                                                                                  ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                                                                                                                   ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                                                                                                                    ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                                                                                                                     ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                                                                                                                                                                     ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                                                                                                                     ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                                                                                                                     ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                                                                                                          ;                            ;
;         -- Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                                                                  ;                            ;
;             -- Output Clock Frequency                                                                                                                                                                                                                              ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                                                                                              ; On                         ;
;             -- Duty Cycle                                                                                                                                                                                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                                                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                                                                                                           ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                                                                                                                                               ; 0                          ;
;             -- C Counter PRST                                                                                                                                                                                                                                      ; 1                          ;
;                                                                                                                                                                                                                                                                    ;                            ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                                                                                                                                    ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                                                                                                                ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                                                                                                                                     ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                               ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                     ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                   ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                  ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                                                                                                           ; 725.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                                                                                                          ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                                                                                                           ; 41.379311 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                                                                                                           ; 110.344827 MHz             ;
;     -- PLL Enable                                                                                                                                                                                                                                                  ; On                         ;
;     -- PLL Fractional Division                                                                                                                                                                                                                                     ; N/A                        ;
;     -- M Counter                                                                                                                                                                                                                                                   ; 29                         ;
;     -- N Counter                                                                                                                                                                                                                                                   ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                                                                                                                           ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                                                                                                          ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                                                                                                                  ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                                                                                                                  ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                                                                                                                     ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                                                                                                                    ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                                                                                                                  ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                                                                                                                   ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                                                                                                                    ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                                                                                                                     ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                                                                                                                                     ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                                                                                                                     ; CLOCK3_50~input            ;
;             -- CLKIN(3) source                                                                                                                                                                                                                                     ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                                                                                                          ;                            ;
;         -- Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                                                                                                                              ; 12.288135 MHz              ;
;             -- Output Clock Location                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X89_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                                                                                                              ; On                         ;
;             -- Duty Cycle                                                                                                                                                                                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                                                                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                                                                                                           ; 59                         ;
;             -- C Counter PH Mux PRST                                                                                                                                                                                                                               ; 0                          ;
;             -- C Counter PRST                                                                                                                                                                                                                                      ; 1                          ;
;                                                                                                                                                                                                                                                                    ;                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------+
; Compilation Hierarchy Node                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                  ; Entity Name                                         ; Library Name    ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------+
; |DE1_SoC_Computer                                                                             ; 26415.0 (13291.4)    ; 30250.2 (17175.0)                ; 4447.7 (4253.0)                                   ; 612.5 (369.4)                    ; 0.0 (0.0)            ; 47542 (21145)       ; 26793 (23642)             ; 230 (230)     ; 3223552           ; 318   ; 87         ; 368  ; 0            ; |DE1_SoC_Computer                                                                                                                                                                                                                                                                                                                                                                                                    ; DE1_SoC_Computer                                    ; work            ;
;    |Computer_System:The_System|                                                               ; 2192.3 (0.0)         ; 2375.5 (0.0)                     ; 189.2 (0.0)                                       ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 3774 (0)            ; 3151 (0)                  ; 0 (0)         ; 16384             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System                                                                                                                                                                                                                                                                                                                                                                         ; Computer_System                                     ; Computer_System ;
;       |Computer_System_ARM_A9_HPS:arm_a9_hps|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps                                                                                                                                                                                                                                                                                                                                   ; Computer_System_ARM_A9_HPS                          ; Computer_System ;
;          |Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                                        ; Computer_System_ARM_A9_HPS_fpga_interfaces          ; Computer_System ;
;          |Computer_System_ARM_A9_HPS_hps_io:hps_io|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io                                                                                                                                                                                                                                                                                          ; Computer_System_ARM_A9_HPS_hps_io                   ; Computer_System ;
;             |Computer_System_ARM_A9_HPS_hps_io_border:border|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border                                                                                                                                                                                                                                          ; Computer_System_ARM_A9_HPS_hps_io_border            ; Computer_System ;
;                |hps_sdram:hps_sdram_inst|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; hps_sdram                                           ; Computer_System ;
;                   |altera_mem_if_dll_cyclonev:dll|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; altera_mem_if_dll_cyclonev                          ; Computer_System ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; altera_mem_if_hard_memory_controller_top_cyclonev   ; Computer_System ;
;                   |altera_mem_if_oct_cyclonev:oct|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; altera_mem_if_oct_cyclonev                          ; Computer_System ;
;                   |hps_sdram_p0:p0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; hps_sdram_p0                                        ; Computer_System ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; hps_sdram_p0_acv_hard_memphy                        ; Computer_System ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; hps_sdram_p0_acv_hard_io_pads                       ; Computer_System ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; hps_sdram_p0_acv_hard_addr_cmd_pads                 ; Computer_System ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; altddio_out                                         ; work            ;
;                                  |ddio_out_uqe:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; ddio_out_uqe                                        ; work            ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                                ; Computer_System ;
;                               |hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                                ; Computer_System ;
;                               |hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                                ; Computer_System ;
;                               |hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                                ; Computer_System ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                                ; Computer_System ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; hps_sdram_p0_clock_pair_generator                   ; Computer_System ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; hps_sdram_p0_generic_ddio                           ; Computer_System ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; hps_sdram_p0_generic_ddio                           ; Computer_System ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; hps_sdram_p0_generic_ddio                           ; Computer_System ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; hps_sdram_p0_generic_ddio                           ; Computer_System ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                               ; Computer_System ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev         ; Computer_System ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                               ; Computer_System ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev         ; Computer_System ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                               ; Computer_System ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev         ; Computer_System ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                               ; Computer_System ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev         ; Computer_System ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; hps_sdram_p0_acv_ldc                                ; Computer_System ;
;                   |hps_sdram_pll:pll|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; hps_sdram_pll                                       ; Computer_System ;
;       |Computer_System_AV_Config:av_config|                                                   ; 110.0 (26.3)         ; 121.6 (37.3)                     ; 11.6 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 178 (49)            ; 181 (56)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_AV_Config:av_config                                                                                                                                                                                                                                                                                                                                     ; Computer_System_AV_Config                           ; Computer_System ;
;          |altera_up_av_config_auto_init:AV_Config_Auto_Init|                                  ; 12.6 (12.6)          ; 12.6 (12.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init                                                                                                                                                                                                                                                                                   ; altera_up_av_config_auto_init                       ; Computer_System ;
;          |altera_up_av_config_auto_init_ob_de1_soc:Auto_Init_OB_Devices_ROM|                  ; 11.3 (8.0)           ; 11.3 (8.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init_ob_de1_soc:Auto_Init_OB_Devices_ROM                                                                                                                                                                                                                                                                   ; altera_up_av_config_auto_init_ob_de1_soc            ; Computer_System ;
;             |altera_up_av_config_auto_init_ob_adv7180:Auto_Init_Video_ROM|                    ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init_ob_de1_soc:Auto_Init_OB_Devices_ROM|altera_up_av_config_auto_init_ob_adv7180:Auto_Init_Video_ROM                                                                                                                                                                                                      ; altera_up_av_config_auto_init_ob_adv7180            ; Computer_System ;
;          |altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|                    ; 59.5 (51.3)          ; 60.3 (52.1)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (84)            ; 91 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller                                                                                                                                                                                                                                                                     ; altera_up_av_config_serial_bus_controller           ; Computer_System ;
;             |altera_up_slow_clock_generator:Serial_Config_Clock_Generator|                    ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator                                                                                                                                                                                                        ; altera_up_slow_clock_generator                      ; Computer_System ;
;       |Computer_System_Audio_Subsystem:audio_subsystem|                                       ; 166.8 (0.0)          ; 183.5 (0.0)                      ; 17.6 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 313 (0)             ; 301 (0)                   ; 0 (0)         ; 16384             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem                                                                                                                                                                                                                                                                                                                         ; Computer_System_Audio_Subsystem                     ; Computer_System ;
;          |Computer_System_Audio_Subsystem_Audio:audio|                                        ; 167.0 (27.2)         ; 182.5 (28.7)                     ; 16.5 (1.5)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 312 (49)            ; 298 (47)                  ; 0 (0)         ; 16384             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio                                                                                                                                                                                                                                                                             ; Computer_System_Audio_Subsystem_Audio               ; Computer_System ;
;             |altera_up_audio_in_deserializer:Audio_In_Deserializer|                           ; 58.2 (3.3)           ; 72.3 (17.7)                      ; 14.2 (14.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (5)             ; 124 (49)                  ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer                                                                                                                                                                                                                       ; altera_up_audio_in_deserializer                     ; Computer_System ;
;                |altera_up_audio_bit_counter:Audio_Out_Bit_Counter|                            ; 5.2 (5.2)            ; 5.3 (5.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter                                                                                                                                                                     ; altera_up_audio_bit_counter                         ; Computer_System ;
;                |altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|                               ; 24.8 (0.0)           ; 24.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 34 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO                                                                                                                                                                        ; altera_up_sync_fifo                                 ; Computer_System ;
;                   |scfifo:Sync_FIFO|                                                          ; 24.8 (0.0)           ; 24.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 34 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                       ; scfifo                                              ; work            ;
;                      |scfifo_7ba1:auto_generated|                                             ; 24.8 (0.0)           ; 24.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 34 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated                                                                                                                            ; scfifo_7ba1                                         ; work            ;
;                         |a_dpfifo_q2a1:dpfifo|                                                ; 24.8 (13.2)          ; 24.8 (13.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (25)             ; 34 (13)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo                                                                                                       ; a_dpfifo_q2a1                                       ; work            ;
;                            |altsyncram_n3i1:FIFOram|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|altsyncram_n3i1:FIFOram                                                                               ; altsyncram_n3i1                                     ; work            ;
;                            |cntr_h2b:rd_ptr_msb|                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                   ; cntr_h2b                                            ; work            ;
;                            |cntr_i2b:wr_ptr|                                                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_i2b:wr_ptr                                                                                       ; cntr_i2b                                            ; work            ;
;                            |cntr_u27:usedw_counter|                                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter                                                                                ; cntr_u27                                            ; work            ;
;                |altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|                              ; 24.6 (0.0)           ; 24.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 35 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO                                                                                                                                                                       ; altera_up_sync_fifo                                 ; Computer_System ;
;                   |scfifo:Sync_FIFO|                                                          ; 24.6 (0.0)           ; 24.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 35 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                      ; scfifo                                              ; work            ;
;                      |scfifo_7ba1:auto_generated|                                             ; 24.6 (0.0)           ; 24.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 35 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated                                                                                                                           ; scfifo_7ba1                                         ; work            ;
;                         |a_dpfifo_q2a1:dpfifo|                                                ; 24.6 (13.3)          ; 24.6 (13.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (24)             ; 35 (14)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo                                                                                                      ; a_dpfifo_q2a1                                       ; work            ;
;                            |altsyncram_n3i1:FIFOram|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|altsyncram_n3i1:FIFOram                                                                              ; altsyncram_n3i1                                     ; work            ;
;                            |cntr_h2b:rd_ptr_msb|                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                  ; cntr_h2b                                            ; work            ;
;                            |cntr_i2b:wr_ptr|                                                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_i2b:wr_ptr                                                                                      ; cntr_i2b                                            ; work            ;
;                            |cntr_u27:usedw_counter|                                           ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter                                                                               ; cntr_u27                                            ; work            ;
;             |altera_up_audio_out_serializer:Audio_Out_Serializer|                             ; 80.0 (30.8)          ; 79.7 (30.0)                      ; 0.7 (0.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 152 (57)            ; 123 (51)                  ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer                                                                                                                                                                                                                         ; altera_up_audio_out_serializer                      ; Computer_System ;
;                |altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|                              ; 24.2 (0.0)           ; 24.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 37 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO                                                                                                                                                                         ; altera_up_sync_fifo                                 ; Computer_System ;
;                   |scfifo:Sync_FIFO|                                                          ; 24.2 (0.0)           ; 24.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 37 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                        ; scfifo                                              ; work            ;
;                      |scfifo_7ba1:auto_generated|                                             ; 24.2 (0.0)           ; 24.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 37 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated                                                                                                                             ; scfifo_7ba1                                         ; work            ;
;                         |a_dpfifo_q2a1:dpfifo|                                                ; 24.2 (13.1)          ; 24.3 (13.1)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (24)             ; 37 (15)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo                                                                                                        ; a_dpfifo_q2a1                                       ; work            ;
;                            |altsyncram_n3i1:FIFOram|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|altsyncram_n3i1:FIFOram                                                                                ; altsyncram_n3i1                                     ; work            ;
;                            |cntr_h2b:rd_ptr_msb|                                              ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                    ; cntr_h2b                                            ; work            ;
;                            |cntr_i2b:wr_ptr|                                                  ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_i2b:wr_ptr                                                                                        ; cntr_i2b                                            ; work            ;
;                            |cntr_u27:usedw_counter|                                           ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter                                                                                 ; cntr_u27                                            ; work            ;
;                |altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|                             ; 25.0 (0.0)           ; 25.4 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 35 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO                                                                                                                                                                        ; altera_up_sync_fifo                                 ; Computer_System ;
;                   |scfifo:Sync_FIFO|                                                          ; 25.0 (0.0)           ; 25.4 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 35 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                       ; scfifo                                              ; work            ;
;                      |scfifo_7ba1:auto_generated|                                             ; 25.0 (0.0)           ; 25.4 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 35 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated                                                                                                                            ; scfifo_7ba1                                         ; work            ;
;                         |a_dpfifo_q2a1:dpfifo|                                                ; 25.0 (14.0)          ; 25.4 (14.2)                      ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (25)             ; 35 (15)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo                                                                                                       ; a_dpfifo_q2a1                                       ; work            ;
;                            |altsyncram_n3i1:FIFOram|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|altsyncram_n3i1:FIFOram                                                                               ; altsyncram_n3i1                                     ; work            ;
;                            |cntr_h2b:rd_ptr_msb|                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                   ; cntr_h2b                                            ; work            ;
;                            |cntr_i2b:wr_ptr|                                                  ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_i2b:wr_ptr                                                                                       ; cntr_i2b                                            ; work            ;
;                            |cntr_u27:usedw_counter|                                           ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter                                                                                ; cntr_u27                                            ; work            ;
;             |altera_up_clock_edge:ADC_Left_Right_Clock_Edges|                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges                                                                                                                                                                                                                             ; altera_up_clock_edge                                ; Computer_System ;
;             |altera_up_clock_edge:Bit_Clock_Edges|                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:Bit_Clock_Edges                                                                                                                                                                                                                                        ; altera_up_clock_edge                                ; Computer_System ;
;             |altera_up_clock_edge:DAC_Left_Right_Clock_Edges|                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges                                                                                                                                                                                                                             ; altera_up_clock_edge                                ; Computer_System ;
;          |Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll                                                                                                                                                                                                                                                                     ; Computer_System_Audio_Subsystem_Audio_PLL           ; Computer_System ;
;             |Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll                                                                                                                                                                                                       ; Computer_System_Audio_Subsystem_Audio_PLL_audio_pll ; Computer_System ;
;                |altera_pll:altera_pll_i|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|altera_pll:altera_pll_i                                                                                                                                                                               ; altera_pll                                          ; work            ;
;          |altera_reset_controller:rst_controller|                                             ; -0.2 (0.0)           ; 0.9 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                  ; altera_reset_controller                             ; Computer_System ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                      ; -0.2 (-0.2)          ; 0.9 (0.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                       ; altera_reset_synchronizer                           ; Computer_System ;
;       |Computer_System_Bus_master_audio:bus_master_audio|                                     ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_Bus_master_audio:bus_master_audio                                                                                                                                                                                                                                                                                                                       ; Computer_System_Bus_master_audio                    ; Computer_System ;
;       |Computer_System_System_PLL:system_pll|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_System_PLL:system_pll                                                                                                                                                                                                                                                                                                                                   ; Computer_System_System_PLL                          ; Computer_System ;
;          |Computer_System_System_PLL_sys_pll:sys_pll|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll                                                                                                                                                                                                                                                                                        ; Computer_System_System_PLL_sys_pll                  ; Computer_System ;
;             |altera_pll:altera_pll_i|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                ; altera_pll                                          ; work            ;
;       |Computer_System_ampl_pio:ampl_pio|                                                     ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ampl_pio:ampl_pio                                                                                                                                                                                                                                                                                                                                       ; Computer_System_ampl_pio                            ; Computer_System ;
;       |Computer_System_ampl_pio:counter_pio|                                                  ; 16.3 (16.3)          ; 16.8 (16.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_ampl_pio:counter_pio                                                                                                                                                                                                                                                                                                                                    ; Computer_System_ampl_pio                            ; Computer_System ;
;       |Computer_System_col_ampl_pio:col_ampl_pio|                                             ; 8.7 (8.7)            ; 22.6 (22.6)                      ; 13.9 (13.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_col_ampl_pio:col_ampl_pio                                                                                                                                                                                                                                                                                                                               ; Computer_System_col_ampl_pio                        ; Computer_System ;
;       |Computer_System_col_ampl_pio:incr_ampl_pio|                                            ; 7.9 (7.9)            ; 22.6 (22.6)                      ; 14.7 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_col_ampl_pio:incr_ampl_pio                                                                                                                                                                                                                                                                                                                              ; Computer_System_col_ampl_pio                        ; Computer_System ;
;       |Computer_System_col_ampl_pio:num_cols_pio|                                             ; 8.7 (8.7)            ; 25.1 (25.1)                      ; 16.5 (16.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_col_ampl_pio:num_cols_pio                                                                                                                                                                                                                                                                                                                               ; Computer_System_col_ampl_pio                        ; Computer_System ;
;       |Computer_System_col_ampl_pio:num_rows_pio|                                             ; 10.6 (10.6)          ; 23.5 (23.5)                      ; 12.9 (12.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_col_ampl_pio:num_rows_pio                                                                                                                                                                                                                                                                                                                               ; Computer_System_col_ampl_pio                        ; Computer_System ;
;       |Computer_System_col_ampl_pio:rho_pio|                                                  ; 8.7 (8.7)            ; 23.5 (23.5)                      ; 14.8 (14.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_col_ampl_pio:rho_pio                                                                                                                                                                                                                                                                                                                                    ; Computer_System_col_ampl_pio                        ; Computer_System ;
;       |Computer_System_done_pio:done_pio|                                                     ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_done_pio:done_pio                                                                                                                                                                                                                                                                                                                                       ; Computer_System_done_pio                            ; Computer_System ;
;       |Computer_System_done_pio:reset_pio|                                                    ; 1.0 (1.0)            ; 1.8 (1.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_done_pio:reset_pio                                                                                                                                                                                                                                                                                                                                      ; Computer_System_done_pio                            ; Computer_System ;
;       |Computer_System_mm_interconnect_0:mm_interconnect_0|                                   ; 1840.2 (0.0)         ; 1919.8 (0.0)                     ; 84.5 (0.0)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 3056 (0)            ; 2450 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                     ; Computer_System_mm_interconnect_0                   ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_demux:cmd_demux|                              ; 16.7 (16.7)          ; 17.7 (17.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                               ; Computer_System_mm_interconnect_0_cmd_demux         ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_demux:cmd_demux_001|                          ; 22.7 (22.7)          ; 22.8 (22.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_demux         ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|                                  ; 30.4 (24.8)          ; 31.9 (25.9)                      ; 2.0 (1.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 80 (73)             ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                   ; Computer_System_mm_interconnect_0_cmd_mux           ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 5.7 (5.7)            ; 6.0 (6.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                          ; 18.3 (15.9)          ; 20.1 (17.3)                      ; 1.8 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (47)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                          ; 14.8 (12.4)          ; 15.0 (12.8)                      ; 0.3 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (36)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                          ; 22.8 (20.5)          ; 24.9 (21.8)                      ; 2.1 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (67)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                          ; 15.7 (13.3)          ; 16.4 (13.6)                      ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (36)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_005|                          ; 7.5 (7.5)            ; 7.6 (7.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_005                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_006|                          ; 22.6 (20.3)          ; 22.7 (20.3)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (67)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_006                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_007|                          ; 23.7 (21.3)          ; 24.0 (21.3)                      ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (68)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_007                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_008|                          ; 22.1 (19.4)          ; 24.6 (22.0)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (67)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_008                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_009|                          ; 23.4 (20.8)          ; 24.5 (21.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (67)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_009                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_010|                          ; 11.2 (8.9)           ; 11.6 (9.0)                       ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (31)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_010                                                                                                                                                                                                                                                           ; Computer_System_mm_interconnect_0_cmd_mux_001       ; Computer_System ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                              ; altera_merlin_arbitrator                            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_router:router|                                    ; 16.1 (16.1)          ; 17.6 (17.6)                      ; 1.6 (1.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                     ; Computer_System_mm_interconnect_0_router            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_router:router_001|                                ; 11.8 (11.8)          ; 12.0 (12.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                 ; Computer_System_mm_interconnect_0_router            ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux:rsp_demux|                              ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                               ; Computer_System_mm_interconnect_0_rsp_demux         ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                      ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                      ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_004|                      ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_004                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_006|                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_006                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_007|                      ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_007                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_008|                      ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_008                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_009|                      ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_009                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_010|                      ; 1.7 (1.7)            ; 1.9 (1.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_demux_001:rsp_demux_010                                                                                                                                                                                                                                                       ; Computer_System_mm_interconnect_0_rsp_demux_001     ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_mux:rsp_mux|                                  ; 39.1 (39.1)          ; 41.3 (41.3)                      ; 3.0 (3.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                   ; Computer_System_mm_interconnect_0_rsp_mux           ; Computer_System ;
;          |Computer_System_mm_interconnect_0_rsp_mux:rsp_mux_001|                              ; 149.4 (149.4)        ; 153.3 (153.3)                    ; 4.8 (4.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 382 (382)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                               ; Computer_System_mm_interconnect_0_rsp_mux           ; Computer_System ;
;          |altera_avalon_sc_fifo:ampl_pio_s1_agent_rdata_fifo|                                 ; 16.6 (16.6)          ; 16.6 (16.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ampl_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:ampl_pio_s1_agent_rsp_fifo|                                   ; 17.3 (17.3)          ; 18.5 (18.5)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (24)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ampl_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rdata_fifo|                 ; 27.8 (27.8)          ; 30.8 (30.8)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rdata_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo|                   ; 21.8 (21.8)          ; 23.1 (23.1)                      ; 1.9 (1.9)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 29 (29)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rdata_fifo|            ; 11.3 (11.3)          ; 12.3 (12.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rdata_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo|              ; 19.4 (19.4)          ; 22.6 (22.6)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rdata_fifo|                             ; 27.4 (27.4)          ; 27.4 (27.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|                               ; 19.0 (19.0)          ; 20.6 (20.6)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:counter_pio_s1_agent_rdata_fifo|                              ; 27.7 (27.7)          ; 27.9 (27.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:counter_pio_s1_agent_rsp_fifo|                                ; 17.5 (17.5)          ; 21.5 (21.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:done_pio_s1_agent_rdata_fifo|                                 ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo|                                   ; 19.7 (19.7)          ; 21.1 (21.1)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rdata_fifo|                            ; 27.4 (27.4)          ; 27.4 (27.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|                              ; 18.0 (18.0)          ; 20.8 (20.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:num_cols_pio_s1_agent_rdata_fifo|                             ; 28.9 (28.9)          ; 29.1 (29.1)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_cols_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:num_cols_pio_s1_agent_rsp_fifo|                               ; 20.2 (20.2)          ; 20.2 (20.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_cols_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:num_rows_pio_s1_agent_rdata_fifo|                             ; 27.1 (27.1)          ; 27.9 (27.9)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|                               ; 19.8 (19.8)          ; 20.5 (20.5)                      ; 0.9 (0.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (25)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:reset_pio_s1_agent_rdata_fifo|                                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo|                                  ; 20.3 (20.3)          ; 20.3 (20.3)                      ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 25 (25)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:rho_pio_s1_agent_rdata_fifo|                                  ; 27.3 (27.3)          ; 27.6 (27.6)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_avalon_sc_fifo:rho_pio_s1_agent_rsp_fifo|                                    ; 18.8 (18.8)          ; 19.4 (19.4)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                               ; Computer_System ;
;          |altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|                     ; 60.1 (32.0)          ; 59.4 (32.6)                      ; 0.3 (0.6)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 98 (55)             ; 24 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent                                                                                                                                                                                                                                                      ; altera_merlin_axi_master_ni                         ; Computer_System ;
;             |altera_merlin_address_alignment:align_address_to_size|                           ; 27.8 (27.8)          ; 26.8 (26.8)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 43 (43)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                                                ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|                              ; 39.1 (0.0)           ; 41.0 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 58 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter                                                                                                                                                                                                                                                               ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 39.1 (38.5)          ; 41.0 (40.4)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (62)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                               ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                         ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|              ; 63.1 (0.0)           ; 64.4 (0.0)                       ; 1.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 99 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter                                                                                                                                                                                                                                               ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 63.1 (62.4)          ; 64.4 (63.4)                      ; 1.8 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 75 (74)             ; 99 (99)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                               ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                         ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|         ; 52.4 (0.0)           ; 55.7 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter                                                                                                                                                                                                                                          ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 52.4 (52.2)          ; 55.7 (55.5)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (72)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                          ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                    ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|                          ; 55.1 (0.0)           ; 58.5 (0.0)                       ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter                                                                                                                                                                                                                                                           ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 55.1 (54.8)          ; 58.5 (58.2)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (64)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                           ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                     ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|                           ; 50.2 (0.0)           ; 53.1 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter                                                                                                                                                                                                                                                            ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 50.2 (50.2)          ; 53.1 (53.1)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (68)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                            ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                      ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:done_pio_s1_burst_adapter|                              ; 49.7 (0.0)           ; 51.4 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter                                                                                                                                                                                                                                                               ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 49.7 (49.5)          ; 51.4 (51.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (65)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                               ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                         ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|                         ; 55.2 (0.0)           ; 56.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter                                                                                                                                                                                                                                                          ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 55.2 (55.0)          ; 56.2 (55.9)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (65)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                          ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                    ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|                          ; 57.0 (0.0)           ; 58.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter                                                                                                                                                                                                                                                           ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 57.0 (56.7)          ; 58.2 (57.9)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (66)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                           ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                     ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|                          ; 55.0 (0.0)           ; 57.2 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter                                                                                                                                                                                                                                                           ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 55.0 (54.7)          ; 57.2 (57.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (65)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                           ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                     ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|                             ; 48.8 (0.0)           ; 49.4 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter                                                                                                                                                                                                                                                              ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 48.8 (48.6)          ; 49.4 (49.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (67)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                              ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                        ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|                               ; 55.1 (0.0)           ; 56.2 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter                                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter                         ; Computer_System ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 55.1 (54.8)          ; 56.2 (55.9)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (64)             ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                ; altera_merlin_burst_adapter_13_1                    ; Computer_System ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                                          ; altera_merlin_address_alignment                     ; Computer_System ;
;          |altera_merlin_master_agent:bus_master_audio_avalon_master_agent|                    ; -0.1 (-0.1)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:bus_master_audio_avalon_master_agent                                                                                                                                                                                                                                                     ; altera_merlin_master_agent                          ; Computer_System ;
;          |altera_merlin_master_translator:bus_master_audio_avalon_master_translator|          ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:bus_master_audio_avalon_master_translator                                                                                                                                                                                                                                           ; altera_merlin_master_translator                     ; Computer_System ;
;          |altera_merlin_slave_agent:ampl_pio_s1_agent|                                        ; 11.8 (1.7)           ; 11.8 (2.0)                       ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (2)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|                        ; 12.6 (2.8)           ; 12.6 (3.1)                       ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (7)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|                   ; 15.1 (5.1)           ; 15.8 (5.3)                       ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (9)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.0 (10.0)          ; 10.5 (10.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                      ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:col_ampl_pio_s1_agent|                                    ; 17.8 (6.2)           ; 17.8 (6.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (10)             ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_ampl_pio_s1_agent                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 11.2 (11.2)          ; 11.6 (11.6)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                       ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:counter_pio_s1_agent|                                     ; 16.7 (6.0)           ; 16.9 (7.1)                       ; 0.3 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (10)             ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:done_pio_s1_agent|                                        ; 17.3 (6.7)           ; 18.5 (7.0)                       ; 1.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:done_pio_s1_agent                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.6 (10.6)          ; 11.5 (11.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:done_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:incr_ampl_pio_s1_agent|                                   ; 16.7 (6.3)           ; 16.7 (6.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:incr_ampl_pio_s1_agent                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:incr_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                      ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:num_cols_pio_s1_agent|                                    ; 17.4 (6.3)           ; 17.6 (6.6)                       ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_cols_pio_s1_agent                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_cols_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                       ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:num_rows_pio_s1_agent|                                    ; 15.8 (5.3)           ; 15.8 (5.7)                       ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_rows_pio_s1_agent                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_rows_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                       ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:reset_pio_s1_agent|                                       ; 16.7 (5.7)           ; 17.2 (6.0)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:reset_pio_s1_agent                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 11.0 (11.0)          ; 11.2 (11.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:reset_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                          ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_agent:rho_pio_s1_agent|                                         ; 16.4 (5.7)           ; 16.4 (5.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (10)             ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                           ; Computer_System ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor                    ; Computer_System ;
;          |altera_merlin_slave_translator:ampl_pio_s1_translator|                              ; 0.2 (0.2)            ; 6.5 (6.5)                        ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ampl_pio_s1_translator                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:audio_subsystem_audio_slave_translator|              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:audio_subsystem_audio_slave_translator                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:av_config_avalon_av_config_slave_translator|         ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:av_config_avalon_av_config_slave_translator                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:col_ampl_pio_s1_translator|                          ; 10.2 (10.2)          ; 11.3 (11.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:col_ampl_pio_s1_translator                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:counter_pio_s1_translator|                           ; 7.8 (7.8)            ; 12.3 (12.3)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_pio_s1_translator                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:done_pio_s1_translator|                              ; 2.6 (2.6)            ; 3.3 (3.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:done_pio_s1_translator                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:incr_ampl_pio_s1_translator|                         ; 10.7 (10.7)          ; 11.7 (11.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:incr_ampl_pio_s1_translator                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:num_cols_pio_s1_translator|                          ; 10.5 (10.5)          ; 11.2 (11.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_cols_pio_s1_translator                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:num_rows_pio_s1_translator|                          ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:num_rows_pio_s1_translator                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:reset_pio_s1_translator|                             ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:reset_pio_s1_translator                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_slave_translator:rho_pio_s1_translator|                               ; 10.7 (10.7)          ; 11.1 (11.1)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rho_pio_s1_translator                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                      ; Computer_System ;
;          |altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|              ; 14.0 (14.0)          ; 15.3 (15.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter                                                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                       ; Computer_System ;
;          |altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter|              ; 13.8 (13.8)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter                                                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                       ; Computer_System ;
;       |altera_reset_controller:rst_controller|                                                ; 1.2 (0.3)            ; 1.3 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                             ; Computer_System ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                           ; Computer_System ;
;       |altera_reset_controller:rst_controller_002|                                            ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                             ; Computer_System ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|Computer_System:The_System|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                           ; Computer_System ;
;    |M10K_32_5:initCols[0].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[0].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[0].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[0].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[0].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[0].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[0].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[0].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[100].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[100].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[100].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[100].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[100].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[100].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[100].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[100].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[101].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[101].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[101].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[101].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[101].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[101].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[101].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[101].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[102].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[102].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[102].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[102].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[102].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[102].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[102].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[102].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[103].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[103].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[103].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[103].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[103].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[103].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[103].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[103].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[104].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[104].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[104].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[104].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[104].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[104].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[104].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[104].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[105].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[105].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[105].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[105].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[105].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[105].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[105].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[105].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[106].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[106].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[106].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[106].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[106].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[106].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[106].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[106].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[107].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[107].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[107].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[107].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[107].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[107].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[107].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[107].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[108].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[108].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[108].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[108].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[108].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[108].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[108].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[108].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[109].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[109].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[109].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[109].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[109].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[109].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[109].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[109].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[10].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[10].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[10].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[10].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[10].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[10].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[10].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[10].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[110].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[110].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[110].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[110].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[110].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[110].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[110].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[110].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[111].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[111].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[111].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[111].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[111].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[111].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[111].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[111].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[112].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[112].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[112].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[112].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[112].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[112].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[112].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[112].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[113].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[113].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[113].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[113].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[113].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[113].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[113].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[113].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[114].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[114].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[114].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[114].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[114].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[114].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[114].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[114].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[115].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[115].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[115].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[115].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[115].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[115].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[115].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[115].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[116].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[116].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[116].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[116].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[116].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[116].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[116].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[116].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[117].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[117].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[117].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[117].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[117].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[117].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[117].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[117].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[118].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[118].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[118].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[118].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[118].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[118].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[118].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[118].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[119].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[119].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[119].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[119].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[119].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[119].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[119].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[119].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[11].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[11].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[11].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[11].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[11].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[11].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[11].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[11].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[120].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[120].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[120].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[120].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[120].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[120].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[120].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[120].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[121].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[121].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[121].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[121].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[121].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[121].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[121].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[121].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[122].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[122].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[122].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[122].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[122].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[122].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[122].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[122].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[123].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[123].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[123].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[123].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[123].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[123].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[123].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[123].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[124].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[124].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[124].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[124].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[124].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[124].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[124].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[124].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[125].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[125].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[125].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[125].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[125].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[125].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[125].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[125].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[126].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[126].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[126].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[126].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[126].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[126].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[126].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[126].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[127].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[127].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[127].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[127].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[127].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[127].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[127].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[127].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[128].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[128].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[128].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[128].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[128].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[128].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[128].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[128].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[129].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[129].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[129].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[129].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[129].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[129].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[129].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[129].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[12].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[12].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[12].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[12].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[12].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[12].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[12].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[12].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[130].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[130].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[130].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[130].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[130].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[130].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[130].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[130].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[131].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[131].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[131].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[131].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[131].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[131].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[131].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[131].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[132].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[132].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[132].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[132].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[132].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[132].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[132].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[132].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[133].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[133].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[133].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[133].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[133].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[133].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[133].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[133].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[134].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[134].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[134].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[134].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[134].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[134].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[134].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[134].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[135].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[135].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[135].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[135].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[135].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[135].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[135].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[135].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[136].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[136].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[136].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[136].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[136].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[136].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[136].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[136].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[137].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[137].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[137].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[137].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[137].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[137].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[137].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[137].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[138].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[138].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[138].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[138].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[138].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[138].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[138].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[138].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[139].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[139].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[139].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[139].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[139].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[139].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[139].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[139].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[13].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[13].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[13].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[13].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[13].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[13].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[13].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[13].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[140].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[140].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[140].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[140].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[140].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[140].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[140].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[140].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[141].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[141].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[141].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[141].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[141].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[141].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[141].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[141].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[142].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[142].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[142].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[142].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[142].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[142].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[142].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[142].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[143].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[143].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[143].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[143].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[143].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[143].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[143].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[143].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[144].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[144].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[144].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[144].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[144].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[144].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[144].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[144].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[145].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[145].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[145].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[145].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[145].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[145].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[145].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[145].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[146].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[146].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[146].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[146].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[146].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[146].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[146].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[146].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[147].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[147].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[147].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[147].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[147].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[147].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[147].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[147].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[148].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[148].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[148].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[148].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[148].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[148].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[148].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[148].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[149].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[149].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[149].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[149].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[149].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[149].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[149].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[149].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[14].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[14].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[14].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[14].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[14].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[14].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[14].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[14].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[150].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[150].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[150].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[150].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[150].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[150].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[150].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[150].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[151].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[151].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[151].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[151].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[151].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[151].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[151].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[151].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[152].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[152].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[152].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[152].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[152].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[152].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[152].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[152].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[153].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[153].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[153].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[153].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[153].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[153].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[153].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[153].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[154].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[154].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[154].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[154].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[154].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[154].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[154].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[154].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[155].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[155].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[155].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[155].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[155].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[155].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[155].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[155].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[156].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[156].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[156].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[156].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[156].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[156].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[156].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[156].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[157].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[157].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[157].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[157].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[157].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[157].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[157].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[157].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[158].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[158].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[158].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[158].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[158].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[158].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[158].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[158].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[159].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[159].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[159].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[159].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[159].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[159].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[159].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[159].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[15].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[15].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[15].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[15].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[15].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[15].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[15].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[15].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[160].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[160].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[160].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[160].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[160].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[160].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[160].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[160].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[161].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[161].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[161].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[161].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[161].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[161].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[161].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[161].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[162].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[162].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[162].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[162].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[162].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[162].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[162].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[162].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[163].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[163].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[163].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[163].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[163].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[163].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[163].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[163].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[164].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[164].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[164].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[164].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[164].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[164].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[164].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[164].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[165].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[165].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[165].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[165].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[165].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[165].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[165].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[165].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[166].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[166].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[166].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[166].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[166].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[166].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[166].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[166].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[167].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[167].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[167].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[167].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[167].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[167].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[167].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[167].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[168].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[168].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[168].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[168].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[168].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[168].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[168].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[168].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[169].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[169].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[169].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[169].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[169].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[169].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[169].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[169].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[16].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[16].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[16].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[16].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[16].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[16].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[16].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[16].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[170].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[170].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[170].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[170].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[170].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[170].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[170].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[170].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[171].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[171].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[171].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[171].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[171].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[171].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[171].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[171].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[172].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[172].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[172].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[172].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[172].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[172].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[172].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[172].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[173].m10k_curr|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[173].m10k_curr                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[173].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[173].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[173].m10k_prev|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[173].m10k_prev                                                                                                                                                                                                                                                                                                                                                                  ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[173].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[173].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[17].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[17].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[17].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[17].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[17].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[17].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[17].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[17].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[18].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[18].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[18].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[18].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[18].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[18].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[18].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[18].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[19].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[19].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[19].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[19].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[19].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[19].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[19].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[19].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[1].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[1].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[1].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[1].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[1].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[1].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[1].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[1].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[20].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[20].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[20].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[20].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[20].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[20].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[20].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[20].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[21].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[21].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[21].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[21].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[21].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[21].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[21].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[21].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[22].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[22].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[22].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[22].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[22].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[22].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[22].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[22].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[23].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[23].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[23].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[23].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[23].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[23].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[23].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[23].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[24].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[24].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[24].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[24].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[24].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[24].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[24].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[24].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[25].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[25].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[25].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[25].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[25].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[25].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[25].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[25].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[26].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[26].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[26].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[26].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[26].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[26].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[26].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[26].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[27].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[27].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[27].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[27].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[27].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[27].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[27].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[27].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[28].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[28].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[28].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[28].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[28].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[28].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[28].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[28].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[29].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[29].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[29].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[29].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[29].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[29].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[29].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[29].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[2].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[2].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[2].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[2].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[2].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[2].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[2].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[2].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[30].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[30].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[30].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[30].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[30].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[30].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[30].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[30].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[31].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[31].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[31].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[31].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[31].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[31].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[31].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[31].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[32].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[32].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[32].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[32].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[32].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[32].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[32].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[32].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[33].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[33].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[33].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[33].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[33].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[33].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[33].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[33].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[34].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[34].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[34].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[34].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[34].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[34].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[34].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[34].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[35].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[35].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[35].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[35].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[35].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[35].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[35].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[35].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[36].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[36].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[36].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[36].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[36].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[36].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[36].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[36].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[37].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[37].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[37].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[37].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[37].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[37].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[37].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[37].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[38].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[38].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[38].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[38].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[38].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[38].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[38].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[38].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[39].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[39].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[39].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[39].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[39].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[39].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[39].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[39].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[3].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[3].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[3].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[3].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[3].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[3].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[3].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[3].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[40].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[40].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[40].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[40].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[40].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[40].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[40].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[40].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[41].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[41].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[41].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[41].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[41].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[41].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[41].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[41].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[42].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[42].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[42].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[42].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[42].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[42].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[42].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[42].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[43].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[43].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[43].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[43].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[43].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[43].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[43].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[43].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[44].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[44].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[44].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[44].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[44].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[44].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[44].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[44].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[45].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[45].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[45].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[45].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[45].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[45].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[45].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[45].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[46].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[46].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[46].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[46].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[46].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[46].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[46].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[46].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[47].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[47].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[47].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[47].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[47].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[47].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[47].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[47].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[48].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[48].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[48].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[48].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[48].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[48].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[48].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[48].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[49].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[49].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[49].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[49].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[49].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[49].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[49].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[49].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[4].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[4].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[4].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[4].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[4].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[4].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[4].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[4].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[50].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[50].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[50].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[50].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[50].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[50].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[50].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[50].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[51].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[51].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[51].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[51].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[51].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[51].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[51].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[51].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[52].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[52].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[52].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[52].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[52].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[52].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[52].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[52].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[53].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[53].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[53].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[53].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[53].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[53].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[53].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[53].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[54].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[54].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[54].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[54].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[54].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[54].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[54].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[54].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[55].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[55].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[55].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[55].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[55].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[55].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[55].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[55].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[56].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[56].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[56].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[56].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[56].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[56].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[56].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[56].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[57].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[57].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[57].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[57].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[57].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[57].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[57].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[57].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[58].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[58].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[58].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[58].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[58].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[58].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[58].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[58].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[59].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[59].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[59].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[59].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[59].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[59].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[59].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[59].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[5].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[5].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[5].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[5].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[5].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[5].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[5].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[5].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[60].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[60].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[60].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[60].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[60].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[60].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[60].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[60].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[61].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[61].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[61].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[61].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[61].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[61].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[61].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[61].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[62].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[62].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[62].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[62].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[62].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[62].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[62].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[62].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[63].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[63].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[63].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[63].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[63].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[63].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[63].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[63].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[64].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[64].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[64].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[64].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[64].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[64].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[64].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[64].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[65].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[65].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[65].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[65].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[65].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[65].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[65].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[65].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[66].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[66].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[66].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[66].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[66].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[66].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[66].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[66].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[67].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[67].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[67].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[67].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[67].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[67].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[67].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[67].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[68].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[68].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[68].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[68].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[68].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[68].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[68].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[68].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[69].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[69].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[69].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[69].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[69].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[69].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[69].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[69].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[6].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[6].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[6].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[6].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[6].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[6].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[6].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[6].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[70].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[70].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[70].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[70].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[70].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[70].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[70].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[70].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[71].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[71].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[71].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[71].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[71].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[71].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[71].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[71].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[72].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[72].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[72].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[72].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[72].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[72].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[72].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[72].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[73].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[73].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[73].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[73].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[73].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[73].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[73].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[73].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[74].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[74].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[74].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[74].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[74].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[74].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[74].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[74].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[75].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[75].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[75].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[75].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[75].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[75].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[75].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[75].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[76].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[76].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[76].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[76].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[76].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[76].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[76].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[76].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[77].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[77].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[77].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[77].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[77].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[77].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[77].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[77].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[78].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[78].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[78].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[78].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[78].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[78].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[78].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[78].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[79].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[79].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[79].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[79].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[79].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[79].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[79].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[79].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[7].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[7].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[7].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[7].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[7].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[7].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[7].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[7].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[80].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[80].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[80].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[80].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[80].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[80].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[80].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[80].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[81].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[81].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[81].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[81].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[81].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[81].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[81].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[81].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[82].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[82].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[82].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[82].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[82].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[82].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[82].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[82].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[83].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[83].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[83].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[83].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[83].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[83].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[83].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[83].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[84].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[84].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[84].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[84].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[84].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[84].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[84].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[84].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[85].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[85].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[85].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[85].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[85].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[85].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[85].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[85].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[86].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[86].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[86].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[86].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[86].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[86].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[86].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[86].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[87].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[87].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[87].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[87].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[87].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[87].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[87].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[87].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[88].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[88].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[88].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[88].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[88].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[88].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[88].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[88].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[89].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[89].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[89].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[89].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[89].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[89].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[89].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[89].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[8].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[8].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[8].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[8].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[8].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[8].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[8].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[8].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[90].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[90].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[90].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[90].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[90].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[90].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[90].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[90].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[91].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[91].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[91].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[91].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[91].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[91].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[91].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[91].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[92].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[92].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[92].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[92].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[92].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[92].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[92].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[92].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[93].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[93].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[93].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[93].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[93].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[93].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[93].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[93].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[94].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[94].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[94].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[94].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[94].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[94].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[94].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[94].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[95].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[95].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[95].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[95].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[95].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[95].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[95].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[95].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[96].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[96].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[96].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[96].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[96].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[96].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[96].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[96].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[97].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[97].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[97].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[97].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[97].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[97].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[97].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[97].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[98].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[98].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[98].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[98].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[98].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[98].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[98].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[98].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[99].m10k_curr|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[99].m10k_curr                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[99].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[99].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[99].m10k_prev|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[99].m10k_prev                                                                                                                                                                                                                                                                                                                                                                   ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[99].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[99].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[9].m10k_curr|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[9].m10k_curr                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[9].m10k_curr|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[9].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |M10K_32_5:initCols[9].m10k_prev|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[9].m10k_prev                                                                                                                                                                                                                                                                                                                                                                    ; M10K_32_5                                           ; work            ;
;       |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[9].m10k_prev|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                          ; work            ;
;          |altsyncram_1kk1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 9216              ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|M10K_32_5:initCols[9].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated                                                                                                                                                                                                                                                                                                                ; altsyncram_1kk1                                     ; work            ;
;    |drum:initCols[0].oneNode|                                                                 ; 60.2 (60.2)          ; 59.4 (59.4)                      ; 0.7 (0.7)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[0].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;    |drum:initCols[100].oneNode|                                                               ; 59.7 (59.7)          ; 59.5 (59.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[100].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[101].oneNode|                                                               ; 61.7 (61.7)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[101].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[102].oneNode|                                                               ; 61.2 (61.2)          ; 60.5 (60.5)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[102].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[103].oneNode|                                                               ; 62.5 (62.5)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[103].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[104].oneNode|                                                               ; 63.3 (63.3)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[104].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[105].oneNode|                                                               ; 61.8 (61.8)          ; 60.5 (60.5)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[105].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[106].oneNode|                                                               ; 62.3 (62.3)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[106].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[107].oneNode|                                                               ; 62.4 (62.4)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[107].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[108].oneNode|                                                               ; 62.3 (62.3)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[108].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[109].oneNode|                                                               ; 62.7 (62.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[109].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[10].oneNode|                                                                ; 60.8 (60.8)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[10].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[10].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[110].oneNode|                                                               ; 61.2 (61.2)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[110].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[111].oneNode|                                                               ; 62.4 (62.4)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[111].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[112].oneNode|                                                               ; 63.3 (63.3)          ; 61.4 (61.4)                      ; 0.4 (0.4)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[112].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[113].oneNode|                                                               ; 63.3 (63.3)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[113].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[114].oneNode|                                                               ; 63.1 (63.1)          ; 61.9 (61.9)                      ; 0.9 (0.9)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[114].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[115].oneNode|                                                               ; 62.3 (62.3)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[115].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[116].oneNode|                                                               ; 61.7 (61.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[116].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[117].oneNode|                                                               ; 60.7 (60.7)          ; 59.8 (59.8)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[117].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[118].oneNode|                                                               ; 61.5 (61.5)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[118].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[119].oneNode|                                                               ; 61.8 (61.8)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[119].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[11].oneNode|                                                                ; 61.0 (61.0)          ; 60.3 (60.3)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[11].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[11].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[120].oneNode|                                                               ; 62.3 (62.3)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[120].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[121].oneNode|                                                               ; 61.8 (61.8)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[121].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[122].oneNode|                                                               ; 61.9 (61.9)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[122].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[123].oneNode|                                                               ; 64.0 (64.0)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[123].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[124].oneNode|                                                               ; 64.7 (64.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[124].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[125].oneNode|                                                               ; 62.9 (62.9)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[125].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[126].oneNode|                                                               ; 62.5 (62.5)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[126].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[127].oneNode|                                                               ; 61.9 (61.9)          ; 60.2 (60.2)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[127].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[128].oneNode|                                                               ; 61.8 (61.8)          ; 61.5 (61.5)                      ; 0.5 (0.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[128].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[129].oneNode|                                                               ; 61.9 (61.9)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[129].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[12].oneNode|                                                                ; 61.0 (61.0)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[12].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[12].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[130].oneNode|                                                               ; 61.5 (61.5)          ; 60.2 (60.2)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[130].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[131].oneNode|                                                               ; 62.0 (62.0)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[131].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[132].oneNode|                                                               ; 61.0 (61.0)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[132].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[133].oneNode|                                                               ; 62.3 (62.3)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[133].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[134].oneNode|                                                               ; 62.8 (62.8)          ; 61.8 (61.8)                      ; 0.8 (0.8)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[134].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[135].oneNode|                                                               ; 62.9 (62.9)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[135].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[136].oneNode|                                                               ; 62.7 (62.7)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[136].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[137].oneNode|                                                               ; 62.4 (62.4)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[137].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[138].oneNode|                                                               ; 62.6 (62.6)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[138].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[139].oneNode|                                                               ; 62.2 (62.2)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[139].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[13].oneNode|                                                                ; 63.1 (63.1)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[13].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[13].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[140].oneNode|                                                               ; 62.7 (62.7)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[140].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[141].oneNode|                                                               ; 61.5 (61.5)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[141].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[142].oneNode|                                                               ; 61.4 (61.4)          ; 59.9 (59.9)                      ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[142].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[143].oneNode|                                                               ; 61.7 (61.7)          ; 60.8 (60.8)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[143].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[144].oneNode|                                                               ; 62.0 (62.0)          ; 60.3 (60.3)                      ; 0.0 (0.0)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[144].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[145].oneNode|                                                               ; 64.2 (64.2)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[145].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[146].oneNode|                                                               ; 63.4 (63.4)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[146].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[147].oneNode|                                                               ; 61.5 (61.5)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[147].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[148].oneNode|                                                               ; 62.7 (62.7)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[148].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[149].oneNode|                                                               ; 61.9 (61.9)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[149].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[14].oneNode|                                                                ; 61.7 (61.7)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[14].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[14].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[150].oneNode|                                                               ; 61.5 (61.5)          ; 59.5 (59.5)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[150].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[151].oneNode|                                                               ; 62.9 (62.9)          ; 60.2 (60.2)                      ; 0.0 (0.0)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[151].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[152].oneNode|                                                               ; 61.9 (61.9)          ; 60.5 (60.5)                      ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[152].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[153].oneNode|                                                               ; 60.9 (60.9)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[153].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[154].oneNode|                                                               ; 61.9 (61.9)          ; 60.7 (60.7)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[154].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[155].oneNode|                                                               ; 60.6 (60.6)          ; 59.3 (59.3)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[155].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[156].oneNode|                                                               ; 62.3 (62.3)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[156].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[157].oneNode|                                                               ; 61.9 (61.9)          ; 59.5 (59.5)                      ; 0.0 (0.0)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[157].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[158].oneNode|                                                               ; 61.0 (61.0)          ; 59.3 (59.3)                      ; 0.0 (0.0)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[158].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[159].oneNode|                                                               ; 61.0 (61.0)          ; 59.4 (59.4)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[159].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[15].oneNode|                                                                ; 62.7 (62.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[15].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[15].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[160].oneNode|                                                               ; 62.1 (62.1)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[160].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[161].oneNode|                                                               ; 60.4 (60.4)          ; 60.2 (60.2)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[161].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[162].oneNode|                                                               ; 62.1 (62.1)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[162].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[163].oneNode|                                                               ; 61.4 (61.4)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[163].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[164].oneNode|                                                               ; 62.0 (62.0)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[164].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[165].oneNode|                                                               ; 60.8 (60.8)          ; 60.3 (60.3)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[165].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[166].oneNode|                                                               ; 61.3 (61.3)          ; 61.8 (61.8)                      ; 0.8 (0.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[166].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[167].oneNode|                                                               ; 61.5 (61.5)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[167].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[168].oneNode|                                                               ; 61.0 (61.0)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[168].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[169].oneNode|                                                               ; 61.7 (61.7)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[169].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[16].oneNode|                                                                ; 61.9 (61.9)          ; 61.1 (61.1)                      ; 0.1 (0.1)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[16].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[16].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[170].oneNode|                                                               ; 60.8 (60.8)          ; 59.7 (59.7)                      ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[170].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[171].oneNode|                                                               ; 60.2 (60.2)          ; 59.7 (59.7)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[171].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[172].oneNode|                                                               ; 61.0 (61.0)          ; 61.1 (61.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[172].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[173].oneNode|                                                               ; 62.6 (62.6)          ; 60.8 (60.8)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 133 (133)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[173].oneNode                                                                                                                                                                                                                                                                                                                                                                         ; drum                                                ; work            ;
;    |drum:initCols[17].oneNode|                                                                ; 62.8 (62.8)          ; 60.7 (60.7)                      ; 0.0 (0.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[17].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[17].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[18].oneNode|                                                                ; 61.5 (61.5)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[18].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[18].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[19].oneNode|                                                                ; 61.8 (61.8)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[19].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[19].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[1].oneNode|                                                                 ; 61.7 (61.7)          ; 61.4 (61.4)                      ; 0.4 (0.4)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[1].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[1].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |drum:initCols[20].oneNode|                                                                ; 62.5 (62.5)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[20].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[20].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[21].oneNode|                                                                ; 62.6 (62.6)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[21].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[21].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[22].oneNode|                                                                ; 61.2 (61.2)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[22].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[22].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[23].oneNode|                                                                ; 61.6 (61.6)          ; 60.7 (60.7)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[23].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[23].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[24].oneNode|                                                                ; 61.7 (61.7)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[24].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[24].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[25].oneNode|                                                                ; 63.2 (63.2)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[25].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[25].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[26].oneNode|                                                                ; 61.7 (61.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[26].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[26].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[27].oneNode|                                                                ; 62.1 (62.1)          ; 61.5 (61.5)                      ; 0.5 (0.5)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[27].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[27].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[28].oneNode|                                                                ; 59.9 (59.9)          ; 59.7 (59.7)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[28].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[28].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[29].oneNode|                                                                ; 61.0 (61.0)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[29].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[29].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[2].oneNode|                                                                 ; 61.2 (61.2)          ; 59.3 (59.3)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[2].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[2].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |drum:initCols[30].oneNode|                                                                ; 61.7 (61.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[30].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[30].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[31].oneNode|                                                                ; 62.9 (62.9)          ; 60.7 (60.7)                      ; 0.0 (0.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[31].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[31].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[32].oneNode|                                                                ; 63.1 (63.1)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[32].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[32].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[33].oneNode|                                                                ; 62.6 (62.6)          ; 62.2 (62.2)                      ; 1.2 (1.2)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[33].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[33].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[34].oneNode|                                                                ; 62.5 (62.5)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[34].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[34].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[35].oneNode|                                                                ; 62.9 (62.9)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[35].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[35].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[36].oneNode|                                                                ; 61.2 (61.2)          ; 59.9 (59.9)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[36].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[36].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[37].oneNode|                                                                ; 62.4 (62.4)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[37].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[37].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[38].oneNode|                                                                ; 61.7 (61.7)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[38].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[38].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[39].oneNode|                                                                ; 61.9 (61.9)          ; 60.3 (60.3)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[39].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[39].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[3].oneNode|                                                                 ; 62.4 (62.4)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[3].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[3].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |drum:initCols[40].oneNode|                                                                ; 62.4 (62.4)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[40].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[40].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[41].oneNode|                                                                ; 61.8 (61.8)          ; 61.5 (61.5)                      ; 0.5 (0.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[41].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[41].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[42].oneNode|                                                                ; 61.8 (61.8)          ; 60.8 (60.8)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[42].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[42].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[43].oneNode|                                                                ; 63.0 (63.0)          ; 61.8 (61.8)                      ; 0.8 (0.8)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[43].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[43].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[44].oneNode|                                                                ; 61.2 (61.2)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[44].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[44].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[45].oneNode|                                                                ; 61.2 (61.2)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[45].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[45].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[46].oneNode|                                                                ; 61.9 (61.9)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[46].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[46].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[47].oneNode|                                                                ; 63.0 (63.0)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[47].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[47].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[48].oneNode|                                                                ; 62.8 (62.8)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[48].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[48].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[49].oneNode|                                                                ; 61.5 (61.5)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[49].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[49].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[4].oneNode|                                                                 ; 61.7 (61.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[4].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[4].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |drum:initCols[50].oneNode|                                                                ; 62.3 (62.3)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[50].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[50].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[51].oneNode|                                                                ; 63.6 (63.6)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[51].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[51].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[52].oneNode|                                                                ; 62.0 (62.0)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[52].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[52].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[53].oneNode|                                                                ; 61.9 (61.9)          ; 61.8 (61.8)                      ; 0.8 (0.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[53].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[53].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[54].oneNode|                                                                ; 61.8 (61.8)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[54].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[54].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[55].oneNode|                                                                ; 63.4 (63.4)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[55].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[55].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[56].oneNode|                                                                ; 61.6 (61.6)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[56].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[56].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[57].oneNode|                                                                ; 62.4 (62.4)          ; 62.1 (62.1)                      ; 1.1 (1.1)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[57].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[57].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[58].oneNode|                                                                ; 61.7 (61.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[58].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[58].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[59].oneNode|                                                                ; 61.2 (61.2)          ; 60.2 (60.2)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[59].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[59].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[5].oneNode|                                                                 ; 60.7 (60.7)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[5].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[5].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |drum:initCols[60].oneNode|                                                                ; 62.3 (62.3)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[60].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[60].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[61].oneNode|                                                                ; 63.6 (63.6)          ; 61.9 (61.9)                      ; 0.9 (0.9)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[61].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[61].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[62].oneNode|                                                                ; 63.3 (63.3)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[62].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[62].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[63].oneNode|                                                                ; 63.0 (63.0)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[63].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[63].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[64].oneNode|                                                                ; 61.7 (61.7)          ; 60.7 (60.7)                      ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[64].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[64].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[65].oneNode|                                                                ; 62.6 (62.6)          ; 60.7 (60.7)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[65].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[65].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[66].oneNode|                                                                ; 63.0 (63.0)          ; 60.8 (60.8)                      ; 0.0 (0.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[66].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[66].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[67].oneNode|                                                                ; 62.6 (62.6)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[67].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[67].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[68].oneNode|                                                                ; 63.1 (63.1)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[68].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[68].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[69].oneNode|                                                                ; 62.2 (62.2)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[69].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[69].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[6].oneNode|                                                                 ; 60.6 (60.6)          ; 60.0 (60.0)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[6].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[6].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |drum:initCols[70].oneNode|                                                                ; 62.1 (62.1)          ; 60.1 (60.1)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[70].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[70].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[71].oneNode|                                                                ; 61.9 (61.9)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[71].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[71].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[72].oneNode|                                                                ; 61.4 (61.4)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[72].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[72].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[73].oneNode|                                                                ; 62.3 (62.3)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[73].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[73].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[74].oneNode|                                                                ; 62.6 (62.6)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[74].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[74].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[75].oneNode|                                                                ; 61.3 (61.3)          ; 60.3 (60.3)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[75].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[75].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[76].oneNode|                                                                ; 61.8 (61.8)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[76].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[76].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[77].oneNode|                                                                ; 61.9 (61.9)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[77].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[77].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[78].oneNode|                                                                ; 61.7 (61.7)          ; 59.8 (59.8)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[78].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[78].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[79].oneNode|                                                                ; 62.8 (62.8)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[79].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[79].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[7].oneNode|                                                                 ; 61.0 (61.0)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[7].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[7].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |drum:initCols[80].oneNode|                                                                ; 62.8 (62.8)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[80].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[80].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[81].oneNode|                                                                ; 61.2 (61.2)          ; 60.4 (60.4)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[81].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[81].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[82].oneNode|                                                                ; 62.0 (62.0)          ; 60.2 (60.2)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[82].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[82].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[83].oneNode|                                                                ; 63.7 (63.7)          ; 61.9 (61.9)                      ; 0.9 (0.9)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[83].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[83].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[84].oneNode|                                                                ; 61.9 (61.9)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[84].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[84].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[85].oneNode|                                                                ; 63.1 (63.1)          ; 61.6 (61.6)                      ; 0.6 (0.6)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[85].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[85].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[86].oneNode|                                                                ; 62.9 (62.9)          ; 61.5 (61.5)                      ; 0.5 (0.5)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[86].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[86].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[87].oneNode|                                                                ; 60.7 (60.7)          ; 58.8 (58.8)                      ; 0.0 (0.0)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[87].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[87].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                ; signed_mult                                         ; work            ;
;    |drum:initCols[88].oneNode|                                                                ; 64.1 (64.1)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[88].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[89].oneNode|                                                                ; 64.0 (64.0)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[89].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[8].oneNode|                                                                 ; 60.2 (60.2)          ; 60.2 (60.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[8].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[8].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |drum:initCols[90].oneNode|                                                                ; 62.4 (62.4)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[90].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[91].oneNode|                                                                ; 62.1 (62.1)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[91].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[92].oneNode|                                                                ; 65.5 (65.5)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[92].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[93].oneNode|                                                                ; 61.9 (61.9)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[93].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[94].oneNode|                                                                ; 62.4 (62.4)          ; 61.7 (61.7)                      ; 0.7 (0.7)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[94].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[95].oneNode|                                                                ; 62.1 (62.1)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[95].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[96].oneNode|                                                                ; 61.7 (61.7)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[96].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[97].oneNode|                                                                ; 61.0 (61.0)          ; 61.2 (61.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[97].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[98].oneNode|                                                                ; 61.7 (61.7)          ; 61.0 (61.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[98].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[99].oneNode|                                                                ; 61.0 (61.0)          ; 61.3 (61.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[99].oneNode                                                                                                                                                                                                                                                                                                                                                                          ; drum                                                ; work            ;
;    |drum:initCols[9].oneNode|                                                                 ; 61.6 (61.6)          ; 61.5 (61.5)                      ; 0.5 (0.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[9].oneNode                                                                                                                                                                                                                                                                                                                                                                           ; drum                                                ; work            ;
;       |signed_mult:rho_mult_usum|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SoC_Computer|drum:initCols[9].oneNode|signed_mult:rho_mult_usum                                                                                                                                                                                                                                                                                                                                                 ; signed_mult                                         ; work            ;
;    |signed_mult:u_mult_G|                                                                     ; 95.6 (0.0)           ; 84.6 (0.0)                       ; 0.0 (0.0)                                         ; 11.0 (0.0)                       ; 0.0 (0.0)            ; 173 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|signed_mult:u_mult_G                                                                                                                                                                                                                                                                                                                                                                               ; signed_mult                                         ; work            ;
;       |lpm_mult:Mult0_rtl_0|                                                                  ; 95.6 (0.0)           ; 84.6 (0.0)                       ; 0.0 (0.0)                                         ; 11.0 (0.0)                       ; 0.0 (0.0)            ; 173 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|signed_mult:u_mult_G|lpm_mult:Mult0_rtl_0                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                            ; work            ;
;          |mult_fe01:auto_generated|                                                           ; 95.6 (95.6)          ; 84.6 (84.6)                      ; 0.0 (0.0)                                         ; 11.0 (11.0)                      ; 0.0 (0.0)            ; 173 (173)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_Computer|signed_mult:u_mult_G|lpm_mult:Mult0_rtl_0|mult_fe01:auto_generated                                                                                                                                                                                                                                                                                                                                 ; mult_fe01                                           ; work            ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                      ;
+---------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1    ; D3_0 ; D3_1 ; D4   ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; AUD_DACDAT          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50           ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50           ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; ADC_DIN             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12]       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]              ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[2]              ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[3]              ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; LEDR[8]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; SW[0]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[1]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[2]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[3]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[4]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[5]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[6]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[7]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[8]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[9]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_CLK27            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_HS               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; TD_VS               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; VGA_B[0]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS              ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS              ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[0]    ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[1]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[2]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[3]    ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[4]    ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[5]    ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[6]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[7]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[8]    ; Output   ; --    ; --   ; --   ; --   ; (8)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[9]    ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[10]   ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[11]   ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[12]   ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[13]   ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[14]   ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[0]      ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[1]      ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[2]      ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CAS_N      ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CKE        ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_N       ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_P       ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CS_N       ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[0]      ; Output   ; --    ; --   ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[1]      ; Output   ; --    ; --   ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[2]      ; Output   ; --    ; --   ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[3]      ; Output   ; --    ; --   ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_ODT        ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RAS_N      ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RESET_N    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_WE_N       ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_GTX_CLK    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDC        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[0] ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[1] ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[2] ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[3] ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_EN      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DCLK      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_NCSO      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CLK          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_CLK        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_MOSI       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_UART_TX         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_STP         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK         ; Bidir    ; (0)   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK            ; Bidir    ; (0)   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK         ; Bidir    ; (0)   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; ADC_CS_N            ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK             ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT             ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2            ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2            ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[0]      ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[1]      ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[2]      ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[3]      ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[4]      ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[5]      ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[6]      ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[7]      ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[8]      ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[9]      ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[10]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[11]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[12]     ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[13]     ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[14]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[15]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[16]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[17]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[18]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[19]     ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[20]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[21]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (10)  ; (10)  ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[22]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[23]     ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[24]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[25]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[26]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[27]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[28]     ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[29]     ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[30]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[31]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQS_N[0]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[1]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[2]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[3]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[0]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[1]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[2]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[3]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_ENET_INT_N      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDIO       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[0]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[1]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[2]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[3]   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_GSENSOR_INT     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_GPIO[0]         ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_GPIO[1]         ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C_CONTROL     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C1_SCLK       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C1_SDAT       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C2_SCLK       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C2_SDAT       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_KEY             ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_LED             ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CMD          ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[0]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[1]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[2]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[3]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_SS         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_CONV_USB_N      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[0]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[1]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[2]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[3]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[4]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[5]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[6]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[7]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[0] ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[1] ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[2] ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[3] ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_CLK     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DV      ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_SPIM_MISO       ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_UART_RX         ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_USB_CLKOUT      ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_USB_DIR         ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_USB_NXT         ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RZQ        ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK_50            ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50           ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[0]              ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT          ; Input    ; (0)   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; CLOCK4_50                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; ADC_DOUT                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[1]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[2]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SW[9]                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; TD_CLK27                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; TD_DATA[0]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; TD_DATA[1]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; TD_DATA[2]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; TD_DATA[3]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; TD_DATA[4]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; TD_DATA[5]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; TD_DATA[6]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; TD_DATA[7]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; TD_HS                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; TD_VS                                                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; FPGA_I2C_SDAT                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|new_data~0                                                                                                                                                                                                                                                                       ; 0                 ; 0       ;
; GPIO_0[0]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                                                                                             ; 0                 ; 0       ;
; AUD_BCLK                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:Bit_Clock_Edges|cur_test_clk                                                                                                                                                                                                                                        ; 0                 ; 0       ;
; AUD_DACLRCK                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                                                                                                                                                                                             ; 0                 ; 0       ;
; ADC_CS_N                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[1]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[24]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; PS2_CLK                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; PS2_DAT                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; PS2_CLK2                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; PS2_DAT2                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_DDR3_DQ[0]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[1]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[2]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[3]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[4]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[5]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[6]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[7]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[8]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[9]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[10]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[11]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[12]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[13]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[14]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[15]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[16]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[17]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[18]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[19]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[20]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[21]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[22]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[23]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[24]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[25]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[26]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[27]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[28]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[29]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[30]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[31]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQS_N[0]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_DDR3_DQS_N[1]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_DDR3_DQS_N[2]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_DDR3_DQS_N[3]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_DDR3_DQS_P[0]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_DDR3_DQS_P[1]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_DDR3_DQS_P[2]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_DDR3_DQS_P[3]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_ENET_INT_N                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_ENET_MDIO                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_FLASH_DATA[0]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[1]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[2]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[3]                                                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_GSENSOR_INT                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_GPIO[0]                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_GPIO[1]                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_I2C_CONTROL                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_I2C1_SCLK                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C1_SDAT                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C2_SCLK                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C2_SDAT                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_KEY                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_LED                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_SD_CMD                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_SD_DATA[0]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[1]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[2]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[3]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_SPIM_SS                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_CONV_USB_N                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_USB_DATA[0]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[1]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[2]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[3]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[4]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[5]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[6]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[7]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_ENET_RX_DATA[0]                                                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; HPS_ENET_RX_DATA[1]                                                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; HPS_ENET_RX_DATA[2]                                                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; HPS_ENET_RX_DATA[3]                                                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; HPS_ENET_RX_CLK                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; HPS_ENET_RX_DV                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_SPIM_MISO                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; HPS_UART_RX                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_CLKOUT                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_USB_DIR                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_NXT                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; HPS_DDR3_RZQ                                                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - bus_write~0                                                                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - bus_read~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - state~20                                                                                                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - state~21                                                                                                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - state~25                                                                                                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - state~28                                                                                                                                                                                                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - out_val[0]~0                                                                                                                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - counter_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - always307~0                                                                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - initCols[87].intermed_val[7]~0                                                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - counter[87][0]~1                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - index_rows[0][0]~1                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - curr_reg[87][8]~0                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - col_itr[2]~0                                                                                                                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - u_up[87][8]~0                                                                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - d_prev[0][0]~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - d[87][0]~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - write_addr[0][0]~2                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - read_addr[0][0]~1                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - read_addr[0][1]~3                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - initCols[87].initial_val[9]~0                                                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - bottom_reg[87][8]~0                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[87][9]~2                                                                                                                                                                                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - read_addr_prev[0][0]~3                                                                                                                                                                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - d_prev[87][17]~4                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - d_prev[87][10]~6                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - d_prev[87][11]~8                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - d_prev[87][12]~10                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[87][13]~12                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[87][14]~14                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[87][15]~16                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[87][16]~18                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[88][9]~20                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - d_prev[88][17]~22                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[88][10]~24                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[86][9]~26                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - d_prev[86][17]~28                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[86][10]~30                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[88][11]~32                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[86][11]~34                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[88][12]~36                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[86][12]~38                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[88][13]~40                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[86][13]~42                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[88][14]~44                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[86][14]~46                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[88][15]~48                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[86][15]~50                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[88][16]~52                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[86][16]~54                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[89][9]~56                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - d_prev[89][17]~58                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[89][10]~60                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[89][11]~62                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[89][12]~64                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[89][13]~66                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[89][14]~68                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[89][15]~70                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[89][16]~72                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[85][9]~74                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - d_prev[85][17]~76                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[85][10]~78                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[85][11]~80                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[85][12]~82                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[85][13]~84                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[85][14]~86                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[85][15]~88                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[85][16]~90                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[90][9]~92                                                                                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - d_prev[90][17]~94                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[90][10]~96                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[90][11]~98                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[90][12]~100                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[90][13]~102                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[90][14]~104                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[90][15]~106                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[90][16]~108                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[84][9]~110                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[84][17]~112                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[84][10]~114                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[84][11]~116                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[84][12]~118                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[84][13]~120                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[84][14]~122                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[84][15]~124                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[84][16]~126                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[91][9]~128                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[91][17]~130                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[91][10]~132                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[91][11]~134                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[91][12]~136                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[91][13]~138                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[91][14]~140                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[91][15]~142                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[91][16]~144                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[83][9]~146                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[83][17]~148                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[83][10]~150                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[83][11]~152                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[83][12]~154                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[83][13]~156                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[83][14]~158                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[83][15]~160                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[83][16]~162                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[92][9]~164                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[92][17]~166                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[92][10]~168                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[92][11]~170                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[92][12]~172                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[92][13]~174                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[92][14]~176                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[92][15]~178                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[92][16]~180                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[82][9]~182                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[82][17]~184                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[82][10]~186                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[82][11]~188                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[82][12]~190                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[82][13]~192                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[82][14]~194                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[82][15]~196                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[82][16]~198                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[93][9]~200                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[93][17]~202                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[93][10]~204                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[93][11]~206                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[93][12]~208                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[93][13]~210                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[93][14]~212                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[93][15]~214                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[93][16]~216                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[81][9]~218                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[81][17]~220                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[81][10]~222                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[81][11]~224                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[81][12]~226                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[81][13]~228                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[81][14]~230                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[81][15]~232                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[81][16]~234                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[94][9]~236                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[94][17]~238                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[94][10]~240                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[94][11]~242                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[94][12]~244                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[94][13]~246                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[94][14]~248                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[94][15]~250                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[94][16]~252                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[80][9]~254                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[80][17]~256                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[80][10]~258                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[80][11]~260                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[80][12]~262                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[80][13]~264                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[80][14]~266                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[80][15]~268                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[80][16]~270                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[95][9]~272                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[95][17]~274                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[95][10]~276                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[95][11]~278                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[95][12]~280                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[95][13]~282                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[95][14]~284                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[95][15]~286                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[95][16]~288                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[79][9]~290                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[79][17]~292                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[79][10]~294                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[79][11]~296                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[79][12]~298                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[79][13]~300                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[79][14]~302                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[79][15]~304                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[79][16]~306                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[96][9]~308                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[96][17]~310                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[96][10]~312                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[96][11]~314                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[96][12]~316                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[96][13]~318                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[96][14]~320                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[96][15]~322                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[96][16]~324                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[78][9]~326                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[78][17]~328                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[78][10]~330                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[78][11]~332                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[78][12]~334                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[78][13]~336                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[78][14]~338                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[78][15]~340                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[78][16]~342                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[97][9]~344                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[97][17]~346                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[97][10]~348                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[97][11]~350                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[97][12]~352                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[97][13]~354                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[97][14]~356                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[97][15]~358                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[97][16]~360                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[77][9]~362                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[77][17]~364                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[77][10]~366                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[77][11]~368                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[77][12]~370                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[77][13]~372                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[77][14]~374                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[77][15]~376                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[77][16]~378                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[98][9]~380                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[98][17]~382                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[98][10]~384                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[98][11]~386                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[98][12]~388                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[98][13]~390                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[98][14]~392                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[98][15]~394                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[98][16]~396                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[76][9]~398                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[76][17]~400                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[76][10]~402                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[76][11]~404                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[76][12]~406                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[76][13]~408                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[76][14]~410                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[76][15]~412                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[76][16]~414                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[99][9]~416                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[99][17]~418                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[99][10]~420                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[99][11]~422                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[99][12]~424                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[99][13]~426                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[99][14]~428                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[99][15]~430                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[99][16]~432                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[75][9]~434                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[75][17]~436                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[75][10]~438                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[75][11]~440                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[75][12]~442                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[75][13]~444                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[75][14]~446                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[75][15]~448                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[75][16]~450                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[100][9]~452                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[100][17]~454                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[100][10]~456                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[100][11]~458                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[100][12]~460                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[100][13]~462                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[100][14]~464                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[100][15]~466                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[100][16]~468                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[74][9]~470                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[74][17]~472                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[74][10]~474                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[74][11]~476                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[74][12]~478                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[74][13]~480                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[74][14]~482                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[74][15]~484                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[74][16]~486                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[101][9]~488                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[101][17]~490                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[101][10]~492                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[101][11]~494                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[101][12]~496                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[101][13]~498                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[101][14]~500                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[101][15]~502                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[101][16]~504                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[73][9]~506                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[73][17]~508                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[73][10]~510                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[73][11]~512                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[73][12]~514                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[73][13]~516                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[73][14]~518                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[73][15]~520                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[73][16]~522                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[102][9]~524                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[102][17]~526                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[102][10]~528                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[102][11]~530                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[102][12]~532                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[102][13]~534                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[102][14]~536                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[102][15]~538                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[102][16]~540                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[72][9]~542                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[72][17]~544                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[72][10]~546                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[72][11]~548                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[72][12]~550                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[72][13]~552                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[72][14]~554                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[72][15]~556                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[72][16]~558                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[103][9]~560                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[103][17]~562                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[103][10]~564                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[103][11]~566                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[103][12]~568                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[103][13]~570                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[103][14]~572                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[103][15]~574                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[103][16]~576                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[71][9]~578                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[71][17]~580                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[71][10]~582                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[71][11]~584                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[71][12]~586                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[71][13]~588                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[71][14]~590                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[71][15]~592                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[71][16]~594                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[104][9]~596                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[104][17]~598                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[104][10]~600                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[104][11]~602                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[104][12]~604                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[104][13]~606                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[104][14]~608                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[104][15]~610                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[104][16]~612                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[70][9]~614                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[70][17]~616                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[70][10]~618                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[70][11]~620                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[70][12]~622                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[70][13]~624                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[70][14]~626                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[70][15]~628                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[70][16]~630                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[105][9]~632                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[105][17]~634                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[105][10]~636                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[105][11]~638                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[105][12]~640                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[105][13]~642                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[105][14]~644                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[105][15]~646                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[105][16]~648                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[69][9]~650                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[69][17]~652                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[69][10]~654                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[69][11]~656                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[69][12]~658                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[69][13]~660                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[69][14]~662                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[69][15]~664                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[69][16]~666                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[106][9]~668                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[106][17]~670                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[106][10]~672                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[106][11]~674                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[106][12]~676                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[106][13]~678                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[106][14]~680                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[106][15]~682                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[106][16]~684                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[68][9]~686                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[68][17]~688                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[68][10]~690                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[68][11]~692                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[68][12]~694                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[68][13]~696                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[68][14]~698                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[68][15]~700                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[68][16]~702                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[107][9]~704                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[107][17]~706                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[107][10]~708                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[107][11]~710                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[107][12]~712                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[107][13]~714                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[107][14]~716                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[107][15]~718                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[107][16]~720                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[67][9]~722                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[67][17]~724                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[67][10]~726                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[67][11]~728                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[67][12]~730                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[67][13]~732                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[67][14]~734                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[67][15]~736                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[67][16]~738                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[108][9]~740                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[108][17]~742                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[108][10]~744                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[108][11]~746                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[108][12]~748                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[108][13]~750                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[108][14]~752                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[108][15]~754                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[108][16]~756                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[66][9]~758                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[66][17]~760                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[66][10]~762                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[66][11]~764                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[66][12]~766                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[66][13]~768                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[66][14]~770                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[66][15]~772                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[66][16]~774                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[109][9]~776                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[109][17]~778                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[109][10]~780                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[109][11]~782                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[109][12]~784                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[109][13]~786                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[109][14]~788                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[109][15]~790                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[109][16]~792                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[65][9]~794                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[65][17]~796                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[65][10]~798                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[65][11]~800                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[65][12]~802                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[65][13]~804                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[65][14]~806                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[65][15]~808                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[65][16]~810                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[110][9]~812                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[110][17]~814                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[110][10]~816                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[110][11]~818                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[110][12]~820                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[110][13]~822                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[110][14]~824                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[110][15]~826                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[110][16]~828                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[64][9]~830                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[64][17]~832                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[64][10]~834                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[64][11]~836                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[64][12]~838                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[64][13]~840                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[64][14]~842                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[64][15]~844                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[64][16]~846                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[111][9]~848                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[111][17]~850                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[111][10]~852                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[111][11]~854                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[111][12]~856                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[111][13]~858                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[111][14]~860                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[111][15]~862                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[111][16]~864                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[63][9]~866                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[63][17]~868                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[63][10]~870                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[63][11]~872                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[63][12]~874                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[63][13]~876                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[63][14]~878                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[63][15]~880                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[63][16]~882                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[112][9]~884                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[112][17]~886                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[112][10]~888                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[112][11]~890                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[112][12]~892                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[112][13]~894                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[112][14]~896                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[112][15]~898                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[112][16]~900                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[62][9]~902                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[62][17]~904                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[62][10]~906                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[62][11]~908                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[62][12]~910                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[62][13]~912                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[62][14]~914                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[62][15]~916                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[62][16]~918                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[113][9]~920                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[113][17]~922                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[113][10]~924                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[113][11]~926                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[113][12]~928                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[113][13]~930                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[113][14]~932                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[113][15]~934                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[113][16]~936                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[61][9]~938                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[61][17]~940                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[61][10]~942                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[61][11]~944                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[61][12]~946                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[61][13]~948                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[61][14]~950                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[61][15]~952                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[61][16]~954                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[114][9]~956                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[114][17]~958                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[114][10]~960                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[114][11]~962                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[114][12]~964                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[114][13]~966                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[114][14]~968                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[114][15]~970                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[114][16]~972                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[60][9]~974                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[60][17]~976                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[60][10]~978                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[60][11]~980                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[60][12]~982                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[60][13]~984                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[60][14]~986                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[60][15]~988                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[60][16]~990                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[115][9]~992                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[115][17]~994                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[115][10]~996                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[115][11]~998                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[115][12]~1000                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[115][13]~1002                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[115][14]~1004                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[115][15]~1006                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[115][16]~1008                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[59][9]~1010                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[59][17]~1012                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[59][10]~1014                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[59][11]~1016                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[59][12]~1018                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[59][13]~1020                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[59][14]~1022                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[59][15]~1024                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[59][16]~1026                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[116][9]~1028                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[116][17]~1030                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[116][10]~1032                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[116][11]~1034                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[116][12]~1036                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[116][13]~1038                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[116][14]~1040                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[116][15]~1042                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[116][16]~1044                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[58][9]~1046                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[58][17]~1048                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[58][10]~1050                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[58][11]~1052                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[58][12]~1054                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[58][13]~1056                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[58][14]~1058                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[58][15]~1060                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[58][16]~1062                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[117][9]~1064                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[117][17]~1066                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[117][10]~1068                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[117][11]~1070                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[117][12]~1072                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[117][13]~1074                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[117][14]~1076                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[117][15]~1078                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[117][16]~1080                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[57][9]~1082                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[57][17]~1084                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[57][10]~1086                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[57][11]~1088                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[57][12]~1090                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[57][13]~1092                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[57][14]~1094                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[57][15]~1096                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[57][16]~1098                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[118][9]~1100                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[118][17]~1102                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[118][10]~1104                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[118][11]~1106                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[118][12]~1108                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[118][13]~1110                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[118][14]~1112                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[118][15]~1114                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[118][16]~1116                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[56][9]~1118                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[56][17]~1120                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[56][10]~1122                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[56][11]~1124                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[56][12]~1126                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[56][13]~1128                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[56][14]~1130                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[56][15]~1132                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[56][16]~1134                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[119][9]~1136                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[119][17]~1138                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[119][10]~1140                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[119][11]~1142                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[119][12]~1144                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[119][13]~1146                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[119][14]~1148                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[119][15]~1150                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[119][16]~1152                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[55][9]~1154                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[55][17]~1156                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[55][10]~1158                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[55][11]~1160                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[55][12]~1162                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[55][13]~1164                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[55][14]~1166                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[55][15]~1168                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[55][16]~1170                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[120][9]~1172                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[120][17]~1174                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[120][10]~1176                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[120][11]~1178                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[120][12]~1180                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[120][13]~1182                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[120][14]~1184                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[120][15]~1186                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[120][16]~1188                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[54][9]~1190                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[54][17]~1192                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[54][10]~1194                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[54][11]~1196                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[54][12]~1198                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[54][13]~1200                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[54][14]~1202                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[54][15]~1204                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[54][16]~1206                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[121][9]~1208                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[121][17]~1210                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[121][10]~1212                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[121][11]~1214                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[121][12]~1216                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[121][13]~1218                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[121][14]~1220                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[121][15]~1222                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[121][16]~1224                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[53][9]~1226                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[53][17]~1228                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[53][10]~1230                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[53][11]~1232                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[53][12]~1234                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[53][13]~1236                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[53][14]~1238                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[53][15]~1240                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[53][16]~1242                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[122][9]~1244                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[122][17]~1246                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[122][10]~1248                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[122][11]~1250                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[122][12]~1252                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[122][13]~1254                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[122][14]~1256                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[122][15]~1258                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[122][16]~1260                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[52][9]~1262                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[52][17]~1264                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[52][10]~1266                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[52][11]~1268                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[52][12]~1270                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[52][13]~1272                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[52][14]~1274                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[52][15]~1276                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[52][16]~1278                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[123][9]~1280                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[123][17]~1282                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[123][10]~1284                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[123][11]~1286                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[123][12]~1288                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[123][13]~1290                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[123][14]~1292                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[123][15]~1294                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[123][16]~1296                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[51][9]~1298                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[51][17]~1300                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[51][10]~1302                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[51][11]~1304                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[51][12]~1306                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[51][13]~1308                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[51][14]~1310                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[51][15]~1312                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[51][16]~1314                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[124][9]~1316                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[124][17]~1318                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[124][10]~1320                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[124][11]~1322                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[124][12]~1324                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[124][13]~1326                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[124][14]~1328                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[124][15]~1330                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[124][16]~1332                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[50][9]~1334                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[50][17]~1336                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[50][10]~1338                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[50][11]~1340                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[50][12]~1342                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[50][13]~1344                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[50][14]~1346                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[50][15]~1348                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[50][16]~1350                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[125][9]~1352                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[125][17]~1354                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[125][10]~1356                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[125][11]~1358                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[125][12]~1360                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[125][13]~1362                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[125][14]~1364                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[125][15]~1366                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[125][16]~1368                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[49][9]~1370                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[49][17]~1372                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[49][10]~1374                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[49][11]~1376                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[49][12]~1378                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[49][13]~1380                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[49][14]~1382                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[49][15]~1384                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[49][16]~1386                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[126][9]~1388                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[126][17]~1390                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[126][10]~1392                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[126][11]~1394                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[126][12]~1396                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[126][13]~1398                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[126][14]~1400                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[126][15]~1402                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[126][16]~1404                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[48][9]~1406                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[48][17]~1408                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[48][10]~1410                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[48][11]~1412                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[48][12]~1414                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[48][13]~1416                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[48][14]~1418                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[48][15]~1420                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[48][16]~1422                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[127][9]~1424                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[127][17]~1426                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[127][10]~1428                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[127][11]~1430                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[127][12]~1432                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[127][13]~1434                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[127][14]~1436                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[127][15]~1438                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[127][16]~1440                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[47][9]~1442                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[47][17]~1444                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[47][10]~1446                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[47][11]~1448                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[47][12]~1450                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[47][13]~1452                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[47][14]~1454                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[47][15]~1456                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[47][16]~1458                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[128][9]~1460                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[128][17]~1462                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[128][10]~1464                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[128][11]~1466                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[128][12]~1468                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[128][13]~1470                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[128][14]~1472                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[128][15]~1474                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[128][16]~1476                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[46][9]~1478                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[46][17]~1480                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[46][10]~1482                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[46][11]~1484                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[46][12]~1486                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[46][13]~1488                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[46][14]~1490                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[46][15]~1492                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[46][16]~1494                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[129][9]~1496                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[129][17]~1498                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[129][10]~1500                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[129][11]~1502                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[129][12]~1504                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[129][13]~1506                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[129][14]~1508                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[129][15]~1510                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[129][16]~1512                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[45][9]~1514                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[45][17]~1516                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[45][10]~1518                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[45][11]~1520                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[45][12]~1522                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[45][13]~1524                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[45][14]~1526                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[45][15]~1528                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[45][16]~1530                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[130][9]~1532                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[130][17]~1534                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[130][10]~1536                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[130][11]~1538                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[130][12]~1540                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[130][13]~1542                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[130][14]~1544                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[130][15]~1546                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[130][16]~1548                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[44][9]~1550                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[44][17]~1552                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[44][10]~1554                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[44][11]~1556                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[44][12]~1558                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[44][13]~1560                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[44][14]~1562                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[44][15]~1564                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[44][16]~1566                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[131][9]~1568                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[131][17]~1570                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[131][10]~1572                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[131][11]~1574                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[131][12]~1576                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[131][13]~1578                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[131][14]~1580                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[131][15]~1582                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[131][16]~1584                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[43][9]~1586                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[43][17]~1588                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[43][10]~1590                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[43][11]~1592                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[43][12]~1594                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[43][13]~1596                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[43][14]~1598                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[43][15]~1600                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[43][16]~1602                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[132][9]~1604                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[132][17]~1606                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[132][10]~1608                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[132][11]~1610                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[132][12]~1612                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[132][13]~1614                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[132][14]~1616                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[132][15]~1618                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[132][16]~1620                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[42][9]~1622                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[42][17]~1624                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[42][10]~1626                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[42][11]~1628                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[42][12]~1630                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[42][13]~1632                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[42][14]~1634                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[42][15]~1636                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[42][16]~1638                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[133][9]~1640                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[133][17]~1642                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[133][10]~1644                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[133][11]~1646                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[133][12]~1648                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[133][13]~1650                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[133][14]~1652                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[133][15]~1654                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[133][16]~1656                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[41][9]~1658                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[41][17]~1660                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[41][10]~1662                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[41][11]~1664                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[41][12]~1666                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[41][13]~1668                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[41][14]~1670                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[41][15]~1672                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[41][16]~1674                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[134][9]~1676                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[134][17]~1678                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[134][10]~1680                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[134][11]~1682                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[134][12]~1684                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[134][13]~1686                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[134][14]~1688                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[134][15]~1690                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[134][16]~1692                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[40][9]~1694                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[40][17]~1696                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[40][10]~1698                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[40][11]~1700                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[40][12]~1702                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[40][13]~1704                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[40][14]~1706                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[40][15]~1708                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[40][16]~1710                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[135][9]~1712                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[135][17]~1714                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[135][10]~1716                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[135][11]~1718                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[135][12]~1720                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[135][13]~1722                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[135][14]~1724                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[135][15]~1726                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[135][16]~1728                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[39][9]~1730                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[39][17]~1732                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[39][10]~1734                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[39][11]~1736                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[39][12]~1738                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[39][13]~1740                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[39][14]~1742                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[39][15]~1744                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[39][16]~1746                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[136][9]~1748                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[136][17]~1750                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[136][10]~1752                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[136][11]~1754                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[136][12]~1756                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[136][13]~1758                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[136][14]~1760                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[136][15]~1762                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[136][16]~1764                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[38][9]~1766                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[38][17]~1768                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[38][10]~1770                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[38][11]~1772                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[38][12]~1774                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[38][13]~1776                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[38][14]~1778                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[38][15]~1780                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[38][16]~1782                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[137][9]~1784                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[137][17]~1786                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[137][10]~1788                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[137][11]~1790                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[137][12]~1792                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[137][13]~1794                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[137][14]~1796                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[137][15]~1798                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[137][16]~1800                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[37][9]~1802                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[37][17]~1804                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[37][10]~1806                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[37][11]~1808                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[37][12]~1810                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[37][13]~1812                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[37][14]~1814                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[37][15]~1816                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[37][16]~1818                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[138][9]~1820                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[138][17]~1822                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[138][10]~1824                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[138][11]~1826                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[138][12]~1828                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[138][13]~1830                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[138][14]~1832                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[138][15]~1834                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[138][16]~1836                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[36][9]~1838                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[36][17]~1840                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[36][10]~1842                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[36][11]~1844                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[36][12]~1846                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[36][13]~1848                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[36][14]~1850                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[36][15]~1852                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[36][16]~1854                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[139][9]~1856                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[139][17]~1858                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[139][10]~1860                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[139][11]~1862                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[139][12]~1864                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[139][13]~1866                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[139][14]~1868                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[139][15]~1870                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[139][16]~1872                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[35][9]~1874                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[35][17]~1876                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[35][10]~1878                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[35][11]~1880                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[35][12]~1882                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[35][13]~1884                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[35][14]~1886                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[35][15]~1888                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[35][16]~1890                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[140][9]~1892                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[140][17]~1894                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[140][10]~1896                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[140][11]~1898                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[140][12]~1900                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[140][13]~1902                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[140][14]~1904                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[140][15]~1906                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[140][16]~1908                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[34][9]~1910                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[34][17]~1912                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[34][10]~1914                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[34][11]~1916                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[34][12]~1918                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[34][13]~1920                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[34][14]~1922                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[34][15]~1924                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[34][16]~1926                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[141][9]~1928                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[141][17]~1930                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[141][10]~1932                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[141][11]~1934                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[141][12]~1936                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[141][13]~1938                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[141][14]~1940                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[141][15]~1942                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[141][16]~1944                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[33][9]~1946                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[33][17]~1948                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[33][10]~1950                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[33][11]~1952                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[33][12]~1954                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[33][13]~1956                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[33][14]~1958                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[33][15]~1960                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[33][16]~1962                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[142][9]~1964                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[142][17]~1966                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[142][10]~1968                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[142][11]~1970                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[142][12]~1972                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[142][13]~1974                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[142][14]~1976                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[142][15]~1978                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[142][16]~1980                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[32][9]~1982                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[32][17]~1984                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[32][10]~1986                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[32][11]~1988                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[32][12]~1990                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[32][13]~1992                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[32][14]~1994                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[32][15]~1996                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[32][16]~1998                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[143][9]~2000                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[143][17]~2002                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[143][10]~2004                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[143][11]~2006                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[143][12]~2008                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[143][13]~2010                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[143][14]~2012                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[143][15]~2014                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[143][16]~2016                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[31][9]~2018                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[31][17]~2020                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[31][10]~2022                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[31][11]~2024                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[31][12]~2026                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[31][13]~2028                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[31][14]~2030                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[31][15]~2032                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[31][16]~2034                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[144][9]~2036                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[144][17]~2038                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[144][10]~2040                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[144][11]~2042                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[144][12]~2044                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[144][13]~2046                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[144][14]~2048                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[144][15]~2050                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[144][16]~2052                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[30][9]~2054                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[30][17]~2056                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[30][10]~2058                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[30][11]~2060                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[30][12]~2062                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[30][13]~2064                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[30][14]~2066                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[30][15]~2068                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[30][16]~2070                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[145][9]~2072                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[145][17]~2074                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[145][10]~2076                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[145][11]~2078                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[145][12]~2080                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[145][13]~2082                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[145][14]~2084                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[145][15]~2086                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[145][16]~2088                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[29][9]~2090                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[29][17]~2092                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[29][10]~2094                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[29][11]~2096                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[29][12]~2098                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[29][13]~2100                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[29][14]~2102                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[29][15]~2104                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[29][16]~2106                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[146][9]~2108                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[146][17]~2110                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[146][10]~2112                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[146][11]~2114                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[146][12]~2116                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[146][13]~2118                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[146][14]~2120                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[146][15]~2122                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[146][16]~2124                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[28][9]~2126                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[28][17]~2128                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[28][10]~2130                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[28][11]~2132                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[28][12]~2134                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[28][13]~2136                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[28][14]~2138                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[28][15]~2140                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[28][16]~2142                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[147][9]~2144                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[147][17]~2146                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[147][10]~2148                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[147][11]~2150                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[147][12]~2152                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[147][13]~2154                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[147][14]~2156                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[147][15]~2158                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[147][16]~2160                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[27][9]~2162                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[27][17]~2164                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[27][10]~2166                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[27][11]~2168                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[27][12]~2170                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[27][13]~2172                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[27][14]~2174                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[27][15]~2176                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[27][16]~2178                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[148][9]~2180                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[148][17]~2182                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[148][10]~2184                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[148][11]~2186                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[148][12]~2188                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[148][13]~2190                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[148][14]~2192                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[148][15]~2194                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[148][16]~2196                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[26][9]~2198                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[26][17]~2200                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[26][10]~2202                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[26][11]~2204                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[26][12]~2206                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[26][13]~2208                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[26][14]~2210                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[26][15]~2212                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[26][16]~2214                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[149][9]~2216                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[149][17]~2218                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[149][10]~2220                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[149][11]~2222                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[149][12]~2224                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[149][13]~2226                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[149][14]~2228                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[149][15]~2230                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[149][16]~2232                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[25][9]~2234                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[25][17]~2236                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[25][10]~2238                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[25][11]~2240                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[25][12]~2242                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[25][13]~2244                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[25][14]~2246                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[25][15]~2248                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[25][16]~2250                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[150][9]~2252                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[150][17]~2254                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[150][10]~2256                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[150][11]~2258                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[150][12]~2260                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[150][13]~2262                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[150][14]~2264                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[150][15]~2266                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[150][16]~2268                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[24][9]~2270                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[24][17]~2272                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[24][10]~2274                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[24][11]~2276                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[24][12]~2278                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[24][13]~2280                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[24][14]~2282                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[24][15]~2284                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[24][16]~2286                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[151][9]~2288                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[151][17]~2290                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[151][10]~2292                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[151][11]~2294                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[151][12]~2296                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[151][13]~2298                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[151][14]~2300                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[151][15]~2302                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[151][16]~2304                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[23][9]~2306                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[23][17]~2308                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[23][10]~2310                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[23][11]~2312                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[23][12]~2314                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[23][13]~2316                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[23][14]~2318                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[23][15]~2320                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[23][16]~2322                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[152][9]~2324                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[152][17]~2326                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[152][10]~2328                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[152][11]~2330                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[152][12]~2332                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[152][13]~2334                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[152][14]~2336                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[152][15]~2338                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[152][16]~2340                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[22][9]~2342                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[22][17]~2344                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[22][10]~2346                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[22][11]~2348                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[22][12]~2350                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[22][13]~2352                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[22][14]~2354                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[22][15]~2356                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[22][16]~2358                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[153][9]~2360                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[153][17]~2362                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[153][10]~2364                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[153][11]~2366                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[153][12]~2368                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[153][13]~2370                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[153][14]~2372                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[153][15]~2374                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[153][16]~2376                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[21][9]~2378                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[21][17]~2380                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[21][10]~2382                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[21][11]~2384                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[21][12]~2386                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[21][13]~2388                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[21][14]~2390                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[21][15]~2392                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[21][16]~2394                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[154][9]~2396                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[154][17]~2398                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[154][10]~2400                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[154][11]~2402                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[154][12]~2404                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[154][13]~2406                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[154][14]~2408                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[154][15]~2410                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[154][16]~2412                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[20][9]~2414                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[20][17]~2416                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[20][10]~2418                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[20][11]~2420                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[20][12]~2422                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[20][13]~2424                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[20][14]~2426                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[20][15]~2428                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[20][16]~2430                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[155][9]~2432                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[155][17]~2434                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[155][10]~2436                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[155][11]~2438                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[155][12]~2440                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[155][13]~2442                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[155][14]~2444                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[155][15]~2446                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[155][16]~2448                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[19][9]~2450                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[19][17]~2452                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[19][10]~2454                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[19][11]~2456                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[19][12]~2458                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[19][13]~2460                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[19][14]~2462                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[19][15]~2464                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[19][16]~2466                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[156][9]~2468                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[156][17]~2470                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[156][10]~2472                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[156][11]~2474                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[156][12]~2476                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[156][13]~2478                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[156][14]~2480                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[156][15]~2482                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[156][16]~2484                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[18][9]~2486                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[18][17]~2488                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[18][10]~2490                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[18][11]~2492                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[18][12]~2494                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[18][13]~2496                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[18][14]~2498                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[18][15]~2500                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[18][16]~2502                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[157][9]~2504                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[157][17]~2506                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[157][10]~2508                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[157][11]~2510                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[157][12]~2512                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[157][13]~2514                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[157][14]~2516                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[157][15]~2518                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[157][16]~2520                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[17][9]~2522                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[17][17]~2524                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[17][10]~2526                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[17][11]~2528                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[17][12]~2530                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[17][13]~2532                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[17][14]~2534                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[17][15]~2536                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[17][16]~2538                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[158][9]~2540                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[158][17]~2542                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[158][10]~2544                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[158][11]~2546                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[158][12]~2548                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[158][13]~2550                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[158][14]~2552                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[158][15]~2554                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[158][16]~2556                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[16][9]~2558                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[16][17]~2560                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[16][10]~2562                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[16][11]~2564                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[16][12]~2566                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[16][13]~2568                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[16][14]~2570                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[16][15]~2572                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[16][16]~2574                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[159][9]~2576                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[159][17]~2578                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[159][10]~2580                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[159][11]~2582                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[159][12]~2584                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[159][13]~2586                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[159][14]~2588                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[159][15]~2590                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[159][16]~2592                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[15][9]~2594                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[15][17]~2596                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[15][10]~2598                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[15][11]~2600                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[15][12]~2602                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[15][13]~2604                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[15][14]~2606                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[15][15]~2608                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[15][16]~2610                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[160][9]~2612                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[160][17]~2614                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[160][10]~2616                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[160][11]~2618                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[160][12]~2620                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[160][13]~2622                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[160][14]~2624                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[160][15]~2626                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[160][16]~2628                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[14][9]~2630                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[14][17]~2632                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[14][10]~2634                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[14][11]~2636                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[14][12]~2638                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[14][13]~2640                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[14][14]~2642                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[14][15]~2644                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[14][16]~2646                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[161][9]~2648                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[161][17]~2650                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[161][10]~2652                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[161][11]~2654                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[161][12]~2656                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[161][13]~2658                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[161][14]~2660                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[161][15]~2662                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[161][16]~2664                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[13][9]~2666                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[13][17]~2668                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[13][10]~2670                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[13][11]~2672                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[13][12]~2674                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[13][13]~2676                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[13][14]~2678                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[13][15]~2680                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[13][16]~2682                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[162][9]~2684                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[162][17]~2686                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[162][10]~2688                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[162][11]~2690                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[162][12]~2692                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[162][13]~2694                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[162][14]~2696                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[162][15]~2698                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[162][16]~2700                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[12][9]~2702                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[12][17]~2704                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[12][10]~2706                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[12][11]~2708                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[12][12]~2710                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[12][13]~2712                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[12][14]~2714                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[12][15]~2716                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[12][16]~2718                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[163][9]~2720                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[163][17]~2722                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[163][10]~2724                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[163][11]~2726                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[163][12]~2728                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[163][13]~2730                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[163][14]~2732                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[163][15]~2734                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[163][16]~2736                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[11][9]~2738                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[11][17]~2740                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[11][10]~2742                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[11][11]~2744                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[11][12]~2746                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[11][13]~2748                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[11][14]~2750                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[11][15]~2752                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[11][16]~2754                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[164][9]~2756                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[164][17]~2758                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[164][10]~2760                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[164][11]~2762                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[164][12]~2764                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[164][13]~2766                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[164][14]~2768                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[164][15]~2770                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[164][16]~2772                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[10][9]~2774                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[10][17]~2776                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[10][10]~2778                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[10][11]~2780                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[10][12]~2782                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[10][13]~2784                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[10][14]~2786                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[10][15]~2788                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[10][16]~2790                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[165][10]~2792                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[165][9]~2794                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[165][17]~2796                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[165][11]~2798                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[165][12]~2800                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[165][13]~2802                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[165][14]~2804                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[165][15]~2806                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[165][16]~2808                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[9][9]~2810                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[9][17]~2812                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[9][10]~2814                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[9][11]~2816                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[9][12]~2818                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[9][13]~2820                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[9][14]~2822                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[9][15]~2824                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[9][16]~2826                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[166][10]~2828                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[166][9]~2830                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[166][17]~2832                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[166][11]~2834                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[166][12]~2836                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[166][13]~2838                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[166][14]~2840                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[166][15]~2842                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[166][16]~2844                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[8][10]~2846                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[8][9]~2848                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[8][17]~2850                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[8][11]~2852                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[8][12]~2854                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[8][13]~2856                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[8][14]~2858                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[8][15]~2860                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[8][16]~2862                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[167][10]~2864                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[167][9]~2866                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[167][17]~2868                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[167][11]~2870                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[167][12]~2872                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[167][13]~2874                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[167][14]~2876                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[167][15]~2878                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[167][16]~2880                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[7][10]~2882                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[7][9]~2884                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[7][17]~2886                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[7][11]~2888                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[7][12]~2890                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[7][13]~2892                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[7][14]~2894                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[7][15]~2896                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[7][16]~2898                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[168][9]~2900                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[168][17]~2902                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[168][10]~2904                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[168][11]~2906                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[168][12]~2908                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[168][13]~2910                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[168][14]~2912                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[168][15]~2914                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[168][16]~2916                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[6][10]~2918                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[6][9]~2920                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[6][17]~2922                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[6][11]~2924                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[6][12]~2926                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[6][13]~2928                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[6][14]~2930                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[6][15]~2932                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[6][16]~2934                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[169][9]~2936                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[169][17]~2938                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[169][10]~2940                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[169][11]~2942                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[169][12]~2944                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[169][13]~2946                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[169][14]~2948                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[169][15]~2950                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[169][16]~2952                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[5][9]~2954                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[5][17]~2956                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[5][10]~2958                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[5][11]~2960                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[5][12]~2962                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[5][13]~2964                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[5][14]~2966                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[5][15]~2968                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[5][16]~2970                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[170][10]~2972                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[170][9]~2974                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[170][17]~2976                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[170][11]~2978                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[170][12]~2980                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[170][13]~2982                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[170][14]~2984                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[170][15]~2986                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[170][16]~2988                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[4][9]~2990                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[4][17]~2992                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[4][10]~2994                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[4][11]~2996                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[4][12]~2998                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[4][13]~3000                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[4][14]~3002                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[4][15]~3004                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[4][16]~3006                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[171][9]~3008                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[171][17]~3010                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[171][10]~3012                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[171][11]~3014                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[171][12]~3016                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[171][13]~3018                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[171][14]~3020                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[171][15]~3022                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[171][16]~3024                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[3][10]~3026                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[3][9]~3028                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[3][17]~3030                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[3][11]~3032                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[3][12]~3034                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[3][13]~3036                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[3][14]~3038                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[3][15]~3040                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[3][16]~3042                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[172][10]~3044                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[172][9]~3046                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[172][17]~3048                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[172][11]~3050                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[172][12]~3052                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[172][13]~3054                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[172][14]~3056                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[172][15]~3058                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[172][16]~3060                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[2][9]~3062                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[2][17]~3064                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[2][10]~3066                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[2][11]~3068                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[2][12]~3070                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[2][13]~3072                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[2][14]~3074                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[2][15]~3076                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[2][16]~3078                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[173][0]~3080                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][10]~3082                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[173][9]~3084                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][17]~3086                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[173][1]~3088                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][11]~3090                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[173][2]~3092                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][12]~3094                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[173][3]~3096                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][13]~3098                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[173][4]~3100                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][14]~3102                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[173][5]~3104                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][15]~3106                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[173][6]~3108                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][16]~3110                                                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - d_prev[173][7]~3112                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[173][8]~3114                                                                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - d_prev[1][10]~3116                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[1][9]~3118                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[1][17]~3120                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[1][11]~3122                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[1][12]~3124                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[1][13]~3126                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[1][14]~3128                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[1][15]~3130                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[1][16]~3132                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][0]~3134                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][10]~3136                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][9]~3138                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][17]~3140                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][1]~3142                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][11]~3144                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][2]~3146                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][12]~3148                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][3]~3150                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][13]~3152                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][4]~3154                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][14]~3156                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][5]~3158                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][15]~3160                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][6]~3162                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][16]~3164                                                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - d_prev[0][7]~3166                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - d_prev[0][8]~3168                                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; AUD_ADCDAT                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[0]                                                                                                                                                                                                               ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                        ; Location                                     ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_AF14                                     ; 23956   ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[0]                                                                                                                                                                                                                                                                               ; HPSINTERFACEHPS2FPGALIGHTWEIGHT_X52_Y43_N111 ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                                    ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7                    ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7                    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7                    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7                    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7                    ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4                    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8                    ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4                    ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22                       ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y63_N10                          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9                    ; 42      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101                      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y58_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y58_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y56_N8                    ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y56_N4                    ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y56_N22                       ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y56_N10                          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y56_N9                    ; 42      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y58_N61                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y56_N101                      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y51_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y51_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y49_N8                    ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y49_N4                    ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y49_N22                       ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y49_N10                          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y49_N9                    ; 42      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y51_N61                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y49_N101                      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y44_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y44_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y42_N8                    ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y42_N4                    ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y42_N22                       ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y42_N10                          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y42_N9                    ; 42      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y44_N61                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y42_N101                      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111                     ; 98      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111                     ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[11]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[13]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[15]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[17]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[19]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111              ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[1]                                                                                                                                                                                                                                                   ; HPSPERIPHERALEMAC_X77_Y39_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[21]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[23]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[25]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[27]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[29]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[31]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[33]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[35]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111                ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[37]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSPIMASTER_X87_Y53_N111          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[3]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[43]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[45]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[47]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[49]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[51]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[53]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[55]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[57]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[5]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[7]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|intermediate[9]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111               ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|address_reg[6]~1                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y73_N54                          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X24_Y73_N42                          ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                                                                                                                                                         ; FF_X22_Y73_N56                               ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y73_N6                           ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[10]~16                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y75_N30                          ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data~0                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y73_N24                          ; 162     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[26]~0                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y73_N57                          ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|control_reg[17]~3                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X28_Y73_N15                         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|control_reg[2]~6                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y73_N33                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|data_reg[7]~0                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y73_N24                          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|device_for_transfer[1]~1                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X24_Y73_N9                           ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|external_read_transfer~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X24_Y73_N18                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|readdata[3]~4                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y75_N21                          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_AV_Config:av_config|s_serial_transfer~12                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y73_N27                          ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                        ; MLABCELL_X25_Y77_N6                          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                            ; LABCELL_X22_Y77_N54                          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                     ; LABCELL_X24_Y76_N54                          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|rd_ptr_lsb~1                                                                                                                   ; MLABCELL_X25_Y77_N54                         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                       ; LABCELL_X23_Y76_N42                          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                           ; LABCELL_X22_Y77_N24                          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                    ; LABCELL_X22_Y76_N0                           ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|full_dff~0                                                                                                                    ; LABCELL_X22_Y76_N27                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~0                                                                                                                                                                                                                                         ; LABCELL_X23_Y77_N3                           ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~2                                                                                                                                                                                                                                         ; LABCELL_X23_Y77_N12                          ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[24]~0                                                                                                                                                                                                                        ; LABCELL_X24_Y77_N54                          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                         ; LABCELL_X24_Y74_N27                          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                             ; MLABCELL_X25_Y71_N54                         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                      ; LABCELL_X23_Y74_N57                          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|full_dff~0                                                                                                                      ; LABCELL_X24_Y75_N39                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                        ; LABCELL_X23_Y72_N42                          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                            ; LABCELL_X24_Y72_N54                          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                     ; LABCELL_X23_Y72_N51                          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|full_dff~0                                                                                                                     ; LABCELL_X23_Y72_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~0                                                                                                                                                                                                                                           ; LABCELL_X24_Y75_N3                           ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~1                                                                                                                                                                                                                                           ; LABCELL_X23_Y72_N15                          ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[8]~1                                                                                                                                                                                                                          ; LABCELL_X24_Y74_N0                           ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[8]~3                                                                                                                                                                                                                          ; MLABCELL_X25_Y72_N30                         ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|clear_write_fifos~1                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y75_N54                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|comb~0                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y75_N33                          ; 95      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|comb~1                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y79_N51                          ; 131     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[18]~6                                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y76_N45                          ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|readdata[8]~1                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y75_N0                           ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                        ; FF_X24_Y75_N35                               ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y19_N1                   ; 3162    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Computer_System:The_System|Computer_System_col_ampl_pio:col_ampl_pio|always0~0                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y77_N3                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_col_ampl_pio:incr_ampl_pio|always0~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y77_N0                           ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_col_ampl_pio:num_cols_pio|always0~0                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y80_N39                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_col_ampl_pio:num_rows_pio|always0~0                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X33_Y72_N39                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_col_ampl_pio:rho_pio|always0~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y71_N36                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_done_pio:reset_pio|always0~0                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y73_N3                           ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]~1                                                                                                                                                                                                                                         ; LABCELL_X40_Y68_N12                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y68_N24                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                 ; LABCELL_X46_Y66_N0                           ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y66_N54                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                 ; MLABCELL_X47_Y71_N24                         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y71_N12                         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                 ; LABCELL_X45_Y70_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                                                     ; LABCELL_X45_Y70_N9                           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                 ; LABCELL_X46_Y67_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y67_N24                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                 ; LABCELL_X46_Y75_N48                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y75_N24                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                 ; LABCELL_X48_Y69_N42                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y69_N18                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                 ; LABCELL_X42_Y68_N0                           ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y68_N18                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                 ; LABCELL_X46_Y70_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_009|update_grant~0                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y70_N36                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                 ; MLABCELL_X47_Y70_N0                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux_001:cmd_mux_010|update_grant~0                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y70_N33                         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ampl_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y73_N0                           ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ampl_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y75_N24                          ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y74_N39                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:audio_subsystem_audio_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                   ; LABCELL_X36_Y74_N27                          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                            ; LABCELL_X29_Y73_N9                           ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                              ; MLABCELL_X34_Y73_N42                         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                             ; LABCELL_X33_Y78_N30                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_ampl_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y78_N51                         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                              ; MLABCELL_X39_Y74_N18                         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y73_N51                         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y77_N45                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:done_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                   ; LABCELL_X48_Y76_N54                          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y77_N0                           ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:incr_ampl_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y77_N36                          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_cols_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y77_N24                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_cols_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y78_N9                           ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y74_N24                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:num_rows_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y74_N36                         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y74_N54                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:reset_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y74_N39                          ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y79_N9                           ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rho_pio_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                    ; LABCELL_X31_Y79_N51                          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                     ; LABCELL_X37_Y68_N45                          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                      ; MLABCELL_X28_Y72_N21                         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                     ; LABCELL_X40_Y68_N36                          ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                      ; LABCELL_X37_Y72_N36                          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                ; LABCELL_X46_Y69_N0                           ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:av_config_avalon_av_config_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                 ; LABCELL_X45_Y73_N51                          ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                 ; LABCELL_X46_Y70_N51                          ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:col_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                  ; LABCELL_X45_Y78_N30                          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                  ; LABCELL_X45_Y69_N36                          ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:counter_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                   ; LABCELL_X50_Y70_N45                          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                     ; MLABCELL_X47_Y70_N39                         ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:done_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                      ; LABCELL_X50_Y74_N51                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                ; LABCELL_X46_Y75_N3                           ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:incr_ampl_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                 ; LABCELL_X43_Y75_N3                           ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                 ; LABCELL_X43_Y78_N3                           ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_cols_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                  ; LABCELL_X42_Y79_N15                          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                 ; MLABCELL_X34_Y70_N21                         ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:num_rows_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                  ; LABCELL_X35_Y69_N57                          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                    ; LABCELL_X46_Y67_N51                          ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:reset_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                     ; LABCELL_X46_Y73_N45                          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                      ; LABCELL_X48_Y69_N21                          ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:rho_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                       ; LABCELL_X37_Y69_N24                          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                          ; LABCELL_X35_Y75_N39                          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:audio_subsystem_audio_slave_agent|altera_merlin_burst_uncompressor:uncompressor|always0~1                                                                                                                                                                                                                          ; LABCELL_X37_Y72_N15                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_config_avalon_av_config_slave_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                     ; MLABCELL_X34_Y73_N33                         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                      ; LABCELL_X40_Y79_N42                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:counter_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                       ; MLABCELL_X39_Y73_N30                         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:done_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                          ; MLABCELL_X47_Y78_N33                         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:incr_ampl_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                     ; LABCELL_X36_Y77_N42                          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_cols_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                      ; MLABCELL_X39_Y78_N33                         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:num_rows_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                      ; MLABCELL_X34_Y74_N57                         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:reset_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                         ; LABCELL_X37_Y74_N45                          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rho_pio_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                                           ; LABCELL_X31_Y79_N6                           ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|internal_valid~1                                                                                                                                                                                                                                                       ; LABCELL_X45_Y68_N42                          ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|pending_response_count[1]~0                                                                                                                                                                                                                                            ; LABCELL_X45_Y68_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter|internal_valid~0                                                                                                                                                                                                                                                       ; LABCELL_X48_Y68_N15                          ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter|nonposted_cmd_accepted~1                                                                                                                                                                                                                                               ; LABCELL_X46_Y68_N42                          ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter|pending_response_count[1]~0                                                                                                                                                                                                                                            ; LABCELL_X48_Y70_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                    ; FF_X45_Y66_N41                               ; 59      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                        ; FF_X24_Y75_N31                               ; 2612    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Computer_System:The_System|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y73_N15                         ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Equal2904~1                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X24_Y63_N27                          ; 11773   ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Equal2904~2                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y22_N27                          ; 6279    ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Equal771~2                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y40_N54                          ; 3134    ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; always0~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y70_N30                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; always307~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y24_N15                          ; 3900    ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bottom_reg[87][8]~0                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y27_N21                          ; 3132    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bus_addr[3]~1                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y70_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bus_addr~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y66_N9                           ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; col_itr[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y1_N18                           ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; counter[87][0]~1                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X60_Y36_N12                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; counter[87][14]~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X48_Y73_N18                          ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; counter_reg[0]~1                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X46_Y38_N3                           ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; curr_reg[87][8]~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X48_Y23_N57                          ; 6264    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; d[87][0]~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y27_N18                          ; 4680    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; d_prev[0][0]~0                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X70_Y4_N51                           ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; down_reg[173][9]~0                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y27_N36                          ; 3132    ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; index_rows[0][0]~1                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X52_Y3_N9                           ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; index_rows[0][6]~0                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X42_Y27_N54                          ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; initCols[87].initial_val[9]~0                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y23_N57                          ; 783     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; initCols[87].intermed_val[7]~0                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y27_N48                          ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; out_val[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y34_N27                          ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; read_addr_prev[0][0]~3                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X80_Y3_N3                            ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; u_up[87][8]~0                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y23_N33                          ; 3132    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; we[0]                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X72_Y3_N8                                 ; 315     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; write_addr[0][0]~2                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X52_Y3_N54                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; write_addr[0][7]~1                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X52_Y3_N51                          ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                            ; PIN_AF14                              ; 23956   ; Global Clock         ; GCLK4            ; --                        ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                            ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 4       ; Global Clock         ; GCLK11           ; --                        ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X89_Y0_N1            ; 1       ; Global Clock         ; GCLK10           ; --                        ;
; Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                  ; PLLOUTPUTCOUNTER_X0_Y19_N1            ; 3162    ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Equal2904~1                                                                                                                                          ; 11773   ;
; Equal2904~2                                                                                                                                          ; 6279    ;
; curr_reg[87][8]~0                                                                                                                                    ; 6264    ;
; Equal2~1                                                                                                                                             ; 5603    ;
; d[87][0]~0                                                                                                                                           ; 4680    ;
; always307~0                                                                                                                                          ; 3900    ;
; drum_state[0][1]                                                                                                                                     ; 3154    ;
; drum_state[0][0]                                                                                                                                     ; 3153    ;
; drum_state[0][2]                                                                                                                                     ; 3153    ;
; Equal771~2                                                                                                                                           ; 3134    ;
; u_up[87][8]~0                                                                                                                                        ; 3132    ;
; bottom_reg[87][8]~0                                                                                                                                  ; 3132    ;
; down_reg[173][9]~0                                                                                                                                   ; 3132    ;
; Equal3~1                                                                                                                                             ; 3132    ;
; Computer_System:The_System|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 2612    ;
; Equal360~2                                                                                                                                           ; 2101    ;
; index_rows[0][5]                                                                                                                                     ; 1736    ;
; KEY[0]~input                                                                                                                                         ; 1607    ;
; d~1                                                                                                                                                  ; 1584    ;
; Computer_System:The_System|Computer_System_done_pio:reset_pio|data_out                                                                               ; 1544    ;
; index_rows[0][4]                                                                                                                                     ; 1039    ;
; LessThan23~0                                                                                                                                         ; 871     ;
; initCols[87].initial_val[9]~0                                                                                                                        ; 783     ;
; index_rows[0][9]                                                                                                                                     ; 708     ;
; index_rows[0][8]                                                                                                                                     ; 707     ;
; signed_mult:u_mult_G|lpm_mult:Mult0_rtl_0|mult_fe01:auto_generated|wire_sft6a_in[25]~5                                                               ; 706     ;
; index_rows[0][6]                                                                                                                                     ; 705     ;
; index_rows[0][7]                                                                                                                                     ; 705     ;
; Equal2~0                                                                                                                                             ; 698     ;
; we[0]                                                                                                                                                ; 629     ;
; index_rows[0][0]                                                                                                                                     ; 523     ;
; index_rows[0][1]                                                                                                                                     ; 523     ;
; index_rows[0][2]                                                                                                                                     ; 523     ;
; Equal360~3                                                                                                                                           ; 517     ;
; Equal360~0                                                                                                                                           ; 516     ;
; Equal360~1                                                                                                                                           ; 516     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                                                                                                                                                                             ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                          ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|altsyncram_n3i1:FIFOram|ALTSYNCRAM  ; AUTO       ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None ; M10K_X26_Y77_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|altsyncram_n3i1:FIFOram|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None ; M10K_X26_Y76_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|altsyncram_n3i1:FIFOram|ALTSYNCRAM   ; AUTO       ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None ; M10K_X26_Y71_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7ba1:auto_generated|a_dpfifo_q2a1:dpfifo|altsyncram_n3i1:FIFOram|ALTSYNCRAM  ; AUTO       ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1           ; 0     ; None ; M10K_X26_Y72_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; M10K_32_5:initCols[0].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y4_N0, M10K_X26_Y5_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[0].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y4_N0, M10K_X14_Y2_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[100].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y18_N0, M10K_X76_Y17_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[100].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y16_N0, M10K_X69_Y18_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[101].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y19_N0, M10K_X76_Y14_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[101].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y22_N0, M10K_X69_Y10_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[102].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X76_Y15_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[102].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X69_Y6_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[103].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y18_N0, M10K_X76_Y16_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[103].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y17_N0, M10K_X76_Y12_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[104].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y14_N0, M10K_X69_Y9_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[104].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y8_N0, M10K_X69_Y5_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[105].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y9_N0, M10K_X76_Y11_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[105].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y5_N0, M10K_X76_Y7_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[106].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y10_N0, M10K_X76_Y6_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[106].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y13_N0, M10K_X69_Y7_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[107].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X76_Y8_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[107].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X76_Y4_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[108].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y13_N0, M10K_X69_Y12_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[108].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y3_N0, M10K_X69_Y1_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[109].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y10_N0, M10K_X58_Y11_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[109].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y4_N0, M10K_X69_Y3_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[10].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y24_N0, M10K_X14_Y31_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[10].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y13_N0, M10K_X5_Y32_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[110].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y13_N0, M10K_X58_Y6_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[110].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y12_N0, M10K_X58_Y7_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[111].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y7_N0, M10K_X41_Y20_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[111].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y8_N0, M10K_X41_Y18_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[112].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X41_Y23_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[112].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X38_Y21_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[113].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y22_N0, M10K_X26_Y22_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[113].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y20_N0, M10K_X38_Y19_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[114].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y32_N0, M10K_X14_Y33_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[114].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y35_N0, M10K_X14_Y35_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[115].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y34_N0, M10K_X26_Y44_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[115].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y39_N0, M10K_X5_Y45_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[116].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y45_N0, M10K_X14_Y46_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[116].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y49_N0, M10K_X5_Y46_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[117].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y47_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[117].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X5_Y50_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[118].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y52_N0, M10K_X14_Y55_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[118].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y52_N0, M10K_X14_Y58_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[119].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y57_N0, M10K_X26_Y58_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[119].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y56_N0, M10K_X14_Y64_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[11].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y23_N0, M10K_X14_Y23_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[11].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y9_N0, M10K_X14_Y16_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[120].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y56_N0, M10K_X26_Y59_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[120].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y59_N0, M10K_X14_Y62_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[121].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y61_N0, M10K_X26_Y60_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[121].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y62_N0, M10K_X14_Y63_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[122].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y60_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[122].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y64_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[123].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y61_N0, M10K_X38_Y60_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[123].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y63_N0, M10K_X38_Y64_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[124].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y51_N0, M10K_X26_Y52_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[124].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y52_N0, M10K_X41_Y54_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[125].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y56_N0, M10K_X38_Y54_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[125].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y59_N0, M10K_X49_Y56_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[126].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y51_N0, M10K_X38_Y42_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[126].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y58_N0, M10K_X49_Y48_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[127].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X41_Y41_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[127].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y44_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[128].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y41_N0, M10K_X38_Y38_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[128].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y43_N0, M10K_X41_Y38_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[129].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y34_N0, M10K_X49_Y36_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[129].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y34_N0, M10K_X49_Y38_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[12].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y25_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[12].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X5_Y14_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[130].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y36_N0, M10K_X38_Y37_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[130].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y35_N0, M10K_X49_Y39_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[131].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y39_N0, M10K_X41_Y44_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[131].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y40_N0, M10K_X49_Y47_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[132].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X38_Y44_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[132].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y50_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[133].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y45_N0, M10K_X38_Y46_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[133].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y45_N0, M10K_X26_Y46_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[134].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y47_N0, M10K_X41_Y49_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[134].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y45_N0, M10K_X49_Y62_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[135].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y57_N0, M10K_X38_Y55_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[135].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y60_N0, M10K_X49_Y57_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[136].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y56_N0, M10K_X41_Y61_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[136].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y58_N0, M10K_X41_Y64_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[137].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X38_Y61_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[137].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y63_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[138].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y54_N0, M10K_X26_Y50_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[138].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y55_N0, M10K_X26_Y57_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[139].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y49_N0, M10K_X14_Y49_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[139].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y53_N0, M10K_X5_Y51_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[13].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y17_N0, M10K_X26_Y18_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[13].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y19_N0, M10K_X5_Y11_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[140].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y48_N0, M10K_X26_Y40_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[140].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y50_N0, M10K_X5_Y48_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[141].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y37_N0, M10K_X49_Y33_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[141].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y37_N0, M10K_X26_Y34_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[142].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X58_Y29_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[142].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y28_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[143].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y26_N0, M10K_X49_Y27_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[143].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y17_N0, M10K_X58_Y25_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[144].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y27_N0, M10K_X69_Y25_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[144].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y30_N0, M10K_X69_Y28_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[145].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y24_N0, M10K_X76_Y25_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[145].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y24_N0, M10K_X69_Y26_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[146].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y23_N0, M10K_X58_Y23_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[146].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y32_N0, M10K_X69_Y34_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[147].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X58_Y21_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[147].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X69_Y32_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[148].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y23_N0, M10K_X58_Y22_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[148].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y19_N0, M10K_X69_Y20_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[149].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y22_N0, M10K_X49_Y19_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[149].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y17_N0, M10K_X49_Y10_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[14].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y26_N0, M10K_X26_Y21_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[14].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y12_N0, M10K_X14_Y21_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[150].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y18_N0, M10K_X41_Y16_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[150].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y16_N0, M10K_X49_Y15_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[151].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y14_N0, M10K_X49_Y12_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[151].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y13_N0, M10K_X58_Y5_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[152].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y9_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[152].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X41_Y7_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[153].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y8_N0, M10K_X38_Y7_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[153].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y5_N0, M10K_X49_Y2_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[154].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y6_N0, M10K_X41_Y4_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[154].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y4_N0, M10K_X49_Y1_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[155].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y3_N0, M10K_X38_Y4_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[155].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y3_N0, M10K_X41_Y2_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[156].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y3_N0, M10K_X38_Y14_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[156].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y1_N0, M10K_X41_Y1_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[157].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X38_Y9_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[157].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X41_Y11_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[158].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y13_N0, M10K_X26_Y13_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[158].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y11_N0, M10K_X14_Y9_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[159].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y17_N0, M10K_X38_Y18_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[159].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y6_N0, M10K_X26_Y14_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[15].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y18_N0, M10K_X26_Y20_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[15].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y14_N0, M10K_X5_Y7_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[160].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y20_N0, M10K_X26_Y26_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[160].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y7_N0, M10K_X26_Y12_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[161].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y21_N0, M10K_X26_Y17_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[161].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y21_N0, M10K_X26_Y19_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[162].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y18_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[162].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X5_Y11_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[163].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y25_N0, M10K_X26_Y23_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[163].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y14_N0, M10K_X5_Y9_N0                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[164].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y23_N0, M10K_X14_Y24_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[164].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y16_N0, M10K_X5_Y13_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[165].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y31_N0, M10K_X26_Y30_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[165].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y32_N0, M10K_X5_Y36_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[166].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y27_N0, M10K_X14_Y28_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[166].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y34_N0, M10K_X14_Y36_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[167].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y29_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[167].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y30_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[168].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y19_N0, M10K_X14_Y17_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[168].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y12_N0, M10K_X5_Y10_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[169].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y14_N0, M10K_X14_Y13_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[169].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y11_N0, M10K_X14_Y5_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[16].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y13_N0, M10K_X38_Y17_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[16].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y9_N0, M10K_X41_Y6_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[170].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y11_N0, M10K_X26_Y10_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[170].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y6_N0, M10K_X5_Y6_N0                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[171].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y10_N0, M10K_X26_Y7_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[171].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y5_N0, M10K_X5_Y8_N0                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[172].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y8_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[172].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y6_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[173].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y8_N0, M10K_X14_Y7_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[173].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y1_N0, M10K_X14_Y3_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[17].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X38_Y13_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[17].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X38_Y11_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[18].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y14_N0, M10K_X38_Y9_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[18].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y1_N0, M10K_X41_Y11_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[19].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y4_N0, M10K_X26_Y3_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[19].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y2_N0, M10K_X38_Y1_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[1].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y7_N0, M10K_X26_Y4_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[1].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y3_N0, M10K_X14_Y4_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[20].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y4_N0, M10K_X38_Y3_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[20].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y1_N0, M10K_X49_Y3_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[21].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y7_N0, M10K_X38_Y6_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[21].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y2_N0, M10K_X49_Y4_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[22].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y8_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[22].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y5_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[23].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y12_N0, M10K_X49_Y9_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[23].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y5_N0, M10K_X41_Y7_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[24].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y16_N0, M10K_X41_Y14_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[24].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y15_N0, M10K_X49_Y13_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[25].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y19_N0, M10K_X49_Y18_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[25].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y10_N0, M10K_X49_Y16_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[26].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y22_N0, M10K_X49_Y22_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[26].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y20_N0, M10K_X58_Y17_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[27].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y23_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[27].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X58_Y19_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[28].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y23_N0, M10K_X58_Y21_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[28].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y34_N0, M10K_X69_Y32_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[29].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y25_N0, M10K_X76_Y23_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[29].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y26_N0, M10K_X76_Y32_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[2].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y8_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[2].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y1_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[30].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y25_N0, M10K_X76_Y24_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[30].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y28_N0, M10K_X69_Y24_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[31].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y27_N0, M10K_X58_Y27_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[31].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y25_N0, M10K_X69_Y30_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[32].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X58_Y26_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[32].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y17_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[33].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y33_N0, M10K_X58_Y29_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[33].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y34_N0, M10K_X49_Y28_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[34].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y40_N0, M10K_X14_Y37_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[34].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y48_N0, M10K_X5_Y37_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[35].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y49_N0, M10K_X26_Y48_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[35].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y51_N0, M10K_X14_Y50_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[36].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y50_N0, M10K_X26_Y49_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[36].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y57_N0, M10K_X5_Y53_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[37].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y54_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[37].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y55_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[38].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y61_N0, M10K_X38_Y61_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[38].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y64_N0, M10K_X49_Y63_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[39].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y55_N0, M10K_X38_Y56_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[39].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y57_N0, M10K_X41_Y58_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[3].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y7_N0, M10K_X14_Y8_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[3].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y8_N0, M10K_X14_Y6_N0                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[40].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y49_N0, M10K_X41_Y57_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[40].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y62_N0, M10K_X49_Y60_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[41].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y46_N0, M10K_X41_Y47_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[41].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y46_N0, M10K_X38_Y45_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[42].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X41_Y45_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[42].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y45_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[43].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y44_N0, M10K_X38_Y44_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[43].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y47_N0, M10K_X49_Y50_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[44].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y37_N0, M10K_X38_Y39_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[44].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y39_N0, M10K_X38_Y40_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[45].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y36_N0, M10K_X38_Y36_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[45].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y38_N0, M10K_X69_Y35_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[46].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y38_N0, M10K_X49_Y34_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[46].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y38_N0, M10K_X58_Y34_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[47].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X38_Y41_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[47].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y43_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[48].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y42_N0, M10K_X41_Y41_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[48].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y48_N0, M10K_X49_Y44_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[49].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y54_N0, M10K_X38_Y51_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[49].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y56_N0, M10K_X49_Y58_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[4].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y10_N0, M10K_X14_Y10_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[4].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y6_N0, M10K_X5_Y5_N0                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[50].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y52_N0, M10K_X41_Y56_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[50].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y54_N0, M10K_X49_Y59_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[51].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y60_N0, M10K_X26_Y51_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[51].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y64_N0, M10K_X38_Y52_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[52].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y61_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[52].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y63_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[53].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y60_N0, M10K_X14_Y60_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[53].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y63_N0, M10K_X26_Y64_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[54].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y59_N0, M10K_X14_Y61_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[54].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y62_N0, M10K_X26_Y62_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[55].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y58_N0, M10K_X26_Y56_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[55].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y64_N0, M10K_X14_Y59_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[56].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y55_N0, M10K_X14_Y57_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[56].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y58_N0, M10K_X14_Y56_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[57].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y52_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[57].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X5_Y52_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[58].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y46_N0, M10K_X14_Y47_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[58].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y46_N0, M10K_X5_Y50_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[59].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y44_N0, M10K_X14_Y45_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[59].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y45_N0, M10K_X5_Y49_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[5].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y13_N0, M10K_X26_Y11_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[5].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y5_N0, M10K_X26_Y6_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[60].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y33_N0, M10K_X14_Y34_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[60].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y35_N0, M10K_X5_Y39_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[61].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y22_N0, M10K_X14_Y32_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[61].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y19_N0, M10K_X5_Y35_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[62].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y22_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[62].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y20_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[63].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y20_N0, M10K_X41_Y23_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[63].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y18_N0, M10K_X38_Y21_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[64].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y6_N0, M10K_X49_Y7_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[64].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y7_N0, M10K_X58_Y8_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[65].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y11_N0, M10K_X58_Y13_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[65].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y3_N0, M10K_X58_Y12_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[66].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y12_N0, M10K_X58_Y10_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[66].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y1_N0, M10K_X69_Y4_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[67].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X69_Y13_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[67].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X76_Y3_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[68].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y6_N0, M10K_X76_Y8_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[68].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y7_N0, M10K_X76_Y4_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[69].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y11_N0, M10K_X76_Y10_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[69].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y7_N0, M10K_X76_Y13_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[6].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y17_N0, M10K_X14_Y14_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[6].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y10_N0, M10K_X14_Y11_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[70].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y9_N0, M10K_X76_Y9_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[70].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y5_N0, M10K_X76_Y5_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[71].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y16_N0, M10K_X58_Y14_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[71].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y12_N0, M10K_X69_Y8_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[72].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X76_Y18_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[72].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X69_Y17_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[73].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y14_N0, M10K_X76_Y15_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[73].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y10_N0, M10K_X69_Y6_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[74].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y17_N0, M10K_X76_Y19_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[74].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y18_N0, M10K_X69_Y22_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[75].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y19_N0, M10K_X58_Y18_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[75].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y21_N0, M10K_X69_Y16_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[76].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y26_N0, M10K_X76_Y22_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[76].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y20_N0, M10K_X76_Y21_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[77].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X76_Y28_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[77].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X76_Y29_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[78].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y30_N0, M10K_X76_Y27_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[78].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y33_N0, M10K_X69_Y29_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[79].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y33_N0, M10K_X76_Y31_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[79].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y35_N0, M10K_X76_Y34_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[7].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y19_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[7].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X5_Y12_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[80].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y31_N0, M10K_X58_Y32_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[80].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y32_N0, M10K_X69_Y33_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[81].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y29_N0, M10K_X41_Y29_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[81].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y49_N0, M10K_X49_Y46_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[82].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X41_Y30_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[82].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X58_Y30_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[83].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y28_N0, M10K_X26_Y31_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[83].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X38_Y30_N0, M10K_X49_Y30_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[84].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y37_N0, M10K_X26_Y33_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[84].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y40_N0, M10K_X26_Y35_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[85].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y40_N0, M10K_X26_Y42_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[85].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y43_N0, M10K_X5_Y47_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[86].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 3           ; 0     ; None ; M10K_X14_Y38_N0, M10K_X14_Y41_N0, M10K_X14_Y42_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[86].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y44_N0, M10K_X5_Y42_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[87].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X14_Y38_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[87].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X5_Y38_N0                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[88].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 3           ; 0     ; None ; M10K_X14_Y38_N0, M10K_X14_Y41_N0, M10K_X14_Y42_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[88].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 3           ; 0     ; None ; M10K_X5_Y38_N0, M10K_X5_Y44_N0, M10K_X5_Y42_N0    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[89].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y42_N0, M10K_X14_Y40_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[89].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y42_N0, M10K_X5_Y43_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[8].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y28_N0, M10K_X14_Y29_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[8].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X14_Y36_N0, M10K_X14_Y30_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[90].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y42_N0, M10K_X26_Y37_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[90].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y47_N0, M10K_X5_Y40_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[91].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y33_N0, M10K_X26_Y28_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[91].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y35_N0, M10K_X38_Y30_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[92].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X26_Y31_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[92].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X49_Y30_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[93].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y30_N0, M10K_X38_Y29_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[93].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y30_N0, M10K_X49_Y49_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[94].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X41_Y29_N0, M10K_X41_Y31_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[94].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X49_Y46_N0, M10K_X49_Y32_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[95].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X58_Y32_N0, M10K_X58_Y33_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[95].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X69_Y33_N0, M10K_X76_Y35_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[96].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y31_N0, M10K_X76_Y30_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[96].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y34_N0, M10K_X76_Y33_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[97].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X76_Y27_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[97].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 1           ; 0     ; None ; M10K_X69_Y29_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[98].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y28_N0, M10K_X76_Y26_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[98].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y29_N0, M10K_X76_Y20_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[99].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y22_N0, M10K_X69_Y19_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[99].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X76_Y21_N0, M10K_X69_Y21_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[9].m10k_curr|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X26_Y30_N0, M10K_X14_Y27_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; M10K_32_5:initCols[9].m10k_prev|altsyncram:mem_rtl_0|altsyncram_1kk1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 18           ; 512          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 9216 ; 512                         ; 18                          ; 512                         ; 18                          ; 9216                ; 2           ; 0     ; None ; M10K_X5_Y36_N0, M10K_X5_Y34_N0                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Two Independent 18x18         ; 87          ;
; Total number of DSP blocks    ; 87          ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 174         ;
+-------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                        ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; drum:initCols[87].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y41_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[86].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y43_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[85].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y43_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[84].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y35_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[83].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y26_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[82].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y30_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[81].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y28_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[80].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y33_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[79].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y30_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[78].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y26_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[77].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y28_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[76].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y18_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[75].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y16_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[74].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y20_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[73].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y10_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[72].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y16_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[71].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y12_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[70].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y8_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[69].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y14_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[68].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y6_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[67].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y12_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[66].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y8_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[65].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y14_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[64].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y6_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[63].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y22_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[62].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y22_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[61].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y33_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[60].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y39_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[59].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y45_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[58].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y47_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[57].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y55_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[56].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y61_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[55].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y57_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[54].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y63_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[53].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y59_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[52].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y65_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[51].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y51_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[50].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y59_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[49].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y53_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[48].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y41_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[47].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y39_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[46].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y35_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[45].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y35_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[44].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y37_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[43].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y47_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[42].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y45_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[41].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y49_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[40].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y61_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[39].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y57_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[38].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y63_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[37].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y53_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[36].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y51_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[35].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y49_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[34].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y37_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[33].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y30_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[32].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y26_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[31].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y28_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[30].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y24_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[29].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y22_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[28].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y22_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[27].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y24_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[26].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y20_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[25].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y18_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[24].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y12_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[23].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y10_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[22].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y8_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[21].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y6_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[20].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y4_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[19].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y2_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[18].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y14_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[17].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y10_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[16].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y18_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[15].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y24_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[14].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y26_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[13].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y16_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[12].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y24_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[11].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y20_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[10].oneNode|signed_mult:rho_mult_usum|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y33_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[9].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y30_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[8].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y28_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[7].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y18_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[6].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y14_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[5].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y12_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[4].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y10_N0 ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[3].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y6_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[2].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y8_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; drum:initCols[1].oneNode|signed_mult:rho_mult_usum|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y4_N0  ; Signed              ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------------------------+
; Routing Usage Summary                                                    ;
+---------------------------------------------+----------------------------+
; Routing Resource Type                       ; Usage                      ;
+---------------------------------------------+----------------------------+
; Block interconnects                         ; 126,079 / 289,320 ( 44 % ) ;
; C12 interconnects                           ; 6,326 / 13,420 ( 47 % )    ;
; C2 interconnects                            ; 64,276 / 119,108 ( 54 % )  ;
; C4 interconnects                            ; 33,186 / 56,300 ( 59 % )   ;
; DQS bus muxes                               ; 4 / 25 ( 16 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )             ;
; DQS-9 I/O buses                             ; 4 / 25 ( 16 % )            ;
; Direct links                                ; 12,069 / 289,320 ( 4 % )   ;
; Global clocks                               ; 4 / 16 ( 25 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )              ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )              ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )              ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 1 / 6 ( 17 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )             ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )             ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 1 / 287 ( < 1 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )            ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )            ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 1 / 165 ( < 1 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 63 / 67 ( 94 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 112 / 156 ( 72 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 1 / 64 ( 2 % )             ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )             ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )             ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )            ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )             ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )             ;
; Local interconnects                         ; 16,037 / 84,580 ( 19 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )             ;
; R14 interconnects                           ; 6,856 / 12,676 ( 54 % )    ;
; R14/C12 interconnect drivers                ; 11,896 / 20,720 ( 57 % )   ;
; R3 interconnects                            ; 72,219 / 130,992 ( 55 % )  ;
; R6 interconnects                            ; 117,631 / 266,960 ( 44 % ) ;
; Spine clocks                                ; 18 / 360 ( 5 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )         ;
+---------------------------------------------+----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 16    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 12    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 296          ; 4            ; 296          ; 0            ; 32           ; 368       ; 296          ; 0            ; 368       ; 368       ; 54           ; 46           ; 0            ; 0            ; 0            ; 54           ; 46           ; 0            ; 0            ; 0            ; 97           ; 46           ; 100          ; 0            ; 0            ; 0            ; 0            ; 263          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 72           ; 364          ; 72           ; 368          ; 336          ; 0         ; 72           ; 368          ; 0         ; 0         ; 314          ; 322          ; 368          ; 368          ; 368          ; 314          ; 322          ; 368          ; 368          ; 368          ; 271          ; 322          ; 268          ; 368          ; 368          ; 368          ; 368          ; 105          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_DOUT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; IRDA_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_CLK27            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_HS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_RESET_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TD_VS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_ADDR[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CKE        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CK_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CK_P       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CS_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ODT        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RESET_N    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_WE_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_GTX_CLK    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_MDC        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_DATA[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_DATA[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_DATA[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_DATA[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_TX_EN      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_FLASH_DCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_FLASH_NCSO      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_CLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SPIM_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SPIM_MOSI       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_UART_TX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_STP         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FPGA_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCLRCK         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_BCLK            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_DACLRCK         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_0[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PS2_CLK2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; PS2_DAT2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQS_N[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_INT_N      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_MDIO       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_FLASH_DATA[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_FLASH_DATA[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_FLASH_DATA[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_FLASH_DATA[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_GSENSOR_INT     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_GPIO[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_GPIO[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_I2C_CONTROL     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_I2C1_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_I2C1_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_I2C2_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_I2C2_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_KEY             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_LED             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_CMD          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_DATA[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_DATA[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_DATA[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SD_DATA[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_SPIM_SS         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_CONV_USB_N      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_USB_DATA[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_ENET_RX_DATA[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_CLK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DV      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_MISO       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_RX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_CLKOUT      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DIR         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_NXT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RZQ        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                               ; Destination Clock(s)                                                                 ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------------+
; CLOCK_50                                                                                      ; CLOCK_50                                                                             ; 690.9             ;
; The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk          ; The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 585.9             ;
; CLOCK_50                                                                                      ; The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 447.0             ;
; CLOCK_50,The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 42.1              ;
+-----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                       ; Destination Register                                                                                                                                                                                                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; bus_write_data[29]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[29]          ; 6.501             ;
; bus_write_data[21]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[21]          ; 6.501             ;
; bus_write_data[28]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[28]          ; 6.485             ;
; bus_write_data[22]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[22]          ; 6.485             ;
; counter_reg[27]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[27]                                                                                                                                                                                  ; 6.476             ;
; counter_reg[24]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[24]                                                                                                                                                                                  ; 6.468             ;
; counter_reg[22]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[22]                                                                                                                                                                                  ; 6.468             ;
; counter_reg[3]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[3]                                                                                                                                                                                   ; 6.468             ;
; counter_reg[12]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[12]                                                                                                                                                                                  ; 6.467             ;
; counter_reg[8]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[8]                                                                                                                                                                                   ; 6.467             ;
; counter_reg[23]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[23]                                                                                                                                                                                  ; 6.460             ;
; counter_reg[19]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[19]                                                                                                                                                                                  ; 6.460             ;
; counter_reg[15]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[15]                                                                                                                                                                                  ; 6.460             ;
; counter_reg[31]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[31]                                                                                                                                                                                  ; 6.452             ;
; counter_reg[13]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[13]                                                                                                                                                                                  ; 6.452             ;
; counter_reg[4]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[4]                                                                                                                                                                                   ; 6.452             ;
; counter_reg[2]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[2]                                                                                                                                                                                   ; 6.452             ;
; counter_reg[11]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[11]                                                                                                                                                                                  ; 6.451             ;
; counter_reg[10]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[10]                                                                                                                                                                                  ; 6.451             ;
; counter_reg[6]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[6]                                                                                                                                                                                   ; 6.451             ;
; counter_reg[5]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[5]                                                                                                                                                                                   ; 6.451             ;
; counter_reg[20]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[20]                                                                                                                                                                                  ; 6.444             ;
; counter_reg[18]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[18]                                                                                                                                                                                  ; 6.444             ;
; counter_reg[16]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[16]                                                                                                                                                                                  ; 6.444             ;
; counter_reg[14]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[14]                                                                                                                                                                                  ; 6.444             ;
; bus_write_data[27]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[27]          ; 6.442             ;
; bus_write_data[25]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[25]          ; 6.442             ;
; bus_write_data[23]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[23]          ; 6.442             ;
; bus_write_data[20]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[20]          ; 6.442             ;
; bus_write_data[17]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[17]          ; 6.442             ;
; bus_write_data[30]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[30]          ; 6.426             ;
; bus_write_data[26]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[26]          ; 6.426             ;
; bus_write_data[24]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[24]          ; 6.426             ;
; bus_write_data[16]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[16]          ; 6.423             ;
; bus_write_data[15]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[15]          ; 5.918             ;
; bus_write_data[19]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[19]          ; 5.906             ;
; bus_write                                                                                                                                                                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]          ; 5.854             ;
; bus_read                                                                                                                                                                                                              ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_uncompressed_read_reg ; 5.801             ;
; bus_write_data[18]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[18]          ; 5.769             ;
; counter_reg[9]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[9]                                                                                                                                                                                   ; 5.766             ;
; counter_reg[28]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[28]                                                                                                                                                                                  ; 5.561             ;
; bus_write_data[31]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[31]          ; 5.520             ;
; bus_addr[2]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg[2]      ; 5.409             ;
; bus_write_data[14]                                                                                                                                                                                                    ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[14]          ; 5.268             ;
; counter_reg[1]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[1]                                                                                                                                                                                   ; 5.126             ;
; counter_reg[7]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[7]                                                                                                                                                                                   ; 5.099             ;
; bus_addr[3]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]  ; 5.002             ;
; counter_reg[30]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[30]                                                                                                                                                                                  ; 4.953             ;
; counter_reg[26]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[26]                                                                                                                                                                                  ; 4.953             ;
; counter_reg[0]                                                                                                                                                                                                        ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[0]                                                                                                                                                                                   ; 4.939             ;
; counter_reg[29]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[29]                                                                                                                                                                                  ; 4.928             ;
; out_val[11]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[11]                                                                                                                                                                                     ; 4.850             ;
; out_val[0]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[0]                                                                                                                                                                                      ; 4.827             ;
; out_val[13]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[13]                                                                                                                                                                                     ; 4.755             ;
; out_val[12]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[12]                                                                                                                                                                                     ; 4.733             ;
; out_val[16]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[16]                                                                                                                                                                                     ; 4.695             ;
; counter_reg[21]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[21]                                                                                                                                                                                  ; 4.688             ;
; counter_reg[17]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[17]                                                                                                                                                                                  ; 4.688             ;
; out_val[2]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[2]                                                                                                                                                                                      ; 4.678             ;
; out_val[4]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[4]                                                                                                                                                                                      ; 4.625             ;
; out_val[10]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[10]                                                                                                                                                                                     ; 4.606             ;
; out_val[3]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[3]                                                                                                                                                                                      ; 4.597             ;
; out_val[6]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[6]                                                                                                                                                                                      ; 4.541             ;
; out_val[17]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[17]                                                                                                                                                                                     ; 4.528             ;
; out_val[8]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[8]                                                                                                                                                                                      ; 4.525             ;
; counter_reg[25]                                                                                                                                                                                                       ; Computer_System:The_System|Computer_System_ampl_pio:counter_pio|readdata[25]                                                                                                                                                                                  ; 4.521             ;
; out_val[9]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[9]                                                                                                                                                                                      ; 4.509             ;
; out_val[7]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[7]                                                                                                                                                                                      ; 4.498             ;
; out_val[15]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[15]                                                                                                                                                                                     ; 4.421             ;
; out_val[14]                                                                                                                                                                                                           ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[14]                                                                                                                                                                                     ; 4.421             ;
; out_val[5]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[5]                                                                                                                                                                                      ; 4.336             ;
; out_val[1]                                                                                                                                                                                                            ; Computer_System:The_System|Computer_System_ampl_pio:ampl_pio|readdata[1]                                                                                                                                                                                      ; 4.226             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:bus_master_audio_avalon_master_translator|read_accepted                                                ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 2.714             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:bus_master_audio_avalon_master_agent|hold_waitrequest                                                       ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 2.714             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                       ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE            ; 2.640             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                       ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE            ; 2.640             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[2]                                                                       ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:audio_subsystem_audio_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE            ; 2.640             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|has_pending_responses                                            ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_rd_limiter|last_channel[0]                                                  ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1490                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1491                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1492                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1493                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1494                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1495                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1496                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1497                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1498                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1499                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3766                                                             ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                           ; 1.967             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter|last_channel[0]                                                  ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:arm_a9_hps_h2f_lw_axi_master_wr_limiter|has_pending_responses                                            ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[13] ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[11] ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[10] ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[9]  ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[8]  ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[7]  ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[12] ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:arm_a9_hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]  ; Computer_System:The_System|Computer_System_mm_interconnect_0:mm_interconnect_0|Computer_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                             ; 1.912             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SoC_Computer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/programs/intelfpga/18.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Warning: RST port on the PLL is not properly connected on instance Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/programs/intelfpga/18.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 368 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin HPS_DDR3_RZQ not assigned to an exact location on the device File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 293
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 4 fanout uses global clock CLKCTRL_G11
    Info (11162): Computer_System:The_System|Computer_System_System_PLL:system_pll|Computer_System_System_PLL_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3198 fanout uses global clock CLKCTRL_G7
    Info (11162): Computer_System:The_System|Computer_System_Audio_Subsystem:audio_subsystem|Computer_System_Audio_Subsystem_Audio_PLL:audio_pll|Computer_System_Audio_Subsystem_Audio_PLL_audio_pll:audio_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G10
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 36169 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:02
Info (332104): Reading SDC File: 'Computer_System/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Computer_System/synthesis/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at hps_sdram_p0_pin_map.tcl(60): * could not be matched with a clock File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/hps_sdram_p0_pin_map.tcl Line: 60
Warning (332174): Ignored filter at hps_sdram_p0.sdc(551): *:The_System|*:arm_a9_hps|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/hps_sdram_p0.sdc Line: 551
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(551): Argument <from> is not an object ID File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/hps_sdram_p0.sdc Line: 551
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/hps_sdram_p0.sdc Line: 551
Warning (332174): Ignored filter at hps_sdram_p0.sdc(552): *:The_System|*:arm_a9_hps|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/hps_sdram_p0.sdc Line: 552
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(552): Argument <to> is not an object ID File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/hps_sdram_p0.sdc Line: 552
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/hps_sdram_p0.sdc Line: 552
Info (332104): Reading SDC File: 'Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc'
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(1): hps_io_hps_io_emac1_inst_TX_CLK could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 1
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(1): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 1
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TX_CLK] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 1
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(2): hps_io_hps_io_emac1_inst_TXD0 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 2
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(2): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 2
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD0] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 2
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(3): hps_io_hps_io_emac1_inst_TXD1 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 3
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(3): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 3
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD1] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 3
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(4): hps_io_hps_io_emac1_inst_TXD2 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 4
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(4): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 4
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD2] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 4
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(5): hps_io_hps_io_emac1_inst_TXD3 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 5
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(5): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 5
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD3] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 5
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(6): hps_io_hps_io_emac1_inst_RXD0 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 6
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(6): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 6
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD0] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 6
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(7): hps_io_hps_io_emac1_inst_MDIO could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 7
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(7): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 7
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_MDIO] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 7
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(8): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 8
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_MDIO] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 8
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(9): hps_io_hps_io_emac1_inst_MDC could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 9
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(9): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 9
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_MDC] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 9
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(10): hps_io_hps_io_emac1_inst_RX_CTL could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 10
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(10): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 10
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RX_CTL] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 10
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(11): hps_io_hps_io_emac1_inst_TX_CTL could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 11
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(11): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 11
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TX_CTL] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 11
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(12): hps_io_hps_io_emac1_inst_RX_CLK could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 12
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(12): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 12
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RX_CLK] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 12
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(13): hps_io_hps_io_emac1_inst_RXD1 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 13
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(13): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 13
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD1] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 13
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(14): hps_io_hps_io_emac1_inst_RXD2 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 14
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(14): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 14
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD2] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 14
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(15): hps_io_hps_io_emac1_inst_RXD3 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 15
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(15): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 15
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD3] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 15
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(16): hps_io_hps_io_qspi_inst_IO0 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 16
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(16): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 16
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_qspi_inst_IO0] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 16
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(17): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 17
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_qspi_inst_IO0] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 17
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(18): hps_io_hps_io_qspi_inst_IO1 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 18
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(18): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 18
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_qspi_inst_IO1] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 18
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(19): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 19
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_qspi_inst_IO1] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 19
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(20): hps_io_hps_io_qspi_inst_IO2 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 20
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(20): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 20
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_qspi_inst_IO2] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 20
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(21): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 21
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_qspi_inst_IO2] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 21
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(22): hps_io_hps_io_qspi_inst_IO3 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 22
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(22): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 22
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_qspi_inst_IO3] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 22
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(23): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 23
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_qspi_inst_IO3] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 23
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(24): hps_io_hps_io_qspi_inst_SS0 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 24
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(24): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 24
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_qspi_inst_SS0] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 24
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(25): hps_io_hps_io_qspi_inst_CLK could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 25
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(25): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 25
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_qspi_inst_CLK] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 25
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(26): hps_io_hps_io_sdio_inst_CMD could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 26
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(26): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 26
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_CMD] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 26
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(27): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 27
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_CMD] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 27
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(28): hps_io_hps_io_sdio_inst_D0 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 28
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(28): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 28
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D0] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 28
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(29): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 29
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D0] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 29
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(30): hps_io_hps_io_sdio_inst_D1 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 30
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(30): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 30
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D1] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 30
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(31): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 31
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D1] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 31
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(32): hps_io_hps_io_sdio_inst_CLK could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 32
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(32): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 32
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_CLK] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 32
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(33): hps_io_hps_io_sdio_inst_D2 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 33
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(33): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 33
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D2] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 33
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(34): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 34
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D2] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 34
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(35): hps_io_hps_io_sdio_inst_D3 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 35
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(35): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 35
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D3] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 35
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(36): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 36
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D3] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 36
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(37): hps_io_hps_io_usb1_inst_D0 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 37
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(37): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 37
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D0] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 37
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(38): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 38
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D0] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 38
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(39): hps_io_hps_io_usb1_inst_D1 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 39
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(39): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 39
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D1] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 39
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(40): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 40
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D1] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 40
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(41): hps_io_hps_io_usb1_inst_D2 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 41
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(41): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 41
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D2] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 41
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(42): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 42
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D2] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 42
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(43): hps_io_hps_io_usb1_inst_D3 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 43
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(43): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 43
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D3] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 43
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(44): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 44
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D3] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 44
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(45): hps_io_hps_io_usb1_inst_D4 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 45
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(45): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 45
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D4] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 45
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(46): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 46
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D4] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 46
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(47): hps_io_hps_io_usb1_inst_D5 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 47
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(47): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 47
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D5] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 47
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(48): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 48
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D5] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 48
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(49): hps_io_hps_io_usb1_inst_D6 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 49
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(49): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 49
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D6] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 49
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(50): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 50
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D6] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 50
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(51): hps_io_hps_io_usb1_inst_D7 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 51
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(51): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 51
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D7] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 51
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(52): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 52
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D7] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 52
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(53): hps_io_hps_io_usb1_inst_CLK could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 53
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(53): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 53
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_CLK] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 53
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(54): hps_io_hps_io_usb1_inst_STP could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 54
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(54): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 54
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_STP] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 54
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(55): hps_io_hps_io_usb1_inst_DIR could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 55
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(55): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 55
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_DIR] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 55
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(56): hps_io_hps_io_usb1_inst_NXT could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 56
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(56): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 56
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_NXT] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 56
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(57): hps_io_hps_io_spim1_inst_CLK could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 57
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(57): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 57
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_spim1_inst_CLK] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 57
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(58): hps_io_hps_io_spim1_inst_MOSI could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 58
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(58): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 58
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_spim1_inst_MOSI] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 58
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(59): hps_io_hps_io_spim1_inst_MISO could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 59
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(59): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 59
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_spim1_inst_MISO] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 59
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(60): hps_io_hps_io_spim1_inst_SS0 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 60
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(60): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 60
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_spim1_inst_SS0] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 60
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(61): hps_io_hps_io_uart0_inst_RX could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 61
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(61): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 61
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_uart0_inst_RX] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 61
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(62): hps_io_hps_io_uart0_inst_TX could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 62
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(62): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 62
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_uart0_inst_TX] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 62
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(63): hps_io_hps_io_i2c0_inst_SDA could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 63
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(63): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 63
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_i2c0_inst_SDA] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 63
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(64): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 64
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_i2c0_inst_SDA] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 64
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(65): hps_io_hps_io_i2c0_inst_SCL could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 65
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(65): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 65
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_i2c0_inst_SCL] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 65
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(66): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 66
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_i2c0_inst_SCL] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 66
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(67): hps_io_hps_io_i2c1_inst_SDA could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 67
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(67): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 67
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_i2c1_inst_SDA] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 67
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(68): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 68
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_i2c1_inst_SDA] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 68
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(69): hps_io_hps_io_i2c1_inst_SCL could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 69
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(69): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 69
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_i2c1_inst_SCL] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 69
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(70): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 70
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_i2c1_inst_SCL] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 70
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(71): hps_io_hps_io_gpio_inst_GPIO09 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 71
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(71): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 71
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO09] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 71
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(72): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 72
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO09] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 72
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(73): hps_io_hps_io_gpio_inst_GPIO35 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 73
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(73): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 73
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO35] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 73
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(74): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 74
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO35] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 74
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(75): hps_io_hps_io_gpio_inst_GPIO40 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 75
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(75): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 75
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO40] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 75
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(76): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 76
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO40] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 76
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(77): hps_io_hps_io_gpio_inst_GPIO41 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 77
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(77): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 77
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO41] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 77
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(78): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 78
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO41] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 78
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(79): hps_io_hps_io_gpio_inst_GPIO48 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 79
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(79): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 79
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO48] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 79
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(80): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 80
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO48] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 80
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(81): hps_io_hps_io_gpio_inst_GPIO53 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 81
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(81): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 81
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO53] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 81
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(82): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 82
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO53] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 82
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(83): hps_io_hps_io_gpio_inst_GPIO54 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 83
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(83): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 83
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO54] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 83
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(84): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 84
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO54] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 84
Warning (332174): Ignored filter at Computer_System_ARM_A9_HPS_hps_io_border.sdc(85): hps_io_hps_io_gpio_inst_GPIO61 could not be matched with a port File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 85
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(85): Argument <from> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 85
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO61] -to * File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 85
Warning (332049): Ignored set_false_path at Computer_System_ARM_A9_HPS_hps_io_border.sdc(86): Argument <to> is an empty collection File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 86
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO61] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/Computer_System/synthesis/submodules/Computer_System_ARM_A9_HPS_hps_io_border.sdc Line: 86
Info (332104): Reading SDC File: 'DE1_SoC_Computer.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 2 -multiply_by 29 -duty_cycle 50.00 -name {The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 59 -duty_cycle 50.00 -name {The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332054): Assignment set_output_delay is accepted but has some problems at DE1_SoC_Computer.sdc(93): Set_input_delay/set_output_delay has replaced one or more delays on port "VGA_BLANK_N". Please use -add_delay option if you meant to add additional constraints. File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.sdc Line: 93
    Info (332050): set_output_delay -max -clock clk_vga 0.215 [get_ports VGA_BLANK_N] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.sdc Line: 93
Warning (332054): Assignment set_output_delay is accepted but has some problems at DE1_SoC_Computer.sdc(94): Set_input_delay/set_output_delay has replaced one or more delays on port "VGA_BLANK_N". Please use -add_delay option if you meant to add additional constraints. File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.sdc Line: 94
    Info (332050): set_output_delay -min -clock clk_vga -1.485 [get_ports VGA_BLANK_N] File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.sdc Line: 94
Warning (332060): Node: HPS_USB_CLKOUT was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|usb1_inst~FF_3474 is being clocked by HPS_USB_CLKOUT
Warning (332060): Node: HPS_I2C1_SCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|i2c0_inst~FF_3393 is being clocked by HPS_I2C1_SCLK
Warning (332060): Node: HPS_I2C2_SCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|i2c1_inst~FF_3393 is being clocked by HPS_I2C2_SCLK
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: The_System|arm_a9_hps|fpga_interfaces|hps2fpga_light_weight|clk  to: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3425
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
    Info (332098): Cell: The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[1]_IN (Rise) to HPS_DDR3_DQS_P[1]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[1]_IN (Rise) to HPS_DDR3_DQS_P[1]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[2]_IN (Rise) to HPS_DDR3_DQS_P[2]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[2]_IN (Rise) to HPS_DDR3_DQS_P[2]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[3]_IN (Rise) to HPS_DDR3_DQS_P[3]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[3]_IN (Rise) to HPS_DDR3_DQS_P[3]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 28 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000     clk_dram
    Info (332111):   39.714      clk_vga
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    2.500 Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    2.500 Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
    Info (332111):    2.500 HPS_DDR3_CK_N
    Info (332111):    2.500 HPS_DDR3_CK_P
    Info (332111):    2.500 HPS_DDR3_DQS_N[0]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[1]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[2]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[3]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[0]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[0]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[1]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[1]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[2]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[2]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[3]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[3]_OUT
    Info (332111):    2.500 The_System|arm_a9_hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
    Info (332111):    1.379 The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   81.379 The_System|audio_subsystem|audio_pll|audio_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 The_System|system_pll|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   37.037       tv_27m
Info (176233): Starting register packing
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 4 registers into blocks of type I/O input buffer
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_EMPTY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_FULL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_WR_N" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:35
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:03:20
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:49
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 38% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 62% of the available device resources in the region that extends from location X11_Y35 to location X21_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:06
Info (11888): Total time spent on timing analysis during the Fitter is 139.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 97 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[0] has a permanently enabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[1] has a permanently enabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[2] has a permanently enabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 200
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 201
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 203
    Info (169065): Pin ADC_CS_N has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 193
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 213
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 224
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 225
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 246
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 247
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 249
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 250
    Info (169065): Pin HPS_SPIM_SS has a permanently enabled output enable File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 340
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[8] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[0] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[1] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[2] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[3] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[4] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[5] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[6] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[7] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[9] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[10] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[11] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[12] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[13] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[14] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[15] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[16] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[17] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[18] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[19] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[20] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[21] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[22] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[23] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[24] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[25] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[26] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[27] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[28] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[29] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[30] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[31] uses the SSTL-15 Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 287
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[0] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 288
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[1] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 288
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[2] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 288
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[3] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 288
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[0] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 289
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[1] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 289
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[2] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 289
    Info (169185): Following pins have the same dynamic on-chip termination control: Computer_System:The_System|Computer_System_ARM_A9_HPS:arm_a9_hps|Computer_System_ARM_A9_HPS_hps_io:hps_io|Computer_System_ARM_A9_HPS_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[3] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.v Line: 289
Info (144001): Generated suppressed messages file C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 181 warnings
    Info: Peak virtual memory: 10258 megabytes
    Info: Processing ended: Tue Apr 09 23:26:30 2024
    Info: Elapsed time: 00:13:32
    Info: Total CPU time (on all processors): 01:08:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/hh759/Documents/GitHub/ECE-5760/Lab 3/good-touch-ADDPIO/verilog/DE1_SoC_Computer.fit.smsg.


