# 数字逻辑电路与系统：串并转换信道

实现 8bit并行信源→串并转换→串行信道→串并转换→8bit并行接收 的通信系统

同时需要部署一定的检错技术（奇偶校验）

印象中调整时序调整了很久，成就感蛮高的一个课设

其实这门课还有个写简单CPU的实验，
但本质上是前人写完了大多数部分让学生做填空题，
写代码十分钟读代码两小时那种。