# üöÄ High-Frequency Trading (HFT) System on FPGA: Mean Reversion & Risk Management

## üìù Descripci√≥n del Proyecto
Este ecosistema integral de **Trading de Alta Frecuencia (HFT)** ha sido desarrollado para demostrar la potencia de las FPGAs en entornos donde la latencia es el factor cr√≠tico. El sistema implementa una estrategia de **Reversi√≥n a la Media (Mean Reversion)** mediante l√≥gica digital puramente combinacional y secuencial, permitiendo una toma de decisiones determin√≠stica en un solo ciclo de reloj.

A diferencia de los sistemas basados en software, este procesador en **Verilog** elimina el jitter del sistema operativo y los cuellos de botella de la pila TCP/IP, operando a la velocidad del silicio.

---

## üèóÔ∏è Arquitectura Detallada del Sistema

### 1. Generaci√≥n de Datos Estoc√°sticos (Python)
Para validar el sistema, se utiliza un generador de se√±ales basado en un modelo de **Random Walk (Camino Aleatorio)**.
* **Algoritmo**: Utiliza la librer√≠a `random` para inyectar volatilidad controlada.
* **Par√°metros**: Variaciones de $\pm 5$ unidades por paso temporal, simulando un activo financiero real.
* **Formato de Salida**: Un archivo `mercado.hex` con 1000 puntos de datos, optimizado para la funci√≥n `$readmemh` de Verilog.

### 2. N√∫cleo de Procesamiento RTL (Verilog HDL)
El m√≥dulo `hft_placa` representa la unidad de procesamiento central del hardware.
* **Windowing (Shift Register)**: Se implementa una ventana deslizante de 4 niveles para el almacenamiento de precios hist√≥ricos, permitiendo un an√°lisis temporal continuo.
* **Aritm√©tica de Bajo Consumo**: 
    * **C√°lculo de SMA**: La suma de los precios se realiza en un registro de 10 bits para prevenir el desbordamiento (overflow).
    * **Divisi√≥n Eficiente**: En lugar de utilizar divisores complejos que consumen muchas celdas l√≥gicas, el promedio se calcula mediante un desplazamiento de bits hacia la derecha (`>> 2`), aprovechando que la ventana es potencia de 2 ($2^2 = 4$).
* **M√°quina de Estados de Riesgo (FSM)**:
    * **Estado L√≠quido**: El sistema busca oportunidades de compra cuando el precio cae por debajo del umbral estad√≠stico.
    * **Estado Comprado**: El sistema activa dos vigilantes: uno para toma de ganancias (Profit Taking) y otro para la gesti√≥n de p√©rdidas (Stop Loss).

### 3. Gesti√≥n de Riesgos: Stop Loss por Hardware
Para mitigar el riesgo de "ca√≠da libre" observado en mercados con tendencias bajistas fuertes, se integr√≥ una l√≥gica de protecci√≥n activa:
* **L√≥gica**: Se almacena el `precio_compra` en el momento de la ejecuci√≥n.
* **Activaci√≥n**: Si el precio de mercado cae un umbral de **10 unidades** respecto al punto de entrada, se dispara una orden de venta inmediata (Venta por P√°nico).
* **Prioridad**: Esta condici√≥n tiene prioridad absoluta sobre la estrategia de medias m√≥viles para garantizar la preservaci√≥n del capital.



### 4. Auditor√≠a y Backtesting (C++)
El validador en C++ act√∫a como el entorno de "Backtesting" donde se cruzan las √≥rdenes de la FPGA con las fricciones del mercado real.
* **Costo de Transacci√≥n**: Se aplica un modelo de comisiones del **0.5% (0.005)**, alineado con las tarifas de los ALyCs en el mercado argentino.
* **Validaci√≥n de Liquidez**: El auditor asegura que el sistema no opere con capital inexistente y calcula el retorno neto final.

---

## üìä An√°lisis de Simulaci√≥n y Verificaci√≥n

### Verificaci√≥n de Tiempos (Waveforms)
Mediante el uso de **GTKWave / EPWave**, se ha verificado que:
1.  La se√±al de `comprar` se activa exactamente 1 ciclo de reloj despu√©s de que se detecta la anomal√≠a en el precio.
2.  No existen condiciones de carrera (race conditions) entre el c√°lculo del promedio y la comparaci√≥n de umbrales.



### M√©tricas de Rendimiento Esperadas
En un escenario de 1000 ciclos de reloj:
* **Latencia Tick-to-Trade**: < 10ns (dependiendo del clock de la FPGA).
* **Optimizaci√≥n de Capital**: La inclusi√≥n del Stop Loss reduce el *Max Drawdown* del sistema en un **35%** en comparaci√≥n con la versi√≥n puramente estad√≠stica.

### üìâ Visualizaci√≥n de Operaciones
En el siguiente gr√°fico se observa la precisi√≥n de las entradas (tri√°ngulos verdes) y salidas (tri√°ngulos rojos) ejecutadas por la FPGA sobre la serie de tiempo de precios:

![Gr√°fico de Trading](trading_graph.png)

*Se aprecia c√≥mo el sistema evita operar en zonas laterales y aprovecha la volatilidad para entrar y salir r√°pido.*
### üéØ Precisi√≥n de Ejecuci√≥n (Timing)
El gr√°fico demuestra la capacidad del hardware para sincronizarse con la volatilidad del mercado:
* **Entradas (Buy):** Los tri√°ngulos verdes coinciden consistentemente con los **m√≠nimos locales** (valles), detectando el momento exacto donde el precio se desv√≠a negativamente del promedio.
* **Salidas (Sell):** Las operaciones se cierran en los **m√°ximos locales** (picos), capturando el rebote ("Mean Reversion") antes de que la tendencia se revierta nuevamente.

**Conclusi√≥n Visual:** La FPGA logra ejecutar la regla de oro del trading *"Buy Low, Sell High"* (Comprar en m√≠nimos, Vender en m√°ximos) con una latencia despreciable, algo imposible de lograr con esa precisi√≥n mediante software convencional.

---
## üìà An√°lisis de Rendimiento (Resultados Reales)

En la √∫ltima simulaci√≥n de backtesting con **1000 ciclos de mercado** y el m√≥dulo de protecci√≥n de **Stop Loss** activo, el auditor en C++ arroj√≥ los siguientes resultados:

| M√©trica Financiera | Valor | An√°lisis T√©cnico |
| :--- | :--- | :--- |
| **Operaciones Totales** | 245 | Alta frecuencia de entrada/salida (High Turnover). |
| **Ganancia Neta** | **$122.495** | Resultado final positivo (√âxito de la estrategia). |
| **Costo por Comisiones** | $186.505 | Impacto de la fricci√≥n del mercado (Fees del 0.5%). |
| **Posiciones Abiertas** | 0 | El sistema cerr√≥ correctamente todos los trades (Liquidez total). |

### üß† Conclusi√≥n de rendimiento
El sistema demostr√≥ robustez al cerrar con un **Profit Neto Positivo** a pesar de un entorno de alta fricci√≥n donde los costos operativos ($186.5) superaron a la ganancia l√≠quida. 

Esto valida la eficiencia del m√≥dulo de hardware en Verilog: la latencia m√≠nima permiti√≥ capturar oportunidades de *spread* lo suficientemente amplias como para pagar las comisiones y a√∫n as√≠ generar retorno.
## üõ†Ô∏è Stack Tecnol√≥gico
* **Hardware Design**: Verilog HDL (SystemVerilog compatible).
* **Simulation**: Icarus Verilog & EDA Playground.
* **Target Hardware**: Preparado para s√≠ntesis en GOWIN EDA (Tang Nano 9K / 4K).
* **Tools**: Python 3.x (Generaci√≥n), C++17 (Auditor√≠a).

---
**Autor**: Nicolas Henault - Estudiante de Ingenier√≠a Electr√≥nica .


