static void\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 )\r\n{\r\nT_4 type ;\r\nT_5 V_4 ;\r\nint V_5 = 0 ;\r\nT_6 V_6 ;\r\nT_3 * V_7 , * V_8 , * V_9 ;\r\nT_3 * V_10 , * V_11 , * V_12 ;\r\nT_1 * V_13 , * V_14 , * V_15 ;\r\nT_1 * V_16 , * V_17 , * V_18 ;\r\nV_6 = F_2 ( V_1 , 0 ) ;\r\nwhile ( V_5 < V_6 )\r\n{\r\ntype = F_3 ( V_1 , V_5 ++ ) ;\r\nV_4 = F_4 ( V_1 , V_5 ) ;\r\nV_5 += 2 ;\r\nswitch ( type )\r\n{\r\ncase V_19 :\r\nbreak;\r\ncase V_20 :\r\nF_5 ( V_3 , V_21 , V_1 , V_5 ,\r\nV_4 , V_22 | V_23 ) ;\r\nbreak;\r\ncase V_24 :\r\nif ( V_4 == 3 )\r\nF_5 ( V_3 , V_25 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_27 :\r\nif ( V_4 == 6 )\r\nF_5 ( V_3 , V_28 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_29 :\r\nF_5 ( V_3 , V_30 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nbreak;\r\ncase V_31 :\r\nV_7 =\r\nF_7 ( V_3 , V_1 , V_5 , V_4 ,\r\nV_32 , NULL , L_1 ) ;\r\nV_13 = F_8 ( V_1 , V_5 , V_4 ) ;\r\nF_1 ( V_13 , V_2 , V_7 ) ;\r\nbreak;\r\ncase V_33 :\r\nF_5 ( V_3 , V_34 , V_1 , V_5 ,\r\nV_4 , V_22 | V_23 ) ;\r\nbreak;\r\ncase V_35 :\r\nif ( ( V_4 == 96 ) || ( V_4 == 128 ) )\r\nF_5 ( V_3 , V_36 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_37 :\r\nif ( V_4 == 8 || V_4 == 16 )\r\nF_5 ( V_3 , V_38 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_39 :\r\nif ( V_4 == 4 )\r\nF_5 ( V_3 , V_40 , V_1 , V_5 ,\r\nV_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_42 :\r\nif ( V_4 == 1 )\r\nF_5 ( V_3 , V_43 , V_1 , V_5 ,\r\nV_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_44 :\r\nif ( V_4 == 20 )\r\nF_5 ( V_3 , V_45 , V_1 ,\r\nV_5 , V_4 , V_23 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_46 :\r\nif ( V_4 == 2 )\r\nF_5 ( V_3 , V_47 , V_1 , V_5 ,\r\nV_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_48 :\r\nV_8 =\r\nF_7 ( V_3 , V_1 , V_5 , V_4 , V_49 , NULL , L_2 ) ;\r\nV_14 = F_8 ( V_1 , V_5 , V_4 ) ;\r\nF_1 ( V_14 , V_2 , V_8 ) ;\r\nbreak;\r\ncase V_50 :\r\nbreak;\r\ncase V_51 :\r\nif ( V_4 == 8 || V_4 == 16 )\r\nF_5 ( V_3 , V_52 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_53 :\r\nif ( V_4 == 1 )\r\nF_5 ( V_3 , V_54 , V_1 ,\r\nV_5 , V_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_55 :\r\nF_5 ( V_3 , V_56 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nbreak;\r\ncase V_57 :\r\nF_5 ( V_3 , V_58 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nbreak;\r\ncase V_59 :\r\nV_9 =\r\nF_7 ( V_3 , V_1 , V_5 , V_4 ,\r\nV_60 , NULL , L_3 ) ;\r\nV_15 = F_8 ( V_1 , V_5 , V_4 ) ;\r\nF_1 ( V_15 , V_2 , V_9 ) ;\r\nbreak;\r\ncase V_61 :\r\nif ( V_4 == 2 )\r\nF_5 ( V_3 , V_62 , V_1 ,\r\nV_5 , V_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_63 :\r\nF_5 ( V_3 , V_64 ,\r\nV_1 , V_5 , V_4 , V_23 ) ;\r\nbreak;\r\ncase V_65 :\r\nif ( V_4 == 1 )\r\nF_5 ( V_3 , V_66 , V_1 ,\r\nV_5 , V_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_67 :\r\nV_12 =\r\nF_7 ( V_3 , V_1 , V_5 , V_4 , V_68 , NULL , L_4 ) ;\r\nV_18 = F_8 ( V_1 , V_5 , V_4 ) ;\r\nF_1 ( V_18 , V_2 , V_12 ) ;\r\nbreak;\r\ncase V_69 :\r\nif ( V_4 == 1 )\r\nF_5 ( V_3 , V_70 , V_1 , V_5 ,\r\nV_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_71 :\r\nV_10 =\r\nF_7 ( V_3 , V_1 , V_5 , V_4 , V_72 , NULL , L_5 ) ;\r\nV_16 = F_8 ( V_1 , V_5 , V_4 ) ;\r\nF_1 ( V_16 , V_2 , V_10 ) ;\r\nbreak;\r\ncase V_73 :\r\nif ( V_4 == 1 )\r\nF_5 ( V_3 , V_74 , V_1 ,\r\nV_5 , V_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_75 :\r\nif ( V_4 == 4 )\r\nF_5 ( V_3 , V_76 , V_1 ,\r\nV_5 , V_4 , V_41 ) ;\r\nelse\r\nF_6 ( V_26 ) ;\r\nbreak;\r\ncase V_77 :\r\nF_5 ( V_3 , V_78 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nbreak;\r\ncase V_79 :\r\nV_11 =\r\nF_7 ( V_3 , V_1 , V_5 , V_4 ,\r\nV_80 , NULL , L_6 ) ;\r\nV_17 = F_8 ( V_1 , V_5 , V_4 ) ;\r\nF_1 ( V_17 , V_2 , V_11 ) ;\r\nbreak;\r\ndefault:\r\nF_5 ( V_3 , V_78 , V_1 , V_5 ,\r\nV_4 , V_23 ) ;\r\nbreak;\r\n}\r\nV_5 += V_4 ;\r\n}\r\n}\r\nstatic void\r\nF_9 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 )\r\n{\r\nT_7 * V_81 ;\r\nT_3 * V_82 ;\r\nif ( V_3 )\r\n{\r\nV_81 =\r\nF_10 ( V_3 , V_83 , V_1 , 0 , - 1 ,\r\nL_7 ) ;\r\nV_82 = F_11 ( V_81 , V_84 ) ;\r\nF_1 ( V_1 , V_2 , V_82 ) ;\r\n}\r\n}\r\nvoid\r\nF_12 ( void )\r\n{\r\nstatic T_8 V_85 [] = {\r\n{ & V_21 ,\r\n{ L_8 , L_9 ,\r\nV_86 , V_87 , NULL , 0x0 ,\r\nL_10 , V_88 }\r\n} ,\r\n{ & V_25 ,\r\n{ L_11 , L_12 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_13 , V_88 }\r\n} ,\r\n{ & V_28 ,\r\n{ L_14 , L_15 ,\r\nV_90 , V_87 , NULL , 0x0 ,\r\nL_16 , V_88 }\r\n} ,\r\n{ & V_30 ,\r\n{ L_17 , L_18 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_19 , V_88 }\r\n} ,\r\n#if 0\r\n{&hf_docsis_bpkmattr_cm_id,\r\n{"5 CM Identification", "docsis_bpkmattr.cmid",\r\nFT_BYTES, BASE_NONE, NULL, 0x0,\r\n"CM Identification", HFILL}\r\n},\r\n#endif\r\n{ & V_34 ,\r\n{ L_20 , L_21 ,\r\nV_86 , V_87 , NULL , 0x0 ,\r\nL_22 , V_88 }\r\n} ,\r\n{ & V_36 ,\r\n{ L_23 , L_24 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_25 , V_88 }\r\n} ,\r\n{ & V_38 ,\r\n{ L_26 , L_27 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_28 , V_88 }\r\n} ,\r\n{ & V_40 ,\r\n{ L_29 , L_30 ,\r\nV_91 , V_92 , NULL , 0x0 ,\r\nL_31 , V_88 }\r\n} ,\r\n{ & V_43 ,\r\n{ L_32 , L_33 ,\r\nV_93 , V_92 , NULL , 0x0 ,\r\nL_34 , V_88 }\r\n} ,\r\n{ & V_45 ,\r\n{ L_35 , L_36 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_37 , V_88 }\r\n} ,\r\n{ & V_47 ,\r\n{ L_38 , L_39 ,\r\nV_94 , V_92 , NULL , 0x0 ,\r\nL_40 , V_88 }\r\n} ,\r\n#if 0\r\n{&hf_docsis_bpkmattr_tek_params,\r\n{"13 TEK Parameters", "docsis_bpkmattr.tekparams",\r\nFT_BYTES, BASE_NONE, NULL, 0x0,\r\n"TEK Parameters", HFILL}\r\n},\r\n#endif\r\n{ & V_52 ,\r\n{ L_41 , L_42 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_43 , V_88 }\r\n} ,\r\n{ & V_54 ,\r\n{ L_44 , L_45 ,\r\nV_93 , V_92 , F_13 ( V_95 ) , 0x0 ,\r\nL_46 , V_88 }\r\n} ,\r\n{ & V_78 ,\r\n{ L_47 , L_48 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_49 , V_88 }\r\n} ,\r\n{ & V_56 ,\r\n{ L_50 , L_51 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_52 , V_88 }\r\n} ,\r\n{ & V_58 ,\r\n{ L_53 , L_54 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_55 , V_88 }\r\n} ,\r\n#if 0\r\n{&hf_docsis_bpkmattr_security_cap,\r\n{"19 Security Capabilities", "docsis_bpkmattr.seccap",\r\nFT_BYTES, BASE_NONE, NULL, 0x0,\r\n"Security Capabilities", HFILL}\r\n},\r\n#endif\r\n{ & V_62 ,\r\n{ L_56 , L_57 ,\r\nV_94 , V_96 , F_13 ( V_97 ) , 0x0 ,\r\nL_58 , V_88 }\r\n} ,\r\n{ & V_64 ,\r\n{ L_59 , L_60 ,\r\nV_89 , V_87 , NULL , 0x0 ,\r\nL_58 , V_88 }\r\n} ,\r\n{ & V_66 ,\r\n{ L_61 , L_62 ,\r\nV_93 , V_92 , F_13 ( V_98 ) , 0x0 ,\r\nL_7 , V_88 }\r\n} ,\r\n#if 0\r\n{&hf_docsis_bpkmattr_sa_descr,\r\n{"23 SA Descriptor", "docsis_bpkmattr.sadescr",\r\nFT_BYTES, BASE_NONE, NULL, 0x0,\r\n"SA Descriptor", HFILL}\r\n},\r\n#endif\r\n{ & V_70 ,\r\n{ L_63 , L_64 ,\r\nV_93 , V_92 , NULL , 0x0 ,\r\nL_65 , V_88 }\r\n} ,\r\n#if 0\r\n{&hf_docsis_bpkmattr_sa_query,\r\n{"25 SA Query", "docsis_bpkmattr.saquery",\r\nFT_BYTES, BASE_NONE, NULL, 0x0,\r\n"SA Query", HFILL}\r\n},\r\n#endif\r\n{ & V_74 ,\r\n{ L_66 , L_67 ,\r\nV_93 , V_96 , NULL , 0x0 ,\r\nL_68 , V_88 }\r\n} ,\r\n{ & V_76 ,\r\n{ L_69 , L_70 ,\r\nV_99 , V_87 , NULL , 0x0 ,\r\nL_71 , V_88 }\r\n} ,\r\n#if 0\r\n{&hf_docsis_bpkmattr_download_param,\r\n{"28 Download Parameters", "docsis_bpkmattr.dnld_params",\r\nFT_BYTES, BASE_NONE, NULL, 0x0,\r\n"Download Parameters", HFILL}\r\n},\r\n#endif\r\n} ;\r\nstatic T_6 * V_100 [] = {\r\n& V_84 ,\r\n& V_32 ,\r\n& V_60 ,\r\n& V_49 ,\r\n& V_68 ,\r\n& V_72 ,\r\n& V_80\r\n} ;\r\nV_83 =\r\nF_14\r\n( L_72 , L_73 ,\r\nL_74 ) ;\r\nF_15 ( V_83 , V_85 , F_16 ( V_85 ) ) ;\r\nF_17 ( V_100 , F_16 ( V_100 ) ) ;\r\nF_18 ( L_74 , F_9 ,\r\nV_83 ) ;\r\n}\r\nvoid\r\nF_19 ( void )\r\n{\r\n#if 0\r\ndissector_handle_t docsis_bpkmattr_handle;\r\ndocsis_bpkmattr_handle = find_dissector ("docsis_bpkmattr");\r\ndissector_add_uint ("docsis", 0xFE, docsis_bpkmattr_handle);\r\n#endif\r\n}
