`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  5 2021 02:10:36 CST (May  4 2021 18:10:36 UTC)

module DC_Filter_gen000001_1(in1, out1);
  input [8:0] in1;
  output [11:0] out1;
  wire [8:0] in1;
  wire [11:0] out1;
  wire add_21_2_n_0, add_21_2_n_2, add_21_2_n_3, add_21_2_n_4,
       add_21_2_n_5, add_21_2_n_6, add_21_2_n_7, add_21_2_n_8;
  wire add_21_2_n_9, add_21_2_n_11, add_21_2_n_12, add_21_2_n_13,
       add_21_2_n_16, add_21_2_n_17, add_21_2_n_18, add_21_2_n_19;
  wire add_21_2_n_21, add_21_2_n_47, add_21_2_n_49, add_21_2_n_50;
  assign out1[0] = in1[0];
  assign out1[10] = 1'b1;
  assign out1[11] = 1'b0;
  INVX1 g7(.A (in1[1]), .Y (out1[1]));
  MXI2XL add_21_2_g171(.A (add_21_2_n_3), .B (in1[5]), .S0
       (add_21_2_n_18), .Y (out1[5]));
  NAND2BX1 add_21_2_g172(.AN (add_21_2_n_21), .B (out1[9]), .Y
       (out1[8]));
  MXI2XL add_21_2_g173(.A (in1[7]), .B (add_21_2_n_4), .S0
       (add_21_2_n_16), .Y (out1[7]));
  MXI2XL add_21_2_g174(.A (add_21_2_n_6), .B (in1[6]), .S0
       (add_21_2_n_19), .Y (out1[6]));
  NAND2BX1 add_21_2_g175(.AN (in1[8]), .B (add_21_2_n_17), .Y
       (out1[9]));
  NOR2BX1 add_21_2_g176(.AN (in1[8]), .B (add_21_2_n_17), .Y
       (add_21_2_n_21));
  MXI2XL add_21_2_g177(.A (add_21_2_n_2), .B (in1[4]), .S0
       (add_21_2_n_49), .Y (out1[4]));
  NOR2X1 add_21_2_g178(.A (add_21_2_n_8), .B (add_21_2_n_47), .Y
       (add_21_2_n_19));
  NOR2X1 add_21_2_g179(.A (add_21_2_n_2), .B (add_21_2_n_50), .Y
       (add_21_2_n_18));
  NAND2X1 add_21_2_g180(.A (add_21_2_n_0), .B (add_21_2_n_11), .Y
       (add_21_2_n_17));
  NAND2X1 add_21_2_g181(.A (add_21_2_n_0), .B (add_21_2_n_12), .Y
       (add_21_2_n_16));
  NAND2BX1 add_21_2_g183(.AN (add_21_2_n_13), .B (add_21_2_n_49), .Y
       (out1[3]));
  NOR2BX1 add_21_2_g184(.AN (in1[3]), .B (add_21_2_n_7), .Y
       (add_21_2_n_13));
  NOR2X1 add_21_2_g186(.A (add_21_2_n_6), .B (add_21_2_n_8), .Y
       (add_21_2_n_12));
  NOR2X4 add_21_2_g187(.A (add_21_2_n_9), .B (add_21_2_n_8), .Y
       (add_21_2_n_11));
  MXI2XL add_21_2_g188(.A (add_21_2_n_5), .B (in1[2]), .S0 (in1[1]), .Y
       (out1[2]));
  NAND2X8 add_21_2_g189(.A (in1[7]), .B (in1[6]), .Y (add_21_2_n_9));
  NAND2X6 add_21_2_g190(.A (in1[5]), .B (in1[4]), .Y (add_21_2_n_8));
  NAND2X6 add_21_2_g191(.A (in1[2]), .B (in1[1]), .Y (add_21_2_n_7));
  INVX1 add_21_2_g192(.A (in1[6]), .Y (add_21_2_n_6));
  INVX1 add_21_2_g193(.A (in1[2]), .Y (add_21_2_n_5));
  INVXL add_21_2_g194(.A (in1[7]), .Y (add_21_2_n_4));
  INVXL add_21_2_g195(.A (in1[5]), .Y (add_21_2_n_3));
  INVX1 add_21_2_g197(.A (in1[4]), .Y (add_21_2_n_2));
  NAND2BX4 add_21_2_g2(.AN (in1[3]), .B (add_21_2_n_7), .Y
       (add_21_2_n_0));
  INVXL add_21_2_fopt(.A (add_21_2_n_0), .Y (add_21_2_n_47));
  CLKINVX1 add_21_2_fopt198(.A (add_21_2_n_50), .Y (add_21_2_n_49));
  CLKINVX1 add_21_2_fopt199(.A (add_21_2_n_0), .Y (add_21_2_n_50));
endmodule

