
SLAVE2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000027c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000208  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800100  00800100  0000027c  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000027c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000002ac  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000088  00000000  00000000  000002ec  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000008c4  00000000  00000000  00000374  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000774  00000000  00000000  00000c38  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000057b  00000000  00000000  000013ac  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000124  00000000  00000000  00001928  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000449  00000000  00000000  00001a4c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000215  00000000  00000000  00001e95  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000068  00000000  00000000  000020aa  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 ee 00 	jmp	0x1dc	; 0x1dc <__vector_5>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 9f 00 	jmp	0x13e	; 0x13e <__vector_24>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a3 30       	cpi	r26, 0x03	; 3
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 62 00 	call	0xc4	; 0xc4 <main>
  88:	0c 94 02 01 	jmp	0x204	; 0x204 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <I2C_Slave_Init>:
	
	*buffer = TWDR;
	return 1;
}
void I2C_Slave_Init(uint8_t address){
	DDRC &= ~((1<<DDC4)|(1<<DDC5));
  90:	97 b1       	in	r25, 0x07	; 7
  92:	9f 7c       	andi	r25, 0xCF	; 207
  94:	97 b9       	out	0x07, r25	; 7
	
	TWAR = address << 1;
  96:	88 0f       	add	r24, r24
  98:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	TWCR = (1<<TWEA)|(1<<TWEN)|(1<<TWIE);
  9c:	85 e4       	ldi	r24, 0x45	; 69
  9e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  a2:	08 95       	ret

000000a4 <setup>:
		
    }
}
//NON INTERRUPTION SUBRUTINE/
void setup(void){
	cli();
  a4:	f8 94       	cli
	//PONEMOS PD2 COMO ENTRADA
	DDRD &= ~(1<<DDD1);
  a6:	8a b1       	in	r24, 0x0a	; 10
  a8:	8d 7f       	andi	r24, 0xFD	; 253
  aa:	8a b9       	out	0x0a, r24	; 10
	//PORTD |= (1<<PORTD1);
	//Configuramos la interrupcion de pinchage para portD
	PCICR |= (1<<PCIE2);
  ac:	e8 e6       	ldi	r30, 0x68	; 104
  ae:	f0 e0       	ldi	r31, 0x00	; 0
  b0:	80 81       	ld	r24, Z
  b2:	84 60       	ori	r24, 0x04	; 4
  b4:	80 83       	st	Z, r24
	//CONFIGURAMOS PARA PD1
	PCMSK2 |= (1<<PCINT17);
  b6:	ed e6       	ldi	r30, 0x6D	; 109
  b8:	f0 e0       	ldi	r31, 0x00	; 0
  ba:	80 81       	ld	r24, Z
  bc:	82 60       	ori	r24, 0x02	; 2
  be:	80 83       	st	Z, r24
	sei();
  c0:	78 94       	sei
  c2:	08 95       	ret

000000c4 <main>:
// Main

int main(void)
{
    // LED debug en PB5 (Arduino Nano: D13)
    DDRB  |= (1<<DDB5);
  c4:	84 b1       	in	r24, 0x04	; 4
  c6:	80 62       	ori	r24, 0x20	; 32
  c8:	84 b9       	out	0x04, r24	; 4
    PORTB |= (1<<PORTB5);
  ca:	85 b1       	in	r24, 0x05	; 5
  cc:	80 62       	ori	r24, 0x20	; 32
  ce:	85 b9       	out	0x05, r24	; 5
	
	DDRD |= (1<<DDD5)|(1<<DDD2)|(1<<DDD3)|(1<<DDD4);
  d0:	8a b1       	in	r24, 0x0a	; 10
  d2:	8c 63       	ori	r24, 0x3C	; 60
  d4:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~((1<<PORTD5)|(1<<PORTD2)|(1<<PORTD3)|(1<<PORTD4));
  d6:	8b b1       	in	r24, 0x0b	; 11
  d8:	83 7c       	andi	r24, 0xC3	; 195
  da:	8b b9       	out	0x0b, r24	; 11
    // I2C Slave init
	setup();
  dc:	0e 94 52 00 	call	0xa4	; 0xa4 <setup>
    I2C_Slave_Init(Slaveadress);	
  e0:	80 e1       	ldi	r24, 0x10	; 16
  e2:	0e 94 48 00 	call	0x90	; 0x90 <I2C_Slave_Init>
    while (1)
    {
		if(buffer == 0){
  e6:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
  ea:	81 11       	cpse	r24, r1
  ec:	07 c0       	rjmp	.+14     	; 0xfc <main+0x38>
			PORTD &= ~((1<<PORTD5)|(1<<PORTD2)|(1<<PORTD3)|(1<<PORTD4));
  ee:	8b b1       	in	r24, 0x0b	; 11
  f0:	83 7c       	andi	r24, 0xC3	; 195
  f2:	8b b9       	out	0x0b, r24	; 11
			PORTD |= (1<<PORTD2);
  f4:	8b b1       	in	r24, 0x0b	; 11
  f6:	84 60       	ori	r24, 0x04	; 4
  f8:	8b b9       	out	0x0b, r24	; 11
  fa:	f5 cf       	rjmp	.-22     	; 0xe6 <main+0x22>
		}
		else if(buffer == 1){
  fc:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 100:	81 30       	cpi	r24, 0x01	; 1
 102:	39 f4       	brne	.+14     	; 0x112 <main+0x4e>
			PORTD &= ~((1<<PORTD5)|(1<<PORTD2)|(1<<PORTD3)|(1<<PORTD4));
 104:	8b b1       	in	r24, 0x0b	; 11
 106:	83 7c       	andi	r24, 0xC3	; 195
 108:	8b b9       	out	0x0b, r24	; 11
			PORTD |= (1<<PORTD3);
 10a:	8b b1       	in	r24, 0x0b	; 11
 10c:	88 60       	ori	r24, 0x08	; 8
 10e:	8b b9       	out	0x0b, r24	; 11
 110:	ea cf       	rjmp	.-44     	; 0xe6 <main+0x22>
		}
		else if(buffer == 2){
 112:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 116:	82 30       	cpi	r24, 0x02	; 2
 118:	39 f4       	brne	.+14     	; 0x128 <main+0x64>
			PORTD &= ~((1<<PORTD5)|(1<<PORTD2)|(1<<PORTD3)|(1<<PORTD4));
 11a:	8b b1       	in	r24, 0x0b	; 11
 11c:	83 7c       	andi	r24, 0xC3	; 195
 11e:	8b b9       	out	0x0b, r24	; 11
			PORTD |= (1<<PORTD4);
 120:	8b b1       	in	r24, 0x0b	; 11
 122:	80 61       	ori	r24, 0x10	; 16
 124:	8b b9       	out	0x0b, r24	; 11
 126:	df cf       	rjmp	.-66     	; 0xe6 <main+0x22>
		}
		else if(buffer == 3){
 128:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 12c:	83 30       	cpi	r24, 0x03	; 3
 12e:	d9 f6       	brne	.-74     	; 0xe6 <main+0x22>
			PORTD &= ~((1<<PORTD5)|(1<<PORTD2)|(1<<PORTD3)|(1<<PORTD4));
 130:	8b b1       	in	r24, 0x0b	; 11
 132:	83 7c       	andi	r24, 0xC3	; 195
 134:	8b b9       	out	0x0b, r24	; 11
			PORTD |= (1<<PORTD5);
 136:	8b b1       	in	r24, 0x0b	; 11
 138:	80 62       	ori	r24, 0x20	; 32
 13a:	8b b9       	out	0x0b, r24	; 11
 13c:	d4 cf       	rjmp	.-88     	; 0xe6 <main+0x22>

0000013e <__vector_24>:
}

/****************************************/
// ISR: TWI (I2C) SLAVE
ISR(TWI_vect)
{
 13e:	1f 92       	push	r1
 140:	0f 92       	push	r0
 142:	0f b6       	in	r0, 0x3f	; 63
 144:	0f 92       	push	r0
 146:	11 24       	eor	r1, r1
 148:	8f 93       	push	r24
 14a:	ef 93       	push	r30
 14c:	ff 93       	push	r31
    estado = (TWSR & 0xF8);   // ? m?scara correcta: status en bits 7..3
 14e:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 152:	88 7f       	andi	r24, 0xF8	; 248
 154:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <estado>
	//PORTB |= (1<<PORTB5);
    switch(estado)
 158:	80 3a       	cpi	r24, 0xA0	; 160
 15a:	89 f1       	breq	.+98     	; 0x1be <__vector_24+0x80>
 15c:	58 f4       	brcc	.+22     	; 0x174 <__vector_24+0x36>
 15e:	80 37       	cpi	r24, 0x70	; 112
 160:	a1 f0       	breq	.+40     	; 0x18a <__vector_24+0x4c>
 162:	18 f4       	brcc	.+6      	; 0x16a <__vector_24+0x2c>
 164:	80 36       	cpi	r24, 0x60	; 96
 166:	89 f0       	breq	.+34     	; 0x18a <__vector_24+0x4c>
 168:	2e c0       	rjmp	.+92     	; 0x1c6 <__vector_24+0x88>
 16a:	80 38       	cpi	r24, 0x80	; 128
 16c:	91 f0       	breq	.+36     	; 0x192 <__vector_24+0x54>
 16e:	80 39       	cpi	r24, 0x90	; 144
 170:	81 f0       	breq	.+32     	; 0x192 <__vector_24+0x54>
 172:	29 c0       	rjmp	.+82     	; 0x1c6 <__vector_24+0x88>
 174:	88 3b       	cpi	r24, 0xB8	; 184
 176:	a9 f0       	breq	.+42     	; 0x1a2 <__vector_24+0x64>
 178:	18 f4       	brcc	.+6      	; 0x180 <__vector_24+0x42>
 17a:	88 3a       	cpi	r24, 0xA8	; 168
 17c:	91 f0       	breq	.+36     	; 0x1a2 <__vector_24+0x64>
 17e:	23 c0       	rjmp	.+70     	; 0x1c6 <__vector_24+0x88>
 180:	80 3c       	cpi	r24, 0xC0	; 192
 182:	b9 f0       	breq	.+46     	; 0x1b2 <__vector_24+0x74>
 184:	88 3c       	cpi	r24, 0xC8	; 200
 186:	a9 f0       	breq	.+42     	; 0x1b2 <__vector_24+0x74>
 188:	1e c0       	rjmp	.+60     	; 0x1c6 <__vector_24+0x88>
    {
        // --- MASTER -> SLAVE (SLA+W) ---
        case 0x60: // SLA+W recibido, ACK devuelto
        case 0x70: // General call recibido
            // listo para recibir datos
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 18a:	85 ec       	ldi	r24, 0xC5	; 197
 18c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 190:	1d c0       	rjmp	.+58     	; 0x1cc <__vector_24+0x8e>

        case 0x80: // dato recibido, ACK devuelto
        case 0x90: // dato recibido (general call)
            buffer = TWDR;  // guardo lo que envi? el master
 192:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 196:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 19a:	85 ec       	ldi	r24, 0xC5	; 197
 19c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 1a0:	15 c0       	rjmp	.+42     	; 0x1cc <__vector_24+0x8e>
        // --- MASTER <- SLAVE (SLA+R) ---
        case 0xA8: // SLA+R recibido, ACK devuelto
        case 0xB8: // dato transmitido, ACK recibido (piden otro byte)
				TWDR = DATOS; //  (1 byte)
 1a2:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <DATOS>
 1a6:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
				TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1aa:	85 ec       	ldi	r24, 0xC5	; 197
 1ac:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			
            break;
 1b0:	0d c0       	rjmp	.+26     	; 0x1cc <__vector_24+0x8e>

        // --- Fin de lectura (NACK) / fin de transmisi?n ---
        case 0xC0: // dato transmitido, NACK recibido (ya no quieren m?s)
        case 0xC8: // ?ltimo dato transmitido, ACK recibido
            // volver a modo ?listo/escucha?
			TWCR = 0;
 1b2:	ec eb       	ldi	r30, 0xBC	; 188
 1b4:	f0 e0       	ldi	r31, 0x00	; 0
 1b6:	10 82       	st	Z, r1
            TWCR = (1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1b8:	85 e4       	ldi	r24, 0x45	; 69
 1ba:	80 83       	st	Z, r24
            break;
 1bc:	07 c0       	rjmp	.+14     	; 0x1cc <__vector_24+0x8e>

        // --- STOP o Repeated START detectado ---
        case 0xA0:
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1be:	85 ec       	ldi	r24, 0xC5	; 197
 1c0:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 1c4:	03 c0       	rjmp	.+6      	; 0x1cc <__vector_24+0x8e>

        default:
            // recuperaci?n segura
            TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 1c6:	85 ec       	ldi	r24, 0xC5	; 197
 1c8:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
    }
}
 1cc:	ff 91       	pop	r31
 1ce:	ef 91       	pop	r30
 1d0:	8f 91       	pop	r24
 1d2:	0f 90       	pop	r0
 1d4:	0f be       	out	0x3f, r0	; 63
 1d6:	0f 90       	pop	r0
 1d8:	1f 90       	pop	r1
 1da:	18 95       	reti

000001dc <__vector_5>:

/****************************************/
//FUNCIONES DE INTERRUPCION
ISR(PCINT2_vect){
 1dc:	1f 92       	push	r1
 1de:	0f 92       	push	r0
 1e0:	0f b6       	in	r0, 0x3f	; 63
 1e2:	0f 92       	push	r0
 1e4:	11 24       	eor	r1, r1
 1e6:	8f 93       	push	r24
	if (!(PIND & (1<<PIND1))){
 1e8:	49 99       	sbic	0x09, 1	; 9
 1ea:	04 c0       	rjmp	.+8      	; 0x1f4 <__vector_5+0x18>
		DATOS = 'D';
 1ec:	84 e4       	ldi	r24, 0x44	; 68
 1ee:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <DATOS>
 1f2:	02 c0       	rjmp	.+4      	; 0x1f8 <__vector_5+0x1c>
	}
	else{
		DATOS = 0x00;
 1f4:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <DATOS>
	}
}
 1f8:	8f 91       	pop	r24
 1fa:	0f 90       	pop	r0
 1fc:	0f be       	out	0x3f, r0	; 63
 1fe:	0f 90       	pop	r0
 200:	1f 90       	pop	r1
 202:	18 95       	reti

00000204 <_exit>:
 204:	f8 94       	cli

00000206 <__stop_program>:
 206:	ff cf       	rjmp	.-2      	; 0x206 <__stop_program>
