TimeQuest Timing Analyzer report for Piplined_AU_Datapath
Wed May 17 08:46:45 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Piplined_AU_Datapath                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 220.22 MHz ; 220.22 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -3.541 ; -112.806      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.531 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -91.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                 ;
+--------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.541 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.578      ;
; -3.226 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.262      ;
; -3.212 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.248      ;
; -3.145 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.182      ;
; -2.875 ; REGISTER:inst20|inst14                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.912      ;
; -2.848 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.884      ;
; -2.847 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.883      ;
; -2.830 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.866      ;
; -2.816 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.852      ;
; -2.755 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.792      ;
; -2.754 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.791      ;
; -2.752 ; REGISTER:inst18|inst14                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.789      ;
; -2.740 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.777      ;
; -2.687 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.723      ;
; -2.686 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.722      ;
; -2.599 ; REGISTER:inst16|inst14                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.635      ;
; -2.566 ; REGISTER:inst20|inst15                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.603      ;
; -2.551 ; REGISTER:inst2|inst13                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.588      ;
; -2.550 ; REGISTER:inst2|inst13                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.587      ;
; -2.502 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.540      ;
; -2.479 ; REGISTER:inst20|inst14                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.516      ;
; -2.473 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.513      ;
; -2.463 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.499      ;
; -2.462 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.498      ;
; -2.445 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.481      ;
; -2.432 ; AU1:inst8|REGISTER:inst5|inst10       ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.470      ;
; -2.425 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.461      ;
; -2.411 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.447      ;
; -2.360 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.397      ;
; -2.359 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.396      ;
; -2.359 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.397      ;
; -2.356 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.396      ;
; -2.356 ; REGISTER:inst18|inst14                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.393      ;
; -2.352 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.389      ;
; -2.338 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.375      ;
; -2.320 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.360      ;
; -2.303 ; REGISTER:inst18|inst15                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.339      ;
; -2.284 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.320      ;
; -2.283 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.321      ;
; -2.242 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.280      ;
; -2.212 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.249      ;
; -2.209 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst2|inst15            ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.244      ;
; -2.206 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.244      ;
; -2.203 ; REGISTER:inst16|inst14                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.239      ;
; -2.188 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.228      ;
; -2.188 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst2|inst15            ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.225      ;
; -2.183 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.219      ;
; -2.182 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.218      ;
; -2.177 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst2|inst8             ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.212      ;
; -2.170 ; REGISTER:inst20|inst15                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.207      ;
; -2.165 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst2|inst8             ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.202      ;
; -2.161 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.201      ;
; -2.152 ; AU1:inst8|REGISTER:inst5|inst13       ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.191      ;
; -2.148 ; REGISTER:inst2|inst13                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.185      ;
; -2.148 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.186      ;
; -2.121 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.159      ;
; -2.105 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.143      ;
; -2.104 ; REGISTER:inst16|inst15                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.140      ;
; -2.077 ; REGISTER:inst18|inst13                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.114      ;
; -2.074 ; REGISTER:inst20|inst14                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.111      ;
; -2.074 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.112      ;
; -2.074 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst2|inst15            ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.109      ;
; -2.060 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst18|inst15           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.098      ;
; -2.060 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.096      ;
; -2.051 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst2|inst8             ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.086      ;
; -2.047 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.085      ;
; -2.044 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst12  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.080      ;
; -2.039 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst15           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.079      ;
; -2.033 ; AU1:inst8|REGISTER:inst3|inst10       ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.071      ;
; -2.023 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.059      ;
; -2.009 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.045      ;
; -2.003 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst18|inst8            ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.041      ;
; -2.000 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst2|inst14            ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.037      ;
; -1.991 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst8            ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.031      ;
; -1.969 ; AU2:inst26|REGISTER:inst6|inst9       ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.005      ;
; -1.957 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.994      ;
; -1.951 ; AU1:inst8|REGISTER:inst5|inst12       ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.989      ;
; -1.951 ; REGISTER:inst18|inst14                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.988      ;
; -1.951 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst12  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.988      ;
; -1.949 ; REGISTER:inst20|inst13                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.986      ;
; -1.939 ; REGISTER:instA|inst10                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.975      ;
; -1.936 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst2|inst14            ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.971      ;
; -1.925 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst18|inst15           ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.963      ;
; -1.919 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst2|inst10            ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.954      ;
; -1.916 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst20|inst11           ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.953      ;
; -1.914 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst18|inst10           ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.951      ;
; -1.907 ; REGISTER:inst18|inst15                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.943      ;
; -1.897 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst11           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.936      ;
; -1.897 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.933      ;
; -1.896 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst20|inst12           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.935      ;
; -1.890 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst2|inst10            ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.927      ;
; -1.887 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst20|inst11           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.926      ;
; -1.886 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst2|inst14            ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.921      ;
; -1.885 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst10           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.924      ;
; -1.883 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.919      ;
; -1.883 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst12  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.919      ;
; -1.880 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst14           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.919      ;
; -1.877 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst18|inst8            ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.915      ;
; -1.876 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst20|inst8            ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.915      ;
; -1.872 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst13           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.911      ;
+--------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                 ;
+-------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.531 ; REGISTER:inst16|inst14                ; AU2:inst26|REGISTER:inst4|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.656 ; AU2:inst26|REGISTER:inst4|inst8       ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; AU2:inst26|REGISTER:inst4|inst15      ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.664 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst1|inst8   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.930      ;
; 0.667 ; REGISTER:inst16|inst11                ; AU2:inst26|REGISTER:inst4|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.933      ;
; 0.669 ; REGISTER:inst16|inst9                 ; AU2:inst26|REGISTER:inst4|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.935      ;
; 0.670 ; REGISTER:inst16|inst13                ; AU2:inst26|REGISTER:inst4|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; REGISTER:inst16|inst10                ; AU2:inst26|REGISTER:inst4|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.936      ;
; 0.674 ; REGISTER:inst16|inst12                ; AU2:inst26|REGISTER:inst4|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.678 ; REGISTER:inst16|inst15                ; AU2:inst26|REGISTER:inst4|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.944      ;
; 0.682 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst4|inst8  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.948      ;
; 0.694 ; REGISTER:inst16|inst14                ; AU2:inst26|REGISTER:inst6|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.960      ;
; 0.701 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst8  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.967      ;
; 0.702 ; REGISTER:inst2|inst12                 ; AU1:inst8|REGISTER:inst1|inst12  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.969      ;
; 0.707 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst8   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.974      ;
; 0.709 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst1|inst8   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.976      ;
; 0.711 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst5|inst13  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.976      ;
; 0.787 ; AU2:inst26|REGISTER:inst5|inst8       ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.053      ;
; 0.790 ; AU1:inst8|REGISTER:inst1|inst11       ; REGISTER:inst2|inst11            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; AU2:inst26|REGISTER:inst5|inst15      ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; AU2:inst26|REGISTER:inst4|inst14      ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; AU2:inst26|REGISTER:inst4|inst12      ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; AU1:inst8|REGISTER:inst1|inst13       ; REGISTER:inst2|inst13            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.808 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst8   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.074      ;
; 0.815 ; AU2:inst26|REGISTER_2BIT:inst14|inst8 ; REGISTER:inst16|inst10           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.081      ;
; 0.820 ; AU2:inst26|REGISTER:inst6|inst8       ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; AU2:inst26|REGISTER_2BIT:inst14|inst8 ; REGISTER:inst16|inst11           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.087      ;
; 0.829 ; REGISTER:inst16|inst13                ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.095      ;
; 0.830 ; AU2:inst26|REGISTER:inst4|inst13      ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.096      ;
; 0.831 ; REGISTER:inst2|inst9                  ; AU1:inst8|REGISTER:inst1|inst9   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst5|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.098      ;
; 0.850 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst8  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.116      ;
; 0.915 ; AU2:inst26|REGISTER:inst4|inst9       ; REGISTER:inst16|inst9            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.181      ;
; 0.929 ; REGISTER:inst18|inst15                ; AU2:inst26|REGISTER:inst6|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.195      ;
; 0.978 ; REGISTER:inst18|inst11                ; AU2:inst26|REGISTER:inst5|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.244      ;
; 0.983 ; REGISTER:inst2|inst15                 ; AU1:inst8|REGISTER:inst1|inst15  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.250      ;
; 0.984 ; AU1:inst8|REGISTER:inst1|inst10       ; REGISTER:instA|inst10            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.251      ;
; 0.988 ; AU1:inst8|REGISTER:inst1|inst13       ; REGISTER:instA|inst13            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.255      ;
; 1.008 ; REGISTER:inst16|inst12                ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.274      ;
; 1.011 ; AU2:inst26|REGISTER:inst6|inst12      ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.277      ;
; 1.015 ; AU2:inst26|REGISTER:inst6|inst15      ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.281      ;
; 1.030 ; AU2:inst26|REGISTER:inst6|inst11      ; REGISTER:inst16|inst11           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.295      ;
; 1.048 ; REGISTER:inst16|inst15                ; AU2:inst26|REGISTER:inst6|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.314      ;
; 1.049 ; AU2:inst26|REGISTER:inst5|inst9       ; REGISTER:inst16|inst9            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.315      ;
; 1.062 ; AU2:inst26|REGISTER:inst6|inst10      ; REGISTER:inst16|inst10           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.327      ;
; 1.069 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst3|inst8   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.334      ;
; 1.070 ; AU2:inst26|REGISTER:inst4|inst11      ; REGISTER:inst16|inst11           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.336      ;
; 1.074 ; AU2:inst26|REGISTER:inst4|inst10      ; REGISTER:inst16|inst10           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.340      ;
; 1.075 ; REGISTER:instA|inst11                 ; AU1:inst8|REGISTER:inst3|inst11  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.076 ; REGISTER:instA|inst9                  ; AU1:inst8|REGISTER:inst3|inst9   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.342      ;
; 1.076 ; REGISTER:inst16|inst11                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.343      ;
; 1.078 ; REGISTER:inst16|inst10                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.345      ;
; 1.085 ; REGISTER:instA|inst12                 ; AU1:inst8|REGISTER:inst1|inst12  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.351      ;
; 1.087 ; REGISTER:inst18|inst12                ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.354      ;
; 1.089 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.354      ;
; 1.092 ; REGISTER:instA|inst12                 ; AU1:inst8|REGISTER:inst3|inst12  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.358      ;
; 1.096 ; REGISTER:inst18|inst12                ; AU2:inst26|REGISTER:inst5|inst12 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.363      ;
; 1.111 ; REGISTER:inst18|inst10                ; AU2:inst26|REGISTER:inst5|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.377      ;
; 1.122 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.387      ;
; 1.124 ; REGISTER:inst20|inst13                ; AU2:inst26|REGISTER:inst5|inst13 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.391      ;
; 1.125 ; REGISTER:instA|inst10                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.391      ;
; 1.125 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst14  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.390      ;
; 1.128 ; REGISTER:inst18|inst14                ; AU2:inst26|REGISTER:inst5|inst14 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.395      ;
; 1.130 ; REGISTER:instA|inst10                 ; AU1:inst8|REGISTER:inst3|inst10  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.396      ;
; 1.177 ; AU1:inst8|REGISTER:inst1|inst9        ; REGISTER:inst2|inst9             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.443      ;
; 1.192 ; REGISTER:inst20|inst15                ; AU2:inst26|REGISTER:inst6|inst15 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.459      ;
; 1.204 ; AU2:inst26|REGISTER:inst5|inst13      ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.470      ;
; 1.208 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst8  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.475      ;
; 1.210 ; AU1:inst8|REGISTER:inst1|inst15       ; REGISTER:instA|inst15            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.476      ;
; 1.210 ; AU2:inst26|REGISTER:inst5|inst14      ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.476      ;
; 1.212 ; AU1:inst8|REGISTER:inst1|inst14       ; REGISTER:instA|inst14            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.212 ; REGISTER:inst16|inst9                 ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.479      ;
; 1.216 ; REGISTER:inst20|inst12                ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.483      ;
; 1.217 ; REGISTER:instA|inst9                  ; AU1:inst8|REGISTER:inst1|inst9   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.482      ;
; 1.225 ; REGISTER:inst20|inst12                ; AU2:inst26|REGISTER:inst5|inst12 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.492      ;
; 1.226 ; AU1:inst8|REGISTER:inst1|inst11       ; REGISTER:instA|inst11            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.493      ;
; 1.230 ; AU2:inst26|REGISTER:inst5|inst11      ; REGISTER:inst16|inst11           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.496      ;
; 1.233 ; REGISTER:inst18|inst9                 ; AU2:inst26|REGISTER:inst5|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.499      ;
; 1.234 ; AU2:inst26|REGISTER:inst5|inst10      ; REGISTER:inst16|inst10           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.500      ;
; 1.236 ; AU1:inst8|REGISTER:inst1|inst8        ; REGISTER:instA|inst8             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.502      ;
; 1.251 ; REGISTER:inst20|inst14                ; AU2:inst26|REGISTER:inst5|inst14 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.518      ;
; 1.252 ; REGISTER:instA|inst11                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.518      ;
; 1.252 ; REGISTER:inst18|inst13                ; AU2:inst26|REGISTER:inst5|inst13 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.519      ;
; 1.256 ; REGISTER:inst2|inst15                 ; AU1:inst8|REGISTER:inst5|inst15  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.523      ;
; 1.262 ; REGISTER:instA|inst12                 ; AU1:inst8|REGISTER:inst5|inst12  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.528      ;
; 1.276 ; REGISTER:inst18|inst10                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.543      ;
; 1.279 ; REGISTER:inst18|inst11                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.546      ;
; 1.285 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst14  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.550      ;
; 1.292 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.559      ;
; 1.298 ; REGISTER:inst20|inst13                ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.565      ;
; 1.334 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.600      ;
; 1.337 ; REGISTER:inst2|inst11                 ; AU1:inst8|REGISTER:inst1|inst11  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.603      ;
; 1.339 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst1|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.605      ;
; 1.342 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst1|inst14  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.609      ;
; 1.346 ; REGISTER:inst18|inst15                ; AU2:inst26|REGISTER:inst5|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.612      ;
; 1.353 ; AU1:inst8|REGISTER:inst1|inst13       ; REGISTER:inst20|inst15           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.621      ;
; 1.354 ; AU1:inst8|REGISTER:inst1|inst13       ; REGISTER:inst18|inst13           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.622      ;
; 1.360 ; AU1:inst8|REGISTER:inst1|inst14       ; REGISTER:inst20|inst8            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.627      ;
; 1.363 ; AU1:inst8|REGISTER:inst1|inst10       ; REGISTER:inst18|inst10           ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.631      ;
+-------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst9       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CTRL_AU1[*]  ; CLK        ; 6.443 ; 6.443 ; Rise       ; CLK             ;
;  CTRL_AU1[0] ; CLK        ; 3.384 ; 3.384 ; Rise       ; CLK             ;
;  CTRL_AU1[1] ; CLK        ; 6.443 ; 6.443 ; Rise       ; CLK             ;
; CTRL_AU2[*]  ; CLK        ; 6.740 ; 6.740 ; Rise       ; CLK             ;
;  CTRL_AU2[0] ; CLK        ; 3.402 ; 3.402 ; Rise       ; CLK             ;
;  CTRL_AU2[1] ; CLK        ; 6.740 ; 6.740 ; Rise       ; CLK             ;
; ER1          ; CLK        ; 3.811 ; 3.811 ; Rise       ; CLK             ;
; ER2          ; CLK        ; 3.798 ; 3.798 ; Rise       ; CLK             ;
; ER3          ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
; ER4          ; CLK        ; 3.605 ; 3.605 ; Rise       ; CLK             ;
; ER5          ; CLK        ; 3.612 ; 3.612 ; Rise       ; CLK             ;
; ET2          ; CLK        ; 6.694 ; 6.694 ; Rise       ; CLK             ;
; ET4          ; CLK        ; 3.821 ; 3.821 ; Rise       ; CLK             ;
; ET6          ; CLK        ; 4.435 ; 4.435 ; Rise       ; CLK             ;
; ET9          ; CLK        ; 7.242 ; 7.242 ; Rise       ; CLK             ;
; ET10         ; CLK        ; 5.407 ; 5.407 ; Rise       ; CLK             ;
; IN1[*]       ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  IN1[0]      ; CLK        ; 3.363 ; 3.363 ; Rise       ; CLK             ;
;  IN1[1]      ; CLK        ; 3.579 ; 3.579 ; Rise       ; CLK             ;
;  IN1[2]      ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  IN1[3]      ; CLK        ; 3.309 ; 3.309 ; Rise       ; CLK             ;
;  IN1[4]      ; CLK        ; 3.319 ; 3.319 ; Rise       ; CLK             ;
;  IN1[5]      ; CLK        ; 3.586 ; 3.586 ; Rise       ; CLK             ;
;  IN1[6]      ; CLK        ; 3.536 ; 3.536 ; Rise       ; CLK             ;
;  IN1[7]      ; CLK        ; 3.443 ; 3.443 ; Rise       ; CLK             ;
; IN2[*]       ; CLK        ; 4.505 ; 4.505 ; Rise       ; CLK             ;
;  IN2[0]      ; CLK        ; 4.505 ; 4.505 ; Rise       ; CLK             ;
;  IN2[1]      ; CLK        ; 4.178 ; 4.178 ; Rise       ; CLK             ;
;  IN2[2]      ; CLK        ; 4.414 ; 4.414 ; Rise       ; CLK             ;
;  IN2[3]      ; CLK        ; 3.441 ; 3.441 ; Rise       ; CLK             ;
;  IN2[4]      ; CLK        ; 3.255 ; 3.255 ; Rise       ; CLK             ;
;  IN2[5]      ; CLK        ; 3.517 ; 3.517 ; Rise       ; CLK             ;
;  IN2[6]      ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  IN2[7]      ; CLK        ; 3.180 ; 3.180 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CTRL_AU1[*]  ; CLK        ; -3.146 ; -3.146 ; Rise       ; CLK             ;
;  CTRL_AU1[0] ; CLK        ; -3.154 ; -3.154 ; Rise       ; CLK             ;
;  CTRL_AU1[1] ; CLK        ; -3.146 ; -3.146 ; Rise       ; CLK             ;
; CTRL_AU2[*]  ; CLK        ; -3.172 ; -3.172 ; Rise       ; CLK             ;
;  CTRL_AU2[0] ; CLK        ; -3.172 ; -3.172 ; Rise       ; CLK             ;
;  CTRL_AU2[1] ; CLK        ; -3.182 ; -3.182 ; Rise       ; CLK             ;
; ER1          ; CLK        ; -3.581 ; -3.581 ; Rise       ; CLK             ;
; ER2          ; CLK        ; -3.347 ; -3.347 ; Rise       ; CLK             ;
; ER3          ; CLK        ; -3.337 ; -3.337 ; Rise       ; CLK             ;
; ER4          ; CLK        ; -3.370 ; -3.370 ; Rise       ; CLK             ;
; ER5          ; CLK        ; -3.382 ; -3.382 ; Rise       ; CLK             ;
; ET2          ; CLK        ; -3.070 ; -3.070 ; Rise       ; CLK             ;
; ET4          ; CLK        ; -3.591 ; -3.591 ; Rise       ; CLK             ;
; ET6          ; CLK        ; -3.195 ; -3.195 ; Rise       ; CLK             ;
; ET9          ; CLK        ; -3.067 ; -3.067 ; Rise       ; CLK             ;
; ET10         ; CLK        ; -3.231 ; -3.231 ; Rise       ; CLK             ;
; IN1[*]       ; CLK        ; -3.079 ; -3.079 ; Rise       ; CLK             ;
;  IN1[0]      ; CLK        ; -3.133 ; -3.133 ; Rise       ; CLK             ;
;  IN1[1]      ; CLK        ; -3.349 ; -3.349 ; Rise       ; CLK             ;
;  IN1[2]      ; CLK        ; -3.558 ; -3.558 ; Rise       ; CLK             ;
;  IN1[3]      ; CLK        ; -3.079 ; -3.079 ; Rise       ; CLK             ;
;  IN1[4]      ; CLK        ; -3.089 ; -3.089 ; Rise       ; CLK             ;
;  IN1[5]      ; CLK        ; -3.356 ; -3.356 ; Rise       ; CLK             ;
;  IN1[6]      ; CLK        ; -3.306 ; -3.306 ; Rise       ; CLK             ;
;  IN1[7]      ; CLK        ; -3.213 ; -3.213 ; Rise       ; CLK             ;
; IN2[*]       ; CLK        ; -2.950 ; -2.950 ; Rise       ; CLK             ;
;  IN2[0]      ; CLK        ; -4.275 ; -4.275 ; Rise       ; CLK             ;
;  IN2[1]      ; CLK        ; -3.948 ; -3.948 ; Rise       ; CLK             ;
;  IN2[2]      ; CLK        ; -4.184 ; -4.184 ; Rise       ; CLK             ;
;  IN2[3]      ; CLK        ; -3.211 ; -3.211 ; Rise       ; CLK             ;
;  IN2[4]      ; CLK        ; -3.025 ; -3.025 ; Rise       ; CLK             ;
;  IN2[5]      ; CLK        ; -3.287 ; -3.287 ; Rise       ; CLK             ;
;  IN2[6]      ; CLK        ; -3.218 ; -3.218 ; Rise       ; CLK             ;
;  IN2[7]      ; CLK        ; -2.950 ; -2.950 ; Rise       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RESULT[*]  ; CLK        ; 6.868 ; 6.868 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 6.652 ; 6.652 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 6.575 ; 6.575 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 6.576 ; 6.576 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 6.697 ; 6.697 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 6.588 ; 6.588 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 6.832 ; 6.832 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 6.792 ; 6.792 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 6.868 ; 6.868 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RESULT[*]  ; CLK        ; 6.575 ; 6.575 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 6.652 ; 6.652 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 6.575 ; 6.575 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 6.576 ; 6.576 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 6.697 ; 6.697 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 6.588 ; 6.588 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 6.832 ; 6.832 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 6.792 ; 6.792 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 6.868 ; 6.868 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DONE       ; RESULT[0]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; DONE       ; RESULT[1]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[2]   ; 8.208 ; 8.208 ; 8.208 ; 8.208 ;
; DONE       ; RESULT[3]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; DONE       ; RESULT[4]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[5]   ; 8.208 ; 8.208 ; 8.208 ; 8.208 ;
; DONE       ; RESULT[6]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[7]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DONE       ; RESULT[0]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; DONE       ; RESULT[1]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[2]   ; 8.208 ; 8.208 ; 8.208 ; 8.208 ;
; DONE       ; RESULT[3]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; DONE       ; RESULT[4]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[5]   ; 8.208 ; 8.208 ; 8.208 ; 8.208 ;
; DONE       ; RESULT[6]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[7]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.962 ; -15.257       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.244 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -91.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                 ;
+--------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.962 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.994      ;
; -0.856 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.888      ;
; -0.840 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.871      ;
; -0.796 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.828      ;
; -0.690 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.722      ;
; -0.674 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.705      ;
; -0.673 ; REGISTER:inst20|inst14                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.705      ;
; -0.664 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.694      ;
; -0.663 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.693      ;
; -0.651 ; REGISTER:inst18|inst14                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.683      ;
; -0.625 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.657      ;
; -0.611 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.642      ;
; -0.610 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.641      ;
; -0.598 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.628      ;
; -0.597 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.627      ;
; -0.575 ; REGISTER:inst16|inst14                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.606      ;
; -0.573 ; REGISTER:inst2|inst13                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.604      ;
; -0.572 ; REGISTER:inst2|inst13                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.603      ;
; -0.554 ; REGISTER:inst20|inst15                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.586      ;
; -0.551 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.581      ;
; -0.550 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.580      ;
; -0.535 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.571      ;
; -0.519 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.551      ;
; -0.512 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 1.550      ;
; -0.507 ; REGISTER:inst20|inst14                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.539      ;
; -0.506 ; AU1:inst8|REGISTER:inst5|inst10       ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.542      ;
; -0.503 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.534      ;
; -0.494 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.524      ;
; -0.487 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.518      ;
; -0.486 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.517      ;
; -0.485 ; REGISTER:inst18|inst14                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.517      ;
; -0.473 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.509      ;
; -0.471 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 1.000        ; 0.006      ; 1.509      ;
; -0.463 ; REGISTER:inst18|inst15                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.495      ;
; -0.456 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 1.494      ;
; -0.454 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.486      ;
; -0.444 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst2|inst15            ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.477      ;
; -0.443 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.479      ;
; -0.441 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.472      ;
; -0.438 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst2|inst8             ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.471      ;
; -0.432 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.468      ;
; -0.428 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.458      ;
; -0.421 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst2|inst15            ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.456      ;
; -0.417 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.453      ;
; -0.409 ; REGISTER:inst16|inst14                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.440      ;
; -0.407 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 1.445      ;
; -0.407 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst2|inst8             ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.442      ;
; -0.403 ; REGISTER:inst2|inst13                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.434      ;
; -0.393 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst18|inst15           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.428      ;
; -0.393 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.423      ;
; -0.392 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.422      ;
; -0.391 ; AU1:inst8|REGISTER:inst5|inst13       ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.426      ;
; -0.389 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 1.427      ;
; -0.389 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.425      ;
; -0.388 ; REGISTER:inst20|inst15                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.420      ;
; -0.382 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst2|inst15            ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.415      ;
; -0.381 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.411      ;
; -0.379 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.415      ;
; -0.371 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.407      ;
; -0.370 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst18|inst8            ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.405      ;
; -0.370 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst15           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.407      ;
; -0.368 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.404      ;
; -0.368 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst2|inst8             ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.401      ;
; -0.363 ; AU1:inst8|REGISTER:inst3|inst10       ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.399      ;
; -0.353 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst2|inst14            ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.388      ;
; -0.353 ; REGISTER:inst16|inst15                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.384      ;
; -0.350 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.386      ;
; -0.348 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.380      ;
; -0.339 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst8            ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.376      ;
; -0.337 ; REGISTER:inst18|inst13                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.369      ;
; -0.336 ; REGISTER:inst20|inst14                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.332 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.363      ;
; -0.331 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst18|inst15           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.366      ;
; -0.331 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst2|inst14            ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.364      ;
; -0.328 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst20|inst11           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.363      ;
; -0.327 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst18|inst10           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.362      ;
; -0.325 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst12  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.355      ;
; -0.322 ; REGISTER:instA|inst10                 ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.352      ;
; -0.318 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst11           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.355      ;
; -0.317 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst20|inst12           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.354      ;
; -0.317 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.348      ;
; -0.315 ; AU2:inst26|REGISTER:inst6|inst9       ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.348      ;
; -0.314 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst2|inst14            ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.347      ;
; -0.314 ; REGISTER:inst20|inst13                ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; REGISTER:inst18|inst14                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.346      ;
; -0.306 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst2|inst10            ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.339      ;
; -0.306 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst14           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.343      ;
; -0.305 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst20|inst11           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.342      ;
; -0.304 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst18|inst10           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.341      ;
; -0.302 ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ; REGISTER:inst20|inst8            ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.339      ;
; -0.302 ; AU1:inst8|REGISTER:inst5|inst12       ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.338      ;
; -0.301 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.333      ;
; -0.300 ; AU1:inst8|REGISTER:inst5|inst9        ; REGISTER:inst18|inst8            ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.335      ;
; -0.300 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst18|inst11           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.335      ;
; -0.299 ; AU1:inst8|REGISTER:inst5|inst10       ; REGISTER:inst20|inst11           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.334      ;
; -0.299 ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ; REGISTER:inst20|inst12           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.334      ;
; -0.298 ; AU1:inst8|REGISTER:inst5|inst10       ; REGISTER:inst18|inst10           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.333      ;
; -0.297 ; AU1:inst8|REGISTER:inst5|inst8        ; REGISTER:inst2|inst8             ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.328      ;
; -0.297 ; REGISTER:inst18|inst15                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.329      ;
+--------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                 ;
+-------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.244 ; REGISTER:inst16|inst14                ; AU2:inst26|REGISTER:inst4|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.294 ; AU2:inst26|REGISTER:inst4|inst15      ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.446      ;
; 0.295 ; AU2:inst26|REGISTER:inst4|inst8       ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst1|inst8   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.448      ;
; 0.318 ; REGISTER:inst2|inst12                 ; AU1:inst8|REGISTER:inst1|inst12  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.471      ;
; 0.320 ; REGISTER:inst18|inst8                 ; AU2:inst26|REGISTER:inst6|inst8  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.473      ;
; 0.321 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst8   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.474      ;
; 0.323 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst1|inst8   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.476      ;
; 0.326 ; REGISTER:inst16|inst14                ; AU2:inst26|REGISTER:inst6|inst14 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.477      ;
; 0.326 ; REGISTER:inst16|inst11                ; AU2:inst26|REGISTER:inst4|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.478      ;
; 0.329 ; REGISTER:inst16|inst9                 ; AU2:inst26|REGISTER:inst4|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; REGISTER:inst16|inst13                ; AU2:inst26|REGISTER:inst4|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; REGISTER:inst16|inst12                ; AU2:inst26|REGISTER:inst4|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; REGISTER:inst16|inst10                ; AU2:inst26|REGISTER:inst4|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; REGISTER:inst16|inst15                ; AU2:inst26|REGISTER:inst4|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst5|inst13  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.488      ;
; 0.338 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst4|inst8  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.490      ;
; 0.357 ; AU2:inst26|REGISTER:inst4|inst14      ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; AU2:inst26|REGISTER:inst4|inst12      ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.366 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst8   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst5|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; AU2:inst26|REGISTER:inst4|inst13      ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; REGISTER:inst2|inst9                  ; AU1:inst8|REGISTER:inst1|inst9   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; AU2:inst26|REGISTER:inst6|inst8       ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; REGISTER:inst16|inst13                ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.529      ;
; 0.379 ; AU1:inst8|REGISTER:inst1|inst11       ; REGISTER:inst2|inst11            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; AU2:inst26|REGISTER:inst5|inst8       ; REGISTER:inst16|inst8            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; REGISTER:inst16|inst8                 ; AU2:inst26|REGISTER:inst6|inst8  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; AU2:inst26|REGISTER_2BIT:inst14|inst8 ; REGISTER:inst16|inst10           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; AU2:inst26|REGISTER:inst5|inst15      ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; AU1:inst8|REGISTER:inst1|inst13       ; REGISTER:inst2|inst13            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; AU2:inst26|REGISTER_2BIT:inst14|inst8 ; REGISTER:inst16|inst11           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; REGISTER:inst2|inst8                  ; AU1:inst8|REGISTER:inst5|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.540      ;
; 0.433 ; REGISTER:inst18|inst15                ; AU2:inst26|REGISTER:inst6|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.585      ;
; 0.450 ; AU2:inst26|REGISTER:inst6|inst12      ; REGISTER:inst16|inst12           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.603      ;
; 0.451 ; AU2:inst26|REGISTER:inst6|inst15      ; REGISTER:inst16|inst15           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.604      ;
; 0.456 ; REGISTER:inst16|inst12                ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.607      ;
; 0.456 ; AU2:inst26|REGISTER:inst4|inst9       ; REGISTER:inst16|inst9            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.608      ;
; 0.464 ; REGISTER:inst18|inst11                ; AU2:inst26|REGISTER:inst5|inst11 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.615      ;
; 0.465 ; AU2:inst26|REGISTER:inst6|inst11      ; REGISTER:inst16|inst11           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.616      ;
; 0.466 ; REGISTER:inst2|inst15                 ; AU1:inst8|REGISTER:inst1|inst15  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.619      ;
; 0.468 ; AU1:inst8|REGISTER:inst1|inst10       ; REGISTER:instA|inst10            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.621      ;
; 0.469 ; AU1:inst8|REGISTER:inst1|inst13       ; REGISTER:instA|inst13            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.622      ;
; 0.471 ; AU2:inst26|REGISTER:inst6|inst10      ; REGISTER:inst16|inst10           ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.622      ;
; 0.472 ; REGISTER:inst16|inst15                ; AU2:inst26|REGISTER:inst6|inst15 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.623      ;
; 0.478 ; REGISTER:inst16|inst11                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.631      ;
; 0.479 ; REGISTER:inst16|inst10                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.632      ;
; 0.484 ; AU2:inst26|REGISTER:inst5|inst9       ; REGISTER:inst16|inst9            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.636      ;
; 0.491 ; REGISTER:instA|inst12                 ; AU1:inst8|REGISTER:inst1|inst12  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.641      ;
; 0.499 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst5|inst14  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.650      ;
; 0.504 ; REGISTER:instA|inst8                  ; AU1:inst8|REGISTER:inst3|inst8   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.655      ;
; 0.505 ; AU1:inst8|REGISTER:inst1|inst9        ; REGISTER:inst2|inst9             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; AU2:inst26|REGISTER:inst4|inst11      ; REGISTER:inst16|inst11           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.660      ;
; 0.512 ; AU2:inst26|REGISTER:inst4|inst10      ; REGISTER:inst16|inst10           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; REGISTER:instA|inst10                 ; AU1:inst8|REGISTER:inst5|inst10  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.664      ;
; 0.515 ; REGISTER:instA|inst9                  ; AU1:inst8|REGISTER:inst3|inst9   ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.665      ;
; 0.517 ; REGISTER:inst18|inst12                ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; REGISTER:instA|inst13                 ; AU1:inst8|REGISTER:inst3|inst13  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.669      ;
; 0.521 ; REGISTER:instA|inst12                 ; AU1:inst8|REGISTER:inst3|inst12  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.671      ;
; 0.524 ; REGISTER:inst20|inst15                ; AU2:inst26|REGISTER:inst6|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.676      ;
; 0.527 ; REGISTER:instA|inst11                 ; AU1:inst8|REGISTER:inst3|inst11  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.677      ;
; 0.532 ; AU1:inst8|REGISTER:inst1|inst15       ; REGISTER:instA|inst15            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.538 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst3|inst14  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.689      ;
; 0.539 ; AU1:inst8|REGISTER:inst1|inst8        ; REGISTER:instA|inst8             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; REGISTER:inst20|inst8                 ; AU2:inst26|REGISTER:inst6|inst8  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.692      ;
; 0.539 ; AU2:inst26|REGISTER:inst5|inst13      ; REGISTER:inst16|inst13           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.692      ;
; 0.541 ; REGISTER:inst16|inst9                 ; AU2:inst26|REGISTER:inst6|inst9  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.694      ;
; 0.541 ; REGISTER:inst20|inst12                ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.693      ;
; 0.545 ; AU2:inst26|REGISTER:inst5|inst14      ; REGISTER:inst16|inst14           ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.698      ;
; 0.546 ; REGISTER:inst18|inst10                ; AU2:inst26|REGISTER:inst5|inst10 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.697      ;
; 0.548 ; REGISTER:instA|inst10                 ; AU1:inst8|REGISTER:inst3|inst10  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.698      ;
; 0.552 ; AU2:inst26|REGISTER:inst5|inst11      ; REGISTER:inst16|inst11           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; REGISTER:inst20|inst13                ; AU2:inst26|REGISTER:inst5|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; REGISTER:inst18|inst12                ; AU2:inst26|REGISTER:inst5|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; REGISTER:instA|inst9                  ; AU1:inst8|REGISTER:inst1|inst9   ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.704      ;
; 0.555 ; AU2:inst26|REGISTER:inst5|inst10      ; REGISTER:inst16|inst10           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; REGISTER:inst18|inst14                ; AU2:inst26|REGISTER:inst5|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.708      ;
; 0.565 ; REGISTER:inst18|inst9                 ; AU2:inst26|REGISTER:inst5|inst9  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.716      ;
; 0.566 ; AU1:inst8|REGISTER:inst1|inst14       ; REGISTER:instA|inst14            ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.720      ;
; 0.567 ; REGISTER:instA|inst12                 ; AU1:inst8|REGISTER:inst5|inst12  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.717      ;
; 0.573 ; AU1:inst8|REGISTER:inst1|inst11       ; REGISTER:instA|inst11            ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.728      ;
; 0.574 ; REGISTER:instA|inst11                 ; AU1:inst8|REGISTER:inst5|inst11  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.724      ;
; 0.576 ; REGISTER:inst18|inst13                ; AU2:inst26|REGISTER:inst5|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; REGISTER:instA|inst14                 ; AU1:inst8|REGISTER:inst5|inst14  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.729      ;
; 0.578 ; REGISTER:inst20|inst14                ; AU2:inst26|REGISTER:inst5|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; REGISTER:inst20|inst12                ; AU2:inst26|REGISTER:inst5|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.583 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst5|inst14  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.735      ;
; 0.586 ; REGISTER:inst2|inst15                 ; AU1:inst8|REGISTER:inst5|inst15  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.739      ;
; 0.592 ; REGISTER:inst18|inst10                ; AU2:inst26|REGISTER:inst6|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst1|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.596 ; REGISTER:inst18|inst11                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.748      ;
; 0.600 ; REGISTER:inst20|inst13                ; AU2:inst26|REGISTER:inst6|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; REGISTER:instA|inst15                 ; AU1:inst8|REGISTER:inst3|inst15  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.606 ; REGISTER:inst2|inst12                 ; AU1:inst8|REGISTER:inst5|inst12  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.759      ;
; 0.609 ; REGISTER:inst2|inst11                 ; AU1:inst8|REGISTER:inst1|inst11  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.761      ;
; 0.614 ; REGISTER:inst2|inst9                  ; AU1:inst8|REGISTER:inst5|inst9   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.767      ;
; 0.615 ; REGISTER:inst16|inst13                ; AU2:inst26|REGISTER:inst6|inst12 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.766      ;
; 0.616 ; REGISTER:inst20|inst11                ; AU2:inst26|REGISTER:inst5|inst11 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.767      ;
; 0.618 ; REGISTER:inst2|inst14                 ; AU1:inst8|REGISTER:inst1|inst14  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.769      ;
; 0.622 ; REGISTER:inst16|inst12                ; AU2:inst26|REGISTER:inst6|inst11 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.773      ;
+-------+---------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst1|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst3|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER:inst5|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER_2BIT:inst14|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU1:inst8|REGISTER_2BIT:inst14|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst4|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst5|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AU2:inst26|REGISTER:inst6|inst9       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CTRL_AU1[*]  ; CLK        ; 3.112 ; 3.112 ; Rise       ; CLK             ;
;  CTRL_AU1[0] ; CLK        ; 1.805 ; 1.805 ; Rise       ; CLK             ;
;  CTRL_AU1[1] ; CLK        ; 3.112 ; 3.112 ; Rise       ; CLK             ;
; CTRL_AU2[*]  ; CLK        ; 3.254 ; 3.254 ; Rise       ; CLK             ;
;  CTRL_AU2[0] ; CLK        ; 1.820 ; 1.820 ; Rise       ; CLK             ;
;  CTRL_AU2[1] ; CLK        ; 3.254 ; 3.254 ; Rise       ; CLK             ;
; ER1          ; CLK        ; 2.116 ; 2.116 ; Rise       ; CLK             ;
; ER2          ; CLK        ; 2.082 ; 2.082 ; Rise       ; CLK             ;
; ER3          ; CLK        ; 2.077 ; 2.077 ; Rise       ; CLK             ;
; ER4          ; CLK        ; 2.004 ; 2.004 ; Rise       ; CLK             ;
; ER5          ; CLK        ; 2.008 ; 2.008 ; Rise       ; CLK             ;
; ET2          ; CLK        ; 3.212 ; 3.212 ; Rise       ; CLK             ;
; ET4          ; CLK        ; 2.069 ; 2.069 ; Rise       ; CLK             ;
; ET6          ; CLK        ; 2.298 ; 2.298 ; Rise       ; CLK             ;
; ET9          ; CLK        ; 3.453 ; 3.453 ; Rise       ; CLK             ;
; ET10         ; CLK        ; 2.704 ; 2.704 ; Rise       ; CLK             ;
; IN1[*]       ; CLK        ; 2.017 ; 2.017 ; Rise       ; CLK             ;
;  IN1[0]      ; CLK        ; 1.837 ; 1.837 ; Rise       ; CLK             ;
;  IN1[1]      ; CLK        ; 1.950 ; 1.950 ; Rise       ; CLK             ;
;  IN1[2]      ; CLK        ; 2.017 ; 2.017 ; Rise       ; CLK             ;
;  IN1[3]      ; CLK        ; 1.799 ; 1.799 ; Rise       ; CLK             ;
;  IN1[4]      ; CLK        ; 1.802 ; 1.802 ; Rise       ; CLK             ;
;  IN1[5]      ; CLK        ; 1.935 ; 1.935 ; Rise       ; CLK             ;
;  IN1[6]      ; CLK        ; 1.902 ; 1.902 ; Rise       ; CLK             ;
;  IN1[7]      ; CLK        ; 1.885 ; 1.885 ; Rise       ; CLK             ;
; IN2[*]       ; CLK        ; 2.321 ; 2.321 ; Rise       ; CLK             ;
;  IN2[0]      ; CLK        ; 2.321 ; 2.321 ; Rise       ; CLK             ;
;  IN2[1]      ; CLK        ; 2.170 ; 2.170 ; Rise       ; CLK             ;
;  IN2[2]      ; CLK        ; 2.284 ; 2.284 ; Rise       ; CLK             ;
;  IN2[3]      ; CLK        ; 1.834 ; 1.834 ; Rise       ; CLK             ;
;  IN2[4]      ; CLK        ; 1.753 ; 1.753 ; Rise       ; CLK             ;
;  IN2[5]      ; CLK        ; 1.855 ; 1.855 ; Rise       ; CLK             ;
;  IN2[6]      ; CLK        ; 1.842 ; 1.842 ; Rise       ; CLK             ;
;  IN2[7]      ; CLK        ; 1.722 ; 1.722 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CTRL_AU1[*]  ; CLK        ; -1.685 ; -1.685 ; Rise       ; CLK             ;
;  CTRL_AU1[0] ; CLK        ; -1.685 ; -1.685 ; Rise       ; CLK             ;
;  CTRL_AU1[1] ; CLK        ; -1.692 ; -1.692 ; Rise       ; CLK             ;
; CTRL_AU2[*]  ; CLK        ; -1.700 ; -1.700 ; Rise       ; CLK             ;
;  CTRL_AU2[0] ; CLK        ; -1.700 ; -1.700 ; Rise       ; CLK             ;
;  CTRL_AU2[1] ; CLK        ; -1.723 ; -1.723 ; Rise       ; CLK             ;
; ER1          ; CLK        ; -1.996 ; -1.996 ; Rise       ; CLK             ;
; ER2          ; CLK        ; -1.865 ; -1.865 ; Rise       ; CLK             ;
; ER3          ; CLK        ; -1.853 ; -1.853 ; Rise       ; CLK             ;
; ER4          ; CLK        ; -1.880 ; -1.880 ; Rise       ; CLK             ;
; ER5          ; CLK        ; -1.888 ; -1.888 ; Rise       ; CLK             ;
; ET2          ; CLK        ; -1.655 ; -1.655 ; Rise       ; CLK             ;
; ET4          ; CLK        ; -1.949 ; -1.949 ; Rise       ; CLK             ;
; ET6          ; CLK        ; -1.714 ; -1.714 ; Rise       ; CLK             ;
; ET9          ; CLK        ; -1.640 ; -1.640 ; Rise       ; CLK             ;
; ET10         ; CLK        ; -1.732 ; -1.732 ; Rise       ; CLK             ;
; IN1[*]       ; CLK        ; -1.679 ; -1.679 ; Rise       ; CLK             ;
;  IN1[0]      ; CLK        ; -1.717 ; -1.717 ; Rise       ; CLK             ;
;  IN1[1]      ; CLK        ; -1.830 ; -1.830 ; Rise       ; CLK             ;
;  IN1[2]      ; CLK        ; -1.897 ; -1.897 ; Rise       ; CLK             ;
;  IN1[3]      ; CLK        ; -1.679 ; -1.679 ; Rise       ; CLK             ;
;  IN1[4]      ; CLK        ; -1.682 ; -1.682 ; Rise       ; CLK             ;
;  IN1[5]      ; CLK        ; -1.815 ; -1.815 ; Rise       ; CLK             ;
;  IN1[6]      ; CLK        ; -1.782 ; -1.782 ; Rise       ; CLK             ;
;  IN1[7]      ; CLK        ; -1.765 ; -1.765 ; Rise       ; CLK             ;
; IN2[*]       ; CLK        ; -1.602 ; -1.602 ; Rise       ; CLK             ;
;  IN2[0]      ; CLK        ; -2.201 ; -2.201 ; Rise       ; CLK             ;
;  IN2[1]      ; CLK        ; -2.050 ; -2.050 ; Rise       ; CLK             ;
;  IN2[2]      ; CLK        ; -2.164 ; -2.164 ; Rise       ; CLK             ;
;  IN2[3]      ; CLK        ; -1.714 ; -1.714 ; Rise       ; CLK             ;
;  IN2[4]      ; CLK        ; -1.633 ; -1.633 ; Rise       ; CLK             ;
;  IN2[5]      ; CLK        ; -1.735 ; -1.735 ; Rise       ; CLK             ;
;  IN2[6]      ; CLK        ; -1.722 ; -1.722 ; Rise       ; CLK             ;
;  IN2[7]      ; CLK        ; -1.602 ; -1.602 ; Rise       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RESULT[*]  ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 3.763 ; 3.763 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 3.688 ; 3.688 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 3.706 ; 3.706 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 3.783 ; 3.783 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 3.702 ; 3.702 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 3.824 ; 3.824 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 3.790 ; 3.790 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RESULT[*]  ; CLK        ; 3.688 ; 3.688 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 3.763 ; 3.763 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 3.688 ; 3.688 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 3.706 ; 3.706 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 3.783 ; 3.783 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 3.702 ; 3.702 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 3.824 ; 3.824 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 3.790 ; 3.790 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DONE       ; RESULT[0]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; DONE       ; RESULT[1]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[2]   ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; DONE       ; RESULT[3]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; DONE       ; RESULT[4]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[5]   ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; DONE       ; RESULT[6]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[7]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DONE       ; RESULT[0]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; DONE       ; RESULT[1]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[2]   ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; DONE       ; RESULT[3]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; DONE       ; RESULT[4]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[5]   ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; DONE       ; RESULT[6]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[7]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.541   ; 0.244 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -3.541   ; 0.244 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -112.806 ; 0.0   ; 0.0      ; 0.0     ; -91.38              ;
;  CLK             ; -112.806 ; 0.000 ; N/A      ; N/A     ; -91.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CTRL_AU1[*]  ; CLK        ; 6.443 ; 6.443 ; Rise       ; CLK             ;
;  CTRL_AU1[0] ; CLK        ; 3.384 ; 3.384 ; Rise       ; CLK             ;
;  CTRL_AU1[1] ; CLK        ; 6.443 ; 6.443 ; Rise       ; CLK             ;
; CTRL_AU2[*]  ; CLK        ; 6.740 ; 6.740 ; Rise       ; CLK             ;
;  CTRL_AU2[0] ; CLK        ; 3.402 ; 3.402 ; Rise       ; CLK             ;
;  CTRL_AU2[1] ; CLK        ; 6.740 ; 6.740 ; Rise       ; CLK             ;
; ER1          ; CLK        ; 3.811 ; 3.811 ; Rise       ; CLK             ;
; ER2          ; CLK        ; 3.798 ; 3.798 ; Rise       ; CLK             ;
; ER3          ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
; ER4          ; CLK        ; 3.605 ; 3.605 ; Rise       ; CLK             ;
; ER5          ; CLK        ; 3.612 ; 3.612 ; Rise       ; CLK             ;
; ET2          ; CLK        ; 6.694 ; 6.694 ; Rise       ; CLK             ;
; ET4          ; CLK        ; 3.821 ; 3.821 ; Rise       ; CLK             ;
; ET6          ; CLK        ; 4.435 ; 4.435 ; Rise       ; CLK             ;
; ET9          ; CLK        ; 7.242 ; 7.242 ; Rise       ; CLK             ;
; ET10         ; CLK        ; 5.407 ; 5.407 ; Rise       ; CLK             ;
; IN1[*]       ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  IN1[0]      ; CLK        ; 3.363 ; 3.363 ; Rise       ; CLK             ;
;  IN1[1]      ; CLK        ; 3.579 ; 3.579 ; Rise       ; CLK             ;
;  IN1[2]      ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  IN1[3]      ; CLK        ; 3.309 ; 3.309 ; Rise       ; CLK             ;
;  IN1[4]      ; CLK        ; 3.319 ; 3.319 ; Rise       ; CLK             ;
;  IN1[5]      ; CLK        ; 3.586 ; 3.586 ; Rise       ; CLK             ;
;  IN1[6]      ; CLK        ; 3.536 ; 3.536 ; Rise       ; CLK             ;
;  IN1[7]      ; CLK        ; 3.443 ; 3.443 ; Rise       ; CLK             ;
; IN2[*]       ; CLK        ; 4.505 ; 4.505 ; Rise       ; CLK             ;
;  IN2[0]      ; CLK        ; 4.505 ; 4.505 ; Rise       ; CLK             ;
;  IN2[1]      ; CLK        ; 4.178 ; 4.178 ; Rise       ; CLK             ;
;  IN2[2]      ; CLK        ; 4.414 ; 4.414 ; Rise       ; CLK             ;
;  IN2[3]      ; CLK        ; 3.441 ; 3.441 ; Rise       ; CLK             ;
;  IN2[4]      ; CLK        ; 3.255 ; 3.255 ; Rise       ; CLK             ;
;  IN2[5]      ; CLK        ; 3.517 ; 3.517 ; Rise       ; CLK             ;
;  IN2[6]      ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  IN2[7]      ; CLK        ; 3.180 ; 3.180 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CTRL_AU1[*]  ; CLK        ; -1.685 ; -1.685 ; Rise       ; CLK             ;
;  CTRL_AU1[0] ; CLK        ; -1.685 ; -1.685 ; Rise       ; CLK             ;
;  CTRL_AU1[1] ; CLK        ; -1.692 ; -1.692 ; Rise       ; CLK             ;
; CTRL_AU2[*]  ; CLK        ; -1.700 ; -1.700 ; Rise       ; CLK             ;
;  CTRL_AU2[0] ; CLK        ; -1.700 ; -1.700 ; Rise       ; CLK             ;
;  CTRL_AU2[1] ; CLK        ; -1.723 ; -1.723 ; Rise       ; CLK             ;
; ER1          ; CLK        ; -1.996 ; -1.996 ; Rise       ; CLK             ;
; ER2          ; CLK        ; -1.865 ; -1.865 ; Rise       ; CLK             ;
; ER3          ; CLK        ; -1.853 ; -1.853 ; Rise       ; CLK             ;
; ER4          ; CLK        ; -1.880 ; -1.880 ; Rise       ; CLK             ;
; ER5          ; CLK        ; -1.888 ; -1.888 ; Rise       ; CLK             ;
; ET2          ; CLK        ; -1.655 ; -1.655 ; Rise       ; CLK             ;
; ET4          ; CLK        ; -1.949 ; -1.949 ; Rise       ; CLK             ;
; ET6          ; CLK        ; -1.714 ; -1.714 ; Rise       ; CLK             ;
; ET9          ; CLK        ; -1.640 ; -1.640 ; Rise       ; CLK             ;
; ET10         ; CLK        ; -1.732 ; -1.732 ; Rise       ; CLK             ;
; IN1[*]       ; CLK        ; -1.679 ; -1.679 ; Rise       ; CLK             ;
;  IN1[0]      ; CLK        ; -1.717 ; -1.717 ; Rise       ; CLK             ;
;  IN1[1]      ; CLK        ; -1.830 ; -1.830 ; Rise       ; CLK             ;
;  IN1[2]      ; CLK        ; -1.897 ; -1.897 ; Rise       ; CLK             ;
;  IN1[3]      ; CLK        ; -1.679 ; -1.679 ; Rise       ; CLK             ;
;  IN1[4]      ; CLK        ; -1.682 ; -1.682 ; Rise       ; CLK             ;
;  IN1[5]      ; CLK        ; -1.815 ; -1.815 ; Rise       ; CLK             ;
;  IN1[6]      ; CLK        ; -1.782 ; -1.782 ; Rise       ; CLK             ;
;  IN1[7]      ; CLK        ; -1.765 ; -1.765 ; Rise       ; CLK             ;
; IN2[*]       ; CLK        ; -1.602 ; -1.602 ; Rise       ; CLK             ;
;  IN2[0]      ; CLK        ; -2.201 ; -2.201 ; Rise       ; CLK             ;
;  IN2[1]      ; CLK        ; -2.050 ; -2.050 ; Rise       ; CLK             ;
;  IN2[2]      ; CLK        ; -2.164 ; -2.164 ; Rise       ; CLK             ;
;  IN2[3]      ; CLK        ; -1.714 ; -1.714 ; Rise       ; CLK             ;
;  IN2[4]      ; CLK        ; -1.633 ; -1.633 ; Rise       ; CLK             ;
;  IN2[5]      ; CLK        ; -1.735 ; -1.735 ; Rise       ; CLK             ;
;  IN2[6]      ; CLK        ; -1.722 ; -1.722 ; Rise       ; CLK             ;
;  IN2[7]      ; CLK        ; -1.602 ; -1.602 ; Rise       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RESULT[*]  ; CLK        ; 6.868 ; 6.868 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 6.652 ; 6.652 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 6.575 ; 6.575 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 6.576 ; 6.576 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 6.697 ; 6.697 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 6.588 ; 6.588 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 6.832 ; 6.832 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 6.792 ; 6.792 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 6.868 ; 6.868 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RESULT[*]  ; CLK        ; 3.688 ; 3.688 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 3.763 ; 3.763 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 3.688 ; 3.688 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 3.706 ; 3.706 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 3.783 ; 3.783 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 3.702 ; 3.702 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 3.824 ; 3.824 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 3.790 ; 3.790 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DONE       ; RESULT[0]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; DONE       ; RESULT[1]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[2]   ; 8.208 ; 8.208 ; 8.208 ; 8.208 ;
; DONE       ; RESULT[3]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; DONE       ; RESULT[4]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[5]   ; 8.208 ; 8.208 ; 8.208 ; 8.208 ;
; DONE       ; RESULT[6]   ; 8.178 ; 8.178 ; 8.178 ; 8.178 ;
; DONE       ; RESULT[7]   ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DONE       ; RESULT[0]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; DONE       ; RESULT[1]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[2]   ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; DONE       ; RESULT[3]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; DONE       ; RESULT[4]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[5]   ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; DONE       ; RESULT[6]   ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; DONE       ; RESULT[7]   ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 523      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 523      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 31    ; 31   ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 17 08:46:42 2023
Info: Command: quartus_sta Piplined_AU_Datapath -c Piplined_AU_Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Piplined_AU_Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.541      -112.806 CLK 
Info (332146): Worst-case hold slack is 0.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.531         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -91.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.962
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.962       -15.257 CLK 
Info (332146): Worst-case hold slack is 0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.244         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -91.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Wed May 17 08:46:44 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


