TimeQuest Timing Analyzer report for CUDoom
Fri May 10 19:04:09 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'V0|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'V0|altpll_component|pll|clk[2]'
 14. Slow Model Hold: 'V0|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'V0|altpll_component|pll|clk[2]'
 16. Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'
 17. Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'
 18. Slow Model Removal: 'V0|altpll_component|pll|clk[1]'
 19. Slow Model Removal: 'V0|altpll_component|pll|clk[2]'
 20. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 21. Slow Model Minimum Pulse Width: 'Clk_50'
 22. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'V0|altpll_component|pll|clk[1]'
 38. Fast Model Setup: 'V0|altpll_component|pll|clk[2]'
 39. Fast Model Hold: 'V0|altpll_component|pll|clk[1]'
 40. Fast Model Hold: 'V0|altpll_component|pll|clk[2]'
 41. Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'
 42. Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'
 43. Fast Model Removal: 'V0|altpll_component|pll|clk[1]'
 44. Fast Model Removal: 'V0|altpll_component|pll|clk[2]'
 45. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 46. Fast Model Minimum Pulse Width: 'Clk_50'
 47. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 48. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; CUDoom                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; CUDoom.sdc    ; OK     ; Fri May 10 19:04:00 2013 ;
; cpu_0.sdc     ; OK     ; Fri May 10 19:04:00 2013 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                          ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; altera_reserved_tck            ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { altera_reserved_tck }            ;
; Clk_50                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLOCK_50 }                       ;
; V0|altpll_component|pll|clk[0] ; Generated ; 20.000  ; 50.0 MHz  ; -3.000 ; 7.000  ; 50.00      ; 1         ; 1           ; -54.0 ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[0] } ;
; V0|altpll_component|pll|clk[1] ; Generated ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[1] } ;
; V0|altpll_component|pll|clk[2] ; Generated ; 40.000  ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 45.28 MHz ; 45.28 MHz       ; V0|altpll_component|pll|clk[2] ;      ;
; 71.67 MHz ; 71.67 MHz       ; V0|altpll_component|pll|clk[1] ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 6.048  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.913 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 5.753  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 18.739 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 2.626  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 21.031 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                            ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 6.048 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 13.979     ;
; 6.230 ; ray_FSM:V8|rayPosY[1]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 13.786     ;
; 6.275 ; ray_FSM:V8|rayPosX[3]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.028     ; 13.733     ;
; 6.324 ; ray_FSM:V8|rayPosX[4]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 13.702     ;
; 6.340 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 13.687     ;
; 6.375 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 13.680     ;
; 6.408 ; ray_FSM:V8|rayPosX[1]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.026     ; 13.602     ;
; 6.413 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 13.612     ;
; 6.428 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 13.625     ;
; 6.432 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 13.623     ;
; 6.459 ; ray_FSM:V8|rayPosY[1]                       ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.029     ; 13.548     ;
; 6.462 ; ray_FSM:V8|rayDirX_sig[6]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 13.565     ;
; 6.462 ; ray_FSM:V8|rayDirY_sig[2]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.578     ;
; 6.505 ; ray_FSM:V8|rayPosX2[3]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 13.524     ;
; 6.533 ; ray_FSM:V8|rayPosX[0]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.006     ; 13.497     ;
; 6.540 ; ray_FSM:V8|rayPosY2[0]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.025      ; 13.521     ;
; 6.545 ; ray_FSM:V8|rayDirX_sig[3]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.489     ;
; 6.571 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.460     ;
; 6.572 ; ray_FSM:V8|rayPosY[0]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.021     ; 13.443     ;
; 6.587 ; ray_FSM:V8|rayPosX2[0]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 13.466     ;
; 6.628 ; ray_FSM:V8|rayDirX_sig[5]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 13.427     ;
; 6.631 ; ray_FSM:V8|rayPosX2[5]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 13.416     ;
; 6.634 ; ray_FSM:V8|rayDirX_sig[5]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 13.393     ;
; 6.637 ; ray_FSM:V8|rayPosX[11]                      ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.021     ; 13.378     ;
; 6.642 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot[3]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.386     ;
; 6.651 ; ray_FSM:V8|rayPosY[1]                       ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.016     ; 13.369     ;
; 6.652 ; ray_FSM:V8|rayPosY[6]                       ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 13.364     ;
; 6.675 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.018     ; 13.343     ;
; 6.695 ; ray_FSM:V8|rayPosX[5]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.017     ; 13.324     ;
; 6.738 ; ray_FSM:V8|rayDirY_sig[6]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 13.314     ;
; 6.738 ; ray_FSM:V8|rayPosY2[2]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 13.305     ;
; 6.740 ; ray_FSM:V8|rayPosY[3]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.018     ; 13.278     ;
; 6.744 ; ray_FSM:V8|rayDirY_sig[0]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.032     ; 13.260     ;
; 6.755 ; ray_FSM:V8|rayPosX[10]                      ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.021     ; 13.260     ;
; 6.762 ; ray_FSM:V8|rayPosX[5]                       ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.026     ; 13.248     ;
; 6.772 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.018     ; 13.246     ;
; 6.774 ; ray_FSM:V8|rayDirX_sig[7]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 13.251     ;
; 6.775 ; ray_FSM:V8|rayPosY2[0]                      ; ray_FSM:V8|mapSpot2[0]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.017      ; 13.278     ;
; 6.775 ; ray_FSM:V8|rayPosX[2]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 13.241     ;
; 6.781 ; ray_FSM:V8|rayPosY[1]                       ; ray_FSM:V8|mapSpot[3]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.019     ; 13.236     ;
; 6.789 ; ray_FSM:V8|rayDirX_sig[4]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 13.235     ;
; 6.793 ; ray_FSM:V8|rayDirY_sig[4]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 13.231     ;
; 6.798 ; ray_FSM:V8|rayPosX[3]                       ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.024     ; 13.214     ;
; 6.819 ; ray_FSM:V8|rayDirY_sig[1]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.032     ; 13.185     ;
; 6.830 ; ray_FSM:V8|rayDirX_sig[4]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 13.222     ;
; 6.830 ; ray_FSM:V8|rayDirY_sig[3]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.210     ;
; 6.847 ; ray_FSM:V8|rayPosX[4]                       ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.006     ; 13.183     ;
; 6.854 ; ray_FSM:V8|rayPosY2[0]                      ; ray_FSM:V8|mapSpot2[2]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.023      ; 13.205     ;
; 6.863 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.168     ;
; 6.868 ; ray_FSM:V8|rayPosY2[4]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.034      ; 13.202     ;
; 6.869 ; ray_FSM:V8|rayPosX[3]                       ; ray_FSM:V8|mapSpot[3]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.027     ; 13.140     ;
; 6.891 ; ray_FSM:V8|rayDirX_sig[10]                  ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 13.136     ;
; 6.898 ; ray_FSM:V8|rayDirY_sig[4]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 13.154     ;
; 6.900 ; ray_FSM:V8|rayPosX[7]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.017     ; 13.119     ;
; 6.906 ; ray_FSM:V8|rayPosY[2]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.021     ; 13.109     ;
; 6.911 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot2[0]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 13.136     ;
; 6.917 ; ray_FSM:V8|rayPosX[4]                       ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.019     ; 13.100     ;
; 6.917 ; ray_FSM:V8|rayPosX[3]                       ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.037     ; 13.082     ;
; 6.918 ; ray_FSM:V8|rayPosX[4]                       ; ray_FSM:V8|mapSpot[3]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 13.109     ;
; 6.922 ; ray_FSM:V8|rayPosY2[5]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 13.132     ;
; 6.931 ; ray_FSM:V8|rayPosX[1]                       ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.022     ; 13.083     ;
; 6.932 ; ray_FSM:V8|rayPosX2[1]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 13.106     ;
; 6.934 ; ray_FSM:V8|rayDirX_sig[1]                   ; ray_FSM:V8|mapSpot[3]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.094     ;
; 6.936 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 13.093     ;
; 6.937 ; ray_FSM:V8|rayDirY_sig[7]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 13.115     ;
; 6.941 ; ray_FSM:V8|rayDirY_sig[6]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 13.083     ;
; 6.943 ; ray_FSM:V8|rayPosY2[2]                      ; ray_FSM:V8|mapSpot2[0]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.092     ;
; 6.946 ; ray_FSM:V8|rayPosX[0]                       ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 13.075     ;
; 6.951 ; ray_FSM:V8|rayPosY[6]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 13.074     ;
; 6.964 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot2[0]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.081     ;
; 6.968 ; ray_FSM:V8|rayDirX_sig[0]                   ; ray_FSM:V8|mapSpot2[0]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 13.079     ;
; 6.972 ; ray_FSM:V8|rayPosX[6]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 13.044     ;
; 6.981 ; ray_FSM:V8|rayPosX[8]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.018     ; 13.037     ;
; 6.982 ; ray_FSM:V8|rayDirX_sig[9]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 13.042     ;
; 6.985 ; ray_FSM:V8|rayDirX_sig[6]                   ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.046     ;
; 6.987 ; ray_FSM:V8|rayDirX_sig[8]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.047     ;
; 6.987 ; ray_FSM:V8|rayPosX2[2]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 13.057     ;
; 6.991 ; ray_FSM:V8|rayDirX_sig[6]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.019      ; 13.064     ;
; 6.993 ; ray_FSM:V8|rayPosY[0]                       ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.017     ; 13.026     ;
; 6.995 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.015     ; 3.026      ;
; 6.996 ; ray_FSM:V8|rayPosY[8]                       ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.029     ; 13.011     ;
; 6.998 ; ray_FSM:V8|rayDirY_sig[2]                   ; ray_FSM:V8|mapSpot2[0]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 13.034     ;
; 6.999 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.013     ; 3.024      ;
; 7.002 ; ray_FSM:V8|rayPosX[1]                       ; ray_FSM:V8|mapSpot[3]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.025     ; 13.009     ;
; 7.006 ; ray_FSM:V8|rayPosX[1]                       ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.035     ; 12.995     ;
; 7.007 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot[3]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 13.019     ;
; 7.014 ; ray_FSM:V8|rayPosY2[1]                      ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 13.030     ;
; 7.018 ; ray_FSM:V8|rayDirX_sig[3]                   ; ray_FSM:V8|mapSpot2[1]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 13.044     ;
; 7.021 ; ray_FSM:V8|rayDirY_sig[3]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.024     ; 12.991     ;
; 7.022 ; ray_FSM:V8|rayPosY2[2]                      ; ray_FSM:V8|mapSpot2[2]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 13.019     ;
; 7.030 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 2.983      ;
; 7.032 ; ray_FSM:V8|rayDirY_sig[7]                   ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 12.992     ;
; 7.041 ; ray_FSM:V8|rayDirX_sig[2]                   ; ray_FSM:V8|mapSpot[2]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 12.975     ;
; 7.041 ; ray_FSM:V8|rayPosX2[3]                      ; ray_FSM:V8|mapSpot2[0]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 12.980     ;
; 7.048 ; ray_FSM:V8|rayPosY[6]                       ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 12.981     ;
; 7.049 ; ray_FSM:V8|rayDirY_sig[7]                   ; ray_FSM:V8|mapSpot2[0]                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 12.995     ;
; 7.056 ; ray_FSM:V8|rayPosX[0]                       ; ray_FSM:V8|mapSpot[0]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 12.978     ;
; 7.056 ; ray_FSM:V8|rayDirX_sig[6]                   ; ray_FSM:V8|mapSpot[3]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 12.972     ;
; 7.066 ; ray_FSM:V8|rayPosY[4]                       ; ray_FSM:V8|mapSpot[1]                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 12.960     ;
; 7.067 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 2.946      ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 17.913 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 22.135     ;
; 17.913 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 22.135     ;
; 17.937 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 22.111     ;
; 17.937 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 22.111     ;
; 18.063 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 21.992     ;
; 18.063 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 21.992     ;
; 18.126 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 21.915     ;
; 18.126 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 21.915     ;
; 18.207 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 21.848     ;
; 18.207 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 21.848     ;
; 18.240 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.018      ; 21.814     ;
; 18.240 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.018      ; 21.814     ;
; 18.509 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 21.536     ;
; 18.509 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 21.536     ;
; 18.576 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.018      ; 21.478     ;
; 18.576 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.018      ; 21.478     ;
; 18.946 ; tex_gen:V3|tex_addr_out[6]                                                                             ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 21.082     ;
; 18.948 ; tex_gen:V3|tex_addr_out[6]                                                                             ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 21.080     ;
; 19.016 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 21.039     ;
; 19.040 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 21.015     ;
; 19.084 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 20.965     ;
; 19.108 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 20.941     ;
; 19.166 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.026      ; 20.896     ;
; 19.229 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 20.819     ;
; 19.234 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 20.822     ;
; 19.297 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 20.745     ;
; 19.310 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.026      ; 20.752     ;
; 19.315 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.740     ;
; 19.339 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.716     ;
; 19.343 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 20.718     ;
; 19.345 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 20.697     ;
; 19.345 ; memcustom:V5|read_code.B                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 20.697     ;
; 19.366 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 20.683     ;
; 19.378 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 20.678     ;
; 19.380 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[138]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 20.643     ;
; 19.380 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[138]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 20.643     ;
; 19.390 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 20.659     ;
; 19.407 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 20.603     ;
; 19.407 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 20.603     ;
; 19.410 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 20.610     ;
; 19.410 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 20.610     ;
; 19.411 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.644     ;
; 19.421 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 20.636     ;
; 19.425 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 20.603     ;
; 19.444 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.005     ; 20.587     ;
; 19.444 ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.005     ; 20.587     ;
; 19.445 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 20.612     ;
; 19.465 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.026      ; 20.597     ;
; 19.465 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 20.555     ;
; 19.465 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 20.555     ;
; 19.470 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.585     ;
; 19.484 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.005     ; 20.547     ;
; 19.484 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.005     ; 20.547     ;
; 19.494 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.561     ;
; 19.516 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 20.540     ;
; 19.528 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 20.520     ;
; 19.539 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_G[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 20.484     ;
; 19.547 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 20.463     ;
; 19.547 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 20.463     ;
; 19.548 ; memcustom:V5|read_code.C                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 20.494     ;
; 19.548 ; memcustom:V5|read_code.C                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 20.494     ;
; 19.559 ; tex_gen:V3|tex_addr_out[7]                                                                             ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.467     ;
; 19.561 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.494     ;
; 19.561 ; tex_gen:V3|tex_addr_out[7]                                                                             ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.465     ;
; 19.562 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 20.495     ;
; 19.571 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.028      ; 20.493     ;
; 19.572 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 20.438     ;
; 19.572 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 20.438     ;
; 19.579 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 20.463     ;
; 19.585 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.470     ;
; 19.586 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 20.471     ;
; 19.609 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.026      ; 20.453     ;
; 19.612 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.440     ;
; 19.619 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 20.438     ;
; 19.620 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.026      ; 20.442     ;
; 19.634 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.014      ; 20.416     ;
; 19.636 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[143]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 20.387     ;
; 19.636 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[143]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 20.387     ;
; 19.642 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 20.419     ;
; 19.643 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 20.414     ;
; 19.660 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 20.396     ;
; 19.679 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 20.382     ;
; 19.680 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.010      ; 20.366     ;
; 19.683 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 20.365     ;
; 19.689 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.351     ;
; 19.689 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.351     ;
; 19.693 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.362     ;
; 19.699 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 20.358     ;
; 19.706 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.334     ;
; 19.706 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.334     ;
; 19.710 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 20.326     ;
; 19.711 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.026      ; 20.351     ;
; 19.712 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.028      ; 20.352     ;
; 19.715 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.028      ; 20.349     ;
; 19.723 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 20.334     ;
; 19.727 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 20.315     ;
; 19.727 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 20.315     ;
; 19.734 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 20.302     ;
; 19.747 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 20.308     ;
; 19.748 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 20.315     ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                        ; To Node                                                                                                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                  ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                       ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                               ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                                   ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                                   ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                    ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                             ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_reg_firsttransfer                                                             ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_reg_firsttransfer                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[0]                                                          ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[0]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[1]                                                          ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[1]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0] ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1] ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2] ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3] ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                        ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_instruction_master_granted_slave_cpu_0_jtag_debug_module                             ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_instruction_master_granted_slave_cpu_0_jtag_debug_module                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                    ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                           ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                    ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                        ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                    ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                    ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                    ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                             ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                  ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                      ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                              ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                  ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|state.C                                                                                                                                                        ; framerate_calc:V6|state.C                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[0]                                                                                                                                                 ; framerate_calc:V6|frame_count[0]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[1]                                                                                                                                                 ; framerate_calc:V6|frame_count[1]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[2]                                                                                                                                                 ; framerate_calc:V6|frame_count[2]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[3]                                                                                                                                                 ; framerate_calc:V6|frame_count[3]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[4]                                                                                                                                                 ; framerate_calc:V6|frame_count[4]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[5]                                                                                                                                                 ; framerate_calc:V6|frame_count[5]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[6]                                                                                                                                                 ; framerate_calc:V6|frame_count[6]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[7]                                                                                                                                                 ; framerate_calc:V6|frame_count[7]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                    ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                  ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]               ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]               ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]               ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]               ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                          ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                          ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                             ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                         ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[7]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[7]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[6]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[6]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[5]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[5]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[4]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[4]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[3]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[3]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[2]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[1]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[0]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                  ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                         ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.783      ;
; 0.523 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.789      ;
; 0.545 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.551 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.817      ;
; 0.555 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.821      ;
; 0.557 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.823      ;
; 0.657 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[43]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg5   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 0.918      ;
; 0.660 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.929      ;
; 0.681 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                  ; memcustom:V5|wren                                                                                                               ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.962      ;
; 0.690 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                           ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.015     ; 0.941      ;
; 0.728 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[2]                                                           ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.015     ; 0.979      ;
; 0.736 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.002      ;
; 0.742 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[0]                                                           ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.015     ; 0.993      ;
; 0.800 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; memcustom:V5|wren                                                                                                               ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.066      ;
; 0.809 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.075      ;
; 0.811 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.079      ;
; 0.824 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.090      ;
; 0.826 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.092      ;
; 0.836 ; memcustom:V5|blank_prev                                                                                                ; memcustom:V5|toggle                                                                                                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.102      ;
; 0.838 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; de2_vga_raster:V2|Hcount[6]                                                                                            ; de2_vga_raster:V2|Hcount[6]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.106      ;
; 0.845 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.111      ;
; 0.849 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.115      ;
; 0.860 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.127      ;
; 0.862 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.128      ;
; 0.869 ; de2_vga_raster:V2|Vcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Row_local[0]                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.135      ;
; 0.928 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[18]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg1   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.196      ;
; 0.930 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg5   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.198      ;
; 0.930 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.198      ;
; 0.931 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.199      ;
; 0.932 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.200      ;
; 0.933 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg4   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.201      ;
; 0.934 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[229]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.202      ;
; 0.934 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a64~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.202      ;
; 0.938 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|vga_hblank                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 0.939 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[76]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg0   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.204      ;
; 0.940 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg2   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.208      ;
; 0.940 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a64~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 1.216      ;
; 0.941 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.206      ;
; 0.941 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[80]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg4   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.206      ;
; 0.943 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a64~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.211      ;
; 0.945 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[7]                              ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg2    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.213      ;
; 0.945 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.210      ;
; 0.946 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 1.221      ;
; 0.946 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[209]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 1.206      ;
; 0.946 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg7   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.211      ;
; 0.947 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.198      ;
; 0.950 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[94]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg0   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.218      ;
; 0.951 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[77]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg1   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.216      ;
; 0.952 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.234      ;
; 0.954 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[62]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a3~porta_datain_reg3    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 1.229      ;
; 0.955 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg8   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.242      ;
; 0.955 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[7]                              ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg2    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.237      ;
; 0.956 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[218]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.211      ;
; 0.957 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 1.218      ;
; 0.958 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[186]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 1.219      ;
; 0.958 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 1.233      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg17      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.246      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 1.204      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[187]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.214      ;
; 0.960 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[183]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 1.221      ;
; 0.961 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[17]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg0   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.034      ; 1.229      ;
; 0.962 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 1.223      ;
; 0.962 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.224      ;
; 0.965 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[42]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg4   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.220      ;
; 0.965 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg1   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.220      ;
; 0.966 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[95]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg1   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.253      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[3]                              ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg0       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.254      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.254      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[211]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.229      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[209]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.229      ;
; 0.969 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[62]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg5       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.256      ;
; 0.970 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 1.215      ;
; 0.970 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg4   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.257      ;
; 0.971 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg10      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.258      ;
; 0.971 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[82]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg6   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.226      ;
; 0.971 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[222]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.226      ;
; 0.973 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 1.248      ;
; 0.975 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[18]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg4       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.053      ; 1.262      ;
; 0.977 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.048      ; 1.259      ;
; 0.978 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Col[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a8~porta_datain_reg3    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 1.242      ;
; 0.980 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[178]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a8~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 1.244      ;
; 0.981 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a160~porta_datain_reg15 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 1.245      ;
+-------+------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                                                                                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.259      ;
; 5.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.259      ;
; 5.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.259      ;
; 5.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.259      ;
; 5.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.259      ;
; 5.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.259      ;
; 5.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.259      ;
; 5.753  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.024     ; 4.259      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.044     ; 4.238      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.044     ; 4.238      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.044     ; 4.238      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.030     ; 4.252      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.038     ; 4.244      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.044     ; 4.238      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.038     ; 4.244      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.044     ; 4.238      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.044     ; 4.238      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.030     ; 4.252      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.030     ; 4.252      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.030     ; 4.252      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.030     ; 4.252      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.038     ; 4.244      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.038     ; 4.244      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.038     ; 4.244      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.038     ; 4.244      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.038     ; 4.244      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.030     ; 4.252      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.044     ; 4.238      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.044     ; 4.238      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.038     ; 4.244      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.030     ; 4.252      ;
; 5.754  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.030     ; 4.252      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 4.889      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT20 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT18 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT19 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT25 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT26 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT27 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT21 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT22 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT23 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT24 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT28 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT17 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT29 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT30 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT31 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT16 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.090 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 4.884      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.278 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.020      ; 4.695      ;
; 15.286 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.208     ; 4.430      ;
; 15.286 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.208     ; 4.430      ;
; 15.286 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.208     ; 4.430      ;
; 15.286 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.208     ; 4.430      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 18.739 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.297      ;
; 18.739 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.297      ;
; 18.739 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.297      ;
; 18.739 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.297      ;
; 18.739 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.297      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                                                                 ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.626 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.928      ;
; 2.626 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.928      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.274      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.274      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_mul_lsw                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.274      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[23]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_src2_choose_imm                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.278      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_cmp                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[6]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.273      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[7]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.274      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[1]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.286      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[7]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.273      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[8]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.273      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[3]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[0]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[1]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.274      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 4.278      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[2]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.039     ; 4.243      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[16]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.036     ; 4.246      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[30]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[29]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[29]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 4.251      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[26]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[4]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 4.251      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[27]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[27]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 4.277      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[23]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[25]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[27]                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 4.277      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[18]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[18]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.036     ; 4.246      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[18]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.036     ; 4.246      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[16]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[3]                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.039     ; 4.243      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[25]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[9]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[20]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[2]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 4.251      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_ic_fill_starting_d1                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.283      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[0]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 4.248      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[2]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 4.248      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[3]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 4.248      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[8]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 4.248      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[17]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[23]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[17]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[17]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[17]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 4.281      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[18]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[19]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[20]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.286      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[26]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.286      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[20]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.286      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[20]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.286      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[20]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.286      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[20]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.286      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[20]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[21]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[27]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.289      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[21]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.289      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[21]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.289      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[21]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[21]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 4.289      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[22]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|stage_6 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.042     ; 4.240      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|stage_5 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.042     ; 4.240      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|stage_1 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.043     ; 4.239      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.276      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 4.280      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 4.280      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 4.280      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[3]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 4.280      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 4.280      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.043     ; 4.239      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.045     ; 4.237      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.043     ; 4.239      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[11]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.284      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[11]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_tag[4]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.284      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[12]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.285      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_tag[5]                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.284      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M2_rot[11]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.044     ; 4.238      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[3]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 4.251      ;
; 4.016 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_result[11]                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.042     ; 4.240      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 21.031 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.297      ;
; 21.031 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.297      ;
; 21.031 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.297      ;
; 21.031 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.297      ;
; 21.031 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.297      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162 ; 1.162 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158 ; 1.158 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173 ; 1.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173 ; 1.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183 ; 1.183 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183 ; 1.183 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149 ; 1.149 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.901 ; 7.901 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.947 ; 7.947 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 7.312 ; 7.312 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 6.912 ; 6.912 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 6.620 ; 6.620 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.312 ; 7.312 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 6.909 ; 6.909 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 6.732 ; 6.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.300 ; 7.300 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 6.368 ; 6.368 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 6.740 ; 6.740 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.952 ; 6.952 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 6.791 ; 6.791 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.160 ; 7.160 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 6.821 ; 6.821 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 6.868 ; 6.868 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.220 ; 7.220 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 7.062 ; 7.062 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.269 ; 7.269 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.450 ; 9.450 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.322 ; 7.322 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.709 ; 7.709 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 9.080 ; 9.080 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.549 ; 8.549 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 9.126 ; 9.126 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.268 ; 8.268 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 9.366 ; 9.366 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.622 ; 7.622 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.656 ; 6.656 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.430 ; 7.430 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 9.008 ; 9.008 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.586 ; 8.586 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.450 ; 9.450 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 8.641 ; 8.641 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 9.350 ; 9.350 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.081 ; 7.081 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.985 ; -0.985 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.998 ; -0.998 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -1.028 ; -1.028 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -1.028 ; -1.028 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.994 ; -0.994 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -1.009 ; -1.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -1.009 ; -1.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -1.019 ; -1.019 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -1.019 ; -1.019 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.985 ; -0.985 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -7.671 ; -7.671 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -7.717 ; -7.717 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -5.705 ; -5.705 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -5.871 ; -5.871 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -5.719 ; -5.719 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -6.301 ; -6.301 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -5.971 ; -5.971 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -5.705 ; -5.705 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -6.063 ; -6.063 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -5.919 ; -5.919 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.096 ; -6.096 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.224 ; -6.224 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.163 ; -6.163 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -6.658 ; -6.658 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -6.325 ; -6.325 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -6.007 ; -6.007 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -6.180 ; -6.180 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -6.151 ; -6.151 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -6.035 ; -6.035 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -6.021 ; -6.021 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -6.687 ; -6.687 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -6.764 ; -6.764 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -8.847 ; -8.847 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -8.317 ; -8.317 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -8.894 ; -8.894 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -8.034 ; -8.034 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -9.134 ; -9.134 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.709 ; -6.709 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.021 ; -6.021 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.485 ; -6.485 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -8.775 ; -8.775 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -8.354 ; -8.354 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -9.218 ; -9.218 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -8.407 ; -8.407 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -9.118 ; -9.118 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -6.168 ; -6.168 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 7.227  ; 7.227  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 7.188  ; 7.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 7.227  ; 7.227  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 7.047  ; 7.047  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 7.006  ; 7.006  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.794  ; 6.794  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.936  ; 5.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 6.732  ; 6.732  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.834  ; 6.834  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 6.669  ; 6.669  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 4.302  ; 4.302  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.785  ; 5.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 7.196  ; 7.196  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 8.303  ; 8.303  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 7.084  ; 7.084  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 6.946  ; 6.946  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 6.970  ; 6.970  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.429  ; 7.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.773  ; 7.773  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.269  ; 7.269  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 6.851  ; 6.851  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.988  ; 7.988  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.837  ; 7.837  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 8.303  ; 8.303  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 7.847  ; 7.847  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.779  ; 7.779  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.556  ; 7.556  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.930  ; 6.930  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.837  ; 7.837  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.066  ; 7.066  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.094  ; 7.094  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.346  ; 7.346  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 8.449  ; 8.449  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 7.580  ; 7.580  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 6.624  ; 6.624  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 6.861  ; 6.861  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 5.990  ; 5.990  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 6.696  ; 6.696  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 6.560  ; 6.560  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 6.931  ; 6.931  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.221  ; 7.221  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 7.075  ; 7.075  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 6.508  ; 6.508  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 6.368  ; 6.368  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 7.580  ; 7.580  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 6.531  ; 6.531  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 6.692  ; 6.692  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.389  ; 7.389  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 6.960  ; 6.960  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.013  ; 7.013  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 9.582  ; 9.582  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 9.156  ; 9.156  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 9.365  ; 9.365  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 9.222  ; 9.222  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.047  ; 9.047  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 9.024  ; 9.024  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.633  ; 8.633  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.766  ; 8.766  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.047  ; 9.047  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.656  ; 8.656  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.749  ; 8.749  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.530  ; 8.530  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.907  ; 8.907  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.983  ; 8.983  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.491  ; 6.491  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.847  ; 6.847  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.135  ; 6.135  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.140  ; 6.140  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.207  ; 6.207  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.118  ; 6.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.087  ; 7.087  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.008  ; 6.008  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.202  ; 6.202  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 6.180  ; 6.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 6.180  ; 6.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 5.404  ; 5.404  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 5.486  ; 5.486  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 5.350  ; 5.350  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.500  ; 5.500  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 5.467  ; 5.467  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.478  ; 5.478  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.699  ; 5.699  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 5.677  ; 5.677  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 6.123  ; 6.123  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 6.123  ; 6.123  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 4.486  ; 4.486  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.334  ; 5.334  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 5.180  ; 5.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.942  ; 4.942  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.232  ; 5.232  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 6.419  ; 6.419  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 6.419  ; 6.419  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.243  ; 5.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.434  ; 5.434  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 4.726  ; 4.726  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.436  ; 5.436  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.401  ; 5.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.977  ; 4.977  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.036  ; 5.036  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 5.291  ; 5.291  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 4.302  ; 4.302  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 7.188  ; 7.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 7.227  ; 7.227  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 7.047  ; 7.047  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 7.006  ; 7.006  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.794  ; 6.794  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.936  ; 5.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 6.732  ; 6.732  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.834  ; 6.834  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 6.669  ; 6.669  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 4.302  ; 4.302  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.785  ; 5.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 7.196  ; 7.196  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 6.735  ; 6.735  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 6.967  ; 6.967  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 6.875  ; 6.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 6.853  ; 6.853  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.116  ; 7.116  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.077  ; 7.077  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 6.875  ; 6.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 6.800  ; 6.800  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.072  ; 7.072  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.057  ; 7.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 7.307  ; 7.307  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 7.612  ; 7.612  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.905  ; 6.905  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.903  ; 6.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.735  ; 6.735  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.093  ; 7.093  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.905  ; 6.905  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.796  ; 6.796  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.927  ; 6.927  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 6.467  ; 6.467  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 5.675  ; 5.675  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 5.961  ; 5.961  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 6.007  ; 6.007  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 5.788  ; 5.788  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 5.737  ; 5.737  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 5.675  ; 5.675  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 6.171  ; 6.171  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 6.136  ; 6.136  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 5.752  ; 5.752  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 6.247  ; 6.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 6.239  ; 6.239  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 6.389  ; 6.389  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 6.005  ; 6.005  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 6.414  ; 6.414  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 6.594  ; 6.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 6.267  ; 6.267  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 6.301  ; 6.301  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 6.718  ; 6.718  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 6.493  ; 6.493  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 6.705  ; 6.705  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 6.560  ; 6.560  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 6.008  ; 6.008  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 6.899  ; 6.899  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 7.056  ; 7.056  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.289  ; 7.289  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.253  ; 7.253  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.604  ; 7.604  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.418  ; 7.418  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 6.586  ; 6.586  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 6.838  ; 6.838  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.250  ; 7.250  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.491  ; 6.491  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.847  ; 6.847  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.135  ; 6.135  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.140  ; 6.140  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.207  ; 6.207  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.118  ; 6.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.087  ; 7.087  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.008  ; 6.008  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.202  ; 6.202  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 5.350  ; 5.350  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 6.180  ; 6.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 5.404  ; 5.404  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 5.486  ; 5.486  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 5.350  ; 5.350  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.500  ; 5.500  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 5.467  ; 5.467  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.478  ; 5.478  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.699  ; 5.699  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 5.396  ; 5.396  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 4.486  ; 4.486  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 6.123  ; 6.123  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 4.486  ; 4.486  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.334  ; 5.334  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 5.180  ; 5.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.942  ; 4.942  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.232  ; 5.232  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 4.726  ; 4.726  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 6.419  ; 6.419  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.243  ; 5.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.434  ; 5.434  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 4.726  ; 4.726  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.436  ; 5.436  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.401  ; 5.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.977  ; 4.977  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.036  ; 5.036  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 5.291  ; 5.291  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 3.901 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 3.931 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 3.931 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 3.960 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 3.930 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 3.960 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 3.960 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.966 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.966 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.976 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.976 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 3.957 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 8.362 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 8.362 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.385 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.385 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.365 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.610 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.688 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 8.688 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 8.678 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 8.902 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.902 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 8.914 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.914 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 8.904 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 8.904 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.886 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 9.170 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 3.901 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 3.931 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 3.931 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 3.631 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 3.960 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 3.930 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 3.960 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 3.960 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.966 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.966 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.976 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.976 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 3.957 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.700 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.700 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.723 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.723 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.703 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.948 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 6.026 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 6.026 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 6.016 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.240 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 6.240 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 6.252 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 6.252 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 6.242 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 6.242 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 6.224 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 6.508 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 3.901     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 3.931     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 3.931     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 3.960     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 3.930     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 3.960     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 3.960     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.966     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.966     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.976     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.976     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 3.957     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 8.362     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 8.362     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.385     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.385     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.365     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.610     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.688     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 8.688     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 8.678     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 8.902     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.902     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 8.914     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.914     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 8.904     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 8.904     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.886     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 9.170     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 3.901     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 3.931     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 3.931     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 3.631     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 3.960     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 3.930     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 3.960     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 3.960     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.966     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.966     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.976     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.976     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 3.957     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.700     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.700     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.723     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.723     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.703     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.948     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 6.026     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 6.026     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 6.016     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.240     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 6.240     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 6.252     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 6.252     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 6.242     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 6.242     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 6.224     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 6.508     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 8.613  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 30.301 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.660  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 19.297 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 1.317  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 20.583 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                            ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.613 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.015     ; 1.404      ;
; 8.622 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 1.399      ;
; 8.636 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.375      ;
; 8.636 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.375      ;
; 8.669 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.018     ; 1.345      ;
; 8.673 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.018     ; 1.341      ;
; 8.692 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.020     ; 1.320      ;
; 8.713 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.313      ;
; 8.715 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.016     ; 1.301      ;
; 8.715 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.311      ;
; 8.718 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 1.303      ;
; 8.733 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.293      ;
; 8.735 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.016     ; 1.281      ;
; 8.736 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.304      ;
; 8.789 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.235      ;
; 8.793 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.015     ; 1.224      ;
; 8.795 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.020     ; 1.217      ;
; 8.800 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.016     ; 1.216      ;
; 8.814 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 1.207      ;
; 8.815 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.211      ;
; 8.822 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.206      ;
; 8.825 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 1.196      ;
; 8.827 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.213      ;
; 8.834 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.020     ; 1.178      ;
; 8.836 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.175      ;
; 8.838 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.173      ;
; 8.839 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.201      ;
; 8.845 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.016     ; 1.171      ;
; 8.852 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.188      ;
; 8.857 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.015     ; 1.160      ;
; 8.858 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.020     ; 1.154      ;
; 8.860 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.164      ;
; 8.863 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.007     ; 1.162      ;
; 8.866 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.145      ;
; 8.868 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.007     ; 1.157      ;
; 8.874 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.166      ;
; 8.890 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.016     ; 1.126      ;
; 8.891 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.140      ;
; 8.894 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.132      ;
; 8.895 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 1.126      ;
; 8.896 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 1.125      ;
; 8.896 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.130      ;
; 8.897 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.129      ;
; 8.901 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 1.120      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 1.119      ;
; 8.908 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 1.101      ;
; 8.910 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.016     ; 1.106      ;
; 8.913 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.098      ;
; 8.919 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.092      ;
; 8.924 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.116      ;
; 8.924 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.018     ; 1.090      ;
; 8.926 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.018     ; 1.088      ;
; 8.929 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.111      ;
; 8.929 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.111      ;
; 8.932 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[16] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.092      ;
; 8.932 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.015     ; 1.085      ;
; 8.933 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.016     ; 1.083      ;
; 8.935 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.016     ; 1.081      ;
; 8.937 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.097      ;
; 8.941 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.085      ;
; 8.945 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[16] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.079      ;
; 8.946 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.021     ; 1.065      ;
; 8.952 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.076      ;
; 8.955 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.007     ; 1.070      ;
; 8.960 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.020     ; 1.052      ;
; 8.972 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.059      ;
; 8.978 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.007     ; 1.047      ;
; 8.986 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.007     ; 1.039      ;
; 8.991 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.039      ;
; 9.012 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.019      ;
; 9.035 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.023     ; 0.974      ;
; 9.035 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 0.999      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 0.985      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 0.985      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 0.985      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 0.985      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 0.985      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 0.985      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 0.985      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.011     ; 0.985      ;
; 9.040 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 0.994      ;
; 9.040 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.020     ; 0.972      ;
; 9.044 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 0.980      ;
; 9.047 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.015     ; 0.970      ;
; 9.047 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.007     ; 0.978      ;
; 9.049 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.015     ; 0.968      ;
; 9.049 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 0.975      ;
; 9.064 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.966      ;
; 9.066 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.964      ;
; 9.069 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.962      ;
; 9.075 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 0.953      ;
; 9.075 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.015     ; 0.942      ;
; 9.076 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.007     ; 0.949      ;
; 9.077 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.949      ;
; 9.077 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.949      ;
; 9.077 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.949      ;
; 9.077 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.949      ;
; 9.077 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.949      ;
; 9.077 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.949      ;
; 9.077 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.949      ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 30.301 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.723      ;
; 30.304 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.720      ;
; 30.549 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 9.474      ;
; 30.552 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 9.471      ;
; 30.553 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.471      ;
; 30.553 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 9.465      ;
; 30.714 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.310      ;
; 30.798 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 9.220      ;
; 30.802 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 9.216      ;
; 30.901 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.123      ;
; 30.903 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.121      ;
; 30.941 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.083      ;
; 30.948 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.076      ;
; 30.951 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.073      ;
; 31.050 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.974      ;
; 31.054 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.970      ;
; 31.076 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.942      ;
; 31.102 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.922      ;
; 31.133 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.890      ;
; 31.135 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.888      ;
; 31.137 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.886      ;
; 31.139 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.884      ;
; 31.156 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.862      ;
; 31.167 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.857      ;
; 31.176 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.847      ;
; 31.192 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.832      ;
; 31.194 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.830      ;
; 31.196 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_G[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.822      ;
; 31.217 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.813      ;
; 31.226 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.798      ;
; 31.228 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.796      ;
; 31.257 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.767      ;
; 31.260 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.764      ;
; 31.277 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.747      ;
; 31.290 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.733      ;
; 31.291 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.733      ;
; 31.292 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.749      ;
; 31.297 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.727      ;
; 31.312 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.705      ;
; 31.324 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_G[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.694      ;
; 31.324 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.717      ;
; 31.335 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.689      ;
; 31.337 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.686      ;
; 31.346 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.684      ;
; 31.353 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.671      ;
; 31.357 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.667      ;
; 31.368 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.656      ;
; 31.378 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.652      ;
; 31.385 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.639      ;
; 31.402 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.628      ;
; 31.405 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.625      ;
; 31.408 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.616      ;
; 31.418 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.605      ;
; 31.418 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.606      ;
; 31.419 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.604      ;
; 31.420 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.621      ;
; 31.421 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.603      ;
; 31.424 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.599      ;
; 31.426 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.592      ;
; 31.449 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.575      ;
; 31.449 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.575      ;
; 31.456 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 8.585      ;
; 31.465 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.553      ;
; 31.469 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.549      ;
; 31.476 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.542      ;
; 31.478 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.552      ;
; 31.480 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.544      ;
; 31.485 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.539      ;
; 31.492 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.531      ;
; 31.492 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.531      ;
; 31.493 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.531      ;
; 31.513 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.511      ;
; 31.529 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.495      ;
; 31.537 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.493      ;
; 31.553 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.470      ;
; 31.555 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.468      ;
; 31.564 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.459      ;
; 31.566 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.452      ;
; 31.580 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.450      ;
; 31.580 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.450      ;
; 31.601 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.422      ;
; 31.613 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.411      ;
; 31.615 ; memcustom:V5|row_out[4]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 8.430      ;
; 31.615 ; memcustom:V5|row_out[4]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 8.430      ;
; 31.619 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.404      ;
; 31.622 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.401      ;
; 31.636 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.382      ;
; 31.640 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.384      ;
; 31.648 ; memcustom:V5|row_out[0]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 8.397      ;
; 31.648 ; memcustom:V5|row_out[0]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 8.397      ;
; 31.665 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 8.379      ;
; 31.665 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.365      ;
; 31.666 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.358      ;
; 31.667 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 8.377      ;
; 31.670 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.360      ;
; 31.673 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.357      ;
; 31.673 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.357      ;
; 31.674 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.349      ;
; 31.683 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 8.340      ;
; 31.685 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.006      ; 8.353      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                        ; To Node                                                                                                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                  ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                       ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                               ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                                   ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[0]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                                   ; new_doom:V1|cpu_0:the_cpu_0|M_shift_rot_cnt[1]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|internal_d_write                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                    ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                             ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_reg_firsttransfer                                                             ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_reg_firsttransfer                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[0]                                                          ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[0]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[1]                                                          ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[1]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0] ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1] ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2] ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3] ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                        ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_instruction_master_granted_slave_cpu_0_jtag_debug_module                             ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_instruction_master_granted_slave_cpu_0_jtag_debug_module                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                    ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                           ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                    ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                        ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                    ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                    ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                    ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                             ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                  ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                      ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                              ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                      ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                  ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|state.C                                                                                                                                                        ; framerate_calc:V6|state.C                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[0]                                                                                                                                                 ; framerate_calc:V6|frame_count[0]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[1]                                                                                                                                                 ; framerate_calc:V6|frame_count[1]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[2]                                                                                                                                                 ; framerate_calc:V6|frame_count[2]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[3]                                                                                                                                                 ; framerate_calc:V6|frame_count[3]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[4]                                                                                                                                                 ; framerate_calc:V6|frame_count[4]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[5]                                                                                                                                                 ; framerate_calc:V6|frame_count[5]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[6]                                                                                                                                                 ; framerate_calc:V6|frame_count[6]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[7]                                                                                                                                                 ; framerate_calc:V6|frame_count[7]                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                    ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                  ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]               ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]               ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]               ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]               ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                          ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                          ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                             ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                       ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                         ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[7]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[7]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[6]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[6]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[5]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[5]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[4]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[4]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[3]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[3]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[2]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[1]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[0]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_valid_bits[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_prevent_refill                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                  ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.253 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.407      ;
; 0.259 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.413      ;
; 0.303 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[43]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 0.459      ;
; 0.311 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                  ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 0.479      ;
; 0.325 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.480      ;
; 0.331 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.016     ; 0.467      ;
; 0.338 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.491      ;
; 0.342 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[2]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.016     ; 0.478      ;
; 0.350 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[0]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.016     ; 0.486      ;
; 0.360 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; de2_vga_raster:V2|Hcount[6]                                                                                            ; de2_vga_raster:V2|Hcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; memcustom:V5|blank_prev                                                                                                ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.536      ;
; 0.413 ; de2_vga_raster:V2|Vcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Row_local[0]                                                                                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.566      ;
; 0.415 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.567      ;
; 0.421 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[18]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.583      ;
; 0.423 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[228]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.585      ;
; 0.423 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 0.584      ;
; 0.423 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 0.584      ;
; 0.423 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 0.584      ;
; 0.424 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.586      ;
; 0.425 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[229]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.587      ;
; 0.425 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.587      ;
; 0.425 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a64~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.587      ;
; 0.429 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[7]                              ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg2   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.591      ;
; 0.430 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a64~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.592      ;
; 0.431 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a64~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 0.600      ;
; 0.432 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[76]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.592      ;
; 0.433 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[94]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 0.594      ;
; 0.433 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.601      ;
; 0.433 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[209]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.588      ;
; 0.433 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[80]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.593      ;
; 0.434 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.594      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.595      ;
; 0.436 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 0.592      ;
; 0.436 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[62]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a3~porta_datain_reg3   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 0.605      ;
; 0.436 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.596      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[186]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 0.593      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.612      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[7]                              ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a2~porta_datain_reg2   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.612      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[77]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a76~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.597      ;
; 0.438 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.585      ;
; 0.438 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[218]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.589      ;
; 0.439 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[183]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 0.595      ;
; 0.439 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[17]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a17~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 0.601      ;
; 0.439 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.618      ;
; 0.439 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[187]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg0 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.590      ;
; 0.440 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[231]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg17     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.620      ;
; 0.440 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg2 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.608      ;
; 0.441 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Col[0]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.593      ;
; 0.441 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.018      ; 0.597      ;
; 0.444 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[62]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.624      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[42]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.594      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118]                            ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.624      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[95]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.624      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[215]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.602      ;
; 0.446 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[3]                              ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg0      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.626      ;
; 0.446 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[209]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.603      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.041      ; 0.626      ;
; 0.448 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Col[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[224]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg10     ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.628      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[39]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.597      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[222]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.599      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[211]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a208~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.605      ;
; 0.449 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[82]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.598      ;
; 0.449 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.030      ; 0.617      ;
; 0.450 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg2 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.592      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[18]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a3~porta_datain_reg4      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.042      ; 0.631      ;
; 0.453 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[41]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.602      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]                             ; memcustom:V5|mem_custom_2_b:M1|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a8~porta_datain_reg3   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.612      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a121~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.629      ;
; 0.456 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg0 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.598      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 2.344      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.036     ; 2.336      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.350      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.350      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.036     ; 2.336      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 2.344      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 2.344      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.350      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.350      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 2.344      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 2.344      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.036     ; 2.336      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.036     ; 2.336      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.350      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.350      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.036     ; 2.336      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.036     ; 2.336      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.036     ; 2.336      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 2.344      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.350      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.022     ; 2.350      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.036     ; 2.336      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 2.344      ;
; 7.660  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.028     ; 2.344      ;
; 7.661  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.041     ; 2.330      ;
; 7.661  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.041     ; 2.330      ;
; 7.661  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.041     ; 2.330      ;
; 7.661  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.041     ; 2.330      ;
; 7.661  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.041     ; 2.330      ;
; 7.661  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.041     ; 2.330      ;
; 7.661  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.041     ; 2.330      ;
; 7.661  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.041     ; 2.330      ;
; 17.325 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.191     ; 2.449      ;
; 17.325 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.191     ; 2.449      ;
; 17.325 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.191     ; 2.449      ;
; 17.325 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.200     ; 2.440      ;
; 17.325 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.200     ; 2.440      ;
; 17.325 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.200     ; 2.440      ;
; 17.325 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.200     ; 2.440      ;
; 17.342 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.156     ; 2.467      ;
; 17.342 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.156     ; 2.467      ;
; 17.342 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.156     ; 2.467      ;
; 17.342 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.156     ; 2.467      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 2.459      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 2.459      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.168     ; 2.454      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.168     ; 2.454      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.168     ; 2.454      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 2.459      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.168     ; 2.454      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.163     ; 2.459      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.159     ; 2.463      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.159     ; 2.463      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.159     ; 2.463      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.159     ; 2.463      ;
; 17.343 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[3]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 2.469      ;
; 17.344 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.174     ; 2.447      ;
; 17.344 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.174     ; 2.447      ;
; 17.344 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.174     ; 2.447      ;
; 17.344 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.174     ; 2.447      ;
; 17.345 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.181     ; 2.439      ;
; 17.345 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.181     ; 2.439      ;
; 17.345 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.181     ; 2.439      ;
; 17.345 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.190     ; 2.430      ;
; 17.345 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.190     ; 2.430      ;
; 17.345 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.190     ; 2.430      ;
; 17.345 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.190     ; 2.430      ;
; 17.345 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.181     ; 2.439      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[11]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.165     ; 2.443      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[14]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.165     ; 2.443      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[9]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.438      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[7]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.438      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[8]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.438      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[12]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.165     ; 2.443      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[10]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.438      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[13]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.165     ; 2.443      ;
; 17.357 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[15]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.161     ; 2.447      ;
; 17.358 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[4]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.176     ; 2.431      ;
; 17.358 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[6]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.176     ; 2.431      ;
; 17.358 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[5]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.176     ; 2.431      ;
; 17.358 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[3]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.176     ; 2.431      ;
; 17.359 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[2]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.183     ; 2.423      ;
; 17.359 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[1]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.183     ; 2.423      ;
; 17.359 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[0]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.183     ; 2.423      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
; 17.429 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 2.572      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 19.297 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.735      ;
; 19.297 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.735      ;
; 19.297 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.735      ;
; 19.297 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.735      ;
; 19.297 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.735      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                                                                            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.317 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.033      ; 1.502      ;
; 1.317 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.033      ; 1.502      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.042     ; 2.329      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M2_rot[11]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.041     ; 2.330      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[0] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.038     ; 2.333      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[1] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.038     ; 2.333      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[2] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.038     ; 2.333      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[3] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.038     ; 2.333      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[4] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.038     ; 2.333      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[5] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.038     ; 2.333      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[0]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.340      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[1]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.340      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[2]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.340      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[3]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.340      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[4]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.340      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[5]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.340      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M2_rot[27]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.041     ; 2.330      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[17]                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[17]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M2_rot[19]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.041     ; 2.330      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[19]                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[19]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_16_reg_segment_0[3]                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[3]                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[3]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[3]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M2_rot[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.041     ; 2.330      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[1]                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[1]                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[19]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[17]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[8]                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[5]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[3]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.337      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[1]                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.219 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.035     ; 2.336      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.364      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.364      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.364      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[23]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[6]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.362      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_right                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.341      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[7]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.364      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[1]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[1]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[1]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.376      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[7]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.362      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[1]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[2]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[8]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.362      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[2]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[3]                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.372      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.364      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[2]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.038     ; 2.334      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]~_Duplicate_1                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.368      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[16]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.338      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[30]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[30]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.032     ; 2.340      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[29]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.030     ; 2.342      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[26]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_mask[4]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.030     ; 2.342      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_sel_fill3                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.341      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_left                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.341      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_rot                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.341      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_pass3                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.341      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[8]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 2.345      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[27]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[23]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[25]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[18]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[18]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.338      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[18]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.034     ; 2.338      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[16]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.375      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[3]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.038     ; 2.334      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[25]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[20]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.370      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[18]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.032     ; 2.340      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[2]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.030     ; 2.342      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[18]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.374      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.025     ; 2.347      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_st_data[0]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.368      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[0]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.032     ; 2.340      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[1]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.033     ; 2.339      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[2]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.032     ; 2.340      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[3]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.032     ; 2.340      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[4]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.033     ; 2.339      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[5]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.033     ; 2.339      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[6]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.033     ; 2.339      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[7]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.033     ; 2.339      ;
; 2.220 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_counter[8]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.032     ; 2.340      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 20.583 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.735      ;
; 20.583 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.735      ;
; 20.583 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.735      ;
; 20.583 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.735      ;
; 20.583 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.735      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 0.830 ; 0.830 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 0.827 ; 0.827 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 0.818 ; 0.818 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 4.614 ; 4.614 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 4.679 ; 4.679 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.212 ; 4.212 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.963 ; 3.963 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 3.869 ; 3.869 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.212 ; 4.212 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 3.977 ; 3.977 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 3.858 ; 3.858 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.157 ; 4.157 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 3.685 ; 3.685 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 3.881 ; 3.881 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 3.985 ; 3.985 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 3.956 ; 3.956 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.088 ; 4.088 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 3.926 ; 3.926 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 3.947 ; 3.947 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.101 ; 4.101 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.006 ; 4.006 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.119 ; 4.119 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.223 ; 5.223 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.209 ; 4.209 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.379 ; 4.379 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.094 ; 5.094 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.777 ; 4.777 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.050 ; 5.050 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.610 ; 4.610 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.103 ; 5.103 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.313 ; 4.313 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 3.864 ; 3.864 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.236 ; 4.236 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.998 ; 4.998 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.784 ; 4.784 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.223 ; 5.223 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.794 ; 4.794 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.110 ; 5.110 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.090 ; 4.090 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.494 ; -4.494 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.559 ; -4.559 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.385 ; -3.385 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.476 ; -3.476 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.402 ; -3.402 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.747 ; -3.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -3.536 ; -3.536 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -3.385 ; -3.385 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.588 ; -3.588 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -3.477 ; -3.477 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.583 ; -3.583 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.652 ; -3.652 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.670 ; -3.670 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.828 ; -3.828 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.696 ; -3.696 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.575 ; -3.575 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -3.610 ; -3.610 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.592 ; -3.592 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.565 ; -3.565 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.571 ; -3.571 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.916 ; -3.916 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.957 ; -3.957 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.971 ; -4.971 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.654 ; -4.654 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -4.928 ; -4.928 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -4.484 ; -4.484 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.981 ; -4.981 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.896 ; -3.896 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.571 ; -3.571 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.814 ; -3.814 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -4.875 ; -4.875 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -4.661 ; -4.661 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.101 ; -5.101 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -4.668 ; -4.668 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -4.988 ; -4.988 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.673 ; -3.673 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 3.685  ; 3.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 3.685  ; 3.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.672  ; 3.672  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.507  ; 3.507  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.461  ; 3.461  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.378  ; 3.378  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.034  ; 3.034  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.365  ; 3.365  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.428  ; 3.428  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.414  ; 3.414  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.211  ; 2.211  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.954  ; 2.954  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.593  ; 3.593  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.068  ; 4.068  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.552  ; 3.552  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.459  ; 3.459  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.416  ; 3.416  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.623  ; 3.623  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.831  ; 3.831  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.569  ; 3.569  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.416  ; 3.416  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.915  ; 3.915  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.853  ; 3.853  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 4.068  ; 4.068  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.874  ; 3.874  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.829  ; 3.829  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.716  ; 3.716  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.500  ; 3.500  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.842  ; 3.842  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.469  ; 3.469  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.532  ; 3.532  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.639  ; 3.639  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 4.058  ; 4.058  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 3.718  ; 3.718  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.282  ; 3.282  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.353  ; 3.353  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 2.988  ; 2.988  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.285  ; 3.285  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.210  ; 3.210  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.402  ; 3.402  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.548  ; 3.548  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.476  ; 3.476  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.226  ; 3.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.185  ; 3.185  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.718  ; 3.718  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.246  ; 3.246  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.310  ; 3.310  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.659  ; 3.659  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.420  ; 3.420  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.454  ; 3.454  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 4.559  ; 4.559  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 4.383  ; 4.383  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 4.470  ; 4.470  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 4.432  ; 4.432  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.408  ; 4.408  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 4.408  ; 4.408  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 4.214  ; 4.214  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 4.240  ; 4.240  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 4.347  ; 4.347  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.194  ; 4.194  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 4.237  ; 4.237  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 4.170  ; 4.170  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 4.306  ; 4.306  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 4.315  ; 4.315  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.212  ; 3.212  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.394  ; 3.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.040  ; 3.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.040  ; 3.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.113  ; 3.113  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.026  ; 3.026  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.511  ; 3.511  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.014  ; 3.014  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.085  ; 3.085  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 3.108  ; 3.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 3.108  ; 3.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.709  ; 2.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.786  ; 2.786  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.719  ; 2.719  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.780  ; 2.780  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.766  ; 2.766  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.770  ; 2.770  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.864  ; 2.864  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 2.825  ; 2.825  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 3.067  ; 3.067  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 3.067  ; 3.067  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.323  ; 2.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.697  ; 2.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.487  ; 2.487  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.530  ; 2.530  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.536  ; 2.536  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.644  ; 2.644  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 2.548  ; 2.548  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 3.194  ; 3.194  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 3.194  ; 3.194  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.649  ; 2.649  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.739  ; 2.739  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.440  ; 2.440  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.736  ; 2.736  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.718  ; 2.718  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.532  ; 2.532  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.538  ; 2.538  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 2.679  ; 2.679  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.211  ; 2.211  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 3.685  ; 3.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.672  ; 3.672  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.507  ; 3.507  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.461  ; 3.461  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.378  ; 3.378  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.034  ; 3.034  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.365  ; 3.365  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.428  ; 3.428  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.414  ; 3.414  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.211  ; 2.211  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.954  ; 2.954  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.593  ; 3.593  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.373  ; 3.373  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.474  ; 3.474  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.429  ; 3.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.373  ; 3.373  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.488  ; 3.488  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.486  ; 3.486  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.381  ; 3.381  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.408  ; 3.408  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.495  ; 3.495  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.467  ; 3.467  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.605  ; 3.605  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.751  ; 3.751  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.423  ; 3.423  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.417  ; 3.417  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.386  ; 3.386  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.505  ; 3.505  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.407  ; 3.407  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.403  ; 3.403  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.439  ; 3.439  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 3.182  ; 3.182  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 2.800  ; 2.800  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 2.944  ; 2.944  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 2.989  ; 2.989  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 2.876  ; 2.876  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 2.847  ; 2.847  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 2.800  ; 2.800  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.037  ; 3.037  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 2.999  ; 2.999  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 2.845  ; 2.845  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.094  ; 3.094  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.080  ; 3.080  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.180  ; 3.180  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 2.980  ; 2.980  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.169  ; 3.169  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.270  ; 3.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.097  ; 3.097  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.119  ; 3.119  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 3.300  ; 3.300  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 3.200  ; 3.200  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.297  ; 3.297  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.250  ; 3.250  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.014  ; 3.014  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.434  ; 3.434  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.510  ; 3.510  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.548  ; 3.548  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.532  ; 3.532  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.724  ; 3.724  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.615  ; 3.615  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.293  ; 3.293  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.386  ; 3.386  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.572  ; 3.572  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.212  ; 3.212  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.394  ; 3.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.040  ; 3.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.040  ; 3.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.113  ; 3.113  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.026  ; 3.026  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.511  ; 3.511  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.014  ; 3.014  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.085  ; 3.085  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.709  ; 2.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 3.108  ; 3.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.709  ; 2.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.786  ; 2.786  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.719  ; 2.719  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.780  ; 2.780  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.766  ; 2.766  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.770  ; 2.770  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.864  ; 2.864  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 2.704  ; 2.704  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.323  ; 2.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 3.067  ; 3.067  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.323  ; 2.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.697  ; 2.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.487  ; 2.487  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.530  ; 2.530  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.536  ; 2.536  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.644  ; 2.644  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 2.548  ; 2.548  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.440  ; 2.440  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 3.194  ; 3.194  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.649  ; 2.649  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.739  ; 2.739  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.440  ; 2.440  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.736  ; 2.736  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.718  ; 2.718  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.532  ; 2.532  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.538  ; 2.538  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 2.679  ; 2.679  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.916 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.946 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.946 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.967 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.937 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.967 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.967 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.972 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.972 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.982 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.982 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.962 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 3.997 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.997 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.018 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.018 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 3.998 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.105 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.161 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.161 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.151 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.260 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.260 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.271 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.271 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.261 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.261 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.245 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.382 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.916 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.946 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.946 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.801 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.967 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.937 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.967 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.967 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.972 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.972 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.982 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.982 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.962 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 2.815 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 2.815 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 2.836 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 2.836 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 2.816 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 2.923 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 2.979 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 2.979 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 2.969 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 3.078 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 3.078 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 3.089 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 3.089 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 3.079 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 3.079 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 3.063 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 3.200 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.916     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.946     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.946     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.967     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.937     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.967     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.967     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.972     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.972     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.982     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.982     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.962     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 3.997     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.997     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.018     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.018     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 3.998     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.105     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.161     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.161     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.151     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.260     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.260     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.271     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.271     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.261     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.261     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.245     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.382     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.916     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.946     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.946     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.801     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.967     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.937     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.967     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.967     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.972     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.972     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.982     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.982     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.962     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 2.815     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 2.815     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 2.836     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 2.836     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 2.816     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 2.923     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 2.979     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 2.979     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 2.969     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 3.078     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 3.078     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 3.089     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 3.089     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 3.079     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 3.079     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 3.063     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 3.200     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Clock                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 6.048  ; 0.215 ; 5.753    ; 1.317   ; 7.873               ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  V0|altpll_component|pll|clk[1] ; 6.048  ; 0.215 ; 5.753    ; 1.317   ; 7.873               ;
;  V0|altpll_component|pll|clk[2] ; 17.913 ; 0.215 ; 18.739   ; 20.583  ; 17.873              ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
; Design-wide TNS                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  V0|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  V0|altpll_component|pll|clk[2] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162 ; 1.162 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192 ; 1.192 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164 ; 1.164 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158 ; 1.158 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188 ; 1.188 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173 ; 1.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173 ; 1.173 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183 ; 1.183 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183 ; 1.183 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149 ; 1.149 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.901 ; 7.901 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.947 ; 7.947 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 7.312 ; 7.312 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 6.912 ; 6.912 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 6.620 ; 6.620 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.312 ; 7.312 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 6.909 ; 6.909 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 6.732 ; 6.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.300 ; 7.300 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 6.368 ; 6.368 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 6.740 ; 6.740 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.952 ; 6.952 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 6.791 ; 6.791 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.160 ; 7.160 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 6.821 ; 6.821 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 6.868 ; 6.868 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.220 ; 7.220 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 7.062 ; 7.062 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.269 ; 7.269 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.450 ; 9.450 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.322 ; 7.322 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.709 ; 7.709 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 9.080 ; 9.080 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.549 ; 8.549 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 9.126 ; 9.126 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.268 ; 8.268 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 9.366 ; 9.366 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.622 ; 7.622 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 6.656 ; 6.656 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.430 ; 7.430 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 9.008 ; 9.008 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.586 ; 8.586 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.450 ; 9.450 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 8.641 ; 8.641 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 9.350 ; 9.350 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.081 ; 7.081 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.494 ; -4.494 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.559 ; -4.559 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.385 ; -3.385 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.476 ; -3.476 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.402 ; -3.402 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.747 ; -3.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -3.536 ; -3.536 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -3.385 ; -3.385 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.588 ; -3.588 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -3.477 ; -3.477 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.583 ; -3.583 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.652 ; -3.652 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.670 ; -3.670 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.828 ; -3.828 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.696 ; -3.696 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.575 ; -3.575 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -3.610 ; -3.610 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.592 ; -3.592 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.565 ; -3.565 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.571 ; -3.571 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.916 ; -3.916 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.957 ; -3.957 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.971 ; -4.971 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.654 ; -4.654 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -4.928 ; -4.928 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -4.484 ; -4.484 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.981 ; -4.981 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.896 ; -3.896 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.571 ; -3.571 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.814 ; -3.814 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -4.875 ; -4.875 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -4.661 ; -4.661 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.101 ; -5.101 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -4.668 ; -4.668 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -4.988 ; -4.988 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.673 ; -3.673 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 7.227  ; 7.227  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 7.188  ; 7.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 7.227  ; 7.227  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 7.047  ; 7.047  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 7.006  ; 7.006  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.794  ; 6.794  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.936  ; 5.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 6.732  ; 6.732  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.834  ; 6.834  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 6.669  ; 6.669  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 4.302  ; 4.302  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.785  ; 5.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 7.196  ; 7.196  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 8.303  ; 8.303  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 7.084  ; 7.084  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 6.946  ; 6.946  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 6.970  ; 6.970  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.429  ; 7.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.773  ; 7.773  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.269  ; 7.269  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 6.851  ; 6.851  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.988  ; 7.988  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.837  ; 7.837  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 8.303  ; 8.303  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 7.847  ; 7.847  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.779  ; 7.779  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.556  ; 7.556  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.930  ; 6.930  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.837  ; 7.837  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.066  ; 7.066  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.094  ; 7.094  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.346  ; 7.346  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 8.449  ; 8.449  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 7.580  ; 7.580  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 6.624  ; 6.624  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 6.861  ; 6.861  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 5.990  ; 5.990  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 6.696  ; 6.696  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 6.560  ; 6.560  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 6.931  ; 6.931  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.221  ; 7.221  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 7.075  ; 7.075  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 6.508  ; 6.508  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 6.368  ; 6.368  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 7.580  ; 7.580  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 6.531  ; 6.531  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 6.692  ; 6.692  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.389  ; 7.389  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 6.960  ; 6.960  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.013  ; 7.013  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 9.582  ; 9.582  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 9.156  ; 9.156  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 9.365  ; 9.365  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 9.222  ; 9.222  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.047  ; 9.047  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 9.024  ; 9.024  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.633  ; 8.633  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.766  ; 8.766  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.047  ; 9.047  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.656  ; 8.656  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.749  ; 8.749  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.530  ; 8.530  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.907  ; 8.907  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.983  ; 8.983  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.491  ; 6.491  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.847  ; 6.847  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.135  ; 6.135  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 6.140  ; 6.140  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.207  ; 6.207  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.118  ; 6.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.087  ; 7.087  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.008  ; 6.008  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.202  ; 6.202  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 6.180  ; 6.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 6.180  ; 6.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 5.404  ; 5.404  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 5.486  ; 5.486  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 5.350  ; 5.350  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 5.500  ; 5.500  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 5.467  ; 5.467  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 5.478  ; 5.478  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 5.699  ; 5.699  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 5.677  ; 5.677  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 6.123  ; 6.123  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 6.123  ; 6.123  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 4.486  ; 4.486  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 5.334  ; 5.334  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 5.180  ; 5.180  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.942  ; 4.942  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 5.232  ; 5.232  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 5.004  ; 5.004  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 6.419  ; 6.419  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 6.419  ; 6.419  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.243  ; 5.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.434  ; 5.434  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 4.726  ; 4.726  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.436  ; 5.436  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.401  ; 5.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.977  ; 4.977  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.036  ; 5.036  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 5.291  ; 5.291  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.211  ; 2.211  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 3.685  ; 3.685  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.672  ; 3.672  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.507  ; 3.507  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 3.461  ; 3.461  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.378  ; 3.378  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.034  ; 3.034  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.365  ; 3.365  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.428  ; 3.428  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.414  ; 3.414  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.211  ; 2.211  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.954  ; 2.954  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.593  ; 3.593  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.373  ; 3.373  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.474  ; 3.474  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.429  ; 3.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.373  ; 3.373  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.488  ; 3.488  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.486  ; 3.486  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.381  ; 3.381  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.408  ; 3.408  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.495  ; 3.495  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.467  ; 3.467  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.605  ; 3.605  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.751  ; 3.751  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.423  ; 3.423  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.417  ; 3.417  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.386  ; 3.386  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.505  ; 3.505  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.407  ; 3.407  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.403  ; 3.403  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.439  ; 3.439  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 3.182  ; 3.182  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 2.800  ; 2.800  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 2.944  ; 2.944  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 2.989  ; 2.989  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 2.876  ; 2.876  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 2.847  ; 2.847  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 2.800  ; 2.800  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.037  ; 3.037  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 2.999  ; 2.999  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 2.845  ; 2.845  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.094  ; 3.094  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.080  ; 3.080  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.180  ; 3.180  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 2.980  ; 2.980  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.169  ; 3.169  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.270  ; 3.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.097  ; 3.097  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.119  ; 3.119  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 3.300  ; 3.300  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 3.200  ; 3.200  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.297  ; 3.297  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.250  ; 3.250  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.014  ; 3.014  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.434  ; 3.434  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.510  ; 3.510  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.548  ; 3.548  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.532  ; 3.532  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.724  ; 3.724  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.615  ; 3.615  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.293  ; 3.293  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.386  ; 3.386  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.572  ; 3.572  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.212  ; 3.212  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.394  ; 3.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.040  ; 3.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.040  ; 3.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.113  ; 3.113  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.026  ; 3.026  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.511  ; 3.511  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.014  ; 3.014  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.085  ; 3.085  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.709  ; 2.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 3.108  ; 3.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.709  ; 2.709  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.786  ; 2.786  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.719  ; 2.719  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.780  ; 2.780  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.766  ; 2.766  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.770  ; 2.770  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.864  ; 2.864  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 2.704  ; 2.704  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.323  ; 2.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 3.067  ; 3.067  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.323  ; 2.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.697  ; 2.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.487  ; 2.487  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.530  ; 2.530  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.536  ; 2.536  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.644  ; 2.644  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 2.548  ; 2.548  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.440  ; 2.440  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 3.194  ; 3.194  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.649  ; 2.649  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.739  ; 2.739  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.440  ; 2.440  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.736  ; 2.736  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.718  ; 2.718  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.532  ; 2.532  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.538  ; 2.538  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 2.679  ; 2.679  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1402263  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564661 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1402263  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564661 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                          ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                           ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 116   ; 116  ;
; Unconstrained Output Port Paths ; 615   ; 615  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Fri May 10 19:03:53 2013
Info: Command: quartus_sta CUDoom -c CUDoom
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_pij1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CUDoom.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[0]} {V0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[1]} {V0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[2]} {V0|altpll_component|pll|clk[2]}
Info (332104): Reading SDC File: 'cpu_0.sdc'
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "Equal0~4|combout"
    Warning (332126): Node "counter[0]~0|datad"
    Warning (332126): Node "counter[0]~0|combout"
    Warning (332126): Node "Equal0~3|datab"
    Warning (332126): Node "Equal0~3|combout"
    Warning (332126): Node "Equal0~4|datac"
    Warning (332126): Node "counter[0]~0|datab"
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.048         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    17.913         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 5.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.753         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    18.739         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 2.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.626         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    21.031         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 8.613
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.613         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    30.301         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 7.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.660         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    19.297         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 1.317
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.317         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    20.583         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Fri May 10 19:04:09 2013
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:15


