Classic Timing Analyzer report for CPU
Sun May 09 16:13:53 2021
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'CLK'
  6. Clock Hold: 'CLK'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                      ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+-------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                           ; To                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+-------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 4.431 ns                         ; FM                             ; divider:inst19|flag[14] ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 29.004 ns                        ; dm_4k:inst13|dmem_0_bypass[14] ; oSEG5[6]                ; CLK        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 21.791 ns                        ; view_Sel[2]                    ; oSEG5[6]                ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.372 ns                        ; RESET                          ; ctrl:inst5|nextstate[2] ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A                                      ; None          ; 36.24 MHz ( period = 27.596 ns ) ; alu:inst12|C[1]                ; ctrl:inst5|NPCOp[0]     ; CLK        ; CLK      ; 0            ;
; Clock Hold: 'CLK'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; ctrl:inst5|ALUOp[1]            ; alu:inst12|C[9]         ; CLK        ; CLK      ; 3881         ;
; Total number of failed paths ;                                          ;               ;                                  ;                                ;                         ;            ;          ; 3881         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+-------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                                                              ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 36.24 MHz ( period = 27.596 ns )                    ; alu:inst12|C[1]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 36.73 MHz ( period = 27.224 ns )                    ; alu:inst12|C[6]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.218 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; alu:inst12|C[27]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.112 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.196 ns )                    ; alu:inst12|C[8]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.212 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.128 ns )                    ; alu:inst12|C[10]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.179 ns                ;
; N/A                                     ; 37.06 MHz ( period = 26.982 ns )                    ; alu:inst12|C[14]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.110 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.908 ns )                    ; alu:inst12|C[15]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.073 ns                ;
; N/A                                     ; 37.19 MHz ( period = 26.886 ns )                    ; alu:inst12|C[25]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.866 ns )                    ; alu:inst12|C[0]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.782 ns )                    ; alu:inst12|C[11]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.006 ns                ;
; N/A                                     ; 37.46 MHz ( period = 26.698 ns )                    ; alu:inst12|C[24]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 37.47 MHz ( period = 26.690 ns )                    ; alu:inst12|C[5]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.957 ns                ;
; N/A                                     ; 37.51 MHz ( period = 26.660 ns )                    ; alu:inst12|C[4]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 37.55 MHz ( period = 26.634 ns )                    ; alu:inst12|C[3]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 37.62 MHz ( period = 26.584 ns )                    ; alu:inst12|C[9]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.906 ns                ;
; N/A                                     ; 37.63 MHz ( period = 26.576 ns )                    ; alu:inst12|C[16]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 37.64 MHz ( period = 26.564 ns )                    ; alu:inst12|C[12]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 37.68 MHz ( period = 26.542 ns )                    ; alu:inst12|C[26]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 37.85 MHz ( period = 26.420 ns )                    ; alu:inst12|C[29]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.705 ns                ;
; N/A                                     ; 37.88 MHz ( period = 26.400 ns )                    ; alu:inst12|C[22]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 37.95 MHz ( period = 26.352 ns )                    ; alu:inst12|C[13]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.796 ns                ;
; N/A                                     ; 38.07 MHz ( period = 26.268 ns )                    ; alu:inst12|C[7]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.746 ns                ;
; N/A                                     ; 38.18 MHz ( period = 26.192 ns )                    ; alu:inst12|C[19]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 38.19 MHz ( period = 26.184 ns )                    ; alu:inst12|C[23]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.755 ns                ;
; N/A                                     ; 38.31 MHz ( period = 26.100 ns )                    ; alu:inst12|C[31]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.559 ns                ;
; N/A                                     ; 38.37 MHz ( period = 26.062 ns )                    ; alu:inst12|C[2]                                                                                   ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.642 ns                ;
; N/A                                     ; 38.42 MHz ( period = 26.026 ns )                    ; alu:inst12|C[17]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.670 ns                ;
; N/A                                     ; 38.47 MHz ( period = 25.996 ns )                    ; alu:inst12|C[18]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.646 ns                ;
; N/A                                     ; 38.68 MHz ( period = 25.854 ns )                    ; alu:inst12|C[21]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.591 ns                ;
; N/A                                     ; 38.75 MHz ( period = 25.804 ns )                    ; alu:inst12|C[20]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.565 ns                ;
; N/A                                     ; 39.05 MHz ( period = 25.608 ns )                    ; alu:inst12|C[30]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.306 ns                ;
; N/A                                     ; 39.82 MHz ( period = 25.112 ns )                    ; alu:inst12|C[28]                                                                                  ; ctrl:inst5|NPCOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.049 ns                ;
; N/A                                     ; 55.15 MHz ( period = 18.132 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|EXTOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.633 ns                ;
; N/A                                     ; 55.15 MHz ( period = 18.132 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|EXTOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.633 ns                ;
; N/A                                     ; 55.16 MHz ( period = 18.130 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|EXTOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.632 ns                ;
; N/A                                     ; 55.16 MHz ( period = 18.130 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|EXTOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.632 ns                ;
; N/A                                     ; 56.46 MHz ( period = 17.712 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|ALUOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.510 ns                ;
; N/A                                     ; 56.46 MHz ( period = 17.712 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|ALUOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.510 ns                ;
; N/A                                     ; 56.46 MHz ( period = 17.712 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|ALUOp[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.510 ns                ;
; N/A                                     ; 56.47 MHz ( period = 17.710 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|ALUOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.509 ns                ;
; N/A                                     ; 56.47 MHz ( period = 17.710 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|ALUOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.509 ns                ;
; N/A                                     ; 56.47 MHz ( period = 17.710 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|ALUOp[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.509 ns                ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; IR:inst4|instr[4]                                                                                 ; ctrl:inst5|EXTOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.367 ns                ;
; N/A                                     ; 56.82 MHz ( period = 17.600 ns )                    ; IR:inst4|instr[4]                                                                                 ; ctrl:inst5|EXTOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.367 ns                ;
; N/A                                     ; 57.48 MHz ( period = 17.396 ns )                    ; IR:inst4|instr[5]                                                                                 ; ctrl:inst5|EXTOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.265 ns                ;
; N/A                                     ; 57.48 MHz ( period = 17.396 ns )                    ; IR:inst4|instr[5]                                                                                 ; ctrl:inst5|EXTOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.265 ns                ;
; N/A                                     ; 58.21 MHz ( period = 17.180 ns )                    ; IR:inst4|instr[4]                                                                                 ; ctrl:inst5|ALUOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.244 ns                ;
; N/A                                     ; 58.21 MHz ( period = 17.180 ns )                    ; IR:inst4|instr[4]                                                                                 ; ctrl:inst5|ALUOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.244 ns                ;
; N/A                                     ; 58.21 MHz ( period = 17.180 ns )                    ; IR:inst4|instr[4]                                                                                 ; ctrl:inst5|ALUOp[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.244 ns                ;
; N/A                                     ; 58.91 MHz ( period = 16.976 ns )                    ; IR:inst4|instr[5]                                                                                 ; ctrl:inst5|ALUOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.142 ns                ;
; N/A                                     ; 58.91 MHz ( period = 16.976 ns )                    ; IR:inst4|instr[5]                                                                                 ; ctrl:inst5|ALUOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.142 ns                ;
; N/A                                     ; 58.91 MHz ( period = 16.976 ns )                    ; IR:inst4|instr[5]                                                                                 ; ctrl:inst5|ALUOp[2] ; CLK        ; CLK      ; None                        ; None                      ; 6.142 ns                ;
; N/A                                     ; 61.81 MHz ( period = 16.178 ns )                    ; IR:inst4|instr[2]                                                                                 ; ctrl:inst5|EXTOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.656 ns                ;
; N/A                                     ; 61.81 MHz ( period = 16.178 ns )                    ; IR:inst4|instr[2]                                                                                 ; ctrl:inst5|EXTOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.656 ns                ;
; N/A                                     ; 62.85 MHz ( period = 15.910 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 9.111 ns                ;
; N/A                                     ; 62.99 MHz ( period = 15.876 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 9.067 ns                ;
; N/A                                     ; 63.46 MHz ( period = 15.758 ns )                    ; IR:inst4|instr[2]                                                                                 ; ctrl:inst5|ALUOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.533 ns                ;
; N/A                                     ; 63.46 MHz ( period = 15.758 ns )                    ; IR:inst4|instr[2]                                                                                 ; ctrl:inst5|ALUOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.533 ns                ;
; N/A                                     ; 63.46 MHz ( period = 15.758 ns )                    ; IR:inst4|instr[2]                                                                                 ; ctrl:inst5|ALUOp[2] ; CLK        ; CLK      ; None                        ; None                      ; 5.533 ns                ;
; N/A                                     ; 64.91 MHz ( period = 15.406 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 8.849 ns                ;
; N/A                                     ; 65.20 MHz ( period = 15.338 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 9.138 ns                ;
; N/A                                     ; 65.65 MHz ( period = 15.232 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 8.793 ns                ;
; N/A                                     ; 66.37 MHz ( period = 15.068 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 8.695 ns                ;
; N/A                                     ; 67.16 MHz ( period = 14.890 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|BSel     ; CLK        ; CLK      ; None                        ; None                      ; 5.313 ns                ;
; N/A                                     ; 67.17 MHz ( period = 14.888 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|BSel     ; CLK        ; CLK      ; None                        ; None                      ; 5.312 ns                ;
; N/A                                     ; 67.46 MHz ( period = 14.824 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 8.530 ns                ;
; N/A                                     ; 68.10 MHz ( period = 14.684 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[23]    ; CLK        ; CLK      ; None                        ; None                      ; 8.481 ns                ;
; N/A                                     ; 68.62 MHz ( period = 14.572 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[27]    ; CLK        ; CLK      ; None                        ; None                      ; 8.462 ns                ;
; N/A                                     ; 68.65 MHz ( period = 14.566 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[28]    ; CLK        ; CLK      ; None                        ; None                      ; 8.754 ns                ;
; N/A                                     ; 69.06 MHz ( period = 14.480 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[19]    ; CLK        ; CLK      ; None                        ; None                      ; 8.350 ns                ;
; N/A                                     ; 69.48 MHz ( period = 14.392 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[30]    ; CLK        ; CLK      ; None                        ; None                      ; 8.667 ns                ;
; N/A                                     ; 69.65 MHz ( period = 14.358 ns )                    ; IR:inst4|instr[4]                                                                                 ; ctrl:inst5|BSel     ; CLK        ; CLK      ; None                        ; None                      ; 5.047 ns                ;
; N/A                                     ; 69.65 MHz ( period = 14.358 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[16]    ; CLK        ; CLK      ; None                        ; None                      ; 8.306 ns                ;
; N/A                                     ; 69.80 MHz ( period = 14.326 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[26]    ; CLK        ; CLK      ; None                        ; None                      ; 8.331 ns                ;
; N/A                                     ; 69.81 MHz ( period = 14.324 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[24]    ; CLK        ; CLK      ; None                        ; None                      ; 8.636 ns                ;
; N/A                                     ; 70.30 MHz ( period = 14.224 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[15]    ; CLK        ; CLK      ; None                        ; None                      ; 8.306 ns                ;
; N/A                                     ; 70.65 MHz ( period = 14.154 ns )                    ; IR:inst4|instr[5]                                                                                 ; ctrl:inst5|BSel     ; CLK        ; CLK      ; None                        ; None                      ; 4.945 ns                ;
; N/A                                     ; 71.44 MHz ( period = 13.998 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[13]    ; CLK        ; CLK      ; None                        ; None                      ; 8.160 ns                ;
; N/A                                     ; 71.64 MHz ( period = 13.958 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[31]    ; CLK        ; CLK      ; None                        ; None                      ; 8.434 ns                ;
; N/A                                     ; 72.04 MHz ( period = 13.882 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[17]    ; CLK        ; CLK      ; None                        ; None                      ; 8.097 ns                ;
; N/A                                     ; 72.77 MHz ( period = 13.742 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 9.945 ns                ;
; N/A                                     ; 73.96 MHz ( period = 13.520 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[14]    ; CLK        ; CLK      ; None                        ; None                      ; 8.094 ns                ;
; N/A                                     ; 74.05 MHz ( period = 13.504 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 9.816 ns                ;
; N/A                                     ; 74.79 MHz ( period = 13.370 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[10]    ; CLK        ; CLK      ; None                        ; None                      ; 7.883 ns                ;
; N/A                                     ; 75.01 MHz ( period = 13.332 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 9.713 ns                ;
; N/A                                     ; 75.49 MHz ( period = 13.246 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[12]    ; CLK        ; CLK      ; None                        ; None                      ; 7.956 ns                ;
; N/A                                     ; 76.98 MHz ( period = 12.990 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 9.882 ns                ;
; N/A                                     ; 77.30 MHz ( period = 12.936 ns )                    ; IR:inst4|instr[2]                                                                                 ; ctrl:inst5|BSel     ; CLK        ; CLK      ; None                        ; None                      ; 4.336 ns                ;
; N/A                                     ; 78.02 MHz ( period = 12.818 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|WDSel[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 78.03 MHz ( period = 12.816 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|WDSel[1] ; CLK        ; CLK      ; None                        ; None                      ; 6.188 ns                ;
; N/A                                     ; 78.67 MHz ( period = 12.712 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 9.435 ns                ;
; N/A                                     ; 78.67 MHz ( period = 12.712 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[6]     ; CLK        ; CLK      ; None                        ; None                      ; 7.556 ns                ;
; N/A                                     ; 78.85 MHz ( period = 12.682 ns )                    ; IR:inst4|instr[13]                                                                                ; ctrl:inst5|ALUOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 4.002 ns                ;
; N/A                                     ; 78.85 MHz ( period = 12.682 ns )                    ; IR:inst4|instr[13]                                                                                ; ctrl:inst5|ALUOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 4.002 ns                ;
; N/A                                     ; 78.85 MHz ( period = 12.682 ns )                    ; IR:inst4|instr[13]                                                                                ; ctrl:inst5|ALUOp[2] ; CLK        ; CLK      ; None                        ; None                      ; 4.002 ns                ;
; N/A                                     ; 79.19 MHz ( period = 12.628 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[15]    ; CLK        ; CLK      ; None                        ; None                      ; 9.426 ns                ;
; N/A                                     ; 79.42 MHz ( period = 12.592 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|WDSel[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.081 ns                ;
; N/A                                     ; 79.43 MHz ( period = 12.590 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|WDSel[0] ; CLK        ; CLK      ; None                        ; None                      ; 6.080 ns                ;
; N/A                                     ; 79.82 MHz ( period = 12.528 ns )                    ; IR:inst4|instr[14]                                                                                ; ctrl:inst5|ALUOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 3.918 ns                ;
; N/A                                     ; 79.82 MHz ( period = 12.528 ns )                    ; IR:inst4|instr[14]                                                                                ; ctrl:inst5|ALUOp[0] ; CLK        ; CLK      ; None                        ; None                      ; 3.918 ns                ;
; N/A                                     ; 79.82 MHz ( period = 12.528 ns )                    ; IR:inst4|instr[14]                                                                                ; ctrl:inst5|ALUOp[2] ; CLK        ; CLK      ; None                        ; None                      ; 3.918 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 9.294 ns                ;
; N/A                                     ; 80.06 MHz ( period = 12.490 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[27]    ; CLK        ; CLK      ; None                        ; None                      ; 9.339 ns                ;
; N/A                                     ; 80.26 MHz ( period = 12.460 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[13]    ; CLK        ; CLK      ; None                        ; None                      ; 9.309 ns                ;
; N/A                                     ; 80.35 MHz ( period = 12.446 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 9.318 ns                ;
; N/A                                     ; 81.37 MHz ( period = 12.290 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[16]    ; CLK        ; CLK      ; None                        ; None                      ; 9.190 ns                ;
; N/A                                     ; 81.39 MHz ( period = 12.286 ns )                    ; IR:inst4|instr[4]                                                                                 ; ctrl:inst5|WDSel[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.923 ns                ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.356 ns               ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.356 ns               ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.356 ns               ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.356 ns               ;
; N/A                                     ; 81.45 MHz ( period = 12.277 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.356 ns               ;
; N/A                                     ; 81.47 MHz ( period = 12.274 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[9]     ; CLK        ; CLK      ; None                        ; None                      ; 7.304 ns                ;
; N/A                                     ; 81.63 MHz ( period = 12.250 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[24]    ; CLK        ; CLK      ; None                        ; None                      ; 9.517 ns                ;
; N/A                                     ; 81.71 MHz ( period = 12.238 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.323 ns               ;
; N/A                                     ; 81.71 MHz ( period = 12.238 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.323 ns               ;
; N/A                                     ; 81.71 MHz ( period = 12.238 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.323 ns               ;
; N/A                                     ; 81.71 MHz ( period = 12.238 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.323 ns               ;
; N/A                                     ; 81.71 MHz ( period = 12.238 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4       ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 13.323 ns               ;
; N/A                                     ; 81.87 MHz ( period = 12.214 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[31]    ; CLK        ; CLK      ; None                        ; None                      ; 9.480 ns                ;
; N/A                                     ; 82.22 MHz ( period = 12.162 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[4]     ; CLK        ; CLK      ; None                        ; None                      ; 7.283 ns                ;
; N/A                                     ; 82.37 MHz ( period = 12.140 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[23]    ; CLK        ; CLK      ; None                        ; None                      ; 9.127 ns                ;
; N/A                                     ; 82.48 MHz ( period = 12.124 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[28]    ; CLK        ; CLK      ; None                        ; None                      ; 9.451 ns                ;
; N/A                                     ; 82.51 MHz ( period = 12.120 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.232 ns               ;
; N/A                                     ; 82.51 MHz ( period = 12.120 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.232 ns               ;
; N/A                                     ; 82.51 MHz ( period = 12.120 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.232 ns               ;
; N/A                                     ; 82.51 MHz ( period = 12.120 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.232 ns               ;
; N/A                                     ; 82.51 MHz ( period = 12.120 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4       ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.232 ns               ;
; N/A                                     ; 82.75 MHz ( period = 12.085 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.191 ns               ;
; N/A                                     ; 82.75 MHz ( period = 12.085 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.191 ns               ;
; N/A                                     ; 82.75 MHz ( period = 12.085 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.191 ns               ;
; N/A                                     ; 82.75 MHz ( period = 12.085 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.191 ns               ;
; N/A                                     ; 82.75 MHz ( period = 12.085 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 13.191 ns               ;
; N/A                                     ; 82.77 MHz ( period = 12.082 ns )                    ; IR:inst4|instr[5]                                                                                 ; ctrl:inst5|WDSel[1] ; CLK        ; CLK      ; None                        ; None                      ; 5.821 ns                ;
; N/A                                     ; 82.92 MHz ( period = 12.060 ns )                    ; IR:inst4|instr[4]                                                                                 ; ctrl:inst5|WDSel[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.815 ns                ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.138 ns               ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.138 ns               ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.138 ns               ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.138 ns               ;
; N/A                                     ; 83.04 MHz ( period = 12.042 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.138 ns               ;
; N/A                                     ; 83.24 MHz ( period = 12.014 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[7]     ; CLK        ; CLK      ; None                        ; None                      ; 7.347 ns                ;
; N/A                                     ; 83.28 MHz ( period = 12.008 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.427 ns               ;
; N/A                                     ; 83.28 MHz ( period = 12.008 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.427 ns               ;
; N/A                                     ; 83.28 MHz ( period = 12.008 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.427 ns               ;
; N/A                                     ; 83.28 MHz ( period = 12.008 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.427 ns               ;
; N/A                                     ; 83.28 MHz ( period = 12.008 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.427 ns               ;
; N/A                                     ; 83.31 MHz ( period = 12.003 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.105 ns               ;
; N/A                                     ; 83.31 MHz ( period = 12.003 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.105 ns               ;
; N/A                                     ; 83.31 MHz ( period = 12.003 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.105 ns               ;
; N/A                                     ; 83.31 MHz ( period = 12.003 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.105 ns               ;
; N/A                                     ; 83.31 MHz ( period = 12.003 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4       ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.105 ns               ;
; N/A                                     ; 83.55 MHz ( period = 11.969 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.394 ns               ;
; N/A                                     ; 83.55 MHz ( period = 11.969 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.394 ns               ;
; N/A                                     ; 83.55 MHz ( period = 11.969 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.394 ns               ;
; N/A                                     ; 83.55 MHz ( period = 11.969 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.394 ns               ;
; N/A                                     ; 83.55 MHz ( period = 11.969 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4       ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.394 ns               ;
; N/A                                     ; 83.78 MHz ( period = 11.936 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[19]    ; CLK        ; CLK      ; None                        ; None                      ; 8.996 ns                ;
; N/A                                     ; 83.84 MHz ( period = 11.928 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[26]    ; CLK        ; CLK      ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 13.037 ns               ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 13.037 ns               ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 13.037 ns               ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 13.037 ns               ;
; N/A                                     ; 83.85 MHz ( period = 11.926 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 13.037 ns               ;
; N/A                                     ; 84.05 MHz ( period = 11.898 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[8]     ; CLK        ; CLK      ; None                        ; None                      ; 7.290 ns                ;
; N/A                                     ; 84.06 MHz ( period = 11.896 ns )                    ; ctrl:inst5|BSel                                                                                   ; alu:inst12|C[17]    ; CLK        ; CLK      ; None                        ; None                      ; 9.022 ns                ;
; N/A                                     ; 84.18 MHz ( period = 11.879 ns )                    ; RF:inst6|rf_0_bypass[4]                                                                           ; alu:inst12|C[21]    ; CLK        ; CLK      ; None                        ; None                      ; 13.032 ns               ;
; N/A                                     ; 84.31 MHz ( period = 11.861 ns )                    ; RF:inst6|rf_0_bypass[4]                                                                           ; alu:inst12|C[29]    ; CLK        ; CLK      ; None                        ; None                      ; 13.337 ns               ;
; N/A                                     ; 84.35 MHz ( period = 11.856 ns )                    ; IR:inst4|instr[5]                                                                                 ; ctrl:inst5|WDSel[0] ; CLK        ; CLK      ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 84.37 MHz ( period = 11.852 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|RFWr     ; CLK        ; CLK      ; None                        ; None                      ; 5.706 ns                ;
; N/A                                     ; 84.39 MHz ( period = 11.850 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|RFWr     ; CLK        ; CLK      ; None                        ; None                      ; 5.705 ns                ;
; N/A                                     ; 84.50 MHz ( period = 11.834 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 12.951 ns               ;
; N/A                                     ; 84.50 MHz ( period = 11.834 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 12.951 ns               ;
; N/A                                     ; 84.50 MHz ( period = 11.834 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 12.951 ns               ;
; N/A                                     ; 84.50 MHz ( period = 11.834 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 12.951 ns               ;
; N/A                                     ; 84.50 MHz ( period = 11.834 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4       ; alu:inst12|C[5]     ; CLK        ; CLK      ; None                        ; None                      ; 12.951 ns               ;
; N/A                                     ; 84.55 MHz ( period = 11.828 ns )                    ; IR:inst4|instr[1]                                                                                 ; ctrl:inst5|NPCOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 3.782 ns                ;
; N/A                                     ; 84.56 MHz ( period = 11.826 ns )                    ; IR:inst4|instr[6]                                                                                 ; ctrl:inst5|NPCOp[1] ; CLK        ; CLK      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 84.63 MHz ( period = 11.816 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.943 ns               ;
; N/A                                     ; 84.63 MHz ( period = 11.816 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.943 ns               ;
; N/A                                     ; 84.63 MHz ( period = 11.816 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.943 ns               ;
; N/A                                     ; 84.63 MHz ( period = 11.816 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.943 ns               ;
; N/A                                     ; 84.63 MHz ( period = 11.816 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.943 ns               ;
; N/A                                     ; 84.71 MHz ( period = 11.805 ns )                    ; RF:inst6|rf_0_bypass[4]                                                                           ; alu:inst12|C[25]    ; CLK        ; CLK      ; None                        ; None                      ; 12.968 ns               ;
; N/A                                     ; 84.91 MHz ( period = 11.777 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.910 ns               ;
; N/A                                     ; 84.91 MHz ( period = 11.777 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.910 ns               ;
; N/A                                     ; 84.91 MHz ( period = 11.777 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.910 ns               ;
; N/A                                     ; 84.91 MHz ( period = 11.777 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.910 ns               ;
; N/A                                     ; 84.91 MHz ( period = 11.777 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4       ; alu:inst12|C[22]    ; CLK        ; CLK      ; None                        ; None                      ; 12.910 ns               ;
; N/A                                     ; 84.93 MHz ( period = 11.774 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[0]     ; CLK        ; CLK      ; None                        ; None                      ; 7.234 ns                ;
; N/A                                     ; 84.96 MHz ( period = 11.770 ns )                    ; ctrl:inst5|ASel                                                                                   ; alu:inst12|C[11]    ; CLK        ; CLK      ; None                        ; None                      ; 7.226 ns                ;
; N/A                                     ; 85.00 MHz ( period = 11.765 ns )                    ; RF:inst6|rf_0_bypass[4]                                                                           ; alu:inst12|C[18]    ; CLK        ; CLK      ; None                        ; None                      ; 12.901 ns               ;
; N/A                                     ; 85.10 MHz ( period = 11.751 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.819 ns               ;
; N/A                                     ; 85.10 MHz ( period = 11.751 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.819 ns               ;
; N/A                                     ; 85.10 MHz ( period = 11.751 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.819 ns               ;
; N/A                                     ; 85.10 MHz ( period = 11.751 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.819 ns               ;
; N/A                                     ; 85.10 MHz ( period = 11.751 ns )                    ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.819 ns               ;
; N/A                                     ; 85.38 MHz ( period = 11.712 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.786 ns               ;
; N/A                                     ; 85.38 MHz ( period = 11.712 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.786 ns               ;
; N/A                                     ; 85.38 MHz ( period = 11.712 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.786 ns               ;
; N/A                                     ; 85.38 MHz ( period = 11.712 ns )                    ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; alu:inst12|C[20]    ; CLK        ; CLK      ; None                        ; None                      ; 12.786 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                                                                   ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------------------------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'CLK'                                                                                                                                                                                                               ;
+------------------------------------------+-----------------------------------------------------+-------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[9]   ; CLK        ; CLK      ; None                       ; None                       ; 2.008 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[10]  ; CLK        ; CLK      ; None                       ; None                       ; 2.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[11]  ; CLK        ; CLK      ; None                       ; None                       ; 2.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[30]  ; CLK        ; CLK      ; None                       ; None                       ; 2.174 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[30]  ; CLK        ; CLK      ; None                       ; None                       ; 2.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[1]   ; CLK        ; CLK      ; None                       ; None                       ; 2.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[7]   ; CLK        ; CLK      ; None                       ; None                       ; 2.173 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[4]   ; CLK        ; CLK      ; None                       ; None                       ; 2.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[24]  ; CLK        ; CLK      ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[26]  ; CLK        ; CLK      ; None                       ; None                       ; 2.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[31]  ; CLK        ; CLK      ; None                       ; None                       ; 2.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[25]  ; CLK        ; CLK      ; None                       ; None                       ; 2.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[2]   ; CLK        ; CLK      ; None                       ; None                       ; 2.550 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[2]   ; CLK        ; CLK      ; None                       ; None                       ; 2.614 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[31]  ; CLK        ; CLK      ; None                       ; None                       ; 2.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[8]   ; CLK        ; CLK      ; None                       ; None                       ; 2.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[30]  ; CLK        ; CLK      ; None                       ; None                       ; 2.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[31]  ; CLK        ; CLK      ; None                       ; None                       ; 2.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[3]   ; CLK        ; CLK      ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[7]   ; CLK        ; CLK      ; None                       ; None                       ; 2.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[6]   ; CLK        ; CLK      ; None                       ; None                       ; 2.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[27]  ; CLK        ; CLK      ; None                       ; None                       ; 2.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[3]   ; CLK        ; CLK      ; None                       ; None                       ; 2.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[27]  ; CLK        ; CLK      ; None                       ; None                       ; 2.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[8]   ; CLK        ; CLK      ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[10]  ; CLK        ; CLK      ; None                       ; None                       ; 2.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[11]  ; CLK        ; CLK      ; None                       ; None                       ; 2.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[15]  ; CLK        ; CLK      ; None                       ; None                       ; 2.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[24]  ; CLK        ; CLK      ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[8]   ; CLK        ; CLK      ; None                       ; None                       ; 2.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[20]  ; CLK        ; CLK      ; None                       ; None                       ; 2.639 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 2.672 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[25]  ; CLK        ; CLK      ; None                       ; None                       ; 2.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[29]  ; CLK        ; CLK      ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[9]   ; CLK        ; CLK      ; None                       ; None                       ; 2.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[28]  ; CLK        ; CLK      ; None                       ; None                       ; 3.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[12]  ; CLK        ; CLK      ; None                       ; None                       ; 2.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[3]   ; CLK        ; CLK      ; None                       ; None                       ; 2.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 2.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[14]  ; CLK        ; CLK      ; None                       ; None                       ; 2.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[0]   ; CLK        ; CLK      ; None                       ; None                       ; 3.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[13]  ; CLK        ; CLK      ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[15]  ; CLK        ; CLK      ; None                       ; None                       ; 3.008 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 2.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 2.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 2.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[0]   ; CLK        ; CLK      ; None                       ; None                       ; 3.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[29]  ; CLK        ; CLK      ; None                       ; None                       ; 3.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[26]  ; CLK        ; CLK      ; None                       ; None                       ; 3.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[5]   ; CLK        ; CLK      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[12]  ; CLK        ; CLK      ; None                       ; None                       ; 3.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[14]  ; CLK        ; CLK      ; None                       ; None                       ; 3.155 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[14]  ; CLK        ; CLK      ; None                       ; None                       ; 3.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[5]   ; CLK        ; CLK      ; None                       ; None                       ; 3.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[13]  ; CLK        ; CLK      ; None                       ; None                       ; 3.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[0]   ; CLK        ; CLK      ; None                       ; None                       ; 3.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[1]   ; CLK        ; CLK      ; None                       ; None                       ; 3.204 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[20]  ; CLK        ; CLK      ; None                       ; None                       ; 3.155 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[28]  ; CLK        ; CLK      ; None                       ; None                       ; 3.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[20]  ; CLK        ; CLK      ; None                       ; None                       ; 3.164 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[4]   ; CLK        ; CLK      ; None                       ; None                       ; 3.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[11]  ; CLK        ; CLK      ; None                       ; None                       ; 3.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 2.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 3.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 3.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 3.294 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[6]   ; CLK        ; CLK      ; None                       ; None                       ; 3.336 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 3.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[2]   ; CLK        ; CLK      ; None                       ; None                       ; 3.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 3.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C_[32] ; CLK        ; CLK      ; None                       ; None                       ; 2.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C_[31] ; CLK        ; CLK      ; None                       ; None                       ; 2.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 3.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[6]                       ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 3.508 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 3.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 3.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[27]  ; CLK        ; CLK      ; None                       ; None                       ; 3.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; EXT:inst7|Imm32[5]                                  ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 2.424 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[28]  ; CLK        ; CLK      ; None                       ; None                       ; 3.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[28]  ; CLK        ; CLK      ; None                       ; None                       ; 3.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[29]  ; CLK        ; CLK      ; None                       ; None                       ; 3.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[9]   ; CLK        ; CLK      ; None                       ; None                       ; 3.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 3.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[6]   ; CLK        ; CLK      ; None                       ; None                       ; 3.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 3.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 3.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[13]  ; CLK        ; CLK      ; None                       ; None                       ; 3.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 3.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[6]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 3.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[31]  ; CLK        ; CLK      ; None                       ; None                       ; 3.521 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 3.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 3.595 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[29]  ; CLK        ; CLK      ; None                       ; None                       ; 3.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[24]  ; CLK        ; CLK      ; None                       ; None                       ; 3.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 3.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 3.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 3.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[8]                       ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 3.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[0]                       ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 3.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 3.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[15]  ; CLK        ; CLK      ; None                       ; None                       ; 3.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[6]                       ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 3.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[12]  ; CLK        ; CLK      ; None                       ; None                       ; 3.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 3.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[0]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 3.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[6]   ; CLK        ; CLK      ; None                       ; None                       ; 3.830 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[4]   ; CLK        ; CLK      ; None                       ; None                       ; 3.839 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[6]                       ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 3.875 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[7]   ; CLK        ; CLK      ; None                       ; None                       ; 3.857 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[8]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 3.893 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[1]                       ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 3.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 3.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[26]  ; CLK        ; CLK      ; None                       ; None                       ; 3.849 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[30]  ; CLK        ; CLK      ; None                       ; None                       ; 3.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[8]   ; CLK        ; CLK      ; None                       ; None                       ; 3.703 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[1]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 4.004 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[25]  ; CLK        ; CLK      ; None                       ; None                       ; 3.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[8]                       ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 4.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[8]   ; CLK        ; CLK      ; None                       ; None                       ; 4.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[4]                       ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 4.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[0]                       ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 4.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[10]  ; CLK        ; CLK      ; None                       ; None                       ; 4.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[4]   ; CLK        ; CLK      ; None                       ; None                       ; 3.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 4.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[10]  ; CLK        ; CLK      ; None                       ; None                       ; 3.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[8]                       ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 4.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[5]   ; CLK        ; CLK      ; None                       ; None                       ; 3.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 4.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[3]   ; CLK        ; CLK      ; None                       ; None                       ; 3.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[5]                       ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 4.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[27]                      ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[6]                       ; alu:inst12|C[8]   ; CLK        ; CLK      ; None                       ; None                       ; 4.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[2]                       ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 4.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[4]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 4.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[1]                       ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 4.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 4.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[1]                                 ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 4.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[0]                                 ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 4.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[0]                       ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 4.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[5]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 4.257 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[9]   ; CLK        ; CLK      ; None                       ; None                       ; 4.021 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 4.283 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[11]  ; CLK        ; CLK      ; None                       ; None                       ; 4.038 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 4.203 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 4.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[31]  ; CLK        ; CLK      ; None                       ; None                       ; 4.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[9]   ; CLK        ; CLK      ; None                       ; None                       ; 4.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 4.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[0]                       ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 4.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[3]                       ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 4.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[0]   ; CLK        ; CLK      ; None                       ; None                       ; 4.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[15]  ; CLK        ; CLK      ; None                       ; None                       ; 4.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[12]  ; CLK        ; CLK      ; None                       ; None                       ; 4.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[4]                       ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 4.366 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[2]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 4.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 4.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[20]  ; CLK        ; CLK      ; None                       ; None                       ; 4.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[20]  ; CLK        ; CLK      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 4.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[0]                       ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 4.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[3]                       ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 4.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[6]                       ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 4.433 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[8]                       ; alu:inst12|C[8]   ; CLK        ; CLK      ; None                       ; None                       ; 4.470 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ASel                                     ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 2.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[4]                       ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 4.426 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[6]                       ; alu:inst12|C[31]  ; CLK        ; CLK      ; None                       ; None                       ; 4.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[28]                      ; alu:inst12|C[17]  ; CLK        ; CLK      ; None                       ; None                       ; 2.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[13]  ; CLK        ; CLK      ; None                       ; None                       ; 4.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[29]                      ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 2.272 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[30]                      ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 2.272 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[0]                       ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 4.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[5]                       ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 4.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[1]                       ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 4.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[2]                       ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 4.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ASel                                     ; alu:inst12|C[21]  ; CLK        ; CLK      ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[28]  ; CLK        ; CLK      ; None                       ; None                       ; 4.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[30]  ; CLK        ; CLK      ; None                       ; None                       ; 4.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual~40                                ; alu:inst12|C[19]  ; CLK        ; CLK      ; None                       ; None                       ; 4.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[1]   ; CLK        ; CLK      ; None                       ; None                       ; 4.336 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[9]                       ; alu:inst12|C[2]   ; CLK        ; CLK      ; None                       ; None                       ; 4.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[2]                       ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 4.579 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[2]   ; CLK        ; CLK      ; None                       ; None                       ; 4.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[20]  ; CLK        ; CLK      ; None                       ; None                       ; 4.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[4]   ; CLK        ; CLK      ; None                       ; None                       ; 4.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[14]  ; CLK        ; CLK      ; None                       ; None                       ; 4.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual~51                                ; alu:inst12|C[31]  ; CLK        ; CLK      ; None                       ; None                       ; 4.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ALUOp[2]                                 ; alu:inst12|C[1]   ; CLK        ; CLK      ; None                       ; None                       ; 4.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ASel                                     ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 2.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[10]  ; CLK        ; CLK      ; None                       ; None                       ; 4.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[3]                       ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 4.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[1]                       ; alu:inst12|C[23]  ; CLK        ; CLK      ; None                       ; None                       ; 4.644 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[8]                       ; alu:inst12|C[16]  ; CLK        ; CLK      ; None                       ; None                       ; 4.667 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|BSel                                     ; alu:inst12|C[26]  ; CLK        ; CLK      ; None                       ; None                       ; 4.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[10]                      ; alu:inst12|C[5]   ; CLK        ; CLK      ; None                       ; None                       ; 4.709 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[8]                       ; alu:inst12|C[31]  ; CLK        ; CLK      ; None                       ; None                       ; 4.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; ctrl:inst5|ASel                                     ; alu:inst12|C[18]  ; CLK        ; CLK      ; None                       ; None                       ; 2.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[33]                      ; alu:inst12|C[22]  ; CLK        ; CLK      ; None                       ; None                       ; 2.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; RF:inst6|rf__dual_0_bypass[0]                       ; alu:inst12|C[9]   ; CLK        ; CLK      ; None                       ; None                       ; 4.750 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                   ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------+
; tsu                                                                            ;
+-------+--------------+------------+-------+-------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                      ; To Clock ;
+-------+--------------+------------+-------+-------------------------+----------+
; N/A   ; None         ; 4.431 ns   ; FM    ; divider:inst19|flag[24] ; CLK      ;
; N/A   ; None         ; 4.431 ns   ; FM    ; divider:inst19|flag[16] ; CLK      ;
; N/A   ; None         ; 4.431 ns   ; FM    ; divider:inst19|flag[6]  ; CLK      ;
; N/A   ; None         ; 4.431 ns   ; FM    ; divider:inst19|flag[11] ; CLK      ;
; N/A   ; None         ; 4.431 ns   ; FM    ; divider:inst19|flag[13] ; CLK      ;
; N/A   ; None         ; 4.431 ns   ; FM    ; divider:inst19|flag[12] ; CLK      ;
; N/A   ; None         ; 4.431 ns   ; FM    ; divider:inst19|flag[14] ; CLK      ;
; N/A   ; None         ; 4.430 ns   ; FM    ; divider:inst19|flag[19] ; CLK      ;
; N/A   ; None         ; 4.430 ns   ; FM    ; divider:inst19|flag[18] ; CLK      ;
; N/A   ; None         ; 4.430 ns   ; FM    ; divider:inst19|flag[21] ; CLK      ;
; N/A   ; None         ; 4.430 ns   ; FM    ; divider:inst19|flag[22] ; CLK      ;
; N/A   ; None         ; 4.430 ns   ; FM    ; divider:inst19|flag[20] ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[5]     ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[3]     ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[6]     ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[15]    ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[13]    ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[0]     ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[1]     ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[2]     ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[7]     ; CLK      ;
; N/A   ; None         ; 4.281 ns   ; FM    ; divider:inst19|c[8]     ; CLK      ;
; N/A   ; None         ; 4.280 ns   ; FM    ; divider:inst19|c[4]     ; CLK      ;
; N/A   ; None         ; 4.280 ns   ; FM    ; divider:inst19|c[12]    ; CLK      ;
; N/A   ; None         ; 4.280 ns   ; FM    ; divider:inst19|c[14]    ; CLK      ;
; N/A   ; None         ; 4.280 ns   ; FM    ; divider:inst19|c[10]    ; CLK      ;
; N/A   ; None         ; 4.280 ns   ; FM    ; divider:inst19|c[11]    ; CLK      ;
; N/A   ; None         ; 4.280 ns   ; FM    ; divider:inst19|c[9]     ; CLK      ;
; N/A   ; None         ; 4.280 ns   ; FM    ; divider:inst19|c[22]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[29]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[31]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[30]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[28]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[24]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[26]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[27]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[25]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[23]    ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; FM    ; divider:inst19|c[21]    ; CLK      ;
; N/A   ; None         ; 4.209 ns   ; FM    ; divider:inst19|c[19]    ; CLK      ;
; N/A   ; None         ; 4.209 ns   ; FM    ; divider:inst19|c[18]    ; CLK      ;
; N/A   ; None         ; 4.209 ns   ; FM    ; divider:inst19|c[17]    ; CLK      ;
; N/A   ; None         ; 4.209 ns   ; FM    ; divider:inst19|c[16]    ; CLK      ;
; N/A   ; None         ; 4.209 ns   ; FM    ; divider:inst19|c[20]    ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[31] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[28] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[30] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[29] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[27] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[25] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[26] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[23] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; FM    ; divider:inst19|flag[17] ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[4]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[5]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[7]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[8]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[10] ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[9]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[2]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[1]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[0]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[3]  ; CLK      ;
; N/A   ; None         ; 4.183 ns   ; FM    ; divider:inst19|flag[15] ; CLK      ;
; N/A   ; None         ; 4.035 ns   ; FM    ; divider:inst19|cout     ; CLK      ;
; N/A   ; None         ; 0.602 ns   ; RESET ; ctrl:inst5|nextstate[1] ; CLK      ;
; N/A   ; None         ; 0.602 ns   ; RESET ; ctrl:inst5|nextstate[0] ; CLK      ;
; N/A   ; None         ; 0.602 ns   ; RESET ; ctrl:inst5|nextstate[2] ; CLK      ;
+-------+--------------+------------+-------+-------------------------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+----------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                                                                              ; To       ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+----------+------------+
; N/A                                     ; None                                                ; 29.004 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.859 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.533 ns  ; latch_:inst14|qout[0]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.447 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.447 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.447 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.447 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.447 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.447 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg5 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.447 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg6 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.388 ns  ; latch_:inst14|qout[0]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.316 ns  ; dm_4k:inst13|dmem_0_bypass[12]                                                                    ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.302 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.302 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.302 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.302 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.302 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.302 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg5 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.302 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg6 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.296 ns  ; dm_4k:inst13|dmem_0_bypass[10]                                                                    ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.176 ns  ; dm_4k:inst13|dmem_0_bypass[8]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.171 ns  ; dm_4k:inst13|dmem_0_bypass[12]                                                                    ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.151 ns  ; dm_4k:inst13|dmem_0_bypass[10]                                                                    ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.111 ns  ; dm_4k:inst13|dmem_0_bypass[6]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 28.031 ns  ; dm_4k:inst13|dmem_0_bypass[8]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 28.021 ns  ; dm_4k:inst13|dmem_0_bypass[4]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.966 ns  ; dm_4k:inst13|dmem_0_bypass[6]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.912 ns  ; dm_4k:inst13|dmem_0_bypass[3]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.876 ns  ; dm_4k:inst13|dmem_0_bypass[4]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.767 ns  ; dm_4k:inst13|dmem_0_bypass[3]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.682 ns  ; latch_:inst11|qout[0]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.633 ns  ; dm_4k:inst13|dmem_0_bypass[5]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.621 ns  ; latch_:inst11|qout[1]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.551 ns  ; latch_:inst11|qout[2]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.537 ns  ; latch_:inst11|qout[0]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.515 ns  ; latch_:inst11|qout[3]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.488 ns  ; dm_4k:inst13|dmem_0_bypass[5]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.476 ns  ; latch_:inst11|qout[1]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.470 ns  ; dm_4k:inst13|dmem_0_bypass[13]                                                                    ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.409 ns  ; latch_:inst11|qout[4]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.406 ns  ; latch_:inst11|qout[2]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.374 ns  ; latch_:inst11|qout[5]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.370 ns  ; latch_:inst11|qout[3]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.325 ns  ; dm_4k:inst13|dmem_0_bypass[13]                                                                    ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.303 ns  ; latch_:inst11|qout[6]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.264 ns  ; latch_:inst11|qout[4]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.234 ns  ; dm_4k:inst13|dmem_0_bypass[11]                                                                    ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.229 ns  ; latch_:inst11|qout[5]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.200 ns  ; latch_:inst11|qout[7]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.158 ns  ; latch_:inst11|qout[6]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.089 ns  ; dm_4k:inst13|dmem_0_bypass[11]                                                                    ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 27.072 ns  ; latch_:inst11|qout[8]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 27.055 ns  ; latch_:inst11|qout[7]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.966 ns  ; latch_:inst11|qout[9]                                                                             ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.959 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.930 ns  ; latch_:inst11|qout[10]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.927 ns  ; latch_:inst11|qout[8]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.885 ns  ; dm_4k:inst13|dmem_0_bypass[1]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.853 ns  ; dm_4k:inst13|dmem_0_bypass[0]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.831 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.824 ns  ; latch_:inst11|qout[11]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.821 ns  ; latch_:inst11|qout[9]                                                                             ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.788 ns  ; latch_:inst11|qout[12]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.785 ns  ; latch_:inst11|qout[10]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.740 ns  ; dm_4k:inst13|dmem_0_bypass[1]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.740 ns  ; dm_4k:inst13|dmem_0_bypass[7]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.716 ns  ; PC:inst2|PC[0]                                                                                    ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.708 ns  ; dm_4k:inst13|dmem_0_bypass[0]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.682 ns  ; latch_:inst11|qout[13]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.679 ns  ; latch_:inst11|qout[11]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.643 ns  ; latch_:inst11|qout[12]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.611 ns  ; latch_:inst11|qout[14]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.600 ns  ; dm_4k:inst13|dmem_0_bypass[9]                                                                     ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.595 ns  ; dm_4k:inst13|dmem_0_bypass[7]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.571 ns  ; PC:inst2|PC[0]                                                                                    ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.557 ns  ; latch_:inst11|qout[15]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.537 ns  ; latch_:inst11|qout[13]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.524 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 26.521 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.507 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG4[2] ; CLK        ;
; N/A                                     ; None                                                ; 26.504 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG7[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.504 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG7[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.504 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG7[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.504 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG7[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.504 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG7[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.488 ns  ; latch_:inst14|qout[0]                                                                             ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.466 ns  ; latch_:inst11|qout[14]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.455 ns  ; dm_4k:inst13|dmem_0_bypass[9]                                                                     ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.444 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.444 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.444 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.444 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.444 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.412 ns  ; latch_:inst11|qout[15]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.402 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.402 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.402 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.402 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.402 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.402 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg5 ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.402 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg6 ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.388 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.388 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.388 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.388 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.388 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4       ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.380 ns  ; latch_:inst11|qout[16]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.380 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG4[3] ; CLK        ;
; N/A                                     ; None                                                ; 26.360 ns  ; latch_:inst14|qout[0]                                                                             ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.319 ns  ; latch_:inst11|qout[17]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.311 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.299 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.299 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.299 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.299 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.299 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.279 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.279 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.279 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.279 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.279 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.279 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg5 ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.279 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg6 ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.271 ns  ; dm_4k:inst13|dmem_0_bypass[12]                                                                    ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.251 ns  ; dm_4k:inst13|dmem_0_bypass[10]                                                                    ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.249 ns  ; latch_:inst11|qout[18]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.235 ns  ; latch_:inst11|qout[16]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.229 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.229 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.229 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.229 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.229 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.218 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0       ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.218 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1       ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.218 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2       ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.218 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3       ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.218 ns  ; RF:inst6|altsyncram:rf_rtl_0|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4       ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.213 ns  ; latch_:inst11|qout[19]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.187 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG7[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.187 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG7[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.187 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG7[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.187 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG7[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.187 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG7[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.182 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG7[3] ; CLK        ;
; N/A                                     ; None                                                ; 26.182 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG7[3] ; CLK        ;
; N/A                                     ; None                                                ; 26.182 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG7[3] ; CLK        ;
; N/A                                     ; None                                                ; 26.182 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG7[3] ; CLK        ;
; N/A                                     ; None                                                ; 26.182 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG7[3] ; CLK        ;
; N/A                                     ; None                                                ; 26.174 ns  ; latch_:inst11|qout[17]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.170 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG7[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.170 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG7[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.170 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG7[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.170 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG7[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.170 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG7[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.150 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG7[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.150 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG7[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.150 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG7[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.150 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG7[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.150 ns  ; RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG7[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.143 ns  ; dm_4k:inst13|dmem_0_bypass[12]                                                                    ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.131 ns  ; dm_4k:inst13|dmem_0_bypass[8]                                                                     ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.123 ns  ; dm_4k:inst13|dmem_0_bypass[10]                                                                    ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 26.107 ns  ; latch_:inst11|qout[20]                                                                            ; oSEG5[6] ; CLK        ;
; N/A                                     ; None                                                ; 26.104 ns  ; latch_:inst11|qout[18]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.068 ns  ; latch_:inst11|qout[19]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 26.066 ns  ; dm_4k:inst13|dmem_0_bypass[6]                                                                     ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.053 ns  ; latch_:inst14|qout[0]                                                                             ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 26.050 ns  ; latch_:inst14|qout[0]                                                                             ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.045 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.045 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.045 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.045 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.045 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.045 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg5 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.045 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg6 ; oSEG0[0] ; CLK        ;
; N/A                                     ; None                                                ; 26.036 ns  ; latch_:inst14|qout[0]                                                                             ; oSEG4[2] ; CLK        ;
; N/A                                     ; None                                                ; 26.003 ns  ; dm_4k:inst13|dmem_0_bypass[8]                                                                     ; oSEG4[4] ; CLK        ;
; N/A                                     ; None                                                ; 25.997 ns  ; dm_4k:inst13|dmem_0_bypass[14]                                                                    ; oSEG5[3] ; CLK        ;
; N/A                                     ; None                                                ; 25.976 ns  ; dm_4k:inst13|dmem_0_bypass[4]                                                                     ; oSEG5[0] ; CLK        ;
; N/A                                     ; None                                                ; 25.972 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 25.972 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 25.972 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 25.972 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 25.972 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 25.972 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg5 ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 25.972 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg6 ; oSEG4[1] ; CLK        ;
; N/A                                     ; None                                                ; 25.969 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 25.969 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 25.969 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 25.969 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 25.969 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 25.969 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg5 ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 25.969 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg6 ; oSEG4[0] ; CLK        ;
; N/A                                     ; None                                                ; 25.962 ns  ; latch_:inst11|qout[20]                                                                            ; oSEG5[5] ; CLK        ;
; N/A                                     ; None                                                ; 25.955 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg0 ; oSEG4[2] ; CLK        ;
; N/A                                     ; None                                                ; 25.955 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg1 ; oSEG4[2] ; CLK        ;
; N/A                                     ; None                                                ; 25.955 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg2 ; oSEG4[2] ; CLK        ;
; N/A                                     ; None                                                ; 25.955 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg3 ; oSEG4[2] ; CLK        ;
; N/A                                     ; None                                                ; 25.955 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg4 ; oSEG4[2] ; CLK        ;
; N/A                                     ; None                                                ; 25.955 ns  ; dm_4k:inst13|altsyncram:dmem_rtl_2|altsyncram_fbj1:auto_generated|ram_block1a0~portb_address_reg5 ; oSEG4[2] ; CLK        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                                                                                   ;          ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+----------+------------+


+----------------------------------------------------------------------+
; tpd                                                                  ;
+-------+-------------------+-----------------+-------------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From        ; To       ;
+-------+-------------------+-----------------+-------------+----------+
; N/A   ; None              ; 21.791 ns       ; view_Sel[2] ; oSEG5[6] ;
; N/A   ; None              ; 21.629 ns       ; view_Sel[2] ; oSEG4[4] ;
; N/A   ; None              ; 21.621 ns       ; view_Sel[2] ; oSEG5[5] ;
; N/A   ; None              ; 21.431 ns       ; view_Sel[1] ; oSEG5[6] ;
; N/A   ; None              ; 21.322 ns       ; view_Sel[2] ; oSEG4[1] ;
; N/A   ; None              ; 21.319 ns       ; view_Sel[2] ; oSEG4[0] ;
; N/A   ; None              ; 21.305 ns       ; view_Sel[2] ; oSEG4[2] ;
; N/A   ; None              ; 21.261 ns       ; view_Sel[1] ; oSEG5[5] ;
; N/A   ; None              ; 21.178 ns       ; view_Sel[2] ; oSEG4[3] ;
; N/A   ; None              ; 20.986 ns       ; view_Sel[2] ; oSEG5[0] ;
; N/A   ; None              ; 20.423 ns       ; view_Sel[1] ; oSEG4[4] ;
; N/A   ; None              ; 20.210 ns       ; view_Sel[1] ; oSEG0[0] ;
; N/A   ; None              ; 20.203 ns       ; view_Sel[2] ; oSEG0[0] ;
; N/A   ; None              ; 20.116 ns       ; view_Sel[1] ; oSEG4[1] ;
; N/A   ; None              ; 20.113 ns       ; view_Sel[1] ; oSEG4[0] ;
; N/A   ; None              ; 20.099 ns       ; view_Sel[1] ; oSEG4[2] ;
; N/A   ; None              ; 20.000 ns       ; view_Sel[2] ; oSEG5[3] ;
; N/A   ; None              ; 19.972 ns       ; view_Sel[1] ; oSEG4[3] ;
; N/A   ; None              ; 19.888 ns       ; view_Sel[2] ; oSEG4[5] ;
; N/A   ; None              ; 19.853 ns       ; view_Sel[2] ; oSEG4[6] ;
; N/A   ; None              ; 19.742 ns       ; view_Sel[2] ; oSEG5[2] ;
; N/A   ; None              ; 19.663 ns       ; view_Sel[2] ; oSEG5[4] ;
; N/A   ; None              ; 19.646 ns       ; view_Sel[2] ; oSEG7[5] ;
; N/A   ; None              ; 19.545 ns       ; view_Sel[1] ; oSEG0[1] ;
; N/A   ; None              ; 19.538 ns       ; view_Sel[2] ; oSEG0[1] ;
; N/A   ; None              ; 19.436 ns       ; view_Sel[2] ; oSEG2[1] ;
; N/A   ; None              ; 19.329 ns       ; view_Sel[2] ; oSEG7[6] ;
; N/A   ; None              ; 19.324 ns       ; view_Sel[2] ; oSEG7[3] ;
; N/A   ; None              ; 19.312 ns       ; view_Sel[2] ; oSEG7[4] ;
; N/A   ; None              ; 19.312 ns       ; view_Sel[1] ; oSEG0[3] ;
; N/A   ; None              ; 19.305 ns       ; view_Sel[2] ; oSEG0[3] ;
; N/A   ; None              ; 19.292 ns       ; view_Sel[2] ; oSEG7[0] ;
; N/A   ; None              ; 19.224 ns       ; view_Sel[2] ; oSEG5[1] ;
; N/A   ; None              ; 19.124 ns       ; view_Sel[1] ; oSEG5[0] ;
; N/A   ; None              ; 19.114 ns       ; view_Sel[2] ; oSEG2[0] ;
; N/A   ; None              ; 19.074 ns       ; view_Sel[1] ; oSEG0[4] ;
; N/A   ; None              ; 19.067 ns       ; view_Sel[2] ; oSEG0[4] ;
; N/A   ; None              ; 19.062 ns       ; view_Sel[1] ; oSEG0[5] ;
; N/A   ; None              ; 19.055 ns       ; view_Sel[2] ; oSEG0[5] ;
; N/A   ; None              ; 19.054 ns       ; view_Sel[1] ; oSEG0[6] ;
; N/A   ; None              ; 19.047 ns       ; view_Sel[2] ; oSEG0[6] ;
; N/A   ; None              ; 19.013 ns       ; view_Sel[2] ; oSEG7[2] ;
; N/A   ; None              ; 19.011 ns       ; view_Sel[2] ; oSEG7[1] ;
; N/A   ; None              ; 18.990 ns       ; view_Sel[2] ; oSEG6[1] ;
; N/A   ; None              ; 18.969 ns       ; view_Sel[2] ; oSEG6[5] ;
; N/A   ; None              ; 18.966 ns       ; view_Sel[2] ; oSEG6[3] ;
; N/A   ; None              ; 18.964 ns       ; view_Sel[1] ; oSEG7[5] ;
; N/A   ; None              ; 18.937 ns       ; view_Sel[2] ; oSEG6[2] ;
; N/A   ; None              ; 18.878 ns       ; view_Sel[2] ; oSEG6[6] ;
; N/A   ; None              ; 18.835 ns       ; view_Sel[1] ; oSEG0[2] ;
; N/A   ; None              ; 18.828 ns       ; view_Sel[2] ; oSEG0[2] ;
; N/A   ; None              ; 18.754 ns       ; view_Sel[1] ; oSEG2[1] ;
; N/A   ; None              ; 18.749 ns       ; view_Sel[2] ; oSEG2[2] ;
; N/A   ; None              ; 18.739 ns       ; view_Sel[0] ; oSEG5[6] ;
; N/A   ; None              ; 18.706 ns       ; view_Sel[2] ; oSEG6[4] ;
; N/A   ; None              ; 18.685 ns       ; view_Sel[2] ; oSEG6[0] ;
; N/A   ; None              ; 18.682 ns       ; view_Sel[1] ; oSEG4[5] ;
; N/A   ; None              ; 18.647 ns       ; view_Sel[1] ; oSEG7[6] ;
; N/A   ; None              ; 18.647 ns       ; view_Sel[1] ; oSEG4[6] ;
; N/A   ; None              ; 18.642 ns       ; view_Sel[1] ; oSEG7[3] ;
; N/A   ; None              ; 18.630 ns       ; view_Sel[1] ; oSEG7[4] ;
; N/A   ; None              ; 18.610 ns       ; view_Sel[1] ; oSEG7[0] ;
; N/A   ; None              ; 18.587 ns       ; view_Sel[2] ; oSEG3[4] ;
; N/A   ; None              ; 18.569 ns       ; view_Sel[0] ; oSEG5[5] ;
; N/A   ; None              ; 18.556 ns       ; view_Sel[1] ; oSEG6[1] ;
; N/A   ; None              ; 18.535 ns       ; view_Sel[1] ; oSEG6[5] ;
; N/A   ; None              ; 18.532 ns       ; view_Sel[1] ; oSEG6[3] ;
; N/A   ; None              ; 18.503 ns       ; view_Sel[1] ; oSEG6[2] ;
; N/A   ; None              ; 18.447 ns       ; view_Sel[0] ; oSEG4[4] ;
; N/A   ; None              ; 18.444 ns       ; view_Sel[1] ; oSEG6[6] ;
; N/A   ; None              ; 18.432 ns       ; view_Sel[1] ; oSEG2[0] ;
; N/A   ; None              ; 18.331 ns       ; view_Sel[1] ; oSEG7[2] ;
; N/A   ; None              ; 18.329 ns       ; view_Sel[1] ; oSEG7[1] ;
; N/A   ; None              ; 18.303 ns       ; view_Sel[2] ; oSEG3[2] ;
; N/A   ; None              ; 18.297 ns       ; view_Sel[2] ; oSEG3[1] ;
; N/A   ; None              ; 18.281 ns       ; view_Sel[2] ; oSEG3[6] ;
; N/A   ; None              ; 18.272 ns       ; view_Sel[1] ; oSEG6[4] ;
; N/A   ; None              ; 18.271 ns       ; view_Sel[2] ; oSEG3[3] ;
; N/A   ; None              ; 18.251 ns       ; view_Sel[1] ; oSEG6[0] ;
; N/A   ; None              ; 18.245 ns       ; view_Sel[2] ; oSEG3[5] ;
; N/A   ; None              ; 18.245 ns       ; view_Sel[2] ; oSEG2[3] ;
; N/A   ; None              ; 18.233 ns       ; view_Sel[2] ; oSEG3[0] ;
; N/A   ; None              ; 18.162 ns       ; view_Sel[1] ; oSEG5[3] ;
; N/A   ; None              ; 18.140 ns       ; view_Sel[0] ; oSEG4[1] ;
; N/A   ; None              ; 18.137 ns       ; view_Sel[0] ; oSEG4[0] ;
; N/A   ; None              ; 18.123 ns       ; view_Sel[0] ; oSEG4[2] ;
; N/A   ; None              ; 18.067 ns       ; view_Sel[1] ; oSEG2[2] ;
; N/A   ; None              ; 17.996 ns       ; view_Sel[0] ; oSEG4[3] ;
; N/A   ; None              ; 17.908 ns       ; view_Sel[1] ; oSEG5[2] ;
; N/A   ; None              ; 17.892 ns       ; view_Sel[1] ; oSEG3[4] ;
; N/A   ; None              ; 17.827 ns       ; view_Sel[1] ; oSEG5[4] ;
; N/A   ; None              ; 17.806 ns       ; view_Sel[0] ; oSEG2[1] ;
; N/A   ; None              ; 17.608 ns       ; view_Sel[1] ; oSEG3[2] ;
; N/A   ; None              ; 17.602 ns       ; view_Sel[1] ; oSEG3[1] ;
; N/A   ; None              ; 17.586 ns       ; view_Sel[1] ; oSEG3[6] ;
; N/A   ; None              ; 17.576 ns       ; view_Sel[1] ; oSEG3[3] ;
; N/A   ; None              ; 17.565 ns       ; view_Sel[0] ; oSEG0[0] ;
; N/A   ; None              ; 17.563 ns       ; view_Sel[1] ; oSEG2[3] ;
; N/A   ; None              ; 17.550 ns       ; view_Sel[1] ; oSEG3[5] ;
; N/A   ; None              ; 17.538 ns       ; view_Sel[1] ; oSEG3[0] ;
; N/A   ; None              ; 17.499 ns       ; view_Sel[2] ; oSEG1[0] ;
; N/A   ; None              ; 17.479 ns       ; view_Sel[0] ; oSEG2[0] ;
; N/A   ; None              ; 17.385 ns       ; view_Sel[1] ; oSEG5[1] ;
; N/A   ; None              ; 17.268 ns       ; view_Sel[1] ; oSEG1[0] ;
; N/A   ; None              ; 17.200 ns       ; view_Sel[0] ; oSEG7[5] ;
; N/A   ; None              ; 17.199 ns       ; view_Sel[0] ; oSEG6[1] ;
; N/A   ; None              ; 17.178 ns       ; view_Sel[0] ; oSEG6[5] ;
; N/A   ; None              ; 17.175 ns       ; view_Sel[0] ; oSEG6[3] ;
; N/A   ; None              ; 17.146 ns       ; view_Sel[0] ; oSEG6[2] ;
; N/A   ; None              ; 17.102 ns       ; view_Sel[0] ; oSEG2[2] ;
; N/A   ; None              ; 17.087 ns       ; view_Sel[0] ; oSEG6[6] ;
; N/A   ; None              ; 16.915 ns       ; view_Sel[0] ; oSEG6[4] ;
; N/A   ; None              ; 16.900 ns       ; view_Sel[0] ; oSEG0[1] ;
; N/A   ; None              ; 16.894 ns       ; view_Sel[0] ; oSEG6[0] ;
; N/A   ; None              ; 16.883 ns       ; view_Sel[0] ; oSEG7[6] ;
; N/A   ; None              ; 16.878 ns       ; view_Sel[0] ; oSEG7[3] ;
; N/A   ; None              ; 16.866 ns       ; view_Sel[0] ; oSEG7[4] ;
; N/A   ; None              ; 16.846 ns       ; view_Sel[0] ; oSEG7[0] ;
; N/A   ; None              ; 16.801 ns       ; view_Sel[2] ; oSEG1[1] ;
; N/A   ; None              ; 16.706 ns       ; view_Sel[0] ; oSEG4[5] ;
; N/A   ; None              ; 16.680 ns       ; view_Sel[0] ; oSEG3[4] ;
; N/A   ; None              ; 16.671 ns       ; view_Sel[0] ; oSEG4[6] ;
; N/A   ; None              ; 16.667 ns       ; view_Sel[0] ; oSEG0[3] ;
; N/A   ; None              ; 16.598 ns       ; view_Sel[0] ; oSEG2[3] ;
; N/A   ; None              ; 16.570 ns       ; view_Sel[1] ; oSEG1[1] ;
; N/A   ; None              ; 16.567 ns       ; view_Sel[0] ; oSEG7[2] ;
; N/A   ; None              ; 16.565 ns       ; view_Sel[0] ; oSEG7[1] ;
; N/A   ; None              ; 16.565 ns       ; view_Sel[2] ; oSEG1[3] ;
; N/A   ; None              ; 16.501 ns       ; view_Sel[2] ; oSEG1[2] ;
; N/A   ; None              ; 16.429 ns       ; view_Sel[0] ; oSEG0[4] ;
; N/A   ; None              ; 16.417 ns       ; view_Sel[0] ; oSEG0[5] ;
; N/A   ; None              ; 16.409 ns       ; view_Sel[0] ; oSEG0[6] ;
; N/A   ; None              ; 16.396 ns       ; view_Sel[0] ; oSEG3[2] ;
; N/A   ; None              ; 16.392 ns       ; view_Sel[2] ; oSEG2[6] ;
; N/A   ; None              ; 16.390 ns       ; view_Sel[0] ; oSEG3[1] ;
; N/A   ; None              ; 16.374 ns       ; view_Sel[0] ; oSEG3[6] ;
; N/A   ; None              ; 16.364 ns       ; view_Sel[0] ; oSEG3[3] ;
; N/A   ; None              ; 16.338 ns       ; view_Sel[0] ; oSEG3[5] ;
; N/A   ; None              ; 16.334 ns       ; view_Sel[1] ; oSEG1[3] ;
; N/A   ; None              ; 16.326 ns       ; view_Sel[0] ; oSEG3[0] ;
; N/A   ; None              ; 16.294 ns       ; view_Sel[2] ; oSEG1[4] ;
; N/A   ; None              ; 16.291 ns       ; view_Sel[2] ; oSEG1[6] ;
; N/A   ; None              ; 16.270 ns       ; view_Sel[1] ; oSEG1[2] ;
; N/A   ; None              ; 16.244 ns       ; view_Sel[0] ; oSEG5[0] ;
; N/A   ; None              ; 16.190 ns       ; view_Sel[0] ; oSEG0[2] ;
; N/A   ; None              ; 16.181 ns       ; view_Sel[2] ; oSEG2[4] ;
; N/A   ; None              ; 16.158 ns       ; view_Sel[2] ; oSEG2[5] ;
; N/A   ; None              ; 16.090 ns       ; view_Sel[2] ; oSEG1[5] ;
; N/A   ; None              ; 16.063 ns       ; view_Sel[1] ; oSEG1[4] ;
; N/A   ; None              ; 16.060 ns       ; view_Sel[1] ; oSEG1[6] ;
; N/A   ; None              ; 15.859 ns       ; view_Sel[1] ; oSEG1[5] ;
; N/A   ; None              ; 15.710 ns       ; view_Sel[1] ; oSEG2[6] ;
; N/A   ; None              ; 15.499 ns       ; view_Sel[1] ; oSEG2[4] ;
; N/A   ; None              ; 15.476 ns       ; view_Sel[1] ; oSEG2[5] ;
; N/A   ; None              ; 15.400 ns       ; view_Sel[0] ; oSEG1[0] ;
; N/A   ; None              ; 15.258 ns       ; view_Sel[0] ; oSEG5[3] ;
; N/A   ; None              ; 15.000 ns       ; view_Sel[0] ; oSEG5[2] ;
; N/A   ; None              ; 14.921 ns       ; view_Sel[0] ; oSEG5[4] ;
; N/A   ; None              ; 14.764 ns       ; view_Sel[0] ; oSEG2[6] ;
; N/A   ; None              ; 14.702 ns       ; view_Sel[0] ; oSEG1[1] ;
; N/A   ; None              ; 14.538 ns       ; view_Sel[0] ; oSEG2[4] ;
; N/A   ; None              ; 14.525 ns       ; view_Sel[0] ; oSEG2[5] ;
; N/A   ; None              ; 14.482 ns       ; view_Sel[0] ; oSEG5[1] ;
; N/A   ; None              ; 14.466 ns       ; view_Sel[0] ; oSEG1[3] ;
; N/A   ; None              ; 14.402 ns       ; view_Sel[0] ; oSEG1[2] ;
; N/A   ; None              ; 14.195 ns       ; view_Sel[0] ; oSEG1[4] ;
; N/A   ; None              ; 14.192 ns       ; view_Sel[0] ; oSEG1[6] ;
; N/A   ; None              ; 13.991 ns       ; view_Sel[0] ; oSEG1[5] ;
+-------+-------------------+-----------------+-------------+----------+


+--------------------------------------------------------------------------------------+
; th                                                                                   ;
+---------------+-------------+-----------+-------+-------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                      ; To Clock ;
+---------------+-------------+-----------+-------+-------------------------+----------+
; N/A           ; None        ; -0.372 ns ; RESET ; ctrl:inst5|nextstate[1] ; CLK      ;
; N/A           ; None        ; -0.372 ns ; RESET ; ctrl:inst5|nextstate[0] ; CLK      ;
; N/A           ; None        ; -0.372 ns ; RESET ; ctrl:inst5|nextstate[2] ; CLK      ;
; N/A           ; None        ; -3.805 ns ; FM    ; divider:inst19|cout     ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[4]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[5]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[7]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[8]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[10] ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[9]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[2]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[1]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[0]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[3]  ; CLK      ;
; N/A           ; None        ; -3.953 ns ; FM    ; divider:inst19|flag[15] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[31] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[28] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[30] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[29] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[27] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[25] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[26] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[23] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; FM    ; divider:inst19|flag[17] ; CLK      ;
; N/A           ; None        ; -3.979 ns ; FM    ; divider:inst19|c[19]    ; CLK      ;
; N/A           ; None        ; -3.979 ns ; FM    ; divider:inst19|c[18]    ; CLK      ;
; N/A           ; None        ; -3.979 ns ; FM    ; divider:inst19|c[17]    ; CLK      ;
; N/A           ; None        ; -3.979 ns ; FM    ; divider:inst19|c[16]    ; CLK      ;
; N/A           ; None        ; -3.979 ns ; FM    ; divider:inst19|c[20]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[29]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[31]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[30]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[28]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[24]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[26]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[27]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[25]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[23]    ; CLK      ;
; N/A           ; None        ; -3.982 ns ; FM    ; divider:inst19|c[21]    ; CLK      ;
; N/A           ; None        ; -4.050 ns ; FM    ; divider:inst19|c[4]     ; CLK      ;
; N/A           ; None        ; -4.050 ns ; FM    ; divider:inst19|c[12]    ; CLK      ;
; N/A           ; None        ; -4.050 ns ; FM    ; divider:inst19|c[14]    ; CLK      ;
; N/A           ; None        ; -4.050 ns ; FM    ; divider:inst19|c[10]    ; CLK      ;
; N/A           ; None        ; -4.050 ns ; FM    ; divider:inst19|c[11]    ; CLK      ;
; N/A           ; None        ; -4.050 ns ; FM    ; divider:inst19|c[9]     ; CLK      ;
; N/A           ; None        ; -4.050 ns ; FM    ; divider:inst19|c[22]    ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[5]     ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[3]     ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[6]     ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[15]    ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[13]    ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[0]     ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[1]     ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[2]     ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[7]     ; CLK      ;
; N/A           ; None        ; -4.051 ns ; FM    ; divider:inst19|c[8]     ; CLK      ;
; N/A           ; None        ; -4.200 ns ; FM    ; divider:inst19|flag[19] ; CLK      ;
; N/A           ; None        ; -4.200 ns ; FM    ; divider:inst19|flag[18] ; CLK      ;
; N/A           ; None        ; -4.200 ns ; FM    ; divider:inst19|flag[21] ; CLK      ;
; N/A           ; None        ; -4.200 ns ; FM    ; divider:inst19|flag[22] ; CLK      ;
; N/A           ; None        ; -4.200 ns ; FM    ; divider:inst19|flag[20] ; CLK      ;
; N/A           ; None        ; -4.201 ns ; FM    ; divider:inst19|flag[24] ; CLK      ;
; N/A           ; None        ; -4.201 ns ; FM    ; divider:inst19|flag[16] ; CLK      ;
; N/A           ; None        ; -4.201 ns ; FM    ; divider:inst19|flag[6]  ; CLK      ;
; N/A           ; None        ; -4.201 ns ; FM    ; divider:inst19|flag[11] ; CLK      ;
; N/A           ; None        ; -4.201 ns ; FM    ; divider:inst19|flag[13] ; CLK      ;
; N/A           ; None        ; -4.201 ns ; FM    ; divider:inst19|flag[12] ; CLK      ;
; N/A           ; None        ; -4.201 ns ; FM    ; divider:inst19|flag[14] ; CLK      ;
+---------------+-------------+-----------+-------+-------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Sun May 09 16:13:51 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "NPC:inst|NPC[3]" is a latch
    Warning: Node "NPC:inst|NPC[4]" is a latch
    Warning: Node "NPC:inst|NPC[0]" is a latch
    Warning: Node "alu:inst12|C[10]" is a latch
    Warning: Node "alu:inst12|C[11]" is a latch
    Warning: Node "alu:inst12|C[12]" is a latch
    Warning: Node "alu:inst12|C[13]" is a latch
    Warning: Node "alu:inst12|C[14]" is a latch
    Warning: Node "alu:inst12|C[15]" is a latch
    Warning: Node "alu:inst12|C[16]" is a latch
    Warning: Node "alu:inst12|C[17]" is a latch
    Warning: Node "alu:inst12|C[18]" is a latch
    Warning: Node "alu:inst12|C[19]" is a latch
    Warning: Node "alu:inst12|C[20]" is a latch
    Warning: Node "alu:inst12|C[21]" is a latch
    Warning: Node "alu:inst12|C[22]" is a latch
    Warning: Node "alu:inst12|C[23]" is a latch
    Warning: Node "alu:inst12|C[24]" is a latch
    Warning: Node "alu:inst12|C[25]" is a latch
    Warning: Node "alu:inst12|C[26]" is a latch
    Warning: Node "alu:inst12|C[27]" is a latch
    Warning: Node "alu:inst12|C[28]" is a latch
    Warning: Node "alu:inst12|C[29]" is a latch
    Warning: Node "alu:inst12|C[30]" is a latch
    Warning: Node "alu:inst12|C[31]" is a latch
    Warning: Node "alu:inst12|C[0]" is a latch
    Warning: Node "alu:inst12|C[1]" is a latch
    Warning: Node "alu:inst12|C[2]" is a latch
    Warning: Node "alu:inst12|C[3]" is a latch
    Warning: Node "alu:inst12|C[4]" is a latch
    Warning: Node "alu:inst12|C[5]" is a latch
    Warning: Node "alu:inst12|C[6]" is a latch
    Warning: Node "NPC:inst|NPC[2]" is a latch
    Warning: Node "NPC:inst|NPC[1]" is a latch
    Warning: Node "NPC:inst|NPC[6]" is a latch
    Warning: Node "NPC:inst|NPC[5]" is a latch
    Warning: Node "alu:inst12|C[7]" is a latch
    Warning: Node "alu:inst12|C[8]" is a latch
    Warning: Node "alu:inst12|C[9]" is a latch
    Warning: Node "NPC:inst|NPC[7]" is a latch
    Warning: Node "NPC:inst|NPC[8]" is a latch
    Warning: Node "NPC:inst|NPC[9]" is a latch
    Warning: Node "NPC:inst|NPC[10]" is a latch
    Warning: Node "NPC:inst|NPC[11]" is a latch
    Warning: Node "NPC:inst|NPC[12]" is a latch
    Warning: Node "NPC:inst|NPC[13]" is a latch
    Warning: Node "NPC:inst|NPC[14]" is a latch
    Warning: Node "NPC:inst|NPC[15]" is a latch
    Warning: Node "NPC:inst|NPC[16]" is a latch
    Warning: Node "EXT:inst7|Imm32[16]" is a latch
    Warning: Node "NPC:inst|NPC[17]" is a latch
    Warning: Node "EXT:inst7|Imm32[17]" is a latch
    Warning: Node "NPC:inst|NPC[18]" is a latch
    Warning: Node "EXT:inst7|Imm32[18]" is a latch
    Warning: Node "NPC:inst|NPC[19]" is a latch
    Warning: Node "EXT:inst7|Imm32[5]" is a latch
    Warning: Node "NPC:inst|NPC[20]" is a latch
    Warning: Node "EXT:inst7|Imm32[20]" is a latch
    Warning: Node "EXT:inst7|Imm32[21]" is a latch
    Warning: Node "NPC:inst|NPC[21]" is a latch
    Warning: Node "EXT:inst7|Imm32[22]" is a latch
    Warning: Node "NPC:inst|NPC[22]" is a latch
    Warning: Node "NPC:inst|NPC[23]" is a latch
    Warning: Node "EXT:inst7|Imm32[23]" is a latch
    Warning: Node "NPC:inst|NPC[24]" is a latch
    Warning: Node "NPC:inst|NPC[25]" is a latch
    Warning: Node "NPC:inst|NPC[26]" is a latch
    Warning: Node "NPC:inst|NPC[27]" is a latch
    Warning: Node "NPC:inst|NPC[28]" is a latch
    Warning: Node "EXT:inst7|Imm32[24]" is a latch
    Warning: Node "NPC:inst|NPC[29]" is a latch
    Warning: Node "NPC:inst|NPC[30]" is a latch
    Warning: Node "NPC:inst|NPC[31]" is a latch
    Warning: Node "EXT:inst7|Imm32[12]" is a latch
    Warning: Node "EXT:inst7|Imm32[13]" is a latch
    Warning: Node "EXT:inst7|Imm32[14]" is a latch
    Warning: Node "EXT:inst7|Imm32[15]" is a latch
    Warning: Node "EXT:inst7|Imm32[4]" is a latch
    Warning: Node "EXT:inst7|Imm32[0]" is a latch
    Warning: Node "EXT:inst7|Imm32[1]" is a latch
    Warning: Node "EXT:inst7|Imm32[2]" is a latch
    Warning: Node "EXT:inst7|Imm32[3]" is a latch
    Warning: Node "alu:inst12|C_[31]" is a latch
    Warning: Node "alu:inst12|C_[32]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Warning: Found 43 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "EXT:inst7|Imm32[5]" as buffer
    Info: Detected gated clock "alu:inst12|Mux34~719" as buffer
    Info: Detected ripple clock "ctrl:inst5|EXTOp[1]" as buffer
    Info: Detected ripple clock "ctrl:inst5|EXTOp[0]" as buffer
    Info: Detected gated clock "EXT:inst7|Mux0~30" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[2]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[7]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[1]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[5]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[9]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[3]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[4]" as buffer
    Info: Detected ripple clock "ctrl:inst5|BSel" as buffer
    Info: Detected gated clock "mux2:inst10|y[5]~420" as buffer
    Info: Detected ripple clock "ctrl:inst5|NPCOp[0]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual~51" as buffer
    Info: Detected ripple clock "RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a5~portb_address_reg4" as buffer
    Info: Detected ripple clock "RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a5~portb_address_reg3" as buffer
    Info: Detected ripple clock "RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a5~portb_address_reg2" as buffer
    Info: Detected ripple clock "RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a5~portb_address_reg1" as buffer
    Info: Detected ripple clock "RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a5~portb_address_reg0" as buffer
    Info: Detected gated clock "RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|q_b[5]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual~40" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[6]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[10]" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[8]" as buffer
    Info: Detected gated clock "RF:inst6|Equal1~96" as buffer
    Info: Detected gated clock "RF:inst6|rf__dual~270" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[0]" as buffer
    Info: Detected gated clock "RF:inst6|rf__dual~271" as buffer
    Info: Detected gated clock "RF:inst6|rf__dual~269" as buffer
    Info: Detected ripple clock "ctrl:inst5|ALUOp[2]" as buffer
    Info: Detected gated clock "alu:inst12|Mux35~56" as buffer
    Info: Detected ripple clock "ctrl:inst5|ALUOp[0]" as buffer
    Info: Detected ripple clock "ctrl:inst5|ALUOp[1]" as buffer
    Info: Detected gated clock "NPC:inst|Mux32~25" as buffer
    Info: Detected ripple clock "ctrl:inst5|NPCOp[1]" as buffer
    Info: Detected gated clock "RF:inst6|RD2[5]~5341" as buffer
    Info: Detected ripple clock "RF:inst6|rf__dual_0_bypass[16]" as buffer
    Info: Detected gated clock "RF:inst6|Equal1~97" as buffer
    Info: Detected gated clock "RF:inst6|rf__dual~272" as buffer
    Info: Detected gated clock "RF:inst6|RD2[5]~5342" as buffer
    Info: Detected ripple clock "divider:inst19|cout" as buffer
Info: Clock "CLK" has Internal fmax of 36.24 MHz between source register "alu:inst12|C[1]" and destination register "ctrl:inst5|NPCOp[0]" (period= 27.596 ns)
    Info: + Longest register to register delay is 3.406 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X68_Y23_N14; Fanout = 3; REG Node = 'alu:inst12|C[1]'
        Info: 2: + IC(0.437 ns) + CELL(0.438 ns) = 0.875 ns; Loc. = LCCOMB_X68_Y23_N24; Fanout = 1; COMB Node = 'alu:inst12|WideOr0~504'
        Info: 3: + IC(0.739 ns) + CELL(0.420 ns) = 2.034 ns; Loc. = LCCOMB_X67_Y21_N20; Fanout = 1; COMB Node = 'alu:inst12|WideOr0~508'
        Info: 4: + IC(0.254 ns) + CELL(0.242 ns) = 2.530 ns; Loc. = LCCOMB_X67_Y21_N6; Fanout = 1; COMB Node = 'ctrl:inst5|NPCOp~139'
        Info: 5: + IC(0.246 ns) + CELL(0.150 ns) = 2.926 ns; Loc. = LCCOMB_X67_Y21_N0; Fanout = 1; COMB Node = 'ctrl:inst5|NPCOp~140'
        Info: 6: + IC(0.246 ns) + CELL(0.150 ns) = 3.322 ns; Loc. = LCCOMB_X67_Y21_N24; Fanout = 1; COMB Node = 'ctrl:inst5|NPCOp~142'
        Info: 7: + IC(0.000 ns) + CELL(0.084 ns) = 3.406 ns; Loc. = LCFF_X67_Y21_N25; Fanout = 7; REG Node = 'ctrl:inst5|NPCOp[0]'
        Info: Total cell delay = 1.484 ns ( 43.57 % )
        Info: Total interconnect delay = 1.922 ns ( 56.43 % )
    Info: - Smallest clock skew is -10.428 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 5.207 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.598 ns) + CELL(0.787 ns) = 3.344 ns; Loc. = LCFF_X75_Y18_N1; Fanout = 37; REG Node = 'divider:inst19|cout'
            Info: 3: + IC(1.326 ns) + CELL(0.537 ns) = 5.207 ns; Loc. = LCFF_X67_Y21_N25; Fanout = 7; REG Node = 'ctrl:inst5|NPCOp[0]'
            Info: Total cell delay = 2.283 ns ( 43.84 % )
            Info: Total interconnect delay = 2.924 ns ( 56.16 % )
        Info: - Longest clock path from clock "CLK" to source register is 15.635 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.598 ns) + CELL(0.787 ns) = 3.344 ns; Loc. = LCFF_X75_Y18_N1; Fanout = 37; REG Node = 'divider:inst19|cout'
            Info: 3: + IC(1.617 ns) + CELL(0.898 ns) = 5.859 ns; Loc. = M4K_X64_Y20; Fanout = 1; MEM Node = 'RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a5~portb_address_reg4'
            Info: 4: + IC(0.000 ns) + CELL(2.991 ns) = 8.850 ns; Loc. = M4K_X64_Y20; Fanout = 1; MEM Node = 'RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|q_b[5]'
            Info: 5: + IC(0.882 ns) + CELL(0.271 ns) = 10.003 ns; Loc. = LCCOMB_X69_Y20_N4; Fanout = 1; COMB Node = 'RF:inst6|RD2[5]~5341'
            Info: 6: + IC(0.251 ns) + CELL(0.275 ns) = 10.529 ns; Loc. = LCCOMB_X69_Y20_N14; Fanout = 5; COMB Node = 'RF:inst6|RD2[5]~5342'
            Info: 7: + IC(0.260 ns) + CELL(0.275 ns) = 11.064 ns; Loc. = LCCOMB_X69_Y20_N16; Fanout = 14; COMB Node = 'mux2:inst10|y[5]~420'
            Info: 8: + IC(0.452 ns) + CELL(0.420 ns) = 11.936 ns; Loc. = LCCOMB_X70_Y20_N30; Fanout = 1; COMB Node = 'alu:inst12|Mux35~56'
            Info: 9: + IC(1.925 ns) + CELL(0.000 ns) = 13.861 ns; Loc. = CLKCTRL_G6; Fanout = 32; COMB Node = 'alu:inst12|Mux35~56clkctrl'
            Info: 10: + IC(1.624 ns) + CELL(0.150 ns) = 15.635 ns; Loc. = LCCOMB_X68_Y23_N14; Fanout = 3; REG Node = 'alu:inst12|C[1]'
            Info: Total cell delay = 7.026 ns ( 44.94 % )
            Info: Total interconnect delay = 8.609 ns ( 55.06 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is -0.036 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "CLK" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "ctrl:inst5|ALUOp[1]" and destination pin or register "alu:inst12|C[9]" for clock "CLK" (Hold time is 8.434 ns)
    Info: + Largest clock skew is 10.692 ns
        Info: + Longest clock path from clock "CLK" to destination register is 15.629 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.598 ns) + CELL(0.787 ns) = 3.344 ns; Loc. = LCFF_X75_Y18_N1; Fanout = 37; REG Node = 'divider:inst19|cout'
            Info: 3: + IC(1.617 ns) + CELL(0.898 ns) = 5.859 ns; Loc. = M4K_X64_Y20; Fanout = 1; MEM Node = 'RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|ram_block1a5~portb_address_reg4'
            Info: 4: + IC(0.000 ns) + CELL(2.991 ns) = 8.850 ns; Loc. = M4K_X64_Y20; Fanout = 1; MEM Node = 'RF:inst6|altsyncram:rf__dual_rtl_1|altsyncram_gof1:auto_generated|q_b[5]'
            Info: 5: + IC(0.882 ns) + CELL(0.271 ns) = 10.003 ns; Loc. = LCCOMB_X69_Y20_N4; Fanout = 1; COMB Node = 'RF:inst6|RD2[5]~5341'
            Info: 6: + IC(0.251 ns) + CELL(0.275 ns) = 10.529 ns; Loc. = LCCOMB_X69_Y20_N14; Fanout = 5; COMB Node = 'RF:inst6|RD2[5]~5342'
            Info: 7: + IC(0.260 ns) + CELL(0.275 ns) = 11.064 ns; Loc. = LCCOMB_X69_Y20_N16; Fanout = 14; COMB Node = 'mux2:inst10|y[5]~420'
            Info: 8: + IC(0.452 ns) + CELL(0.420 ns) = 11.936 ns; Loc. = LCCOMB_X70_Y20_N30; Fanout = 1; COMB Node = 'alu:inst12|Mux35~56'
            Info: 9: + IC(1.925 ns) + CELL(0.000 ns) = 13.861 ns; Loc. = CLKCTRL_G6; Fanout = 32; COMB Node = 'alu:inst12|Mux35~56clkctrl'
            Info: 10: + IC(1.618 ns) + CELL(0.150 ns) = 15.629 ns; Loc. = LCCOMB_X70_Y21_N10; Fanout = 2; REG Node = 'alu:inst12|C[9]'
            Info: Total cell delay = 7.026 ns ( 44.95 % )
            Info: Total interconnect delay = 8.603 ns ( 55.05 % )
        Info: - Shortest clock path from clock "CLK" to source register is 4.937 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 2; CLK Node = 'CLK'
            Info: 2: + IC(1.598 ns) + CELL(0.787 ns) = 3.344 ns; Loc. = LCFF_X75_Y18_N1; Fanout = 37; REG Node = 'divider:inst19|cout'
            Info: 3: + IC(1.056 ns) + CELL(0.537 ns) = 4.937 ns; Loc. = LCFF_X70_Y20_N21; Fanout = 35; REG Node = 'ctrl:inst5|ALUOp[1]'
            Info: Total cell delay = 2.283 ns ( 46.24 % )
            Info: Total interconnect delay = 2.654 ns ( 53.76 % )
    Info: - Micro clock to output delay of source is 0.250 ns
    Info: - Shortest register to register delay is 2.008 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X70_Y20_N21; Fanout = 35; REG Node = 'ctrl:inst5|ALUOp[1]'
        Info: 2: + IC(0.918 ns) + CELL(0.419 ns) = 1.337 ns; Loc. = LCCOMB_X70_Y21_N18; Fanout = 1; COMB Node = 'alu:inst12|Mux13~262'
        Info: 3: + IC(0.251 ns) + CELL(0.420 ns) = 2.008 ns; Loc. = LCCOMB_X70_Y21_N10; Fanout = 2; REG Node = 'alu:inst12|C[9]'
        Info: Total cell delay = 0.839 ns ( 41.78 % )
        Info: Total interconnect delay = 1.169 ns ( 58.22 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "divider:inst19|flag[24]" (data pin = "FM", clock pin = "CLK") is 4.431 ns
    Info: + Longest pin to register delay is 7.272 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_AC27; Fanout = 65; PIN Node = 'FM'
        Info: 2: + IC(5.760 ns) + CELL(0.660 ns) = 7.272 ns; Loc. = LCFF_X75_Y19_N21; Fanout = 3; REG Node = 'divider:inst19|flag[24]'
        Info: Total cell delay = 1.512 ns ( 20.79 % )
        Info: Total interconnect delay = 5.760 ns ( 79.21 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.805 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 2; CLK Node = 'CLK'
        Info: 2: + IC(0.112 ns) + CELL(0.000 ns) = 1.071 ns; Loc. = CLKCTRL_G14; Fanout = 64; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(1.197 ns) + CELL(0.537 ns) = 2.805 ns; Loc. = LCFF_X75_Y19_N21; Fanout = 3; REG Node = 'divider:inst19|flag[24]'
        Info: Total cell delay = 1.496 ns ( 53.33 % )
        Info: Total interconnect delay = 1.309 ns ( 46.67 % )
Info: tco from clock "CLK" to destination pin "oSEG5[6]" through register "dm_4k:inst13|dmem_0_bypass[14]" is 29.004 ns
    Info: + Longest clock path from clock "CLK" to source register is 7.082 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 2; CLK Node = 'CLK'
        Info: 2: + IC(1.598 ns) + CELL(0.787 ns) = 3.344 ns; Loc. = LCFF_X75_Y18_N1; Fanout = 37; REG Node = 'divider:inst19|cout'
        Info: 3: + IC(1.944 ns) + CELL(0.000 ns) = 5.288 ns; Loc. = CLKCTRL_G4; Fanout = 456; COMB Node = 'divider:inst19|cout~clkctrl'
        Info: 4: + IC(1.257 ns) + CELL(0.537 ns) = 7.082 ns; Loc. = LCFF_X68_Y23_N19; Fanout = 6; REG Node = 'dm_4k:inst13|dmem_0_bypass[14]'
        Info: Total cell delay = 2.283 ns ( 32.24 % )
        Info: Total interconnect delay = 4.799 ns ( 67.76 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 21.672 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X68_Y23_N19; Fanout = 6; REG Node = 'dm_4k:inst13|dmem_0_bypass[14]'
        Info: 2: + IC(2.015 ns) + CELL(0.410 ns) = 2.425 ns; Loc. = LCCOMB_X62_Y21_N16; Fanout = 1; COMB Node = 'dm_4k:inst13|dmem~1752'
        Info: 3: + IC(0.268 ns) + CELL(0.410 ns) = 3.103 ns; Loc. = LCCOMB_X62_Y21_N26; Fanout = 32; COMB Node = 'dm_4k:inst13|dmem~1756'
        Info: 4: + IC(1.060 ns) + CELL(0.413 ns) = 4.576 ns; Loc. = LCCOMB_X65_Y20_N16; Fanout = 2; COMB Node = 'dm_4k:inst13|dmem~1778'
        Info: 5: + IC(0.268 ns) + CELL(0.438 ns) = 5.282 ns; Loc. = LCCOMB_X65_Y20_N26; Fanout = 1; COMB Node = 'mux4:inst8|Mux10~111'
        Info: 6: + IC(1.262 ns) + CELL(0.271 ns) = 6.815 ns; Loc. = LCCOMB_X62_Y21_N20; Fanout = 5; COMB Node = 'mux4:inst8|Mux10~112'
        Info: 7: + IC(2.388 ns) + CELL(0.275 ns) = 9.478 ns; Loc. = LCCOMB_X69_Y21_N2; Fanout = 1; COMB Node = 'mux8:inst1|Mux10~38'
        Info: 8: + IC(1.514 ns) + CELL(0.419 ns) = 11.411 ns; Loc. = LCCOMB_X61_Y26_N22; Fanout = 7; COMB Node = 'mux8:inst1|Mux10~41'
        Info: 9: + IC(1.331 ns) + CELL(0.275 ns) = 13.017 ns; Loc. = LCCOMB_X65_Y19_N4; Fanout = 1; COMB Node = 'SEG7_LUT_8:inst16|SEG7_LUT:u5|WideOr0~15'
        Info: 10: + IC(6.033 ns) + CELL(2.622 ns) = 21.672 ns; Loc. = PIN_K5; Fanout = 0; PIN Node = 'oSEG5[6]'
        Info: Total cell delay = 5.533 ns ( 25.53 % )
        Info: Total interconnect delay = 16.139 ns ( 74.47 % )
Info: Longest tpd from source pin "view_Sel[2]" to destination pin "oSEG5[6]" is 21.791 ns
    Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_AB25; Fanout = 94; PIN Node = 'view_Sel[2]'
    Info: 2: + IC(7.304 ns) + CELL(0.419 ns) = 8.555 ns; Loc. = LCCOMB_X63_Y24_N30; Fanout = 1; COMB Node = 'mux8:inst1|Mux9~37'
    Info: 3: + IC(0.749 ns) + CELL(0.275 ns) = 9.579 ns; Loc. = LCCOMB_X63_Y25_N20; Fanout = 1; COMB Node = 'mux8:inst1|Mux9~38'
    Info: 4: + IC(0.959 ns) + CELL(0.271 ns) = 10.809 ns; Loc. = LCCOMB_X61_Y26_N28; Fanout = 7; COMB Node = 'mux8:inst1|Mux9~41'
    Info: 5: + IC(1.889 ns) + CELL(0.438 ns) = 13.136 ns; Loc. = LCCOMB_X65_Y19_N4; Fanout = 1; COMB Node = 'SEG7_LUT_8:inst16|SEG7_LUT:u5|WideOr0~15'
    Info: 6: + IC(6.033 ns) + CELL(2.622 ns) = 21.791 ns; Loc. = PIN_K5; Fanout = 0; PIN Node = 'oSEG5[6]'
    Info: Total cell delay = 4.857 ns ( 22.29 % )
    Info: Total interconnect delay = 16.934 ns ( 77.71 % )
Info: th for register "ctrl:inst5|nextstate[1]" (data pin = "RESET", clock pin = "CLK") is -0.372 ns
    Info: + Longest clock path from clock "CLK" to destination register is 7.068 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_AD15; Fanout = 2; CLK Node = 'CLK'
        Info: 2: + IC(1.598 ns) + CELL(0.787 ns) = 3.344 ns; Loc. = LCFF_X75_Y18_N1; Fanout = 37; REG Node = 'divider:inst19|cout'
        Info: 3: + IC(1.944 ns) + CELL(0.000 ns) = 5.288 ns; Loc. = CLKCTRL_G4; Fanout = 456; COMB Node = 'divider:inst19|cout~clkctrl'
        Info: 4: + IC(1.243 ns) + CELL(0.537 ns) = 7.068 ns; Loc. = LCFF_X65_Y20_N1; Fanout = 1; REG Node = 'ctrl:inst5|nextstate[1]'
        Info: Total cell delay = 2.283 ns ( 32.30 % )
        Info: Total interconnect delay = 4.785 ns ( 67.70 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 7.706 ns
        Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_T29; Fanout = 77; PIN Node = 'RESET'
        Info: 2: + IC(6.204 ns) + CELL(0.660 ns) = 7.706 ns; Loc. = LCFF_X65_Y20_N1; Fanout = 1; REG Node = 'ctrl:inst5|nextstate[1]'
        Info: Total cell delay = 1.502 ns ( 19.49 % )
        Info: Total interconnect delay = 6.204 ns ( 80.51 % )
Info: Parallel compilation was enabled but no parallel operations were performed
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 88 warnings
    Info: Peak virtual memory: 212 megabytes
    Info: Processing ended: Sun May 09 16:13:54 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


