B站视频链接：[小梅哥Xilinx FPGA基础入门到项目应用培训教程](https://www.bilibili.com/video/BV1va411c7Dz?p=2)
- ***02a 通用的FPGA开发流程介绍***
	- ==做FPGA开发，最终的目的是什么？== *时间戳：*[03:19](https://www.bilibili.com/video/BV1va411c7Dz?p=2#t=199.229806)
		- 写一套硬件描述语言，能够在指定的硬件平台上实现相应的功能；
		- **目标**：让程序再目标板上正常工作，功能正常、性能稳定
		- **思路**：做什么，要达到什么目的，需要什么前提，一步步推导
	- ==FPGA的开发流程？==
		- **设计定义**
		- **设计输入** ：编写逻辑[使用Verilog代码描述逻辑]，画逻辑图，使用IP
		- **分析综合** （EDA：Quartus/Vivado/ISE）：对所写的逻辑描述内容进行分析，并得到逻辑门级别的电路内容
		- **功能仿真** ：使用专门的仿真工具（Modelsim）进行仿真，验证设计的逻辑功能能够实现。对数字电路来说，仿真是基本接近于真实情况的，是可信的
		- **布局布线** ：在指定器件上将设计的逻辑电路实现。放置的位置导致延迟，主频与时间成反比
		- **分析性能** ：（1）时序仿真（会有很多模型代入，非常耗费时间）；（2）静态时序分析（实际使用）
		- **板级调试** ：下载到目标版运行，查看运行结果，ILA/Signaltap II
- ***02b 基于Vivado的FPGA开发流程实践***
	- Verilog的testbench的开头`timescale 1ns/1ns如何理解？
		- 前面的为时间的步进：1ns/1ps中，#1表示为延时1ns；#1.1表示1.1ns，精度可以达到ps级别
```Verilog
`timescale 1ns / 1ns
```
- 如何给程序分配IO引脚（图形界面）？
		- ![|400](https://gcore.jsdelivr.net/gh/springrain1/image/img/image_1635837383565_0.png)