# Fundamentos de pruebas de semiconductores - Conceptos básicos

Con la creciente integración de chips, las pruebas manuales ya no son suficientes para satisfacer las necesidades, por lo que se requiere equipo de prueba automatizado (ATE, Equipo de Prueba Automatizado). Debido a que los chips son cada vez más complejos, las pruebas de banco convencionales no pueden satisfacer las necesidades. ATE puede detectar la integridad de la función del circuito integrado y es el proceso final de fabricación de circuitos integrados, asegurando la calidad del producto. Las pruebas de chips son una parte del extremo final de la cadena de la industria de semiconductores. Los dispositivos probados se dividen principalmente en dispositivos de almacenamiento, circuitos digitales, circuitos analógicos y circuitos de señal mixta.

ATE tiene muchos subsistemas internos, que incluyen circuitos de conducción de alto y bajo nivel, carga de corriente programable, comparador de salida de detección de voltaje, circuito de conexión PMU, comparador de corriente de alta velocidad, interruptor de alta velocidad, etc.

![](https://f004.backblazeb2.com/file/wiki-media/img/20220805163322.png)

A partir de la figura anterior, se puede ver que el sistema de prueba está compuesto principalmente por tres partes: entrada, salida y carga dinámica:

- **Parte de entrada**: proporciona voltajes VIL/VIH al DUT.
- **Parte de salida**: compara el voltaje de salida del DUT con VOL/VOH.
- **Carga dinámica**
  - Al cargar la corriente IOL/IOH, se obtiene el voltaje de salida y se compara con VOL/VOH.
  - Comparar directamente la corriente de salida con ILow/IHigh (generalmente solo disponible en máquinas de gama alta).

La prueba más básica es medir los parámetros DC y AC. El método utilizado para los parámetros DC puede ser estático, utilizando el controlador y PMU de la tarjeta PE, y luego forzar V para medir I o forzar I para medir V; o puede ser funcional, utilizando la carga de corriente y el comparador de voltaje, y luego ejecutar un patrón para la prueba.

## Entrada y salida de señales

Cómo se generan e ingresan las señales al DUT:

![](https://f004.backblazeb2.com/file/wiki-media/img/20220807005511.png)

Cómo se leen y prueban las señales del DUT:

![](https://f004.backblazeb2.com/file/wiki-media/img/20220807005517.png)

### Formato de señal de entrada

![](https://f004.backblazeb2.com/file/wiki-media/img/20220806184824.png)

- **RZ (Return to Zero)**: código de retorno a cero, transmite datos binarios en un ciclo y, cuando termina el pulso de datos, debe mantenerse en bajo. Este tipo de codificación puede transmitir señales de reloj y datos al mismo tiempo, pero debido a que parte del ancho de banda está ocupado por el cero, la eficiencia de transmisión es relativamente baja. La posición de las transiciones ascendentes y descendentes puede ser controlada por Edge Timing.
- **RO (Return to One)**: código de retorno a uno, opuesto a RZ, debe mantenerse en alto. La posición de las transiciones ascendentes y descendentes puede ser controlada por Edge Timing.
- **NRZ (Non Return to Zero)**: código no retorno a cero, a diferencia de RZ, no necesita volver a cero, por lo que un ciclo se puede utilizar por completo para transmitir datos, con una tasa de utilización de ancho de banda del 100%. Si se transmiten datos asincrónicos de baja velocidad, no se necesita una línea de reloj, pero se debe acordar la velocidad de comunicación (como UART); si se transmiten datos sincrónicos de alta velocidad, se necesita otra línea de reloj. NRZ no está controlado por Edge Timing.
- **DNRZ (Delayed Non Return to Zero)**: código no retorno a cero con retardo, es una forma de onda NRZ con un retardo de tiempo agregado. El tiempo de retardo está controlado por Edge Timing.
- **SBC (Surrounded By Complement)**: complemento rodeado es una superposición de RZ y RO. Puede haber hasta tres bordes en cada ciclo, invertir los datos en T0, después de un cierto retraso, mostrar el valor preestablecido, mantenerlo durante un cierto tiempo y luego invertirlo nuevamente. SBC se utiliza principalmente para establecer/mantener el control de la señal.
- **ZD (Impedance Drive)**: la unidad de control de impedancia se utiliza para controlar el pin de apertura o cierre (estado de alta impedancia).

Las señales de reloj suelen utilizar el formato RZ/RO, las señales ascendentes efectivas (como la selección de chip CS o la lectura READ) suelen utilizar el formato RZ; las señales descendentes efectivas (como la salida de habilitación OE) suelen utilizar el formato RO; las señales de datos que tienen requisitos de tiempo de establecimiento y retención suelen utilizar el formato SBC; otras señales de entrada pueden utilizar los formatos NRZ o DNRZ.

### Formato de señal de salida

#### Salida de nivel alto y bajo

![](https://f004.backblazeb2.com/file/wiki-media/img/20220806200604.png)

Cuando se emite una señal de nivel alto o bajo en los pines, el nivel alto debe ser al menos más alto que VOH y el nivel bajo debe ser al menos más bajo que VOL.

#### Salida de estado de alta impedancia

![](https://f004.backblazeb2.com/file/wiki-media/img/20220806201343.png)

Los pines DUT son llevados a un voltaje entre VOL y VOH por una carga externa y no pueden emitir voltaje o corriente.

#### Salida de corriente de carga

Algunos pines DUT pueden emitir corriente de carga. Si el sistema de prueba tiene una carga de corriente programable, se puede probar directamente, de lo contrario, puede ser necesario agregar una resistencia externa para la prueba. La salida de corriente de carga debe emitir una corriente IOL/IOH especificada mientras se cumplen los requisitos de VOL/VOH.

## Glosario de términos comunes

### Oblea, dado y encapsulado

Proceso de diseño y fabricación de chips:

![](https://f004.backblazeb2.com/file/wiki-media/img/20220726161704.png)

La relación entre la oblea (Wafer), el dado (Die, plural Dice, también conocido como chip desnudo) y el chip encapsulado (Paquete de dispositivo) es la siguiente:

![](https://f004.backblazeb2.com/file/wiki-media/img/20220726162316.png)

Oblea con pruebas y marcas de tinta:

![](https://f004.backblazeb2.com/file/wiki-media/img/20220729161745.png)

### Prueba de CP y prueba de FT

La prueba de CP (Chip Probe) es una prueba de rendimiento y función de chips en los pines del chip en la etapa de oblea mediante una sonda. La prueba de FT (Final Test) es la prueba final del chip después de que se completa el encapsulado.

### Términos de equipos de prueba

- **DUT (Device Under Test)**: dispositivo bajo prueba, las señales externas se prueban en los pines del DUT. También conocido como UUT (Device Under Test).
- **DPS (Device Power Supplies)**: dispositivo que proporciona voltaje y corriente directamente al DUT.
- **PMU (Precision Measurement Unit)**: unidad de medición de precisión, utilizada para medir con precisión las características de corriente continua del dispositivo.
- **PPMU (Per Pin Measurement Unit)**: cada pin tiene un PMU para medición.
- **DIB (Device Interface Board)**: placa de interfaz de dispositivo, también conocida como placa de carga.
- **PIB (Probe Interface Board)**: placa de interfaz de sonda, utilizada para la prueba de sonda de oblea.
- **PDP (Prober docking plate)**: placa de acoplamiento de la sonda.
- **PROBE CARD**: PCB con sonda, utilizado para la prueba de sonda de oblea.
- **BINNING**: clasificación del DUT según los resultados de la prueba.
- **MANIPULATOR**: estructura que soporta la cabeza de prueba y permite que se mueva en múltiples direcciones.
- **HANDLER**: IC pick up and place handler, clasificador automático utilizado para colocar el DUT en el zócalo de prueba de la cabeza de prueba.
- **PROBER**: sonda de oblea, unidad mecánica que mueve el chip bajo la sonda de prueba.

### Parámetros de prueba



- **VCC**: Suministro de energía para dispositivos TTL.
- **VDD**: Suministro de energía para dispositivos CMOS.
- **ICC**: Corriente de conducción para dispositivos TTL.
- **IDD**: Corriente de conducción para dispositivos CMOS.
- **VSS**: Proporciona una ruta de retorno de energía.
- **GND**: Nivel de referencia, a menudo equivalente a VSS en dispositivos de alimentación única.
- **IDD**: Corriente consumida por dispositivos CMOS.
- **ICC**: Corriente consumida por dispositivos TTL.
- **VIH**: Límite de voltaje mínimo para una entrada de nivel alto (no se reconocerá como 0).
- **VIL**: Límite de voltaje máximo para una entrada de nivel bajo (no se reconocerá como 1).
- **VOH**: Límite de voltaje mínimo para una salida de nivel alto (no se reconocerá como 0).
- **VOL**: Límite de voltaje máximo para una salida de nivel bajo (no se reconocerá como 1).
- **IIH**: Corriente de fuga máxima permitida cuando el pin de entrada está en nivel alto.
- **IIL**: Corriente de fuga máxima permitida cuando el pin de entrada está en nivel bajo.
- **IOH**: Corriente de fuente o de tracción máxima permitida cuando la salida está en nivel alto.
- **IOL**: Corriente de sumidero máxima permitida cuando la salida está en nivel bajo.
- **IOZH**: Corriente máxima permitida cuando la salida está en estado de alta impedancia y en nivel alto.
- **IOZL**: Corriente máxima permitida cuando la salida está en estado de alta impedancia y en nivel bajo.

- **Retardo de propagación**: Intervalo de tiempo desde la entrada de la señal hasta que la señal de salida cambia.
- **Tiempo de subida**: Tiempo necesario para que la señal suba del 10% al 90% del nivel alto.
- **Tiempo de bajada**: Lo contrario al anterior.

### Conmutación en caliente (Hot Switching)

La conmutación en caliente, también conocida como conmutación con corriente, se refiere a la conmutación de un relé mientras la corriente está fluyendo (puede haber voltaje, siempre y cuando los voltajes en ambos lados sean iguales). Esto puede acortar la vida útil del relé o dañarlo, por lo que es necesario evitar esta situación mediante programación.

### Efecto de latching (Latch-up)

Cuando se aplica un voltaje demasiado alto a un pin, se produce una gran corriente en el dispositivo CMOS, lo que puede dañar o incluso quemar el circuito local.

### Falla atascada (Stuck-At Fault)

La falla atascada (SAF) se refiere a un pin de señal que, debido a un defecto de fabricación, queda atascado en un estado de nivel 0/1/Z, lo que causa una falla.

### Binning

Binning es la clasificación y agrupación de DUT según los resultados de las pruebas. Por ejemplo:

![](https://f004.backblazeb2.com/file/wiki-media/img/20220728223700.png)

Binning duro se refiere a la clasificación en dos grupos utilizando máquinas como Handler; Binning suave se refiere a la distinción de productos defectuosos en el software sin clasificación física.

El proceso de Binning requiere al menos dos bins para distinguir si un resultado de prueba pasa o no.

### Flujo del programa de prueba (Program Flow)

El diseño del flujo del programa de prueba es muy importante para toda la prueba. Por ejemplo, algunas pruebas de DC requieren preprocesamiento (configuración de lógica de dispositivo específica, como pruebas de función), y la falta de preprocesamiento hará que los resultados de los pasos posteriores sean irrelevantes.

El diseño del flujo del programa de prueba debe considerar muchos factores: el tamaño de la prueba, qué parámetros se deben probar, cómo se debe realizar el Binning, etc. Por lo general, se utiliza un diagrama de flujo para garantizar que el flujo del programa de prueba cumpla con los requisitos.

![](https://f004.backblazeb2.com/file/wiki-media/img/20220728131317.png)

Proyectos básicos de prueba:

- **Prueba de Contacto/Continuidad**: Verifica problemas de circuito abierto o cortocircuito en los pines del dispositivo.
- **Prueba de Parámetros de Corriente Continua (DC PARAMETRICS TEST)**: Valida los parámetros de corriente y voltaje de CC del equipo, incluyendo IDD.
- **Prueba Funcional Digital (DIGITAL FUNCTIONAL TEST)**: Prueba la funcionalidad lógica del DUT.
- **Prueba de Temporización de CA (AC TIMING TEST)**: Valida las especificaciones de CA, incluyendo la calidad de la señal de salida y los parámetros de temporización de la señal.
- **Prueba de Señal Mixta (MIXED SIGNAL TEST)**: Valida la lógica de los circuitos analógicos y digitales del DUT.
- Otros tipos de pruebas incluyen dispositivos RF, dispositivos automotrices, dispositivos de memoria, dispositivos de gestión de energía, dispositivos RFID, dispositivos digitales de alta velocidad, entre otros.

## Referencias y Agradecimientos

- "The Fundamentals Of Digital Semiconductor Testing"
- [Serie de Investigación de Dispositivos Semiconductores III - Equipos de Prueba de Semiconductores: La Fusión de Chips y Pantallas, la Intersección de Luz y Electricidad](http://pdf.dfcfw.com/pdf/H3_AP201803301115267697_1.pdf)
- [Explicación Detallada del Efecto de Latch-up](https://zhµAnlan.zhihu.com/p/125519142)
- [https://www.eefocus.com/ansonguo/blog?p=1](https://www.eefocus.com/ansonguo/blog)

> Este post está traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisión.