
##### - **FIFO 與堆疊記憶體設計**

在數位系統中，除了常見的隨機存取記憶體（RAM）和唯讀記憶體（ROM），還有一些特殊類型的記憶體結構，如**先進先出記憶體（FIFO）**和**堆疊記憶體**。這些結構廣泛應用於緩衝、資料傳輸和控制流管理等領域。

##### 1. **先進先出記憶體 (FIFO)**

先進先出（FIFO, First In, First Out）是一種資料結構，允許資料按照進入順序進行處理，即最先寫入的資料最先讀取。FIFO 常用於資料流的緩衝區，特別是在處理串行數據流、資料轉發、排隊系統等場景中。

###### 1.1 **FIFO 設計與實作**

FIFO 的設計通常由一個寫指標（write pointer）和讀指標（read pointer）來控制資料的寫入與讀取操作。FIFO 實現中，寫入與讀取的過程是非同步的，因此需要控制指標的進位，並且要處理滿和空的情況。

以下是基於 Verilog 的 FIFO 設計範例：

```verilog
module fifo #(
    parameter WIDTH = 8,     // 資料寬度
    parameter DEPTH = 16     // 記憶體深度（容量）
)(
    input clk,               // 時鐘信號
    input rst_n,             // 異步重置信號（低有效）
    input wr_en,             // 寫使能信號
    input rd_en,             // 讀使能信號
    input [WIDTH-1:0] din,   // 寫入資料
    output reg [WIDTH-1:0] dout,  // 讀取資料
    output full,             // FIFO 滿
    output empty             // FIFO 空
);

    reg [WIDTH-1:0] mem [0:DEPTH-1];  // FIFO 記憶體陣列
    reg [4:0] wr_ptr, rd_ptr;          // 寫指標與讀指標
    reg [4:0] count;                   // 記錄 FIFO 中資料的數量

    // FIFO 進位與狀態控制
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            wr_ptr <= 0;
            rd_ptr <= 0;
            count <= 0;
        end else begin
            if (wr_en && !full) begin
                mem[wr_ptr] <= din;   // 寫入資料
                wr_ptr <= wr_ptr + 1; // 更新寫指標
                count <= count + 1;   // 增加資料數量
            end
            if (rd_en && !empty) begin
                dout <= mem[rd_ptr];   // 讀取資料
                rd_ptr <= rd_ptr + 1;  // 更新讀指標
                count <= count - 1;    // 減少資料數量
            end
        end
    end

    // 判斷 FIFO 是否滿或空
    assign full = (count == DEPTH);
    assign empty = (count == 0);

endmodule
```

在這個範例中，`mem` 是用來存儲資料的 FIFO 記憶體，`wr_ptr` 和 `rd_ptr` 分別是寫入和讀取的指標。`count` 記錄了當前 FIFO 中的資料數量，用來判斷 FIFO 是否為滿或空。`wr_en` 和 `rd_en` 分別控制寫入和讀取操作，並且要檢查 FIFO 是否滿或空。

###### 1.2 **FIFO 的應用場景**

FIFO 被廣泛應用於需要流式處理的場合，例如：
- 資料傳輸系統，如網路資料包緩衝。
- 串行資料流處理，如音頻、視頻數據流的緩衝。
- 控制信號的排隊，如在處理器中控制任務的執行順序。

##### 2. **堆疊記憶體 (Stack)**

堆疊（Stack）是一種後進先出（LIFO, Last In, First Out）的資料結構，意味著最後進入堆疊的資料會最先被取出。堆疊常用於處理需要反向執行或回退操作的情況，如函數調用、運算符優先級計算、資料恢復等。

###### 2.1 **堆疊記憶體設計與實作**

堆疊通常使用單一的寫指標來控制資料的入栈操作，並使用同一指標來執行出栈操作。當堆疊滿時，不允許再寫入資料；當堆疊空時，不允許再讀取資料。

以下是堆疊的 Verilog 實作範例：

```verilog
module stack #(
    parameter WIDTH = 8,   // 資料寬度
    parameter DEPTH = 16   // 堆疊深度
)(
    input clk,             // 時鐘信號
    input rst_n,           // 重置信號（低有效）
    input push,            // 入栈使能信號
    input pop,             // 出栈使能信號
    input [WIDTH-1:0] din, // 寫入資料
    output reg [WIDTH-1:0] dout, // 讀取資料
    output full,           // 堆疊滿
    output empty           // 堆疊空
);

    reg [WIDTH-1:0] mem [0:DEPTH-1]; // 堆疊記憶體
    reg [4:0] sp;                     // 堆疊指標（stack pointer）

    // 堆疊操作控制
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            sp <= 0;                // 重置堆疊指標
        end else begin
            if (push && !full) begin
                mem[sp] <= din;     // 入栈
                sp <= sp + 1;       // 更新堆疊指標
            end
            if (pop && !empty) begin
                sp <= sp - 1;       // 出栈
                dout <= mem[sp];    // 讀取資料
            end
        end
    end

    // 判斷堆疊是否滿或空
    assign full = (sp == DEPTH);
    assign empty = (sp == 0);

endmodule
```

在這個範例中，`mem` 是堆疊的記憶體，`sp` 是堆疊指標。`push` 和 `pop` 分別控制資料的入栈和出栈操作，並且通過 `full` 和 `empty` 信號判斷堆疊是否為滿或空。

###### 2.2 **堆疊的應用場景**

堆疊在計算機系統中有多種應用，包括：
- 函數調用過程中，保存返回地址和局部變量。
- 表達式計算中的運算符處理（如中綴轉後綴）。
- 系統回退操作，實現資料恢復或撤銷。

##### 小結

本章介紹了 **FIFO** 和 **堆疊記憶體** 的設計與實作。FIFO 用於資料流的順序處理，而堆疊則主要應用於需要 LIFO 操作的情境，如函數調用和運算符處理。在 Verilog 中實現這些記憶體結構有助於提升硬體設計的靈活性，並為複雜系統提供高效的資料處理能力。