

================================================================
== Vitis HLS Report for 'kernel_nlp'
================================================================
* Date:           Tue Sep 17 03:55:07 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        kernel_nlp
* Solution:       solution (Vitis Kernel Flow Target)
* Product family: virtexuplus
* Target device:  xcu200-fsgd2104-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  4.00 ns|  3.096 ns|     1.08 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +-----------+-----------+-----------+-----------+-----------+-----------+---------+
    |    Latency (cycles)   |   Latency (absolute)  |        Interval       | Pipeline|
    |    min    |    max    |    min    |    max    |    min    |    max    |   Type  |
    +-----------+-----------+-----------+-----------+-----------+-----------+---------+
    |  120469970|  120469970|  0.482 sec|  0.482 sec|  120469971|  120469971|       no|
    +-----------+-----------+-----------+-----------+-----------+-----------+---------+

    + Detail: 
        * Instance: 
        +-------------------+-------+-----------+-----------+-----------+-----------+-----------+-----------+---------+
        |                   |       |    Latency (cycles)   |   Latency (absolute)  |        Interval       | Pipeline|
        |      Instance     | Module|    min    |    max    |    min    |    max    |    min    |    max    |   Type  |
        +-------------------+-------+-----------+-----------+-----------+-----------+-----------+-----------+---------+
        |grp_task0_fu_1744  |task0  |  120469969|  120469969|  0.482 sec|  0.482 sec|  120469969|  120469969|       no|
        +-------------------+-------+-----------+-----------+-----------+-----------+-----------+-----------+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|        2|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |       40|  6404|   743579|   415244|    0|
|Memory               |      480|     -|        0|        0|  256|
|Multiplexer          |        -|     -|        -|      104|    -|
|Register             |        -|     -|      199|        -|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |      520|  6404|   743778|   415350|  256|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1440|  2280|   788160|   394080|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |       36|   280|       94|      105|   80|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4320|  6840|  2364480|  1182240|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |       12|    93|       31|       35|   26|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +-----------------------+---------------------+---------+------+--------+--------+-----+
    |        Instance       |        Module       | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
    +-----------------------+---------------------+---------+------+--------+--------+-----+
    |control_s_axi_U        |control_s_axi        |        0|     0|     246|     424|    0|
    |kernel_input_m_axi_U   |kernel_input_m_axi   |        8|     0|    1181|    1117|    0|
    |kernel_output_m_axi_U  |kernel_output_m_axi  |       30|     0|    3521|    2695|    0|
    |kernel_weight_m_axi_U  |kernel_weight_m_axi  |        2|     0|     696|     720|    0|
    |grp_task0_fu_1744      |task0                |        0|  6404|  737935|  410288|    0|
    +-----------------------+---------------------+---------+------+--------+--------+-----+
    |Total                  |                     |       40|  6404|  743579|  415244|    0|
    +-----------------------+---------------------+---------+------+--------+--------+-----+

    * DSP: 
    N/A

    * Memory: 
    +-----------------+--------------------------+---------+---+----+-----+------+-----+------+-------------+
    |      Memory     |          Module          | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------+--------------------------+---------+---+----+-----+------+-----+------+-------------+
    |input_S0_4_U     |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_5_U     |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_6_U     |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_7_U     |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_8_U     |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_9_U     |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_10_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_11_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_12_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_13_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_14_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_15_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_20_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_21_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_22_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_23_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_24_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_25_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_26_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_27_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_28_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_29_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_30_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_31_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_36_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_37_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_38_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_39_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_40_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_41_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_42_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_43_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_44_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_45_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_46_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_47_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_52_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_53_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_54_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_55_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_56_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_57_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_58_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_59_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_60_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_61_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_62_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_63_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_68_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_69_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_70_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_71_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_72_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_73_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_74_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_75_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_76_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_77_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_78_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_79_U    |input_S0_4_RAM_AUTO_1R1W  |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_U       |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_1_U     |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_2_U     |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_3_U     |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_16_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_17_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_18_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_19_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_32_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_33_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_34_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_35_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_48_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_49_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_50_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_51_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_64_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_65_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_66_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |input_S0_67_U    |input_S0_RAM_AUTO_1R1W    |        2|  0|   0|    0|   684|   32|     1|        21888|
    |output_S0_U      |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_1_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_2_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_3_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_4_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_5_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_6_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_7_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_8_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_9_U    |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_10_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_11_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_12_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_13_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_14_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_15_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_16_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_17_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_18_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_19_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_20_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_21_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_22_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_23_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_24_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_25_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_26_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_27_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_28_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_29_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_30_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_31_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_32_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_33_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_34_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_35_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_36_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_37_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_38_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_39_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_40_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_41_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_42_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_43_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_44_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_45_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_46_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_47_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_48_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_49_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_50_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_51_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_52_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_53_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_54_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_55_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_56_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_57_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_58_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_59_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_60_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_61_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_62_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_63_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_64_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_65_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_66_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_67_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_68_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_69_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_70_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_71_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_72_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_73_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_74_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_75_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_76_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_77_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_78_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_79_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_80_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_81_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_82_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_83_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_84_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_85_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_86_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_87_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_88_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_89_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_90_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_91_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_92_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_93_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_94_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_95_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_96_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_97_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_98_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_99_U   |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_100_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_101_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_102_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_103_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_104_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_105_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_106_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_107_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_108_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_109_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_110_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_111_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_112_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_113_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_114_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_115_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_116_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_117_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_118_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_119_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_120_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_121_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_122_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_123_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_124_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_125_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_126_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_127_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_128_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_129_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_130_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_131_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_132_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_133_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_134_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_135_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_136_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_137_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_138_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_139_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_140_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_141_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_142_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_143_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_144_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_145_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_146_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_147_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_148_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_149_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_150_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_151_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_152_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_153_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_154_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_155_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_156_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_157_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_158_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_159_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_160_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_161_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_162_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_163_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_164_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_165_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_166_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_167_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_168_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_169_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_170_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_171_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_172_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_173_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_174_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_175_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_176_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_177_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_178_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_179_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_180_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_181_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_182_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_183_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_184_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_185_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_186_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_187_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_188_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_189_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_190_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_191_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_192_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_193_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_194_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_195_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_196_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_197_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_198_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_199_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_200_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_201_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_202_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_203_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_204_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_205_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_206_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_207_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_208_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_209_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_210_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_211_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_212_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_213_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_214_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_215_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_216_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_217_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_218_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_219_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_220_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_221_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_222_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_223_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_224_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_225_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_226_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_227_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_228_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_229_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_230_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_231_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_232_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_233_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_234_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_235_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_236_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_237_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_238_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_239_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_240_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_241_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_242_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_243_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_244_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_245_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_246_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_247_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_248_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_249_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_250_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_251_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_252_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_253_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_254_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |output_S0_255_U  |output_S0_RAM_AUTO_1R1W   |        0|  0|   0|    1|  3136|   32|     1|       100352|
    |weight_S0_U      |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_1_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_2_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_3_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_4_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_5_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_6_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_7_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_8_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_9_U    |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_10_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_11_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_12_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_13_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_14_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_15_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_16_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_17_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_18_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_19_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_20_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_21_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_22_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_23_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_24_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_25_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_26_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_27_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_28_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_29_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_30_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_31_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_32_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_33_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_34_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_35_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_36_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_37_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_38_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_39_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_40_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_41_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_42_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_43_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_44_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_45_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_46_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_47_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_48_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_49_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_50_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_51_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_52_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_53_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_54_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_55_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_56_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_57_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_58_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_59_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_60_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_61_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_62_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_63_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_64_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_65_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_66_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_67_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_68_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_69_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_70_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_71_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_72_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_73_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_74_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_75_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_76_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_77_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_78_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    |weight_S0_79_U   |weight_S0_RAM_AUTO_1R1W   |        4|  0|   0|    0|  1280|   32|     1|        40960|
    +-----------------+--------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total            |                          |      480|  0|   0|  256|959936|13312|   416|     30717952|
    +-----------------+--------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------+----------+----+---+----+------------+------------+
    |  Variable Name  | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------+----------+----+---+----+------------+------------+
    |ap_block_state1  |        or|   0|  0|   2|           1|           1|
    +-----------------+----------+----+---+----+------------+------------+
    |Total            |          |   0|  0|   2|           1|           1|
    +-----------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------+----+-----------+-----+-----------+
    |          Name         | LUT| Input Size| Bits| Total Bits|
    +-----------------------+----+-----------+-----+-----------+
    |ap_NS_fsm              |  14|          3|    1|          3|
    |ap_done                |   9|          2|    1|          2|
    |kernel_input_ARVALID   |   9|          2|    1|          2|
    |kernel_input_RREADY    |   9|          2|    1|          2|
    |kernel_output_ARVALID  |   9|          2|    1|          2|
    |kernel_output_AWVALID  |   9|          2|    1|          2|
    |kernel_output_BREADY   |   9|          2|    1|          2|
    |kernel_output_RREADY   |   9|          2|    1|          2|
    |kernel_output_WVALID   |   9|          2|    1|          2|
    |kernel_weight_ARVALID  |   9|          2|    1|          2|
    |kernel_weight_RREADY   |   9|          2|    1|          2|
    +-----------------------+----+-----------+-----+-----------+
    |Total                  | 104|         23|   11|         23|
    +-----------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------+----+----+-----+-----------+
    |              Name              | FF | LUT| Bits| Const Bits|
    +--------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                       |   2|   0|    2|          0|
    |ap_done_reg                     |   1|   0|    1|          0|
    |ap_rst_n_inv                    |   1|   0|    1|          0|
    |ap_rst_reg_1                    |   1|   0|    1|          0|
    |ap_rst_reg_2                    |   1|   0|    1|          0|
    |grp_task0_fu_1744_ap_start_reg  |   1|   0|    1|          0|
    |vinput_read_reg_2602            |  64|   0|   64|          0|
    |voutput_read_reg_2592           |  64|   0|   64|          0|
    |vweight_read_reg_2597           |  64|   0|   64|          0|
    +--------------------------------+----+----+-----+-----------+
    |Total                           | 199|   0|  199|          0|
    +--------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------------+-----+-----+---------------+---------------+--------------+
|           RTL Ports          | Dir | Bits|    Protocol   | Source Object |    C Type    |
+------------------------------+-----+-----+---------------+---------------+--------------+
|s_axi_control_AWVALID         |   in|    1|          s_axi|        control|        scalar|
|s_axi_control_AWREADY         |  out|    1|          s_axi|        control|        scalar|
|s_axi_control_AWADDR          |   in|    6|          s_axi|        control|        scalar|
|s_axi_control_WVALID          |   in|    1|          s_axi|        control|        scalar|
|s_axi_control_WREADY          |  out|    1|          s_axi|        control|        scalar|
|s_axi_control_WDATA           |   in|   32|          s_axi|        control|        scalar|
|s_axi_control_WSTRB           |   in|    4|          s_axi|        control|        scalar|
|s_axi_control_ARVALID         |   in|    1|          s_axi|        control|        scalar|
|s_axi_control_ARREADY         |  out|    1|          s_axi|        control|        scalar|
|s_axi_control_ARADDR          |   in|    6|          s_axi|        control|        scalar|
|s_axi_control_RVALID          |  out|    1|          s_axi|        control|        scalar|
|s_axi_control_RREADY          |   in|    1|          s_axi|        control|        scalar|
|s_axi_control_RDATA           |  out|   32|          s_axi|        control|        scalar|
|s_axi_control_RRESP           |  out|    2|          s_axi|        control|        scalar|
|s_axi_control_BVALID          |  out|    1|          s_axi|        control|        scalar|
|s_axi_control_BREADY          |   in|    1|          s_axi|        control|        scalar|
|s_axi_control_BRESP           |  out|    2|          s_axi|        control|        scalar|
|ap_clk                        |   in|    1|  ap_ctrl_chain|     kernel_nlp|  return value|
|ap_rst_n                      |   in|    1|  ap_ctrl_chain|     kernel_nlp|  return value|
|interrupt                     |  out|    1|  ap_ctrl_chain|     kernel_nlp|  return value|
|m_axi_kernel_input_AWVALID    |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWREADY    |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWADDR     |  out|   64|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWID       |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWLEN      |  out|    8|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWSIZE     |  out|    3|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWBURST    |  out|    2|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWLOCK     |  out|    2|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWCACHE    |  out|    4|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWPROT     |  out|    3|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWQOS      |  out|    4|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWREGION   |  out|    4|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_AWUSER     |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_WVALID     |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_WREADY     |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_WDATA      |  out|  128|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_WSTRB      |  out|   16|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_WLAST      |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_WID        |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_WUSER      |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARVALID    |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARREADY    |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARADDR     |  out|   64|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARID       |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARLEN      |  out|    8|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARSIZE     |  out|    3|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARBURST    |  out|    2|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARLOCK     |  out|    2|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARCACHE    |  out|    4|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARPROT     |  out|    3|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARQOS      |  out|    4|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARREGION   |  out|    4|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_ARUSER     |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_RVALID     |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_RREADY     |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_RDATA      |   in|  128|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_RLAST      |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_RID        |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_RUSER      |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_RRESP      |   in|    2|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_BVALID     |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_BREADY     |  out|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_BRESP      |   in|    2|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_BID        |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_input_BUSER      |   in|    1|          m_axi|   kernel_input|       pointer|
|m_axi_kernel_weight_AWVALID   |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWREADY   |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWADDR    |  out|   64|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWID      |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWLEN     |  out|    8|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWSIZE    |  out|    3|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWBURST   |  out|    2|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWLOCK    |  out|    2|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWCACHE   |  out|    4|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWPROT    |  out|    3|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWQOS     |  out|    4|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWREGION  |  out|    4|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_AWUSER    |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_WVALID    |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_WREADY    |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_WDATA     |  out|   32|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_WSTRB     |  out|    4|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_WLAST     |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_WID       |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_WUSER     |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARVALID   |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARREADY   |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARADDR    |  out|   64|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARID      |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARLEN     |  out|    8|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARSIZE    |  out|    3|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARBURST   |  out|    2|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARLOCK    |  out|    2|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARCACHE   |  out|    4|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARPROT    |  out|    3|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARQOS     |  out|    4|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARREGION  |  out|    4|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_ARUSER    |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_RVALID    |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_RREADY    |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_RDATA     |   in|   32|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_RLAST     |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_RID       |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_RUSER     |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_RRESP     |   in|    2|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_BVALID    |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_BREADY    |  out|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_BRESP     |   in|    2|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_BID       |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_weight_BUSER     |   in|    1|          m_axi|  kernel_weight|       pointer|
|m_axi_kernel_output_AWVALID   |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWREADY   |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWADDR    |  out|   64|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWID      |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWLEN     |  out|    8|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWSIZE    |  out|    3|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWBURST   |  out|    2|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWLOCK    |  out|    2|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWCACHE   |  out|    4|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWPROT    |  out|    3|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWQOS     |  out|    4|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWREGION  |  out|    4|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_AWUSER    |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_WVALID    |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_WREADY    |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_WDATA     |  out|  512|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_WSTRB     |  out|   64|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_WLAST     |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_WID       |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_WUSER     |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARVALID   |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARREADY   |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARADDR    |  out|   64|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARID      |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARLEN     |  out|    8|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARSIZE    |  out|    3|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARBURST   |  out|    2|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARLOCK    |  out|    2|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARCACHE   |  out|    4|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARPROT    |  out|    3|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARQOS     |  out|    4|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARREGION  |  out|    4|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_ARUSER    |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_RVALID    |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_RREADY    |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_RDATA     |   in|  512|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_RLAST     |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_RID       |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_RUSER     |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_RRESP     |   in|    2|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_BVALID    |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_BREADY    |  out|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_BRESP     |   in|    2|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_BID       |   in|    1|          m_axi|  kernel_output|       pointer|
|m_axi_kernel_output_BUSER     |   in|    1|          m_axi|  kernel_output|       pointer|
+------------------------------+-----+-----+---------------+---------------+--------------+

