<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:23.3423</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.12.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2019-0176645</applicationNumber><claimCount>26</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>입출력 성능이 향상된 메모리 시스템 및 그의 동작 방법</inventionTitle><inventionTitleEng>APPARATUS AND METHOD FOR IMPROVING INPUT/OUTPUT  THROUGHPUT OF MEMORY SYSTEM</inventionTitleEng><openDate>2021.07.07</openDate><openNumber>10-2021-0083888</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.11.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 12/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 메모리 시스템은 데이터를 저장할 수 있는 복수의 메모리 다이; 및 복수의 채널을 통해 상기 복수의 메모리 다이와 연결되며, 복수의 읽기 요청을 위해 상기 복수의 메모리 다이를 제어함에 있어, 상기 복수의 채널을 통해 인터리빙(interleaving)방식으로 상기 복수의 읽기 요청이 처리되도록 상기 복수의 읽기 요청 중 적어도 일부에 대해 페어링 동작을 수행하여 상기 복수의 읽기 요청을 상기 복수의 채널에 전달하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 복수의 읽기 요청의 수에 대응하여 상기 페어링 동작의 수행 여부를 결정하며, 상기 복수의 읽기 요청은 상기 컨트롤러의 내부 동작을 위한 읽기 요청 및 호스트로부터 수신된 읽기 요청을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 데이터를 저장할 수 있는 복수의 메모리 다이; 및복수의 채널을 통해 상기 복수의 메모리 다이와 연결되며, 복수의 읽기 요청을 위해 상기 복수의 메모리 다이를 제어함에 있어, 상기 복수의 채널을 통해 인터리빙(interleaving)방식으로 상기 복수의 읽기 요청이 처리되도록 상기 복수의 읽기 요청 중 적어도 일부에 대해 페어링 동작을 수행하여 상기 복수의 읽기 요청을 상기 복수의 채널에 전달하는 컨트롤러를 포함하고,상기 컨트롤러는 상기 복수의 읽기 요청의 수에 대응하여 상기 페어링 동작의 수행 여부를 결정하며, 상기 복수의 읽기 요청은 상기 컨트롤러의 내부 동작을 위한 읽기 요청 및 호스트로부터 수신된 읽기 요청을 포함하는,메모리 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 컨트롤러는 상기 복수의 채널 중 유휴 채널을 판단하고, 상기 복수의 읽기 요청 중 상기 유휴 채널과 관련된 내부 동작을 위한 읽기 요청을 제외하고 상기 페어링 동작을 수행하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 컨트롤러는 상기 유휴 채널과 관련된 내부 동작을 위한 읽기 요청을 그대로 상기 유휴 채널을 통해 상기 복수의 메모리 다이에 전달하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 컨트롤러는 상기 유휴 채널과 관련된 내부 동작을 위한 리드 요청이 상기 유휴 채널을 통해 전달되는 순서를 상기 페어링 동작을 수행하기 위해 전달된 순서에 기초하여 결정하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 컨트롤러는 상기 복수의 읽기 요청 중 상기 페어링 동작을 수행하기 위해 전달된 순서가 가장 빠른 상기 내부 동작을 위한 읽기 요청을 상기 전달하는 순서 중 가장 빠른 순서로 결정하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 복수의 채널로 전달될 상기 복수의 읽기 요청을 임시 저장하고 상기 복수의 채널에 각각 대응하는 복수의 채널 버퍼를 더 포함하고,상기 컨트롤러는, 상기 복수의 채널 버퍼 중 타겟 개수 미만의 상기 복수의 읽기 요청을 임시 저장하는 채널 버퍼에 대응하는 채널을 상기 복수의 채널 중 유휴 채널로 결정하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 복수의 메모리 다이는 상기 복수의 채널에 전달된 상기 복수의 읽기 요청에 대응하여 상기 복수의 채널로 상기 데이터 중 상기 복수의 읽기 요청에 대응하는 데이터를 출력하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 컨트롤러는 상기 복수의 읽기 요청에 대응하는 데이터 중 상기 호스트로부터 수신된 읽기 요청에 대응하는 데이터를 상기 호스트로 출력하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 호스트로 출력될 데이터를 임시 저장하는 출력 버퍼를 더 포함하고,상기 컨트롤러는 상기 출력 버퍼에 저장되는 상기 호스트로 출력될 데이터의 수가 설정값보다 많으면 상기 페어링 동작을 수행하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 출력 버퍼는 상기 출력될 데이터를 입력 순서에 따라 출력하는 큐(queue)의 데이터 구조를 포함하고, 상기 컨트롤러는 상기 출력 버퍼에 대응하는 상기 호스트와 상기 메모리 시스템 간의 제1 데이터 입출력 속도와 상기 복수의 채널 버퍼에 대응하는 상기 컨트롤러와 상기 복수의 메모리 다이 간 제2 데이터 입출력 속도에 대응하여 상기 설정값을 결정하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 컨트롤러는 상기 페어링 동작을 위해 전달된 상기 복수의 읽기 요청의 개수가 상기 복수의 메모리 다이의 개수보다 많은 경우 상기 페어링 동작을 수행하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 컨트롤러는 상기 페어링 동작 중 상기 복수의 읽기 요청 중 페어링되지 않은 읽기 요청이 상기 복수의 메모리 다이의 개수보다 적을 경우 상기 페어링 동작을 중단하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 컨트롤러는 상기 페어링 동작을 위해 전달된 상기 복수의 읽기 요청의 개수에 기초하여 상기 복수의 읽기 요청에 대해 페어링 동작의 수행 및 중단을 결정하고, 상기 복수의 읽기 요청 중 페어링된 읽기 요청들을 페어링되지 않는 읽기 요청보다 먼저 상기 복수의 채널로 출력하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 컨트롤러는 상기 복수의 읽기 요청을 상기 복수의 채널의 개수 만큼씩 페어링되도록 상기 페어링 동작을 수행하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>15. 페어링 동작을 위해 전달된 복수의 읽기 요청의 개수에 기초하여, 페어링 동작의 수행 여부를 결정하는 단계;상기 페어링 동작의 수행이 결정되면 상기 복수의 읽기 요청에 대한 상기 페어링 동작을 수행하는 단계;상기 페어링된 읽기 요청들을 복수의 메모리 다이와 연결된 복수의 채널로 전달하는 단계; 및상기 복수의 메모리 다이로부터 상기 복수의 채널을 통해 인터리빙(interleaving) 방식으로 상기 페어링된 읽기 요청들에 대한 데이터를 전달하는 단계를 포함하며,상기 복수의 읽기 요청은 메모리 시스템의 내부 동작을 위한 읽기 요청 및 호스트로부터 수신된 읽기 요청을 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 페어링 동작을 수행하는 단계는상기 복수의 채널들 중에서, 유휴 채널을 판단하는 단계; 및상기 유휴 채널과 관련된 내부 동작을 위한 읽기 요청을 제외하고 상기 페어링 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 유휴 채널과 관련된 내부 동작을 위한 읽기 요청을 그대로 상기 유휴 채널로 전달하는 단계를 더 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 유휴 채널과 관련된 내부 동작을 위한 리드 요청이 상기 유휴 채널을 통해 전달되는 순서는 상기 페어링 동작을 수행하기 위해 전달된 순서에 기초하여 결정되는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 복수의 읽기 요청 중 상기 페어링 동작을 수행하기 위해 전달된 순서가 가장 빠른 상기 내부 동작을 위한 읽기 요청을 상기 전달하는 순서 중 가장 빠른 순서로 결정하는 메모리 시스템.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서,상기 유휴 채널을 판단하는 단계는상기 복수의 채널로 전달될 읽기 요청을 임시 저장하고 상기 복수의 채널에 각각 대응하는 복수의 채널 버퍼에 저장된 읽기 요청의 개수를 확인하는 단계; 및상기 복수의 채널 버퍼 중 타겟 개수 미만의 상기 복수의 읽기 요청을 임시 저장하는 채널 버퍼에 대응하는 채널을 상기 복수의 채널 중 유휴 채널로 결정하는 단계를 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 복수의 읽기 요청에 대응하는 데이터 중 상기 호스트로부터 수신된 읽기 요청에 대응하는 데이터를 상기 호스트로 출력하는 단계를 더 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>22. 제15항에 있어서,상기 페어링 동작의 수행 여부를 결정하는 단계는상기 호스트로 출력될 데이터를 임시 저장하는 출력 버퍼에 저장되며 상기 호스트로 출력될 데이터의 수가 설정값보다 많으면 상기 페어링 동작을 수행하며,상기 설정값은 상기 호스트와 상기 메모리 시스템 간 제1 데이터 입출력 속도와 컨트롤러와 상기 복수의 메모리 다이 간 제2 데이터 입출력 속도에 대응하여 결정되는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>23. 제15항에 있어서,상기 페어링 동작의 수행 여부를 결정하는 단계는상기 페어링 동작을 위해 전달된 읽기 요청의 개수가 상기 복수의 메모리 다이의 개수보다 작을 경우 상기 페어링 동작을 수행하지 않는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>24. 제15항에 있어서,상기 페어링 동작을 수행하는 단계는상기 페어링 동작 중 페어링되지 않은 읽기 요청이 상기 복수의 메모리 다이의 개수보다 적을 경우 상기 페어링 동작을 중단하는 단계를 더 포함하는, 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>25. 제15항에 있어서,상기 페어링 동작을 수행하는 단계는페어링된 읽기 요청들을 페어링되지 않는 읽기 요청보다 먼저 상기 메모리 다이로 전달하는 단계를 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>26. 제15항에 있어서,상기 페어링 동작을 수행하는 단계는복수의 읽기 요청을 상기 복수의 채널의 개수 만큼씩 페어링하는 단계를 포함하는 메모리 시스템의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 성남시 중원구...</address><code> </code><country> </country><engName>PARK,Jeen</engName><name>박진</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)</address><code>920001000048</code><country>대한민국</country><engName>Shinsung Patent Firm LLC</engName><name>신성특허법인(유한)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2019.12.27</receiptDate><receiptNumber>1-1-2019-1348921-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.11.10</receiptDate><receiptNumber>1-1-2022-1196954-03</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.07.04</receiptDate><receiptNumber>9-5-2025-0640525-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.21</receiptDate><receiptNumber>1-1-2025-0955157-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.21</receiptDate><receiptNumber>1-1-2025-0955158-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.09.09</receiptDate><receiptNumber>9-5-2025-0871260-52</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020190176645.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931a21b0ecf38bcaafd30edfd5d5084ea11b159c407b21bad9c6eb8934c7f217ec31acdd2b4022982a4d921a99cb5cf87aa15d45f03ce51ea5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfca3d5bfd1b964203cb10bdc840d03c49d3c027932dbcb44f62d02107211ebe41532c994ca68e1a4b4e1bd85b2b6703c76a75c91d5ac53670</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>