# 32bit-ALU
32位ALU加法器，支持加法并行方式和串行方式，6种运算（算术运算和逻辑运算），能够输出结果和4个标志位

（代码12.31后提交）

## 实验内容

基于全加器，设计一个32位ALU，至少支持加法并行方式和串行方式，至少6种运算（算术运算和逻辑运算），能够输出结果和至少4个标志位。完成仿真验证和串并行进位链时间比较。

## 实验约束

实验设计加法相关采用结构化的描述方式，从全加器开始搭建或者按照逻辑运算，从基本门开始搭建，不直接使用Verilog HDL语言中的加法符号。其他ALU支持的运算自行确定设计方式。

## 功能描述

这里我设计了一个具有8种运算功能的32位ALU，实现6种逻辑运算和3种算术运算，并能够产生运算结果和其表示，ALU通过4根控制线ALU_OP[3:0]来选择其8种功能。

### 逻辑运算
![image](https://user-images.githubusercontent.com/60317828/147259387-6572f061-d6b4-4e02-8a36-4cff7b0e4b66.png)

### 算术运算

![image](https://user-images.githubusercontent.com/60317828/147259419-34c3b6b2-5361-4abb-9f51-fd910c295353.png)

### 标志位

![image](https://user-images.githubusercontent.com/60317828/147259443-ab7f72cf-aa10-4d78-a077-02c93b0e6105.png)
