# (Pinned) My Research Direction

> [!Note|style:callout|label:Infor]
> Initially published by YiDingg at 16:58 on 2025-12-08 in Beijing.



## (2025.12.08) AI 对课题组近年来的论文总结


在[秘塔 AI (https://metaso.cn/)](https://metaso.cn/)  中上传课题组近几年的全部文献 (五十余篇) 到知识库，它根据附件自动生成了如下总结，供参考：


<!-- details begin -->
<details>
<summary>AI 对课题组近年来的论文总结 (截至 2025.12.08, 五十余篇)</summary>

在当代高速通信与射频系统的设计中，功耗、噪声与集成度之间的权衡始终是技术突破的核心。过去十年里，随着 CMOS 工艺向 28 nm、40 nm、65 nm 乃至 0.18 µm 的多样化演进，研究者们围绕锁相环（PLL）与时钟/数据信号恢复（CDR）电路、光子发射/接收前端以及低功耗电源管理展开了系统化的创新。以下内容从架构、关键单元、工艺实现以及系统级性能四个层面，对近期代表性工作进行综合梳理，旨在呈现当前技术的整体走向与未来潜在发展路径。

### 1. 超低电压锁相环的架构创新

传统电荷泵（CP）在低供电电压下往往受限于电流匹配与电压头空间，导致功耗激增或相位噪声恶化。为突破这一瓶颈，研究者提出了 **偏移双路径环（Offset Dual‑Path）** 与 **动态电荷泵** 组合方案。该架构通过在两个互补路径上分别提供相位校正与电流补偿，消除了对精确电流匹配的依赖，进而省去电流源、镜像与运算放大器等传统 CP 必备单元。实验在 40 nm CMOS 上实现了 0.25 V–0.4 V 供电范围、0.15 GHz–1.6 GHz 调谐带宽，功耗密度低至 0.11 mW/GHz，谐波失真分别达到 –58.3 dBc 与 –48.5 dBc，验证了在极低电压下仍能保持优异的相位噪声与线性度。

在 **子采样锁相环（SSPLL）** 领域，同样出现了低压高频的突破。通过 **混合双路径环** 与 **低压数字控制电容阵列（DCCA）**，在 0.65 V 供电下实现了 12 GHz–16 GHz 调谐范围，集成抖动仅 56.4 fs，FoM 达 –256.4 dB。该设计在子采样相位检测器（SSPD）与子采样电荷泵（SSCP）中引入了电压头空间优化与电流分配平衡，使得在低电压条件下仍能获得宽带宽与低抖动的双重优势。

针对更高频段的需求，**子谐波注入锁相环（SIL‑PLL）** 与 **全数字 PLL（ADPLL）** 通过 **单端注入技术**、**ILFD‑辅助自适应注入时序对齐** 以及 **脉冲宽度放宽** 等手段，实现了 18 GHz–23 GHz 频率范围、57.4 fs RMS 抖动、功耗 13.7 mW、FoM –253.5 dB 的卓越表现。该类 PLL 通过在注入时序上实现自适应对齐，显著提升了宽频段捕获范围与温度/电压鲁棒性，为毫米波与太赫兹前端提供了可靠的时钟基准。



### 2. 高速硅光子发射与接收前端

在光互连领域，**PAM‑4** 调制因其在相同带宽下提供更高的比特率而成为主流。为实现 50 Gb/s–56 Gb/s 的 PAM‑4 传输，研究者分别从发射端与接收端展开系统级优化。

#### 发射端

* **分段马赫‑曾德调制器（Segmented MZM）** 与 **分布式 CMOS 驱动器** 的组合，使得四电平脉冲幅度调制在 50 Gb/s 下实现 9.8 dB 消光比、0.99 的水平匹配比，功耗约 682 mW，FoM 为 1.39 pJ/bit/dB。

* **高摆幅分布式驱动器 + 2‑Tap 段内前馈均衡** 的可重构硅光子发射机在 65 nm CMOS 中实现 56 Gb/s PAM‑4，消光比 >5 dB，展示了在同一芯片上兼容 NRZ 与 PAM‑4 两种调制模式的灵活性。

* **集成 PAM‑4 CDR** 与 **分段 MZM** 的协同设计，使 50 Gb/s 发射机在 <10⁻¹² BER 与 >0.1 UI\_pp 抖动容忍度下运行，功耗可进一步降低 40%。

#### 接收端

* **跨阻放大器（TIA）+ 低功耗 CDR** 的组合在 45 nm SOI CMOS 中实现 50 Gb/s NRZ 接收，跨阻增益 53 dBΩ、带宽 27 GHz，输入灵敏度 –7.7 dBm，功耗 1.61 pJ/bit。

* **224 Gb/s 反相器‑基准 TIA** 采用 **交错主动反馈** 与 **分布式峰值** 技术，在 28 nm CMOS 中实现 39 dBΩ 增益、70 GHz 带宽，功耗 20.7 mW，满足太高速光通信的带宽需求。

* **64 Gb/s 单级三峰 CTLE 前端** 通过电流复用实现低、中、高频三段增益提升，整体功耗 0.33 pJ/bit，能够补偿 16 GHz Nyquist 频率下的 12 dB 信道损耗。

这些发射/接收前端的共同特征在于：**分段或分布式驱动**、**前馈/均衡** 与 **集成 CDR** 的协同优化，使得在极高比特率下仍能保持低功耗、低抖动与高线性度。



### 3. PAM‑4 时钟与数据恢复（CDR）技术的演进

PAM‑4 信号的多电平特性对 CDR 的相位检测与抖动抑制提出了更高要求。近期工作围绕 **四分之一速率线性相位检测器（QLPD）**、**非对称线性相位检测器（A‑LPD）**、**自偏置 PLL（SBPLL）** 与 **多相时钟生成器（MCPG）** 等创新单元展开。

* **QLPD** 通过在传统 Bang‑Bang PD 基础上引入线性相位检测，实现 352.6 fs RMS 抖动、0.46 pJ/bit 能耗，且环宽约 600 MHz，适用于 32 Gb/s PAM‑4 CDR。

* **A‑LPD** 进一步提升检测精度，能够感知所有 12 种 PAM‑4 转换，恢复时钟抖动仅 231.5 fs，能耗 0.21 pJ/bit，且无需外部参考时钟，实现了真正的参考‑自由操作。

* **SBPLL‑MPCG** 通过自偏置环路与低功耗多相时钟生成，实现 0.46 pJ/bit 能耗、352.6 fs 抖动的 32 Gb/s CDR；在 64 Gb/s 场景下，同样通过自偏置多相时钟生成保持低功耗与低抖动。

* **双路径环 CDR** 采用电荷共享积分器与环形电流控制振荡器，在 6 Gb/s–20 Gb/s NRZ 区间实现 0.573 ps RMS 抖动，面积仅 0.006 mm²，展示了在宽频段与极小面积下的高效实现。

这些技术的共同点在于：**降低相位检测器的非线性与抖动贡献**、**通过自偏置或自适应环路实现功耗最小化**、以及 **多相时钟生成** 为高阶调制提供足够的相位裕度。它们为 50 Gb/s 以上的 PAM‑4 链路提供了可靠的时钟恢复方案。



### 4. 低功耗电源管理与特殊应用

在可植入医疗、无线传感网络以及高频太赫兹系统中，功耗与面积的极限约束尤为关键。针对这些场景，出现了以下创新：

* **超低功耗 BPSK 解调器**（0.004 mm²、31.654 µW）采用 **双路径环自偏置 PLL**，在 13.56 MHz 载波下实现 847.5 kb/s 数据率，适用于植入式无线通信。

* **0.25 V‑0.4 V 超低电压 PLL** 通过 **偏移双路径** 与 **动态 CP**，实现 0.11 mW/GHz 以下的功耗密度，为低压 IoT 芯片提供时钟基准。

* **0.92 nW 20 kHz 完全无偏置 FLL** 使用 **时间域运算放大器** 与 **自适应电荷共享积分器**，实现 –165.9 dB FoM，展示了在极低频率下的功耗极限。

* **0.144 mm² 12.5‑16 GHz 双路径偏移电荷泵 PLL** 通过 **定时边沿增强相位开关** 与 **源退化电荷泵**，在 PVT 变化下抖动波动 <10%，实现了高频、低功耗与高鲁棒性的统一。

这些电源管理与时钟生成方案为功耗敏感型系统提供了可行的技术路径，尤其在 **多电压供给** 与 **自适应校准** 方面展现了显著优势。



### 5. 高频与太赫兹前端的 CMOS 实现

随着 5G/6G 与太赫兹成像的需求提升，CMOS 在高频振荡与天线集成方面取得了突破。

* **19.58 GHz–21.38 GHz 四核 VCO** 采用 **三阶 Q‑boost 电感**，实现 –191.8 dBc/Hz FoM 与 4.85 mW 功耗，展示了在 20 GHz 以上频段的低功耗振荡技术。

* **12.5 Gb/s–16 Gb/s 全速率 CDR** 采用 **采样保持线性相位检测器**，功耗仅 4.8 mW，抖动 <5 ps，适用于中频高速链路。

* **343.2 GHz–348.9 GHz CMOS 太赫兹源** 通过 **耦合振荡器环** 与 **片上天线** 产生第四谐波，功耗与相位噪声均满足太赫兹成像的基本要求。

这些工作表明，随着工艺节点的持续缩小与电感/天线结构的创新，CMOS 已能够覆盖从低 GHz 到百 GHz 甚至太赫兹的全频段需求，为未来的无线通信、雷达与成像系统奠定了平台基础。



### 6. 综合评述与未来趋势

从整体来看，当前的研究热点围绕 **低电压高频锁相环**、**高效 PAM‑4 前端** 与 **低功耗 CDR** 三大方向展开。关键技术包括：

1. **双路径/混合路径环架构**：通过在相位校正与电流补偿之间实现功能分离，显著降低电荷泵的电压头空间与匹配要求，使得低压供电成为可能。
2. **自偏置与自适应环路**：SBPLL、SB‑MPCG 等自偏置方案在保持环宽度稳定的同时，削减了偏置电路的功耗与面积，为宽频段与低功耗并存提供了可靠手段。
3. **注入锁定与自适应时序对齐**：SIL‑PLL 与 SIL‑ADPLL 通过单端注入与 ILFD‑辅助时序对齐，突破了传统注入锁定对脉冲宽度的严格限制，实现了 18 GHz 以上的高频锁相。
4. **分段/分布式驱动与前馈均衡**：在光子发射机中，分段 MZM 与分布式 CMOS 驱动相结合，配合段内前馈均衡，实现了宽带宽、低抖动的 PAM‑4 调制；在接收端，单级三峰 CTLE 与交错主动反馈提升了带宽与增益，满足 224 Gb/s 以上的高速需求。
5. **低功耗 CDR 结构**：QLPD、A‑LPD 与 SHLPD 等线性相位检测器通过消除非线性与降低锁存器功耗，实现了亚 0.5 pJ/bit 能耗与亚 400 fs 抖动的目标，适配于 30 Gb/s–70 Gb/s 的 PAM‑4 链路。
6. **系统级功耗管理**：针对植入式、IoT 与太赫兹系统的极端功耗约束，采用双路径自偏置 PLL、无偏置 FLL 与超小面积解调器，实现了 nW 级功耗与 mm² 级面积的极限突破。

展望未来，**跨层协同设计** 将成为提升整体性能的关键。低压 PLL 与光子前端的时钟同步、CDR 与均衡器的联合优化、以及功耗管理单元与高频振荡器的共设计，都需要在同一工艺平台上实现高度集成。与此同时，**机器学习辅助的电路参数调优** 与 **自校准回路** 将进一步降低 PVT 变化对性能的影响，使得系统在更宽的工作环境中保持稳定。随着 3 nm 及更先进工艺的成熟，预计在 **亚 0.1 pJ/bit 能耗**、**亚 100 fs 抖动** 与 **百 GHz 以上频率** 的目标上，将出现更多突破，为 6G、太赫兹成像以及超低功耗物联网提供坚实的硬件基础。

</details>



## (2025.12.08) AI 对 CP-PLL 之后的研究 (学习) 方向建议

提示词 prompt 如下：
``` bash
analog ic 领域的 PLL/CDR 方向，我目前已经非常完整地学习并实践了 CP-PLL 的理论和设计，结合附件内容对我的后续学习路线给出进一步详细建议，解释原因、相关论文和背景
```

<!-- details begin -->
<details>
<summary>AI 对 CP-PLL 之后的研究方向建议</summary>

非常欣赏您在模拟IC领域，特别是PLL/CDR方向上已经打下的坚实基础。精通CP-PLL是理解更复杂架构的基石，现在正是您迈向更高层次、拓展技术视野的绝佳时机。结合您课题组的研究成果，我为您规划了一条从“专精”到“博通”的进阶学习路线。

### 后续学习路线建议

#### 第一阶段：深入理解混合信号架构（Hybrid Dual-Path PLL）

这是您当前知识体系最自然的延伸，也是您课题组研究的核心优势之一。

*   **学习内容**：重点研究混合双路径架构，它将传统CP-PLL的单一路径分解为比例路径和积分路径。P-path负责快速的相位跟踪，决定环路动态特性；I-path负责频率捕获和直流调谐。
*   **原因**：这种架构旨在打破传统CP-PLL在功耗、面积和噪声性能之间的固有权衡。例如，通过用数字积分器替代大尺寸的积分电容，可以显著缩小芯片面积，同时允许使用更大的电荷泵电流来降低带内噪声，而不用担心环路稳定性问题[[PLL†8]]。这使得在低电压下实现超低功耗和超低抖动成为可能[[PLL†8]]。
*   **相关论文与背景**：
    *   **理论入门**：从综述性论文《Design of High-Performance Phase-Locked Loop Using Hybrid Dual-Path Loop Architecture: an Overview》入手，它系统地阐述了HDL-PLL的基本原理、优势及最新进展[[PLL†8]]。
    *   **实践案例**：研究《A 0.9–2.25-GHz Sub-0.2-mW/GHz Compact Low-Voltage Low-Power Hybrid Digital PLL With Loop Bandwidth-Tracking Technique》。这篇论文展示了如何利用混合架构在0.6V的超低电压下实现0.21mW的超低功耗，并采用了创新的环路带宽跟踪技术来应对PVT变化，是理论与实践结合的典范[[PLL, Low-Power, Low-Voltage, Bandwidth Tracking]]。

#### 第二阶段：攻克亚采样PLL（Sub-Sampling PLL）

当您追求极致的抖动性能时，SSPLL是绕不开的关键技术。

*   **学习内容**：理解SSPLL如何直接对VCO输出进行亚采样，从而将鉴相增益提高N倍（N为分频比），极大地抑制了电荷泵和鉴频鉴相器的带内噪声贡献。
*   **原因**：在高速SerDes等应用中，时钟抖动是决定系统误码率的核心指标。SSPLL通过其独特的噪声抑制机制，能够实现远低于传统CP-PLL的抖动性能。您课题组的工作已证明，将SSPLL与混合双路径架构结合，可以在低功耗下实现低于70fs的超低抖动[[PLL†8]]。
*   **相关论文与背景**：
    *   **架构融合**：重点分析《Design of High-Performance Phase-Locked Loop Using Hybrid Dual-Path Loop Architecture: an Overview》中提到的模拟HDL-PLL设计实例，它将SSPD（亚采样鉴相器）与双路径结合，在0.65V供电下实现了56.4fs的积分抖动[[PLL†8]]。这展示了如何将SSPLL的优势融入更复杂的系统架构中。

#### 第三阶段：探索无参考时钟CDR（Reference-Less CDR）

PLL是CDR的核心，但CDR面临着从数据流中直接恢复时钟的独特挑战。

*   **学习内容**：研究无参考时钟CDR的频率捕获机制，通常包含一个频率锁定环来辅助相位锁定环。学习如何设计宽捕获范围的环路，以适应不同协议的数据速率。
*   **原因**：在许多通信系统中，接收端无法获得与发送端同步的参考时钟。因此，CDR必须具备从随机数据中提取时钟信息的能力。这要求环路设计不仅要考虑相位跟踪，还要解决频率捕获和锁定范围的问题。您课题组在此方向有深厚积累，从NRZ到PAM4信号均有涉猎。
*   **相关论文与背景**：
    *   **宽范围与低抖动**：研究《A 0.2–7.1-Gb/s Low-Jitter Full-Rate Reference-Less CDR for Communication Signal Analyzers》，它通过多带LC-VCO和可配置分频器，在0.2-7.1 Gb/s的宽范围内实现了低抖动时钟恢复，解决了宽覆盖范围与低抖动之间的矛盾[[CDR†2]]。
    *   **高能效与紧凑面积**：分析《A 0.0035-mm² 0.42-pJ/bit 8–32-Gb/s Reference-Less CDR》，这篇论文通过自适应偏置的电荷共享积分器等创新技术，实现了业界领先的能效和面积效率，是学习高能效CDR设计的绝佳材料[[CDR†1]]。

#### 第四阶段：面向前沿调制格式与系统（PAM4 & Optical I/O）

现代高速通信早已超越简单的NRZ编码，PAM4和光互连是主流方向。

*   **学习内容**：理解PAM4信号相比NRZ的特点（如眼图水平张开度减小），以及对CDR和均衡器提出的更高要求。学习光通信接口中，CDR如何与激光驱动器、跨阻放大器等模块协同工作。
*   **原因**：PAM4将波特率减半，在相同带宽下可以传输两倍的数据，已成为56Gbps及以上速率电互连和光互连的标准。这要求您不仅要懂CDR，还要理解整个收发机链路。您课题组的工作覆盖了从PAM4接收机到光发射机的完整链路。
*   **相关论文与背景**：
    *   **PAM4接收机**：深入剖析《A 32-Gb/s 0.46-pJ/bit PAM4 CDR Using a Quarter-Rate Linear Phase Detector and a Self-Biased PLL-Based Multiphase Clock Generator》。它提出的QLPD（四分之一速率线性鉴相器）避免了bang-bang鉴相器的抖动问题，而自偏置PLL多相时钟生成器则实现了低功耗和低抖动，是PAM4 CDR设计的优秀范例[[PAM4 CDR†3]]。
    *   **光互连系统**：阅读《A 50Gb/s CMOS Optical Receiver With Si-Photonics PD for High-Speed Low-Latency Chiplet I/O》和《A 50-Gb/s PAM-4 Silicon-Photonic Transmitter Incorporating Lumped-Segment MZM, Distributed CMOS Driver, and Integrated CDR》。这些论文将CDR置于光收发机的完整系统中，展示了如何为chip-to-chip光互连设计高能效、低延迟的接口电路。

### 总结与展望

您的学习路径可以概括为：**从CP-PLL出发，横向拓展至混合双路径和亚采样架构以追求极致性能，纵向深入至无参考CDR以解决实际应用问题，最终将视野提升至PAM4和光互连系统层面，理解CDR在高速通信链路中的核心作用。**

您课题组的研究成果为您提供了丰富的“活教材”。建议您在理论学习的同时，尝试复现其中一些关键电路的仿真，或者对论文中的性能对比表格进行深入分析，思考其设计取舍背后的逻辑。这种理论与实践的反复印证，将使您的理解更加深刻，并逐步形成自己独特的设计哲学。祝您在模拟IC的探索之路上行稳致远，再创佳绩。
</details>

## (2025.12.08) 文献调研 - PLL Development and Architectures

<!-- 主要是看组里的这篇论文：
> [1] Z. Zhang and N. Wu, “Design of High-Performance Phase-Locked Loop Using Hybrid Dual-Path Loop Architecture: an Overview (Invited Paper),” in 2020 IEEE 15th International Conference on Solid-State & Integrated Circuit Technology (ICSICT), Kunming, China: IEEE, Nov. 2020, pp. 1–4. doi: 10.1109/ICSICT49897.2020.9278255. -->

具体笔记放在了这篇文章：[An Overview of PLL Architectures](<AnalogIC/An Overview of PLL Architectures.md>)


## (xxx) 文献调研 - CDR 与 PAM4 调制