<stg><name>check_icmp_checksum</name>


<trans_list>

<trans id="311" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="312" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="1">
<![CDATA[
entry:17 %cics_writeLastOne_load = load i1 %cics_writeLastOne

]]></Node>
<StgValue><ssdm name="cics_writeLastOne_load"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="8" op_0_bw="8">
<![CDATA[
entry:19 %sendWord_keep_V = load i8 %cics_prevWord_keep_V

]]></Node>
<StgValue><ssdm name="sendWord_keep_V"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:21 %br_ln66 = br i1 %cics_writeLastOne_load, void, void

]]></Node>
<StgValue><ssdm name="br_ln66"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="1">
<![CDATA[
:0 %cics_computeCs_load = load i1 %cics_computeCs

]]></Node>
<StgValue><ssdm name="cics_computeCs_load"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:11 %br_ln70 = br i1 %cics_computeCs_load, void, void

]]></Node>
<StgValue><ssdm name="br_ln70"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0 %tmp_i = nbreadreq i1 @_ssdm_op_NbReadReq.ap_fifo.i128P0A, i128 %dataIn_internal, i32 1

]]></Node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln102 = br i1 %tmp_i, void %._crit_edge2.i, void

]]></Node>
<StgValue><ssdm name="br_ln102"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="0">
<![CDATA[
:0 %dataIn_internal_read = read i128 @_ssdm_op_Read.ap_fifo.volatile.i128P0A, i128 %dataIn_internal

]]></Node>
<StgValue><ssdm name="dataIn_internal_read"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="128">
<![CDATA[
:1 %currWord_data_V_2 = trunc i128 %dataIn_internal_read

]]></Node>
<StgValue><ssdm name="currWord_data_V_2"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %currWord_keep_V = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 64, i32 71

]]></Node>
<StgValue><ssdm name="currWord_keep_V"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:3 %tmp_17 = bitselect i1 @_ssdm_op_BitSelect.i1.i128.i32, i128 %dataIn_internal_read, i32 64

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:4 %currWord_last_V = bitselect i1 @_ssdm_op_BitSelect.i1.i128.i32, i128 %dataIn_internal_read, i32 72

]]></Node>
<StgValue><ssdm name="currWord_last_V"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
:2 %store_ln159 = store i8 %currWord_keep_V, i8 %cics_prevWord_keep_V

]]></Node>
<StgValue><ssdm name="store_ln159"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="currWord_last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
:0 %store_ln163 = store i1 1, i1 %cics_writeLastOne

]]></Node>
<StgValue><ssdm name="store_ln163"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="currWord_last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
:1 %store_ln164 = store i1 1, i1 %cics_computeCs

]]></Node>
<StgValue><ssdm name="store_ln164"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="currWord_last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln165 = br void %mergeST.i

]]></Node>
<StgValue><ssdm name="br_ln165"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge2.i:0 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="2" op_0_bw="2">
<![CDATA[
:0 %cics_state_load = load i2 %cics_state

]]></Node>
<StgValue><ssdm name="cics_state_load"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
:1 %switch_ln71 = switch i2 %cics_state_load, void, i2 0, void, i2 1, void, i2 2, void

]]></Node>
<StgValue><ssdm name="switch_ln71"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
:0 %store_ln97 = store i1 0, i1 %cics_computeCs

]]></Node>
<StgValue><ssdm name="store_ln97"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln98 = br void

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0 %add_ln885_6 = add i2 %cics_state_load, i2 1

]]></Node>
<StgValue><ssdm name="add_ln885_6"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
:1 %store_ln885 = store i2 %add_ln885_6, i2 %cics_state

]]></Node>
<StgValue><ssdm name="store_ln885"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln101 = br void

]]></Node>
<StgValue><ssdm name="br_ln101"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="0" op_0_bw="0">
<![CDATA[
:0 %br_ln0 = br void %check_icmp_checksum.exit

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
:2 %store_ln68 = store i1 0, i1 %cics_writeLastOne

]]></Node>
<StgValue><ssdm name="store_ln68"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="30" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="1">
<![CDATA[
entry:20 %sendWord_last_V = load i1 %cics_prevWord_last_V

]]></Node>
<StgValue><ssdm name="sendWord_last_V"/></StgValue>
</operation>

<operation id="31" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="17" op_0_bw="17">
<![CDATA[
:1 %p_Val2_s = load i17 %cics_sums_V_3

]]></Node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="32" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="16" op_0_bw="16">
<![CDATA[
:2 %cics_sums_V_1_load = load i16 %cics_sums_V_1

]]></Node>
<StgValue><ssdm name="cics_sums_V_1_load"/></StgValue>
</operation>

<operation id="33" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="17" op_0_bw="16">
<![CDATA[
:3 %zext_ln885 = zext i16 %cics_sums_V_1_load

]]></Node>
<StgValue><ssdm name="zext_ln885"/></StgValue>
</operation>

<operation id="34" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="16" op_0_bw="16">
<![CDATA[
:4 %cics_sums_V_load = load i16 %cics_sums_V

]]></Node>
<StgValue><ssdm name="cics_sums_V_load"/></StgValue>
</operation>

<operation id="35" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="17" op_0_bw="16">
<![CDATA[
:5 %zext_ln885_1 = zext i16 %cics_sums_V_load

]]></Node>
<StgValue><ssdm name="zext_ln885_1"/></StgValue>
</operation>

<operation id="36" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="16" op_0_bw="16">
<![CDATA[
:6 %cics_sums_V_2_load = load i16 %cics_sums_V_2

]]></Node>
<StgValue><ssdm name="cics_sums_V_2_load"/></StgValue>
</operation>

<operation id="37" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="17" op_0_bw="16">
<![CDATA[
:7 %zext_ln954 = zext i16 %cics_sums_V_2_load

]]></Node>
<StgValue><ssdm name="zext_ln954"/></StgValue>
</operation>

<operation id="38" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="8" op_0_bw="8">
<![CDATA[
:9 %icmpType_V_load = load i8 %icmpType_V

]]></Node>
<StgValue><ssdm name="icmpType_V_load"/></StgValue>
</operation>

<operation id="39" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="8" op_0_bw="8">
<![CDATA[
:10 %icmpCode_V_load = load i8 %icmpCode_V

]]></Node>
<StgValue><ssdm name="icmpCode_V_load"/></StgValue>
</operation>

<operation id="40" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="16" op_0_bw="16">
<![CDATA[
:5 %cics_wordCount_V_load = load i16 %cics_wordCount_V

]]></Node>
<StgValue><ssdm name="cics_wordCount_V_load"/></StgValue>
</operation>

<operation id="41" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="0" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0">
<![CDATA[
:6 %switch_ln104 = switch i16 %cics_wordCount_V_load, void, i16 0, void, i16 1, void, i16 2, void

]]></Node>
<StgValue><ssdm name="switch_ln104"/></StgValue>
</operation>

<operation id="42" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="32" op_0_bw="128">
<![CDATA[
:1 %trunc_ln674_6 = trunc i128 %dataIn_internal_read

]]></Node>
<StgValue><ssdm name="trunc_ln674_6"/></StgValue>
</operation>

<operation id="43" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %p_Result_30_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 32, i32 39

]]></Node>
<StgValue><ssdm name="p_Result_30_i"/></StgValue>
</operation>

<operation id="44" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
:3 %store_ln120 = store i8 %p_Result_30_i, i8 %icmpType_V

]]></Node>
<StgValue><ssdm name="store_ln120"/></StgValue>
</operation>

<operation id="45" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4 %p_Result_31_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 40, i32 47

]]></Node>
<StgValue><ssdm name="p_Result_31_i"/></StgValue>
</operation>

<operation id="46" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0">
<![CDATA[
:5 %store_ln121 = store i8 %p_Result_31_i, i8 %icmpCode_V

]]></Node>
<StgValue><ssdm name="store_ln121"/></StgValue>
</operation>

<operation id="47" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="16" op_0_bw="16" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:6 %p_Result_32_i = partselect i16 @_ssdm_op_PartSelect.i16.i128.i32.i32, i128 %dataIn_internal_read, i32 48, i32 63

]]></Node>
<StgValue><ssdm name="p_Result_32_i"/></StgValue>
</operation>

<operation id="48" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:13 %p_Result_21 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %p_Result_30_i, i8 %p_Result_31_i

]]></Node>
<StgValue><ssdm name="p_Result_21"/></StgValue>
</operation>

<operation id="49" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="17" op_0_bw="16">
<![CDATA[
:14 %zext_ln885_2 = zext i16 %p_Result_21

]]></Node>
<StgValue><ssdm name="zext_ln885_2"/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:15 %add_ln885_3 = add i17 %zext_ln885, i17 %zext_ln885_2

]]></Node>
<StgValue><ssdm name="add_ln885_3"/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:16 %tmp_19 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_3, i32 16

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="16" op_0_bw="1">
<![CDATA[
:17 %zext_ln1691_7 = zext i1 %tmp_19

]]></Node>
<StgValue><ssdm name="zext_ln1691_7"/></StgValue>
</operation>

<operation id="53" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:18 %add_ln229_17 = add i16 %p_Result_21, i16 %zext_ln1691_7

]]></Node>
<StgValue><ssdm name="add_ln229_17"/></StgValue>
</operation>

<operation id="54" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:19 %add_ln229_4 = add i16 %add_ln229_17, i16 %cics_sums_V_1_load

]]></Node>
<StgValue><ssdm name="add_ln229_4"/></StgValue>
</operation>

<operation id="55" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:20 %store_ln133 = store i16 %add_ln229_4, i16 %cics_sums_V_1

]]></Node>
<StgValue><ssdm name="store_ln133"/></StgValue>
</operation>

<operation id="56" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:21 %p_Result_34_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 56, i32 63

]]></Node>
<StgValue><ssdm name="p_Result_34_i"/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:22 %p_Result_35_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 48, i32 55

]]></Node>
<StgValue><ssdm name="p_Result_35_i"/></StgValue>
</operation>

<operation id="58" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:23 %p_Result_22 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %p_Result_35_i, i8 %p_Result_34_i

]]></Node>
<StgValue><ssdm name="p_Result_22"/></StgValue>
</operation>

<operation id="59" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="17" op_0_bw="16">
<![CDATA[
:24 %zext_ln885_3 = zext i16 %p_Result_22

]]></Node>
<StgValue><ssdm name="zext_ln885_3"/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:25 %add_ln885_4 = add i17 %zext_ln885_1, i17 %zext_ln885_3

]]></Node>
<StgValue><ssdm name="add_ln885_4"/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:26 %tmp_20 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_4, i32 16

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="16" op_0_bw="1">
<![CDATA[
:27 %zext_ln1691_8 = zext i1 %tmp_20

]]></Node>
<StgValue><ssdm name="zext_ln1691_8"/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:28 %add_ln229_18 = add i16 %p_Result_22, i16 %zext_ln1691_8

]]></Node>
<StgValue><ssdm name="add_ln229_18"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:29 %add_ln229_5 = add i16 %add_ln229_18, i16 %cics_sums_V_load

]]></Node>
<StgValue><ssdm name="add_ln229_5"/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:30 %store_ln133 = store i16 %add_ln229_5, i16 %cics_sums_V

]]></Node>
<StgValue><ssdm name="store_ln133"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln115 = br void

]]></Node>
<StgValue><ssdm name="br_ln115"/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:0 %store_ln106 = store i17 0, i17 %cics_sums_V_3

]]></Node>
<StgValue><ssdm name="store_ln106"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:1 %store_ln107 = store i16 0, i16 %cics_sums_V_2

]]></Node>
<StgValue><ssdm name="store_ln107"/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:2 %store_ln108 = store i16 0, i16 %cics_sums_V_1

]]></Node>
<StgValue><ssdm name="store_ln108"/></StgValue>
</operation>

<operation id="70" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:3 %store_ln109 = store i16 0, i16 %cics_sums_V

]]></Node>
<StgValue><ssdm name="store_ln109"/></StgValue>
</operation>

<operation id="71" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="0">
<![CDATA[
:4 %br_ln110 = br void

]]></Node>
<StgValue><ssdm name="br_ln110"/></StgValue>
</operation>

<operation id="72" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="2" op_0_bw="2" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_26_i = partselect i2 @_ssdm_op_PartSelect.i2.i128.i32.i32, i128 %dataIn_internal_read, i32 64, i32 65

]]></Node>
<StgValue><ssdm name="p_Result_26_i"/></StgValue>
</operation>

<operation id="73" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
:1 %icmp_ln1064_3 = icmp_eq  i2 %p_Result_26_i, i2 3

]]></Node>
<StgValue><ssdm name="icmp_ln1064_3"/></StgValue>
</operation>

<operation id="74" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2 %br_ln142 = br i1 %icmp_ln1064_3, void, void

]]></Node>
<StgValue><ssdm name="br_ln142"/></StgValue>
</operation>

<operation id="75" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0 %br_ln148 = br i1 %tmp_17, void %._crit_edge3.i, void

]]></Node>
<StgValue><ssdm name="br_ln148"/></StgValue>
</operation>

<operation id="76" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="8" op_0_bw="128">
<![CDATA[
:0 %trunc_ln674_8 = trunc i128 %dataIn_internal_read

]]></Node>
<StgValue><ssdm name="trunc_ln674_8"/></StgValue>
</operation>

<operation id="77" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:1 %p_Result_25 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %trunc_ln674_8, i8 0

]]></Node>
<StgValue><ssdm name="p_Result_25"/></StgValue>
</operation>

<operation id="78" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="17" op_0_bw="16">
<![CDATA[
:2 %zext_ln885_5 = zext i16 %p_Result_25

]]></Node>
<StgValue><ssdm name="zext_ln885_5"/></StgValue>
</operation>

<operation id="79" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="16" op_0_bw="17">
<![CDATA[
:3 %trunc_ln885_3 = trunc i17 %p_Val2_s

]]></Node>
<StgValue><ssdm name="trunc_ln885_3"/></StgValue>
</operation>

<operation id="80" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:4 %add_ln885_7 = add i17 %p_Val2_s, i17 %zext_ln885_5

]]></Node>
<StgValue><ssdm name="add_ln885_7"/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:5 %tmp_22 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_7, i32 16

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="16" op_0_bw="1">
<![CDATA[
:6 %zext_ln1691_10 = zext i1 %tmp_22

]]></Node>
<StgValue><ssdm name="zext_ln1691_10"/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:7 %add_ln229_20 = add i16 %p_Result_25, i16 %zext_ln1691_10

]]></Node>
<StgValue><ssdm name="add_ln229_20"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:8 %add_ln229_7 = add i16 %add_ln229_20, i16 %trunc_ln885_3

]]></Node>
<StgValue><ssdm name="add_ln229_7"/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="17" op_0_bw="16">
<![CDATA[
:9 %zext_ln152 = zext i16 %add_ln229_7

]]></Node>
<StgValue><ssdm name="zext_ln152"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:10 %store_ln152 = store i17 %zext_ln152, i17 %cics_sums_V_3

]]></Node>
<StgValue><ssdm name="store_ln152"/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="0"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="0">
<![CDATA[
:11 %br_ln153 = br void %._crit_edge3.i

]]></Node>
<StgValue><ssdm name="br_ln153"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_38_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 8, i32 15

]]></Node>
<StgValue><ssdm name="p_Result_38_i"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="8" op_0_bw="128">
<![CDATA[
:1 %trunc_ln674_7 = trunc i128 %dataIn_internal_read

]]></Node>
<StgValue><ssdm name="trunc_ln674_7"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:2 %p_Result_24 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %trunc_ln674_7, i8 %p_Result_38_i

]]></Node>
<StgValue><ssdm name="p_Result_24"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="17" op_0_bw="16">
<![CDATA[
:3 %zext_ln885_4 = zext i16 %p_Result_24

]]></Node>
<StgValue><ssdm name="zext_ln885_4"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="16" op_0_bw="17">
<![CDATA[
:4 %trunc_ln885_2 = trunc i17 %p_Val2_s

]]></Node>
<StgValue><ssdm name="trunc_ln885_2"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:5 %add_ln885_5 = add i17 %p_Val2_s, i17 %zext_ln885_4

]]></Node>
<StgValue><ssdm name="add_ln885_5"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:6 %tmp_21 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_5, i32 16

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="16" op_0_bw="1">
<![CDATA[
:7 %zext_ln1691_9 = zext i1 %tmp_21

]]></Node>
<StgValue><ssdm name="zext_ln1691_9"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:8 %add_ln229_19 = add i16 %p_Result_24, i16 %zext_ln1691_9

]]></Node>
<StgValue><ssdm name="add_ln229_19"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:9 %add_ln229_6 = add i16 %add_ln229_19, i16 %trunc_ln885_2

]]></Node>
<StgValue><ssdm name="add_ln229_6"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="17" op_0_bw="16">
<![CDATA[
:10 %zext_ln146 = zext i16 %add_ln229_6

]]></Node>
<StgValue><ssdm name="zext_ln146"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:11 %store_ln146 = store i17 %zext_ln146, i17 %cics_sums_V_3

]]></Node>
<StgValue><ssdm name="store_ln146"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="0">
<![CDATA[
:12 %br_ln147 = br void %._crit_edge3.i

]]></Node>
<StgValue><ssdm name="br_ln147"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="2" op_0_bw="2" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge3.i:0 %p_Result_43_i = partselect i2 @_ssdm_op_PartSelect.i2.i128.i32.i32, i128 %dataIn_internal_read, i32 66, i32 67

]]></Node>
<StgValue><ssdm name="p_Result_43_i"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge3.i:1 %icmp_ln1064_4 = icmp_eq  i2 %p_Result_43_i, i2 3

]]></Node>
<StgValue><ssdm name="icmp_ln1064_4"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge3.i:2 %br_ln142 = br i1 %icmp_ln1064_4, void, void

]]></Node>
<StgValue><ssdm name="br_ln142"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0 %tmp_24 = bitselect i1 @_ssdm_op_BitSelect.i1.i128.i32, i128 %dataIn_internal_read, i32 66

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln148 = br i1 %tmp_24, void %._crit_edge5.i, void

]]></Node>
<StgValue><ssdm name="br_ln148"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_47_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 16, i32 23

]]></Node>
<StgValue><ssdm name="p_Result_47_i"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:1 %p_Result_26 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %p_Result_47_i, i8 0

]]></Node>
<StgValue><ssdm name="p_Result_26"/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="17" op_0_bw="16">
<![CDATA[
:2 %zext_ln885_7 = zext i16 %p_Result_26

]]></Node>
<StgValue><ssdm name="zext_ln885_7"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:3 %add_ln885_9 = add i17 %zext_ln954, i17 %zext_ln885_7

]]></Node>
<StgValue><ssdm name="add_ln885_9"/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:4 %tmp_25 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_9, i32 16

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="16" op_0_bw="1">
<![CDATA[
:5 %zext_ln1691_12 = zext i1 %tmp_25

]]></Node>
<StgValue><ssdm name="zext_ln1691_12"/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:6 %add_ln229_22 = add i16 %p_Result_26, i16 %zext_ln1691_12

]]></Node>
<StgValue><ssdm name="add_ln229_22"/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:7 %add_ln229_9 = add i16 %add_ln229_22, i16 %cics_sums_V_2_load

]]></Node>
<StgValue><ssdm name="add_ln229_9"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:8 %store_ln152 = store i16 %add_ln229_9, i16 %cics_sums_V_2

]]></Node>
<StgValue><ssdm name="store_ln152"/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="0"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0">
<![CDATA[
:9 %br_ln153 = br void %._crit_edge5.i

]]></Node>
<StgValue><ssdm name="br_ln153"/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_44_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 24, i32 31

]]></Node>
<StgValue><ssdm name="p_Result_44_i"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1 %p_Result_45_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 16, i32 23

]]></Node>
<StgValue><ssdm name="p_Result_45_i"/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:2 %p_Result_27 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %p_Result_45_i, i8 %p_Result_44_i

]]></Node>
<StgValue><ssdm name="p_Result_27"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="17" op_0_bw="16">
<![CDATA[
:3 %zext_ln885_6 = zext i16 %p_Result_27

]]></Node>
<StgValue><ssdm name="zext_ln885_6"/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:4 %add_ln885_8 = add i17 %zext_ln954, i17 %zext_ln885_6

]]></Node>
<StgValue><ssdm name="add_ln885_8"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:5 %tmp_23 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_8, i32 16

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="16" op_0_bw="1">
<![CDATA[
:6 %zext_ln1691_11 = zext i1 %tmp_23

]]></Node>
<StgValue><ssdm name="zext_ln1691_11"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:7 %add_ln229_21 = add i16 %p_Result_27, i16 %zext_ln1691_11

]]></Node>
<StgValue><ssdm name="add_ln229_21"/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:8 %add_ln229_8 = add i16 %add_ln229_21, i16 %cics_sums_V_2_load

]]></Node>
<StgValue><ssdm name="add_ln229_8"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:9 %store_ln146 = store i16 %add_ln229_8, i16 %cics_sums_V_2

]]></Node>
<StgValue><ssdm name="store_ln146"/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0">
<![CDATA[
:10 %br_ln147 = br void %._crit_edge5.i

]]></Node>
<StgValue><ssdm name="br_ln147"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="2" op_0_bw="2" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge5.i:0 %p_Result_49_i = partselect i2 @_ssdm_op_PartSelect.i2.i128.i32.i32, i128 %dataIn_internal_read, i32 68, i32 69

]]></Node>
<StgValue><ssdm name="p_Result_49_i"/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge5.i:1 %icmp_ln1064_5 = icmp_eq  i2 %p_Result_49_i, i2 3

]]></Node>
<StgValue><ssdm name="icmp_ln1064_5"/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge5.i:2 %br_ln142 = br i1 %icmp_ln1064_5, void, void

]]></Node>
<StgValue><ssdm name="br_ln142"/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0 %tmp_27 = bitselect i1 @_ssdm_op_BitSelect.i1.i128.i32, i128 %dataIn_internal_read, i32 68

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln148 = br i1 %tmp_27, void %._crit_edge6.i, void

]]></Node>
<StgValue><ssdm name="br_ln148"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_53_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 32, i32 39

]]></Node>
<StgValue><ssdm name="p_Result_53_i"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:1 %p_Result_28 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %p_Result_53_i, i8 0

]]></Node>
<StgValue><ssdm name="p_Result_28"/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="17" op_0_bw="16">
<![CDATA[
:2 %zext_ln885_9 = zext i16 %p_Result_28

]]></Node>
<StgValue><ssdm name="zext_ln885_9"/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:3 %add_ln885_11 = add i17 %zext_ln885, i17 %zext_ln885_9

]]></Node>
<StgValue><ssdm name="add_ln885_11"/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:4 %tmp_28 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_11, i32 16

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="16" op_0_bw="1">
<![CDATA[
:5 %zext_ln1691_14 = zext i1 %tmp_28

]]></Node>
<StgValue><ssdm name="zext_ln1691_14"/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:6 %add_ln229_24 = add i16 %p_Result_28, i16 %zext_ln1691_14

]]></Node>
<StgValue><ssdm name="add_ln229_24"/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:7 %add_ln229_11 = add i16 %add_ln229_24, i16 %cics_sums_V_1_load

]]></Node>
<StgValue><ssdm name="add_ln229_11"/></StgValue>
</operation>

<operation id="140" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:8 %store_ln152 = store i16 %add_ln229_11, i16 %cics_sums_V_1

]]></Node>
<StgValue><ssdm name="store_ln152"/></StgValue>
</operation>

<operation id="141" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="0"/>
<literal name="tmp_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0">
<![CDATA[
:9 %br_ln153 = br void %._crit_edge6.i

]]></Node>
<StgValue><ssdm name="br_ln153"/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_50_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 40, i32 47

]]></Node>
<StgValue><ssdm name="p_Result_50_i"/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1 %p_Result_51_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 32, i32 39

]]></Node>
<StgValue><ssdm name="p_Result_51_i"/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:2 %p_Result_29 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %p_Result_51_i, i8 %p_Result_50_i

]]></Node>
<StgValue><ssdm name="p_Result_29"/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="17" op_0_bw="16">
<![CDATA[
:3 %zext_ln885_8 = zext i16 %p_Result_29

]]></Node>
<StgValue><ssdm name="zext_ln885_8"/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:4 %add_ln885_10 = add i17 %zext_ln885, i17 %zext_ln885_8

]]></Node>
<StgValue><ssdm name="add_ln885_10"/></StgValue>
</operation>

<operation id="147" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:5 %tmp_26 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_10, i32 16

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="16" op_0_bw="1">
<![CDATA[
:6 %zext_ln1691_13 = zext i1 %tmp_26

]]></Node>
<StgValue><ssdm name="zext_ln1691_13"/></StgValue>
</operation>

<operation id="149" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:7 %add_ln229_23 = add i16 %p_Result_29, i16 %zext_ln1691_13

]]></Node>
<StgValue><ssdm name="add_ln229_23"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:8 %add_ln229_10 = add i16 %add_ln229_23, i16 %cics_sums_V_1_load

]]></Node>
<StgValue><ssdm name="add_ln229_10"/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:9 %store_ln146 = store i16 %add_ln229_10, i16 %cics_sums_V_1

]]></Node>
<StgValue><ssdm name="store_ln146"/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="0">
<![CDATA[
:10 %br_ln147 = br void %._crit_edge6.i

]]></Node>
<StgValue><ssdm name="br_ln147"/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="2" op_0_bw="2" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge6.i:0 %p_Result_55_i = partselect i2 @_ssdm_op_PartSelect.i2.i128.i32.i32, i128 %dataIn_internal_read, i32 70, i32 71

]]></Node>
<StgValue><ssdm name="p_Result_55_i"/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge6.i:1 %icmp_ln1064_6 = icmp_eq  i2 %p_Result_55_i, i2 3

]]></Node>
<StgValue><ssdm name="icmp_ln1064_6"/></StgValue>
</operation>

<operation id="155" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge6.i:2 %br_ln142 = br i1 %icmp_ln1064_6, void, void

]]></Node>
<StgValue><ssdm name="br_ln142"/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0 %tmp_30 = bitselect i1 @_ssdm_op_BitSelect.i1.i128.i32, i128 %dataIn_internal_read, i32 70

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln148 = br i1 %tmp_30, void %._crit_edge7.i, void

]]></Node>
<StgValue><ssdm name="br_ln148"/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_59_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 48, i32 55

]]></Node>
<StgValue><ssdm name="p_Result_59_i"/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:1 %p_Result_30 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %p_Result_59_i, i8 0

]]></Node>
<StgValue><ssdm name="p_Result_30"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="17" op_0_bw="16">
<![CDATA[
:2 %zext_ln885_11 = zext i16 %p_Result_30

]]></Node>
<StgValue><ssdm name="zext_ln885_11"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:3 %add_ln885_13 = add i17 %zext_ln885_1, i17 %zext_ln885_11

]]></Node>
<StgValue><ssdm name="add_ln885_13"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:4 %tmp_31 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_13, i32 16

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="16" op_0_bw="1">
<![CDATA[
:5 %zext_ln1691_16 = zext i1 %tmp_31

]]></Node>
<StgValue><ssdm name="zext_ln1691_16"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:6 %add_ln229_26 = add i16 %p_Result_30, i16 %zext_ln1691_16

]]></Node>
<StgValue><ssdm name="add_ln229_26"/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:7 %add_ln229_13 = add i16 %add_ln229_26, i16 %cics_sums_V_load

]]></Node>
<StgValue><ssdm name="add_ln229_13"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:8 %store_ln152 = store i16 %add_ln229_13, i16 %cics_sums_V

]]></Node>
<StgValue><ssdm name="store_ln152"/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="0"/>
<literal name="tmp_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="0">
<![CDATA[
:9 %br_ln153 = br void %._crit_edge7.i

]]></Node>
<StgValue><ssdm name="br_ln153"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_56_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 56, i32 63

]]></Node>
<StgValue><ssdm name="p_Result_56_i"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1 %p_Result_57_i = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %dataIn_internal_read, i32 48, i32 55

]]></Node>
<StgValue><ssdm name="p_Result_57_i"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
:2 %p_Result_31 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %p_Result_57_i, i8 %p_Result_56_i

]]></Node>
<StgValue><ssdm name="p_Result_31"/></StgValue>
</operation>

<operation id="171" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="17" op_0_bw="16">
<![CDATA[
:3 %zext_ln885_10 = zext i16 %p_Result_31

]]></Node>
<StgValue><ssdm name="zext_ln885_10"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:4 %add_ln885_12 = add i17 %zext_ln885_1, i17 %zext_ln885_10

]]></Node>
<StgValue><ssdm name="add_ln885_12"/></StgValue>
</operation>

<operation id="173" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:5 %tmp_29 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_12, i32 16

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="16" op_0_bw="1">
<![CDATA[
:6 %zext_ln1691_15 = zext i1 %tmp_29

]]></Node>
<StgValue><ssdm name="zext_ln1691_15"/></StgValue>
</operation>

<operation id="175" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:7 %add_ln229_25 = add i16 %p_Result_31, i16 %zext_ln1691_15

]]></Node>
<StgValue><ssdm name="add_ln229_25"/></StgValue>
</operation>

<operation id="176" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:8 %add_ln229_12 = add i16 %add_ln229_25, i16 %cics_sums_V_load

]]></Node>
<StgValue><ssdm name="add_ln229_12"/></StgValue>
</operation>

<operation id="177" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:9 %store_ln146 = store i16 %add_ln229_12, i16 %cics_sums_V

]]></Node>
<StgValue><ssdm name="store_ln146"/></StgValue>
</operation>

<operation id="178" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
<literal name="icmp_ln1064_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="0">
<![CDATA[
:10 %br_ln147 = br void %._crit_edge7.i

]]></Node>
<StgValue><ssdm name="br_ln147"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge7.i:2 %br_ln157 = br void

]]></Node>
<StgValue><ssdm name="br_ln157"/></StgValue>
</operation>

<operation id="180" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="0" op_0_bw="1" op_1_bw="1" op_2_bw="0">
<![CDATA[
:3 %store_ln159 = store i1 %currWord_last_V, i1 %cics_prevWord_last_V

]]></Node>
<StgValue><ssdm name="store_ln159"/></StgValue>
</operation>

<operation id="181" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4 %add_ln885_14 = add i16 %cics_wordCount_V_load, i16 1

]]></Node>
<StgValue><ssdm name="add_ln885_14"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5 %br_ln161 = br i1 %currWord_last_V, void %mergeST.i, void

]]></Node>
<StgValue><ssdm name="br_ln161"/></StgValue>
</operation>

<operation id="183" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0">
<![CDATA[
mergeST.i:0 %cics_wordCount_V_new_0_i = phi i16 0, void, i16 %add_ln885_14, void

]]></Node>
<StgValue><ssdm name="cics_wordCount_V_new_0_i"/></StgValue>
</operation>

<operation id="184" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
mergeST.i:1 %store_ln885 = store i16 %cics_wordCount_V_new_0_i, i16 %cics_wordCount_V

]]></Node>
<StgValue><ssdm name="store_ln885"/></StgValue>
</operation>

<operation id="185" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="0" op_0_bw="0">
<![CDATA[
mergeST.i:2 %br_ln166 = br void %._crit_edge2.i

]]></Node>
<StgValue><ssdm name="br_ln166"/></StgValue>
</operation>

<operation id="186" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:0 %r_3 = xor i17 %p_Val2_s, i17 131071

]]></Node>
<StgValue><ssdm name="r_3"/></StgValue>
</operation>

<operation id="187" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:1 %store_ln86 = store i17 %r_3, i17 %cics_sums_V_3

]]></Node>
<StgValue><ssdm name="store_ln86"/></StgValue>
</operation>

<operation id="188" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="16" op_0_bw="17">
<![CDATA[
:0 %trunc_ln885_1 = trunc i17 %p_Val2_s

]]></Node>
<StgValue><ssdm name="trunc_ln885_1"/></StgValue>
</operation>

<operation id="189" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:1 %add_ln885_2 = add i17 %p_Val2_s, i17 %zext_ln954

]]></Node>
<StgValue><ssdm name="add_ln885_2"/></StgValue>
</operation>

<operation id="190" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:2 %tmp_15 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_2, i32 16

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="16" op_0_bw="1">
<![CDATA[
:3 %zext_ln1691_5 = zext i1 %tmp_15

]]></Node>
<StgValue><ssdm name="zext_ln1691_5"/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4 %add_ln229_16 = add i16 %trunc_ln885_1, i16 %zext_ln1691_5

]]></Node>
<StgValue><ssdm name="add_ln229_16"/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:5 %add_ln229_3 = add i16 %add_ln229_16, i16 %cics_sums_V_2_load

]]></Node>
<StgValue><ssdm name="add_ln229_3"/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="17" op_0_bw="16">
<![CDATA[
:6 %zext_ln81 = zext i16 %add_ln229_3

]]></Node>
<StgValue><ssdm name="zext_ln81"/></StgValue>
</operation>

<operation id="195" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:7 %store_ln81 = store i17 %zext_ln81, i17 %cics_sums_V_3

]]></Node>
<StgValue><ssdm name="store_ln81"/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="16" op_0_bw="17">
<![CDATA[
:0 %trunc_ln885 = trunc i17 %p_Val2_s

]]></Node>
<StgValue><ssdm name="trunc_ln885"/></StgValue>
</operation>

<operation id="197" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:1 %add_ln885 = add i17 %p_Val2_s, i17 %zext_ln885

]]></Node>
<StgValue><ssdm name="add_ln885"/></StgValue>
</operation>

<operation id="198" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:2 %tmp = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885, i32 16

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="199" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="1">
<![CDATA[
:3 %zext_ln1691 = zext i1 %tmp

]]></Node>
<StgValue><ssdm name="zext_ln1691"/></StgValue>
</operation>

<operation id="200" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4 %add_ln229_14 = add i16 %trunc_ln885, i16 %zext_ln1691

]]></Node>
<StgValue><ssdm name="add_ln229_14"/></StgValue>
</operation>

<operation id="201" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:5 %add_ln229 = add i16 %add_ln229_14, i16 %cics_sums_V_1_load

]]></Node>
<StgValue><ssdm name="add_ln229"/></StgValue>
</operation>

<operation id="202" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="17" op_0_bw="16">
<![CDATA[
:6 %zext_ln74 = zext i16 %add_ln229

]]></Node>
<StgValue><ssdm name="zext_ln74"/></StgValue>
</operation>

<operation id="203" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:7 %store_ln74 = store i17 %zext_ln74, i17 %cics_sums_V_3

]]></Node>
<StgValue><ssdm name="store_ln74"/></StgValue>
</operation>

<operation id="204" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:8 %add_ln885_1 = add i17 %zext_ln954, i17 %zext_ln885_1

]]></Node>
<StgValue><ssdm name="add_ln885_1"/></StgValue>
</operation>

<operation id="205" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:9 %tmp_14 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln885_1, i32 16

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="206" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="16" op_0_bw="1">
<![CDATA[
:10 %zext_ln1691_4 = zext i1 %tmp_14

]]></Node>
<StgValue><ssdm name="zext_ln1691_4"/></StgValue>
</operation>

<operation id="207" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:11 %add_ln229_15 = add i16 %cics_sums_V_load, i16 %zext_ln1691_4

]]></Node>
<StgValue><ssdm name="add_ln229_15"/></StgValue>
</operation>

<operation id="208" st_id="2" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:12 %add_ln229_2 = add i16 %add_ln229_15, i16 %cics_sums_V_2_load

]]></Node>
<StgValue><ssdm name="add_ln229_2"/></StgValue>
</operation>

<operation id="209" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
:13 %store_ln76 = store i16 %add_ln229_2, i16 %cics_sums_V_2

]]></Node>
<StgValue><ssdm name="store_ln76"/></StgValue>
</operation>

<operation id="210" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="16" op_0_bw="17">
<![CDATA[
:0 %trunc_ln674 = trunc i17 %p_Val2_s

]]></Node>
<StgValue><ssdm name="trunc_ln674"/></StgValue>
</operation>

<operation id="211" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1 %icmp_ln1064 = icmp_eq  i16 %trunc_ln674, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln1064"/></StgValue>
</operation>

<operation id="212" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2 %icmp_ln1064_1 = icmp_eq  i8 %icmpType_V_load, i8 8

]]></Node>
<StgValue><ssdm name="icmp_ln1064_1"/></StgValue>
</operation>

<operation id="213" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3 %icmp_ln1064_2 = icmp_eq  i8 %icmpCode_V_load, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln1064_2"/></StgValue>
</operation>

<operation id="214" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4 %and_ln91 = and i1 %icmp_ln1064_1, i1 %icmp_ln1064_2

]]></Node>
<StgValue><ssdm name="and_ln91"/></StgValue>
</operation>

<operation id="215" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:5 %and_ln91_1 = and i1 %and_ln91, i1 %icmp_ln1064

]]></Node>
<StgValue><ssdm name="and_ln91_1"/></StgValue>
</operation>

<operation id="216" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6 %br_ln91 = br i1 %and_ln91_1, void %.critedge.i, void

]]></Node>
<StgValue><ssdm name="br_ln91"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="217" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i128 %dataIn_internal, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="218" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i128 %dataIn_internal, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="219" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:2 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i128 %dataIn_internal, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="220" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:3 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i16 %icmp_server_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_checksumStreams, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="221" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:4 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i16 %icmp_server_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_checksumStreams, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="222" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:5 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i16 %icmp_server_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_checksumStreams, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="223" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="0" op_1_bw="73" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:6 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i73 %packageBuffer1, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="224" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="0" op_0_bw="0" op_1_bw="73" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:7 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i73 %packageBuffer1, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="225" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="0" op_0_bw="0" op_1_bw="73" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:8 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i73 %packageBuffer1, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="226" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:9 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %validFifo, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="227" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:10 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %validFifo, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="228" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:11 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %validFifo, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="229" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:12 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i16 %icmp_server_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_checksumStreams, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="230" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:13 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i1 %validFifo, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="231" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="0" op_1_bw="73" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:14 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i73 %packageBuffer1, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="232" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:15 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i128 %dataIn_internal, void @empty, i32 0, i32 0, void @empty_0, i32 0, i32 0, void @empty_0, void @empty_0, void @empty_0, i32 0, i32 0, i32 0, i32 0, void @empty_0, void @empty_0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="233" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:16 %specpipeline_ln43 = specpipeline void @_ssdm_op_SpecPipeline, i32 1, i32 0, i32 0, i32 0, void @empty_0

]]></Node>
<StgValue><ssdm name="specpipeline_ln43"/></StgValue>
</operation>

<operation id="234" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="64" op_0_bw="64">
<![CDATA[
entry:18 %sendWord_data_V = load i64 %cics_prevWord_data_V

]]></Node>
<StgValue><ssdm name="sendWord_data_V"/></StgValue>
</operation>

<operation id="235" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="17" op_0_bw="17">
<![CDATA[
:8 %icmpChecksum_V_load = load i17 %icmpChecksum_V

]]></Node>
<StgValue><ssdm name="icmpChecksum_V_load"/></StgValue>
</operation>

<operation id="236" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="32" op_0_bw="64">
<![CDATA[
:0 %trunc_ln674_5 = trunc i64 %sendWord_data_V

]]></Node>
<StgValue><ssdm name="trunc_ln674_5"/></StgValue>
</operation>

<operation id="237" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="17" op_0_bw="17" op_1_bw="1" op_2_bw="16">
<![CDATA[
:7 %p_Result_s = bitconcatenate i17 @_ssdm_op_BitConcatenate.i17.i1.i16, i1 1, i16 %p_Result_32_i

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="238" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:8 %store_ln844 = store i17 %p_Result_s, i17 %icmpChecksum_V

]]></Node>
<StgValue><ssdm name="store_ln844"/></StgValue>
</operation>

<operation id="239" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="65" op_0_bw="65" op_1_bw="1" op_2_bw="32" op_3_bw="32">
<![CDATA[
:9 %or_ln = bitconcatenate i65 @_ssdm_op_BitConcatenate.i65.i1.i32.i32, i1 1, i32 %trunc_ln674_6, i32 %trunc_ln674_5

]]></Node>
<StgValue><ssdm name="or_ln"/></StgValue>
</operation>

<operation id="240" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="72" op_0_bw="65">
<![CDATA[
:10 %sext_ln173 = sext i65 %or_ln

]]></Node>
<StgValue><ssdm name="sext_ln173"/></StgValue>
</operation>

<operation id="241" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="73" op_0_bw="72">
<![CDATA[
:11 %zext_ln173 = zext i72 %sext_ln173

]]></Node>
<StgValue><ssdm name="zext_ln173"/></StgValue>
</operation>

<operation id="242" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0" op_1_bw="73" op_2_bw="73">
<![CDATA[
:12 %write_ln173 = write void @_ssdm_op_Write.ap_fifo.volatile.i73P0A, i73 %packageBuffer1, i73 %zext_ln173

]]></Node>
<StgValue><ssdm name="write_ln173"/></StgValue>
</operation>

<operation id="243" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:31 %p_Result_36_i = partselect i32 @_ssdm_op_PartSelect.i32.i64.i32.i32, i64 %sendWord_data_V, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="p_Result_36_i"/></StgValue>
</operation>

<operation id="244" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="40" op_0_bw="40" op_1_bw="8" op_2_bw="32">
<![CDATA[
:32 %tmp_34_i = bitconcatenate i40 @_ssdm_op_BitConcatenate.i40.i8.i32, i8 0, i32 %p_Result_36_i

]]></Node>
<StgValue><ssdm name="tmp_34_i"/></StgValue>
</operation>

<operation id="245" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="40" op_3_bw="32" op_4_bw="32">
<![CDATA[
:33 %p_Result_23 = partset i64 @_ssdm_op_PartSet.i64.i64.i40.i32.i32, i64 %currWord_data_V_2, i40 %tmp_34_i, i32 0, i32 39

]]></Node>
<StgValue><ssdm name="p_Result_23"/></StgValue>
</operation>

<operation id="246" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="0">
<![CDATA[
:34 %br_ln137 = br void

]]></Node>
<StgValue><ssdm name="br_ln137"/></StgValue>
</operation>

<operation id="247" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="73" op_0_bw="73" op_1_bw="1" op_2_bw="8" op_3_bw="64">
<![CDATA[
:0 %p_4 = bitconcatenate i73 @_ssdm_op_BitConcatenate.i73.i1.i8.i64, i1 %sendWord_last_V, i8 %sendWord_keep_V, i64 %sendWord_data_V

]]></Node>
<StgValue><ssdm name="p_4"/></StgValue>
</operation>

<operation id="248" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="0" op_1_bw="73" op_2_bw="73">
<![CDATA[
:1 %write_ln173 = write void @_ssdm_op_Write.ap_fifo.volatile.i73P0A, i73 %packageBuffer1, i73 %p_4

]]></Node>
<StgValue><ssdm name="write_ln173"/></StgValue>
</operation>

<operation id="249" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="73" op_0_bw="73" op_1_bw="1" op_2_bw="8" op_3_bw="64">
<![CDATA[
._crit_edge7.i:0 %p_5 = bitconcatenate i73 @_ssdm_op_BitConcatenate.i73.i1.i8.i64, i1 %sendWord_last_V, i8 %sendWord_keep_V, i64 %sendWord_data_V

]]></Node>
<StgValue><ssdm name="p_5"/></StgValue>
</operation>

<operation id="250" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="cics_wordCount_V_load" val="!0"/>
<literal name="cics_wordCount_V_load" val="!1"/>
<literal name="cics_wordCount_V_load" val="!2"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="0" op_0_bw="0" op_1_bw="73" op_2_bw="73">
<![CDATA[
._crit_edge7.i:1 %write_ln173 = write void @_ssdm_op_Write.ap_fifo.volatile.i73P0A, i73 %packageBuffer1, i73 %p_5

]]></Node>
<StgValue><ssdm name="write_ln173"/></StgValue>
</operation>

<operation id="251" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="64" op_0_bw="64" op_1_bw="0" op_2_bw="64" op_3_bw="0" op_4_bw="64" op_5_bw="0" op_6_bw="64" op_7_bw="0">
<![CDATA[
:0 %currWord_data_V_1 = phi i64 %currWord_data_V_2, void %._crit_edge7.i, i64 %p_Result_23, void, i64 %currWord_data_V_2, void, i64 %currWord_data_V_2, void

]]></Node>
<StgValue><ssdm name="currWord_data_V_1"/></StgValue>
</operation>

<operation id="252" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="0" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
:1 %store_ln159 = store i64 %currWord_data_V_1, i64 %cics_prevWord_data_V

]]></Node>
<StgValue><ssdm name="store_ln159"/></StgValue>
</operation>

<operation id="253" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:2 %r_4 = xor i17 %icmpChecksum_V_load, i17 131071

]]></Node>
<StgValue><ssdm name="r_4"/></StgValue>
</operation>

<operation id="254" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:3 %store_ln87 = store i17 %r_4, i17 %icmpChecksum_V

]]></Node>
<StgValue><ssdm name="store_ln87"/></StgValue>
</operation>

<operation id="255" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="0" op_0_bw="0">
<![CDATA[
:4 %br_ln88 = br void

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>

<operation id="256" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="17">
<![CDATA[
:8 %trunc_ln886 = trunc i17 %icmpChecksum_V_load

]]></Node>
<StgValue><ssdm name="trunc_ln886"/></StgValue>
</operation>

<operation id="257" st_id="3" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:9 %add_ln886 = add i17 %icmpChecksum_V_load, i17 131064

]]></Node>
<StgValue><ssdm name="add_ln886"/></StgValue>
</operation>

<operation id="258" st_id="3" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:10 %add_ln1691 = add i16 %trunc_ln886, i16 65528

]]></Node>
<StgValue><ssdm name="add_ln1691"/></StgValue>
</operation>

<operation id="259" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="1" op_0_bw="1" op_1_bw="17" op_2_bw="32">
<![CDATA[
:11 %tmp_16 = bitselect i1 @_ssdm_op_BitSelect.i1.i17.i32, i17 %add_ln886, i32 16

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="260" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="16" op_0_bw="1">
<![CDATA[
:12 %zext_ln1691_6 = zext i1 %tmp_16

]]></Node>
<StgValue><ssdm name="zext_ln1691_6"/></StgValue>
</operation>

<operation id="261" st_id="3" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
:13 %sub_ln229 = sub i16 %add_ln1691, i16 %zext_ln1691_6

]]></Node>
<StgValue><ssdm name="sub_ln229"/></StgValue>
</operation>

<operation id="262" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="17" op_0_bw="16">
<![CDATA[
:14 %zext_ln83 = zext i16 %sub_ln229

]]></Node>
<StgValue><ssdm name="zext_ln83"/></StgValue>
</operation>

<operation id="263" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:15 %store_ln83 = store i17 %zext_ln83, i17 %icmpChecksum_V

]]></Node>
<StgValue><ssdm name="store_ln83"/></StgValue>
</operation>

<operation id="264" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="0" op_0_bw="0">
<![CDATA[
:16 %br_ln84 = br void

]]></Node>
<StgValue><ssdm name="br_ln84"/></StgValue>
</operation>

<operation id="265" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
:14 %r = xor i17 %icmpChecksum_V_load, i17 131071

]]></Node>
<StgValue><ssdm name="r"/></StgValue>
</operation>

<operation id="266" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="0" op_0_bw="17" op_1_bw="17" op_2_bw="0">
<![CDATA[
:15 %store_ln77 = store i17 %r, i17 %icmpChecksum_V

]]></Node>
<StgValue><ssdm name="store_ln77"/></StgValue>
</operation>

<operation id="267" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="0" op_0_bw="0">
<![CDATA[
:16 %br_ln78 = br void

]]></Node>
<StgValue><ssdm name="br_ln78"/></StgValue>
</operation>

<operation id="268" st_id="3" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
<literal name="and_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
.critedge.i:0 %write_ln173 = write void @_ssdm_op_Write.ap_fifo.volatile.i1P0A, i1 %validFifo, i1 0

]]></Node>
<StgValue><ssdm name="write_ln173"/></StgValue>
</operation>

<operation id="269" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
<literal name="and_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="0" op_0_bw="0">
<![CDATA[
.critedge.i:1 %br_ln0 = br void

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="270" st_id="3" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
<literal name="and_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
:0 %write_ln173 = write void @_ssdm_op_Write.ap_fifo.volatile.i1P0A, i1 %validFifo, i1 1

]]></Node>
<StgValue><ssdm name="write_ln173"/></StgValue>
</operation>

<operation id="271" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
<literal name="and_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="16" op_0_bw="17">
<![CDATA[
:1 %trunc_ln223 = trunc i17 %icmpChecksum_V_load

]]></Node>
<StgValue><ssdm name="trunc_ln223"/></StgValue>
</operation>

<operation id="272" st_id="3" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
<literal name="and_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
:2 %write_ln173 = write void @_ssdm_op_Write.ap_fifo.volatile.i16P0A, i16 %icmp_server_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_stream_net_axis_64_0_checksumStreams, i16 %trunc_ln223

]]></Node>
<StgValue><ssdm name="write_ln173"/></StgValue>
</operation>

<operation id="273" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="0"/>
<literal name="cics_computeCs_load" val="1"/>
<literal name="cics_state_load" val="-1"/>
<literal name="and_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="0" op_0_bw="0">
<![CDATA[
:3 %br_ln94 = br void

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="274" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="73" op_0_bw="73" op_1_bw="1" op_2_bw="8" op_3_bw="64">
<![CDATA[
:0 %p_s = bitconcatenate i73 @_ssdm_op_BitConcatenate.i73.i1.i8.i64, i1 %sendWord_last_V, i8 %sendWord_keep_V, i64 %sendWord_data_V

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="275" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="0" op_0_bw="0" op_1_bw="73" op_2_bw="73">
<![CDATA[
:1 %write_ln173 = write void @_ssdm_op_Write.ap_fifo.volatile.i73P0A, i73 %packageBuffer1, i73 %p_s

]]></Node>
<StgValue><ssdm name="write_ln173"/></StgValue>
</operation>

<operation id="276" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="cics_writeLastOne_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="0" op_0_bw="0">
<![CDATA[
:3 %br_ln69 = br void %check_icmp_checksum.exit

]]></Node>
<StgValue><ssdm name="br_ln69"/></StgValue>
</operation>

<operation id="277" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="331" bw="0">
<![CDATA[
check_icmp_checksum.exit:0 %ret_ln0 = ret

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
