Fitter report for correlation_signal
Tue Oct 08 15:44:07 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 08 15:44:07 2019           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; correlation_signal                              ;
; Top-level Entity Name              ; correlation_signal                              ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE15F23C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,341 / 15,408 ( 9 % )                          ;
;     Total combinational functions  ; 971 / 15,408 ( 6 % )                            ;
;     Dedicated logic registers      ; 955 / 15,408 ( 6 % )                            ;
; Total registers                    ; 956                                             ;
; Total pins                         ; 72 / 344 ( 21 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 148,480 / 516,096 ( 29 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE15F23C8                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                          ;
+---------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                            ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+---------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; arm_read_ram_return3:U3|cs_reg1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fsmc_cs~input    ; O                ;                       ;
+---------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2201 ) ; 0.00 % ( 0 / 2201 )        ; 0.00 % ( 0 / 2201 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2201 ) ; 0.00 % ( 0 / 2201 )        ; 0.00 % ( 0 / 2201 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2186 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/intelFPGA/correlation_signal/output_files/correlation_signal.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 1,341 / 15,408 ( 9 % )     ;
;     -- Combinational with no register       ; 386                        ;
;     -- Register only                        ; 370                        ;
;     -- Combinational with a register        ; 585                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 417                        ;
;     -- 3 input functions                    ; 208                        ;
;     -- <=2 input functions                  ; 346                        ;
;     -- Register only                        ; 370                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 741                        ;
;     -- arithmetic mode                      ; 230                        ;
;                                             ;                            ;
; Total registers*                            ; 956 / 17,056 ( 6 % )       ;
;     -- Dedicated logic registers            ; 955 / 15,408 ( 6 % )       ;
;     -- I/O registers                        ; 1 / 1,648 ( < 1 % )        ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 117 / 963 ( 12 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 72 / 344 ( 21 % )          ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 20 / 56 ( 36 % )           ;
; Total block memory bits                     ; 148,480 / 516,096 ( 29 % ) ;
; Total block memory implementation bits      ; 184,320 / 516,096 ( 36 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 10                         ;
;     -- Global clocks                        ; 10 / 20 ( 50 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3.2% / 3.1% / 3.4%         ;
; Peak interconnect usage (total/H/V)         ; 10.0% / 9.1% / 11.3%       ;
; Maximum fan-out                             ; 594                        ;
; Highest non-global fan-out                  ; 38                         ;
; Total fan-out                               ; 6934                       ;
; Average fan-out                             ; 2.89                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1341 / 15408 ( 9 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 386                  ; 0                              ;
;     -- Register only                        ; 370                  ; 0                              ;
;     -- Combinational with a register        ; 585                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 417                  ; 0                              ;
;     -- 3 input functions                    ; 208                  ; 0                              ;
;     -- <=2 input functions                  ; 346                  ; 0                              ;
;     -- Register only                        ; 370                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 741                  ; 0                              ;
;     -- arithmetic mode                      ; 230                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 956                  ; 0                              ;
;     -- Dedicated logic registers            ; 955 / 15408 ( 6 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 117 / 963 ( 12 % )   ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 72                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 148480               ; 0                              ;
; Total RAM block bits                        ; 184320               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 20 / 56 ( 35 % )     ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 7 / 24 ( 29 % )      ; 4 / 24 ( 16 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 987                  ; 2                              ;
;     -- Registered Input Connections         ; 850                  ; 0                              ;
;     -- Output Connections                   ; 18                   ; 971                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6947                 ; 983                            ;
;     -- Registered Connections               ; 3699                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 973                            ;
;     -- hard_block:auto_generated_inst       ; 973                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 47                   ; 2                              ;
;     -- Output Ports                         ; 9                    ; 4                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; KEY           ; B6    ; 8        ; 11           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[0]   ; AB8   ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[10]  ; G13   ; 7        ; 30           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[11]  ; A17   ; 7        ; 30           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[1]   ; C8    ; 8        ; 9            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[2]   ; A6    ; 8        ; 11           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[3]   ; G10   ; 8        ; 9            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[4]   ; H11   ; 8        ; 19           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[5]   ; E10   ; 8        ; 16           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[6]   ; B10   ; 8        ; 16           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[7]   ; A10   ; 8        ; 16           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[8]   ; A9    ; 8        ; 16           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ad1_data[9]   ; G9    ; 8        ; 9            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; arm_to_fpga   ; D15   ; 7        ; 32           ; 29           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; clk           ; G1    ; 1        ; 0            ; 14           ; 7            ; 25                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[0]  ; H5    ; 1        ; 0            ; 27           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[10] ; T1    ; 2        ; 0            ; 14           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[11] ; AA4   ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[12] ; AA14  ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[13] ; T11   ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[14] ; U11   ; 3        ; 19           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[15] ; P7    ; 2        ; 0            ; 5            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[16] ; G18   ; 6        ; 41           ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[17] ; R8    ; 2        ; 0            ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[18] ; Y13   ; 4        ; 26           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[19] ; A5    ; 8        ; 7            ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[1]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[20] ; M4    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[21] ; F8    ; 8        ; 5            ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[22] ; K18   ; 6        ; 41           ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[23] ; AA15  ; 4        ; 26           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[24] ; D2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[25] ; R9    ; 3        ; 1            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[2]  ; C10   ; 8        ; 14           ; 29           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[3]  ; G11   ; 8        ; 14           ; 29           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[4]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[5]  ; E12   ; 7        ; 21           ; 29           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[6]  ; E11   ; 7        ; 21           ; 29           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[7]  ; B13   ; 7        ; 21           ; 29           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[8]  ; B8    ; 8        ; 14           ; 29           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_addr[9]  ; T2    ; 2        ; 0            ; 14           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_clk      ; AB16  ; 4        ; 28           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_cs       ; A14   ; 7        ; 23           ; 29           ; 21           ; 5                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_nadv     ; T7    ; 2        ; 0            ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_rd       ; D10   ; 8        ; 16           ; 29           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; fsmc_wr       ; B14   ; 7        ; 23           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; rst           ; C13   ; 7        ; 23           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ICG           ; H10   ; 8        ; 9            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M             ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SH            ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk_to_all_AD ; AA3   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fpga_to_arm   ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[0]        ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[1]        ; E9    ; 8        ; 11           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[2]        ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[3]        ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------+
; fsmc_data[0]  ; A13   ; 7        ; 21           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[10] ; A15   ; 7        ; 26           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[11] ; F13   ; 7        ; 26           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[12] ; C15   ; 7        ; 28           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[13] ; D13   ; 7        ; 23           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[14] ; B15   ; 7        ; 26           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[15] ; B17   ; 7        ; 30           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[1]  ; F11   ; 7        ; 21           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[2]  ; B16   ; 7        ; 28           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[3]  ; H12   ; 7        ; 26           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[4]  ; E15   ; 7        ; 30           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[5]  ; E13   ; 7        ; 23           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[6]  ; H13   ; 7        ; 28           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[7]  ; E14   ; 7        ; 28           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[8]  ; F12   ; 7        ; 28           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
; fsmc_data[9]  ; G12   ; 7        ; 26           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arm_read_ram_return3:U3|rd (inverted) ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R5n, PADD23                       ; Use as regular IO        ; fsmc_addr[16]           ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; ad1_data[11]            ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; fsmc_data[15]           ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; fsmc_data[7]            ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; fsmc_data[11]           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; fsmc_data[10]           ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; fsmc_data[14]           ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; rst                     ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; fsmc_data[13]           ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; fsmc_cs                 ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; fsmc_wr                 ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; fsmc_data[0]            ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; fsmc_addr[7]            ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; fsmc_addr[6]            ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; fsmc_data[1]            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; ad1_data[6]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; ad1_data[8]             ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; fsmc_addr[1]            ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; fsmc_addr[4]            ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; fsmc_addr[8]            ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; led[2]                  ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; led[0]                  ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; ad1_data[2]             ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; KEY                     ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; ad1_data[1]             ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; SH                      ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; fsmc_addr[19]           ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; fsmc_addr[21]           ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 32 ( 22 % )  ; 2.5V          ; --           ;
; 2        ; 6 / 47 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 7 / 46 ( 15 % )  ; 2.5V          ; --           ;
; 4        ; 4 / 41 ( 10 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 26 / 47 ( 55 % ) ; 2.5V          ; --           ;
; 8        ; 24 / 43 ( 56 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; fsmc_addr[19]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 336        ; 8        ; ad1_data[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; led[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; fsmc_addr[4]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; ad1_data[8]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; ad1_data[7]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; fsmc_data[0]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; fsmc_cs                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; fsmc_data[10]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; fpga_to_arm                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 296        ; 7        ; ad1_data[11]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 3        ; clk_to_all_AD                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; fsmc_addr[11]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; fsmc_addr[12]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; fsmc_addr[23]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; ad1_data[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; fsmc_clk                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; led[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; KEY                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; led[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; fsmc_addr[8]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; fsmc_addr[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; ad1_data[6]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; fsmc_addr[7]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; fsmc_wr                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; fsmc_data[14]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 299        ; 7        ; fsmc_data[2]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 297        ; 7        ; fsmc_data[15]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; SH                                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 339        ; 8        ; ad1_data[1]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; fsmc_addr[2]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; rst                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; fsmc_data[12]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; fsmc_addr[24]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; fsmc_rd                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; fsmc_data[13]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; arm_to_fpga                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; led[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; ad1_data[5]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; fsmc_addr[6]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; fsmc_addr[5]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; fsmc_data[5]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; fsmc_data[7]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 294        ; 7        ; fsmc_data[4]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; fsmc_addr[21]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; fsmc_data[1]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; fsmc_data[8]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 306        ; 7        ; fsmc_data[11]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; ad1_data[9]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; ad1_data[3]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; fsmc_addr[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; fsmc_data[9]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; ad1_data[10]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; fsmc_addr[16]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; fsmc_addr[0]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; ICG                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 323        ; 8        ; ad1_data[4]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; fsmc_data[3]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; fsmc_data[6]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; fsmc_addr[22]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; fsmc_addr[20]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; fsmc_addr[15]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; fsmc_addr[17]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 88         ; 3        ; fsmc_addr[25]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; fsmc_addr[10]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 40         ; 2        ; fsmc_addr[9]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; fsmc_nadv                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; fsmc_addr[13]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; fsmc_addr[14]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; M                                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; fsmc_addr[18]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                             ;
+-------------------------------+-----------------------------------------------------------------------------------------+
; Name                          ; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------------+
; SDC pin name                  ; U1|u_sys_pll|altpll_component|auto_generated|pll1                                       ;
; PLL mode                      ; Normal                                                                                  ;
; Compensate clock              ; clock0                                                                                  ;
; Compensated input/output pins ; --                                                                                      ;
; Switchover type               ; --                                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                                ;
; Input frequency 1             ; --                                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                ;
; Nominal VCO frequency         ; 600.0 MHz                                                                               ;
; VCO post scale K counter      ; 2                                                                                       ;
; VCO frequency control         ; Auto                                                                                    ;
; VCO phase shift step          ; 208 ps                                                                                  ;
; VCO multiply                  ; --                                                                                      ;
; VCO divide                    ; --                                                                                      ;
; Freq min lock                 ; 25.0 MHz                                                                                ;
; Freq max lock                 ; 54.18 MHz                                                                               ;
; M VCO Tap                     ; 0                                                                                       ;
; M Initial                     ; 1                                                                                       ;
; M value                       ; 12                                                                                      ;
; N value                       ; 1                                                                                       ;
; Charge pump current           ; setting 1                                                                               ;
; Loop filter resistance        ; setting 27                                                                              ;
; Loop filter capacitance       ; setting 0                                                                               ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                      ;
; Bandwidth type                ; Medium                                                                                  ;
; Real time reconfigurable      ; Off                                                                                     ;
; Scan chain MIF file           ; --                                                                                      ;
; Preserve PLL counter order    ; Off                                                                                     ;
; PLL location                  ; PLL_1                                                                                   ;
; Inclk0 signal                 ; clk                                                                                     ;
; Inclk1 signal                 ; --                                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                                           ;
; Inclk1 signal type            ; --                                                                                      ;
+-------------------------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; U1|u_sys_pll|altpll_component|auto_generated|pll1|clk[0] ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; U1|u_sys_pll|altpll_component|auto_generated|pll1|clk[1] ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; U1|u_sys_pll|altpll_component|auto_generated|pll1|clk[2] ;
+-----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; led[0]        ; Incomplete set of assignments ;
; led[1]        ; Incomplete set of assignments ;
; led[2]        ; Incomplete set of assignments ;
; led[3]        ; Incomplete set of assignments ;
; M             ; Incomplete set of assignments ;
; ICG           ; Incomplete set of assignments ;
; SH            ; Incomplete set of assignments ;
; clk_to_all_AD ; Incomplete set of assignments ;
; fsmc_addr[9]  ; Incomplete set of assignments ;
; fsmc_addr[10] ; Incomplete set of assignments ;
; fsmc_addr[11] ; Incomplete set of assignments ;
; fsmc_addr[12] ; Incomplete set of assignments ;
; fsmc_addr[13] ; Incomplete set of assignments ;
; fsmc_addr[14] ; Incomplete set of assignments ;
; fsmc_addr[15] ; Incomplete set of assignments ;
; fsmc_addr[16] ; Incomplete set of assignments ;
; fsmc_addr[17] ; Incomplete set of assignments ;
; fsmc_addr[18] ; Incomplete set of assignments ;
; fsmc_addr[19] ; Incomplete set of assignments ;
; fsmc_addr[20] ; Incomplete set of assignments ;
; fsmc_addr[21] ; Incomplete set of assignments ;
; fsmc_addr[22] ; Incomplete set of assignments ;
; fsmc_addr[23] ; Incomplete set of assignments ;
; fsmc_addr[24] ; Incomplete set of assignments ;
; fsmc_addr[25] ; Incomplete set of assignments ;
; fsmc_clk      ; Incomplete set of assignments ;
; fsmc_nadv     ; Incomplete set of assignments ;
; fpga_to_arm   ; Incomplete set of assignments ;
; fsmc_data[0]  ; Incomplete set of assignments ;
; fsmc_data[1]  ; Incomplete set of assignments ;
; fsmc_data[2]  ; Incomplete set of assignments ;
; fsmc_data[3]  ; Incomplete set of assignments ;
; fsmc_data[4]  ; Incomplete set of assignments ;
; fsmc_data[5]  ; Incomplete set of assignments ;
; fsmc_data[6]  ; Incomplete set of assignments ;
; fsmc_data[7]  ; Incomplete set of assignments ;
; fsmc_data[8]  ; Incomplete set of assignments ;
; fsmc_data[9]  ; Incomplete set of assignments ;
; fsmc_data[10] ; Incomplete set of assignments ;
; fsmc_data[11] ; Incomplete set of assignments ;
; fsmc_data[12] ; Incomplete set of assignments ;
; fsmc_data[13] ; Incomplete set of assignments ;
; fsmc_data[14] ; Incomplete set of assignments ;
; fsmc_data[15] ; Incomplete set of assignments ;
; fsmc_wr       ; Incomplete set of assignments ;
; fsmc_cs       ; Incomplete set of assignments ;
; arm_to_fpga   ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; fsmc_addr[1]  ; Incomplete set of assignments ;
; fsmc_addr[2]  ; Incomplete set of assignments ;
; fsmc_addr[0]  ; Incomplete set of assignments ;
; fsmc_addr[3]  ; Incomplete set of assignments ;
; fsmc_addr[8]  ; Incomplete set of assignments ;
; fsmc_addr[7]  ; Incomplete set of assignments ;
; fsmc_addr[4]  ; Incomplete set of assignments ;
; fsmc_addr[5]  ; Incomplete set of assignments ;
; fsmc_addr[6]  ; Incomplete set of assignments ;
; rst           ; Incomplete set of assignments ;
; fsmc_rd       ; Incomplete set of assignments ;
; KEY           ; Incomplete set of assignments ;
; ad1_data[0]   ; Incomplete set of assignments ;
; ad1_data[6]   ; Incomplete set of assignments ;
; ad1_data[7]   ; Incomplete set of assignments ;
; ad1_data[8]   ; Incomplete set of assignments ;
; ad1_data[9]   ; Incomplete set of assignments ;
; ad1_data[10]  ; Incomplete set of assignments ;
; ad1_data[11]  ; Incomplete set of assignments ;
; ad1_data[4]   ; Incomplete set of assignments ;
; ad1_data[5]   ; Incomplete set of assignments ;
; ad1_data[2]   ; Incomplete set of assignments ;
; ad1_data[3]   ; Incomplete set of assignments ;
; ad1_data[1]   ; Incomplete set of assignments ;
; led[0]        ; Missing location assignment   ;
; led[1]        ; Missing location assignment   ;
; led[2]        ; Missing location assignment   ;
; led[3]        ; Missing location assignment   ;
; M             ; Missing location assignment   ;
; ICG           ; Missing location assignment   ;
; SH            ; Missing location assignment   ;
; clk_to_all_AD ; Missing location assignment   ;
; fsmc_addr[9]  ; Missing location assignment   ;
; fsmc_addr[10] ; Missing location assignment   ;
; fsmc_addr[11] ; Missing location assignment   ;
; fsmc_addr[12] ; Missing location assignment   ;
; fsmc_addr[13] ; Missing location assignment   ;
; fsmc_addr[14] ; Missing location assignment   ;
; fsmc_addr[15] ; Missing location assignment   ;
; fsmc_addr[16] ; Missing location assignment   ;
; fsmc_addr[17] ; Missing location assignment   ;
; fsmc_addr[18] ; Missing location assignment   ;
; fsmc_addr[19] ; Missing location assignment   ;
; fsmc_addr[20] ; Missing location assignment   ;
; fsmc_addr[21] ; Missing location assignment   ;
; fsmc_addr[22] ; Missing location assignment   ;
; fsmc_addr[23] ; Missing location assignment   ;
; fsmc_addr[24] ; Missing location assignment   ;
; fsmc_addr[25] ; Missing location assignment   ;
; fsmc_clk      ; Missing location assignment   ;
; fsmc_nadv     ; Missing location assignment   ;
; fpga_to_arm   ; Missing location assignment   ;
; fsmc_data[0]  ; Missing location assignment   ;
; fsmc_data[1]  ; Missing location assignment   ;
; fsmc_data[2]  ; Missing location assignment   ;
; fsmc_data[3]  ; Missing location assignment   ;
; fsmc_data[4]  ; Missing location assignment   ;
; fsmc_data[5]  ; Missing location assignment   ;
; fsmc_data[6]  ; Missing location assignment   ;
; fsmc_data[7]  ; Missing location assignment   ;
; fsmc_data[8]  ; Missing location assignment   ;
; fsmc_data[9]  ; Missing location assignment   ;
; fsmc_data[10] ; Missing location assignment   ;
; fsmc_data[11] ; Missing location assignment   ;
; fsmc_data[12] ; Missing location assignment   ;
; fsmc_data[13] ; Missing location assignment   ;
; fsmc_data[14] ; Missing location assignment   ;
; fsmc_data[15] ; Missing location assignment   ;
; fsmc_wr       ; Missing location assignment   ;
; fsmc_cs       ; Missing location assignment   ;
; arm_to_fpga   ; Missing location assignment   ;
; clk           ; Missing location assignment   ;
; fsmc_addr[1]  ; Missing location assignment   ;
; fsmc_addr[2]  ; Missing location assignment   ;
; fsmc_addr[0]  ; Missing location assignment   ;
; fsmc_addr[3]  ; Missing location assignment   ;
; fsmc_addr[8]  ; Missing location assignment   ;
; fsmc_addr[7]  ; Missing location assignment   ;
; fsmc_addr[4]  ; Missing location assignment   ;
; fsmc_addr[5]  ; Missing location assignment   ;
; fsmc_addr[6]  ; Missing location assignment   ;
; rst           ; Missing location assignment   ;
; fsmc_rd       ; Missing location assignment   ;
; KEY           ; Missing location assignment   ;
; ad1_data[0]   ; Missing location assignment   ;
; ad1_data[6]   ; Missing location assignment   ;
; ad1_data[7]   ; Missing location assignment   ;
; ad1_data[8]   ; Missing location assignment   ;
; ad1_data[9]   ; Missing location assignment   ;
; ad1_data[10]  ; Missing location assignment   ;
; ad1_data[11]  ; Missing location assignment   ;
; ad1_data[4]   ; Missing location assignment   ;
; ad1_data[5]   ; Missing location assignment   ;
; ad1_data[2]   ; Missing location assignment   ;
; ad1_data[3]   ; Missing location assignment   ;
; ad1_data[1]   ; Missing location assignment   ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                            ; Entity Name           ; Library Name ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |correlation_signal                                     ; 1341 (0)    ; 955 (0)                   ; 1 (1)         ; 148480      ; 20   ; 0            ; 0       ; 0         ; 72   ; 0            ; 386 (0)      ; 370 (0)           ; 585 (1)          ; |correlation_signal                                                                                                                                                                            ; correlation_signal    ; work         ;
;    |arm_read_pingpang_ram:U10|                          ; 173 (171)   ; 93 (91)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 2 (2)             ; 91 (89)          ; |correlation_signal|arm_read_pingpang_ram:U10                                                                                                                                                  ; arm_read_pingpang_ram ; work         ;
;       |ram1:ram1|                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |correlation_signal|arm_read_pingpang_ram:U10|ram1:ram1                                                                                                                                        ; ram1                  ; work         ;
;          |altsyncram:altsyncram_component|              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |correlation_signal|arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component                                                                                                        ; altsyncram            ; work         ;
;             |altsyncram_1fm1:auto_generated|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |correlation_signal|arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated                                                                         ; altsyncram_1fm1       ; work         ;
;       |ram2:ram2|                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |correlation_signal|arm_read_pingpang_ram:U10|ram2:ram2                                                                                                                                        ; ram2                  ; work         ;
;          |altsyncram:altsyncram_component|              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |correlation_signal|arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component                                                                                                        ; altsyncram            ; work         ;
;             |altsyncram_1fm1:auto_generated|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |correlation_signal|arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated                                                                         ; altsyncram_1fm1       ; work         ;
;    |arm_read_ram_return3:U3|                            ; 50 (50)     ; 45 (45)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 42 (42)          ; |correlation_signal|arm_read_ram_return3:U3                                                                                                                                                    ; arm_read_ram_return3  ; work         ;
;       |read_ram:U1|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |correlation_signal|arm_read_ram_return3:U3|read_ram:U1                                                                                                                                        ; read_ram              ; work         ;
;          |altsyncram:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |correlation_signal|arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component                                                                                                        ; altsyncram            ; work         ;
;             |altsyncram_jbm1:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |correlation_signal|arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated                                                                         ; altsyncram_jbm1       ; work         ;
;    |arm_write_ram:U2|                                   ; 174 (174)   ; 155 (155)                 ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 121 (121)         ; 34 (34)          ; |correlation_signal|arm_write_ram:U2                                                                                                                                                           ; arm_write_ram         ; work         ;
;       |write_ram:U1|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |correlation_signal|arm_write_ram:U2|write_ram:U1                                                                                                                                              ; write_ram             ; work         ;
;          |altsyncram:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |correlation_signal|arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component                                                                                                              ; altsyncram            ; work         ;
;             |altsyncram_mej1:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |correlation_signal|arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated                                                                               ; altsyncram_mej1       ; work         ;
;    |ccd_drive:U6|                                       ; 138 (138)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 70 (70)          ; |correlation_signal|ccd_drive:U6                                                                                                                                                               ; ccd_drive             ; work         ;
;    |channel_polling:U8|                                 ; 59 (59)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 14 (14)           ; 29 (29)          ; |correlation_signal|channel_polling:U8                                                                                                                                                         ; channel_polling       ; work         ;
;    |contin_mode_openclose:U7|                           ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |correlation_signal|contin_mode_openclose:U7                                                                                                                                                   ; contin_mode_openclose ; work         ;
;    |data_collection:U4|                                 ; 549 (0)     ; 427 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 189 (0)           ; 238 (0)          ; |correlation_signal|data_collection:U4                                                                                                                                                         ; data_collection       ; work         ;
;       |channel_gather:channel_gather|                   ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 27 (27)          ; |correlation_signal|data_collection:U4|channel_gather:channel_gather                                                                                                                           ; channel_gather        ; work         ;
;       |single_channel:signal_ch1|                       ; 521 (0)     ; 399 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (0)      ; 188 (0)           ; 211 (0)          ; |correlation_signal|data_collection:U4|single_channel:signal_ch1                                                                                                                               ; single_channel        ; work         ;
;          |AD_ctrl:u2|                                   ; 108 (12)    ; 54 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 26 (12)           ; 28 (0)           ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2                                                                                                                    ; AD_ctrl               ; work         ;
;             |volt_cal:u2|                               ; 96 (43)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 14 (14)           ; 28 (28)          ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|volt_cal:u2                                                                                                        ; volt_cal              ; work         ;
;                |lpm_mult:Mult0|                         ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|volt_cal:u2|lpm_mult:Mult0                                                                                         ; lpm_mult              ; work         ;
;                   |multcore:mult_core|                  ; 53 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (28)      ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core                                                                      ; multcore              ; work         ;
;                      |mpar_add:padder|                  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                      ; mpar_add              ; work         ;
;                         |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                 ; lpm_add_sub           ; work         ;
;                            |add_sub_qgh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated      ; add_sub_qgh           ; work         ;
;                         |lpm_add_sub:adder[1]|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                 ; lpm_add_sub           ; work         ;
;                            |add_sub_qgh:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|volt_cal:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qgh:auto_generated      ; add_sub_qgh           ; work         ;
;          |fifo_for_peak_data:fifo_1|                    ; 143 (0)     ; 127 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 65 (0)            ; 62 (0)           ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1                                                                                                     ; fifo_for_peak_data    ; work         ;
;             |dcfifo:dcfifo_component|                   ; 143 (0)     ; 127 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 65 (0)            ; 62 (0)           ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component                                                                             ; dcfifo                ; work         ;
;                |dcfifo_v5h1:auto_generated|             ; 143 (40)    ; 127 (39)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (2)       ; 65 (27)           ; 62 (4)           ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated                                                  ; dcfifo_v5h1           ; work         ;
;                   |a_graycounter_27c:wrptr_g1p|         ; 26 (26)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 20 (20)          ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p                      ; a_graycounter_27c     ; work         ;
;                   |a_graycounter_6p6:rdptr_g1p|         ; 26 (26)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 19 (19)          ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p                      ; a_graycounter_6p6     ; work         ;
;                   |alt_synch_pipe_sal:rs_dgwp|          ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|alt_synch_pipe_sal:rs_dgwp                       ; alt_synch_pipe_sal    ; work         ;
;                      |dffpipe_d09:dffpipe12|            ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|alt_synch_pipe_sal:rs_dgwp|dffpipe_d09:dffpipe12 ; dffpipe_d09           ; work         ;
;                   |alt_synch_pipe_tal:ws_dgrp|          ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 9 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|alt_synch_pipe_tal:ws_dgrp                       ; alt_synch_pipe_tal    ; work         ;
;                      |dffpipe_e09:dffpipe15|            ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 9 (9)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|alt_synch_pipe_tal:ws_dgrp|dffpipe_e09:dffpipe15 ; dffpipe_e09           ; work         ;
;                   |altsyncram_f721:fifo_ram|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram                         ; altsyncram_f721       ; work         ;
;                   |cmpr_q76:rdempty_eq_comp|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|cmpr_q76:rdempty_eq_comp                         ; cmpr_q76              ; work         ;
;                   |cmpr_q76:rdfull_eq_comp|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|cmpr_q76:rdfull_eq_comp                          ; cmpr_q76              ; work         ;
;                   |cmpr_q76:wrempty_eq_comp|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|cmpr_q76:wrempty_eq_comp                         ; cmpr_q76              ; work         ;
;                   |cmpr_q76:wrfull_eq_comp|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|cmpr_q76:wrfull_eq_comp                          ; cmpr_q76              ; work         ;
;          |fifo_for_peak_data:fifo_2|                    ; 144 (0)     ; 127 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 66 (0)            ; 61 (0)           ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2                                                                                                     ; fifo_for_peak_data    ; work         ;
;             |dcfifo:dcfifo_component|                   ; 144 (0)     ; 127 (0)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 66 (0)            ; 61 (0)           ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component                                                                             ; dcfifo                ; work         ;
;                |dcfifo_v5h1:auto_generated|             ; 144 (43)    ; 127 (39)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (3)       ; 66 (29)           ; 61 (3)           ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated                                                  ; dcfifo_v5h1           ; work         ;
;                   |a_graycounter_27c:wrptr_g1p|         ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 18 (18)          ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p                      ; a_graycounter_27c     ; work         ;
;                   |a_graycounter_6p6:rdptr_g1p|         ; 27 (27)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p                      ; a_graycounter_6p6     ; work         ;
;                   |alt_synch_pipe_sal:rs_dgwp|          ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 9 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|alt_synch_pipe_sal:rs_dgwp                       ; alt_synch_pipe_sal    ; work         ;
;                      |dffpipe_d09:dffpipe12|            ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 9 (9)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|alt_synch_pipe_sal:rs_dgwp|dffpipe_d09:dffpipe12 ; dffpipe_d09           ; work         ;
;                   |alt_synch_pipe_tal:ws_dgrp|          ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 8 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|alt_synch_pipe_tal:ws_dgrp                       ; alt_synch_pipe_tal    ; work         ;
;                      |dffpipe_e09:dffpipe15|            ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 8 (8)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|alt_synch_pipe_tal:ws_dgrp|dffpipe_e09:dffpipe15 ; dffpipe_e09           ; work         ;
;                   |altsyncram_f721:fifo_ram|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram                         ; altsyncram_f721       ; work         ;
;                   |cmpr_q76:rdempty_eq_comp|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|cmpr_q76:rdempty_eq_comp                         ; cmpr_q76              ; work         ;
;                   |cmpr_q76:rdfull_eq_comp|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|cmpr_q76:rdfull_eq_comp                          ; cmpr_q76              ; work         ;
;                   |cmpr_q76:wrempty_eq_comp|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|cmpr_q76:wrempty_eq_comp                         ; cmpr_q76              ; work         ;
;                   |cmpr_q76:wrfull_eq_comp|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|cmpr_q76:wrfull_eq_comp                          ; cmpr_q76              ; work         ;
;          |read_fifo:read_fifo|                          ; 35 (35)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 26 (26)          ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|read_fifo:read_fifo                                                                                                           ; read_fifo             ; work         ;
;          |signal_peak:u3|                               ; 70 (70)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 16 (16)           ; 31 (31)          ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|signal_peak:u3                                                                                                                ; signal_peak           ; work         ;
;          |write_fifo:write_fifo|                        ; 23 (23)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (15)           ; 5 (5)            ; |correlation_signal|data_collection:U4|single_channel:signal_ch1|write_fifo:write_fifo                                                                                                         ; write_fifo            ; work         ;
;    |data_deal:U9|                                       ; 81 (81)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 16 (16)           ; 36 (36)          ; |correlation_signal|data_deal:U9                                                                                                                                                               ; data_deal             ; work         ;
;    |output_select:U11|                                  ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 1 (1)            ; |correlation_signal|output_select:U11                                                                                                                                                          ; output_select         ; work         ;
;    |para_analysis:U5|                                   ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 1 (1)            ; |correlation_signal|para_analysis:U5                                                                                                                                                           ; para_analysis         ; work         ;
;    |system_ctrl_pll:U1|                                 ; 37 (3)      ; 27 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 1 (1)             ; 26 (1)           ; |correlation_signal|system_ctrl_pll:U1                                                                                                                                                         ; system_ctrl_pll       ; work         ;
;       |PLL:u_sys_pll|                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |correlation_signal|system_ctrl_pll:U1|PLL:u_sys_pll                                                                                                                                           ; PLL                   ; work         ;
;          |altpll:altpll_component|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |correlation_signal|system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component                                                                                                                   ; altpll                ; work         ;
;             |PLL_altpll:auto_generated|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |correlation_signal|system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated                                                                                         ; PLL_altpll            ; work         ;
;       |system_init_delay:u_system_init_delay|           ; 33 (33)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 24 (24)          ; |correlation_signal|system_ctrl_pll:U1|system_init_delay:u_system_init_delay                                                                                                                   ; system_init_delay     ; work         ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; led[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ICG           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SH            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_to_all_AD ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[9]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[10] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[11] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[12] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[13] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[14] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[15] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[16] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[17] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[18] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[19] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[20] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[21] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[22] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[23] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[24] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_addr[25] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_clk      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_nadv     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; fpga_to_arm   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fsmc_data[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[2]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_data[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[4]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_data[5]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_data[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[7]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[8]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[9]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[10] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_data[11] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[12] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[13] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_data[14] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_data[15] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_wr       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_cs       ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --  ; --   ;
; arm_to_fpga   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; fsmc_addr[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_addr[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_addr[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_addr[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_addr[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_addr[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_addr[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fsmc_addr[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_addr[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; fsmc_rd       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; KEY           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad1_data[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad1_data[6]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad1_data[7]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad1_data[8]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad1_data[9]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad1_data[10]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad1_data[11]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad1_data[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad1_data[5]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad1_data[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad1_data[3]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad1_data[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; fsmc_addr[9]                                                                                                           ;                   ;         ;
; fsmc_addr[10]                                                                                                          ;                   ;         ;
; fsmc_addr[11]                                                                                                          ;                   ;         ;
; fsmc_addr[12]                                                                                                          ;                   ;         ;
; fsmc_addr[13]                                                                                                          ;                   ;         ;
; fsmc_addr[14]                                                                                                          ;                   ;         ;
; fsmc_addr[15]                                                                                                          ;                   ;         ;
; fsmc_addr[16]                                                                                                          ;                   ;         ;
; fsmc_addr[17]                                                                                                          ;                   ;         ;
; fsmc_addr[18]                                                                                                          ;                   ;         ;
; fsmc_addr[19]                                                                                                          ;                   ;         ;
; fsmc_addr[20]                                                                                                          ;                   ;         ;
; fsmc_addr[21]                                                                                                          ;                   ;         ;
; fsmc_addr[22]                                                                                                          ;                   ;         ;
; fsmc_addr[23]                                                                                                          ;                   ;         ;
; fsmc_addr[24]                                                                                                          ;                   ;         ;
; fsmc_addr[25]                                                                                                          ;                   ;         ;
; fsmc_clk                                                                                                               ;                   ;         ;
; fsmc_nadv                                                                                                              ;                   ;         ;
; fsmc_data[0]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[1]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[2]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 1                 ; 6       ;
; fsmc_data[3]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[4]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 1                 ; 6       ;
; fsmc_data[5]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 1                 ; 6       ;
; fsmc_data[6]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[7]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[8]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[9]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[10]                                                                                                          ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 1                 ; 6       ;
; fsmc_data[11]                                                                                                          ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[12]                                                                                                          ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[13]                                                                                                          ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 1                 ; 6       ;
; fsmc_data[14]                                                                                                          ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_data[15]                                                                                                          ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
; fsmc_wr                                                                                                                ;                   ;         ;
;      - arm_write_ram:U2|wr                                                                                             ; 1                 ; 6       ;
; fsmc_cs                                                                                                                ;                   ;         ;
;      - arm_write_ram:U2|wr                                                                                             ; 1                 ; 0       ;
;      - arm_read_pingpang_ram:U10|cs_reg1                                                                               ; 1                 ; 0       ;
;      - arm_read_ram_return3:U3|rd                                                                                      ; 1                 ; 0       ;
;      - arm_read_pingpang_ram:U10|rd1                                                                                   ; 1                 ; 0       ;
;      - arm_read_pingpang_ram:U10|rd2                                                                                   ; 1                 ; 0       ;
; arm_to_fpga                                                                                                            ;                   ;         ;
;      - arm_write_ram:U2|arm_to_fpga_fall~0                                                                             ; 1                 ; 6       ;
;      - arm_write_ram:U2|arm_to_fpga_reg~feeder                                                                         ; 1                 ; 6       ;
; clk                                                                                                                    ;                   ;         ;
; fsmc_addr[1]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 1                 ; 6       ;
;      - arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|Equal1~0                                                                              ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[1]~1                                                                       ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[1]~1                                                                       ; 1                 ; 6       ;
; fsmc_addr[2]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
;      - arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|Equal1~0                                                                              ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[2]~2                                                                       ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[2]~2                                                                       ; 0                 ; 6       ;
; fsmc_addr[0]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
;      - arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|Equal1~0                                                                              ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[0]~0                                                                       ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[0]~0                                                                       ; 0                 ; 6       ;
; fsmc_addr[3]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 1                 ; 6       ;
;      - arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|Equal1~0                                                                              ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[3]~3                                                                       ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[3]~3                                                                       ; 1                 ; 6       ;
; fsmc_addr[8]                                                                                                           ;                   ;         ;
;      - arm_read_pingpang_ram:U10|Equal1~2                                                                              ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[8]~8                                                                       ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[8]~8                                                                       ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|cs_count[8]~34                                                                        ; 0                 ; 6       ;
; fsmc_addr[7]                                                                                                           ;                   ;         ;
;      - arm_read_pingpang_ram:U10|Equal1~1                                                                              ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[7]~7                                                                       ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[7]~7                                                                       ; 1                 ; 6       ;
; fsmc_addr[4]                                                                                                           ;                   ;         ;
;      - arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a0       ; 0                 ; 6       ;
;      - arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|Equal1~1                                                                              ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[4]~4                                                                       ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[4]~4                                                                       ; 0                 ; 6       ;
; fsmc_addr[5]                                                                                                           ;                   ;         ;
;      - arm_read_pingpang_ram:U10|Equal1~1                                                                              ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[5]~5                                                                       ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[5]~5                                                                       ; 1                 ; 6       ;
; fsmc_addr[6]                                                                                                           ;                   ;         ;
;      - arm_read_pingpang_ram:U10|Equal1~1                                                                              ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr1[6]~6                                                                       ; 0                 ; 6       ;
;      - arm_read_pingpang_ram:U10|read_addr2[6]~6                                                                       ; 0                 ; 6       ;
; rst                                                                                                                    ;                   ;         ;
;      - system_ctrl_pll:U1|rst_nr1                                                                                      ; 1                 ; 6       ;
;      - system_ctrl_pll:U1|rst_nr2~0                                                                                    ; 1                 ; 6       ;
; fsmc_rd                                                                                                                ;                   ;         ;
;      - arm_read_ram_return3:U3|rd                                                                                      ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|rd1                                                                                   ; 1                 ; 6       ;
;      - arm_read_pingpang_ram:U10|rd2                                                                                   ; 1                 ; 6       ;
; KEY                                                                                                                    ;                   ;         ;
;      - ccd_drive:U6|key_scan~0                                                                                         ; 0                 ; 6       ;
; ad1_data[0]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[11]~feeder                                       ; 0                 ; 6       ;
; ad1_data[6]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[5]~feeder                                        ; 0                 ; 6       ;
; ad1_data[7]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[4]~feeder                                        ; 0                 ; 6       ;
; ad1_data[8]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[3]~feeder                                        ; 0                 ; 6       ;
; ad1_data[9]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[2]~feeder                                        ; 1                 ; 6       ;
; ad1_data[10]                                                                                                           ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[1]~feeder                                        ; 1                 ; 6       ;
; ad1_data[11]                                                                                                           ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[0]~feeder                                        ; 1                 ; 6       ;
; ad1_data[4]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[7]~feeder                                        ; 0                 ; 6       ;
; ad1_data[5]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[6]~feeder                                        ; 1                 ; 6       ;
; ad1_data[2]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[9]~feeder                                        ; 0                 ; 6       ;
; ad1_data[3]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[8]~feeder                                        ; 1                 ; 6       ;
; ad1_data[1]                                                                                                            ;                   ;         ;
;      - data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[10]~feeder                                       ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                    ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; arm_read_pingpang_ram:U10|count[0]~3                                                                                                    ; LCCOMB_X19_Y26_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|cs_count[8]~34                                                                                                ; LCCOMB_X19_Y28_N30 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|cs_count[9]~35                                                                                                ; LCCOMB_X22_Y28_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0                       ; LCCOMB_X24_Y28_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0                       ; LCCOMB_X14_Y28_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|rd1                                                                                                           ; LCCOMB_X23_Y28_N24 ; 4       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|rd1                                                                                                           ; LCCOMB_X23_Y28_N24 ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; arm_read_pingpang_ram:U10|rd2                                                                                                           ; LCCOMB_X15_Y28_N24 ; 4       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|rd2                                                                                                           ; LCCOMB_X15_Y28_N24 ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; arm_read_pingpang_ram:U10|state2.delay                                                                                                  ; FF_X22_Y28_N17     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|write_ram1_data[7]~0                                                                                          ; LCCOMB_X17_Y26_N20 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|write_ram1_en                                                                                                 ; FF_X19_Y26_N27     ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|write_ram2_data[0]~0                                                                                          ; LCCOMB_X19_Y26_N4  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_pingpang_ram:U10|write_ram2_en                                                                                                 ; FF_X19_Y26_N11     ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; arm_read_ram_return3:U3|rd                                                                                                              ; LCCOMB_X20_Y27_N14 ; 18      ; Output enable, Read enable ; no     ; --                   ; --               ; --                        ;
; arm_read_ram_return3:U3|rd                                                                                                              ; LCCOMB_X20_Y27_N14 ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; arm_read_ram_return3:U3|state~16                                                                                                        ; LCCOMB_X24_Y23_N24 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_ram_return3:U3|write_addr~0                                                                                                    ; LCCOMB_X24_Y27_N8  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_read_ram_return3:U3|write_en                                                                                                        ; FF_X24_Y27_N21     ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|Selector0~2                                                                                                            ; LCCOMB_X24_Y22_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|data_buffer[111]~7                                                                                                     ; LCCOMB_X23_Y20_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|data_buffer[127]~6                                                                                                     ; LCCOMB_X23_Y20_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|data_buffer[15]~5                                                                                                      ; LCCOMB_X23_Y20_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|data_buffer[31]~4                                                                                                      ; LCCOMB_X23_Y20_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|data_buffer[47]~3                                                                                                      ; LCCOMB_X23_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|data_buffer[63]~2                                                                                                      ; LCCOMB_X23_Y20_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|data_buffer[79]~8                                                                                                      ; LCCOMB_X23_Y20_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|data_buffer[95]~1                                                                                                      ; LCCOMB_X23_Y20_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|para_confi_acq_flag                                                                                                    ; FF_X24_Y23_N13     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|rdaddr[4]~0                                                                                                            ; LCCOMB_X23_Y20_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|wr                                                                                                                     ; LCCOMB_X24_Y25_N24 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; arm_write_ram:U2|wr_clk                                                                                                                 ; FF_X24_Y25_N27     ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; ccd_drive:U6|Equal4~12                                                                                                                  ; LCCOMB_X15_Y20_N24 ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ccd_drive:U6|flag_key                                                                                                                   ; LCCOMB_X12_Y23_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; channel_polling:U8|always0~2                                                                                                            ; LCCOMB_X22_Y21_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; channel_polling:U8|count[6]~1                                                                                                           ; LCCOMB_X23_Y20_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; channel_polling:U8|data_out[0]~0                                                                                                        ; LCCOMB_X22_Y21_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; channel_polling:U8|rdreq1                                                                                                               ; FF_X22_Y21_N5      ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                     ; PIN_G1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                     ; PIN_G1             ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; data_collection:U4|single_channel:signal_ch1|AD_ctrl:u2|ad_ch1[11]                                                                      ; FF_X16_Y3_N13      ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|valid_rdreq~0 ; LCCOMB_X19_Y12_N2  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|valid_wrreq~0 ; LCCOMB_X21_Y12_N24 ; 29      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|valid_rdreq~0 ; LCCOMB_X17_Y13_N0  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|valid_wrreq~0 ; LCCOMB_X15_Y13_N20 ; 30      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|read_fifo:read_fifo|state.IDLE~3                                                           ; LCCOMB_X19_Y15_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|read_fifo:read_fifo|state.READ                                                             ; FF_X19_Y15_N23     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|signal_peak:u3|count_3648[15]~0                                                            ; LCCOMB_X16_Y18_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|signal_peak:u3|data_out[0]~4                                                               ; LCCOMB_X16_Y18_N12 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|signal_peak:u3|peak_count[2]~29                                                            ; LCCOMB_X16_Y18_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|signal_peak:u3|state~8                                                                     ; LCCOMB_X16_Y18_N28 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|write_fifo:write_fifo|data_out[0]~0                                                        ; LCCOMB_X16_Y12_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_collection:U4|single_channel:signal_ch1|write_fifo:write_fifo|state                                                                ; FF_X16_Y12_N19     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_deal:U9|always1~1                                                                                                                  ; LCCOMB_X21_Y23_N28 ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; data_deal:U9|count_all~8                                                                                                                ; LCCOMB_X20_Y23_N4  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_deal:U9|data_out[4]~2                                                                                                              ; LCCOMB_X20_Y23_N14 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_deal:U9|data_out[4]~5                                                                                                              ; LCCOMB_X20_Y23_N18 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_deal:U9|data_out~3                                                                                                                 ; LCCOMB_X20_Y23_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; para_analysis:U5|para_cofi_flag                                                                                                         ; FF_X23_Y21_N17     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                     ; PLL_1              ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                                     ; PLL_1              ; 594     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[2]                                     ; PLL_1              ; 369     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_locked                                     ; PLL_1              ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; system_ctrl_pll:U1|sys_rst_n~0                                                                                                          ; LCCOMB_X23_Y20_N26 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; system_ctrl_pll:U1|sys_rst_n~0                                                                                                          ; LCCOMB_X23_Y20_N26 ; 446     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; system_ctrl_pll:U1|system_init_delay:u_system_init_delay|Equal0~2                                                                       ; LCCOMB_X30_Y15_N20 ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; system_ctrl_pll:U1|system_init_delay:u_system_init_delay|LessThan0~5                                                                    ; LCCOMB_X29_Y15_N6  ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; arm_read_pingpang_ram:U10|rd1                                                                       ; LCCOMB_X23_Y28_N24 ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; arm_read_pingpang_ram:U10|rd2                                                                       ; LCCOMB_X15_Y28_N24 ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; arm_read_ram_return3:U3|rd                                                                          ; LCCOMB_X20_Y27_N14 ; 1       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; arm_write_ram:U2|wr_clk                                                                             ; FF_X24_Y25_N27     ; 1       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; clk                                                                                                 ; PIN_G1             ; 24      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 2       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 594     ; 37                                   ; Global Clock         ; GCLK4            ; --                        ;
; system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 369     ; 16                                   ; Global Clock         ; GCLK3            ; --                        ;
; system_ctrl_pll:U1|sys_rst_n~0                                                                      ; LCCOMB_X23_Y20_N26 ; 446     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; system_ctrl_pll:U1|system_init_delay:u_system_init_delay|Equal0~2                                   ; LCCOMB_X30_Y15_N20 ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                          ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X25_Y28_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None ; M9K_X13_Y28_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X25_Y27_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X25_Y25_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None ; M9K_X13_Y9_N0, M9K_X25_Y12_N0, M9K_X25_Y10_N0, M9K_X25_Y9_N0, M9K_X13_Y12_N0, M9K_X25_Y11_N0, M9K_X13_Y10_N0, M9K_X13_Y11_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None ; M9K_X13_Y13_N0, M9K_X25_Y16_N0, M9K_X25_Y13_N0, M9K_X25_Y14_N0, M9K_X13_Y16_N0, M9K_X25_Y15_N0, M9K_X13_Y14_N0, M9K_X13_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,817 / 47,787 ( 4 % ) ;
; C16 interconnects     ; 59 / 1,804 ( 3 % )     ;
; C4 interconnects      ; 1,000 / 31,272 ( 3 % ) ;
; Direct links          ; 303 / 47,787 ( < 1 % ) ;
; Global clocks         ; 10 / 20 ( 50 % )       ;
; Local interconnects   ; 654 / 15,408 ( 4 % )   ;
; R24 interconnects     ; 43 / 1,775 ( 2 % )     ;
; R4 interconnects      ; 1,164 / 41,310 ( 3 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.46) ; Number of LABs  (Total = 117) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 6                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 7                             ;
; 9                                           ; 1                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 3                             ;
; 13                                          ; 6                             ;
; 14                                          ; 4                             ;
; 15                                          ; 13                            ;
; 16                                          ; 46                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 117) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 55                            ;
; 1 Clock                            ; 89                            ;
; 1 Clock enable                     ; 35                            ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 15                            ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.85) ; Number of LABs  (Total = 117) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 6                             ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 2                             ;
; 15                                           ; 5                             ;
; 16                                           ; 1                             ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 3                             ;
; 20                                           ; 2                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 6                             ;
; 27                                           ; 5                             ;
; 28                                           ; 9                             ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 3                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.89) ; Number of LABs  (Total = 117) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 5                             ;
; 1                                               ; 18                            ;
; 2                                               ; 10                            ;
; 3                                               ; 6                             ;
; 4                                               ; 8                             ;
; 5                                               ; 7                             ;
; 6                                               ; 2                             ;
; 7                                               ; 4                             ;
; 8                                               ; 10                            ;
; 9                                               ; 9                             ;
; 10                                              ; 6                             ;
; 11                                              ; 10                            ;
; 12                                              ; 8                             ;
; 13                                              ; 1                             ;
; 14                                              ; 2                             ;
; 15                                              ; 5                             ;
; 16                                              ; 3                             ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.59) ; Number of LABs  (Total = 117) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 9                             ;
; 3                                            ; 7                             ;
; 4                                            ; 13                            ;
; 5                                            ; 5                             ;
; 6                                            ; 13                            ;
; 7                                            ; 5                             ;
; 8                                            ; 7                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 8                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 3                             ;
; 16                                           ; 1                             ;
; 17                                           ; 2                             ;
; 18                                           ; 3                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 1            ; 0            ; 0            ; 0            ; 72        ; 0            ; 0            ; 72        ; 72        ; 0            ; 25           ; 0            ; 0            ; 63           ; 0            ; 25           ; 63           ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 0            ; 0            ; 0            ; 72        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 72           ; 71           ; 72           ; 72           ; 72           ; 0         ; 72           ; 72           ; 0         ; 0         ; 72           ; 47           ; 72           ; 72           ; 9            ; 72           ; 47           ; 9            ; 72           ; 72           ; 72           ; 47           ; 72           ; 72           ; 72           ; 72           ; 72           ; 0         ; 72           ; 72           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ICG                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SH                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_to_all_AD      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_clk           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_nadv          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_to_arm        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_data[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_wr            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_cs            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arm_to_fpga        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_addr[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsmc_rd            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                       ;
+----------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; Source Clock(s)                                                      ; Destination Clock(s)                                     ; Delay Added in ns ;
+----------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; U1|u_sys_pll|altpll_component|auto_generated|pll1|clk[1],I/O         ; fsmc_cs                                                  ; 100.4             ;
; U1|u_sys_pll|altpll_component|auto_generated|pll1|clk[1]             ; fsmc_cs                                                  ; 65.1              ;
; U1|u_sys_pll|altpll_component|auto_generated|pll1|clk[1],fsmc_cs,I/O ; fsmc_cs                                                  ; 6.0               ;
; U1|u_sys_pll|altpll_component|auto_generated|pll1|clk[1]             ; U1|u_sys_pll|altpll_component|auto_generated|pll1|clk[1] ; 5.4               ;
; I/O                                                                  ; fsmc_cs                                                  ; 4.3               ;
+----------------------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                        ; Destination Register                                                                                                                                                                 ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; arm_read_pingpang_ram:U10|select                                                                                                                                       ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_re_reg                                                         ; 8.165             ;
; fsmc_rd                                                                                                                                                                ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_re_reg                                                         ; 8.165             ;
; fsmc_cs                                                                                                                                                                ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_re_reg                                                         ; 8.165             ;
; fsmc_addr[8]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.865             ;
; fsmc_addr[1]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.865             ;
; fsmc_addr[2]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.865             ;
; fsmc_addr[3]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.865             ;
; fsmc_addr[4]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.865             ;
; fsmc_addr[0]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.778             ;
; fsmc_addr[7]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.602             ;
; fsmc_addr[5]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.602             ;
; fsmc_addr[6]                                                                                                                                                           ; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.601             ;
; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|rden_b_store                                                        ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 3.253             ;
; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|rden_b_store                                                        ; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~portb_address_reg0                                                   ; 2.719             ;
; fsmc_wr                                                                                                                                                                ; arm_write_ram:U2|write_ram:U1|altsyncram:altsyncram_component|altsyncram_mej1:auto_generated|ram_block1a15~porta_we_reg                                                              ; 1.874             ;
; arm_read_ram_return3:U3|write_data[8]                                                                                                                                  ; arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a8~porta_datain_reg0                                                    ; 0.401             ;
; arm_read_ram_return3:U3|write_data[0]                                                                                                                                  ; arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a0~porta_datain_reg0                                                    ; 0.401             ;
; arm_read_ram_return3:U3|write_data[14]                                                                                                                                 ; arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a14~porta_datain_reg0                                                   ; 0.385             ;
; arm_read_ram_return3:U3|write_data[12]                                                                                                                                 ; arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a12~porta_datain_reg0                                                   ; 0.385             ;
; arm_read_ram_return3:U3|write_data[2]                                                                                                                                  ; arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a2~porta_datain_reg0                                                    ; 0.385             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[4]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a3~porta_address_reg0  ; 0.360             ;
; data_collection:U4|channel_gather:channel_gather|data_out[13]                                                                                                          ; contin_mode_openclose:U7|dataout[13]                                                                                                                                                 ; 0.143             ;
; data_collection:U4|channel_gather:channel_gather|data_out[8]                                                                                                           ; contin_mode_openclose:U7|dataout[8]                                                                                                                                                  ; 0.143             ;
; data_collection:U4|channel_gather:channel_gather|data_out[7]                                                                                                           ; contin_mode_openclose:U7|dataout[7]                                                                                                                                                  ; 0.143             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a10      ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[2]               ; 0.143             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a8       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[2]               ; 0.143             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a10      ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[2]                ; 0.142             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a8       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[2]                ; 0.142             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a10      ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[2]                ; 0.142             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a8       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[2]                ; 0.142             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a6       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[1]                ; 0.142             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a7       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[1]                ; 0.142             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a2       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[0]               ; 0.141             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a1       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[0]               ; 0.140             ;
; data_collection:U4|single_channel:signal_ch1|write_fifo:write_fifo|data_out[3]                                                                                         ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a3~porta_datain_reg0   ; 0.138             ;
; data_collection:U4|single_channel:signal_ch1|write_fifo:write_fifo|data_out[4]                                                                                         ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a4~porta_datain_reg0   ; 0.135             ;
; data_collection:U4|single_channel:signal_ch1|signal_peak:u3|state.count_state                                                                                          ; data_collection:U4|single_channel:signal_ch1|signal_peak:u3|data_valid_flag                                                                                                          ; 0.121             ;
; system_ctrl_pll:U1|rst_nr2                                                                                                                                             ; channel_polling:U8|state.read2                                                                                                                                                       ; 0.106             ;
; arm_read_pingpang_ram:U10|delay_time[1]                                                                                                                                ; arm_read_pingpang_ram:U10|delay_time[3]                                                                                                                                              ; 0.099             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a10      ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[2]               ; 0.097             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a8       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[2]               ; 0.097             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a2       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[0]               ; 0.097             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a1       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[0]               ; 0.096             ;
; data_deal:U9|data_out[15]                                                                                                                                              ; arm_read_pingpang_ram:U10|write_ram1_data[15]                                                                                                                                        ; 0.095             ;
; data_deal:U9|data_out[12]                                                                                                                                              ; arm_read_pingpang_ram:U10|write_ram1_data[12]                                                                                                                                        ; 0.095             ;
; data_deal:U9|data_out[11]                                                                                                                                              ; arm_read_pingpang_ram:U10|write_ram1_data[11]                                                                                                                                        ; 0.095             ;
; data_deal:U9|data_out[8]                                                                                                                                               ; arm_read_pingpang_ram:U10|write_ram1_data[8]                                                                                                                                         ; 0.095             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a2       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[0]                ; 0.095             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a1       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[0]                ; 0.094             ;
; data_collection:U4|single_channel:signal_ch1|write_fifo:write_fifo|rd_fifo_1_flag                                                                                      ; data_collection:U4|single_channel:signal_ch1|write_fifo:write_fifo|wrreq_1                                                                                                           ; 0.075             ;
; arm_read_pingpang_ram:U10|write_ram2_addr[7]                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.060             ;
; arm_read_pingpang_ram:U10|write_ram2_addr[5]                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.060             ;
; arm_read_pingpang_ram:U10|write_ram2_addr[2]                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.060             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a4       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a7~portb_address_reg0  ; 0.053             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a5       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a7~portb_address_reg0  ; 0.053             ;
; arm_read_pingpang_ram:U10|write_ram2_addr[6]                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.051             ;
; arm_read_pingpang_ram:U10|write_ram2_addr[3]                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.051             ;
; arm_read_pingpang_ram:U10|write_ram2_addr[1]                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.051             ;
; arm_read_pingpang_ram:U10|write_ram2_addr[8]                                                                                                                           ; arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.051             ;
; arm_read_ram_return3:U3|write_addr[0]                                                                                                                                  ; arm_read_ram_return3:U3|read_ram:U1|altsyncram:altsyncram_component|altsyncram_jbm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.051             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a1       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a11~portb_address_reg0 ; 0.040             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a3       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a11~portb_address_reg0 ; 0.040             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[0]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a5~porta_address_reg0  ; 0.038             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[2]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a5~porta_address_reg0  ; 0.038             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[10]                                  ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a5~porta_address_reg0  ; 0.038             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[8]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a5~porta_address_reg0  ; 0.038             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[9]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a5~porta_address_reg0  ; 0.038             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[6]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a5~porta_address_reg0  ; 0.038             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[7]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a5~porta_address_reg0  ; 0.038             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[5]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a5~porta_address_reg0  ; 0.038             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[1]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a13~porta_address_reg0 ; 0.038             ;
; arm_read_pingpang_ram:U10|write_ram1_addr[0]                                                                                                                           ; arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~porta_address_reg0                                                   ; 0.035             ;
; arm_write_ram:U2|state.read5                                                                                                                                           ; arm_write_ram:U2|state~16                                                                                                                                                            ; 0.033             ;
; ccd_drive:U6|cnt2[0]                                                                                                                                                   ; ccd_drive:U6|M                                                                                                                                                                       ; 0.032             ;
; data_collection:U4|channel_gather:channel_gather|fifo_full_ch_1                                                                                                        ; contin_mode_openclose:U7|contin_mode_open_reg                                                                                                                                        ; 0.032             ;
; data_collection:U4|single_channel:signal_ch1|signal_peak:u3|peak_count[9]                                                                                              ; data_collection:U4|single_channel:signal_ch1|signal_peak:u3|peak_count[9]                                                                                                            ; 0.032             ;
; contin_mode_openclose:U7|contin_mode_open_reg                                                                                                                          ; contin_mode_openclose:U7|fifo_full1_out                                                                                                                                              ; 0.032             ;
; ccd_drive:U6|cnt3[19]                                                                                                                                                  ; ccd_drive:U6|cnt3[19]                                                                                                                                                                ; 0.032             ;
; arm_write_ram:U2|state.read0                                                                                                                                           ; arm_write_ram:U2|state~15                                                                                                                                                            ; 0.032             ;
; arm_write_ram:U2|state.read1                                                                                                                                           ; arm_write_ram:U2|state~15                                                                                                                                                            ; 0.032             ;
; arm_write_ram:U2|state.read2                                                                                                                                           ; arm_write_ram:U2|state~16                                                                                                                                                            ; 0.032             ;
; arm_write_ram:U2|state.read3                                                                                                                                           ; arm_write_ram:U2|state~16                                                                                                                                                            ; 0.032             ;
; arm_write_ram:U2|state.read4                                                                                                                                           ; arm_write_ram:U2|state~16                                                                                                                                                            ; 0.032             ;
; arm_write_ram:U2|state.read6                                                                                                                                           ; arm_write_ram:U2|state.read7                                                                                                                                                         ; 0.032             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a5       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a11~portb_address_reg0 ; 0.031             ;
; data_collection:U4|single_channel:signal_ch1|read_fifo:read_fifo|state.READ                                                                                            ; data_collection:U4|single_channel:signal_ch1|read_fifo:read_fifo|rdfull                                                                                                              ; 0.031             ;
; data_collection:U4|channel_gather:channel_gather|rdreq_1                                                                                                               ; data_collection:U4|channel_gather:channel_gather|data_dly_cnt1[1]                                                                                                                    ; 0.031             ;
; ccd_drive:U6|key_cnt[1]                                                                                                                                                ; ccd_drive:U6|key_cnt[2]                                                                                                                                                              ; 0.031             ;
; arm_write_ram:U2|state.read7                                                                                                                                           ; arm_write_ram:U2|state~17                                                                                                                                                            ; 0.031             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[2]  ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|parity6                        ; 0.030             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|counter5a2       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a11~portb_address_reg0 ; 0.030             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[3] ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|parity9                        ; 0.030             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a5       ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|counter8a7                     ; 0.030             ;
; data_deal:U9|i[2]                                                                                                                                                      ; data_deal:U9|i[1]                                                                                                                                                                    ; 0.029             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|sub_parity10a[2] ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_2|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_27c:wrptr_g1p|parity9                        ; 0.029             ;
; data_collection:U4|channel_gather:channel_gather|data_dly_cnt1[1]                                                                                                      ; data_collection:U4|channel_gather:channel_gather|data_dly_cnt1[0]                                                                                                                    ; 0.029             ;
; data_deal:U9|i[1]                                                                                                                                                      ; data_deal:U9|i[0]                                                                                                                                                                    ; 0.029             ;
; arm_write_ram:U2|state.reco                                                                                                                                            ; arm_write_ram:U2|delay[1]                                                                                                                                                            ; 0.029             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|wrptr_g[4]                                   ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|altsyncram_f721:fifo_ram|ram_block11a13~porta_address_reg0 ; 0.028             ;
; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|sub_parity7a[3]  ; data_collection:U4|single_channel:signal_ch1|fifo_for_peak_data:fifo_1|dcfifo:dcfifo_component|dcfifo_v5h1:auto_generated|a_graycounter_6p6:rdptr_g1p|parity6                        ; 0.028             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE15F23C8 for design "correlation_signal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: G:/intelFPGA/correlation_signal/db/pll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port File: G:/intelFPGA/correlation_signal/db/pll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] port File: G:/intelFPGA/correlation_signal/db/pll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[2] port File: G:/intelFPGA/correlation_signal/db/pll_altpll.v Line: 50
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 72 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_v5h1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_e09:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_d09:dffpipe12|dffe13a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'correlation_signal.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G1 (CLK1, DIFFCLK_0n)) File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_1) File: G:/intelFPGA/correlation_signal/db/pll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: G:/intelFPGA/correlation_signal/db/pll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node system_ctrl_pll:U1|PLL:u_sys_pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C0 of PLL_1) File: G:/intelFPGA/correlation_signal/db/pll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node arm_read_pingpang_ram:U10|rd1  File: G:/intelFPGA/correlation_signal/arm_read_pingpang_ram.v Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 40
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a1 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 73
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a2 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 106
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a3 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 139
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a4 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 172
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a5 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 205
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a6 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 238
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a7 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 271
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a8 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 304
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram1:ram1|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a9 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 337
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node arm_read_pingpang_ram:U10|rd2  File: G:/intelFPGA/correlation_signal/arm_read_pingpang_ram.v Line: 31
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 40
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a1 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 73
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a2 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 106
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a3 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 139
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a4 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 172
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a5 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 205
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a6 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 238
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a7 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 271
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a8 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 304
        Info (176357): Destination node arm_read_pingpang_ram:U10|ram2:ram2|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a9 File: G:/intelFPGA/correlation_signal/db/altsyncram_1fm1.tdf Line: 337
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node arm_read_ram_return3:U3|rd  File: G:/intelFPGA/correlation_signal/RTL/arm_read_ram_return3.v Line: 106
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fsmc_data[0]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[1]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[2]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[3]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[4]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[5]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[6]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[7]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[8]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176357): Destination node fsmc_data[9]~output File: G:/intelFPGA/correlation_signal/correlation_signal.v Line: 17
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node arm_write_ram:U2|wr_clk  File: G:/intelFPGA/correlation_signal/RTL/arm_write_ram.v Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node system_ctrl_pll:U1|sys_rst_n~0  File: G:/intelFPGA/correlation_signal/RTL/system_ctrl_pll.v Line: 57
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arm_write_ram:U2|rdaddr[2] File: G:/intelFPGA/correlation_signal/RTL/arm_write_ram.v Line: 73
        Info (176357): Destination node arm_write_ram:U2|rdaddr[1] File: G:/intelFPGA/correlation_signal/RTL/arm_write_ram.v Line: 73
        Info (176357): Destination node arm_write_ram:U2|rdaddr[0] File: G:/intelFPGA/correlation_signal/RTL/arm_write_ram.v Line: 73
        Info (176357): Destination node ccd_drive:U6|led[0] File: G:/intelFPGA/correlation_signal/RTL/ccd_drive.v Line: 115
        Info (176357): Destination node ccd_drive:U6|led[1] File: G:/intelFPGA/correlation_signal/RTL/ccd_drive.v Line: 115
        Info (176357): Destination node ccd_drive:U6|led[2] File: G:/intelFPGA/correlation_signal/RTL/ccd_drive.v Line: 115
        Info (176357): Destination node ccd_drive:U6|led[3] File: G:/intelFPGA/correlation_signal/RTL/ccd_drive.v Line: 115
        Info (176357): Destination node contin_mode_openclose:U7|dataout[0] File: G:/intelFPGA/correlation_signal/contin_mode_openclose.v Line: 33
        Info (176357): Destination node contin_mode_openclose:U7|dataout[15] File: G:/intelFPGA/correlation_signal/contin_mode_openclose.v Line: 33
        Info (176357): Destination node contin_mode_openclose:U7|dataout[14] File: G:/intelFPGA/correlation_signal/contin_mode_openclose.v Line: 33
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node system_ctrl_pll:U1|system_init_delay:u_system_init_delay|Equal0~2  File: G:/intelFPGA/correlation_signal/RTL/system_init_delay.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 1 registers into blocks of type I/O Input Buffer
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 70 (unused VREF, 2.5V VCCIO, 46 input, 8 output, 16 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 2.89 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file G:/intelFPGA/correlation_signal/output_files/correlation_signal.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5306 megabytes
    Info: Processing ended: Tue Oct 08 15:44:08 2019
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/intelFPGA/correlation_signal/output_files/correlation_signal.fit.smsg.


