
1.
王哥把笼子去掉之后有了新现象：

直接烧fpga.bit，插入模块，灯亮。后续在此基础上reboot，灯会灭。ethtool不link。

在好卡上，灯一直都是亮的。

怀疑原因和reboot有关系。于是测试了之前的逻辑，烧上去能link，再看reboot之后还能不能link。

在只有网口没有pcie的逻辑的情况下，reboot之后不影响link与否。

AI的解答是：**90% 的重启失效都是“上电时序”**

2.
把SPI X4的时钟频率改到了最大66MHz，同时抓了led对应的reset信号和时钟计数器，看是哪里的问题。

后续又发现了新现象，在烧bit后，灯会短暂闪烁一秒，然后就灭掉。

把最大频率的时钟的bin文件用JTAG烧写到了flash里，重启后还是不识别pcie，读回对比之后没有区别，二者一致。
![[Pasted image 20250716122129.png]]

后续尝试使用tamdem配置。使用tandem会在IP里增加starup信号，根据example design。示例工程关于startup和xdc相关的信息如下：


   ```
   .startup_cfgclk                                 ( ),            // 1-bit output: Configuration main clock output
   .startup_cfgmclk                                ( ),            // 1-bit output: Configuration internal oscillator clock output
   .startup_eos                                    ( ),            // 1-bit output: Active high output signal indicating the End Of Startup.
   .startup_preq                                   ( ),            // 1-bit output: PROGRAM request to fabric output
   .startup_clk                                    ( 1'b0 ),       // 1-bit input: User start-up clock input
   .startup_gsr                                    ( 1'b0 ),       // 1-bit input: Global Set/Reset input (GSR cannot be used for the port name)
   .startup_gts                                    ( 1'b0 ),       // 1-bit input: Global 3-state input (GTS cannot be used for the port name)
   .startup_keyclearb                              ( 1'b1 ),       // 1-bit input: Clear AES Decrypter Key input from Battery-Backed RAM (BBRAM)
   .startup_pack                                   ( 1'b0 ),       // 1-bit input: PROGRAM acknowledge input
   .startup_usrcclko                               ( 1'b0 ),       // 1-bit input: User CCLK input
   .startup_usrcclkts                              ( 1'b1 ),       // 1-bit input: User CCLK 3-state enable input
   .startup_usrdoneo                               ( 1'b0 ),       // 1-bit input: User DONE pin output control
   .startup_usrdonets                              ( 1'b1 ),       // 1-bit input: User DONE 3-state enable output
```

xdc里存在两个block，一个是mmcm block，一个是main block， main block负责放pcie相关，mmcm 放时钟相关的。

```

set pcie_core_hierarchy [get_cells -hierarchical -filter {REF_NAME == pcie3_7x_0}]
set pcie_rst_pin [get_pins ${pcie_core_hierarchy}/sys_reset]
set rst_inverter_inst [all_fanin -flat -only_cells -levels 1 $pcie_rst_pin]
# Create the Main PBlock
set main_pblock_name pcie3_7x_0_main_pblock_boot
set main_pblock [create_pblock pcie3_7x_0_main_pblock_boot]
set_property BOOT_BLOCK 1 [get_pblocks pcie3_7x_0_main_pblock_boot]
# The sites for this PBLOCK will be added during the processing of the
# build_stage1.tcl script
# Add the reset inverter instance to the main PBLOCK
add_cells_to_pblock $main_pblock $rst_inverter_inst

set mmcm_pblock [create_pblock pcie3_7x_0_ext_mmcm_pblock_boot]
set_property BOOT_BLOCK 1 [get_pblocks pcie3_7x_0_ext_mmcm_pblock_boot]
# Add the MMCM and all associated primitive to the PBLOCK
resize_pblock $mmcm_pblock -add {MMCME2_ADV_X1Y5}
resize_pblock $mmcm_pblock -add {IN_FIFO_X1Y20:IN_FIFO_X1Y23}
resize_pblock $mmcm_pblock -add {OUT_FIFO_X1Y20:OUT_FIFO_X1Y23}
resize_pblock $mmcm_pblock -add {PLLE2_ADV_X1Y5}
resize_pblock $mmcm_pblock -add {PHASER_IN_PHY_X1Y20:PHASER_IN_PHY_X1Y23}
resize_pblock $mmcm_pblock -add {PHASER_OUT_PHY_X1Y20:PHASER_OUT_PHY_X1Y23}
resize_pblock $mmcm_pblock -add {PHY_CONTROL_X1Y5}
resize_pblock $mmcm_pblock -add {PHASER_REF_X1Y5}
# Add the MMCM primitive to the PBLOCK
add_cells_to_pblock $mmcm_pblock [get_cells {pcie3_7x_0_support_i/pipe_clock_i/mmcm_i}]

```

但是因为示例工程和我们的工程有差别，还没有移植成功。

3.
PCIe，使用BANK 227的时钟，布局布线会提示错误，报错信息如下：
Clock Rule: rule_bufds_gtychannel_intelligent_pin Status: FAIL Rule Description: A BUFDS driving a GTYChannel must both be placed in the same or adjacent two clock

改为224的，约束不起作用。
[DRC UCIO-1] Unconstrained Logical Port: 2 out of 3 logical ports have no user assigned specific location constraint (LOC).  Problem ports: sys_clk_n, and sys_clk_p.

DDR型号存在问题，很多信号数量和名称对不上，可能没有选对。

100G上板，在IP Catalog中只有一个可选择的IP。gt_loopback的含义是近端PMA回环，PMA和PCS在MAC底层，相当于数据从FPGA出来。

后续可以考虑把IP的输入接到输出上。
![[Pasted image 20250716185611.png]]

要测试的时候发现JTAG的排针不齐，插不上去。
