`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 09/20/2023 10:07:11 PM
// Design Name: 
// Module Name: control_experimento
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module control_experimento(
    input wire clk,
    output reg sclrAcc, EnAcc, EnACCCtrl,
    input wire sync, VS,
    input wire [7:0] mascara
    );
endmodule
