```
prepend(xs...)
```

信号の系列を前に追加します: `prepend(xs...) == append(reverse(xs)...)`.
