TimeQuest Timing Analyzer report for BoardTest
Thu Apr 19 04:25:12 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; 13.06 MHz   ; 13.06 MHz       ; clk                             ;                                                       ;
; 1005.03 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -75.544 ; -4057.651     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.005   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -647.481      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -75.544 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.035      ; 76.619     ;
; -75.457 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 76.532     ;
; -75.403 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.035      ; 76.478     ;
; -75.316 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 76.391     ;
; -75.304 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.035      ; 76.379     ;
; -75.293 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.035      ; 76.368     ;
; -75.217 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 76.292     ;
; -75.206 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 76.281     ;
; -75.127 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 76.210     ;
; -75.041 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.043      ; 76.124     ;
; -75.028 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.035      ; 76.103     ;
; -75.019 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.035      ; 76.094     ;
; -74.986 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 76.069     ;
; -74.955 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 76.038     ;
; -74.941 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 76.016     ;
; -74.932 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 76.007     ;
; -74.919 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.939     ;
; -74.900 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.983     ;
; -74.887 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.970     ;
; -74.876 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.959     ;
; -74.853 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.035      ; 75.928     ;
; -74.848 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.050      ; 75.938     ;
; -74.845 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.928     ;
; -74.833 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.853     ;
; -74.814 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.897     ;
; -74.801 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.884     ;
; -74.797 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 75.872     ;
; -74.790 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.873     ;
; -74.766 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 75.841     ;
; -74.761 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.050      ; 75.851     ;
; -74.747 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.767     ;
; -74.715 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.798     ;
; -74.709 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.050      ; 75.799     ;
; -74.704 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.787     ;
; -74.704 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.787     ;
; -74.665 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.050      ; 75.755     ;
; -74.661 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.681     ;
; -74.656 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 75.731     ;
; -74.655 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.675     ;
; -74.623 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.643     ;
; -74.622 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.050      ; 75.712     ;
; -74.611 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.694     ;
; -74.605 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.688     ;
; -74.602 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.685     ;
; -74.602 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.052      ; 75.694     ;
; -74.602 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.685     ;
; -74.594 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.677     ;
; -74.578 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.050      ; 75.668     ;
; -74.575 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.595     ;
; -74.569 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.589     ;
; -74.557 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 75.632     ;
; -74.555 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.638     ;
; -74.546 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 75.621     ;
; -74.537 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.557     ;
; -74.525 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.608     ;
; -74.516 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.599     ;
; -74.516 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.536     ;
; -74.515 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.052      ; 75.607     ;
; -74.483 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.503     ;
; -74.469 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.552     ;
; -74.461 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.544     ;
; -74.457 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.050      ; 75.547     ;
; -74.451 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.471     ;
; -74.439 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.522     ;
; -74.436 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.519     ;
; -74.431 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.058      ; 75.529     ;
; -74.430 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.513     ;
; -74.430 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.450     ;
; -74.428 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.052      ; 75.520     ;
; -74.414 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.497     ;
; -74.397 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.417     ;
; -74.395 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.052      ; 75.487     ;
; -74.385 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.405     ;
; -74.383 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.466     ;
; -74.383 ; rangefinder:U_Ranger_Botom|edgeend[6]    ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.050      ; 75.473     ;
; -74.370 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.050      ; 75.460     ;
; -74.365 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.385     ;
; -74.362 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.445     ;
; -74.351 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.434     ;
; -74.350 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.433     ;
; -74.345 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.058      ; 75.443     ;
; -74.344 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.364     ;
; -74.341 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.052      ; 75.433     ;
; -74.336 ; rangefinder:U_Ranger_Botom|edgebegin[15] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.050      ; 75.426     ;
; -74.329 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.412     ;
; -74.328 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.043      ; 75.411     ;
; -74.320 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.403     ;
; -74.315 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.398     ;
; -74.311 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.331     ;
; -74.310 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.050      ; 75.400     ;
; -74.308 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.052      ; 75.400     ;
; -74.304 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.387     ;
; -74.299 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.319     ;
; -74.297 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.043      ; 75.380     ;
; -74.296 ; rangefinder:U_Ranger_Botom|edgeend[6]    ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.050      ; 75.386     ;
; -74.292 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.058      ; 75.390     ;
; -74.281 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 75.356     ;
; -74.279 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.020     ; 75.299     ;
; -74.278 ; rangefinder:U_Ranger_Botom|edgebegin[12] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.052      ; 75.370     ;
; -74.272 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.035      ; 75.347     ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.005 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.035      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|LED                          ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.735 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                     ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.743 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.749 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.759 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.760 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.762 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.769 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.776 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.916 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.222      ;
; 0.919 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.937 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                      ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.947 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 1.065 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                      ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.371      ;
; 1.069 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.375      ;
; 1.136 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.138 ; SPI_Slave:U_PICSPI_Slave|byte_received                ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.161 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.163 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.163 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; regmap:U_Registers|quadreg:RegYM|tmp[1]               ; pid_pitch_controller:U_Pitch|error[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.168 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.170 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.172 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; regmap:U_Registers|quadreg:RegYM|tmp[7]               ; pid_pitch_controller:U_Pitch|error[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_2|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.179 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.181 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.184 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.189 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.191 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.192 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.193 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.195 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.198 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.201 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                      ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.507      ;
; 1.203 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.509      ;
; 1.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.220 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.220 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.525      ;
; 1.221 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; regmap:U_Registers|quadreg:RegYM|tmp[0]               ; pid_pitch_controller:U_Pitch|error[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; regmap:U_Registers|quadreg:RegYM|tmp[3]               ; pid_pitch_controller:U_Pitch|error[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.542      ;
; 1.239 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.729 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.035      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.970 ; 5.970 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.012 ; 5.012 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.337 ; 6.337 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 5.077 ; 5.077 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.242 ; 8.242 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.350 ; 8.350 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.618 ; -4.618 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -3.862 ; -3.862 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -3.886 ; -3.886 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -4.372 ; -4.372 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -4.237 ; -4.237 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -4.045 ; -4.045 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -3.888 ; -3.888 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -3.876 ; -3.876 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -4.028 ; -4.028 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -3.862 ; -3.862 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.574 ; -5.574 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -5.253 ; -5.253 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -4.811 ; -4.811 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -5.342 ; -5.342 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -4.488 ; -4.488 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -5.165 ; -5.165 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -5.003 ; -5.003 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 10.792 ; 10.792 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.756  ; 9.756  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.992  ; 8.992  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 10.792 ; 10.792 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.954  ; 9.954  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 10.866 ; 10.866 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 10.866 ; 10.866 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 10.442 ; 10.442 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 10.575 ; 10.575 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 10.795 ; 10.795 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 9.146  ; 9.146  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.764  ; 8.764  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.508  ; 9.508  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.487  ; 9.487  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 22.240 ; 22.240 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 20.612 ; 20.612 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 22.240 ; 22.240 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 19.666 ; 19.666 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 20.854 ; 20.854 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 18.897 ; 18.897 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 19.968 ; 19.968 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 19.748 ; 19.748 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 20.724 ; 20.724 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.592  ; 8.592  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 8.474  ; 8.474  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 8.065  ; 8.065  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.774  ; 7.774  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.916  ; 8.916  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 6.887  ; 6.887  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.992  ; 8.992  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.756  ; 9.756  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.992  ; 8.992  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 10.792 ; 10.792 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.954  ; 9.954  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 10.442 ; 10.442 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 10.866 ; 10.866 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 10.442 ; 10.442 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 10.575 ; 10.575 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 10.795 ; 10.795 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 9.146  ; 9.146  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.764  ; 8.764  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.508  ; 9.508  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.487  ; 9.487  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.621  ; 7.621  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 9.167  ; 9.167  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 9.278  ; 9.278  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 8.251  ; 8.251  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 8.244  ; 8.244  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.621  ; 7.621  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.872  ; 7.872  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.621  ; 7.621  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.632  ; 7.632  ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.337  ; 8.337  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 8.474  ; 8.474  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 8.065  ; 8.065  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.774  ; 7.774  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.916  ; 8.916  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 6.887  ; 6.887  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.540 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.207 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.217 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.910 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.910 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.540 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.550 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.550 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.550 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.902 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.569 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.579 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.272 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.272 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.902 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.912 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.912 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.912 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.540     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.207     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.217     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.910     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.910     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.540     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.550     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.550     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.550     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.902     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.569     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.579     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.272     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.272     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.902     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.912     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.912     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.912     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -24.567 ; -1082.262     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.624   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -436.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -24.567 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.028      ; 25.627     ;
; -24.532 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.592     ;
; -24.519 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.028      ; 25.579     ;
; -24.487 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.028      ; 25.547     ;
; -24.484 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.544     ;
; -24.472 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.538     ;
; -24.463 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.028      ; 25.523     ;
; -24.452 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.512     ;
; -24.437 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.503     ;
; -24.428 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.488     ;
; -24.424 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.490     ;
; -24.402 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.468     ;
; -24.392 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.458     ;
; -24.389 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.455     ;
; -24.379 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.445     ;
; -24.368 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.434     ;
; -24.357 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.423     ;
; -24.354 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.420     ;
; -24.346 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.028      ; 25.406     ;
; -24.340 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.028      ; 25.400     ;
; -24.333 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.399     ;
; -24.331 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.397     ;
; -24.323 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.383     ;
; -24.322 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.388     ;
; -24.311 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.371     ;
; -24.308 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.041      ; 25.381     ;
; -24.305 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.371     ;
; -24.305 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.365     ;
; -24.299 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.365     ;
; -24.298 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.364     ;
; -24.292 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.028      ; 25.352     ;
; -24.291 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.041      ; 25.364     ;
; -24.275 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.341     ;
; -24.275 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.335     ;
; -24.273 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.041      ; 25.346     ;
; -24.270 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.336     ;
; -24.267 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.041      ; 25.340     ;
; -24.258 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.324     ;
; -24.257 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.317     ;
; -24.257 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.323     ;
; -24.256 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.041      ; 25.329     ;
; -24.251 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.317     ;
; -24.245 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.311     ;
; -24.243 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.303     ;
; -24.235 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.301     ;
; -24.232 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.041      ; 25.305     ;
; -24.225 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.291     ;
; -24.222 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.288     ;
; -24.219 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.279     ;
; -24.216 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.282     ;
; -24.213 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.047      ; 25.292     ;
; -24.210 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.276     ;
; -24.210 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.276     ;
; -24.205 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.021     ; 25.216     ;
; -24.201 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.267     ;
; -24.200 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.266     ;
; -24.197 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.263     ;
; -24.196 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.047      ; 25.275     ;
; -24.190 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.256     ;
; -24.187 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.253     ;
; -24.182 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.041      ; 25.255     ;
; -24.181 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.247     ;
; -24.179 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.021     ; 25.190     ;
; -24.178 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.047      ; 25.257     ;
; -24.178 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.244     ;
; -24.175 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.241     ;
; -24.172 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; BLED_Blue[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.047      ; 25.251     ;
; -24.170 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.021     ; 25.181     ;
; -24.167 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.021     ; 25.178     ;
; -24.166 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; BLED_Blue[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.232     ;
; -24.165 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.231     ;
; -24.162 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.228     ;
; -24.161 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.047      ; 25.240     ;
; -24.158 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.224     ;
; -24.155 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.221     ;
; -24.154 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.220     ;
; -24.152 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.218     ;
; -24.152 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.218     ;
; -24.151 ; rangefinder:U_Ranger_Botom|edgebegin[8] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.044      ; 25.227     ;
; -24.147 ; rangefinder:U_Ranger_Botom|edgeend[3]   ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.041      ; 25.220     ;
; -24.144 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.021     ; 25.155     ;
; -24.143 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.047      ; 25.222     ;
; -24.137 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.047      ; 25.216     ;
; -24.135 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.021     ; 25.146     ;
; -24.132 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.021     ; 25.143     ;
; -24.131 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.197     ;
; -24.130 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; BLED_Orange[2]~reg0    ; clk          ; clk         ; 1.000        ; 0.034      ; 25.196     ;
; -24.127 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.034      ; 25.193     ;
; -24.126 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.047      ; 25.205     ;
; -24.120 ; rangefinder:U_Ranger_Botom|edgeend[2]   ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.047      ; 25.199     ;
; -24.120 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.186     ;
; -24.117 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.183     ;
; -24.116 ; rangefinder:U_Ranger_Botom|edgebegin[8] ; BLED_Orange[3]~reg0    ; clk          ; clk         ; 1.000        ; 0.044      ; 25.192     ;
; -24.109 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.021     ; 25.120     ;
; -24.104 ; rangefinder:U_Ranger_Botom|edgebegin[7] ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.044      ; 25.180     ;
; -24.104 ; rangefinder:U_Ranger_Botom|edgeend[4]   ; BLED_Blue[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.041      ; 25.177     ;
; -24.104 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.170     ;
; -24.103 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.047      ; 25.182     ;
; -24.102 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; BLED_Blue[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.047      ; 25.181     ;
; -24.102 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; BLED_Orange[0]~reg0    ; clk          ; clk         ; 1.000        ; 0.028      ; 25.162     ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.624 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|LED                          ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                     ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.244 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.254 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.288 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.306 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.333 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                      ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.345 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                      ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.355 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; regmap:U_Registers|quadreg:RegYM|tmp[1]               ; pid_pitch_controller:U_Pitch|error[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regmap:U_Registers|quadreg:RegYM|tmp[7]               ; pid_pitch_controller:U_Pitch|error[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|byte_received                ; SPI_Slave:U_PICSPI_Slave|LED                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; regmap:U_Registers|quadreg:RegYM|tmp[0]               ; pid_pitch_controller:U_Pitch|error[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regmap:U_Registers|quadreg:RegYM|tmp[3]               ; pid_pitch_controller:U_Pitch|error[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]            ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                      ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                    ; SPI_Slave:U_PICSPI_Slave|byte_received                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.408      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.454 ; 2.454 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.242 ; 2.242 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.208 ; 2.208 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.227 ; 2.227 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.217 ; 2.217 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.239 ; 2.239 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.015 ; 2.015 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.115 ; 2.115 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.117 ; 2.117 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.242 ; 2.242 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.861 ; 2.861 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.580 ; 2.580 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 2.266 ; 2.266 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 2.464 ; 2.464 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 2.191 ; 2.191 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.044 ; -2.044 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -1.793 ; -1.793 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -1.975 ; -1.975 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.882 ; -1.882 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.800 ; -1.800 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.795 ; -1.795 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.213 ; -2.213 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.146 ; -2.146 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -2.344 ; -2.344 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.071 ; -2.071 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.324 ; -2.324 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.263 ; -2.263 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.611 ; 4.611 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.440 ; 4.440 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.116 ; 4.116 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.611 ; 4.611 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.370 ; 4.370 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.817 ; 4.817 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.817 ; 4.817 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.502 ; 4.502 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.577 ; 4.577 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.601 ; 4.601 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 4.038 ; 4.038 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.918 ; 3.918 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.148 ; 4.148 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.132 ; 4.132 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.869 ; 7.869 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 7.395 ; 7.395 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 7.869 ; 7.869 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 7.124 ; 7.124 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 7.491 ; 7.491 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 6.905 ; 6.905 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.196 ; 7.196 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.170 ; 7.170 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.443 ; 7.443 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.857 ; 3.857 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.837 ; 3.837 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.660 ; 3.660 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.649 ; 3.649 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.161 ; 3.161 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.116 ; 4.116 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.440 ; 4.440 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.116 ; 4.116 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.611 ; 4.611 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.370 ; 4.370 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.502 ; 4.502 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.817 ; 4.817 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.502 ; 4.502 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.577 ; 4.577 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.601 ; 4.601 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 4.038 ; 4.038 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.918 ; 3.918 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.148 ; 4.148 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.132 ; 4.132 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.606 ; 3.606 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.999 ; 3.999 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.034 ; 4.034 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.754 ; 3.754 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.748 ; 3.748 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.606 ; 3.606 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.639 ; 3.639 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.611 ; 3.611 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.617 ; 3.617 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.826 ; 3.826 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.837 ; 3.837 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.660 ; 3.660 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.649 ; 3.649 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.161 ; 3.161 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.805 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.998 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.008 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.920 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.920 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.805 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.815 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.815 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.815 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.638 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.831 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.841 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.753 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.753 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.638 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.648 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.648 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.648 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.805     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.998     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.008     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.920     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.920     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.805     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.815     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.815     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.815     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.638     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.831     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.841     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.753     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.753     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.638     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.648     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.648     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.648     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -75.544   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -75.544   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.005     ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -4057.651 ; 0.0   ; 0.0      ; 0.0     ; -650.449            ;
;  clk                             ; -4057.651 ; 0.000 ; N/A      ; N/A     ; -647.481            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000     ; 0.000 ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.970 ; 5.970 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 5.012 ; 5.012 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.666 ; 4.666 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.674 ; 4.674 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.337 ; 6.337 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 5.077 ; 5.077 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.242 ; 8.242 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.350 ; 8.350 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.044 ; -2.044 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -1.793 ; -1.793 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -1.975 ; -1.975 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.882 ; -1.882 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.800 ; -1.800 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.795 ; -1.795 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.213 ; -2.213 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.146 ; -2.146 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -2.344 ; -2.344 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.071 ; -2.071 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.324 ; -2.324 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.263 ; -2.263 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 10.792 ; 10.792 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.756  ; 9.756  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.992  ; 8.992  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 10.792 ; 10.792 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.954  ; 9.954  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 10.866 ; 10.866 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 10.866 ; 10.866 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 10.442 ; 10.442 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 10.575 ; 10.575 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 10.795 ; 10.795 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 9.146  ; 9.146  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.764  ; 8.764  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.508  ; 9.508  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.487  ; 9.487  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 22.240 ; 22.240 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 20.612 ; 20.612 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 22.240 ; 22.240 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 19.666 ; 19.666 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 20.854 ; 20.854 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 18.897 ; 18.897 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 19.968 ; 19.968 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 19.748 ; 19.748 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 20.724 ; 20.724 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.592  ; 8.592  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 8.474  ; 8.474  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 8.065  ; 8.065  ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.774  ; 7.774  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.916  ; 8.916  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 6.887  ; 6.887  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.116 ; 4.116 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.440 ; 4.440 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.116 ; 4.116 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.611 ; 4.611 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.370 ; 4.370 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.502 ; 4.502 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.817 ; 4.817 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.502 ; 4.502 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.577 ; 4.577 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.601 ; 4.601 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 4.038 ; 4.038 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.918 ; 3.918 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.148 ; 4.148 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.132 ; 4.132 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.606 ; 3.606 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.999 ; 3.999 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.034 ; 4.034 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.754 ; 3.754 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.748 ; 3.748 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.606 ; 3.606 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.639 ; 3.639 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.611 ; 3.611 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.617 ; 3.617 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.826 ; 3.826 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.837 ; 3.837 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 3.660 ; 3.660 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.649 ; 3.649 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.161 ; 3.161 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 282   ; 282  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 163   ; 163  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Thu Apr 19 04:25:07 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -75.544
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -75.544     -4057.651 clk 
    Info:     0.005         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -647.481 clk 
    Info:    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -24.567
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -24.567     -1082.262 clk 
    Info:     0.624         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -436.380 clk 
    Info:    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 271 megabytes
    Info: Processing ended: Thu Apr 19 04:25:12 2012
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


