# Nand2Tetris 学习仓库

这是我个人的 Nand2Tetris 学习仓库，记录 HDL 代码和核心笔记，用于学习计算机系统构建与数字逻辑设计。  
详细笔记保存在 Notion（只读链接）：[Notion 笔记](https://www.notion.so/nand2tetris-2af7c663d13d80aca0def861c0745892)

---

## 📚 学习进度（Unit 细分）

### Unit 1 - 基本逻辑门
| 模块 | 重点 | 笔记 | HDL | 状态 |
|------|------|------|-----|------|
| AND  | 理解布尔逻辑 AND | ✅ | ✅ | 完成 |
| OR   | 理解布尔逻辑 OR | ✅ | ✅ | 完成 |
| NOT  | 理解布尔逻辑 NOT | ✅ | ✅ | 完成 |
| XOR  | 综合门设计 | ✅ | ✅ | 完成 |
| MUX  | 选择器原理 | ✅ | ✅ | 完成 |
| DMUX | 解码器原理 | ✅ | ✅ | 完成 |

### Unit 2 - 加法器与 ALU
| 模块 | 重点 | 笔记 | HDL | 状态 |
|------|------|------|-----|------|
| HalfAdder  | 半加器逻辑 | ✅ | ✅ | 完成 |
| FullAdder  | 全加器逻辑 | ✅ | ✅ | 完成 |
| Add16  | 全加器逻辑 | ✅ | ✅ | 完成 |
| Inc16        | 自增器设计 | ✅ | ✅ | 完成 |
| ALU        | 算术逻辑运算 | ✅ | ✅ | 完成 |

### Unit 3 - 寄存器与程序计数器
| 模块 | 重点 | 笔记 | HDL | 状态 |
|------|------|------|-----|------|
| 1-bit Register | 1-bit寄存器 | ✅ | ✅ | 完成 |
| Register | 多位寄存器组合 | ❌ | ❌ | 完成 |
| PC       | 程序计数器逻辑 | ❌ | ❌ | 进行中 |
| RAM      | 基本读写逻辑 | ❌ | ❌ | 未开始 |

### Unit 4 - CPU 控制逻辑
| 模块 | 重点 | 笔记 | HDL | 状态 |
|------|------|------|-----|------|
| CPU    | 控制信号生成 | ❌ | ❌ | 未开始 |
| ALU Control | 运算指令解析 | ❌ | ❌ | 未开始 |

### Unit 5 - 内存 (RAM, ROM)
| 模块 | 重点 | 笔记 | HDL | 状态 |
|------|------|------|-----|------|
| RAM    | 读写逻辑 | ❌ | ❌ | 未开始 |
| ROM    | 程序存储 | ❌ | ❌ | 未开始 |

### Unit 6-8 - 汇编器、虚拟机、OS & 项目整合
| Unit | 重点 | 状态 |
|------|------|------|
| 6 - Assembler | 汇编器设计 | ❌ 未开始 |
| 7 - VM       | 虚拟机实现 | ❌ 未开始 |
| 8 - OS & Project | 整合 CPU、RAM、ROM、VM | ❌ 未开始 |

---

## 🗂 文件结构

| 文件夹 / 文件 | 说明 |
|---------------|------|
| README.md     | 仓库说明 + 学习进度 + Notion 链接 |
| projects/     | 官方提供的示例/测试文件 |
| tools/        | 官方提供的官方工具 |
| unitX/        | unitX 的 HDL 文件 |
