

================================================================
== Vivado HLS Report for 'conv_16_32_10_s'
================================================================
* Date:           Sun Oct 29 21:11:02 2023

* Version:        2019.2.1 (Build 2724168 on Thu Dec 05 05:19:09 MST 2019)
* Project:        bnn_reshape.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  | 10.00 ns | 8.681 ns |   1.25 ns  |
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    22529|    22529| 0.225 ms | 0.225 ms |  22529|  22529|   none  |
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------+---------+---------+----------+-----------+-----------+------+----------+
        |             |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name  |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------+---------+---------+----------+-----------+-----------+------+----------+
        |- Loop 1     |    22528|    22528|        11|          -|          -|  2048|    no    |
        | + Loop 1.1  |        7|        7|         4|          2|          1|     3|    yes   |
        +-------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|   3567|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      -|       -|      -|    -|
|Memory           |        3|      -|       0|      0|    -|
|Multiplexer      |        -|      -|       -|    134|    -|
|Register         |        -|      -|     198|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        3|      0|     198|   3701|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        1|      0|   ~0   |      6|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    N/A

    * Memory: 
    +-------------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |    Memory   |           Module          | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |w_conv2_0_U  |conv_16_32_10_s_w_conv2_0  |        1|  0|   0|    0|    96|   16|     1|         1536|
    |w_conv2_1_U  |conv_16_32_10_s_w_conv2_1  |        1|  0|   0|    0|    96|   16|     1|         1536|
    |w_conv2_2_U  |conv_16_32_10_s_w_conv2_2  |        1|  0|   0|    0|    96|   16|     1|         1536|
    +-------------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total        |                           |        3|  0|   0|    0|   288|   48|     3|         4608|
    +-------------+---------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+-------+---+-----+------------+------------+
    |       Variable Name       | Operation| DSP48E| FF| LUT | Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+-------+---+-----+------------+------------+
    |accum_V_fu_2505_p2         |     +    |      0|  0|   15|           9|           9|
    |add_ln66_fu_293_p2         |     +    |      0|  0|   12|          12|           1|
    |add_ln67_1_fu_2609_p2      |     +    |      0|  0|   15|           1|           8|
    |add_ln700_10_fu_2290_p2    |     +    |      0|  0|   13|           4|           4|
    |add_ln700_11_fu_1676_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_12_fu_1682_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_13_fu_1692_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_14_fu_1698_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_15_fu_1708_p2    |     +    |      0|  0|   12|           3|           3|
    |add_ln700_16_fu_1714_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_17_fu_1720_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_18_fu_1730_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_19_fu_1736_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_1_fu_1606_p2     |     +    |      0|  0|   10|           2|           2|
    |add_ln700_20_fu_1746_p2    |     +    |      0|  0|   12|           3|           3|
    |add_ln700_21_fu_2306_p2    |     +    |      0|  0|   13|           4|           4|
    |add_ln700_22_fu_2316_p2    |     +    |      0|  0|   15|           5|           5|
    |add_ln700_23_fu_1752_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_24_fu_1758_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_25_fu_1768_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_26_fu_1774_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_27_fu_1784_p2    |     +    |      0|  0|   12|           3|           3|
    |add_ln700_28_fu_2322_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_29_fu_2328_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_2_fu_1616_p2     |     +    |      0|  0|   10|           2|           2|
    |add_ln700_30_fu_2338_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_31_fu_2344_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_32_fu_2354_p2    |     +    |      0|  0|   12|           3|           3|
    |add_ln700_33_fu_2445_p2    |     +    |      0|  0|   13|           4|           4|
    |add_ln700_34_fu_2360_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_35_fu_2366_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_36_fu_2376_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_37_fu_2382_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_38_fu_2392_p2    |     +    |      0|  0|   12|           3|           3|
    |add_ln700_39_fu_2398_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_3_fu_1622_p2     |     +    |      0|  0|   10|           2|           2|
    |add_ln700_40_fu_2404_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_41_fu_2414_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_42_fu_2420_p2    |     +    |      0|  0|   10|           2|           2|
    |add_ln700_43_fu_2430_p2    |     +    |      0|  0|   12|           3|           3|
    |add_ln700_44_fu_2461_p2    |     +    |      0|  0|   13|           4|           4|
    |add_ln700_45_fu_2471_p2    |     +    |      0|  0|   15|           5|           5|
    |add_ln700_46_fu_2481_p2    |     +    |      0|  0|   15|           6|           6|
    |add_ln700_47_fu_2491_p2    |     +    |      0|  0|   15|           8|           8|
    |add_ln700_4_fu_1632_p2     |     +    |      0|  0|   12|           3|           3|
    |add_ln700_5_fu_1638_p2     |     +    |      0|  0|   10|           2|           2|
    |add_ln700_6_fu_1644_p2     |     +    |      0|  0|   10|           2|           2|
    |add_ln700_7_fu_1654_p2     |     +    |      0|  0|   10|           2|           2|
    |add_ln700_8_fu_1660_p2     |     +    |      0|  0|   10|           2|           2|
    |add_ln700_9_fu_1670_p2     |     +    |      0|  0|   12|           3|           3|
    |add_ln700_fu_1600_p2       |     +    |      0|  0|   10|           2|           2|
    |add_ln76_1_fu_441_p2       |     +    |      0|  0|   15|           8|           8|
    |add_ln76_2_fu_494_p2       |     +    |      0|  0|   13|           2|           4|
    |add_ln76_4_fu_488_p2       |     +    |      0|  0|   15|           8|           8|
    |add_ln76_5_fu_524_p2       |     +    |      0|  0|   15|           8|           8|
    |add_ln76_6_fu_555_p2       |     +    |      0|  0|   15|           8|           8|
    |add_ln76_7_fu_565_p2       |     +    |      0|  0|   15|           8|           8|
    |add_ln76_8_fu_575_p2       |     +    |      0|  0|   15|           8|           8|
    |add_ln76_9_fu_584_p2       |     +    |      0|  0|   15|           8|           8|
    |add_ln76_fu_546_p2         |     +    |      0|  0|   13|           4|           4|
    |add_ln81_fu_447_p2         |     +    |      0|  0|   15|           8|           8|
    |c_fu_536_p2                |     +    |      0|  0|   10|           2|           1|
    |n_fu_299_p2                |     +    |      0|  0|   15|           1|           6|
    |x_fu_385_p2                |     +    |      0|  0|   13|           1|           4|
    |y_fu_458_p2                |     +    |      0|  0|   13|           1|           4|
    |sub_ln76_fu_339_p2         |     -    |      0|  0|   15|           8|           8|
    |sub_ln895_1_fu_2533_p2     |     -    |      0|  0|   15|           9|           9|
    |sub_ln895_2_fu_2563_p2     |     -    |      0|  0|   15|           8|           9|
    |sub_ln895_fu_2521_p2       |     -    |      0|  0|   15|           9|           9|
    |and_ln76_fu_379_p2         |    and   |      0|  0|    2|           1|           1|
    |and_ln895_fu_2589_p2       |    and   |      0|  0|  256|         256|         256|
    |icmp_ln66_fu_287_p2        |   icmp   |      0|  0|   13|          12|          13|
    |icmp_ln67_fu_305_p2        |   icmp   |      0|  0|   11|           8|           7|
    |icmp_ln68_fu_373_p2        |   icmp   |      0|  0|   11|           4|           5|
    |icmp_ln70_fu_530_p2        |   icmp   |      0|  0|    8|           2|           2|
    |icmp_ln895_256_fu_2511_p2  |   icmp   |      0|  0|   11|           8|           8|
    |icmp_ln895_fu_2603_p2      |   icmp   |      0|  0|   13|           9|           9|
    |lshr_ln895_1_fu_2583_p2    |   lshr   |      0|  0|  950|           2|         256|
    |lshr_ln895_fu_2577_p2      |   lshr   |      0|  0|  950|         256|         256|
    |or_ln76_fu_361_p2          |    or    |      0|  0|    8|           8|           3|
    |or_ln81_fu_391_p2          |    or    |      0|  0|    2|           1|           1|
    |select_ln67_fu_2615_p3     |  select  |      0|  0|    8|           1|           1|
    |select_ln76_1_fu_319_p3    |  select  |      0|  0|    6|           1|           6|
    |select_ln76_fu_311_p3      |  select  |      0|  0|    4|           1|           1|
    |select_ln81_1_fu_405_p3    |  select  |      0|  0|    4|           1|           4|
    |select_ln81_fu_397_p3      |  select  |      0|  0|    4|           1|           1|
    |select_ln895_1_fu_2547_p3  |  select  |      0|  0|  256|           1|         256|
    |select_ln895_2_fu_2555_p3  |  select  |      0|  0|    9|           1|           9|
    |select_ln895_fu_2539_p3    |  select  |      0|  0|    9|           1|           9|
    |ap_enable_pp0              |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_10_fu_768_p2      |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_11_fu_774_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_12_fu_800_p2      |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_13_fu_806_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_14_fu_832_p2      |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_15_fu_838_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_16_fu_864_p2      |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_17_fu_870_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_18_fu_896_p2      |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_19_fu_902_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_1_fu_614_p2       |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_20_fu_928_p2      |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_21_fu_934_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_22_fu_960_p2      |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_23_fu_966_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_24_fu_992_p2      |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_25_fu_998_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_26_fu_1024_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_27_fu_1030_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_28_fu_1056_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_29_fu_1062_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_2_fu_640_p2       |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_30_fu_1088_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_31_fu_1094_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_32_fu_1112_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_33_fu_1118_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_34_fu_1144_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_35_fu_1150_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_36_fu_1176_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_37_fu_1182_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_38_fu_1208_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_39_fu_1214_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_3_fu_646_p2       |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_40_fu_1240_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_41_fu_1246_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_42_fu_1272_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_43_fu_1278_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_44_fu_1304_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_45_fu_1310_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_46_fu_1336_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_47_fu_1342_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_48_fu_1368_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_49_fu_1374_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_4_fu_672_p2       |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_50_fu_1400_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_51_fu_1406_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_52_fu_1432_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_53_fu_1438_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_54_fu_1464_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_55_fu_1470_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_56_fu_1496_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_57_fu_1502_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_58_fu_1528_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_59_fu_1534_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_5_fu_678_p2       |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_60_fu_1560_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_61_fu_1566_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_62_fu_1588_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_63_fu_1594_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_64_fu_1803_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_65_fu_1809_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_66_fu_1834_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_67_fu_1840_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_68_fu_1865_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_69_fu_1871_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_6_fu_704_p2       |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_70_fu_1896_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_71_fu_1902_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_72_fu_1927_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_73_fu_1933_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_74_fu_1958_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_75_fu_1964_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_76_fu_1989_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_77_fu_1995_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_78_fu_2020_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_79_fu_2026_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_7_fu_710_p2       |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_80_fu_2051_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_81_fu_2057_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_82_fu_2082_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_83_fu_2088_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_84_fu_2113_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_85_fu_2119_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_86_fu_2144_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_87_fu_2150_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_88_fu_2175_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_89_fu_2181_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_8_fu_736_p2       |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_90_fu_2206_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_91_fu_2212_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_92_fu_2237_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_93_fu_2243_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_94_fu_2268_p2     |    xor   |      0|  0|    2|           1|           1|
    |xor_ln76_95_fu_2274_p2     |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_96_fu_367_p2      |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_9_fu_742_p2       |    xor   |      0|  0|    2|           1|           2|
    |xor_ln76_fu_608_p2         |    xor   |      0|  0|    2|           1|           1|
    |xor_ln895_fu_2527_p2       |    xor   |      0|  0|    9|           9|           8|
    +---------------------------+----------+-------+---+-----+------------+------------+
    |Total                      |          |      0|  0| 3567|         941|        1528|
    +---------------------------+----------+-------+---+-----+------------+------------+

    * Multiplexer: 
    +------------------------------+----+-----------+-----+-----------+
    |             Name             | LUT| Input Size| Bits| Total Bits|
    +------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                     |  38|          7|    1|          7|
    |ap_enable_reg_pp0_iter1       |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_280_p4  |   9|          2|    2|          4|
    |c_0_reg_276                   |   9|          2|    2|          4|
    |indvar_flatten16_reg_208      |   9|          2|   12|         24|
    |indvar_flatten_reg_230        |   9|          2|    8|         16|
    |input_r_address0              |  15|          3|    7|         21|
    |n_0_reg_219                   |   9|          2|    6|         12|
    |p_014_0_reg_264               |   9|          2|    8|         16|
    |x_0_reg_242                   |   9|          2|    4|          8|
    |y_0_reg_253                   |   9|          2|    4|          8|
    +------------------------------+----+-----------+-----+-----------+
    |Total                         | 134|         28|   55|        122|
    +------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |add_ln66_reg_2635                 |  12|   0|   12|          0|
    |add_ln700_15_reg_2787             |   3|   0|    3|          0|
    |add_ln700_20_reg_2792             |   3|   0|    3|          0|
    |add_ln700_22_reg_2802             |   5|   0|    5|          0|
    |add_ln700_27_reg_2797             |   3|   0|    3|          0|
    |add_ln700_32_reg_2807             |   3|   0|    3|          0|
    |add_ln700_38_reg_2812             |   3|   0|    3|          0|
    |add_ln700_43_reg_2817             |   3|   0|    3|          0|
    |add_ln700_4_reg_2777              |   3|   0|    3|          0|
    |add_ln700_9_reg_2782              |   3|   0|    3|          0|
    |add_ln76_1_reg_2678               |   7|   0|    8|          1|
    |add_ln76_4_reg_2693               |   7|   0|    8|          1|
    |add_ln76_5_reg_2698               |   7|   0|    8|          1|
    |add_ln76_8_reg_2722               |   8|   0|    8|          0|
    |ap_CS_fsm                         |   6|   0|    6|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |c_0_reg_276                       |   2|   0|    2|          0|
    |c_reg_2707                        |   2|   0|    2|          0|
    |icmp_ln67_reg_2640                |   1|   0|    1|          0|
    |icmp_ln70_reg_2703                |   1|   0|    1|          0|
    |icmp_ln70_reg_2703_pp0_iter1_reg  |   1|   0|    1|          0|
    |icmp_ln895_reg_2827               |   1|   0|    1|          0|
    |indvar_flatten16_reg_208          |  12|   0|   12|          0|
    |indvar_flatten_reg_230            |   8|   0|    8|          0|
    |n_0_reg_219                       |   6|   0|    6|          0|
    |or_ln76_reg_2666                  |   5|   0|    8|          3|
    |output_addr_reg_2683              |   6|   0|    6|          0|
    |p_014_0_reg_264                   |   8|   0|    8|          0|
    |p_cast97_mid2_v_reg_2660          |   5|   0|    8|          3|
    |select_ln67_reg_2832              |   8|   0|    8|          0|
    |select_ln76_1_reg_2645            |   6|   0|    6|          0|
    |select_ln81_1_reg_2672            |   4|   0|    4|          0|
    |sub_ln76_reg_2650                 |   8|   0|    8|          0|
    |w_conv2_2_load_reg_2757           |  16|   0|   16|          0|
    |x_0_reg_242                       |   4|   0|    4|          0|
    |xor_ln76_61_reg_2747              |   1|   0|    1|          0|
    |xor_ln76_63_reg_2752              |   1|   0|    1|          0|
    |y_0_reg_253                       |   4|   0|    4|          0|
    |y_reg_2688                        |   4|   0|    4|          0|
    |zext_ln76_1_reg_2655              |   6|   0|    7|          1|
    +----------------------------------+----+----+-----+-----------+
    |Total                             | 198|   0|  208|         10|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+------------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+-------------------+-----+-----+------------+------------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs | conv<16, 32, 10> | return value |
|ap_rst             |  in |    1| ap_ctrl_hs | conv<16, 32, 10> | return value |
|ap_start           |  in |    1| ap_ctrl_hs | conv<16, 32, 10> | return value |
|ap_done            | out |    1| ap_ctrl_hs | conv<16, 32, 10> | return value |
|ap_idle            | out |    1| ap_ctrl_hs | conv<16, 32, 10> | return value |
|ap_ready           | out |    1| ap_ctrl_hs | conv<16, 32, 10> | return value |
|input_r_address0   | out |    7|  ap_memory |      input_r     |     array    |
|input_r_ce0        | out |    1|  ap_memory |      input_r     |     array    |
|input_r_q0         |  in |   16|  ap_memory |      input_r     |     array    |
|input_r_address1   | out |    7|  ap_memory |      input_r     |     array    |
|input_r_ce1        | out |    1|  ap_memory |      input_r     |     array    |
|input_r_q1         |  in |   16|  ap_memory |      input_r     |     array    |
|output_r_address0  | out |    6|  ap_memory |     output_r     |     array    |
|output_r_ce0       | out |    1|  ap_memory |     output_r     |     array    |
|output_r_we0       | out |    1|  ap_memory |     output_r     |     array    |
|output_r_d0        | out |   32|  ap_memory |     output_r     |     array    |
|output_r_q0        |  in |   32|  ap_memory |     output_r     |     array    |
+-------------------+-----+-----+------------+------------------+--------------+

