---
layout : single
title: "Incremental Drain-Voltage-Ramping Training Method for Ferroelectric Field-Effect Transistor Synaptic Devices"   
categories: 
  - Device Paper Review
tags:
  - FeFET  
  - Neuromorphic       
toc: true
toc_sticky: true
use_math: true
---


[논문 링크](https://ieeexplore.ieee.org/document/9614154)       

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
  - **Volume: 43, Issue: 1, January 2022**   
  - **Page(s): 17 - 20**  
  - **Date of Publication: 12 November 2021**   
  - **DOI: 10.1109/LED.2021.3127927**    
  - **Print ISSN: 0741-3106, Electronic ISSN: 1558-0563**   
- **Department of Materials Science and Engineering, Inha University, Incheon, South Korea**   
  - [Manh Cuong Nguyen](https://ieeexplore.ieee.org/author/37085852280), [Rino Choi](https://ieeexplore.ieee.org/author/37273311200)     
- **Department of Electrical Engineering, Inha University, Incheon, South Korea**   
  - [Sangwook Youn](https://ieeexplore.ieee.org/author/37089218691), [Yeongjin Hwang](https://ieeexplore.ieee.org/author/37088540894), [Hyungjin Kim](https://ieeexplore.ieee.org/author/37066754200), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)        
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825), [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964)   


## 0. Abstract    

&nbsp;

- **HZO-based FeFET 구현**   
  - 본 논문에서는 SOI substrate 위에 HZO 기반의 FeFET을 제작, MHz급 Synaptic Device application을 위해 다음과 같은 특성을 구현함        
  - **Multi-state Weights**    
  - **Robust Retention**    
  - **Excellent Linearity**    
  - **Symmetric Potentiation/Depression(P/D)**    

&nbsp;

- **Incremental-Drain-Voltage-Raming 제시**   
  - FeFET의 P/D Linearity 및 Symmerty를 향상시키고, Synaptic Device로써의 동작 범위를 확장시키기 위해 제시된 기술로써 본 논문에서는 호환성까지 검증    
  - 연구 결과, 넓은 동작 범위에서는 FeFET에 대해 선형적/대칭적인 P/D 특성과 안정적인 반복성이 확보됨    
  - 추가적으로 MNIST Pattern Recognition simulation을 수행한 결과, 95%의 Training Accuracy를 달성함(본 논문에서는 Training이 아닌 Learning이라고 서술함)    

&nbsp;

## 1. Introduction    

&nbsp;

- **Synaptic Device으로써 강유전성 소자의 장점**   
  - Neuromorphic Computing을 위한 Synaptic Device로써 활용하기 위해 Ferroelectric Device들의 연구가 진행되었는데 이는 다음과 같은 장점을 지니기 때문    
    - 우수한 Retention과 Endurance를 바탕으로 **Multi-domain Polarization Switching** 구현이 가능함   
    - 이를 통해 안정적으로 **Multi-state Non-volatile operation**이 가능하기 때문에 Analog synapse를 구현 가능하기 때문         
  - 특히 [FTJ](https://miniharu22.github.io/device%20paper%20review/fe0/#5-ftjferroelectric-tuunel-junction)나 **FeFET**과 같이 HZO 강유전층을 가지는 소자들의 경우, 다음의 특징을 지니기 때문에 시냅스 소자로써 많이 연구되고 있음    
    - **nm 단위의 HZO 두께에도 강유전성의 발현이 뛰어남**    
    - **기존 CMOS 공정과의 호환성이 높음**    
    - **On/Off current ratio가 높음**    
    - **Symmetric Potentiation/Depression(P/D) 특성을 보임**   

&nbsp;

- **Incremental-Gate-Voltage-Ramping 방식**    
  - Neuromorphic Application에서 FTJ, FeFET, RRAM과 같이 Multi-state Switiching Device를 사용하는 가장 큰 이유는 **선형&대칭적인 P/D 특성을 얻기 위함**인데 이는 Training 기법에서 기인함    
  - 다양한 Training 기법 중에서도 **Incremental-Gate-Voltage-Ramping**은 P/D 특성의 Linearity 덕분에 FeFET Synapses 구현에 가장 적합한 방식으로 평가받고 있음   
    - 이는 **Presynapse의 신호가 FeFET을 거쳐 Postsynapse로 전달**되고, **Gate Voltage에 의한 Partial Polarization Switching을 통해 weight를 조절**하는 방식임   

&nbsp;

- **Incremental-Drain-Voltage-Ramping 방식**    
  - 본 논문에서는 $$V_G$$의 값을 고정시키고 $$V_D$$를 점진적으로 증가시켜 weight를 조절하는 **Incremental-Drain-Voltage-Ramping** 방식을 제시함   
  - 해당 방식을 사용하는 사용하는 이유는 다음과 같음    
    - **P/D 특성의 Linearity와 Symmetricity를 향상**   
    - **기존 $$V_G$$ Ramping 방식이 가지는 Pulse width에 대한 sensitivity를 줄이면서 동작 범위의 유연성을 확장**      
  - 본 논문에서는 결과적으로 $$V_D$$ Ramping 방식이 Linearity와 Symmetricity를 향상시키는 물리적 원인을 규명, 최종적으로 해당 방식이 MNIST Dataset에 대한 Pattern Recognition Accuracy에 미치는 효과를 검증함    

&nbsp;

## 2. Experimental    

&nbsp;

- **HZO-based FEFET Process Flow**   
  - 본 논문에서 사용된 HZO-based FeFET은 Gate-first Process로 제작되었으며, 100nm 두께의 SOI Substrate를 사용함    
  - Gate Stack은 TiN/HZO/SiO2으로 구성되어 있으며 각각은 다음의 공정을 사용하여 순차적으로 형성됨      
    - 1nm-SiO2 : Chemical Oxidation    
    - 6nm $$\text{Hf}_{0.5}\text{Zr}_{0.5}\text{O}_2$$ : ALD    
    - 3nm TiN : ALD    
    - 100nm TiN : Sputtering   

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/11.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Incremental-Gate-Voltage-Ramping의 장단점**   
  - 위 Fig.1(a)-(c)는 Synapse를 훈련시키기 위한 세 가지 대표적인 Pulse를 Plot한 것으로 각각 다음과 같음   
    - **Identical Pulse**   
    - **Incremental Gate Voltage**   
    - **Incremental Pulse Width**   
  - 그 중에서도 Incremental $$V_G$$ 방식은 Identical Pulse 대비 복잡함에도 불구하고, **전압의 크기를 정밀하게 조절함으로써 weight를 정확히 제어할 수 있기 때문에 Analog weight 수, P/D 특성의 선형성 & 대칭성 측면에서 유리**하다는 장점을 갖고 있음    
    - 다만, $$V_G$$ Pulse를 이용해 weight를 업데이트할 경우, **field가 균일하더라도 Channel Length 방향에 따라 분극이 달라질 수 있기 때문에 결과적으로 weight의 비선형적인 변화를 유발함**   

&nbsp;

- **Incremental-Drain-Voltage-Ramping의 장점**   
  - 반면, Fig.2(d)-(e)에서 확인할 수 있듯이 $$V_G$$를 Coercive Voltage(항전압, $$V_C$$)로 고정시킨 상태에서 Identical-Drain-Voltage-Ramping을 적용하면, **weight를 결정하는 Channel Region($$R_{Ch}$$)이 Source-Drain 간의 field 분포에 의해 Localization됨(Fig.2(f) 참고)**   
    - 따라서 weight의 업데이트가 진행될 때마다, **$$R_{ch}$$의 분극만으로 weight가 결정되며, 결과적으로 더 선형적이고 대칭적인 weight response가 가능할 것으로 예상됨**    

&nbsp;

- **P/D 특성 평가 방식**   
  - 본 논문에서는 HZP-based FeFET의 P/D 특성에 대해 **Identical Pulse/$$V_G$$ Ramping/$$V_D$$ Ramping**, 총 세 가지 방식으로 평가를 수행함   
    - 모든 방식에서 P/D Pulse의 Gate & Drain Pulse width는 100ns로 고정   
    - P/D Pulse와 Sense Pulse 간의 Delay는 100μs로 고정되었으며, Sense Pulse의 Width도 100μs로 고정됨    
    - $$I_D$$는 $$V_G$$ = 0.8V, $$V_D$$ = 0.1V에서 측정되었으며, Sampling Delay time은 50μs, Sampling time은 1μs로 설정됨    
  - **Identical Pulse**   
    - $$V_G$$ = 3V의 Pulse Train으로 구현됨  
  - **$$V_G$$ Ramping**   
    - $$V_G$$를 2.5V (혹은 -2.5V)에서 0.04V (또는 -0.04V)씩 증가시켜 Potentiation(Depression) 특성을 측정    
  - **$$V_D$$ Ramping**   
    - $$V_D$$를 -0.04V (혹은 0.04V)에서 -1.28V (또는 1.28V)까지 0.04V (또는 -0.04V)씩 증가시킴    
    - 이때, $$V_G$$는 2.5V (또는 -2.5V)로 고정하여 Potentiation(Depression) 특성을 측정을 수행    
  - 모든 방식에 대해서 재현성(Reproducibility)을 확인하기 위해 10회의 P/D Cycle을 반복하였고, weight의 Thermal stability를 분석하기 위해 30℃에서 1000s간 retention 특성을 측정함    

&nbsp;

- **MNIST Dataset Pattern Recognition**   
  - 추출한 P/D 특성을 기반으로 **각 Pulse에 의한 weight의 변화량($$\Delta w$$)은 현재 weight에 대한 함수로써 Polynomial(다항식) curve로 모델링됨**   
    - 이는 Train 과정에서 weight의 변화가 얼마나 필요한지 판단하기 위함    
  - Pattern Recognition은 MNIST Dataset(Train Set : 60,000개, Test Set : 10,000개)를 사용하였으며 다음과 같이 수행됨   
    - Single Layer Network : (28x28) → 10   
    - Double Layer : (28x28) → (16x16) → 10      
    - Epoch : 100   
    - Batch size : 30,000    
    - ReLU Activation    
    - Softmax Classifier    
  - Backpropagation 과정에서 **gradient의 방향은 weight의 변화 방향에 따라 결정**되었으며, **각 weight는 현재의 weight 값에 대응되는 $$\Delta w$$으로 업데이트됨**   
    - **$$\Delta w$$는 weight 값에 상관없이 Linear한 weight 업데이트를 유지**하였으며, 이를 통해 안정적인 학습 성능을 확보할 수 있었음    
    - **다만, Non-linear weight 업데이트에서는 $$\Delta w$$가 weight에 따라 크게 달라졌으며, 그 결과 weight의 급격한 변화로 인해 Accuracy가 bouncing되는 이슈가 발생함**      

&nbsp;

## 3. Result & Discussion    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/12.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Hysteresis Transfer curve 및 $$V_{th}$$ 측정**   
  - Fig.2(a)-(b)는 HZO-based FeFET의 Hysteresis transfer curve와 $$V_{th}$$가 $$V_G$$와 Pulse width에 따라 어떻게 변화하는지 측정한 것   
    - 사용된 FeFET의 Width는 10μm, Length는 1μm   
    - $$V_{th}$$는 $$I_D$$ = $$\text{10}^{-7}$$ x W/L [A]에서 추출됨    
  - 그 결과, **Program Voltage가 낮을수록 Device를 Program하는데 요구되는 시간이 늘어나는 것을 확인 가능함**     

&nbsp;

- **Multi-state Operation 검증**   
  - HZO-FeFET의 Multi-state Operation을 검증하기 위해 $$V_G$$ Ramping과 $$V_D$$ Ramping을 이용해 weight를 조절함    
    - $$V_{th}$$ 측정을 위해 $$V_G$$는 -0.5V ~ 1.5V로 Sweep되었으며, 이때 $$V_D$$는 0.1V로 고정시켰는데 이는 강유전층의 분극 전환에 영향을 주지 않을 정도에 해당함   
  - Fig.2(c)와 Fig.2(e)를 보면 두 방법 모두 안정적으로 Multi-state가 구현됨을 확인가능함   
  - 또한 Fig.2(d)와 Fig.2(f)를 보면 Train method과 관계없이 30℃에서 1000s 동안 Multi-state가 안정적으로 분리/유지됨을 확인할 수 있음(다만, MW가 일부 축소됨)   

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/13.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **P/D 특성의 선형성 및 대칭성 비교**   
  - Synaptic Device로써 FeFET의 Training Performance를 확인하기 위해, P/D 특성의 Linearity와 Symmertricity를 분석함    
  - Fig.3(a)를 보면 Identical Pulse 방식과 비교했을 때, $$V_G$$ Ramping 방식과 $$V_D$$ Ramping 방식을 사용하면 보다 선형적이면서도 대칭적인 P/D 특성을 얻을 수 있음을 알 수 있음    
  - Fig.3(b), Fig.3(c)를 보면 약 10회의 P/D Cycle에서도 Repeatability가 안정적임을 알 수 있는데, 이는 Synaptic Device application 측면에서도 유리함    
  - Fig.3(d), Fig.3(e)에서는 이상적인 linear weight update와 비교했을 때, 각 Ramping 방식에서 얻은 P/D 특성의 Linearity Fitting와 MSE(Mean Square Error)를 Plot함   
    - **$$V_D$$ Ramping 방식이 $$V_G$$ Ramping 방식 대비 MSE가 더 작음을 알 수 있는데 이는 weight를 결정짓는 $$R_{Ch}$$ 영역의 국소화에 의해 P/D 특성의 선형성이 향상됨을 의미함**    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/14.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **P/D 특성 vs Pulse width**   
  - Fig.4(a)와 Fig.4(b)를 보면 Pulse width가 짧아질수록 $$V_G$$ Ramping 방식에서는 P/D 특성의 선형성과 대칭성이 심각하게 저하되는 반면, $$V_D$$ Ramping 방식에서는 그렇지 않음을 확인 가능(PD 특성의 경우, Pulse Width만 변경하면서 측정을 수행함)   
    - 해당 현상은 FeFET을 **Resistance와 Capacitance의 Network로 표현하는 Transmission Line Model(전송선로 모델)**을 통해 설명 가능함   
    - **$$V_G$$ Ramping 방식에서는 S/D로부터 Channel의 중심부까지 전하가 도달하는데 걸리는 RC Delay로 인해 S/D 근처의 weight가 더 빨리 조절되기 때문**   
    - **특히, Depression 과정에서는 RC Delay가 더 심한데, 이는 weight의 감소가 S/D로부터의 hole injection에서 기인하기 때문인데, hole은 전자에 비해 mobility가 훨씬 낮기 때문**      
  - 반면, $$V_D$$ Ramping 방식은 Pulse width 변화에 영향을 덜 받는데, 이는 **$$V_D$$에 의해 생성된 수평 방향의 field로 인해 $$R_{ch}$$가 축소되고, 그 결과 RC Delay도 감소되기 때문**    
    - Channel Length Scaling에 의해 채널 저항, 이동도 등의 연유로 Delay가 줄어들 수는 있지만, 여전히 RC Delay 자체가 존재한다는 점에 주의해야 함    

   

