# system info arria10_pcie_hip on 2018.11.22.14:24:10
system_info:
name,value
DEVICE,10AS066N3F40E2SG
DEVICE_FAMILY,Arria 10
GENERATION_ID,1542893045
#
#
# Files generated for arria10_pcie_hip on 2018.11.22.14:24:10
files:
filepath,kind,attributes,module,is_top
sim/arria10_pcie_hip.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,arria10_pcie_hip,true
altera_pcie_a10_hip_160/sim/arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_a10_hip_pipen1b.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_sc_bitsync.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_reset_delay_sync.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_rs_a10_hip.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_a10_hip_pllnphy.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/skp_det_g3.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altera_xcvr_functions.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_monitor_a10_dlhip_sim.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_tlp_inspector_a10.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_tlp_inspector_cseb_a10.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_tlp_inspector_monitor_a10.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_tlp_inspector_trigger_a10.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_tlp_inspector_pcsig_drive_a10.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_a10_gbfifo.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_scfifo_a10.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/altpcie_a10_scfifo_ext.v,VERILOG,,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy,false
altera_pcie_a10_hip_160/sim/phy_g1x4.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,phy_g1x4,false
altera_pcie_a10_hip_160/sim/fpll_g1g2xn.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,fpll_g1g2xn,false
altera_xcvr_native_a10_160/sim/alt_xcvr_resync.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/alt_xcvr_arbiter.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/mentor/alt_xcvr_resync.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/mentor/alt_xcvr_arbiter.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/twentynm_pcs.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/twentynm_pma.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/twentynm_xcvr_native.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/mentor/twentynm_pcs.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/mentor/twentynm_pma.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/mentor/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/mentor/twentynm_xcvr_native.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/altera_xcvr_native_a10_functions_h.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=altera_xcvr_native_a10_functions_h,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/a10_avmm_h.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/alt_xcvr_native_pipe_retry.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/alt_xcvr_native_avmm_csr.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/alt_xcvr_native_prbs_accum.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/alt_xcvr_native_odi_accel.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/alt_xcvr_native_rcfg_arb.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/plain_files.txt,OTHER,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/mentor_files.txt,OTHER,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/cadence_files.txt,OTHER,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/synopsys_files.txt,OTHER,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/aldec_files.txt,OTHER,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_native_a10_160/sim/alt_xcvr_native_rcfg_opt_logic_hl7ikni.sv,SYSTEM_VERILOG,,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni,false
altera_xcvr_fpll_a10_160/sim/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/mentor/twentynm_xcvr_avmm.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/alt_xcvr_resync.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/mentor/alt_xcvr_resync.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/altera_xcvr_fpll_a10.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/mentor/altera_xcvr_fpll_a10.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/a10_avmm_h.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/alt_xcvr_native_avmm_nf.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/alt_xcvr_pll_embedded_debug.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/alt_xcvr_pll_avmm_csr.sv,SYSTEM_VERILOG,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/mentor/alt_xcvr_pll_embedded_debug.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/mentor/alt_xcvr_pll_avmm_csr.sv,SYSTEM_VERILOG_ENCRYPT,MENTOR_SPECIFIC,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/plain_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/mentor_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/cadence_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/synopsys_files.txt,OTHER,,altera_xcvr_fpll_a10,false
altera_xcvr_fpll_a10_160/sim/aldec_files.txt,OTHER,,altera_xcvr_fpll_a10,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
arria10_pcie_hip.pcie_a10_hip_0,arria10_pcie_hip_altera_pcie_a10_hip_160_zhavyyy
arria10_pcie_hip.pcie_a10_hip_0.fpll_g1g2xn,fpll_g1g2xn
arria10_pcie_hip.pcie_a10_hip_0.fpll_g1g2xn.fpll_g1g2xn,altera_xcvr_fpll_a10
arria10_pcie_hip.pcie_a10_hip_0.phy_g1x4,phy_g1x4
arria10_pcie_hip.pcie_a10_hip_0.phy_g1x4.phy_g1x4,arria10_pcie_hip_altera_xcvr_native_a10_160_hl7ikni
