# CIC
My first GitHub project. Digital design.

В данном репозитории нахдятся файлы, необходимые для осуществления всех этапов разработки цифровой интегральной схемы нерекурсивного интегрально-гребенчатого фильтра (ИГФ).

Фильтр обладает следующими характеристиками:
 1. Порядок фильтра M = 10;
 2. Коэффициент изменения частоты дискретизации R = 20;
 3. Разрядность входных и выходных отсчётов равна 20;
 4. Абсолютная погрешность относительно точности «double» – 2 LSB;
 5. Относительная погрешность относительно точности «double» – 0,1%;
 6. Наименьшая разрядность при заданной точности.
 
Репозиторий состоит из двух веток: текущую "carrent" и главную "main", также файл README.md c описанием проекта.

Описание файлов:
Название файла               | Описание файла
-----------------------------|----------------------
CIC.v                        | Описание цифрового устройства на языке Verilog HDL, основной модуль
CIC_tc.v                     | Описание цифрового устройства на языке Verilog HDL, подмодуль.
First_H2_z.v                 | Описание цифрового устройства на языке Verilog HDL, подмодуль, первый сабфильтр.
Second_H2_z.v                | Описание цифрового устройства на языке Verilog HDL, подмодуль, второй сабфильтр.
H5_z.v                       | Описание цифрового устройства на языке Verilog HDL, подмодуль, третий сабфильтр.
CIC_tb.v                     | Testbench для этапа Behavioral level
CIC_tb_s.v                   | Testbench для моделирования после Synthesis
CIC_tb_f.v                   | Testbench для моделирования после Layout
In.dat                       | Файл с отсчётами входного сигнала
Out2_expected.dat            | Файл с ожидаемыми отсчётами выходного сигнала
CIC.sdc                      | Файл временных ограничений
MyModule_synth_typ.tcl       | Файл для логического синтеза для typical corner
MyModule_synth_min.tcl       | Файл для логического синтеза для slow corner
MyModule_synth_max.tcl       | Файл для логического синтеза для fast corner
X-FAB_typ.tcl                | Вспомогательный tcl-файл с путями на библиотеку цифровых ячеек для typical corner
X-FAB_min.tcl                | Вспомогательный tcl-файл с путями на библиотеку цифровых ячеек для slow corner
X-FAB_max.tcl                | Вспомогательный tcl-файл с путями на библиотеку цифровых ячеек для fast corner
MMMC.tcl                     | MMMC-файл (corner description)
pin                          | Файл привязки пинов
CIC_PaR.tcl                  | Файл для генерации топологии

Для создания топологии представленного необходимо пройти три этапа:
1. описание на поведенческом уровне (Behavioral level);
2. логический синтез с привязкой к технологической библиотеке (Synthesis);
3. генерация топологии (Layout).

На этапе Behavioral осуществляется описание устройства на языке Verilog HDL.
Моделирование работы фильтра в Cadence Incisive позволяет убедиться в работоспособности описания. (Команда Incisive в соответствующей папке проекта). 
Код описания фильтра представлен в файле "CIC.v", модули, входящие в основной представлены в файлах "CIC_tc.v", "First_H2_z.v ", "Second_H2_z.v ", "H5_z.v ".
Для моделирования работы устройства используется файл с тестбенчем "CIC_tb.v". В нем осуществляется чтение из фала "In.dat " (входные отсчёты) и из файла "Out2_expected.dat" (ожидаемые выходные отсчёты).
Загрузите все файы в рабочую директорию и промоделируйте.
Чтобы убедиться, что всё работает корректно, сравните выходные значения (Out2) и референсные (Out2_refreg).

На этапе Synthesis осуществляется логический синтез устройства в Cadence RTL Compiler. (Команда RTL Compiler в соответствующей папке проекта).
Временные ограничения находятся в "CIC.sdc". 
Пути на библиотеки цифровых ячеек прописаны в файлах "X-FAB_typ.tcl","X-FAB_max.tcl", "X-FAB_min.tcl" (для typical, fast and slow corner соответственно).
TCL-скрипты для логисеского синтеза прописаны в файлах "MyModule_synth.tcl", "MyModule_synth_max.tcl", "MyModule_synth_min.tcl" (для typical, fast and slow corner соответственно).
Для моделирования работы устройства используется файл с тестбенчем "CIC_tb_s.v". Принцип работы аналогичен принципу предыдущего testbanch-а.

На этапе Layout осуществляется генерация топологии в Cadence Encounter. (Команда Encounter в соответствующей папке проекта).
Генерацию топологию можно проводить как в ручную, так и с помощью TCL-скрипта "CIC_PaR.tcl". 
Скрипт для своей работы использует файлы "MMMC.tcl" (corner description) и "pin" (файл привязки пинов).
Для моделирования работы устройства используется файл с тестбенчем "CIC_tb_f.v". Принцип работы аналогичен принципам предыдущих testbanch-ей.
