Timing Analyzer report for riscv_cpu
Fri Oct 25 22:43:33 2024
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Recovery: 'clock'
 27. Slow 1200mV 0C Model Removal: 'clock'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Recovery: 'clock'
 37. Fast 1200mV 0C Model Removal: 'clock'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; riscv_cpu                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  71.3%      ;
;     Processor 3            ;  70.3%      ;
;     Processor 4            ;  68.7%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Fri Oct 25 22:43:21 2024 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 16.54 MHz ; 16.54 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clock ; -20.221 ; -21040.245        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 3.820 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; 14.693 ; 0.000                ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clock ; 9.451 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                            ;
+---------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.221 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.312     ; 27.930     ;
; -20.181 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.271     ; 27.931     ;
; -19.983 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][31] ; clock        ; clock       ; 10.000       ; -2.359     ; 27.645     ;
; -19.955 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][31] ; clock        ; clock       ; 10.000       ; -2.342     ; 27.634     ;
; -19.933 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][31] ; clock        ; clock       ; 10.000       ; -2.310     ; 27.644     ;
; -19.908 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][31]  ; clock        ; clock       ; 10.000       ; -2.368     ; 27.561     ;
; -19.905 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][31] ; clock        ; clock       ; 10.000       ; -2.294     ; 27.632     ;
; -19.886 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][31]  ; clock        ; clock       ; 10.000       ; -2.353     ; 27.554     ;
; -19.882 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][31] ; clock        ; clock       ; 10.000       ; -2.304     ; 27.599     ;
; -19.877 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][31]  ; clock        ; clock       ; 10.000       ; -2.338     ; 27.560     ;
; -19.870 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][31]  ; clock        ; clock       ; 10.000       ; -2.331     ; 27.560     ;
; -19.866 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.313     ; 27.574     ;
; -19.863 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][31] ; clock        ; clock       ; 10.000       ; -2.320     ; 27.564     ;
; -19.860 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][31]  ; clock        ; clock       ; 10.000       ; -2.320     ; 27.561     ;
; -19.859 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][31] ; clock        ; clock       ; 10.000       ; -2.332     ; 27.548     ;
; -19.855 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][31] ; clock        ; clock       ; 10.000       ; -2.353     ; 27.523     ;
; -19.826 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.272     ; 27.575     ;
; -19.822 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; 10.000       ; -2.279     ; 27.564     ;
; -19.807 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][31] ; clock        ; clock       ; 10.000       ; -2.283     ; 27.545     ;
; -19.705 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][31] ; clock        ; clock       ; 10.000       ; -2.347     ; 27.379     ;
; -19.656 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][31] ; clock        ; clock       ; 10.000       ; -2.299     ; 27.378     ;
; -19.628 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][31] ; clock        ; clock       ; 10.000       ; -2.360     ; 27.289     ;
; -19.600 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][31] ; clock        ; clock       ; 10.000       ; -2.343     ; 27.278     ;
; -19.598 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][0]  ; clock        ; clock       ; 10.000       ; -2.327     ; 27.292     ;
; -19.597 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[22][31] ; clock        ; clock       ; 10.000       ; -2.295     ; 27.323     ;
; -19.589 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][28]  ; clock        ; clock       ; 10.000       ; -2.345     ; 27.265     ;
; -19.581 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][5]  ; clock        ; clock       ; 10.000       ; -2.371     ; 27.231     ;
; -19.580 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][31]  ; clock        ; clock       ; 10.000       ; -2.300     ; 27.301     ;
; -19.578 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][31] ; clock        ; clock       ; 10.000       ; -2.311     ; 27.288     ;
; -19.553 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][31]  ; clock        ; clock       ; 10.000       ; -2.369     ; 27.205     ;
; -19.551 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][0]  ; clock        ; clock       ; 10.000       ; -2.279     ; 27.293     ;
; -19.550 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][31] ; clock        ; clock       ; 10.000       ; -2.295     ; 27.276     ;
; -19.540 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][31]  ; clock        ; clock       ; 10.000       ; -2.258     ; 27.303     ;
; -19.534 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][5]  ; clock        ; clock       ; 10.000       ; -2.323     ; 27.232     ;
; -19.532 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][28] ; clock        ; clock       ; 10.000       ; -2.346     ; 27.207     ;
; -19.531 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][28] ; clock        ; clock       ; 10.000       ; -2.287     ; 27.265     ;
; -19.531 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][31]  ; clock        ; clock       ; 10.000       ; -2.354     ; 27.198     ;
; -19.527 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][31] ; clock        ; clock       ; 10.000       ; -2.305     ; 27.243     ;
; -19.522 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][31]  ; clock        ; clock       ; 10.000       ; -2.339     ; 27.204     ;
; -19.515 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][31]  ; clock        ; clock       ; 10.000       ; -2.332     ; 27.204     ;
; -19.508 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][31] ; clock        ; clock       ; 10.000       ; -2.321     ; 27.208     ;
; -19.505 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][31]  ; clock        ; clock       ; 10.000       ; -2.321     ; 27.205     ;
; -19.504 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][31] ; clock        ; clock       ; 10.000       ; -2.333     ; 27.192     ;
; -19.502 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][28]  ; clock        ; clock       ; 10.000       ; -2.368     ; 27.155     ;
; -19.500 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][31] ; clock        ; clock       ; 10.000       ; -2.354     ; 27.167     ;
; -19.484 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][28]  ; clock        ; clock       ; 10.000       ; -2.297     ; 27.208     ;
; -19.483 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][0]   ; clock        ; clock       ; 10.000       ; -2.268     ; 27.236     ;
; -19.477 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][24] ; clock        ; clock       ; 10.000       ; -2.329     ; 27.169     ;
; -19.475 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][31] ; clock        ; clock       ; 10.000       ; -2.278     ; 27.218     ;
; -19.467 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; 10.000       ; -2.280     ; 27.208     ;
; -19.452 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][31] ; clock        ; clock       ; 10.000       ; -2.284     ; 27.189     ;
; -19.442 ; mem_addr_io[6]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.312     ; 27.151     ;
; -19.439 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][0]  ; clock        ; clock       ; 10.000       ; -2.344     ; 27.116     ;
; -19.437 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][31] ; clock        ; clock       ; 10.000       ; -2.236     ; 27.222     ;
; -19.436 ; mem_addr_io[8]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.312     ; 27.145     ;
; -19.430 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][24] ; clock        ; clock       ; 10.000       ; -2.281     ; 27.170     ;
; -19.423 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][16]  ; clock        ; clock       ; 10.000       ; -2.327     ; 27.117     ;
; -19.412 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][28]  ; clock        ; clock       ; 10.000       ; -2.320     ; 27.113     ;
; -19.404 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][28] ; clock        ; clock       ; 10.000       ; -2.338     ; 27.087     ;
; -19.402 ; mem_addr_io[6]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.271     ; 27.152     ;
; -19.396 ; mem_addr_io[8]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.271     ; 27.146     ;
; -19.390 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][0]  ; clock        ; clock       ; 10.000       ; -2.296     ; 27.115     ;
; -19.389 ; mem_addr_io[3]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.313     ; 27.097     ;
; -19.382 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][24] ; clock        ; clock       ; 10.000       ; -2.338     ; 27.065     ;
; -19.379 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][0]   ; clock        ; clock       ; 10.000       ; -2.326     ; 27.074     ;
; -19.375 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][28]  ; clock        ; clock       ; 10.000       ; -2.320     ; 27.076     ;
; -19.350 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][31] ; clock        ; clock       ; 10.000       ; -2.348     ; 27.023     ;
; -19.349 ; mem_addr_io[3]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.272     ; 27.098     ;
; -19.347 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][24] ; clock        ; clock       ; 10.000       ; -2.351     ; 27.017     ;
; -19.332 ; mem_addr_io[10]         ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.312     ; 27.041     ;
; -19.323 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][24] ; clock        ; clock       ; 10.000       ; -2.275     ; 27.069     ;
; -19.304 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][5]  ; clock        ; clock       ; 10.000       ; -2.239     ; 27.086     ;
; -19.304 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][16] ; clock        ; clock       ; 10.000       ; -2.315     ; 27.010     ;
; -19.303 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][0]  ; clock        ; clock       ; 10.000       ; -2.293     ; 27.031     ;
; -19.303 ; mem_addr_io[7]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.312     ; 27.012     ;
; -19.301 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][31] ; clock        ; clock       ; 10.000       ; -2.300     ; 27.022     ;
; -19.300 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][24] ; clock        ; clock       ; 10.000       ; -2.303     ; 27.018     ;
; -19.297 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][24] ; clock        ; clock       ; 10.000       ; -2.323     ; 26.995     ;
; -19.292 ; mem_addr_io[10]         ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.271     ; 27.042     ;
; -19.284 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][0]  ; clock        ; clock       ; 10.000       ; -2.338     ; 26.967     ;
; -19.283 ; mem_addr_io[4]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.313     ; 26.991     ;
; -19.283 ; mem_addr_io[5]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -2.313     ; 26.991     ;
; -19.278 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][6]   ; clock        ; clock       ; 10.000       ; -2.368     ; 26.931     ;
; -19.278 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][16] ; clock        ; clock       ; 10.000       ; -2.362     ; 26.937     ;
; -19.264 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][16] ; clock        ; clock       ; 10.000       ; -2.273     ; 27.012     ;
; -19.263 ; mem_addr_io[7]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.271     ; 27.013     ;
; -19.261 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][8]  ; clock        ; clock       ; 10.000       ; -2.357     ; 26.925     ;
; -19.258 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][5]  ; clock        ; clock       ; 10.000       ; -2.360     ; 26.919     ;
; -19.257 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][6]   ; clock        ; clock       ; 10.000       ; -2.300     ; 26.978     ;
; -19.255 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][27] ; clock        ; clock       ; 10.000       ; -2.363     ; 26.913     ;
; -19.254 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][28] ; clock        ; clock       ; 10.000       ; -2.313     ; 26.962     ;
; -19.254 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][8]  ; clock        ; clock       ; 10.000       ; -2.309     ; 26.966     ;
; -19.243 ; mem_addr_io[4]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.272     ; 26.992     ;
; -19.243 ; mem_addr_io[5]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -2.272     ; 26.992     ;
; -19.243 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][0]  ; clock        ; clock       ; 10.000       ; -2.328     ; 26.936     ;
; -19.242 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[22][31] ; clock        ; clock       ; 10.000       ; -2.296     ; 26.967     ;
; -19.237 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][3]   ; clock        ; clock       ; 10.000       ; -2.348     ; 26.910     ;
; -19.236 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][0]   ; clock        ; clock       ; 10.000       ; -2.345     ; 26.912     ;
; -19.234 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][28]  ; clock        ; clock       ; 10.000       ; -2.346     ; 26.909     ;
; -19.230 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][26] ; clock        ; clock       ; 10.000       ; -2.312     ; 26.939     ;
+---------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                               ; To Node                                                                                                                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; SevenSegmentController:U7|digit_select[2]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[2]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SevenSegmentController:U7|digit_select[1]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[1]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SevenSegmentController:U7|digit_select[0]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[0]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; LCDDriver:U1|slow_clk                                                                                                                                                                                                                   ; LCDDriver:U1|slow_clk                                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu_reset                                                                                                                                                                                                                               ; cpu_reset                                                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; LCDDriver:U1|current_line[0]                                                                                                                                                                                                            ; LCDDriver:U1|current_line[0]                                                                                                                                                                                                                                      ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; current_state.mem_load                                                                                                                                                                                                                  ; current_state.mem_load                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|keyup                                                                                                                                                                                                                  ; KeypadScanner:U2|keyup                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|current_state.wait_keyup                                                                                                                                                                                               ; KeypadScanner:U2|current_state.wait_keyup                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|row_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U2|row_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|col_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U2|col_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|col_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U2|col_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|row_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U2|row_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|dbnce_ctr[0]                                                                                                                                                                                                           ; KeypadScanner:U2|dbnce_ctr[0]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|current_state.debounce                                                                                                                                                                                                 ; KeypadScanner:U2|current_state.debounce                                                                                                                                                                                                                           ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U2|dbnce_ctr[1]                                                                                                                                                                                                           ; KeypadScanner:U2|dbnce_ctr[1]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U3|keyup                                                                                                                                                                                                                  ; KeypadScanner:U3|keyup                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U3|col_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U3|col_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U3|col_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U3|col_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; KeypadScanner:U3|current_state.wait_keyup                                                                                                                                                                                               ; KeypadScanner:U3|current_state.wait_keyup                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; clock        ; clock       ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; LCDDriver:U1|current_state.char_write                                                                                                                                                                                                   ; LCDDriver:U1|current_state.char_write                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCDDriver:U1|current_state.func_set1                                                                                                                                                                                                    ; LCDDriver:U1|current_state.func_set1                                                                                                                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; current_state.idle                                                                                                                                                                                                                      ; current_state.idle                                                                                                                                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; KeypadScanner:U3|row_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U3|row_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; KeypadScanner:U3|row_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U3|row_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; KeypadScanner:U3|current_state.debounce                                                                                                                                                                                                 ; KeypadScanner:U3|current_state.debounce                                                                                                                                                                                                                           ; clock        ; clock       ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; KeypadScanner:U3|dbnce_ctr[0]                                                                                                                                                                                                           ; KeypadScanner:U3|dbnce_ctr[0]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; KeypadScanner:U3|dbnce_ctr[1]                                                                                                                                                                                                           ; KeypadScanner:U3|dbnce_ctr[1]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; CPU:U5|ControlUnit:CU|counter[1]                                                                                                                                                                                                        ; CPU:U5|ControlUnit:CU|counter[1]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.746      ;
; 0.466 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; clock        ; clock       ; 0.000        ; 0.080      ; 0.758      ;
; 0.468 ; CPU:U5|ControlUnit:CU|counter[0]                                                                                                                                                                                                        ; CPU:U5|ControlUnit:CU|counter[0]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.758      ;
; 0.504 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe196                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe197                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.796      ;
; 0.510 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[119]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[152]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.801      ;
; 0.514 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[61]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[94]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.805      ;
; 0.521 ; CPU:U5|ControlUnit:CU|current_state.mem_access                                                                                                                                                                                          ; CPU:U5|ControlUnit:CU|counter[3]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.811      ;
; 0.675 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0]                                                           ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|altsyncram_jf81:altsyncram2|ram_block3a0~porta_address_reg0                                                           ; clock        ; clock       ; 0.000        ; 0.472      ; 1.401      ;
; 0.675 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0]                                                           ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|altsyncram_jf81:altsyncram2|ram_block3a0~portb_address_reg0                                                           ; clock        ; clock       ; 0.000        ; 0.473      ; 1.402      ;
; 0.678 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.472      ; 1.404      ;
; 0.678 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.473      ; 1.405      ;
; 0.681 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[9]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[8]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.099      ; 0.992      ;
; 0.682 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[3]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[2]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.099      ; 0.993      ;
; 0.683 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[7]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[6]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.099      ; 0.994      ;
; 0.684 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe291                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe292                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.976      ;
; 0.684 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|cntr_apf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|altsyncram_fb81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.472      ; 1.410      ;
; 0.684 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|cntr_apf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|altsyncram_fb81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.473      ; 1.411      ;
; 0.698 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe132                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe133                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.990      ;
; 0.699 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[260]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[293]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.990      ;
; 0.699 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe192                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe193                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe92                                                                                                                                               ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe93                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[46]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[79]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[99]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[132]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.080      ; 0.991      ;
; 0.700 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[231]                                                                               ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[264]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.079      ; 0.991      ;
; 0.700 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe217                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe218                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe257                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe258                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe302                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe303                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe307                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe308                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe221                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe222                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.991      ;
; 0.700 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe207                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe208                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe227                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe228                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[4]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[3]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.079      ; 0.991      ;
; 0.701 ; LCDDriver:U1|current_state.display_clear                                                                                                                                                                                                ; LCDDriver:U1|current_state.display_on                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[120]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[153]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[190]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[223]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[50]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[83]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[264]                                                                               ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[297]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe137                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe138                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe292                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe293                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe212                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe213                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe147                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe148                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[163]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[196]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[62]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[95]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[7]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[6]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.079      ; 0.992      ;
; 0.702 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[83]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[116]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[87]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[120]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[55]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[88]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe202                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe203                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 0.994      ;
; 0.702 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[95]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[128]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[8]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[7]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[9]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[8]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.079      ; 0.993      ;
; 0.703 ; LCDDriver:U1|current_state.display_off                                                                                                                                                                                                  ; LCDDriver:U1|current_state.display_clear                                                                                                                                                                                                                          ; clock        ; clock       ; 0.000        ; 0.079      ; 0.994      ;
; 0.703 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[161]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[194]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.994      ;
; 0.703 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[130]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[163]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.080      ; 0.995      ;
; 0.703 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[91]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[124]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.994      ;
; 0.706 ; Memory:U4|io_reg1[24]                                                                                                                                                                                                                   ; Memory:U4|io_reg1[24]                                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.098      ; 1.016      ;
; 0.706 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.472      ; 1.432      ;
; 0.706 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.473      ; 1.433      ;
; 0.707 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[123]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[156]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.998      ;
; 0.707 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[226]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[259]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.998      ;
; 0.707 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[162]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[195]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.998      ;
; 0.708 ; LCDDriver:U1|current_state.display_on                                                                                                                                                                                                   ; LCDDriver:U1|current_state.entrymode_set                                                                                                                                                                                                                          ; clock        ; clock       ; 0.000        ; 0.079      ; 0.999      ;
; 0.708 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[122]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[155]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.999      ;
; 0.708 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[195]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[228]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 0.999      ;
; 0.708 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe241                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe242                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.079      ; 0.999      ;
; 0.709 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[23]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[56]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 1.001      ;
; 0.709 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[96]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[129]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.079      ; 1.000      ;
; 0.709 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[47]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[80]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 1.001      ;
; 0.709 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[48]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[81]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 1.001      ;
; 0.710 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe306                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe307                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.080      ; 1.002      ;
; 0.710 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|cntr_9pf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.475      ; 1.439      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                         ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[5]                ; clock        ; clock       ; 10.000       ; -2.793     ; 3.408      ;
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[17]               ; clock        ; clock       ; 10.000       ; -2.792     ; 3.409      ;
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[10]               ; clock        ; clock       ; 10.000       ; -2.766     ; 3.435      ;
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[31]               ; clock        ; clock       ; 10.000       ; -2.792     ; 3.409      ;
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[30]               ; clock        ; clock       ; 10.000       ; -2.766     ; 3.435      ;
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[6]                ; clock        ; clock       ; 10.000       ; -2.792     ; 3.409      ;
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[27]               ; clock        ; clock       ; 10.000       ; -2.792     ; 3.409      ;
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[19]               ; clock        ; clock       ; 10.000       ; -2.792     ; 3.409      ;
; 3.820 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[7]                ; clock        ; clock       ; 10.000       ; -2.793     ; 3.408      ;
; 3.820 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.normal            ; clock        ; clock       ; 10.000       ; -2.793     ; 3.408      ;
; 3.820 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.mem_access        ; clock        ; clock       ; 10.000       ; -2.793     ; 3.408      ;
; 3.820 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[0]                      ; clock        ; clock       ; 10.000       ; -2.792     ; 3.409      ;
; 3.820 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[1]                      ; clock        ; clock       ; 10.000       ; -2.792     ; 3.409      ;
; 3.820 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[2]                      ; clock        ; clock       ; 10.000       ; -2.792     ; 3.409      ;
; 3.820 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[3]                      ; clock        ; clock       ; 10.000       ; -2.793     ; 3.408      ;
; 3.820 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.multiply          ; clock        ; clock       ; 10.000       ; -2.793     ; 3.408      ;
; 3.820 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.divide            ; clock        ; clock       ; 10.000       ; -2.793     ; 3.408      ;
; 3.821 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][26] ; clock        ; clock       ; 10.000       ; -2.785     ; 3.415      ;
; 3.821 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][18] ; clock        ; clock       ; 10.000       ; -2.766     ; 3.434      ;
; 3.833 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[25]               ; clock        ; clock       ; 10.000       ; -2.768     ; 3.420      ;
; 3.833 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[26]               ; clock        ; clock       ; 10.000       ; -2.768     ; 3.420      ;
; 3.833 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[16]               ; clock        ; clock       ; 10.000       ; -2.768     ; 3.420      ;
; 3.834 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[22]               ; clock        ; clock       ; 10.000       ; -2.790     ; 3.397      ;
; 3.835 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][22] ; clock        ; clock       ; 10.000       ; -2.766     ; 3.420      ;
; 3.835 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[4]                ; clock        ; clock       ; 10.000       ; -2.790     ; 3.396      ;
; 3.836 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][1]  ; clock        ; clock       ; 10.000       ; -2.761     ; 3.424      ;
; 3.836 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][11] ; clock        ; clock       ; 10.000       ; -2.765     ; 3.420      ;
; 3.836 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][9]  ; clock        ; clock       ; 10.000       ; -2.761     ; 3.424      ;
; 3.836 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][21] ; clock        ; clock       ; 10.000       ; -2.761     ; 3.424      ;
; 3.836 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][17] ; clock        ; clock       ; 10.000       ; -2.761     ; 3.424      ;
; 3.836 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[24]               ; clock        ; clock       ; 10.000       ; -2.775     ; 3.410      ;
; 3.836 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][3]  ; clock        ; clock       ; 10.000       ; -2.765     ; 3.420      ;
; 3.836 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][25] ; clock        ; clock       ; 10.000       ; -2.761     ; 3.424      ;
; 3.836 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[8]                ; clock        ; clock       ; 10.000       ; -2.761     ; 3.424      ;
; 3.836 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[3]                ; clock        ; clock       ; 10.000       ; -2.765     ; 3.420      ;
; 3.836 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[2]                ; clock        ; clock       ; 10.000       ; -2.761     ; 3.424      ;
; 3.836 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[9]                ; clock        ; clock       ; 10.000       ; -2.761     ; 3.424      ;
; 3.837 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[0]                ; clock        ; clock       ; 10.000       ; -2.763     ; 3.421      ;
; 3.837 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[1]                ; clock        ; clock       ; 10.000       ; -2.764     ; 3.420      ;
; 3.837 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[12]               ; clock        ; clock       ; 10.000       ; -2.764     ; 3.420      ;
; 3.837 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[21]               ; clock        ; clock       ; 10.000       ; -2.749     ; 3.435      ;
; 3.838 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[20]               ; clock        ; clock       ; 10.000       ; -2.752     ; 3.431      ;
; 3.838 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[13]               ; clock        ; clock       ; 10.000       ; -2.751     ; 3.432      ;
; 3.839 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[15]               ; clock        ; clock       ; 10.000       ; -2.753     ; 3.429      ;
; 3.839 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[29]               ; clock        ; clock       ; 10.000       ; -2.753     ; 3.429      ;
; 3.851 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[28]               ; clock        ; clock       ; 10.000       ; -2.750     ; 3.420      ;
; 3.851 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[18]               ; clock        ; clock       ; 10.000       ; -2.750     ; 3.420      ;
; 3.852 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[11]               ; clock        ; clock       ; 10.000       ; -2.750     ; 3.419      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][19] ; clock        ; clock       ; 10.000       ; -2.381     ; 3.408      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][0]  ; clock        ; clock       ; 10.000       ; -2.381     ; 3.408      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][24] ; clock        ; clock       ; 10.000       ; -2.382     ; 3.407      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][5]  ; clock        ; clock       ; 10.000       ; -2.381     ; 3.408      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][26] ; clock        ; clock       ; 10.000       ; -2.381     ; 3.408      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][21] ; clock        ; clock       ; 10.000       ; -2.386     ; 3.403      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][22] ; clock        ; clock       ; 10.000       ; -2.385     ; 3.404      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][22] ; clock        ; clock       ; 10.000       ; -2.382     ; 3.407      ;
; 4.232 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][20] ; clock        ; clock       ; 10.000       ; -2.382     ; 3.407      ;
; 4.233 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][19] ; clock        ; clock       ; 10.000       ; -2.381     ; 3.407      ;
; 4.233 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][24] ; clock        ; clock       ; 10.000       ; -2.391     ; 3.397      ;
; 4.233 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][23] ; clock        ; clock       ; 10.000       ; -2.381     ; 3.407      ;
; 4.233 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[14]               ; clock        ; clock       ; 10.000       ; -2.353     ; 3.435      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][2]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][19] ; clock        ; clock       ; 10.000       ; -2.377     ; 3.410      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][0]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][1]  ; clock        ; clock       ; 10.000       ; -2.377     ; 3.410      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][27] ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][5]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][7]  ; clock        ; clock       ; 10.000       ; -2.397     ; 3.390      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][7]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][8]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][8]  ; clock        ; clock       ; 10.000       ; -2.397     ; 3.390      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][8]   ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][12]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][12] ; clock        ; clock       ; 10.000       ; -2.381     ; 3.406      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][10]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][9]  ; clock        ; clock       ; 10.000       ; -2.377     ; 3.410      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][9]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][28] ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][29] ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][26] ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][21] ; clock        ; clock       ; 10.000       ; -2.384     ; 3.403      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][4]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][6]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][25] ; clock        ; clock       ; 10.000       ; -2.380     ; 3.407      ;
; 4.234 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][25] ; clock        ; clock       ; 10.000       ; -2.396     ; 3.391      ;
; 4.235 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][0]  ; clock        ; clock       ; 10.000       ; -2.354     ; 3.432      ;
; 4.235 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][31] ; clock        ; clock       ; 10.000       ; -2.369     ; 3.417      ;
; 4.235 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][27] ; clock        ; clock       ; 10.000       ; -2.357     ; 3.429      ;
; 4.235 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][12]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.390      ;
; 4.235 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][10]  ; clock        ; clock       ; 10.000       ; -2.396     ; 3.390      ;
; 4.235 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][17] ; clock        ; clock       ; 10.000       ; -2.369     ; 3.417      ;
; 4.235 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][18] ; clock        ; clock       ; 10.000       ; -2.369     ; 3.417      ;
; 4.236 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][2]  ; clock        ; clock       ; 10.000       ; -2.373     ; 3.412      ;
; 4.236 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][27] ; clock        ; clock       ; 10.000       ; -2.373     ; 3.412      ;
; 4.236 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][24] ; clock        ; clock       ; 10.000       ; -2.373     ; 3.412      ;
; 4.236 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][5]  ; clock        ; clock       ; 10.000       ; -2.370     ; 3.415      ;
; 4.236 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][7]  ; clock        ; clock       ; 10.000       ; -2.370     ; 3.415      ;
; 4.236 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][12] ; clock        ; clock       ; 10.000       ; -2.370     ; 3.415      ;
; 4.236 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][13] ; clock        ; clock       ; 10.000       ; -2.370     ; 3.415      ;
; 4.236 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][11] ; clock        ; clock       ; 10.000       ; -2.370     ; 3.415      ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                           ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.693 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][5]  ; clock        ; clock       ; -10.000      ; -1.628     ; 3.277      ;
; 14.693 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][15]  ; clock        ; clock       ; -10.000      ; -1.633     ; 3.272      ;
; 14.693 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][10] ; clock        ; clock       ; -10.000      ; -1.628     ; 3.277      ;
; 14.693 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][29]  ; clock        ; clock       ; -10.000      ; -1.633     ; 3.272      ;
; 14.693 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][26] ; clock        ; clock       ; -10.000      ; -1.628     ; 3.277      ;
; 14.693 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][22] ; clock        ; clock       ; -10.000      ; -1.637     ; 3.268      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][31] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][27] ; clock        ; clock       ; -10.000      ; -1.629     ; 3.277      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][14] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][7]  ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][7]  ; clock        ; clock       ; -10.000      ; -1.629     ; 3.277      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][8]   ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][11] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][15] ; clock        ; clock       ; -10.000      ; -1.629     ; 3.277      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][10] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][9]  ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][29] ; clock        ; clock       ; -10.000      ; -1.629     ; 3.277      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][23] ; clock        ; clock       ; -10.000      ; -1.629     ; 3.277      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][23] ; clock        ; clock       ; -10.000      ; -1.629     ; 3.277      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][17] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][18] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][18] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][25] ; clock        ; clock       ; -10.000      ; -1.629     ; 3.277      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][16] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.694 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][16] ; clock        ; clock       ; -10.000      ; -1.625     ; 3.281      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][14] ; clock        ; clock       ; -10.000      ; -1.646     ; 3.261      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][8]   ; clock        ; clock       ; -10.000      ; -1.653     ; 3.254      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][13]  ; clock        ; clock       ; -10.000      ; -1.653     ; 3.254      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][11]  ; clock        ; clock       ; -10.000      ; -1.646     ; 3.261      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][15] ; clock        ; clock       ; -10.000      ; -1.646     ; 3.261      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][30] ; clock        ; clock       ; -10.000      ; -1.646     ; 3.261      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][23] ; clock        ; clock       ; -10.000      ; -1.646     ; 3.261      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][17] ; clock        ; clock       ; -10.000      ; -1.646     ; 3.261      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][3]   ; clock        ; clock       ; -10.000      ; -1.653     ; 3.254      ;
; 14.695 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][16] ; clock        ; clock       ; -10.000      ; -1.646     ; 3.261      ;
; 14.696 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][19]  ; clock        ; clock       ; -10.000      ; -1.650     ; 3.258      ;
; 14.696 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][14] ; clock        ; clock       ; -10.000      ; -1.642     ; 3.266      ;
; 14.696 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][5]   ; clock        ; clock       ; -10.000      ; -1.650     ; 3.258      ;
; 14.696 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][13] ; clock        ; clock       ; -10.000      ; -1.641     ; 3.267      ;
; 14.696 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][30] ; clock        ; clock       ; -10.000      ; -1.642     ; 3.266      ;
; 14.696 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][17] ; clock        ; clock       ; -10.000      ; -1.641     ; 3.267      ;
; 14.696 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][16] ; clock        ; clock       ; -10.000      ; -1.642     ; 3.266      ;
; 14.699 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][27]  ; clock        ; clock       ; -10.000      ; -1.653     ; 3.258      ;
; 14.699 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][7]   ; clock        ; clock       ; -10.000      ; -1.653     ; 3.258      ;
; 14.707 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][7]   ; clock        ; clock       ; -10.000      ; -1.634     ; 3.285      ;
; 14.707 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][13]  ; clock        ; clock       ; -10.000      ; -1.645     ; 3.274      ;
; 14.707 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][15]  ; clock        ; clock       ; -10.000      ; -1.645     ; 3.274      ;
; 14.707 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][9]   ; clock        ; clock       ; -10.000      ; -1.645     ; 3.274      ;
; 14.711 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][0]  ; clock        ; clock       ; -10.000      ; -1.669     ; 3.254      ;
; 14.711 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][24] ; clock        ; clock       ; -10.000      ; -1.669     ; 3.254      ;
; 14.711 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][8]  ; clock        ; clock       ; -10.000      ; -1.669     ; 3.254      ;
; 14.712 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; -10.000      ; -1.670     ; 3.254      ;
; 14.712 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][15]  ; clock        ; clock       ; -10.000      ; -1.670     ; 3.254      ;
; 14.712 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][10]  ; clock        ; clock       ; -10.000      ; -1.670     ; 3.254      ;
; 14.712 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][29]  ; clock        ; clock       ; -10.000      ; -1.670     ; 3.254      ;
; 14.712 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][18]  ; clock        ; clock       ; -10.000      ; -1.670     ; 3.254      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][0]   ; clock        ; clock       ; -10.000      ; -1.648     ; 3.277      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][2]  ; clock        ; clock       ; -10.000      ; -1.678     ; 3.247      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][2]  ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][31]  ; clock        ; clock       ; -10.000      ; -1.648     ; 3.277      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][27] ; clock        ; clock       ; -10.000      ; -1.654     ; 3.271      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][24] ; clock        ; clock       ; -10.000      ; -1.679     ; 3.246      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][5]  ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][5]  ; clock        ; clock       ; -10.000      ; -1.678     ; 3.247      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][7]  ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][7]  ; clock        ; clock       ; -10.000      ; -1.678     ; 3.247      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][8]  ; clock        ; clock       ; -10.000      ; -1.678     ; 3.247      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][8]  ; clock        ; clock       ; -10.000      ; -1.679     ; 3.246      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][12] ; clock        ; clock       ; -10.000      ; -1.679     ; 3.246      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][10] ; clock        ; clock       ; -10.000      ; -1.679     ; 3.246      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][10] ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][30]  ; clock        ; clock       ; -10.000      ; -1.648     ; 3.277      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][21] ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][23] ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][22] ; clock        ; clock       ; -10.000      ; -1.654     ; 3.271      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][22] ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][4]  ; clock        ; clock       ; -10.000      ; -1.678     ; 3.247      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][4]  ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][20] ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][20] ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][18]  ; clock        ; clock       ; -10.000      ; -1.648     ; 3.277      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][6]   ; clock        ; clock       ; -10.000      ; -1.648     ; 3.277      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][6]  ; clock        ; clock       ; -10.000      ; -1.678     ; 3.247      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][3]  ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][3]  ; clock        ; clock       ; -10.000      ; -1.650     ; 3.275      ;
; 14.713 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][16]  ; clock        ; clock       ; -10.000      ; -1.648     ; 3.277      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][0]  ; clock        ; clock       ; -10.000      ; -1.646     ; 3.280      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][2]  ; clock        ; clock       ; -10.000      ; -1.646     ; 3.280      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][1]  ; clock        ; clock       ; -10.000      ; -1.668     ; 3.258      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; -10.000      ; -1.661     ; 3.265      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][8]  ; clock        ; clock       ; -10.000      ; -1.646     ; 3.280      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][13]  ; clock        ; clock       ; -10.000      ; -1.649     ; 3.277      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][15]  ; clock        ; clock       ; -10.000      ; -1.674     ; 3.252      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][10] ; clock        ; clock       ; -10.000      ; -1.646     ; 3.280      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][9]   ; clock        ; clock       ; -10.000      ; -1.649     ; 3.277      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][17] ; clock        ; clock       ; -10.000      ; -1.661     ; 3.265      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][22]  ; clock        ; clock       ; -10.000      ; -1.679     ; 3.247      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][22] ; clock        ; clock       ; -10.000      ; -1.661     ; 3.265      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][20]  ; clock        ; clock       ; -10.000      ; -1.649     ; 3.277      ;
; 14.714 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][6]   ; clock        ; clock       ; -10.000      ; -1.679     ; 3.247      ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 17.56 MHz ; 17.56 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clock ; -18.468 ; -19005.772       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 4.498 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; 14.129 ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 9.461 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                             ;
+---------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.468 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -1.986     ; 26.504     ;
; -18.434 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -1.951     ; 26.505     ;
; -18.236 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][31] ; clock        ; clock       ; 10.000       ; -2.026     ; 26.232     ;
; -18.209 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][31] ; clock        ; clock       ; 10.000       ; -2.010     ; 26.221     ;
; -18.192 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][31] ; clock        ; clock       ; 10.000       ; -1.983     ; 26.231     ;
; -18.182 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][31]  ; clock        ; clock       ; 10.000       ; -2.035     ; 26.169     ;
; -18.164 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][31] ; clock        ; clock       ; 10.000       ; -1.967     ; 26.219     ;
; -18.160 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][31]  ; clock        ; clock       ; 10.000       ; -2.020     ; 26.162     ;
; -18.157 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][31]  ; clock        ; clock       ; 10.000       ; -2.008     ; 26.171     ;
; -18.152 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][31] ; clock        ; clock       ; 10.000       ; -1.977     ; 26.197     ;
; -18.151 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][31]  ; clock        ; clock       ; 10.000       ; -2.002     ; 26.171     ;
; -18.144 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][31] ; clock        ; clock       ; 10.000       ; -1.994     ; 26.172     ;
; -18.139 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][31]  ; clock        ; clock       ; 10.000       ; -1.992     ; 26.169     ;
; -18.128 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][31] ; clock        ; clock       ; 10.000       ; -2.009     ; 26.141     ;
; -18.110 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][31] ; clock        ; clock       ; 10.000       ; -2.020     ; 26.112     ;
; -18.108 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; 10.000       ; -1.958     ; 26.172     ;
; -18.082 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][31] ; clock        ; clock       ; 10.000       ; -1.966     ; 26.138     ;
; -18.077 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -1.987     ; 26.112     ;
; -18.043 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -1.952     ; 26.113     ;
; -18.025 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][0]  ; clock        ; clock       ; 10.000       ; -1.999     ; 26.048     ;
; -18.016 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][28]  ; clock        ; clock       ; 10.000       ; -2.015     ; 26.023     ;
; -18.005 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][5]  ; clock        ; clock       ; 10.000       ; -2.033     ; 25.994     ;
; -17.983 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][0]  ; clock        ; clock       ; 10.000       ; -1.956     ; 26.049     ;
; -17.981 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][31] ; clock        ; clock       ; 10.000       ; -2.018     ; 25.985     ;
; -17.967 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][28] ; clock        ; clock       ; 10.000       ; -1.966     ; 26.023     ;
; -17.963 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][5]  ; clock        ; clock       ; 10.000       ; -1.990     ; 25.995     ;
; -17.939 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][28] ; clock        ; clock       ; 10.000       ; -2.015     ; 25.946     ;
; -17.939 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][31] ; clock        ; clock       ; 10.000       ; -1.976     ; 25.985     ;
; -17.912 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][0]   ; clock        ; clock       ; 10.000       ; -1.949     ; 25.985     ;
; -17.906 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][28]  ; clock        ; clock       ; 10.000       ; -2.035     ; 25.893     ;
; -17.898 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][28]  ; clock        ; clock       ; 10.000       ; -1.973     ; 25.947     ;
; -17.895 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][24] ; clock        ; clock       ; 10.000       ; -2.000     ; 25.917     ;
; -17.880 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[22][31] ; clock        ; clock       ; 10.000       ; -1.971     ; 25.931     ;
; -17.860 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][0]  ; clock        ; clock       ; 10.000       ; -2.010     ; 25.872     ;
; -17.853 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][24] ; clock        ; clock       ; 10.000       ; -1.957     ; 25.918     ;
; -17.845 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][31] ; clock        ; clock       ; 10.000       ; -2.027     ; 25.840     ;
; -17.843 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][31]  ; clock        ; clock       ; 10.000       ; -1.972     ; 25.893     ;
; -17.839 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][16]  ; clock        ; clock       ; 10.000       ; -1.999     ; 25.862     ;
; -17.831 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][28]  ; clock        ; clock       ; 10.000       ; -1.992     ; 25.861     ;
; -17.825 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][28] ; clock        ; clock       ; 10.000       ; -2.007     ; 25.840     ;
; -17.825 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][0]   ; clock        ; clock       ; 10.000       ; -1.998     ; 25.849     ;
; -17.818 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][31] ; clock        ; clock       ; 10.000       ; -2.011     ; 25.829     ;
; -17.816 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][0]  ; clock        ; clock       ; 10.000       ; -1.967     ; 25.871     ;
; -17.810 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][31]  ; clock        ; clock       ; 10.000       ; -1.936     ; 25.896     ;
; -17.805 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][24] ; clock        ; clock       ; 10.000       ; -2.007     ; 25.820     ;
; -17.802 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][28]  ; clock        ; clock       ; 10.000       ; -1.994     ; 25.830     ;
; -17.801 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][31] ; clock        ; clock       ; 10.000       ; -1.984     ; 25.839     ;
; -17.791 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][31]  ; clock        ; clock       ; 10.000       ; -2.036     ; 25.777     ;
; -17.776 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][5]  ; clock        ; clock       ; 10.000       ; -1.921     ; 25.877     ;
; -17.773 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][31] ; clock        ; clock       ; 10.000       ; -1.968     ; 25.827     ;
; -17.769 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][31]  ; clock        ; clock       ; 10.000       ; -2.021     ; 25.770     ;
; -17.767 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][24] ; clock        ; clock       ; 10.000       ; -2.022     ; 25.767     ;
; -17.766 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][31]  ; clock        ; clock       ; 10.000       ; -2.009     ; 25.779     ;
; -17.762 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][31] ; clock        ; clock       ; 10.000       ; -1.955     ; 25.829     ;
; -17.761 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][31] ; clock        ; clock       ; 10.000       ; -1.978     ; 25.805     ;
; -17.760 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][31]  ; clock        ; clock       ; 10.000       ; -2.003     ; 25.779     ;
; -17.754 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][24] ; clock        ; clock       ; 10.000       ; -1.953     ; 25.823     ;
; -17.753 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][31] ; clock        ; clock       ; 10.000       ; -1.995     ; 25.780     ;
; -17.752 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][0]  ; clock        ; clock       ; 10.000       ; -1.966     ; 25.808     ;
; -17.748 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][31]  ; clock        ; clock       ; 10.000       ; -1.993     ; 25.777     ;
; -17.737 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][31] ; clock        ; clock       ; 10.000       ; -2.010     ; 25.749     ;
; -17.730 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][31] ; clock        ; clock       ; 10.000       ; -1.919     ; 25.833     ;
; -17.729 ; mem_addr_io[6]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -1.986     ; 25.765     ;
; -17.725 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][24] ; clock        ; clock       ; 10.000       ; -1.979     ; 25.768     ;
; -17.722 ; mem_addr_io[8]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -1.986     ; 25.758     ;
; -17.721 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][0]  ; clock        ; clock       ; 10.000       ; -2.007     ; 25.736     ;
; -17.719 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][31] ; clock        ; clock       ; 10.000       ; -2.021     ; 25.720     ;
; -17.717 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][16] ; clock        ; clock       ; 10.000       ; -1.989     ; 25.750     ;
; -17.717 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; 10.000       ; -1.959     ; 25.780     ;
; -17.713 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][16] ; clock        ; clock       ; 10.000       ; -2.029     ; 25.706     ;
; -17.708 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][24] ; clock        ; clock       ; 10.000       ; -1.990     ; 25.740     ;
; -17.706 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][0]   ; clock        ; clock       ; 10.000       ; -2.015     ; 25.713     ;
; -17.699 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][5]  ; clock        ; clock       ; 10.000       ; -2.025     ; 25.696     ;
; -17.695 ; mem_addr_io[6]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -1.951     ; 25.766     ;
; -17.693 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][0]  ; clock        ; clock       ; 10.000       ; -1.966     ; 25.749     ;
; -17.692 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][27] ; clock        ; clock       ; 10.000       ; -2.032     ; 25.682     ;
; -17.691 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][31] ; clock        ; clock       ; 10.000       ; -1.967     ; 25.746     ;
; -17.688 ; mem_addr_io[8]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -1.951     ; 25.759     ;
; -17.687 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][28] ; clock        ; clock       ; 10.000       ; -1.987     ; 25.722     ;
; -17.685 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][8]  ; clock        ; clock       ; 10.000       ; -2.021     ; 25.686     ;
; -17.684 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][16] ; clock        ; clock       ; 10.000       ; -1.953     ; 25.753     ;
; -17.681 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][26] ; clock        ; clock       ; 10.000       ; -1.988     ; 25.715     ;
; -17.672 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][16] ; clock        ; clock       ; 10.000       ; -1.989     ; 25.705     ;
; -17.672 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][8]  ; clock        ; clock       ; 10.000       ; -1.978     ; 25.716     ;
; -17.670 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][0]  ; clock        ; clock       ; 10.000       ; -1.953     ; 25.739     ;
; -17.657 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][5]  ; clock        ; clock       ; 10.000       ; -1.982     ; 25.697     ;
; -17.656 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][28] ; clock        ; clock       ; 10.000       ; -1.951     ; 25.727     ;
; -17.655 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][0]   ; clock        ; clock       ; 10.000       ; -1.973     ; 25.704     ;
; -17.653 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][5]   ; clock        ; clock       ; 10.000       ; -2.011     ; 25.664     ;
; -17.651 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][27] ; clock        ; clock       ; 10.000       ; -2.022     ; 25.651     ;
; -17.651 ; mem_addr_io[3]          ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -1.987     ; 25.686     ;
; -17.650 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][27] ; clock        ; clock       ; 10.000       ; -1.989     ; 25.683     ;
; -17.648 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[22][18] ; clock        ; clock       ; 10.000       ; -1.991     ; 25.679     ;
; -17.648 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][5]  ; clock        ; clock       ; 10.000       ; -1.987     ; 25.683     ;
; -17.643 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][6]   ; clock        ; clock       ; 10.000       ; -2.035     ; 25.630     ;
; -17.643 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][16]  ; clock        ; clock       ; 10.000       ; -2.027     ; 25.638     ;
; -17.635 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][5]  ; clock        ; clock       ; 10.000       ; -1.974     ; 25.683     ;
; -17.635 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][30]  ; clock        ; clock       ; 10.000       ; -2.042     ; 25.615     ;
; -17.634 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][0]  ; clock        ; clock       ; 10.000       ; -2.000     ; 25.656     ;
; -17.632 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][0]  ; clock        ; clock       ; 10.000       ; -2.033     ; 25.621     ;
+---------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                               ; To Node                                                                                                                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; SevenSegmentController:U7|digit_select[2]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[2]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SevenSegmentController:U7|digit_select[1]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[1]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SevenSegmentController:U7|digit_select[0]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[0]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu_reset                                                                                                                                                                                                                               ; cpu_reset                                                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; LCDDriver:U1|slow_clk                                                                                                                                                                                                                   ; LCDDriver:U1|slow_clk                                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCDDriver:U1|current_state.char_write                                                                                                                                                                                                   ; LCDDriver:U1|current_state.char_write                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCDDriver:U1|current_state.func_set1                                                                                                                                                                                                    ; LCDDriver:U1|current_state.func_set1                                                                                                                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; current_state.mem_load                                                                                                                                                                                                                  ; current_state.mem_load                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U2|row_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U2|row_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U2|row_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U2|row_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U2|dbnce_ctr[0]                                                                                                                                                                                                           ; KeypadScanner:U2|dbnce_ctr[0]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U2|current_state.debounce                                                                                                                                                                                                 ; KeypadScanner:U2|current_state.debounce                                                                                                                                                                                                                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U2|dbnce_ctr[1]                                                                                                                                                                                                           ; KeypadScanner:U2|dbnce_ctr[1]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|keyup                                                                                                                                                                                                                  ; KeypadScanner:U3|keyup                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|col_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U3|col_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|col_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U3|col_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|row_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U3|row_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|row_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U3|row_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|current_state.debounce                                                                                                                                                                                                 ; KeypadScanner:U3|current_state.debounce                                                                                                                                                                                                                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|dbnce_ctr[0]                                                                                                                                                                                                           ; KeypadScanner:U3|dbnce_ctr[0]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|dbnce_ctr[1]                                                                                                                                                                                                           ; KeypadScanner:U3|dbnce_ctr[1]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; KeypadScanner:U3|current_state.wait_keyup                                                                                                                                                                                               ; KeypadScanner:U3|current_state.wait_keyup                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; LCDDriver:U1|current_line[0]                                                                                                                                                                                                            ; LCDDriver:U1|current_line[0]                                                                                                                                                                                                                                      ; clock        ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; current_state.idle                                                                                                                                                                                                                      ; current_state.idle                                                                                                                                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; KeypadScanner:U2|keyup                                                                                                                                                                                                                  ; KeypadScanner:U2|keyup                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; KeypadScanner:U2|current_state.wait_keyup                                                                                                                                                                                               ; KeypadScanner:U2|current_state.wait_keyup                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; KeypadScanner:U2|col_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U2|col_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; KeypadScanner:U2|col_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U2|col_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.405 ; CPU:U5|ControlUnit:CU|counter[1]                                                                                                                                                                                                        ; CPU:U5|ControlUnit:CU|counter[1]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.069      ; 0.669      ;
; 0.418 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; clock        ; clock       ; 0.000        ; 0.071      ; 0.684      ;
; 0.420 ; CPU:U5|ControlUnit:CU|counter[0]                                                                                                                                                                                                        ; CPU:U5|ControlUnit:CU|counter[0]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.069      ; 0.684      ;
; 0.473 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe196                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe197                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.739      ;
; 0.480 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[119]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[152]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.746      ;
; 0.481 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[61]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[94]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.747      ;
; 0.483 ; CPU:U5|ControlUnit:CU|current_state.mem_access                                                                                                                                                                                          ; CPU:U5|ControlUnit:CU|counter[3]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.068      ; 0.746      ;
; 0.606 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe291                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe292                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.873      ;
; 0.621 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0]                                                           ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|altsyncram_jf81:altsyncram2|ram_block3a0~porta_address_reg0                                                           ; clock        ; clock       ; 0.000        ; 0.417      ; 1.268      ;
; 0.621 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0]                                                           ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|altsyncram_jf81:altsyncram2|ram_block3a0~portb_address_reg0                                                           ; clock        ; clock       ; 0.000        ; 0.417      ; 1.268      ;
; 0.624 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 1.271      ;
; 0.624 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 1.271      ;
; 0.624 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|cntr_apf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|altsyncram_fb81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 1.271      ;
; 0.624 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|cntr_apf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|altsyncram_fb81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 1.271      ;
; 0.627 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe306                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe307                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.894      ;
; 0.630 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[3]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[2]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.089      ; 0.914      ;
; 0.630 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[9]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[8]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.089      ; 0.914      ;
; 0.631 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[7]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[6]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.089      ; 0.915      ;
; 0.632 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe241                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe242                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.070      ; 0.897      ;
; 0.632 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe296                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe297                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.899      ;
; 0.636 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[163]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[196]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.903      ;
; 0.641 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[262]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[295]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.907      ;
; 0.644 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe92                                                                                                                                               ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe93                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.912      ;
; 0.644 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[2]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[1]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.070      ; 0.909      ;
; 0.645 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe132                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe133                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[190]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[223]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[260]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[293]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.912      ;
; 0.646 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe192                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe193                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe217                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe218                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe257                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe258                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe302                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe303                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 1.293      ;
; 0.646 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.417      ; 1.293      ;
; 0.646 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[99]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[132]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; LCDDriver:U1|current_state.display_clear                                                                                                                                                                                                ; LCDDriver:U1|current_state.display_on                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[120]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[153]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[264]                                                                               ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[297]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[231]                                                                               ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[264]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe292                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe293                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe307                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe308                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe147                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe148                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe221                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe222                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe207                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe208                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe227                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe228                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[95]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[128]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[62]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[95]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[46]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[79]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[4]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[3]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.648 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[83]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[116]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[87]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[120]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[55]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[88]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[50]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[83]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe137                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe138                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.915      ;
; 0.648 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe212                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe213                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.915      ;
; 0.648 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[163]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[196]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe202                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe203                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.915      ;
; 0.648 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[7]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[6]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[8]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[7]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.071      ; 0.914      ;
; 0.649 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[161]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[194]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.915      ;
; 0.649 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[91]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[124]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.916      ;
; 0.649 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[9]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[8]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.071      ; 0.915      ;
; 0.650 ; Memory:U4|io_reg1[24]                                                                                                                                                                                                                   ; Memory:U4|io_reg1[24]                                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.088      ; 0.933      ;
; 0.650 ; LCDDriver:U1|current_state.display_off                                                                                                                                                                                                  ; LCDDriver:U1|current_state.display_clear                                                                                                                                                                                                                          ; clock        ; clock       ; 0.000        ; 0.071      ; 0.916      ;
; 0.650 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[130]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[163]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.071      ; 0.916      ;
; 0.653 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[226]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[259]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.072      ; 0.920      ;
; 0.654 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[162]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[195]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.920      ;
; 0.654 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|cntr_9pf:cntr1|counter_reg_bit[2] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.420      ; 1.304      ;
; 0.654 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|cntr_9pf:cntr1|counter_reg_bit[2] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.420      ; 1.304      ;
; 0.655 ; LCDDriver:U1|current_state.display_on                                                                                                                                                                                                   ; LCDDriver:U1|current_state.entrymode_set                                                                                                                                                                                                                          ; clock        ; clock       ; 0.000        ; 0.071      ; 0.921      ;
; 0.655 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[123]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[156]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.921      ;
; 0.655 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[122]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[155]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.071      ; 0.921      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                          ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.498 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[17]               ; clock        ; clock       ; 10.000       ; -2.409     ; 3.115      ;
; 4.498 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[31]               ; clock        ; clock       ; 10.000       ; -2.409     ; 3.115      ;
; 4.498 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[6]                ; clock        ; clock       ; 10.000       ; -2.409     ; 3.115      ;
; 4.498 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[27]               ; clock        ; clock       ; 10.000       ; -2.409     ; 3.115      ;
; 4.498 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[19]               ; clock        ; clock       ; 10.000       ; -2.409     ; 3.115      ;
; 4.498 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[0]                      ; clock        ; clock       ; 10.000       ; -2.409     ; 3.115      ;
; 4.498 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[1]                      ; clock        ; clock       ; 10.000       ; -2.409     ; 3.115      ;
; 4.498 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[2]                      ; clock        ; clock       ; 10.000       ; -2.409     ; 3.115      ;
; 4.499 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[5]                ; clock        ; clock       ; 10.000       ; -2.409     ; 3.114      ;
; 4.499 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[7]                ; clock        ; clock       ; 10.000       ; -2.409     ; 3.114      ;
; 4.499 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.normal            ; clock        ; clock       ; 10.000       ; -2.409     ; 3.114      ;
; 4.499 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.mem_access        ; clock        ; clock       ; 10.000       ; -2.409     ; 3.114      ;
; 4.499 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[3]                      ; clock        ; clock       ; 10.000       ; -2.409     ; 3.114      ;
; 4.499 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.multiply          ; clock        ; clock       ; 10.000       ; -2.409     ; 3.114      ;
; 4.499 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.divide            ; clock        ; clock       ; 10.000       ; -2.409     ; 3.114      ;
; 4.501 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][26] ; clock        ; clock       ; 10.000       ; -2.404     ; 3.117      ;
; 4.501 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[10]               ; clock        ; clock       ; 10.000       ; -2.386     ; 3.135      ;
; 4.501 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[30]               ; clock        ; clock       ; 10.000       ; -2.387     ; 3.134      ;
; 4.501 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][18] ; clock        ; clock       ; 10.000       ; -2.387     ; 3.134      ;
; 4.510 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[25]               ; clock        ; clock       ; 10.000       ; -2.389     ; 3.123      ;
; 4.510 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[26]               ; clock        ; clock       ; 10.000       ; -2.389     ; 3.123      ;
; 4.510 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[16]               ; clock        ; clock       ; 10.000       ; -2.389     ; 3.123      ;
; 4.511 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][11] ; clock        ; clock       ; 10.000       ; -2.387     ; 3.124      ;
; 4.511 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][3]  ; clock        ; clock       ; 10.000       ; -2.387     ; 3.124      ;
; 4.511 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[3]                ; clock        ; clock       ; 10.000       ; -2.387     ; 3.124      ;
; 4.512 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[22]               ; clock        ; clock       ; 10.000       ; -2.408     ; 3.102      ;
; 4.512 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[24]               ; clock        ; clock       ; 10.000       ; -2.395     ; 3.115      ;
; 4.513 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][22] ; clock        ; clock       ; 10.000       ; -2.388     ; 3.121      ;
; 4.513 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[4]                ; clock        ; clock       ; 10.000       ; -2.409     ; 3.100      ;
; 4.516 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][9]  ; clock        ; clock       ; 10.000       ; -2.383     ; 3.123      ;
; 4.516 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[8]                ; clock        ; clock       ; 10.000       ; -2.383     ; 3.123      ;
; 4.516 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[2]                ; clock        ; clock       ; 10.000       ; -2.383     ; 3.123      ;
; 4.516 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[9]                ; clock        ; clock       ; 10.000       ; -2.383     ; 3.123      ;
; 4.517 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[0]                ; clock        ; clock       ; 10.000       ; -2.385     ; 3.120      ;
; 4.517 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[1]                ; clock        ; clock       ; 10.000       ; -2.386     ; 3.119      ;
; 4.517 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][1]  ; clock        ; clock       ; 10.000       ; -2.382     ; 3.123      ;
; 4.517 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][21] ; clock        ; clock       ; 10.000       ; -2.382     ; 3.123      ;
; 4.517 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][17] ; clock        ; clock       ; 10.000       ; -2.382     ; 3.123      ;
; 4.517 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[15]               ; clock        ; clock       ; 10.000       ; -2.375     ; 3.130      ;
; 4.517 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[12]               ; clock        ; clock       ; 10.000       ; -2.386     ; 3.119      ;
; 4.517 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[29]               ; clock        ; clock       ; 10.000       ; -2.375     ; 3.130      ;
; 4.517 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[21]               ; clock        ; clock       ; 10.000       ; -2.370     ; 3.135      ;
; 4.517 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[13]               ; clock        ; clock       ; 10.000       ; -2.373     ; 3.132      ;
; 4.517 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][25] ; clock        ; clock       ; 10.000       ; -2.382     ; 3.123      ;
; 4.518 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[20]               ; clock        ; clock       ; 10.000       ; -2.373     ; 3.131      ;
; 4.526 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[11]               ; clock        ; clock       ; 10.000       ; -2.372     ; 3.124      ;
; 4.526 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[28]               ; clock        ; clock       ; 10.000       ; -2.372     ; 3.124      ;
; 4.526 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[18]               ; clock        ; clock       ; 10.000       ; -2.372     ; 3.124      ;
; 4.862 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][21] ; clock        ; clock       ; 10.000       ; -2.052     ; 3.108      ;
; 4.862 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][22] ; clock        ; clock       ; 10.000       ; -2.051     ; 3.109      ;
; 4.863 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][19] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.115      ;
; 4.863 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][1]  ; clock        ; clock       ; 10.000       ; -2.044     ; 3.115      ;
; 4.863 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][24] ; clock        ; clock       ; 10.000       ; -2.057     ; 3.102      ;
; 4.863 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][9]  ; clock        ; clock       ; 10.000       ; -2.044     ; 3.115      ;
; 4.863 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][21] ; clock        ; clock       ; 10.000       ; -2.050     ; 3.109      ;
; 4.865 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][2]  ; clock        ; clock       ; 10.000       ; -2.043     ; 3.114      ;
; 4.865 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][27] ; clock        ; clock       ; 10.000       ; -2.043     ; 3.114      ;
; 4.865 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][24] ; clock        ; clock       ; 10.000       ; -2.043     ; 3.114      ;
; 4.865 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][28] ; clock        ; clock       ; 10.000       ; -2.043     ; 3.114      ;
; 4.865 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][26] ; clock        ; clock       ; 10.000       ; -2.043     ; 3.114      ;
; 4.865 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][22] ; clock        ; clock       ; 10.000       ; -2.043     ; 3.114      ;
; 4.865 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][3]  ; clock        ; clock       ; 10.000       ; -2.043     ; 3.114      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][2]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][19] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][19] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][0]  ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][0]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][27] ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][27] ; clock        ; clock       ; 10.000       ; -2.027     ; 3.129      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][24] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][5]  ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][5]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][7]  ; clock        ; clock       ; 10.000       ; -2.062     ; 3.094      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][7]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][8]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][8]  ; clock        ; clock       ; 10.000       ; -2.062     ; 3.094      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][8]   ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][12]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][12] ; clock        ; clock       ; 10.000       ; -2.043     ; 3.113      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][15] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][10]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][9]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][28] ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][29] ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][30] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][26]  ; clock        ; clock       ; 10.000       ; -2.043     ; 3.113      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][26] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][26] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][26] ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][23] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][17] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][22] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][4]   ; clock        ; clock       ; 10.000       ; -2.043     ; 3.113      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][4]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][4]  ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][20] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][6]  ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][3]   ; clock        ; clock       ; 10.000       ; -2.043     ; 3.113      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][25] ; clock        ; clock       ; 10.000       ; -2.061     ; 3.095      ;
; 4.866 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][16] ; clock        ; clock       ; 10.000       ; -2.044     ; 3.112      ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                            ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.129 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][5]  ; clock        ; clock       ; -10.000      ; -1.386     ; 2.938      ;
; 14.129 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][10] ; clock        ; clock       ; -10.000      ; -1.386     ; 2.938      ;
; 14.129 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][26] ; clock        ; clock       ; -10.000      ; -1.386     ; 2.938      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][27] ; clock        ; clock       ; -10.000      ; -1.387     ; 2.938      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][7]  ; clock        ; clock       ; -10.000      ; -1.387     ; 2.938      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][15]  ; clock        ; clock       ; -10.000      ; -1.392     ; 2.933      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][15] ; clock        ; clock       ; -10.000      ; -1.387     ; 2.938      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][29] ; clock        ; clock       ; -10.000      ; -1.387     ; 2.938      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][29]  ; clock        ; clock       ; -10.000      ; -1.392     ; 2.933      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][23] ; clock        ; clock       ; -10.000      ; -1.387     ; 2.938      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][23] ; clock        ; clock       ; -10.000      ; -1.387     ; 2.938      ;
; 14.130 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][25] ; clock        ; clock       ; -10.000      ; -1.387     ; 2.938      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][31] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][14] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][7]  ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][8]   ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][11] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][10] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][9]  ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][17] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][18] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][18] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][16] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.131 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][16] ; clock        ; clock       ; -10.000      ; -1.385     ; 2.941      ;
; 14.132 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][19]  ; clock        ; clock       ; -10.000      ; -1.407     ; 2.920      ;
; 14.132 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][27]  ; clock        ; clock       ; -10.000      ; -1.408     ; 2.919      ;
; 14.132 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][5]   ; clock        ; clock       ; -10.000      ; -1.407     ; 2.920      ;
; 14.132 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][7]   ; clock        ; clock       ; -10.000      ; -1.408     ; 2.919      ;
; 14.133 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][14] ; clock        ; clock       ; -10.000      ; -1.401     ; 2.927      ;
; 14.133 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][8]   ; clock        ; clock       ; -10.000      ; -1.409     ; 2.919      ;
; 14.133 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][13] ; clock        ; clock       ; -10.000      ; -1.400     ; 2.928      ;
; 14.133 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][13]  ; clock        ; clock       ; -10.000      ; -1.409     ; 2.919      ;
; 14.133 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][30] ; clock        ; clock       ; -10.000      ; -1.401     ; 2.927      ;
; 14.133 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][17] ; clock        ; clock       ; -10.000      ; -1.400     ; 2.928      ;
; 14.133 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][3]   ; clock        ; clock       ; -10.000      ; -1.409     ; 2.919      ;
; 14.133 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][16] ; clock        ; clock       ; -10.000      ; -1.401     ; 2.927      ;
; 14.134 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][22] ; clock        ; clock       ; -10.000      ; -1.402     ; 2.927      ;
; 14.135 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][23] ; clock        ; clock       ; -10.000      ; -1.407     ; 2.923      ;
; 14.136 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][14] ; clock        ; clock       ; -10.000      ; -1.408     ; 2.923      ;
; 14.136 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][11]  ; clock        ; clock       ; -10.000      ; -1.408     ; 2.923      ;
; 14.136 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][15] ; clock        ; clock       ; -10.000      ; -1.408     ; 2.923      ;
; 14.136 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][30] ; clock        ; clock       ; -10.000      ; -1.408     ; 2.923      ;
; 14.136 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][17] ; clock        ; clock       ; -10.000      ; -1.408     ; 2.923      ;
; 14.136 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][16] ; clock        ; clock       ; -10.000      ; -1.408     ; 2.923      ;
; 14.140 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][13]  ; clock        ; clock       ; -10.000      ; -1.401     ; 2.934      ;
; 14.140 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][15]  ; clock        ; clock       ; -10.000      ; -1.401     ; 2.934      ;
; 14.140 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][9]   ; clock        ; clock       ; -10.000      ; -1.401     ; 2.934      ;
; 14.143 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][7]   ; clock        ; clock       ; -10.000      ; -1.396     ; 2.942      ;
; 14.144 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][0]   ; clock        ; clock       ; -10.000      ; -1.402     ; 2.937      ;
; 14.144 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][31]  ; clock        ; clock       ; -10.000      ; -1.402     ; 2.937      ;
; 14.144 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][30]  ; clock        ; clock       ; -10.000      ; -1.402     ; 2.937      ;
; 14.144 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][23] ; clock        ; clock       ; -10.000      ; -1.404     ; 2.935      ;
; 14.144 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][20] ; clock        ; clock       ; -10.000      ; -1.404     ; 2.935      ;
; 14.144 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][18]  ; clock        ; clock       ; -10.000      ; -1.402     ; 2.937      ;
; 14.144 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][6]   ; clock        ; clock       ; -10.000      ; -1.402     ; 2.937      ;
; 14.144 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][16]  ; clock        ; clock       ; -10.000      ; -1.402     ; 2.937      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][2]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][5]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][7]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][10] ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][28]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][29]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][21] ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][22] ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][4]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][20] ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][3]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.145 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][3]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.936      ;
; 14.146 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][0]  ; clock        ; clock       ; -10.000      ; -1.414     ; 2.927      ;
; 14.146 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][24] ; clock        ; clock       ; -10.000      ; -1.414     ; 2.927      ;
; 14.146 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][13]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.937      ;
; 14.146 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][9]   ; clock        ; clock       ; -10.000      ; -1.404     ; 2.937      ;
; 14.146 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][29] ; clock        ; clock       ; -10.000      ; -1.414     ; 2.927      ;
; 14.146 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][20]  ; clock        ; clock       ; -10.000      ; -1.404     ; 2.937      ;
; 14.148 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][27] ; clock        ; clock       ; -10.000      ; -1.412     ; 2.931      ;
; 14.148 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][15]  ; clock        ; clock       ; -10.000      ; -1.427     ; 2.916      ;
; 14.148 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][22] ; clock        ; clock       ; -10.000      ; -1.412     ; 2.931      ;
; 14.148 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][1]   ; clock        ; clock       ; -10.000      ; -1.427     ; 2.916      ;
; 14.148 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][16]  ; clock        ; clock       ; -10.000      ; -1.427     ; 2.916      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][0]  ; clock        ; clock       ; -10.000      ; -1.403     ; 2.941      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][2]  ; clock        ; clock       ; -10.000      ; -1.403     ; 2.941      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; -10.000      ; -1.426     ; 2.918      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][24] ; clock        ; clock       ; -10.000      ; -1.433     ; 2.911      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][8]  ; clock        ; clock       ; -10.000      ; -1.433     ; 2.911      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][8]  ; clock        ; clock       ; -10.000      ; -1.403     ; 2.941      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][12] ; clock        ; clock       ; -10.000      ; -1.433     ; 2.911      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][15]  ; clock        ; clock       ; -10.000      ; -1.426     ; 2.918      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][10] ; clock        ; clock       ; -10.000      ; -1.433     ; 2.911      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][10]  ; clock        ; clock       ; -10.000      ; -1.426     ; 2.918      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][10] ; clock        ; clock       ; -10.000      ; -1.403     ; 2.941      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][29]  ; clock        ; clock       ; -10.000      ; -1.426     ; 2.918      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][22]  ; clock        ; clock       ; -10.000      ; -1.433     ; 2.911      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][18]  ; clock        ; clock       ; -10.000      ; -1.426     ; 2.918      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][6]   ; clock        ; clock       ; -10.000      ; -1.433     ; 2.911      ;
; 14.149 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][6]  ; clock        ; clock       ; -10.000      ; -1.403     ; 2.941      ;
; 14.150 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][0]  ; clock        ; clock       ; -10.000      ; -1.426     ; 2.919      ;
; 14.150 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][2]  ; clock        ; clock       ; -10.000      ; -1.433     ; 2.912      ;
; 14.150 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][1]  ; clock        ; clock       ; -10.000      ; -1.425     ; 2.920      ;
; 14.150 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; -10.000      ; -1.418     ; 2.927      ;
; 14.150 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][24] ; clock        ; clock       ; -10.000      ; -1.426     ; 2.919      ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.906 ; -2287.486         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 7.581 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; 11.667 ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 9.147 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                            ;
+--------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.906 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -0.619     ; 12.294     ;
; -2.884 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -0.597     ; 12.294     ;
; -2.801 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][31] ; clock        ; clock       ; 10.000       ; -0.637     ; 12.171     ;
; -2.797 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][31] ; clock        ; clock       ; 10.000       ; -0.629     ; 12.175     ;
; -2.775 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][31] ; clock        ; clock       ; 10.000       ; -0.612     ; 12.170     ;
; -2.772 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][31] ; clock        ; clock       ; 10.000       ; -0.605     ; 12.174     ;
; -2.768 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][31]  ; clock        ; clock       ; 10.000       ; -0.632     ; 12.143     ;
; -2.768 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][31]  ; clock        ; clock       ; 10.000       ; -0.643     ; 12.132     ;
; -2.761 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][31]  ; clock        ; clock       ; 10.000       ; -0.625     ; 12.143     ;
; -2.757 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][31]  ; clock        ; clock       ; 10.000       ; -0.634     ; 12.130     ;
; -2.755 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][28]  ; clock        ; clock       ; 10.000       ; -0.634     ; 12.128     ;
; -2.750 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][31]  ; clock        ; clock       ; 10.000       ; -0.619     ; 12.138     ;
; -2.745 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][0]  ; clock        ; clock       ; 10.000       ; -0.625     ; 12.127     ;
; -2.743 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][31]  ; clock        ; clock       ; 10.000       ; -0.618     ; 12.132     ;
; -2.735 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][31] ; clock        ; clock       ; 10.000       ; -0.622     ; 12.120     ;
; -2.729 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][5]  ; clock        ; clock       ; 10.000       ; -0.644     ; 12.092     ;
; -2.729 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][31] ; clock        ; clock       ; 10.000       ; -0.610     ; 12.126     ;
; -2.728 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; 10.000       ; -0.597     ; 12.138     ;
; -2.726 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][28] ; clock        ; clock       ; 10.000       ; -0.605     ; 12.128     ;
; -2.726 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][24] ; clock        ; clock       ; 10.000       ; -0.622     ; 12.111     ;
; -2.725 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][31] ; clock        ; clock       ; 10.000       ; -0.627     ; 12.105     ;
; -2.722 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][0]  ; clock        ; clock       ; 10.000       ; -0.601     ; 12.128     ;
; -2.719 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][31] ; clock        ; clock       ; 10.000       ; -0.636     ; 12.090     ;
; -2.714 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][28] ; clock        ; clock       ; 10.000       ; -0.633     ; 12.088     ;
; -2.713 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; 10.000       ; -0.601     ; 12.119     ;
; -2.705 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][5]  ; clock        ; clock       ; 10.000       ; -0.619     ; 12.093     ;
; -2.703 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][24] ; clock        ; clock       ; 10.000       ; -0.598     ; 12.112     ;
; -2.698 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][31] ; clock        ; clock       ; 10.000       ; -0.603     ; 12.102     ;
; -2.697 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][28]  ; clock        ; clock       ; 10.000       ; -0.643     ; 12.061     ;
; -2.692 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][0]   ; clock        ; clock       ; 10.000       ; -0.596     ; 12.103     ;
; -2.689 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][28]  ; clock        ; clock       ; 10.000       ; -0.608     ; 12.088     ;
; -2.689 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][0]  ; clock        ; clock       ; 10.000       ; -0.629     ; 12.067     ;
; -2.685 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][0]  ; clock        ; clock       ; 10.000       ; -0.602     ; 12.090     ;
; -2.679 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][28]  ; clock        ; clock       ; 10.000       ; -0.618     ; 12.068     ;
; -2.678 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][31] ; clock        ; clock       ; 10.000       ; -0.633     ; 12.052     ;
; -2.663 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][0]   ; clock        ; clock       ; 10.000       ; -0.625     ; 12.045     ;
; -2.663 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][0]  ; clock        ; clock       ; 10.000       ; -0.605     ; 12.065     ;
; -2.656 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][28]  ; clock        ; clock       ; 10.000       ; -0.620     ; 12.043     ;
; -2.652 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][31] ; clock        ; clock       ; 10.000       ; -0.608     ; 12.051     ;
; -2.645 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][31] ; clock        ; clock       ; 10.000       ; -0.637     ; 12.015     ;
; -2.641 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][31] ; clock        ; clock       ; 10.000       ; -0.629     ; 12.019     ;
; -2.635 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][8]  ; clock        ; clock       ; 10.000       ; -0.636     ; 12.006     ;
; -2.635 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][8]  ; clock        ; clock       ; 10.000       ; -0.643     ; 11.999     ;
; -2.625 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][31]  ; clock        ; clock       ; 10.000       ; -0.613     ; 12.019     ;
; -2.625 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[22][31] ; clock        ; clock       ; 10.000       ; -0.607     ; 12.025     ;
; -2.620 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][28] ; clock        ; clock       ; 10.000       ; -0.629     ; 11.998     ;
; -2.619 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][31] ; clock        ; clock       ; 10.000       ; -0.612     ; 12.014     ;
; -2.618 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][16]  ; clock        ; clock       ; 10.000       ; -0.624     ; 12.001     ;
; -2.616 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][31] ; clock        ; clock       ; 10.000       ; -0.605     ; 12.018     ;
; -2.614 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][0]  ; clock        ; clock       ; 10.000       ; -0.629     ; 11.992     ;
; -2.614 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][5]  ; clock        ; clock       ; 10.000       ; -0.582     ; 12.039     ;
; -2.613 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][24] ; clock        ; clock       ; 10.000       ; -0.629     ; 11.991     ;
; -2.613 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][8]  ; clock        ; clock       ; 10.000       ; -0.619     ; 12.001     ;
; -2.612 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][31]  ; clock        ; clock       ; 10.000       ; -0.632     ; 11.987     ;
; -2.612 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][31]  ; clock        ; clock       ; 10.000       ; -0.643     ; 11.976     ;
; -2.606 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][31]  ; clock        ; clock       ; 10.000       ; -0.592     ; 12.021     ;
; -2.605 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[4][31]  ; clock        ; clock       ; 10.000       ; -0.625     ; 11.987     ;
; -2.603 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][0]   ; clock        ; clock       ; 10.000       ; -0.634     ; 11.976     ;
; -2.603 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][8]  ; clock        ; clock       ; 10.000       ; -0.611     ; 11.999     ;
; -2.601 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][31]  ; clock        ; clock       ; 10.000       ; -0.634     ; 11.974     ;
; -2.599 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][28]  ; clock        ; clock       ; 10.000       ; -0.634     ; 11.972     ;
; -2.598 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][27] ; clock        ; clock       ; 10.000       ; -0.642     ; 11.963     ;
; -2.595 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[7][0]   ; clock        ; clock       ; 10.000       ; -0.616     ; 11.986     ;
; -2.594 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][16] ; clock        ; clock       ; 10.000       ; -0.620     ; 11.981     ;
; -2.593 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][0]  ; clock        ; clock       ; 10.000       ; -0.644     ; 11.956     ;
; -2.591 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[22][18] ; clock        ; clock       ; 10.000       ; -0.619     ; 11.979     ;
; -2.591 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][16] ; clock        ; clock       ; 10.000       ; -0.642     ; 11.956     ;
; -2.589 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][0]  ; clock        ; clock       ; 10.000       ; -0.625     ; 11.971     ;
; -2.588 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][24] ; clock        ; clock       ; 10.000       ; -0.638     ; 11.957     ;
; -2.587 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][31]  ; clock        ; clock       ; 10.000       ; -0.618     ; 11.976     ;
; -2.586 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][24] ; clock        ; clock       ; 10.000       ; -0.598     ; 11.995     ;
; -2.585 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][0]  ; clock        ; clock       ; 10.000       ; -0.598     ; 11.994     ;
; -2.579 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][31] ; clock        ; clock       ; 10.000       ; -0.622     ; 11.964     ;
; -2.576 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][16] ; clock        ; clock       ; 10.000       ; -0.599     ; 11.984     ;
; -2.574 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][27] ; clock        ; clock       ; 10.000       ; -0.617     ; 11.964     ;
; -2.573 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][24] ; clock        ; clock       ; 10.000       ; -0.619     ; 11.961     ;
; -2.573 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][5]  ; clock        ; clock       ; 10.000       ; -0.644     ; 11.936     ;
; -2.573 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][31] ; clock        ; clock       ; 10.000       ; -0.610     ; 11.970     ;
; -2.572 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][0]  ; clock        ; clock       ; 10.000       ; -0.605     ; 11.974     ;
; -2.570 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][28] ; clock        ; clock       ; 10.000       ; -0.605     ; 11.972     ;
; -2.570 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][24] ; clock        ; clock       ; 10.000       ; -0.622     ; 11.955     ;
; -2.569 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][31] ; clock        ; clock       ; 10.000       ; -0.627     ; 11.949     ;
; -2.567 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][0]  ; clock        ; clock       ; 10.000       ; -0.619     ; 11.955     ;
; -2.567 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][27] ; clock        ; clock       ; 10.000       ; -0.604     ; 11.970     ;
; -2.566 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][27] ; clock        ; clock       ; 10.000       ; -0.638     ; 11.935     ;
; -2.566 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][0]  ; clock        ; clock       ; 10.000       ; -0.601     ; 11.972     ;
; -2.565 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][16] ; clock        ; clock       ; 10.000       ; -0.617     ; 11.955     ;
; -2.564 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][24] ; clock        ; clock       ; 10.000       ; -0.613     ; 11.958     ;
; -2.563 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][0]   ; clock        ; clock       ; 10.000       ; -0.591     ; 11.979     ;
; -2.563 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][31] ; clock        ; clock       ; 10.000       ; -0.636     ; 11.934     ;
; -2.560 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][5]  ; clock        ; clock       ; 10.000       ; -0.640     ; 11.927     ;
; -2.560 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[25][27] ; clock        ; clock       ; 10.000       ; -0.642     ; 11.925     ;
; -2.558 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][28] ; clock        ; clock       ; 10.000       ; -0.633     ; 11.932     ;
; -2.557 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; 10.000       ; -0.601     ; 11.963     ;
; -2.554 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][0]  ; clock        ; clock       ; 10.000       ; -0.617     ; 11.944     ;
; -2.550 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][26] ; clock        ; clock       ; 10.000       ; -0.617     ; 11.940     ;
; -2.549 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][24] ; clock        ; clock       ; 10.000       ; -0.644     ; 11.912     ;
; -2.549 ; current_state.execute_0 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][5]  ; clock        ; clock       ; 10.000       ; -0.619     ; 11.937     ;
; -2.548 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][0]   ; clock        ; clock       ; 10.000       ; -0.608     ; 11.947     ;
; -2.548 ; current_state.execute_1 ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][5]  ; clock        ; clock       ; 10.000       ; -0.622     ; 11.933     ;
+--------+-------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                               ; To Node                                                                                                                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; CPU:U5|ControlUnit:CU|counter[1]                                                                                                                                                                                                        ; CPU:U5|ControlUnit:CU|counter[1]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.187 ; SevenSegmentController:U7|digit_select[2]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[2]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SevenSegmentController:U7|digit_select[1]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[1]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SevenSegmentController:U7|digit_select[0]                                                                                                                                                                                               ; SevenSegmentController:U7|digit_select[0]                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCDDriver:U1|slow_clk                                                                                                                                                                                                                   ; LCDDriver:U1|slow_clk                                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu_reset                                                                                                                                                                                                                               ; cpu_reset                                                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; current_state.mem_load                                                                                                                                                                                                                  ; current_state.mem_load                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|keyup                                                                                                                                                                                                                  ; KeypadScanner:U2|keyup                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|current_state.wait_keyup                                                                                                                                                                                               ; KeypadScanner:U2|current_state.wait_keyup                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|row_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U2|row_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|col_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U2|col_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|col_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U2|col_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|row_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U2|row_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|dbnce_ctr[0]                                                                                                                                                                                                           ; KeypadScanner:U2|dbnce_ctr[0]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|current_state.debounce                                                                                                                                                                                                 ; KeypadScanner:U2|current_state.debounce                                                                                                                                                                                                                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; KeypadScanner:U2|dbnce_ctr[1]                                                                                                                                                                                                           ; KeypadScanner:U2|dbnce_ctr[1]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; LCDDriver:U1|current_state.char_write                                                                                                                                                                                                   ; LCDDriver:U1|current_state.char_write                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCDDriver:U1|current_line[0]                                                                                                                                                                                                            ; LCDDriver:U1|current_line[0]                                                                                                                                                                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCDDriver:U1|current_state.func_set1                                                                                                                                                                                                    ; LCDDriver:U1|current_state.func_set1                                                                                                                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; current_state.idle                                                                                                                                                                                                                      ; current_state.idle                                                                                                                                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|keyup                                                                                                                                                                                                                  ; KeypadScanner:U3|keyup                                                                                                                                                                                                                                            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|col_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U3|col_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|col_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U3|col_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|row_idx[1]                                                                                                                                                                                                             ; KeypadScanner:U3|row_idx[1]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|row_idx[0]                                                                                                                                                                                                             ; KeypadScanner:U3|row_idx[0]                                                                                                                                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|current_state.debounce                                                                                                                                                                                                 ; KeypadScanner:U3|current_state.debounce                                                                                                                                                                                                                           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|dbnce_ctr[0]                                                                                                                                                                                                           ; KeypadScanner:U3|dbnce_ctr[0]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|dbnce_ctr[1]                                                                                                                                                                                                           ; KeypadScanner:U3|dbnce_ctr[1]                                                                                                                                                                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; KeypadScanner:U3|current_state.wait_keyup                                                                                                                                                                                               ; KeypadScanner:U3|current_state.wait_keyup                                                                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.307      ;
; 0.192 ; CPU:U5|ControlUnit:CU|counter[0]                                                                                                                                                                                                        ; CPU:U5|ControlUnit:CU|counter[0]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.038      ; 0.314      ;
; 0.194 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_4|shift_taps_9no:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe196                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe197                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.198 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[119]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[152]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.318      ;
; 0.202 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[61]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[94]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.321      ;
; 0.214 ; CPU:U5|ControlUnit:CU|current_state.mem_access                                                                                                                                                                                          ; CPU:U5|ControlUnit:CU|counter[3]                                                                                                                                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.038      ; 0.336      ;
; 0.258 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|cntr_apf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|altsyncram_fb81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.221      ; 0.583      ;
; 0.259 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.221      ; 0.584      ;
; 0.259 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|cntr_apf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_1|shift_taps_ano:auto_generated|altsyncram_fb81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.582      ;
; 0.260 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe291                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe292                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0]                                                           ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|altsyncram_jf81:altsyncram2|ram_block3a0~portb_address_reg0                                                           ; clock        ; clock       ; 0.000        ; 0.221      ; 0.585      ;
; 0.260 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[0] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.583      ;
; 0.260 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[3]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[2]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.388      ;
; 0.260 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[9]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[8]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.388      ;
; 0.261 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0]                                                           ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|altshift_taps:dffe52_rtl_0|shift_taps_gmq:auto_generated|altsyncram_jf81:altsyncram2|ram_block3a0~porta_address_reg0                                                           ; clock        ; clock       ; 0.000        ; 0.219      ; 0.584      ;
; 0.261 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[7]                                                                                                       ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_num_sign[6]                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.389      ;
; 0.263 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|cntr_9pf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.591      ;
; 0.263 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|cntr_9pf:cntr1|counter_reg_bit[2] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.224      ; 0.591      ;
; 0.264 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|cntr_9pf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.590      ;
; 0.264 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|cntr_9pf:cntr1|counter_reg_bit[2] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_2|shift_taps_2no:auto_generated|altsyncram_6b81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.590      ;
; 0.266 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe257                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe258                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe132                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe133                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe92                                                                                                                                               ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe93                                                                                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe192                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe193                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe302                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe303                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe221                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe222                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[46]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[79]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[4]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[3]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[99]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[132]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[120]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[153]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[190]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[223]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[260]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[293]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.386      ;
; 0.267 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[264]                                                                               ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[297]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[231]                                                                               ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFNumerator[264]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe217                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe218                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe241                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe242                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe307                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe308                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe306                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe307                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe147                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe148                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe207                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe208                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe227                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe228                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[95]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[128]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[7]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[6]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[8]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[7]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[83]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[116]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[87]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[120]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[55]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[88]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[50]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[83]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; LCDDriver:U1|current_state.display_clear                                                                                                                                                                                                ; LCDDriver:U1|current_state.display_on                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.035      ; 0.388      ;
; 0.269 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe137                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe138                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe292                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe293                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe212                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe213                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[163]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[196]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe202                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe203                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[62]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[95]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[9]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[8]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe296                                                                                                                                              ; CPU:U5|ALU:ALU|Multiplier:MUL1|lpm_mult:lpm_mult_component|mult_7qs:auto_generated|dffe297                                                                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[130]                                                                                ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFQuotient[163]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[91]                                                                              ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[124]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[161]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[194]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.389      ;
; 0.270 ; Memory:U4|io_reg1[24]                                                                                                                                                                                                                   ; Memory:U4|io_reg1[24]                                                                                                                                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.043      ; 0.397      ;
; 0.271 ; LCDDriver:U1|current_state.display_off                                                                                                                                                                                                  ; LCDDriver:U1|current_state.display_clear                                                                                                                                                                                                                          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.390      ;
; 0.271 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[226]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[259]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; LCDDriver:U1|current_state.display_on                                                                                                                                                                                                   ; LCDDriver:U1|current_state.entrymode_set                                                                                                                                                                                                                          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.391      ;
; 0.272 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.221      ; 0.597      ;
; 0.272 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[2]                                                                                                     ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|DFF_diff_signs[1]                                                                                                                               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.391      ;
; 0.272 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[123]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[156]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[162]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[195]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.035      ; 0.391      ;
; 0.272 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[163]                                                                             ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|DFFDenominator[196]                                                                                                       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|cntr_bpf:cntr1|counter_reg_bit[1] ; CPU:U5|ALU:ALU|Divider:DIV1|lpm_divide:LPM_DIVIDE_component|lpm_divide_m9t:auto_generated|abs_divider_40h:divider|alt_u_div_8tf:divider|altshift_taps:DFFQuotient_rtl_0|shift_taps_4no:auto_generated|altsyncram_ab81:altsyncram2|ram_block3a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.596      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                          ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.581 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[10]               ; clock        ; clock       ; 10.000       ; -0.827     ; 1.599      ;
; 7.582 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[5]                ; clock        ; clock       ; 10.000       ; -0.842     ; 1.583      ;
; 7.582 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][26] ; clock        ; clock       ; 10.000       ; -0.840     ; 1.585      ;
; 7.582 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[17]               ; clock        ; clock       ; 10.000       ; -0.841     ; 1.584      ;
; 7.582 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[31]               ; clock        ; clock       ; 10.000       ; -0.841     ; 1.584      ;
; 7.582 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[30]               ; clock        ; clock       ; 10.000       ; -0.827     ; 1.598      ;
; 7.582 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][18] ; clock        ; clock       ; 10.000       ; -0.827     ; 1.598      ;
; 7.582 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[6]                ; clock        ; clock       ; 10.000       ; -0.841     ; 1.584      ;
; 7.582 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[27]               ; clock        ; clock       ; 10.000       ; -0.841     ; 1.584      ;
; 7.582 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[19]               ; clock        ; clock       ; 10.000       ; -0.841     ; 1.584      ;
; 7.582 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[7]                ; clock        ; clock       ; 10.000       ; -0.842     ; 1.583      ;
; 7.582 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.normal            ; clock        ; clock       ; 10.000       ; -0.842     ; 1.583      ;
; 7.582 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.mem_access        ; clock        ; clock       ; 10.000       ; -0.842     ; 1.583      ;
; 7.582 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[0]                      ; clock        ; clock       ; 10.000       ; -0.841     ; 1.584      ;
; 7.582 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[1]                      ; clock        ; clock       ; 10.000       ; -0.841     ; 1.584      ;
; 7.582 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[2]                      ; clock        ; clock       ; 10.000       ; -0.841     ; 1.584      ;
; 7.582 ; cpu_reset ; CPU:U5|ControlUnit:CU|counter[3]                      ; clock        ; clock       ; 10.000       ; -0.842     ; 1.583      ;
; 7.582 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.multiply          ; clock        ; clock       ; 10.000       ; -0.842     ; 1.583      ;
; 7.582 ; cpu_reset ; CPU:U5|ControlUnit:CU|current_state.divide            ; clock        ; clock       ; 10.000       ; -0.842     ; 1.583      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[0]                ; clock        ; clock       ; 10.000       ; -0.829     ; 1.589      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[1]                ; clock        ; clock       ; 10.000       ; -0.830     ; 1.588      ;
; 7.589 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][1]  ; clock        ; clock       ; 10.000       ; -0.826     ; 1.592      ;
; 7.589 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][11] ; clock        ; clock       ; 10.000       ; -0.828     ; 1.590      ;
; 7.589 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][9]  ; clock        ; clock       ; 10.000       ; -0.827     ; 1.591      ;
; 7.589 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][21] ; clock        ; clock       ; 10.000       ; -0.826     ; 1.592      ;
; 7.589 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][17] ; clock        ; clock       ; 10.000       ; -0.826     ; 1.592      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[12]               ; clock        ; clock       ; 10.000       ; -0.830     ; 1.588      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[21]               ; clock        ; clock       ; 10.000       ; -0.819     ; 1.599      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[13]               ; clock        ; clock       ; 10.000       ; -0.822     ; 1.596      ;
; 7.589 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][3]  ; clock        ; clock       ; 10.000       ; -0.828     ; 1.590      ;
; 7.589 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][25] ; clock        ; clock       ; 10.000       ; -0.826     ; 1.592      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[8]                ; clock        ; clock       ; 10.000       ; -0.827     ; 1.591      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[3]                ; clock        ; clock       ; 10.000       ; -0.828     ; 1.590      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[2]                ; clock        ; clock       ; 10.000       ; -0.827     ; 1.591      ;
; 7.589 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[9]                ; clock        ; clock       ; 10.000       ; -0.827     ; 1.591      ;
; 7.590 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][22] ; clock        ; clock       ; 10.000       ; -0.829     ; 1.588      ;
; 7.590 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[15]               ; clock        ; clock       ; 10.000       ; -0.824     ; 1.593      ;
; 7.590 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[24]               ; clock        ; clock       ; 10.000       ; -0.832     ; 1.585      ;
; 7.590 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[4]                ; clock        ; clock       ; 10.000       ; -0.842     ; 1.575      ;
; 7.590 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[20]               ; clock        ; clock       ; 10.000       ; -0.822     ; 1.595      ;
; 7.590 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[29]               ; clock        ; clock       ; 10.000       ; -0.824     ; 1.593      ;
; 7.590 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[25]               ; clock        ; clock       ; 10.000       ; -0.830     ; 1.587      ;
; 7.590 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[16]               ; clock        ; clock       ; 10.000       ; -0.830     ; 1.587      ;
; 7.591 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[22]               ; clock        ; clock       ; 10.000       ; -0.841     ; 1.575      ;
; 7.591 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[26]               ; clock        ; clock       ; 10.000       ; -0.829     ; 1.587      ;
; 7.598 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[11]               ; clock        ; clock       ; 10.000       ; -0.821     ; 1.588      ;
; 7.598 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[28]               ; clock        ; clock       ; 10.000       ; -0.820     ; 1.589      ;
; 7.598 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[18]               ; clock        ; clock       ; 10.000       ; -0.820     ; 1.589      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][2]   ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][0]  ; clock        ; clock       ; 10.000       ; -0.636     ; 1.596      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][19] ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][19] ; clock        ; clock       ; 10.000       ; -0.651     ; 1.581      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][19] ; clock        ; clock       ; 10.000       ; -0.651     ; 1.581      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][0]  ; clock        ; clock       ; 10.000       ; -0.651     ; 1.581      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][31] ; clock        ; clock       ; 10.000       ; -0.644     ; 1.588      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][24]  ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][5]  ; clock        ; clock       ; 10.000       ; -0.651     ; 1.581      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][5]  ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][7]  ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][12] ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][13] ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][11] ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][10] ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][9]  ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][26] ; clock        ; clock       ; 10.000       ; -0.651     ; 1.581      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][23] ; clock        ; clock       ; 10.000       ; -0.651     ; 1.581      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][17] ; clock        ; clock       ; 10.000       ; -0.644     ; 1.588      ;
; 7.775 ; cpu_reset ; CPU:U5|ProgramCounter:PROGCOUNTR|pc[14]               ; clock        ; clock       ; 10.000       ; -0.634     ; 1.598      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][4]  ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][18] ; clock        ; clock       ; 10.000       ; -0.644     ; 1.588      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][6]  ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][3]  ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[28][3]  ; clock        ; clock       ; 10.000       ; -0.647     ; 1.585      ;
; 7.775 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[21][25] ; clock        ; clock       ; 10.000       ; -0.651     ; 1.581      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][2]  ; clock        ; clock       ; 10.000       ; -0.649     ; 1.582      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][2]  ; clock        ; clock       ; 10.000       ; -0.660     ; 1.571      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][0]  ; clock        ; clock       ; 10.000       ; -0.660     ; 1.571      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][1]  ; clock        ; clock       ; 10.000       ; -0.646     ; 1.585      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][27] ; clock        ; clock       ; 10.000       ; -0.649     ; 1.582      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][27] ; clock        ; clock       ; 10.000       ; -0.660     ; 1.571      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][27] ; clock        ; clock       ; 10.000       ; -0.638     ; 1.593      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][24] ; clock        ; clock       ; 10.000       ; -0.649     ; 1.582      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][24] ; clock        ; clock       ; 10.000       ; -0.656     ; 1.575      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][24] ; clock        ; clock       ; 10.000       ; -0.651     ; 1.580      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][5]  ; clock        ; clock       ; 10.000       ; -0.660     ; 1.571      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][7]  ; clock        ; clock       ; 10.000       ; -0.660     ; 1.571      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][8]  ; clock        ; clock       ; 10.000       ; -0.660     ; 1.571      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][12] ; clock        ; clock       ; 10.000       ; -0.649     ; 1.582      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][12] ; clock        ; clock       ; 10.000       ; -0.652     ; 1.579      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][12]  ; clock        ; clock       ; 10.000       ; -0.661     ; 1.570      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[12][12] ; clock        ; clock       ; 10.000       ; -0.650     ; 1.581      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[11][11] ; clock        ; clock       ; 10.000       ; -0.657     ; 1.574      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][15] ; clock        ; clock       ; 10.000       ; -0.656     ; 1.575      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[1][10]  ; clock        ; clock       ; 10.000       ; -0.661     ; 1.570      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[24][9]  ; clock        ; clock       ; 10.000       ; -0.660     ; 1.571      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][9]  ; clock        ; clock       ; 10.000       ; -0.656     ; 1.575      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[29][28] ; clock        ; clock       ; 10.000       ; -0.649     ; 1.582      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][28] ; clock        ; clock       ; 10.000       ; -0.660     ; 1.571      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[31][28] ; clock        ; clock       ; 10.000       ; -0.652     ; 1.579      ;
; 7.776 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[30][28] ; clock        ; clock       ; 10.000       ; -0.653     ; 1.578      ;
+-------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                            ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][31] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][14] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][7]  ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][8]   ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][11] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][10] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][9]  ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][17] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][18] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][18] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][16] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.667 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][16] ; clock        ; clock       ; -10.000      ; -0.284     ; 1.467      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][27] ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][5]  ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][7]  ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][13] ; clock        ; clock       ; -10.000      ; -0.294     ; 1.458      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][15]  ; clock        ; clock       ; -10.000      ; -0.294     ; 1.458      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][15] ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][10] ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][29] ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[3][29]  ; clock        ; clock       ; -10.000      ; -0.294     ; 1.458      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][26] ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][23] ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][23] ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[18][17] ; clock        ; clock       ; -10.000      ; -0.294     ; 1.458      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][22] ; clock        ; clock       ; -10.000      ; -0.295     ; 1.457      ;
; 11.668 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[16][25] ; clock        ; clock       ; -10.000      ; -0.289     ; 1.463      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][14] ; clock        ; clock       ; -10.000      ; -0.301     ; 1.452      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][14] ; clock        ; clock       ; -10.000      ; -0.295     ; 1.458      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][11]  ; clock        ; clock       ; -10.000      ; -0.301     ; 1.452      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][15] ; clock        ; clock       ; -10.000      ; -0.301     ; 1.452      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][30] ; clock        ; clock       ; -10.000      ; -0.301     ; 1.452      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][30] ; clock        ; clock       ; -10.000      ; -0.295     ; 1.458      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][23] ; clock        ; clock       ; -10.000      ; -0.300     ; 1.453      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][17] ; clock        ; clock       ; -10.000      ; -0.301     ; 1.452      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][16] ; clock        ; clock       ; -10.000      ; -0.295     ; 1.458      ;
; 11.669 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[20][16] ; clock        ; clock       ; -10.000      ; -0.301     ; 1.452      ;
; 11.670 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][19]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.456      ;
; 11.670 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][27]  ; clock        ; clock       ; -10.000      ; -0.299     ; 1.455      ;
; 11.670 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][5]   ; clock        ; clock       ; -10.000      ; -0.298     ; 1.456      ;
; 11.670 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][7]   ; clock        ; clock       ; -10.000      ; -0.299     ; 1.455      ;
; 11.671 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][8]   ; clock        ; clock       ; -10.000      ; -0.301     ; 1.454      ;
; 11.671 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][13]  ; clock        ; clock       ; -10.000      ; -0.301     ; 1.454      ;
; 11.671 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[6][3]   ; clock        ; clock       ; -10.000      ; -0.301     ; 1.454      ;
; 11.673 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][7]   ; clock        ; clock       ; -10.000      ; -0.290     ; 1.467      ;
; 11.674 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][13]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.460      ;
; 11.674 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][15]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.460      ;
; 11.674 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[9][9]   ; clock        ; clock       ; -10.000      ; -0.298     ; 1.460      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][0]  ; clock        ; clock       ; -10.000      ; -0.294     ; 1.466      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][2]  ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][2]  ; clock        ; clock       ; -10.000      ; -0.294     ; 1.466      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][5]  ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][7]  ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][8]  ; clock        ; clock       ; -10.000      ; -0.294     ; 1.466      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][10] ; clock        ; clock       ; -10.000      ; -0.294     ; 1.466      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][10] ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][28]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.462      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][29]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.462      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][21] ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][23] ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][22] ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][4]  ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][20] ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][20] ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][6]  ; clock        ; clock       ; -10.000      ; -0.294     ; 1.466      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][3]  ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.676 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[23][3]  ; clock        ; clock       ; -10.000      ; -0.299     ; 1.461      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][0]   ; clock        ; clock       ; -10.000      ; -0.298     ; 1.463      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][0]  ; clock        ; clock       ; -10.000      ; -0.303     ; 1.458      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][31]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.463      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][31] ; clock        ; clock       ; -10.000      ; -0.304     ; 1.457      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][27] ; clock        ; clock       ; -10.000      ; -0.304     ; 1.457      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][24] ; clock        ; clock       ; -10.000      ; -0.303     ; 1.458      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][14] ; clock        ; clock       ; -10.000      ; -0.302     ; 1.459      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][28] ; clock        ; clock       ; -10.000      ; -0.304     ; 1.457      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[19][29] ; clock        ; clock       ; -10.000      ; -0.303     ; 1.458      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][30]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.463      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][30]  ; clock        ; clock       ; -10.000      ; -0.305     ; 1.456      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][30] ; clock        ; clock       ; -10.000      ; -0.304     ; 1.457      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][21] ; clock        ; clock       ; -10.000      ; -0.302     ; 1.459      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][17] ; clock        ; clock       ; -10.000      ; -0.304     ; 1.457      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[26][22] ; clock        ; clock       ; -10.000      ; -0.304     ; 1.457      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][22] ; clock        ; clock       ; -10.000      ; -0.304     ; 1.457      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[13][4]  ; clock        ; clock       ; -10.000      ; -0.302     ; 1.459      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][18]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.463      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][6]   ; clock        ; clock       ; -10.000      ; -0.298     ; 1.463      ;
; 11.677 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[2][16]  ; clock        ; clock       ; -10.000      ; -0.298     ; 1.463      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[5][0]   ; clock        ; clock       ; -10.000      ; -0.303     ; 1.459      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][0]  ; clock        ; clock       ; -10.000      ; -0.308     ; 1.454      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[27][1]  ; clock        ; clock       ; -10.000      ; -0.307     ; 1.455      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[8][31]  ; clock        ; clock       ; -10.000      ; -0.308     ; 1.454      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][24] ; clock        ; clock       ; -10.000      ; -0.316     ; 1.446      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][24] ; clock        ; clock       ; -10.000      ; -0.308     ; 1.454      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][14] ; clock        ; clock       ; -10.000      ; -0.306     ; 1.456      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[14][14] ; clock        ; clock       ; -10.000      ; -0.303     ; 1.459      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][8]  ; clock        ; clock       ; -10.000      ; -0.316     ; 1.446      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[15][8]  ; clock        ; clock       ; -10.000      ; -0.308     ; 1.454      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][12] ; clock        ; clock       ; -10.000      ; -0.306     ; 1.456      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[10][12] ; clock        ; clock       ; -10.000      ; -0.316     ; 1.446      ;
; 11.678 ; cpu_reset ; CPU:U5|RegisterFile:REGFILE|mutable_registers[17][13] ; clock        ; clock       ; -10.000      ; -0.306     ; 1.456      ;
+--------+-----------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -20.221    ; 0.185 ; 3.820    ; 11.667  ; 9.147               ;
;  clock           ; -20.221    ; 0.185 ; 3.820    ; 11.667  ; 9.147               ;
; Design-wide TNS  ; -21040.245 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; -21040.245 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; lcd_e         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rs        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_dbus[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_dbus[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_dbus[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_dbus[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_on        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; kpd1_col[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; kpd1_col[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; kpd1_col[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; kpd1_col[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; kpd2_col[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; kpd2_col[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; kpd2_col[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; kpd2_col[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_seg[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_seg[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_seg[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_seg[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_seg[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_seg[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_seg[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_anode[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_anode[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_anode[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_anode[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_anode[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_anode[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_anode[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_anode[7] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pll_c1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kpd2_row[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kpd2_row[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kpd2_row[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kpd2_row[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; port0[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kpd1_row[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kpd1_row[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kpd1_row[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; kpd1_row[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_e         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; lcd_rs        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; lcd_dbus[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; lcd_dbus[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; lcd_dbus[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; lcd_dbus[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; led_on        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; kpd1_col[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; kpd1_col[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; kpd1_col[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; kpd1_col[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; kpd2_col[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; kpd2_col[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; kpd2_col[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; kpd2_col[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_seg[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; disp_seg[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_seg[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_seg[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_seg[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_seg[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_seg[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_anode[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_anode[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_anode[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_anode[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_anode[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_anode[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_anode[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; disp_anode[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; pll_c1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.63e-09 V                   ; 3.17 V              ; -0.0323 V           ; 0.146 V                              ; 0.09 V                               ; 4.42e-10 s                  ; 4e-10 s                     ; No                         ; Yes                        ; 3.08 V                      ; 3.63e-09 V                  ; 3.17 V             ; -0.0323 V          ; 0.146 V                             ; 0.09 V                              ; 4.42e-10 s                 ; 4e-10 s                    ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_e         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rs        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; lcd_dbus[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; lcd_dbus[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; lcd_dbus[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; lcd_dbus[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; led_on        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; kpd1_col[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; kpd1_col[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; kpd1_col[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; kpd1_col[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; kpd2_col[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; kpd2_col[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; kpd2_col[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; kpd2_col[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_seg[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; disp_seg[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_seg[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_seg[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_seg[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_seg[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_seg[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_anode[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_anode[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_anode[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_anode[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_anode[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_anode[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_anode[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; disp_anode[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; pll_c1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0413 V           ; 0.178 V                              ; 0.078 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0413 V          ; 0.178 V                             ; 0.078 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_e         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; lcd_rs        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; lcd_dbus[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; lcd_dbus[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; lcd_dbus[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; lcd_dbus[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; led_on        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; kpd1_col[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; kpd1_col[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; kpd1_col[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; kpd1_col[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; kpd2_col[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; kpd2_col[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; kpd2_col[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; kpd2_col[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_seg[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; disp_seg[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_seg[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_seg[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_seg[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_seg[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_seg[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_anode[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_anode[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_anode[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_anode[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_anode[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_anode[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_anode[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; disp_anode[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; pll_c1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0705 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0705 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+------------+----------+-----------+-----------+--------------+--------------+
; From Clock ; To Clock ; RR Paths  ; FR Paths  ; RF Paths     ; FF Paths     ;
+------------+----------+-----------+-----------+--------------+--------------+
; clock      ; clock    ; 535553760 ; 124152962 ; > 2147483647 ; > 2147483647 ;
+------------+----------+-----------+-----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+------------+----------+-----------+-----------+--------------+--------------+
; From Clock ; To Clock ; RR Paths  ; FR Paths  ; RF Paths     ; FF Paths     ;
+------------+----------+-----------+-----------+--------------+--------------+
; clock      ; clock    ; 535553760 ; 124152962 ; > 2147483647 ; > 2147483647 ;
+------------+----------+-----------+-----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 0        ; 0        ; 1032     ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 0        ; 0        ; 1032     ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 320   ; 320  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 4225  ; 4225 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; clock       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_row[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_row[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_row[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_row[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_row[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_row[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_row[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_row[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; disp_anode[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_col[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_col[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_col[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_col[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_col[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_col[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_col[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_col[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_dbus[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_dbus[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_dbus[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_dbus[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_e         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rs        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_on        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pll_c1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; clock       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_row[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_row[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_row[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_row[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_row[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_row[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_row[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_row[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; port0[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; disp_anode[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_anode[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_seg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_col[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_col[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_col[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd1_col[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_col[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_col[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_col[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; kpd2_col[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_dbus[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_dbus[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_dbus[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_dbus[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_e         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rs        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_on        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pll_c1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Fri Oct 25 22:43:19 2024
Info: Command: quartus_sta riscv_cpu -c riscv_cpu
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332174): Ignored filter at SDC1.sdc(1): get_ports could not be matched with a port File: C:/Users/quwam/Desktop/vhdl projects/riscv-cpu/SDC1.sdc Line: 1
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: U6|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: U6|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
    Critical Warning (332169): From clock (Fall) to clock (Rise) (setup and hold)
    Critical Warning (332169): From clock (Rise) to clock (Fall) (setup and hold)
    Critical Warning (332169): From clock (Fall) to clock (Fall) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -20.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -20.221          -21040.245 clock 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clock 
Info (332146): Worst-case recovery slack is 3.820
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.820               0.000 clock 
Info (332146): Worst-case removal slack is 14.693
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.693               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 9.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.451               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: U6|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: U6|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
    Critical Warning (332169): From clock (Fall) to clock (Rise) (setup and hold)
    Critical Warning (332169): From clock (Rise) to clock (Fall) (setup and hold)
    Critical Warning (332169): From clock (Fall) to clock (Fall) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -18.468
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.468          -19005.772 clock 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clock 
Info (332146): Worst-case recovery slack is 4.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.498               0.000 clock 
Info (332146): Worst-case removal slack is 14.129
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.129               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 9.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.461               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: U6|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: U6|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
    Critical Warning (332169): From clock (Fall) to clock (Rise) (setup and hold)
    Critical Warning (332169): From clock (Rise) to clock (Fall) (setup and hold)
    Critical Warning (332169): From clock (Fall) to clock (Fall) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.906
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.906           -2287.486 clock 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clock 
Info (332146): Worst-case recovery slack is 7.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.581               0.000 clock 
Info (332146): Worst-case removal slack is 11.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.667               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 9.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.147               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 4956 megabytes
    Info: Processing ended: Fri Oct 25 22:43:33 2024
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:16


