# Lab 5: MyHDL

!!! info "üí∞ Laborat√≥rio com pontos"
    Algumas tarefas deste laborat√≥rio fornecem pontos de nota individual (hardware ou software), os exerc√≠cios marcados com üí∞ s√£o os que fornecem os pontos. Os pontos apenas s√£o validados quando contabilizados pelo CI do github. Fiquem atentos para o deadline da entrega.
    
    Neste laborat√≥rio voc√™ pode receber at√©: **({{lab_5_points}})**.

Leitura pr√©via necess√°ria:

- `MyHDL/MyHDL B√°sico`

Este laborat√≥rio √© introdut√≥rio para o desenvolvimento do projeto ([`L√≥gica-Combinacional`](/bits-e-proc/class/logiComb-Projeto)), onde iremos criar componentes de hardware que ser√£o os alicerces do nosso computador. Primeiro precisamos praticar um pouco de `MyHDL` e entender a ferramenta e o fluxo de compila√ß√£o, teste e como conseguimos executar o hardware em uma FPGA.

==Os laborat√≥rios s√£o individuais e possuem nota (atualizado para a nova vers√£o do curso)==, cada laborat√≥rio contribui com um pouco dos pontos da avalia√ß√£o individual. Todos os laborat√≥rios devem ser realizados localmente e finalizados at√© o t√©rmino da aula.

!!! exercise
    Para executar qualquer laborat√≥rio voc√™ deve seguir os passos a seguir:

    1. Acesse o lab pelo link {{lab_5_classroom}} 
    1. Clone o reposit√≥rio criado 
    1. Crie o ambiente virtual python (`python3 -m venv env`)
    1. Ative o ambiente virtual (`. env/bin/activate`)
    1. Instale as depend√™ncias (`pip3 install -r requirements.txt`)
    
!!! warning 
    Sempre que for abrir um terminal novo e acessar a pasta, ser√° necess√°rio ativar o ambiente virtual:
   
    ```
    . env/bin/activate
    ```
    
### Configurando telemetria

Para entender melhor o comportamento de voc√™s ao longo dos laborat√≥rios e atividades da disciplina, n√≥s coletamos alguns dados de telemetria. A ideia aqui n√£o √© utilizar os dados para avalia√ß√£o, mas sim para melhorias futuras. Esta t√©cnica √© muito utilizado em disciplinas da ci√™ncia da computa√ß√£o (inclusive devlife).


!!! exercise
    Antes de trabalharmos no laborat√≥rio ser√° que voc√™s se autentiquem no servidor:
    
    === "Linux"
        ```bash
        $ telemetry auth
        ```
        
    === "Mac"
        ```bash
        $ python -m telemetry auth
        ```
    
    1. Ele deve abrir uma p√°gina no navegador e pedir para voc√™s logarem no github
    1. Ap√≥s logar voc√™ deve receber um token e colar o valor no terminal
    
### pytest

Bits e Processadores utiliza uma metodologia de desenvolvimento de projeto chamada de **test driven development (TDD)**, ou seja, para cada etapa do projeto teremos um teste associado a ele. Os testes podem ser do tipo unit√°rio e de integraƒá√£o. Para realizarmos os testes em python utilizaremos o m√≥dulo `pytest` e o plugin de dev-life (para fazer o report do progresso de voc√™s para o servidor).

Cada exerc√≠cio possui um arquivo com o prefixo `test_` que excita o componente que voc√™s ir√£o desenvolver e valida a sa√≠da esperada.

A seguir um exemplo do teste falhando e ent√£o solucionado e testado novamente:

<script id="asciicast-DL3cuBQSgSgIyXdZK2LVBolgr" src="https://asciinema.org/a/DL3cuBQSgSgIyXdZK2LVBolgr.js" async></script>

!!! exercise
    1. Navegue no terminal at√© a pasta `comb`
    1. Execute no terminal `pytest -k exe1`
    
    O teste deve falhar pois n√£o foi implementado ainda.
    
    Edite o arquivo `comb_modules.py` com a l√≥gica a seguir:
    
    ```diff
    def exe1():
    -    pass
    +    q.next = a or (not b)
    ```
    
    Execute o `pytest` novamente e note que o c√≥digo passa no teste.
    
    
!!! info
    Todo o teste executado no reposit√≥rio ser√° submetido ao servidor de dev-life para processamento futuro e acompanhamento individual da participac√£o de voc√™s nos projetos. Portanto, facam individualmente os laborat√≥rios.
    
!!! progress
    Come√ßando o laborat√≥rio.
    
## Praticando

Agora √© por sua conta, voc√™ deve descrever alguns circuitos l√≥gicos combinacionais bem simples em MyHDL. 

!!! exercise "üí∞ ({{lab_5_points}})"
    Para cada exerc√≠cio implemente a solu√ß√£o no arquivo `comb_modules.py` e teste com `pytest`. A descri√ß√£o do exerc√≠cio est√° no pr√≥prio m√≥dulo.

    - `def exe2()`: `pytest -k exe2`
    - `def exe3()`: `pytest -k exe3`

!!! progress
    Continuar...

## Executando na FPGA

Agora vamos entender como conseguimos usar o nosso hardware descrito em `MyHDL` em um hardware real (FPGA), para isso temos que primeiro converter o `MyHDL` para `VHDL` e ent√£o usar a ferramenta da Intel (Quartus) para **sinterizar** o nosso hardware. Depois disso temos que programar a FPGA, a seguir temos uma vis√£o simplificada do fluxo:

```
   toplevel.py   ---> toplevel.vhd ---> Makefile ---> .sof ---> FPGA
       ^                                   ^
       |                                   |
    componente.py                        Quartus
```

Notem que agora o nosso m√≥dulo precisa ler e acionar pinos (interface com o mundo externo), normalmente a √∫ltima camada de um projeto de hardware (aquela que realmente acessa os pinos) √© chamada de toplevel. Os pinos dessa camada possuem nomes fixos, por isso temos que mapear os pinos do HW para os sinais do nosso m√≥dulo. Nessa primeira etapa iremos utilizar os seguintes componentes da nossa placa:

![](figs/logComb-new/toplevel.png)

Onde:

- `LED`: 10 leds que acendem com l√≥gica `1`
- `Push Buttons`: 4 bot√µes que quando apertados fornecem l√≥gica `0`
- `Slide Switchs`: 10 Slides que quando acionados forcem l√≥gica `1`
- `HEX Displays`: 6 displays de 7 segmentos (anodo comum)

### Gerando `toplevel.vhd`

O programa `toplevel.py` faz o mapeamento do componente para os pinos da FPGA e gera o arquivo `toplevel.vhd` que ser√° utilizado pelo Quartus para gerar o arquivo bin√°rio que ir√° ser programado na FPGA, a ideia desse m√≥dulo √© mapear os sinais do componente para nomes e tamanhos fixos que ser√£o utilizados pelo programa.

```py title="toplevel.py"
@block
def toplevel(LEDR, SW, KEY, HEX0, HEX1, HEX2, HEX3, HEX4, HEX5, CLOCK_50, RESET_N):
    ...
    
    ic1 = exe4(ledr_s, SW)
    
    ...

# pinos
LEDR = Signal(intbv(0)[10:]) # (1)
SW = Signal(intbv(0)[10:])
KEY = Signal(intbv(0)[4:])
HEX0 = Signal(intbv(1)[7:])
HEX1 = Signal(intbv(1)[7:])
HEX2 = Signal(intbv(1)[7:])
HEX3 = Signal(intbv(1)[7:])
HEX4 = Signal(intbv(1)[7:])
HEX5 = Signal(intbv(1)[7:])

# instance e generate vhd
top = toplevel(LEDR, SW, KEY, HEX0, HEX1, HEX2, HEX3, HEX4, HEX5)
top.convert(hdl="VHDL") # (2)
```
 
 1. Vetor de tamanho 10
 2. Aqui indicamos para o MyHDL gerar o vhdl a partir do componente `top`
 
Notem que os sinais criados s√£o do tipo `Signal(intbv(0)[X:])`, isso indica que estamos manipulando um vetor de bits de tamanho **X**, no caso do LED, indicamos que o vetor √© do tamanho 10, e no caso das KEY de tamanho 4. Com isso, podemos dentro do componente acessar individualmente cada um dos elementos do vetor:
 
 ```py title="comb_modules.py"
 @block
 def exe4(led, sw):
    @always_comb
    def comb():
        led[0].next = sw[0] and (not sw[1])

 return instances()
 ```
    
!!! info
    Notem que o `componente` recebe como argumentos os `ledr_s` e as chaves `SW` da FPGA e implementa a l√≥gica `sw[0] and (not sw[1])`.

!!! exercise
    1. Analise o arquivo `toplevel.py`
    1. Execute o `toplevel.py` e note a gera√ß√£o do arquivo `toplevel.vhd`
    1. Analise o arquivo `toplevel.vhd`
    
    ```bash
    ./toplevel.py 
    ```

### Gerando `.sof`

O processo de gerar um hardware que posso ser executado na FPGA √© complexo e at√© pouco tempo n√£o existiam ferramentas opensource que fazem isso. Iremos utilizar um software da Intel chamado de Quartus que √© capaz de sintetizar um hardware paras as FPGAs que a Intel possui, no nosso caso a Cyclone V. Para facilitar o desenvolvimento criamos um makefile que recebe como input a pasta do exerc√≠cio e gera o `sof`. O projeto do quartus ser√° o mesmo para todos os exerc√≠cios.

!!! tip
    O processo √© demorado para quem est√° acostumado a apenas programar em python, a gerac√£o do arquivo pode demorar alguns minutos.

!!! exercise
    Na raiz do reposit√≥rio execute:
    1. `make -C quartus clean`
    1. `make -C quartus all`
    1. Aguardem compilar
    1. Verifiquem que um novo arquivo `quartus/DE0_CV_Default.sof` foi gerado
    
### Programando FPGA

Agora com a FPGA plugada no computador podemos programar, para isso usaremos o comando `make -C quartus program` que deve enviar para a ROM da FPGA o bitstream.

!!! exercise
    1. execute `make -C quartus program`
    1. Mexa nas chaves 0 e 1 e notem o LED 0 obedece a equacao `sw0 and (not sw1)`
    
## Praticando - parte 2

Vamos praticar um pouco mais, agora usando a FPGA. Para cada um dos m√≥dulos a seguir, implemente o MyHDL e ent√£o execute na FPGA.

!!! exercise
    - Modulo: `exe5`
     
    Tarefa: 
    
    1. Implementar o m√≥dulo
    1. Edite o `toplevel` para incluir o `exe5`
    1. Gerar o `toplevel.vhd` rodando `toplevel.py`
    1. Compile o vhdl
        - `make -C quartus clean`
        - `make -C quartus all`.
        - `make -C quartus program`
    1. Validar na FPGA 
    
    Dica: 
    
    Voc√™ n√£o pode ler uma sa√≠da `led[1].next = not led[0]`, para isso criei uma vari√°vel auxiliar:
    
    ```py
    led0 = sw[0]
    leds[0].next = led0
    leds[1].next = not led0
    ```

!!! exercise
    - Modulo: `sw2hex`
    
    Modifique o `toplevel.py` adicionando o m√≥dulo novo para acionar o `HEX0` controlado pelo `sw2hex`:
    
    ``` diff
    ic1 = exe5(ledr_s, SW)
    +ic2 = sw2hex(HEX0, SW)
    ```
    
    Lembre de validar na FPGA.
    
!!! exercise
    - Modulo: `bin2hex`
    
    Modifique o `toplevel.py` adicionando o m√≥dulo novo para acionar o `HEX1` controlado pelo `bin2hex`:
    
    ``` diff
    ic1 = exe5(ledr_s, SW)
    ic2 = sw2hex(HEX0, SW)
    +ic3 = bin2hex(HEX1, SW)
    ```
    
    Lembre de validar na FPGA.
