# 4. The Processor

## 4.1 Introduction

### 구현할 MIPS 명령어 집합

- lw (load doubleword), sw (store doubleword)

- add, sub, AND, OR, slt

- bet (branch equal), j (jump)



### 개요

<img width="607" alt="image" src="https://user-images.githubusercontent.com/70627979/180793191-b24a1464-000b-45c2-9d41-2b8993949cb1.png">

1. PC(Program Counter)에 있는 instruction memory 주소로 이동해 명령어 가져옴 (**fetch instruction**)

2. 명령어 필드를 보고 명령어가 사용하는 레지스터 피연산자를 알아내어 읽음 (1~2개, **read register**)

3. 레지스터를 읽은 후, **ALU** 사용 (jump 제외)
   - 적재/저장 명령어: 메모리 주소를 계산하기 위해
   - 산술/논리 명령어: 산술 연산 결과를 구하기 위해
   - 분기 명령어: 비교하기 위해

4. ALU 이후,

   - 적재 명령어: ALU 결과를 주소로 사용하여 메모리에서 레지스터에 적재할 값을 읽음

   - 저장 명령어: 레지스터 값을 메모리에 저장
   - 산술/논리 명렁어: ALU 결과를 레지스터에 write 해야함
   - 분기 명령어: ALU 출력을 사용해 다음 명령어 주소 결정 (왼쪽 덧셈기: 현재 PC + 4, 오른쪽 덧셈기: PC와 분기 변위가 더해진 값)



## 4.2 Logic Design Conventions

- Logic element

  - **Combinational logic**: 데이터 값에 대해 연산을 수행 (output은 input에 의해서만 결정)
    - AND 게이트, ALU 등
  - **State element**: state를 가짐 (Sequential logic, output은 input과 내부 상태에 의해 결정)
    - 레지스터, 메모리 등

  <img width="361" alt="image" src="https://user-images.githubusercontent.com/70627979/180797169-e635b6a4-485e-44b5-a6a8-1cbb35a5dd1b.png">





## 4.3 Building a Datapath

- **Datapath**: 프로세서 안에서 데이터를 가지고 연산하거나 데이터를 저장하는 기능 유닛들은 연결하는 것
  - Memories, Register, ALU, Mux 등
- **PC(Program Counter)**: 실행 중인 명령어의 주소를 가지고 있는 레지스터



### Instruction Fetch

(Instructon Memory access)

1. 현재 PC값이 Instuction Memory의 input 값으로 들어감
2. 해당 instuctions이 output으로 나옴
3. 동시에 현재 PC값 + 4 를 해서 (with Adder), 다음 PC 레지스터에 저장

<img width="318" alt="image" src="https://user-images.githubusercontent.com/70627979/180992986-a5aa2686-ae07-4f8d-a527-e6adf9d8efde.png">



### R-Format Instructions

1. 레지스터 2개가 데이터를 읽음

2. arithmetic/logical operation 수행
3. 결과를 레지스터에 씀

<img width="482" alt="image" src="https://user-images.githubusercontent.com/70627979/180994319-72995ea1-4f7d-4a59-ac3a-2e1d8b2694b0.png">



### Load/Store Instruction

(Data Memory access)

- 메모리에 입력이 들어옴

  - Address

  - 저장을 위해 메모리에 쓸 데이터

- 이 때, **Sign Extension**을 사용해야함 (ALU가 32비트이므로, 16비트 address를 32비트로 확장해야함)

<img width="360" alt="image" src="https://user-images.githubusercontent.com/70627979/180994766-84982dfe-fe8d-4807-822b-cd207116ac34.png">



### Branch Instruction

1. 레지스터에서 operands를 읽고
2. 두 operands의 값을 비교
   - ALU 사용 (두 값을 빼서 Zero 값인지 확인, [같으면 1, 다르면 0])

3. target address를 계산
   1. Sign Extension을 사용해 16 → 32비트로 변경
   2. 2 bits만큼 shift left하여 값을 구함
   3. 2에서 구한 값과 PC + 4한 값을 더하여 target address를 구함

<img width="494" alt="image" src="https://user-images.githubusercontent.com/70627979/180996730-44a8bdfd-f632-42c7-a57d-78c6d22865be.png">



### Composing the Elements

- 가장 간단한 datapath는 모든 명령어를 한 clock cycle에 실행하려고 한다.
  - 그러므로 datapath elements가 두 번 이상 사용될 수 없다.
  - 따라서 Instruction Memory와 Data Memory가 분리된다. 

- MIPS 구조를 위한 단순한 Datapath는 서로 다른 명령어 종류가 사용하는 구성 요소들을 합친 것이다.
  - Mux를 이용해 Mux 결과값에 따라 다른 것들이 실행될 수 있도록 만든다.

- Full Datapath

  <img width="532" alt="image" src="https://user-images.githubusercontent.com/70627979/180998502-0c04d7d5-e96e-4e67-b7e6-522c319057e4.png">

  

## 4.4 A Simple Implementation Scheme

### ALU Control

- 명령어 종류

  - **Load/Store**: F = add

  - **Branch**: F = subtract

  - **R-type**: F depends on funct field

  <img width="251" alt="image" src="https://user-images.githubusercontent.com/70627979/181002679-370692f9-8dfa-4414-9c5c-70c9a8c5e4d1.png">

- 명령어의 funct 필드와 2비트 제어 필드(**ALUOp**)를 입력으로 Combination logic을 사용해 **ALU control** 생성

  <img width="472" alt="image" src="https://user-images.githubusercontent.com/70627979/181003278-25bd4978-a4f3-4eb9-bd52-b33c34559f27.png">



### Main Control Unit

- 명령어에 따라서 레지스터나 각각의 영역이 어떤 연산이 필요한지 정해짐

  <img src="https://user-images.githubusercontent.com/70627979/181004519-7a9187c5-e176-433b-9ab2-5d8b653d3cf5.png" alt="image" style="width:40%;" />

  - source register 값을 읽음
  - target register 값을 읽음 (load 제외)
  - R-type의 경우 destination register에 연산의 결과를 씀
    - load는 target register에 읽은 결과를 씀
  - Load/Store, Branch는 address 값을 Sign Extension을 사용해 32비트로 만든 후, 더하기 연산 진행



### Datapath with Control

<img width="569" alt="image" src="https://user-images.githubusercontent.com/70627979/181005481-f15970d0-b1f9-4400-bfce-6941c01fc5d3.png">

#### ALU control

1. [Control]을 통해 명령어의 상위 6bit (opcode)에 의해 ALUOp 2bit 생성
2. 생성된 ALUOp와 명령어의 하위 6bit (funct)이 [ALU control]의 input으로 들어와 Combinational logic을 통해 ALU의 control (4bit)이 생성



#### R-Type Instruction

1. 위 방식으로 ALU control 생성
2. Source register와 Target register의 값을 읽어, 해당되는 값들을 반환하여 ALU의 input 값들로 넣음
   - Mux: 0 (ALUSrc 값이 0)
3. Data Memory를 access하지 않고 ALU에서 나온 연산 값을 Destination register에 write 
   - Mux: 0 (메모리에 접근하지 않았으므로 MemtoReg 값이 0)

4. 다시 register 값이 ALU에 들어감
   - Mux: 0 (ALUSrc 값이 0)
5. R타입은 브랜치 명령어가 아니므로 Zero 값이 0이 되고 And gate를 통해 다시 0이 반환되므로, PC + 4 가 다음 PC 값으로 지정



#### Load Instruction

1. 위 방식으로 ALU control 생성 (그러나 하위 6bit은 사용 X)
2. Source register 값을 읽어 ALU의 첫번째 input으로 넣음
3. 명령어 하위 16bit이 Sign-Extension을 통해 32bit이 되고, ALU의 두번째 input으로 들어감
   - Mux: 1 (ALUSrc 값이 1)
4. ALU 결과값(Data의 address 값)이 Data 메모리로 들어가 데이터를 읽음
5. 읽은 데이터를 Target register에 씀
   - Mux: 1 (MemtoReg 값이 1), Mux: 0 (RegDst 값이 0)
6. Zero 값이 0이고 And gate를 통해 다시 0이 반환되므로, PC + 4 가 다음 PC 값으로 지정



#### Branch-on-Equal Instruction

1. 위 방식으로 ALU control 생성 (그러나 하위 6bit은 사용 X)
2. Source register와 Target register의 값을 읽어, 해당되는 값들을 반환하여 ALU의 input 값들로 넣음
   - Mux: 0 (ALUSrc 값이 0)
3. Zero가 1이면, PC + 4 와 address(확장, shift left 2) 가 합쳐져 다음 PC 값으로 지정
   - Mux: 1 (Branch 값이 1)
4. Zero가 0이면, PC + 4가 다음 PC 값으로 지정



### Implementing Jumps

<img width="481" alt="image" src="https://user-images.githubusercontent.com/70627979/181031780-f8800b49-972b-457f-8113-19f1d85283eb.png">

- 다음 3개 값의 연접을 PC에 저장하면 점프 명령를 구현할 수 있다
  - 현재 PC + 4의 상위 4비트
  - 점프 명령어의 address
  - 비트 00



## 4.5 An Overview of Pipelining

### Pipelining (파이프라이닝)

: 여러 명령어가 중첩되어 실행되는 구현 기술

- **instruction throughput**을 증가시켜 성능 향상
- 여러 명령어를 **병렬**로 실행
- 각각의 명령어의 실행시간은 동일



### Hazards (해저드)

: 다음 명령어가 다음 clock cycle에 실행될 수 없는 상황



#### Structure Hazards

: 주어진 clock cycle에 실행되도록 되어 있는 명령어 조합을 하드웨어가 지원하지 못해서 계획된 명령어가 적절한 clock cycle에 실행될 수 없는 사건

##### 해결방안

- 하드웨어(resource) 추가

ex) 메모리가 하나면, load/store 명령어가 data 접근하는 동안, Instruction fetch가 발생하지 못한다. (→ instruction/data memory 구분)



#### Data Hazards

: 명령어를 실행하는데 필요한 데이터가 아직 준비되지 않아서 계획된 명령어가 적절한 clock cycle에 실행될 수 없는 사건

##### 해결방안

- **Forwarding**: 레지스터나 메모리에 데이터가 도착할 때까지 기다리지 않고, 내부 버퍼에서 가져옴으로써 데이터 해저드를 해결하는 방법
  - 단, **Load-Use Data Hazard**는 Forwarding으로 해결 불가능
  - Load-Use Data Hazard: load 명령어에 의해 load된 데이터를 다른 명령어가 필요로 하는데, 필요한 시점까지 해당 데이터가 도착하지 않아서 생기는 Data Hazard (load 명령어는 메모리를 거쳐야만 데이터가 나오기 때문)

- **Code Scheduling**

  <img width="833" alt="image" src="https://user-images.githubusercontent.com/70627979/181222726-358ce657-c030-4b96-a697-6afcd62b2f58.png" style="width:50%;" >

#### Control Hazards

: 다른 명령어들이 실행되는 동안 어떤 명령어의 결과에 기반을 둔 결정을 할 필요가 있을 때 발생하는 사건

##### 해결방안

- **Branch Prediction**: Branch 결과를 예측해서, 다음에 실행할 명령어를 미리 실행



## 4.6 Pipelined Datapath and Control

### MIPS Pipeline Stages

- **IF**: Instruction fetch from memory
- **ID**: Instruction decode & register read
- **EX**: Execute operation or calculate address
- **MEM**: Access memory operand
- **WB**: Write back to register



###  MIPS Pipelined Datapath

#### The single-cycle Datapath

<img width="607" alt="image" src="https://user-images.githubusercontent.com/70627979/181226457-b4e98a14-f5fc-440a-a93b-9b7f33b09289.png">

- flow가 오른쪽에서 왼쪽으로 진행되는 경우, Hazard가 발생
- flow가 왼쪽에서 오른쪽으로 진행되는 경우, Hazard가 발생하지 않음



#### Pipeline registers

<img width="622" alt="image" src="https://user-images.githubusercontent.com/70627979/181227078-cee7e3db-36ea-4386-9604-8dc4e2140121.png">

- 파이프라이닝을 구현하기 위해, 각각의 stage 사이에 레지스터가 필요하다.
  - 전 stage 결과의 저장을 위한 레지스터



#### Multi-Cycle Pipeline Diagram

<img width="583" alt="image" src="https://user-images.githubusercontent.com/70627979/181236181-4bd63a96-b192-452e-a2aa-ed6b43989508.png">



## 4.7 Data Hazards

### Data Hazards in ALU instructions

- RAW (Read After Write) 의 경우, Data Hazards가 발생

  - Forwarding으로 해결 가능

  - 그렇다면, Forwarding은 어느 시점에서 필요한 것일까?



### Detecting the Need to Forward

- 파이프라인 레지스터 필드에 이름을 붙이면 종속성을 더 자세히 표시할 수 있다.

  - e.g. ID/EX.RegisterRs : 파이프라인 레지스터 ID/EX 에 있는 한 레지스터의 번호, 즉 레지스터 파일의 첫번째 읽기 포트에 실린 레지스터 번호를 나타낸다.
    - ID/EX : **파이프라인 레지스터 이름**
    - RegisterRs : **레지스터의 필드 이름**
  - 레지스터 필드 이름 설명
    - RegisterRd : destination register
    - RegisterRs: source register
    - RegisterRt: target register

- 위 표기법을 사용해 두 쌍의 Hazard 조건을 표시하면 다음과 같다. (Data Hazards가 발생하는 조건)

  - **1a. EX/MEM.RegisterRd = ID/EX.RegisterRs**

  - **1b. EX/MEM.RegisterRd = ID/EX.RegisterRt**

  - **2a. MEM/WB.RegisterRd = ID/EX.RegisterRs**

  - **2b. MEM/WB.RegisterRd = ID/EX.RegisterRt**

    → 1a, 1b 는 EX stage가 끝난 후에, Forwarding 가능

    → 2a, 2b 는 MEM stage가 끝난 후에, Forwarding 가능

- 어떤 명령어들은 레지스터에 write을 하지 않기 때문에, 필요 없을 때도 Forwarding하는 경우가 생긴다.

  → **RegWrite** 신호가 활성화되어 있는지 확인하여 해결!

- MIPS의 $0 (zero register)는 항상 상수 0을 가지고 있어 그 값을 바꿀 수 없으므로 명령어의 목적지가 $0인 경우, Forwarding을 하면 안된다.

  → 1a와 1b Hazard 조건에 EX/MEM.RegisterRd != 0, 2a와 2b에 MEM/WB.RegisterRd != 0 을 추가

- ALU 입력을 가져와 적절한 데이터를 Forwarding 할 수 있도록 만들어야 한다.

  - ALU 입력에 Mux를 추가, Control을 붙여 종속성이 존재하더라도 파이프라인 성능을 최상으로 유지

    ![image](https://user-images.githubusercontent.com/70627979/181881810-6ba5c060-a4f4-4226-94a9-e112b71ec65e.png)



### Data Hazards and Stalls

Forwarding이 해결하지 못하는 문제는 load 명령어를 뒤따르는 명령어가 load 명령어에서 write하는 레지스터를 읽으려고 할 때이다. 따라서, load 명령어 뒤에 이 결과값을 읽는 명령어가 뒤따라 나오면 파이프라인을 지연(stall)시켜야 한다.

- **Hazard Detection Unit** : ID 단계에서 동작하여 load 명령어와 결과값 사용 사이에 지연을 추가할 수 있도록 한다

  ![image](https://user-images.githubusercontent.com/70627979/181892556-3ebbd475-026d-4dfa-ac3c-0304886e57f1.png)



## 4.8 Control Hazards

: 다른 명령어들이 실행되는 동안 어떤 명령어의 결과에 기반을 둔 결정을 할 필요가 있을 때 발생하는 사건

ex) 파이프라인을 유지하기 위해 매 clock마다 명령어를 인출해야 하는데, 분기 여부에 대한 결정이 MEM 파이프라인 단계에서 이루어지므로, 인출할 명령어가 늦게 결정됨



### Dynamic Branch Prediction

기존의 prediction의 결과를 활용

- **Branch Prediction Buffer**: branch 명령어의 이전 결과를 저장하는 buffer
  - store outcome: taken / not taken
  - 틀렸을 경우, 파이프라인을 flush 함

- 1-Bit Predictor: 바로 전의 결과만 활용
- 2-Bit Predictor: 바로 전의 두 개의 결과만 활용



## 4.9 Exceptions

예상하지 못한 이벤가 발생하여 생기는 문제

- **Exception**: CPU 내부에서 발생
- **Interrupt**: I/O controllers(외부 장치)에서 발생

- **Trap**: 명령어가 interrupt를 발생시키는 경우 (software interrupt)



### Handling Exceptions

- Excpetion이 발생하면, PC를 EPC(Exception Program Counter)에 저장
  - 그리고 특정 주소에 있는 운영체제로 제어를 옮김 (어떤 Exception이든 정해진 메모리 주소로 jump)

- **Vectored Interrupt**: Exception 종류에 따라 jump할 메모리 주소가 다름

  

### Handler Actions

1. Cause register를 읽고, 해당하는 핸들러로 전환
2. 필요한 action 결정
3. 처리 후
   - 재실행이 가능하면, EPC에 저장된 위치로 돌아감
   - 불가능하면, 프로그램 종료



## 4.10 Parallelism via Instructions

### Instruction-Level Parallelism (ILP)

: 명령어들 사이의 병렬성



명령어 수준 병렬성을 높이는 방법

1. 파이프라인의 깊이를 증가시켜 더 많은 명령어들을 중첩시키는 것
   - 스테이지 마다 작업량이 줄어들면, 짧은 clock cycle을 갖게 된다.

2. **Multiple issue**
   - 여러 개의 파이프라인을 통해 사이클마다 실행하는 명령어가 여러개인 것
   - CPI < 1 인 경우가 나올 수 있으며, 대신 IPC (instructions per clock cycle) 척도를 사용
   - 컴파일러가 할 일과 하드웨어가 할 일을 나누는 방법에 따른 구분 
     - Static Multiple Issue: 컴파일 시에 결정
     - Dynamic Multiple Issue: 실행 중에 결정



