/* SPDX-License-Identifier: GPL-2.0
 *
 * Copyright 2020-2024 HabanaLabs, Ltd.
 * Copyright (C) 2023-2024, Intel Corporation.
 * All Rights Reserved.
 *
 */

/************************************
 ** This is an auto-generated file **
 **       DO NOT EDIT BELOW        **
 ************************************/

#ifndef ASIC_REG_NIC0_TXE0_MASKS_H_
#define ASIC_REG_NIC0_TXE0_MASKS_H_

/*****************************************
 *   NIC0_TXE0
 *   (Prototype: NIC_TXE)
 *****************************************
 */

/* NIC0_TXE0_WQE_FETCH_REQ_MASK_31_0 */
#define NIC0_TXE0_WQE_FETCH_REQ_MASK_31_0_R_SHIFT 0
#define NIC0_TXE0_WQE_FETCH_REQ_MASK_31_0_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_FETCH_REQ_MASK_47_32 */
#define NIC0_TXE0_WQE_FETCH_REQ_MASK_47_32_R_SHIFT 0
#define NIC0_TXE0_WQE_FETCH_REQ_MASK_47_32_R_MASK 0xFFFF

/* NIC0_TXE0_LOCAL_WQ_BUFFER_SIZE */
#define NIC0_TXE0_LOCAL_WQ_BUFFER_SIZE_R_SHIFT 0
#define NIC0_TXE0_LOCAL_WQ_BUFFER_SIZE_R_MASK 0xF

/* NIC0_TXE0_LOCAL_WQ_LINE_SIZE */
#define NIC0_TXE0_LOCAL_WQ_LINE_SIZE_R_SHIFT 0
#define NIC0_TXE0_LOCAL_WQ_LINE_SIZE_R_MASK 0xF

/* NIC0_TXE0_LOG_MAX_WQ_SIZE */
#define NIC0_TXE0_LOG_MAX_WQ_SIZE_R_SHIFT 0
#define NIC0_TXE0_LOG_MAX_WQ_SIZE_R_MASK 0x1F

/* NIC0_TXE0_SQ_BASE_ADDRESS_63_32 */
#define NIC0_TXE0_SQ_BASE_ADDRESS_63_32_R_SHIFT 0
#define NIC0_TXE0_SQ_BASE_ADDRESS_63_32_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_SQ_BASE_ADDRESS_31_0 */
#define NIC0_TXE0_SQ_BASE_ADDRESS_31_0_R_SHIFT 0
#define NIC0_TXE0_SQ_BASE_ADDRESS_31_0_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_USER_CFG */
#define NIC0_TXE0_WQE_USER_CFG_MMU_BYPASS_SHIFT 0
#define NIC0_TXE0_WQE_USER_CFG_MMU_BYPASS_MASK 0xF

/* NIC0_TXE0_ALLOC_CREDIT */
#define NIC0_TXE0_ALLOC_CREDIT_R_SHIFT 0
#define NIC0_TXE0_ALLOC_CREDIT_R_MASK 0xFF

/* NIC0_TXE0_ALLOC_CREDIT_FORCE_FULL */
#define NIC0_TXE0_ALLOC_CREDIT_FORCE_FULL_R_SHIFT 0
#define NIC0_TXE0_ALLOC_CREDIT_FORCE_FULL_R_MASK 0x1

/* NIC0_TXE0_READ_CREDIT */
#define NIC0_TXE0_READ_CREDIT_R_SHIFT 0
#define NIC0_TXE0_READ_CREDIT_R_MASK 0x7FF

/* NIC0_TXE0_READ_CREDIT_FORCE_FULL */
#define NIC0_TXE0_READ_CREDIT_FORCE_FULL_R_SHIFT 0
#define NIC0_TXE0_READ_CREDIT_FORCE_FULL_R_MASK 0x1

/* NIC0_TXE0_BURST_ENABLE */
#define NIC0_TXE0_BURST_ENABLE_R_SHIFT 0
#define NIC0_TXE0_BURST_ENABLE_R_MASK 0x1

/* NIC0_TXE0_WR_INIT_BUSY */
#define NIC0_TXE0_WR_INIT_BUSY_R_SHIFT 0
#define NIC0_TXE0_WR_INIT_BUSY_R_MASK 0x3

/* NIC0_TXE0_READ_RES_WT_INIT_BUSY */
#define NIC0_TXE0_READ_RES_WT_INIT_BUSY_R_SHIFT 0
#define NIC0_TXE0_READ_RES_WT_INIT_BUSY_R_MASK 0x1

/* NIC0_TXE0_BTH_TVER */
#define NIC0_TXE0_BTH_TVER_R_SHIFT 0
#define NIC0_TXE0_BTH_TVER_R_MASK 0xF

/* NIC0_TXE0_IPV4_IDENTIFICATION */
#define NIC0_TXE0_IPV4_IDENTIFICATION_R_SHIFT 0
#define NIC0_TXE0_IPV4_IDENTIFICATION_R_MASK 0xFFFF

/* NIC0_TXE0_IPV4_FLAGS */
#define NIC0_TXE0_IPV4_FLAGS_R_SHIFT 0
#define NIC0_TXE0_IPV4_FLAGS_R_MASK 0x7

/* NIC0_TXE0_PAD */
#define NIC0_TXE0_PAD_ENABLE_SHIFT 0
#define NIC0_TXE0_PAD_ENABLE_MASK 0x1
#define NIC0_TXE0_PAD_RAW_QP_ENABLE_SHIFT 1
#define NIC0_TXE0_PAD_RAW_QP_ENABLE_MASK 0x2

/* NIC0_TXE0_ADD_PAD_TO_IPV4_LEN */
#define NIC0_TXE0_ADD_PAD_TO_IPV4_LEN_R_SHIFT 0
#define NIC0_TXE0_ADD_PAD_TO_IPV4_LEN_R_MASK 0x1

/* NIC0_TXE0_ADD_PAD_TO_UDP_LEN */
#define NIC0_TXE0_ADD_PAD_TO_UDP_LEN_R_SHIFT 0
#define NIC0_TXE0_ADD_PAD_TO_UDP_LEN_R_MASK 0x1

/* NIC0_TXE0_ICRC_EN */
#define NIC0_TXE0_ICRC_EN_R_SHIFT 0
#define NIC0_TXE0_ICRC_EN_R_MASK 0x1

/* NIC0_TXE0_UDP_MASK_S_PORT */
#define NIC0_TXE0_UDP_MASK_S_PORT_R_SHIFT 0
#define NIC0_TXE0_UDP_MASK_S_PORT_R_MASK 0xFFFF

/* NIC0_TXE0_UDP_CHECKSUM */
#define NIC0_TXE0_UDP_CHECKSUM_R_SHIFT 0
#define NIC0_TXE0_UDP_CHECKSUM_R_MASK 0xFFFF

/* NIC0_TXE0_UDP_DEST_PORT */
#define NIC0_TXE0_UDP_DEST_PORT_R_SHIFT 0
#define NIC0_TXE0_UDP_DEST_PORT_R_MASK 0xFFFF

/* NIC0_TXE0_PORT0_MAC_CFG_47_32 */
#define NIC0_TXE0_PORT0_MAC_CFG_47_32_R_SHIFT 0
#define NIC0_TXE0_PORT0_MAC_CFG_47_32_R_MASK 0xFFFF

/* NIC0_TXE0_PORT0_MAC_CFG_31_0 */
#define NIC0_TXE0_PORT0_MAC_CFG_31_0_R_SHIFT 0
#define NIC0_TXE0_PORT0_MAC_CFG_31_0_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_PORT1_MAC_CFG_47_32 */
#define NIC0_TXE0_PORT1_MAC_CFG_47_32_R_SHIFT 0
#define NIC0_TXE0_PORT1_MAC_CFG_47_32_R_MASK 0xFFFF

/* NIC0_TXE0_PORT1_MAC_CFG_31_0 */
#define NIC0_TXE0_PORT1_MAC_CFG_31_0_R_SHIFT 0
#define NIC0_TXE0_PORT1_MAC_CFG_31_0_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_PRIO_TO_DSCP */
#define NIC0_TXE0_PRIO_TO_DSCP_PRIO0_SHIFT 0
#define NIC0_TXE0_PRIO_TO_DSCP_PRIO0_MASK 0x3F
#define NIC0_TXE0_PRIO_TO_DSCP_PRIO1_SHIFT 8
#define NIC0_TXE0_PRIO_TO_DSCP_PRIO1_MASK 0x3F00
#define NIC0_TXE0_PRIO_TO_DSCP_PRIO2_SHIFT 16
#define NIC0_TXE0_PRIO_TO_DSCP_PRIO2_MASK 0x3F0000
#define NIC0_TXE0_PRIO_TO_DSCP_PRIO3_SHIFT 24
#define NIC0_TXE0_PRIO_TO_DSCP_PRIO3_MASK 0x3F000000

/* NIC0_TXE0_PRIO_TO_PCP */
#define NIC0_TXE0_PRIO_TO_PCP_PORT0_PRIO0_SHIFT 0
#define NIC0_TXE0_PRIO_TO_PCP_PORT0_PRIO0_MASK 0x7
#define NIC0_TXE0_PRIO_TO_PCP_PORT0_PRIO1_SHIFT 3
#define NIC0_TXE0_PRIO_TO_PCP_PORT0_PRIO1_MASK 0x38
#define NIC0_TXE0_PRIO_TO_PCP_PORT0_PRIO2_SHIFT 6
#define NIC0_TXE0_PRIO_TO_PCP_PORT0_PRIO2_MASK 0x1C0
#define NIC0_TXE0_PRIO_TO_PCP_PORT0_PRIO3_SHIFT 9
#define NIC0_TXE0_PRIO_TO_PCP_PORT0_PRIO3_MASK 0xE00
#define NIC0_TXE0_PRIO_TO_PCP_PORT1_PRIO0_SHIFT 12
#define NIC0_TXE0_PRIO_TO_PCP_PORT1_PRIO0_MASK 0x7000
#define NIC0_TXE0_PRIO_TO_PCP_PORT1_PRIO1_SHIFT 15
#define NIC0_TXE0_PRIO_TO_PCP_PORT1_PRIO1_MASK 0x38000
#define NIC0_TXE0_PRIO_TO_PCP_PORT1_PRIO2_SHIFT 18
#define NIC0_TXE0_PRIO_TO_PCP_PORT1_PRIO2_MASK 0x1C0000
#define NIC0_TXE0_PRIO_TO_PCP_PORT1_PRIO3_SHIFT 21
#define NIC0_TXE0_PRIO_TO_PCP_PORT1_PRIO3_MASK 0xE00000

/* NIC0_TXE0_MAC_ETHER_TYPE */
#define NIC0_TXE0_MAC_ETHER_TYPE_R_SHIFT 0
#define NIC0_TXE0_MAC_ETHER_TYPE_R_MASK 0xFFFF

/* NIC0_TXE0_MAC_ETHER_TYPE_VLAN */
#define NIC0_TXE0_MAC_ETHER_TYPE_VLAN_R_SHIFT 0
#define NIC0_TXE0_MAC_ETHER_TYPE_VLAN_R_MASK 0xFFFF

/* NIC0_TXE0_ECN_0 */
#define NIC0_TXE0_ECN_0_R_SHIFT 0
#define NIC0_TXE0_ECN_0_R_MASK 0x3

/* NIC0_TXE0_ECN_1 */
#define NIC0_TXE0_ECN_1_R_SHIFT 0
#define NIC0_TXE0_ECN_1_R_MASK 0x3

/* NIC0_TXE0_IPV4_TIME_TO_LIVE_0 */
#define NIC0_TXE0_IPV4_TIME_TO_LIVE_0_R_SHIFT 0
#define NIC0_TXE0_IPV4_TIME_TO_LIVE_0_R_MASK 0xFF

/* NIC0_TXE0_IPV4_TIME_TO_LIVE_1 */
#define NIC0_TXE0_IPV4_TIME_TO_LIVE_1_R_SHIFT 0
#define NIC0_TXE0_IPV4_TIME_TO_LIVE_1_R_MASK 0xFF

/* NIC0_TXE0_PRIO_PORT_CREDIT_FORCE */
#define NIC0_TXE0_PRIO_PORT_CREDIT_FORCE_FORCE_FULL_SHIFT 0
#define NIC0_TXE0_PRIO_PORT_CREDIT_FORCE_FORCE_FULL_MASK 0xFF

/* NIC0_TXE0_PRIO_PORT_CRDIT */
#define NIC0_TXE0_PRIO_PORT_CRDIT_R_SHIFT 0
#define NIC0_TXE0_PRIO_PORT_CRDIT_R_MASK 0xFF

/* NIC0_TXE0_WQE_FETCH_TOKEN_EN */
#define NIC0_TXE0_WQE_FETCH_TOKEN_EN_R_SHIFT 0
#define NIC0_TXE0_WQE_FETCH_TOKEN_EN_R_MASK 0x1

/* NIC0_TXE0_NACK_SYNDROME */
#define NIC0_TXE0_NACK_SYNDROME_SYNDROME_0_SHIFT 0
#define NIC0_TXE0_NACK_SYNDROME_SYNDROME_0_MASK 0xFF
#define NIC0_TXE0_NACK_SYNDROME_SYNDROME_1_SHIFT 8
#define NIC0_TXE0_NACK_SYNDROME_SYNDROME_1_MASK 0xFF00
#define NIC0_TXE0_NACK_SYNDROME_SYNDROME_2_SHIFT 16
#define NIC0_TXE0_NACK_SYNDROME_SYNDROME_2_MASK 0xFF0000
#define NIC0_TXE0_NACK_SYNDROME_SYNDROME_3_SHIFT 24
#define NIC0_TXE0_NACK_SYNDROME_SYNDROME_3_MASK 0xFF000000

/* NIC0_TXE0_WQE_FETCH_AXI_PROT */
#define NIC0_TXE0_WQE_FETCH_AXI_PROT_PRIVILEGE_SHIFT 0
#define NIC0_TXE0_WQE_FETCH_AXI_PROT_PRIVILEGE_MASK 0x7
#define NIC0_TXE0_WQE_FETCH_AXI_PROT_SECURED_SHIFT 3
#define NIC0_TXE0_WQE_FETCH_AXI_PROT_SECURED_MASK 0x38
#define NIC0_TXE0_WQE_FETCH_AXI_PROT_UNSECURED_SHIFT 6
#define NIC0_TXE0_WQE_FETCH_AXI_PROT_UNSECURED_MASK 0x1C0

/* NIC0_TXE0_DATA_FETCH_AXI_PROT */
#define NIC0_TXE0_DATA_FETCH_AXI_PROT_PRIVILEGE_SHIFT 0
#define NIC0_TXE0_DATA_FETCH_AXI_PROT_PRIVILEGE_MASK 0x7
#define NIC0_TXE0_DATA_FETCH_AXI_PROT_SECURED_SHIFT 3
#define NIC0_TXE0_DATA_FETCH_AXI_PROT_SECURED_MASK 0x38
#define NIC0_TXE0_DATA_FETCH_AXI_PROT_UNSECURED_SHIFT 6
#define NIC0_TXE0_DATA_FETCH_AXI_PROT_UNSECURED_MASK 0x1C0

/* NIC0_TXE0_FETCH_OUT_OF_TOKEN */
#define NIC0_TXE0_FETCH_OUT_OF_TOKEN_R_SHIFT 0
#define NIC0_TXE0_FETCH_OUT_OF_TOKEN_R_MASK 0x7

/* NIC0_TXE0_ECN_COUNT_EN */
#define NIC0_TXE0_ECN_COUNT_EN_R_SHIFT 0
#define NIC0_TXE0_ECN_COUNT_EN_R_MASK 0x1

/* NIC0_TXE0_INERRUPT_CAUSE */
#define NIC0_TXE0_INERRUPT_CAUSE_R_SHIFT 0
#define NIC0_TXE0_INERRUPT_CAUSE_R_MASK 0x7F

/* NIC0_TXE0_INTERRUPT_MASK */
#define NIC0_TXE0_INTERRUPT_MASK_R_SHIFT 0
#define NIC0_TXE0_INTERRUPT_MASK_R_MASK 0x7F

/* NIC0_TXE0_INTERRUPT_CLR */
#define NIC0_TXE0_INTERRUPT_CLR_R_SHIFT 0
#define NIC0_TXE0_INTERRUPT_CLR_R_MASK 0x1

/* NIC0_TXE0_VLAN_TAG_QPN_OFFSET */
#define NIC0_TXE0_VLAN_TAG_QPN_OFFSET_R_SHIFT 0
#define NIC0_TXE0_VLAN_TAG_QPN_OFFSET_R_MASK 0x1F

/* NIC0_TXE0_VALN_TAG_CFG */
#define NIC0_TXE0_VALN_TAG_CFG_TPD_SHIFT 0
#define NIC0_TXE0_VALN_TAG_CFG_TPD_MASK 0xFFFF
#define NIC0_TXE0_VALN_TAG_CFG_VLAN_ID_SHIFT 16
#define NIC0_TXE0_VALN_TAG_CFG_VLAN_ID_MASK 0xFFF0000
#define NIC0_TXE0_VALN_TAG_CFG_DEI_SHIFT 28
#define NIC0_TXE0_VALN_TAG_CFG_DEI_MASK 0x10000000
#define NIC0_TXE0_VALN_TAG_CFG_ENABLE_SHIFT 31
#define NIC0_TXE0_VALN_TAG_CFG_ENABLE_MASK 0x80000000

/* NIC0_TXE0_DBG_TRIG */
#define NIC0_TXE0_DBG_TRIG_R_SHIFT 0
#define NIC0_TXE0_DBG_TRIG_R_MASK 0xF

/* NIC0_TXE0_WQE_PREFETCH_CFG */
#define NIC0_TXE0_WQE_PREFETCH_CFG_ENABLE_SHIFT 0
#define NIC0_TXE0_WQE_PREFETCH_CFG_ENABLE_MASK 0x1
#define NIC0_TXE0_WQE_PREFETCH_CFG_ALWAYS_ENABLE_SHIFT 1
#define NIC0_TXE0_WQE_PREFETCH_CFG_ALWAYS_ENABLE_MASK 0x2

/* NIC0_TXE0_WQE_PREFETCH_INVALIDATE */
#define NIC0_TXE0_WQE_PREFETCH_INVALIDATE_R_SHIFT 0
#define NIC0_TXE0_WQE_PREFETCH_INVALIDATE_R_MASK 0x1

/* NIC0_TXE0_SWAP_MEMORY_ENDIANNESS */
#define NIC0_TXE0_SWAP_MEMORY_ENDIANNESS_RAW_SHIFT 0
#define NIC0_TXE0_SWAP_MEMORY_ENDIANNESS_RAW_MASK 0x1
#define NIC0_TXE0_SWAP_MEMORY_ENDIANNESS_RDMA_SHIFT 1
#define NIC0_TXE0_SWAP_MEMORY_ENDIANNESS_RDMA_MASK 0x2

/* NIC0_TXE0_WQE_FETCH_SLICE_47_32 */
#define NIC0_TXE0_WQE_FETCH_SLICE_47_32_R_SHIFT 0
#define NIC0_TXE0_WQE_FETCH_SLICE_47_32_R_MASK 0xFFFF

/* NIC0_TXE0_WQE_FETCH_SLICE_31_0 */
#define NIC0_TXE0_WQE_FETCH_SLICE_31_0_R_SHIFT 0
#define NIC0_TXE0_WQE_FETCH_SLICE_31_0_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_EXE_SLICE_47_32 */
#define NIC0_TXE0_WQE_EXE_SLICE_47_32_R_SHIFT 0
#define NIC0_TXE0_WQE_EXE_SLICE_47_32_R_MASK 0xFFFF

/* NIC0_TXE0_WQE_EXE_SLICE_31_0 */
#define NIC0_TXE0_WQE_EXE_SLICE_31_0_R_SHIFT 0
#define NIC0_TXE0_WQE_EXE_SLICE_31_0_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_DBG_COUNT_SELECT0 */
#define NIC0_TXE0_DBG_COUNT_SELECT0_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT0_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT1 */
#define NIC0_TXE0_DBG_COUNT_SELECT1_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT1_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT2 */
#define NIC0_TXE0_DBG_COUNT_SELECT2_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT2_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT3 */
#define NIC0_TXE0_DBG_COUNT_SELECT3_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT3_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT4 */
#define NIC0_TXE0_DBG_COUNT_SELECT4_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT4_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT5 */
#define NIC0_TXE0_DBG_COUNT_SELECT5_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT5_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT6 */
#define NIC0_TXE0_DBG_COUNT_SELECT6_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT6_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT7 */
#define NIC0_TXE0_DBG_COUNT_SELECT7_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT7_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT8 */
#define NIC0_TXE0_DBG_COUNT_SELECT8_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT8_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT9 */
#define NIC0_TXE0_DBG_COUNT_SELECT9_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT9_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT10 */
#define NIC0_TXE0_DBG_COUNT_SELECT10_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT10_R_MASK 0x3F

/* NIC0_TXE0_DBG_COUNT_SELECT11 */
#define NIC0_TXE0_DBG_COUNT_SELECT11_R_SHIFT 0
#define NIC0_TXE0_DBG_COUNT_SELECT11_R_MASK 0x3F

/* NIC0_TXE0_BTH_MKEY */
#define NIC0_TXE0_BTH_MKEY_R_SHIFT 0
#define NIC0_TXE0_BTH_MKEY_R_MASK 0xFFFF

/* NIC0_TXE0_WQE_BUFF_FLUSH_SLICE_47_3 */
#define NIC0_TXE0_WQE_BUFF_FLUSH_SLICE_47_3_R_SHIFT 0
#define NIC0_TXE0_WQE_BUFF_FLUSH_SLICE_47_3_R_MASK 0xFFFF

/* NIC0_TXE0_WQE_BUFF_FLUSH_SLICE_31_0 */
#define NIC0_TXE0_WQE_BUFF_FLUSH_SLICE_31_0_R_SHIFT 0
#define NIC0_TXE0_WQE_BUFF_FLUSH_SLICE_31_0_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_INTERRUPT_INDEX_MASK_RING */
#define NIC0_TXE0_INTERRUPT_INDEX_MASK_RING_R_SHIFT 0
#define NIC0_TXE0_INTERRUPT_INDEX_MASK_RING_R_MASK 0x3FFFFF

/* NIC0_TXE0_QPN_RING */
#define NIC0_TXE0_QPN_RING_R_SHIFT 0
#define NIC0_TXE0_QPN_RING_R_MASK 0xFFFFFF

/* NIC0_TXE0_INTERRUPT_EACH_PACKET */
#define NIC0_TXE0_INTERRUPT_EACH_PACKET_R_SHIFT 0
#define NIC0_TXE0_INTERRUPT_EACH_PACKET_R_MASK 0x1F

/* NIC0_TXE0_EXECUTIN_INDEX_RING */
#define NIC0_TXE0_EXECUTIN_INDEX_RING_R_SHIFT 0
#define NIC0_TXE0_EXECUTIN_INDEX_RING_R_MASK 0x3FFFFF

/* NIC0_TXE0_WQE_FETCH_AXI_USER_LO */
#define NIC0_TXE0_WQE_FETCH_AXI_USER_LO_R_SHIFT 0
#define NIC0_TXE0_WQE_FETCH_AXI_USER_LO_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_FETCH_AXI_USER_HI */
#define NIC0_TXE0_WQE_FETCH_AXI_USER_HI_R_SHIFT 0
#define NIC0_TXE0_WQE_FETCH_AXI_USER_HI_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_DATA_FETCH_AXI_USER_LO */
#define NIC0_TXE0_DATA_FETCH_AXI_USER_LO_R_SHIFT 0
#define NIC0_TXE0_DATA_FETCH_AXI_USER_LO_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_DATA_FETCH_AXI_USER_HI */
#define NIC0_TXE0_DATA_FETCH_AXI_USER_HI_R_SHIFT 0
#define NIC0_TXE0_DATA_FETCH_AXI_USER_HI_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_CHICKEN_BITS */
#define NIC0_TXE0_CHICKEN_BITS_BUS_SHIFT 0
#define NIC0_TXE0_CHICKEN_BITS_BUS_MASK 0xFFFFFFFF

/* NIC0_TXE0_CHICKEN_BITS2 */
#define NIC0_TXE0_CHICKEN_BITS2_BUS_SHIFT 0
#define NIC0_TXE0_CHICKEN_BITS2_BUS_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_EN */
#define NIC0_TXE0_WQE_CHECK_EN_WRITE_VALID_OPCODE_EN_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_EN_WRITE_VALID_OPCODE_EN_MASK 0x1
#define NIC0_TXE0_WQE_CHECK_EN_RDV_VALID_OPCODE_EN_SHIFT 1
#define NIC0_TXE0_WQE_CHECK_EN_RDV_VALID_OPCODE_EN_MASK 0x2
#define NIC0_TXE0_WQE_CHECK_EN_READ_VALID_OPCODE_EN_SHIFT 2
#define NIC0_TXE0_WQE_CHECK_EN_READ_VALID_OPCODE_EN_MASK 0x4
#define NIC0_TXE0_WQE_CHECK_EN_GAUDI1_VALID_OPCODE_EN_SHIFT 3
#define NIC0_TXE0_WQE_CHECK_EN_GAUDI1_VALID_OPCODE_EN_MASK 0x8
#define NIC0_TXE0_WQE_CHECK_EN_WRITE_SIZE_ZERO_EN_SHIFT 4
#define NIC0_TXE0_WQE_CHECK_EN_WRITE_SIZE_ZERO_EN_MASK 0x10
#define NIC0_TXE0_WQE_CHECK_EN_STRIDE_SIZE_ZERO_EN_SHIFT 5
#define NIC0_TXE0_WQE_CHECK_EN_STRIDE_SIZE_ZERO_EN_MASK 0x20
#define NIC0_TXE0_WQE_CHECK_EN_SEND_SIZE_ZERO_EN_SHIFT 6
#define NIC0_TXE0_WQE_CHECK_EN_SEND_SIZE_ZERO_EN_MASK 0x40
#define NIC0_TXE0_WQE_CHECK_EN_RDV_WR_RD_SIZE_ZERO_EN_SHIFT 7
#define NIC0_TXE0_WQE_CHECK_EN_RDV_WR_RD_SIZE_ZERO_EN_MASK 0x80
#define NIC0_TXE0_WQE_CHECK_EN_WRITE_SEND_SIZE_2BIG_EN_SHIFT 8
#define NIC0_TXE0_WQE_CHECK_EN_WRITE_SEND_SIZE_2BIG_EN_MASK 0x100
#define NIC0_TXE0_WQE_CHECK_EN_STRIDE_SIZE_2BIG_EN_SHIFT 9
#define NIC0_TXE0_WQE_CHECK_EN_STRIDE_SIZE_2BIG_EN_MASK 0x200
#define NIC0_TXE0_WQE_CHECK_EN_RDV_REMOTE_LOG_SIZE_EN_SHIFT 10
#define NIC0_TXE0_WQE_CHECK_EN_RDV_REMOTE_LOG_SIZE_EN_MASK 0x400
#define NIC0_TXE0_WQE_CHECK_EN_RDV_WR_SIZE_BAD_EN_SHIFT 11
#define NIC0_TXE0_WQE_CHECK_EN_RDV_WR_SIZE_BAD_EN_MASK 0x800
#define NIC0_TXE0_WQE_CHECK_EN_RDV_RD_SIZE_BAD_EN_SHIFT 12
#define NIC0_TXE0_WQE_CHECK_EN_RDV_RD_SIZE_BAD_EN_MASK 0x1000
#define NIC0_TXE0_WQE_CHECK_EN_INLINE_SIZE_BAD_EN_SHIFT 13
#define NIC0_TXE0_WQE_CHECK_EN_INLINE_SIZE_BAD_EN_MASK 0x2000
#define NIC0_TXE0_WQE_CHECK_EN_GAUDI1_INLINE_VALID_EN_SHIFT 14
#define NIC0_TXE0_WQE_CHECK_EN_GAUDI1_INLINE_VALID_EN_MASK 0x4000
#define NIC0_TXE0_WQE_CHECK_EN_STRIDE_BAD_GRAN_EN_SHIFT 15
#define NIC0_TXE0_WQE_CHECK_EN_STRIDE_BAD_GRAN_EN_MASK 0x8000
#define NIC0_TXE0_WQE_CHECK_EN_WQE_RESERVED_NOT_ZERO_EN_SHIFT 16
#define NIC0_TXE0_WQE_CHECK_EN_WQE_RESERVED_NOT_ZERO_EN_MASK 0x10000
#define NIC0_TXE0_WQE_CHECK_EN_WQE_INDEX_EN_SHIFT 17
#define NIC0_TXE0_WQE_CHECK_EN_WQE_INDEX_EN_MASK 0x20000
#define NIC0_TXE0_WQE_CHECK_EN_STRIDE_WQE_SIZE_SMALL_EN_SHIFT 18
#define NIC0_TXE0_WQE_CHECK_EN_STRIDE_WQE_SIZE_SMALL_EN_MASK 0x40000
#define NIC0_TXE0_WQE_CHECK_EN_UPSCALE_ALIGN_EN_SHIFT 19
#define NIC0_TXE0_WQE_CHECK_EN_UPSCALE_ALIGN_EN_MASK 0x80000
#define NIC0_TXE0_WQE_CHECK_EN_UPSCALE_VALID_OPCODE_EN_SHIFT 20
#define NIC0_TXE0_WQE_CHECK_EN_UPSCALE_VALID_OPCODE_EN_MASK 0x100000
#define NIC0_TXE0_WQE_CHECK_EN_RAW_UNSUPPORTED_SIZE_EN_SHIFT 21
#define NIC0_TXE0_WQE_CHECK_EN_RAW_UNSUPPORTED_SIZE_EN_MASK 0x200000
#define NIC0_TXE0_WQE_CHECK_EN_RESERVED_SHIFT 22
#define NIC0_TXE0_WQE_CHECK_EN_RESERVED_MASK 0xFFC00000

/* NIC0_TXE0_WQE_CHECK_EN2 */
#define NIC0_TXE0_WQE_CHECK_EN2_RESERVED_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_EN2_RESERVED_MASK 0x7FFF
#define NIC0_TXE0_WQE_CHECK_EN2_QOS_INLINE_ERR_SHIFT 15
#define NIC0_TXE0_WQE_CHECK_EN2_QOS_INLINE_ERR_MASK 0x8000
#define NIC0_TXE0_WQE_CHECK_EN2_OPCODE_ABOVE_15_ERR_SHIFT 16
#define NIC0_TXE0_WQE_CHECK_EN2_OPCODE_ABOVE_15_ERR_MASK 0x10000
#define NIC0_TXE0_WQE_CHECK_EN2_RAW_ABOVE_MIN_RAW_UNSUPPO_SHIFT 17
#define NIC0_TXE0_WQE_CHECK_EN2_RAW_ABOVE_MIN_RAW_UNSUPPO_MASK 0x20000
#define NIC0_TXE0_WQE_CHECK_EN2_RAW_BELOW_MAX_RAW_UNSUPPO_SHIFT 18
#define NIC0_TXE0_WQE_CHECK_EN2_RAW_BELOW_MAX_RAW_UNSUPPO_MASK 0x40000
#define NIC0_TXE0_WQE_CHECK_EN2_DIS_REDUCTION_NOT_ZERO_ER_SHIFT 19
#define NIC0_TXE0_WQE_CHECK_EN2_DIS_REDUCTION_NOT_ZERO_ER_MASK 0x80000
#define NIC0_TXE0_WQE_CHECK_EN2_RDV_READ_AND_INLINE_ERR_SHIFT 20
#define NIC0_TXE0_WQE_CHECK_EN2_RDV_READ_AND_INLINE_ERR_MASK 0x100000
#define NIC0_TXE0_WQE_CHECK_EN2_RDV_FETCH_AND_INLINE_ERR_SHIFT 21
#define NIC0_TXE0_WQE_CHECK_EN2_RDV_FETCH_AND_INLINE_ERR_MASK 0x200000
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_FETCH_WR_SIZE_NOT4_ER_SHIFT 22
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_FETCH_WR_SIZE_NOT4_ER_MASK 0x400000
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_FETCH_WR_ADDR_MOD4_ER_SHIFT 23
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_FETCH_WR_ADDR_MOD4_ER_MASK 0x800000
#define NIC0_TXE0_WQE_CHECK_EN2_LAST_INDEX_RDV_ERR_SHIFT 24
#define NIC0_TXE0_WQE_CHECK_EN2_LAST_INDEX_RDV_ERR_MASK 0x1000000
#define NIC0_TXE0_WQE_CHECK_EN2_GUADI1_MULTI_DUAL_ERR_SHIFT 25
#define NIC0_TXE0_WQE_CHECK_EN2_GUADI1_MULTI_DUAL_ERR_MASK 0x2000000
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_BAD_OPCODE_ERR_SHIFT 26
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_BAD_OPCODE_ERR_MASK 0x4000000
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_BAD_SIZE_ERR_SHIFT 27
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_BAD_SIZE_ERR_MASK 0x8000000
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_SE_NOT_RAW_SHIFT 28
#define NIC0_TXE0_WQE_CHECK_EN2_WQE_SE_NOT_RAW_MASK 0x10000000
#define NIC0_TXE0_WQE_CHECK_EN2_GAUDI1_TUNNEL_ERR_SHIFT 29
#define NIC0_TXE0_WQE_CHECK_EN2_GAUDI1_TUNNEL_ERR_MASK 0x20000000
#define NIC0_TXE0_WQE_CHECK_EN2_TUNNEL_ZERO_SIZE_ERR_SHIFT 30
#define NIC0_TXE0_WQE_CHECK_EN2_TUNNEL_ZERO_SIZE_ERR_MASK 0x40000000
#define NIC0_TXE0_WQE_CHECK_EN2_TUNNEL_MAX_SIZE_ERR_SHIFT 31
#define NIC0_TXE0_WQE_CHECK_EN2_TUNNEL_MAX_SIZE_ERR_MASK 0x80000000

/* NIC0_TXE0_WQE_CHECK_CFG1 */
#define NIC0_TXE0_WQE_CHECK_CFG1_QPC_OPC_WR_WQE_TYPE_ERR_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CFG1_QPC_OPC_WR_WQE_TYPE_ERR_MASK 0xFFFF
#define NIC0_TXE0_WQE_CHECK_CFG1_QPC_OPC_RD_WQE_TYPE_ERR_SHIFT 16
#define NIC0_TXE0_WQE_CHECK_CFG1_QPC_OPC_RD_WQE_TYPE_ERR_MASK 0xFFFF0000

/* NIC0_TXE0_WQE_CHECK_CFG2 */
#define NIC0_TXE0_WQE_CHECK_CFG2_ERR_WQE_OPCODE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CFG2_ERR_WQE_OPCODE_MASK 0xFFFF
#define NIC0_TXE0_WQE_CHECK_CFG2_ERR_WQE_SIZE_OPCODE_EN_SHIFT 16
#define NIC0_TXE0_WQE_CHECK_CFG2_ERR_WQE_SIZE_OPCODE_EN_MASK 0xFFFF0000

/* NIC0_TXE0_WQE_CHECK_CFG3 */
#define NIC0_TXE0_WQE_CHECK_CFG3_QPC_GAUDI1_WQE_TYPE_ERR_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CFG3_QPC_GAUDI1_WQE_TYPE_ERR_MASK 0xFFFF
#define NIC0_TXE0_WQE_CHECK_CFG3_UPSCALE_WQE_TYPE_ERR_SHIFT 16
#define NIC0_TXE0_WQE_CHECK_CFG3_UPSCALE_WQE_TYPE_ERR_MASK 0xFFFF0000

/* NIC0_TXE0_WQE_CHECK_CONST1 */
#define NIC0_TXE0_WQE_CHECK_CONST1_WRITE_SEND_MAX_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CONST1_WRITE_SEND_MAX_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CONST2 */
#define NIC0_TXE0_WQE_CHECK_CONST2_STRIDE_MAX_WQE_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CONST2_STRIDE_MAX_WQE_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CONST3 */
#define NIC0_TXE0_WQE_CHECK_CONST3_RDV_GRAN1_WQE_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CONST3_RDV_GRAN1_WQE_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CONST4 */
#define NIC0_TXE0_WQE_CHECK_CONST4_RDV_GRAN0_WQE_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CONST4_RDV_GRAN0_WQE_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CONST5 */
#define NIC0_TXE0_WQE_CHECK_CONST5_INL_GRAN1_WQE_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CONST5_INL_GRAN1_WQE_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CONST6 */
#define NIC0_TXE0_WQE_CHECK_CONST6_INL_GRAN0_WQE_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CONST6_INL_GRAN0_WQE_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CONST7 */
#define NIC0_TXE0_WQE_CHECK_CONST7_ERR_WQE_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CONST7_ERR_WQE_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_SOURCE_IP_PORT0 */
#define NIC0_TXE0_SOURCE_IP_PORT0_SOURCE_IP_SHIFT 0
#define NIC0_TXE0_SOURCE_IP_PORT0_SOURCE_IP_MASK 0xFFFFFFFF

/* NIC0_TXE0_SOURCE_IP_PORT1 */
#define NIC0_TXE0_SOURCE_IP_PORT1_SOURCE_IP_SHIFT 0
#define NIC0_TXE0_SOURCE_IP_PORT1_SOURCE_IP_MASK 0xFFFFFFFF

/* NIC0_TXE0_BTH_RSVD */
#define NIC0_TXE0_BTH_RSVD_REQ_RSVD2_SHIFT 0
#define NIC0_TXE0_BTH_RSVD_REQ_RSVD2_MASK 0x3
#define NIC0_TXE0_BTH_RSVD_REQ_RSVD6_SHIFT 2
#define NIC0_TXE0_BTH_RSVD_REQ_RSVD6_MASK 0xFC
#define NIC0_TXE0_BTH_RSVD_RES_RSVD2_SHIFT 8
#define NIC0_TXE0_BTH_RSVD_RES_RSVD2_MASK 0x300
#define NIC0_TXE0_BTH_RSVD_RES_RSVD6_SHIFT 10
#define NIC0_TXE0_BTH_RSVD_RES_RSVD6_MASK 0xFC00
#define NIC0_TXE0_BTH_RSVD_RES_RSVD7_SHIFT 16
#define NIC0_TXE0_BTH_RSVD_RES_RSVD7_MASK 0x7F0000
#define NIC0_TXE0_BTH_RSVD_RES_SOB_EN_SHIFT 23
#define NIC0_TXE0_BTH_RSVD_RES_SOB_EN_MASK 0x800000
#define NIC0_TXE0_BTH_RSVD_RES_LEG_SOB_EN_SHIFT 24
#define NIC0_TXE0_BTH_RSVD_RES_LEG_SOB_EN_MASK 0x1000000
#define NIC0_TXE0_BTH_RSVD_RES_CI_VALID_SHIFT 25
#define NIC0_TXE0_BTH_RSVD_RES_CI_VALID_MASK 0x2000000

/* NIC0_TXE0_MULTI_PKT_WQE */
#define NIC0_TXE0_MULTI_PKT_WQE_ACKREQ_ON_LAST_PKT_SHIFT 0
#define NIC0_TXE0_MULTI_PKT_WQE_ACKREQ_ON_LAST_PKT_MASK 0x1
#define NIC0_TXE0_MULTI_PKT_WQE_QP_LIMIT_CC_GUARD_SHIFT 8
#define NIC0_TXE0_MULTI_PKT_WQE_QP_LIMIT_CC_GUARD_MASK 0xF00
#define NIC0_TXE0_MULTI_PKT_WQE_RDV_REMOTE_BUF_GUARD_SHIFT 12
#define NIC0_TXE0_MULTI_PKT_WQE_RDV_REMOTE_BUF_GUARD_MASK 0xF000
#define NIC0_TXE0_MULTI_PKT_WQE_RDV_QUARTER_GUARD_SHIFT 16
#define NIC0_TXE0_MULTI_PKT_WQE_RDV_QUARTER_GUARD_MASK 0xF0000

/* NIC0_TXE0_TXWQC */
#define NIC0_TXE0_TXWQC_EN_SHIFT 0
#define NIC0_TXE0_TXWQC_EN_MASK 0x1
#define NIC0_TXE0_TXWQC_PRIO_BASED_EVICTION_EN_SHIFT 1
#define NIC0_TXE0_TXWQC_PRIO_BASED_EVICTION_EN_MASK 0x2

/* NIC0_TXE0_TXWQC_STATUS */
#define NIC0_TXE0_TXWQC_STATUS_INVALIDATE_DONE_SHIFT 0
#define NIC0_TXE0_TXWQC_STATUS_INVALIDATE_DONE_MASK 0x1
#define NIC0_TXE0_TXWQC_STATUS_CACHE_WR_IDLE_SHIFT 1
#define NIC0_TXE0_TXWQC_STATUS_CACHE_WR_IDLE_MASK 0x2
#define NIC0_TXE0_TXWQC_STATUS_CACHE_RD_IDLE_SHIFT 2
#define NIC0_TXE0_TXWQC_STATUS_CACHE_RD_IDLE_MASK 0x4
#define NIC0_TXE0_TXWQC_STATUS_CACHE_USED_ENTRY_SHIFT 8
#define NIC0_TXE0_TXWQC_STATUS_CACHE_USED_ENTRY_MASK 0xFF00
#define NIC0_TXE0_TXWQC_STATUS_CACHE_STATS_SHIFT 16
#define NIC0_TXE0_TXWQC_STATUS_CACHE_STATS_MASK 0x3F0000

/* NIC0_TXE0_TXWQC_INVALIDATE */
#define NIC0_TXE0_TXWQC_INVALIDATE_INVALIDATE_SC_SHIFT 0
#define NIC0_TXE0_TXWQC_INVALIDATE_INVALIDATE_SC_MASK 0x1

/* NIC0_TXE0_STATS_CFG0 */
#define NIC0_TXE0_STATS_CFG0_MEAS_WIN_SIZE_SHIFT 0
#define NIC0_TXE0_STATS_CFG0_MEAS_WIN_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_STATS_CFG1 */
#define NIC0_TXE0_STATS_CFG1_TOT_TYPE_SHIFT 0
#define NIC0_TXE0_STATS_CFG1_TOT_TYPE_MASK 0x3
#define NIC0_TXE0_STATS_CFG1_WIN_TYPE_SHIFT 4
#define NIC0_TXE0_STATS_CFG1_WIN_TYPE_MASK 0x30
#define NIC0_TXE0_STATS_CFG1_ENABLE_SHIFT 8
#define NIC0_TXE0_STATS_CFG1_ENABLE_MASK 0x100
#define NIC0_TXE0_STATS_CFG1_WIN_SAMP_LATENCY_SHIFT 9
#define NIC0_TXE0_STATS_CFG1_WIN_SAMP_LATENCY_MASK 0x200
#define NIC0_TXE0_STATS_CFG1_IGNORE_MIN_ZERO_SHIFT 10
#define NIC0_TXE0_STATS_CFG1_IGNORE_MIN_ZERO_MASK 0x400
#define NIC0_TXE0_STATS_CFG1_LATENCY_ENABLE_SHIFT 11
#define NIC0_TXE0_STATS_CFG1_LATENCY_ENABLE_MASK 0x800
#define NIC0_TXE0_STATS_CFG1_CLEAR_SC_SHIFT 31
#define NIC0_TXE0_STATS_CFG1_CLEAR_SC_MASK 0x80000000

/* NIC0_TXE0_STATS_CFG2 */
#define NIC0_TXE0_STATS_CFG2_LATENCY_MAX_VAL_SHIFT 0
#define NIC0_TXE0_STATS_CFG2_LATENCY_MAX_VAL_MASK 0xFFFF
#define NIC0_TXE0_STATS_CFG2_LATENCY_WRAP_EN_SHIFT 16
#define NIC0_TXE0_STATS_CFG2_LATENCY_WRAP_EN_MASK 0x10000

/* NIC0_TXE0_STATS_TOT_BYTES_LSB */
#define NIC0_TXE0_STATS_TOT_BYTES_LSB_R_SHIFT 0
#define NIC0_TXE0_STATS_TOT_BYTES_LSB_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_STATS_TOT_BYTES_MSB */
#define NIC0_TXE0_STATS_TOT_BYTES_MSB_R_SHIFT 0
#define NIC0_TXE0_STATS_TOT_BYTES_MSB_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_STATS_TOT_PKTS_LSB */
#define NIC0_TXE0_STATS_TOT_PKTS_LSB_R_SHIFT 0
#define NIC0_TXE0_STATS_TOT_PKTS_LSB_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_STATS_TOT_PKTS_MSB */
#define NIC0_TXE0_STATS_TOT_PKTS_MSB_R_SHIFT 0
#define NIC0_TXE0_STATS_TOT_PKTS_MSB_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_STATS_MEAS_WIN_BYTES_LSB */
#define NIC0_TXE0_STATS_MEAS_WIN_BYTES_LSB_R_SHIFT 0
#define NIC0_TXE0_STATS_MEAS_WIN_BYTES_LSB_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_STATS_MEAS_WIN_BYTES_MSB */
#define NIC0_TXE0_STATS_MEAS_WIN_BYTES_MSB_R_SHIFT 0
#define NIC0_TXE0_STATS_MEAS_WIN_BYTES_MSB_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_STATS_MEAS_WIN_PKTS */
#define NIC0_TXE0_STATS_MEAS_WIN_PKTS_R_SHIFT 0
#define NIC0_TXE0_STATS_MEAS_WIN_PKTS_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_STATS_MEAS_LATENCY */
#define NIC0_TXE0_STATS_MEAS_LATENCY_ERROR_CNTR_SHIFT 0
#define NIC0_TXE0_STATS_MEAS_LATENCY_ERROR_CNTR_MASK 0xFFFF

/* NIC0_TXE0_HW_EVENT_CFG */
#define NIC0_TXE0_HW_EVENT_CFG_EVENT_ID_SHIFT 0
#define NIC0_TXE0_HW_EVENT_CFG_EVENT_ID_MASK 0xFFFF
#define NIC0_TXE0_HW_EVENT_CFG_DBG_SELECT0_SHIFT 16
#define NIC0_TXE0_HW_EVENT_CFG_DBG_SELECT0_MASK 0xF0000
#define NIC0_TXE0_HW_EVENT_CFG_DBG_SELECT1_SHIFT 20
#define NIC0_TXE0_HW_EVENT_CFG_DBG_SELECT1_MASK 0xF00000
#define NIC0_TXE0_HW_EVENT_CFG_DBG_SELECT2_SHIFT 24
#define NIC0_TXE0_HW_EVENT_CFG_DBG_SELECT2_MASK 0xF000000

/* NIC0_TXE0_ENCAP_CFG */
#define NIC0_TXE0_ENCAP_CFG_IPV4_PROTOCOL_UDP_DEST_SHIFT 0
#define NIC0_TXE0_ENCAP_CFG_IPV4_PROTOCOL_UDP_DEST_MASK 0xFFFF
#define NIC0_TXE0_ENCAP_CFG_ENCAP_SIZE_SHIFT 24
#define NIC0_TXE0_ENCAP_CFG_ENCAP_SIZE_MASK 0xF000000
#define NIC0_TXE0_ENCAP_CFG_HDR_FORMAT_SHIFT 28
#define NIC0_TXE0_ENCAP_CFG_HDR_FORMAT_MASK 0x10000000

/* NIC0_TXE0_ENCAP_DATA_31_0 */
#define NIC0_TXE0_ENCAP_DATA_31_0_R_SHIFT 0
#define NIC0_TXE0_ENCAP_DATA_31_0_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_ENCAP_DATA_63_32 */
#define NIC0_TXE0_ENCAP_DATA_63_32_R_SHIFT 0
#define NIC0_TXE0_ENCAP_DATA_63_32_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_ENCAP_DATA_95_64 */
#define NIC0_TXE0_ENCAP_DATA_95_64_R_SHIFT 0
#define NIC0_TXE0_ENCAP_DATA_95_64_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_ENCAP_DATA_127_96 */
#define NIC0_TXE0_ENCAP_DATA_127_96_R_SHIFT 0
#define NIC0_TXE0_ENCAP_DATA_127_96_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_ENCAP_DATA_159_128 */
#define NIC0_TXE0_ENCAP_DATA_159_128_R_SHIFT 0
#define NIC0_TXE0_ENCAP_DATA_159_128_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_ENCAP_DATA_191_160 */
#define NIC0_TXE0_ENCAP_DATA_191_160_R_SHIFT 0
#define NIC0_TXE0_ENCAP_DATA_191_160_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_ENCAP_DATA_223_192 */
#define NIC0_TXE0_ENCAP_DATA_223_192_R_SHIFT 0
#define NIC0_TXE0_ENCAP_DATA_223_192_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_ENCAP_DATA_255_224 */
#define NIC0_TXE0_ENCAP_DATA_255_224_R_SHIFT 0
#define NIC0_TXE0_ENCAP_DATA_255_224_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_ENCAP_CFG2 */
#define NIC0_TXE0_ENCAP_CFG2_CHECKSUM_SHIFT 0
#define NIC0_TXE0_ENCAP_CFG2_CHECKSUM_MASK 0xFFFF
#define NIC0_TXE0_ENCAP_CFG2_MASK_S_PORT_SHIFT 16
#define NIC0_TXE0_ENCAP_CFG2_MASK_S_PORT_MASK 0xFFFF0000

/* NIC0_TXE0_MTD_DUAL_STRIDE3 */
#define NIC0_TXE0_MTD_DUAL_STRIDE3_R_SHIFT 0
#define NIC0_TXE0_MTD_DUAL_STRIDE3_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_MTD_DUAL_STRIDE4 */
#define NIC0_TXE0_MTD_DUAL_STRIDE4_R_SHIFT 0
#define NIC0_TXE0_MTD_DUAL_STRIDE4_R_MASK 0xFFFFFFFF

/* NIC0_TXE0_MTD_DUAL_NUM_OF_STRIDES */
#define NIC0_TXE0_MTD_DUAL_NUM_OF_STRIDES_R3_SHIFT 0
#define NIC0_TXE0_MTD_DUAL_NUM_OF_STRIDES_R3_MASK 0xFFFF
#define NIC0_TXE0_MTD_DUAL_NUM_OF_STRIDES_R4_SHIFT 16
#define NIC0_TXE0_MTD_DUAL_NUM_OF_STRIDES_R4_MASK 0xFFFF0000

/* NIC0_TXE0_CLK_GATE_CFG */
#define NIC0_TXE0_CLK_GATE_CFG_CLOSE_DELAY_SHIFT 0
#define NIC0_TXE0_CLK_GATE_CFG_CLOSE_DELAY_MASK 0x3FFFFFFF
#define NIC0_TXE0_CLK_GATE_CFG_CGM_DIS_SHIFT 30
#define NIC0_TXE0_CLK_GATE_CFG_CGM_DIS_MASK 0x40000000
#define NIC0_TXE0_CLK_GATE_CFG_FORCE_OPEN_SHIFT 31
#define NIC0_TXE0_CLK_GATE_CFG_FORCE_OPEN_MASK 0x80000000

/* NIC0_TXE0_WQE_CHECK_NOTIFY_EN */
#define NIC0_TXE0_WQE_CHECK_NOTIFY_EN_BUS_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_NOTIFY_EN_BUS_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_NOTIFY_EN2 */
#define NIC0_TXE0_WQE_CHECK_NOTIFY_EN2_BUS_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_NOTIFY_EN2_BUS_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CFG4 */
#define NIC0_TXE0_WQE_CHECK_CFG4_MIN_RAW_UNSUPPORTED_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CFG4_MIN_RAW_UNSUPPORTED_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CFG5 */
#define NIC0_TXE0_WQE_CHECK_CFG5_MAX_RAW_UNSUPPORTED_SIZE_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CFG5_MAX_RAW_UNSUPPORTED_SIZE_MASK 0xFFFFFFFF

/* NIC0_TXE0_WQE_CHECK_CFG6 */
#define NIC0_TXE0_WQE_CHECK_CFG6_QPC_OPC_RDV_WQE_TYPE_ERR_SHIFT 0
#define NIC0_TXE0_WQE_CHECK_CFG6_QPC_OPC_RDV_WQE_TYPE_ERR_MASK 0xFFFF
#define NIC0_TXE0_WQE_CHECK_CFG6_MIN_REMOTE_LOG_SIZE_SHIFT 16
#define NIC0_TXE0_WQE_CHECK_CFG6_MIN_REMOTE_LOG_SIZE_MASK 0x1F0000

/* NIC0_TXE0_DATA_READ_RL_CFG */
#define NIC0_TXE0_DATA_READ_RL_CFG_EN_SHIFT 0
#define NIC0_TXE0_DATA_READ_RL_CFG_EN_MASK 0x1
#define NIC0_TXE0_DATA_READ_RL_CFG_SATURATION_SHIFT 8
#define NIC0_TXE0_DATA_READ_RL_CFG_SATURATION_MASK 0xFF00
#define NIC0_TXE0_DATA_READ_RL_CFG_RST_TOKEN_SHIFT 16
#define NIC0_TXE0_DATA_READ_RL_CFG_RST_TOKEN_MASK 0xFF0000
#define NIC0_TXE0_DATA_READ_RL_CFG_TIMEOUT_SHIFT 24
#define NIC0_TXE0_DATA_READ_RL_CFG_TIMEOUT_MASK 0xFF000000

#endif /* ASIC_REG_NIC0_TXE0_MASKS_H_ */
