---
id: IEC60191622001
schema_version: v1.4.1
title:
- language: en
  script: Latn
  content: Mechanical standardization of semiconductor devices
  type: title-intro
- language: en
  script: Latn
  content: 'Part 6-2: General rules for the preparation of outline drawings of surface
    mounted semiconductor devices packages'
  type: title-main
- language: en
  script: Latn
  content: Design guide for 1,50 mm, 1,27 mm and 1,00 mm pitch ball and column terminal
    packages
  type: title-part
- language: en
  script: Latn
  content: 'Mechanical standardization of semiconductor devices - Part 6-2: General
    rules for the preparation of outline drawings of surface mounted semiconductor
    devices packages - Design guide for 1,50 mm, 1,27 mm and 1,00 mm pitch ball and
    column terminal packages'
  type: main
- language: fr
  script: Latn
  content: Normalisation mécanique des dispositifs à semiconducteurs
  type: title-intro
- language: fr
  script: Latn
  content: 'Partie 6-2: Règles générales pour la préparation des dessins d''encombrement
    des dispositifs à semiconducteurs pour montage en surface'
  type: title-main
- language: fr
  script: Latn
  content: Guide de conception pour les boîtiers à broches en forme de billes et de
    colonnes, avec des pas de 1,50 mm, 1,27 mm et 1,00 mm
  type: title-part
- language: fr
  script: Latn
  content: 'Normalisation mécanique des dispositifs à semiconducteurs - Partie 6-2:
    Règles générales pour la préparation des dessins d''encombrement des dispositifs
    à semiconducteurs pour montage en surface - Guide de conception pour les boîtiers
    à broches en forme de billes et de colonnes, avec des pas de 1,50 mm, 1,27 mm
    et 1,00 mm'
  type: main
- language: es
  script: Latn
  content: Versión Oficial En español (Incluye el Corrigendum 1 de Octubre de 2002)
  type: title-intro
- language: es
  script: Latn
  content: 'Normalización mecánica de dispositivos semiconductores. Parte 6-2: Reglas
    generales para la preparación de los diseños de los paquetes de dispositivos semiconductores
    de montaje en superificie. Guía de diseño para paquetes de terminales de columnas
    y bolas de paso 1,50 mm, 1,27 mm y 1,00 mm'
  type: title-main
- language: es
  script: Latn
  content: 'Versión Oficial En español (Incluye el Corrigendum 1 de Octubre de 2002)
    - Normalización mecánica de dispositivos semiconductores. Parte 6-2: Reglas generales
    para la preparación de los diseños de los paquetes de dispositivos semiconductores
    de montaje en superificie. Guía de diseño para paquetes de terminales de columnas
    y bolas de paso 1,50 mm, 1,27 mm y 1,00 mm'
  type: main
source:
- type: src
  content: https://webstore.iec.ch/publication/1002
- type: obp
  content: https://webstore.iec.ch/preview/info_iec60191-6-2{ed1.0}b.pdf
- type: obp
  content: https://webstore.iec.ch/preview/info_iec60191-6-2{ed1.0}en.pdf
docidentifier:
- content: IEC 60191-6-2:2001
  type: IEC
  primary: true
- content: 'urn:iec:std:iec:60191-6-2:2001-12:::'
  type: URN
date:
- type: published
  at: '2001-12-11'
- type: stable-until
  at: '2027-12-31'
contributor:
- role:
  - type: publisher
  organization:
    uri:
    - type: org
      content: www.iec.ch
    name:
    - language: en
      script: Latn
      content: International Electrotechnical Commission
    abbreviation:
      language: en
      script: Latn
      content: IEC
edition:
  content: '1'
language:
- en
- fr
- es
script:
- Latn
abstract:
- language: en
  script: Latn
  content: IEC 60191-6-2:2001 covers the requirements for the preparation of drawings
    of integrated circuit outlines for the various ball terminal packages, e.g. ceramic
    ball grid array (C-BGA), plastic ball grid array (P-BGA), tape ball grid array
    (T-BGA) and others as well as column terminal packages, e.g. ceramic column grid
    array (C-CGA).
- language: fr
  script: Latn
  content: La CEI 60191-6-2:2001 couvre les exigences de préparation des dessins d'encombrement
    de circuits intégrés pour les divers boîtiers à bornes en forme de billes, par
    exemple boîtiers matriciels à billes en céramique (C-BGA), boîtiers matriciels
    à billes en plastique (P-BGA), boîtiers matriciels à billes sur bande (T-BGA)
    et autres, et aussi boîtiers à bornes en forme de colonnes, par exemple boîtiers
    matriciels à colonnes en céramique (C-CGA).
status:
  stage:
    content: PUBLISHED
copyright:
- from: '2001'
  owner:
  - organization:
      uri:
      - type: org
        content: www.iec.ch
      name:
      - language: en
        script: Latn
        content: International Electrotechnical Commission
      abbreviation:
        language: en
        script: Latn
        content: IEC
place:
- city: Geneva
ext:
  schema_version: v1.0.0
  doctype:
    content: international-standard
  ics:
  - code: 31.080.01
    text: Semiconductor devices in general
  structuredidentifier:
    type: IEC
    project_number:
      content: '9589'
  price_code: iec:C
