2行政院國家科學委員會專題研究計畫成果報告
先進 CMOS 元件及製程研究 –
子計畫二: CMOS元件的驅動電流增強之理論分析與設計(3/3)
計畫編號：NSC 96－2221－E－005－092－
執行期限：96 年 08 月 01 日至 97 年 07 月 31 日
主持人：張書通 國立中興大學電機系
共同主持人：
計畫參與人員：王維敬、黃鼎翔、林文凱、何明韋、
謝秉峰
國立中興大學電機系
一、中文摘要
第一部份：我們利用三維 TCAD 模擬
來研究通道寬度對具有矽碳合金源極與汲
極應力源(stressor)及 CESL(SiN 覆蓋層)之
N 型金氧半場效電晶體通道內應力場分佈
之影響。這裡分析 N 型金氧半場效電晶體
寬度在 0.05 至 1μm時，發現沿傳輸方向的
拉伸應力主導整個遷移率增益；沿寬度方
向的應力對電流影響最小；而沿垂直方向
的壓縮應力對遷移率增益有其影響性，不
可以被忽略。此外，我們也分析寬度對電
流增益提升的關係。
第二部份：利用彈道傳輸模型，並考
慮在不同應變條件下與基板方位來研究應
變鍺 N 型金氧半場效電晶體的彈道驅動電
流與通道方向的關係。在(001)、(110)與(111)
三個基板方向中，對於未受應變的(111)基
板之通道發現有最大的彈道電流，其主要
是由於 L 能谷有最大的量子化質量與最小
的傳導質量；對於平行於 (111)基板上
[-110]通道方向的單軸拉伸應力，可以得到
最大彈道電流，當應變超過 0.5%以上電流
就飽和；對於垂直於(111)基板上[-110]通道
方向的單軸壓縮應力，發現有將近 2.2 倍於
矽的彈道電流增益；而在(111)基板通道的
雙軸拉伸應力，也有將近 2.6 倍於矽的彈道
電流增益。
關鍵詞：矽碳合金、應力、遷移率、彈道
電流、單軸應力、次能帶、自洽
Abstract
Part 1： Stress distribution in the Si
channel regions of SiC source/drain and
stressed silicon nitride linear NMOSFETs with
various widths is studied by 3D TCAD
simulations. Tensile stress along the transport
direction was found to dominate mobility
enhancement. Stress along the width direction
was found to affect drain current the least. The
compressive stress along vertical direction
perpendicular to the gate oxide (Szz) the
makes considerable contribution to mobility
enhancement and can not be neglected in
NMOSFETs with width between 0.05 and
1μm.The impact of width on performance 
improvement such as drive current gain is also
analyzed.
Part 2：The effects of strain, channel
direction, and substrate orientation on the
drive current of germanium n-channel
metal-oxide-semiconductor field-effect-
transistors under ballistic transport are
theoretically studied. For the unstrained
channel, the (111) substrate can provide the
4減少。圖二為使用以經驗虛位能法[11]來計
算 N 型金氧半場效電晶體的次能帶結構之
z 能谷的等能量圖。除了在[110]方向有較
小的電子有效質量外，沿 x 與 z 方向(Sxx
與 Szz)的應力也引起載子的重新分配，導致
低的有效質量次能帶能谷，結果減少電子
在能帶中傳輸時的散射[12]。因此，電子在
矽通道的遷移率增加。而遷移率提升與應
力兩者間的關係，可以藉由壓阻效應來估
計。
第二部份：圖三(a)顯示電子能階在一
二維系統下的量化情形。圖三(b)為(111)表
面之傳導帶能谷結構。我們的研究考慮八
個半橢球 L 能谷，六個橢球Δ能谷以及一
個 Γ點導電帶球。對(001)與(110)表面而
言，傳導能谷結構可以藉由旋轉矩陣來得
到。根據 Stern、Howard[13]和 Rahman[14]
等人的理論，可以來計算量子質量(mz)和狀
態位密度質量(md)。對於一給定應力大小與
方向的應變鍺，我們可以使用廣義虎克定
律公式[15]來得到相對的應變張量。藉由座
標轉換，我們可以考慮基板方位的效應。
使用線性形變位能(Deformation Theory)理
論可以計算由應變所產生的帶隙邊緣位移
(band edge shift)，其相關參數都可在文獻中
得到[16-18]。而解帕松和薛丁格方程式的
自洽可以得到二維次能帶結構。其次能帶
能量是一個由應變所產生的帶隙位移和量
子化質量的函數。我們從全能帶的計算[17]
中可以發現，應力效應可使導電帶邊緣上
的能量位移和鍺導電帶的形變，導電帶的
形變並不明顯。所以在我們的計算中，假
設鍺導電帶橢球的有效質量，在應變下是
未改變的。我們考慮一閘極長度小於 10nm
的情況下，載子將發生彈道或是準彈道傳
輸的行為，這個行為在金氧半場效電晶體
中是可預期的。在全彈道傳輸區域中，金
氧半場效電晶體的電流驅動受在源極邊緣
注入載子速度與表面載子濃度的乘積所決
定，所以增加注入速度對以彈道傳輸之 N
型金氧半場效電晶體的驅動電流增益是很
重要的，其相關理論分析是參考由
Natori[18]和 Assad[19]等人提出的計算公
式。我們將採用其計算公式，並做適當修
正，考慮應變、不同基板座標系統與多次
能帶效應。
四、結果與討論
第一部份：圖四為 x-z 平面上描繪之
Sxx，Syy和 Szz 三應力分量的二維應力分佈
圖。從圖可知，在閘極下方之表面通道區
域的相對應力分佈，其電子傳輸行為是相
當關鍵的。圖五顯示在表面通道中心之
Sxx，Syy和 Szz 與電晶體寬度的關係，並考
慮在兩種不同應力組合的比較。這些應力
組合分別為：矽碳合金填充之源極與汲極
應力源和此應力源加上具有應力之氮化矽
覆蓋層兩種。在圖六、七中，我們分別只
考慮只有矽碳合金應力源和附有 2.2GPa拉
伸應力之氮化矽覆蓋層的例子，圖中顯示
其各個應力分量在不同寬度 之 N 型金氧
半場效電晶體上的變化行為。如我們所預
期地，在窄寬度區域中，矽碳合金應力源
沿 x 方向傾向於拉伸應力，而沿 y、z 方向
傾向於壓縮應力。當電晶體寬度增加時，
沿 x 方向的應力會開始增加，直到寬度達
0.2μm時，會有一個最大值，然後開始遞
減趨近於大尺寸元件的值。圖八顯示 y 方
向的應力分量與通道寬度的關係。由於 y
方向受到矽基板與 STI 的約束，其應力值
於極窄與極大寬度時都會趨近於零。另一
方面，Szz隨寬度的增加而增加。當寬度增
加超過 1μm後，這三種應力分佈達到一常
數與寬度變化關係較不明顯。
圖九顯示汲極電流增益與寬度的關
係。圖中結果與應力隨寬度的變化例子類
似，汲極電流增益也顯示出在寬度在 0.05
至 1μm間變化較為敏感。從圖中觀察得，
驅動電流增益隨著寬度的減少而降低。為
了瞭解應力分佈對驅動電流增益的影響，
我們將每一應力分量個別輸入 TCAD 元件
6此，我們可以透過本研究對鍺通道金氧半
場效電晶體元件的分析方法，得到最佳化
的彈道電流。
六、計畫自評
本子計畫在三年執行期間計有 15 篇以上
SCI 期刊論文產出與 45 篇以上國際會議論
文發表。
七、參考文獻
[1] T. Ghani, M. Armstrong, C. Auth, M.
Bost, P. Charvat, G. Glass, T. Hoffmann,
K. Johnson, C. Kenyon, J. Klaus, B.
McIntyre, K. Mistry, A. Murthy, J.
Sandford, M. Silberstein, S. Sivakumar, P.
Smith, K. Zawadzki, S. Thompson, M.
Bohr, IEDM Tech. Dig. (2003) 978.
[2] Lim Ji-Song, S.E. Thompson, J.G.
Fossum, IEEE Electron Device Lett., 25
(2004) 731
[3] Y.-C. Yeo, Semiconductor Science and
Technology 22 (2007) S177.
[4] M. L. Lee and E. A. Fitzgerald: Appl.
Phys. Lett. 83 (2003) 4202.
[5] C. C. Yeo, B. J. Cho, F. Gao, S. J. Lee, M.
H. Lee, C.-Y. Yu, C. W. Liu, L. J. Tang,
and T. W. Lee: IEEE Electron Device
Lett. 26 (2005) 761.
[6] K. Uchida, T. Krishnamohan, K. C.
Saraswat, and Y. Nishi: IEDM Tech. Dig.,
2005, p. 129.
[7] S.-I. Takagi: Symp. VLSI Tech. Dig.,
2003, p. 115.
[8] M. D. Michielis, D. Esseni, and F. Driussi:
IEEE Trans. Electron Device 54 (2007)
115.
[9] F. Stern and W. E. Howard: Phys. Rev.
163 (1967) 816.
[10] ISE TCAD Tools: DESSIS,
FLOOPS-ISE User’s manual, ISE 10 
(2004).
[11] M. V. Fischetti, Journal of Applied
Physics, 80 (1996) 2234.
[12] S. Thompson, G. Sun, K. Wu, J. Lim, T.
Nishida, IEDM Tech. Dig. (2004) 221.
[13] A. Rahman, M. S. Lundstrom, and A. W.
Ghosh: J. Appl. Phys. 97 (2005) 053702.
[14] J. J. Wortman and R. A. Evans: J. Appl.
Phys. 36 (1965) 153.
[15] I. Balslev: Phys. Rev. 143 (1966) 636.
[16] M. V. Fischetti and S. E. Laux: J. Appl.
Phys. 80 (1996) 2234.
[17] J. Liu, D. D. Cannon, K. Wada, Y.
Ishikawa, D. T. Danielson, S.
Jongthammanurak, J. Michel, and L. C.
Kimerling: Phys. Rev. B 70 (2004)
155309.
[18] K. Natori: J. Appl. Phys. 76 (1994)
4879.
[19] F. Assad, Z. Ren, D. Vasileska, S. Datta,
and M. Lundstrom: IEEE Trans. Electron
Devices 47 (2000) 232.
80 1 2 3
-0.6
-0.5
-0.4
-0.3
-0.2
-0.1
0.0
0.1
0.2
0.3
S
tr
es
s
(G
P
a)
Channel Width (m)
L
g
= 32nm
S
yy
w/ SiC
S
yy
control
0 1 2 3
5
10
15
20
25
30
D
ra
in
C
u
rr
en
t
E
n
ha
n
ce
m
en
t
(%
)
Channel Width (m)
Lg=32 nm, SiC
Lg=32 nm, SiC+CESL
0 1 2 3
-0.6
-0.4
-0.2
0.0
0.2
0.4
0.6
0.8 S
xx
control
S
yy
control
S
zz
control
S
tr
es
s
(G
P
a)
Channel Width (m)
S
xx
w/ CESL
S
yy
w/ CESL
S
zz
w/ CESL
0 1 2 3
-5
0
5
10
15
D
ra
in
C
u
rr
en
t
E
n
ha
n
ce
m
en
t
(%
)
Channel Width (m)
L
g
= 32nm, SiC only
I
D
gain by S
xx
, S
yy
and S
zz
I
D
gain by S
xx
only
I
D
gain by S
yy
only
I
D
gain by S
zz
only
0 1 2 3
5
10
15
20
25
30
D
ra
in
C
ur
re
nt
E
nh
an
ce
m
en
t(
%
)
Channel Width (m)
Lg=32 nm, SiC
Lg=32 nm, SiC+CESL
0 1 2 3
-5
0
5
10
15
D
ra
in
C
ur
re
nt
E
nh
an
ce
m
en
t(
%
)
Channel Width (m)
L
g
= 32nm, SiC only
I
D
gain by S
xx
, S
yy
and S
zz
I
D
gain by S
xx
only
I
D
gain by S
yy
only
I
D
gain by S
zz
only
圖四 x-z 平面上之各應力分量之應力分佈圖。
圖五 只有矽碳應力源與同時具有附有應力
之氮化矽層及矽碳應力源之應力分量比較。 圖八 y 方向之應力分佈與通道寬度的比較。
圖六 比較有無矽碳應力源對三應力分量的
影響。
圖九 汲極電流增益與通道寬度的比較。
圖七 比較有無附有應力之氮化矽層對三應
力分量的影響。
圖十 汲極電流由各應力分量貢獻之增益與
通道寬度的關係。
出席國際學術會議心得報告
計畫編號 NSC 96-2221-E-005-092
計畫名稱
先進 CMOS元件及製程研究 –子計畫二: CMOS元件的驅動電流增強之理
論分析與設計(3/3)
出國人員姓名
服務機關及職稱
張書通/中興大學電機系/助理教授
會議時間地點 2007/8/2~8/5 香港灣仔
會議名稱 IEEE Nano 2007
發表論文題目
Comprehensive Ballistic Saturation Current Study of Strained Germanium NMOSFETs
一、參加會議經過
從第一屆IEEE Nano研討會初次舉辦於2001年在美國的Maui開始，依序分別在Washington
(2002), San Francisco (2003), Munich (2004)、Nagoya (2005)與辛辛那提(2006)等地舉辦，本會議的
主要目標是希望提供一個資訊平台，交換現今最新奈米科技技術。主要牽涉的領域包含有奈米電
子元件、奈米電路架構、奈米感測元件、奈米製造技術，另外，包含一些基礎研究，如模型建立，
林料的合成與成長技術，材料分析…等等。我國在這次的出席人數，包含台大、清、交與興大之
老師與學生。奈米技術可廣泛地應用在電子、化工、材料、機械，生物醫學等相關領域，是為21
世紀極具潛力而重要技術之一。
第七屆會議在香港舉行，本人是在最後一天的nano/ molecular device I之section裡oral發表論
文，並有新加坡大學與日本的教授們詢問本人之研究內容。 8/2日亦參加奈米元件的workshop，
獲得不少研究經驗。
此會議內容分為幾個項目，如下所示。
• (1) Nanoelectronics and Nanodevices • (8) Nano- robotics
• (2) Nano-optics, Nano-Photonics
Nano-optoelectronics
• (9) System Integration (Nano/Micro/Macro),
NEMS (Nano Electro Mechanical Systems),
Actuators
• (3) Nano-Circuits and–Architectures:
manufacturing issues, reliability
• (10) Nanocarbon, Nanodiamond and
Carbon Nanotube Based Technologies
• (4) Nano-sensors and -membranes • (11) Nano-bio Fusion, Nano-Biology,
Nano-Bio-Medical Science
• (5) Nanomaterials and nanostructures: synthesis,
characterization
• (12) Spintronics, Nanomagnetics,
Quantum computing
• (6) Molecular Electronics, Inorganic Nanowires,
Nanocrystals, Quantum Dots
• (13) Modeling and Simulation
• (7) Nanofabrication, Nanolithography,
Nanomanipulation, Nanoimaging
• (14) Nano Education
附錄一：照片
附錄二：論文
0 2 4 6 8 10
0
1000
2000
3000
4000
5000 (111) [-110]
(110) [-110]
(001) [110]
(110) [-110] Ref.[4]
J s
at
(
A
/
m
)
N
inv
(1012cm-2)
0 15 30 45 60 75 90
1000
2000
3000
4000
5000
6000
J s
at
(
A
/
m
)
Channel Direction ()
(111)
(110)
(001)
Tensile
Compressive
0 15 30 45 60 75 90
1500
2000
2500
3000
3500 unstrain
=45o
=0o
=90o
(a) (001) N
sub
=1x1016 cm-3
J s
at
(
A
/
m
)
Channel Direction ()
S DG
]211['X
]101['Y
S
D
G
]100['X
]010['Y
S DG
]100['X
]101['Y
III. RESULTS AND DISCUSSION
The substrate doping is set to be 1 x 1016 cm-3. The
calculated unstrained Jsat of Ge(001), Ge(110), and Ge(111) n-
MOSFETs as a function of surface carrier concentration (Ninv)
is shown in Fig. 4 [4].
Jsat in Ge(111) can provide larger current than the other two
surface orientations. This higher current is attributed to lower
effective mass in Ge(111) inversion layer.
Jsat depends on channel direction for all substrate orientations
(Fig. 5). Jsat retains the symmetry of the band structure shown
in Fig. 2.
Given Wafer Orientation
and Stress Condition
(direction, type)
Strain Tensor
Calculate Band-edge Shift
(linear deformation-
potential theory)
Solve Poisson and
Schrodinger Equations
Self-consistently
2-D Subband Structure
Ballistic Current of Each
Valley
Population Weighted
Ballistic Current
Fig. 3 Flowchart to calculate the electron ballistic drain current for Ge
NMOSFETs.
Fig.4 Unstrained drain saturation current under ballistic regime as a function
of surface carrier concentration on Ge(001), Ge(110), and Ge(111). The
substrate doping is 1E16cm-3. The Ge(110)[-110] has been calibrated using
Ref.[4].
0 15 30 45 60 75 90
2000
3000
4000
N
sub
=1x1016cm-3
(111)
(110)
(001)
J s
at
(
A
/
m
)
Channel Direction ()
Fig.5 Unstrained ballistic saturation current as a function of channel
direction for various wafer orientations.
Fig. 6 Ballistic saturation current as a function of channel direction
under biaxial stress on (001), (110), (111) wafers. The carrier
concentration is 1E13 cm-2, and the stress is 1GPa.
0 15 30 45 60 75 90
1500
2000
2500
3000
3500
4000
4500
unstrain
=90o
=45o
=0o
(b) (110) Nsub=1x10
16 cm-3
J s
at
(
A
/
m
)
Channel Direction ()
0 15 30 45 60 75 90
4000
4500
5000
5500
unstrain
=90o
=0o
=45o
(c) (111) N
sub
=1x1016 cm-3
J s
at
(
A
/
m
)
Channel Direction ()
Fig. 7 The effects of uniaxial tensile stress direction () and channel
direction (θ) on drain ballistic saturation current for (a) Ge(001), (b)
Ge(110), and (c) Ge(111). In (a), the current values of 0o stress, 90o stress,
and unstrain cases are too close to be distinguished. The carrier
concentration is 1E13 cm-2, and the stress is 1GPa.
