Цель работы: синтез и анализ работы различных схем сравнения двоичных чисел. Синтезирование логической схемы сравнения разрядных двоичных чисел А и В на равенство: на основе использования логической схемы равнозначности на основе применения логической схемы неравнозначности. Логическое выражение для определения равенства двух разрядных чисел и на основе использования логической схемы равнозначности выглядит следующим образом: Аналогичную схему сравнения двоичных чисел на равенство можно собрать на логических элементах неравнозначность», воспользовавшись теоремой деМоргана: Промоделировать работу построенных схем в системе схемотехнического моделирования оценить задержку формирования результата сравнения чисел для каждого варианта реализации. Сравнить результаты работы обоих схемотехнических вариантов. Схема проверки равенства двух разрядных чисел и на основе использования логической схемы равнозначности. Схема Проверка на равенство на схеме равнозначности Оценим аппаратные затраты: в схеме использовалось ЛЭ, из которых и один График Временная диаграмма Для проверки корректности работы изучим поближе часть диаграммы: График Часть временной диаграммы Можно сделать вывод о том, что схема работает верно, т.к. тогда, когда График Оценка задержки формирования результата сравнения Опираясь на график, задержку можно оценить в Схема проверки равенства двух разрядных чисел и на основе использования логической схемы неравнозначности. Схема Проверка равенства на схеме неравнозначности Оценим аппаратные затраты: в схеме использовалось ЛЭ, из котрых и один График Временная диаграмма Для проверки корректности работы рассмотрим поближе часть диаграммы: График Часть временной диаграммы Можно сделать вывод о том, что схема работает верно, т.к. тогда, когда График Оценка задержки формирования результата сравнения Опираясь на график, задержку можно оценить в Выводы: таким образом, экспериментально была получена задержка. По полученным результатам можно сделать вывод, что схема для определения равенства двух разрядных чисел и на основе использования логической схемы неравнозначности работает в раза быстрее, чем схема на основе использования логической схемы равнозначности. Аппаратные же затраты оказались соизмеримы, в обеих схемах использовалось ЛЭ с и входами. Получить логические выражения для сравнения разрядных двоичных чисел А и В на неравенство как для последовательного варианта формирования результата сравнения чисел, так и для параллельного. Последовательный алгоритм Сначала составим таблицу истинности функции для одноразрядных двоичных чисел А и В: Таблица Таблица истинности для одноразрядных чисел Далее приведена таблица истинности логической функции неравенства А В) для двухразрядных чисел А и В: Таблица Таблица истинности для двухразрядных чисел Получаем СДНФ: Минимизируем при помощи карт Карно: После склейки получаем: Таблица Минимизация с помощью карт Карно Тогда, обобщив, получаем, Используя полученное обобщенное выражение, для сравнения разрядных двоичных чисел получаем: Параллельный алгоритм Моделирование логической схемы сравнения разрядных двоичных чисел А и В на неравенство для последовательного варианта формирования результата. Схема Схема сравнения для последовательного формирования результата Оценим аппаратные затраты: в схеме используется ЛЭ, из которых График Часть временной диаграммы схемы сравнения для последовательного формирования результата Можно сделать вывод о том, что схема работает верно, т.к. тогда, когда График Задержка на ЛЭ Опираясь на график, задержку можно оценить в Моделирование логической схемы сравнения разрядных двоичных чисел А и В на неравенство для параллельного формирования результата сравнения. Схема Схема сравнения для параллельного формирования результата Оценим аппаратные затраты. В схеме используется ЛЭ, из которых График Временная диаграмма схемы сравнения для параллельного формирования результата Для проверки корректности работы рассмотрим поближе часть диаграммы: График Часть временной диаграммы схемы сравнения для параллельного формирования результата Можно сделать вывод о том, что схема работает верно, т.к. тогда, когда График Задержка ЛЭ Опираясь на график, задержку можно оценить в Выводы: таким образом, экспериментально была получена задержка. По полученным результатам можно сделать вывод, что схема для сравнения разрядных двоичных чисел А и В на неравенство для параллельного варианта формирования результата сравнения чисел формирует результат в раза быстрее, чем последовательная. Однако по аппаратным затратам схема с параллельным формированием результата уступает. И хотя ЛЭ в схеме используется меньше, однако многие из них рассчитаны на большое количество входов. Если бы в схеме также использовались и то количество ЛЭ оценивалось примерно в элементов. Вывод: в ходе лабораторной работы получила логические выражения сравнения разрядных двоичных чисел А и В на равенство на основе использования логической схемы равнозначности и неравнозначности. Промоделировла работу построенных схем в системе схемотехнического моделирования Сравнила результаты работы обоих схемотехнических вариантов, оценив временные и аппаратные затраты. Моделировала логическую схему сравнения разрядных двоичных чисел А и В на неравенство для последовательного и параллельного варианта формирования результата. Сравнила результаты, оценив задержку и аппаратные затраты. 