$date
	Sun Oct 23 09:11:38 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module testbench $end
$var reg 32 ! rQueryData [31:0] $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 " checker_start $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 # checker_end $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 1 $ checker_run $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 32 % checker_rtl [31:0] $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 32 & checker_lls [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
bx &
bx %
x$
x#
0"
bx !
$end
#10
b0 &
b0 %
0#
0$
#1045925
b1010 !
1"
#1045926
b1010 &
b1010 %
1$
#1045927
0"
#1045930
b101 &
b101 %
#1045934
b10000 &
b10000 %
#1045938
b1000 &
b1000 %
#1045942
b100 &
b100 %
#1045946
b10 &
b10 %
#1045950
b1 &
1#
b1 %
#1045954
b0 &
b0 %
0#
0$
#2058295
b11001 !
1"
#2058298
b11001 &
b11001 %
1$
#2058299
0"
#2058302
b1001100 &
b1001100 %
#2058306
b100110 &
b100110 %
#2058310
b10011 &
b10011 %
#2058314
b111010 &
b111010 %
#2058318
b11101 &
b11101 %
#2058322
b1011000 &
b1011000 %
#2058326
b101100 &
b101100 %
#2058330
b10110 &
b10110 %
#2058334
b1011 &
b1011 %
#2058338
b100010 &
b100010 %
#2058342
b10001 &
b10001 %
#2058346
b110100 &
b110100 %
#2058350
b11010 &
b11010 %
#2058354
b1101 &
b1101 %
#2058358
b101000 &
b101000 %
#2058362
b10100 &
b10100 %
#2058366
b1010 &
b1010 %
#2058370
b101 &
b101 %
#2058374
b10000 &
b10000 %
#2058378
b1000 &
b1000 %
#2058382
b100 &
b100 %
#2058386
b10 &
b10 %
#2058390
b1 &
1#
b1 %
#2058394
b0 &
b0 %
0#
0$
#3061664
b1000 !
1"
#3061666
b1000 &
b1000 %
1$
#3061667
0"
#3061670
b100 &
b100 %
#3061674
b10 &
b10 %
#3061678
b1 &
1#
b1 %
#3061682
b0 &
b0 %
0#
0$
#4500012
