%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%																					%
%	TRABAJO: Proyecto Integrador													%
%																					%
%		Titulo: 	Desarrollo de IP cores con procesamiento de Redes de Petri 		%
%					Temporales para sistemas multicore en FPGA						%
%																					%
%		Autores:	Julián Nonino													%
%					Carlos Renzo Pisetta											%
%		Director:	Orlando Micolini												%
%																					%
%	Parte: Marco Teórico															%
%	Capitulo: FPGA - IP cores - HDL													%	
%	Archivo: chap_fpga_ip_hdl.tex													%
%																					%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

% Path Imagenes: ./marco_teorico/FPGA_IP_HDL/img
% Nombre predeterminado imagenes: fpgaxx
%	xx es el numero de imagen

\chapter{FPGA - IP cores - HDL}
	\label{chap:chap_fpga_ip_hdl}
	
	El objetivo de esta sección, es introducir al lector en los conceptos de FPGA, IP core y HDL. Para
	ello, se comenzará explicando brevemente qué es una Field Programmable Gate Array (FPGA) y sus posibles usos.
	Luego, se continua con el concepto de IP Core, su clasificación y algunos IP Cores que serán utilizados a lo largo de
	este trabajo. Para finalizar, se brindará una introducción al lenguaje Verilog para que el lector 
	adquiera las nociones básicas para entender la implementación de este trabajo.

	% FPGA
		\input{./marco_teorico/FPGA_IP_HDL/fpga}
		
	% IP cores
		\input{./marco_teorico/FPGA_IP_HDL/ip_cores}	
	
	% HDL
		\input{./marco_teorico/FPGA_IP_HDL/hdl}