第一步：设计一个四位的文波计数器，用到了实验4中的一个上升沿触发器的设计
（每过一个时钟周期加一）
第二步：生成一个同步计数器，用very log连续赋值语句来描述或门和异或门的连接，将这个计数器的仿真时间与上一个计数器的仿真时间进行对比（每过一个时钟周期加一）
第三步，写一个行为级的计数器模块并仿真，实验结果是从f降到了0，之后又回到f
