headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
数時間で実装できるエッジAI　推論性能は「Jetson」に比べて10倍（EE Times Japan）,https://news.yahoo.co.jp/articles/59ceafa66507e9c67d0c88ac40541bfa6fed5dee,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251215-00000056-it_eetimes-000-1-view.jpg?exp=10800,2025-12-15T20:25:09+09:00,2025-12-15T20:25:09+09:00,EE Times Japan,it_eetimes,EE Times Japan,2886,"左＝SiMaのSoMの外観とサイズ。NVIDIAの「Jetson」モジュールと同じフォームファクタで、「差し替えれば10倍の推論性能（同じ消費電力の場合）を発揮する」（林田氏）という／右＝Modalixベースの開発キット 出所：SiMa
エッジAI用ソリューションを手掛ける米新興のSiMa.ai（シーマドットエーアイ、以下SiMa）が、日本市場への展開を本格化している。旧Xilinxや旧Cypress Semiconductor、Alteraなどでエグゼクティブを務めた経験を持つKrishna Rangasayee氏が立ち上げた企業で、ことし（2025年）で創立7周年を迎える。SiMaはサンスクリット語で「エッジ」を意味するという。同社は現在、シリーズDで累計3億5000万米ドルを調達している。約1年前の2024年11月には日本法人としてシーマ・テクノロジー・ジャパンを設立。Xilinxのカントリーマネージャーや日本AMDの代表取締役を歴任した林田裕氏がセールスディレクターを務めている。
左＝SiMaのSoMの外観とサイズ。NVIDIAの「Jetson」モジュールと同じフォームファクタで、「差し替えれば10倍の推論性能（同じ消費電力の場合）を発揮する」（林田氏）という／右＝Modalixベースの開発キット 出所：SiMa
10倍の推論性能を目指す
SiMaが目指すのは、使い勝手のよい開発ツールを使って推論性能を高速化することだ。

　創業時から「どんなセンサーやAIモデルなどを使っても、消費電力が同じ場合、CNN（畳み込みニューラルネットワーク）モデルの推論を10倍高速化する」という目標を掲げる。15Wや10WといったエッジAIで一般的とされる電力バジェットにおいて、推論の速度（フレーム/秒）が10倍になることを目指す。

　SiMaは現在、SoC（System on Chip）、SoM（System on Module）、M.2の拡張カードなどをハードウェアとして提供している。

　SoCは第1世代の「MLSoC」と、第2世代となる「MLSoC Modalix（以下、Modalix」を量産中だ。MLSoCで動作するモデルはCNNのみで、ModalixはどのAIモデルも動作する。動作するモデルが限定されていないので、現在はModalixへの関心が高いと林田氏は説明する。

　いずれもアプリケーションプロセッサにはArm「Cortex-A65」を搭載する。「Cortex-A72やCortex-A78を使うのがトレンドだが、われわれは低電圧駆動のCortex-A65をあえて使用している」（林田氏）。独自開発のAIアクセラレーターも搭載していて、推論を高速化するには、このアクセラレーターが肝になると同氏は述べる。

　NVIDIAのAIプラットフォーム「NVIDIA Jetson Orin」などのように、GPUの横にDLA（Deep Learning Accelerator）を配置し、AI処理を行う例もあるが、林田氏はこの構成だと推論を高速化しにくい場合があると説明する。GPUとDLAが同じDRAMにアクセスするので、GPUがDRAMにアクセスしている間は、DLAが待機しなければならないからだ。SiMaはエッジでの推論にはGPUは不要と考え、アクセラレーターで推論を高速化するアーキテクチャを選んだ。

　Modalixは、MIPI CSI-2のインタフェースを備えていることも特徴になっている。これにより、カメラなどからMIPI信号を直接チップ内に送信し、CNNなどのAI処理を行える。「Modalixは、映像や静止画、ポイントクラウドデータ、音声や信号、文章、開発コードなど、あらゆる入力の組み合わせに対してCNNや大規模言語モデル（LLM）をかけ、合成したものを出力する」と林田氏は説明する。これを1チップで完結できることがSiMaの製品の強みだという。

　「CNNと生成AIを併用したいというニーズが増えている。CNN用のボードと生成AI用のボードを2つ並べるのは効率的ではない。当社のソリューションであれば、ホスト側に別のプロセッサなどを用意することなく、1つのチップや1枚のボードで完結できる」（林田氏）

　SiMaのSoMは、NVIDIA「Jetson」モジュールと同じフォームファクタでピン互換性もあり、そのまま差し替えられるようになっている。さらにSiMaは、SoMを搭載した開発キットを1499米ドルで発売中だ。Modalixを搭載したSoM、ヒートシンク、イーサネットやUSBのポート、電源を搭載したボードで、ユーザーはさまざまなモデルを動作させてModalixの性能を評価できるようになっている。
コンパイル済みモデルを用意、わずか数時間で実装可能に
SiMaがハードウェア同様に力を入れているのがSDK（ソフトウェア開発キット）だ。同社は「Palette」というSDKを用意している。これを使うと、学習済みモデルを量子化／最適化してコンパイルするところから、SiMaのチップに実装するまでの工程を簡単に実行できる。エッジAIでは、FP32（32ビット浮動小数点）で表現された学習済みモデルを8ビットに量子化し、モデルを最適化してコンパイルしてデバイスに実装するのが一般的なフローだが、「ここがとにかく手間がかかる」と林田氏は説明する。「SDKが整っていないと、組み込みエンジニアが自分たちで開発せざるを得なくなる。モデルの量子化からチップ実装までが、最も簡素化したい工程だったので、われわれもかなり時間をかけてPaletteを開発してきた」

　さらに、SiMaはコンパイル済みのモデルを同社のWebサイトにアップロードしている。推論性能（fps）と精度から、どのようなモデルがあるのかをマッピングしている表もあり、モデル名とともにINT8で量子化したときの精度、SiMaのチップに実装したときの推論精度なども記載されている。

　開発者は、これらのモデルをダウンロードしてチップに実装するだけでLlavaのようなモデルをすぐに動かせる。「当社が提供している評価キットに電源を入れ、Paletteをインストールし、それに沿って進めれば、数時間後には代表的なモデルを動かすことができる」と林田氏は強調する。
日本でも多数の評価が進行中
SiMaのソリューションは、自律走行搬送ロボット（AMR）や先進運転支援システム（ADAS）、AIアシスタント機能など、既にさまざまな分野で採用事例や評価中の事例がある。

　日本では、マクニカと新光商事が販売代理店を務めている。「1年前に日本法人を設立したばかりでまだまだ活動できていないが、日本では多数の評価が並行して進んでいる。ロボットメーカーからも高い関心を得ている。日本でも対象マーケットの裾野は広いと考えている」（林田氏）
EE Times Japan",[],[]
有機EL市場、2035年までに2371億米ドル規模へ（EE Times Japan）,https://news.yahoo.co.jp/articles/29d096766c744cb619d03fd666f39ad3a00c1da3,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251215-00000055-it_eetimes-000-1-view.jpg?exp=10800,2025-12-15T19:25:09+09:00,2025-12-15T19:25:09+09:00,EE Times Japan,it_eetimes,EE Times Japan,662,"（写真：EE Times Japan）
2035年にはアジア太平洋地域の比率が70％に

　SDKI Analyticsは2025年12月、世界の有機EL（OLED）市場を調査し、2035年までの予測を発表した。これによると、OLED市場は2025年見込みの約657億米ドルに対し、2035年までには2371億米ドルを超える規模に達する見込みだ。
2035年におけるOLEDの市場予測 出所：SDKI Analytics
OLED市場をサイズ別（12インチ超と12インチ未満）にみると、2035年には12インチを超える大型サイズの比率が70％を占める見通し。これに対し12インチ未満の中小型サイズも、スマートウェアラブル機器の普及や自動車のデジタル化によって、需要は高まっているという。

　市場を主な地域別にみると、2035年にはアジア太平洋地域が70％を占める見通しだ。日本のOLED市場については、2035年まで着実に成長すると予測した。発光材料を含むポスト5G技術の実現に向けて、経済産業省は1100億円の補助を行うなど、先端の研究開発を支援することで市場拡大を後押しする。

　OLEDの性能も、発光素子に注入された電子（電流）に対し、外部に放出される光子（光）の割合を示す外部量子効率（EQE）は8倍向上し、材料寿命は6万倍以上も延びたという。さらに、ユニバーサスディスプレイの青色PHOLEDが商品化されると、OLEDのエネルギー効率は最大で25％も改善される可能性があるという。
EE Times Japan",[],[]
AI半導体市場は「群雄割拠」の時代へ（EE Times Japan）,https://news.yahoo.co.jp/articles/0cd5b73d9d58917ffa4b9c1eb153d0b7362ff061,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251215-00000041-it_eetimes-000-1-view.jpg?exp=10800,2025-12-15T16:05:09+09:00,2025-12-15T16:05:09+09:00,EE Times Japan,it_eetimes,EE Times Japan,4577,"（写真：EE Times Japan）
NVIDIAは過去10年間にわたり、ML（機械学習）／AI分野で使われる高性能コンピュータチップ市場を独占してきた。
Huawei「Ascend 910」の外観 出所：Huawei
NVIDIAは、独自開発したCUDAソフトウェアや急速なイノベーションによる後押しを受け、AIプロセッサの代名詞となった。2025年における同社の市場価値は、一時的ながら5兆米ドル規模に達している。半導体チップやネットワーク接続など、AIの成長を支えるハードウェア関連の売上高は、2025年2月～10月の期間で1478億米ドルに達したという。

　NVIDIAの最新かつ最強のプロセッサである「Grace Blackwell」シリーズは、即座に完売してしまったが、その支配的な地位は弱体化しつつある。同社は現在、業界全体がより特殊なハードウェアへと移行していく中で、1社だけと競争するのではなく、さまざまな方面からの挑戦を受けている状況にある。

　NVIDIAの強力な販売力と高い利益率は、主に、生産量が限られているという希少性によって実現されている。ハイエンドチップの主要なボトルネックは、TSMCのCoWoS（Chip-on-Wafer-on-Substrate）先進パッケージングの生産能力に限界があるという点だ。

　NVIDIAは、この限られた生産能力の大半を利用しているが、半導体供給をめぐる競争は激化の一途をたどっている。唯一の製造メーカーであるTSMCは、2026年までに生産能力を月産ウエハー10万枚まで拡大する計画を立てている。供給の制約が緩和されれば、GoogleやAMDなどの企業が利益を享受することになるだろう。

　業界は現在、大規模な基盤モデル（foundation models）での実験から、大規模かつ高コスト効率な推論を優先する方向へと移行しており、NVIDIAは重大なリスクに直面している。

　大手クラウドプロバイダー各社は、NVIDIAの「CUDA」エコシステムへの依存から脱却しようとしている。運用コストが学習コストを上回ってしまう大量推論向けに、独自チップを開発するための投資を行っているのだ。
NVIDIAの大口顧客が「競合」に
北米の「ビッグ4」と呼ばれるハイパースケーラー企業であるGoogleとAmazon Web Services、Microsoft、Metaは、この分野において最大規模の資本支出を行っている。これら4社によるカスタムシリコンへの集団的な移行は、競争力を確保するための戦略的な動きだといえる。

　Alphabet傘下のGoogleは「Tensor Processing Unit（TPU）」によってカスタムAIチップへの移行を開始した。最新バージョンである第7世代TPU「Ironwood」は、推論向けに最適化されている。大量の共有メモリを搭載し、単独の「SuperPOD」で最大9216個のチップを接続可能なため、大規模なMoE（Mixture of Experts／混合エキスパート）モデルのメモリ制約に対応することができる。

　Meta Platformsは、2027年から自社のデータセンター向けにGoogleのTPUチップをリースし、調達する可能性がある。これはGoogleが、商用チップのサプライヤーとしての位置付けへと転換していくことを示している。一部の予測によると、GoogleがNVIDIAの年間売上高全体の最大10％を奪い取り、その額は数十億米ドル規模に達する可能性があるという。

　Amazon Web Services（AWS）は、NVIDIAの高額なチップの代替品を探している企業を引き付けるべく、価格性能のさらなる向上を追求している。AWSは「当社の『Trainium』チップは、GPUと比べて学習コストを最大50％削減でき、ミッドレンジのAIワークロードをターゲットに定めている」と主張する。

　またAWSは、3nm世代のプロセス技術を適用したカスタムチップ「Graviton5」も拡充している。汎用タスクでは、前世代品と比べて最大25％の高性能化を実現するという。Anthropicなどのパートナー企業は、モデル学習向けにTrainium2を使用していて、AWSのTrainiumソフトウェアやソフトウェア開発キット（SDK）「Neuron」の価値を示している。

　Metaは、特殊なアプローチを採用している。同社の「MTIA（Meta Training and Inference Accelerator）」は、FacebookやInstagram向けのレコメンデーションシステムのような、大量のタスク向けに設計されている。同社は、これらのタスクをカスタムチップにオフロードすることで、NVIDIA製H100を高度なAI研究のために確保しておくことができるのだ。

　Microsoftのカスタムシリコンプログラムは、挫折に直面している。同社の次世代チップ「Maia（開発コード名：Braga）」は、2026年まで延期され、困難な状況にある。この遅延により、OpenAIの計算要件を満たすために、引き続きNVIDIAの高額なBlackwell GPUを調達しなければならなくなった。またMicrosoftは、コストを相殺するためにAMDのGPU「Instinct MI300X」も使用しており、AMDの最大顧客の1社となっている。
「NVIDIAの代替」を狙うAMD
大手クラウドメーカーが独自システムを開発する中、AMDは引き続き、幅広い市場でNVIDIAの主要な代替品としての位置付けを維持している。AMDのMI300Xチップは、NVIDIAのH100を大幅に上回る192GBのHBM3メモリを搭載しており、大規模モデル推論向けにコストを削減する上で最適だ。AMDの予測では、同社のデータセンターGPUの年間売上高は数十億米ドル規模に達し、NVIDIAと直接競合できるようになる見込みだという。

　AMDにはかつて、ソフトウェアの制約があったが、今はOpenAIのTritonコンパイラでそれに対応できている。開発者はTritonを使うことで、CUDAやAMDの「ROCm」などに関する深い専門知識がなくても、NVIDIA製とAMD製の両方のハードウェアと互換性がある高性能なコードを書くことができる。

　Tritonは、ハードウェアの互換性を高め、CUDAからの移行を簡素化する。このためコストが削減され、メーカー各社は代替サプライヤーを容易に採用できる。
半導体産業の“独立”を目指す中国
NVIDIAの課題は、米国が輸出規制を課したために、中国が国内に並列的な独立型エコシステムの構築を進めていることによって、ますます悪化している。Huaweiがこの国内インフラを主導することにより、極端紫外線（EUV）リソグラフィー装置の利用が制限される状況の中でも、代替アーキテクチャ戦略でそれを埋め合わせているのだ。

　Huaweiの最先端チップ「Ascend 910C」は、SMICが深紫外線（DUV）を用いた7nm技術で製造していて、高い信頼性を実証している。レポートによると、学習ではNVIDIA製H100の60～80％の性能を達成し、また一部の推論タスクではH100に比肩する性能を実現するという。

　この性能を可能にしたのが“スケールアウト”設計だ。「Atlas 950 SuperPoD」のようなシステムにおいて、数千個規模のAscend NPU（Neural Processing Unit）を、新しい光リンク「UnifiedBus」経由で接続するという。このような高速ネットワークによって生産品質の低さが相殺され、高度なモデル学習を実現している。

　しかし、そのような独立したコンピューティング性能を開発するにはコストが掛かる。SMICで製造しているAscend 910Cチップの歩留まりはわずか30～40％と業界標準を大きく下回っているが、中国政府は戦略上の目的のために、このような損失を積極的に受け入れているようだ。

　Huaweiの半導体子会社であるHiSiliconは2026年に、Ascendチップの新バージョンを投入する予定だという。第1四半期には「Ascend 950PR」を、さらに第4四半期にはそのハイエンド版の「Ascend 950DT」を発表するとしている。

　ただしこのパラドックスは2025年12月に、さらに深刻化した。トランプ米大統領がNVIDIAの高性能チップ「H200」の輸出を承認し、規制の緩和を提示したにもかかわらず、中国政府が独自に厳格なアクセス規制を課す意向を表明したためだ。中国の半導体独立への取り組みを監視している規制当局は、NVIDIAでは2番目に高性能な世代のAIチップであるH200に関して、限定的なアクセスのみを許可する方法を検討しているところだ。

　また中国は、メモリチップ製造も進展させている。ChangXin Memory Technologies（CXMT）は、2026年までにHBM3チップの量産を開始し、将来的にメモリ関連の制裁措置の影響を緩和する上でのサポートを提供することになるだろう。
多様な市場に投資し始めたNVIDIA
NVIDIAは、高い利益率を維持していく上での問題を抱えており、特にその原因がTSMCの生産制約であるということを認めている。このためNVIDIAは、Nokiaなどの電気通信インフラメーカーをはじめ、新たな市場に投資しているところだ。

　NVIDIAはこうした課題があるにもかかわらず、2026年を通して、高利益率の高性能モデルトレーニング分野で主導的地位を維持していくとみられる。しかし、大量推論向けの幅広い市場では、大手クラウドプロバイダーのカスタムチップが優位を占める可能性がある。

　次の主要な競争のターゲットは、半導体チップの接続性になるだろう。電気的接続が限界に達しつつあることを受け、商用製品では光接続が採用され始めている。MarvellがCelestial AIを買収したことや、Lightmatterのような企業がより高速なチップ接続に向けた3Dフォトニクスウエハーを提供していることなどから、2026年までに光接続が主要なAIチップの標準になるということが分かる。こうした移行により、BroadcomやMarvellのような企業が、主要サプライヤーとして位置付けられるようになるだろう。

　NVIDIAが現在直面している課題は、用途特化型のハードウェアが急激に進む業界において、利益を維持しながら市場シェアを確保していくことだ。AIコンピューティングは将来的に、1社の企業による独占ではなく、高度な技術で接続された特殊システムを融合することによって定義されることになるだろう。

※米国EE Timesの記事を翻訳、編集しました。
EE Times Japan",[],[]
小型と高実装信頼性を両立　ロームの車載低耐圧MOSFET（EE Times Japan）,https://news.yahoo.co.jp/articles/845578618e0569f7470c5712b708329b8177db05,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251215-00000045-it_eetimes-000-1-view.jpg?exp=10800,2025-12-15T15:06:36+09:00,2025-12-15T15:06:36+09:00,EE Times Japan,it_eetimes,EE Times Japan,599,"（写真：EE Times Japan）
ロームは2025年12月9日、車載用の低耐圧（40V、60V）MOSFETのラインアップに、HPLF5060（4.9×6.0mm）パッケージ品を追加した。すでに量産を開始していて、サンプル価格は1個500円（税別）だ。
製品ラインアップ［クリックで拡大］出所：ローム
主機インバーター制御回路や電気ポンプ、LEDヘッドライトなどで用いる車載用低耐圧MOSFETは、小型パッケージへの移行が進んでいる。一方、小型パッケージは端子間距離の短さやリードレス構造に伴う、実装信頼性の確保が課題とされる。

　ロームは今回、車載用低耐圧MOSFETで一般的だというTO-252（6.6×10.0mm）パッケージなどよりも小型のHPLF5060を採用。放熱性に優れるというガルウィングリードの採用によって、高い実装信頼性に貢献している。

　銅製クリップでチップとリードフレームを接続する「銅クリップボンディング」の採用で、大電流にも対応した。

　ロームでは、同パッケージ品のさらなる機種を展開するとともに、より小型のDFN3333（3.3×3.3mm）パッケージ品の量産を、2026年2月ごろから開始する予定だ。さらにTOLG（TO-Leaded with Gullwing）パッケージ品（9.9×11.7mm）の開発にも着手している。
EE Times Japan",[],[]
PCBの熱をヒートシンクに直接伝達、新パッケージ採用SiC MOSFET（EE Times Japan）,https://news.yahoo.co.jp/articles/68cf5217b86fc473f7dc0787e43bb392555135be,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251215-00000044-it_eetimes-000-1-view.jpg?exp=10800,2025-12-15T15:06:09+09:00,2025-12-15T15:06:09+09:00,EE Times Japan,it_eetimes,EE Times Japan,509,"（写真：EE Times Japan）
EV充電器や太陽光発電システム用インバーターなどに提案

　オンセミは2025年12月、新たな冷却パッケージ技術を採用した「EliteSiC MOSFET」を発売した。電気自動車（EV）用充電器や太陽光発電システム用インバーター、産業用電源などの用途に向ける。
新たな冷却パッケージ技術を採用した「EliteSiC MOSFET」の外観［クリックで拡大］ 出所：オンセミ
今回発表した耐圧650Vおよび950VのEliteSiC MOSFETは、炭化ケイ素（SiC）とトップクールパッケージ「T2PAK」の技術を融合させた製品。プリント基板上の熱を、システムのヒートシンクに直接伝達することで、放熱とスイッチング性能を両立できるようになった。主要顧客に対しては既に初期製品の出荷を始めている。追加の製品も2025年第4四半期以降には出荷する予定だ。

　オンセミは、EliteSiCファミリー全てに、T2PAKトップクールパッケージを導入する計画である。これにより、熱性能や耐久性、信頼性などに関する要求が厳しい高電力・高電圧の用途に対応していく。
EE Times Japan",[],[]
人工反強磁性体＋圧電体で「超省エネ」デバイス実現へ（EE Times Japan）,https://news.yahoo.co.jp/articles/2c8cddcf6c7ea0ba8b8c6d809020bdc6f5cbe13b,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251215-00000043-it_eetimes-000-1-view.jpg?exp=10800,2025-12-15T15:05:44+09:00,2025-12-15T15:05:44+09:00,EE Times Japan,it_eetimes,EE Times Japan,1238,"（写真：EE Times Japan）
層間磁気結合の電界変調効率は、非磁性体の膜厚で決まる

　名古屋大学は2025年12月、東京科学大学や南洋理工大学と共同で、人工反強磁性体と圧電体を組み合わせれば、電界のみで層間反強磁性結合を制御できることを実証したと発表した。非磁性体の膜厚を変えれば、層間磁気結合の電界変調効率を制御可能なことも明らかにした。消費電力が極めて少ないスピントロニクスデバイスへの応用が期待できるという。
人工反強磁性体／圧電体における圧電ひずみによる、反強磁性層間磁気結合の変調を示す概念図［クリックで拡大］ 出所：名古屋大学他
反強磁性体は、隣り合った磁気モーメントが互いに逆方向に配向しており、スピントロニクスデバイスへの応用が期待されている。これに対し、人工反強磁性体は、［強磁性体／非磁性体／強磁性体］の多層膜構造となっている。非磁性層の厚みを調整すれば2つの強磁性層の磁化を逆向きに結合させることができ、反強磁性体と類似する磁気特性が得られるという。しかも、一般的な反強磁性体と比べ、層間における交換結合力が小さく外部制御が容易といった特長がある。

　研究グループは今回、「界面マルチフェロイク構造」に着目した。強磁性体のコバルト（Co）と非磁性体のルテニウム（Ru）からなる［Co／Ru／Co］エピタキシャル多層膜人工強磁性体を、単結晶圧電体のPb（Mg1/3Nb2/3）O3-PbTiO3（PMN-PT）上にエピタキシャル成長させた。電界を加えると圧電ひずみが生じて強磁性体に広がる。これにより、磁気異方性などの磁気特性が変調されるという。

　研究グループは、この圧電ひずみを利用して、人工反強磁性体におけるCo層間の反強磁性的な磁気結合の制御を実証した。

　試料に印加する電界によって、Co層間における反強磁性磁気結合の強さがどのように変化するかも調べた。この結果、特定の電界を加えると結合の強度に「とび」が生じて大きく変化した。詳細な分析を行ったところ、このケースではPMN-PTに大きな圧電ひずみが生じていた。

　さらに、Ru膜厚が異なる（反強磁性結合の強さが異なる）新たな試料を作製し、圧電ひずみによる層間磁気結合の変化量を調べた。これらの測定データから、反強磁性結合の強い試料が、結合強度をより効率的に制御できることが分かった。マイクロマグネティクスシミュレーションや第一原理計算の結果からも、圧電ひずみによって変化するRu層の電子状態が、層間磁気結合に変調をもたらすことを確認した。

　今回の研究成果は、名古屋大学大学院理学研究科の久田優一博士後期課程学生や小森祥央助教、井村敬一郎講師、谷山智康教授と、東京科学大学物質理工学院の沈晨宇博士後期課程学生、合田義弘教授および、南洋理工大学のCalvin Ching Ian Ang研究員、Wen Siang Lew教授らによるものである。
EE Times Japan",[],[]
3D構造の先端半導体の歩留まり向上、ニコンが新装置を開発（EE Times Japan）,https://news.yahoo.co.jp/articles/4a755a91c5649d1693c027c9898e8d7160dd52a6,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251215-00000042-it_eetimes-000-1-view.jpg?exp=10800,2025-12-15T15:05:08+09:00,2025-12-15T15:05:08+09:00,EE Times Japan,it_eetimes,EE Times Japan,585,"（写真：EE Times Japan）
ウエハーの「ひずみ」や「ずれ」を計測、補正値を露光装置に反映

　ニコンは2025年12月、半導体露光装置と組み合わせることで、3D構造を採用した先端半導体デバイスの歩留まり向上が可能となるアライメントステーション「Litho Booster 1000」を開発中で、2026年後半にも発売すると発表した。
Litho Booster 1000の外観［クリックで拡大］ 出所：ニコン
アライメントステーションは、露光前のウエハーを計測し、重ね合わせ精度を高めるための補正値を露光装置にフィードバックするための装置。3D構造が採用されているCMOSイメージセンサーやロジックIC、NANDフラッシュメモリなどの製造工程において導入が進んでいる。今後は、DRAMでも採用される見通しだ。

　これらの製造工程では3D構造とするため、複数台の半導体露光装置を用いて各層を露光したり、「Wafer to Waferボンディング（貼り合わせ）」を行ったりしている。これらの工程では、ウエハーに「ひずみ」や「ずれ」が発生しやすいという。

　Litho Booster 1000は、ウエハーのひずみやずれを高い精度で多点計測し、その補正値を露光装置にフィードバックする。これによって高い重ね合わせ精度を実現できる。
EE Times Japan",[],[]
高密度／低消費電力3D DRAMの実用化に前進　キオクシアが基盤技術を発表（EE Times Japan）,https://news.yahoo.co.jp/articles/b51876bed7e99b0550b5436a06e4d605d22cdb9e,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251215-00000020-it_eetimes-000-1-view.jpg?exp=10800,2025-12-15T13:30:12+09:00,2025-12-15T13:30:12+09:00,EE Times Japan,it_eetimes,EE Times Japan,1064,"3D OCTRAMセル構造［クリックで拡大］ 出所：キオクシア
キオクシアは2025年12月12日、高密度／低消費電力の3次元（3D）DRAMの実用化に向けた基盤技術として、高積層可能な酸化物半導体（InGaZnO）チャネルトランジスタを開発したと発表した。これによってAIサーバやIoT製品など幅広い用途で低消費電力化が実現する可能性がある。
作製した酸化物半導体横型トランジスタの電気特性［クリックで拡大］ 出所：キオクシア
同技術は、米国カリフォルニア州サンフランシスコで開催された電子素子に関する国際会議「International Electron Devices Meeting（IEDM） 2025」で発表された。
積層化によるコスト増とリフレッシュ電流の増加に対応
AIの需要が高まる中、より大きいデータを処理できる大容量かつ低消費電力のDRAMの実現が期待されている。従来のDRAMではメモリセルの微細化が物理限界に近づいていることから、さらなる大容量化に向けてメモリセルを積層する3D DRAMの研究が進んでいる。しかし、メモリセルを積層する際、トランジスタのチャネル材料として従来のDRAMと同様の単結晶シリコン（Si）を用いると、製造コストが高くなるほか、メモリ容量に比例してリフレッシュ時の電力も増加するという課題があった。

　こうした課題に対してキオクシアは研究を行っていて、「IEDM 2024」では酸化物半導体の縦型トランジスタを用いたOCTRAM（Oxide-Semiconductor Channel Transistor DRAM）技術を発表していた。今回は、OCTRAMの3D化に向けて高積層可能な酸化物半導体チャネルトランジスタ技術を開発し、トランジスタを8層積層して動作することを確認した。

　この技術では、一般的なSi酸化膜とSi窒化膜を積層膜として用い、Si窒化膜領域を酸化物半導体にリプレースすることで、縦方向に一括で横型トランジスタを形成するプロセスを採用した。同時に、縦方向のピッチのスケーリングを可能にする3Dメモリセル構造も導入した（下図）

　これらの製造プロセスと構造によって、メモリセルの積層化におけるコストの課題を克服することが期待される。さらに、酸化物半導体の低いオフ電流という特徴によって、リフレッシュ電力の抑制も期待できる。

　キオクシアは、今後も同技術を用いた3D DRAMの実用化に向けて研究開発を進めるとしている。
EE Times Japan",[],[]
