# 生产流程

然后我们看一下DRAM的生产流程哈！得知道它是从哪来的！

从wafer开始，会在晶圆厂进行CP测试，测试完之后就会去bounding打线然后封装，封完后送去做FT测试，测完之后合格的就可以作为产品卖出去啦！当然啦其中还是有很多细节没讲到的！先大体这么理解啦！

![](http://upload-images.jianshu.io/upload_images/4749583-0e60bd4d4f4730d2.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

# 为什么需要测试？
1. 缺陷检测：
    + 包括 **wafer缺陷** 跟 **封装缺陷**；
2. 保证产品满足客户规格：
    + Voltage guard band
    + Temperature guard band
    + Timing guard band
    + Complex test pattern
3. 收集测试数据用来提升研发和工艺的精度
   + Quality
   + Reliability
   + Cost
   + Efficiency

# IC测试方法论
理论上的结构如图所示，tester供电并输出pattern到DUT，然后对比输出得出测试结果，这是单site的框图，多site就是级联图了。

![DUT = Device Under Test](http://upload-images.jianshu.io/upload_images/4749583-0309b1bae3468f6b.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

# 典型的DRAM FT测试流程总览
**1. Burn-in**
+ MBT(Monitor Burn in test): 压力测试来去除早期缺陷芯片；
+ TBT（Test Burn in test）：长时间的pattern测试；
>一般像那种ATE设备，都是：Very Low Speed(5-20MHz), High Parallel Test (10-20Kpcs/oven), Low Cost

**2. Core Test**
+ DC Test
+ Functional Test
>Low Speed (DDR3 @667MHz), Typical tester Advantest T5588 + 512DUT HiFix
>+ 爱德万测试机：Advantest T5588；
>+ 512个DUT通道；
>+ HiFix：IC成品测试界面接口板

**3. Speed Test**
+ Speed & AC Timing Test
>Full Speed (DDR3 @1600MHz and above), Advantest T5503 + 256DUT HiFix

**4. Backend后端检测**

Marking  ==》 Ball Scan ==》 Visual Inspection ==》Baking ==》Vacuum Pack 


## 1. Burn-in

### MBT(Monitor Burn in test)
MBT就是给IC施加压力并且去除掉早期失效的IC，压力包括以下部分：
+ 高温：High Temperature Stress (125degC)
+ 高压：High Voltage Stress
+ pattern压力：Stressful Pattern

从下面的浴盆曲线可以看出，IC的失效率在前期跟后期都很大，因此前期做一个帅选很有必要。
![](http://upload-images.jianshu.io/upload_images/4749583-81d6c9fe545df033.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)


### TBT
长时间的测试pattern。
+ 多温度：Multiple temperature tested (e.g. 88’C, 25’C, -10’C)
+ 低速长时间：Long test time at low speed
+ 全空间扫描：Patterns cover all cell arrays
+ 无压测试：No Stressful condition
+ High parallel test count,  low cost

>**MBT跟TBT均不测DC**：Both MBT and TBT does NOT test DC (Ando Oven)



## 2. Core Test

DRAM Advantest Test.

### DC test

测试原理图：

ISVM|VSIM
---|---
![](http://upload-images.jianshu.io/upload_images/4749583-c92bd0ac81f1d607.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)|![](http://upload-images.jianshu.io/upload_images/4749583-08c2866e00385264.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)
**I  Source; V Measure** |**V  Source;  I   Measure**

+ Open/Short test

OS测试目的是何？
  ```
1、Check connection between pins and test fixture
  2、Check if pin to pin is short in IC package
  3、Check if pin to wafer pad has open in IC package
  4、Check if protection diodes work on die
  5、It is a quick electrical check to determine if it is safe to apply power
```
  >Also called Continuity Test

缺陷类型如下：

Wafer Problem(Defect of diode) | Assembly Problem(Wire bonding/Solder ball)|Contact Problem(Socket issue)
---|---|---
![](http://upload-images.jianshu.io/upload_images/4749583-e744c52d5b4b2667.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)| ![](http://upload-images.jianshu.io/upload_images/4749583-69e17b1a5a063284.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)|![](http://upload-images.jianshu.io/upload_images/4749583-3c60dab1b08306f5.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

具体的测试电路什么的我们就不考虑了！这种短路开路的缺陷一般在后面的测试中也会部分体现，我们现在的基于A53的测试平台肯定是不支持如此大规模OS测试的。

+ Leakage test
漏电缺陷测试是用来：

  + Verify resistance of pin to VDD/VSS is high enough；
  +  Verify resistance of pin to pins is high enough；
  + Identify process problem in CMOS device  ；

Wafer Problem | Assembly Problem|Contact Problem(Socket issue)
---|---|---
![](http://upload-images.jianshu.io/upload_images/4749583-8878c5bd6c861401.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240) |![](http://upload-images.jianshu.io/upload_images/4749583-318984958716de66.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)|![](http://upload-images.jianshu.io/upload_images/4749583-3c60dab1b08306f5.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)



+ IDD test

目的是测不同状态下的IDD电流，来看看功耗是不是超了。

### Functional test

用来验证DRAM是不是能正常工作。

+ Different parameter & Pattern for each function
+ To check DRAM can operate functionally

EFT： easy function test
把0或1写入全部的cell然后读出比较，这样子来确认IC的**基本功能**。

典型算法是：**March C-**
+ **Algorithm:** ↑(w0);↑(r0,w1);↑(r1,w0);↓(r0,w1);↓(r1,w0); ↓(r0)
+ **Operation Count:** 10*n
+ **Scan type:** X-Scan (X inc -> Y inc，也就是说先定Y，然后扫x轴，扫完一轮后Y加一，然后沿着x轴继续扫),  Y-Scan(Y inc -> X inc)
+ **Fault Coverage:**  Most of Failure Mode

![March C- is the most effective](http://upload-images.jianshu.io/upload_images/4749583-f652b06f511ad3f5.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

>**关于算法部分详细的解析请看后面的章节。**

## 3. Speed Test
Timing test @ different speed grade

### AC timing test
To verify IC can work as each timing parameter defined in datasheet.
+ Rise and fall time
+ Setup and hold time
+ Delay test
+ Others

![](http://upload-images.jianshu.io/upload_images/4749583-b7242d7af43227a1.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)

### Speed test
Test DRAM at different speed:
 + 1. DDR3-1600(11-11-11) Test
 + 2. DDR3-1333(9-9-9) Test
 + 3. DDR3-1066(7-7-7) Test

Test for each timing (tRCD, tRRD…) ……
### test plan in program

代码里面是先进行OS测试，然后测漏电，再测IDD，接着测EFT也就是March C-，最后测其他功能测试，然后才是速度测试AC测试。

![](http://upload-images.jianshu.io/upload_images/4749583-86a5fb4fa0859597.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)



## 3. Backend后端检测

测试完之后会有机器对log位置啊，ball是不是变形啊这样子的缺陷进行检测，ok后就是打包送客户啦~

这其中一个检查外观是用到了机器视觉方面的东西，但是由于场景太单一，因此用常规算法均可解决，我在想深度学习算法在这一块可以做些什么呢？！
