## 概念
![[Pasted image 20231230201517.png]]
04. B
05. B
06. B 集中刷新必然存在死时间。采用分散刷新时，机器的存取周期中的一段用来读/写，另一段用来刷新，因此不存在死时间，但存取周期变长。异步刷新虽然缩短了死时间，但死时间依然存在。
07. C
![[Pasted image 20231230201756.png]]
08. D A, B 两个说法是相反的，C 的说法也是相反的，
![[Pasted image 20231230201833.png]]
10. A（易失性存储器，也就是断电后会消失数据的存储器，这里显然应该是我们的 A）
11. C（这里，我们的 U 盘应该是属于我们的只读存储器。）
![[Pasted image 20231230202048.png]]
12. C（内存其就是采用我们的 RAM+ROM，ROM 一般是辅存，RAM 一般是主存，主存一般拿来跑程序，辅存一般拿来存东西）
13. B（）
14. C（动态半导体存储器，也就是我们的 DRAM）
![[Pasted image 20231230205906.png]]
18. B **高位交叉**存储器在单个存储器中的字是连续存放的，**不满足程序的局部性原理**：而低位交叉存储器是交叉存放，很好地满足了程序的局部性原理，I 错误。高位四体交叉存储器虽然不能满足程序的连续读取，**但仍可能一次连续读出彼此地址相差一个存储体容量的 4 个字**，只是这么读的概率较小，II 正确。双端口存储器具有两套独立读/写口，具有各自的地址寄存器和译码电路，所以可以同时**访问**（读）同一区间、同一单元，III 正确。当两个端口同时对相同的单元进行读操作时，则不会发生冲突，IV 错误。
![[Pasted image 20231230210317.png]]
20. A 一般 Cache 采用高速的 SRAM 制作，比 ROM 的速度快很多，因此 III 错误。动态 RAM 需要刷新，而 ROM 不需要刷新，因此 IV 错误。

![[Pasted image 20231230210411.png]]
21. A （闪存是一种特殊的 ROM，是只读性存储器）
![[Pasted image 20231230210424.png]]
23. B（DRAM 在使用时需要我们经常性的去刷新，不然我们的内存就会消失）


## 计算
![[Pasted image 20231230200959.png]]
01. A 芯片容量为 1024×8 位，说明芯片容量为 1024 B, 且以字节为单位存取，即**地址线**数要 10 根 ($1024 B=2^{10}B$)。8 位说明**数据线**要 8 根，加上**片选线**和**读/写控制线** (读控制为 RD、写控制为 WE), 因此引脚数最小为 10+8+1+2=21 根。注意：读写控制线也可共用一根，但题中无 20 选项，做题时应随机应变。
2. C 该芯片 16 位，所以数据线为 16 根，寻址空间 32 $\mathbf{K}=2^{15}$, 所以地址线为 15 根。
3. B
![[Pasted image 20231230202234.png]]
$\mathbf{15.~D}$ 为**保证第二次启动某个体时，其上次存取操作已完成**，存储体的数量应大于等于 11(110 ns/10 ns=11)。）


16. B 低位交叉存储器采用流水线技术，它可在一个存取周期内连续访问 4 个模块，32 位 x 4 = 128 位。本题答案为 B。
相关概念：**总线周期**，也就是我们第一次读完之后要等待多久后才能开始我们的第二次读操作。存取周期：**我们进行一次读操作需要多少时间**
注：本题若作为计算题来考虑，从第一个字的读写请求发出，到第 4 个字读写结束，共需要 350 ns, 但这里考查的是整体工作性能，可从以下角度理解：

1)连续取 m 个字耗时 $t_1=T+(m-1)r$, 平均每个字的存取时间是 $t_1/m$, 实际工作时 $m$ 非常大，因此 $t_{1}/m$ 也就非常接近 $r$,可认为存储器在每个总线周期 $r$ 都能给 CPU 提供一个字。
2)流水线充分流动起来后，每个总线周期后都能完成一个字的读写，所以本题中每 4 个总线周期 (200 ns)都能完成 4 个字的读写。

17. **C** 1)在每轮读取存储器的前 6 个 $\frac{T}{4}$ 时间内，依次进入各体。下一轮欲读取存储器时，最近访问的 $M_{1}$ 还在占用中 , 因此必须再等待 T/2的时间才能开始新的读取
![[Pasted image 20231230205755.png]]

 注意：进入下一轮不需要第 6 个字读取结束，第 5 个字读取结束，M 就已空出，即可马上进入下一轮。最后一轮读取结束的时间是本轮第 6 个字读取结束，共 $(6-1)\times(7/4)+T=2.25T$。
 情况 1) 的总时间为 (80 $-1)\times2T+2.25T=160.25T$。
情况 2) ：每轮读取 8 个存储字刚好经过 2 $T$ 的时间，每轮结束后，最近访问的 $M_1$ 刚好经过了时间 $T$,此时可以立即开始下一轮的读取，见下图。最后一轮读取结束的时间是本轮第 8 个字读取结束，共 (8-1)×(T/4)+T=2.75 T。
 情况 1) 的总时间为 (60-1)×27+2.75 T=120.75 T。
 因此情况 1) 和 2) 所花费的总时间比为 4:3。


![[Pasted image 20231230210052.png]]
19. D 64 K×8 位/16 K×8 位 =4, 可知芯片数为 4。芯片各单元采用交叉编址，所以每个芯片的**片选信号由最低两位地址确定**，**高 14 位为片内地址**。4 个芯片内各存储单元的最低两位地址分别为 00、01、10、11、即最小地址分别为 0000 H、0001 H、0002 H、0003 H。地址 BFFFH 最低两位为 11, 因此该存储单元所在芯片的最小地址为 0003 H。

![[Pasted image 20231230210438.png]]
22. **A**（4 M×8 位的芯片数据线应为 8 根，地址线应为 $\log_24M=22$ 根，而 DRAM 采用地址复用技术，地址线是原来的 1/2, 且地址信号分行、列两次传送。地址线数为 2212=11 根，所以地址引脚与数据引脚的总数为 11+8=19 根，选 A。此题需要注意 DRAM 采用的是传两次地址的策略，所以**地址线为正常的一半**，这是很多考生容易忽略的地方。）
![[Pasted image 20231230210449.png]]
24. D 判断可能发生访存冲突的规则如下：给定的访存地址在**相邻的四次访问中出现在同一个存储模块内**。据此，根据上表可知 8004 和 8000 对应的模块号都为 0, 即表明这两次的访问出现在同一模块内且在相邻的访问请求中，满足发生冲突的条件。
![[Pasted image 20231230210816.png]]
25. C
## 大题
（计算我们的存储器**带宽**）
![[Pasted image 20231230211421.png]]
![[Pasted image 20231230211441.png]]

![[Pasted image 20231230211538.png]]
![[Pasted image 20231230211557.png]]

（交叉存储器的计算）
![[Pasted image 20231230211711.png]]
![[Pasted image 20231230211732.png]]
（我们这一题的关键在于为什么我们两个个体之间的操作的延时是 $\dfrac{1}{4}$ 个存储周期。）

![[Pasted image 20231230212036.png]]
![[Pasted image 20231230212059.png]]
