library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
USE IEEE.NUMERIC_STD.all;

entity TestBenchContador is
end TestBenchContador;

architecture Behavioral of TestBenchContador is
    
    component ContadorNbits
    generic (nBits:integer:=3);
    port(
    clk, reset:in std_logic;
    Q:inout std_logic_vector (nBits-1 downto 0)
    );
    end component;

--entradas
signal clk,reset: std_logic:='0';
--salidas
signal Q:std_logic_vector(2 downto 0); --para el TestBench hay que cambiar manualmente la cantidad de bits

constant period : time := 10 ns;

begin

    uut: ContadorNbits port map (
        clk=>clk,
        reset=>reset,
        Q=>Q
        );
        
    stim_proc: process
    begin
    
    for I in 1 to 7 loop --ciclo para hacer 7 flancos del clock y ver el conteo
        wait for period;
        clk<='1';
        wait for period;
        clk<='0';
    end loop;
    
    for I in 1 to 3 loop --ciclo para contar un par de veces y luego hacer reset
        wait for period;
        clk<='1';
        wait for period;
        clk<='0';
    end loop;
    
    reset<='1'; --se hace reset y luego un clock para ver que funcione
    wait for period;
    clk<='1';
    wait for period;
    reset<='0';
    
    wait;
    end process;

end Behavioral;
