#Substrate Graph
# noVertices
30
# noArcs
90
# Vertices: id availableCpu routingCapacity isCenter
0 468 468 1
1 261 261 1
2 1197 1197 1
3 1024 1024 1
4 423 423 1
5 1366 1366 1
6 150 150 0
7 37 37 0
8 37 37 0
9 150 150 0
10 37 37 0
11 279 279 1
12 174 174 1
13 279 279 1
14 205 205 1
15 124 124 1
16 37 37 0
17 136 136 1
18 37 37 0
19 500 500 1
20 37 37 0
21 37 37 0
22 37 37 0
23 37 37 0
24 450 450 1
25 150 150 0
26 150 150 0
27 150 150 0
28 37 37 0
29 468 468 1
# Arcs: idS idT delay bandwidth
0 1 6 93
1 0 6 93
0 2 5 125
2 0 5 125
0 3 5 125
3 0 5 125
0 5 4 125
5 0 4 125
1 6 1 75
6 1 1 75
1 5 5 93
5 1 5 93
2 5 5 312
5 2 5 312
2 7 32 37
7 2 32 37
2 10 36 37
10 2 36 37
2 11 7 93
11 2 7 93
2 22 47 37
22 2 47 37
2 29 8 125
29 2 8 125
2 4 5 156
4 2 5 156
2 19 2 125
19 2 2 125
2 26 9 75
26 2 9 75
2 9 8 75
9 2 8 75
3 4 1 156
4 3 1 156
3 9 3 75
9 3 3 75
3 19 4 125
19 3 4 125
3 26 4 75
26 3 4 75
3 29 4 125
29 3 4 125
3 11 7 93
11 3 7 93
3 5 5 250
5 3 5 250
4 8 1 37
8 4 1 37
4 16 1 37
16 4 1 37
4 18 1 37
18 4 1 37
5 13 4 93
13 5 4 93
5 27 6 75
27 5 6 75
5 25 1 75
25 5 1 75
5 19 2 125
19 5 2 125
5 11 4 93
11 5 4 93
5 24 3 125
24 5 3 125
6 12 1 75
12 6 1 75
12 15 1 62
15 12 1 62
12 23 5 37
23 12 5 37
13 14 5 93
14 13 5 93
13 29 5 93
29 13 5 93
14 21 4 37
21 14 4 37
14 27 1 75
27 14 1 75
15 17 5 62
17 15 5 62
17 20 4 37
20 17 4 37
17 28 4 37
28 17 4 37
19 24 5 125
24 19 5 125
24 25 7 75
25 24 7 75
24 29 5 125
29 24 5 125
