digraph "CFG for '_Z9sigmoid32Pfi' function" {
	label="CFG for '_Z9sigmoid32Pfi' function";

	Node0x4824510 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%2:\l  %3 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %4 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %6 = getelementptr inbounds i8, i8 addrspace(4)* %5, i64 12\l  %7 = bitcast i8 addrspace(4)* %6 to i32 addrspace(4)*\l  %8 = load i32, i32 addrspace(4)* %7, align 4, !tbaa !4\l  %9 = getelementptr i8, i8 addrspace(4)* %5, i64 4\l  %10 = bitcast i8 addrspace(4)* %9 to i16 addrspace(4)*\l  %11 = load i16, i16 addrspace(4)* %10, align 4, !range !13, !invariant.load\l... !14\l  %12 = zext i16 %11 to i32\l  %13 = udiv i32 %8, %12\l  %14 = mul i32 %13, %12\l  %15 = icmp ugt i32 %8, %14\l  %16 = zext i1 %15 to i32\l  %17 = add i32 %13, %16\l  %18 = getelementptr inbounds i8, i8 addrspace(4)* %5, i64 16\l  %19 = bitcast i8 addrspace(4)* %18 to i32 addrspace(4)*\l  %20 = load i32, i32 addrspace(4)* %19, align 8, !tbaa !15\l  %21 = getelementptr i8, i8 addrspace(4)* %5, i64 6\l  %22 = bitcast i8 addrspace(4)* %21 to i16 addrspace(4)*\l  %23 = load i16, i16 addrspace(4)* %22, align 2, !range !13, !invariant.load\l... !14\l  %24 = zext i16 %23 to i32\l  %25 = udiv i32 %20, %24\l  %26 = mul i32 %25, %24\l  %27 = icmp ugt i32 %20, %26\l  %28 = zext i1 %27 to i32\l  %29 = add i32 %25, %28\l  %30 = tail call i32 @llvm.amdgcn.workgroup.id.z()\l  %31 = mul i32 %29, %30\l  %32 = add i32 %31, %4\l  %33 = mul i32 %32, %17\l  %34 = add i32 %33, %3\l  %35 = getelementptr i8, i8 addrspace(4)* %5, i64 8\l  %36 = bitcast i8 addrspace(4)* %35 to i16 addrspace(4)*\l  %37 = load i16, i16 addrspace(4)* %36, align 4, !range !13, !invariant.load\l... !14\l  %38 = zext i16 %37 to i32\l  %39 = mul i32 %34, %38\l  %40 = tail call i32 @llvm.amdgcn.workitem.id.z(), !range !16\l  %41 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !16\l  %42 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !16\l  %43 = add i32 %39, %40\l  %44 = mul i32 %43, %24\l  %45 = add i32 %44, %41\l  %46 = mul i32 %45, %12\l  %47 = add i32 %46, %42\l  %48 = icmp slt i32 %47, %1\l  br i1 %48, label %49, label %102\l|{<s0>T|<s1>F}}"];
	Node0x4824510:s0 -> Node0x4829500;
	Node0x4824510:s1 -> Node0x4829590;
	Node0x4829500 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%49:\l49:                                               \l  %50 = sext i32 %47 to i64\l  %51 = getelementptr inbounds float, float addrspace(1)* %0, i64 %50\l  %52 = load float, float addrspace(1)* %51, align 4, !tbaa !17,\l... !amdgpu.noclobber !14\l  %53 = fneg contract float %52\l  %54 = fmul float %52, 0xBFEFFFFFE0000000\l  %55 = fneg float %54\l  %56 = tail call float @llvm.fma.f32(float %53, float 0x3FEFFFFFE0000000,\l... float %55)\l  %57 = tail call float @llvm.fma.f32(float %53, float 0x3E5F61C600000000,\l... float %56)\l  %58 = fadd float %54, %57\l  %59 = fsub float %58, %54\l  %60 = fsub float %57, %59\l  %61 = tail call float @llvm.fabs.f32(float %54) #3\l  %62 = fcmp oeq float %61, 0x7FF0000000000000\l  %63 = select i1 %62, float %54, float %58\l  %64 = tail call float @llvm.fabs.f32(float %63) #3\l  %65 = fcmp oeq float %64, 0x7FF0000000000000\l  %66 = select i1 %65, float 0.000000e+00, float %60\l  %67 = fcmp oeq float %63, 0x40562E4300000000\l  %68 = select i1 %67, float 0x3EE0000000000000, float 0.000000e+00\l  %69 = fsub float %63, %68\l  %70 = fadd float %68, %66\l  %71 = fmul float %69, 0x3FF7154760000000\l  %72 = tail call float @llvm.rint.f32(float %71)\l  %73 = fcmp ogt float %69, 0x40562E4300000000\l  %74 = fcmp olt float %69, 0xC059D1DA00000000\l  %75 = fneg float %71\l  %76 = tail call float @llvm.fma.f32(float %69, float 0x3FF7154760000000,\l... float %75)\l  %77 = tail call float @llvm.fma.f32(float %69, float 0x3E54AE0BE0000000,\l... float %76)\l  %78 = fsub float %71, %72\l  %79 = fadd float %77, %78\l  %80 = tail call float @llvm.exp2.f32(float %79)\l  %81 = fptosi float %72 to i32\l  %82 = tail call float @llvm.amdgcn.ldexp.f32(float %80, i32 %81)\l  %83 = select i1 %74, float 0.000000e+00, float %82\l  %84 = select i1 %73, float 0x7FF0000000000000, float %83\l  %85 = tail call float @llvm.fma.f32(float %84, float %70, float %84)\l  %86 = tail call float @llvm.fabs.f32(float %84) #3\l  %87 = fcmp oeq float %86, 0x7FF0000000000000\l  %88 = select i1 %87, float %84, float %85\l  %89 = tail call float @llvm.fabs.f32(float %53)\l  %90 = tail call float @llvm.fabs.f32(float %88)\l  %91 = fcmp oeq float %89, 0x7FF0000000000000\l  %92 = bitcast float %53 to i32\l  %93 = icmp sgt i32 %92, -1\l  %94 = select i1 %93, float 0x7FF0000000000000, float 0.000000e+00\l  %95 = select i1 %91, float %94, float %90\l  %96 = fcmp uno float %52, 0.000000e+00\l  %97 = fcmp oeq float %52, 0.000000e+00\l  %98 = fadd contract float %95, 1.000000e+00\l  %99 = fdiv contract float 1.000000e+00, %98\l  %100 = select i1 %96, float 0x7FF8000000000000, float %99\l  %101 = select i1 %97, float 5.000000e-01, float %100\l  store float %101, float addrspace(1)* %51, align 4, !tbaa !17\l  br label %102\l}"];
	Node0x4829500 -> Node0x4829590;
	Node0x4829590 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%102:\l102:                                              \l  ret void\l}"];
}
