+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; heart_beat_clk50                                                                                                                                                             ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                        ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                            ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|data_format_adapter_0                                                                                                                               ; 30    ; 2              ; 2            ; 2              ; 30     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001                                                                                                                                                     ; 30    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|data_format_adapter_0                                                                                                                                   ; 32    ; 0              ; 4            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter                                                                                                                                                         ; 32    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                ; 3     ; 15             ; 2            ; 15             ; 16     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter_002|error_adapter_0                                                                                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter_002                                                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                                                   ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter_001                                                                                                                                   ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_cmd_width_adapter                                                                                                                           ; 159   ; 3              ; 0            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter|uncompressor                                                                                ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_cmd_width_adapter                                                                                             ; 159   ; 14             ; 0            ; 14             ; 226    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_cmd_width_adapter                                                                                                          ; 159   ; 3              ; 0            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_rsp_width_adapter|uncompressor                                                                                                              ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_rsp_width_adapter                                                                                                                           ; 123   ; 3              ; 0            ; 3              ; 154    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_rsp_width_adapter                                                                                             ; 231   ; 3              ; 0            ; 3              ; 154    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_rsp_width_adapter|uncompressor                                                                                             ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_rsp_width_adapter                                                                                                          ; 123   ; 3              ; 0            ; 3              ; 154    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_mux|arb|adder                                                                                                                                       ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_mux|arb                                                                                                                                             ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_mux                                                                                                                                                 ; 462   ; 0              ; 0            ; 0              ; 156    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_demux_002                                                                                                                                           ; 156   ; 1              ; 2            ; 1              ; 154    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_demux_001                                                                                                                                           ; 156   ; 1              ; 2            ; 1              ; 154    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_demux                                                                                                                                               ; 156   ; 1              ; 2            ; 1              ; 154    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_mux_002                                                                                                                                             ; 156   ; 0              ; 2            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_mux_001                                                                                                                                             ; 156   ; 0              ; 2            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_mux                                                                                                                                                 ; 156   ; 0              ; 2            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_demux                                                                                                                                               ; 160   ; 9              ; 2            ; 9              ; 460    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                        ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                 ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                        ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                 ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                        ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                 ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                        ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                 ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                        ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                 ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                        ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                 ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                        ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                          ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                ; 120   ; 0              ; 1            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_burst_adapter                                                                                                                               ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                          ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                            ; 40    ; 5              ; 0            ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                  ; 228   ; 0              ; 1            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_burst_adapter                                                                                                 ; 228   ; 0              ; 0            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                       ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                         ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                               ; 120   ; 0              ; 1            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_burst_adapter                                                                                                              ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_bar2_limiter                                                                                                                                    ; 310   ; 0              ; 0            ; 0              ; 310    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_003|the_default_decode                                                                                                                           ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_003                                                                                                                                              ; 117   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_002|the_default_decode                                                                                                                           ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_002                                                                                                                                              ; 225   ; 0              ; 2            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_001|the_default_decode                                                                                                                           ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_001                                                                                                                                              ; 117   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router|the_default_decode                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router                                                                                                                                                  ; 153   ; 0              ; 4            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_agent_rsp_fifo                                                                                                                              ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_agent|uncompressor                                                                                                                          ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_agent                                                                                                                                       ; 310   ; 39             ; 40           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_agent_rdata_fifo                                                                                              ; 175   ; 41             ; 0            ; 41             ; 132    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_agent_rsp_fifo                                                                                                ; 265   ; 39             ; 0            ; 39             ; 224    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_agent|uncompressor                                                                                            ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_agent                                                                                                         ; 718   ; 137            ; 136          ; 137            ; 764    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_agent_rsp_fifo                                                                                                             ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_agent|uncompressor                                                                                                         ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_agent                                                                                                                      ; 310   ; 39             ; 40           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_bar2_agent                                                                                                                                      ; 274   ; 31             ; 83           ; 31             ; 217    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_cra_translator                                                                                                                                  ; 115   ; 5              ; 20           ; 5              ; 85     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_descriptor_slave_translator                                                                                                    ; 321   ; 133            ; 31           ; 133            ; 275    ; 133             ; 133           ; 133             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|modular_sgdma_dispatcher_csr_translator                                                                                                                 ; 115   ; 6              ; 29           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_ip_bar2_translator                                                                                                                                 ; 190   ; 9              ; 0            ; 9              ; 184    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2                                                                                                                                                         ; 181   ; 0              ; 0            ; 0              ; 303    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_005|clock_xer|out_to_in_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_005|clock_xer|in_to_out_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_005|clock_xer                                                                                                                                   ; 158   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_005                                                                                                                                             ; 160   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_004|clock_xer|out_to_in_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_004|clock_xer|in_to_out_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_004|clock_xer                                                                                                                                   ; 158   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_004                                                                                                                                             ; 160   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003|clock_xer                                                                                                                                   ; 158   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_003                                                                                                                                             ; 160   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002|clock_xer                                                                                                                                   ; 158   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_002                                                                                                                                             ; 160   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                   ; 158   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser_001                                                                                                                                             ; 160   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser|clock_xer                                                                                                                                       ; 158   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|crosser                                                                                                                                                 ; 160   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_cmd_width_adapter                                                                                                            ; 159   ; 3              ; 0            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_cmd_width_adapter                                                                                               ; 159   ; 3              ; 0            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_cmd_width_adapter                                                                                              ; 159   ; 3              ; 0            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_rsp_width_adapter|uncompressor                                                                                               ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_rsp_width_adapter                                                                                                            ; 123   ; 3              ; 0            ; 3              ; 154    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_rsp_width_adapter|uncompressor                                                                                  ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_rsp_width_adapter                                                                                               ; 123   ; 3              ; 0            ; 3              ; 154    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_rsp_width_adapter|uncompressor                                                                                 ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_rsp_width_adapter                                                                                              ; 123   ; 3              ; 0            ; 3              ; 154    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                       ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb                                                                                                                                             ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux                                                                                                                                                 ; 462   ; 0              ; 0            ; 0              ; 156    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_002                                                                                                                                           ; 156   ; 1              ; 2            ; 1              ; 154    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_001                                                                                                                                           ; 156   ; 1              ; 2            ; 1              ; 154    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux                                                                                                                                               ; 156   ; 1              ; 2            ; 1              ; 154    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_002                                                                                                                                             ; 156   ; 0              ; 2            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001                                                                                                                                             ; 156   ; 0              ; 2            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux                                                                                                                                                 ; 156   ; 0              ; 2            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux                                                                                                                                               ; 160   ; 9              ; 2            ; 9              ; 460    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                         ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                           ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                 ; 120   ; 0              ; 1            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_burst_adapter                                                                                                                ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                     ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                     ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                     ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                     ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                     ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                            ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                     ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                            ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                              ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                    ; 120   ; 0              ; 1            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_burst_adapter                                                                                                   ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                           ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                             ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                   ; 120   ; 0              ; 1            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_burst_adapter                                                                                                  ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_bar1_0_limiter                                                                                                                                  ; 310   ; 0              ; 0            ; 0              ; 310    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003|the_default_decode                                                                                                                           ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003                                                                                                                                              ; 117   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002|the_default_decode                                                                                                                           ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002                                                                                                                                              ; 117   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001|the_default_decode                                                                                                                           ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001                                                                                                                                              ; 117   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router|the_default_decode                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router                                                                                                                                                  ; 153   ; 0              ; 4            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_agent_rdata_fifo                                                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_agent_rsp_fifo                                                                                                               ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_agent|uncompressor                                                                                                           ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_agent                                                                                                                        ; 310   ; 39             ; 40           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_agent_rdata_fifo                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_agent_rsp_fifo                                                                                                  ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_agent|uncompressor                                                                                              ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_agent                                                                                                           ; 310   ; 39             ; 40           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_agent_rdata_fifo                                                                                               ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_agent_rsp_fifo                                                                                                 ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_agent|uncompressor                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_agent                                                                                                          ; 310   ; 39             ; 40           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_bar1_0_agent                                                                                                                                    ; 274   ; 31             ; 91           ; 31             ; 217    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|alt_vip_vfr_0_avalon_slave_translator                                                                                                                   ; 115   ; 6              ; 30           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_read_avalon_dma_control_slave_translator                                                                                                      ; 115   ; 6              ; 30           ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|video_dma_write_avalon_dma_control_slave_translator                                                                                                     ; 115   ; 6              ; 30           ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_bar1_0_translator                                                                                                                               ; 190   ; 9              ; 0            ; 9              ; 184    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                                                                         ; 213   ; 0              ; 0            ; 0              ; 185    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                   ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                   ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                   ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_003                                                                                                                                             ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                   ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_002                                                                                                                                             ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                   ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser_001                                                                                                                                             ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser|clock_xer                                                                                                                                       ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|crosser                                                                                                                                                 ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_rsp_width_adapter                                                                                                                           ; 163   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_cmd_width_adapter|uncompressor                                                                                                              ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_cmd_width_adapter                                                                                                                           ; 127   ; 12             ; 0            ; 12             ; 158    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_004                                                                                                                                             ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_003                                                                                                                                             ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002                                                                                                                                             ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                   ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                         ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                             ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                 ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                           ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                               ; 128   ; 25             ; 2            ; 25             ; 606    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                         ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                             ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                       ; 20    ; 5              ; 0            ; 5              ; 10     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                                                             ; 9     ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                 ; 608   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_004                                                                                                                                           ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_003                                                                                                                                           ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_002                                                                                                                                           ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                           ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                               ; 129   ; 4              ; 5            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                           ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                             ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                   ; 124   ; 0              ; 1            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_read_master_data_read_master_limiter                                                                                                                ; 246   ; 0              ; 0            ; 0              ; 248    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                           ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                              ; 155   ; 0              ; 2            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                           ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                              ; 119   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                           ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                              ; 119   ; 8              ; 5            ; 8              ; 122    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                           ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                              ; 119   ; 8              ; 5            ; 8              ; 122    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                           ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                              ; 119   ; 8              ; 5            ; 8              ; 122    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                           ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                              ; 119   ; 0              ; 5            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                               ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                  ; 119   ; 0              ; 5            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_agent_rdata_fifo                                                                                                                            ; 111   ; 41             ; 0            ; 41             ; 68     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_agent_rsp_fifo                                                                                                                              ; 195   ; 39             ; 0            ; 39             ; 154    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_agent|uncompressor                                                                                                                          ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_agent                                                                                                                                       ; 452   ; 72             ; 74           ; 72             ; 493    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                                                                                               ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                                                                                 ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent|uncompressor                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent                                                                                                                                          ; 316   ; 39             ; 42           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|alt_vip_vfr_0_avalon_master_agent                                                                                                                       ; 204   ; 34             ; 86           ; 34             ; 151    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|video_dma_write_avalon_dma_master_agent                                                                                                                 ; 199   ; 42             ; 86           ; 42             ; 151    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|video_dma_read_avalon_dma_master_agent                                                                                                                  ; 199   ; 42             ; 86           ; 42             ; 151    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_write_master_data_write_master_agent                                                                                                                ; 203   ; 35             ; 86           ; 35             ; 151    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_read_master_data_read_master_agent                                                                                                                  ; 203   ; 35             ; 86           ; 35             ; 151    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_translator                                                                                                                                  ; 190   ; 4              ; 1            ; 4              ; 179    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_translator                                                                                                                                     ; 115   ; 4              ; 7            ; 4              ; 98     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|alt_vip_vfr_0_avalon_master_translator                                                                                                                  ; 121   ; 47             ; 0            ; 47             ; 114    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|video_dma_write_avalon_dma_master_translator                                                                                                            ; 116   ; 19             ; 2            ; 19             ; 76     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|video_dma_read_avalon_dma_master_translator                                                                                                             ; 116   ; 50             ; 2            ; 50             ; 109    ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_write_master_data_write_master_translator                                                                                                           ; 120   ; 11             ; 0            ; 11             ; 80     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|dma_read_master_data_read_master_translator                                                                                                             ; 120   ; 43             ; 0            ; 43             ; 113    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                         ; 358   ; 0              ; 0            ; 0              ; 281    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_write|From_Stream_to_Memory                                                                                                                                     ; 32    ; 8              ; 3            ; 8              ; 36     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_write|DMA_Control_Slave                                                                                                                                         ; 43    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_write                                                                                                                                                           ; 70    ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream|Image_Buffer|auto_generated|dpfifo|wr_ptr                                                                                            ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream|Image_Buffer|auto_generated|dpfifo|usedw_counter                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream|Image_Buffer|auto_generated|dpfifo|rd_ptr_msb                                                                                        ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream|Image_Buffer|auto_generated|dpfifo|three_comparison                                                                                  ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream|Image_Buffer|auto_generated|dpfifo|almost_full_comparer                                                                              ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream|Image_Buffer|auto_generated|dpfifo|FIFOram                                                                                           ; 42    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream|Image_Buffer|auto_generated|dpfifo                                                                                                   ; 30    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream|Image_Buffer|auto_generated                                                                                                          ; 30    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|From_Memory_to_Stream                                                                                                                                      ; 39    ; 2              ; 8            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read|DMA_Control_Slave                                                                                                                                          ; 43    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|video_dma_read                                                                                                                                                            ; 77    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram|the_de2i_150_qsys_sdram_input_efifo_module                                                                                                                          ; 66    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram                                                                                                                                                                     ; 66    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|rst_controller|alt_rst_req_sync_uq1                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|rst_controller|alt_rst_sync_uq1                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|rst_controller                                                                                                                                                    ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pipe_interface_internal                                                                                                                                           ; 55    ; 17             ; 19           ; 17             ; 52     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|reset_controller_internal|altgx_reset                                                                                                                             ; 77    ; 24             ; 38           ; 24             ; 3      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|reset_controller_internal                                                                                                                                         ; 57    ; 8              ; 1            ; 8              ; 11     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component|pll0|auto_generated                                                                  ; 3     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|altgx_internal|de2i_150_qsys_pcie_ip_altgx_internal_alt_c3gxb_u7h8_component                                                                                      ; 32    ; 6              ; 0            ; 6              ; 27     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|altgx_internal                                                                                                                                                    ; 31    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|altpcie_tl_cfg_pipe_inst                                                                                                                        ; 93    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|txcred_patch1                                                                                                                                   ; 76    ; 0              ; 25           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|txcred_patch0                                                                                                                                   ; 76    ; 0              ; 25           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_cfg_stat                                                                                       ; 64    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|readfail_sync                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|writefail_sync                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|datadiscard_sync                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt                                                                                      ; 120   ; 22             ; 11           ; 22             ; 76     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_p2a_mb|altsyncram_component|auto_generated                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_p2a_mb                                                                                         ; 56    ; 4              ; 5            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_a2p_mb|altsyncram_component|auto_generated                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_a2p_mb                                                                                         ; 56    ; 4              ; 5            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_avalon                                                                                         ; 285   ; 32             ; 0            ; 32             ; 139    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg                                                                                                  ; 307   ; 81             ; 135          ; 81             ; 195    ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|wr_ptr                                                    ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|usedw_counter                                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|rd_ptr_msb                                                ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|two_comparison                                            ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|almost_full_comparer                                      ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|FIFOram                                                   ; 78    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo                                                           ; 71    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated                                                                  ; 70    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl                                                                                                ; 595   ; 36             ; 225          ; 36             ; 132    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cpl_buff|auto_generated                                                                              ; 81    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|usedw_counter                                                      ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|rd_ptr_msb                                                         ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|two_comparison                                                     ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|almost_full_comparer                                               ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|FIFOram                                                            ; 115   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo                                                                    ; 104   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated                                                                           ; 103   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|wr_ptr                                                                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|usedw_counter                                                          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|rd_ptr_msb                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|two_comparison                                                         ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|almost_full_comparer                                                   ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|FIFOram                                                                ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo                                                                        ; 69    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated                                                                               ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|wr_ptr                                                                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|usedw_counter                                                          ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|two_comparison                                                         ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|almost_full_comparer                                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|FIFOram                                                                ; 111   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo                                                                        ; 104   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated                                                                               ; 103   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txresp                                                                                                  ; 111   ; 40             ; 44           ; 40             ; 109    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|a2p_addr_trans|fixtrans                                                                                 ; 43    ; 67             ; 10           ; 67             ; 100    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|a2p_addr_trans                                                                                          ; 92    ; 0              ; 39           ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|wr_ptr                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|usedw_counter                                                ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                   ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|two_comparison                                               ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|almost_full_comparer                                         ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|FIFOram                                                      ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo                                                              ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated                                                                     ; 14    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl                                                                                                   ; 316   ; 11             ; 77           ; 11             ; 135    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx                                                                                                         ; 641   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|cpl_ram|auto_generated                                                                                  ; 86    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rxavl_resp                                                                                              ; 76    ; 0              ; 4            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|wr_ptr                                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|usedw_counter                                                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|two_comparison                                                      ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|almost_full_comparer                                                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|FIFOram                                                             ; 69    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo                                                                     ; 62    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated                                                                            ; 61    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|p2a_addr_trans                                                                            ; 491   ; 0              ; 60           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|wr_ptr                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|usedw_counter                                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|rd_ptr_msb                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|two_comparison                                        ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|almost_full_comparer                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|FIFOram                                               ; 94    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo                                                       ; 87    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated                                                              ; 86    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl                                                                                           ; 641   ; 23             ; 77           ; 23             ; 953    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx                                                                                                         ; 633   ; 456            ; 0            ; 456            ; 937    ; 456             ; 456           ; 456             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge                                                                                                            ; 869   ; 123            ; 270          ; 123            ; 859    ; 123             ; 123           ; 123             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|altpcie_pcie_reconfig_bridge0                                                                                                                   ; 30    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|g_reset_controller.alt4gxb_reset_controller0                                                                                                    ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip                                                                                                                                                 ; 994   ; 638            ; 0            ; 638            ; 375    ; 638             ; 638           ; 638             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip                                                                                                                                                                   ; 379   ; 0              ; 0            ; 0              ; 352    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_response_block                                                                                                                               ; 63    ; 308            ; 63           ; 308            ; 308    ; 308             ; 308           ; 308             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_csr_block                                                                                                                                    ; 150   ; 24             ; 0            ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                                                                          ; 152   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_descriptor_buffers|the_write_command_FIFO                                                                                                    ; 150   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                                                                           ; 152   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_descriptor_buffers|the_read_command_FIFO                                                                                                     ; 150   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_descriptor_buffers|the_read_signal_breakout                                                                                                  ; 130   ; 243            ; 43           ; 243            ; 413    ; 243             ; 243           ; 243             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_descriptor_buffers|the_write_signal_breakout                                                                                                 ; 130   ; 261            ; 52           ; 261            ; 404    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher|the_descriptor_buffers                                                                                                                           ; 152   ; 9              ; 0            ; 9              ; 569    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|modular_sgdma_dispatcher                                                                                                                                                  ; 840   ; 138            ; 468          ; 138            ; 550    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_write_burst_control                                                                                                                                  ; 88    ; 7              ; 0            ; 7              ; 41     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_byte_enable_generator|the_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_byte_enable_generator|the_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM                                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_byte_enable_generator|the_thirty_two_bit_byteenable_FSM                                                                                              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_byte_enable_generator                                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_ST_to_MM_Adapter                                                                                                                                     ; 71    ; 0              ; 30           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_st_to_master_fifo|auto_generated|dpfifo|wr_ptr                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_st_to_master_fifo|auto_generated|dpfifo|usedw_counter                                                                                                ; 5     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_st_to_master_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_st_to_master_fifo|auto_generated|dpfifo|three_comparison                                                                                             ; 24    ; 12             ; 0            ; 12             ; 1      ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_st_to_master_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                         ; 24    ; 12             ; 0            ; 12             ; 1      ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_st_to_master_fifo|auto_generated|dpfifo|FIFOram                                                                                                      ; 72    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_st_to_master_fifo|auto_generated|dpfifo                                                                                                              ; 49    ; 0              ; 0            ; 0              ; 58     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master|the_st_to_master_fifo|auto_generated                                                                                                                     ; 49    ; 0              ; 0            ; 0              ; 58     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_write_master                                                                                                                                                          ; 306   ; 264            ; 189          ; 264            ; 333    ; 264             ; 264           ; 264             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_read_burst_control                                                                                                                                    ; 63    ; 0              ; 34           ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|three_comparison                                                                                              ; 24    ; 12             ; 0            ; 12             ; 1      ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                          ; 24    ; 12             ; 0            ; 12             ; 1      ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram                                                                                                       ; 80    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo                                                                                                               ; 57    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_master_to_st_fifo|auto_generated                                                                                                                      ; 57    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master|the_MM_to_ST_adapter                                                                                                                                      ; 127   ; 4              ; 51           ; 4              ; 37     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|dma_read_master                                                                                                                                                           ; 295   ; 256            ; 172          ; 256            ; 333    ; 256             ; 256           ; 256             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|buffer_write                                                                                                                                                              ; 70    ; 38             ; 0            ; 38             ; 30     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_22r                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_22|qadd_unit                                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_22|qmults_unit                                                                                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_22                                                                                                                                 ; 74    ; 19             ; 0            ; 19             ; 32     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_21r                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_21|qadd_unit                                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_21|qmults_unit                                                                                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_21                                                                                                                                 ; 74    ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_20r                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_20|qadd_unit                                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_20|qmults_unit                                                                                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_20                                                                                                                                 ; 74    ; 19             ; 0            ; 19             ; 32     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|row_2                                                                                                                                  ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_12                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_12r|qadd_unit                                                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_12r|qmults_unit                                                                                                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_12r                                                                                                                                ; 74    ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_11                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_11|qadd_unit                                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_11|qmults_unit                                                                                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_11                                                                                                                                 ; 74    ; 20             ; 0            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_10                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_10|qadd_unit                                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_10|qmults_unit                                                                                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_10                                                                                                                                 ; 74    ; 18             ; 0            ; 18             ; 32     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|row_1r                                                                                                                                 ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_02r                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_02r|qadd_unit                                                                                                                      ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_02r|qmults_unit                                                                                                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_02r                                                                                                                                ; 74    ; 19             ; 0            ; 19             ; 32     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_01                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_01|qadd_unit                                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_01|qmults_unit                                                                                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_01                                                                                                                                 ; 74    ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|r_00                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_00|qadd_unit                                                                                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_00|qmults_unit                                                                                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit|mac_00                                                                                                                                 ; 74    ; 51             ; 0            ; 51             ; 32     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3|conv_unit                                                                                                                                        ; 18    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_stream_filter_3x3                                                                                                                                                  ; 37    ; 0              ; 19           ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|altpll_qsys|sd1                                                                                                                                                           ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|altpll_qsys|stdsync2|dffpipe3                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|altpll_qsys|stdsync2                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|altpll_qsys                                                                                                                                                               ; 12    ; 10             ; 0            ; 10             ; 4      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|outputter                                                                                                                                                   ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|encoder                                                                                                                                                     ; 67    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|slave                                                                                                                                                       ; 638   ; 595            ; 0            ; 595            ; 628    ; 595             ; 595           ; 595             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|controller                                                                                                                                                  ; 269   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|avalon_mm_control_slave                                                                                                                                 ; 174   ; 132            ; 0            ; 132            ; 166    ; 132             ; 132           ; 132             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|prc_core                                                                                                                                                ; 103   ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|width_adaptor                                                                                                                               ; 39    ; 2              ; 8            ; 2              ; 25     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:logic_fifo_rdreq_delayer                                                ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator|\single_clock_gen:wrreq_delayer      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator|\single_clock_gen:rdreq_delayer      ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator                                      ; 7     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo                                                       ; 58    ; 6              ; 0            ; 6              ; 60     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator                                                                     ; 7     ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|ram|auto_generated                                                                   ; 111   ; 0              ; 52           ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo                                                                                      ; 59    ; 5              ; 0            ; 5              ; 58     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|rdreq_delayer                                                                                                          ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                                                        ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                                                  ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                                                  ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator                                                                                                       ; 7     ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo                                                                                                                        ; 59    ; 6              ; 0            ; 6              ; 58     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer ; 14    ; 1              ; 2            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer ; 14    ; 1              ; 2            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock           ; 16    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock           ; 16    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator                                                ; 7     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|ram|auto_generated                                              ; 89    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo                                                                 ; 39    ; 26             ; 0            ; 26             ; 58     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|rdreq_delayer                                                                                     ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                                   ; 14    ; 1              ; 2            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                                   ; 14    ; 1              ; 2            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                             ; 16    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                             ; 16    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator                                                                                  ; 7     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo                                                                                                   ; 39    ; 15             ; 0            ; 15             ; 58     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master|master_fifo                                                                                                                                 ; 104   ; 43             ; 2            ; 43             ; 105    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc|read_master                                                                                                                                             ; 95    ; 2              ; 0            ; 2              ; 64     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0|prc                                                                                                                                                         ; 75    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_vfr_0                                                                                                                                                             ; 78    ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|statemachine                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_msb                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_lsb                                                                                                     ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp1_msb                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                                                    ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp_msb                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp_lsb                                                                                                    ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp1_msb                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                                                   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp|dffpipe20                                                                                                      ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp                                                                                                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_bwp                                                                                                                 ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_brp                                                                                                                 ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp|dffpipe17                                                                                                      ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp                                                                                                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_bwp                                                                                                                 ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_brp                                                                                                                 ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdaclr                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram|mux13                                                                                                         ; 51    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram|wren_decode_a                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram|decode12                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram                                                                                                               ; 59    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrptr_g1p                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdptr_g1p                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp_gray2bin                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrptr_g_gray2bin                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp_gray2bin                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdptr_g_gray2bin                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo|input_fifo|auto_generated                                                                                                                        ; 30    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|input_fifo                                                                                                                                                  ; 30    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|genlock_enable_sync                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|enable_sync                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|clear_underflow_sticky_sync                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|v_counter                                                                                                                                                   ; 28    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|h_counter                                                                                                                                                   ; 29    ; 14             ; 1            ; 14             ; 15     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|av_waitrequest_trigger_sync|toggle_sync                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|av_waitrequest_trigger_sync                                                                                                                                 ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|mode_banks|u_calculate_mode                                                                                                                                 ; 310   ; 310            ; 0            ; 310            ; 306    ; 310             ; 310           ; 310             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|mode_banks                                                                                                                                                  ; 65    ; 48             ; 65           ; 48             ; 370    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|av_write_trigger_sync|toggle_sync                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|av_write_trigger_sync                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|control                                                                                                                                                     ; 48    ; 24             ; 48           ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|genlocked_sync                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|mode_change_trigger_sync|toggle_sync                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|mode_change_trigger_sync                                                                                                                                    ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|underflow_sync                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0|enable_resync_sync                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_itc_0                                                                                                                                                             ; 30    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                           ; 13    ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
