----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (10 violated).  Worst case slack is -8.585 

Tcl Command:
    report_timing -setup -show_routing -multi_corner -file 10_wit_routing -panel_name {Setup: clk_in} -from_clock [get_clocks { clk_in }] -to_clock [get_clocks { clk_in }] -npaths 10 -detail path_only

Options:
    -from_clock [get_clocks { clk_in }] 
    -to_clock [get_clocks { clk_in }] 
    -setup 
    -npaths 10 
    -show_routing 
    -detail path_only 
    -panel_name {Setup: clk_in} 
    -file {10_wit_routing} 
    -multi_corner 

Delay Model:
    Slow 1200mV 85C Model

+--------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                             ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -8.585 ; clma:i36|ni47 ; clma:i36|ni32 ; clk_in       ; clk_in      ; 1.000        ; -0.091     ; 9.492      ;
; -8.582 ; clma:i28|ni30 ; clma:i28|ni29 ; clk_in       ; clk_in      ; 1.000        ; -0.098     ; 9.482      ;
; -8.561 ; clma:i14|ni30 ; clma:i14|ni29 ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.481      ;
; -8.556 ; clma:i28|ni30 ; clma:i28|ni29 ; clk_in       ; clk_in      ; 1.000        ; -0.098     ; 9.456      ;
; -8.543 ; clma:i17|pi20 ; clma:i17|ni29 ; clk_in       ; clk_in      ; 1.000        ; -0.086     ; 9.455      ;
; -8.539 ; clma:i14|ni30 ; clma:i14|ni29 ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.459      ;
; -8.534 ; clma:i14|ni30 ; clma:i14|ni29 ; clk_in       ; clk_in      ; 1.000        ; -0.078     ; 9.454      ;
; -8.527 ; clma:i11|ni42 ; clma:i11|ni29 ; clk_in       ; clk_in      ; 1.000        ; -0.066     ; 9.459      ;
; -8.513 ; clma:i2|pi19  ; clma:i2|ni29  ; clk_in       ; clk_in      ; 1.000        ; -0.091     ; 9.420      ;
; -8.501 ; clma:i28|ni32 ; clma:i28|ni29 ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 9.436      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -8.585 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i36|ni47     ;
; To Node            ; clma:i36|ni32     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.580            ;
; Data Required Time ; 3.995             ;
; Slack              ; -8.585 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.091 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.492  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.088       ; 100        ; 3.088  ; 3.088 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 12    ; -0.002      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 13    ; 3.237       ; 34         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 36    ; 6.025       ; 63         ; 0.000  ; 0.437 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.965       ; 100        ; 2.965  ; 2.965 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                     ;
+----------+----------+----+------+--------+----------------------------------+-------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                         ; Element                 ;
+----------+----------+----+------+--------+----------------------------------+-------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                  ; launch edge time        ;
; 3.088    ; 3.088    ;    ;      ;        ;                                  ; clock path              ;
;   3.088  ;   3.088  ; R  ;      ;        ;                                  ; clock network delay     ;
; 12.580   ; 9.492    ;    ;      ;        ;                                  ; data path               ;
;   3.320  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y1_N29                    ; clma:i36|ni47           ;
;   3.320  ;   0.000  ; FF ; CELL ; 42     ; FF_X46_Y1_N29                    ; i36|ni47|q              ;
;   3.449  ;   0.129  ;    ; RE   ; 4      ; FF_X46_Y1_N29                    ; CUDA_FF                 ;
;   3.546  ;   0.097  ;    ; RE   ; 2      ; LE_BUFFER_X46_Y1_N0_I29          ; LE_BUFFER               ;
;   3.823  ;   0.277  ;    ; RE   ; 5      ; C4_X46_Y2_N0_I11                 ; V_SEG4                  ;
;   4.260  ;   0.437  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y5_N0_I37 ; LAB_LINE                ;
;   4.261  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X47_Y5_N22                ; i36|nv3916~0|dataa      ;
;   4.667  ;   0.406  ; FR ; CELL ; 4      ; LCCOMB_X47_Y5_N22                ; i36|nv3916~0|combout    ;
;   4.691  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X47_Y5_N22                ; CUDA_LCELL_COMB         ;
;   4.770  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y5_N0_I23          ; LE_BUFFER               ;
;   5.004  ;   0.234  ;    ; RE   ; 2      ; R4_X44_Y5_N0_I26                 ; H_SEG4                  ;
;   5.360  ;   0.356  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y5_N0_I23 ; LAB_LINE                ;
;   5.360  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y5_N2                 ; i36|n_n8862|datab       ;
;   5.721  ;   0.361  ; RR ; CELL ; 10     ; LCCOMB_X47_Y5_N2                 ; i36|n_n8862|combout     ;
;   5.773  ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X47_Y5_N2                 ; CUDA_LCELL_COMB         ;
;   5.880  ;   0.107  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y5_N0_I3           ; LE_BUFFER               ;
;   6.202  ;   0.322  ;    ; RE   ; 2      ; C4_X46_Y6_N0_I1                  ; V_SEG4                  ;
;   6.510  ;   0.308  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y8_N0_I16 ; LAB_LINE                ;
;   6.509  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X47_Y8_N28                ; i36|nv4409~2|datad      ;
;   6.664  ;   0.155  ; RR ; CELL ; 34     ; LCCOMB_X47_Y8_N28                ; i36|nv4409~2|combout    ;
;   6.715  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X47_Y8_N28                ; CUDA_LCELL_COMB         ;
;   6.837  ;   0.122  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y8_N0_I28          ; LE_BUFFER               ;
;   7.063  ;   0.226  ;    ; RE   ; 2      ; R4_X47_Y8_N0_I12                 ; H_SEG4                  ;
;   7.359  ;   0.296  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X48_Y8_N0_I36 ; LAB_LINE                ;
;   7.360  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X48_Y8_N6                 ; i36|wire3618~0|datac    ;
;   7.630  ;   0.270  ; RF ; CELL ; 3      ; LCCOMB_X48_Y8_N6                 ; i36|wire3618~0|combout  ;
;   7.660  ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X48_Y8_N6                 ; CUDA_LCELL_COMB         ;
;   7.752  ;   0.092  ;    ; RE   ; 2      ; LE_BUFFER_X48_Y8_N0_I7           ; LE_BUFFER               ;
;   7.969  ;   0.217  ;    ; RE   ; 1      ; R4_X48_Y8_N0_I4                  ; H_SEG4                  ;
;   8.260  ;   0.291  ;    ; RE   ; 1      ; C4_X50_Y9_N0_I3                  ; V_SEG4                  ;
;   8.653  ;   0.393  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X50_Y9_N0_I6  ; LAB_LINE                ;
;   8.652  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X50_Y9_N22                ; i36|wire3540~37|datac   ;
;   8.933  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X50_Y9_N22                ; i36|wire3540~37|combout ;
;   8.952  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X50_Y9_N22                ; CUDA_LCELL_COMB         ;
;   9.169  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y9_N0_I11         ; LOCAL_LINE              ;
;   9.169  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X50_Y9_N0                 ; i36|wire3540~41|datac   ;
;   9.449  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X50_Y9_N0                 ; i36|wire3540~41|combout ;
;   9.468  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X50_Y9_N0                 ; CUDA_LCELL_COMB         ;
;   9.722  ;   0.254  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y9_N0_I0          ; LOCAL_LINE              ;
;   9.721  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X50_Y9_N26                ; i36|wire3540~42|datab   ;
;   10.146 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X50_Y9_N26                ; i36|wire3540~42|combout ;
;   10.165 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X50_Y9_N26                ; CUDA_LCELL_COMB         ;
;   10.382 ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y9_N0_I13         ; LOCAL_LINE              ;
;   10.382 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X50_Y9_N2                 ; i36|wire3521~38|datac   ;
;   10.662 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X50_Y9_N2                 ; i36|wire3521~38|combout ;
;   10.676 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X50_Y9_N2                 ; CUDA_LCELL_COMB         ;
;   10.750 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X50_Y9_N0_I2           ; LE_BUFFER               ;
;   10.939 ;   0.189  ;    ; RE   ; 1      ; R4_X47_Y9_N0_I19                 ; H_SEG4                  ;
;   11.303 ;   0.364  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y9_N0_I2  ; LAB_LINE                ;
;   11.303 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y9_N16                ; i36|wire3521~45|datad   ;
;   11.428 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X46_Y9_N16                ; i36|wire3521~45|combout ;
;   11.447 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X46_Y9_N16                ; CUDA_LCELL_COMB         ;
;   11.697 ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y9_N0_I8          ; LOCAL_LINE              ;
;   11.697 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y9_N20                ; i36|wire3521~43|datab   ;
;   12.122 ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X46_Y9_N20                ; i36|wire3521~43|combout ;
;   12.141 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X46_Y9_N20                ; CUDA_LCELL_COMB         ;
;   12.352 ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y9_N0_I10         ; LOCAL_LINE              ;
;   12.351 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y9_N0                 ; i36|nv3888~7|datad      ;
;   12.476 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X46_Y9_N0                 ; i36|nv3888~7|combout    ;
;   12.476 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X46_Y9_N0                 ; CUDA_LCELL_COMB         ;
;   12.476 ;   0.000  ; FF ; IC   ; 1      ; FF_X46_Y9_N1                     ; i36|ni32|d              ;
;   12.580 ;   0.104  ; FF ; CELL ; 1      ; FF_X46_Y9_N1                     ; clma:i36|ni32           ;
+----------+----------+----+------+--------+----------------------------------+-------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+--------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location     ; Element                 ;
+---------+---------+----+------+--------+--------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;              ; latch edge time         ;
; 3.997   ; 2.997   ;    ;      ;        ;              ; clock path              ;
;   3.965 ;   2.965 ; R  ;      ;        ;              ; clock network delay     ;
;   3.997 ;   0.032 ;    ;      ;        ;              ; clock pessimism removed ;
; 3.977   ; -0.020  ;    ;      ;        ;              ; clock uncertainty       ;
; 3.995   ; 0.018   ;    ; uTsu ; 1      ; FF_X46_Y9_N1 ; clma:i36|ni32           ;
+---------+---------+----+------+--------+--------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -8.582 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i28|ni30     ;
; To Node            ; clma:i28|ni29     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.556            ;
; Data Required Time ; 3.974             ;
; Slack              ; -8.582 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.098 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.482  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.074       ; 100        ; 3.074  ; 3.074 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 15    ; 3.063       ; 32         ; 0.000  ; 0.441 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 39    ; 6.189       ; 65         ; 0.000  ; 0.418 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.944       ; 100        ; 2.944  ; 2.944 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                ;
+----------+----------+----+------+--------+-----------------------------------+-----------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                           ;
+----------+----------+----+------+--------+-----------------------------------+-----------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                  ;
; 3.074    ; 3.074    ;    ;      ;        ;                                   ; clock path                        ;
;   3.074  ;   3.074  ; R  ;      ;        ;                                   ; clock network delay               ;
; 12.556   ; 9.482    ;    ;      ;        ;                                   ; data path                         ;
;   3.306  ;   0.232  ;    ; uTco ; 1      ; FF_X68_Y22_N9                     ; clma:i28|ni30                     ;
;   3.306  ;   0.000  ; FF ; CELL ; 154    ; FF_X68_Y22_N9                     ; i28|ni30|q                        ;
;   3.436  ;   0.130  ;    ; RE   ; 3      ; FF_X68_Y22_N9                     ; CUDA_FF                           ;
;   3.561  ;   0.125  ;    ; RE   ; 5      ; LE_BUFFER_X68_Y22_N0_I8           ; LE_BUFFER                         ;
;   3.853  ;   0.292  ;    ; RE   ; 5      ; C4_X68_Y18_N0_I15                 ; V_SEG4                            ;
;   4.130  ;   0.277  ;    ; RE   ; 1      ; R4_X69_Y18_N0_I5                  ; H_SEG4                            ;
;   4.548  ;   0.418  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X73_Y18_N0_I19 ; LAB_LINE                          ;
;   4.548  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X73_Y18_N2                 ; i28|wire308|dataa                 ;
;   4.948  ;   0.400  ; FF ; CELL ; 32     ; LCCOMB_X73_Y18_N2                 ; i28|wire308|combout               ;
;   4.981  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X73_Y18_N2                 ; CUDA_LCELL_COMB                   ;
;   5.208  ;   0.227  ;    ; RE   ; 2      ; LOCAL_LINE_X73_Y18_N0_I1          ; LOCAL_LINE                        ;
;   5.208  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X73_Y18_N10                ; i28|wire35065~9_RESYN5668|datad   ;
;   5.358  ;   0.150  ; FR ; CELL ; 1      ; LCCOMB_X73_Y18_N10                ; i28|wire35065~9_RESYN5668|combout ;
;   5.385  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X73_Y18_N10                ; CUDA_LCELL_COMB                   ;
;   5.563  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X73_Y18_N0_I5          ; LOCAL_LINE                        ;
;   5.562  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X73_Y18_N16                ; i28|wire35065~9|datad             ;
;   5.717  ;   0.155  ; RR ; CELL ; 7      ; LCCOMB_X73_Y18_N16                ; i28|wire35065~9|combout           ;
;   5.755  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X73_Y18_N16                ; CUDA_LCELL_COMB                   ;
;   5.854  ;   0.099  ;    ; RE   ; 3      ; LE_BUFFER_X73_Y18_N0_I17          ; LE_BUFFER                         ;
;   6.162  ;   0.308  ;    ; RE   ; 1      ; C4_X73_Y19_N0_I6                  ; V_SEG4                            ;
;   6.437  ;   0.275  ;    ; RE   ; 1      ; R4_X74_Y21_N0_I9                  ; H_SEG4                            ;
;   6.789  ;   0.352  ;    ; RE   ; 1      ; C4_X75_Y22_N0_I6                  ; V_SEG4                            ;
;   7.070  ;   0.281  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X76_Y23_N0_I18 ; LAB_LINE                          ;
;   7.069  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X76_Y23_N28                ; i28|wire1167~0|datad              ;
;   7.224  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X76_Y23_N28                ; i28|wire1167~0|combout            ;
;   7.251  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X76_Y23_N28                ; CUDA_LCELL_COMB                   ;
;   7.430  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X76_Y23_N0_I14         ; LOCAL_LINE                        ;
;   7.430  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X76_Y23_N6                 ; i28|wire1167~1|datad              ;
;   7.585  ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X76_Y23_N6                 ; i28|wire1167~1|combout            ;
;   7.622  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X76_Y23_N6                 ; CUDA_LCELL_COMB                   ;
;   7.706  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X76_Y23_N0_I6           ; LE_BUFFER                         ;
;   8.016  ;   0.310  ;    ; RE   ; 1      ; C4_X76_Y19_N0_I14                 ; V_SEG4                            ;
;   8.329  ;   0.313  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X77_Y19_N0_I31 ; LAB_LINE                          ;
;   8.329  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X77_Y19_N0                 ; i28|wire35469~3|datac             ;
;   8.614  ;   0.285  ; RR ; CELL ; 2      ; LCCOMB_X77_Y19_N0                 ; i28|wire35469~3|combout           ;
;   8.637  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X77_Y19_N0                 ; CUDA_LCELL_COMB                   ;
;   8.713  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X77_Y19_N0_I0           ; LE_BUFFER                         ;
;   8.942  ;   0.229  ;    ; RE   ; 1      ; R4_X74_Y20_N0_I31                 ; H_SEG4                            ;
;   9.228  ;   0.286  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X76_Y20_N0_I37 ; LAB_LINE                          ;
;   9.228  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X76_Y20_N16                ; i28|wire35469~11|datac            ;
;   9.513  ;   0.285  ; RR ; CELL ; 1      ; LCCOMB_X76_Y20_N16                ; i28|wire35469~11|combout          ;
;   9.540  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X76_Y20_N16                ; CUDA_LCELL_COMB                   ;
;   9.718  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X76_Y20_N0_I8          ; LOCAL_LINE                        ;
;   9.718  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X76_Y20_N30                ; i28|wire35469~12|datad            ;
;   9.857  ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X76_Y20_N30                ; i28|wire35469~12|combout          ;
;   9.876  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X76_Y20_N30                ; CUDA_LCELL_COMB                   ;
;   10.092 ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X76_Y20_N0_I15         ; LOCAL_LINE                        ;
;   10.092 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X76_Y20_N10                ; i28|wire35469~13|datac            ;
;   10.373 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X76_Y20_N10                ; i28|wire35469~13|combout          ;
;   10.389 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X76_Y20_N10                ; CUDA_LCELL_COMB                   ;
;   10.470 ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X76_Y20_N0_I11          ; LE_BUFFER                         ;
;   10.768 ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X75_Y20_N0_I5  ; LAB_LINE                          ;
;   10.768 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N2                 ; i28|wire35469~16|datac            ;
;   11.048 ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X75_Y20_N2                 ; i28|wire35469~16|combout          ;
;   11.067 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N2                 ; CUDA_LCELL_COMB                   ;
;   11.284 ;   0.217  ;    ; RE   ; 2      ; LOCAL_LINE_X75_Y20_N0_I1          ; LOCAL_LINE                        ;
;   11.284 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N6                 ; i28|wire520~16|datad              ;
;   11.409 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X75_Y20_N6                 ; i28|wire520~16|combout            ;
;   11.428 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N6                 ; CUDA_LCELL_COMB                   ;
;   11.635 ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y20_N0_I3          ; LOCAL_LINE                        ;
;   11.635 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N0                 ; i28|wire520~17|datad              ;
;   11.760 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X75_Y20_N0                 ; i28|wire520~17|combout            ;
;   11.779 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N0                 ; CUDA_LCELL_COMB                   ;
;   12.028 ;   0.249  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y20_N0_I0          ; LOCAL_LINE                        ;
;   12.028 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N12                ; i28|nv8909~4|datab                ;
;   12.469 ;   0.441  ; FR ; CELL ; 1      ; LCCOMB_X75_Y20_N12                ; i28|nv8909~4|combout              ;
;   12.469 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N12                ; CUDA_LCELL_COMB                   ;
;   12.469 ;   0.000  ; RR ; IC   ; 1      ; FF_X75_Y20_N13                    ; i28|ni29|d                        ;
;   12.556 ;   0.087  ; RR ; CELL ; 1      ; FF_X75_Y20_N13                    ; clma:i28|ni29                     ;
+----------+----------+----+------+--------+-----------------------------------+-----------------------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 3.976   ; 2.976   ;    ;      ;        ;                ; clock path              ;
;   3.944 ;   2.944 ; R  ;      ;        ;                ; clock network delay     ;
;   3.976 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.956   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 3.974   ; 0.018   ;    ; uTsu ; 1      ; FF_X75_Y20_N13 ; clma:i28|ni29           ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -8.561 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i14|ni30     ;
; To Node            ; clma:i14|ni29     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.560            ;
; Data Required Time ; 3.999             ;
; Slack              ; -8.561 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.078 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.481  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.079       ; 100        ; 3.079  ; 3.079 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 12    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 13    ; 2.520       ; 27         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 39    ; 6.731       ; 71         ; 0.000  ; 0.379 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.969       ; 100        ; 2.969  ; 2.969 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                       ;
+----------+----------+----+------+--------+-----------------------------------+--------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                  ;
+----------+----------+----+------+--------+-----------------------------------+--------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time         ;
; 3.079    ; 3.079    ;    ;      ;        ;                                   ; clock path               ;
;   3.079  ;   3.079  ; R  ;      ;        ;                                   ; clock network delay      ;
; 12.560   ; 9.481    ;    ;      ;        ;                                   ; data path                ;
;   3.311  ;   0.232  ;    ; uTco ; 1      ; FF_X108_Y10_N31                   ; clma:i14|ni30            ;
;   3.311  ;   0.000  ; FF ; CELL ; 152    ; FF_X108_Y10_N31                   ; i14|ni30|q               ;
;   3.441  ;   0.130  ;    ; RE   ; 3      ; FF_X108_Y10_N31                   ; CUDA_FF                  ;
;   3.568  ;   0.127  ;    ; RE   ; 5      ; LE_BUFFER_X108_Y10_N0_I30         ; LE_BUFFER                ;
;   3.824  ;   0.256  ;    ; RE   ; 1      ; C4_X107_Y6_N0_I23                 ; V_SEG4                   ;
;   4.158  ;   0.334  ;    ; RE   ; 1      ; R4_X104_Y8_N0_I31                 ; H_SEG4                   ;
;   4.403  ;   0.245  ;    ; RE   ; 1      ; R4_X100_Y8_N0_I29                 ; H_SEG4                   ;
;   4.782  ;   0.379  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X101_Y8_N0_I36 ; LAB_LINE                 ;
;   4.782  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X101_Y8_N0                 ; i14|wire308|dataa        ;
;   5.182  ;   0.400  ; FF ; CELL ; 31     ; LCCOMB_X101_Y8_N0                 ; i14|wire308|combout      ;
;   5.224  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X101_Y8_N0                 ; CUDA_LCELL_COMB          ;
;   5.325  ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X101_Y8_N0_I0           ; LE_BUFFER                ;
;   5.576  ;   0.251  ;    ; RE   ; 2      ; C4_X101_Y4_N0_I12                 ; V_SEG4                   ;
;   5.912  ;   0.336  ;    ; RE   ; 1      ; R4_X102_Y6_N0_I9                  ; H_SEG4                   ;
;   6.258  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X105_Y6_N0_I23 ; LAB_LINE                 ;
;   6.258  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X105_Y6_N12                ; i14|wire35065~13|datad   ;
;   6.408  ;   0.150  ; FR ; CELL ; 8      ; LCCOMB_X105_Y6_N12                ; i14|wire35065~13|combout ;
;   6.446  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X105_Y6_N12                ; CUDA_LCELL_COMB          ;
;   6.542  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X105_Y6_N0_I13          ; LE_BUFFER                ;
;   6.853  ;   0.311  ;    ; RE   ; 3      ; R4_X101_Y6_N0_I21                 ; H_SEG4                   ;
;   7.169  ;   0.316  ;    ; RE   ; 1      ; C4_X100_Y7_N0_I3                  ; V_SEG4                   ;
;   7.504  ;   0.335  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X100_Y8_N0_I3  ; LAB_LINE                 ;
;   7.503  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X100_Y8_N30                ; i14|wire35065~14|datad   ;
;   7.642  ;   0.139  ; RF ; CELL ; 3      ; LCCOMB_X100_Y8_N30                ; i14|wire35065~14|combout ;
;   7.670  ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X100_Y8_N30                ; CUDA_LCELL_COMB          ;
;   7.757  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X100_Y8_N0_I30          ; LE_BUFFER                ;
;   7.992  ;   0.235  ;    ; RE   ; 1      ; C4_X99_Y4_N0_I22                  ; V_SEG4                   ;
;   8.242  ;   0.250  ;    ; RE   ; 1      ; R4_X96_Y7_N0_I28                  ; H_SEG4                   ;
;   8.544  ;   0.302  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X98_Y7_N0_I25  ; LAB_LINE                 ;
;   8.544  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X98_Y7_N10                 ; i14|wire1174~5|datad     ;
;   8.669  ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X98_Y7_N10                 ; i14|wire1174~5|combout   ;
;   8.688  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X98_Y7_N10                 ; CUDA_LCELL_COMB          ;
;   8.908  ;   0.220  ;    ; RE   ; 2      ; LOCAL_LINE_X98_Y7_N0_I5           ; LOCAL_LINE               ;
;   8.908  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X98_Y7_N16                 ; i14|wire1174~6|datad     ;
;   9.033  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X98_Y7_N16                 ; i14|wire1174~6|combout   ;
;   9.047  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X98_Y7_N16                 ; CUDA_LCELL_COMB          ;
;   9.122  ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X98_Y7_N0_I16           ; LE_BUFFER                ;
;   9.412  ;   0.290  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y7_N0_I8   ; LAB_LINE                 ;
;   9.412  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X97_Y7_N18                 ; i14|wire558~6|datad      ;
;   9.537  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X97_Y7_N18                 ; i14|wire558~6|combout    ;
;   9.556  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X97_Y7_N18                 ; CUDA_LCELL_COMB          ;
;   9.765  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X97_Y7_N0_I9           ; LOCAL_LINE               ;
;   9.765  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X97_Y7_N8                  ; i14|wire520~3|datad      ;
;   9.890  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X97_Y7_N8                  ; i14|wire520~3|combout    ;
;   9.909  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X97_Y7_N8                  ; CUDA_LCELL_COMB          ;
;   10.125 ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X97_Y7_N0_I4           ; LOCAL_LINE               ;
;   10.124 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X97_Y7_N20                 ; i14|wire520~12|datac     ;
;   10.404 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X97_Y7_N20                 ; i14|wire520~12|combout   ;
;   10.420 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X97_Y7_N20                 ; CUDA_LCELL_COMB          ;
;   10.491 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X97_Y7_N0_I21           ; LE_BUFFER                ;
;   10.673 ;   0.182  ;    ; RE   ; 1      ; R4_X98_Y7_N0_I14                  ; H_SEG4                   ;
;   10.985 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y7_N0_I37 ; LAB_LINE                 ;
;   10.985 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N22                ; i14|wire520~13|datac     ;
;   11.265 ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X100_Y7_N22                ; i14|wire520~13|combout   ;
;   11.284 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N22                ; CUDA_LCELL_COMB          ;
;   11.552 ;   0.268  ;    ; RE   ; 2      ; LOCAL_LINE_X100_Y7_N0_I11         ; LOCAL_LINE               ;
;   11.552 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N30                ; i14|wire520~15|dataa     ;
;   11.976 ;   0.424  ; FF ; CELL ; 1      ; LCCOMB_X100_Y7_N30                ; i14|wire520~15|combout   ;
;   11.995 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N30                ; CUDA_LCELL_COMB          ;
;   12.213 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X100_Y7_N0_I15         ; LOCAL_LINE               ;
;   12.213 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N2                 ; i14|nv8909~2|datac       ;
;   12.473 ;   0.260  ; FR ; CELL ; 1      ; LCCOMB_X100_Y7_N2                 ; i14|nv8909~2|combout     ;
;   12.473 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N2                 ; CUDA_LCELL_COMB          ;
;   12.473 ;   0.000  ; RR ; IC   ; 1      ; FF_X100_Y7_N3                     ; i14|ni29|d               ;
;   12.560 ;   0.087  ; RR ; CELL ; 1      ; FF_X100_Y7_N3                     ; clma:i14|ni29            ;
+----------+----------+----+------+--------+-----------------------------------+--------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.001   ; 3.001   ;    ;      ;        ;               ; clock path              ;
;   3.969 ;   2.969 ; R  ;      ;        ;               ; clock network delay     ;
;   4.001 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.981   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.999   ; 0.018   ;    ; uTsu ; 1      ; FF_X100_Y7_N3 ; clma:i14|ni29           ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -8.556 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i28|ni30     ;
; To Node            ; clma:i28|ni29     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.530            ;
; Data Required Time ; 3.974             ;
; Slack              ; -8.556 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.098 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.456  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.074       ; 100        ; 3.074  ; 3.074 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.392       ; 36         ; 0.000  ; 0.441 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 36    ; 5.834       ; 62         ; 0.000  ; 0.418 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.944       ; 100        ; 2.944  ; 2.944 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                     ;
+----------+----------+----+------+--------+-----------------------------------+------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                ;
+----------+----------+----+------+--------+-----------------------------------+------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time       ;
; 3.074    ; 3.074    ;    ;      ;        ;                                   ; clock path             ;
;   3.074  ;   3.074  ; R  ;      ;        ;                                   ; clock network delay    ;
; 12.530   ; 9.456    ;    ;      ;        ;                                   ; data path              ;
;   3.306  ;   0.232  ;    ; uTco ; 1      ; FF_X68_Y22_N9                     ; clma:i28|ni30          ;
;   3.306  ;   0.000  ; FF ; CELL ; 154    ; FF_X68_Y22_N9                     ; i28|ni30|q             ;
;   3.436  ;   0.130  ;    ; RE   ; 3      ; FF_X68_Y22_N9                     ; CUDA_FF                ;
;   3.561  ;   0.125  ;    ; RE   ; 5      ; LE_BUFFER_X68_Y22_N0_I8           ; LE_BUFFER              ;
;   3.853  ;   0.292  ;    ; RE   ; 5      ; C4_X68_Y18_N0_I15                 ; V_SEG4                 ;
;   4.130  ;   0.277  ;    ; RE   ; 1      ; R4_X69_Y18_N0_I5                  ; H_SEG4                 ;
;   4.548  ;   0.418  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X73_Y18_N0_I19 ; LAB_LINE               ;
;   4.548  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X73_Y18_N2                 ; i28|wire308|dataa      ;
;   4.948  ;   0.400  ; FF ; CELL ; 32     ; LCCOMB_X73_Y18_N2                 ; i28|wire308|combout    ;
;   4.978  ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X73_Y18_N2                 ; CUDA_LCELL_COMB        ;
;   5.092  ;   0.114  ;    ; RE   ; 5      ; LE_BUFFER_X73_Y18_N0_I3           ; LE_BUFFER              ;
;   5.354  ;   0.262  ;    ; RE   ; 2      ; C4_X72_Y19_N0_I1                  ; V_SEG4                 ;
;   5.607  ;   0.253  ;    ; RE   ; 2      ; R4_X73_Y21_N0_I0                  ; H_SEG4                 ;
;   5.895  ;   0.288  ;    ; RE   ; 1      ; R4_X76_Y21_N0_I1                  ; H_SEG4                 ;
;   6.271  ;   0.376  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y21_N0_I17 ; LAB_LINE               ;
;   6.270  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X79_Y21_N18                ; i28|n_n1311~0|datac    ;
;   6.551  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X79_Y21_N18                ; i28|n_n1311~0|combout  ;
;   6.570  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X79_Y21_N18                ; CUDA_LCELL_COMB        ;
;   6.779  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X79_Y21_N0_I9          ; LOCAL_LINE             ;
;   6.779  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X79_Y21_N12                ; i28|wire925~0|datad    ;
;   6.904  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X79_Y21_N12                ; i28|wire925~0|combout  ;
;   6.923  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X79_Y21_N12                ; CUDA_LCELL_COMB        ;
;   7.133  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X79_Y21_N0_I6          ; LOCAL_LINE             ;
;   7.133  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X79_Y21_N30                ; i28|wire925~1|datad    ;
;   7.258  ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X79_Y21_N30                ; i28|wire925~1|combout  ;
;   7.291  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X79_Y21_N30                ; CUDA_LCELL_COMB        ;
;   7.528  ;   0.237  ;    ; RE   ; 2      ; LOCAL_LINE_X79_Y21_N0_I15         ; LOCAL_LINE             ;
;   7.528  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X79_Y21_N8                 ; i28|wire538~52|datac   ;
;   7.809  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X79_Y21_N8                 ; i28|wire538~52|combout ;
;   7.828  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X79_Y21_N8                 ; CUDA_LCELL_COMB        ;
;   8.044  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X79_Y21_N0_I4          ; LOCAL_LINE             ;
;   8.043  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X79_Y21_N20                ; i28|wire538~53|datac   ;
;   8.324  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X79_Y21_N20                ; i28|wire538~53|combout ;
;   8.340  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X79_Y21_N20                ; CUDA_LCELL_COMB        ;
;   8.412  ;   0.072  ;    ; RE   ; 1      ; LE_BUFFER_X79_Y21_N0_I21          ; LE_BUFFER              ;
;   8.647  ;   0.235  ;    ; RE   ; 1      ; R4_X76_Y21_N0_I33                 ; H_SEG4                 ;
;   9.016  ;   0.369  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X76_Y21_N0_I36 ; LAB_LINE               ;
;   9.016  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X76_Y21_N26                ; i28|wire538~54|datac   ;
;   9.297  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X76_Y21_N26                ; i28|wire538~54|combout ;
;   9.316  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X76_Y21_N26                ; CUDA_LCELL_COMB        ;
;   9.529  ;   0.213  ;    ; RE   ; 1      ; LOCAL_LINE_X76_Y21_N0_I13         ; LOCAL_LINE             ;
;   9.529  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X76_Y21_N30                ; i28|wire538~55|datac   ;
;   9.810  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X76_Y21_N30                ; i28|wire538~55|combout ;
;   9.826  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X76_Y21_N30                ; CUDA_LCELL_COMB        ;
;   9.895  ;   0.069  ;    ; RE   ; 1      ; LE_BUFFER_X76_Y21_N0_I31          ; LE_BUFFER              ;
;   10.079 ;   0.184  ;    ; RE   ; 1      ; R4_X73_Y20_N0_I20                 ; H_SEG4                 ;
;   10.447 ;   0.368  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X75_Y20_N0_I31 ; LAB_LINE               ;
;   10.447 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N18                ; i28|wire538~56|datab   ;
;   10.851 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X75_Y20_N18                ; i28|wire538~56|combout ;
;   10.870 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N18                ; CUDA_LCELL_COMB        ;
;   11.079 ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y20_N0_I9          ; LOCAL_LINE             ;
;   11.079 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N30                ; i28|wire538~57|datad   ;
;   11.204 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X75_Y20_N30                ; i28|wire538~57|combout ;
;   11.223 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N30                ; CUDA_LCELL_COMB        ;
;   11.454 ;   0.231  ;    ; RE   ; 2      ; LOCAL_LINE_X75_Y20_N0_I15         ; LOCAL_LINE             ;
;   11.454 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N0                 ; i28|wire520~17|datac   ;
;   11.734 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X75_Y20_N0                 ; i28|wire520~17|combout ;
;   11.753 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N0                 ; CUDA_LCELL_COMB        ;
;   12.002 ;   0.249  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y20_N0_I0          ; LOCAL_LINE             ;
;   12.002 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N12                ; i28|nv8909~4|datab     ;
;   12.443 ;   0.441  ; FR ; CELL ; 1      ; LCCOMB_X75_Y20_N12                ; i28|nv8909~4|combout   ;
;   12.443 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N12                ; CUDA_LCELL_COMB        ;
;   12.443 ;   0.000  ; RR ; IC   ; 1      ; FF_X75_Y20_N13                    ; i28|ni29|d             ;
;   12.530 ;   0.087  ; RR ; CELL ; 1      ; FF_X75_Y20_N13                    ; clma:i28|ni29          ;
+----------+----------+----+------+--------+-----------------------------------+------------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 3.976   ; 2.976   ;    ;      ;        ;                ; clock path              ;
;   3.944 ;   2.944 ; R  ;      ;        ;                ; clock network delay     ;
;   3.976 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.956   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 3.974   ; 0.018   ;    ; uTsu ; 1      ; FF_X75_Y20_N13 ; clma:i28|ni29           ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -8.543 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i17|pi20     ;
; To Node            ; clma:i17|ni29     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.547            ;
; Data Required Time ; 4.004             ;
; Slack              ; -8.543 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.086 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.455  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.092       ; 100        ; 3.092  ; 3.092 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 14    ; -0.001      ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 15    ; 3.333       ; 35         ; 0.000  ; 0.443 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 38    ; 5.891       ; 62         ; 0.000  ; 0.449 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.974       ; 100        ; 2.974  ; 2.974 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                ;
+----------+----------+----+------+--------+----------------------------------+------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                         ; Element                            ;
+----------+----------+----+------+--------+----------------------------------+------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                  ; launch edge time                   ;
; 3.092    ; 3.092    ;    ;      ;        ;                                  ; clock path                         ;
;   3.092  ;   3.092  ; R  ;      ;        ;                                  ; clock network delay                ;
; 12.547   ; 9.455    ;    ;      ;        ;                                  ; data path                          ;
;   3.324  ;   0.232  ;    ; uTco ; 1      ; FF_X20_Y5_N23                    ; clma:i17|pi20                      ;
;   3.324  ;   0.000  ; FF ; CELL ; 155    ; FF_X20_Y5_N23                    ; i17|pi20|q                         ;
;   3.440  ;   0.116  ;    ; RE   ; 3      ; FF_X20_Y5_N23                    ; CUDA_FF                            ;
;   3.572  ;   0.132  ;    ; RE   ; 7      ; LE_BUFFER_X20_Y5_N0_I22          ; LE_BUFFER                          ;
;   3.893  ;   0.321  ;    ; RE   ; 9      ; C4_X19_Y6_N0_I8                  ; V_SEG4                             ;
;   4.342  ;   0.449  ;    ; RE   ; 6      ; LOCAL_INTERCONNECT_X20_Y8_N0_I35 ; LAB_LINE                           ;
;   4.342  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X20_Y8_N8                 ; i17|wire204|datac                  ;
;   4.602  ;   0.260  ; FR ; CELL ; 4      ; LCCOMB_X20_Y8_N8                 ; i17|wire204|combout                ;
;   4.626  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X20_Y8_N8                 ; CUDA_LCELL_COMB                    ;
;   4.711  ;   0.085  ;    ; RE   ; 2      ; LE_BUFFER_X20_Y8_N0_I9           ; LE_BUFFER                          ;
;   5.029  ;   0.318  ;    ; RE   ; 2      ; C4_X19_Y4_N0_I15                 ; V_SEG4                             ;
;   5.287  ;   0.258  ;    ; RE   ; 1      ; R4_X16_Y4_N0_I20                 ; H_SEG4                             ;
;   5.562  ;   0.275  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X16_Y4_N0_I31 ; LAB_LINE                           ;
;   5.563  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X16_Y4_N0                 ; i17|wire508~0|datac                ;
;   5.833  ;   0.270  ; RF ; CELL ; 5      ; LCCOMB_X16_Y4_N0                 ; i17|wire508~0|combout              ;
;   5.866  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X16_Y4_N0                 ; CUDA_LCELL_COMB                    ;
;   6.099  ;   0.233  ;    ; RE   ; 2      ; LOCAL_LINE_X16_Y4_N0_I0          ; LOCAL_LINE                         ;
;   6.099  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X16_Y4_N24                ; i17|wire35065~15|datad             ;
;   6.224  ;   0.125  ; FF ; CELL ; 8      ; LCCOMB_X16_Y4_N24                ; i17|wire35065~15|combout           ;
;   6.268  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X16_Y4_N24                ; CUDA_LCELL_COMB                    ;
;   6.363  ;   0.095  ;    ; RE   ; 2      ; LE_BUFFER_X16_Y4_N0_I25          ; LE_BUFFER                          ;
;   6.610  ;   0.247  ;    ; RE   ; 1      ; C4_X16_Y5_N0_I10                 ; V_SEG4                             ;
;   6.997  ;   0.387  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X17_Y6_N0_I30 ; LAB_LINE                           ;
;   6.997  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X17_Y6_N8                 ; i17|wire1174~3|datab               ;
;   7.390  ;   0.393  ; FF ; CELL ; 1      ; LCCOMB_X17_Y6_N8                 ; i17|wire1174~3|combout             ;
;   7.409  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X17_Y6_N8                 ; CUDA_LCELL_COMB                    ;
;   7.626  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X17_Y6_N0_I4          ; LOCAL_LINE                         ;
;   7.626  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X17_Y6_N28                ; i17|wire1174~4|datac               ;
;   7.887  ;   0.261  ; FR ; CELL ; 1      ; LCCOMB_X17_Y6_N28                ; i17|wire1174~4|combout             ;
;   7.914  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X17_Y6_N28                ; CUDA_LCELL_COMB                    ;
;   8.090  ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X17_Y6_N0_I14         ; LOCAL_LINE                         ;
;   8.090  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X17_Y6_N30                ; i17|wire1174~5|datad               ;
;   8.245  ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X17_Y6_N30                ; i17|wire1174~5|combout             ;
;   8.282  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X17_Y6_N30                ; CUDA_LCELL_COMB                    ;
;   8.377  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X17_Y6_N0_I30          ; LE_BUFFER                          ;
;   8.585  ;   0.208  ;    ; RE   ; 1      ; R4_X17_Y5_N0_I2                  ; H_SEG4                             ;
;   8.864  ;   0.279  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X18_Y5_N0_I30 ; LAB_LINE                           ;
;   8.863  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X18_Y5_N28                ; i17|wire35469~22_RESYN6812|datac   ;
;   9.148  ;   0.285  ; RR ; CELL ; 1      ; LCCOMB_X18_Y5_N28                ; i17|wire35469~22_RESYN6812|combout ;
;   9.175  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X18_Y5_N28                ; CUDA_LCELL_COMB                    ;
;   9.353  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X18_Y5_N0_I14         ; LOCAL_LINE                         ;
;   9.353  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X18_Y5_N12                ; i17|wire35469~22_RESYN6816|datad   ;
;   9.508  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X18_Y5_N12                ; i17|wire35469~22_RESYN6816|combout ;
;   9.535  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X18_Y5_N12                ; CUDA_LCELL_COMB                    ;
;   9.712  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X18_Y5_N0_I6          ; LOCAL_LINE                         ;
;   9.712  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X18_Y5_N10                ; i17|wire35469~22|datad             ;
;   9.867  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X18_Y5_N10                ; i17|wire35469~22|combout           ;
;   9.890  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X18_Y5_N10                ; CUDA_LCELL_COMB                    ;
;   9.968  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X18_Y5_N0_I10          ; LE_BUFFER                          ;
;   10.270 ;   0.302  ;    ; RE   ; 1      ; C4_X18_Y6_N0_I4                  ; V_SEG4                             ;
;   10.620 ;   0.350  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X18_Y7_N0_I0  ; LAB_LINE                           ;
;   10.620 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X18_Y7_N30                ; i17|wire35469~23|datac             ;
;   10.905 ;   0.285  ; RR ; CELL ; 2      ; LCCOMB_X18_Y7_N30                ; i17|wire35469~23|combout           ;
;   10.932 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X18_Y7_N30                ; CUDA_LCELL_COMB                    ;
;   11.119 ;   0.187  ;    ; RE   ; 2      ; LOCAL_LINE_X18_Y7_N0_I15         ; LOCAL_LINE                         ;
;   11.119 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X18_Y7_N0                 ; i17|wire520~22|datac               ;
;   11.406 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X18_Y7_N0                 ; i17|wire520~22|combout             ;
;   11.433 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X18_Y7_N0                 ; CUDA_LCELL_COMB                    ;
;   11.611 ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X18_Y7_N0_I0          ; LOCAL_LINE                         ;
;   11.611 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X18_Y7_N16                ; i17|wire520~23|datad               ;
;   11.766 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X18_Y7_N16                ; i17|wire520~23|combout             ;
;   11.793 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X18_Y7_N16                ; CUDA_LCELL_COMB                    ;
;   12.001 ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X18_Y7_N0_I8          ; LOCAL_LINE                         ;
;   12.000 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X18_Y7_N24                ; i17|nv8909~4|datab                 ;
;   12.443 ;   0.443  ; RF ; CELL ; 1      ; LCCOMB_X18_Y7_N24                ; i17|nv8909~4|combout               ;
;   12.443 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X18_Y7_N24                ; CUDA_LCELL_COMB                    ;
;   12.443 ;   0.000  ; FF ; IC   ; 1      ; FF_X18_Y7_N25                    ; i17|ni29|d                         ;
;   12.547 ;   0.104  ; FF ; CELL ; 1      ; FF_X18_Y7_N25                    ; clma:i17|ni29                      ;
+----------+----------+----+------+--------+----------------------------------+------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.006   ; 3.006   ;    ;      ;        ;               ; clock path              ;
;   3.974 ;   2.974 ; R  ;      ;        ;               ; clock network delay     ;
;   4.006 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.986   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.004   ; 0.018   ;    ; uTsu ; 1      ; FF_X18_Y7_N25 ; clma:i17|ni29           ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -8.539 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i14|ni30     ;
; To Node            ; clma:i14|ni29     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.538            ;
; Data Required Time ; 3.999             ;
; Slack              ; -8.539 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.078 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.459  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.079       ; 100        ; 3.079  ; 3.079 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 12    ; -0.004      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 13    ; 2.645       ; 28         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 38    ; 6.586       ; 70         ; 0.000  ; 0.379 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.969       ; 100        ; 2.969  ; 2.969 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                            ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                   ;
; 3.079    ; 3.079    ;    ;      ;        ;                                   ; clock path                         ;
;   3.079  ;   3.079  ; R  ;      ;        ;                                   ; clock network delay                ;
; 12.538   ; 9.459    ;    ;      ;        ;                                   ; data path                          ;
;   3.311  ;   0.232  ;    ; uTco ; 1      ; FF_X108_Y10_N31                   ; clma:i14|ni30                      ;
;   3.311  ;   0.000  ; FF ; CELL ; 152    ; FF_X108_Y10_N31                   ; i14|ni30|q                         ;
;   3.441  ;   0.130  ;    ; RE   ; 3      ; FF_X108_Y10_N31                   ; CUDA_FF                            ;
;   3.568  ;   0.127  ;    ; RE   ; 5      ; LE_BUFFER_X108_Y10_N0_I30         ; LE_BUFFER                          ;
;   3.824  ;   0.256  ;    ; RE   ; 1      ; C4_X107_Y6_N0_I23                 ; V_SEG4                             ;
;   4.158  ;   0.334  ;    ; RE   ; 1      ; R4_X104_Y8_N0_I31                 ; H_SEG4                             ;
;   4.403  ;   0.245  ;    ; RE   ; 1      ; R4_X100_Y8_N0_I29                 ; H_SEG4                             ;
;   4.782  ;   0.379  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X101_Y8_N0_I36 ; LAB_LINE                           ;
;   4.782  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X101_Y8_N0                 ; i14|wire308|dataa                  ;
;   5.182  ;   0.400  ; FF ; CELL ; 31     ; LCCOMB_X101_Y8_N0                 ; i14|wire308|combout                ;
;   5.224  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X101_Y8_N0                 ; CUDA_LCELL_COMB                    ;
;   5.325  ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X101_Y8_N0_I0           ; LE_BUFFER                          ;
;   5.576  ;   0.251  ;    ; RE   ; 2      ; C4_X101_Y4_N0_I12                 ; V_SEG4                             ;
;   5.912  ;   0.336  ;    ; RE   ; 1      ; R4_X102_Y6_N0_I9                  ; H_SEG4                             ;
;   6.258  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X105_Y6_N0_I23 ; LAB_LINE                           ;
;   6.258  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X105_Y6_N12                ; i14|wire35065~13|datad             ;
;   6.408  ;   0.150  ; FR ; CELL ; 8      ; LCCOMB_X105_Y6_N12                ; i14|wire35065~13|combout           ;
;   6.446  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X105_Y6_N12                ; CUDA_LCELL_COMB                    ;
;   6.542  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X105_Y6_N0_I13          ; LE_BUFFER                          ;
;   6.853  ;   0.311  ;    ; RE   ; 3      ; R4_X101_Y6_N0_I21                 ; H_SEG4                             ;
;   7.169  ;   0.316  ;    ; RE   ; 1      ; C4_X100_Y7_N0_I3                  ; V_SEG4                             ;
;   7.504  ;   0.335  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X100_Y8_N0_I3  ; LAB_LINE                           ;
;   7.503  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X100_Y8_N30                ; i14|wire35065~14|datad             ;
;   7.642  ;   0.139  ; RF ; CELL ; 3      ; LCCOMB_X100_Y8_N30                ; i14|wire35065~14|combout           ;
;   7.670  ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X100_Y8_N30                ; CUDA_LCELL_COMB                    ;
;   7.757  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X100_Y8_N0_I30          ; LE_BUFFER                          ;
;   7.992  ;   0.235  ;    ; RE   ; 1      ; C4_X99_Y4_N0_I22                  ; V_SEG4                             ;
;   8.242  ;   0.250  ;    ; RE   ; 1      ; R4_X96_Y7_N0_I28                  ; H_SEG4                             ;
;   8.544  ;   0.302  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X98_Y7_N0_I25  ; LAB_LINE                           ;
;   8.544  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X98_Y7_N10                 ; i14|wire1174~5|datad               ;
;   8.669  ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X98_Y7_N10                 ; i14|wire1174~5|combout             ;
;   8.688  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X98_Y7_N10                 ; CUDA_LCELL_COMB                    ;
;   8.907  ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X98_Y7_N0_I5           ; LOCAL_LINE                         ;
;   8.906  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X98_Y7_N2                  ; i14|wire35469~3|datad              ;
;   9.031  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X98_Y7_N2                  ; i14|wire35469~3|combout            ;
;   9.045  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X98_Y7_N2                  ; CUDA_LCELL_COMB                    ;
;   9.113  ;   0.068  ;    ; RE   ; 1      ; LE_BUFFER_X98_Y7_N0_I2            ; LE_BUFFER                          ;
;   9.418  ;   0.305  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y7_N0_I16  ; LAB_LINE                           ;
;   9.417  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X99_Y7_N12                 ; i14|wire35469~18_RESYN3256|datad   ;
;   9.542  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X99_Y7_N12                 ; i14|wire35469~18_RESYN3256|combout ;
;   9.561  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X99_Y7_N12                 ; CUDA_LCELL_COMB                    ;
;   9.819  ;   0.258  ;    ; RE   ; 1      ; LOCAL_LINE_X99_Y7_N0_I6           ; LOCAL_LINE                         ;
;   9.819  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X99_Y7_N6                  ; i14|wire35469~18|dataa             ;
;   10.243 ;   0.424  ; FF ; CELL ; 1      ; LCCOMB_X99_Y7_N6                  ; i14|wire35469~18|combout           ;
;   10.257 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X99_Y7_N6                  ; CUDA_LCELL_COMB                    ;
;   10.327 ;   0.070  ;    ; RE   ; 1      ; LE_BUFFER_X99_Y7_N0_I6            ; LE_BUFFER                          ;
;   10.651 ;   0.324  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y7_N0_I31 ; LAB_LINE                           ;
;   10.651 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N28                ; i14|wire35469~16|datab             ;
;   11.055 ;   0.404  ; FF ; CELL ; 3      ; LCCOMB_X100_Y7_N28                ; i14|wire35469~16|combout           ;
;   11.074 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N28                ; CUDA_LCELL_COMB                    ;
;   11.312 ;   0.238  ;    ; RE   ; 3      ; LOCAL_LINE_X100_Y7_N0_I14         ; LOCAL_LINE                         ;
;   11.311 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N4                 ; i14|wire520~14|datad               ;
;   11.436 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X100_Y7_N4                 ; i14|wire520~14|combout             ;
;   11.455 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N4                 ; CUDA_LCELL_COMB                    ;
;   11.673 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X100_Y7_N0_I2          ; LOCAL_LINE                         ;
;   11.673 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N30                ; i14|wire520~15|datac               ;
;   11.954 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X100_Y7_N30                ; i14|wire520~15|combout             ;
;   11.973 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N30                ; CUDA_LCELL_COMB                    ;
;   12.191 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X100_Y7_N0_I15         ; LOCAL_LINE                         ;
;   12.191 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N2                 ; i14|nv8909~2|datac                 ;
;   12.451 ;   0.260  ; FR ; CELL ; 1      ; LCCOMB_X100_Y7_N2                 ; i14|nv8909~2|combout               ;
;   12.451 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N2                 ; CUDA_LCELL_COMB                    ;
;   12.451 ;   0.000  ; RR ; IC   ; 1      ; FF_X100_Y7_N3                     ; i14|ni29|d                         ;
;   12.538 ;   0.087  ; RR ; CELL ; 1      ; FF_X100_Y7_N3                     ; clma:i14|ni29                      ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.001   ; 3.001   ;    ;      ;        ;               ; clock path              ;
;   3.969 ;   2.969 ; R  ;      ;        ;               ; clock network delay     ;
;   4.001 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.981   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.999   ; 0.018   ;    ; uTsu ; 1      ; FF_X100_Y7_N3 ; clma:i14|ni29           ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -8.534 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i14|ni30     ;
; To Node            ; clma:i14|ni29     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.533            ;
; Data Required Time ; 3.999             ;
; Slack              ; -8.534 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.078 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.454  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.079       ; 100        ; 3.079  ; 3.079 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 12    ; -0.002      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 13    ; 2.436       ; 26         ; 0.000  ; 0.404 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 39    ; 6.788       ; 72         ; 0.000  ; 0.379 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.969       ; 100        ; 2.969  ; 2.969 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                            ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                   ;
; 3.079    ; 3.079    ;    ;      ;        ;                                   ; clock path                         ;
;   3.079  ;   3.079  ; R  ;      ;        ;                                   ; clock network delay                ;
; 12.533   ; 9.454    ;    ;      ;        ;                                   ; data path                          ;
;   3.311  ;   0.232  ;    ; uTco ; 1      ; FF_X108_Y10_N31                   ; clma:i14|ni30                      ;
;   3.311  ;   0.000  ; FF ; CELL ; 152    ; FF_X108_Y10_N31                   ; i14|ni30|q                         ;
;   3.441  ;   0.130  ;    ; RE   ; 3      ; FF_X108_Y10_N31                   ; CUDA_FF                            ;
;   3.568  ;   0.127  ;    ; RE   ; 5      ; LE_BUFFER_X108_Y10_N0_I30         ; LE_BUFFER                          ;
;   3.824  ;   0.256  ;    ; RE   ; 1      ; C4_X107_Y6_N0_I23                 ; V_SEG4                             ;
;   4.158  ;   0.334  ;    ; RE   ; 1      ; R4_X104_Y8_N0_I31                 ; H_SEG4                             ;
;   4.403  ;   0.245  ;    ; RE   ; 1      ; R4_X100_Y8_N0_I29                 ; H_SEG4                             ;
;   4.782  ;   0.379  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X101_Y8_N0_I36 ; LAB_LINE                           ;
;   4.782  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X101_Y8_N0                 ; i14|wire308|dataa                  ;
;   5.182  ;   0.400  ; FF ; CELL ; 31     ; LCCOMB_X101_Y8_N0                 ; i14|wire308|combout                ;
;   5.224  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X101_Y8_N0                 ; CUDA_LCELL_COMB                    ;
;   5.325  ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X101_Y8_N0_I0           ; LE_BUFFER                          ;
;   5.576  ;   0.251  ;    ; RE   ; 2      ; C4_X101_Y4_N0_I12                 ; V_SEG4                             ;
;   5.912  ;   0.336  ;    ; RE   ; 1      ; R4_X102_Y6_N0_I9                  ; H_SEG4                             ;
;   6.258  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X105_Y6_N0_I23 ; LAB_LINE                           ;
;   6.258  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X105_Y6_N12                ; i14|wire35065~13|datad             ;
;   6.408  ;   0.150  ; FR ; CELL ; 8      ; LCCOMB_X105_Y6_N12                ; i14|wire35065~13|combout           ;
;   6.446  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X105_Y6_N12                ; CUDA_LCELL_COMB                    ;
;   6.542  ;   0.096  ;    ; RE   ; 1      ; LE_BUFFER_X105_Y6_N0_I13          ; LE_BUFFER                          ;
;   6.852  ;   0.310  ;    ; RE   ; 3      ; R4_X101_Y6_N0_I21                 ; H_SEG4                             ;
;   7.093  ;   0.241  ;    ; RE   ; 3      ; R4_X97_Y6_N0_I18                  ; H_SEG4                             ;
;   7.398  ;   0.305  ;    ; RE   ; 1      ; C4_X99_Y2_N0_I12                  ; V_SEG4                             ;
;   7.702  ;   0.304  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y4_N0_I28 ; LAB_LINE                           ;
;   7.702  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X100_Y4_N10                ; i14|wire1167~0|datad               ;
;   7.857  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X100_Y4_N10                ; i14|wire1167~0|combout             ;
;   7.884  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X100_Y4_N10                ; CUDA_LCELL_COMB                    ;
;   8.061  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X100_Y4_N0_I5          ; LOCAL_LINE                         ;
;   8.061  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X100_Y4_N14                ; i14|wire1167~1|datad               ;
;   8.216  ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X100_Y4_N14                ; i14|wire1167~1|combout             ;
;   8.239  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X100_Y4_N14                ; CUDA_LCELL_COMB                    ;
;   8.319  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X100_Y4_N0_I14          ; LE_BUFFER                          ;
;   8.625  ;   0.306  ;    ; RE   ; 2      ; C4_X100_Y5_N0_I5                  ; V_SEG4                             ;
;   8.957  ;   0.332  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X101_Y7_N0_I20 ; LAB_LINE                           ;
;   8.956  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X101_Y7_N6                 ; i14|wire35469~10|datad             ;
;   9.111  ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X101_Y7_N6                 ; i14|wire35469~10|combout           ;
;   9.148  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X101_Y7_N6                 ; CUDA_LCELL_COMB                    ;
;   9.232  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X101_Y7_N0_I6           ; LE_BUFFER                          ;
;   9.446  ;   0.214  ;    ; RE   ; 1      ; R4_X98_Y7_N0_I19                  ; H_SEG4                             ;
;   9.747  ;   0.301  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X99_Y7_N0_I2   ; LAB_LINE                           ;
;   9.747  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X99_Y7_N10                 ; i14|wire35469~18_RESYN3260|datad   ;
;   9.886  ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X99_Y7_N10                 ; i14|wire35469~18_RESYN3260|combout ;
;   9.905  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X99_Y7_N10                 ; CUDA_LCELL_COMB                    ;
;   10.113 ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X99_Y7_N0_I5           ; LOCAL_LINE                         ;
;   10.113 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X99_Y7_N6                  ; i14|wire35469~18|datad             ;
;   10.238 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X99_Y7_N6                  ; i14|wire35469~18|combout           ;
;   10.252 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X99_Y7_N6                  ; CUDA_LCELL_COMB                    ;
;   10.322 ;   0.070  ;    ; RE   ; 1      ; LE_BUFFER_X99_Y7_N0_I6            ; LE_BUFFER                          ;
;   10.646 ;   0.324  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X100_Y7_N0_I31 ; LAB_LINE                           ;
;   10.646 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N28                ; i14|wire35469~16|datab             ;
;   11.050 ;   0.404  ; FF ; CELL ; 3      ; LCCOMB_X100_Y7_N28                ; i14|wire35469~16|combout           ;
;   11.069 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N28                ; CUDA_LCELL_COMB                    ;
;   11.307 ;   0.238  ;    ; RE   ; 3      ; LOCAL_LINE_X100_Y7_N0_I14         ; LOCAL_LINE                         ;
;   11.306 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N4                 ; i14|wire520~14|datad               ;
;   11.431 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X100_Y7_N4                 ; i14|wire520~14|combout             ;
;   11.450 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N4                 ; CUDA_LCELL_COMB                    ;
;   11.668 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X100_Y7_N0_I2          ; LOCAL_LINE                         ;
;   11.668 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N30                ; i14|wire520~15|datac               ;
;   11.949 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X100_Y7_N30                ; i14|wire520~15|combout             ;
;   11.968 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N30                ; CUDA_LCELL_COMB                    ;
;   12.186 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X100_Y7_N0_I15         ; LOCAL_LINE                         ;
;   12.186 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X100_Y7_N2                 ; i14|nv8909~2|datac                 ;
;   12.446 ;   0.260  ; FR ; CELL ; 1      ; LCCOMB_X100_Y7_N2                 ; i14|nv8909~2|combout               ;
;   12.446 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X100_Y7_N2                 ; CUDA_LCELL_COMB                    ;
;   12.446 ;   0.000  ; RR ; IC   ; 1      ; FF_X100_Y7_N3                     ; i14|ni29|d                         ;
;   12.533 ;   0.087  ; RR ; CELL ; 1      ; FF_X100_Y7_N3                     ; clma:i14|ni29                      ;
+----------+----------+----+------+--------+-----------------------------------+------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.001   ; 3.001   ;    ;      ;        ;               ; clock path              ;
;   3.969 ;   2.969 ; R  ;      ;        ;               ; clock network delay     ;
;   4.001 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.981   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 3.999   ; 0.018   ;    ; uTsu ; 1      ; FF_X100_Y7_N3 ; clma:i14|ni29           ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -8.527 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i11|ni42     ;
; To Node            ; clma:i11|ni29     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.499            ;
; Data Required Time ; 3.972             ;
; Slack              ; -8.527 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.066 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.459  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 12    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.040       ; 100        ; 3.040  ; 3.040 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 13    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 14    ; 3.388       ; 36         ; 0.000  ; 0.428 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 36    ; 5.840       ; 62         ; 0.000  ; 0.531 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.942       ; 100        ; 2.942  ; 2.942 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                              ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                         ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                ;
; 3.040    ; 3.040    ;    ;      ;        ;                                   ; clock path                      ;
;   3.040  ;   3.040  ; R  ;      ;        ;                                   ; clock network delay             ;
; 12.499   ; 9.459    ;    ;      ;        ;                                   ; data path                       ;
;   3.272  ;   0.232  ;    ; uTco ; 1      ; FF_X55_Y17_N1                     ; clma:i11|ni42                   ;
;   3.272  ;   0.000  ; FF ; CELL ; 63     ; FF_X55_Y17_N1                     ; i11|ni42|q                      ;
;   3.401  ;   0.129  ;    ; RE   ; 4      ; FF_X55_Y17_N1                     ; CUDA_FF                         ;
;   3.511  ;   0.110  ;    ; RE   ; 3      ; LE_BUFFER_X55_Y17_N0_I1           ; LE_BUFFER                       ;
;   3.808  ;   0.297  ;    ; RE   ; 8      ; C4_X54_Y13_N0_I12                 ; V_SEG4                          ;
;   4.339  ;   0.531  ;    ; RE   ; 5      ; LOCAL_INTERCONNECT_X55_Y14_N0_I16 ; LAB_LINE                        ;
;   4.339  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X55_Y14_N16                ; i11|wire35088~2|dataa           ;
;   4.751  ;   0.412  ; FR ; CELL ; 5      ; LCCOMB_X55_Y14_N16                ; i11|wire35088~2|combout         ;
;   4.789  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X55_Y14_N16                ; CUDA_LCELL_COMB                 ;
;   4.886  ;   0.097  ;    ; RE   ; 2      ; LE_BUFFER_X55_Y14_N0_I17          ; LE_BUFFER                       ;
;   5.117  ;   0.231  ;    ; RE   ; 2      ; R4_X52_Y14_N0_I21                 ; H_SEG4                          ;
;   5.452  ;   0.335  ;    ; RE   ; 1      ; C4_X52_Y15_N0_I3                  ; V_SEG4                          ;
;   5.799  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X52_Y16_N0_I3  ; LAB_LINE                        ;
;   5.799  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X52_Y16_N16                ; i11|wire35088~6|dataa           ;
;   6.227  ;   0.428  ; RF ; CELL ; 1      ; LCCOMB_X52_Y16_N16                ; i11|wire35088~6|combout         ;
;   6.241  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X52_Y16_N16                ; CUDA_LCELL_COMB                 ;
;   6.315  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X52_Y16_N0_I16          ; LE_BUFFER                       ;
;   6.546  ;   0.231  ;    ; RE   ; 1      ; C4_X51_Y17_N0_I6                  ; V_SEG4                          ;
;   6.895  ;   0.349  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X52_Y17_N0_I21 ; LAB_LINE                        ;
;   6.895  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X52_Y17_N4                 ; i11|wire538~7_RESYN4124|datad   ;
;   7.045  ;   0.150  ; FR ; CELL ; 1      ; LCCOMB_X52_Y17_N4                 ; i11|wire538~7_RESYN4124|combout ;
;   7.072  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X52_Y17_N4                 ; CUDA_LCELL_COMB                 ;
;   7.246  ;   0.174  ;    ; RE   ; 1      ; LOCAL_LINE_X52_Y17_N0_I2          ; LOCAL_LINE                      ;
;   7.246  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X52_Y17_N0                 ; i11|wire538~7|datac             ;
;   7.533  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X52_Y17_N0                 ; i11|wire538~7|combout           ;
;   7.556  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X52_Y17_N0                 ; CUDA_LCELL_COMB                 ;
;   7.627  ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X52_Y17_N0_I0           ; LE_BUFFER                       ;
;   7.929  ;   0.302  ;    ; RE   ; 1      ; C4_X52_Y13_N0_I12                 ; V_SEG4                          ;
;   8.244  ;   0.315  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X53_Y16_N0_I37 ; LAB_LINE                        ;
;   8.244  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X53_Y16_N14                ; i11|wire35469~12|datac          ;
;   8.514  ;   0.270  ; RF ; CELL ; 1      ; LCCOMB_X53_Y16_N14                ; i11|wire35469~12|combout        ;
;   8.533  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X53_Y16_N14                ; CUDA_LCELL_COMB                 ;
;   8.748  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X53_Y16_N0_I7          ; LOCAL_LINE                      ;
;   8.748  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X53_Y16_N4                 ; i11|wire35469~25|datac          ;
;   9.028  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X53_Y16_N4                 ; i11|wire35469~25|combout        ;
;   9.047  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X53_Y16_N4                 ; CUDA_LCELL_COMB                 ;
;   9.265  ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X53_Y16_N0_I2          ; LOCAL_LINE                      ;
;   9.265  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X53_Y16_N30                ; i11|wire35469~26|datac          ;
;   9.546  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X53_Y16_N30                ; i11|wire35469~26|combout        ;
;   9.565  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X53_Y16_N30                ; CUDA_LCELL_COMB                 ;
;   9.778  ;   0.213  ;    ; RE   ; 1      ; LOCAL_LINE_X53_Y16_N0_I15         ; LOCAL_LINE                      ;
;   9.778  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X53_Y16_N26                ; i11|wire35469~27|datac          ;
;   10.059 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X53_Y16_N26                ; i11|wire35469~27|combout        ;
;   10.073 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X53_Y16_N26                ; CUDA_LCELL_COMB                 ;
;   10.149 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X53_Y16_N0_I26          ; LE_BUFFER                       ;
;   10.409 ;   0.260  ;    ; RE   ; 1      ; C4_X52_Y17_N0_I10                 ; V_SEG4                          ;
;   10.799 ;   0.390  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X53_Y19_N0_I37 ; LAB_LINE                        ;
;   10.799 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X53_Y19_N20                ; i11|wire35469~18|datac          ;
;   11.079 ;   0.280  ; FF ; CELL ; 2      ; LCCOMB_X53_Y19_N20                ; i11|wire35469~18|combout        ;
;   11.098 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X53_Y19_N20                ; CUDA_LCELL_COMB                 ;
;   11.317 ;   0.219  ;    ; RE   ; 2      ; LOCAL_LINE_X53_Y19_N0_I10         ; LOCAL_LINE                      ;
;   11.317 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X53_Y19_N16                ; i11|wire35469~23|datad          ;
;   11.442 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X53_Y19_N16                ; i11|wire35469~23|combout        ;
;   11.461 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X53_Y19_N16                ; CUDA_LCELL_COMB                 ;
;   11.670 ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X53_Y19_N0_I8          ; LOCAL_LINE                      ;
;   11.670 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X53_Y19_N30                ; i11|nv8909~4|datad              ;
;   11.820 ;   0.150  ; FR ; CELL ; 1      ; LCCOMB_X53_Y19_N30                ; i11|nv8909~4|combout            ;
;   11.847 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X53_Y19_N30                ; CUDA_LCELL_COMB                 ;
;   12.056 ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X53_Y19_N0_I15         ; LOCAL_LINE                      ;
;   12.055 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X53_Y19_N24                ; i11|nv8909~5|dataa              ;
;   12.412 ;   0.357  ; RR ; CELL ; 1      ; LCCOMB_X53_Y19_N24                ; i11|nv8909~5|combout            ;
;   12.412 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X53_Y19_N24                ; CUDA_LCELL_COMB                 ;
;   12.412 ;   0.000  ; RR ; IC   ; 1      ; FF_X53_Y19_N25                    ; i11|ni29|d                      ;
;   12.499 ;   0.087  ; RR ; CELL ; 1      ; FF_X53_Y19_N25                    ; clma:i11|ni29                   ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 3.974   ; 2.974   ;    ;      ;        ;                ; clock path              ;
;   3.942 ;   2.942 ; R  ;      ;        ;                ; clock network delay     ;
;   3.974 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.954   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 3.972   ; 0.018   ;    ; uTsu ; 1      ; FF_X53_Y19_N25 ; clma:i11|ni29           ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -8.513 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i2|pi19      ;
; To Node            ; clma:i2|ni29      ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.473            ;
; Data Required Time ; 3.960             ;
; Slack              ; -8.513 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.091 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.420  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.053       ; 100        ; 3.053  ; 3.053 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 12    ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 13    ; 2.823       ; 30         ; 0.000  ; 0.417 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 37    ; 6.368       ; 68         ; 0.000  ; 0.428 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.930       ; 100        ; 2.930  ; 2.930 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                              ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                         ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                ;
; 3.053    ; 3.053    ;    ;      ;        ;                                   ; clock path                      ;
;   3.053  ;   3.053  ; R  ;      ;        ;                                   ; clock network delay             ;
; 12.473   ; 9.420    ;    ;      ;        ;                                   ; data path                       ;
;   3.285  ;   0.232  ;    ; uTco ; 1      ; FF_X74_Y51_N11                    ; clma:i2|pi19                    ;
;   3.285  ;   0.000  ; RR ; CELL ; 171    ; FF_X74_Y51_N11                    ; i2|pi19|q                       ;
;   3.374  ;   0.089  ;    ; RE   ; 3      ; FF_X74_Y51_N11                    ; CUDA_FF                         ;
;   3.492  ;   0.118  ;    ; RE   ; 7      ; LE_BUFFER_X74_Y51_N0_I10          ; LE_BUFFER                       ;
;   3.737  ;   0.245  ;    ; RE   ; 3      ; R4_X71_Y51_N0_I20                 ; H_SEG4                          ;
;   4.001  ;   0.264  ;    ; RE   ; 2      ; R4_X68_Y51_N0_I22                 ; H_SEG4                          ;
;   4.344  ;   0.343  ;    ; RE   ; 2      ; C4_X70_Y52_N0_I4                  ; V_SEG4                          ;
;   4.658  ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X70_Y53_N0_I3  ; LAB_LINE                        ;
;   4.658  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X70_Y53_N8                 ; i2|wire299~0|datad              ;
;   4.813  ;   0.155  ; RR ; CELL ; 11     ; LCCOMB_X70_Y53_N8                 ; i2|wire299~0|combout            ;
;   4.850  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X70_Y53_N8                 ; CUDA_LCELL_COMB                 ;
;   4.945  ;   0.095  ;    ; RE   ; 3      ; LE_BUFFER_X70_Y53_N0_I8           ; LE_BUFFER                       ;
;   5.252  ;   0.307  ;    ; RE   ; 2      ; C4_X70_Y54_N0_I3                  ; V_SEG4                          ;
;   5.595  ;   0.343  ;    ; RE   ; 2      ; C4_X70_Y57_N0_I3                  ; V_SEG4                          ;
;   5.843  ;   0.248  ;    ; RE   ; 1      ; R4_X71_Y58_N0_I5                  ; H_SEG4                          ;
;   6.181  ;   0.338  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y58_N0_I19 ; LAB_LINE                        ;
;   6.181  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X75_Y58_N2                 ; i2|wire538~17_RESYN1090|datad   ;
;   6.320  ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X75_Y58_N2                 ; i2|wire538~17_RESYN1090|combout ;
;   6.339  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y58_N2                 ; CUDA_LCELL_COMB                 ;
;   6.547  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y58_N0_I1          ; LOCAL_LINE                      ;
;   6.547  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y58_N14                ; i2|wire538~17_RESYN1092|datad   ;
;   6.672  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X75_Y58_N14                ; i2|wire538~17_RESYN1092|combout ;
;   6.691  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y58_N14                ; CUDA_LCELL_COMB                 ;
;   6.906  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y58_N0_I7          ; LOCAL_LINE                      ;
;   6.906  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y58_N20                ; i2|wire538~17|datac             ;
;   7.187  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X75_Y58_N20                ; i2|wire538~17|combout           ;
;   7.203  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X75_Y58_N20                ; CUDA_LCELL_COMB                 ;
;   7.282  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X75_Y58_N0_I21          ; LE_BUFFER                       ;
;   7.536  ;   0.254  ;    ; RE   ; 1      ; C4_X75_Y54_N0_I19                 ; V_SEG4                          ;
;   7.926  ;   0.390  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X76_Y56_N0_I30 ; LAB_LINE                        ;
;   7.926  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X76_Y56_N24                ; i2|wire538~18|datac             ;
;   8.207  ;   0.281  ; FF ; CELL ; 2      ; LCCOMB_X76_Y56_N24                ; i2|wire538~18|combout           ;
;   8.221  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X76_Y56_N24                ; CUDA_LCELL_COMB                 ;
;   8.310  ;   0.089  ;    ; RE   ; 2      ; LE_BUFFER_X76_Y56_N0_I24          ; LE_BUFFER                       ;
;   8.561  ;   0.251  ;    ; RE   ; 1      ; C4_X75_Y57_N0_I9                  ; V_SEG4                          ;
;   8.989  ;   0.428  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X75_Y57_N0_I0  ; LAB_LINE                        ;
;   8.988  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X75_Y57_N4                 ; i2|wire538~19|datac             ;
;   9.248  ;   0.260  ; FR ; CELL ; 1      ; LCCOMB_X75_Y57_N4                 ; i2|wire538~19|combout           ;
;   9.275  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X75_Y57_N4                 ; CUDA_LCELL_COMB                 ;
;   9.449  ;   0.174  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y57_N0_I2          ; LOCAL_LINE                      ;
;   9.449  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X75_Y57_N6                 ; i2|wire538~31|datac             ;
;   9.736  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X75_Y57_N6                 ; i2|wire538~31|combout           ;
;   9.760  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X75_Y57_N6                 ; CUDA_LCELL_COMB                 ;
;   9.839  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X75_Y57_N0_I7           ; LE_BUFFER                       ;
;   10.144 ;   0.305  ;    ; RE   ; 1      ; C4_X74_Y53_N0_I14                 ; V_SEG4                          ;
;   10.456 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X74_Y53_N0_I3  ; LAB_LINE                        ;
;   10.455 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X74_Y53_N2                 ; i2|wire538~50|dataa             ;
;   10.872 ;   0.417  ; RR ; CELL ; 2      ; LCCOMB_X74_Y53_N2                 ; i2|wire538~50|combout           ;
;   10.899 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X74_Y53_N2                 ; CUDA_LCELL_COMB                 ;
;   11.083 ;   0.184  ;    ; RE   ; 2      ; LOCAL_LINE_X74_Y53_N0_I1          ; LOCAL_LINE                      ;
;   11.082 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X74_Y53_N4                 ; i2|nv8909~5|datad               ;
;   11.221 ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X74_Y53_N4                 ; i2|nv8909~5|combout             ;
;   11.240 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X74_Y53_N4                 ; CUDA_LCELL_COMB                 ;
;   11.457 ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X74_Y53_N0_I2          ; LOCAL_LINE                      ;
;   11.457 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X74_Y53_N26                ; i2|nv8909~3|datac               ;
;   11.738 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X74_Y53_N26                ; i2|nv8909~3|combout             ;
;   11.757 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X74_Y53_N26                ; CUDA_LCELL_COMB                 ;
;   12.015 ;   0.258  ;    ; RE   ; 1      ; LOCAL_LINE_X74_Y53_N0_I13         ; LOCAL_LINE                      ;
;   12.015 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X74_Y53_N18                ; i2|nv8909~4|dataa               ;
;   12.369 ;   0.354  ; FF ; CELL ; 1      ; LCCOMB_X74_Y53_N18                ; i2|nv8909~4|combout             ;
;   12.369 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X74_Y53_N18                ; CUDA_LCELL_COMB                 ;
;   12.369 ;   0.000  ; FF ; IC   ; 1      ; FF_X74_Y53_N19                    ; i2|ni29|d                       ;
;   12.473 ;   0.104  ; FF ; CELL ; 1      ; FF_X74_Y53_N19                    ; clma:i2|ni29                    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 3.962   ; 2.962   ;    ;      ;        ;                ; clock path              ;
;   3.930 ;   2.930 ; R  ;      ;        ;                ; clock network delay     ;
;   3.962 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.942   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 3.960   ; 0.018   ;    ; uTsu ; 1      ; FF_X74_Y53_N19 ; clma:i2|ni29            ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -8.501 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; clma:i28|ni32     ;
; To Node            ; clma:i28|ni29     ;
; Launch Clock       ; clk_in            ;
; Latch Clock        ; clk_in            ;
; Data Arrival Time  ; 12.475            ;
; Data Required Time ; 3.974             ;
; Slack              ; -8.501 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.063 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.436  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 11    ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.039       ; 100        ; 3.039  ; 3.039 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 12    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 13    ; 3.478       ; 37         ; 0.000  ; 0.443 ;
;    uTco                   ;        ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 35    ; 5.727       ; 61         ; 0.000  ; 0.369 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.944       ; 100        ; 2.944  ; 2.944 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                              ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                         ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time                ;
; 3.039    ; 3.039    ;    ;      ;        ;                                   ; clock path                      ;
;   3.039  ;   3.039  ; R  ;      ;        ;                                   ; clock network delay             ;
; 12.475   ; 9.436    ;    ;      ;        ;                                   ; data path                       ;
;   3.271  ;   0.232  ;    ; uTco ; 1      ; FF_X68_Y17_N25                    ; clma:i28|ni32                   ;
;   3.271  ;   0.000  ; RR ; CELL ; 176    ; FF_X68_Y17_N25                    ; i28|ni32|q                      ;
;   3.361  ;   0.090  ;    ; RE   ; 2      ; FF_X68_Y17_N25                    ; CUDA_FF                         ;
;   3.469  ;   0.108  ;    ; RE   ; 5      ; LE_BUFFER_X68_Y17_N0_I25          ; LE_BUFFER                       ;
;   3.706  ;   0.237  ;    ; RE   ; 2      ; R4_X69_Y17_N0_I13                 ; H_SEG4                          ;
;   3.965  ;   0.259  ;    ; RE   ; 1      ; R4_X73_Y17_N0_I15                 ; H_SEG4                          ;
;   4.313  ;   0.348  ;    ; RE   ; 4      ; C4_X72_Y18_N0_I11                 ; V_SEG4                          ;
;   4.631  ;   0.318  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X73_Y18_N0_I31 ; LAB_LINE                        ;
;   4.631  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X73_Y18_N30                ; i28|wire508~0_RESYN2338|datac   ;
;   4.918  ;   0.287  ; RR ; CELL ; 2      ; LCCOMB_X73_Y18_N30                ; i28|wire508~0_RESYN2338|combout ;
;   4.945  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X73_Y18_N30                ; CUDA_LCELL_COMB                 ;
;   5.129  ;   0.184  ;    ; RE   ; 2      ; LOCAL_LINE_X73_Y18_N0_I15         ; LOCAL_LINE                      ;
;   5.129  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X73_Y18_N12                ; i28|wire508~0|datac             ;
;   5.416  ;   0.287  ; RR ; CELL ; 5      ; LCCOMB_X73_Y18_N12                ; i28|wire508~0|combout           ;
;   5.468  ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X73_Y18_N12                ; CUDA_LCELL_COMB                 ;
;   5.573  ;   0.105  ;    ; RE   ; 2      ; LE_BUFFER_X73_Y18_N0_I13          ; LE_BUFFER                       ;
;   5.804  ;   0.231  ;    ; RE   ; 2      ; R4_X73_Y18_N0_I4                  ; H_SEG4                          ;
;   6.094  ;   0.290  ;    ; RE   ; 1      ; R4_X77_Y18_N0_I16                 ; H_SEG4                          ;
;   6.441  ;   0.347  ;    ; RE   ; 1      ; C4_X78_Y19_N0_I2                  ; V_SEG4                          ;
;   6.760  ;   0.319  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y21_N0_I31 ; LAB_LINE                        ;
;   6.760  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X79_Y21_N30                ; i28|wire925~1|datab             ;
;   7.203  ;   0.443  ; RF ; CELL ; 3      ; LCCOMB_X79_Y21_N30                ; i28|wire925~1|combout           ;
;   7.236  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X79_Y21_N30                ; CUDA_LCELL_COMB                 ;
;   7.473  ;   0.237  ;    ; RE   ; 2      ; LOCAL_LINE_X79_Y21_N0_I15         ; LOCAL_LINE                      ;
;   7.473  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X79_Y21_N8                 ; i28|wire538~52|datac            ;
;   7.754  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X79_Y21_N8                 ; i28|wire538~52|combout          ;
;   7.773  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X79_Y21_N8                 ; CUDA_LCELL_COMB                 ;
;   7.989  ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X79_Y21_N0_I4          ; LOCAL_LINE                      ;
;   7.988  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X79_Y21_N20                ; i28|wire538~53|datac            ;
;   8.269  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X79_Y21_N20                ; i28|wire538~53|combout          ;
;   8.285  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X79_Y21_N20                ; CUDA_LCELL_COMB                 ;
;   8.357  ;   0.072  ;    ; RE   ; 1      ; LE_BUFFER_X79_Y21_N0_I21          ; LE_BUFFER                       ;
;   8.592  ;   0.235  ;    ; RE   ; 1      ; R4_X76_Y21_N0_I33                 ; H_SEG4                          ;
;   8.961  ;   0.369  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X76_Y21_N0_I36 ; LAB_LINE                        ;
;   8.961  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X76_Y21_N26                ; i28|wire538~54|datac            ;
;   9.242  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X76_Y21_N26                ; i28|wire538~54|combout          ;
;   9.261  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X76_Y21_N26                ; CUDA_LCELL_COMB                 ;
;   9.474  ;   0.213  ;    ; RE   ; 1      ; LOCAL_LINE_X76_Y21_N0_I13         ; LOCAL_LINE                      ;
;   9.474  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X76_Y21_N30                ; i28|wire538~55|datac            ;
;   9.755  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X76_Y21_N30                ; i28|wire538~55|combout          ;
;   9.771  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X76_Y21_N30                ; CUDA_LCELL_COMB                 ;
;   9.840  ;   0.069  ;    ; RE   ; 1      ; LE_BUFFER_X76_Y21_N0_I31          ; LE_BUFFER                       ;
;   10.024 ;   0.184  ;    ; RE   ; 1      ; R4_X73_Y20_N0_I20                 ; H_SEG4                          ;
;   10.392 ;   0.368  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X75_Y20_N0_I31 ; LAB_LINE                        ;
;   10.392 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N18                ; i28|wire538~56|datab            ;
;   10.796 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X75_Y20_N18                ; i28|wire538~56|combout          ;
;   10.815 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N18                ; CUDA_LCELL_COMB                 ;
;   11.024 ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y20_N0_I9          ; LOCAL_LINE                      ;
;   11.024 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N30                ; i28|wire538~57|datad            ;
;   11.149 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X75_Y20_N30                ; i28|wire538~57|combout          ;
;   11.168 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N30                ; CUDA_LCELL_COMB                 ;
;   11.399 ;   0.231  ;    ; RE   ; 2      ; LOCAL_LINE_X75_Y20_N0_I15         ; LOCAL_LINE                      ;
;   11.399 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N0                 ; i28|wire520~17|datac            ;
;   11.679 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X75_Y20_N0                 ; i28|wire520~17|combout          ;
;   11.698 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N0                 ; CUDA_LCELL_COMB                 ;
;   11.947 ;   0.249  ;    ; RE   ; 1      ; LOCAL_LINE_X75_Y20_N0_I0          ; LOCAL_LINE                      ;
;   11.947 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X75_Y20_N12                ; i28|nv8909~4|datab              ;
;   12.388 ;   0.441  ; FR ; CELL ; 1      ; LCCOMB_X75_Y20_N12                ; i28|nv8909~4|combout            ;
;   12.388 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X75_Y20_N12                ; CUDA_LCELL_COMB                 ;
;   12.388 ;   0.000  ; RR ; IC   ; 1      ; FF_X75_Y20_N13                    ; i28|ni29|d                      ;
;   12.475 ;   0.087  ; RR ; CELL ; 1      ; FF_X75_Y20_N13                    ; clma:i28|ni29                   ;
+----------+----------+----+------+--------+-----------------------------------+---------------------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 3.976   ; 2.976   ;    ;      ;        ;                ; clock path              ;
;   3.944 ;   2.944 ; R  ;      ;        ;                ; clock network delay     ;
;   3.976 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.956   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 3.974   ; 0.018   ;    ; uTsu ; 1      ; FF_X75_Y20_N13 ; clma:i28|ni29           ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


