每个单元位被分为d个超单元,每个超单元由w个DRAM单元组成,一个d * w的DRAM存储dw位的信息.

超单元被组织成r行c列的长方形阵列,每个超单元有(i,j)的地址

信息通过引脚流入和流出芯片,下图中有8个data引脚和2个地址引脚

![[Pasted image 20240815174639.png]]

每个DRAM芯片连接到被称为内存控制器的电路.

内存控制器发送行访问选通脉冲请求(RAS)和列访问选通脉冲请求(CAS)

先复制整个行的内容到内部行缓冲区,再将指定地址位的信息发送给内存控制器
[[csapp-zh-book#^3nw66iyn97l| DRAM 的响应是从行缓冲区复制出超单元 (2, 1) 中的 8 位，并把它们发送到内存控制器]]

DRAM芯片封装在**内存模块**中
[[csapp-zh-book#^31dhsfbc2b5|内存模块]]

现在还有许多增强的DRAM
[[csapp-zh-book#^kjgdel1t138|增强的 DRAM]]

