/**
 * txmngr_regs.h
 * Description: txmngr_s HW registers definitions
 * Auto-generated file by RDL Parser, DO NOT CHANGE
 *
 * SPDX-License-Identifier: GPL-2.0-only
 * Copyright (C) 2019-2020 Intel Corporation
 */

#ifndef _PP_TX_MGR_H_
#define _PP_TX_MGR_H_

#define PP_TX_MGR_GEN_DATE_STR                "Sunday May 17, 2020 [5:26:11 pm]"
#define PP_TX_MGR_BASE                                           (0xF1010000ULL)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_EN_0_31_REG
 * HW_REG_NAME : txmngr_txport_en_0_31
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_EN_0_31_REG                  ((TX_MGR_BASE_ADDR) + 0x0)
#define PP_TX_MGR_TXPORT_EN_0_31_OFF                                (0)
#define PP_TX_MGR_TXPORT_EN_0_31_LEN                                (32)
#define PP_TX_MGR_TXPORT_EN_0_31_MSK                                (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_EN_0_31_RST                                (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_EN_32_63_REG
 * HW_REG_NAME : txmngr_txport_en_32_63
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_EN_32_63_REG                 ((TX_MGR_BASE_ADDR) + 0x4)
#define PP_TX_MGR_TXPORT_EN_32_63_OFF                               (0)
#define PP_TX_MGR_TXPORT_EN_32_63_LEN                               (32)
#define PP_TX_MGR_TXPORT_EN_32_63_MSK                               (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_EN_32_63_RST                               (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_EN_64_95_REG
 * HW_REG_NAME : txmngr_txport_en_64_95
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_EN_64_95_REG                 ((TX_MGR_BASE_ADDR) + 0x8)
#define PP_TX_MGR_TXPORT_EN_64_95_OFF                               (0)
#define PP_TX_MGR_TXPORT_EN_64_95_LEN                               (32)
#define PP_TX_MGR_TXPORT_EN_64_95_MSK                               (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_EN_64_95_RST                               (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_EN_96_127_REG
 * HW_REG_NAME : txmngr_txport_en_96_127
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_EN_96_127_REG               ((TX_MGR_BASE_ADDR) + 0x0C)
#define PP_TX_MGR_TXPORT_EN_96_127_OFF                              (0)
#define PP_TX_MGR_TXPORT_EN_96_127_LEN                              (32)
#define PP_TX_MGR_TXPORT_EN_96_127_MSK                              (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_EN_96_127_RST                              (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_EN_128_159_REG
 * HW_REG_NAME : txmngr_txport_en_128_159
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_EN_128_159_REG              ((TX_MGR_BASE_ADDR) + 0x10)
#define PP_TX_MGR_TXPORT_EN_128_159_OFF                             (0)
#define PP_TX_MGR_TXPORT_EN_128_159_LEN                             (32)
#define PP_TX_MGR_TXPORT_EN_128_159_MSK                             (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_EN_128_159_RST                             (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_EN_160_191_REG
 * HW_REG_NAME : txmngr_txport_en_160_191
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_EN_160_191_REG              ((TX_MGR_BASE_ADDR) + 0x14)
#define PP_TX_MGR_TXPORT_EN_160_191_OFF                             (0)
#define PP_TX_MGR_TXPORT_EN_160_191_LEN                             (32)
#define PP_TX_MGR_TXPORT_EN_160_191_MSK                             (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_EN_160_191_RST                             (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_EN_192_223_REG
 * HW_REG_NAME : txmngr_txport_en_192_223
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_EN_192_223_REG              ((TX_MGR_BASE_ADDR) + 0x18)
#define PP_TX_MGR_TXPORT_EN_192_223_OFF                             (0)
#define PP_TX_MGR_TXPORT_EN_192_223_LEN                             (32)
#define PP_TX_MGR_TXPORT_EN_192_223_MSK                             (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_EN_192_223_RST                             (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_EN_224_255_REG
 * HW_REG_NAME : txmngr_txport_en_224_255
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_EN_224_255_REG              ((TX_MGR_BASE_ADDR) + 0x1C)
#define PP_TX_MGR_TXPORT_EN_224_255_OFF                             (0)
#define PP_TX_MGR_TXPORT_EN_224_255_LEN                             (32)
#define PP_TX_MGR_TXPORT_EN_224_255_MSK                             (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_EN_224_255_RST                             (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RST_0_31_REG
 * HW_REG_NAME : txmngr_txport_rst_0_31
 * DESCRIPTION : Port RST
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RST_0_31_REG                ((TX_MGR_BASE_ADDR) + 0x20)
#define PP_TX_MGR_TXPORT_RST_0_31_OFF                               (0)
#define PP_TX_MGR_TXPORT_RST_0_31_LEN                               (32)
#define PP_TX_MGR_TXPORT_RST_0_31_MSK                               (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_RST_0_31_RST                               (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RST_32_63_REG
 * HW_REG_NAME : txmngr_txport_rst_32_63
 * DESCRIPTION : Port RST
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RST_32_63_REG               ((TX_MGR_BASE_ADDR) + 0x24)
#define PP_TX_MGR_TXPORT_RST_32_63_OFF                              (0)
#define PP_TX_MGR_TXPORT_RST_32_63_LEN                              (32)
#define PP_TX_MGR_TXPORT_RST_32_63_MSK                              (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_RST_32_63_RST                              (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RST_64_95_REG
 * HW_REG_NAME : txmngr_txport_rst_64_95
 * DESCRIPTION : Port RST
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RST_64_95_REG               ((TX_MGR_BASE_ADDR) + 0x28)
#define PP_TX_MGR_TXPORT_RST_64_95_OFF                              (0)
#define PP_TX_MGR_TXPORT_RST_64_95_LEN                              (32)
#define PP_TX_MGR_TXPORT_RST_64_95_MSK                              (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_RST_64_95_RST                              (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RST_96_127_REG
 * HW_REG_NAME : txmngr_txport_rst_96_127
 * DESCRIPTION : Port RST
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RST_96_127_REG              ((TX_MGR_BASE_ADDR) + 0x2C)
#define PP_TX_MGR_TXPORT_RST_96_127_OFF                             (0)
#define PP_TX_MGR_TXPORT_RST_96_127_LEN                             (32)
#define PP_TX_MGR_TXPORT_RST_96_127_MSK                             (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_RST_96_127_RST                             (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RST_128_159_REG
 * HW_REG_NAME : txmngr_txport_rst_128_159
 * DESCRIPTION : Port RST
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RST_128_159_REG             ((TX_MGR_BASE_ADDR) + 0x30)
#define PP_TX_MGR_TXPORT_RST_128_159_OFF                            (0)
#define PP_TX_MGR_TXPORT_RST_128_159_LEN                            (32)
#define PP_TX_MGR_TXPORT_RST_128_159_MSK                            (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_RST_128_159_RST                            (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RST_160_191_REG
 * HW_REG_NAME : txmngr_txport_rst_160_191
 * DESCRIPTION : Port RST
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RST_160_191_REG             ((TX_MGR_BASE_ADDR) + 0x34)
#define PP_TX_MGR_TXPORT_RST_160_191_OFF                            (0)
#define PP_TX_MGR_TXPORT_RST_160_191_LEN                            (32)
#define PP_TX_MGR_TXPORT_RST_160_191_MSK                            (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_RST_160_191_RST                            (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RST_192_223_REG
 * HW_REG_NAME : txmngr_txport_rst_192_223
 * DESCRIPTION : Port RST
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RST_192_223_REG             ((TX_MGR_BASE_ADDR) + 0x38)
#define PP_TX_MGR_TXPORT_RST_192_223_OFF                            (0)
#define PP_TX_MGR_TXPORT_RST_192_223_LEN                            (32)
#define PP_TX_MGR_TXPORT_RST_192_223_MSK                            (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_RST_192_223_RST                            (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RST_224_255_REG
 * HW_REG_NAME : txmngr_txport_rst_224_255
 * DESCRIPTION : Port RST
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RST_224_255_REG             ((TX_MGR_BASE_ADDR) + 0x3C)
#define PP_TX_MGR_TXPORT_RST_224_255_OFF                            (0)
#define PP_TX_MGR_TXPORT_RST_224_255_LEN                            (32)
#define PP_TX_MGR_TXPORT_RST_224_255_MSK                            (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_RST_224_255_RST                            (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_SCHD_ADDRH_REG
 * HW_REG_NAME : txmngr_schd_addrh_reg
 * DESCRIPTION : Scheduler source Addr High
 *
 *  Register Fields :
 *   [31: 8][RO] - MISSING_DESCRIPTION
 *   [ 7: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_SCHD_ADDRH_REG                     ((TX_MGR_BASE_ADDR) + 0x50)
#define PP_TX_MGR_SCHD_ADDRH_RSV1_OFF                               (8)
#define PP_TX_MGR_SCHD_ADDRH_RSV1_LEN                               (24)
#define PP_TX_MGR_SCHD_ADDRH_RSV1_MSK                               (0xFFFFFF00)
#define PP_TX_MGR_SCHD_ADDRH_RSV1_RST                               (0x0)
#define PP_TX_MGR_SCHD_ADDRH_OFF                                    (0)
#define PP_TX_MGR_SCHD_ADDRH_LEN                                    (8)
#define PP_TX_MGR_SCHD_ADDRH_MSK                                    (0x000000FF)
#define PP_TX_MGR_SCHD_ADDRH_RST                                    (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_SCHD_ADDRL_REG
 * HW_REG_NAME : txmngr_schd_addrl_reg
 * DESCRIPTION : Scheduler source Addr Low
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_SCHD_ADDRL_REG                     ((TX_MGR_BASE_ADDR) + 0x54)
#define PP_TX_MGR_SCHD_ADDRL_OFF                                    (0)
#define PP_TX_MGR_SCHD_ADDRL_LEN                                    (32)
#define PP_TX_MGR_SCHD_ADDRL_MSK                                    (0xFFFFFFFF)
#define PP_TX_MGR_SCHD_ADDRL_RST                                    (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_MCTRL_ADDRH_REG
 * HW_REG_NAME : txmngr_mctrl_addrh_reg
 * DESCRIPTION : Micro Controller source Addr High
 *
 *  Register Fields :
 *   [31:16][RO] - MISSING_DESCRIPTION
 *   [15: 8][RW] - Size of micro controller ring for actual credit
 *                 return commands.zero value equals 256 entries in
 *                 ring
 *   [ 7: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_MCTRL_ADDRH_REG                    ((TX_MGR_BASE_ADDR) + 0x58)
#define PP_TX_MGR_MCTRL_ADDRH_RSV1_OFF                              (16)
#define PP_TX_MGR_MCTRL_ADDRH_RSV1_LEN                              (16)
#define PP_TX_MGR_MCTRL_ADDRH_RSV1_MSK                              (0xFFFF0000)
#define PP_TX_MGR_MCTRL_ADDRH_RSV1_RST                              (0x0)
#define PP_TX_MGR_MCTRL_ADDRH_MCTRL_RSIZE_OFF                       (8)
#define PP_TX_MGR_MCTRL_ADDRH_MCTRL_RSIZE_LEN                       (8)
#define PP_TX_MGR_MCTRL_ADDRH_MCTRL_RSIZE_MSK                       (0x0000FF00)
#define PP_TX_MGR_MCTRL_ADDRH_MCTRL_RSIZE_RST                       (0x0)
#define PP_TX_MGR_MCTRL_ADDRH_OFF                                   (0)
#define PP_TX_MGR_MCTRL_ADDRH_LEN                                   (8)
#define PP_TX_MGR_MCTRL_ADDRH_MSK                                   (0x000000FF)
#define PP_TX_MGR_MCTRL_ADDRH_RST                                   (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_MCTRL_ADDRL_REG
 * HW_REG_NAME : txmngr_mctrl_addrl_reg
 * DESCRIPTION : Micro controller source Addr Low
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_MCTRL_ADDRL_REG                    ((TX_MGR_BASE_ADDR) + 0x5C)
#define PP_TX_MGR_MCTRL_ADDRL_OFF                                   (0)
#define PP_TX_MGR_MCTRL_ADDRL_LEN                                   (32)
#define PP_TX_MGR_MCTRL_ADDRL_MSK                                   (0xFFFFFFFF)
#define PP_TX_MGR_MCTRL_ADDRL_RST                                   (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_SCHD_CMDRXH_REG
 * HW_REG_NAME : dbg_schd_cmdrxh_reg
 * DESCRIPTION : Cmd Rx High
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_SCHD_CMDRXH_REG               ((TX_MGR_BASE_ADDR) + 0x860)
#define PP_TX_MGR_DBG_SCHD_CMDRXH_OFF                               (0)
#define PP_TX_MGR_DBG_SCHD_CMDRXH_LEN                               (32)
#define PP_TX_MGR_DBG_SCHD_CMDRXH_MSK                               (0xFFFFFFFF)
#define PP_TX_MGR_DBG_SCHD_CMDRXH_RST                               (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_SCHD_CMDRXL_REG
 * HW_REG_NAME : dbg_schd_cmdrxl_reg
 * DESCRIPTION : Cmd Rx Low
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_SCHD_CMDRXL_REG               ((TX_MGR_BASE_ADDR) + 0x864)
#define PP_TX_MGR_DBG_SCHD_CMDRXL_OFF                               (0)
#define PP_TX_MGR_DBG_SCHD_CMDRXL_LEN                               (32)
#define PP_TX_MGR_DBG_SCHD_CMDRXL_MSK                               (0xFFFFFFFF)
#define PP_TX_MGR_DBG_SCHD_CMDRXL_RST                               (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_SCHD_CMDDNH_REG
 * HW_REG_NAME : dbg_schd_cmddnh_reg
 * DESCRIPTION : Cmd Done High
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_SCHD_CMDDNH_REG               ((TX_MGR_BASE_ADDR) + 0x868)
#define PP_TX_MGR_DBG_SCHD_CMDDNH_OFF                               (0)
#define PP_TX_MGR_DBG_SCHD_CMDDNH_LEN                               (32)
#define PP_TX_MGR_DBG_SCHD_CMDDNH_MSK                               (0xFFFFFFFF)
#define PP_TX_MGR_DBG_SCHD_CMDDNH_RST                               (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_SCHD_CMDDNL_REG
 * HW_REG_NAME : dbg_schd_cmddnl_reg
 * DESCRIPTION : Cmd Done Low
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_SCHD_CMDDNL_REG               ((TX_MGR_BASE_ADDR) + 0x86C)
#define PP_TX_MGR_DBG_SCHD_CMDDNL_OFF                               (0)
#define PP_TX_MGR_DBG_SCHD_CMDDNL_LEN                               (32)
#define PP_TX_MGR_DBG_SCHD_CMDDNL_MSK                               (0xFFFFFFFF)
#define PP_TX_MGR_DBG_SCHD_CMDDNL_RST                               (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_QM_POPDH_REG
 * HW_REG_NAME : dbg_qm_popdh_reg
 * DESCRIPTION : POP Descriptor High
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_QM_POPDH_REG                  ((TX_MGR_BASE_ADDR) + 0x870)
#define PP_TX_MGR_DBG_QM_POPDH_OFF                                  (0)
#define PP_TX_MGR_DBG_QM_POPDH_LEN                                  (32)
#define PP_TX_MGR_DBG_QM_POPDH_MSK                                  (0xFFFFFFFF)
#define PP_TX_MGR_DBG_QM_POPDH_RST                                  (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_QM_POPDL_REG
 * HW_REG_NAME : dbg_qm_popdl_reg
 * DESCRIPTION : POP Descriptor Low
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_QM_POPDL_REG                  ((TX_MGR_BASE_ADDR) + 0x874)
#define PP_TX_MGR_DBG_QM_POPDL_OFF                                  (0)
#define PP_TX_MGR_DBG_QM_POPDL_LEN                                  (32)
#define PP_TX_MGR_DBG_QM_POPDL_MSK                                  (0xFFFFFFFF)
#define PP_TX_MGR_DBG_QM_POPDL_RST                                  (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_ERROR_REG
 * HW_REG_NAME : txmngr_error_reg
 * DESCRIPTION : TX Manager Error register
 *
 *  Register Fields :
 *   [31:10][RO] - MISSING_DESCRIPTION
 *   [ 9: 9][RW] - MISSING_DESCRIPTION
 *   [ 8: 8][RW] - MISSING_DESCRIPTION
 *   [ 7: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_ERROR_REG                         ((TX_MGR_BASE_ADDR) + 0x878)
#define PP_TX_MGR_ERROR_RSV_OFF                                     (10)
#define PP_TX_MGR_ERROR_RSV_LEN                                     (22)
#define PP_TX_MGR_ERROR_RSV_MSK                                     (0xFFFFFC00)
#define PP_TX_MGR_ERROR_RSV_RST                                     (0x0)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_WR_FULL_OFF                      (9)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_WR_FULL_LEN                      (1)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_WR_FULL_MSK                      (0x00000200)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_WR_FULL_RST                      (0x0)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_WR_DIS_OFF                       (8)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_WR_DIS_LEN                       (1)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_WR_DIS_MSK                       (0x00000100)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_WR_DIS_RST                       (0x0)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_PORT_OFF                         (0)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_PORT_LEN                         (8)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_PORT_MSK                         (0x000000FF)
#define PP_TX_MGR_ERROR_TXMNGR_ERR_PORT_RST                         (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CTRL_REG
 * HW_REG_NAME : txmngr_ctrl_reg
 * DESCRIPTION : Control register
 *
 *  Register Fields :
 *   [31:10][RO] - MISSING_DESCRIPTION
 *   [ 9: 9][RW] - MISSING_DESCRIPTION
 *   [ 8: 8][RW] - MISSING_DESCRIPTION
 *   [ 7: 4][RO] - MISSING_DESCRIPTION
 *   [ 3: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CTRL_REG                          ((TX_MGR_BASE_ADDR) + 0x87C)
#define PP_TX_MGR_CTRL_RSV2_OFF                                     (10)
#define PP_TX_MGR_CTRL_RSV2_LEN                                     (22)
#define PP_TX_MGR_CTRL_RSV2_MSK                                     (0xFFFFFC00)
#define PP_TX_MGR_CTRL_RSV2_RST                                     (0x0)
#define PP_TX_MGR_CTRL_TXMNGR_QALIAS_DIS_OFF                        (9)
#define PP_TX_MGR_CTRL_TXMNGR_QALIAS_DIS_LEN                        (1)
#define PP_TX_MGR_CTRL_TXMNGR_QALIAS_DIS_MSK                        (0x00000200)
#define PP_TX_MGR_CTRL_TXMNGR_QALIAS_DIS_RST                        (0x0)
#define PP_TX_MGR_CTRL_TXMNGR_BCKPRS_STALL_OFF                      (8)
#define PP_TX_MGR_CTRL_TXMNGR_BCKPRS_STALL_LEN                      (1)
#define PP_TX_MGR_CTRL_TXMNGR_BCKPRS_STALL_MSK                      (0x00000100)
#define PP_TX_MGR_CTRL_TXMNGR_BCKPRS_STALL_RST                      (0x0)
#define PP_TX_MGR_CTRL_RSV1_OFF                                     (4)
#define PP_TX_MGR_CTRL_RSV1_LEN                                     (4)
#define PP_TX_MGR_CTRL_RSV1_MSK                                     (0x000000F0)
#define PP_TX_MGR_CTRL_RSV1_RST                                     (0x0)
#define PP_TX_MGR_CTRL_TXMNGR_CMDFIFO_THR_OFF                       (0)
#define PP_TX_MGR_CTRL_TXMNGR_CMDFIFO_THR_LEN                       (4)
#define PP_TX_MGR_CTRL_TXMNGR_CMDFIFO_THR_MSK                       (0x0000000F)
#define PP_TX_MGR_CTRL_TXMNGR_CMDFIFO_THR_RST                       (0x3)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BCKPRS_STATUS_0_31_REG
 * HW_REG_NAME : dbg_bckprs_status_0_31
 * DESCRIPTION : Tx PortBack Pressure
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BCKPRS_STATUS_0_31_REG        ((TX_MGR_BASE_ADDR) + 0x900)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_0_31_DBG_BCKPRS_STS_OFF         (0)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_0_31_DBG_BCKPRS_STS_LEN         (32)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_0_31_DBG_BCKPRS_STS_MSK         (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_0_31_DBG_BCKPRS_STS_RST         (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BCKPRS_STATUS_32_63_REG
 * HW_REG_NAME : dbg_bckprs_status_32_63
 * DESCRIPTION : Tx PortBack Pressure
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BCKPRS_STATUS_32_63_REG       ((TX_MGR_BASE_ADDR) + 0x904)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_32_63_DBG_BCKPRS_STS_OFF        (0)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_32_63_DBG_BCKPRS_STS_LEN        (32)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_32_63_DBG_BCKPRS_STS_MSK        (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_32_63_DBG_BCKPRS_STS_RST        (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BCKPRS_STATUS_64_95_REG
 * HW_REG_NAME : dbg_bckprs_status_64_95
 * DESCRIPTION : Tx PortBack Pressure
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BCKPRS_STATUS_64_95_REG       ((TX_MGR_BASE_ADDR) + 0x908)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_64_95_DBG_BCKPRS_STS_OFF        (0)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_64_95_DBG_BCKPRS_STS_LEN        (32)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_64_95_DBG_BCKPRS_STS_MSK        (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_64_95_DBG_BCKPRS_STS_RST        (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BCKPRS_STATUS_96_127_REG
 * HW_REG_NAME : dbg_bckprs_status_96_127
 * DESCRIPTION : Tx PortBack Pressure
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BCKPRS_STATUS_96_127_REG      ((TX_MGR_BASE_ADDR) + 0x90C)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_96_127_DBG_BCKPRS_STS_OFF       (0)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_96_127_DBG_BCKPRS_STS_LEN       (32)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_96_127_DBG_BCKPRS_STS_MSK       (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_96_127_DBG_BCKPRS_STS_RST       (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BCKPRS_STATUS_128_159_REG
 * HW_REG_NAME : dbg_bckprs_status_128_159
 * DESCRIPTION : Tx PortBack Pressure
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BCKPRS_STATUS_128_159_REG     ((TX_MGR_BASE_ADDR) + 0x910)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_128_159_DBG_BCKPRS_STS_OFF      (0)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_128_159_DBG_BCKPRS_STS_LEN      (32)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_128_159_DBG_BCKPRS_STS_MSK      (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_128_159_DBG_BCKPRS_STS_RST      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BCKPRS_STATUS_160_191_REG
 * HW_REG_NAME : dbg_bckprs_status_160_191
 * DESCRIPTION : Tx PortBack Pressure
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BCKPRS_STATUS_160_191_REG     ((TX_MGR_BASE_ADDR) + 0x914)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_160_191_DBG_BCKPRS_STS_OFF      (0)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_160_191_DBG_BCKPRS_STS_LEN      (32)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_160_191_DBG_BCKPRS_STS_MSK      (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_160_191_DBG_BCKPRS_STS_RST      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BCKPRS_STATUS_192_223_REG
 * HW_REG_NAME : dbg_bckprs_status_192_223
 * DESCRIPTION : Tx PortBack Pressure
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BCKPRS_STATUS_192_223_REG     ((TX_MGR_BASE_ADDR) + 0x918)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_192_223_DBG_BCKPRS_STS_OFF      (0)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_192_223_DBG_BCKPRS_STS_LEN      (32)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_192_223_DBG_BCKPRS_STS_MSK      (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_192_223_DBG_BCKPRS_STS_RST      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BCKPRS_STATUS_224_255_REG
 * HW_REG_NAME : dbg_bckprs_status_224_255
 * DESCRIPTION : Tx PortBack Pressure
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BCKPRS_STATUS_224_255_REG     ((TX_MGR_BASE_ADDR) + 0x91C)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_224_255_DBG_BCKPRS_STS_OFF      (0)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_224_255_DBG_BCKPRS_STS_LEN      (32)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_224_255_DBG_BCKPRS_STS_MSK      (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BCKPRS_STATUS_224_255_DBG_BCKPRS_STS_RST      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_REG
 * HW_REG_NAME : dbg_txport_bckprs_ctrl_reg
 * DESCRIPTION : Back Pressure Counter according to different TX
 *               ports
 *
 *  Register Fields :
 *   [31:24][RW] - MISSING_DESCRIPTION
 *   [23:16][RW] - MISSING_DESCRIPTION
 *   [15: 8][RW] - MISSING_DESCRIPTION
 *   [ 7: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_REG        ((TX_MGR_BASE_ADDR) + 0x920)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT4_OFF      (24)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT4_LEN      (8)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT4_MSK      (0xFF000000)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT4_RST      (0x0)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT3_OFF      (16)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT3_LEN      (8)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT3_MSK      (0x00FF0000)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT3_RST      (0x0)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT2_OFF      (8)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT2_LEN      (8)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT2_MSK      (0x0000FF00)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT2_RST      (0x0)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT1_OFF      (0)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT1_LEN      (8)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT1_MSK      (0x000000FF)
#define PP_TX_MGR_DBG_TXPORT_BCKPRS_CTRL_DBG_BCKPRSH_PORT1_RST      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_SCCMD_IND_UNLOCK_REG
 * HW_REG_NAME : txmngr_sccmd_ind_unlock_reg
 * DESCRIPTION : Scheduler Command fifo indirect UnLock
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_SCCMD_IND_UNLOCK_REG              ((TX_MGR_BASE_ADDR) + 0x924)
#define PP_TX_MGR_SCCMD_IND_UNLOCK_TXMNGR_SCCMD_IND_UNLOCK_OFF      (0)
#define PP_TX_MGR_SCCMD_IND_UNLOCK_TXMNGR_SCCMD_IND_UNLOCK_LEN      (32)
#define PP_TX_MGR_SCCMD_IND_UNLOCK_TXMNGR_SCCMD_IND_UNLOCK_MSK      (0xFFFFFFFF)
#define PP_TX_MGR_SCCMD_IND_UNLOCK_TXMNGR_SCCMD_IND_UNLOCK_RST      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_SCCMD_INDADD_REG
 * HW_REG_NAME : txmngr_sccmd_indadd_reg
 * DESCRIPTION : Scheduler Command fifo indirect address
 *
 *  Register Fields :
 *   [31:31][RW] - MISSING_DESCRIPTION
 *   [30:30][RW] - MISSING_DESCRIPTION
 *   [29:11][RO] - MISSING_DESCRIPTION
 *   [10: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_SCCMD_INDADD_REG                  ((TX_MGR_BASE_ADDR) + 0x928)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDEN_OFF               (31)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDEN_LEN               (1)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDEN_MSK               (0x80000000)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDEN_RST               (0x0)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDRWB_OFF              (30)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDRWB_LEN              (1)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDRWB_MSK              (0x40000000)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDRWB_RST              (0x0)
#define PP_TX_MGR_SCCMD_INDADD_RSV1_OFF                             (11)
#define PP_TX_MGR_SCCMD_INDADD_RSV1_LEN                             (19)
#define PP_TX_MGR_SCCMD_INDADD_RSV1_MSK                             (0x3FFFF800)
#define PP_TX_MGR_SCCMD_INDADD_RSV1_RST                             (0x0)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDADD_OFF              (0)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDADD_LEN              (11)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDADD_MSK              (0x000007FF)
#define PP_TX_MGR_SCCMD_INDADD_TXMNGR_SCCMD_INDADD_RST              (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_SCCMD_INDDAT_REG
 * HW_REG_NAME : txmngr_sccmd_inddat_reg
 * DESCRIPTION : Scheduler Command fifo indirect data
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_SCCMD_INDDAT_REG                  ((TX_MGR_BASE_ADDR) + 0x92C)
#define PP_TX_MGR_SCCMD_INDDAT_TXMNGR_SCCMD_INDDAT_OFF              (0)
#define PP_TX_MGR_SCCMD_INDDAT_TXMNGR_SCCMD_INDDAT_LEN              (32)
#define PP_TX_MGR_SCCMD_INDDAT_TXMNGR_SCCMD_INDDAT_MSK              (0xFFFFFFFF)
#define PP_TX_MGR_SCCMD_INDDAT_TXMNGR_SCCMD_INDDAT_RST              (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_0_31_REG
 * HW_REG_NAME : txmngr_txport_byte_crdt_dis_0_31
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_0_31_REG    ((TX_MGR_BASE_ADDR) + 0x1150)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_0_31_TXPORT_BCRDT_DIS_OFF    (0)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_0_31_TXPORT_BCRDT_DIS_LEN    (32)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_0_31_TXPORT_BCRDT_DIS_MSK    (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_0_31_TXPORT_BCRDT_DIS_RST    (0xffffffff)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_32_63_REG
 * HW_REG_NAME : txmngr_txport_byte_crdt_dis_32_63
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_32_63_REG   ((TX_MGR_BASE_ADDR) + 0x1154)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_32_63_TXPORT_BCRDT_DIS_OFF   (0)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_32_63_TXPORT_BCRDT_DIS_LEN   (32)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_32_63_TXPORT_BCRDT_DIS_MSK   (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_32_63_TXPORT_BCRDT_DIS_RST   (0xffffffff)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_64_95_REG
 * HW_REG_NAME : txmngr_txport_byte_crdt_dis_64_95
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_64_95_REG   ((TX_MGR_BASE_ADDR) + 0x1158)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_64_95_TXPORT_BCRDT_DIS_OFF   (0)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_64_95_TXPORT_BCRDT_DIS_LEN   (32)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_64_95_TXPORT_BCRDT_DIS_MSK   (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_64_95_TXPORT_BCRDT_DIS_RST   (0xffffffff)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_96_127_REG
 * HW_REG_NAME : txmngr_txport_byte_crdt_dis_96_127
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_96_127_REG  ((TX_MGR_BASE_ADDR) + 0x115C)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_96_127_TXPORT_BCRDT_DIS_OFF  (0)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_96_127_TXPORT_BCRDT_DIS_LEN  (32)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_96_127_TXPORT_BCRDT_DIS_MSK  (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_96_127_TXPORT_BCRDT_DIS_RST  (0xffffffff)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_128_159_REG
 * HW_REG_NAME : txmngr_txport_byte_crdt_dis_128_159
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_128_159_REG ((TX_MGR_BASE_ADDR) + 0x1160)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_128_159_TXPORT_BCRDT_DIS_OFF (0)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_128_159_TXPORT_BCRDT_DIS_LEN (32)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_128_159_TXPORT_BCRDT_DIS_MSK (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_128_159_TXPORT_BCRDT_DIS_RST (0xffffffff)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_160_191_REG
 * HW_REG_NAME : txmngr_txport_byte_crdt_dis_160_191
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_160_191_REG ((TX_MGR_BASE_ADDR) + 0x1164)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_160_191_TXPORT_BCRDT_DIS_OFF (0)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_160_191_TXPORT_BCRDT_DIS_LEN (32)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_160_191_TXPORT_BCRDT_DIS_MSK (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_160_191_TXPORT_BCRDT_DIS_RST (0xffffffff)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_192_223_REG
 * HW_REG_NAME : txmngr_txport_byte_crdt_dis_192_223
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_192_223_REG ((TX_MGR_BASE_ADDR) + 0x1168)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_192_223_TXPORT_BCRDT_DIS_OFF (0)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_192_223_TXPORT_BCRDT_DIS_LEN (32)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_192_223_TXPORT_BCRDT_DIS_MSK (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_192_223_TXPORT_BCRDT_DIS_RST (0xffffffff)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_224_255_REG
 * HW_REG_NAME : txmngr_txport_byte_crdt_dis_224_255
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_224_255_REG ((TX_MGR_BASE_ADDR) + 0x116C)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_224_255_TXPORT_BCRDT_DIS_OFF (0)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_224_255_TXPORT_BCRDT_DIS_LEN (32)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_224_255_TXPORT_BCRDT_DIS_MSK (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_BYTE_CRDT_DIS_224_255_TXPORT_BCRDT_DIS_RST (0xffffffff)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_0_31_REG
 * HW_REG_NAME : txmngr_codel_en_0_31
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_0_31_REG                  ((TX_MGR_BASE_ADDR) + 0x1170)
#define PP_TX_MGR_CDL_EN_0_31_TXPORT_EN_OFF                         (0)
#define PP_TX_MGR_CDL_EN_0_31_TXPORT_EN_LEN                         (32)
#define PP_TX_MGR_CDL_EN_0_31_TXPORT_EN_MSK                         (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_0_31_TXPORT_EN_RST                         (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_32_63_REG
 * HW_REG_NAME : txmngr_codel_en_32_63
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_32_63_REG                 ((TX_MGR_BASE_ADDR) + 0x1174)
#define PP_TX_MGR_CDL_EN_32_63_TXPORT_EN_OFF                        (0)
#define PP_TX_MGR_CDL_EN_32_63_TXPORT_EN_LEN                        (32)
#define PP_TX_MGR_CDL_EN_32_63_TXPORT_EN_MSK                        (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_32_63_TXPORT_EN_RST                        (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_64_95_REG
 * HW_REG_NAME : txmngr_codel_en_64_95
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_64_95_REG                 ((TX_MGR_BASE_ADDR) + 0x1178)
#define PP_TX_MGR_CDL_EN_64_95_TXPORT_EN_OFF                        (0)
#define PP_TX_MGR_CDL_EN_64_95_TXPORT_EN_LEN                        (32)
#define PP_TX_MGR_CDL_EN_64_95_TXPORT_EN_MSK                        (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_64_95_TXPORT_EN_RST                        (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_96_127_REG
 * HW_REG_NAME : txmngr_codel_en_96_127
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_96_127_REG                ((TX_MGR_BASE_ADDR) + 0x117C)
#define PP_TX_MGR_CDL_EN_96_127_TXPORT_EN_OFF                       (0)
#define PP_TX_MGR_CDL_EN_96_127_TXPORT_EN_LEN                       (32)
#define PP_TX_MGR_CDL_EN_96_127_TXPORT_EN_MSK                       (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_96_127_TXPORT_EN_RST                       (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_128_159_REG
 * HW_REG_NAME : txmngr_codel_en_128_159
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_128_159_REG               ((TX_MGR_BASE_ADDR) + 0x1180)
#define PP_TX_MGR_CDL_EN_128_159_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_128_159_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_128_159_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_128_159_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_160_191_REG
 * HW_REG_NAME : txmngr_codel_en_160_191
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_160_191_REG               ((TX_MGR_BASE_ADDR) + 0x1184)
#define PP_TX_MGR_CDL_EN_160_191_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_160_191_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_160_191_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_160_191_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_192_223_REG
 * HW_REG_NAME : txmngr_codel_en_192_223
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_192_223_REG               ((TX_MGR_BASE_ADDR) + 0x1188)
#define PP_TX_MGR_CDL_EN_192_223_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_192_223_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_192_223_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_192_223_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_224_255_REG
 * HW_REG_NAME : txmngr_codel_en_224_255
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_224_255_REG               ((TX_MGR_BASE_ADDR) + 0x118C)
#define PP_TX_MGR_CDL_EN_224_255_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_224_255_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_224_255_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_224_255_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_256_287_REG
 * HW_REG_NAME : txmngr_codel_en_256_287
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_256_287_REG               ((TX_MGR_BASE_ADDR) + 0x1190)
#define PP_TX_MGR_CDL_EN_256_287_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_256_287_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_256_287_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_256_287_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_288_319_REG
 * HW_REG_NAME : txmngr_codel_en_288_319
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_288_319_REG               ((TX_MGR_BASE_ADDR) + 0x1194)
#define PP_TX_MGR_CDL_EN_288_319_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_288_319_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_288_319_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_288_319_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_320_351_REG
 * HW_REG_NAME : txmngr_codel_en_320_351
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_320_351_REG               ((TX_MGR_BASE_ADDR) + 0x1198)
#define PP_TX_MGR_CDL_EN_320_351_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_320_351_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_320_351_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_320_351_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_352_383_REG
 * HW_REG_NAME : txmngr_codel_en_352_383
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_352_383_REG               ((TX_MGR_BASE_ADDR) + 0x119C)
#define PP_TX_MGR_CDL_EN_352_383_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_352_383_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_352_383_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_352_383_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_384_415_REG
 * HW_REG_NAME : txmngr_codel_en_384_415
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_384_415_REG               ((TX_MGR_BASE_ADDR) + 0x11A0)
#define PP_TX_MGR_CDL_EN_384_415_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_384_415_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_384_415_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_384_415_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_416_447_REG
 * HW_REG_NAME : txmngr_codel_en_416_447
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_416_447_REG               ((TX_MGR_BASE_ADDR) + 0x11A4)
#define PP_TX_MGR_CDL_EN_416_447_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_416_447_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_416_447_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_416_447_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_448_479_REG
 * HW_REG_NAME : txmngr_codel_en_448_479
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_448_479_REG               ((TX_MGR_BASE_ADDR) + 0x11A8)
#define PP_TX_MGR_CDL_EN_448_479_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_448_479_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_448_479_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_448_479_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_EN_480_511_REG
 * HW_REG_NAME : txmngr_codel_en_480_511
 * DESCRIPTION : EN
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_EN_480_511_REG               ((TX_MGR_BASE_ADDR) + 0x11AC)
#define PP_TX_MGR_CDL_EN_480_511_TXPORT_EN_OFF                      (0)
#define PP_TX_MGR_CDL_EN_480_511_TXPORT_EN_LEN                      (32)
#define PP_TX_MGR_CDL_EN_480_511_TXPORT_EN_MSK                      (0xFFFFFFFF)
#define PP_TX_MGR_CDL_EN_480_511_TXPORT_EN_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_5MS_TIME_DEF_REG
 * HW_REG_NAME : txmngr_codel_5ms_time_def_reg
 * DESCRIPTION : Codel 5ms time definition register
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_5MS_TIME_DEF_REG             ((TX_MGR_BASE_ADDR) + 0x11B0)
#define PP_TX_MGR_CDL_5MS_TIME_DEF_TXMNGR_CDL_5MS_DEF_OFF           (0)
#define PP_TX_MGR_CDL_5MS_TIME_DEF_TXMNGR_CDL_5MS_DEF_LEN           (32)
#define PP_TX_MGR_CDL_5MS_TIME_DEF_TXMNGR_CDL_5MS_DEF_MSK           (0xFFFFFFFF)
#define PP_TX_MGR_CDL_5MS_TIME_DEF_TXMNGR_CDL_5MS_DEF_RST           (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_100MS_TIME_DEF_REG
 * HW_REG_NAME : txmngr_codel_100ms_time_def_reg
 * DESCRIPTION : Codel 100ms time definition register
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_100MS_TIME_DEF_REG           ((TX_MGR_BASE_ADDR) + 0x11B4)
#define PP_TX_MGR_CDL_100MS_TIME_DEF_TXMNGR_CDL_100MS_DEF_OFF       (0)
#define PP_TX_MGR_CDL_100MS_TIME_DEF_TXMNGR_CDL_100MS_DEF_LEN       (32)
#define PP_TX_MGR_CDL_100MS_TIME_DEF_TXMNGR_CDL_100MS_DEF_MSK       (0xFFFFFFFF)
#define PP_TX_MGR_CDL_100MS_TIME_DEF_TXMNGR_CDL_100MS_DEF_RST       (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_LDROP_RTC_CTRL_REG
 * HW_REG_NAME : txmngr_codel_ldrop_rtc_ctrl_reg
 * DESCRIPTION : Codel Control register
 *
 *  Register Fields :
 *   [31:31][RW] - MISSING_DESCRIPTION
 *   [30:16][RW] - MISSING_DESCRIPTION
 *   [15: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_REG           ((TX_MGR_BASE_ADDR) + 0x11B8)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_LOOP_DROP_EN_OFF    (31)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_LOOP_DROP_EN_LEN    (1)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_LOOP_DROP_EN_MSK    (0x80000000)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_LOOP_DROP_EN_RST    (0x0)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_LOOP_DROP_CNT_OFF   (16)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_LOOP_DROP_CNT_LEN   (15)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_LOOP_DROP_CNT_MSK   (0x7FFF0000)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_LOOP_DROP_CNT_RST   (0x0)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_RTC_DROP_DIV_OFF    (0)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_RTC_DROP_DIV_LEN    (16)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_RTC_DROP_DIV_MSK    (0x0000FFFF)
#define PP_TX_MGR_CDL_LDROP_RTC_CTRL_TXMNGR_CDL_RTC_DROP_DIV_RST    (0x1)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_RTC_TARGET_DIV_REG
 * HW_REG_NAME : txmngr_codel_rtc_target_div_reg
 * DESCRIPTION : Codel RTC target division register
 *
 *  Register Fields :
 *   [31:24][RO] - MISSING_DESCRIPTION
 *   [23: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_REG           ((TX_MGR_BASE_ADDR) + 0x11BC)
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_RSV_OFF                        (24)
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_RSV_LEN                        (8)
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_RSV_MSK                        (0xFF000000)
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_RSV_RST                        (0x0)
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_TXMNGR_CDL_RTC_TARGET_DIV_OFF  (0)
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_TXMNGR_CDL_RTC_TARGET_DIV_LEN  (24)
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_TXMNGR_CDL_RTC_TARGET_DIV_MSK  (0x00FFFFFF)
#define PP_TX_MGR_CDL_RTC_TARGET_DIV_TXMNGR_CDL_RTC_TARGET_DIV_RST  (0x493e0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_Q_STAT_RST_CTRL_REG
 * HW_REG_NAME : txmngr_codel_queue_stat_rst_ctrl_reg
 * DESCRIPTION : Codel Queue Stat counters reset register
 *
 *  Register Fields :
 *   [31:16][RO] - MISSING_DESCRIPTION
 *   [15:15][RW] - MISSING_DESCRIPTION
 *   [14:12][RW] - MISSING_DESCRIPTION
 *   [11:10][RO] - MISSING_DESCRIPTION
 *   [ 9: 9][RW] - MISSING_DESCRIPTION
 *   [ 8: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_REG          ((TX_MGR_BASE_ADDR) + 0x11C0)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_RSV2_OFF                      (16)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_RSV2_LEN                      (16)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_RSV2_MSK                      (0xFFFF0000)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_RSV2_RST                      (0x0)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_EN_OFF         (15)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_EN_LEN         (1)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_EN_MSK         (0x00008000)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_EN_RST         (0x0)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_TYPE_CNT_OFF   (12)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_TYPE_CNT_LEN   (3)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_TYPE_CNT_MSK   (0x00007000)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_TYPE_CNT_RST   (0x0)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_RSV1_OFF                      (10)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_RSV1_LEN                      (2)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_RSV1_MSK                      (0x00000C00)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_RSV1_RST                      (0x0)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_ALL_QS_OFF     (9)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_ALL_QS_LEN     (1)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_ALL_QS_MSK     (0x00000200)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_ALL_QS_RST     (0x0)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_Q_NUM_OFF      (0)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_Q_NUM_LEN      (9)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_Q_NUM_MSK      (0x000001FF)
#define PP_TX_MGR_CDL_Q_STAT_RST_CTRL_TXMNGR_CDL_RST_Q_NUM_RST      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_CNTR_RST_REG
 * HW_REG_NAME : txmngr_dbg_cntr_rst_reg
 * DESCRIPTION : Debug counters Reset Control reg
 *
 *  Register Fields :
 *   [31:16][RO] - MISSING_DESCRIPTION
 *   [15: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_CNTR_RST_REG                 ((TX_MGR_BASE_ADDR) + 0x11C4)
#define PP_TX_MGR_DBG_CNTR_RST_RSV_OFF                              (16)
#define PP_TX_MGR_DBG_CNTR_RST_RSV_LEN                              (16)
#define PP_TX_MGR_DBG_CNTR_RST_RSV_MSK                              (0xFFFF0000)
#define PP_TX_MGR_DBG_CNTR_RST_RSV_RST                              (0x0)
#define PP_TX_MGR_DBG_CNTR_RST_DBG_RST_CNT_OFF                      (0)
#define PP_TX_MGR_DBG_CNTR_RST_DBG_RST_CNT_LEN                      (16)
#define PP_TX_MGR_DBG_CNTR_RST_DBG_RST_CNT_MSK                      (0x0000FFFF)
#define PP_TX_MGR_DBG_CNTR_RST_DBG_RST_CNT_RST                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_BM_ADDRH_REG
 * HW_REG_NAME : txmngr_bm_addrh_reg
 * DESCRIPTION : BUffer Manager drop Addr High
 *
 *  Register Fields :
 *   [31: 4][RO] - MISSING_DESCRIPTION
 *   [ 3: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_BM_ADDRH_REG                     ((TX_MGR_BASE_ADDR) + 0x11C8)
#define PP_TX_MGR_BM_ADDRH_RSV1_OFF                                 (4)
#define PP_TX_MGR_BM_ADDRH_RSV1_LEN                                 (28)
#define PP_TX_MGR_BM_ADDRH_RSV1_MSK                                 (0xFFFFFFF0)
#define PP_TX_MGR_BM_ADDRH_RSV1_RST                                 (0x0)
#define PP_TX_MGR_BM_ADDRH_OFF                                      (0)
#define PP_TX_MGR_BM_ADDRH_LEN                                      (4)
#define PP_TX_MGR_BM_ADDRH_MSK                                      (0x0000000F)
#define PP_TX_MGR_BM_ADDRH_RST                                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_BM_ADDRL_REG
 * HW_REG_NAME : txmngr_bm_addrl_reg
 * DESCRIPTION : Buffer Manager drop Addr Low
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_BM_ADDRL_REG                     ((TX_MGR_BASE_ADDR) + 0x11CC)
#define PP_TX_MGR_BM_ADDRL_OFF                                      (0)
#define PP_TX_MGR_BM_ADDRL_LEN                                      (32)
#define PP_TX_MGR_BM_ADDRL_MSK                                      (0xFFFFFFFF)
#define PP_TX_MGR_BM_ADDRL_RST                                      (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_CDL_RTC_CNTR_REG
 * HW_REG_NAME : txmngr_codel_rtc_cntr_reg
 * DESCRIPTION : Codel RTC counter
 *
 *  Register Fields :
 *   [31:16][RO] - MISSING_DESCRIPTION
 *   [15: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_CDL_RTC_CNTR_REG                 ((TX_MGR_BASE_ADDR) + 0x11D0)
#define PP_TX_MGR_CDL_RTC_CNTR_RSV1_OFF                             (16)
#define PP_TX_MGR_CDL_RTC_CNTR_RSV1_LEN                             (16)
#define PP_TX_MGR_CDL_RTC_CNTR_RSV1_MSK                             (0xFFFF0000)
#define PP_TX_MGR_CDL_RTC_CNTR_RSV1_RST                             (0x0)
#define PP_TX_MGR_CDL_RTC_CNTR_OFF                                  (0)
#define PP_TX_MGR_CDL_RTC_CNTR_LEN                                  (16)
#define PP_TX_MGR_CDL_RTC_CNTR_MSK                                  (0x0000FFFF)
#define PP_TX_MGR_CDL_RTC_CNTR_RST                                  (0x0)

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_RSZ_ADDRH_REG
 * HW_REG_NAME : txport_rsz_addrh_reg
 * DESCRIPTION : Ring Size and Addr High
 *
 *  Register Fields :
 *   [31: 8][RW] - MISSING_DESCRIPTION
 *   [ 7: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_REG               ((TX_MGR_BASE_ADDR) + 0x60)
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_OFF                              (8)
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_LEN                              (24)
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_MSK                              (0xFFFFFF00)
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_RST                              (0x0)
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_TXPORT_ADDRH_OFF                 (0)
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_TXPORT_ADDRH_LEN                 (8)
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_TXPORT_ADDRH_MSK                 (0x000000FF)
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_TXPORT_ADDRH_RST                 (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_TXPORT_RSZ_ADDRH_REG_IDX
 * NUM OF REGISTERS : 256
 */
#define PP_TX_MGR_TXPORT_RSZ_ADDRH_REG_IDX(idx) \
	(PP_TX_MGR_TXPORT_RSZ_ADDRH_REG + ((idx) << 3))

/**
 * SW_REG_NAME : PP_TX_MGR_TXPORT_ADDRL_REG
 * HW_REG_NAME : txport_addrl_reg
 * DESCRIPTION : Addr Low
 *
 *  Register Fields :
 *   [31: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_TXPORT_ADDRL_REG                   ((TX_MGR_BASE_ADDR) + 0x64)
#define PP_TX_MGR_TXPORT_ADDRL_OFF                                  (0)
#define PP_TX_MGR_TXPORT_ADDRL_LEN                                  (32)
#define PP_TX_MGR_TXPORT_ADDRL_MSK                                  (0xFFFFFFFF)
#define PP_TX_MGR_TXPORT_ADDRL_RST                                  (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_TXPORT_ADDRL_REG_IDX
 * NUM OF REGISTERS : 256
 */
#define PP_TX_MGR_TXPORT_ADDRL_REG_IDX(idx) \
	(PP_TX_MGR_TXPORT_ADDRL_REG + ((idx) << 3))

/**
 * SW_REG_NAME : PP_TX_MGR_PKT_OVERHEAD_REG
 * HW_REG_NAME : txmngr_pkt_overhead_reg
 * DESCRIPTION : Packet Overhead per port register
 *
 *  Register Fields :
 *   [31:26][RO] - MISSING_DESCRIPTION
 *   [25:16][RW] - Size of packet header for odd numbered ports
 *   [15:10][RO] - MISSING_DESCRIPTION
 *   [ 9: 0][RW] - Size of packet header for even numbered ports
 *
 */
#define PP_TX_MGR_PKT_OVERHEAD_REG                 ((TX_MGR_BASE_ADDR) + 0x1200)
#define PP_TX_MGR_PKT_OVERHEAD_RSV1_OFF                             (26)
#define PP_TX_MGR_PKT_OVERHEAD_RSV1_LEN                             (6)
#define PP_TX_MGR_PKT_OVERHEAD_RSV1_MSK                             (0xFC000000)
#define PP_TX_MGR_PKT_OVERHEAD_RSV1_RST                             (0x0)
#define PP_TX_MGR_PKT_OVERHEAD_TXMNGR_PKT_OVERHEAD1_OFF             (16)
#define PP_TX_MGR_PKT_OVERHEAD_TXMNGR_PKT_OVERHEAD1_LEN             (10)
#define PP_TX_MGR_PKT_OVERHEAD_TXMNGR_PKT_OVERHEAD1_MSK             (0x03FF0000)
#define PP_TX_MGR_PKT_OVERHEAD_TXMNGR_PKT_OVERHEAD1_RST             (0x0)
#define PP_TX_MGR_PKT_OVERHEAD_RSV0_OFF                             (10)
#define PP_TX_MGR_PKT_OVERHEAD_RSV0_LEN                             (6)
#define PP_TX_MGR_PKT_OVERHEAD_RSV0_MSK                             (0x0000FC00)
#define PP_TX_MGR_PKT_OVERHEAD_RSV0_RST                             (0x0)
#define PP_TX_MGR_PKT_OVERHEAD_TXMNGR_PKT_OVERHEAD0_OFF             (0)
#define PP_TX_MGR_PKT_OVERHEAD_TXMNGR_PKT_OVERHEAD0_LEN             (10)
#define PP_TX_MGR_PKT_OVERHEAD_TXMNGR_PKT_OVERHEAD0_MSK             (0x000003FF)
#define PP_TX_MGR_PKT_OVERHEAD_TXMNGR_PKT_OVERHEAD0_RST             (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_PKT_OVERHEAD_REG_IDX
 * NUM OF REGISTERS : 128
 */
#define PP_TX_MGR_PKT_OVERHEAD_REG_IDX(idx) \
	(PP_TX_MGR_PKT_OVERHEAD_REG + ((idx) << 2))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BYTE_CTR_CTRL_REG
 * HW_REG_NAME : dbg_byte_ctr_ctrl_reg
 * DESCRIPTION : Byte Counter according to queue, port and machine
 *               Control
 *
 *  Register Fields :
 *   [31:28][RO] - MISSING_DESCRIPTION
 *   [27:27][RW] - MISSING_DESCRIPTION
 *   [26:17][RW] - MISSING_DESCRIPTION
 *   [16:16][RW] - MISSING_DESCRIPTION
 *   [15: 8][RW] - MISSING_DESCRIPTION
 *   [ 7: 7][RW] - MISSING_DESCRIPTION
 *   [ 6: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_REG             ((TX_MGR_BASE_ADDR) + 0x8c0)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_RSV2_OFF                        (28)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_RSV2_LEN                        (4)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_RSV2_MSK                        (0xF0000000)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_RSV2_RST                        (0x0)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_QMQ_ALL_OFF                 (27)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_QMQ_ALL_LEN                 (1)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_QMQ_ALL_MSK                 (0x08000000)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_QMQ_ALL_RST                 (0x0)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_QMQ_OFF                     (17)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_QMQ_LEN                     (10)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_QMQ_MSK                     (0x07FE0000)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_QMQ_RST                     (0x0)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXPORT_ALL_OFF              (16)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXPORT_ALL_LEN              (1)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXPORT_ALL_MSK              (0x00010000)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXPORT_ALL_RST              (0x0)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXPORT_OFF                  (8)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXPORT_LEN                  (8)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXPORT_MSK                  (0x0000FF00)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXPORT_RST                  (0x0)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXMCHN_ALL_OFF              (7)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXMCHN_ALL_LEN              (1)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXMCHN_ALL_MSK              (0x00000080)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXMCHN_ALL_RST              (0x0)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXMCHN_OFF                  (0)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXMCHN_LEN                  (7)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXMCHN_MSK                  (0x0000007F)
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_DBG_TXMCHN_RST                  (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_BYTE_CTR_CTRL_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_BYTE_CTR_CTRL_REG_IDX(idx) \
	(PP_TX_MGR_DBG_BYTE_CTR_CTRL_REG + ((idx) << 4))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BYTE_CTRH_REG
 * HW_REG_NAME : dbg_byte_ctrh_reg
 * DESCRIPTION : Byte Counter according to queue, port and machine
 *               High
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BYTE_CTRH_REG                 ((TX_MGR_BASE_ADDR) + 0x8c4)
#define PP_TX_MGR_DBG_BYTE_CTRH_OFF                                 (0)
#define PP_TX_MGR_DBG_BYTE_CTRH_LEN                                 (32)
#define PP_TX_MGR_DBG_BYTE_CTRH_MSK                                 (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BYTE_CTRH_RST                                 (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_BYTE_CTRH_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_BYTE_CTRH_REG_IDX(idx) \
	(PP_TX_MGR_DBG_BYTE_CTRH_REG + ((idx) << 4))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_BYTE_CTRL_REG
 * HW_REG_NAME : dbg_byte_ctrl_reg
 * DESCRIPTION : Byte Counter according to queue, port and machine
 *               Low
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_BYTE_CTRL_REG                 ((TX_MGR_BASE_ADDR) + 0x8c8)
#define PP_TX_MGR_DBG_BYTE_CTRL_OFF                                 (0)
#define PP_TX_MGR_DBG_BYTE_CTRL_LEN                                 (32)
#define PP_TX_MGR_DBG_BYTE_CTRL_MSK                                 (0xFFFFFFFF)
#define PP_TX_MGR_DBG_BYTE_CTRL_RST                                 (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_BYTE_CTRL_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_BYTE_CTRL_REG_IDX(idx) \
	(PP_TX_MGR_DBG_BYTE_CTRL_REG + ((idx) << 4))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_QM_POP_DLY_CTRL_REG
 * HW_REG_NAME : dbg_qm_pop_dly_ctrl_reg
 * DESCRIPTION : QM POP Delay Counter according to queue, port and
 *               threshold Control
 *
 *  Register Fields :
 *   [31:31][RW] - MISSING_DESCRIPTION
 *   [30:21][RW] - MISSING_DESCRIPTION
 *   [20:20][RW] - MISSING_DESCRIPTION
 *   [19:12][RW] - MISSING_DESCRIPTION
 *   [11: 0][RW] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_REG           ((TX_MGR_BASE_ADDR) + 0x880)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_QMQ_ALL_OFF               (31)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_QMQ_ALL_LEN               (1)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_QMQ_ALL_MSK               (0x80000000)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_QMQ_ALL_RST               (0x0)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_QMQ_OFF                   (21)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_QMQ_LEN                   (10)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_QMQ_MSK                   (0x7FE00000)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_QMQ_RST                   (0x0)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TXPORT_ALL_OFF            (20)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TXPORT_ALL_LEN            (1)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TXPORT_ALL_MSK            (0x00100000)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TXPORT_ALL_RST            (0x0)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TXPORT_OFF                (12)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TXPORT_LEN                (8)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TXPORT_MSK                (0x000FF000)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TXPORT_RST                (0x0)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TRESHOLD_OFF              (0)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TRESHOLD_LEN              (12)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TRESHOLD_MSK              (0x00000FFF)
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_DBG_TRESHOLD_RST              (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_QM_POP_DLY_CTRL_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_QM_POP_DLY_CTRL_REG_IDX(idx) \
	(PP_TX_MGR_DBG_QM_POP_DLY_CTRL_REG + ((idx) << 4))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_QM_POPDLYH_REG
 * HW_REG_NAME : dbg_qm_popdlyh_reg
 * DESCRIPTION : POP Descriptor High
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_QM_POPDLYH_REG                ((TX_MGR_BASE_ADDR) + 0x884)
#define PP_TX_MGR_DBG_QM_POPDLYH_OFF                                (0)
#define PP_TX_MGR_DBG_QM_POPDLYH_LEN                                (32)
#define PP_TX_MGR_DBG_QM_POPDLYH_MSK                                (0xFFFFFFFF)
#define PP_TX_MGR_DBG_QM_POPDLYH_RST                                (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_QM_POPDLYH_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_QM_POPDLYH_REG_IDX(idx) \
	(PP_TX_MGR_DBG_QM_POPDLYH_REG + ((idx) << 4))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_QM_POPDLYL_REG
 * HW_REG_NAME : dbg_qm_popdlyl_reg
 * DESCRIPTION : POP Descriptor Low
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_QM_POPDLYL_REG                ((TX_MGR_BASE_ADDR) + 0x888)
#define PP_TX_MGR_DBG_QM_POPDLYL_OFF                                (0)
#define PP_TX_MGR_DBG_QM_POPDLYL_LEN                                (32)
#define PP_TX_MGR_DBG_QM_POPDLYL_MSK                                (0xFFFFFFFF)
#define PP_TX_MGR_DBG_QM_POPDLYL_RST                                (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_QM_POPDLYL_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_QM_POPDLYL_REG_IDX(idx) \
	(PP_TX_MGR_DBG_QM_POPDLYL_REG + ((idx) << 4))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_REG
 * HW_REG_NAME : dbg_qm_popdly_desc_cnt_reg
 * DESCRIPTION : POP Descriptor with above threshold delay counter
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_REG        ((TX_MGR_BASE_ADDR) + 0x88c)
#define PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_DBG_QM_POPDLYH_OFF         (0)
#define PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_DBG_QM_POPDLYH_LEN         (32)
#define PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_DBG_QM_POPDLYH_MSK         (0xFFFFFFFF)
#define PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_DBG_QM_POPDLYH_RST         (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_REG_IDX(idx) \
	(PP_TX_MGR_DBG_QM_POPDLY_DESC_CNT_REG + ((idx) << 4))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_REG
 * HW_REG_NAME : dbg_txport_act_pkt_crdt_reg
 * DESCRIPTION : Debug TXport Actual Packet credit
 *
 *  Register Fields :
 *   [31: 0][RO] - Actual packet credit of port. The amount of packet
 *                 credits the port currently has
 *
 */
#define PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_REG       ((TX_MGR_BASE_ADDR) + 0x950)
#define PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_DBG_TXPORT_PKT_CRDT_OFF   (0)
#define PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_DBG_TXPORT_PKT_CRDT_LEN   (32)
#define PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_DBG_TXPORT_PKT_CRDT_MSK   (0xFFFFFFFF)
#define PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_DBG_TXPORT_PKT_CRDT_RST   (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_REG_IDX
 * NUM OF REGISTERS : 256
 */
#define PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_REG_IDX(idx) \
	(PP_TX_MGR_DBG_TXPORT_ACT_PKT_CRDT_REG + ((idx) << 3))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_REG
 * HW_REG_NAME : dbg_txport_act_byte_crdt_reg
 * DESCRIPTION : Debug TXport Actual Byte credit
 *
 *  Register Fields :
 *   [31: 0][RO] - Actual byte credit of port. The amount of byte
 *                 credits the port currently has
 *
 */
#define PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_REG      ((TX_MGR_BASE_ADDR) + 0x954)
#define PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_DBG_TXPORT_BYTE_CRDT_OFF (0)
#define PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_DBG_TXPORT_BYTE_CRDT_LEN (32)
#define PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_DBG_TXPORT_BYTE_CRDT_MSK (0xFFFFFFFF)
#define PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_DBG_TXPORT_BYTE_CRDT_RST (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_REG_IDX
 * NUM OF REGISTERS : 256
 */
#define PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_REG_IDX(idx) \
	(PP_TX_MGR_DBG_TXPORT_ACT_BYTE_CRDT_REG + ((idx) << 3))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_TXPORT_BCKPRSH_REG
 * HW_REG_NAME : dbg_txport_bckprsh_reg
 * DESCRIPTION : Tx Port Number of cycles in Back Pressure High
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_TXPORT_BCKPRSH_REG            ((TX_MGR_BASE_ADDR) + 0x930)
#define PP_TX_MGR_DBG_TXPORT_BCKPRSH_OFF                            (0)
#define PP_TX_MGR_DBG_TXPORT_BCKPRSH_LEN                            (32)
#define PP_TX_MGR_DBG_TXPORT_BCKPRSH_MSK                            (0xFFFFFFFF)
#define PP_TX_MGR_DBG_TXPORT_BCKPRSH_RST                            (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_TXPORT_BCKPRSH_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_TXPORT_BCKPRSH_REG_IDX(idx) \
	(PP_TX_MGR_DBG_TXPORT_BCKPRSH_REG + ((idx) << 3))

/**
 * SW_REG_NAME : PP_TX_MGR_DBG_TXPORT_BCKPRSL_REG
 * HW_REG_NAME : dbg_txport_bckprsl_reg
 * DESCRIPTION : Tx Port Number of cycles in Back Pressure Low
 *
 *  Register Fields :
 *   [31: 0][RO] - MISSING_DESCRIPTION
 *
 */
#define PP_TX_MGR_DBG_TXPORT_BCKPRSL_REG            ((TX_MGR_BASE_ADDR) + 0x934)
#define PP_TX_MGR_DBG_TXPORT_BCKPRSL_OFF                            (0)
#define PP_TX_MGR_DBG_TXPORT_BCKPRSL_LEN                            (32)
#define PP_TX_MGR_DBG_TXPORT_BCKPRSL_MSK                            (0xFFFFFFFF)
#define PP_TX_MGR_DBG_TXPORT_BCKPRSL_RST                            (0x0)
/**
 * REG_IDX_ACCESS   : PP_TX_MGR_DBG_TXPORT_BCKPRSL_REG_IDX
 * NUM OF REGISTERS : 4
 */
#define PP_TX_MGR_DBG_TXPORT_BCKPRSL_REG_IDX(idx) \
	(PP_TX_MGR_DBG_TXPORT_BCKPRSL_REG + ((idx) << 3))

#endif
