TimeQuest Timing Analyzer report for FLASH
Tue Jan 12 16:37:43 2016
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Slow 1200mV 85C Model Metastability Report
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Hold: 'CLK'
 25. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 0C Model Metastability Report
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'CLK'
 35. Fast 1200mV 0C Model Hold: 'CLK'
 36. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast 1200mV 0C Model Metastability Report
 40. Multicorner Timing Analysis Summary
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Board Trace Model Assignments
 44. Input Transition Times
 45. Signal Integrity Metrics (Slow 1200mv 0c Model)
 46. Signal Integrity Metrics (Slow 1200mv 85c Model)
 47. Signal Integrity Metrics (Fast 1200mv 0c Model)
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; FLASH                                                            ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE6F17C8                                                      ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 198.33 MHz ; 198.33 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.042 ; -142.958           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -80.324                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.042 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.964      ;
; -4.013 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.935      ;
; -3.751 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[9]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.673      ;
; -3.741 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.670      ;
; -3.722 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[9]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.644      ;
; -3.711 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.640      ;
; -3.654 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.576      ;
; -3.649 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.576      ;
; -3.625 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.547      ;
; -3.619 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.546      ;
; -3.604 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[6]   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.533      ;
; -3.595 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.524      ;
; -3.592 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.519      ;
; -3.584 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.511      ;
; -3.575 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[6]   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.504      ;
; -3.565 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.494      ;
; -3.503 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.430      ;
; -3.473 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.400      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.468 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.388      ;
; -3.449 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.378      ;
; -3.446 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.373      ;
; -3.441 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.365      ;
; -3.438 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.365      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.357      ;
; -3.432 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.361      ;
; -3.422 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.341      ;
; -3.419 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.348      ;
; -3.412 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.336      ;
; -3.402 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.331      ;
; -3.392 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.317      ;
; -3.373 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.298      ;
; -3.364 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[4]   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.293      ;
; -3.357 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.284      ;
; -3.343 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.268      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.341 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.261      ;
; -3.335 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[4]   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.264      ;
; -3.328 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.253      ;
; -3.327 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.254      ;
; -3.326 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.245      ;
; -3.322 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.247      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.304 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.224      ;
; -3.303 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.232      ;
; -3.300 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.227      ;
; -3.296 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.221      ;
; -3.295 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[21]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.216      ;
; -3.295 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[22]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.216      ;
; -3.295 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[24]   ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.216      ;
; -3.292 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.217      ;
; -3.292 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.219      ;
; -3.286 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.215      ;
; -3.276 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.201      ;
; -3.273 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.202      ;
; -3.264 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.183      ;
; -3.256 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.185      ;
; -3.248 ; flash_module:U1|Count1[21]   ; flash_module:U1|rLED_Out     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.168      ;
; -3.246 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.171      ;
; -3.245 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[11]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.165      ;
; -3.245 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[14]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.165      ;
; -3.245 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[18]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.165      ;
; -3.245 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[16]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.165      ;
; -3.244 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[12]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.164      ;
; -3.244 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[13]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.164      ;
; -3.242 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[19]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.162      ;
; -3.242 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.162      ;
; -3.232 ; flow_module:U2|Count1MS[5]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.157      ;
; -3.227 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.152      ;
; -3.212 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.132      ;
; -3.212 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.132      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; flash_module:U1|rLED_Out     ; flash_module:U1|rLED_Out     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; flow_module:U2|rLED_Out[0]   ; flow_module:U2|rLED_Out[0]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; flow_module:U2|Count500MS[8] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.802      ;
; 0.512 ; flow_module:U2|rLED_Out[0]   ; flow_module:U2|rLED_Out[1]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.805      ;
; 0.677 ; flow_module:U2|rLED_Out[1]   ; flow_module:U2|rLED_Out[2]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.970      ;
; 0.747 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.039      ;
; 0.761 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[2]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; flow_module:U2|Count1MS[12]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; flash_module:U1|Count1[9]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; flash_module:U1|Count1[15]   ; flash_module:U1|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; flash_module:U1|Count1[17]   ; flash_module:U1|Count1[17]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count1MS[7]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[10]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; flash_module:U1|Count1[23]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count1MS[3]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; flow_module:U2|Count1MS[5]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; flash_module:U1|Count1[10]   ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[11]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; flow_module:U2|Count1MS[13]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.058      ;
; 0.770 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.062      ;
; 0.778 ; flow_module:U2|rLED_Out[1]   ; flow_module:U2|rLED_Out[0]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.071      ;
; 0.783 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.076      ;
; 0.796 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[0]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.088      ;
; 1.108 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.400      ;
; 1.115 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[3]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; flash_module:U1|Count1[9]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; flow_module:U2|Count1MS[12]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[11]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.410      ;
; 1.125 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; flash_module:U1|Count1[22]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.134 ; flow_module:U2|Count1MS[5]   ; flow_module:U2|Count1MS[7]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.143 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.435      ;
; 1.154 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.446      ;
; 1.161 ; flow_module:U2|Count1MS[15]  ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.454      ;
; 1.161 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[21]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.453      ;
; 1.163 ; flash_module:U1|Count1[24]   ; flash_module:U1|Count1[24]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.455      ;
; 1.164 ; flash_module:U1|Count1[22]   ; flash_module:U1|Count1[22]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.456      ;
; 1.248 ; flash_module:U1|Count1[15]   ; flash_module:U1|Count1[17]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.541      ;
; 1.255 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count1MS[10]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.557      ;
; 1.265 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.559      ;
; 1.267 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.559      ;
; 1.273 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count1MS[11]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count1MS[7]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.567      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|rLED_Out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[8] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[2]   ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[10]  ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[11]  ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[12]  ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[13]  ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[15]  ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[2]   ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[3]   ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[5]   ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[7]   ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[0]   ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[1]   ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[2]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[0]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[10]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[1]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[2]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[3]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[4]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[5]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[6]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[7]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[8]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[9]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[14]  ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[8]   ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[9]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[11]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[12]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[13]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[14]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[15]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[16]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[17]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[18]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[19]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[20]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[21]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[22]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[23]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[24]   ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|rLED_Out     ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[4]   ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[6]   ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[0] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[1] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[2] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[3] ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FLASH_LED    ; CLK        ; 7.353 ; 7.105 ; Rise       ; CLK             ;
; FLOW_LED[*]  ; CLK        ; 6.724 ; 6.865 ; Rise       ; CLK             ;
;  FLOW_LED[0] ; CLK        ; 6.724 ; 6.865 ; Rise       ; CLK             ;
;  FLOW_LED[1] ; CLK        ; 6.469 ; 6.353 ; Rise       ; CLK             ;
;  FLOW_LED[2] ; CLK        ; 6.446 ; 6.338 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FLASH_LED    ; CLK        ; 7.095 ; 6.852 ; Rise       ; CLK             ;
; FLOW_LED[*]  ; CLK        ; 6.224 ; 6.116 ; Rise       ; CLK             ;
;  FLOW_LED[0] ; CLK        ; 6.486 ; 6.626 ; Rise       ; CLK             ;
;  FLOW_LED[1] ; CLK        ; 6.247 ; 6.130 ; Rise       ; CLK             ;
;  FLOW_LED[2] ; CLK        ; 6.224 ; 6.116 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 213.49 MHz ; 213.49 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.684 ; -129.766          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -80.324                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.684 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.615      ;
; -3.663 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.594      ;
; -3.446 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[9]   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.377      ;
; -3.425 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[9]   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.356      ;
; -3.407 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.343      ;
; -3.368 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.304      ;
; -3.354 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.285      ;
; -3.333 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.264      ;
; -3.328 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.263      ;
; -3.311 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[6]   ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.247      ;
; -3.290 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[6]   ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.226      ;
; -3.289 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.224      ;
; -3.281 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.217      ;
; -3.267 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.202      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.262 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.192      ;
; -3.242 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.178      ;
; -3.228 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.163      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.218 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.148      ;
; -3.202 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.137      ;
; -3.163 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.098      ;
; -3.155 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.091      ;
; -3.141 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.076      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.069      ;
; -3.122 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.058      ;
; -3.116 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.052      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.113 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.109 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[4]   ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.045      ;
; -3.102 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.037      ;
; -3.088 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[4]   ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.024      ;
; -3.083 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.019      ;
; -3.076 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.011      ;
; -3.075 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[21]   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.005      ;
; -3.074 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[22]   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.004      ;
; -3.074 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[24]   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.004      ;
; -3.066 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.000      ;
; -3.054 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.986      ;
; -3.045 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.979      ;
; -3.039 ; flash_module:U1|Count1[21]   ; flash_module:U1|rLED_Out     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.968      ;
; -3.037 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.972      ;
; -3.029 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.965      ;
; -3.029 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[18]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.958      ;
; -3.029 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[16]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.958      ;
; -3.028 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[12]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.957      ;
; -3.028 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[11]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.957      ;
; -3.028 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[13]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.957      ;
; -3.028 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[14]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.957      ;
; -3.026 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.955      ;
; -3.025 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[19]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.954      ;
; -3.025 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.957      ;
; -3.015 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.947      ;
; -3.015 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.950      ;
; -3.002 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.929      ;
; -2.996 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.932      ;
; -2.990 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.926      ;
; -2.976 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.911      ;
; -2.967 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.900      ;
; -2.957 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.893      ;
; -2.954 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.886      ;
; -2.950 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.885      ;
; -2.939 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.869      ;
; -2.937 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.867      ;
; -2.934 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.864      ;
; -2.934 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.864      ;
; -2.934 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.864      ;
; -2.934 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.864      ;
; -2.934 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.864      ;
; -2.934 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.864      ;
; -2.934 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.864      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; flash_module:U1|rLED_Out     ; flash_module:U1|rLED_Out     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; flow_module:U2|rLED_Out[0]   ; flow_module:U2|rLED_Out[0]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.470 ; flow_module:U2|Count500MS[8] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.737      ;
; 0.472 ; flow_module:U2|rLED_Out[0]   ; flow_module:U2|rLED_Out[1]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.740      ;
; 0.631 ; flow_module:U2|rLED_Out[1]   ; flow_module:U2|rLED_Out[2]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.899      ;
; 0.695 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.962      ;
; 0.705 ; flash_module:U1|Count1[9]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; flash_module:U1|Count1[15]   ; flash_module:U1|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; flow_module:U2|Count1MS[12]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; flash_module:U1|Count1[23]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; flash_module:U1|Count1[17]   ; flash_module:U1|Count1[17]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[2]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count1MS[7]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[10]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count1MS[3]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; flash_module:U1|Count1[10]   ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; flow_module:U2|Count1MS[5]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; flow_module:U2|Count1MS[13]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[11]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.981      ;
; 0.722 ; flow_module:U2|rLED_Out[1]   ; flow_module:U2|rLED_Out[0]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.990      ;
; 0.730 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.997      ;
; 0.743 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[0]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.010      ;
; 1.014 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.281      ;
; 1.027 ; flash_module:U1|Count1[9]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; flow_module:U2|Count1MS[12]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; flash_module:U1|Count1[22]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[3]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[11]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.301      ;
; 1.036 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.303      ;
; 1.038 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.305      ;
; 1.043 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; flow_module:U2|Count1MS[5]   ; flow_module:U2|Count1MS[7]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.314      ;
; 1.053 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.320      ;
; 1.070 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[21]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.337      ;
; 1.074 ; flow_module:U2|Count1MS[15]  ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.341      ;
; 1.074 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.341      ;
; 1.075 ; flash_module:U1|Count1[22]   ; flash_module:U1|Count1[22]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.342      ;
; 1.076 ; flash_module:U1|Count1[24]   ; flash_module:U1|Count1[24]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.343      ;
; 1.121 ; flash_module:U1|Count1[15]   ; flash_module:U1|Count1[17]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.389      ;
; 1.127 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.394      ;
; 1.129 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.396      ;
; 1.134 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.401      ;
; 1.136 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.403      ;
; 1.149 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count1MS[10]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; flash_module:U1|Count1[14]   ; flash_module:U1|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.422      ;
; 1.156 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.423      ;
; 1.158 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.425      ;
; 1.160 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.427      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|rLED_Out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[8] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[2]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[0]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[10]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[11]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[12]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[13]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[14]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[15]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[16]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[17]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[18]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[19]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[1]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[20]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[21]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[22]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[23]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[24]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[2]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[3]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[4]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[5]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[6]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[7]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[8]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[9]    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|rLED_Out     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[4]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[6]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[0] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[1] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[2] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[3] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[4] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[5] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[6] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[7] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[8] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[0]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[1]   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[2]   ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[10]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[11]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[12]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[13]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[14]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[15]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[2]   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FLASH_LED    ; CLK        ; 6.715 ; 6.372 ; Rise       ; CLK             ;
; FLOW_LED[*]  ; CLK        ; 6.025 ; 6.243 ; Rise       ; CLK             ;
;  FLOW_LED[0] ; CLK        ; 6.025 ; 6.243 ; Rise       ; CLK             ;
;  FLOW_LED[1] ; CLK        ; 5.859 ; 5.697 ; Rise       ; CLK             ;
;  FLOW_LED[2] ; CLK        ; 5.840 ; 5.683 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FLASH_LED    ; CLK        ; 6.462 ; 6.128 ; Rise       ; CLK             ;
; FLOW_LED[*]  ; CLK        ; 5.621 ; 5.465 ; Rise       ; CLK             ;
;  FLOW_LED[0] ; CLK        ; 5.792 ; 6.007 ; Rise       ; CLK             ;
;  FLOW_LED[1] ; CLK        ; 5.639 ; 5.479 ; Rise       ; CLK             ;
;  FLOW_LED[2] ; CLK        ; 5.621 ; 5.465 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.150 ; -33.983           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -70.280                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.150 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.101      ;
; -1.149 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.100      ;
; -1.109 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.060      ;
; -1.108 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.059      ;
; -1.085 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.042      ;
; -1.058 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.014      ;
; -1.044 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.000      ;
; -1.021 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.978      ;
; -1.017 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.974      ;
; -0.994 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.950      ;
; -0.990 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.946      ;
; -0.980 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.936      ;
; -0.976 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.932      ;
; -0.968 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.923      ;
; -0.967 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.918      ;
; -0.967 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.922      ;
; -0.966 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.917      ;
; -0.953 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.910      ;
; -0.949 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.906      ;
; -0.948 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[6]   ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.905      ;
; -0.947 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[6]   ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.904      ;
; -0.937 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.885      ;
; -0.934 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.891      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.884      ;
; -0.926 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.879      ;
; -0.926 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.882      ;
; -0.922 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.878      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.869      ;
; -0.912 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.868      ;
; -0.908 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.864      ;
; -0.896 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[18]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.846      ;
; -0.896 ; flash_module:U1|Count1[21]   ; flash_module:U1|rLED_Out     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.846      ;
; -0.895 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[11]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[13]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[14]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[16]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.845      ;
; -0.894 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[12]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.844      ;
; -0.892 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[19]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.842      ;
; -0.892 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.840      ;
; -0.892 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.842      ;
; -0.890 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[21]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.841      ;
; -0.889 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[22]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.840      ;
; -0.889 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[24]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.840      ;
; -0.885 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.842      ;
; -0.881 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.838      ;
; -0.878 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.831      ;
; -0.874 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.827      ;
; -0.870 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.827      ;
; -0.866 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.823      ;
; -0.865 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.813      ;
; -0.863 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.813      ;
; -0.862 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.815      ;
; -0.861 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.811      ;
; -0.858 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.811      ;
; -0.858 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.814      ;
; -0.856 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.809      ;
; -0.854 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.810      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.804      ;
; -0.852 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.805      ;
; -0.850 ; flow_module:U2|Count1MS[9]   ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.804      ;
; -0.849 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count1MS[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.799      ;
; -0.847 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.797      ;
; -0.845 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.798      ;
; -0.844 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.800      ;
; -0.841 ; flash_module:U1|Count1[11]   ; flash_module:U1|Count1[20]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.794      ;
; -0.840 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 1.796      ;
; -0.836 ; flow_module:U2|Count1MS[8]   ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.790      ;
; -0.829 ; flow_module:U2|Count1MS[4]   ; flow_module:U2|Count1MS[14]  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.774      ;
; -0.822 ; flash_module:U1|Count1[1]    ; flow_module:U2|Count1MS[4]   ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.779      ;
; -0.821 ; flash_module:U1|Count1[0]    ; flow_module:U2|Count1MS[4]   ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.778      ;
; -0.820 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.771      ;
; -0.820 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.771      ;
; -0.820 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.771      ;
; -0.820 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.771      ;
; -0.820 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.771      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; flash_module:U1|rLED_Out     ; flash_module:U1|rLED_Out     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; flow_module:U2|rLED_Out[0]   ; flow_module:U2|rLED_Out[0]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.205 ; flow_module:U2|Count500MS[8] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.211 ; flow_module:U2|rLED_Out[0]   ; flow_module:U2|rLED_Out[1]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.332      ;
; 0.271 ; flow_module:U2|rLED_Out[1]   ; flow_module:U2|rLED_Out[2]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.392      ;
; 0.298 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.419      ;
; 0.303 ; flash_module:U1|Count1[9]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count1MS[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[2]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; flow_module:U2|Count1MS[12]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; flash_module:U1|Count1[10]   ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; flash_module:U1|Count1[23]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; flash_module:U1|Count1[15]   ; flash_module:U1|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; flash_module:U1|Count1[17]   ; flash_module:U1|Count1[17]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count1MS[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[10]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; flow_module:U2|Count1MS[5]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[11]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; flow_module:U2|Count1MS[13]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.312 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; flow_module:U2|rLED_Out[1]   ; flow_module:U2|rLED_Out[0]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.435      ;
; 0.322 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[0]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.443      ;
; 0.452 ; flash_module:U1|Count1[9]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; flow_module:U2|Count1MS[12]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[11]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; flow_module:U2|Count1MS[15]  ; flow_module:U2|Count1MS[15]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; flow_module:U2|Count500MS[7] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; flash_module:U1|Count1[24]   ; flash_module:U1|Count1[24]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[21]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; flash_module:U1|Count1[22]   ; flash_module:U1|Count1[22]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; flash_module:U1|Count1[22]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; flow_module:U2|Count1MS[3]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; flash_module:U1|Count1[8]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; flow_module:U2|Count1MS[5]   ; flow_module:U2|Count1MS[7]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; flow_module:U2|Count1MS[11]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; flow_module:U2|Count500MS[6] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.590      ;
; 0.472 ; flash_module:U1|Count1[0]    ; flash_module:U1|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.593      ;
; 0.515 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; flash_module:U1|Count1[3]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; flash_module:U1|Count1[15]   ; flash_module:U1|Count1[17]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[12]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; flash_module:U1|Count1[21]   ; flash_module:U1|Count1[23]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; flash_module:U1|Count1[7]    ; flash_module:U1|Count1[10]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.520 ; flow_module:U2|Count1MS[2]   ; flow_module:U2|Count1MS[5]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; flow_module:U2|Count500MS[3] ; flow_module:U2|Count500MS[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; flash_module:U1|Count1[5]    ; flash_module:U1|Count1[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; flow_module:U2|Count500MS[1] ; flow_module:U2|Count500MS[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; flow_module:U2|Count1MS[10]  ; flow_module:U2|Count1MS[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; flow_module:U2|Count500MS[5] ; flow_module:U2|Count500MS[8] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; flash_module:U1|Count1[2]    ; flash_module:U1|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.643      ;
; 0.524 ; flash_module:U1|Count1[1]    ; flash_module:U1|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.645      ;
; 0.529 ; flash_module:U1|Count1[14]   ; flash_module:U1|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count1MS[10]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; flash_module:U1|Count1[4]    ; flash_module:U1|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; flow_module:U2|Count500MS[4] ; flow_module:U2|Count500MS[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; flash_module:U1|Count1[6]    ; flash_module:U1|Count1[9]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; flow_module:U2|Count500MS[2] ; flow_module:U2|Count500MS[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; flow_module:U2|Count500MS[0] ; flow_module:U2|Count500MS[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; flow_module:U2|Count1MS[7]   ; flow_module:U2|Count1MS[11]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.652      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|Count1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flash_module:U1|rLED_Out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count1MS[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|Count500MS[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; flow_module:U2|rLED_Out[2]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[11]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[12]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[13]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[14]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[15]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[16]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[17]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[18]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[19]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[20]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[21]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[22]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[23]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[24]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|rLED_Out     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[10]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[11]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[12]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[13]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[14]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[15]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[2]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[3]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[4]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[5]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[6]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[7]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[8]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count1MS[9]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[0] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[1] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[2] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[3] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[4] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[5] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[6] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[7] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|Count500MS[8] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[0]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[1]   ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flow_module:U2|rLED_Out[2]   ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[0]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[10]   ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[1]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[2]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[3]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; flash_module:U1|Count1[4]    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FLASH_LED    ; CLK        ; 3.413 ; 3.415 ; Rise       ; CLK             ;
; FLOW_LED[*]  ; CLK        ; 3.208 ; 3.215 ; Rise       ; CLK             ;
;  FLOW_LED[0] ; CLK        ; 3.208 ; 3.215 ; Rise       ; CLK             ;
;  FLOW_LED[1] ; CLK        ; 3.059 ; 3.028 ; Rise       ; CLK             ;
;  FLOW_LED[2] ; CLK        ; 3.050 ; 3.023 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FLASH_LED    ; CLK        ; 3.305 ; 3.305 ; Rise       ; CLK             ;
; FLOW_LED[*]  ; CLK        ; 2.956 ; 2.927 ; Rise       ; CLK             ;
;  FLOW_LED[0] ; CLK        ; 3.104 ; 3.114 ; Rise       ; CLK             ;
;  FLOW_LED[1] ; CLK        ; 2.964 ; 2.932 ; Rise       ; CLK             ;
;  FLOW_LED[2] ; CLK        ; 2.956 ; 2.927 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.042   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.042   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -142.958 ; 0.0   ; 0.0      ; 0.0     ; -80.324             ;
;  CLK             ; -142.958 ; 0.000 ; N/A      ; N/A     ; -80.324             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FLASH_LED    ; CLK        ; 7.353 ; 7.105 ; Rise       ; CLK             ;
; FLOW_LED[*]  ; CLK        ; 6.724 ; 6.865 ; Rise       ; CLK             ;
;  FLOW_LED[0] ; CLK        ; 6.724 ; 6.865 ; Rise       ; CLK             ;
;  FLOW_LED[1] ; CLK        ; 6.469 ; 6.353 ; Rise       ; CLK             ;
;  FLOW_LED[2] ; CLK        ; 6.446 ; 6.338 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FLASH_LED    ; CLK        ; 3.305 ; 3.305 ; Rise       ; CLK             ;
; FLOW_LED[*]  ; CLK        ; 2.956 ; 2.927 ; Rise       ; CLK             ;
;  FLOW_LED[0] ; CLK        ; 3.104 ; 3.114 ; Rise       ; CLK             ;
;  FLOW_LED[1] ; CLK        ; 2.964 ; 2.932 ; Rise       ; CLK             ;
;  FLOW_LED[2] ; CLK        ; 2.956 ; 2.927 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; FLASH_LED   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLOW_LED[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLOW_LED[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLOW_LED[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------+
; Input Transition Times                                  ;
+------+--------------+-----------------+-----------------+
; Pin  ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------+--------------+-----------------+-----------------+
; CLK  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RSTn ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FLASH_LED   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; FLOW_LED[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; FLOW_LED[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; FLOW_LED[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FLASH_LED   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; FLOW_LED[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; FLOW_LED[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; FLOW_LED[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FLASH_LED   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; FLOW_LED[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; FLOW_LED[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; FLOW_LED[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1181     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1181     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jan 12 16:37:41 2016
Info: Command: quartus_sta FLASH -c FLASH
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'FLASH.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.042
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.042      -142.958 CLK 
Info: Worst-case hold slack is 0.453
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.453         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -80.324 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.684
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.684      -129.766 CLK 
Info: Worst-case hold slack is 0.402
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.402         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -80.324 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.150
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.150       -33.983 CLK 
Info: Worst-case hold slack is 0.187
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.187         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -70.280 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 410 megabytes
    Info: Processing ended: Tue Jan 12 16:37:43 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


