Timing Analyzer report for top_2
Wed Mar  5 21:48:49 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; top_2                                                  ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 308.07 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.246 ; -98.789            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -67.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                   ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -2.246 ; timer[7]  ; timer[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.246 ; timer[7]  ; timer[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.178      ;
; -2.239 ; timer[14] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.239 ; timer[14] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.171      ;
; -2.219 ; timer[20] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.219 ; timer[20] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.151      ;
; -2.204 ; timer[4]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.427     ; 2.772      ;
; -2.203 ; timer[5]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.427     ; 2.771      ;
; -2.197 ; timer[5]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.427     ; 2.765      ;
; -2.193 ; timer[17] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.193 ; timer[17] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.191 ; timer[13] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.191 ; timer[13] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.123      ;
; -2.182 ; timer[19] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.182 ; timer[19] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.114      ;
; -2.122 ; timer[4]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.427     ; 2.690      ;
; -2.091 ; timer[12] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.091 ; timer[12] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.023      ;
; -2.089 ; timer[15] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.021      ;
; -2.089 ; timer[15] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.021      ;
; -2.089 ; timer[15] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.021      ;
; -2.089 ; timer[15] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.021      ;
; -2.089 ; timer[15] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.021      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; uart_step[1]                            ; uart_step[1]                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[7]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; tx_start                                ; tx_start                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; uart_tx_8n1:uart_tx|buf_tx[6]           ; uart_tx_8n1:uart_tx|buf_tx[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|state.00000000      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_tx_8n1:uart_tx|txdone              ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; current_state.S1                        ; current_state.S1                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.360 ; byte2send[5]                            ; byte2send[5]                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.361 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.374 ; uart_tx_8n1:uart_tx|buf_tx[5]           ; uart_tx_8n1:uart_tx|buf_tx[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.404 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.623      ;
; 0.405 ; current_state.S1                        ; seg7[2]~reg0                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.626      ;
; 0.406 ; current_state.S1                        ; seg7[3]~reg0                            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.627      ;
; 0.423 ; byte2send[5]                            ; uart_step[1]                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.643      ;
; 0.424 ; byte2send[5]                            ; byte2send[1]                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.644      ;
; 0.424 ; byte2send[5]                            ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.644      ;
; 0.435 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[5]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.655      ;
; 0.435 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[1]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.655      ;
; 0.438 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[0]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.658      ;
; 0.458 ; timer[3]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.042      ;
; 0.476 ; timer[2]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.060      ;
; 0.477 ; uart_tx_8n1:uart_tx|buf_tx[0]           ; uart_tx_8n1:uart_tx|txbit               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.696      ;
; 0.479 ; timer[29]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.063      ;
; 0.496 ; timer[24]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.080      ;
; 0.498 ; timer[28]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.082      ;
; 0.499 ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.718      ;
; 0.510 ; uart_tx_8n1:uart_tx|buf_tx[3]           ; uart_tx_8n1:uart_tx|buf_tx[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.729      ;
; 0.533 ; timer[5]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.768      ;
; 0.534 ; timer[6]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.769      ;
; 0.537 ; timer[4]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.772      ;
; 0.547 ; timer[3]                                ; timer[3]                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.767      ;
; 0.548 ; timer[1]                                ; timer[1]                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.768      ;
; 0.551 ; timer[2]                                ; timer[2]                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.554 ; uart_tx_8n1:uart_tx|buf_tx[1]           ; uart_tx_8n1:uart_tx|buf_tx[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; uart_tx_8n1:uart_tx|buf_tx[2]           ; uart_tx_8n1:uart_tx|buf_tx[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; uart_tx_8n1:uart_tx|buf_tx[6]           ; uart_tx_8n1:uart_tx|buf_tx[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; timer[31]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.789      ;
; 0.556 ; timer[25]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.791      ;
; 0.557 ; timer[30]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.792      ;
; 0.567 ; timer[13]                               ; timer[13]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; timer[15]                               ; timer[15]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.787      ;
; 0.568 ; timer[11]                               ; timer[11]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; timer[19]                               ; timer[19]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; timer[29]                               ; timer[29]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; timer[3]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.152      ;
; 0.569 ; timer[17]                               ; timer[17]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; timer[21]                               ; timer[21]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; timer[27]                               ; timer[27]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; timer[0]                                ; timer[0]                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; timer[7]                                ; timer[7]                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; timer[9]                                ; timer[9]                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; timer[16]                               ; timer[16]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; timer[22]                               ; timer[22]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; timer[1]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.154      ;
; 0.570 ; timer[3]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.154      ;
; 0.571 ; timer[14]                               ; timer[14]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; timer[18]                               ; timer[18]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; timer[23]                               ; timer[23]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; timer[10]                               ; timer[10]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; timer[8]                                ; timer[8]                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; timer[12]                               ; timer[12]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; timer[26]                               ; timer[26]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; timer[24]                               ; timer[24]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; timer[20]                               ; timer[20]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; timer[28]                               ; timer[28]                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; buzzer~reg0                             ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.586 ; timer[2]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.170      ;
; 0.587 ; timer[0]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.171      ;
; 0.588 ; timer[2]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.172      ;
; 0.589 ; timer[29]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.173      ;
; 0.591 ; timer[23]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.175      ;
; 0.592 ; timer[27]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.176      ;
; 0.598 ; uart_step[1]                            ; byte2send[1]                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.818      ;
; 0.600 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.00000000      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.819      ;
; 0.606 ; timer[22]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.190      ;
; 0.608 ; timer[28]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.192      ;
; 0.610 ; timer[26]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.194      ;
; 0.615 ; uart_step[1]                            ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.835      ;
; 0.619 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; clk          ; clk         ; 0.000        ; 0.062      ; 0.838      ;
; 0.620 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|buf_tx[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.839      ;
; 0.621 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|buf_tx[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.840      ;
; 0.631 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.850      ;
; 0.636 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.855      ;
; 0.654 ; current_state.S1                        ; seg7[6]~reg0                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.872      ;
; 0.654 ; current_state.S1                        ; seg7[1]~reg0                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.872      ;
; 0.654 ; current_state.S1                        ; buzzer~reg0                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.872      ;
; 0.655 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[6]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.875      ;
; 0.659 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; clk          ; clk         ; 0.000        ; 0.062      ; 0.878      ;
; 0.662 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[3]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.882      ;
; 0.663 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[4]        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.883      ;
; 0.665 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|txbit               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.884      ;
; 0.680 ; timer[1]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.264      ;
; 0.682 ; timer[1]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.266      ;
; 0.697 ; timer[0]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.281      ;
; 0.699 ; timer[0]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.427      ; 1.283      ;
; 0.701 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|bits_sent[2]        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.923      ;
; 0.702 ; timer[21]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.286      ;
; 0.702 ; timer[27]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.286      ;
; 0.720 ; timer[20]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.304      ;
; 0.720 ; timer[26]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.427      ; 1.304      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 338.29 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.956 ; -83.651           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -67.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                    ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.956 ; timer[7]  ; timer[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.956 ; timer[7]  ; timer[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.895      ;
; -1.954 ; timer[14] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.954 ; timer[14] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.893      ;
; -1.923 ; timer[20] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.923 ; timer[20] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.864      ;
; -1.903 ; timer[17] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.903 ; timer[17] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.844      ;
; -1.901 ; timer[13] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.901 ; timer[13] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.840      ;
; -1.888 ; timer[19] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.888 ; timer[19] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.829      ;
; -1.831 ; timer[4]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.396     ; 2.430      ;
; -1.828 ; timer[5]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.396     ; 2.427      ;
; -1.824 ; timer[12] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.824 ; timer[12] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.763      ;
; -1.816 ; timer[15] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.755      ;
; -1.816 ; timer[15] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.755      ;
; -1.816 ; timer[15] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.755      ;
; -1.816 ; timer[15] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.755      ;
; -1.816 ; timer[15] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.755      ;
; -1.816 ; timer[15] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.755      ;
; -1.816 ; timer[15] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.755      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; uart_tx_8n1:uart_tx|buf_tx[6]           ; uart_tx_8n1:uart_tx|buf_tx[6]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_step[1]                            ; uart_step[1]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[7]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|state.00000000      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_tx_8n1:uart_tx|txdone              ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; tx_start                                ; tx_start                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; byte2send[5]                            ; byte2send[5]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; current_state.S1                        ; current_state.S1                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.339 ; uart_tx_8n1:uart_tx|buf_tx[5]           ; uart_tx_8n1:uart_tx|buf_tx[4]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.367 ; current_state.S1                        ; seg7[2]~reg0                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.567      ;
; 0.367 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.567      ;
; 0.368 ; current_state.S1                        ; seg7[3]~reg0                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.568      ;
; 0.377 ; byte2send[5]                            ; uart_step[1]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.577      ;
; 0.378 ; byte2send[5]                            ; byte2send[1]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.578      ;
; 0.378 ; byte2send[5]                            ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.578      ;
; 0.388 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[5]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.588      ;
; 0.389 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[1]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.589      ;
; 0.392 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[0]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.592      ;
; 0.398 ; timer[3]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 0.936      ;
; 0.414 ; timer[2]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 0.952      ;
; 0.417 ; timer[29]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 0.954      ;
; 0.423 ; uart_tx_8n1:uart_tx|buf_tx[0]           ; uart_tx_8n1:uart_tx|txbit               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.623      ;
; 0.428 ; timer[24]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 0.965      ;
; 0.434 ; timer[28]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 0.971      ;
; 0.449 ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.649      ;
; 0.465 ; uart_tx_8n1:uart_tx|buf_tx[3]           ; uart_tx_8n1:uart_tx|buf_tx[2]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.665      ;
; 0.478 ; timer[5]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.692      ;
; 0.479 ; timer[6]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.693      ;
; 0.483 ; timer[4]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.697      ;
; 0.487 ; timer[3]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.025      ;
; 0.492 ; timer[3]                                ; timer[3]                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.692      ;
; 0.493 ; timer[1]                                ; timer[1]                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.494 ; timer[3]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.032      ;
; 0.496 ; timer[2]                                ; timer[2]                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; timer[1]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.034      ;
; 0.497 ; uart_tx_8n1:uart_tx|buf_tx[1]           ; uart_tx_8n1:uart_tx|buf_tx[0]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.497 ; uart_tx_8n1:uart_tx|buf_tx[2]           ; uart_tx_8n1:uart_tx|buf_tx[1]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.498 ; uart_tx_8n1:uart_tx|buf_tx[6]           ; uart_tx_8n1:uart_tx|buf_tx[5]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; timer[31]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.711      ;
; 0.501 ; timer[25]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.714      ;
; 0.502 ; timer[30]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.715      ;
; 0.503 ; timer[2]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.041      ;
; 0.506 ; timer[29]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.043      ;
; 0.509 ; timer[13]                               ; timer[13]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; timer[15]                               ; timer[15]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; timer[0]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.047      ;
; 0.510 ; timer[11]                               ; timer[11]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; timer[19]                               ; timer[19]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; timer[29]                               ; timer[29]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; timer[2]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.048      ;
; 0.511 ; timer[0]                                ; timer[0]                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; timer[17]                               ; timer[17]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; timer[21]                               ; timer[21]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; timer[27]                               ; timer[27]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; timer[23]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.048      ;
; 0.512 ; timer[22]                               ; timer[22]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; timer[7]                                ; timer[7]                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; timer[9]                                ; timer[9]                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; timer[14]                               ; timer[14]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; timer[16]                               ; timer[16]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; timer[12]                               ; timer[12]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; timer[18]                               ; timer[18]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; timer[23]                               ; timer[23]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; timer[27]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.051      ;
; 0.515 ; timer[10]                               ; timer[10]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; timer[8]                                ; timer[8]                                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; timer[20]                               ; timer[20]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; timer[28]                               ; timer[28]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; buzzer~reg0                             ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; timer[26]                               ; timer[26]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.516 ; timer[24]                               ; timer[24]                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.520 ; timer[22]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.057      ;
; 0.523 ; timer[28]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.060      ;
; 0.531 ; timer[26]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.068      ;
; 0.536 ; uart_step[1]                            ; byte2send[1]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.736      ;
; 0.537 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.00000000      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.737      ;
; 0.548 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; clk          ; clk         ; 0.000        ; 0.056      ; 0.748      ;
; 0.552 ; uart_step[1]                            ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.752      ;
; 0.553 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|buf_tx[4]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.753      ;
; 0.554 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|buf_tx[2]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.754      ;
; 0.563 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.763      ;
; 0.571 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.771      ;
; 0.581 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[6]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.781      ;
; 0.585 ; timer[1]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.123      ;
; 0.589 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|txbit               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.789      ;
; 0.592 ; timer[1]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.130      ;
; 0.594 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; clk          ; clk         ; 0.000        ; 0.056      ; 0.794      ;
; 0.598 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[4]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.798      ;
; 0.598 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[3]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.798      ;
; 0.598 ; current_state.S1                        ; seg7[6]~reg0                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.796      ;
; 0.598 ; current_state.S1                        ; seg7[1]~reg0                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.796      ;
; 0.598 ; current_state.S1                        ; buzzer~reg0                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.796      ;
; 0.598 ; timer[0]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.136      ;
; 0.603 ; timer[21]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.140      ;
; 0.603 ; timer[27]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.140      ;
; 0.605 ; timer[0]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.394      ; 1.143      ;
; 0.619 ; timer[20]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.156      ;
; 0.620 ; timer[26]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.157      ;
; 0.627 ; timer[24]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.393      ; 1.164      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.819 ; -29.800           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -71.180                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                    ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.819 ; timer[5]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.571      ;
; -0.815 ; timer[5]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.567      ;
; -0.810 ; timer[4]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.562      ;
; -0.808 ; timer[7]  ; timer[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.808 ; timer[7]  ; timer[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.773 ; timer[14] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.773 ; timer[14] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.771 ; timer[4]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.523      ;
; -0.768 ; timer[13] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.768 ; timer[13] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.718      ;
; -0.760 ; timer[1]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.710      ;
; -0.758 ; timer[20] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.758 ; timer[20] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.756 ; timer[1]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.706      ;
; -0.751 ; timer[5]  ; timer[27] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.503      ;
; -0.747 ; timer[5]  ; timer[26] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.499      ;
; -0.746 ; timer[0]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.696      ;
; -0.742 ; timer[19] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[19] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.742 ; timer[4]  ; timer[27] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.494      ;
; -0.741 ; timer[6]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.493      ;
; -0.732 ; timer[17] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; timer[17] ; timer[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.711 ; timer[12] ; timer[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
; -0.711 ; timer[12] ; timer[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.661      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_step[1]                            ; uart_step[1]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[7]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_start                                ; tx_start                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx_8n1:uart_tx|buf_tx[6]           ; uart_tx_8n1:uart_tx|buf_tx[6]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|state.00000000      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx_8n1:uart_tx|txdone              ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; byte2send[5]                            ; byte2send[5]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_tx_8n1:uart_tx|buf_tx[5]           ; uart_tx_8n1:uart_tx|buf_tx[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; current_state.S1                        ; current_state.S1                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.214 ; current_state.S1                        ; seg7[3]~reg0                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; current_state.S1                        ; seg7[2]~reg0                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.223 ; byte2send[5]                            ; uart_step[1]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.224 ; byte2send[5]                            ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.229 ; byte2send[5]                            ; byte2send[1]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.350      ;
; 0.235 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[1]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.356      ;
; 0.236 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[5]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.357      ;
; 0.240 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[0]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.361      ;
; 0.243 ; timer[3]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.562      ;
; 0.254 ; uart_tx_8n1:uart_tx|buf_tx[0]           ; uart_tx_8n1:uart_tx|txbit               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; timer[29]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.574      ;
; 0.257 ; timer[2]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.576      ;
; 0.262 ; uart_tx_8n1:uart_tx|buf_tx[3]           ; uart_tx_8n1:uart_tx|buf_tx[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.264 ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.266 ; timer[24]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.585      ;
; 0.270 ; timer[28]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.589      ;
; 0.285 ; timer[5]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.286 ; timer[6]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.287 ; timer[4]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.292 ; timer[1]                                ; timer[1]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; timer[3]                                ; timer[3]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.294 ; timer[2]                                ; timer[2]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; uart_tx_8n1:uart_tx|buf_tx[1]           ; uart_tx_8n1:uart_tx|buf_tx[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart_tx_8n1:uart_tx|buf_tx[6]           ; uart_tx_8n1:uart_tx|buf_tx[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; timer[31]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; uart_tx_8n1:uart_tx|buf_tx[2]           ; uart_tx_8n1:uart_tx|buf_tx[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; timer[25]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; timer[30]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.302 ; timer[15]                               ; timer[15]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; timer[13]                               ; timer[13]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; timer[0]                                ; timer[0]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; timer[7]                                ; timer[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; timer[11]                               ; timer[11]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; timer[8]                                ; timer[8]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; timer[9]                                ; timer[9]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; timer[14]                               ; timer[14]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; timer[17]                               ; timer[17]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[19]                               ; timer[19]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[21]                               ; timer[21]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[27]                               ; timer[27]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[29]                               ; timer[29]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; timer[10]                               ; timer[10]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; timer[12]                               ; timer[12]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; timer[16]                               ; timer[16]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[22]                               ; timer[22]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[23]                               ; timer[23]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer~reg0                             ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; timer[3]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.625      ;
; 0.307 ; timer[18]                               ; timer[18]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[24]                               ; timer[24]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[20]                               ; timer[20]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; timer[26]                               ; timer[26]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; timer[28]                               ; timer[28]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; timer[1]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.628      ;
; 0.309 ; timer[3]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.628      ;
; 0.318 ; timer[29]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.637      ;
; 0.319 ; timer[23]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.638      ;
; 0.320 ; timer[2]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.639      ;
; 0.321 ; timer[27]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.640      ;
; 0.322 ; timer[0]                                ; timer[4]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.641      ;
; 0.323 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.00000000      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; uart_step[1]                            ; byte2send[1]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.323 ; timer[2]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.642      ;
; 0.329 ; uart_step[1]                            ; byte2send[0]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.450      ;
; 0.331 ; timer[22]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.650      ;
; 0.333 ; timer[28]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.652      ;
; 0.335 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.335 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|buf_tx[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|buf_tx[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.336 ; timer[26]                               ; timer[30]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.655      ;
; 0.341 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|txdone              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.343 ; current_state.S1                        ; seg7[6]~reg0                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.462      ;
; 0.343 ; uart_tx_8n1:uart_tx|state.STATE_TXDONE  ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.343 ; uart_tx_8n1:uart_tx|state.00000000      ; uart_tx_8n1:uart_tx|state.STATE_STARTTX ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; current_state.S1                        ; seg7[1]~reg0                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.463      ;
; 0.344 ; current_state.S1                        ; buzzer~reg0                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.463      ;
; 0.348 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[4]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.348 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[3]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.353 ; uart_tx_8n1:uart_tx|bits_sent[7]        ; uart_tx_8n1:uart_tx|bits_sent[6]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.357 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|txbit               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.477      ;
; 0.371 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|bits_sent[2]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.372 ; timer[1]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.691      ;
; 0.375 ; timer[1]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.694      ;
; 0.384 ; timer[21]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.703      ;
; 0.384 ; timer[27]                               ; timer[31]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.703      ;
; 0.385 ; timer[0]                                ; timer[5]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.704      ;
; 0.388 ; timer[0]                                ; timer[6]                                ; clk          ; clk         ; 0.000        ; 0.235      ; 0.707      ;
; 0.396 ; uart_tx_8n1:uart_tx|state.STATE_TXING   ; uart_tx_8n1:uart_tx|bits_sent[7]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.519      ;
; 0.398 ; timer[20]                               ; timer[25]                               ; clk          ; clk         ; 0.000        ; 0.235      ; 0.717      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.246  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.246  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -98.789 ; 0.0   ; 0.0      ; 0.0     ; -71.18              ;
;  clk             ; -98.789 ; 0.000 ; N/A      ; N/A     ; -71.180             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzzer        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_pin        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor1                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sensor2                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg7[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; seg7[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg7[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg7[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg7[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg7[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg7[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; tx_pin        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg7[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; seg7[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg7[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg7[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg7[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg7[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg7[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; tx_pin        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; buzzer        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg7[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg7[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg7[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg7[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg7[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg7[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg7[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_pin        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1729     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1729     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sensor1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sensor2    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; buzzer      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_pin      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sensor1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sensor2    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; buzzer      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_pin      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Wed Mar  5 21:48:46 2025
Info: Command: quartus_sta top_2 -c top_2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.246
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.246             -98.789 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.956
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.956             -83.651 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.819
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.819             -29.800 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.180 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4824 megabytes
    Info: Processing ended: Wed Mar  5 21:48:49 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


