`timescale 1ns / 1ps

////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer:
//
// Create Date:   17:20:35 10/21/2019
// Design Name:   ALU_1bit
// Module Name:   D:/wei/work/3junior/HDL/ooo2/S1063697Lab2/ALU_1bit_tb.v
// Project Name:  S1063697Lab2
// Target Device:  
// Tool versions:  
// Description: 
//
// Verilog Test Fixture created by ISE for module: ALU_1bit
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
////////////////////////////////////////////////////////////////////////////////



