out:net1_1 9 0 0 #tgate[0]
net1_1 9 0 1 #int[1]
net2_1 9 0 2 #int[2]
net3_1 8 0 5 #int[5]
out:net2_1 11 0 0 #ana_buff_out[0]
out:net3_1 12 0 0 #dig_buff_out[0]
net4_1 9 0 3 #int[3]
out:net4_1 13 0 0 #dig_buff_out[0]
net5_1 9 0 4 #int[4]
out:net5_1 12 0 3  #dig_buff_out[1]
net6_1 9 0 5 #int[5]
out:net6_1 13 0 3 #dig_buff_out[1]
net7_1 10 0 0 #int[0]
out:net7_1 4 0 0 #dig_buff_out[0]
net8_1 10 0 1 #int[1]
out:net8_1 4 0 3 #dig_buff_out[1]
net9_1 10 0 2 #int[2]
out:net9_1 3 0 0 #dig_buff_out[0]
net10_1 9 0 0 #int[0]
out:net10_1 3 0 3 #dig_buff_out[1]
