# hades.models.Design file
#  
[name] ULA_1_bit
[components]
hades.models.io.Opin saida_ula1 36450 4500 @N 1001 5.0E-9
hades.models.io.Ipin op2 3600 20400 @N 1001 null U
hades.models.io.Ipin carry_in 3600 13800 @N 1001 null U
hades.models.io.Ipin op1 3600 18600 @N 1001 null U
hades.models.gates.Mux41 i9 31800 3000 @N 1001 1.5E-8
hades.models.gates.Or2 i8 10800 -1200 @N 1001 1.0E-8
hades.models.gates.And2 i7 10800 -4800 @N 1001 1.0E-8
hades.models.io.Ipin B 2400 4800 @N 1001 null U
hades.models.gates.InvSmall i6 5400 5400 @N 1001 5.0E-9
hades.models.io.Opin SET 37800 7200 @N 1001 5.0E-9
hades.models.io.Ipin A 2400 2400 @N 1001  U
hades.models.gates.Mux21 i5 7800 4200 @N 1001 1.0E-8
hades.models.gates.Or2 i4 24600 9600 @N 1001 1.0E-8
hades.models.gates.And2 i3 19200 10800 @N 1001 1.0E-8
hades.models.gates.And2 i2 19200 7800 @N 1001 1.0E-8
hades.models.gates.Xor2 i1 19800 4200 @N 1001 1.0E-8
hades.models.gates.Xor2 i0 12000 2400 @N 1001 1.0E-8
hades.models.io.Opin carry_out 31200 23400 @N 1001 5.0E-9
hades.models.io.Ipin Binv 2400 9000 @N 1001 null U
hades.models.io.Ipin slt 3600 16200 @N 1001 null U
[end components]
[signals]
hades.signals.SignalStdLogic1164 n9 2 i9 Y saida_ula1 A 1 2 34800 4500 36450 4500 0 
hades.signals.SignalStdLogic1164 n8 2 i3 Y i4 B 1 2 22800 12000 24600 11400 0 
hades.signals.SignalStdLogic1164 n7 2 i2 Y i4 A 1 2 22800 9000 24600 10200 0 
hades.signals.SignalStdLogic1164 n6 3 carry_in Y i1 B i2 B 6 2 3600 13800 12000 13800 2 12000 9600 12000 6000 2 12000 6000 19800 6000 2 12000 13800 12000 9600 2 12000 9600 19200 9600 2 3600 13800 3000 13800 1 12000 9600 
hades.signals.SignalStdLogic1164 n5 3 i0 Y i2 A i1 A 5 2 15600 3600 18000 3600 2 18000 4800 18000 8400 2 18000 8400 19200 8400 2 18000 3600 18000 4800 2 18000 4800 19800 4800 1 18000 4800 
hades.signals.SignalStdLogic1164 n4 5 i5 Y i0 B i3 B i7 B i8 B 11 2 10200 5400 10200 4200 2 10200 4200 12000 4200 2 10200 5400 10200 13200 2 10200 13200 18000 13200 2 18000 13200 18000 12600 2 18000 12600 19200 12600 2 10200 4200 8550 4200 2 8550 450 8400 -3000 2 8400 -3000 10800 -3000 2 8550 4200 8550 450 2 8550 450 10800 600 3 10200 4200 10200 5400 8550 450 
hades.signals.SignalStdLogic1164 n3 5 A Y i0 A i3 A i7 A i8 A 13 2 9450 2400 10800 2400 2 10800 2400 10800 3000 2 10800 3000 12000 3000 2 10800 3000 10800 11400 2 10800 11400 19200 11400 2 2400 2400 9450 2400 2 9600 -900 9600 -4350 2 9600 -4350 10650 -4200 2 10650 -4200 10800 -4200 2 9450 2400 9600 -900 2 9600 -900 10800 -600 2 2400 2400 1800 2400 2 1800 2400 2400 2400 3 10800 3000 9450 2400 9600 -900 
hades.signals.SignalStdLogic1164 n16 2 i7 Y i9 A3 3 2 14400 -3600 26550 -3750 2 26550 -3750 26550 3600 2 26550 3600 31800 3600 0 
hades.signals.SignalStdLogic1164 n15 2 i4 Y carry_out A 2 2 28200 10800 28800 23400 2 28800 23400 31200 23400 0 
hades.signals.SignalStdLogic1164 n2 2 i6 Y i5 A0 1 2 7200 6000 7800 6000 0 
hades.signals.SignalStdLogic1164 n14 2 i8 Y i9 A2 3 2 14400 0 24000 0 2 24000 0 24000 4200 2 24000 4200 31800 4200 0 
hades.signals.SignalStdLogic1164 n1 3 B Y i5 A1 i6 A 4 2 4800 4800 7800 4800 2 2400 4800 4800 4800 2 4800 4800 4800 6000 2 4800 6000 5400 6000 1 4800 4800 
hades.signals.SignalStdLogic1164 n13 2 i1 Y i9 A1 3 2 23400 5400 27600 5400 2 27600 5400 27600 4800 2 27600 4800 31800 4800 0 
hades.signals.SignalStdLogic1164 n0 2 Binv Y i5 S 2 2 2400 9000 9000 9000 2 9000 9000 9000 6600 0 
hades.signals.SignalStdLogic1164 n12 3 slt Y i9 A0 SET A 7 2 3600 16200 30000 16800 2 30000 16800 30000 5550 2 30600 5400 31800 5400 2 30000 5550 30600 5400 2 30600 5400 30600 7200 2 30600 7200 36600 7200 2 36600 7200 37800 7200 1 30600 5400 
hades.signals.SignalStdLogic1164 n11 2 op2 Y i9 S0 2 2 3600 20400 33600 20400 2 33600 20400 33600 6000 0 
hades.signals.SignalStdLogic1164 n10 2 op1 Y i9 S1 2 2 3600 18600 32700 19350 2 32700 19350 33000 6000 0 
[end signals]
[end]
