[Inputs]
reset
clk
[Outputs]
[BiDir]
[ATTRIBUTES]
VeriModel main

