# Tarea 4 P3.1 IPD432

Grupo Juan Aguilera - Ricardo Mardones

El propósito de este proyecto es el de mostrar la construcción de un coprocesador que soporta el cálculo de la distancia euclidiana entre vectores de 1024 palabras de 8 bits cada una.
El proyecto se elaboró usando las siguientes plataformas:

* Vitis HLS 2021.1
* Vivado 2021.1
* Nexys 4 DDR

El proyecto se desarrollo en el SO Windows 10 /  Windwos 11.

## Guia
### Procesador de vectores usando HLS para Nexys4 DDR

Para reproducir la sintesis del coprocesador mediante Vitis HLS se utilizan los archivos fuente en la carpeta ``` \SRC_VITIS_HLS``` dentro de este repositorio y seguir las siguientes instrucciónes:

* Abrir Vits HLS 2021.1, eligiendo la opcion ```Create Project```.
* Elegir un nombre y ubicación para el proyecto creado.
* Añadir los archivos fuente del repositorio donde se debe elegir la función principal, en este caso, ```EucHW```, como se muestra en la Figura siguiente:

![Archivos añadidos.](/Imagenes_Readme/Vitis_HLS_Files.png)

* Elegir nombre para la solución, asi como especificar el codigo de de FPGA a utilizar, en este caso ```XC7A100TCSG-1``` como se muestra a continuación:

![.](/Imagenes_Readme/device.png)

## Pasos de implementación

## Uso de pragmas

## Reporte de frecuencia latencia y throughtput

## Uso de recursos

## Tiempo de sintesis
