<!--
::METADATA::
type: problem
topic_id: vhdl-06-maquinas-estados
file_id: problemas-fsm
status: draft
audience: student
last_updated: 2026-01-02
difficulty: 2
tags: [ejercicios, VHDL, FSM, mÃ¡quina de estados]
search_keywords: "ejercicios, problemas, FSM, mÃ¡quina de estados"
-->

> ğŸ  **NavegaciÃ³n:** [â† MÃ©todos](../methods/VHDL-06-Metodos-FSM.md) | [Respuestas â†’](../solutions/VHDL-06-Respuestas.md)

---

# Problemas: MÃ¡quinas de Estados

## Nivel 1: Conceptos BÃ¡sicos

### Problema 1.1
Â¿CuÃ¡l es la diferencia entre una mÃ¡quina de Moore y una de Mealy?

### Problema 1.2
Identificar si esta FSM es Moore o Mealy:
```
Estado IDLE: if btn='1' then output='1', goto RUN
Estado RUN:  output='0', if done='1' then goto IDLE
```

### Problema 1.3
Â¿Por quÃ© se recomienda usar tipos enumerados para los estados en lugar de std_logic_vector?

---

## Nivel 2: Estructura BÃ¡sica

### Problema 2.1
Completar la declaraciÃ³n de tipo y seÃ±ales para una FSM con estados: RESET, INIT, RUN, PAUSE, STOP.

### Problema 2.2
Escribir el proceso de registro de estado con reset asÃ­ncrono.

### Problema 2.3
Â¿QuÃ© problema tiene este cÃ³digo?
```vhdl
COMB: process(current_state)  -- Lista de sensibilidad
begin
    case current_state is
        when IDLE =>
            if start = '1' then
                next_state <= RUN;
            end if;
        when RUN =>
            next_state <= DONE;
        when others =>
            next_state <= IDLE;
    end case;
end process;
```

---

## Nivel 3: DiseÃ±o de FSM Simple

### Problema 3.1
DiseÃ±ar una FSM para un detector de secuencia "101":
- Entrada: din (1 bit)
- Salida: detected (1 bit, '1' cuando se detecta "101")
- Estados: S0 (inicial), S1, S10, S101

### Problema 3.2
DiseÃ±ar una FSM para control de puerta:
- Entradas: sensor_abierta, sensor_cerrada, boton
- Salidas: motor_abrir, motor_cerrar
- Estados: CERRADA, ABRIENDO, ABIERTA, CERRANDO

### Problema 3.3
DiseÃ±ar una FSM de Moore para un dispensador de productos:
- Entradas: moneda, seleccion
- Salidas: dispensar, devolver_cambio
- Estados: ESPERA, SELECCION, DISPENSANDO, CAMBIO

---

## Nivel 4: Dos Procesos

### Problema 4.1
Convertir esta FSM de un proceso a dos procesos:
```vhdl
process(clk, reset)
begin
    if reset = '1' then
        state <= IDLE;
        output <= '0';
    elsif rising_edge(clk) then
        case state is
            when IDLE =>
                output <= '0';
                if start = '1' then
                    state <= RUN;
                end if;
            when RUN =>
                output <= '1';
                if stop = '1' then
                    state <= IDLE;
                end if;
            when others =>
                state <= IDLE;
        end case;
    end if;
end process;
```

### Problema 4.2
Â¿CuÃ¡les son las ventajas del estilo de dos procesos?

### Problema 4.3
En el estilo de dos procesos, Â¿por quÃ© es importante incluir valores por defecto?

---

## Nivel 5: Moore vs Mealy

### Problema 5.1
Implementar un detector de flanco de subida:
- a) Como mÃ¡quina de Moore
- b) Como mÃ¡quina de Mealy

### Problema 5.2
Â¿CuÃ¡l tiene menos estados? Â¿Por quÃ©?

### Problema 5.3
Â¿CuÃ¡ndo es preferible usar Moore sobre Mealy?

---

## Nivel 6: FSM con Temporizadores

### Problema 6.1
DiseÃ±ar una FSM para un semÃ¡foro con tiempos:
- VERDE: 30 ciclos
- AMARILLO: 5 ciclos
- ROJO: 35 ciclos

### Problema 6.2
Modificar la FSM anterior para incluir un modo de emergencia (amarillo parpadeante).

### Problema 6.3
DiseÃ±ar una FSM para un botÃ³n con debounce (10 ciclos de estabilidad).

---

## Nivel 7: FSM Seguras

### Problema 7.1
Â¿Por quÃ© es importante incluir `when others` en el case de una FSM?

### Problema 7.2
Â¿QuÃ© es la codificaciÃ³n "one-hot" y cuÃ¡les son sus ventajas?

### Problema 7.3
Agregar detecciÃ³n de estado ilegal a esta FSM:
```vhdl
type state_type is (S0, S1, S2, S3);
```

---

## Nivel 8: FSM con Handshake

### Problema 8.1
DiseÃ±ar una FSM que implemente un protocolo request-acknowledge:
- SeÃ±ales: req_out, ack_in, data_ready
- La FSM genera req, espera ack, procesa datos

### Problema 8.2
DiseÃ±ar una FSM maestra y una esclava que se comuniquen mediante handshake.

### Problema 8.3
Â¿QuÃ© problemas pueden ocurrir si no se sincronizan las seÃ±ales de handshake entre dominios de reloj diferentes?

---

## Nivel 9: FSM Complejas

### Problema 9.1
DiseÃ±ar una FSM para un controlador de UART TX simplificado:
- Estados: IDLE, START_BIT, DATA (8 bits), STOP_BIT
- Entrada: data_in (8 bits), send
- Salida: tx, busy

### Problema 9.2
DiseÃ±ar una FSM para un controlador de memoria:
- Estados: IDLE, READ_START, READ_WAIT, READ_DONE, WRITE_START, WRITE_WAIT, WRITE_DONE
- SeÃ±ales: rd, wr, addr, data_in, data_out, ready, busy

### Problema 9.3
DiseÃ±ar una FSM para un Ã¡rbitro de bus de 3 maestros.

---

## Nivel 10: IntegraciÃ³n

### Problema 10.1
DiseÃ±ar una FSM completa para una lavadora:
- Modos: WASH, RINSE, SPIN
- Cada modo tiene mÃºltiples pasos
- Incluir temporizadores y sensores

### Problema 10.2
DiseÃ±ar un controlador de elevador de 4 pisos con:
- Botones de llamada por piso
- Sensores de posiciÃ³n
- Indicadores de piso y direcciÃ³n

### Problema 10.3
DiseÃ±ar un controlador de teclado PS/2:
- Recibir datos seriales
- Detectar teclas presionadas y liberadas
- Generar cÃ³digo de escaneo

---

<!-- IA_CONTEXT
PROPÃ“SITO: Ejercicios sobre mÃ¡quinas de estados VHDL
RESPUESTAS: Ver archivo solutions/VHDL-06-Respuestas.md
HERRAMIENTAS: ModelSim, GHDL, Quartus, Vivado
-->
