module mux_ins_rom (
    input [31:0] ins_addr_nap, ins_addr_risc, ins_data_nap, ins_data_risc,  // 0 vÃ  1 lÃ  cá»§a náº¡p, 2 vÃ  3 lÃ  cá»§a 
    input   we_cpu, we_risc,       // 4 tÃ­n hiá»‡u 1 bit
    input               en_risc,
    input        sel,                             // TÃ­n hiá»‡u chá»?n
    output [31:0] addr_ins, data_ins,              // 2 Ä‘áº§u ra 32 bit
    output      we_ins,                  // 2 Ä‘áº§u ra 1 bit
    output           en_o_risc
);

    // Káº¿t ná»‘i Ä‘áº§u ra vá»›i Ä‘áº§u vÃ o dá»±a trÃªn tÃ­n hiá»‡u chá»?n sel
    assign addr_ins = sel ? ins_addr_risc : ins_addr_nap;       // Chá»?n giá»¯a in0_32 vÃ  in2_32
    assign data_ins = sel ? ins_data_risc : ins_data_nap;       // Chá»?n giá»¯a in1_32 vÃ  in3_32

    assign we_ins  = sel ? we_risc : we_cpu;         // Chá»?n giá»¯a in0_1 vÃ  in2_1
    assign en_o_risc  =  1'b1;         // Chá»?n giá»¯a in1_1 vÃ  in3_1

endmodule
