청구항 1 

반도체 패캐지용 리드프레임/써브스트레이트(1)의 다이패들(2) 주변에 테(Rim)(3)를 한 개 또는 복수 개
를 형성하는 구조.


청구항 수 : 총 12 항

(54) 발명의 명칭 불소화 열산 발생제를 포함하는 탑코트 조성물

(57) 요 약

매트릭스 폴리머; 표면 활성 폴리머; 음이온 및 양이온을 포함하는 이온성 열산 발생제로서, 상기 음이온, 양이
온, 또는 상기 음이온 및 상기 양이온이 불소화된 이온성 열산 발생제; 및 용매를 포함하는 탑코트 조성물이 제
공된다. 또한, 코팅된 기판 및 탑코트 조성물을 사용하는 패턴 형성 방법이 제공된다. 본 발명은 반도체 소자의
제조시 포토레지스트 탑코트 층으로서의 포토리소그래피 공정에서의 특정 적용가능성을 가진다.

- 1 -

공개특허 10-2019-0104128

밍키, 리
미합중국 01752 매사추세츠주 말버러 포레스트 스
트리트 455

(52) CPC특허분류
     G03F 7/0048 (2013.01)
     G03F 7/20 (2013.01)
     G03F 7/26 (2013.01)
(72) 발명자

콩, 리우
미합중국 01752 매사추세츠주 말버러 포레스트 스
트리트 455
게르하르트, 폴러스
미합중국 01752 매사추세츠주 말버러 포레스트 스
트리트 455

- 2 -

공개특허 10-2019-0104128

명 세 서

청구범위

청구항 1 

매트릭스 폴리머;

표면 활성 폴리머;

음이온 및 양이온을 포함하는 이온성 열산 발생제로서, 상기 음이온, 상기 양이온, 또는 상기 음이온 및 상기

양이온이 불소화되는 이온성 열산 발생제; 및

용매

를 포함하는, 탑코트 조성물.

청구항 2 

제1항에 있어서, 상기 음이온이 불소화되는, 탑코트 조성물.

청구항 3 

제1항에 있어서, 상기 양이온은 불소화되는, 탑코트 조성물.

청구항 4 

제1항 내지 제3항 중 어느 한 항에 있어서, 상기 음이온은 다환계인, 탑코트 조성물.

청구항 5 

제1항 내지 제3항 중 어느 한 항에 있어서, 상기 이온성 열산 발생제는 상기 히드록실기의 알파 위치에서 탄소

에 결합된 불소 원자 및/또는 상기 히드록실기의 알파 위치에서 탄소에 펜던트 결합된 불소화된 기를 포함하는

불소화된 알코올기를 포함하는, 탑코트 조성물.

청구항 6 

제5항에  있어서,  상기  불소화된  알코올기는  에스테르기를  통해  상기  음이온의  방향족  고리에  결합되는  탑코트

조성물.

청구항 7 

제6항에 있어서, 상기 음이온은 각각의 에스테르기를 통해 상기 방향족 고리에 결합된 복수의 불소화된 알코올

기를 포함하는, 탑코트 조성물.

청구항 8 

제1항 내지 제3항 중 어느 한 항에 있어서, 상기 이온성 열산 발생제는 질소-함유 양이온을 포함하는, 탑코트

조성물.

청구항 9 

제1항 내지 제3항 중 어느 한 항에 있어서, 광산 발생제를 더 포함하는, 탑코트 조성물.

청구항 10 

제1항 내지 제3항 중 어느 한 항에 있어서, 상기 용매는 120 내지 140℃의 비점을 갖는 제1 유기 용매, 140 내

지 180℃의 비점을 갖는 제2 유기 용매 및 170 내지 200℃의 비점을 갖는 제3 유기 용매를 포함하는 유기 용매

의 혼합물을 포함하는, 탑코트 조성물.

청구항 11 

- 3 -

반도체 기판; 상기 반도체 기판 상의 포토레지스트 층; 및 상기 포토레지스트 층 상의 탑코트 층을 포함하는 코

팅된 기판으로서, 상기 탑코트 층은 제1항 내지 제10항 중 어느 한 항의 탑코트 조성물로부터 형성되는, 코팅된

공개특허 10-2019-0104128

기판.


청구항 수 : 총 15 항

(54) 발명의 명칭 표시장치

(57) 요 약

본 발명은 각각 전기광학소자와, 기록 트랜지스터와, 저장용량과, 구동 트랜지스터와, 스위칭 트랜지스터를 포함
한 화소가 행렬 모양으로 배치된 화소 어레이부와, 상기 화소 어레이부의 화소행마다 배선되고 상기 기록 트랜지
스터의 게이트 전극에 인가하는 기록 신호를 전송하는 기록 주사선과, 보정용 주사선을 포함하고, 상기 기록 주
사선이 상기 구동 트랜지스터의 게이트 전극에 연결되는 배선 패턴과 교차하지 않도록 한 구성의 표시장치를 제
공한다.

대 표 도 - 도8

- 1 -

(52) CPC특허분류
     H01L 27/3262 (2013.01)

공개특허 10-2019-0104494

- 2 -

공개특허 10-2019-0104494

명 세 서

청구범위

청구항 1 

표시 장치로서, 

행렬 형으로 배치된 복수의 화소를 포함하고, 상기 복수의 화소 중 적어도 하나는,

전기광학소자;

저장용량;

제1 스위칭 트랜지스터;

제2 스위칭 트랜지스터; 및

샘플링 트랜지스터를 포함하고,

상기 제1 스위칭 트랜지스터의 제1 단자는 제1 전압선에 전기적으로 접속되고,

상기 제2 스위칭 트랜지스터는 제2 전압선과 상기 저장용량 사이에 접속되고,

상기 샘플링 트랜지스터는 데이터선으로부터 상기 저장용량까지 데이터 신호를 공급하도록 구성되고,

제1 주사선이 상기 샘플링 트랜지스터의 제어 단자에 접속되고,

제2 주사선이 상기 제2 스위칭 트랜지스터의 제어 단자에 접속되고,

상기 제1 주사선 및 상기 제2 주사선은 제1 방향으로 연장되고,

상기 데이터선, 상기 제1 전압선, 및 상기 제2 전압선은 상기 제1 방향에 수직인 제2 방향으로 연장되고,

상기  제1  전압선은 돌출부를 가지며,  상기 돌출부는,  상기 제1  스위칭 트랜지스터의 반도체층에 제1  콘택부를

통해 접속되고,

상기 제2 전압선은, 상기 저장용량에 제2 콘택부, 제3 콘택부, 상기 제2 스위칭 트랜지스터의 채널층, 제4 콘택

부, 제1 배선 및 제5 콘택부의 순서로 이들을 통해 전기적으로 접속되고,

상기 제2 주사선은 상기 제1 배선과 교차하지 않는, 표시 장치.

청구항 2 

제1항에 있어서,

상기 제2 콘택부 및 상기 제3 콘택부는, 상기 제2 전압선과 상기 제2 스위칭 트랜지스터의 상기 채널층 사이에

접속되고,  상기 제4  콘택부는,  상기 제2  스위칭 트랜지스터의 상기 채널층과 상기 제1 배선 사이에 접속되고,

상기 제5 콘택부는, 상기 제1 배선과 상기 저장용량 사이에 접속되는, 표시 장치.

청구항 3 

제1항에 있어서,

상기 제5 콘택부는 상기 저장용량에 중첩되는, 표시 장치.

청구항 4 

제1항에 있어서,

상기 데이터선은 상기 저장용량에 제6 콘택부 및 상기 샘플링 트랜지스터의 채널층의 순서로 이들을 통해 전기

적으로 접속되는, 표시 장치.

청구항 5 

- 3 -

제4항에 있어서,

상기 제2 스위칭 트랜지스터의 상기 채널층 및 상기 샘플링 트랜지스터의 상기 채널층은 연속으로 형성된, 표시

공개특허 10-2019-0104494

장치.

청구항 6 

제5항에 있어서,

상기 데이터선은 상기 저장용량에 상기 제6 콘택부, 상기 샘플링 트랜지스터의 상기 채널층, 상기 제4 콘택부,

상기 제1 배선 및 상기 제5 콘택부의 순서로 이들을 통해 전기적으로 접속되는, 표시 장치.

청구항 7 

제1항에 있어서,

상기 제1 주사선 및 상기 제2 주사선은 제1층에 배치되고, 상기 제2 스위칭 트랜지스터의 상기 채널층은 제2층

에 배치되고, 상기 제2 전압선 및 상기 제1 배선은 제3층에 배치되는, 표시 장치.

청구항 8 

제1항에 있어서,

상기 제1 주사선은 상기 제1 배선과 교차하지 않는, 표시 장치.

청구항 9 

제7항에 있어서,

상기 제1층은 몰리브덴으로 형성된, 표시 장치.

청구항 10 

제7항에 있어서,

상기 제2층은 실리콘으로 형성된, 표시 장치.

청구항 11 

제7항에 있어서,

상기 제3층은 알루미늄으로 형성된, 표시 장치.

청구항 12 

제1항에 있어서,

상기 제1 스위칭 트랜지스터는 발광 제어 트랜지스터인, 표시 장치.

청구항 13 

표시 장치로서, 

행렬 형으로 배치된 복수의 화소를 포함하고, 상기 복수의 화소 중 적어도 하나는,

발광 소자;

저장용량;

제1 스위칭 트랜지스터;

구동 트랜지스터; 및

샘플링 트랜지스터를 포함하고,

상기 구동 트랜지스터의 제1 단자는 제1 전압선에 전기적으로 접속되고,

- 4 -

공개특허 10-2019-0104494

상기 제1 스위칭 트랜지스터는 제2 전압선과 상기 발광 소자의 애노드 전극 사이에 접속되고,

상기 샘플링 트랜지스터는 데이터선으로부터 상기 저장용량까지 데이터 신호를 공급하도록 구성되고,

제1 주사선이 상기 제1 스위칭 트랜지스터의 제어 단자에 접속되고,

제2 주사선이 상기 샘플링 트랜지스터의 제어 단자에 접속되고,

상기 제1 주사선 및 상기 제2 주사선은 제1 방향으로 연장되고,

상기 데이터선, 상기 제1 전압선, 및 상기 제2 전압선은 상기 제1 방향에 수직인 제2 방향으로 연장되고,

상기 제2 전압선은, 상기 애노드 전극에 제1 콘택부, 제2 콘택부, 상기 제1 스위칭 트랜지스터의 채널층, 제3

콘택부, 및 제4 콘택부의 순서로 이들을 통해 전기적으로 접속되고,

상기 제2 주사선은 상기 저장용량의 제1측에 배치되고, 

상기 구동 트랜지스터의 채널층은 상기 저장용량의 제2측에 배치되는, 표시 장치.

청구항 14 

제13항에 있어서,

상기 제1 전압선은 돌출부를 가지며, 상기 돌출부는, 상기 구동 트랜지스터에 제5 콘택부를 통해 전기적으로 접

속되는, 표시 장치.

청구항 15 

제13항에 있어서,

상기 데이터선은 상기 저장용량에 제6 콘택부 및 상기 샘플링 트랜지스터의 채널층의 순서로 이들을 통해 전기

적으로 접속되는, 표시 장치.

발명의 설명

기 술 분 야

[0001]

[0002]

[0003]

[0004]

[0005]

본 발명은 2007년 8월 15일에 일본 특허청에 출원된 일본 특허 JP 2007-211624에 관한 주제를 포함하며, 그 모

든 내용은 여기에 참조에 의해 포함된다.

본 발명은 표시장치 및 전자기기에 관한 것으로서, 특히 전기광학소자를 포함한 화소가 행렬 형(매트릭스 형)으

로 배치되어서 이루어진 플랫 패널형의 표시장치 및 그 표시장치를 가지는 전자기기에 관한 것이다.

배 경 기 술

화상표시장치의 분야에서는,  발광소자를 포함한 화소(화소회로)가 행렬 모양으로 배치되어서 이루어진 플랫 패

널형의  표시장치가  급속하게  보급되고  있다.  플랫  패널형의  표시장치  중에서는,  유기ＥＬ(Electro

Luminescence)소자를 사용한 유기ＥＬ표시장치가 개발되어, 꾸준히 상품화가 진행되고 있다. 유기ＥＬ소자는 소

자에 흐르는 전류값에 따라 발광 휘도가 변화하는 소위 전류 구동형 전기광학소자다. 이러한 형태의 소자는 유

기박막에 전계를 가하면 발광하는 현상을 이용한다.

유기ＥＬ표시장치는 다음과 같은 특징이 있다. 즉, 유기ＥＬ소자가 10V 이하의 인가전압으로 구동할 수 있기 때

문에 소비 전력이 낮다. 또 유기ＥＬ소자는 자발광이다. 따라서 유기ＥＬ소자는 액정 셀을 포함한 화소마다 광

원(백라이트)으로부터의  광강도를  제어함으로써  화상을  표시하는  액정표시장치에  비해  화상의  시인성이  높다.

게다가 유기ＥＬ소자는 액정표시장치에는 필수적인 백라이트 등의 조명 부재를 필요로 하지 않기 때문에 경량화

및 초박형화가 용이하다. 또한, 유기ＥＬ소자의 응답 속도가 수㎲ec 정도로 상당히 고속이다. 따라서 동영상 표

시시의 잔상이 발생하지 않는다.

유기ＥＬ표시장치는,  액정표시장치와  같이  그  구동방식으로서  단순(패시브)  매트릭스  방식과  액티브  매트릭스

방식을 취할 수 있다. 다만, 단순 매트릭스 방식의 표시장치는, 구조는 간단하지만 몇 가지 문제점이 있다. 이

러한 문제점에는 전기광학소자의 발광 기간이 주사선(즉, 화소수)의 증가에 따라 감소하기 때문에, 대형의 고화

- 5 -

[0006]

[0007]

[0008]

[0009]

[0010]

[0011]

[0012]

[0013]

[0014]

[0015]

공개특허 10-2019-0104494

질 표시장치의 실현이 어려운 점 등이 있다.

이러한 이유로 최근, 액티브 매트릭스 방식의 표시장치의 개발이 활발히 진행되고 있다. 이러한 표시장치는 전

기광학소자에 흐르는 전류를, 그 전기광학소자와 같은 화소회로 내에 설치한 능동소자, 예를 들면 절연 게이트

형 전계효과 트랜지스터(일반적으로는, ＴＦＴ(Thin Film Transistor;박막 트랜지스터))에 의해 제어한다. 액티

브 매트릭스 방식의 표시장치에서는, 전기광학소자가 1프레임의 기간에 걸쳐서 발광을 지속한다. 따라서 대형의

고화질 표시장치의 실현이 용이하다.

그런데, 유기ＥＬ소자의 I-V 특성(전류-전압 특성)은, 시간이 경과하면 열화(소위, 경시 열화)한다는 것이 알려

져 있다.  유기ＥＬ소자를 전류 구동하는 트랜지스터(이하, 「구동 트랜지스터」라고 한다)로서 N채널형 ＴＦＴ

를 사용한 화소회로에서는, 구동 트랜지스터의 소스측에 유기ＥＬ소자가 접속된다. 따라서 유기ＥＬ소자의 I-V

특성이 경시 열화하면, 구동 트랜지스터의 게이트-소스간 전압 Ｖｇｓ가 변화하고, 그 결과, 유기ＥＬ소자의 발

광 휘도도 변화한다.

이에 대해서 더 구체적으로 설명한다. 구동 트랜지스터의 소스 전위는, 구동 트랜지스터와 유기ＥＬ소자 사이의

동작점에 의해 결정된다. 유기ＥＬ소자의 I-V 특성이 열화하면, 구동 트랜지스터와 유기ＥＬ소자 사이의 동작점

이 변동해버린다. 그 결과, 구동 트랜지스터의 게이트에 같은 전압을 인가해도 구동 트랜지스터의 소스 전위가

변화된다. 이에 따라 구동 트랜지스터의 소스-게이트간 전압 Ｖｇｓ가 변화되기 때문에, 그 구동 트랜지스터에

흐르는  전류값이  변화된다.  그  결과,  유기ＥＬ소자에  흐르는  전류값도  변화한다.  따라서  유기ＥＬ소자의  발광

휘도가 변화하게 된다.

한편 폴리실리콘ＴＦＴ를 사용한 화소회로에서는, 유기ＥＬ소자의 I-V 특성의 경시 열화와 함께, 구동 트랜지스

터의 임계값전압 Ｖｔｈ가 경시적으로 변화하거나, 제조 프로세스의 편차에 의해 임계값전압 Ｖｔｈ가 화소마다

다르다(각각의 트랜지스터 특성에 편차가 있다).

구동 트랜지스터의 임계값전압 Ｖｔｈ가 화소마다 다르면, 화소마다 구동 트랜지스터에 흐르는 전류값에 편차가

생긴다. 따라서 구동 트랜지스터의 게이트에 화소간에 같은 전압을 인가해도, 유기ＥＬ소자의 발광 휘도에 화소

간 편차가 생기고, 그 결과, 화면의 유니포머티가 손상된다.

따라서  유기ＥＬ소자의  I-V  특성이  경시  열화하거나,  구동  트랜지스터의  임계값전압  Ｖｔｈ가  경시  변화해도,

그것들의 영향을 받지 않고, 유기ＥＬ소자의 발광 휘도를 일정하게 유지하도록 하기 위해서, 각 화소에 보상 기

능과 보정 기능을 갖게 한다(예를 들면, 일본국 공개특허공보 특개 2005-345722호 참조). 보상 기능으로 화소들

사이의 트랜지스터에 의한 유기ＥＬ소자의 특성 변동을 보상한다.

이렇게, 각 화소는 부트스트랩 동작을 보상하도록 보상 동작이나 보정 동작을 가진다. 보정 기능에 의해 부트스

트랩 동작에 의한 유기ＥＬ소자의 특성 변동에 대한 구동의 임계값전압 Ｖｔｈ의 변동을 보정하고, 구동 트랜지

스터의 임계값전압 Ｖｔｈ의 변동을 보정한다. 이에 따라 유기ＥＬ소자의 I-V 특성이 경시 열화에 의해 변동하

거나, 구동 트랜지스터의 임계값전압 Ｖｔｈ가 경시 변화에 의해 변동하더라도, 그것들의 영향을 받지 않고, 유

기ＥＬ소자의 발광 휘도를 일정하게 유지할 수 있다.

발명의 내용

해결하려는 과제

일본국  공개특허공보  특개  2005-345722호에  기재된  종래기술에서는,  화소행  단위로  신호선을  통해서  공급되는

영상신호를 기록 트랜지스터(샘플링 트랜지스터)에 의해 샘플링 함으로써 구동 트랜지스터의 게이트 전극에 기

록한다.  그 후 구동 트랜지스터의 드레인측에 접속된 스위칭 트랜지스터가 도통 상태가 된다. 이에 따라 구동

트랜지스터에 전류를 흐르게 함으로써 부트스트랩 동작이 이루어진다.

보다 구체적으로는, 구동 트랜지스터에 전류가 흐르는 것에 의해, 구동 트랜지스터의 소스 전위가 상승한다. 이

때, 기록 트랜지스터가 비도통 상태에 있기 때문에 구동 트랜지스터의 게이트 전극이 플로팅 상태에 있다. 따라

서 구동 트랜지스터의 게이트 전극과 소스 전극의 사이에 접속되어 있는 저장용량의 작용에 의해, 소스 전위의

상승에 의해 게이트 전위가 상승한다. 이것이 부트스트랩 동작이다.

이 부트스트랩 동작에 있어서, 이상적으로는, 구동 트랜지스터의 소스 전위 Ｖｓ의 상승분 ΔＶｓ와 게이트 전

위 Ｖｇ의 상승분 ΔＶｇ는 같다. 즉, 소스 전위 Ｖｓ의 상승분 ΔＶｓ에 대한 게이트 전위 Ｖｇ의 상승분 ΔＶ

ｇ의 비율인 부트스트랩 게인 Ｇｂｓｔ(=ΔＶｇ/ΔＶｓ)은 1이다.

- 6 -

[0016]

[0017]

[0018]

[0019]

공개특허 10-2019-0104494

그러나 게이트 전극에 기생용량이 결합하고 있으면, 기생용량과 저장용량 사이에서 전하 분배가 발생한다. 이에

따라 부트스트랩 게인 Ｇｂｓｔ가 저하하여, 게이트 전위 Ｖｇ의 상승분 ΔＶｇ가 소스 전위 Ｖｓ의 상승분 Δ

Ｖｓ보다도 작아진다(그 상세한 내용에 관해서는 후술한다).

즉, 부트스트랩 동작의 개시시보다도 구동 트랜지스터의 게이트-소스 간의 전위차가 줄어들어 버린다. 그러면,

유기ＥＬ소자에 흘려보내는 구동전류로서 필요한 전류, 즉 기록 트랜지스터에 의해 기록한 영상신호의 신호 전

압에 대응한 전류를 확보할 수 없게 된다. 그 결과, 그 전류에 의해 결정되는 화소의 발광 휘도가 저하되고, 그

로 인해 휘도 편차가 생겨서 화질의 열화를 초래한다.

따라서, 본 발명은, 정상적인 부트스트랩 동작을 저해하는 요인이 되는 기생용량을 최소화해서, 그 기생용량에

기인하는 발광 휘도의 저하를 억제할 수 있게 한 표시장치 및 그 표시장치를 가지는 전자기기를 제공하는 것을

목적으로 한다.

과제의 해결 수단

본 발명의 일 실시예에 의한 표시장치는, 화소 어레이부와, 기록 주사선과, 보정용 주사선을 구비한다. 화소 어

레이부는 행렬 모양으로 배치된 화소를 포함한다. 각 화소는 전기광학소자와, 영상신호를 기록하는 기록 트랜지

스터와, 상기 기록 트랜지스터에 의해 기록된 상기 영상신호를 유지하는 저장용량을 포함한다. 상기 각 화소는

상기 저장용량에 유지된 상기 영상신호에 근거하여 상기 전기광학소자를 구동하는 구동 트랜지스터를 더 포함한

다. 상기 각 화소는 상기 구동 트랜지스터의 게이트 전극에 상기 영상신호의 기준이 되는 기준전위를 선택적으

로 기록하는 스위칭 트랜지스터를 더 포함한다. 기록 주사선은 상기 화소 어레이부의 화소행마다 배선된다. 기

록 주사선은 상기 기록 트랜지스터의 게이트 전극에 인가하는 기록 신호를 전송한다. 보정용 주사선은 상기 화

소 어레이부의 화소행마다 배선된다. 보정용 주사선은 상기 스위칭 트랜지스터의 게이트 전극에 인가하는 보정

용 주사 신호를 전송한다. 상기 기록 주사선은 상기 구동 트랜지스터의 게이트 전극에 연결되는 배선 패턴과 교

차하지 않도록 한 구성으로 되어 있다.

[0020]

상기 구성의 표시장치 및 그 표시장치를 가지는 전자기기에 있어서, 기록 주사선, 바람직하게는 기록 주사선 및

발광  제어  주사선이  모두,  구동  트랜지스터의  게이트 전극에 연결되는 배선 패턴과 교차하지 않는 배선구조로

한다. 이로써 구동 트랜지스터의 게이트 전극에 기생용량이 결합하지 않도록 한다. 또는 이로써 구동 트랜지스

터의 게이트 전극에 결합하는 기생용량을 최소화한다. 이에 따라 부트스트랩 동작시의 부트스트랩 게인 Ｇｂｓ

ｔ를 1,  또는 1에 가깝게 할 수 있다. 그 결과, 전기광학소자에 흘려보내는 구동전류로서, 기록 트랜지스터에

의해 기록한 영상신호의 신호 전압에 대응한 전류를 확보할 수 있다.

[0021]

[0022]

발명의 효과

본 발명에 의하면, 정상적인 부트스트랩 동작을 저해하는 요인이 되는 기생용량을 최소화함으로써, 그 기생용량

에 기인하는 부트스트랩 동작시의 발광 휘도의 저하를 억제할 수 있기 때문에, 화질의 향상을 꾀할 수 있다.

도면의 간단한 설명

도 1은 본 발명의 적용예에 관련되는 유기ＥＬ표시장치의 구성의 개략을 나타내는 시스템 구성도다.

도 2는 화소(화소회로)의 구체적인 구성예를 게시하는 회로도다.

도 3은 화소의 단면구조의 일례를 게시하는 단면도다.

도 4는 본 발명의 적용예에 관련되는 유기ＥＬ표시장치의 기본적인 회로 동작의 설명에 제공하는 타이밍 파형도

다.

도 5는 일반적인 배치시의 화소의 구성 소자의 배치를 나타내는 회로도다.

도 6은 일반적인 배치시의 화소의 구성 소자를 모식적으로 나타내는 평면 패턴도다.

도 7은 본 발명의 일 실시예에 따른 배치 구성을 취할 때의 화소의 구성 소자의 배치를 나타내는 회로도다.

도 8은 본 발명의 일 실시예에 따른 배치 구성을 취할 때의 화소의 구성 소자를 모식적으로 나타내는 평면 패턴

도다.

도 9는 본 발명이 적용되는 텔레비전 세트의 외관을 나타내는 사시도다.

- 7 -

공개특허 10-2019-0104494

도 10a 및 10b는 본 발명이 적용되는 디지털 카메라의 외관을 나타내는 사시도이며, 도 10a는 앞쪽에서 본 사시

도, 도 10b는 뒤쪽에서 본 사시도다.

도 11은 본 발명이 적용되는 노트형 PC의 외관을 나타내는 사시도다.

도 12는 본 발명이 적용되는 비디오 카메라의 외관을 나타내는 사시도다.

도 13a 내지 13g는 본 발명이 적용되는 휴대전화기를 나타내는 외관도이며, 13a는 연 상태에서의 정면도, 13b는

그 측면도, 13c는 닫은 상태에서의 정면도, 13d는 좌측면도, 13e는 우측면도, 13f는 평면도, 13g는 하면도다.

발명을 실시하기 위한 구체적인 내용

이하, 본 발명의 바람직한 실시예에 대해서 도면을 참조해서 상세하게 설명한다.

[시스템 구성]

도 1은 본 발명이 적용되는 액티브 매트릭스형 표시장치의 구성의 개략을 나타내는 시스템 구성도다. 여기에서

는, 액티브 매트릭스형 유기ＥＬ표시장치의 경우를 예로 들어서 설명한다. 유기ＥＬ표시장치는 디바이스에 흐르

는 전류값에 따라 발광 휘도가 변화되는 전류 구동형 전기광학소자인 유기ＥＬ소자(유기전계 발광소자)를 각 화

소(화소회로)의 발광소자로 사용한다.

도 1에 나타낸 바와 같이, 본 적용예에 관련되는 유기ＥＬ표시장치(10)는, 화소 어레이부(30)와, 구동부를 포함

한다.  화소  어레이부(30)는  화소(20)가  행렬형으로  2차원  배치되어서  이루어진다.  구동부는  그  화소  어레이부

(30)의 주변에 배치되고, 각 화소(20)를 구동한다. 화소(20)를 구동하는 구동부로서는, 기록 주사 회로(40), 발

광 구동주사 회로(50), 제1, 제2 보정용 주사 회로(60, 70) 및 수평구동회로(80)가 설치된다.

화소 어레이부(30)는, 통상, 유리 기판 등의 투명절연 기판 위에 형성되어, 플랫형의 패널구조로 되어 있다. 화

소  어레이부(30)에는,  m행n열의  화소배열에  대하여,  화소행마다  기록  주사선(31-1∼31-m)과  발광  제어  주사선

(32-1∼32-m)과 제1 보정용 주사선(33-1∼33-m)과 제2 보정용 주사선(34-1∼34-m)이 각각 한 개씩 배선되어 있

다. 또 화소열마다 신호선(데이터선)(35-1∼35-n) 중 한 개가 배선되어 있다.

화소 어레이부(30)의 각 화소(20)는, 아모포스 실리콘ＴＦＴ(Thin Film Transistor;박막 트랜지스터) 또는 저온

폴리실리콘ＴＦＴ를  사용해서  형성할  수  있다.  저온  폴리실리콘ＴＦＴ를  사용하는  경우에는,  기록  주사  회로

(40), 발광 구동주사 회로(50), 제1, 제2 보정용 주사 회로(60, 70) 및 수평구동회로(80)도, 화소 어레이부(3

0)를 형성하는 표시 패널(기판) 위에 설치할 수 있다.

기록  주사  회로(40)는,  시프트 레지스터나 다른 구성 소자를 포함한다.  화소 어레이부(30)의 각 화소(20)에의

영상신호의 기록시에, 기록 주사 회로(40)는, 기록 주사선(31-1∼31-m)에 대하여 순차 기록 신호 ＷＳ1∼ＷＳｍ

을 공급함으로써 화소 어레이부(30)의 각 화소(20)를 행 단위로 순서대로 주사(선 순차 주사)한다.

발광 구동주사 회로(50)는, 시프트 레지스터나 다른 구성 소자를 포함한다. 화소(20)의 발광 구동시에, 발광 구

동주사 회로(50)는, 발광 제어 주사선(32-1∼32-m)에 대하여 순차 발광 제어신호 ＤＳ1∼ＤＳｍ을 공급한다.

제1, 제2 보정용 주사 회로(60, 70)는, 시프트 레지스터나 다른 구성 소자를 포함한다. 제1 보정용 주사 회로

(60)는, 후술하는 보정동작의 실행시에, 제1 보정용 주사선(33-1∼33-m)에 대하여 제1 주사 신호 ＡＺ11∼ＡＺ

1m을 적절히 공급한다. 제2 보정용 주사 회로(70)는, 제2 보정용 주사선(34-1∼34-m)에 대하여 제2 보정용 주사

신호 ＡＺ21∼ＡＺ2m을 적절히 공급한다.

수평구동회로(80)는, 휘도정보에 따른 영상신호의 신호 전압 Ｖｓｉｇ(이하, 간단히 「신호 전압 Ｖｓｉｇ」이

라고 할 경우도 있다)를, 기록 주사 회로(40)에 의한 주사에 동기해서 신호선(35-1∼35-n)에 공급한다. 이 수평

구동회로(60)는, 예를 들면 신호 전압 Ｖｓｉｇ를 행(라인) 단위로 기록하는 선 순차 기록의 구동형태를 취하고

있다.

(화소회로)

도 2는, 화소(화소회로)(20)의 구체적인 구성예를 게시하는 회로도다.

도 2에 나타낸 바와 같이, 화소(20)는, 디바이스에 흐르는 전류값에 따라 발광 휘도가 변화되는 전류 구동형 전

기광학소자, 예를 들면 유기ＥＬ소자(21)를 발광소자로서 포함한다. 그 유기ＥＬ소자(21)와 함께, 화소(20)는,

구동  트랜지스터(22),  기록(샘플링)  트랜지스터(23),  스위칭  트랜지스터(24∼26),  저장용량(27)  및  보조용량

- 8 -

[0023]

[0024]

[0025]

[0026]

[0027]

[0028]

[0029]

[0030]

[0031]

[0032]

[0033]

[0034]

[0035]

[0036]

[0037]

[0038]

[0039]

[0040]

[0041]

[0042]

[0043]

[0044]

[0045]

[0046]

[0047]

[0048]

[0049]

[0050]

공개특허 10-2019-0104494

(28)을 구성 소자로서 포함한다.

상기 구성의 화소(20)에 있어서는, 구동 트랜지스터(22), 기록 트랜지스터(23) 및 스위칭 트랜지스터(25, 26)로

서 N채널형 ＴＦＴ를 사용한다. 스위칭 트랜지스터(24)로서 P채널형 ＴＦＴ를 사용한다. 다만, 여기에서의 구동

트랜지스터(22),  기록  트랜지스터(23)  및  스위칭  트랜지스터(24∼26)의  도전형의  조합은  일례에  지나지  않고,

이것들의 조합에 한정되는 것이 아니다.

유기ＥＬ소자(21)는, 캐소드 전극이 제1 전원전위 Ｖｃａｔ(여기에서는, 접지전위 ＧＮＤ)에 접속되어 있다. 구

동 트랜지스터(22)는, 유기ＥＬ소자(21)를 전류 구동하기 위한 능동소자이다. 구동 트랜지스터(22)는, 소스 전

극이 유기ＥＬ소자(21)의 애노드 전극에 접속되어서 소스 폴로워 회로를 형성하고 있다.

기록 트랜지스터(23)는, 드레인 전극이 신호선(35)(35-1∼35-n 중 하나)에 접속되어 있고, 소스 전극이 구동 트

랜지스터(22)의 게이트 전극에 접속되어 있고, 게이트 전극이 기록 주사선(31)(31-1∼31-m 중 하나)에 접속되어

있다.

스위칭  트랜지스터(24)는,  소스  전극이  제2  전원전위  Ｖｃｃｐ(여기에서는,  양의  전원전위)에  접속되어  있고,

드레인 전극이 구동 트랜지스터(22)의 드레인 전극에 접속되어 있고, 게이트 전극이 발광 제어 주사선(32)(32-1

∼32-m 중 하나)에 접속되어 있다.

스위칭 트랜지스터(25)는, 드레인 전극이 기록 트랜지스터(23)의 다른 쪽의 전극(구동 트랜지스터(22)의 게이트

전극)에 접속되어 있고, 소스 전극이 제3 전원전위 Ｖｏｆｓ에 접속되어 있고, 게이트 전극이 제1 보정용 주사

선(33)(33-1∼33-m 중 하나)에 접속되어 있다.

스위칭 트랜지스터(26)는, 드레인 전극이 구동 트랜지스터(22)의 소스 전극과 유기ＥＬ소자(21)의 애노드 전극

과의 접속 노드 N11에 접속되어 있고, 소스 전극이 제4 전원전위 Ｖｉｎｉ(여기에서는, 음의 전원전위)에 접속

되어 있고, 게이트 전극이 제2 보정용 주사선(34)(34-1∼34-m 중 하나)에 접속되어 있다.

저장용량(27)은, 한쪽의 전극이 구동 트랜지스터(22)의 게이트 전극과 기록 트랜지스터(23)의 드레인 전극과의

접속 노드 N12에 접속되어 있다. 저장용량(27)은, 다른 쪽의 전극이 구동 트랜지스터(22)의 소스 전극과 유기Ｅ

Ｌ소자(21)의 애노드 전극과의 접속 노드 N11에 접속되어 있다.

보조용량(28)은, 한쪽의 전극이 구동 트랜지스터(22)의 소스 전극과 유기ＥＬ소자(21)의 애노드 전극과의 접속

노드 N11에 접속되어 있다. 보조용량(28)은, 다른 쪽의 전극이 고정 전위, 예를 들면 전원전위 Ｖｃｃｐ에 접속

되어 있다. 이 보조용량(28)은, 유기ＥＬ소자(21)의 용량부족을 보충하기 위해서 설치된 보조적인 것이다. 따라

서 보조용량(28)은 화소(20)의 구성 소자로서 필수적인 것이 아니다.

전술한 접속 관계에서 각 구성 소자가 접속되어서 이루어진 화소(20)에 있어서, 각 구성 소자는 다음과 같은 작

용을 한다.

즉,  기록  트랜지스터(23)는,  기록 주사 회로(40)로부터 기록 주사선(31)을 통해서 주어지는 기록 신호 ＷＳ에

응답해서 도통 상태가 된다. 기록 트랜지스터(23)는, 신호선(35)을 통해 공급되는 신호 전압 Ｖｓｉｇ를 샘플링

해서  화소(20)  내에  기록한다.  기록 트랜지스터(23)에 의해 기록된 신호 전압 Ｖｓｉｇ는,  구동 트랜지스터(2

2)의 게이트 전극에 인가되는 동시에 저장용량(27)에 유지된다.

구동 트랜지스터(22)는, 스위칭 트랜지스터(24)가 도통 상태에 있을 때에, 제2 전원전위 Ｖｃｃｐ로부터 전류의

공급을 받는다. 이에 따라 저장용량(27)에 유지된 신호 전압 Ｖｓｉｇ의 전압값에 따른 전류값의 구동전류를 유

기ＥＬ소자(21)에 공급함으로써 그 유기ＥＬ소자(21)를 구동한다(전류 구동).

구동  트랜지스터(22)는,  포화  영역에서  동작하도록  설계되어  있다.  따라서  구동  트랜지스터는  정전류원으로서

동작한다. 그 결과, 유기ＥＬ소자(21)에는, 구동 트랜지스터(22)로부터 다음 식 (1)로 주어지는 일정한 드레인-

소스간 전류 Ｉｄｓ가 공급된다.

Ｉｄｓ=(1/2)·μ(W/L)Ｃｏｘ(Ｖｇｓ-Ｖｔｈ)2……(1)

여기에서,  Ｖｔｈ는  구동  트랜지스터(22)의  임계값전압,  μ는  구동  트랜지스터(22)의  채널을  구성하는  반도체

박막의 이동도(이하, 간단히 「구동 트랜지스터(22)의 이동도」라고 한다), W는 채널 폭, L은 채널 길이, Ｃｏ

ｘ는 단위면적당 게이트 용량, Ｖｇｓ는 소스 전위를 기준으로 게이트에 인가되는 게이트-소스간 전압이다.

스위칭 트랜지스터(24)는, 발광 구동주사 회로(50)에 의해 발광 제어 주사선(32)을 통해서 주어지는 발광 구동

- 9 -

[0051]

[0052]

[0053]

[0054]

[0055]

[0056]

[0057]

[0058]

[0059]

[0060]

[0061]

[0062]

[0063]

공개특허 10-2019-0104494

신호 ＤＳ에 응답해서 도통 상태가 된다. 동시에 스위칭 트랜지스터(24)는, 전원전위 Ｖｃｃ p으로부터 구동 트

랜지스터(22)에 전류를 공급한다. 즉, 스위칭 트랜지스터(24)는, 구동 트랜지스터(22)에의 전류의 공급/정지의

제어를 행하는 것에 의해, 유기ＥＬ 소자(21)의 발광/비발광을 제어해서 듀티(Ｄｕｔｙ) 구동을 행하는 발광 제

어 트랜지스터다.

스위칭 트랜지스터(25)는, 제1 보정용 주사 회로(60)로부터 제1 보정용 주사선(33)을 통해서 주어지는 제1 보정

용 주사 신호 ＡＺ1에 응답해서 도통 상태가 된다. 동시에 스위칭 트랜지스터(25)는, 기록 트랜지스터(23)에 의

한 영상신호의 신호 전압 Ｖｓｉｇ의 기록에 앞서, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ를 제3 전원전위 Ｖ

ｏｆｓ로 초기화한다. 여기에서, 제3 전원전위 Ｖｏｆｓ는, 영상신호의 기준이 되는 전위(기준전위)로 설정되어

있다.

스위칭 트랜지스터(26)는, 제2 보정용 주사 회로(70)로부터 제2 보정용 주사선(34)을 통해서 주어지는 제2 보정

용 주사 신호 ＡＺ2에 응답해서 도통 상태가 된다. 동시에 스위칭 트랜지스터(26)는, 기록 트랜지스터(23)에 의

한 영상신호의 신호 전압 Ｖｓｉｇ의 기록에 앞서, 구동 트랜지스터(22)의 소스 전위 Ｖｓ를 제4 전원전위 Ｖｉ

ｎｉ로 초기화한다.

화소(20)의 정상적인 동작을 보증하기 위한 조건으로서, 제4 전원전위 Ｖｉｎｉ은, 제3 전원전위 Ｖｏｆｓ에서

구동 트랜지스터(22)의 임계값전압 Ｖｔｈ를 감산한 전위보다도 낮아지도록 설정되어 있다. 즉, Ｖｉｎｉ<Ｖｏ

ｆｓ-Ｖｔｈ의 레벨 관계를 만족한다.

또한 유기ＥＬ소자(21)의 캐소드 전위 Ｖｃａｔ(여기에서는, 접지전위 ＧＮＤ)에 유기 ＥＬ소자(21)의 임계값전

압 Ｖｔｈｅｌ을 가산한 레벨은, 제3 전원전위 Ｖｏｆｓ에서 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ를 감산

한 레벨보다도 높아지도록 설정되어 있다. 즉, Ｖｃａｔ+Ｖｔｈｅｌ>Ｖｏｆｓ-Ｖｔｈ(>Ｖｉｎｉ)의 레벨 관계를

만족한다.

저장용량(27)은, 기록 트랜지스터(23)에 의해 기록된 영상신호의 신호 전압 Ｖｓｉｇ를 유지하는 동시에, 표시

기간에 걸쳐서 구동 트랜지스터(22)의 게이트-소스간의 전위차를 유지한다.

(화소구조)

도  3은,  화소(20)의  단면구조의  일례를  게시하는  단면도다.  도  3에  나타낸  바와  같이,  화소(20)는  유리  기판

(201) 위에 순차적으로 형성된 절연막(202), 절연 평탄화 막(203) 및 윈도우 절연막(204)을 포함한다. 유리 기

판(201)은 그 위에 형성된 구동 트랜지스터(22), 기록 트랜지스터(23) 및 다른 구성 소자를 각각 포함하는 화소

회로를 가진다. 화소(20)는 윈도우 절연막(204)의 오목부(204A)에 설치된 유기ＥＬ소자(21)도 포함한다.

유기ＥＬ소자(21)는,  상기  윈도우  절연막(204)의  오목부(204A)의  저부에  형성된  금속  등으로  된  애노드  전극

(205)를 포함한다. 유기ＥＬ소자(21)는, 그 애노드 전극(205) 위에 형성된 유기층(전자수송층, 발광층, 홀 수송

층/홀 주입층)(206)을 더 포함한다. 유기ＥＬ소자(21)는 그 유기층(206) 위에 전 화소에 공통으로 형성된 캐소

드 전극(207)을 더 포함한다. 유기ＥＬ소자(21)는 예를 들면 투명도전막으로 이루어진다.

유기ＥＬ소자(21)에 있어서, 유기층(206)은, 애노드 전극(205) 위에 홀 수송층/홀 주입층(2061), 발광층(2062),

전자수송층(2063)  및  전자주입층(도시  생략)이  순차  퇴적됨으로써  형성된다.  그리고  도  2의  구동  트랜지스터

(22)로부터 애노드 전극(205)을 통해서 유기층(206)에 전류가 흐른다.  이에 따라 그 유기층(206) 내의 발광층

(2062)에서 전자와 정공이 재결합하여 발광하게 되어 있다.

도 3에 나타낸 바와 같이, 화소회로가 형성된 유리 기판(201) 위에, 유기ＥＬ소자(21)가 형성된다. 유기ＥＬ소

자(21)는  절연막(202),  절연  평탄화  막(203)  및  윈도우  절연막(204)을  통해  화소  단위로  형성된다.  형성

후에는, 패시베이션 막(208)을 통해 밀봉기판(209)이 접착제(210)에 의해 접합되어, 그 밀봉기판(209)에 유기Ｅ

Ｌ소자(21)가 밀봉됨으로써, 표시 패널이 형성된다.

(회로 동작의 설명)

계속해서, 상기 구성의 화소(20)를 행렬 모양으로 2차원 배치해서 이루어진 본 적용예에 관련되는 액티브 매트

릭스형 유기ＥＬ표시장치(10)의 기본적인 회로 동작에 대해서, 도 4의 타이밍 파형도를 사용하여 설명한다.

도 4에는, 어떤 화소행의 각 화소(20)를 구동할 때에, 기록 주사 회로(40)로부터 화소(20)에 주어지는 기록 신

호 ＷＳ(ＷＳ1∼ＷＳｍ 중 하나), 발광 구동주사 회로(50)로부터 화소(20)에 주어지는 발광 구동신호 ＤＳ(ＤＳ

1∼ＤＳｍ 중 하나) 및 제1, 제2 보정용 주사 회로(60, 70)로부터 화소(20)에 주어지는 제1, 제2 보정용 주사

- 10 -

공개특허 10-2019-0104494

신호 ＡＺ1(ＡＺ11∼ＡＺ1 m 중 하나), ＡＺ2(ＡＺ21∼ＡＺ2m 중 하나)의 타이밍 관계를 나타낸다. 도 4는 또한

구동 트랜지스터(22)의 게이트 전위 Ｖｇ 및 소스 전위 Ｖｓ의 변화를 나타낸다.

여기에서, 기록 트랜지스터(23) 및 스위칭 트랜지스터(25, 26)는 N채널형 트랜지스터다. 따라서 기록 주사 신호

ＷＳ 및 제1,  제2  보정용 주사 신호 ＡＺ1,  ＡＺ2에 있어서는, 고레벨(본 예에서는, 전원전위 Ｖｃｃｐ;이하,

「“H”레벨」이라고 한다)의 상태가 액티브 상태가 되고, 저레벨(본 예에서는, 전원전위 Ｖｃａｔ(GND);이하,

「“L”레벨」이라고 한다)의 상태가 비액티브 상태가 된다. 또한 스위칭 트랜지스터(24)는 P채널형이다. 따라

서 발광 구동신호 ＤＳ에 있어서는, “L”레벨의 상태가 액티브 상태가 되고, “H”레벨의 상태가 비액티브 상

태가 된다.

시간  t1에  발광  구동신호  ＤＳ가  “L”레벨에서  “H”레벨로  전환되면,  스위칭  트랜지스터(24)가  비도통  상태

(ＯＦＦ 상태)가 된다. 이 상태에서, 시간 t2에 제2 보정용 주사 신호 ＡＺ2가 “L”레벨에서 “H”레벨로 전환

되면, 스위칭 트랜지스터(26)가 도통 상태(ＯＮ 상태)가 된다.

스위칭  트랜지스터(26)가  도통  상태가  됨으로써,  구동  트랜지스터(22)의  소스  전극에는,  스위칭  트랜지스터(2

6)를 통해 제4 전원전위 Ｖｉｎｉ가 인가된다. 즉, 영상신호의 신호 전압 Ｖｓｉｇ의 기록에 앞서, 구동 트랜지

스터(22)의 소스 전위 Ｖｓ는, 전원전위 Ｖｉｎｉ로 초기화된다.

이 때, 전술한 바와 같이, Ｖｉｎｉ<Ｖｃａｔ+Ｖｔｈｅｌ의 레벨 관계를 만족하다. 따라서 유기ＥＬ소자(21)는

역 바이어스 상태가 된다. 따라서, 유기ＥＬ소자(21)에는 전류가 흐르지 않아, 비발광 상태에 있다.

다음에 시간 t3에 제1 보정용 주사 신호 ＡＺ1이 “L”레벨에서 “H”레벨로 전환되면, 스위칭 트랜지스터(25)

가 도통 상태가 된다.  이에 따라 구동 트랜지스터(22)의 게이트 전극에는, 스위칭 트랜지스터(25)를 통해 제3

전원전위 Ｖｏｆｓ가 인가된다. 즉, 영상신호의 신호 전압 Ｖｓｉｇ의 기록에 앞서, 구동 트랜지스터(22)의 게

이트 전위 Ｖｇ는, 전원전위 Ｖｏｆｓ로 초기화된다.

이 때, 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ는, Ｖｏｆｓ-Ｖｉｎi의 값을 취한다. 여기에서, 전술

한 바와 같이, Ｖｏｆｓ-Ｖｉｎｉ>Ｖｔｈ의 레벨 관계를 만족한다.

<임계값 보정기간>

다음에 시간 t4에 제2 보정용 주사 신호 ＡＺ2가 “H”레벨에서 “L”레벨로 전환되면, 스위칭 트랜지스터(26)

가 비도통 상태가 된다. 그 후에 시간 t5에 발광 구동신호 ＤＳ가 “H”레벨에서 “L”레벨로 전환되면, 스위칭

트랜지스터(24)가 도통 상태가 된다. 이에 따라 전원전위 Ｖｃｃｐ로부터 스위칭 트랜지스터(24)을 통해서 구동

트랜지스터(22)에는, 그 게이트-소스간 전압 Ｖｇｓ에 따른 값의 전류가 흐른다.

이 때, 구동 트랜지스터(22)의 소스 전위 Ｖｓ보다도 유기ＥＬ소자(21)의 캐소드 전위 Ｖｃａｔ가 높다. 따라서

유기ＥＬ소자(21)가 역 바이어스 상태에 있다. 따라서, 구동 트랜지스터(22)로부터 흐르는 전류가 노드 N11→저

장용량(27)→노드  N12→스위칭  트랜지스터(25)→전원전위  Ｖｏｆｓ의  경로로  흐른다.  따라서,  그  전류에  따른

전하가 저장용량(27)에 충전된다.

한편 저장용량(27)의 충전에 따라 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 전원전위 Ｖｉｎｉ로부터 시간의 경

과와 함께 서서히 상승한다. 그리고, 일정 시간이 경과한 후, 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇ

ｓ가 그 구동 트랜지스터(22)의 임계값전압 Ｖｔh와 동일해지면, 구동 트랜지스터(22)가 컷오프한다.

구동 트랜지스터(22)가 컷오프함으로써 그 구동 트랜지스터(22)에 전류가 흐르지 않게 된다. 그 결과, 구동 트

랜지스터(22)의  게이트-소스간  전압  Ｖｇｓ,  즉  임계값전압  Ｖｔｈ가  임계값  보정용의  전압으로서  저장용량(2

7)에 유지된다.

그 후에 시간 t6에 발광 구동신호 ＤＳ가 “L”레벨에서 “H”레벨로 전환되면, 스위칭 트랜지스터(24)가 비도

통 상태가 된다.  이 시간 t5에서 시간 t6까지의 기간이 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ를 검출해서

저장용량(27)에 유지하는 기간이다.

여기에서는, 편의상, 시간 t5에서 시간 t6까지의 일정 기간(t5-t6)을 임계값 보정기간이라고 부르는 것으로 한

다. 그 후에 시간 t7에 제1 보정용 주사 신호 ＡＺ1이 “H”레벨에서 “L”레벨로 전환되면, 스위칭 트랜지스터

[0064]

[0065]

[0066]

[0067]

[0068]

[0069]

[0070]

[0071]

[0072]

[0073]

[0074]

[0075]

[0076]

(25)가 비도통 상태가 된다.

[0077]

<신호 기록기간>

- 11 -

[0078]

[0079]

[0080]

[0081]

[0082]

[0083]

[0084]

[0085]

[0086]

[0087]

[0088]

[0089]

[0090]

[0091]

[0092]

공개특허 10-2019-0104494

계속해서, 시간 t8에 기록 신호 ＷＳ가 “L”레벨에서 “H”레벨로 전환되면, 기록 트랜지스터(23)가 도통 상태

가 되어,  기록 트랜지스터(23)가 영상신호의 신호 전압 Ｖｓｉｇ를 샘플링하여,  화소 내에 기록하게 된다.  그

결과, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ가 신호 전압 Ｖｓｉｇ와 같아진다.

신호 전압 Ｖｓｉｇ는 저장용량(27)에 유지된다. 이 때, 구동 트랜지스터(22)의 소스 전위 Ｖｓ는, 기록 트랜지

스터(23)에 의한 샘플링시의 구동 트랜지터(22)의 게이트 전위 Ｖｇ의 진폭에 대하여, 저장용량(27)과 유기ＥＬ

소자(21)와의 용량 커플링에 의해 상승한다.

여기에서, 유기ＥＬ소자(21)가 가지는 용량성분의 용량값을 Ｃｏｌｅｄ, 저장용량(27)의 용량값을 Ｃｓ, 보조용

량(28)의 용량값을 Ｃｓｕｂ, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ의 상승분을 ΔＶｇ라고 하면, 구동 트랜

지스터(22)의 소스 전위 Ｖｓ의 상승분 ΔＶｓ는, 다음 식 (2)로 주어진다.

ΔＶｓ=ΔＶｇ×{Ｃｓ/(Ｃｏｌｅｄ+Ｃｓ+Ｃｓｕｂ)}……(2)

한편, 기록 트랜지스터(23)에 의한 샘플링에 의해 기록된 신호 전압 Ｖｓｉｇ는, 저장용량(27)에 유지되어, 신

호 전압 Ｖｓｉｇ는 저장용량(27)에 의해 유지된 임계값전압 Ｖｔｈ에 가산된다.

이 때, 영상신호의 기록 게인(영상신호의 신호 전압 Ｖｓｉｇ에 대한 저장용량(27)의 유지 전압의 비율)이 1(이

상값)이라고 가정하면,  저장용량(27)의 유지 전압은 Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ가 된다. 여기에서, 이해를 쉽게

하기 위해서, Ｖｏｆｓ=0V라고 하면, 게이트-소스간 전압 Ｖｇｓ는, Ｖｓｉｇ+Ｖｔｈ가 된다.

이렇게, 저장용량(27)에 미리 임계값전압 Ｖｔｈ를 유지해 둠으로써 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ

의 화소 사이의 편차나 시간에 따른 변화를 보정할 수 있다. 즉, 신호 전압 Ｖｓｉｇ에 의한 구동 트랜지스터

(22)의 구동시에, 그 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ가 저장용량(27)에 유지한 임계값전압 Ｖｔｈ와

상쇄된다. 즉, 임계값전압 Ｖｔｈ의 보정이 이루어진다.

임계값전압 Ｖｔｈ의 보정동작에 의해, 화소마다 임계값전압 Ｖｔｈ에 편차나 시간에 따른 변화가 있더라도, 구

동 트랜지스터(22)에 의한 유기ＥＬ소자(21)의 구동에 대한 임계값전압 Ｖｔｈ의 영향을 캔슬 할 수 있다. 그

결과, 임계값전압 Ｖｔｈ의 화소 사이의 편차나 시간에 따른 변화의 영향을 받지 않고, 유기ＥＬ소자(21)의 발

광 휘도를 일정하게 유지할 수 있다.

<이동도 보정기간>

그 후에 기록 트랜지스터(23)가 도통인 상태에서, 시간 t9에 발광 구동신호 ＤＳ가 “H”레벨에서 “L”레벨로

전환되면,  스위칭  트랜지스터(24)가  도통  상태가  된다.  이에  따라  전원전위  Ｖｃｃｐ로부터  구동  트랜지스터

(22)에의 전류공급이 개시된다. 여기에서, Ｖｏｆｓ-Ｖｔｈ<Ｖｔｈｅｌ로 설정해 두는 것에 의해, 유기ＥＬ소자

(21)가 역 바이어스 상태에 놓인다.

유기ＥＬ소자(21)가 역 바이어스 상태에 있을 때 그 유기ＥＬ소자(21)는 다이오드 특성이 아닌 단순한 용량 특

성을 나타내게 된다. 따라서, 구동 트랜지스터(22)에 흐르는 드레인-소스간 전류 Ｉｄｓ는, 저장용량(27)의 용

량값 Ｃｓ와,  보조용량(28)의 용량값 Ｃｓｕｂ와,  유기ＥＬ소자(21)의 용량성분의 용량값 Ｃｏｌｅｄ를 합성한

용량 C(=Ｃｓ+Ｃｓｕｂ+Ｃｏｌｅｄ)에 기록되어 간다. 이 기록에 의해, 구동 트랜지스터(22)의 소스 전위 Ｖｓ

가 상승한다.

구동 트랜지스터(22)의 소스 전위 Ｖｓ의 상승분 ΔＶｓ는, 저장용량(27)에 유지된 게이트-소스간 전압 Ｖｇｓ

로부터 감산되도록, 바꾸어 말하면, 저장용량(27)의 충전 전하를 방전하도록 작용한다. 이는 부귀환이 걸린다는

것을 의미한다. 즉, 구동 트랜지스터(22)의 소스 전위 Ｖｓ의 상승분 ΔＶｓ는 부귀환의 귀환량이 된다. 이 때,

구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ는, Ｖｓｉｇ-ΔＶｓ+Ｖｔｈ가 된다.

이렇게,  구동  트랜지스터(22)에  흐르는  전류(드레인-소스간  전류  Ｉｄｓ)를  그  구동  트랜지스터(22)의  게이트

입력(게이트-소스간의  전위차)에  부귀환함으로써,  각 화소(20)에 있어서의 구동 트랜지스터(22)의 드레인-소스

간 전류 Ｉｄｓ의 이동도 μ에 대한 의존성을 상쇄할 수 있다. 즉, 구동 트랜지스터(22)의 이동도 μ의 화소 사

이의 편차를 보정할 수 있다.

도 4에 있어서, 기록 신호 ＷＳ의 액티브 기간(“H”레벨 기간)과 발광 구동신호 ＤＳ의 액티브 기간(“L”레벨

기간)이 오버랩하는 기간(t9-t10의 기간), 즉 기록 트랜지스터(23)와 스위칭 트랜지스터(24)가 모두 도통 상태

가 되는 오버랩 기간 T가 이동도 보정기간이 된다.

여기에서, 이동도 μ가 상대적으로 높은 구동 트랜지스터와 이동도 μ가 상대적으로 낮은 구동 트랜지스터를 생

- 12 -

[0093]

[0094]

[0095]

[0096]

[0097]

[0098]

[0099]

[0100]

[0101]

[0102]

[0103]

[0104]

[0105]

[0106]

[0107]

공개특허 10-2019-0104494

각해본다.  이동도 μ가 높은 구동 트랜지스터는,  이동도 μ가 낮은 구동 트랜지스터에 비해 소스 전위 Ｖｓ가

크게 상승한다. 또한 소스 전위 Ｖｓ가 크게 상승할수록, 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ는

작아진다. 그 결과 전류가 흐르기 어려워진다.

요컨대, 이동도 보정기간 T를 조정함으로써 이동도 μ가 다른 구동 트랜지스터(22)를 통해 같은 드레인·소스간

전류 Ｉｄｓ를 흘려보낼 수 있다.  이 이동도 보정기간 T에 의해 결정한 구동 트랜지스터(22)의 게이트-소스간

전압 Ｖｇｓ를 저장용량(27)에 유지하고, 그 게이트-소스간 전압 Ｖｇｓ에 따른 전류(드레인-소스간 전류 Ｉｄ

ｓ)를 구동 트랜지스터(22)로부터 유기ＥＬ소자(21)에 흐르게 함으로써 그 유기ＥＬ소자(21)가 발광한다.

<발광 기간>

시간 t10에 기록 신호 ＷＳ가 “L”레벨이 되어, 기록 트랜지스터(23)가 비도통 상태가 된다. 그 결과 이동도

보정기간 T가 종료하고, 발광 기간에 들어간다. 이 발광 기간에는, 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 유

기ＥＬ소자(21)의 구동전압까지 상승한다.

한편 기록 트랜지스터(23)가 비도통 상태가 됨으로써 구동 트랜지스터(22)의 게이트 전극이 신호선(35)(35-1∼

35-n 중 하나)으로부터 분리되어 플로팅 상태에 있다. 따라서 저장용량(27)에 의한 부트스트랩 동작에 의해, 게

이트 전위 Ｖｇ가 소스 전위 Ｖｓ에 연동해서 상승한다.

그리고 구동 트랜지스터(22)의 소스 전위 Ｖｓ의 상승에 따라, 유기ＥＬ소자(21)는 역 바이어스 상태가 해소되

어,  순  바이어스  상태가  된다.  이에  따라  구동  트랜지스터(22)로부터  유기ＥＬ소자(21)에  대하여  전술한  식

(1)로 주어지는 일정한 드레인-소스간 전류 Ｉｄｓ가 공급되어, 유기ＥＬ소자(21)는 실제로 발광을 시작한다.

이 때의 드레인-소스간 전류 Ｉｄｓ 대 게이트-소스간 전압 Ｖｇｓ의 관계는, 전술한 식 (1)의 Ｖｇｓ에 Ｖｓｉ

ｇ-ΔＶｓ+Ｖｔｈ를 대입함으로써 다음 식 (3)으로 주어진다.

Ｉｄｓ=kμ(Ｖｇｓ-Ｖｔｈ)2

      =kμ(Ｖｓｉｇ-ΔＶｓ)2……(3)

여기에서, k=(1/2)(W /L)Ｃｏｘ다.

식 (3)으로부터 분명하게 나타낸 바와 같이, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ의 항이 캔슬된다. 구동

트랜지스터(22)로부터 유기ＥＬ소자(21)에 공급되는 드레인-소스간 전류 Ｉｄｓ는, 구동 트랜지스터(22)의 임계

값전압 Ｖｔｈ에 의존하지 않는다.

기본적으로, 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ는, 영상신호의 신호 전압 Ｖｓｉｇ에 의해 정해

진다. 환언하면, 유기ＥＬ소자(21)는, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ의 화소 사이의 편차나 시간에

따른 변화의 영향을 받지 않고, 영상신호의 신호 전압 Ｖｓｉｇ에 따른 휘도로 발광한다.

이렇게, 영상신호의 신호 전압 Ｖｓｉｇ가 기록되기 전에 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ를 미리 저

장용량(27)에 유지해 둔다. 이로써 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ를 캔슬(보정)하여, 그 임계값전압

Ｖｔｈ의 화소 사이의 편차나 시간에 따른 변화의 영향을 받지 않는 일정한 드레인-소스간 전류 Ｉｄｓ를 유기

ＥＬ소자(21)에 흐르게 할 수 있다. 이에 따라 고화질의 표시 화상을 얻을 수 있다(구동 트랜지스터(22)의  Ｖ

ｔｈ 변동에 대한 보상 기능).

또한 상기의 식 (3)으로부터 분명하게 나타낸 바와 같이, 영상신호의 신호 전압 Ｖｓｉｇ는, 드레인-소스간 전

류 Ｉｄｓ의 구동 트랜지스터(22)의 게이트 입력에의 부귀환에 의해 귀환량 ΔＶｓ로 보정되어 있다. 이 귀환량

ΔＶｓ는 식 (3)의 계수부에 위치하는 이동도 μ의 효과를 상쇄되도록 작용한다.

따라서, 드레인-소스간 전류 Ｉｄｓ는, 실질적으로 영상신호의 신호 전압 Ｖｓｉg에만 의존하게 된다. 즉, 유기

ＥＬ소자(21)는, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ뿐만 아니라, 구동 트랜지스터(22)의 이동도 μ의 화

소  사이의  편차나  시간에  따른  변화의  영향을  받지  않고,  신호  전압  Ｖｓｉｇ에  따른  휘도로  발광한다.  그

결과, 라인이나 휘도 불균일이 없는 균일한 화질을 얻을 수 있다.

이렇게, 이동도 보정기간 T(t9-t10)에, 드레인-소스간 전류 Iｄｓ를 구동 트랜지스터(22)의 게이트 입력에 부귀

환하고, 그 귀환량 ΔＶｓ로 신호 전압 Ｖｓｉｇ를 보정한다. 이로써 구동 트랜지스터(22)의 드레인-소스간 전

류 Ｉｄｓ의 이동도 μ에 대한 의존성을 상쇄하여, 신호 전압 Ｖｓｉｇ에만 의존하는 드레인-소스간 전류 Ｉｄ

ｓ를 유기ＥＬ소자(21)에 흐르게 할 수 있다. 이에 따라 구동 트랜지스터(22)의 이동도 μ의 화소 사이의 편차

- 13 -

[0108]

[0109]

[0110]

[0111]

[0112]

[0113]

[0114]

[0115]

[0116]

[0117]

[0118]

[0119]

[0120]

[0121]

공개특허 10-2019-0104494

나 시간에 따른 변화에 기인하는 라인이나 휘도 불균일이 없는 균일한 화질의 표시 화상을 얻을 수 있다(구동

트랜지스터(22)의 이동도 μ에 대한 보상 기능).

여기에서, 전류 구동형 전기광학소자인 유기ＥＬ소자(21)를 포함한 화소(20)가 행렬 모양으로 배치되어 이루어

진  유기ＥＬ표시장치(10)에  있어서는,  유기ＥＬ소자(21)의  발광  시간이  길어지면,  그  유기ＥＬ소자(21)의  I-V

특성이  변화되어버린다.  그  때문에,  유기ＥＬ소자(21)의  애노드  전극과  구동  트랜지스터(22)의  소스  전극과의

접속 노드 N11의 전위(구동 트랜지스터(22)의 소스 전위 Ｖｓ)도 변화된다.

이에 반해 상기 구성의 액티브 매트릭스형 유기ＥＬ표시장치(10)에서는, 구동 트랜지스터(22)의 게이트-소스간

에  접속된  저장용량(27)에  의한  부트스트랩  동작에  의해  구동  트랜지스터(22)의  게이트-소스간  전압  Ｖｇｓ가

일정  값으로  유지된다.  이에  따라  유기ＥＬ소자(21)에  흐르는  전류는  변화되지  않는다.  따라서,  유기ＥＬ소자

(21)의  I-V  특성이  열화하더라도,  일정한  드레인-소스간  전류  Ｉｄｓ가  유기ＥＬ소자(21)에  계속해서  흐른다.

이에 따라 유기ＥＬ소자(21)의 발광 휘도의 변화를 억제할 수 있다(유기ＥＬ소자(21)의 특성 변동에 대한 보상

기능).

[화소의 배치]

여기에서, 화소(20)를 구성하는 5개의 트랜지스터(22∼26), 저장용량(27) 및 보조용량(28)과, 기록 주사선(31),

발광 제어 주사선(32) 및 제1, 제2 보정용 주사선(33, 34)의 각 배선의 배치에 대해서 생각한다.

(일반적인 화소의 배치)

도 5는 화소(20)의 일반적인 배치시의 구성 소자의 배치를 나타내는 회로도다. 도 6에 그 평면 패턴을 모식적으

로 나타낸다.

화소(20)의 효율 좋은 배치를 고려하면, 일반적으로는, 도 5, 도 6에 나타낸 바와 같이, 제1, 제2 보정용 주사

선(33, 34)을 화소(20)의 상하에 배선하고, 이들 주사선(33, 34)의 사이에 기록 주사선(31) 및 발광 제어 주사

선(32)을 배선하고, 이들 주사선(31), 주사선(32)의 상하에 화소의 구성 소자를 배치하는 구성을 생각해 볼 수

있다.

보다 구체적으로는, 제1 보정용 주사선(33)과 기록 주사선(31) 사이의 영역에 기록 트랜지스터(23)와 스위칭 트

랜지스터(25)를 배치한다. 발광 제어 주사선(32)과 제2 보정용 주사선(34) 사이의 영역에 구동 트랜지스터(22)

와 스위칭 트랜지스터(26)와 저장용량(27)과 보조용량(28)을 배치하는 배치 구성이 된다.

이러한 일반적인 배치 구성은, 배선 층간을 전기적으로 접속하는 콘택부의 수를 최소한으로 억제하여, 각 구성

소자를 효율적으로 배치하고자 하는 생각에 근거하는 것이다. 이 때 영상신호의 신호 전압 Ｖｓｉｇ를 전송하는

신호선(35)과, 전원전위 Ｖｃｃｐ, Ｖｏｆｓ, Ｖｉｎｉ의 각 전원선(36, 37, 38)은, 화소열 방향(화소열의 화소

의 배열 방향)을 따라 배선되어 있다.

도 6의 평면 패턴도에 있어서, 기록 주사선(31), 발광 제어 주사선(32), 제1, 제2 보정용 주사선(33, 34) 및 트

랜지스터(22∼26)의 각 게이트 전극은,  유리 기판(201)(도 3  참조)  위에 몰리브덴(Ｍｏ)  등에 의해 1층째로서

배선된다. 트랜지스터(22∼26)의 각 반도체층은, 폴리실리콘(ＰＳ) 등에 의해 2층째로서 형성된다. 신호선(35)

및 전원선(36, 37, 38)은, 알루미늄(Ａｌ) 등에 의해 3층째로서 배선된다.

이들 배선층의 위치 관계는, 도 3에 나타내는 화소구조로부터 명확하다. 1층째와 2층째의 사이, 2층째와 3층째

의 사이에는 각각 절연막이 개재되어 있다. 도 6으로부터 분명하게 나타낸 바와 같이, 상기한 일반적인 배치 구

성을 취하는 것에 의해, 각 배선층을 전기적으로 접속하는 콘택부의 수를 12개 정도로 억제할 수 있다.

그런데  상기한  일반적인  배치  구성에  있어서는,  구동  트랜지스터(22)의  게이트  전극과  기록  트랜지스터(23)의

소스 전극 및 스위칭 트랜지스터(25)의 드레인 전극을 전기적으로 접속하는 배선 패턴(306)이 기록 주사선(31)

및 발광 제어 주사선(32)의 각 배선 패턴과 교차한다(도 5, 도 6의 파선으로 둘러싸인 부분).

[기생용량에 기인하는 문제점]

이와  같이,  구동  트랜지스터(22)의  게이트  전극에의  배선  패턴(306)이  기록  주사선(31)  및  발광  제어  주사선

(32)의 각 배선 패턴과 교차하기 때문에, 그 교차 부분에 있어서 절연막(도 3의 절연막(202)에 상당)을 통해 기

생용량이 형성된다. 이 기생용량은, 구동 트랜지스터(22)의 게이트 전극에 연결되는 기생용량(Ｃｐ)이 된다(도

2 참조).

- 14 -

[0122]

[0123]

[0124]

[0125]

[0126]

[0127]

[0128]

[0129]

[0130]

[0131]

[0132]

[0133]

[0134]

[0135]

[0136]

공개특허 10-2019-0104494

전술한 부트스트랩 동작에 있어서, 이상적으로는, 구동 트랜지스터의 소스 전위 Ｖｓ의 상승분 ΔＶｓ와 게이트

전위 Ｖｇ의 상승분 ΔＶｇ는 동일해야 한다.  즉,  부트스트랩 게인 Ｇｂｓｔ가 1이 되어야 한다. 그러나 구동

트랜지스터(22)의 게이트 전극에 결합된 기생용량에 의해 기생용량과 저장용량(27)의 사이에서 전하 분배가 발

생하기 때문에, 부트스트랩 게인 Ｇｂｓｔ가 감소한다.

여기에서, 구동 트랜지스터(22)의 게이트 전극에 결합된 기생용량의 용량값을 Ｃｐ라고 하면, 부트스트랩 게인

Ｇｂｓｔ는

Ｇｂｓｔ=ΔＶｇ/ΔＶｓ=Ｃｓ/(Ｃｓ+Ｃｐ)……(4)

로 표현된다. 식 (4)로부터 분명하게 나타낸 바와 같이, 구동 트랜지스터(22)의 게이트 전극에 결합된 기생용량

의 용량값 Ｃｐ가 커질수록, 부트스트랩 게인 Ｇｂｓｔ가 낮아진다.

부트스트랩 게인 Ｇｂｓｔ가 낮아지면, 게이트 전위 Ｖｇ의 상승분 ΔＶｇ가 소스 전위 Ｖｓ의 상승분 ΔＶｓ보

다도 작아진다. 그 결과 부트스트랩 동작의 개시시보다도 구동 트랜지스터(22)의 게이트-소스간의 전위차가 작

아진다. 이에 따라 유기ＥＬ소자(21)에 흐르게 하는 구동전류 Ｉｄｓ로서, 기록 트랜지스터(23)에 의해 기록한

영상신호의 신호 전압 Ｖｓｉｇ에 대응한 전류를 확보할 수 없게 된다. 그 결과, 유기ＥＬ소자(21)의 발광 휘도

가 낮아지고, 그에 따라 휘도 편차가 발생하여 화질의 열화를 초래한다.

[본 실시예의 특징부분]

이러한  이유로,  본  실시예에서는  화소(20)를  구성하는  5개의  트랜지스터(22∼26),  저장용량(27)  및  보조용량

(28)과, 기록 주사선(31), 발광 제어 주사선(32) 및 제1, 제2 보정용 주사선(33, 34)의 각 배선의 배치, 특히

기록 주사선(31) 및 발광 제어 주사선(32)의 각 배선의 배치를 고안함으로써, 구동 트랜지스터(22)의 게이트 전

극에 기생용량이 결합하지 않도록 하고 있다.

(본 실시예에 따른 화소의 배치)

도  7은,  본  발명의  일  실시예에  따른  배치  구성을  취할  때의  화소(20)의  구성  소자의  배치를  나타내는

회로도다. 도 8에 그 평면 패턴을 모식적으로 나타낸다. 도 7 및 도 8에 있어서, 도 5 및 도 6과 동등 부분에는

동일한 부호를 부착해서 나타낸다.

도 7, 도 8에 나타낸 바와 같이, 본 실시예에 따른 화소(20)의 배치에 있어서는, 제1, 제2 보정용 주사선(33,

34)을 화소(20)의 상하에 화소행 방향(화소행의 화소의 배열 방향)을 따라 배선한다. 이들 주사선(33, 34)의 외

측에  기록  주사선(31)  및  발광  제어  주사선(32)을  화소행  방향을  따라  더  배선한다.  제1,  제2  보정용 주사선

(33, 34) 사이의 영역에 구성 소자, 즉 5개의 트랜지스터(22∼26), 저장용량(27) 및 보조용량(28)을 배치한 구

성을 취하고 있다.

전원전위 Ｖｃｃｐ의 전원선(36)은, 화소(20)의 구성 소자의 좌외측에 화소열 방향을 따라 배선되어 있다. 또한

영상신호의  신호  전압  Ｖｓｉｇ를  전송하는  신호선(35)과,  전원전위  Ｖｏｆｓ,  Ｖｉｎｉ의  각  전원선(37,

38)은, 화소(20)의 구성 소자의 우외측에 화소열 방향을 따라 배선되어 있다.

도 8의 평면 패턴도에 있어서, 기록 주사선(31), 발광 제어 주사선(32), 제1, 제2 보정용 주사선(33, 34) 및 트

랜지스터(22∼26)의 각 게이트 전극은,  유리 기판(201)(도 3  참조)  위에 몰리브덴(Ｍｏ)  등에 의해 1층째로서

배선된다. 트랜지스터(22∼26)의 각 반도체층은, 폴리실리콘(ＰＳ) 등에 의해 2층째로서 형성된다. 신호선(35)

및 전원선(36, 37, 38)은, 알루미늄(Ａｌ) 등에 의해 3층째로서 배선된다.

여기에서, 기록 주사선(31)은 제1 보정용 주사선(33)의 외측, 즉 그 제1 보정용 주사선(33)을 사이에 두고 기록

트랜지스터(23)(일 예로서, 제2 트랜지스터)와 반대측에 배선되어 있다. 따라서 기록 트랜지스터(23)의 게이트

전극과 기록 주사선(31)의 사이에는 다음과 같은 배선구조가 사용된다.

즉, 기록 트랜지스터(23)의 게이트 전극(1층째의 Ｍｏ배선)은, 배선(일 예로서, 제2 배선)을 통하여, 화소열 방

향을 따라 배선된 3층째의 배선 패턴(Ａｌ배선)(302)(일 예로서, 상호접속 배선)과 콘택부(301)에 의해 콘택이

이루어진다.  배선  패턴(302)과  1층째의  기록  주사선(31)  사이의  콘택은  콘택부(303)에 의해 이루어진다.  이에

따라 기록 주사선(31)과의 전기적인 접속이 확보된다.

또한 발광 제어 주사선(32)은 제2 보정용 주사선(34)의 외측, 즉 그 제2 보정용 주사선(34)을 사이에 두고 스위

칭 트랜지스터(24)와 반대측 배선되어 있다. 따라서 스위칭 트랜지스터(24)의 게이트 전극과 발광 제어 주사선

- 15 -

[0137]

[0138]

[0139]

[0140]

[0141]

[0142]

[0143]

[0144]

[0145]

[0146]

[0147]

공개특허 10-2019-0104494

(32)의 사이에는 다음과 같은 배선구조가 사용된다.

즉, 스위칭 트랜지스터(24)의 게이트 전극(1층째의 Ｍｏ배선)은, 화소열 방향을 따라 배선된 3층째의 배선 패턴

(Ａｌ배선)(305)과 콘택부(304)에 의해 콘택이 이루어진다. 배선 패턴(305)과 1층째의 발광 제어 주사선(32) 사

이의 콘택은 콘택부(304)에 의해 이루어진다. 이에 따라 발광 제어 주사선(32)과의 전기적인 접속이 확보된다.

(본 실시예의 작용 효과)

이상의 설명 및 도 7, 도 8로부터 분명하게 나타낸 바와 같이, 본 실시예에 있어서, 구동 트랜지스터(22)(일 예

로서 제1 트랜지스터), 그 구동 트랜지스터(22)의 게이트 전극에 접속된 기록 트랜지스터(23) 및 스위칭 트랜지

스터(25)(일 예로서 제3 트랜지스터)를 적어도 가지는 화소 구성의 유기ＥＬ표시장치(10)에는 다음과 같은 이점

이  있다.  즉,  기록  주사선(31),  바람직하게는  기록  주사선(31)  및  발광  제어  주사선(32)이,  구동  트랜지스터

(22)의 게이트 전극에 연결되는 배선 패턴, 즉 구동 트랜지스터(22)의 게이트 전극과 기록 트랜지스터(23)의 소

스 전극 및 스위칭 트랜지스터(25)의 드레인 전극을 전기적으로 접속하는 배선 패턴(306)(일 예로서 제1 배선)

과 교차하지 않는 배선구조로 하고 있다.

보다 구체적으로는, 화소(20)의 구성 소자가 배치되는 영역의 외측에 제1 보정용 주사선(33)을 배선한다. 그 제

1 보정용 주사선(33)의 외측에 기록 주사선(31)을 더 배선한다. 이들 주사선(31, 33)의 배선층(본 예에서는, 1

층째)과 다른 배선층(본 예에서는, 3층째)에 형성된 배선 패턴(302)을 통해 기록 주사선(31)을 기록 트랜지스터

(23)의  게이트  전극과  전기적으로  접속한  구성을  채용한다.  이로써  기록  주사선(31)이  구동  트랜지스터(22)의

게이트 전극에 연결되는 배선 패턴(306)과 교차하지 않도록 하고 있다.

또한 화소(20)의 구성 소자가 배치되는 영역을 사이에 두고 기록 주사선(31)과 반대측에 발광 제어 주사선(32)

을 배선한다. 이 발광 제어 주사선(32)의 배선층(본 예에서는, 1층째)과 다른 배선층(본 예에서는, 3층째)에 형

성된  배선  패턴(305)을  통해  발광  제어  주사선(32)을  스위칭  트랜지스터(발광  제어  트랜지스터)(24)의 게이트

전극과 전기적으로 접속한 구성을 채용한다. 이로써 발광 제어 주사선(32)가 구동 트랜지스터(22)의 게이트 전

극에 연결되는 배선 패턴(306)과 교차하지 않도록 하고 있다.

상기한 바와 같이, 기록 주사선(31), 바람직하게는 기록 주사선(31) 및 발광 제어 주사선(32)이, 구동 트랜지스

터(22)의  게이트  전극에  연결되는  배선  패턴(306)과  교차하지  않는  배선구조로  한다.  더  구체적으로는,  화소

(20)의 구성 소자가 배치되는 영역의 한쪽에 기록 주사선(31)을, 다른 쪽에 발광 제어 주사선(32)을 각각 배선

한다. 이로써, 구동 트랜지스터(22)의 게이트 전극에 기생용량이 결합하지 않도록 할 수 있다.

여기에서는,  기록  주사선(31)  및 발광 제어 주사선(32)  모두,  구동 트랜지스터(22)의 게이트 전극에 연결되는

배선 패턴(306)과 교차하지 않는 배선구조로 했다. 그러나 적어도 기록 주사선(31)이 배선 패턴(306)과 교차하

지  않는  배선구조로  한  경우여도,  전술한  바와  같이,  기록  주사선(31)  및  발광  제어  주사선(32)이  배선  패턴

(306)과 교차할 경우에 비해, 구동 트랜지스터(22)의 게이트 전극에 결합하는 기생용량을 작게 할 수 있다.

이와  같이  하여,  구동  트랜지스터(22)의  게이트  전극에  기생용량이  결합하지  않도록  하거나  구동  트랜지스터

(22)의 게이트 전극에 결합하는 기생용량을 최소화함으로써, 부트스트랩 동작시의 부트스트랩 게인 Ｇｂｓｔ를

1, 또는 1에 가깝게 할 수 있다. 따라서 유기ＥＬ소자(21)에 흐르게 하는 구동전류 Ｉｄｓ로서, 기록 트랜지스

터(23)에 의해 기록한 영상신호의 신호 전압 Ｖｓｉｇ에 대응한 전류를 확보할 수 있다. 이에 따라 기생용량에

기인하는 발광 휘도의 저하를 억제할 수 있다. 그 결과 유기ＥＬ소자(21)의 발광 휘도의 저하를 억제할 수 있기

때문에, 화질의 향상을 꾀할 수 있다.

본 실시예의 경우에는, 전술한 일반적인 배치 구성을 취할 경우에 비해, 4개의 접속부가 더 필요하다. 이들 부

가되는 접속부는 기록 주사선(31)과 기록 트랜지스터(23)의 게이트 전극을 전기적으로 접속하기 위한 2개의 콘

택부(301, 303), 발광 제어 주사선(32)과 스위칭 트랜지스터(24)의 게이트 전극을 전기적으로 접속하기 위한 2

개의  콘택부(304,  307)다.  그러나  콘택부가  약간  증가하는  결점보다도,  정상적인  부트스트랩  동작을  저해하는

요인이 되는 기생용량을 최소화함으로써 화질을 향상시키는 효과가 크다고 할 수 있다.

[변형예]

상기 실시예에서는 구동 트랜지스터(22) 및 기록 트랜지스터(23), 스위칭 트랜지스터(24∼26)를 가지는 5Ｔｒ의

화소 구성의 유기ＥＬ표시장치에 적용했을 경우를 예로 들어 설명했다. 그러나 본 발명이 본 적용예에 한정되는

것은  아니고,  구동 트랜지스터(22),  그 구동 트랜지스터(22)의 게이트 전극에 접속된 기록 트랜지스터(23)  및

스위칭 트랜지스터(25)를 적어도 가지는 화소 구성의 유기ＥＬ 표시장치 전반에 대하여 적용 가능하다.

- 16 -

[0148]

[0149]

[0150]

[0151]

[0152]

[0153]

[0154]

[0155]

[0156]

[0157]

[0158]

[0159]

공개특허 10-2019-0104494

또한  상기  실시예에서는  본  발명을  유기ＥＬ소자를  사용한  유기  ＥＬ표시장치에  적용했을  경우를  예로  들어서

설명했다. 그러나 본 발명이 본 적용예에 한정되는 것은 아니고, 전기광학소자를 포함한 화소가 행렬 모양으로

배치되어 이루어진 플랫 패널형의 표시장치 전반에 대하여 적용 가능하다.

[적용예]

이상 설명한 본 발명에 의한 표시장치는, 일례로서, 도 9∼도 13에 나타내는 여러 가지 전자기기, 예를 들면 디

지털 카메라, 노트형 PC, 휴대전화 등의 휴대 단말장치, 비디오 카메라 등 모든 분야의 전자기기의 표시장치에

적용할 수 있다. 이러한 장치는 전자기기에 입력된 영상신호, 혹은, 전자기기 내에서 생성한 영상신호를, 화상

혹은 영상으로서 표시한다.

이렇게, 모든 분야의 전자기기의 표시장치로서 본 발명에 의한 표시장치를 사용함으로써, 본 발명에 의한 표시

장치는, 정상적인 부트스트랩 동작을 저해하는 요인이 되는 기생용량을 최소화하여, 그 기생용량에 기인하는 발

광 휘도의 저하를 억제할 수 있다. 이에 따라, 각종 전자기기에 있어서, 표시 화면의 화질의 향상을 꾀할 수 있

다.

이 때, 본 발명에 의한 표시장치는, 밀봉된 구성의 모듈 형상의 것도 포함한다. 이러한 표시장치는 예를 들면

화소 어레이부(30)에 투명한 유리 등의 대향부가 부착되어 형성된 표시모듈에 해당된다. 이 투명한 대향부에는,

컬러필터, 보호막뿐만 아니라, 상기한 차광막이 설치되어도 좋다. 한편, 표시 모듈에는, 외부 장치와 화소 어레

이부 사이에서 신호나 다른 정보를 입출력하기 위한 회로부나 ＦＰＣ(플렉시블 프린트 서킷) 등이 설치되어 있

어도 된다.

이하에, 본 발명이 적용되는 전자기기의 구체적인 예에 관하여 설명한다.

도 9는 본 발명이 적용되는 텔레비전 세트의 개관을 나타내는 사시도다. 본 적용예에 관련되는 텔레비전 세트는

프런트 패널(102), 필터 유리(103) 등으로 구성된 영상표시 화면부(101)를 포함한다.  텔레비전 세트는 그 영상

표시 화면부(101)로서 본 발명에 의한 표시장치를 사용함으로써 제조된다.

도  10a  및  10b는  본  발명이  적용되는  디지털  카메라의  외관을  나타내는  사시도다.  도  10a는  앞쪽에서  본

사시도, 도 10b는 뒤쪽에서 본 사시도다. 본 적용예에 관련되는 디지털 카메라는, 플래시용 발광부(111), 표시

부(112), 메뉴 스위치(113), 셔터 버튼(114) 등을 포함한다. 디지털 카메라는 그 표시부(112)로서 본 발명에 의

한 표시장치를 사용함으로써 제조된다.

도 11은 본 발명이 적용되는 노트형 PC의 외관을 나타내는 사시도다. 본 적용예에 관련되는 노트형 PC는, 본체

(121)에, 문자 등을 입력할 때 조작되는 키보드(122), 화상을 표시하는 표시부(123) 등을 포함한다. 노트형 PC

는 그 표시부(123)로서 본 발명에 의한 표시장치를 사용함으로써 제조된다.

도 12는 본 발명이 적용되는 비디오 카메라의 외관을 나타내는 사시도다. 본 적용예에 관련되는 비디오 카메라

는,  본체부(131),  전방을  향한  측면에  피사체  촬영용  렌즈(132),  촬영시의  스타트/스톱  스위치(133),  표시부

(134) 등을 포함한다. 비디오 카메라는 그 표시부(134)로서 본 발명에 의한 표시장치를 사용함으로써 제조된다.

도 13a 내지 13g는 본 발명이 적용되는 휴대 단말장치, 예를 들면 휴대전화기를 나타내는 외관도다. 도 13a는

연 상태에서의 정면도, 도 13b는 그 측면도, 도 13c는 닫은 상태에서의 정면도, 도 13d는 좌측면도, 도 13e는

우측면도, 도 13f는 평면도, 도 13g는 하면도다. 본 적용예에 관련되는 휴대전화기는, 상측 케이싱(141), 하측

케이싱(142), 연결부(여기에서는 힌지부)(143), 디스플레이(144), 서브 디스플레이(145), 픽처 라이트(146), 카

메라(147) 등을 포함한다. 휴대전화기는 그 디스플레이(144)나 서브 디스플레이(145)로서 본 발명에 의한 표시

장치를 사용함으로써 제조된다.

첨부된 
청구항 수 : 총 47 항

(71) 출원인

주식회사 하이딥
경기도 성남시 분당구 대왕판교로644번길 49, 3층
(삼평동, 다산타워)

(72) 발명자
김윤정
경기도 성남시 분당구 대왕판교로644번길 49, 3층
(삼평동, 다산타워)
김본기
경기도 성남시 분당구 대왕판교로644번길 49, 3층
(삼평동, 다산타워)
(뒷면에 계속)

(74) 대리인
김성호

(54) 발명의 명칭 스트레인 게이지가 형성된 디스플레이 패널을 포함하는 터치 입력 장치 및 스트레인 게이지가
형성된 디스플레이 패널 제조 방법

(57) 요 약

본 발명의 실시예에 따른 터치 힘 검출이 가능한 터치 입력 장치는, 스트레인 게이지가 직접 형성된 디스플레이
패널;을 포함하며, 상기 스트레인 게이지의 저항값의 변화에 기초하여 터치 힘을 검출한다.

대 표 도 - 도5a

- 1 -

공개특허 10-2019-0104291

김세엽
경기도 성남시 분당구 대왕판교로644번길 49, 3층
(삼평동, 다산타워)

(52) CPC특허분류
     G02F 1/13338 (2013.01)
     G06F 3/044 (2019.05)
     H01L 27/323 (2013.01)
     G06F 2203/04103 (2013.01)
     G06F 2203/04112 (2013.01)
(72) 발명자
조영호
경기도 성남시 분당구 대왕판교로644번길 49, 3층
(삼평동, 다산타워)

- 2 -

공개특허 10-2019-0104291

명 세 서

청구범위

청구항 1 

터치 힘 검출이 가능한 터치 입력 장치로서,

스트레인 게이지가 직접 형성된 디스플레이 패널;을 포함하며,

상기 스트레인 게이지의 저항값의 변화에 기초하여 터치 힘을 검출하는,

터치 입력 장치.

청구항 2 

제1항에 있어서,

상기 디스플레이 패널은, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층 및 상기 제1기판층과 상기 제2

기판층 사이에 배치되는 액정층 또는 유기물층을 포함하고,

상기 스트레인 게이지는 상기 제2기판층의 하면에 형성되는,

터치 입력 장치.

청구항 3 

제2항에 있어서,

상기 디스플레이 패널은, 상기 스트레인 게이지가 형성된 상기 제2 기판층 하부에 배치되는 차광층을 더 포함하

는,

터치 입력 장치.

청구항 4 

제1항에 있어서,

상기 디스플레이 패널은, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2기

판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 차광층을 포함하고,

상기 스트레인 게이지는 상기 차광층의 하면에 형성되는,

터치 입력 장치.

청구항 5 

제1항에 있어서,

상기 디스플레이 패널은, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2기

판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하고,

상기 스트레인 게이지는 상기 제3기판층의 하면에 형성되는,

터치 입력 장치.

청구항 6 

제5항에 있어서,

상기 디스플레이 패널은, 상기 제2기판층과 상기 제3기판층 사이에 배치되는 차광층을 더 포함하는,

터치 입력 장치.

- 3 -

공개특허 10-2019-0104291

청구항 7 

제5항에 있어서,

상기 디스플레이 패널은, 상기 제3기판층 하부에 배치되는 차광층을 더 포함하는,

터치 입력 장치.

청구항 8 

제1항에 있어서,

상기 디스플레이 패널은, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2기

판층 사이에 배치되는 액정층 또는 유기물층, 상기 제2기판층 하부에 배치되는 제3기판층 및 상기 제3기판층 하

부에 배치되는 차광층을 포함하고,

상기 스트레인 게이지는 상기 차광층의 하면에 형성되는,

터치 입력 장치.

청구항 9 

제5항 내지 제8항 중 어느 한 항에 있어서,

상기 제3기판층은 상기 제1기판층, 상기 액정층 또는 유기물층 및 상기 제2기판층보다 상대적으로 잘 휘어지지

않는,

터치 입력 장치.

청구항 10 

제5항에 있어서,

상기 제3기판층은 차광 기능을 가진,

터치 입력 장치.

청구항 11 

제1항 내지 제8항 중 어느 한 항에 있어서,

상기 스트레인 게이지는 실리콘으로 구성되는,

터치 입력 장치.

청구항 12 

제1항 내지 제8항 중 어느 한 항에 있어서,

상기 스트레인 게이지는 메탈로 구성되는,

터치 입력 장치.

청구항 13 

제3항, 제4항, 제6항, 제7항 및 제8항 중 어느 한 항에 있어서,

상기 차광층은 블랙잉크인,

터치 입력 장치.

청구항 14 

제1항 내지 제8항 중 어느 한 항에 있어서,

터치 위치를 검출하는 터치 센서;를 더 포함하고,

- 4 -

상기 터치 센서는, 상기 디스플레이 패널의 상부에 배치되거나, 상기 디스플레이 패널 내부에 배치되는,

공개특허 10-2019-0104291

터치 입력 장치.

청구항 15 

제1항 내지 제8항 중 어느 한 항에 있어서,

상기 디스플레이 패널은 LCD 패널인,

터치 입력 장치.

청구항 16 

제1항 내지 제8항 중 어느 한 항에 있어서,

상기 디스플레이 패널은 OLED 패널인,

터치 입력 장치.

청구항 17 

스트레인 게이지, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층 및 상기 제1기판층과 상기 제2기판층

사이에 배치되는 액정층 또는 유기물층을 포함하는 디스플레이 패널을 제조하는 방법으로서,

상부를 향한 상기 제2기판층의 하면에 상기 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;

상기 스트레인 게이지가 형성된 상기 제2기판층을 반전시키는, 제2기판층 반전 단계;

반전된 상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계; 및

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 18 

스트레인 게이지, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층 및 상기 제1기판층과 상기 제2기판층

사이에 배치되는 액정층 또는 유기물층을 포함하는 디스플레이 패널을 제조하는 방법으로서,

상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계;

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;

상기 제2기판층, 상기 액정층 또는 유기물층 및 상기 제1기판층을 포함하는 디스플레이 패널을 반전시키는, 디

스플레이 패널 반전 단계; 및

상부를 향한 상기 제2기판층의 하면에 상기 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;를 포함하

는,

디스플레이 패널 제조 방법.

청구항 19 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층 및 상기 제1기판층과 상기 제

2기판층 사이에 배치되는 액정층 또는 유기물층을 포함하는 디스플레이 패널을 제조하는 방법으로서,

상부를 향한 상기 제2기판층 하면에 상기 스트레인 게이지를 형성하는 스트레인 게이지 형성 단계;

상부를 향한 상기 스트레인 게이지가 형성된 상기 제2기판층의 하부에 상기 차광층을 배치시키는, 차광층 배치

단계;

상기 차광층 및 상기 스트레인 게이지가 형성된 제2기판층을 반전시키는, 차광층 및 제2기판층 반전 단계;

반전된 상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계; 및

- 5 -

공개특허 10-2019-0104291

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 20 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층 및 상기 제1기판층과 상기 제

2기판층 사이에 배치되는 액정층 또는 유기물층을 포함하는 디스플레이 패널을 제조하는 방법으로서,

상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계;

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;

상기  제2기판층,  상기  액정층  또는  유기물층  및  상기  제1기판층을  포함하는  패널을  반전시키는,  패널  반전

단계;

상부를 향한 상기 제2기판층 하면에 상기 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계; 및

상부를 향한 상기 스트레인 게이지가 형성된 상기 제2기판층의 하부에 상기 차광층을 배치시키는, 차광층 배치

단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 21 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층 및 상기 제1기판층과 상기 제

2기판층 사이에 배치되는 액정층 또는 유기물층을 포함하는 디스플레이 패널을 제조하는 방법으로서,

상부를 향한 상기 제2기판층 하부에 상기 차광층을 배치시키는, 차광층 배치 단계;

상부를 향한 상기 차광층의 하면에 상기 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;

상기 스트레인 게이지가 형성된 상기 차광층 및 제2기판층을 반전시키는, 차광층 및 제2기판층 반전 단계;

반전된 상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계; 및

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 22 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층 및 상기 제1기판층과 상기 제

2기판층 사이에 배치되는 액정층 또는 유기물층을 포함하는 디스플레이 패널을 제조하는 방법으로서,

상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계;

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;

상기 제2기판층, 상기 액정층 또는 유기물층 및 상기 제1기판층을 포함하는 디스플레이 패널을 반전시키는, 디

스플레이 패널 반전 단계;

상부를 향한 상기 제2기판층 하부에 상기 차광층을 배치시키는, 차광층 배치 단계; 및

상부를 향한 상기 차광층의 하면에 상기 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 23 

스트레인 게이지, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2기판층 사

이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스플레이 패

널을 제조하는 방법으로서,

상부를 향한 상기 제3기판층의 하면에 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;

- 6 -

상기 스트레인 게이지가 형성된 상기 제3기판층을 반전시키는, 제3기판층 반전 단계; 및

반전된 상기 제3기판층의 상부에 상기 제2기판층, 상기 액정층 또는 유기물층 및 상기 제1기판층으로 구성된 패

공개특허 10-2019-0104291

널을 배치시키는 패널 배치 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 24 

스트레인 게이지, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2기판층 사

이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스플레이 패

널을 제조하는 방법으로서,

상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계;

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;

상기  제2기판층,  상기  액정층  또는  유기물층  및  상기  제1기판층을  포함하는  패널을  반전시키는,  패널  반전

단계;

반전된 상기 제2기판층의 하부에 상기 제3기판층을 배치시키는 제3기판층 배치 단계;

상부를 향한 상기 제3기판층의 하면에 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 25 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2

기판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스

플레이 패널을 제조하는 방법으로서,

상부를 향한 상기 제3기판층 하면에 상기 스트레인 게이지를 형성하는 스트레인 게이지 형성 단계;

상기 스트레인 게이지가 형성된 제3기판층을 반전시키는, 제3기판층 반전 단계; 및

반전된  상기  제3기판층의 상부에 차광층,  상기 제2기판층,  상기 액정층 또는 유기물층 및 상기 제1기판층으로

구성된 패널을 배치시키는 패널 배치 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 26 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2

기판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스

플레이 패널을 제조하는 방법으로서,

상부를 향한 상기 제3기판층 하면에 상기 스트레인 게이지를 형성하는 스트레인 게이지 형성 단계;

상기 스트레인 게이지가 형성된 제3기판층을 반전시키는, 제3기판층 반전 단계;

반전된 상기 제3기판층의 상부에 차광층을 배치시키는 차광층 배치 단계; 및

상기 차광층의 상부에 상기 제2기판층, 상기 액정층 또는 유기물층 및 상기 제1기판층으로 구성된 패널을 배치

시키는 패널 배치 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 27 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2

기판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스

플레이 패널을 제조하는 방법으로서,

- 7 -

공개특허 10-2019-0104291

상부를 향한 상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계;

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;

상기 제2기판층, 상기 액정층 또는 유기물층 및 상기 제1기판층을 포함하는 디스플레이 패널을 반전시키는, 디

스플레이 패널 반전 단계;

상부를 향한 상기 제2기판층 하부에 상기 차광층을 배치시키는, 차광층 배치 단계;

상부를 향한 상기 차광층 하부에 상기 제3기판층을 배치시키는, 제3기판층 배치 단계; 및

상부를 향한 상기 제3기판층의 하면에 상기 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;를 포함하

는,

디스플레이 패널 제조 방법.

청구항 28 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2

기판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스

플레이 패널을 제조하는 방법으로서,

상부를 향한 상기 제3기판층 하면에 상기 스트레인 게이지를 형성하는 스트레인 게이지 형성 단계;

상부를 향한 상기 스트레인 게이지가 형성된 상기 제3기판층의 하부에 상기 차광층을 배치시키는, 차광층 배치

단계;

상기 차광층 및 상기 스트레인 게이지가 형성된 제3기판층을 반전시키는, 차광층 및 제3기판층 반전 단계; 및

반전된 상기 제3기판층의 상부에 상기 제2기판층, 상기 액정층 또는 유기물층 및 상기 제1기판층으로 구성된 패

널을 배치시키는 패널 배치 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 29 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2

기판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스

플레이 패널을 제조하는 방법으로서,

상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계;

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;

상기  제2기판층,  상기  액정층  또는  유기물층  및  상기  제1기판층을  포함하는  패널을  반전시키는,  패널  반전

단계;

반전된 상기 제2기판층의 하부에 상기 제3기판층을 배치시키는 제3기판층 배치 단계;

상부를 향한 상기 제3기판층 하면에 상기 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계; 및

상부를 향한 상기 스트레인 게이지가 형성된 상기 제3기판층의 하부에 상기 차광층을 배치시키는, 차광층 배치

단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 30 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2

기판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스

플레이 패널을 제조하는 방법으로서,

상부를 향한 상기 제3기판층 하부에 상기 차광층을 배치시키는, 차광층 배치 단계;

상부를 향한 상기 차광층의 하면에 상기 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;

- 8 -

상기 스트레인 게이지가 형성된 상기 차광층 및 상기 제3기판층을 반전시키는, 차광층 및 제3기판층 반전 단계;

및

반전된 상기 제3기판층의 상부에 상기 제2기판층, 상기 액정층 또는 유기물층 및 상기 제1기판층으로 구성된 패

공개특허 10-2019-0104291

널을 배치시키는 패널 배치 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 31 

스트레인 게이지, 차광층, 제1기판층, 상기 제1기판층 하부에 배치되는 제2기판층, 상기 제1기판층과 상기 제2

기판층 사이에 배치되는 액정층 또는 유기물층 및 상기 제2기판층 하부에 배치되는 제3기판층을 포함하는 디스

플레이 패널을 제조하는 방법으로서,

상기 제2기판층의 상면에 액정층 또는 유기물층을 형성하는, 액정층 또는 유기물층 형성 단계;

상기 액정층 또는 유기물층의 상부에 제1기판층을 형성하는, 제1기판층 형성 단계;

상기  제2기판층,  상기  액정층  또는  유기물층  및  상기  제1기판층을  포함하는  패널을  반전시키는,  패널  반전

단계;

반전된 상기 제2기판층의 하부에 상기 제3기판층을 배치시키는 제3기판층 배치 단계;

상부를 향한 상기 제3기판층 하부에 상기 차광층을 배치시키는, 차광층 배치 단계; 및

상부를 향한 상기 차광층의 하면에 스트레인 게이지를 형성하는, 스트레인 게이지 형성 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 32 

제17항 내지 제31항 중 어느 한 항에 있어서,

상기 스트레인 게이지는, 상기 스트레인 게이지의 저항값의 변화에 기초하여 상기 디스플레이 패널에 가해진 힘

을 검출하기 위한 스트레인 게이지인,

디스플레이 패널 제조 방법.

청구항 33 

제17항 내지 제31항 중 어느 한 항에 있어서,

상기 스트레인 게이지 형성 단계는,

포토리소그래피(photolithography),  에칭  레지스트(etching  resist)  또는 에칭 페이스트(etching  paste)를 이

용한 식각 공정 중 어느 하나를 이용하여, 상기 스트레인 게이지를 형성하는,

디스플레이 패널 제조 방법.

청구항 34 

제17항 내지 제31항 중 어느 한 항에 있어서,

상기 스트레인 게이지 형성 단계는,

그라비어 인쇄 방식을 이용하여, 상기 스트레인 게이지를 형성하는,

디스플레이 패널 제조 방법.

청구항 35 

제34항에 있어서,

상기 스트레인 게이지 형성 단계는,

그라비어 롤에 형성된 홈에 스트레인 게이지 형성 물질을 주입하여 스트레인 게이지 패턴을 형성하는 단계;

- 9 -

상기  그라비어  롤을  회전시켜  상기  스트레인  게이지 패턴을 회전하는 전사 롤의 블랭킷으로 전사시키는 단계;

및

상기 전사 롤을 회전시켜 상기 전사 롤의 블랭킷에 전사된 상기 스트레인 게이지 패턴을 전사시키는 단계;를 포

공개특허 10-2019-0104291

함하는,

디스플레이 패널 제조 방법.

청구항 36 

제34항에 있어서,

상기 스트레인 게이지 형성 단계는,

클리셰판에 형성된 홈에 스트레인 게이지 형성 물질을 주입하여 상기 홈에 스트레인 게이지 패턴을 형성하는 단

계;

상기 클리셰판 위에서 전사 롤을 회전시켜 상기 전사 롤의 블랭킷에 상기 스트레인 게이지 패턴을 전사시키는

단계; 및

상기 전사 롤을 회전시켜 상기 전사 롤의 블랭킷에 전사된 상기 스트레인 게이지 패턴을 전사시키는 단계;를 포

함하는,

디스플레이 패널 제조 방법.

청구항 37 

제34항에 있어서,

상기 스트레인 게이지 형성 단계는,

돌기를 포함하는 클리셰판 위에서 전사 롤을 회전시켜 상기 전사 롤의 블랭킷의 외면 전체에 코팅된 스트레인

게이지 형성 물질층으로부터 스트레인 게이지 패턴을 가공하는 단계; 및

상기 전사 롤을 회전시켜 상기 전사 롤의 블랭킷에 가공된 상기 스트레인 게이지 패턴을 전사시키는 단계;를 포

함하는,

디스플레이 패널 제조 방법.

청구항 38 

제17항 내지 제31항 중 어느 한 항에 있어서,

상기 스트레인 게이지 형성 단계는,

잉크젯 인쇄법을 이용하여 상기 스트레인 게이지를 형성하는,

디스플레이 패널 제조 방법.

청구항 39 

제38항에 있어서,

상기 스트레인 게이지 형성 단계는,

액적을 노즐을 통해 토출시켜 상기 액적을 부착시키는 단계; 및

부착된 상기 액적의 용매를 건조시키는 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 40 

제17항 내지 제31항 중 어느 한 항에 있어서,

상기 스트레인 게이지 형성 단계는,

- 10 -

공개특허 10-2019-0104291

스크린 인쇄법을 이용하여 상기 스트레인 게이지를 형성하는,

디스플레이 패널 제조 방법.

청구항 41 

제40항에 있어서,

상기 스트레인 게이지 형성 단계는,

소정의 장력으로 당겨진 스크린 위에 스트레인 게이지 형성 물질인 페이스트를 올리고, 스퀴지를 내리 누르면서

이동시키는 단계; 및

상기 페이스트를 상기 스크린의 메쉬(mesh)를 통해 밀어내는 전사 단계;를 포함하는,

디스플레이 패널 제조 방법.

청구항 42 

제41항에 있어서,

상기 메쉬는 스테인레스 금속인,

디스플레이 패널 제조 방법.

청구항 43 

제17항 내지 제31항 중 어느 한 항에 있어서,

상기 스트레인 게이지 형성 단계는,

플렉소 인쇄법을 이용하여 상기 스트레인 게이지를 형성하는,

디스플레이 패널 제조 방법.

청구항 44 

제43항에 있어서,

상기 스트레인 게이지 형성 단계는,

공급부으로부터  공급되는  스트레인  게이지  형성  물질인  잉크를  균일한  그레이팅(grating)을  갖는  아니록스  롤

위에 도포하는 단계;

상기 아니록스 롤의 표면에 펼쳐진 잉크를 프린팅 실린더에 장착된 유연한 프린팅 기판에 양각된 패턴으로 전사

하는 단계; 및

상기 유연한 프린팅 기판에 전사된 잉크를 단단한 인쇄 롤의 회전에 의해 이동하는 표면에 프린팅하는 단계;를

포함하는,

디스플레이 패널 제조 방법.

청구항 45 

제17항 내지 제31항 중 어느 한 항에 있어서,

상기 스트레인 게이지 형성 단계는,

전사 인쇄법을 이용하여 상기 스트레인 게이지를 형성하는,

디스플레이 패널 제조 방법.

청구항 46 

제45항에 있어서,

상기 스트레인 게이지 형성 단계는,

- 11 -

공급부으로부터 공급되는 스트레인 게이지 형성 물질인 잉크를 투명 순환 벨트에 코팅하는 단계; 및

레이저를 이용하여 상기 투명 순환 벨트의 표면에 코팅된 잉크를 전사하는 단계;를 포함하는,

공개특허 10-2019-0104291

디스플레이 패널 제조 방법.


청구항 수 : 총 20 항

(54) 발명의 명칭 발광 소자 패키지 및 이를 구비한 자외선 램프

(57) 요 약

실시 예는 발광 소자 패키지에 관한 것이다. 

실시 예에 따른 발광 소자 패키지는 상부가 개방된 캐비티를 갖고 세라믹 재질을 포함하는 몸체; 상기 캐비티의
바닥과 상기 몸체의 하면 사이의 영역에 배치된 방열 부재; 상기 캐비티의 바닥에 배치된 복수의 전극; 상기 몸
체의 하면에 배치되며 상기 복수의 전극과 전기적으로 연결된 복수의 패드; 상기 캐비티의 바닥에 배치된 상기
복수의 전극 중 어느 하나의 위에 배치되며, 상기 복수의 전극과 전기적으로 연결된 발광 다이오드; 및 상기 복
수의 패드 중 적어도 하나와 상기 방열 부재 사이에 배치되며, 상기 방열 부재의 두께보다 얇은 두께를 갖는 버
퍼층을 포함한다.

대 표 도 - 도10

- 1 -

(52) CPC특허분류
     H01L 33/62 (2013.01)
     H01L 33/642 (2013.01)
(72) 발명자
김유동
서울특별시 중구 후암로 98 (남대문로5가)

공개특허 10-2019-0104292

이건교
서울특별시 중구 후암로 98 (남대문로5가)

- 2 -

공개특허 10-2019-0104292

명 세 서

청구범위

청구항 1 

바닥부, 상기 바닥부 상에 배치되는 복수의 측벽부를 포함하고, 상기 바닥부의 상면의 일부와 상기 복수의 측벽

부의 내측면으로 구성되는 캐비티를 포함하는 몸체;

상기 바닥부의 상면 상에 서로 이격되어 배치되는 제2전극, 제3전극 및 상기 제2전극과 상기 제3전극 사이에 배

치되는 제1전극;

상기 제1전극 상에 배치되는 발광소자;

상기 바닥부의 상면으로부터 상기 몸체의 하면을 향하여 상기 몸체의 일부 영역까지 배치되는 방열 부재;

상기 몸체의 하면에 서로 이격되어 배치되는 제1패드, 제3패드, 및 상기 제1패드와 상기 제3패드 사이에 배치되

는 제2패드; 및

상기 바닥부를 관통하여 상기 발광소자 및 상기 제1패드와 전기적으로 연결되는 연결 부재를 포함하고,

상기 복수의 측벽부는 제1 방향을 따라 배치되는 제1 측벽부, 및 제2 측벽부, 상기 제1 방향에 수직한 제2 방향

을 따라 배치되는 제3 측벽부, 및 제4 측벽부를 포함하고,

상기 제2전극은 상기 제2 측벽부에 인접하여 배치되고 상기 제1 방향으로 연장되는 제1 부, 및 상기 제4 측벽부

에 인접하여 배치되고 상기 제1 부에서 상기 제2 방향으로 연장되는 제2 부를 포함하고,

상기 제3전극은 상기 제1 측벽부에 인접하여 배치되고 상기 제1 방향으로 연장되는 제3 부, 및 상기 제3 측벽부

에 인접하여 배치되고 상기 제3 부에서 상기 제2 방향으로 연장되는 제4 부를 포함하고,

상기 제1전극은 상기 제2 부 및 상기 제4 부와 상기 제1 방향으로 중첩되는 패드부, 및 상기 패드부에서 상기

제2 부와 상기 제3 부의 사이를 향하여 연장되는 연장부를 포함하고,

상기 발광소자는 상기 패드부 상에 배치되고,

상기 연장부는 상기 연결 부재를 통해 상기 몸체의 하면에 배치된 상기 제1패드와 전기적으로 연결되고,

상기 연결 부재는 상기 방열 부재와 서로 이격되고,

상기 방열 부재와 상기 제2패드는 서로 이격된 발광소자 패키지.

 

청구항 2 

제1항에 있어서,

상기 발광소자는 상기 제1 측벽부와 마주보는 제1 측면, 상기 제2 측벽부와 마주보는 제2 측면, 상기 제3 측벽

부와 마주보는 제3 측면 및 상기 제4 측벽부와 마주보는 제4 측면을 포함하고,

상기 제2전극은 상기 발광소자의 제2 측면과 상기 발광소자의 제4 측면이 만나는 영역에 배치되는 제1 절곡부를

포함하고, 

상기 제1 부는 상기 제1 절곡부에서 상기 발광소자의 제2 측면을 따라 연장되고,

상기 제2 부는 상기 제1 절곡부에서 상기 발광소자의 제4 측면을 따라 연장되고,

상기 제3전극은 상기 발광소자의 제1 측면과 상기 발광소자의 제3 측면이 만나는 영역에 배치되는 제2 절곡부를

포함하고, 

상기 제3 부는 상기 제2 절곡부에서 상기 발광소자의 제1 측면을 따라 연장되고,

상기 제4 부는 상기 제2 절곡부에서 상기 발광소자의 제3 측면을 따라 연장되고,

- 3 -

상기 제1 절곡부 및 상기 제2 절곡부는 상기 제1전극과 상기 제1 방향 및 상기 제2 방향으로 각각 어긋나게 배

공개특허 10-2019-0104292

치되는 발광소자 패키지.

청구항 3 

제1항에 있어서,

상기 방열 부재, 상기 발광소자 및 상기 제2패드는 상기 바닥부의 상면에서 상기 몸체의 하면을 향하는 방향으

로 중첩되는 발광소자 패키지.

청구항 4 

제1항에 있어서,

상기 제1 내지 제3전극과 이격 배치되는 제4 전극 및 제5 전극을 포함하고,

상기 제4 전극 및 상기 제5 전극의 면적은 상기 제1 내지 제3전극의 면적보다 작은 발광소자 패키지.

청구항 5 

제4항에 있어서,

상기 제3 측벽부의 중심과 상기 제4 측벽부의 중심을 관통하고, 상기 제4 전극과 상기 제5 전극 사이에 위치하

는 가상선을 기준으로,

상기 제4 전극의 형상과 상기 제5 전극의 형상은 대칭되는 발광소자 패키지.

청구항 6 

제4항에 있어서,

상기 제4 전극 및 상기 제5 전극 중 적어도 하나와 전기적으로 연결되는 제너 다이오드를 포함하는 발광소자 패

키지.

청구항 7 

제2항에 있어서,

상기 캐비티는 제1 부의 내측면이 상기 제1 방향으로 연장되는 제1 가상선, 상기 제2 부의 내측면이 상기 제2

방향으로 연장되는 제2 가상선, 상기 제3 부의 내측면이 상기 제1 방향으로 연장되는 제3 가상선, 및 상기 제4

부의 내측면이 상기 제2 방향으로 연장되는 제4 가상선으로 구성되는 사각형을 포함하고,

상기 연장부는 상기 사각형의 외측으로 연장되는 발광소자 패키지.

청구항 8 

제1항에 있어서,

상기 캐비티는 투광 기판이 배치되는 단차부를 포함하는 발광소자 패키지.

청구항 9 

- 4 -

제1항에 있어서,

상기 방열 부재는 상기 제1전극과 접촉하고 상기 제2패드와 이격되는 발광소자 패키지.

공개특허 10-2019-0104292

청구항 10 

제9항에 있어서,

상기 방열 부재는 상기 제1전극과 접촉하는 제1 방열부, 및 상기 제1 방열부와 상기 몸체 하면 사이에 배치되는

제2 방열부를 포함하고,

상기 제1 방열부의 제1 방향 폭은 상기 제2 방열부의 제1 방향 폭보다 작은 발광소자 패키지.

청구항 11 

제1항에 있어서,

상기 제2패드의 제1 방향 폭은 상기 제1패드 및 상기 제3패드의 제1 방향 폭보다 큰 발광소자 패키지.

청구항 12 

상면과 하면, 및 상기 상면에서 상기 하면으로 오목한 캐비티를 포함하는 몸체;

상기 캐비티의 바닥면 상에서 수평 방향으로 서로 이격되어 배치되는 제2전극, 제3전극 및 상기 제2전극과 상기

제3전극 사이에 배치되는 제1전극;

상기 제1전극 및 상기 제2전극과 전기적으로 연결되는 발광소자;

상기 캐비티의 바닥면에서 상기 몸체의 하면을 향하여 상기 몸체의 일부 영역까지 배치되고, 상기 수평 방향의

폭이 서로 다른 제1 방열부, 및 제2 방열부를 포함하는 방열 부재; 및

상기 몸체의 하면에서 상기 수평 방향으로 서로 이격되어 배치되는 제1패드, 제3패드 및 상기 제1패드와 상기

제3패드 사이에 배치되는 제2패드; 를 포함하고,

상기 캐비티는 서로 다른 방향으로 연장되는 복수의 측벽부를 포함하고,

상기 제2전극 및 상기 제3전극은 상기 복수의 측벽부 중 적어도 두 측벽부를 따라서 각각 연장되어 배치되고,

상기 제1전극은 상기 발광소자가 배치되는 패드부, 및 상기 패드부에서 상기 제2전극의 일단부와 상기 제3전극

의 일단부 사이를 향하여 연장되는 연장부를 포함하고,

상기 연장부는 상기 몸체의 내부에 배치된 연결부재를 통해 상기 제1패드와 전기적으로 연결되고,

상기 연결부재는 상기 방열 부재와 상기 수평 방향으로 이격되고,

상기 방열 부재, 발광소자, 및 상기 제2패드는 수직 방향으로 중첩되고,

상기 수직 방향은 상기 수평 방향에 수직한 방향이고,

상기 방열 부재와 상기 제2패드는 상기 수직 방향으로 서로 이격된 발광소자 패키지.

청구항 13 

제12항에 있어서,

상기 캐비티는 바닥면에 배치되는 제1리세스 및 제2리세스를 포함하고,

- 5 -

상기 제1리세스 및 제2리세스는 상기 수평 방향으로 중첩되지 않는 발광소자 패키지.

공개특허 10-2019-0104292

청구항 14 

제13항에 있어서,

상기 캐비티는 

서로 마주보는 제1내측면과 제2내측면, 

서로 마주보는 제3내측면 및 제4내측면, 및

상기 제1내측면의 중심과 상기 제2내측면의 중심을 관통하는 제1가상선과 상기 제3내측면의 중심과 상기 제4내

측면의 중심을 관통하는 제2가상선에 의해 구획되는 복수 개의 영역을 포함하고,

상기 제2가상선은 상기 수평 방향과 평행하고,

상기 복수 개의 영역은 상기 제1내측면과 상기 제4내측면을 포함하는 제1영역, 상기 제1내측면과 상기 제3내측

면을 포함하는 제2영역, 상기 제3내측면과 상기 제2내측면을 포함하는 제3영역, 및 상기 제2내측면과 상기 제4

내측면을 포함하는 제4영역을 포함하고,

상기 제1리세스는 상기 제1영역에 배치되고,

상기 제2리세스는 상기 제3영역에 배치되는 발광소자 패키지.

청구항 15 

제14항에 있어서,

상기 제1리세스에 배치되는 제4 전극 및 상기 제2리세스에 배치되는 제5 전극을 포함하고,

상기 제2가상선을 기준으로 상기 제4 전극 및 상기 제5 전극의 형상은 대칭인 발광소자 패키지.

청구항 16 

제14항에 있어서,

상기 제2전극은 상기 제1영역 및 상기 제4영역에 배치되고,

상기 제3전극은 상기 제2영역 및 상기 제3영역에 배치되는 발광소자 패키지.

청구항 17 

제16항에 있어서,

상기 연장부는 상기 제1영역으로 돌출된 발광소자 패키지.

청구항 18 

제17항에 있어서,

상기 연장부는 상기 제1리세스와 상기 제2전극 사이로 연장되는 발광소자 패키지.

청구항 19 

- 6 -

공개특허 10-2019-0104292

제16항에 있어서,

상기 제2전극은 상기 제1전극을 감싸도록 절곡되고,

상기 제3전극은 상기 제1전극을 감싸도록 절곡되는 발광소자 패키지.


