# 詞彙表
## 數組分離
把一個邏輯數組分離到不同的內存中儲存
## 比特流
用於編程FPGA功能的配置數據
## BRAM
一個可編程的RAM模塊，嵌入在FPGA上以完成數據儲存和交流
## C/RTL同步模擬
用C測試平台的測試矢量來完成HLS產生的RTL設計這個過程
## 壓縮行儲存
也就是CRS，是一個表示稀疏矩陣的方法。它能夠有效的表示一個很大但有很多無效數字的矩陣。
## 數據率
任務處理輸入數據的頻率。通常以比特每秒的單位表示，取決於輸入數據的大小。
## 離散傅立葉變換
DFT，以一個離散信號為輸入，把它轉換成頻率域的信號的過程。
## EDA
電子設計自動化工具，是一些幫助完成硬件設計的軟件工具。
## 快速傅里葉變換
FFT，優化版本的離散傅立葉變換，需要更少量的操作。
## 觸發器
觸發器（FF）是可以儲存信息的電路。我們通常默認它可以儲存1比特的信息，是組成數字電路的最基本的模塊之一。
## 有限脈衝響應
FIR，一個常見的數字信號處理任務，將一個輸入信號和既定係數決定的信號做卷積。FIR通常用硬件實現比較有效。
## FPGA
現場可編程門陣列，是一種出廠後仍可以被用户自定義集成電路。
## HLS
高層次綜合，是一種將算法描述轉換成RTL的硬件設計語言，它可以詳細規定電路每個週期的行為。
## I/O模塊
一個I/O模塊可以提供FPGA與系統中其他部分連接的接口。I/O模塊可以與內存（包括片上內存和不在片上的DRAM），微處理器（通過AXI或其他協議），傳感器，校準器等部分交流。
## IP核
一個RTL層級的部件，具有完善的接口來接入整個設計。通常出於知識產權（Intellectual Property）目的向其他公司隱藏，由此得名。
## 邏輯綜合
把一個glsrtl設計轉換成設備層的連線表的過程。
## 循環交叉
一種改變循環裏操作的順序的代碼轉變。這種轉變通常是解決遞歸的有效方式。
## 循環流水
允許一個循環的多個步驟同時運行，享有同樣的功能單位。
## 查找表
查找表（LUT）是一種地址信號作為輸入，相對應位置的存儲數值作為輸出的內存形式。它是現代FPGA的一個重要組成部分。
## 連線表
設計的中間連接部分，由設計層的主要部件和他們之間的連接方式組成。在FPGA設計中“主要部件”包括查找表，觸發器，和BRAM。
## 部分循環展開
循環的主體被複製成多次執行的過程。通常被用於處理系統（PS）以減少循環的佔用（overhead），也會有利於向量化。
## 放置與路由
把設備層主要部件的連線錶轉換成一個具體裝置配置的過程。
## 處理
數據流結構中的一個獨立部分。
## 處理部件
設計中的一個可以簡單的處理同步執行的部件，在HLS中通常出現在數據流結構的描述中。
## 遞歸（recurrence）
一種代碼結構，產出的電路中帶有反饋循環，這種結構會限制電路的產力。
## ROM
只讀內存（Read-Only Memory）是一種被初始化到一定數值的內存，它只能被讀取無法被寫入數據。在很多情況下用ROM儲存是一種非常好的優化因為他們存儲的數據不會變。
## 路由通道
路由通道提供FPGA內各部件靈活的連接方式。
## RTL
寄存器轉移級（Register Transfer Level），是一種硬件描述，它用各個寄存器之間的邏輯操作來搭建一個同步數字電路。它也是現代數字設計的一個常見設計入口。
## slice
一些查找表，觸發器和mux的集合，具體配置在FPGA資源配置報告中有詳述。
## 分類單元
一個簡單的組件，是分類算法的系統的一部分。通常分類單元可以執行兩個對象的比較和交換。
## 穩定分類
一種分類算法，如果它能保證排序前2個相等數的前後位置順序和排序後它們兩個的前後位置順序相同，那麼它就是穩定分類。
## 靜態單賦值
靜態單賦值是編譯器中的一種中介碼，每個變量在這裏只被賦值一次。這種形式讓優化變得更簡單。
## 交換盒
交換盒連接各個路由通道，為可編程邏輯和I/O模塊之間數據的流通提供了一個靈活的路由結構。
## 脈動陣列
一個協同完成複雜算法的處理部件陣列。脈動列陣的設計方向通常是讓每個處理部件封裝一些本地信息，並且只和他們的本地鄰居進行交流。這樣簡單的增大陣列的尺寸就可以增加處理的項目的尺寸。
## 任務
行為，或説高層次綜合計算的基本的原子級單位。高層次綜合中與之對應的是函數調用。
## 任務流水
用流水的形式在一個加速器上同時執行多個任務。
## 任務間隔
一個任務開始和下一個任務開始之間的間隔。
## 任務延遲
一個任務開始和它結束之間的間隔。
