<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="legacy"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val="Mlt"/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(410,320)" to="(580,320)"/>
    <wire from="(300,340)" to="(350,340)"/>
    <wire from="(680,260)" to="(730,260)"/>
    <wire from="(460,420)" to="(460,430)"/>
    <wire from="(230,300)" to="(350,300)"/>
    <wire from="(300,140)" to="(300,180)"/>
    <wire from="(230,140)" to="(230,220)"/>
    <wire from="(460,360)" to="(460,400)"/>
    <wire from="(680,220)" to="(680,260)"/>
    <wire from="(460,430)" to="(460,440)"/>
    <wire from="(630,220)" to="(680,220)"/>
    <wire from="(460,240)" to="(510,240)"/>
    <wire from="(450,430)" to="(460,430)"/>
    <wire from="(680,300)" to="(730,300)"/>
    <wire from="(460,240)" to="(460,360)"/>
    <wire from="(230,220)" to="(350,220)"/>
    <wire from="(780,280)" to="(810,280)"/>
    <wire from="(680,300)" to="(680,340)"/>
    <wire from="(450,420)" to="(450,430)"/>
    <wire from="(630,340)" to="(680,340)"/>
    <wire from="(230,220)" to="(230,300)"/>
    <wire from="(300,180)" to="(300,340)"/>
    <wire from="(460,360)" to="(580,360)"/>
    <wire from="(540,240)" to="(580,240)"/>
    <wire from="(300,180)" to="(350,180)"/>
    <wire from="(420,200)" to="(580,200)"/>
    <comp lib="0" loc="(300,140)" name="Pin">
      <a name="facing" val="south"/>
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(630,340)" name="AND Gate">
      <a name="width" val="2"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(630,220)" name="AND Gate">
      <a name="width" val="2"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(460,440)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="c"/>
    </comp>
    <comp lib="1" loc="(410,320)" name="XOR Gate">
      <a name="width" val="2"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(540,240)" name="NOT Gate">
      <a name="width" val="2"/>
    </comp>
    <comp lib="0" loc="(230,140)" name="Pin">
      <a name="facing" val="south"/>
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(420,200)" name="XNOR Gate">
      <a name="width" val="2"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(810,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="2"/>
      <a name="label" val="S"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(780,280)" name="OR Gate">
      <a name="width" val="2"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(460,400)" name="Splitter">
      <a name="facing" val="south"/>
      <a name="appear" val="legacy"/>
    </comp>
  </circuit>
  <circuit name="Multiplex">
    <a name="circuit" val="Multiplex"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(530,210)" to="(530,220)"/>
    <wire from="(220,100)" to="(220,200)"/>
    <wire from="(220,200)" to="(400,200)"/>
    <wire from="(490,210)" to="(490,280)"/>
    <wire from="(490,210)" to="(530,210)"/>
    <wire from="(300,100)" to="(300,160)"/>
    <wire from="(300,260)" to="(400,260)"/>
    <wire from="(300,160)" to="(400,160)"/>
    <wire from="(530,250)" to="(530,280)"/>
    <wire from="(540,180)" to="(540,220)"/>
    <wire from="(220,300)" to="(400,300)"/>
    <wire from="(220,200)" to="(220,300)"/>
    <wire from="(470,180)" to="(540,180)"/>
    <wire from="(550,230)" to="(630,230)"/>
    <wire from="(300,160)" to="(300,260)"/>
    <wire from="(460,280)" to="(490,280)"/>
    <comp lib="0" loc="(220,100)" name="Pin">
      <a name="facing" val="south"/>
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp loc="(550,230)" name="main"/>
    <comp lib="6" loc="(91,372)" name="Text">
      <a name="text" val="1 - desigualdade"/>
    </comp>
    <comp lib="6" loc="(81,350)" name="Text">
      <a name="text" val="0 - igualdade"/>
    </comp>
    <comp lib="1" loc="(460,280)" name="XOR Gate">
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(530,280)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="C"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(630,230)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="label" val="S"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(470,180)" name="XNOR Gate">
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(300,100)" name="Pin">
      <a name="facing" val="south"/>
      <a name="width" val="4"/>
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
  </circuit>
</project>
