## Задание

1. Произвести синтез FP16 сумматора на максимально возможной частоте
2. Произвести анализ производительности FP16 сумматора
3. Реализовать конвейерный 2 или 3 стадийный FP16 сумматор и проверить корректность работы
4. Произвести сравнительный анализ производительности исходной и конвейерной реализаций

## Отчёт

Реализован 2 стадийный FP16 сумматор, вторая стадия начинается с нахождения ведущей единицы.

### 1-стадийная реализация

```
+-------------------------------------------------------------------------------------+
; Flow Summary                                                                        ;
+------------------------------------+------------------------------------------------+
; Quartus Prime Version              ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE15F23C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 336 / 15,408 ( 2 % )                    	      ;
; Total registers                    ; 48                                             ;
; Total pins                         ; 49 / 344 ( 14 % )                              ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+
+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 54.5 MHz ; 54.5 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
```

### 1-стадийная реализация, компиляция с режимом performance

```
+-------------------------------------------------------------------------------------+
; Flow Summary                                                                        ;
+------------------------------------+------------------------------------------------+
; Quartus Prime Version              ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE15F23C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 335 / 15,408 ( 2 % )                    	      ;
; Total registers                    ; 48                                             ;
; Total pins                         ; 49 / 344 ( 14 % )                              ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+
+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 61.0 MHz ; 61.0 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
```

### 2-стадийная реализация

```
+-------------------------------------------------------------------------------------+
; Flow Summary                                                                        ;
+------------------------------------+------------------------------------------------+
; Quartus Prime Version              ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE15F23C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 333 / 15,408 ( 2 % )                    	      ;
; Total registers                    ; 71                                             ;
; Total pins                         ; 49 / 344 ( 14 % )                              ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+
+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 78.3 MHz ; 78.3 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
```

### 2-стадийная реализация, компиляция с режимом performance

```
+-------------------------------------------------------------------------------------+
; Flow Summary                                                                        ;
+------------------------------------+------------------------------------------------+
; Quartus Prime Version              ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE15F23C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 346 / 15,408 ( 2 % )                    	      ;
; Total registers                    ; 76                                             ;
; Total pins                         ; 49 / 344 ( 14 % )                              ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+
+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 94.0 MHz ; 94.0 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
```

### Выводы

Увеличение максимальной частоты 2-стадийной реализации относительно 1-стадийной при обычной компиляции и с режимом performance составляет `78.3 / 54.5 = 1.43 (+43%)` и `94.0 / 61.0 = 1.54 (+54%)` соответственно.
