Tegra124 CPU frequency scaling driver bindings
----------------------------------------------

Both required and optional properties listed below must be defined
under node /cpus/cpu@0.

Required properties:
- clocks: Must contain an entry for each entry in clock-names.
  See ../clocks/clock-bindings.txt for details.
- clock-names: Must include the following entries:
  - cpu_g: Clock mux for the fast CPU cluster.
  - cpu_lp: Clock mux for the low-power CPU cluster.
  - pll_x: Fast PLL clocksource.
  - pll_p: Auxiliary PLL used during fast PLL rate changes.
  - dfll: Fast DFLL clocksource that also automatically scales CPU voltage.
- vdd-cpu-supply: Regulator for CPU voltage

//아래 나열된 필수 및 선택 속성 둘 다 노드 / cpus / cpu @ 0에 정의해야합니다.

필수 속성 :
- clocks : clock-name의 각 항목에 대한 항목을 포함해야합니다.
   자세한 내용은 ../clocks/clock-bindings.txt를 참조하십시오.
- clock-names : 다음 항목을 포함해야합니다.
   - cpu_g : 빠른 CPU 클러스터를위한 클럭 멀티플렉서.
   - cpu_lp : 저전력 CPU 클러스터 용 클럭 mux.
   - pll_x : 빠른 PLL 클럭 소스.
   - pll_p : 빠른 PLL 속도 변경 중에 사용되는 보조 PLL입니다.
   - dfll : CPU 전압을 자동으로 조정하는 고속 DFLL 클럭 소스.
- vdd-cpu-supply : CPU 전압 조정기

Optional properties:
- clock-latency: Specify the possible maximum transition latency for clock,
  in unit of nanoseconds.
//선택적 속성 :
- clock-latency : 시계에 가능한 최대 천이 대기 시간을 나노초 단위로 지정합니다.

Example:
--------
cpus {
	#address-cells = <1>;
	#size-cells = <0>;

	cpu@0 {
		device_type = "cpu";
		compatible = "arm,cortex-a15";
		reg = <0>;

		clocks = <&tegra_car TEGRA124_CLK_CCLK_G>,
			 <&tegra_car TEGRA124_CLK_CCLK_LP>,
			 <&tegra_car TEGRA124_CLK_PLL_X>,
			 <&tegra_car TEGRA124_CLK_PLL_P>,
			 <&dfll>;
		clock-names = "cpu_g", "cpu_lp", "pll_x", "pll_p", "dfll";
		clock-latency = <300000>;
		vdd-cpu-supply: <&vdd_cpu>;
	};

	<...>
};
