El LTC6912 es una familia de amplificadores de ganancia programables digitalmente (PGA) de doble canal y bajo ruido. Las ganancias de ambos canales son programables de forma independiente utilizando una interfaz SPI de 3 hilos para seleccionar ganancias de tensión de 0, -1 -2, -5, -10, -20, -50 y -100V/V (en el modelo LTC6912-1 ); 0, -1, -2, -4 -8, -16, -32 y -64V/V (en el modelo LTC6912-2). En la placa de desarrollo que se utiliza para estos experimentos (Digilent Spartan 3E-1600) se encuentra el modelo LTC6912-1. Para cpnfigurar cada amplificador se escribe un registro de 8 bits conde cada nible indentifica la ganancia asigada a cada amplificador (nible bajo identifica al amplificador A y el nible alto al B).

![[Pasted image 20221113180838.png]]

Entradas analógicas **INA, INB** :  la señal de entrada al canal A amplificador del canal A del LTC6912-1 es la diferencia de tensión entre el pin *INA* y el pin *AGND*. Asimismo, la señal de entrada al amplificador del canal B del LTC6912-X es la diferencia de tensión entre el pin *INB* y el pin *AGND*. El pin INA (o INB) se conecta internamente a una resistencia controlada digitalmente cuyo otro extremo es un punto de suma de corrientes al mismo potencial que el pin AGND (Figura 1). Con una ganancia unitaria el valor de esta resistencia de entrada es de aproximadamente 10kΩ y el rango de tensión de la patilla INA (o INB) es de carril a carril (V+ a V-). En ajustes de ganancia por encima de la unidad, la resistencia de entrada cae. El rango de entrada lineal en *INA* e *INB* también cae inversamente proporcional a la ganancia programada. Las ganancias más altas están diseñadas para potenciar las señales de menor nivel con un buen rendimiento de ruido. En el estado de ganancia "cero" (estado = 0), o en el apagado por software (estado = 8) los interruptores analógicos desconectan el pin INA o INB internamente y este pin presenta una resistencia de entrada muy alta. En el estado de ganancia "cero" (estado = 0), la entrada puede variar de carril a carril pero la salida es insensible a ello y es forzada al potencial AGND. Los circuitos que conducen los pines INA y INB debe tener en cuenta la resistencia de entrada del LTC6912-X, su variación de proceso, y la variación de esta resistencia de un ajuste de ganancia a otro. Las fuentes de señal con una resistencia de salida significativa pueden introducir un error de ganancia error de ganancia, ya que la resistencia de salida de la fuente y la resistencia de entrada del LTC6912- X forman un divisor de tensión. Esto es especialmente Esto es especialmente cierto en los ajustes de ganancia más altos, donde la resistencia de entrada es la más baja.  **En aplicaciones de tensión de alimentación única, la referencia de tierra de CC del LTC6912-1 para la entrada y la salida es AGND, no V-. Al aumentar las ganancias, el rango de tensión de entrada del LTC6912-X para una salida sin recortar ya no es de carril a carril, sino que disminuye de forma inversa a la ganancia, centrada en el potencial AGND**.

![[Pasted image 20221113182310.png]]

**Entrada de apagado por hardware (SHDN (SÓLO GN-16)**: el LTC6912-X tiene dos modos de apagado; uno es un estado de apagado por software que puede programarse por software en el canal A, en el canal B o en ambos. El apagado por software, cuando se programa en un canal concreto (estado = 8), desactiva el amplificador de ese canal y abre en tres estados su entrada y salida analógicas. Sin embargo, la interfaz serie sigue activa. El apagado por hardware se produce cuando la clavija SHDN se conecta a un valor de tensión positivo. En esta condición, tanto los amplificadores como la interfaz serie están desactivados. La patilla SHDN puede oscilar entre V- y 10,5V por encima de V-, independientemente de V+, siempre que los niveles lógicos cumplan los requisitos mínimos especificados en la tabla de características eléctricas. El pin SHDN es una entrada lógica CMOS de alta impedancia, pero tiene una pequeña fuente de corriente pull-down (<10μA) que forzará a SHDN a bajar si la entrada lógica se está flotando externamente. En el encendido inicial (con SHDN abierto), o al salir del modo de apagado por hardware (colocando SHDN a V-), ambos amplificadores se reinician en el estado de restablecimiento de la alimentación (modo de apagado por software, estado = 8) para ambos canales.

**DIN**: La interfaz serie se carga de forma sincrónica **primero el MSB** a través de DIN en el **flanco ascendente de CLK con CS/LD en nivel bajo**.

**CLK**: Con CS/LD en nivel bajo, el reloj sincroniza la carga del registro de desplazamiento en serie en sus flancos ascendentes y descendentes. Los datos se introducen en DIN en el flanco ascendente de CLK y se expulsan en DOUT en el flanco descendente de CLK.

**DOUT**:  El MSB de contenido del registro de desplazamiento se desplaza hacia fuera en DOUT en el en el flanco descendente de CLK. La salida en DOUT oscila entre V+ y DGND, y está clasificada para conducir aproximadamente 15pF.

![[Pasted image 20221113184058.png]]

