Timing Analyzer report for toolflow
Thu Nov 21 13:14:09 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'iCLK'
 14. Slow 1200mV 85C Model Hold: 'iCLK'
 15. Slow 1200mV 85C Model Recovery: 'iCLK'
 16. Slow 1200mV 85C Model Removal: 'iCLK'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'iCLK'
 25. Slow 1200mV 0C Model Hold: 'iCLK'
 26. Slow 1200mV 0C Model Recovery: 'iCLK'
 27. Slow 1200mV 0C Model Removal: 'iCLK'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'iCLK'
 35. Fast 1200mV 0C Model Hold: 'iCLK'
 36. Fast 1200mV 0C Model Recovery: 'iCLK'
 37. Fast 1200mV 0C Model Removal: 'iCLK'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; toolflow                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.51        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.1%      ;
;     Processor 3            ;   7.5%      ;
;     Processor 4            ;   6.7%      ;
;     Processors 5-12        ;   3.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; toolflow.sdc  ; OK     ; Thu Nov 21 13:14:00 2024 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; iCLK       ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 49.62 MHz ; 49.62 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; iCLK  ; -0.154 ; -0.154             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; iCLK  ; 15.882 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 2.728 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; iCLK  ; 9.624 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iCLK'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.154 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.005     ; 20.147     ;
; 0.242  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:29:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.001      ; 19.757     ;
; 0.311  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 9.882      ;
; 0.351  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 9.831      ;
; 0.352  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 9.830      ;
; 0.362  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.887      ;
; 0.363  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.886      ;
; 0.380  ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:1:REGI|s_Q                          ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.358      ; 19.976     ;
; 0.385  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 9.842      ;
; 0.399  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.850      ;
; 0.414  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 9.850      ;
; 0.447  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.193      ; 9.744      ;
; 0.456  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.790      ;
; 0.458  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.192      ; 9.732      ;
; 0.461  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.785      ;
; 0.461  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.785      ;
; 0.487  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.182      ; 9.693      ;
; 0.488  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.182      ; 9.692      ;
; 0.494  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.193      ; 9.697      ;
; 0.498  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.749      ;
; 0.498  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.181      ; 9.681      ;
; 0.499  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.748      ;
; 0.499  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.181      ; 9.680      ;
; 0.505  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 9.688      ;
; 0.506  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.741      ;
; 0.509  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.737      ;
; 0.510  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.736      ;
; 0.523  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.227      ; 9.702      ;
; 0.525  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 9.668      ;
; 0.534  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.182      ; 9.646      ;
; 0.534  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.226      ; 9.690      ;
; 0.535  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.182      ; 9.645      ;
; 0.535  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.712      ;
; 0.540  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 9.675      ;
; 0.544  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.193      ; 9.647      ;
; 0.545  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.702      ;
; 0.545  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 9.637      ;
; 0.546  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.701      ;
; 0.546  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 9.636      ;
; 0.546  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.700      ;
; 0.556  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.693      ;
; 0.557  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.692      ;
; 0.558  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.005     ; 19.435     ;
; 0.565  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 9.617      ;
; 0.566  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 9.616      ;
; 0.568  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 9.696      ;
; 0.568  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.227      ; 9.657      ;
; 0.576  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.673      ;
; 0.577  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.672      ;
; 0.579  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 9.648      ;
; 0.581  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 9.683      ;
; 0.582  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.665      ;
; 0.584  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.182      ; 9.596      ;
; 0.585  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.182      ; 9.595      ;
; 0.587  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.264      ; 9.675      ;
; 0.592  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.652      ;
; 0.593  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.656      ;
; 0.595  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.652      ;
; 0.596  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.651      ;
; 0.597  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.264      ; 9.665      ;
; 0.597  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.647      ;
; 0.597  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.647      ;
; 0.598  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.263      ; 9.663      ;
; 0.599  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.263      ; 9.662      ;
; 0.599  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 9.628      ;
; 0.600  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.263      ; 9.661      ;
; 0.603  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.245      ; 9.640      ;
; 0.608  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 9.656      ;
; 0.608  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.245      ; 9.635      ;
; 0.608  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.245      ; 9.635      ;
; 0.613  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.636      ;
; 0.620  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.227      ; 9.605      ;
; 0.628  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 9.636      ;
; 0.632  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.615      ;
; 0.639  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.605      ;
; 0.642  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 9.603      ;
; 0.644  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.600      ;
; 0.644  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.600      ;
; 0.650  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.596      ;
; 0.653  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.591      ;
; 0.655  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.591      ;
; 0.655  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.591      ;
; 0.658  ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.198      ; 9.538      ;
; 0.670  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.576      ;
; 0.675  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.571      ;
; 0.675  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 9.571      ;
; 0.676  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.215      ; 9.537      ;
; 0.684  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.264      ; 9.578      ;
; 0.687  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 9.525      ;
; 0.689  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 9.556      ;
; 0.689  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.555      ;
; 0.694  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.550      ;
; 0.694  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.246      ; 9.550      ;
; 0.695  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.194      ; 9.497      ;
; 0.697  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 9.518      ;
; 0.697  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.217      ; 9.518      ;
; 0.698  ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 9.487      ;
; 0.699  ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 9.486      ;
; 0.700  ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 9.547      ;
; 0.709  ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.254      ; 9.543      ;
+--------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iCLK'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.011      ;
; 0.369 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.450      ; 1.041      ;
; 0.379 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.053      ;
; 0.381 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.043      ;
; 0.383 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.669      ;
; 0.384 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.097      ; 0.669      ;
; 0.407 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.462      ; 1.091      ;
; 0.410 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.458      ; 1.090      ;
; 0.415 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.699      ;
; 0.427 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.694      ;
; 0.428 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.430 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.433 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.717      ;
; 0.450 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.736      ;
; 0.452 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.738      ;
; 0.455 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.741      ;
; 0.534 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 1.226      ;
; 0.557 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.841      ;
; 0.563 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.444      ; 1.229      ;
; 0.574 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.841      ;
; 0.581 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.582 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.866      ;
; 0.582 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.866      ;
; 0.583 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.868      ;
; 0.583 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.867      ;
; 0.584 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.870      ;
; 0.584 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.870      ;
; 0.587 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.243      ;
; 0.587 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.873      ;
; 0.591 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:18:REGI|s_Q    ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.857      ;
; 0.594 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.552      ; 1.332      ;
; 0.597 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.444      ; 1.263      ;
; 0.598 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.865      ;
; 0.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.868      ;
; 0.600 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.867      ;
; 0.602 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.869      ;
; 0.607 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.539      ; 1.332      ;
; 0.615 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.078      ; 0.879      ;
; 0.624 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:29:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 1.344      ;
; 0.624 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.292      ;
; 0.646 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.931      ;
; 0.647 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.315      ;
; 0.651 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 1.332      ;
; 0.654 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:26:REGI|s_Q    ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.939      ;
; 0.656 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.312      ;
; 0.659 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.458      ; 1.339      ;
; 0.661 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.946      ;
; 0.661 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.451      ; 1.334      ;
; 0.662 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.947      ;
; 0.664 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.451      ; 1.337      ;
; 0.665 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.949      ;
; 0.666 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.539      ; 1.391      ;
; 0.667 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.953      ;
; 0.671 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.537      ; 1.394      ;
; 0.671 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.957      ;
; 0.674 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.941      ;
; 0.674 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.458      ; 1.354      ;
; 0.674 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.960      ;
; 0.675 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 1.339      ;
; 0.678 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.436      ; 1.336      ;
; 0.680 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 1.361      ;
; 0.683 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.967      ;
; 0.691 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:21:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.347      ;
; 0.701 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.375      ;
; 0.702 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.452      ; 1.376      ;
; 0.706 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.374      ;
; 0.709 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.552      ; 1.447      ;
; 0.715 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 1.403      ;
; 0.716 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.552      ; 1.454      ;
; 0.727 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.395      ;
; 0.730 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 1.016      ;
; 0.736 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 1.413      ;
; 0.739 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.554      ; 1.479      ;
; 0.764 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.532      ; 1.482      ;
; 0.766 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 1.034      ;
; 0.774 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.543      ; 1.503      ;
; 0.788 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:2:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.030      ; 1.040      ;
; 0.791 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.544      ; 1.521      ;
; 0.794 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                    ; reg_MEMWB:MEMWB|dffg:isJump|s_Q                                                               ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 1.499      ;
; 0.796 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.063      ;
; 0.799 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 1.066      ;
; 0.801 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; -0.004     ; 1.019      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'iCLK'                                                                                                                                                      ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.126     ; 3.990      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.126     ; 3.990      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.117     ; 3.999      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 4.004      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 4.004      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 4.004      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.126     ; 3.990      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.126     ; 3.990      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.126     ; 3.990      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.126     ; 3.990      ;
; 15.882 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.126     ; 3.990      ;
; 15.883 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.131     ; 3.984      ;
; 15.883 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.130     ; 3.985      ;
; 15.883 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.130     ; 3.985      ;
; 15.883 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.130     ; 3.985      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.993      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.106     ; 4.005      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.106     ; 4.005      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:31:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.993      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.127     ; 3.984      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.127     ; 3.984      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.127     ; 3.984      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.127     ; 3.984      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.127     ; 3.984      ;
; 15.887 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.993      ;
; 15.888 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.106     ; 4.004      ;
; 15.888 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.106     ; 4.004      ;
; 15.888 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.106     ; 4.004      ;
; 15.889 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.998      ;
; 15.889 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.998      ;
; 15.889 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.129     ; 3.980      ;
; 16.280 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.110     ; 3.608      ;
; 16.280 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.114     ; 3.604      ;
; 16.280 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.110     ; 3.608      ;
; 16.280 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.105     ; 3.613      ;
; 16.280 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.098     ; 3.620      ;
; 16.280 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.109     ; 3.609      ;
; 16.280 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.115     ; 3.603      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.100     ; 3.617      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.613      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.105     ; 3.612      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.613      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.613      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.613      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.613      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.103     ; 3.614      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.613      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.103     ; 3.614      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.120     ; 3.597      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.120     ; 3.597      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.105     ; 3.612      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.099     ; 3.618      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.105     ; 3.612      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.113     ; 3.604      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.117     ; 3.600      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                    ; iCLK         ; iCLK        ; 20.000       ; -0.120     ; 3.597      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.120     ; 3.597      ;
; 16.281 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.120     ; 3.597      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.117     ; 3.599      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.115     ; 3.601      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.115     ; 3.601      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.125     ; 3.591      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.117     ; 3.599      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.117     ; 3.599      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.115     ; 3.601      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.117     ; 3.599      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.115     ; 3.601      ;
; 16.282 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.128     ; 3.588      ;
; 16.283 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.128     ; 3.587      ;
; 16.283 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.136     ; 3.579      ;
; 16.283 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.136     ; 3.579      ;
; 16.283 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.128     ; 3.587      ;
; 16.284 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.129     ; 3.585      ;
; 16.304 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.292      ; 3.986      ;
; 16.304 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.292      ; 3.986      ;
; 16.304 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.298      ; 3.992      ;
; 16.304 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.298      ; 3.992      ;
; 16.327 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 3.992      ;
; 16.327 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.321      ; 3.992      ;
; 16.332 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.330      ; 3.996      ;
; 16.332 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.330      ; 3.996      ;
; 16.333 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.309      ; 3.974      ;
; 16.333 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.309      ; 3.974      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.305      ; 3.607      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.305      ; 3.607      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.305      ; 3.607      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 3.608      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.305      ; 3.607      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.305      ; 3.607      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.306      ; 3.608      ;
; 16.696 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.304      ; 3.606      ;
; 16.697 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 20.000       ; 0.288      ; 3.589      ;
; 16.724 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 3.617      ;
; 16.724 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 3.617      ;
; 16.724 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 3.617      ;
; 16.724 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 3.617      ;
; 16.724 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.350      ; 3.624      ;
; 16.724 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.343      ; 3.617      ;
; 16.725 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.340      ; 3.613      ;
; 16.725 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.342      ; 3.615      ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'iCLK'                                                                                                                                                      ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.728 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 3.437      ;
; 2.737 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 3.426      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 3.442      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 3.448      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.446      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 3.442      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.533      ; 3.457      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 3.448      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.446      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 3.447      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 3.447      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 3.429      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 3.442      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.446      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.446      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 3.447      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.446      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 3.451      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 3.451      ;
; 2.738 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 3.414      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.484      ; 3.409      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.447      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 3.450      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 3.450      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 3.450      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.447      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 3.414      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 3.450      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 3.414      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 3.448      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.447      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 3.448      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.447      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.523      ; 3.448      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.447      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.447      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 3.447      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 3.450      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 3.393      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 3.393      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 3.414      ;
; 2.739 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 3.414      ;
; 2.740 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 3.405      ;
; 2.740 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 3.405      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.426      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 3.426      ;
; 2.770 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 3.441      ;
; 2.770 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 3.441      ;
; 2.770 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 3.441      ;
; 2.770 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 3.442      ;
; 2.770 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 3.441      ;
; 2.770 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 3.441      ;
; 2.770 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 3.442      ;
; 2.770 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.484      ; 3.440      ;
; 2.771 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.467      ; 3.424      ;
; 3.104 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 3.780      ;
; 3.104 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 3.780      ;
; 3.106 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 3.804      ;
; 3.106 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 3.804      ;
; 3.114 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 3.802      ;
; 3.114 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 3.802      ;
; 3.131 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 3.789      ;
; 3.131 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 3.789      ;
; 3.132 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 3.796      ;
; 3.132 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 3.796      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 3.434      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 3.447      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 3.447      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.035      ; 3.421      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 3.434      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 3.434      ;
; 3.200 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 3.434      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 3.433      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.059      ; 3.446      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 3.445      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.447      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.447      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.447      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.059      ; 3.446      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.060      ; 3.447      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.059      ; 3.446      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.066      ; 3.453      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 3.430      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.033      ; 3.420      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 3.430      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 3.445      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 3.451      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 3.445      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 3.433      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 3.437      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 3.433      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 3.433      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 3.433      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 3.430      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.035      ; 3.422      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 3.430      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 3.430      ;
; 3.201 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 3.421      ;
; 3.202 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.063      ; 3.451      ;
; 3.202 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 3.442      ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 18.865 ns




+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 53.96 MHz ; 53.96 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 1.107 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.336 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; iCLK  ; 16.310 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 2.410 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.646 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                              ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.107 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.198      ; 9.090      ;
; 1.135 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 9.051      ;
; 1.136 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 9.050      ;
; 1.154 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 9.098      ;
; 1.156 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 9.096      ;
; 1.175 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.231      ; 9.055      ;
; 1.185 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.254      ; 9.068      ;
; 1.197 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.196      ; 8.998      ;
; 1.215 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.195      ; 8.979      ;
; 1.225 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 8.959      ;
; 1.226 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 8.958      ;
; 1.236 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.250      ; 9.013      ;
; 1.238 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.250      ; 9.011      ;
; 1.239 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.250      ; 9.010      ;
; 1.243 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 8.940      ;
; 1.244 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.006      ;
; 1.244 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.184      ; 8.939      ;
; 1.245 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.268      ; 9.022      ;
; 1.246 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 9.004      ;
; 1.262 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.196      ; 8.933      ;
; 1.262 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.250      ; 8.987      ;
; 1.264 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.250      ; 8.985      ;
; 1.266 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 8.962      ;
; 1.275 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 8.976      ;
; 1.284 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.228      ; 8.943      ;
; 1.287 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 8.964      ;
; 1.287 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 8.909      ;
; 1.290 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 8.894      ;
; 1.291 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 8.893      ;
; 1.293 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 8.957      ;
; 1.309 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 8.941      ;
; 1.311 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 8.939      ;
; 1.315 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.186      ; 8.870      ;
; 1.316 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.186      ; 8.869      ;
; 1.326 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.921      ;
; 1.328 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.196      ; 8.867      ;
; 1.328 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.919      ;
; 1.329 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.918      ;
; 1.331 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 8.897      ;
; 1.334 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 8.886      ;
; 1.334 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 8.917      ;
; 1.335 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 8.930      ;
; 1.336 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 8.915      ;
; 1.340 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 8.911      ;
; 1.344 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 8.902      ;
; 1.346 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 8.900      ;
; 1.347 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 8.899      ;
; 1.353 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.265      ; 8.911      ;
; 1.355 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.230      ; 8.874      ;
; 1.356 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 8.828      ;
; 1.357 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.185      ; 8.827      ;
; 1.360 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.198      ; 8.837      ;
; 1.363 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.268      ; 8.904      ;
; 1.363 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 8.837      ;
; 1.365 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 8.887      ;
; 1.366 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.268      ; 8.901      ;
; 1.373 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.267      ; 8.893      ;
; 1.375 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 8.875      ;
; 1.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.267      ; 8.890      ;
; 1.377 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 8.873      ;
; 1.377 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.250      ; 8.872      ;
; 1.388 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 8.798      ;
; 1.389 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 8.797      ;
; 1.391 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.190      ; 8.798      ;
; 1.391 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.856      ;
; 1.392 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.190      ; 8.797      ;
; 1.393 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.854      ;
; 1.394 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.853      ;
; 1.395 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 8.853      ;
; 1.396 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 8.832      ;
; 1.400 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 8.865      ;
; 1.406 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 8.845      ;
; 1.407 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 8.845      ;
; 1.409 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 8.843      ;
; 1.410 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.256      ; 8.845      ;
; 1.412 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.256      ; 8.843      ;
; 1.416 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 8.832      ;
; 1.418 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 8.830      ;
; 1.419 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.249      ; 8.829      ;
; 1.424 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 8.794      ;
; 1.425 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.267      ; 8.841      ;
; 1.428 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.231      ; 8.802      ;
; 1.432 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 8.801      ;
; 1.438 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.254      ; 8.815      ;
; 1.441 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.257      ; 8.815      ;
; 1.441 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:17:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.196      ; 8.754      ;
; 1.442 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.250      ; 8.807      ;
; 1.442 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 8.775      ;
; 1.453 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 8.812      ;
; 1.456 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 8.809      ;
; 1.457 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.790      ;
; 1.458 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 8.762      ;
; 1.458 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 8.762      ;
; 1.459 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.788      ;
; 1.460 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.248      ; 8.787      ;
; 1.463 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.265      ; 8.801      ;
; 1.466 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.266      ; 8.799      ;
; 1.466 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q                   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.265      ; 8.798      ;
; 1.467 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q                    ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 8.783      ;
; 1.468 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.006      ; 18.537     ;
+-------+----------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.597      ;
; 0.338 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.597      ;
; 0.348 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 0.946      ;
; 0.372 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.403      ; 0.976      ;
; 0.374 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.406      ; 0.981      ;
; 0.382 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 0.975      ;
; 0.383 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.642      ;
; 0.395 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.639      ;
; 0.395 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.638      ;
; 0.395 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.638      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.639      ;
; 0.398 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.640      ;
; 0.398 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.640      ;
; 0.400 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.659      ;
; 0.402 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.417      ; 1.020      ;
; 0.407 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.668      ;
; 0.408 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.669      ;
; 0.408 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.411      ; 1.020      ;
; 0.411 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.672      ;
; 0.477 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.462      ; 1.110      ;
; 0.503 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.762      ;
; 0.528 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.789      ;
; 0.528 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.770      ;
; 0.529 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.790      ;
; 0.531 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.531 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.792      ;
; 0.532 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.791      ;
; 0.532 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.791      ;
; 0.533 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 1.130      ;
; 0.533 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.792      ;
; 0.533 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.792      ;
; 0.543 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:18:REGI|s_Q    ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.785      ;
; 0.547 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.790      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.793      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.792      ;
; 0.550 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.551 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.139      ;
; 0.553 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 1.229      ;
; 0.558 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 1.155      ;
; 0.563 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.069      ; 0.803      ;
; 0.567 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 1.235      ;
; 0.590 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:29:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 1.250      ;
; 0.592 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.852      ;
; 0.598 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:26:REGI|s_Q    ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.858      ;
; 0.606 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.866      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.398      ; 1.205      ;
; 0.610 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.870      ;
; 0.610 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.869      ;
; 0.612 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.873      ;
; 0.613 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.211      ;
; 0.617 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.861      ;
; 0.619 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.207      ;
; 0.619 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.880      ;
; 0.620 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.879      ;
; 0.620 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.881      ;
; 0.620 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.414      ; 1.235      ;
; 0.620 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 1.288      ;
; 0.624 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.492      ; 1.287      ;
; 0.629 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.406      ; 1.236      ;
; 0.630 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.406      ; 1.237      ;
; 0.638 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.411      ; 1.250      ;
; 0.638 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.414      ; 1.253      ;
; 0.645 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.395      ; 1.241      ;
; 0.647 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.411      ; 1.259      ;
; 0.648 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.236      ;
; 0.650 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:21:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.238      ;
; 0.662 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 1.338      ;
; 0.663 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.261      ;
; 0.664 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 1.340      ;
; 0.664 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 0.925      ;
; 0.672 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.405      ; 1.278      ;
; 0.675 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.510      ; 1.356      ;
; 0.681 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.406      ; 1.288      ;
; 0.688 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.422      ; 1.311      ;
; 0.691 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.409      ; 1.301      ;
; 0.695 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.400      ; 1.296      ;
; 0.706 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.499      ; 1.376      ;
; 0.714 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.958      ;
; 0.717 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                    ; reg_MEMWB:MEMWB|dffg:isJump|s_Q                                                               ; iCLK         ; iCLK        ; 0.000        ; 0.476      ; 1.364      ;
; 0.719 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.484      ; 1.374      ;
; 0.722 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.500      ; 1.393      ;
; 0.737 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.981      ;
; 0.747 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.990      ;
; 0.747 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.990      ;
; 0.750 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.993      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                       ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.310 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.125     ; 3.564      ;
; 16.310 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.124     ; 3.565      ;
; 16.310 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.124     ; 3.565      ;
; 16.310 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.124     ; 3.565      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.570      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.570      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.110     ; 3.578      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.584      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.584      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.104     ; 3.584      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.570      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.570      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.570      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.570      ;
; 16.311 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.570      ;
; 16.314 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.574      ;
; 16.314 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:31:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.574      ;
; 16.314 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.574      ;
; 16.315 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.099     ; 3.585      ;
; 16.315 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.099     ; 3.585      ;
; 16.315 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.099     ; 3.585      ;
; 16.315 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.105     ; 3.579      ;
; 16.315 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.099     ; 3.585      ;
; 16.315 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.105     ; 3.579      ;
; 16.315 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.099     ; 3.585      ;
; 16.316 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.122     ; 3.561      ;
; 16.316 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.119     ; 3.564      ;
; 16.316 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.119     ; 3.564      ;
; 16.316 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.119     ; 3.564      ;
; 16.316 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.119     ; 3.564      ;
; 16.316 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.119     ; 3.564      ;
; 16.672 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.092     ; 3.235      ;
; 16.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.093     ; 3.233      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.214      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.102     ; 3.223      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.102     ; 3.223      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.096     ; 3.229      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.098     ; 3.227      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.096     ; 3.229      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.101     ; 3.224      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.214      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.106     ; 3.219      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.214      ;
; 16.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.111     ; 3.214      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.108     ; 3.216      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.092     ; 3.232      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.106     ; 3.218      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.097     ; 3.227      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.098     ; 3.226      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.096     ; 3.228      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.096     ; 3.228      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.096     ; 3.228      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.097     ; 3.227      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.096     ; 3.228      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 3.212      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.108     ; 3.216      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.107     ; 3.217      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 3.212      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.098     ; 3.226      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.098     ; 3.226      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.110     ; 3.214      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.108     ; 3.216      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                    ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 3.212      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 3.212      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.112     ; 3.212      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.108     ; 3.216      ;
; 16.675 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.120     ; 3.204      ;
; 16.676 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.121     ; 3.202      ;
; 16.676 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.118     ; 3.205      ;
; 16.676 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.123     ; 3.200      ;
; 16.676 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.129     ; 3.194      ;
; 16.676 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.129     ; 3.194      ;
; 16.676 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.121     ; 3.202      ;
; 16.699 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.266      ; 3.566      ;
; 16.699 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.266      ; 3.566      ;
; 16.699 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.273      ; 3.573      ;
; 16.699 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.273      ; 3.573      ;
; 16.720 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 3.572      ;
; 16.720 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.293      ; 3.572      ;
; 16.724 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.304      ; 3.579      ;
; 16.724 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.304      ; 3.579      ;
; 16.726 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.282      ; 3.555      ;
; 16.726 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.282      ; 3.555      ;
; 17.054 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.278      ; 3.223      ;
; 17.054 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.278      ; 3.223      ;
; 17.055 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.278      ; 3.222      ;
; 17.055 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.278      ; 3.222      ;
; 17.055 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.278      ; 3.222      ;
; 17.055 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.278      ; 3.222      ;
; 17.055 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.278      ; 3.222      ;
; 17.055 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.277      ; 3.221      ;
; 17.055 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 20.000       ; 0.260      ; 3.204      ;
; 17.082 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.322      ; 3.239      ;
; 17.084 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.313      ; 3.228      ;
; 17.084 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.309      ; 3.224      ;
; 17.084 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.315      ; 3.230      ;
; 17.084 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.313      ; 3.228      ;
; 17.084 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.309      ; 3.224      ;
; 17.084 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.314      ; 3.229      ;
; 17.084 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.313      ; 3.228      ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                       ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.410 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.058      ;
; 2.419 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 3.071      ;
; 2.419 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 3.069      ;
; 2.419 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 3.071      ;
; 2.419 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 3.071      ;
; 2.419 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 3.071      ;
; 2.419 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 3.069      ;
; 2.419 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 3.071      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.068      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.473      ; 3.064      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.476      ; 3.067      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.068      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.473      ; 3.064      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 3.069      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.068      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 3.069      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.068      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.476      ; 3.067      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 3.069      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 3.069      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 3.069      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.068      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.473      ; 3.064      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.476      ; 3.067      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.476      ; 3.067      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.068      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 3.069      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 3.068      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.476      ; 3.067      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 3.073      ;
; 2.420 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 3.073      ;
; 2.421 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.437      ; 3.029      ;
; 2.421 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 3.047      ;
; 2.421 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.455      ; 3.047      ;
; 2.422 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.443      ; 3.036      ;
; 2.422 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.443      ; 3.036      ;
; 2.422 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 3.079      ;
; 2.422 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 3.052      ;
; 2.422 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.443      ; 3.036      ;
; 2.422 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.443      ; 3.036      ;
; 2.423 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.456      ; 3.050      ;
; 2.423 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.420      ; 3.014      ;
; 2.423 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.420      ; 3.014      ;
; 2.423 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.433      ; 3.027      ;
; 2.423 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.433      ; 3.027      ;
; 2.423 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.443      ; 3.037      ;
; 2.451 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 3.063      ;
; 2.451 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 3.063      ;
; 2.452 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 3.063      ;
; 2.452 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 3.063      ;
; 2.452 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 3.063      ;
; 2.452 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 3.063      ;
; 2.452 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 3.063      ;
; 2.452 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.439      ; 3.062      ;
; 2.453 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.421      ; 3.045      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 3.380      ;
; 2.741 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 3.380      ;
; 2.743 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.444      ; 3.358      ;
; 2.743 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.444      ; 3.358      ;
; 2.752 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.456      ; 3.379      ;
; 2.752 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.456      ; 3.379      ;
; 2.768 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 3.374      ;
; 2.768 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 3.374      ;
; 2.769 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.428      ; 3.368      ;
; 2.769 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.428      ; 3.368      ;
; 2.846 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.055      ; 3.072      ;
; 2.846 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 3.067      ;
; 2.846 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 3.066      ;
; 2.846 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 3.067      ;
; 2.846 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 3.066      ;
; 2.846 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 3.066      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 3.056      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.044      ; 3.062      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 3.058      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 3.068      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 3.068      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.044      ; 3.062      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 3.068      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 3.069      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 3.068      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 3.067      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 3.069      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 3.063      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 3.052      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 3.056      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.039      ; 3.057      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 3.052      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 3.072      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 3.059      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.036      ; 3.054      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 3.056      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 3.052      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 3.052      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.034      ; 3.052      ;
; 2.847 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.038      ; 3.056      ;
; 2.848 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.027      ; 3.046      ;
; 2.848 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.025      ; 3.044      ;
; 2.848 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.025      ; 3.044      ;
; 2.849 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.035      ; 3.055      ;
; 2.849 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.055      ; 3.075      ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 20.600 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 4.868 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.138 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; iCLK  ; 17.816 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 1.453 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.368 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.868 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.287     ; 4.832      ;
; 4.872 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.287     ; 4.828      ;
; 4.881 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.275     ; 4.831      ;
; 4.888 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.259     ; 4.840      ;
; 4.888 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.259     ; 4.840      ;
; 4.899 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 4.806      ;
; 4.903 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 4.802      ;
; 4.912 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.270     ; 4.805      ;
; 4.913 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.240     ; 4.834      ;
; 4.916 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.813      ;
; 4.919 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.254     ; 4.814      ;
; 4.919 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.254     ; 4.814      ;
; 4.924 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 4.798      ;
; 4.926 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 4.798      ;
; 4.930 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 4.794      ;
; 4.930 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 4.794      ;
; 4.944 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.235     ; 4.808      ;
; 4.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 4.787      ;
; 4.950 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.285     ; 4.752      ;
; 4.953 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 4.772      ;
; 4.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.285     ; 4.748      ;
; 4.955 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.260     ; 4.772      ;
; 4.957 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.772      ;
; 4.961 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.768      ;
; 4.961 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.768      ;
; 4.963 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.273     ; 4.751      ;
; 4.967 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.285     ; 4.735      ;
; 4.968 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.286     ; 4.733      ;
; 4.970 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 4.760      ;
; 4.970 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 4.760      ;
; 4.971 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.285     ; 4.731      ;
; 4.972 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.286     ; 4.729      ;
; 4.980 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.273     ; 4.734      ;
; 4.981 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.274     ; 4.732      ;
; 4.983 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 4.722      ;
; 4.984 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 4.746      ;
; 4.987 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 4.718      ;
; 4.987 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 4.743      ;
; 4.987 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 4.743      ;
; 4.988 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.741      ;
; 4.988 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.741      ;
; 4.989 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 4.730      ;
; 4.989 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.240     ; 4.758      ;
; 4.993 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.240     ; 4.754      ;
; 4.995 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 4.754      ;
; 4.996 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.270     ; 4.721      ;
; 4.998 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 4.733      ;
; 5.002 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 4.703      ;
; 5.003 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.254     ; 4.730      ;
; 5.003 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.254     ; 4.730      ;
; 5.004 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.243     ; 4.740      ;
; 5.006 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.243     ; 4.738      ;
; 5.006 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 4.699      ;
; 5.008 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 4.716      ;
; 5.008 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 4.718      ;
; 5.011 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.280     ; 4.696      ;
; 5.012 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 4.714      ;
; 5.012 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 4.714      ;
; 5.012 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 4.737      ;
; 5.013 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.239     ; 4.735      ;
; 5.015 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.270     ; 4.702      ;
; 5.015 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.280     ; 4.692      ;
; 5.015 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 4.716      ;
; 5.016 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.257     ; 4.714      ;
; 5.020 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 4.704      ;
; 5.020 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.235     ; 4.732      ;
; 5.022 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.254     ; 4.711      ;
; 5.022 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.254     ; 4.711      ;
; 5.024 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.268     ; 4.695      ;
; 5.024 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.235     ; 4.728      ;
; 5.025 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 4.699      ;
; 5.025 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 4.701      ;
; 5.026 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 4.697      ;
; 5.026 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 4.699      ;
; 5.028 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.235     ; 4.724      ;
; 5.029 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 4.697      ;
; 5.029 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 4.697      ;
; 5.030 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 4.695      ;
; 5.030 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 4.695      ;
; 5.031 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 4.703      ;
; 5.031 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.252     ; 4.704      ;
; 5.031 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.252     ; 4.704      ;
; 5.035 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.260     ; 4.692      ;
; 5.035 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 4.714      ;
; 5.037 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 4.712      ;
; 5.039 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.260     ; 4.688      ;
; 5.041 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.688      ;
; 5.045 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.684      ;
; 5.045 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 4.684      ;
; 5.047 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.235     ; 4.705      ;
; 5.048 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.287     ; 4.652      ;
; 5.050 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 4.684      ;
; 5.052 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.287     ; 4.648      ;
; 5.052 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.260     ; 4.675      ;
; 5.053 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 4.671      ;
; 5.053 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 4.673      ;
; 5.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:1:REGI|dffg:\G_NBit_Reg:31:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.233     ; 4.698      ;
; 5.058 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q  ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.259     ; 4.670      ;
; 5.058 ; regFile:g_REGFILE|reg_N:\G_N_Reg:13:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.282     ; 4.647      ;
; 5.058 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q   ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.260     ; 4.669      ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.138 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.471      ;
; 0.142 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:8:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.483      ;
; 0.149 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.243      ; 0.496      ;
; 0.157 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:15:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.484      ;
; 0.160 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 0.517      ;
; 0.163 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 0.516      ;
; 0.172 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.307      ;
; 0.173 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.307      ;
; 0.184 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.317      ;
; 0.187 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:27:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.313      ;
; 0.187 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.313      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.325      ;
; 0.206 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.340      ;
; 0.207 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.341      ;
; 0.211 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.345      ;
; 0.236 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.568      ;
; 0.244 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 0.559      ;
; 0.252 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.584      ;
; 0.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.218      ; 0.575      ;
; 0.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.387      ;
; 0.254 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.388      ;
; 0.254 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.387      ;
; 0.254 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.387      ;
; 0.256 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.389      ;
; 0.256 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.389      ;
; 0.261 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.385      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.386      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:19:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.388      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 0.388      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.389      ;
; 0.265 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.039      ; 0.388      ;
; 0.266 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 0.603      ;
; 0.270 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:18:REGI|s_Q    ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.395      ;
; 0.271 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.405      ;
; 0.271 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.405      ;
; 0.271 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.261      ; 0.616      ;
; 0.272 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.406      ;
; 0.275 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 0.628      ;
; 0.275 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.626      ;
; 0.275 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:1:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 0.610      ;
; 0.282 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:29:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.613      ;
; 0.283 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:0:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.624      ;
; 0.285 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.618      ;
; 0.285 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 0.622      ;
; 0.286 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:3:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.627      ;
; 0.288 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:17:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.218      ; 0.610      ;
; 0.292 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 0.645      ;
; 0.293 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:29:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.644      ;
; 0.297 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.629      ;
; 0.300 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:26:REGI|s_Q    ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q                               ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.434      ;
; 0.304 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:27:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.229      ; 0.637      ;
; 0.304 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:31:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.220      ; 0.628      ;
; 0.304 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 0.667      ;
; 0.304 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:21:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.218      ; 0.626      ;
; 0.305 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.438      ;
; 0.305 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.438      ;
; 0.306 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.440      ;
; 0.306 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.439      ;
; 0.307 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q                                  ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 0.640      ;
; 0.308 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.442      ;
; 0.310 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.243      ; 0.657      ;
; 0.311 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.446      ;
; 0.315 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.448      ;
; 0.316 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 0.660      ;
; 0.322 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 0.665      ;
; 0.326 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a14~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.664      ;
; 0.326 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.261      ; 0.671      ;
; 0.327 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.261      ; 0.672      ;
; 0.328 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:9:REGI|s_Q     ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q                                ; iCLK         ; iCLK        ; 0.000        ; 0.268      ; 0.680      ;
; 0.332 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.458      ;
; 0.333 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:isJump|s_Q                    ; reg_MEMWB:MEMWB|dffg:isJump|s_Q                                                               ; iCLK         ; iCLK        ; 0.000        ; 0.251      ; 0.668      ;
; 0.340 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.474      ;
; 0.342 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:2:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.037      ; 0.483      ;
; 0.343 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.468      ;
; 0.344 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.469      ;
; 0.345 ; hazardDetectionUnit:hazard_Detection|o_FlushIFID                ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.258      ; 0.687      ;
; 0.346 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.472      ;
; 0.346 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.471      ;
; 0.349 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.028      ; 0.481      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                       ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.816 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.070     ; 2.101      ;
; 17.816 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.070     ; 2.101      ;
; 17.816 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.070     ; 2.101      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 2.086      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 2.086      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.076     ; 2.094      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.090     ; 2.080      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 2.086      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 2.086      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:2:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 2.086      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 2.086      ;
; 17.817 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 2.086      ;
; 17.818 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.088     ; 2.081      ;
; 17.818 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.088     ; 2.081      ;
; 17.818 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.088     ; 2.081      ;
; 17.821 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.066     ; 2.100      ;
; 17.821 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.066     ; 2.100      ;
; 17.822 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:31:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 2.091      ;
; 17.822 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 2.104      ;
; 17.822 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 2.104      ;
; 17.822 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 2.104      ;
; 17.822 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:31:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 2.091      ;
; 17.822 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:13:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 2.091      ;
; 17.823 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.063     ; 2.101      ;
; 17.823 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.063     ; 2.101      ;
; 17.823 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.083     ; 2.081      ;
; 17.823 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:0:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.085     ; 2.079      ;
; 17.823 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.085     ; 2.079      ;
; 17.823 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:1:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.085     ; 2.079      ;
; 17.823 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.085     ; 2.079      ;
; 17.823 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:3:REGI|s_Q  ; iCLK         ; iCLK        ; 20.000       ; -0.085     ; 2.079      ;
; 18.018 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.113      ; 2.082      ;
; 18.018 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.113      ; 2.082      ;
; 18.018 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.122      ; 2.091      ;
; 18.018 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.122      ; 2.091      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.893      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 1.907      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 1.907      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.060     ; 1.908      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.060     ; 1.908      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.060     ; 1.908      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 1.907      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.060     ; 1.908      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.060     ; 1.908      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.060     ; 1.908      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.052     ; 1.916      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 1.907      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.054     ; 1.914      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.061     ; 1.907      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.893      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.893      ;
; 18.019 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.893      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 1.893      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.055     ; 1.912      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.066     ; 1.901      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.068     ; 1.899      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.066     ; 1.901      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:1:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.059     ; 1.908      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.066     ; 1.901      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.892      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 1.893      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.068     ; 1.899      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.892      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.072     ; 1.895      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.076     ; 1.891      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 1.893      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                    ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.892      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.892      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.075     ; 1.892      ;
; 18.020 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.074     ; 1.893      ;
; 18.021 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 1.882      ;
; 18.021 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.084     ; 1.882      ;
; 18.021 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.083     ; 1.883      ;
; 18.021 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q   ; iCLK         ; iCLK        ; 20.000       ; -0.088     ; 1.878      ;
; 18.022 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.085     ; 1.880      ;
; 18.022 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; -0.093     ; 1.872      ;
; 18.022 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; 0.123      ; 2.088      ;
; 18.022 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.123      ; 2.088      ;
; 18.022 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:10:REGI|s_Q     ; iCLK         ; iCLK        ; 20.000       ; -0.093     ; 1.872      ;
; 18.027 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.138      ; 2.098      ;
; 18.027 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.138      ; 2.098      ;
; 18.029 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.113      ; 2.071      ;
; 18.029 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.113      ; 2.071      ;
; 18.214 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.131      ; 1.904      ;
; 18.214 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.131      ; 1.904      ;
; 18.214 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.131      ; 1.904      ;
; 18.214 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.131      ; 1.904      ;
; 18.214 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.131      ; 1.904      ;
; 18.214 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.131      ; 1.904      ;
; 18.214 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.131      ; 1.904      ;
; 18.214 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.130      ; 1.903      ;
; 18.215 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 20.000       ; 0.110      ; 1.882      ;
; 18.224 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.146      ; 1.909      ;
; 18.224 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.147      ; 1.910      ;
; 18.224 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.147      ; 1.910      ;
; 18.224 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.146      ; 1.909      ;
; 18.224 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.145      ; 1.908      ;
; 18.224 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 20.000       ; 0.147      ; 1.910      ;
; 18.224 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.145      ; 1.908      ;
; 18.224 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 20.000       ; 0.145      ; 1.908      ;
+--------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                       ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.453 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 1.771      ;
; 1.458 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 1.792      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 1.779      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 1.787      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.783      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 1.787      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 1.787      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 1.779      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 1.787      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.783      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 1.782      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 1.782      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 1.782      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 1.782      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.236      ; 1.779      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 1.782      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.239      ; 1.782      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 1.787      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 1.788      ;
; 1.459 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 1.788      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.784      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 1.782      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.784      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.241      ; 1.785      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.784      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.241      ; 1.785      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.220      ; 1.764      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 1.782      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.241      ; 1.785      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 1.765      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 1.782      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 1.782      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 1.784      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.238      ; 1.782      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.215      ; 1.759      ;
; 1.460 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.215      ; 1.759      ;
; 1.461 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.201      ; 1.746      ;
; 1.461 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.204      ; 1.749      ;
; 1.461 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.204      ; 1.749      ;
; 1.461 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.204      ; 1.749      ;
; 1.461 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.204      ; 1.749      ;
; 1.461 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.193      ; 1.738      ;
; 1.461 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.193      ; 1.738      ;
; 1.461 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.203      ; 1.748      ;
; 1.462 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.180      ; 1.726      ;
; 1.462 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.180      ; 1.726      ;
; 1.470 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 1.778      ;
; 1.470 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 1.778      ;
; 1.470 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 1.777      ;
; 1.471 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 1.778      ;
; 1.471 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 1.778      ;
; 1.471 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 1.778      ;
; 1.471 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 1.778      ;
; 1.471 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 1.778      ;
; 1.471 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.202      ; 1.757      ;
; 1.638 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 1.953      ;
; 1.638 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.231      ; 1.953      ;
; 1.639 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.206      ; 1.929      ;
; 1.639 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.206      ; 1.929      ;
; 1.641 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.216      ; 1.941      ;
; 1.641 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.216      ; 1.941      ;
; 1.649 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.205      ; 1.938      ;
; 1.649 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.205      ; 1.938      ;
; 1.649 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.214      ; 1.947      ;
; 1.649 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.214      ; 1.947      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.010      ; 1.767      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.030      ; 1.787      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.019      ; 1.776      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.017      ; 1.774      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.781      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.025      ; 1.782      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.025      ; 1.782      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.019      ; 1.776      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.025      ; 1.782      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.025      ; 1.782      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.025      ; 1.782      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.025      ; 1.782      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.033      ; 1.790      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.019      ; 1.776      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.016      ; 1.773      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.781      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.031      ; 1.788      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.781      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.010      ; 1.767      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.010      ; 1.767      ;
; 1.673 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.010      ; 1.767      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.010      ; 1.768      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.782      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.024      ; 1.782      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.009      ; 1.767      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.010      ; 1.768      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.000      ; 1.758      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.000      ; 1.758      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.009      ; 1.767      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.008      ; 1.766      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.010      ; 1.768      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.009      ; 1.767      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.001      ; 1.759      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.009      ; 1.767      ;
; 1.674 ; hazardDetectionUnit:hazard_Detection|o_Flush ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.009      ; 1.767      ;
+-------+----------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 29.546 ns




+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.154 ; 0.138 ; 15.882   ; 1.453   ; 9.368               ;
;  iCLK            ; -0.154 ; 0.138 ; 15.882   ; 1.453   ; 9.368               ;
; Design-wide TNS  ; -0.154 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  iCLK            ; -0.154 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oALUOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iInstAddr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstLd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 1098495  ; 77803    ; 11950    ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 1098495  ; 77803    ; 11950    ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 138      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 138      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+---------------------------------------------------+
; Unconstrained Paths Summary                       ;
+---------------------------------+--------+--------+
; Property                        ; Setup  ; Hold   ;
+---------------------------------+--------+--------+
; Illegal Clocks                  ; 0      ; 0      ;
; Unconstrained Clocks            ; 0      ; 0      ;
; Unconstrained Input Ports       ; 44     ; 44     ;
; Unconstrained Input Port Paths  ; 394972 ; 394972 ;
; Unconstrained Output Ports      ; 32     ; 32     ;
; Unconstrained Output Port Paths ; 6319   ; 6319   ;
+---------------------------------+--------+--------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; iCLK   ; iCLK  ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Thu Nov 21 13:13:57 2024
Info: Command: quartus_sta --sdc=toolflow.sdc toolflow --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 15 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'toolflow.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.154
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.154              -0.154 iCLK 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 iCLK 
Info (332146): Worst-case recovery slack is 15.882
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.882               0.000 iCLK 
Info (332146): Worst-case removal slack is 2.728
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.728               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.624
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.624               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 18.865 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.154
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.154 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115): To Node      : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.437      3.437  R        clock network delay
    Info (332115):      3.700      0.263     uTco  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg
    Info (332115):      6.549      2.849 FR  CELL  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadataout[0]
    Info (332115):      7.288      0.739 RR    IC  g_NBITMUX_JumpLink|\G_NBit_MUX:0:MUXI|g_Or|o_F~0|datad
    Info (332115):      7.443      0.155 RR  CELL  g_NBITMUX_JumpLink|\G_NBit_MUX:0:MUXI|g_Or|o_F~0|combout
    Info (332115):      7.647      0.204 RR    IC  g_NBITMUX_JumpLink|\G_NBit_MUX:0:MUXI|g_Or|o_F~1|datad
    Info (332115):      7.802      0.155 RR  CELL  g_NBITMUX_JumpLink|\G_NBit_MUX:0:MUXI|g_Or|o_F~1|combout
    Info (332115):      8.546      0.744 RR    IC  forward_MUX_B|MUX3|\G_NBit_MUX:0:MUXI|g_Or|o_F~1|datad
    Info (332115):      8.701      0.155 RR  CELL  forward_MUX_B|MUX3|\G_NBit_MUX:0:MUXI|g_Or|o_F~1|combout
    Info (332115):      8.905      0.204 RR    IC  forward_MUX_B|MUX3|\G_NBit_MUX:0:MUXI|g_Or|o_F~2|datad
    Info (332115):      9.060      0.155 RR  CELL  forward_MUX_B|MUX3|\G_NBit_MUX:0:MUXI|g_Or|o_F~2|combout
    Info (332115):      9.295      0.235 RR    IC  g_ALU|c_carryAdder|w_G[0]|datad
    Info (332115):      9.434      0.139 RF  CELL  g_ALU|c_carryAdder|w_G[0]|combout
    Info (332115):      9.734      0.300 FF    IC  g_ALU|c_carryAdder|w_C[2]~1|dataa
    Info (332115):     10.158      0.424 FF  CELL  g_ALU|c_carryAdder|w_C[2]~1|combout
    Info (332115):     10.415      0.257 FF    IC  g_ALU|c_carryAdder|w_C[3]~2|datac
    Info (332115):     10.696      0.281 FF  CELL  g_ALU|c_carryAdder|w_C[3]~2|combout
    Info (332115):     10.949      0.253 FF    IC  g_ALU|c_carryAdder|w_C[4]~3|datad
    Info (332115):     11.074      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[4]~3|combout
    Info (332115):     11.322      0.248 FF    IC  g_ALU|c_carryAdder|w_C[5]~4|datad
    Info (332115):     11.447      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[5]~4|combout
    Info (332115):     11.696      0.249 FF    IC  g_ALU|c_carryAdder|w_C[6]~5|datad
    Info (332115):     11.821      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[6]~5|combout
    Info (332115):     12.072      0.251 FF    IC  g_ALU|c_carryAdder|w_C[7]~6|datad
    Info (332115):     12.197      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[7]~6|combout
    Info (332115):     12.447      0.250 FF    IC  g_ALU|c_carryAdder|w_C[8]~7|datad
    Info (332115):     12.572      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[8]~7|combout
    Info (332115):     12.827      0.255 FF    IC  g_ALU|c_carryAdder|w_C[9]~8|datac
    Info (332115):     13.108      0.281 FF  CELL  g_ALU|c_carryAdder|w_C[9]~8|combout
    Info (332115):     13.359      0.251 FF    IC  g_ALU|c_carryAdder|w_C[10]~9|datad
    Info (332115):     13.484      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[10]~9|combout
    Info (332115):     13.733      0.249 FF    IC  g_ALU|c_carryAdder|w_C[11]~10|datad
    Info (332115):     13.858      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[11]~10|combout
    Info (332115):     14.109      0.251 FF    IC  g_ALU|c_carryAdder|w_C[12]~11|datad
    Info (332115):     14.234      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[12]~11|combout
    Info (332115):     14.651      0.417 FF    IC  g_ALU|c_carryAdder|w_C[13]~12|datad
    Info (332115):     14.776      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[13]~12|combout
    Info (332115):     15.013      0.237 FF    IC  g_ALU|c_carryAdder|w_C[14]~13|datad
    Info (332115):     15.138      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[14]~13|combout
    Info (332115):     15.374      0.236 FF    IC  g_ALU|c_carryAdder|w_C[15]~14|datad
    Info (332115):     15.499      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[15]~14|combout
    Info (332115):     15.735      0.236 FF    IC  g_ALU|c_carryAdder|w_C[16]~15|datad
    Info (332115):     15.860      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[16]~15|combout
    Info (332115):     16.102      0.242 FF    IC  g_ALU|c_carryAdder|w_C[17]~16|datad
    Info (332115):     16.227      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[17]~16|combout
    Info (332115):     16.952      0.725 FF    IC  g_ALU|c_carryAdder|w_C[18]~17|datad
    Info (332115):     17.077      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[18]~17|combout
    Info (332115):     17.326      0.249 FF    IC  g_ALU|c_carryAdder|w_C[19]~18|datad
    Info (332115):     17.451      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[19]~18|combout
    Info (332115):     17.703      0.252 FF    IC  g_ALU|c_carryAdder|w_C[20]~19|datad
    Info (332115):     17.828      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[20]~19|combout
    Info (332115):     18.082      0.254 FF    IC  g_ALU|c_carryAdder|w_C[21]~20|datac
    Info (332115):     18.363      0.281 FF  CELL  g_ALU|c_carryAdder|w_C[21]~20|combout
    Info (332115):     18.614      0.251 FF    IC  g_ALU|c_carryAdder|w_C[22]~21|datad
    Info (332115):     18.739      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[22]~21|combout
    Info (332115):     18.988      0.249 FF    IC  g_ALU|c_carryAdder|w_C[23]~22|datad
    Info (332115):     19.113      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[23]~22|combout
    Info (332115):     19.369      0.256 FF    IC  g_ALU|c_carryAdder|w_C[24]~23|datac
    Info (332115):     19.650      0.281 FF  CELL  g_ALU|c_carryAdder|w_C[24]~23|combout
    Info (332115):     19.900      0.250 FF    IC  g_ALU|c_carryAdder|w_C[25]~24|datad
    Info (332115):     20.025      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[25]~24|combout
    Info (332115):     20.275      0.250 FF    IC  g_ALU|c_carryAdder|w_C[26]~25|datad
    Info (332115):     20.400      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[26]~25|combout
    Info (332115):     20.657      0.257 FF    IC  g_ALU|c_carryAdder|w_C[27]~26|datac
    Info (332115):     20.938      0.281 FF  CELL  g_ALU|c_carryAdder|w_C[27]~26|combout
    Info (332115):     21.186      0.248 FF    IC  g_ALU|c_carryAdder|w_C[28]~27|datad
    Info (332115):     21.311      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[28]~27|combout
    Info (332115):     21.566      0.255 FF    IC  g_ALU|c_carryAdder|w_C[29]~28|datac
    Info (332115):     21.847      0.281 FF  CELL  g_ALU|c_carryAdder|w_C[29]~28|combout
    Info (332115):     22.098      0.251 FF    IC  g_ALU|c_carryAdder|w_C[30]~29|datad
    Info (332115):     22.223      0.125 FF  CELL  g_ALU|c_carryAdder|w_C[30]~29|combout
    Info (332115):     22.471      0.248 FF    IC  g_NBITMUX_Lui|\G_NBit_MUX:31:MUXI|g_Or|o_F~7|datad
    Info (332115):     22.621      0.150 FR  CELL  g_NBITMUX_Lui|\G_NBit_MUX:31:MUXI|g_Or|o_F~7|combout
    Info (332115):     22.826      0.205 RR    IC  g_NBITMUX_Lui|\G_NBit_MUX:31:MUXI|g_Or|o_F~10|datad
    Info (332115):     22.965      0.139 RF  CELL  g_NBITMUX_Lui|\G_NBit_MUX:31:MUXI|g_Or|o_F~10|combout
    Info (332115):     23.199      0.234 FF    IC  g_NBITMUX_Lui|\G_NBit_MUX:31:MUXI|g_Or|o_F~8|datac
    Info (332115):     23.480      0.281 FF  CELL  g_NBITMUX_Lui|\G_NBit_MUX:31:MUXI|g_Or|o_F~8|combout
    Info (332115):     23.480      0.000 FF    IC  EXMEM_Pipeline_Red|\G_NBit_RegALU:31:REGI|s_Q|d
    Info (332115):     23.584      0.104 FF  CELL  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.400      3.400  R        clock network delay
    Info (332115):     23.432      0.032           clock pessimism removed
    Info (332115):     23.412     -0.020           clock uncertainty
    Info (332115):     23.430      0.018     uTsu  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.584
    Info (332115): Data Required Time :    23.430
    Info (332115): Slack              :    -0.154 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.343
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.343 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.961      2.961  R        clock network delay
    Info (332115):      3.193      0.232     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q
    Info (332115):      3.193      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:23:REGI|s_Q|q
    Info (332115):      3.900      0.707 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a23|portadatain[0]
    Info (332115):      3.972      0.072 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.439      3.439  R        clock network delay
    Info (332115):      3.407     -0.032           clock pessimism removed
    Info (332115):      3.407      0.000           clock uncertainty
    Info (332115):      3.629      0.222      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.972
    Info (332115): Data Required Time :     3.629
    Info (332115): Slack              :     0.343 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.882
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.882 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.121      3.121  R        clock network delay
    Info (332115):      3.353      0.232     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      3.353      0.000 RR  CELL  hazard_Detection|o_Flush|q
    Info (332115):      3.353      0.000 RR    IC  comb~0|datac
    Info (332115):      3.762      0.409 RR  CELL  comb~0|combout
    Info (332115):      4.400      0.638 RR    IC  comb~0clkctrl|inclk[0]
    Info (332115):      4.400      0.000 RR  CELL  comb~0clkctrl|outclk
    Info (332115):      6.342      1.942 RR    IC  IDEX_Pipeline_Reg|\G_NBit_RegA:0:REGI|s_Q|clrn
    Info (332115):      7.111      0.769 RF  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.963      2.963  R        clock network delay
    Info (332115):     22.995      0.032           clock pessimism removed
    Info (332115):     22.975     -0.020           clock uncertainty
    Info (332115):     22.993      0.018     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.111
    Info (332115): Data Required Time :    22.993
    Info (332115): Slack              :    15.882 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.728
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.728 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.007      3.007  R        clock network delay
    Info (332115):      3.239      0.232     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      3.239      0.000 FF  CELL  hazard_Detection|o_Flush|q
    Info (332115):      3.239      0.000 FF    IC  comb~0|datac
    Info (332115):      3.600      0.361 FF  CELL  comb~0|combout
    Info (332115):      4.216      0.616 FF    IC  comb~0clkctrl|inclk[0]
    Info (332115):      4.216      0.000 FF  CELL  comb~0clkctrl|outclk
    Info (332115):      5.705      1.489 FF    IC  IDEX_Pipeline_Reg|\G_NBit_RegSX:16:REGI|s_Q|clrn
    Info (332115):      6.444      0.739 FR  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.562      3.562  R        clock network delay
    Info (332115):      3.530     -0.032           clock pessimism removed
    Info (332115):      3.530      0.000           clock uncertainty
    Info (332115):      3.716      0.186      uTh  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.444
    Info (332115): Data Required Time :     3.716
    Info (332115): Slack              :     2.728 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.107               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.336               0.000 iCLK 
Info (332146): Worst-case recovery slack is 16.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.310               0.000 iCLK 
Info (332146): Worst-case removal slack is 2.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.410               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.646
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.646               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 20.600 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.107
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.107 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.887      2.887  F        clock network delay
    Info (332115):     13.100      0.213     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115):     13.100      0.000 RR  CELL  g_REGFILE|\G_N_Reg:5:REGI|\G_NBit_Reg:6:REGI|s_Q|q
    Info (332115):     13.503      0.403 RR    IC  g_REGFILE|g_MUX_RS|Mux25~12|datad
    Info (332115):     13.647      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~12|combout
    Info (332115):     13.998      0.351 RR    IC  g_REGFILE|g_MUX_RS|Mux25~13|datad
    Info (332115):     14.142      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~13|combout
    Info (332115):     14.758      0.616 RR    IC  g_REGFILE|g_MUX_RS|Mux25~14|datad
    Info (332115):     14.902      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~14|combout
    Info (332115):     15.090      0.188 RR    IC  g_REGFILE|g_MUX_RS|Mux25~15|datad
    Info (332115):     15.234      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~15|combout
    Info (332115):     16.383      1.149 RR    IC  g_REGFILE|g_MUX_RS|Mux25~16|datad
    Info (332115):     16.527      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux25~16|combout
    Info (332115):     16.713      0.186 RR    IC  g_REGFILE|g_MUX_RS|Mux25~19|datac
    Info (332115):     16.958      0.245 RF  CELL  g_REGFILE|g_MUX_RS|Mux25~19|combout
    Info (332115):     17.225      0.267 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~0|datab
    Info (332115):     17.586      0.361 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~0|combout
    Info (332115):     17.836      0.250 FF    IC  e_equalityModule|Equal0~8|dataa
    Info (332115):     18.213      0.377 FF  CELL  e_equalityModule|Equal0~8|combout
    Info (332115):     18.462      0.249 FF    IC  e_equalityModule|Equal0~10|dataa
    Info (332115):     18.822      0.360 FR  CELL  e_equalityModule|Equal0~10|combout
    Info (332115):     19.447      0.625 RR    IC  e_equalityModule|Equal0~23|datac
    Info (332115):     19.710      0.263 RR  CELL  e_equalityModule|Equal0~23|combout
    Info (332115):     19.903      0.193 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~10|datad
    Info (332115):     20.028      0.125 RF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~10|combout
    Info (332115):     20.256      0.228 FF    IC  g_NBITREG_PC|\G_NBit_Reg0:9:REGI|s_Q~0|datad
    Info (332115):     20.390      0.134 FR  CELL  g_NBITREG_PC|\G_NBit_Reg0:9:REGI|s_Q~0|combout
    Info (332115):     21.088      0.698 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:27:MUXI|g_Or|o_F~0|datad
    Info (332115):     21.232      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:27:MUXI|g_Or|o_F~0|combout
    Info (332115):     21.421      0.189 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:27:MUXI|g_Or|o_F~1|datad
    Info (332115):     21.565      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:27:MUXI|g_Or|o_F~1|combout
    Info (332115):     21.753      0.188 RR    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:27:MUXI|g_Or|o_F~2|datad
    Info (332115):     21.897      0.144 RR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:27:MUXI|g_Or|o_F~2|combout
    Info (332115):     21.897      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg2:27:REGI|s_Q|d
    Info (332115):     21.977      0.080 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.057      3.057  R        clock network delay
    Info (332115):     23.085      0.028           clock pessimism removed
    Info (332115):     23.065     -0.020           clock uncertainty
    Info (332115):     23.084      0.019     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    21.977
    Info (332115): Data Required Time :    23.084
    Info (332115): Slack              :     1.107 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.336
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.336 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.126      3.126  R        clock network delay
    Info (332115):      3.339      0.213     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115):      3.339      0.000 FF  CELL  g_NBITREG_PC|\G_NBit_Reg0:12:REGI|s_Q|q
    Info (332115):      3.339      0.000 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~4|datac
    Info (332115):      3.658      0.319 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:12:MUXI|g_Or|o_F~4|combout
    Info (332115):      3.658      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg0:12:REGI|s_Q|d
    Info (332115):      3.723      0.065 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.244      3.244  R        clock network delay
    Info (332115):      3.216     -0.028           clock pessimism removed
    Info (332115):      3.216      0.000           clock uncertainty
    Info (332115):      3.387      0.171      uTh  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.723
    Info (332115): Data Required Time :     3.387
    Info (332115): Slack              :     0.336 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 16.310
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 16.310 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.838      2.838  R        clock network delay
    Info (332115):      3.051      0.213     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      3.051      0.000 RR  CELL  hazard_Detection|o_Flush|q
    Info (332115):      3.051      0.000 RR    IC  comb~0|datac
    Info (332115):      3.417      0.366 RR  CELL  comb~0|combout
    Info (332115):      4.001      0.584 RR    IC  comb~0clkctrl|inclk[0]
    Info (332115):      4.001      0.000 RR  CELL  comb~0clkctrl|outclk
    Info (332115):      5.712      1.711 RR    IC  IDEX_Pipeline_Reg|\G_NBit_RegPC:26:REGI|s_Q|clrn
    Info (332115):      6.402      0.690 RF  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.685      2.685  R        clock network delay
    Info (332115):     22.713      0.028           clock pessimism removed
    Info (332115):     22.693     -0.020           clock uncertainty
    Info (332115):     22.712      0.019     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.402
    Info (332115): Data Required Time :    22.712
    Info (332115): Slack              :    16.310 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.410
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.410 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.736      2.736  R        clock network delay
    Info (332115):      2.949      0.213     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      2.949      0.000 FF  CELL  hazard_Detection|o_Flush|q
    Info (332115):      2.949      0.000 FF    IC  comb~0|datac
    Info (332115):      3.268      0.319 FF  CELL  comb~0|combout
    Info (332115):      3.826      0.558 FF    IC  comb~0clkctrl|inclk[0]
    Info (332115):      3.826      0.000 FF  CELL  comb~0clkctrl|outclk
    Info (332115):      5.131      1.305 FF    IC  IDEX_Pipeline_Reg|\G_NBit_RegSX:16:REGI|s_Q|clrn
    Info (332115):      5.794      0.663 FR  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.241      3.241  R        clock network delay
    Info (332115):      3.213     -0.028           clock pessimism removed
    Info (332115):      3.213      0.000           clock uncertainty
    Info (332115):      3.384      0.171      uTh  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.794
    Info (332115): Data Required Time :     3.384
    Info (332115): Slack              :     2.410 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 4.868
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.868               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.138               0.000 iCLK 
Info (332146): Worst-case recovery slack is 17.816
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.816               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.453               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.368               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 29.546 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.868
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.868 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.069      2.069  F        clock network delay
    Info (332115):     12.174      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:6:REGI|s_Q
    Info (332115):     12.174      0.000 FF  CELL  g_REGFILE|\G_N_Reg:18:REGI|\G_NBit_Reg:6:REGI|s_Q|q
    Info (332115):     12.356      0.182 FF    IC  g_REGFILE|g_MUX_RS|Mux25~0|dataa
    Info (332115):     12.549      0.193 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~0|combout
    Info (332115):     13.107      0.558 FF    IC  g_REGFILE|g_MUX_RS|Mux25~1|datac
    Info (332115):     13.240      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~1|combout
    Info (332115):     13.836      0.596 FF    IC  g_REGFILE|g_MUX_RS|Mux25~9|datac
    Info (332115):     13.969      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~9|combout
    Info (332115):     14.177      0.208 FF    IC  g_REGFILE|g_MUX_RS|Mux25~19|datad
    Info (332115):     14.240      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux25~19|combout
    Info (332115):     14.385      0.145 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~0|datab
    Info (332115):     14.577      0.192 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:6:MUXI|g_Or|o_F~0|combout
    Info (332115):     14.713      0.136 FF    IC  e_equalityModule|Equal0~8|dataa
    Info (332115):     14.905      0.192 FR  CELL  e_equalityModule|Equal0~8|combout
    Info (332115):     15.008      0.103 RR    IC  e_equalityModule|Equal0~10|dataa
    Info (332115):     15.204      0.196 RF  CELL  e_equalityModule|Equal0~10|combout
    Info (332115):     15.553      0.349 FF    IC  e_equalityModule|Equal0~23|datac
    Info (332115):     15.686      0.133 FF  CELL  e_equalityModule|Equal0~23|combout
    Info (332115):     15.799      0.113 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~10|datad
    Info (332115):     15.871      0.072 FR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:22:MUXI|g_Or|o_F~10|combout
    Info (332115):     15.973      0.102 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:9:REGI|s_Q~0|datad
    Info (332115):     16.039      0.066 RF  CELL  g_NBITREG_PC|\G_NBit_Reg0:9:REGI|s_Q~0|combout
    Info (332115):     16.617      0.578 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:14:MUXI|g_Or|o_F~3|datad
    Info (332115):     16.680      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:14:MUXI|g_Or|o_F~3|combout
    Info (332115):     16.788      0.108 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:14:MUXI|g_Or|o_F~4|datad
    Info (332115):     16.851      0.063 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:14:MUXI|g_Or|o_F~4|combout
    Info (332115):     16.851      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg0:14:REGI|s_Q|d
    Info (332115):     16.901      0.050 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.763      1.763  R        clock network delay
    Info (332115):     21.782      0.019           clock pessimism removed
    Info (332115):     21.762     -0.020           clock uncertainty
    Info (332115):     21.769      0.007     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.901
    Info (332115): Data Required Time :    21.769
    Info (332115): Slack              :     4.868 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.138
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.138 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.575      1.575  R        clock network delay
    Info (332115):      1.680      0.105     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q
    Info (332115):      1.680      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:23:REGI|s_Q|q
    Info (332115):      2.010      0.330 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a23|portadatain[0]
    Info (332115):      2.046      0.036 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.824      1.824  R        clock network delay
    Info (332115):      1.804     -0.020           clock pessimism removed
    Info (332115):      1.804      0.000           clock uncertainty
    Info (332115):      1.908      0.104      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a23~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.046
    Info (332115): Data Required Time :     1.908
    Info (332115): Slack              :     0.138 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 17.816
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 17.816 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.678      1.678  R        clock network delay
    Info (332115):      1.783      0.105     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      1.783      0.000 FF  CELL  hazard_Detection|o_Flush|q
    Info (332115):      1.783      0.000 FF    IC  comb~0|datac
    Info (332115):      1.978      0.195 FF  CELL  comb~0|combout
    Info (332115):      2.290      0.312 FF    IC  comb~0clkctrl|inclk[0]
    Info (332115):      2.290      0.000 FF  CELL  comb~0clkctrl|outclk
    Info (332115):      3.388      1.098 FF    IC  IDEX_Pipeline_Reg|\G_NBit_RegPC:1:REGI|s_Q|clrn
    Info (332115):      3.779      0.391 FR  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.588      1.588  R        clock network delay
    Info (332115):     21.608      0.020           clock pessimism removed
    Info (332115):     21.588     -0.020           clock uncertainty
    Info (332115):     21.595      0.007     uTsu  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.779
    Info (332115): Data Required Time :    21.595
    Info (332115): Slack              :    17.816 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.453
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.453 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115): To Node      : reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.615      1.615  R        clock network delay
    Info (332115):      1.720      0.105     uTco  hazardDetectionUnit:hazard_Detection|o_Flush
    Info (332115):      1.720      0.000 RR  CELL  hazard_Detection|o_Flush|q
    Info (332115):      1.720      0.000 RR    IC  comb~0|datac
    Info (332115):      1.891      0.171 RR  CELL  comb~0|combout
    Info (332115):      2.178      0.287 RR    IC  comb~0clkctrl|inclk[0]
    Info (332115):      2.178      0.000 RR  CELL  comb~0clkctrl|outclk
    Info (332115):      3.020      0.842 RR    IC  IDEX_Pipeline_Reg|\G_NBit_RegSX:16:REGI|s_Q|clrn
    Info (332115):      3.386      0.366 RF  CELL  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.869      1.869  R        clock network delay
    Info (332115):      1.849     -0.020           clock pessimism removed
    Info (332115):      1.849      0.000           clock uncertainty
    Info (332115):      1.933      0.084      uTh  reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.386
    Info (332115): Data Required Time :     1.933
    Info (332115): Slack              :     1.453 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1413 megabytes
    Info: Processing ended: Thu Nov 21 13:14:09 2024
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:15


