                                        // Instructions:    5
                                        // Expected cycles: 6
                                        // Expected IPC:    0.83
                                        //
                                        // Wall time:     0.02s
                                        // User time:     0.02s
                                        //
                                        // ----- cycle (expected) ------>
                                        // 0                        25
                                        // |------------------------|----
        vldrw.u32 q7, [r9] , #16        // *.............................
        vldrw.u32 q5, [r5, #16]         // ..*...........................
        vmulh.u32 q6, q5, q7            // ...*..........................
        vldrw.u32 q2, [r5]              // ....*.........................
        vadd.u32 q3, q6, q6             // .....*........................

                                         // ------ cycle (expected) ------>
                                         // 0                        25
                                         // |------------------------|-----
        // vldrw.u32 q2, [r5]            // ....*..........................
        // vldrw.u32 q6, [r5, #16]       // ..*............................
        // vldrw.u32 q7, [r9] , #16      // *..............................
        // vmulh.u32 q6, q6, q7          // ...*...........................
        // vadd.u32 q3, q6, q6           // .....*.........................

        sub lr, lr, #1
.p2align 2
start:
                                         // Instructions:    16
                                         // Expected cycles: 16
                                         // Expected IPC:    1.00
                                         //
                                         // Wall time:     3.11s
                                         // User time:     3.11s
                                         //
                                         // ----- cycle (expected) ------>
                                         // 0                        25
                                         // |------------------------|----
        vmulh.u32 q1, q2, q7             // *.............................
        vadd.u32 q5, q3, q7              // .*............................
        vldrw.u32 q6, [r5, #32]          // ..*...........................
        vadd.u32 q1, q1, q1              // ...*..........................
        vstrw.u32 q5, [r5, #16]          // ....*.........................
        vadd.u32 q4, q1, q7              // .....*........................
        vmulh.u32 q6, q6, q7             // ......*.......................
        vldrw.u32 q2, [r5, #48]          // .......e......................
        vadd.u32 q1, q6, q6              // ........*.....................
        vldrw.u32 q6, [r5, #64]          // .........e....................
        vadd.u32 q5, q1, q7              // ..........*...................
        vldrw.u32 q7, [r9] , #16         // ...........e..................
        vmulh.u32 q6, q6, q7             // ............e.................
        vstrw.u32 q4, [r5] , #48         // .............*................
        vadd.u32 q3, q6, q6              // ..............e...............
        vstrw.u32 q5, [r5, #-16]         // ...............*..............

                                          // ------ cycle (expected) ------>
                                          // 0                        25
                                          // |------------------------|-----
        // vldrw.u32  q0, [inA]           // e........'......~........'.....
        // vldrw.u32  q1, [inA, #16]      // ..e......'........~......'.....
        // vldrw.u32  q2, [inA, #32]      // .........'.*.............'.~...
        // vldrw.u32  q7, [inB], #16      // ....e....'..........~....'.....
        // vmulh.u32  q0, q0, q7          // .........*...............~.....
        // vmulh.u32  q1, q1, q7          // .....e...'...........~...'.....
        // vmulh.u32  q2, q2, q7          // .........'.....*.........'.....
        // vadd.u32   q0, q0, q0          // .........'..*............'..~..
        // vadd.u32   q0, q0, q7          // .........'....*..........'.....
        // vadd.u32   q1, q1, q1          // .......e.'.............~.'.....
        // vadd.u32   q1, q1, q7          // .........'*..............'~....
        // vadd.u32   q2, q2, q2          // .~.......'.......*.......'.....
        // vadd.u32   q2, q2, q7          // ...~.....'.........*.....'.....
        // vstrw.u32  q1, [inA, #16]      // .........'...*...........'...~.
        // vstrw.u32  q2, [inA, #32]      // ........~'..............*'.....
        // vstrw.u32  q0, [inA], #48      // ......~..'............*..'.....

        le lr, start
                                         // Instructions:    11
                                         // Expected cycles: 11
                                         // Expected IPC:    1.00
                                         //
                                         // Wall time:     0.05s
                                         // User time:     0.05s
                                         //
                                         // ----- cycle (expected) ------>
                                         // 0                        25
                                         // |------------------------|----
        vadd.u32 q5, q3, q7              // *.............................
        vmulh.u32 q3, q2, q7             // .*............................
        vldrw.u32 q6, [r5, #32]          // ..*...........................
        vadd.u32 q4, q3, q3              // ...*..........................
        vmulh.u32 q6, q6, q7             // ....*.........................
        vadd.u32 q4, q4, q7              // .....*........................
        vstrw.u32 q4, [r5] , #48         // ......*.......................
        vadd.u32 q6, q6, q6              // .......*......................
        vstrw.u32 q5, [r5, #-32]         // ........*.....................
        vadd.u32 q6, q6, q7              // .........*....................
        vstrw.u32 q6, [r5, #-16]         // ..........*...................

                                          // ------ cycle (expected) ------>
                                          // 0                        25
                                          // |------------------------|-----
        // vmulh.u32 q1, q2, q7           // .*.............................
        // vadd.u32 q5, q3, q7            // *..............................
        // vldrw.u32 q6, [r5, #32]        // ..*............................
        // vadd.u32 q1, q1, q1            // ...*...........................
        // vstrw.u32 q5, [r5, #16]        // ........*......................
        // vadd.u32 q4, q1, q7            // .....*.........................
        // vmulh.u32 q6, q6, q7           // ....*..........................
        // vadd.u32 q1, q6, q6            // .......*.......................
        // vadd.u32 q5, q1, q7            // .........*.....................
        // vstrw.u32 q4, [r5] , #48       // ......*........................
        // vstrw.u32 q5, [r5, #-16]       // ..........*....................

