---
layout:     post
title:      "SerDes基础"
date:       2024-06-14 11:41:05
author:     "Bert"
header-style: text
tags:
  - SerDes
---



## Overview

梳理一些`SerDes`相关通用知识.

[`SerDes`](https://en.wikipedia.org/wiki/SerDes)(串行器/解串器), 用于**串行数据**和**并行数据**之间的转换数据**接口**. 

**为什么要有`SerDes`这个技术的存在?**

回答这个问题之前需要先理解`串行传输`和`并行传输`的优缺点.

**串行传输 vs. 并行传输**

| 传输方式 | 优点                                                         | 缺点                                                         |
| :------- | :----------------------------------------------------------- | ------------------------------------------------------------ |
| 串行传输 | 1. **更高的传输效率**: 串行传输通过高速时钟将数据按位序列化传输，因此可以实现更高的传输速率.<br />2. **节省IO资源**: 串行传输只需要少量的信号线，可以减少系统所需的物理连接资源，从而降低成本和复杂度.<br />3. **较低的功耗:** 由于信号线较少，串行传输通常消耗较少的功率.<br />4. **适合远距离传输**: 串行传输可以更容易地实现远距离传输，适用于需要长距离通信的应用场景. | 1. **低效率**: 相对于并行传输，在传输一定量的数据时，串行传输需要较长的时间，效率较低.<br />2. **时钟同步要求高**：串行传输对时钟同步要求较高，时钟信号的提取和恢复可能对系统设计造成一定挑战. |
| 并行传输 | 1. **高效率**：并行传输可以同时传输多个数据位，因此在传输大量数据时速度较快，效率高. <br />2. **时延低**：由于并行传输同时传输多个信号，其传输速度相对快，可以降低数据传输的延迟. <br />3. **时序控制简单**：并行传输相对串行传输更容易实现时序控制和同步. | 1. **资源需求高**：并行传输需要多条并行信号线，占用较多资源，布线复杂度高. <br />2. **容易受干扰**：在高速传输时，由于并行线之间存在相互干扰和串扰，容易导致信号完整性和稳定性问题. <br />3. **短距离传输**：并行传输通常适用于短距离传输，超长距离传输需要更复杂的调节和管理. |

**市场需求和标准化**

许多现代通信和计算设备, 如高速网络通信(以太网, 光纤通信), 存储系统, 高性能计算系统等, 都需要在性能, 成本和可靠性之间找到平衡.

**需求如下:**

+ 高速长距离传输, 高速长距离传输面临信号完整性挑战, 如时钟抖动, 串扰等问题.
+ 节省IO和降低功耗的需求.
+ 在系统应用中, 需要同时传输多个数据位, 高带宽的需求. 

综上所述，虽然串行传输在某些情况下已经足够，但在面对大规模数据传输、高速传输要求和复杂的系统环境时，通过`SerDes`将串行数据转换为并行数据可以更好地满足技术和市场需求。这种转换不仅提高了传输效率和带宽利用率，还解决了信号完整性和系统复杂性的挑战，因此在现代通信和计算设备中得到了广泛的应用。

### SerDes通用功能

#### PISO(并行输入-串行输出)

- **输入**：接收并行数据以及并行时钟信号。
- **操作**：将并行数据转换为串行数据。通常使用**移位寄存器**，在每个时钟周期接收并行数据，并以更高速率串行输出。
- **时钟管理**：使用相位锁定环（`PLL`）来同步并将输入的并行时钟频率**提升**到更高的串行时钟频率。这确保了从并行到串行数据的准确转换，避免由于时序不匹配而导致的数据丢失或损坏。

#### SIPO(串行输入-并行输出)

- **输入**：接收串行数据以及从**数据中恢复**的时钟信号（如果执行了时钟恢复）。
- **操作**：将串行数据转换为并行数据。串行数据接收并使用恢复的时钟信号进行同步。然后，以适合目标设备的低速率并行输出数据。
- **时钟恢复**：使用技术从接收到的串行数据中恢复时钟信号。如果 `SerDes` 不传输时钟，则使用参考时钟将 `PLL` 锁定到正确的发送频率，确保同步和正确的数据接收。

### `SerDes`的架构类型

| 架构类型        | 说明                                                         |
| --------------- | ------------------------------------------------------------ |
| Parallel clock  | 使用单独的时钟信号与数据一起传输。两端根据此信号同步它们的时钟。 |
| Embedded clock  | 在数据本身中嵌入时间信息，而不发送单独的时钟信号。接收端通过数据流中提取的时钟信息执行时钟恢复。 |
| 8b/10b encoding | 使用编码，其中每 8 位数据转换为 10 位编码。这确保了在时间上有平衡的 0 和 1，有助于时钟恢复并减少电磁干扰(**直流平衡**)。 |
| Bit-interleaved | 同时处理多个数据流，将每个流的位交织成一个组合数据流进行传输。 |

**`SerDes`中的编码/解码目的:**

- **信号过渡的统计界限**：确保数据流中有足够的过渡，以维持时钟同步和恢复。
- **时钟恢复**：从接收到的数据流中轻松提取时钟信息，实现精确的数据接收。
- **帧同步**：在数据流中提供标记或模式，以标识单个帧或数据包的起始和结束位置。
- **直流平衡**：保持平衡的 0 和 1 的数量，防止信号退化，并确保可靠的传输。

### 基本概念

#### Bandgap Reference

`Bandgap Reference`（带隙参考电源）是一种非常重要的电子组件，用于提供准确且稳定的参考电压，这种电压几乎不受温度变化、供电电压波动或其他环境因素的影响。下面，我将详细解释 `Bandgap Reference` 的原理和应用。

1. **理论基础**

`Bandgap Reference` 的设计基于半导体物理中的基本概念——带隙。带隙是指半导体中禁带的能量，即价带最高能级与导带最低能级之间的能量差。对于硅，这个能量大约是 1.1 电子伏特（eV）。

2. **温度补偿原理**

`Bandgap Reference` 设计的关键是利用不同电子元件（如二极管和晶体管）的温度特性来抵消温度变化的影响。这通常通过以下两个温度依赖性相反的电压进行组合实现：

- **PTAT（Proportional To Absolute Temperature）电压**：这种电压随温度线性增加，其表达式通常为 ( V_{PTAT} = V_T \ln(N) )，其中 ( V_T ) 是热电压，( N ) 是某个常数，( V_T = kT/q )，其中 ( k ) 是玻尔兹曼常数，( T ) 是绝对温度，( q ) 是电子电荷。
- **CTAT（Complementary To Absolute Temperature）电压**：这种电压随温度线性减小，通常通过一个或多个正向偏置的二极管或晶体管基-发射结来实现。

3. **结合 PTAT 和 CTAT**

`Bandgap Reference` 的核心设计是将 PTAT 和 CTAT 电压相加，以便它们的温度系数相互抵消。理想的组合结果是一个既不随温度增加也不随温度减少的稳定电压。这个最终的参考电压被设计为接近硅的带隙电压，约为 1.22V，这也是为什么它被称为“带隙参考”的原因。

4. **实际电路设计**

实际上，`Bandgap Reference` 电路包含一个运算放大器，用于调节输出并保持电压稳定。通过精确调整 PTAT 和 CTAT 电压源中的元件（如电阻、二极管和晶体管的数量和类型），可以获得所需的输出电压。

5. **应用**

`Bandgap Reference` 广泛用于各种电子系统中，尤其是在那些需要高精度和高稳定性的应用中，例如：

- 模拟信号处理
- 数据转换器（ADCs 和 DACs）
- 电源管理电路
- 微处理器和微控制器中的电压监控

6. **优势与局限**

+ **优势**：
  + 提供准确且稳定的参考电压
  + 对环境变化具有很高的抗干扰能力

+ **局限**：
  + 需要仔细的电路设计和调校
  + 在极端的环境条件下，其性能可能受到影响

`Bandgap Reference` 的设计优化通常是集成电路设计中一个复杂但关键的部分，需要专业知识来确保最佳性能。

#### LC合成器

在SERDES（Serializer/Deserializer）设计中，LC synthesizer 是一种关键的组件，用于生成高精度、高稳定性的时钟信号或数据传输频率。这种合成器主要依赖于 LC 振荡器，其中 "L" 代表电感，"C" 代表电容。LC synthesizer 在数据通信和高速数据传输技术中非常重要，因为它们提供用于编码和解码数据的精确时钟信号。

基本工作原理

LC synthesizer 的核心是 LC 振荡器，它利用电感（L）和电容（C）形成的谐振电路产生稳定的振荡频率。这种频率的稳定性和准确性对于保证数据在发送和接收端正确同步非常关键。

LC 振荡器的特点

1. **高Q因子**：LC 振荡器通常具有高Q值（品质因数），意味着振荡器具有较低的能量损耗和高频率稳定性。
2. **低相位噪声**：由于较高的Q因子，LC 振荡器在频率合成器中应用时，能够提供低相位噪声的输出，这是高速串行数据传输中非常重要的性质。

LC Synthesizer 在 SERDES 中的应用

在 SERDES 设计中，LC synthesizer 主要用于以下几个方面：

- **时钟生成**：为序列化器和解序列器提供精确的时钟信号，确保数据流的稳定性和同步。
- **数据恢复**：在接收端，LC synthesizer 可用于重新生成传输过程中可能受到干扰的时钟信号，以便正确解码接收到的数据。

设计挑战

尽管 LC synthesizer 在理论上具有许多优点，但在实际设计和实现中也面临一些挑战：

- **温度和电源变化的敏感性**：虽然LC振荡器的性能较稳定，但仍受到环境因素如温度波动和电源稳定性的影响。
- **物理尺寸和成本**：电感通常需要较大的物理空间，这可能会增加整体系统的尺寸和成本。

结论

LC synthesizer 通过提供高质量的时钟信号，支撑了 SERDES 设计的核心功能，使其在高速数据通信领域发挥关键作用。尽管存在一些设计上的挑战，但其优点使得在许多高性能通信系统中，它仍是首选的时钟源解决方案。