#### 0. 逻辑电路

+ 组合逻辑
  + 只取决于当前的输入
  + 不能有回路
  + 每个结点只连接一个模块的输出，或者结点是电路的输入
+ 时序逻辑
  + 还与之前状态有关



#### 1. 布尔代数

> 乔治·布尔 

##### 0.基本概念

##### 1.公理

##### 2. 布尔表达式

+ <font color = 'red' >**不存在消项的步骤！！！！也没有除法！！！！**</font>

+ 最小项：包含全部输入变量的乘积项，让该项为1的取值（与）m
  + 与或式：
    + 先与，再或，找值为1
+ 最大项：包含所有输入变量的求和项，让该项为0的取值（或）M
  + 或与式
    + 先或，再与，找值为0
+ 最大项（或与式）和最小项（与或式）相反
+ 标准与或式：最小项之和构成的表达式
  + 和真值表是等价的，是真值表的变形
  + 具有唯一性
+ 标准或与式：最大项之积构成的表达式
  + 代表真值表上取值为0的那些地方
+ 布尔表达式->真值表
  + 转化为标准与或式
  + 根据逻辑含义直接填表
+ 真值表->布尔表达式
  + 根据最小项的性质（标准与或式）
  + 最大项性质（标准或与式）

#### 2. 卡诺图

##### 0. 基本原理

+ 用于化简布尔表达式

+ 通过合并项可以实现布尔表达式的化简

+ 利用 $PA+P\overline{A}=P$ 

+ 卡诺图上几何相邻的格都是相邻的最小项
  + 注：相邻有两种
  + 几何相邻---上下左右相接
  + 对称相邻---图形中位于边缘的单元与对称位置的单元相邻
+ 符合循环码排列规则：每次只变一个比特
  + 例 三变量：000, 001, 011, 010, 110, 111, 101, 100
  + 两变量：00, 01, 11, 10

+  用卡诺图表示逻辑函数
  + 把各组变量对应的逻辑函数的值，填在卡诺图对应方格中

##### 1. 在卡诺图中合并最小项

有最小项相邻时，利用最小项相邻的性质进行合并

+ **<font color ='red'>规则一：</font>**卡诺图上任何两个标1的方格相邻，可以合为1项，并可消去1个（取值相反的）变量。
  + 要根据1或者0决定是$A还是\overline{A}$
  + $1:A, 0:\overline{A}$

+ **<font color = 'red'>规则二：</font>** 卡诺图上四个标1方格可合并为一项，并消除2个变量
  + 四个方格同在一行或一列，或同在一个田字格
  + 同在一行或一列：
    + 消去所在行或列（因为包含所有情况了）
  + 田字格：
    + 横看消一个，纵看消一个

+ **<font color = 'red'>规则三：</font>** 八个标1方格相邻，可以消去3个变量

---

##### 2. 用卡诺图化简表达式

+ 基本概念： 
  + 卡诺图上的每一个圈都代表一个蕴含项 
  + 主蕴含项：扩展到最大的蕴含项 
  + 奇异“1”单元：卡诺图中仅能被单一主蕴含项覆盖的方格
  + 质主蕴含项：包含着一或多个的奇异“1”单元的主蕴含项
+ 化简目标：最简与或式，圈越少越好
+ 标准：
  + 圈数最少
  + 每项中变量数最少，即卡诺图的圈尽可能的大
+ 算法：
  1. 由表达式填卡诺图
  2. 圈出孤立的标1方格（质主蕴含项）
  3. 找出只被一个最大的圈所覆盖的标1方格，并圈出这个圈
  4. 将剩余标1方格圈成尽可能少、大的圈
+ 注：一个标准与或式可以得到多个最简与或式
+ 不要忘了边界的连接情况！
+ 注意的问题
  1. 每个标1的方格必须被圈一次
  2. 每个圈包含相邻方格数必须是2的整数次幂
  3. 圈之间可以重叠
  4. 圈别多余：某个圈中所有标1方格已经被其他圈覆盖

##### 3. 使用无关项化简表达式

真值表的输出x

+ 输出的值不重要，可为0，可为1

#### 3. 从逻辑到门

> 如何从布尔表达式到原理图

+ 与或式可以使用两级门电路来实现
  + 与门 + 或门
  + 即最小项

+ 电路原理图绘制原则
  1. 输入在原理图的左边或顶部
  2. 输出在原理图的右边或底部
  3. 门电路的流从左到右、从上到下
  4. 尽量用直线连接
  5. T型接口表示两条线有连接
  6. 交叉的地方有一个点，表示连接（同高中电路图）（否则表示无连接）

如何使用更少的门？如何用与非门实现？

> 与非门CMO晶体管少，单个门电路开销小
>
> 与非门和或非门优先于与门和非门

与非与非式：把它递归的全部写成与非式，加两个非

#### 4. 多级组合逻辑

##### 0. 减少硬件

扇入数：单个逻辑门能接受的最大输入数，有限制

如两个异或门代替三个异或门（结合律）

##### 1. 推气泡

缘由：CMOS电路经常使用与非门和或非门

为了帮助我们画等效电路，采用推气泡的方式

采用德摩根定律

其实是器件上气泡改变位置

+ 向前推
  + 电路符号变化
  + 气泡加在输出端
+ 向后推
  + 电路符号变化
  + 气泡加在输入端
+ 两个气泡相遇，则效果抵消
+ 规则：
  + 由输出端向输入端推
  + 从最后的输出端开始推
  + 若当前门有一个输入气泡，则消除该气泡并加载上一级的输出上

#### 5. X和Z

+ 非法值：X
  + 竞争：电路结点同时被0和1驱动（记作Y=X）
  + 电压值介于${0-V_D}$之间
  + 可能是0，可能是1，可能在禁止区域内
  + 导致电路功耗变大、发热损坏

+ 无关项：X
  + **用符号X表示输出不需要考虑的输入**
  + 在优先级电路中
    + 如果${A_3}$输入为true，则输出不需考虑其他因素
    + 也就是考虑最高优先级的那个（不只有一个为1的时候）
+ 浮空值：Z
  + 悬空，高阻态---其实就是开路、断路
  + 不等于逻辑0
  + 可能是忘记将电压连接到输出端
  + 不意味着出错

三态缓冲器

+ 输出端有3种输出状态
  + 0， 1， 浮空
  + 输入端A，输出端Y，使能端E
+ 浮空可以用来防止结点出于竞争状态
  + 两个三态缓冲器连在一起？
  + 在其中一个三态缓冲器的E端加气泡，使Y跟随其中一个走
  + 起到电路信号的隔离作用
+ 三态缓冲器应用
  + 总线：同时往总线输数据，会有竞争？（三台缓冲器解决）
  + 许多不同设备同时连在同一总线
  + 某一时刻只允许一个芯片的使能信号有效，并向总线输出数据，其他的芯片输出必须悬空（使能断开）
  + 任何芯片在任何时刻都能通过总线读取信息

