<?xml version="1.0" ?>
<!--Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.-->
<ipxact:component xmlns:altera="http://www.altera.com/XMLSchema/IPXact2014/extensions" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014">
  <ipxact:vendor>Intel Corporation</ipxact:vendor>
  <ipxact:library>ftile_eth_4x100g</ipxact:library>
  <ipxact:name>eth_f_0</ipxact:name>
  <ipxact:version>6.0.0</ipxact:version>
  <ipxact:busInterfaces>
    <ipxact:busInterface>
      <ipxact:name>i_tx_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_clk_tx</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_rx_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_clk_rx</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>o_clk_pll</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_clk_pll</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedDirectClock" type="string">
          <ipxact:name>associatedDirectClock</ipxact:name>
          <ipxact:displayName>Associated direct clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRateKnown" type="bit">
          <ipxact:name>clockRateKnown</ipxact:name>
          <ipxact:displayName>Clock rate known</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_reconfig_clk</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_clk</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_reconfig_reset</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_reset</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>o_sys_pll_locked</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_sys_pll_locked</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_sys_pll_locked</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>serial</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_tx_serial</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_tx_serial</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_rx_serial</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_rx_serial</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_tx_serial_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_tx_serial_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_rx_serial_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_rx_serial_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_clk_ref</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="ftile_hssi_reference_clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="ftile_hssi_reference_clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_clk_ref</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_clk_sys</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="ftile_hssi_system_clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="ftile_hssi_system_clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_clk_sys</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>reconfig_eth_slave</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="avalon" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="avalon" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>address</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_eth_addr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>byteenable</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_eth_byteenable</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>readdatavalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_eth_readdata_valid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>read</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_eth_read</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>write</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_eth_write</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>readdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_eth_readdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>writedata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_eth_writedata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>waitrequest</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_eth_waitrequest</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave>
        <ipxact:memoryMapRef memoryMapRef="reconfig_eth_slave"></ipxact:memoryMapRef>
      </ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="addressAlignment" type="string">
          <ipxact:name>addressAlignment</ipxact:name>
          <ipxact:displayName>Agent addressing</ipxact:displayName>
          <ipxact:value>DYNAMIC</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressGroup" type="int">
          <ipxact:name>addressGroup</ipxact:name>
          <ipxact:displayName>Address group</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressSpan" type="string">
          <ipxact:name>addressSpan</ipxact:name>
          <ipxact:displayName>Address span</ipxact:displayName>
          <ipxact:value>65536</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressUnits" type="string">
          <ipxact:name>addressUnits</ipxact:name>
          <ipxact:displayName>Address units</ipxact:displayName>
          <ipxact:value>WORDS</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="alwaysBurstMaxBurst" type="bit">
          <ipxact:name>alwaysBurstMaxBurst</ipxact:name>
          <ipxact:displayName>Always burst maximum burst</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>i_reconfig_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>i_reconfig_reset</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bitsPerSymbol" type="int">
          <ipxact:name>bitsPerSymbol</ipxact:name>
          <ipxact:displayName>Bits per symbol</ipxact:displayName>
          <ipxact:value>8</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgedAddressOffset" type="string">
          <ipxact:name>bridgedAddressOffset</ipxact:name>
          <ipxact:displayName>Bridged Address Offset</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToMaster" type="string">
          <ipxact:name>bridgesToMaster</ipxact:name>
          <ipxact:displayName>Bridges to host</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="burstOnBurstBoundariesOnly" type="bit">
          <ipxact:name>burstOnBurstBoundariesOnly</ipxact:name>
          <ipxact:displayName>Burst on burst boundaries only</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="burstcountUnits" type="string">
          <ipxact:name>burstcountUnits</ipxact:name>
          <ipxact:displayName>Burstcount units</ipxact:displayName>
          <ipxact:value>WORDS</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="constantBurstBehavior" type="bit">
          <ipxact:name>constantBurstBehavior</ipxact:name>
          <ipxact:displayName>Constant burst behavior</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="explicitAddressSpan" type="string">
          <ipxact:name>explicitAddressSpan</ipxact:name>
          <ipxact:displayName>Explicit address span</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="holdTime" type="int">
          <ipxact:name>holdTime</ipxact:name>
          <ipxact:displayName>Hold</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="interleaveBursts" type="bit">
          <ipxact:name>interleaveBursts</ipxact:name>
          <ipxact:displayName>Interleave bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isBigEndian" type="bit">
          <ipxact:name>isBigEndian</ipxact:name>
          <ipxact:displayName>Big endian</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isFlash" type="bit">
          <ipxact:name>isFlash</ipxact:name>
          <ipxact:displayName>Flash memory</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isMemoryDevice" type="bit">
          <ipxact:name>isMemoryDevice</ipxact:name>
          <ipxact:displayName>Memory device</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isNonVolatileStorage" type="bit">
          <ipxact:name>isNonVolatileStorage</ipxact:name>
          <ipxact:displayName>Non-volatile storage</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="linewrapBursts" type="bit">
          <ipxact:name>linewrapBursts</ipxact:name>
          <ipxact:displayName>Linewrap bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumPendingReadTransactions" type="int">
          <ipxact:name>maximumPendingReadTransactions</ipxact:name>
          <ipxact:displayName>Maximum pending read transactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumPendingWriteTransactions" type="int">
          <ipxact:name>maximumPendingWriteTransactions</ipxact:name>
          <ipxact:displayName>Maximum pending write transactions</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumReadLatency" type="int">
          <ipxact:name>minimumReadLatency</ipxact:name>
          <ipxact:displayName>minimumReadLatency</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumResponseLatency" type="int">
          <ipxact:name>minimumResponseLatency</ipxact:name>
          <ipxact:displayName>Minimum response latency</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumUninterruptedRunLength" type="int">
          <ipxact:name>minimumUninterruptedRunLength</ipxact:name>
          <ipxact:displayName>Minimum uninterrupted run length</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="printableDevice" type="bit">
          <ipxact:name>printableDevice</ipxact:name>
          <ipxact:displayName>Can receive stdout/stderr</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readLatency" type="int">
          <ipxact:name>readLatency</ipxact:name>
          <ipxact:displayName>Read latency</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readWaitStates" type="int">
          <ipxact:name>readWaitStates</ipxact:name>
          <ipxact:displayName>Read wait states</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readWaitTime" type="int">
          <ipxact:name>readWaitTime</ipxact:name>
          <ipxact:displayName>Read wait</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="registerIncomingSignals" type="bit">
          <ipxact:name>registerIncomingSignals</ipxact:name>
          <ipxact:displayName>Register incoming signals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="registerOutgoingSignals" type="bit">
          <ipxact:name>registerOutgoingSignals</ipxact:name>
          <ipxact:displayName>Register outgoing signals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="setupTime" type="int">
          <ipxact:name>setupTime</ipxact:name>
          <ipxact:displayName>Setup</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="timingUnits" type="string">
          <ipxact:name>timingUnits</ipxact:name>
          <ipxact:displayName>Timing units</ipxact:displayName>
          <ipxact:value>Cycles</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="transparentBridge" type="bit">
          <ipxact:name>transparentBridge</ipxact:name>
          <ipxact:displayName>Transparent bridge</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="waitrequestAllowance" type="int">
          <ipxact:name>waitrequestAllowance</ipxact:name>
          <ipxact:displayName>Waitrequest allowance</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wellBehavedWaitrequest" type="bit">
          <ipxact:name>wellBehavedWaitrequest</ipxact:name>
          <ipxact:displayName>Well-behaved waitrequest</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeLatency" type="int">
          <ipxact:name>writeLatency</ipxact:name>
          <ipxact:displayName>Write latency</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeWaitStates" type="int">
          <ipxact:name>writeWaitStates</ipxact:name>
          <ipxact:displayName>Write wait states</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeWaitTime" type="int">
          <ipxact:name>writeWaitTime</ipxact:name>
          <ipxact:displayName>Write wait</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
      <ipxact:vendorExtensions>
        <altera:altera_assignments>
          <ipxact:parameters>
            <ipxact:parameter parameterId="embeddedsw.configuration.isFlash" type="string">
              <ipxact:name>embeddedsw.configuration.isFlash</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isMemoryDevice" type="string">
              <ipxact:name>embeddedsw.configuration.isMemoryDevice</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isNonVolatileStorage" type="string">
              <ipxact:name>embeddedsw.configuration.isNonVolatileStorage</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isPrintableDevice" type="string">
              <ipxact:name>embeddedsw.configuration.isPrintableDevice</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
          </ipxact:parameters>
        </altera:altera_assignments>
      </ipxact:vendorExtensions>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_rst_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_rst_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_tx_rst_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_rst_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_rx_rst_n</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="reset" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="reset" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>reset_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_rx_rst_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="synchronousEdges" type="string">
          <ipxact:name>synchronousEdges</ipxact:name>
          <ipxact:displayName>Synchronous edges</ipxact:displayName>
          <ipxact:value>NONE</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>reset_status_ports</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rst_ack_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rst_ack_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_tx_rst_ack_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_tx_rst_ack_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_rst_ack_n</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_rst_ack_n</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>clock_status_ports</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_cdr_lock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_cdr_lock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_tx_pll_locked</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_tx_pll_locked</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_tx_lanes_stable</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_tx_lanes_stable</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_pcs_ready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_pcs_ready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>clk_tx_div</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_clk_tx_div</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedDirectClock" type="string">
          <ipxact:name>associatedDirectClock</ipxact:name>
          <ipxact:displayName>Associated direct clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRateKnown" type="bit">
          <ipxact:name>clockRateKnown</ipxact:name>
          <ipxact:displayName>Clock rate known</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>clk_rec_div64</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_clk_rec_div64</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedDirectClock" type="string">
          <ipxact:name>associatedDirectClock</ipxact:name>
          <ipxact:displayName>Associated direct clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRateKnown" type="bit">
          <ipxact:name>clockRateKnown</ipxact:name>
          <ipxact:displayName>Clock rate known</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>clk_rec_div</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_clk_rec_div</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master></ipxact:master>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedDirectClock" type="string">
          <ipxact:name>associatedDirectClock</ipxact:name>
          <ipxact:displayName>Associated direct clock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="clockRateKnown" type="bit">
          <ipxact:name>clockRateKnown</ipxact:name>
          <ipxact:displayName>Clock rate known</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>status_ports</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_block_lock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_block_lock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_am_lock</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_am_lock</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_local_fault_status</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_local_fault_status</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_remote_fault_status</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_remote_fault_status</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_stats_snapshot</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_stats_snapshot</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_hi_ber</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_hi_ber</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_pcs_fully_aligned</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_pcs_fully_aligned</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>tx_mac_seg</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_tx_mac_data</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_mac_data</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_tx_mac_valid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_mac_valid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_tx_mac_inframe</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_mac_inframe</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_tx_mac_eop_empty</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_mac_eop_empty</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_tx_mac_ready</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_tx_mac_ready</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_tx_mac_error</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_mac_error</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_tx_mac_skip_crc</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_mac_skip_crc</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value>i_tx_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value>i_tx_rst_n</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>rx_mac_seg</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_mac_data</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_mac_data</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_mac_valid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_mac_valid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_mac_inframe</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_mac_inframe</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_mac_eop_empty</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_mac_eop_empty</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_mac_fcs_error</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_mac_fcs_error</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_mac_error</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_mac_error</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_mac_status</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_mac_status</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value>i_rx_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value>i_rx_rst_n</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>pfc_ports</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="conduit" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_tx_pfc</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_pfc</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_pfc</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_pfc</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>i_tx_pause</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_tx_pause</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>o_rx_pause</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_rx_pause</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>associatedClock</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>associatedReset</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>reconfig_xcvr_slave_0</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="avalon" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="avalon" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>address</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr0_addr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>byteenable</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr0_byteenable</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>readdatavalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_xcvr0_readdata_valid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>read</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr0_read</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>write</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr0_write</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>readdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_xcvr0_readdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>writedata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr0_writedata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>waitrequest</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_xcvr0_waitrequest</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave>
        <ipxact:memoryMapRef memoryMapRef="reconfig_xcvr_slave_0"></ipxact:memoryMapRef>
      </ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="addressAlignment" type="string">
          <ipxact:name>addressAlignment</ipxact:name>
          <ipxact:displayName>Agent addressing</ipxact:displayName>
          <ipxact:value>DYNAMIC</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressGroup" type="int">
          <ipxact:name>addressGroup</ipxact:name>
          <ipxact:displayName>Address group</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressSpan" type="string">
          <ipxact:name>addressSpan</ipxact:name>
          <ipxact:displayName>Address span</ipxact:displayName>
          <ipxact:value>1048576</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressUnits" type="string">
          <ipxact:name>addressUnits</ipxact:name>
          <ipxact:displayName>Address units</ipxact:displayName>
          <ipxact:value>WORDS</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="alwaysBurstMaxBurst" type="bit">
          <ipxact:name>alwaysBurstMaxBurst</ipxact:name>
          <ipxact:displayName>Always burst maximum burst</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>i_reconfig_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>i_reconfig_reset</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bitsPerSymbol" type="int">
          <ipxact:name>bitsPerSymbol</ipxact:name>
          <ipxact:displayName>Bits per symbol</ipxact:displayName>
          <ipxact:value>8</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgedAddressOffset" type="string">
          <ipxact:name>bridgedAddressOffset</ipxact:name>
          <ipxact:displayName>Bridged Address Offset</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToMaster" type="string">
          <ipxact:name>bridgesToMaster</ipxact:name>
          <ipxact:displayName>Bridges to host</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="burstOnBurstBoundariesOnly" type="bit">
          <ipxact:name>burstOnBurstBoundariesOnly</ipxact:name>
          <ipxact:displayName>Burst on burst boundaries only</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="burstcountUnits" type="string">
          <ipxact:name>burstcountUnits</ipxact:name>
          <ipxact:displayName>Burstcount units</ipxact:displayName>
          <ipxact:value>WORDS</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="constantBurstBehavior" type="bit">
          <ipxact:name>constantBurstBehavior</ipxact:name>
          <ipxact:displayName>Constant burst behavior</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="explicitAddressSpan" type="string">
          <ipxact:name>explicitAddressSpan</ipxact:name>
          <ipxact:displayName>Explicit address span</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="holdTime" type="int">
          <ipxact:name>holdTime</ipxact:name>
          <ipxact:displayName>Hold</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="interleaveBursts" type="bit">
          <ipxact:name>interleaveBursts</ipxact:name>
          <ipxact:displayName>Interleave bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isBigEndian" type="bit">
          <ipxact:name>isBigEndian</ipxact:name>
          <ipxact:displayName>Big endian</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isFlash" type="bit">
          <ipxact:name>isFlash</ipxact:name>
          <ipxact:displayName>Flash memory</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isMemoryDevice" type="bit">
          <ipxact:name>isMemoryDevice</ipxact:name>
          <ipxact:displayName>Memory device</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isNonVolatileStorage" type="bit">
          <ipxact:name>isNonVolatileStorage</ipxact:name>
          <ipxact:displayName>Non-volatile storage</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="linewrapBursts" type="bit">
          <ipxact:name>linewrapBursts</ipxact:name>
          <ipxact:displayName>Linewrap bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumPendingReadTransactions" type="int">
          <ipxact:name>maximumPendingReadTransactions</ipxact:name>
          <ipxact:displayName>Maximum pending read transactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumPendingWriteTransactions" type="int">
          <ipxact:name>maximumPendingWriteTransactions</ipxact:name>
          <ipxact:displayName>Maximum pending write transactions</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumReadLatency" type="int">
          <ipxact:name>minimumReadLatency</ipxact:name>
          <ipxact:displayName>minimumReadLatency</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumResponseLatency" type="int">
          <ipxact:name>minimumResponseLatency</ipxact:name>
          <ipxact:displayName>Minimum response latency</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumUninterruptedRunLength" type="int">
          <ipxact:name>minimumUninterruptedRunLength</ipxact:name>
          <ipxact:displayName>Minimum uninterrupted run length</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="printableDevice" type="bit">
          <ipxact:name>printableDevice</ipxact:name>
          <ipxact:displayName>Can receive stdout/stderr</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readLatency" type="int">
          <ipxact:name>readLatency</ipxact:name>
          <ipxact:displayName>Read latency</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readWaitStates" type="int">
          <ipxact:name>readWaitStates</ipxact:name>
          <ipxact:displayName>Read wait states</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readWaitTime" type="int">
          <ipxact:name>readWaitTime</ipxact:name>
          <ipxact:displayName>Read wait</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="registerIncomingSignals" type="bit">
          <ipxact:name>registerIncomingSignals</ipxact:name>
          <ipxact:displayName>Register incoming signals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="registerOutgoingSignals" type="bit">
          <ipxact:name>registerOutgoingSignals</ipxact:name>
          <ipxact:displayName>Register outgoing signals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="setupTime" type="int">
          <ipxact:name>setupTime</ipxact:name>
          <ipxact:displayName>Setup</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="timingUnits" type="string">
          <ipxact:name>timingUnits</ipxact:name>
          <ipxact:displayName>Timing units</ipxact:displayName>
          <ipxact:value>Cycles</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="transparentBridge" type="bit">
          <ipxact:name>transparentBridge</ipxact:name>
          <ipxact:displayName>Transparent bridge</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="waitrequestAllowance" type="int">
          <ipxact:name>waitrequestAllowance</ipxact:name>
          <ipxact:displayName>Waitrequest allowance</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wellBehavedWaitrequest" type="bit">
          <ipxact:name>wellBehavedWaitrequest</ipxact:name>
          <ipxact:displayName>Well-behaved waitrequest</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeLatency" type="int">
          <ipxact:name>writeLatency</ipxact:name>
          <ipxact:displayName>Write latency</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeWaitStates" type="int">
          <ipxact:name>writeWaitStates</ipxact:name>
          <ipxact:displayName>Write wait states</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeWaitTime" type="int">
          <ipxact:name>writeWaitTime</ipxact:name>
          <ipxact:displayName>Write wait</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
      <ipxact:vendorExtensions>
        <altera:altera_assignments>
          <ipxact:parameters>
            <ipxact:parameter parameterId="embeddedsw.configuration.isFlash" type="string">
              <ipxact:name>embeddedsw.configuration.isFlash</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isMemoryDevice" type="string">
              <ipxact:name>embeddedsw.configuration.isMemoryDevice</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isNonVolatileStorage" type="string">
              <ipxact:name>embeddedsw.configuration.isNonVolatileStorage</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isPrintableDevice" type="string">
              <ipxact:name>embeddedsw.configuration.isPrintableDevice</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
          </ipxact:parameters>
        </altera:altera_assignments>
      </ipxact:vendorExtensions>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>reconfig_xcvr_slave_1</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="avalon" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="avalon" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>address</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr1_addr</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>byteenable</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr1_byteenable</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>readdatavalid</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_xcvr1_readdata_valid</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>read</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr1_read</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>write</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr1_write</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>readdata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_xcvr1_readdata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>writedata</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_reconfig_xcvr1_writedata</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>waitrequest</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>o_reconfig_xcvr1_waitrequest</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave>
        <ipxact:memoryMapRef memoryMapRef="reconfig_xcvr_slave_1"></ipxact:memoryMapRef>
      </ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="addressAlignment" type="string">
          <ipxact:name>addressAlignment</ipxact:name>
          <ipxact:displayName>Agent addressing</ipxact:displayName>
          <ipxact:value>DYNAMIC</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressGroup" type="int">
          <ipxact:name>addressGroup</ipxact:name>
          <ipxact:displayName>Address group</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressSpan" type="string">
          <ipxact:name>addressSpan</ipxact:name>
          <ipxact:displayName>Address span</ipxact:displayName>
          <ipxact:value>1048576</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="addressUnits" type="string">
          <ipxact:name>addressUnits</ipxact:name>
          <ipxact:displayName>Address units</ipxact:displayName>
          <ipxact:value>WORDS</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="alwaysBurstMaxBurst" type="bit">
          <ipxact:name>alwaysBurstMaxBurst</ipxact:name>
          <ipxact:displayName>Always burst maximum burst</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedClock" type="string">
          <ipxact:name>associatedClock</ipxact:name>
          <ipxact:displayName>Associated clock</ipxact:displayName>
          <ipxact:value>i_reconfig_clk</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="associatedReset" type="string">
          <ipxact:name>associatedReset</ipxact:name>
          <ipxact:displayName>Associated reset</ipxact:displayName>
          <ipxact:value>i_reconfig_reset</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bitsPerSymbol" type="int">
          <ipxact:name>bitsPerSymbol</ipxact:name>
          <ipxact:displayName>Bits per symbol</ipxact:displayName>
          <ipxact:value>8</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgedAddressOffset" type="string">
          <ipxact:name>bridgedAddressOffset</ipxact:name>
          <ipxact:displayName>Bridged Address Offset</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bridgesToMaster" type="string">
          <ipxact:name>bridgesToMaster</ipxact:name>
          <ipxact:displayName>Bridges to host</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="burstOnBurstBoundariesOnly" type="bit">
          <ipxact:name>burstOnBurstBoundariesOnly</ipxact:name>
          <ipxact:displayName>Burst on burst boundaries only</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="burstcountUnits" type="string">
          <ipxact:name>burstcountUnits</ipxact:name>
          <ipxact:displayName>Burstcount units</ipxact:displayName>
          <ipxact:value>WORDS</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="constantBurstBehavior" type="bit">
          <ipxact:name>constantBurstBehavior</ipxact:name>
          <ipxact:displayName>Constant burst behavior</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="explicitAddressSpan" type="string">
          <ipxact:name>explicitAddressSpan</ipxact:name>
          <ipxact:displayName>Explicit address span</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="holdTime" type="int">
          <ipxact:name>holdTime</ipxact:name>
          <ipxact:displayName>Hold</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="interleaveBursts" type="bit">
          <ipxact:name>interleaveBursts</ipxact:name>
          <ipxact:displayName>Interleave bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isBigEndian" type="bit">
          <ipxact:name>isBigEndian</ipxact:name>
          <ipxact:displayName>Big endian</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isFlash" type="bit">
          <ipxact:name>isFlash</ipxact:name>
          <ipxact:displayName>Flash memory</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isMemoryDevice" type="bit">
          <ipxact:name>isMemoryDevice</ipxact:name>
          <ipxact:displayName>Memory device</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="isNonVolatileStorage" type="bit">
          <ipxact:name>isNonVolatileStorage</ipxact:name>
          <ipxact:displayName>Non-volatile storage</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="linewrapBursts" type="bit">
          <ipxact:name>linewrapBursts</ipxact:name>
          <ipxact:displayName>Linewrap bursts</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumPendingReadTransactions" type="int">
          <ipxact:name>maximumPendingReadTransactions</ipxact:name>
          <ipxact:displayName>Maximum pending read transactions</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="maximumPendingWriteTransactions" type="int">
          <ipxact:name>maximumPendingWriteTransactions</ipxact:name>
          <ipxact:displayName>Maximum pending write transactions</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumReadLatency" type="int">
          <ipxact:name>minimumReadLatency</ipxact:name>
          <ipxact:displayName>minimumReadLatency</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumResponseLatency" type="int">
          <ipxact:name>minimumResponseLatency</ipxact:name>
          <ipxact:displayName>Minimum response latency</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="minimumUninterruptedRunLength" type="int">
          <ipxact:name>minimumUninterruptedRunLength</ipxact:name>
          <ipxact:displayName>Minimum uninterrupted run length</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="prSafe" type="bit">
          <ipxact:name>prSafe</ipxact:name>
          <ipxact:displayName>Partial Reconfiguration Safe</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="printableDevice" type="bit">
          <ipxact:name>printableDevice</ipxact:name>
          <ipxact:displayName>Can receive stdout/stderr</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readLatency" type="int">
          <ipxact:name>readLatency</ipxact:name>
          <ipxact:displayName>Read latency</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readWaitStates" type="int">
          <ipxact:name>readWaitStates</ipxact:name>
          <ipxact:displayName>Read wait states</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="readWaitTime" type="int">
          <ipxact:name>readWaitTime</ipxact:name>
          <ipxact:displayName>Read wait</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="registerIncomingSignals" type="bit">
          <ipxact:name>registerIncomingSignals</ipxact:name>
          <ipxact:displayName>Register incoming signals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="registerOutgoingSignals" type="bit">
          <ipxact:name>registerOutgoingSignals</ipxact:name>
          <ipxact:displayName>Register outgoing signals</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="setupTime" type="int">
          <ipxact:name>setupTime</ipxact:name>
          <ipxact:displayName>Setup</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="timingUnits" type="string">
          <ipxact:name>timingUnits</ipxact:name>
          <ipxact:displayName>Timing units</ipxact:displayName>
          <ipxact:value>Cycles</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="transparentBridge" type="bit">
          <ipxact:name>transparentBridge</ipxact:name>
          <ipxact:displayName>Transparent bridge</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="waitrequestAllowance" type="int">
          <ipxact:name>waitrequestAllowance</ipxact:name>
          <ipxact:displayName>Waitrequest allowance</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="wellBehavedWaitrequest" type="bit">
          <ipxact:name>wellBehavedWaitrequest</ipxact:name>
          <ipxact:displayName>Well-behaved waitrequest</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeLatency" type="int">
          <ipxact:name>writeLatency</ipxact:name>
          <ipxact:displayName>Write latency</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeWaitStates" type="int">
          <ipxact:name>writeWaitStates</ipxact:name>
          <ipxact:displayName>Write wait states</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="writeWaitTime" type="int">
          <ipxact:name>writeWaitTime</ipxact:name>
          <ipxact:displayName>Write wait</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
      <ipxact:vendorExtensions>
        <altera:altera_assignments>
          <ipxact:parameters>
            <ipxact:parameter parameterId="embeddedsw.configuration.isFlash" type="string">
              <ipxact:name>embeddedsw.configuration.isFlash</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isMemoryDevice" type="string">
              <ipxact:name>embeddedsw.configuration.isMemoryDevice</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isNonVolatileStorage" type="string">
              <ipxact:name>embeddedsw.configuration.isNonVolatileStorage</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
            <ipxact:parameter parameterId="embeddedsw.configuration.isPrintableDevice" type="string">
              <ipxact:name>embeddedsw.configuration.isPrintableDevice</ipxact:name>
              <ipxact:value>0</ipxact:value>
            </ipxact:parameter>
          </ipxact:parameters>
        </altera:altera_assignments>
      </ipxact:vendorExtensions>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>i_clk_pll</ipxact:name>
      <ipxact:busType vendor="intel" library="intel" name="clock" version="22.2"></ipxact:busType>
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="intel" library="intel" name="clock" version="22.2"></ipxact:abstractionRef>
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>clk</ipxact:name>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>i_clk_pll</ipxact:name>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave></ipxact:slave>
      <ipxact:parameters>
        <ipxact:parameter parameterId="clockRate" type="longint">
          <ipxact:name>clockRate</ipxact:name>
          <ipxact:displayName>Clock rate</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="externallyDriven" type="bit">
          <ipxact:name>externallyDriven</ipxact:name>
          <ipxact:displayName>Externally driven</ipxact:displayName>
          <ipxact:value>false</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptfSchematicName" type="string">
          <ipxact:name>ptfSchematicName</ipxact:name>
          <ipxact:displayName>PTF schematic name</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </ipxact:busInterface>
  </ipxact:busInterfaces>
  <ipxact:memoryMaps>
    <ipxact:memoryMap>
      <ipxact:name>reconfig_eth_slave</ipxact:name>
      <ipxact:addressBlock>
        <ipxact:name>eth_f_100g_block</ipxact:name>
        <ipxact:baseAddress>0x0</ipxact:baseAddress>
        <ipxact:range>0x6e00</ipxact:range>
        <ipxact:width>32</ipxact:width>
        <ipxact:usage>register</ipxact:usage>
        <ipxact:access>read-write</ipxact:access>
        <ipxact:register>
          <ipxact:name>gui_option</ipxact:name>
          <ipxact:description>&lt;b&gt;Device &amp; IP variant&lt;/b&gt;. Includes the following fields:&lt;br&gt;
        &lt;ul&gt;
            &lt;li&gt; device_name&lt;/li&gt;
            &lt;li&gt; tile_name&lt;/li&gt;
            &lt;li&gt; eth_rate&lt;/li&gt;
            &lt;li&gt; anlt_enable&lt;/li&gt;
            &lt;li&gt; modulation_type&lt;/li&gt;
            &lt;li&gt; rsfec_type&lt;/li&gt;
            &lt;li&gt; ptp_enable&lt;/li&gt;
            &lt;li&gt; flow_control_mode&lt;/li&gt;
            &lt;li&gt; client_intf&lt;/li&gt;
            &lt;li&gt; xcvr_type&lt;/li&gt;
            &lt;li&gt; num_lanes&lt;/li&gt;
        &lt;/ul&gt;</ipxact:description>
          <ipxact:addressOffset>0x100</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>device_name</ipxact:name>
            <ipxact:description>&lt;b&gt;Device name&lt;/b&gt;&lt;p&gt;0:Stratix 10, 1:Falcon Mesa.&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x1</ipxact:value>
                <ipxact:mask>0x3</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>2</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tile_name</ipxact:name>
            <ipxact:description>&lt;b&gt;Tile name&lt;/b&gt;&lt;p&gt;0:H-tile,1:L-tile,2:E-tile,3:F-tile, 4-7:reserved&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>2</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x3</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>eth_rate</ipxact:name>
            <ipxact:description>&lt;b&gt;Ethernet Rate&lt;/b&gt;&lt;p&gt;0:10G, 1:25G, 2:40G, 3:50G, 4:100G, 5:200G, 6:400G&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>5</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x1</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>anlt_enable</ipxact:name>
            <ipxact:description>&lt;b&gt;AN/LT Enabled?&lt;/b&gt;&lt;p&gt;0:AN/LT is disabled, 1:AN/LT is enabled&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>8</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>modulation_type</ipxact:name>
            <ipxact:description>&lt;b&gt;Modulation type&lt;/b&gt;&lt;p&gt;0:NRZ, 1:PAM-4&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>9</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rsfec_type</ipxact:name>
            <ipxact:description>&lt;b&gt;RSFEC type&lt;/b&gt;&lt;p&gt;0:None 1:Fire Code (Clause 74), 2:RS(528,514), 3:RS(544,514), 4:Low Latency&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>10</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>ptp_enable</ipxact:name>
            <ipxact:description>&lt;b&gt;1588 PTP Enabled?&lt;/b&gt;&lt;p&gt;0:1588 PTP is disabled, 1:1588 PTP is enabled&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>13</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>flow_control_mode</ipxact:name>
            <ipxact:description>&lt;b&gt;Flow control mode&lt;/b&gt;&lt;p&gt;0:Disabled, 1:SFC, 2:SFC with no XOFF, 3:PFC, 4:PFC with no XOFF, 5:Both SFC and PFC, 6:Both SFC and PFC wit no XOFF, 7:Reserved&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>14</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>client_intf</ipxact:name>
            <ipxact:description>&lt;b&gt; Client Interface&lt;/b&gt;&lt;p&gt; 0: MAC Segemented Interface, 1: MAC Avalon Streaming Interface, 2: PCS Interface, 3: OTN interface, 4: FlexE Interface&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>17</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>xcvr_type</ipxact:name>
            <ipxact:description>&lt;b&gt; XCVR Type&lt;/b&gt;&lt;p&gt; 0: UX, 1: BK&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>20</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>num_lanes</ipxact:name>
            <ipxact:description>&lt;b&gt; Numbner of Lanes&lt;/b&gt;&lt;p&gt; 1: 1 lane, 2: 2 lanes, 4: 4 lanes, 8: 8 lanes&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>21</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x1</ipxact:value>
                <ipxact:mask>0xf</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>4</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>qhip_scratch</ipxact:name>
          <ipxact:description>&lt;b&gt; Scratch Register&lt;/b&gt;&lt;p&gt;32 bits of scratch register space for testing&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x104</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>scratch</ipxact:name>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>eth_reset</ipxact:name>
          <ipxact:description>&lt;b&gt;IP Soft Reset Register&lt;/b&gt;&lt;p&gt;Includes the following:
            &lt;ul&gt;
                &lt;li&gt; eio_sys_rst (Soft Global Reset)&lt;/li&gt;
                &lt;li&gt; soft_tx_rst (Soft TX Reset)&lt;/li&gt;
                &lt;li&gt; soft_rx_rst (Soft RX Reset)&lt;/li&gt;
                &lt;li&gt; tx_clear_alarm (Clear TX Reset Alarm)&lt;/li&gt;
                &lt;li&gt; rx_clear_alarm (Clear RX Reset Alarm)&lt;/li&gt;
            &lt;/ul&gt;&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x108</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>eio_sys_rst</ipxact:name>
            <ipxact:description>&lt;b&gt;Soft Global Reset&lt;/b&gt;&lt;p&gt;
            1: Global Reset (reset datapath and all CSR registers)&lt;br&gt;
            &lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>soft_tx_rst</ipxact:name>
            <ipxact:description>&lt;b&gt;Soft TX Reset&lt;/b&gt;&lt;p&gt;1:Reset the TX datapath&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>soft_rx_rst</ipxact:name>
            <ipxact:description>&lt;b&gt;Soft RX Reset&lt;/b&gt;&lt;p&gt;1:Reset the RX datapath&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>2</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tx_clear_alarm</ipxact:name>
            <ipxact:description>&lt;b&gt;Clear TX Reset Alarm&lt;/b&gt;&lt;p&gt;1:Clear TX Reset Alarm indication for transceiver lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>16</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0xff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>8</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_clear_alarm</ipxact:name>
            <ipxact:description>&lt;b&gt;Clear RX Reset Alarm&lt;/b&gt;&lt;p&gt;1:Clear RX Reset Alarm indication for transceiver lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>24</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0xff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>8</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>eth_reset_status</ipxact:name>
          <ipxact:description>&lt;b&gt;IP Reset Status Register&lt;/b&gt;. Not sticky bit. Includes the following fields:&lt;br&gt;
        &lt;ul&gt;
            &lt;li&gt; rst_ack_n&lt;/li&gt;
            &lt;li&gt; tx_rst_ack_n&lt;/li&gt;
            &lt;li&gt; rx_rst_ack_n&lt;/li&gt;
            &lt;li&gt; tx_lane_current_state&lt;/li&gt;
            &lt;li&gt; rx_lane_current_state&lt;/li&gt;
            &lt;li&gt; tx_alarm&lt;/li&gt;
            &lt;li&gt; rx_alarm&lt;/li&gt;
        &lt;/ul&gt;</ipxact:description>
          <ipxact:addressOffset>0x10c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>rst_ack_n</ipxact:name>
            <ipxact:description>&lt;b&gt;Global Reset acknowledge. Active low (either the hard reset or the Global Soft Reset)&lt;/b&gt;&lt;p&gt;1:acknowledge the reset completed.&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tx_rst_ack_n</ipxact:name>
            <ipxact:description>&lt;b&gt;TX Reset acknowledge. Active low (either the hard tx reset or the soft_tx_rst )&lt;/b&gt;&lt;p&gt;1:acknowledge the reset completed.&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_rst_ack_n</ipxact:name>
            <ipxact:description>&lt;b&gt;RX Reset acknowledge. Active high (either the hard rx reset or the soft_rx_rst )&lt;/b&gt;&lt;p&gt;1:acknowledge the reset completed.&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>2</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tx_lane_current_state</ipxact:name>
            <ipxact:description>&lt;b&gt;TX Lane Current State&lt;/b&gt;&lt;p&gt;Current reset state for TX xcvrs &amp; datapath:
                &lt;ul&gt;
                    &lt;li&gt; [0]: Fully in reset state&lt;/li&gt;
                    &lt;li&gt; [1]: Fully out of reset state (operational)&lt;/li&gt;
                    &lt;li&gt; Reset control initialized (system clock stable)&lt;/li&gt;
                &lt;/ul&gt;&lt;/p&gt;
                &lt;p&gt;If not fully in reset or out of reset, TX reset is currently transitioning&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>8</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_lane_current_state</ipxact:name>
            <ipxact:description>&lt;b&gt;RX Lane Current State&lt;/b&gt;&lt;p&gt;Current reset state for RX xcvrs &amp; datapath:
                &lt;ul&gt;
                    &lt;li&gt; [0]: Fully in reset state&lt;/li&gt;
                    &lt;li&gt; [1]: Fully out of reset state (operational)&lt;/li&gt;
                    &lt;li&gt; Reset control initialized (system clock stable)&lt;/li&gt;
                &lt;/ul&gt;&lt;/p&gt;
                &lt;p&gt;If not fully in reset or out of reset, RX reset is currently transitioning&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>12</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tx_alarm</ipxact:name>
            <ipxact:description>&lt;b&gt;TX Reset Alarm&lt;/b&gt;&lt;p&gt;1:TX Reset Alarm indication for transceiver lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>16</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0xff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>8</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_alarm</ipxact:name>
            <ipxact:description>&lt;b&gt;RX Reset Alarm&lt;/b&gt;&lt;p&gt;1:RX Reset Alarm indication for transceiver lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>24</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0xff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>8</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>phy_tx_pll_locked</ipxact:name>
          <ipxact:description>&lt;b&gt;TX PLL locked&lt;/b&gt;&lt;p&gt;TX PLL used by the corresponding physical lane is locked&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x110</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>tx_pll_locked</ipxact:name>
            <ipxact:description>&lt;b&gt;TX PLL Locked&lt;/b&gt;&lt;p&gt;1=TX PLL used by this lane physical lane is locked&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0xff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>8</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>phy_eiofreq_locked</ipxact:name>
          <ipxact:description>&lt;b&gt;RX CDR PLL locked&lt;/b&gt;&lt;p&gt;One field per physical lane to indicate whether or not each CDR has succesfully locked to the reference clock. Barak and UX share with the same register bits.&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x114</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>eio_freq_lock</ipxact:name>
            <ipxact:description>&lt;b&gt;CDR PLL locked&lt;/b&gt;&lt;p&gt;1:Corresponding physical lane's CDR has locked to reference&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00</ipxact:value>
                <ipxact:mask>0xff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>8</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>pcs_status</ipxact:name>
          <ipxact:description>&lt;b&gt;PCS status&lt;/b&gt; Includes the following fields:&lt;br&gt;
        &lt;ul&gt;
            &lt;li&gt; dskew_status&lt;/li&gt;
            &lt;li&gt; dskew_chng&lt;/li&gt;
            &lt;li&gt; tx_lanes_stable&lt;/li&gt;
            &lt;li&gt; rx_pcs_ready&lt;/li&gt;
            &lt;li&gt; kr_mode&lt;/li&gt;
            &lt;li&gt; kr_fec_mode&lt;/li&gt;
        &lt;/ul&gt;</ipxact:description>
          <ipxact:addressOffset>0x118</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>dskew_status</ipxact:name>
            <ipxact:description>&lt;b&gt;Deskewed status&lt;/b&gt;&lt;p&gt;
            1:RX AIB is deskewed &lt;br&gt;
            0:RX AIB is not currently deskewed. Note that there is some latency between this status bit and the actual state&lt;br&gt;
            &lt;br&gt;
            &lt;ul&gt;
                &lt;li&gt; Not valid for single lane channels (10G/25G) without PTP&lt;/li&gt;
                &lt;li&gt; Note that this bit is not sticky - we recommend using a soft logic replacement for this bit that can be made sticky based on the deskew_done port&lt;/li&gt;
            &lt;/ul&gt;
            &lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x0</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>dskew_chng</ipxact:name>
            <ipxact:description>&lt;b&gt;Change in deskewed status&lt;/b&gt;&lt;p&gt;
            1:RX AIB went from deskewed to not deskewed, or from not deskewed to deskewed &lt;br&gt;
            &lt;br&gt;
            &lt;ul&gt;
                &lt;li&gt; Not valid for single lane channels (10G/25G) without PTP&lt;/li&gt;
                &lt;li&gt; This bit is sticky - use pcs_control.clr_dskew_chng to set this bit back to 0&lt;/li&gt;
                &lt;li&gt; Resetting the RX datapath, or the entire core will also clear the bit&lt;/li&gt;
            &lt;/ul&gt;
            &lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x0</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tx_lanes_stable</ipxact:name>
            <ipxact:description>&lt;b&gt;TX Lanes Stable&lt;/b&gt;&lt;p&gt;1:TX Datapath is ready&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>2</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_pcs_ready</ipxact:name>
            <ipxact:description>&lt;b&gt;RX PCS Ready&lt;/b&gt;&lt;p&gt;1:RX Datapath is ready&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>3</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>kr_mode</ipxact:name>
            <ipxact:description>&lt;b&gt;KR Mode&lt;/b&gt;&lt;p&gt;1:Port is currently executing in AN/LT mode&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>4</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>kr_fec_mode</ipxact:name>
            <ipxact:description>&lt;b&gt;KR FEC mode&lt;/b&gt;&lt;p&gt;1:AN has negotiated FEC enable mode&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>5</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>pcs_control</ipxact:name>
          <ipxact:description>&lt;b&gt;PCS Control&lt;/b&gt; Includes the following fields:&lt;br&gt;
        &lt;ul&gt;
            &lt;li&gt; clr_dskew_chng&lt;/li&gt;
        &lt;/ul&gt;</ipxact:description>
          <ipxact:addressOffset>0x11c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>clr_dskew_chng</ipxact:name>
            <ipxact:description>&lt;b&gt;Clear AIB Deskew Change Sticky Bit&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>link_fault_status</ipxact:name>
          <ipxact:description>&lt;b&gt;Link Fault Status&lt;/b&gt;&lt;p&gt;Status registers to report Local and Remote Link Faults&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x120</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>lfault</ipxact:name>
            <ipxact:description>&lt;b&gt;Local Fault detected&lt;/b&gt;&lt;p&gt;1:EHIP detected a local fault&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rfault</ipxact:name>
            <ipxact:description>&lt;b&gt;Remote Fault detected&lt;/b&gt;&lt;p&gt;1:EHIP detected a remote fault&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>aib_transfer_ready_status</ipxact:name>
          <ipxact:description>&lt;b&gt;Transfer ready (AIB reset) status for EHIP. Each bit represets one RX/TX AIB.&lt;/b&gt;. Includes the following fields:&lt;br&gt;
        &lt;ul&gt;
            &lt;li&gt; EHIP RX channels transfer ready &lt;/li&gt;
            &lt;li&gt; EHIP TX channels transfer ready &lt;/li&gt;
        &lt;/ul&gt;</ipxact:description>
          <ipxact:addressOffset>0x124</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>clk_tx_khz</ipxact:name>
          <ipxact:description>&lt;b&gt;i_clk_tx clock frequency in KHz&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x128</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>clk_tx_khz</ipxact:name>
            <ipxact:description>&lt;b&gt;i_clk_tx clock frequency&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>clk_rx_khz</ipxact:name>
          <ipxact:description>&lt;b&gt;i_clk_rx clock frequency in KHz&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x12c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>clk_rx_khz</ipxact:name>
            <ipxact:description>&lt;b&gt;i_clk_rx clock frequency&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>clk_pll_khz</ipxact:name>
          <ipxact:description>&lt;b&gt;o_clk_pll clock frequency&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x130</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>clk_pll_khz</ipxact:name>
            <ipxact:description>&lt;b&gt;o_clk_pll clock frequency&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>clk_tx_div_khz</ipxact:name>
          <ipxact:description>&lt;b&gt;o_clk_tx_div clock frequency&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x134</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>clk_tx_div_khz</ipxact:name>
            <ipxact:description>&lt;b&gt;o_clk_tx_div clock frequency&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>clk_rec_div64_khz</ipxact:name>
          <ipxact:description>&lt;b&gt;o_clk_rec_div64 clock frequency&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x138</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>clk_rec_div64_khz</ipxact:name>
            <ipxact:description>&lt;b&gt;o_clk_rec_div64 clock frequency&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>clk_rec_div_khz</ipxact:name>
          <ipxact:description>&lt;b&gt;o_clk_rec_div clock frequency&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x13c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>clk_rec_div_khz</ipxact:name>
            <ipxact:description>&lt;b&gt;o_clk_rec_div clock frequency&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>rxmac_adapt_dropped_31_0</ipxact:name>
          <ipxact:description>&lt;b&gt;RXMAC adapter dropped frame counter lower bits&lt;/b&gt;&lt;p&gt;bit 31-0 of RXMAC adapter dropped frame counter&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x140</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>rxmac_adapt_dropped_31_0</ipxact:name>
            <ipxact:description>&lt;b&gt;RXMAC adapter dropped frame counter lower bits&lt;/b&gt;&lt;p&gt;bit 31-0 of RXMAC adapter dropped frame counter&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>rxmac_adapt_dropped_63_32</ipxact:name>
          <ipxact:description>&lt;b&gt;RXMAC adapter dropped frame counter upper bits&lt;/b&gt;&lt;p&gt;bit 63-32 of RXMAC adapter dropped frame counter&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x144</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>rxmac_adapt_dropped_63_32</ipxact:name>
            <ipxact:description>&lt;b&gt;RXMAC adapter dropped frame counter upper bits&lt;/b&gt;&lt;p&gt;bit 63-32 of RXMAC adapter dropped frame counter&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>rxmac_adapt_dropped_control</ipxact:name>
          <ipxact:description>&lt;b&gt;Snapshot RXMAC adapter dropped counter and clear the internal counter&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x148</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>rxmac_adapt_dropped_snapshot</ipxact:name>
            <ipxact:description>&lt;b&gt;Snapshot RXMAC adapter dropped counter&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rxmac_adapt_dropped_clear</ipxact:name>
            <ipxact:description>&lt;b&gt;Clear RXMAC adapter dropped counter&lt;/b&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>enable_rsfec</ipxact:name>
          <ipxact:description>&lt;b&gt; Enable RS-REC &lt;/b&gt;&lt;p&gt;0: Disable RS-FEC 1:Enable RS-FEC &lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x14c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_tam_adjust</ipxact:name>
          <ipxact:description>&lt;b&gt;calculated TAM adjustment value&lt;/b&gt;&lt;p&gt;32 bit of TAM adjustment value for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x800</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>tam_adjust</ipxact:name>
            <ipxact:description>&lt;b&gt;calculated TAM adjustment value&lt;/b&gt;&lt;p&gt;32 bit of TAM adjustment value for specific physical lane&lt;/p&gt;&lt;br&gt;
            &lt;br&gt;
            &lt;ul&gt;
                &lt;li&gt; Write value must not be zero. See User Guide for calculation details.&lt;/li&gt;
                &lt;li&gt; Resetting the respective TX or RX datapath, or the entire core will clear the bits to 0&lt;/li&gt;
                &lt;li&gt; RX only, rx_pcs_fully_aligned deassertion will clear the bits to 0&lt;/li&gt;
            &lt;/ul&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_tam_adjust</ipxact:name>
          <ipxact:description>&lt;b&gt;calculated TAM adjustment value&lt;/b&gt;&lt;p&gt;32 bit of TAM adjustment value for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x804</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>tam_adjust</ipxact:name>
            <ipxact:description>&lt;b&gt;calculated TAM adjustment value&lt;/b&gt;&lt;p&gt;32 bit of TAM adjustment value for specific physical lane&lt;/p&gt;&lt;br&gt;
            &lt;br&gt;
            &lt;ul&gt;
                &lt;li&gt; Write value must not be zero. See User Guide for calculation details.&lt;/li&gt;
                &lt;li&gt; Resetting the respective TX or RX datapath, or the entire core will clear the bits to 0&lt;/li&gt;
                &lt;li&gt; RX only, rx_pcs_fully_aligned deassertion will clear the bits to 0&lt;/li&gt;
            &lt;/ul&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_ref_lane</ipxact:name>
          <ipxact:description>&lt;b&gt;Physical lane that TAM associates with&lt;/b&gt;&lt;p&gt;Only applicable to multi-lane designs&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x80c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>tx_ref_lane</ipxact:name>
            <ipxact:description>&lt;b&gt;TX reference lane&lt;/b&gt;&lt;p&gt;3 bit number of TX physical lane (any can be reference)&lt;/p&gt; &lt;br&gt;
            &lt;br&gt;
            &lt;ul&gt;
                &lt;li&gt; Resetting TX datapath, or the entire core will clear this bit to 0&lt;/li&gt;
            &lt;/ul&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_ref_lane</ipxact:name>
            <ipxact:description>&lt;b&gt;RX reference lane&lt;/b&gt;&lt;p&gt;3 bit number of RX physical lane which packet last arrives at&lt;/p&gt; &lt;br&gt;
            &lt;br&gt;
            &lt;ul&gt;
                &lt;li&gt; rx_pcs_fully_aligned deassertion will clear the bits to 0&lt;/li&gt;
                &lt;li&gt; Resetting RX datapath or the entire core will also clear the bits to 0&lt;/li&gt;
            &lt;/ul&gt;</ipxact:description>
            <ipxact:bitOffset>3</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x7</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>3</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_dr_cfg</ipxact:name>
          <ipxact:description>&lt;b&gt;TX User configuration status&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x810</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>tx_ehip_preamble_passthrough</ipxact:name>
            <ipxact:description>&lt;b&gt;This bit should be identical to EHIP TX Preamble Passthrough setting value&lt;/b&gt;&lt;p&gt;1: EHIP Preamble Passthrough enabled 0: EHIP Preamble Passthrough disabled&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_user_cfg_status</ipxact:name>
          <ipxact:description>&lt;b&gt;TX User configuration status&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x814</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>tx_user_cfg_done</ipxact:name>
            <ipxact:description>&lt;b&gt;indicates user has completed all necessary TX configuration:&lt;/b&gt;&lt;p&gt;1: Configured 0: Not configured yet&lt;/p&gt; &lt;br&gt;
            &lt;ul&gt;
                &lt;li&gt; has programmed TX TAM adjustment to Soft IP&lt;/li&gt;
                &lt;li&gt; has programmed TX extra latency to Hard IP&lt;/li&gt;
                &lt;li&gt; has programmed TX VL offset to Hard IP (Multi-lane variant only)&lt;/li&gt;
            &lt;/ul&gt;
            &lt;p&gt;Register value will be automatically cleared in the following condition:&lt;/p&gt;
            &lt;ul&gt;
                &lt;li&gt; tx_lanes_stable deassertion&lt;/li&gt;
                &lt;li&gt; Resetting TX datapath or the entire core&lt;/li&gt;
            &lt;/ul&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_user_cfg_status</ipxact:name>
          <ipxact:description>&lt;b&gt;RX user configuration status&lt;/b&gt;</ipxact:description>
          <ipxact:addressOffset>0x818</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>rx_user_cfg_done</ipxact:name>
            <ipxact:description>&lt;b&gt;indicates user has completed all necessary RX configuration&lt;/b&gt;&lt;p&gt;1: Configured 0: Not configured yet&lt;/p&gt; &lt;br&gt;
            &lt;ul&gt;
                &lt;li&gt; has programmed RX TAM adjustment to Soft IP&lt;/li&gt;
                &lt;li&gt; has programmed RX extra latency to Hard IP&lt;/li&gt;
                &lt;li&gt; has programmed RX VL offset to Hard IP (Multi-lane variant only)&lt;/li&gt;
            &lt;/ul&gt;
            &lt;p&gt;Register value will be automatically cleared in the following condition:&lt;/p&gt;
            &lt;ul&gt;
                &lt;li&gt; rx_pcs_fully_aligned deassertion&lt;/li&gt;
                &lt;li&gt; Resetting RX datapath or the entire core&lt;/li&gt;
            &lt;/ul&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_fec_cw_pos_cfg_done</ipxact:name>
            <ipxact:description>&lt;b&gt;indicates user has configured Hard IP's RX FEC codeword position register&lt;/b&gt;&lt;p&gt;1: Configured 0: Not configured yet&lt;/p&gt; &lt;br&gt;
            &lt;p&gt;Register value will be automatically cleared in the following condition:&lt;/p&gt;
            &lt;ul&gt;
                &lt;li&gt; rx_pcs_fully_aligned deassertion&lt;/li&gt;
                &lt;li&gt; Resetting RX datapath or the entire core&lt;/li&gt;
            &lt;/ul&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_uim_tam_snapshot</ipxact:name>
          <ipxact:description>&lt;b&gt;Request TAM snapshot to calculate unit interval (ui)&lt;/b&gt;&lt;p&gt;TX and RX TAM snapshot are independent:
            &lt;ul&gt;
                &lt;li&gt; tx_tam_snapshot&lt;/li&gt;
                &lt;li&gt; rx_tam_snapshot&lt;/li&gt;
            &lt;/ul&gt;&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x81c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-write</ipxact:access>
          <ipxact:field>
            <ipxact:name>tx_tam_snapshot</ipxact:name>
            <ipxact:description>&lt;b&gt;Set this bit to 1'b1 to request TX TAM snapshot&lt;/b&gt;&lt;p&gt;Asserting this bit generates a single pulse to hardware&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_tam_snapshot</ipxact:name>
            <ipxact:description>&lt;b&gt;Set this bit to 1'b1 to request RX TAM snapshot&lt;/b&gt;&lt;p&gt;Asserting this bit generates a single pulse to hardware&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_uim_tam_info0</ipxact:name>
          <ipxact:description>&lt;b&gt;Result returned upon TAM snapshot request&lt;/b&gt;&lt;p&gt;consists of TAM partial bits&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x820</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>tam_31_0</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM lower bits&lt;/b&gt;&lt;p&gt;bit 31-0 of TAM&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_uim_tam_info1</ipxact:name>
          <ipxact:description>&lt;b&gt;Result returned upon TAM snapshot request&lt;/b&gt;&lt;p&gt;consists of TAM partial bits and TAM counter&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x824</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>tam_47_32</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM upper bits&lt;/b&gt;&lt;p&gt;bit 47-32 of TAM&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000</ipxact:value>
                <ipxact:mask>0xffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>16</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tam_cnt</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM counter&lt;/b&gt;&lt;p&gt;15 bits of TAM counter&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>16</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000</ipxact:value>
                <ipxact:mask>0x7fff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>15</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tam_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM valid&lt;/b&gt;&lt;p&gt;1 bits of TAM valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>31</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_uim_tam_info0</ipxact:name>
          <ipxact:description>&lt;b&gt;Result returned upon TAM snapshot request&lt;/b&gt;&lt;p&gt;consists of TAM partial bits&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x828</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>tam_31_0</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM lower bits&lt;/b&gt;&lt;p&gt;bit 31-0 of TAM&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_uim_tam_info1</ipxact:name>
          <ipxact:description>&lt;b&gt;Result returned upon TAM snapshot request&lt;/b&gt;&lt;p&gt;consists of TAM partial bits and TAM counter&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x82c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>tam_47_32</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM upper bits&lt;/b&gt;&lt;p&gt;bit 47-32 of TAM&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000</ipxact:value>
                <ipxact:mask>0xffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>16</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tam_cnt</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM counter&lt;/b&gt;&lt;p&gt;15 bits of TAM counter&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>16</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000</ipxact:value>
                <ipxact:mask>0x7fff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>15</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tam_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM valid&lt;/b&gt;&lt;p&gt;1 bits of TAM valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>31</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_status</ipxact:name>
          <ipxact:description>&lt;b&gt;PTP Status Register&lt;/b&gt;&lt;p&gt;Includes the following:
            &lt;ul&gt;
                &lt;li&gt; tx_calc_data_valid (TX calculation data valid)&lt;/li&gt;
                &lt;li&gt; rx_calc_data_valid (RX calculation data valid)&lt;/li&gt;
                &lt;li&gt; tx_ptp_ready (TX PTP Ready)&lt;/li&gt;
                &lt;li&gt; rx_ptp_ready (RX PTP Ready)&lt;/li&gt;
            &lt;/ul&gt;&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x830</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>tx_ptp_offset_data_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;TX calculation data valid/ready to read&lt;/b&gt;&lt;p&gt;1: valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_ptp_offset_data_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;RX calculation data valid/ready to read&lt;/b&gt;&lt;p&gt;1: valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tx_ptp_ready</ipxact:name>
            <ipxact:description>&lt;b&gt;TX PTP is ready&lt;/b&gt;&lt;p&gt;1: ready&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>2</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_ptp_ready</ipxact:name>
            <ipxact:description>&lt;b&gt;RX PTP is ready&lt;/b&gt;&lt;p&gt;1: ready&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>3</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_status2</ipxact:name>
          <ipxact:description>&lt;b&gt;PTP Status2 Register (Internal Use)&lt;/b&gt;&lt;p&gt;Includes the following:
            &lt;ul&gt;
                &lt;li&gt; tx_calc_data_offset_valid&lt;/li&gt;
                &lt;li&gt; tx_calc_data_time_valid&lt;/li&gt;
                &lt;li&gt; tx_calc_data_wiredelay_valid&lt;/li&gt;
                &lt;li&gt; rx_calc_data_offset_valid&lt;/li&gt;
                &lt;li&gt; rx_calc_data_time_valid&lt;/li&gt;
                &lt;li&gt; rx_calc_data_wiredelay_valid&lt;/li&gt;
                &lt;li&gt; rx_vl_offset_data_ready&lt;/li&gt;
            &lt;/ul&gt;&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x840</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>tx_calc_data_time_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;TX calculation data 'time' is valid/ready to read&lt;/b&gt;&lt;p&gt;1: valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>1</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>tx_calc_data_wiredelay_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;TX calculation data 'wire delay' is valid/ready to read&lt;/b&gt;&lt;p&gt;1: valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>2</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_calc_data_offset_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;RX calculation data 'time offset' is valid/ready to read&lt;/b&gt;&lt;p&gt;1: valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>3</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_calc_data_time_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;RX calculation data 'time' is valid/ready to read&lt;/b&gt;&lt;p&gt;1: valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>4</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_calc_data_wiredelay_valid</ipxact:name>
            <ipxact:description>&lt;b&gt;RX calculation data 'wire delay' is valid/ready to read&lt;/b&gt;&lt;p&gt;1: valid&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>5</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
          <ipxact:field>
            <ipxact:name>rx_vl_offset_data_ready</ipxact:name>
            <ipxact:description>&lt;b&gt;(For multilane non-fec variant only)RX VL raw data in EHIP is ready to read&lt;/b&gt;&lt;p&gt;1: ready&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>6</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0</ipxact:value>
                <ipxact:mask>0x1</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>1</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane_calc_data_constdelay</ipxact:name>
          <ipxact:description>&lt;b&gt;constant delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;constant delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x8f0</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_constdelay</ipxact:name>
            <ipxact:description>&lt;b&gt;constant delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;constant delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane_calc_data_constdelay</ipxact:name>
          <ipxact:description>&lt;b&gt;constant delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;constant delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x8f4</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_constdelay</ipxact:name>
            <ipxact:description>&lt;b&gt;constant delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;constant delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane0_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x900</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane0_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x904</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane0_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x908</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane0_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x90c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane0_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x910</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane0_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x914</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane1_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x920</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane1_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x924</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane1_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x928</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane1_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x92c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane1_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x930</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane1_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x934</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane2_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x940</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane2_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x944</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane2_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x948</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane2_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x94c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane2_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x950</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane2_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x954</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane3_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x960</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane3_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x964</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane3_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x968</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane3_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x96c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane3_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x970</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane3_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x974</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane4_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x980</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane4_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x984</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane4_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x988</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane4_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x98c</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane4_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x990</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane4_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x994</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane5_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9a0</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane5_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9a4</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane5_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9a8</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane5_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9ac</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane5_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9b0</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane5_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9b4</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane6_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9c0</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane6_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9c4</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane6_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9c8</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane6_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9cc</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane6_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9d0</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane6_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9d4</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane7_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9e0</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane7_calc_data_offset</ipxact:name>
          <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9e4</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_offset</ipxact:name>
            <ipxact:description>&lt;b&gt;time offset value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;time offset for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000000</ipxact:value>
                <ipxact:mask>0xffffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>32</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane7_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9e8</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane7_calc_data_time</ipxact:name>
          <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9ec</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_time</ipxact:name>
            <ipxact:description>&lt;b&gt;time value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;marker time for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x0000000</ipxact:value>
                <ipxact:mask>0xfffffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>28</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_tx_lane7_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9f0</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:register>
          <ipxact:name>ptp_rx_lane7_calc_data_wiredelay</ipxact:name>
          <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
          <ipxact:addressOffset>0x9f4</ipxact:addressOffset>
          <ipxact:size>32</ipxact:size>
          <ipxact:access>read-only</ipxact:access>
          <ipxact:field>
            <ipxact:name>data_wiredelay</ipxact:name>
            <ipxact:description>&lt;b&gt;wire delay value used in TAM adjustment calculation&lt;/b&gt;&lt;p&gt;wire delay for specific physical lane&lt;/p&gt;</ipxact:description>
            <ipxact:bitOffset>0</ipxact:bitOffset>
            <ipxact:resets>
              <ipxact:reset>
                <ipxact:value>0x00000</ipxact:value>
                <ipxact:mask>0xfffff</ipxact:mask>
              </ipxact:reset>
            </ipxact:resets>
            <ipxact:bitWidth>20</ipxact:bitWidth>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:field>
        </ipxact:register>
        <ipxact:registerFile>
          <ipxact:name>ehip_cfg</ipxact:name>
          <ipxact:addressOffset>0x3000</ipxact:addressOffset>
          <ipxact:range>0x80</ipxact:range>
          <ipxact:register>
            <ipxact:name>config_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;config configuration&lt;/b&gt;&lt;p&gt;config control register&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rx_shadow_req</ipxact:name>
              <ipxact:description>&lt;b&gt;rx shadow request&lt;/b&gt;&lt;p&gt;1:Freeze stats CSRs so that all RX Stats values read from the registers will be from the same moment.&lt;br&gt; Note that the actual stats collection counters are not frozen, but because they are all 'read' at the time of the freeze, they are cleared&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>tx_shadow_req</ipxact:name>
              <ipxact:description>&lt;b&gt;tx shadow request&lt;/b&gt;&lt;p&gt;1:Freeze stats CSRs so that all TX Stats values read from the registers will be from the same moment.&lt;br&gt; Note that the actual stats collection counters are not frozen, but because they are all 'read' at the time of the freeze, they are cleared&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>config_ctrl_dbg</ipxact:name>
            <ipxact:description>&lt;b&gt;config configuration for debug&lt;/b&gt;&lt;p&gt;config control register&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>phy_ehip_en_clock_gating</ipxact:name>
            <ipxact:description>&lt;b&gt;EHIP use_channel enable and clock gating configuration&lt;/b&gt;&lt;p&gt;Registers to enable EHIP and control the clock gating for the EHIP sub-blocks&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>phy_eio_sftreset</ipxact:name>
            <ipxact:description>&lt;b&gt;eHIP Reset controller configuration &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pld_conf</ipxact:name>
            <ipxact:description>&lt;b&gt;Defines the configuration fields for TX PLD&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>tx_ehip_mode</ipxact:name>
              <ipxact:description>&lt;b&gt;Specifies the Internal EHIP Interface to which AIB Data will be routed&lt;/b&gt;&lt;p&gt;This applies to the AIB AVST signal routing&lt;/p&gt;&lt;p&gt;3h0:  MAC       &lt;/p&gt; &lt;p&gt;3h1:  MAC/PTP   &lt;/p&gt; &lt;p&gt;3h2:  PCS (MII) &lt;/p&gt; &lt;p&gt;3h3:  OTN       &lt;/p&gt; &lt;p&gt;3h4:  PCS66     &lt;/p&gt; &lt;p&gt;3h5:  PMA_DIR     &lt;/p&gt; &lt;p&gt;3h6:  PTP_ONLY     &lt;/p&gt; &lt;p&gt;3h7:  FEC_DIR     &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pld_conf</ipxact:name>
            <ipxact:description>&lt;b&gt;Configuration bits for the RX PLD block&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rxpldmux_sel</ipxact:name>
              <ipxact:description>&lt;b&gt;Select the input to the RX PLD Interface&lt;/b&gt;&lt;p&gt;0:RX MAC&lt;br&gt;1:RX PCS&lt;br&gt;2:RX FEC&lt;br&gt;3:RX PMA&lt;br&gt;4:TX FEC&lt;br&gt;5:TX PCS&lt;br&gt;6:TX MAC&lt;br&gt;7:TX AIB Interface&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>rxpldmux_pcs66</ipxact:name>
              <ipxact:description>&lt;b&gt;Select RXPLD PCS66 input mode&lt;/b&gt;&lt;p&gt;0:Use RXPCS data &lt;br&gt;1:Use TXPCS data &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>6</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>rxpldmux_pcs</ipxact:name>
              <ipxact:description>&lt;b&gt;Select RXPLD PCS input mode&lt;/b&gt;&lt;p&gt;0:Use RXPCS data &lt;br&gt;1:Use TXMAC data &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>rx_ehip_mode</ipxact:name>
              <ipxact:description>&lt;b&gt;Specifies the Internal EHIP Interface to which AIB Data will be routed&lt;/b&gt;&lt;p&gt;This applies to the AIB AVST signal routing&lt;/p&gt;&lt;p&gt;3h0:  MAC       &lt;/p&gt; &lt;p&gt;3h1:  MAC/PTP   &lt;/p&gt; &lt;p&gt;3h2:  PCS (MII) &lt;/p&gt; &lt;p&gt;3h3:  OTN       &lt;/p&gt; &lt;p&gt;3h4:  PCS66     &lt;/p&gt; &lt;p&gt;3h5:  PMA_DIR     &lt;/p&gt; &lt;p&gt;3h7:  FEC_DIR     &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pld_deskew</ipxact:name>
            <ipxact:description>&lt;b&gt;TX deskew channels&lt;/b&gt;&lt;p&gt;This register defines which channels to include in the deskew procedure&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_fifo_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;TX fifo control &lt;/b&gt;&lt;p&gt;place holder&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_fifo_ptr</ipxact:name>
            <ipxact:description>&lt;b&gt;AIB TXFIFO pointer control&lt;/b&gt;&lt;p&gt;This register defines water marks of AIB TXFIFO&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>dfd_mux</ipxact:name>
            <ipxact:description>&lt;b&gt;DFD mux selector&lt;/b&gt;&lt;p&gt;This register defines which set of DFD signals to output&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>dprio_control_0</ipxact:name>
            <ipxact:description>&lt;b&gt;A multipurpose register for configuring device specific widgets&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>dprio_control_1</ipxact:name>
            <ipxact:description>&lt;b&gt;A multipurpose register for configuring device specific widgets&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_dfd_mux_cfg_1</ipxact:name>
            <ipxact:description>&lt;b&gt;DFD MUX Controls&lt;/b&gt;&lt;p&gt;  Provides the reset &amp; Control signals for the DFD MUX.&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_dfd_mux_cfg_2</ipxact:name>
            <ipxact:description>&lt;b&gt;DFD MUX Pattern Counter Inc&lt;/b&gt;&lt;p&gt; There are 9 bits per QWord of the DFD data bus.  This register contains the values for the upper 3 Qwords.&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_ctrl_reserved</ipxact:name>
            <ipxact:description>&lt;b&gt;Reserved Control Bits&lt;/b&gt;&lt;p&gt; Spare bits for ECO, etc.  See PCS MAS for details.&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>aib_ctrl_reserved</ipxact:name>
            <ipxact:description>&lt;b&gt;Reserved Control Bits&lt;/b&gt;&lt;p&gt; Spare bits for ECO, etc.  See PCS MAS for details.&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_dfd_mux_0</ipxact:name>
            <ipxact:description>&lt;b&gt;DFD mux selector&lt;/b&gt;&lt;p&gt;This register defines which set of DFD signals to output&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_dfd_mux_1</ipxact:name>
            <ipxact:description>&lt;b&gt;DFD mux selector&lt;/b&gt;&lt;p&gt;This register defines which set of DFD signals to output&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>phy_ehip_pcs_modes</ipxact:name>
            <ipxact:description>&lt;b&gt;EHIP PCS Mode Configuration&lt;/b&gt;&lt;p&gt;Registers to control whether the TX and RX PCS use the 66b interface (skip encoder/decoder), and whether they use the scrambler and descrambler&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>phy_sclr_frame_error</ipxact:name>
              <ipxact:description>&lt;b&gt;Clear PHY_FRAME_ERROR bits&lt;/b&gt;&lt;p&gt;1:Return all sticky frame error bits to 0&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>12</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rxpcs_conf</ipxact:name>
            <ipxact:description>&lt;b&gt;Specifies Configurations for Deskew, AM Interval, and Hi BER.&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_am_encoding_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Programmable Alignment Marker Encoding&lt;/b&gt;&lt;p&gt;This register defines the 24b encoding used for a single alignment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>am</ipxact:name>
              <ipxact:description>&lt;b&gt;24b alignment marker encoding&lt;/b&gt;&lt;p&gt;This code and its inverse are combined with a BIP value to create an alignment marked for the corresponding PCS Virtual lane&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x907647</ipxact:value>
                  <ipxact:mask>0xffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>24</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_am_encoding_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Programmable Alignment Marker Encoding&lt;/b&gt;&lt;p&gt;This register defines the 24b encoding used for a single alignment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>am</ipxact:name>
              <ipxact:description>&lt;b&gt;24b alignment marker encoding&lt;/b&gt;&lt;p&gt;This code and its inverse are combined with a BIP value to create an alignment marked for the corresponding PCS Virtual lane&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xf0c4e6</ipxact:value>
                  <ipxact:mask>0xffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>24</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_am_encoding_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Programmable Alignment Marker Encoding&lt;/b&gt;&lt;p&gt;This register defines the 24b encoding used for a single alignment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>am</ipxact:name>
              <ipxact:description>&lt;b&gt;24b alignment marker encoding&lt;/b&gt;&lt;p&gt;This code and its inverse are combined with a BIP value to create an alignment marked for the corresponding PCS Virtual lane&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xc5659b</ipxact:value>
                  <ipxact:mask>0xffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>24</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_am_encoding_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Programmable Alignment Marker Encoding&lt;/b&gt;&lt;p&gt;This register defines the 24b encoding used for a single alignment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>am</ipxact:name>
              <ipxact:description>&lt;b&gt;24b alignment marker encoding&lt;/b&gt;&lt;p&gt;This code and its inverse are combined with a BIP value to create an alignment marked for the corresponding PCS Virtual lane&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xa2793d</ipxact:value>
                  <ipxact:mask>0xffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>24</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_am_encoding_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Programmable Alignment Marker Encoding&lt;/b&gt;&lt;p&gt;This register defines the 24b encoding used for a single alignment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>am</ipxact:name>
              <ipxact:description>&lt;b&gt;24b alignment marker encoding&lt;/b&gt;&lt;p&gt;This code and its inverse are combined with a BIP value to create an alignment marked for the corresponding PCS Virtual lane&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x907647</ipxact:value>
                  <ipxact:mask>0xffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>24</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_am_encoding_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Programmable Alignment Marker Encoding&lt;/b&gt;&lt;p&gt;This register defines the 24b encoding used for a single alignment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>am</ipxact:name>
              <ipxact:description>&lt;b&gt;24b alignment marker encoding&lt;/b&gt;&lt;p&gt;This code and its inverse are combined with a BIP value to create an alignment marked for the corresponding PCS Virtual lane&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xf0c4e6</ipxact:value>
                  <ipxact:mask>0xffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>24</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_am_encoding_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Programmable Alignment Marker Encoding&lt;/b&gt;&lt;p&gt;This register defines the 24b encoding used for a single alignment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>am</ipxact:name>
              <ipxact:description>&lt;b&gt;24b alignment marker encoding&lt;/b&gt;&lt;p&gt;This code and its inverse are combined with a BIP value to create an alignment marked for the corresponding PCS Virtual lane&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xc5659b</ipxact:value>
                  <ipxact:mask>0xffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>24</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_am_encoding_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Programmable Alignment Marker Encoding&lt;/b&gt;&lt;p&gt;This register defines the 24b encoding used for a single alignment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>am</ipxact:name>
              <ipxact:description>&lt;b&gt;24b alignment marker encoding&lt;/b&gt;&lt;p&gt;This code and its inverse are combined with a BIP value to create an alignment marked for the corresponding PCS Virtual lane&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xa2793d</ipxact:value>
                  <ipxact:mask>0xffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>24</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>xus_timer_window</ipxact:name>
            <ipxact:description>&lt;b&gt;Timer window for ber measurements&lt;/b&gt;&lt;p&gt;Sets the timer window for ber measurements in clock cycles&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cycles</ipxact:name>
              <ipxact:description>&lt;b&gt;Timer window for ber measurements&lt;/b&gt;&lt;p&gt;Sets the timer window for ber measurements in clock cycles&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0312c7</ipxact:value>
                  <ipxact:mask>0x1fffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>21</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ber_invalid_count</ipxact:name>
            <ipxact:description>&lt;b&gt;BER errors that will trigger hi BER&lt;/b&gt;&lt;p&gt;Sets the BER count that will trigger hi_ber&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BER errors that will trigger hi BER&lt;/b&gt;&lt;p&gt;Sets the BER count that will trigger hi_ber&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x61</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>err_inj</ipxact:name>
            <ipxact:description>&lt;b&gt;PCS Error Injection&lt;/b&gt;&lt;p&gt;Register to allow errors to be injected in the corresponding virtual lane&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>inj_err</ipxact:name>
              <ipxact:description>&lt;b&gt;Inject Error&lt;/b&gt;&lt;p&gt;0-&gt;1:Flip bits to inject encoding errors in corresponding virtual lane&lt;br&gt;0:Clear all error injection settings&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0xfffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>20</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pcs_int_err_mask</ipxact:name>
            <ipxact:description>&lt;b&gt;Internal error mask for the RX PCS&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>ehip_stats</ipxact:name>
          <ipxact:addressOffset>0x3000</ipxact:addressOffset>
          <ipxact:range>0x1d4</ipxact:range>
          <ipxact:register>
            <ipxact:name>phy_frame_error</ipxact:name>
            <ipxact:description>&lt;b&gt;Frame Errors detected&lt;/b&gt;&lt;p&gt;Each sticky bit shows whether a frame error has been detected on the corresponding Virtual lane. Clear the bits with sclr_frame_error &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>frmerr</ipxact:name>
              <ipxact:description>&lt;b&gt;Frame error detected&lt;/b&gt;&lt;p&gt;1:A frame error was detected on the corresponding physical lane. This bit is sticky, and must be cleared by asserting sclr_frame_error&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0xfffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>20</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>phy_rxpcs_status</ipxact:name>
            <ipxact:description>&lt;b&gt;Status of the RX PCS&lt;/b&gt;&lt;p&gt;Status bits to monitor Hi Ber and PCS fully aligned&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>hi_ber</ipxact:name>
              <ipxact:description>&lt;b&gt;Hi BER&lt;/b&gt;&lt;p&gt;1:One or more virtual lanes are in the HI BER state defined in the Ethernet specification&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>rx_aligned</ipxact:name>
              <ipxact:description>&lt;b&gt;RX PCS fully aligned&lt;/b&gt;&lt;p&gt;1:The RX PCS is fully aligned and ready to start decoding data&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>am_lock</ipxact:name>
            <ipxact:description>&lt;b&gt;Alignment Marker lock achieved&lt;/b&gt;&lt;p&gt;Status register to indicate that alignment lock has been achieved&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>am_lock</ipxact:name>
              <ipxact:description>&lt;b&gt;AM lock&lt;/b&gt;&lt;p&gt;1:RX PCS has achieved Alignment Marker lock&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>lanes_deskewed</ipxact:name>
            <ipxact:description>&lt;b&gt;Change in RX PCS Deskew status&lt;/b&gt;&lt;p&gt;A status register that is asserted whenever there is a change to the deskewed status of the RX PCS&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>dskew_chng</ipxact:name>
              <ipxact:description>&lt;b&gt;Change in deskewed status&lt;/b&gt;&lt;p&gt;1:RX PCS went from deskewed to not deskewed, or from not deskewed to deskewed. Register clears on read&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ber_count</ipxact:name>
            <ipxact:description>&lt;b&gt;BER Count&lt;/b&gt;&lt;p&gt;Counts each time the BER_BAS_SH state is entered, rolls over when maximum count is reached. Can be captured using snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BER Count&lt;/b&gt;&lt;p&gt;Counts each time the BER_BAS_SH state is entered, rolls over when maximum count is reached. Can be captured using snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_vlane_0</ipxact:name>
            <ipxact:description>&lt;b&gt;PCS Virtual lane mapping&lt;/b&gt;&lt;p&gt;Register to indicate the remote aligmnent markers that were received on virtual lanes 0 to 5 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>vlane0</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane1</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane2</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane3</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>15</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane4</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>20</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane5</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>25</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_vlane_1</ipxact:name>
            <ipxact:description>&lt;b&gt;PCS Virtual lane mapping&lt;/b&gt;&lt;p&gt;Register to indicate the remote aligmnent markers that were received on virtual 53 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>vlane6</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane7</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane8</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane9</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>15</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane10</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>20</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane11</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>25</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_vlane_2</ipxact:name>
            <ipxact:description>&lt;b&gt;PCS Virtual lane mapping&lt;/b&gt;&lt;p&gt;Register to indicate the remote aligmnent markers that were received on virtual 75 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>vlane12</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane13</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane14</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane15</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>15</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane16</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>20</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane17</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>25</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_vlane_3</ipxact:name>
            <ipxact:description>&lt;b&gt;PCS Virtual lane mapping&lt;/b&gt;&lt;p&gt;Register to indicate the remote aligmnent markers that were received on virtual 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>vlane18</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane19</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane mapping&lt;/b&gt;&lt;p&gt;Original virtual lane position of the data mapped to the PCS lane with this index&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1f</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_8</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_9</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_10</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_11</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_12</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_13</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_14</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_15</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_16</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_17</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_18</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>bip_counter_19</ipxact:name>
            <ipxact:description>&lt;b&gt;Shows current BIP counter values&lt;/b&gt;&lt;p&gt;Captures virtual lane BIP values. Rolls over when reaches max value. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;BIP Counter&lt;/b&gt;&lt;p&gt;Shows current BIP count for corresponding PCS lane. Rolls over at max count. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>err_block_cnt</ipxact:name>
            <ipxact:description>&lt;b&gt;Error block count&lt;/b&gt;&lt;p&gt;Counts the number of visits to the RX_E state when the RX Decoder is in normal mode. Rolls over when max count is reached. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;Error block count&lt;/b&gt;&lt;p&gt;Counts the number of visits to the RX_E state when the RX Decoder is in normal mode. Rolls over when max count is reached. Can be captured by snapshot&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pcs_int_err</ipxact:name>
            <ipxact:description>&lt;b&gt;Internal error vector for the RX PCS&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>dsk_depth_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane deskew depths&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>depth4</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth3</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth2</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>12</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth1</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>6</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth0</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>dsk_depth_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane deskew depths&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>depth4</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth3</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth2</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>12</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth1</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>6</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth0</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>dsk_depth_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane deskew depths&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>depth4</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth3</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth2</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>12</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth1</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>6</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth0</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>dsk_depth_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane deskew depths&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>depth4</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth3</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth2</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>12</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth1</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>6</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>depth0</ipxact:name>
              <ipxact:description>&lt;b&gt;Deskew depth for one of the PCS Virtual lanes&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pcs_test_err_cnt</ipxact:name>
            <ipxact:description>&lt;b&gt;Applies to 100G/50G ONLY.  RX PCS Test Error Count&lt;/b&gt;&lt;p&gt;Counts the number of times a block other than a scrambled idle is received when in RX test mode. Rolls over when max count reached, can be captured by snapshot&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_bitslip_cnt</ipxact:name>
            <ipxact:description>&lt;b&gt;Applies to 25G/10G ONLY.  BitSlip Count&lt;/b&gt;&lt;p&gt;Status register to provide info to correlate DL_Pulse to aligned data.  &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_0</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_1</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_2</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_3</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_4</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_5</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_6</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_7</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_8</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_9</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_10</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_11</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_12</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_13</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_14</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_15</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_16</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_17</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_18</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_lo_19</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Hi&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.  Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>29</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_count</ipxact:name>
              <ipxact:description>&lt;b&gt;Alignment Marker Interval Count&lt;/b&gt;&lt;p&gt; Snapshot of AM Interval Counter (num blocks received since last AM)  &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0x3fff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>14</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Position&lt;/b&gt;&lt;p&gt; Snapshot of Bit-slip value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_blk_phase</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Block Aligner Block Phase&lt;/b&gt;&lt;p&gt; Snapshot of Block-phase value from Block Aligner &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gbstate</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Gearbox State 100G&lt;/b&gt;&lt;p&gt; Snapshot of 66:110 Gearbox state &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_0</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_1</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_2</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_3</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_4</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_5</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_6</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_7</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_8</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_9</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_10</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_11</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_12</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_13</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_14</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_15</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_16</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_17</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_18</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_vl_data_hi_19</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP VL Data Lo&lt;/b&gt;&lt;p&gt;Register containing info for PTP calcs for a Local VL Datapath.   Registers 4-19 apply to 100G only. 97 &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>Spare</ipxact:name>
              <ipxact:description>&lt;b&gt; Spare&lt;/b&gt;&lt;p&gt; Spare bits. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_al_pos_50g</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Position for 50G&lt;/b&gt;&lt;p&gt; Bit Slip value for50G Block Aligner . &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb33to66_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Input Gearbox 33to66 Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit1=cntr, bit0=i_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>22</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_gb110_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Gearbox gb_66_110 (100G) &amp; sep50 (50G) Datapath Occupancy&lt;/b&gt;&lt;p&gt; For 100G:  Data Valid Status for PTP Occupancy calcs. bit2=dout_valid, bit1=ena_r, bit0=ena.  For 50G:  bit2 = din_phase, bit1=o_dout_valid, bit0=i_din_valid &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_am_detect_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;AM Detect Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=ptp_last_was_end, bit1=ptp_last_was_start, bit0=o_am_dout_valid. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ptp_blk_align_occupancy</ipxact:name>
              <ipxact:description>&lt;b&gt;Block Aligner Datapath Occupancy&lt;/b&gt;&lt;p&gt; Data Valid Status for PTP Occupancy calcs. bit2=i_din_vld, bit1=din_vld_r, bit0=o_dout_vld. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_vl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local VL number&lt;/b&gt;&lt;p&gt; Identifies the Local VL datapath to which this PTP Info corresponds. &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>local_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;Local PL number&lt;/b&gt;&lt;p&gt; Indicates the PHY Lane that sources this Local VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>vlane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;Remote VL number&lt;/b&gt;&lt;p&gt; Indicates the Virtual Lane number derived from the AMs received on this Loal VL Datapath &lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ptp_lal</ipxact:name>
            <ipxact:description>&lt;b&gt;PTP Last-AM Lane&lt;/b&gt;&lt;p&gt;5-bit encoded field that indicates which Local Lane received its AM last.  When multiple lanes arrive last, the Smallest Local Lane # is reported.&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>count</ipxact:name>
              <ipxact:description>&lt;b&gt;PTP Last-AM Lane&lt;/b&gt;&lt;p&gt; 5-bit encoded field that indicates which Local Lane received its AM last.  When multiple lanes arrive last, the Smallest Local Lane # is reported.&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_aibif_skew_monitor</ipxact:name>
            <ipxact:description>&lt;b&gt;Defines  the status of skew monitor for TX PLD&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_dsk_active_channel</ipxact:name>
            <ipxact:description>&lt;b&gt;Defines  the status of deskew active channel for TX PLD&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pld_status</ipxact:name>
            <ipxact:description>&lt;b&gt;Defines  the status fields for TX PLD&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>aibif_status</ipxact:name>
            <ipxact:description>&lt;b&gt;Defines the misc status fields for AIBIF&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>txpldfifo_stat_hold</ipxact:name>
            <ipxact:description>txpldfifo_stat_hold_1: TX FIFO Sticky flags</ipxact:description>
            <ipxact:addressOffset>0x1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>txpldfifo_stat_inten</ipxact:name>
            <ipxact:description>txpldfifo_stat_hold_1: TX FIFO Sticky flags - set to 1 to enalble interrupt</ipxact:description>
            <ipxact:addressOffset>0x1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pcs_status_reserved</ipxact:name>
            <ipxact:description>&lt;b&gt;Reserved Status Bits&lt;/b&gt;&lt;p&gt; Spare bits for ECO, etc.  See PCS MAS for details.&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>mac_cfg</ipxact:name>
          <ipxact:addressOffset>0x3000</ipxact:addressOffset>
          <ipxact:range>0x3fc</ipxact:range>
          <ipxact:register>
            <ipxact:name>link_fault_config</ipxact:name>
            <ipxact:description>&lt;b&gt;Link Fault Configuration&lt;/b&gt;&lt;p&gt;Configures EHIP link fault behavior&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_lf</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Link Fault Reporting&lt;/b&gt;&lt;p&gt;0:The TX PCS will not respond to link faults&lt;br&gt;1:The TX PCS will transmit link fault messages based on link faults detected by the RX&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>en_unidir</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Unidirectional Link Fault&lt;/b&gt;&lt;p&gt;1:EHIP enables support for unidirectional link fault signalling as described in Clause 66&lt;br&gt; Remote faults will have no impact on TX data, and Local faults will cause the TX to transmit Remote fault Ordered sets between frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>disable_rf</ipxact:name>
              <ipxact:description>&lt;b&gt;Send idles instead of remote faults for local faults in unidirectional mode&lt;/b&gt;&lt;p&gt;1:In unidirectional mode, local faults cause the TX to transmit Idles&lt;br&gt;0:In unidirectional mode, local faults cause the TX to transmit Remote Faults (spec default)&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>force_rf</ipxact:name>
              <ipxact:description>&lt;b&gt;Force the TX MAC to transmit Remote Faults when link fault signaling is on&lt;/b&gt;&lt;p&gt;1:TX MAC transmits Remote Faults&lt;br&gt;0:TX MAC operates normally&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ipg_col_rem</ipxact:name>
            <ipxact:description>&lt;b&gt;IPG Words to remove per Alignment Marker Period&lt;/b&gt;&lt;p&gt;16b value that sets the number of IPG words that will be removed during an alignment marker period for a fully occupied link to make space for alignment markers&lt;br&gt;This parameter can also be used to scale IPG in ppm increments for rate balance&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ipg_col_rem</ipxact:name>
              <ipxact:description>&lt;b&gt;IPG_COL_REM&lt;/b&gt;&lt;p&gt;16b value that sets the number of idle words to remove from IPG in an AM period to make space for alignment markers.&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0014</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>max_tx_size_config</ipxact:name>
            <ipxact:description>&lt;b&gt;Max TX Frame Size&lt;/b&gt;&lt;p&gt;16b value that sets the maximum TX frame size. When TX frames exceed this size, the CNTR_TX_OVERSIZE statistic is incremented&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>max_tx</ipxact:name>
              <ipxact:description>&lt;b&gt;MAX_TX_SIZE_CONFIG&lt;/b&gt;&lt;p&gt;Sets the maximum size of a TX frame in octets before it will be counted as an oversize frame&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x05ee</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>txmac_control</ipxact:name>
            <ipxact:description>&lt;b&gt;TX MAC Configuration&lt;/b&gt;&lt;p&gt;Configuration register for TX MAC features&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_saddr_insert</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Source Address Insertion&lt;/b&gt;&lt;p&gt;0:Client provides Source Address&lt;br&gt;1:TX MAC inserts source addresses stored in CSRs&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>disable_txmac</ipxact:name>
              <ipxact:description>&lt;b&gt;Disable TX MAC&lt;/b&gt;&lt;p&gt;0:TX MAC operates normally&lt;br&gt;1:TX MAX is disabled - it behaves as though it has been PAUSED by the remote link until disable is turned off&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>disable_txvlan</ipxact:name>
              <ipxact:description>&lt;b&gt;Disable VLAN detection for TX Stats&lt;/b&gt;&lt;p&gt;0:TX frames with VLAN headers will be counted as VLAN frames in the TX stats&lt;br&gt;1:VLAN headers will not be considered by the TX stats block&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>txmac_ehip_cfg</ipxact:name>
            <ipxact:description>&lt;b&gt;EHIP TX MAC Feature Configuration&lt;/b&gt;&lt;p&gt;Register for configuring EHIP specific TX MAC features&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_pp</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable TX Preamble Passthrough&lt;/b&gt;&lt;p&gt;1:Preable-passthrough mode enabled - bytes 1 to 7 of each SOP word will be used as preamble bytes at the start of the Ethernet packet&lt;br&gt;0:A standard Ethernet preamble will be used for TX packets&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>ipg</ipxact:name>
              <ipxact:description>&lt;b&gt;DIC Average Min IPG&lt;/b&gt;&lt;p&gt;Sets the average minimum IPG enforced by the Deficit Idle Counter&lt;br&gt;2'd0: 12 bytes (default)&lt;br&gt;2'd1:10 bytes&lt;br&gt;2'd2:8 bytes&lt;br&gt;2'd3:1 byte&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>tx_plen_en</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable TX Packet Length Check&lt;/b&gt;&lt;p&gt;1: TX stats checks TX packet length error &lt;br&gt;0:TX stats does not check TX packet length error&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>4</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>txcrc_covers_preamble</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable CRC over preamble&lt;/b&gt; &lt;p&gt;0:TX CRC calculated over Ethernet Frame (default)&lt;br&gt;1:TX CRC calculated over frame plus preamble&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>txmac_saddrl</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 32 bits of the TX MAC Source Address, which is used when Source Address Insertion is enabled&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>saddrl</ipxact:name>
              <ipxact:description>&lt;b&gt;Source Address Insertion Source Address lower bytes&lt;/b&gt;&lt;p&gt;lower 4 bytes of the 6 byte source address that is inserted by the TX MAC when TX source address insertion is enabled.&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x22334455</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>txmac_saddrh</ipxact:name>
            <ipxact:description>&lt;b&gt;Upper 16 bits of the TX MAC Source Address, which is used when Source Address Insertion is enabled&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>saddrh</ipxact:name>
              <ipxact:description>&lt;b&gt;Source Address Insertion Source Address upper bytes&lt;/b&gt;&lt;p&gt;upper 2 bytes of the 6 byte source address that is inserted by the TX MAC when TX source address insertion is enabled.&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0011</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>max_rx_size_config</ipxact:name>
            <ipxact:description>&lt;b&gt;Max RX Frame Size&lt;/b&gt;&lt;p&gt;16b value that sets the maximum RX frame size. When RX frames exceed this size, the CNTR_RX_OVERSIZE statistic is incremented, and the appropriate rx_error bit is asserted with EOP on the frame to indicate the frame is oversize&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>max_rx</ipxact:name>
              <ipxact:description>&lt;b&gt;MAX_RX_SIZE_CONFIG&lt;/b&gt;&lt;p&gt;Sets the maximum size of a RX frame in octets before it will be counted as an oversize frame&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x05ee</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>mac_crc_config</ipxact:name>
            <ipxact:description>&lt;b&gt;RX CRC Forwarding&lt;/b&gt;&lt;p&gt;Controls whether EHIP forwards FCS with each frame, or removes it&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>forward_rx_crc</ipxact:name>
              <ipxact:description>&lt;b&gt;Forward RX CRC values&lt;/b&gt;&lt;p&gt;0:Remove CRC from RX frames&lt;br&gt;1:Leave CRC in RX frames and forward it to RX Client logic&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rxmac_control</ipxact:name>
            <ipxact:description>&lt;b&gt;RX MAC Configuration&lt;/b&gt;&lt;p&gt;Configuration register for RX MAC features&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>remove_rx_pad</ipxact:name>
              <ipxact:description>&lt;b&gt;Remove PADs from padded frames&lt;/b&gt;&lt;p&gt;0:Padded frames are not altered&lt;br&gt;1:Pads are removed from padded frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>enforce_max_rx</ipxact:name>
              <ipxact:description>&lt;b&gt;Enforce Maximum frame size on RX packets&lt;/b&gt;&lt;p&gt;0:Ovesized frames are not altered&lt;br&gt;1:Frames are ended with FCS error if they exceed the programmed rx max frame size&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>7</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>en_strict_preamble</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Strict Preamble Checking&lt;/b&gt;&lt;p&gt;0:Custom Preamble bytes are allowed between SOP and SFD&lt;br&gt;1:Packets will be dropped if they do not have standard preamble bytes&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>4</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>en_check_sfd</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Start Frame Delimiter Checking&lt;/b&gt;&lt;p&gt;0:Custom SFD bytes are allowed in preambles&lt;br&gt;1:Packets will be dropped if they do not have a standard Start Frame Delimiter&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>disable_rxvlan</ipxact:name>
              <ipxact:description>&lt;b&gt;Disable RX VLAN detection&lt;/b&gt;&lt;p&gt;0:EHIP detects VLAN frames, counts them separately in stats, and marks them at EOP&lt;br&gt;1:EHIP ignores VLAN in RX data, and treats VLAN headers as payload bytes&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>en_plen</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Packet Length Checking&lt;/b&gt;&lt;p&gt;1:EHIP will assert the length error bit of rx_error at EOP for Frames where the Type/Length field is a length, and the length advertized is greater than the length of the frame that was received&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rxmac_ehip_cfg</ipxact:name>
            <ipxact:description>&lt;b&gt;EHIP RX MAC Feature Configuration&lt;/b&gt;&lt;p&gt;Register for configuring EHIP specific RX MAC features&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>mac_lb_mode</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable MAC LoopBAck Mode&lt;/b&gt; &lt;p&gt;0:Normal opeartion PCS RX
        to MAC RX(default)&lt;br&gt;1:MAC Tx to MAC Rx&lt;br&gt;2: AIB Tx to MAC Rx&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>rxcrc_covers_preamble</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable CRC over preamble&lt;/b&gt; &lt;p&gt;0:RX CRC calculated over Ethernet Frame (default)&lt;br&gt;1:RX CRC calculated over frame plus preamble&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>en_pp</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable RX Preamble Passthrough&lt;/b&gt;&lt;p&gt;1:Preable-passthrough mode enabled - the preamble received with each packet will be passed to the user &lt;br&gt;0:RX preamble will not be passed to the user&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pause_en</ipxact:name>
            <ipxact:description>&lt;b&gt;Enable TX Pause ports&lt;/b&gt;&lt;p&gt;Each bit enables the corresponding PFC TX pause port&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_pfc_port</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable TX PAUSE or TX PFC port. Bits 7:0 are for PFC, bit 8 is for PAUSE&lt;/b&gt;&lt;p&gt;1:Corresponding tx_pfc_pause port can be used to trigger TX PFC frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pause_request</ipxact:name>
            <ipxact:description>&lt;b&gt;TX Pause Request&lt;/b&gt;&lt;p&gt;An alternate way to request the transmission of TX Pause frames&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>req_pause</ipxact:name>
              <ipxact:description>&lt;b&gt;Request TX PAUSE or TX PFC. Bits 7:0 are for PFC, bit 8 is for PAUSE&lt;/b&gt;&lt;p&gt;Works the same way as the corresponding tx_pause port or tx_pfc port&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>retransmit_xoff_holdoff_en</ipxact:name>
            <ipxact:description>&lt;b&gt;Enable automatic TX Pause Retransmission&lt;/b&gt;&lt;p&gt;Turns on automatic XOFF pause frame retransmission using a holdoff timer for the corresponding tx_pfc_pause port&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_holdoff</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Holdoff timer. Bits 7:0 are for PFC, bit 9 is for PAUSE&lt;/b&gt;&lt;p&gt;1:Holdoff timer enabled. EHIP will transmit a new set of XOFF frames whenever the holdoff timer expires with tx_pfc_pause high for the corresponding queue&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1ff</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>retransmit_xoff_holdoff_quanta</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pause_quanta</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_xof_en_tx_pause_qnumber</ipxact:name>
            <ipxact:description>&lt;b&gt;Enable TX XOFF &lt;/b&gt;&lt;p&gt;In Standard flow control mode,activates automatic TX response to XOFF requests from the link partner&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_xoff_qnum_sel</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable XOFF&lt;/b&gt;&lt;p&gt;1=EHIP will respond to XOFF requests it receives by stopping the flow of TX data&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cfg_retransmit_holdoff_en</ipxact:name>
            <ipxact:description>&lt;b&gt;Enable uniform holdoff&lt;/b&gt;&lt;p&gt;In PFC mode, make all queues use a holdoff time that is max(per_queue_holdoff,uniform_holdoff)&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_holdoff_all</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable uniform holdoff&lt;/b&gt;&lt;p&gt;All queues must use a holdoff at least as long as the holdoff programmed into CFG_RETRANSMIT_HOLDOFF_QUANTA&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cfg_retransmit_holdoff_quanta</ipxact:name>
            <ipxact:description>&lt;b&gt;Set uniform holdoff&lt;/b&gt;&lt;p&gt;16b value specifying the minimum holdoff time for all PFC queues when CFG_RETRANSMIT_HOLDOFF_EN=1&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_all_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Uniform holdoff time&lt;/b&gt;&lt;p&gt;16b minimum holdoff time required of all PFC queues when CFG_RETRANSMIT_HOLDOFF_EN=1. Min value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pfc_daddrl</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Destination address for Flow Control&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Destination MAC address used for SFC and PFC frames&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>daddrl</ipxact:name>
              <ipxact:description>&lt;b&gt;Flow control Destination Address&lt;/b&gt;&lt;p&gt;lower 4 bytes of the 6 byte destination address used for SFC and PFC frames.&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xc2000001</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pfc_daddrh</ipxact:name>
            <ipxact:description>&lt;b&gt;Higher 2 bytes of the Destination address for Flow Control&lt;/b&gt;&lt;p&gt;Sets the higher 2 bytes of the 6 byte Destination MAC address used for SFC and PFC frames&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>daddrh</ipxact:name>
              <ipxact:description>&lt;b&gt;Flow control Destination Address&lt;/b&gt;&lt;p&gt;1 byte of the 6 byte destination address used for SFC and PFC frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0180</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pfc_saddrl</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Source address for Flow Control frames&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Source MAC address used for SFC and PFC frames&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>saddrl</ipxact:name>
              <ipxact:description>&lt;b&gt;Lower 4 bytes of the Flow control Source Address&lt;/b&gt;&lt;p&gt;Lower 4 bytes of the 6 byte source address used for SFC and PFC frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xcbfc5add</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_pfc_saddrh</ipxact:name>
            <ipxact:description>&lt;b&gt;Higher 2 bytes of the Source address for Flow Control frames&lt;/b&gt;&lt;p&gt;Sets the higher 2 bytes of the 6 byte Source MAC address used for SFC and PFC frames&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>saddrh</ipxact:name>
              <ipxact:description>&lt;b&gt;Higher 2 bytes of the Flow control Source Address&lt;/b&gt;&lt;p&gt;Higher 2 bytes of the 6 byte source address used for SFC and PFC frames.&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xe100</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>txsfc_ehip_cfg</ipxact:name>
            <ipxact:description>&lt;b&gt;EHIP TX Flow Control Feature Configuration&lt;/b&gt;&lt;p&gt;Register for configuring EHIP specific TX Flow Control Features&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_sfc</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Standard Flow Control TX&lt;/b&gt;&lt;p&gt;1:Enable Standard Flow Control (link PAUSE)&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>en_pfc</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Priority Flow Control TX&lt;/b&gt;&lt;p&gt;1:Enable Priority Flow Control&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pause_enable</ipxact:name>
            <ipxact:description>&lt;b&gt;Enable RX Pause Frame Processing&lt;/b&gt;&lt;p&gt;Makes EHIP process incoming pause frames for the selected queues&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_rx_pause</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Rx Pause&lt;/b&gt;&lt;p&gt;1:Enable pause frame processing for selected queue&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pause_fwd</ipxact:name>
            <ipxact:description>&lt;b&gt;Forward Pause Frames&lt;/b&gt;&lt;p&gt;Enables pause frame forwarding&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rx_pause_fwd</ipxact:name>
              <ipxact:description>&lt;b&gt;Forward Pause Frames&lt;/b&gt;&lt;p&gt;1:Forward all flow control frames to the application after processing them&lt;br&gt;0:Do not forward flow control frames that match the RX destination address for flow control to the application&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pause_daddrl</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Destination address for RX Pause Frames&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Destination MAC Address that must be found in incoming SFC and PFC frames for them to be processed&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rx_pause_daddrl</ipxact:name>
              <ipxact:description>&lt;b&gt;Lower bytes of the RX Flow Control Destination Address&lt;/b&gt;&lt;p&gt;Lower 4 bytes of the 6 byte destination address that must be found in incoming SFC and PFC frames.&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xc2000001</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pause_daddrh</ipxact:name>
            <ipxact:description>&lt;b&gt;Higher 2 bytes of the Destination address for RX Pause Frames&lt;/b&gt;&lt;p&gt;Sets the 6 byte Destination MAC Address that must be found in incoming SFC and PFC frames for them to be processed&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rx_pause_daddrh</ipxact:name>
              <ipxact:description>&lt;b&gt;Higher bytes of the RX Flow Control Destination Address&lt;/b&gt;&lt;p&gt;Higher 2 bytes of the 6 byte destination address that must be found in incoming SFC and PFC frames.&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0180</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rxsfc_ehip_cfg</ipxact:name>
            <ipxact:description>&lt;b&gt;EHIP RX Flow Control Feature Configuration&lt;/b&gt;&lt;p&gt;Register for configuring EHIP specific RX Flow Control Features&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>en_sfc</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Standard Flow Control RX&lt;/b&gt;&lt;p&gt;1:Enable Standard Flow Control (link PAUSE)&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>en_pfc</ipxact:name>
              <ipxact:description>&lt;b&gt;Enable Priority Flow Control RX&lt;/b&gt;&lt;p&gt;1:Enable Priority Flow Control&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_config</ipxact:name>
            <ipxact:description>&lt;b&gt;Configure TX Statistics Counters&lt;/b&gt;&lt;p&gt;Configuration bits to control the behavior of the TX Statistics counters&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rst_tx_stats</ipxact:name>
              <ipxact:description>&lt;b&gt;Reset TX Statistics&lt;/b&gt;&lt;p&gt;1:Reset all TX Stats counters&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>rst_tx_parity</ipxact:name>
              <ipxact:description>&lt;b&gt;Reset the TX Statistics Parity Error bit&lt;/b&gt;&lt;p&gt;1:Reset the parity error bit in CNTR_TX_STATUS&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_config</ipxact:name>
            <ipxact:description>&lt;b&gt;Configure RX Statistics Counters&lt;/b&gt;&lt;p&gt;Configuration bits to control the behavior of the RX Statistics counters&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rst_rx_stats</ipxact:name>
              <ipxact:description>&lt;b&gt;Reset RX Statistics&lt;/b&gt;&lt;p&gt;1:Reset all RX Stats counters&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>rst_rx_parity</ipxact:name>
              <ipxact:description>&lt;b&gt;Reset the RX Statistics Parity Error bit&lt;/b&gt;&lt;p&gt;1:Reset the parity error bit in CNTR_RX_STATUS&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_pause_quanta_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_pause_quanta_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x288</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_pause_quanta_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x28c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_pause_quanta_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x290</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_pause_quanta_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x294</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_pause_quanta_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x298</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_pause_quanta_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x29c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_pause_quanta_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the pause quanta that will be transmitted in each XOFF frame sent&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>pause_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;Pause quanta&lt;/b&gt;&lt;p&gt;16b value specifying the Quanta value transmitted in XOFF frames&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_holdoff_quanta_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_holdoff_quanta_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_holdoff_quanta_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_holdoff_quanta_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_holdoff_quanta_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_holdoff_quanta_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_holdoff_quanta_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>pfc_holdoff_quanta_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Holdoff Quanta&lt;/b&gt;&lt;p&gt;16b value specifying the holdoff time before XOFF is retransmitted &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>holdoff_quanta</ipxact:name>
              <ipxact:description>&lt;b&gt;holdoff quanta&lt;/b&gt;&lt;p&gt;16b value specifying holdoff time before another XOFF is transmitted. Minimum value is 1&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0xffff</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>debug_bus_cfg</ipxact:name>
            <ipxact:description>&lt;b&gt;debug bus configuration register&lt;/b&gt;&lt;p&gt;Register selects debug
    bus port. Detailed description in FS for bus selection&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>mac_reserved1</ipxact:name>
            <ipxact:description>&lt;b&gt;Reserved Register register&lt;/b&gt;&lt;p&gt;Reserved  Register for future
    usage.  &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>mac_reserved2</ipxact:name>
            <ipxact:description>&lt;b&gt;Reserved Register register&lt;/b&gt;&lt;p&gt;Reserved  Register for future
    usage.  &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>mac_reserved3</ipxact:name>
            <ipxact:description>&lt;b&gt;Reserved Register register&lt;/b&gt;&lt;p&gt;Reserved  Register for future
    usage.  &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>mac_reserved4</ipxact:name>
            <ipxact:description>&lt;b&gt;Reserved Register register&lt;/b&gt;&lt;p&gt;Reserved  Register for future
    usage.  &lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_extra_latency</ipxact:name>
            <ipxact:description>&lt;b&gt;Extra PTP latency&lt;/b&gt;&lt;p&gt;32b specifying extra latency that EHIP will add to outgoing timestamps&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>extra_latency</ipxact:name>
              <ipxact:description>&lt;b&gt;Extra PTP latency&lt;/b&gt;&lt;p&gt;32b field specifying the sign and magnitude for extra latency EHIP adds to outgoing timestamps&lt;/p&gt;&lt;br&gt;
            &lt;ul&gt;
                Bit[31] 0 for positive adjustment or 1 for negative adjustment
                Bit[30:16] extra latency magnitude in nanoseconds
                Bit[15:0] extra latency magnitude in fractional nanoseconds
            &lt;/ul&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_ui</ipxact:name>
            <ipxact:description>&lt;b&gt;The duration of 1 Unit Interval&lt;/b&gt;&lt;p&gt;32b specifying duration of 1 unit interval&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ui</ipxact:name>
              <ipxact:description>&lt;b&gt;The duration of 1 Unit Interval&lt;/b&gt;&lt;p&gt;32b specifying duration of 1 unit interval&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_fec_mode</ipxact:name>
            <ipxact:description>&lt;b&gt;FEC mode&lt;/b&gt;&lt;p&gt;6 bits to indicate FEC configuration mode, eg: no FEC, KR-FEC, KP-FEC, LL-FEC&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_phy_lane_num</ipxact:name>
            <ipxact:description>&lt;b&gt;XCVR physical lane number&lt;/b&gt;&lt;p&gt;6b indicate physical lane configuration in XCVR&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>lane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;XCVR physical lane number&lt;/b&gt;&lt;p&gt;6b indicate physical lane configuration in XCVR&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x01</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_ap_filter</ipxact:name>
            <ipxact:description>&lt;b&gt;Async pulse filter&lt;/b&gt;&lt;p&gt;16 bits specify number of Async pulse to be filtered so that it will not be consume by PTP block for timestamp processing. This is only valid in 10/25G non FEC mode&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ap_filter</ipxact:name>
              <ipxact:description>&lt;b&gt;Async pulse filter&lt;/b&gt;&lt;p&gt;16 bits specify number of Async pulse to be filtered so that it will not be consume by PTP block for timestamp processing. This is only valid in 10/25G non FEC mode&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x2fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x300</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x304</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x308</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x30c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x310</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_8</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x314</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_9</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x318</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_10</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x31c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_11</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x320</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_12</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x324</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_13</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x328</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_14</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x32c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_15</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x330</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_16</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x334</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_17</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x338</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_18</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x33c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_vl_offset_19</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x340</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_extra_latency</ipxact:name>
            <ipxact:description>&lt;b&gt;Extra PTP latency&lt;/b&gt;&lt;p&gt;32b specifying extra latency that EHIP will add to incoming timestamps&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x344</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>extra_latency</ipxact:name>
              <ipxact:description>&lt;b&gt;Extra PTP latency&lt;/b&gt;&lt;p&gt;32b field specifying the sign and magnitude for extra latency EHIP adds to incoming timestamps&lt;/p&gt;&lt;br&gt;
            &lt;ul&gt;
                Bit[31] 0 for positive adjustment or 1 for negative adjustment
                Bit[30:16] extra latency magnitude in nanoseconds
                Bit[15:0] extra latency magnitude in fractional nanoseconds
            &lt;/ul&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_ui</ipxact:name>
            <ipxact:description>&lt;b&gt;The duration of 1 Unit Interval&lt;/b&gt;&lt;p&gt;32b specifying duration of 1 unit interval&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x348</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ui</ipxact:name>
              <ipxact:description>&lt;b&gt;The duration of 1 Unit Interval&lt;/b&gt;&lt;p&gt;32b specifying duration of 1 unit interval&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_fec_mode</ipxact:name>
            <ipxact:description>&lt;b&gt;FEC mode&lt;/b&gt;&lt;p&gt;6 bits to indicate FEC configuration mode, eg: no FEC, KR-FEC, KP-FEC, LL-FEC&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x34c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_phy_lane_num</ipxact:name>
            <ipxact:description>&lt;b&gt;XCVR physical lane number&lt;/b&gt;&lt;p&gt;6b indicate physical lane configuration in XCVR&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x350</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>lane_num</ipxact:name>
              <ipxact:description>&lt;b&gt;XCVR physical lane number&lt;/b&gt;&lt;p&gt;6b indicate physical lane configuration in XCVR&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x01</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_ap_filter</ipxact:name>
            <ipxact:description>&lt;b&gt;Async pulse filter&lt;/b&gt;&lt;p&gt;16 bits specify number of Async pulse to be filtered so that it will not be consume by PTP block for timestamp processing. This is only valid in 10/25G non FEC mode&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x354</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>ap_filter</ipxact:name>
              <ipxact:description>&lt;b&gt;Async pulse filter&lt;/b&gt;&lt;p&gt;16 bits specify number of Async pulse to be filtered so that it will not be consume by PTP block for timestamp processing. This is only valid in 10/25G non FEC mode&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x358</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x35c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x360</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x364</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x368</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x36c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x370</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x374</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_8</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x378</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_9</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x37c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_10</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x380</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_11</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x384</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_12</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x388</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_13</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x38c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_14</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x390</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_15</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x394</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_16</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x398</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_16</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_17</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x39c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_17</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_18</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_18</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_offset_19</ipxact:name>
            <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_offset</ipxact:name>
              <ipxact:description>&lt;b&gt;Virtual lane offset&lt;/b&gt;&lt;p&gt;32b specifying offset from alignment marker pulse&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_vl_to_pl_19</ipxact:name>
            <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>vl_to_pl</ipxact:name>
              <ipxact:description>&lt;b&gt;VL to PL mapping&lt;/b&gt;&lt;p&gt;5b specifying the mapping from VL to PL&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_pkt_n_ts_rx_ctr</ipxact:name>
            <ipxact:description>&lt;b&gt;RX n-timestamp counter&lt;/b&gt;&lt;p&gt;20 bits decides which numbered packet needs to be timestamped&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x3f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>n_ts_ctr</ipxact:name>
              <ipxact:description>&lt;b&gt;RX n-timestamp counter&lt;/b&gt;&lt;p&gt;20 bits decides which numbered packet needs to be timestamped&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0xfffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>20</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>mac_stats</ipxact:name>
          <ipxact:addressOffset>0x3000</ipxact:addressOffset>
          <ipxact:range>0xc7c</ipxact:range>
          <ipxact:register>
            <ipxact:name>cntr_tx_fragments_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Frames &lt; 64 bytes with CRC error&lt;/b&gt;&lt;p&gt;Number of frames with less than 64 bytes and a CRC error&lt;br&gt;This CSR can be mapped to etherStatsFragments&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x800</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_jabbers_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Oversized frames with CRC error&lt;/b&gt;&lt;p&gt;Number of frames with more octets than than the programmed maximum and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x808</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_fcs_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Frames of any size with a CRC error&lt;/b&gt;&lt;p&gt;Number of frames of any size with a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x810</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_fcs_err_okpkt_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Frames of any size with a CRC error on OK packet&lt;/b&gt;&lt;p&gt;Number of frames of any size with a CRC error on OK packet&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x818</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_mcast_data_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast data frames with CRC error&lt;/b&gt;&lt;p&gt;Number of data frames -not a control type- with a multicast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x820</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_bcast_data_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast data frames with CRC error&lt;/b&gt;&lt;p&gt;Number of data frames with a broadcast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x828</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_ucast_data_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast data frames with CRC error&lt;/b&gt;&lt;p&gt;Number of data frames with a unicast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x830</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_mcast_ctrl_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast control frames with CRC error&lt;/b&gt;&lt;p&gt;Number of control frames with a multicast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x838</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_bcast_ctrl_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast control frames with CRC error&lt;/b&gt;&lt;p&gt;Number of control frames with a broadcast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x840</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_ucast_ctrl_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast control frames with CRC error&lt;/b&gt;&lt;p&gt;Number of control frames with a unicast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x848</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_pause_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause frame with CRC error&lt;/b&gt;&lt;p&gt;Number of PAUSE (SFC) frames with a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x850</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_64b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;64 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 64 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x858</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_64b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;64 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 64 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x85c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_65to127b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;65 to 127 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 65 to 127 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x860</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_65to127b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;65 to 127 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 65 to 127 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x864</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_128to255b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;128 to 257 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 128 to 257 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x868</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_128to255b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;128 to 257 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 128 to 257 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x86c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_256to511b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;256 to 511 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 258 to 511 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x870</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_256to511b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;256 to 511 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 258 to 511 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x874</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_512to1023b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;512 to 1023 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 512 to 1023 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x878</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_512to1023b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;512 to 1023 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 512 to 1023 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x87c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_1024to1518b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;1024 to 1518 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 1024 to 1518 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x880</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_1024to1518b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;1024 to 1518 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 1024 to 1518 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x884</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_1519tomaxb_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;1519 to max size frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 1519 to the programmed maximum size in bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x888</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_1519tomaxb_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;1519 to max size frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 1519 to the programmed maximum size in bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x88c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_oversize_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Oversize frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length greater than the programmed maximum size in bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x890</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_mcast_data_ok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a multicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x898</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_mcast_data_ok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a multicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x89c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_bcast_data_ok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a broadcast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_bcast_data_ok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a broadcast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_ucast_data_ok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a unicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_ucast_data_ok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a unicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_mcast_ctrl_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with a multicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_mcast_ctrl_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with a multicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_bcast_ctrl_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with a broadcast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_bcast_ctrl_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with a broadcast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_ucast_ctrl_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with unicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_ucast_ctrl_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with unicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_pause_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause frames without error&lt;/b&gt;&lt;p&gt;Number of PAUSE (SFC) frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_pause_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause frames without error&lt;/b&gt;&lt;p&gt;Number of PAUSE (SFC) frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_runt_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Frames with &lt; 64 bytes and a CRC error&lt;/b&gt;&lt;p&gt;Frames with &lt;64 bytes and a CRC error TODO: this is the same as fragments&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_st_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Number of frame starts&lt;/b&gt;&lt;p&gt;Number of frame starts&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_st_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Number of frame starts&lt;/b&gt;&lt;p&gt;Number of frame starts&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_lenerr_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Number of length error&lt;/b&gt;&lt;p&gt;Number of length error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_pfc_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frame with CRC error&lt;/b&gt;&lt;p&gt;Number of PFC frames with a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_pfc_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_pfc_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_payloadoctetsok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_payloadoctetsok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x8fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_octetsok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x900</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_octetsok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x904</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_malformed_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x908</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_dropped_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x910</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_badlt_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x918</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_total_ptp_pkts</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Destination address for RX Pause Frames&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Destination MAC Address that must be found in incoming SFC and PFC frames for them to be processed&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x920</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_total_1step_ptp_pkts</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Destination address for RX Pause Frames&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Destination MAC Address that must be found in incoming SFC and PFC frames for them to be processed&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x924</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_total_2step_ptp_pkts</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Destination address for RX Pause Frames&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Destination MAC Address that must be found in incoming SFC and PFC frames for them to be processed&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x928</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_total_v1_ptp_pkts</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Destination address for RX Pause Frames&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Destination MAC Address that must be found in incoming SFC and PFC frames for them to be processed&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x92c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_tx_total_v2_ptp_pkts</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Destination address for RX Pause Frames&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Destination MAC Address that must be found in incoming SFC and PFC frames for them to be processed&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x930</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_fragments_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Frames &lt; 64 bytes with CRC error&lt;/b&gt;&lt;p&gt;Number of frames with less than 64 bytes and a CRC error&lt;br&gt;This CSR can be mapped to etherStatsFragments&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x934</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_jabbers_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Oversized frames with CRC error&lt;/b&gt;&lt;p&gt;Number of frames with more octets than than the programmed maximum and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x93c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_fcs_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Frames of any size with a CRC error&lt;/b&gt;&lt;p&gt;Number of frames of any size with a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x944</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_fcs_err_okpkt_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Frames of any size with a CRC error on OK packet&lt;/b&gt;&lt;p&gt;Number of frames of any size with a CRC error on OK packet&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x94c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_mcast_data_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast data frames with CRC error&lt;/b&gt;&lt;p&gt;Number of data frames -not a control type- with a multicast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x954</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_bcast_data_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast data frames with CRC error&lt;/b&gt;&lt;p&gt;Number of data frames with a broadcast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x95c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_ucast_data_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast data frames with CRC error&lt;/b&gt;&lt;p&gt;Number of data frames with a unicast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x964</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_mcast_ctrl_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast control frames with CRC error&lt;/b&gt;&lt;p&gt;Number of control frames with a multicast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x96c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_bcast_ctrl_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast control frames with CRC error&lt;/b&gt;&lt;p&gt;Number of control frames with a broadcast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x974</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_ucast_ctrl_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast control frames with CRC error&lt;/b&gt;&lt;p&gt;Number of control frames with a unicast destination address and a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x97c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_pause_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause frame with CRC error&lt;/b&gt;&lt;p&gt;Number of PAUSE (SFC) frames with a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x984</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_64b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;64 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 64 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x98c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_64b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;64 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 64 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x990</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_65to127b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;65 to 127 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 65 to 127 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x994</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_65to127b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;65 to 127 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 65 to 127 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x998</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_128to255b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;128 to 257 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 128 to 257 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x99c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_128to255b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;128 to 257 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 128 to 257 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_256to511b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;256 to 511 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 258 to 511 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_256to511b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;256 to 511 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 258 to 511 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_512to1023b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;512 to 1023 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 512 to 1023 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_512to1023b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;512 to 1023 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 512 to 1023 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_1024to1518b_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;1024 to 1518 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 1024 to 1518 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_1024to1518b_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;1024 to 1518 byte frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 1024 to 1518 bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_1519tomaxb_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;1519 to max size frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 1519 to the programmed maximum size in bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_1519tomaxb_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;1519 to max size frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length of 1519 to the programmed maximum size in bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_oversize_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Oversize frames&lt;/b&gt;&lt;p&gt;Number of frames of any type with a frame length greater than the programmed maximum size in bytes&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_mcast_data_ok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a multicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_mcast_data_ok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a multicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_bcast_data_ok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a broadcast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_bcast_data_ok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a broadcast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_ucast_data_ok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a unicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_ucast_data_ok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast data frames without error&lt;/b&gt;&lt;p&gt;Number of data frames with a unicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_mcast_ctrl_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with a multicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_mcast_ctrl_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Multicast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with a multicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_bcast_ctrl_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with a broadcast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_bcast_ctrl_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Broadcast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with a broadcast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_ucast_ctrl_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with unicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_ucast_ctrl_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Unicast control frames without error&lt;/b&gt;&lt;p&gt;Number of control frames with unicast destination address and no errors&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_pause_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause frames without error&lt;/b&gt;&lt;p&gt;Number of PAUSE (SFC) frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0x9fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_pause_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Pause frames without error&lt;/b&gt;&lt;p&gt;Number of PAUSE (SFC) frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa00</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_runt_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Frames with &lt; 64 bytes and a CRC error&lt;/b&gt;&lt;p&gt;Frames with &lt;64 bytes and a CRC error TODO: this is the same as fragments&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa04</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_st_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Number of frame starts&lt;/b&gt;&lt;p&gt;Number of frame starts&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa0c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_st_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Number of frame starts&lt;/b&gt;&lt;p&gt;Number of frame starts&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_lenerr_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Number of length error&lt;/b&gt;&lt;p&gt;Number of length error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_pfc_err_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frame with CRC error&lt;/b&gt;&lt;p&gt;Number of PFC frames with a CRC error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_pfc_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_pfc_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_payloadoctetsok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_payloadoctetsok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_octetsok_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_octetsok_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_malformed_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_dropped_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_badlt_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;PFC frames without error&lt;/b&gt;&lt;p&gt;Number of PFC frames without error&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt32</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>cntr_rx_total_ptp_ts</ipxact:name>
            <ipxact:description>&lt;b&gt;Lower 4 bytes of the Destination address for RX Pause Frames&lt;/b&gt;&lt;p&gt;Sets the lower 4 bytes of the 6 byte Destination MAC Address that must be found in incoming SFC and PFC frames for them to be processed&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>stats_pcnt</ipxact:name>
              <ipxact:description>&lt;b&gt;Statistics word&lt;/b&gt;&lt;p&gt;4 bytes of an 8 byte EHIP Statistics&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_cf_overflow</ipxact:name>
            <ipxact:description>&lt;b&gt;Correction field overflow status&lt;/b&gt;&lt;p&gt;2b indicate the status of correction field&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>bit1</ipxact:name>
              <ipxact:description>&lt;b&gt;CF overflow&lt;/b&gt;&lt;p&gt;egress cf overflow&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xa9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xaa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xaa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xaa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xaac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xab0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xab4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xab8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xabc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xac0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xac4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xac8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xacc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xad0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xad4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xad8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xadc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xae0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xae4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xae8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xaec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xaf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xaf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xaf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xafc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb00</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb04</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb08</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb0c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_lo_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_med_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_hi_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ptp_tam_adj_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ts_ss_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [31:0] of the final timestamp&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>ts_ss</ipxact:name>
              <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [31:0] of the final timestamp&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ts_ss_mid</ipxact:name>
            <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [63:32] of the final timestamp&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>ts_ss</ipxact:name>
              <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [63:32] of the final timestamp&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_ts_ss_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [95:64] of the final timestamp&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>ts_ss</ipxact:name>
              <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [95:64] of the final timestamp&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>tx_vl_ss</ipxact:name>
            <ipxact:description>&lt;b&gt;VL snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read VL number SOP appeared at&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xb9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xba0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xba4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xba8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_5</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_6</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_7</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_8</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xbfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc00</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc04</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_9</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc08</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc0c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_10</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_11</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_12</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_13</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_14</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_lo_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Low 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [31:0] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_med_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;Middle 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [63:32] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_hi_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam</ipxact:name>
              <ipxact:description>&lt;b&gt;High 32 bit of reference time of alignment marker&lt;/b&gt;&lt;p&gt;32b read back bit [95:64] of reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ptp_tam_adj_pl_15</ipxact:name>
            <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>tam_adj</ipxact:name>
              <ipxact:description>&lt;b&gt;TAM adjustment&lt;/b&gt;&lt;p&gt;32b read back amount of adjustment needed for reference time of aligment marker&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ts_ss_lo</ipxact:name>
            <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [31:0] of the final timestamp&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>ts_ss</ipxact:name>
              <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [31:0] of the final timestamp&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ts_ss_mid</ipxact:name>
            <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [63:32] of the final timestamp&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>ts_ss</ipxact:name>
              <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [63:32] of the final timestamp&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_ts_ss_hi</ipxact:name>
            <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [95:64] of the final timestamp&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>ts_ss</ipxact:name>
              <ipxact:description>&lt;b&gt;Final timestamp snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read [95:64] of the final timestamp&lt;/p&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>rx_vl_ss</ipxact:name>
            <ipxact:description>&lt;b&gt;VL snapshot&lt;/b&gt;&lt;p&gt;Use this read only register in debug process to read VL number SOP appeared at&lt;/p&gt;</ipxact:description>
            <ipxact:addressOffset>0xc78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>fec</ipxact:name>
          <ipxact:addressOffset>0x6600</ipxact:addressOffset>
          <ipxact:range>0x800</ipxact:range>
          <ipxact:register>
            <ipxact:name>e25g_s0_lphy_reg_0</ipxact:name>
            <ipxact:description>lphy_reg_0 (CSR register to select return clock for UX/BK is inside lphy_reg_3)</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_lphy_reg_1</ipxact:name>
            <ipxact:description>lphy_reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_lphy_reg_3</ipxact:name>
            <ipxact:description>lphy_reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_lphy_reg_4</ipxact:name>
            <ipxact:description>lphy_reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_lphy_reg_6</ipxact:name>
            <ipxact:description>lphy_reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_0</ipxact:name>
            <ipxact:description>xcvrif_reg_0</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_1</ipxact:name>
            <ipxact:description>xcvrif_reg_1</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_2</ipxact:name>
            <ipxact:description>xcvrif_reg_2</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_3</ipxact:name>
            <ipxact:description>xcvrif_reg_3</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_4</ipxact:name>
            <ipxact:description>xcvrif_reg_4 - Unused</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_5</ipxact:name>
            <ipxact:description>xcvrif_reg_5</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_6</ipxact:name>
            <ipxact:description>xcvrif_reg_6: Per stream interleave</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_7</ipxact:name>
            <ipxact:description>xcvrif_reg_7 - Unused</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_8</ipxact:name>
            <ipxact:description>xcvrif_reg_8 - Unused</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_12</ipxact:name>
            <ipxact:description>xcvrif_reg_12</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_13</ipxact:name>
            <ipxact:description>xcvrif_reg_13</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_14</ipxact:name>
            <ipxact:description>xcvrif_reg_14</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_15</ipxact:name>
            <ipxact:description>xcvrif_reg_15</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_16</ipxact:name>
            <ipxact:description>xcvrif_reg_16</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_17</ipxact:name>
            <ipxact:description>xcvrif_reg_17</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_18</ipxact:name>
            <ipxact:description>xcvrif_reg_18</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_19</ipxact:name>
            <ipxact:description>xcvrif_reg_19</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_reg_20</ipxact:name>
            <ipxact:description>xcvrif_reg_20 - Unused</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_top</ipxact:name>
            <ipxact:description>rsfec_top</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>fec_data_mux</ipxact:name>
              <ipxact:description>Select FEC TX data source from: &lt;br&gt;
                                                           1: AIB Adapter or 0: EHIP </ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>fec_lpbk_en</ipxact:name>
              <ipxact:description>FEC Loopback enable FEC Tx output to FEC Rx input</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>fec_bypass_en</ipxact:name>
              <ipxact:description>FEC bypass enable for RX</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_core_cfg</ipxact:name>
            <ipxact:description>RSFEC core 4-lane submodule configuration</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_lane_cfg0</ipxact:name>
            <ipxact:description>RSFEC per lane configuration</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>indic_byp</ipxact:name>
              <ipxact:description>Set to bypass error indication (to reduce latency):&lt;br&gt;
                                                         0: Synchronization headers of selected 66b PCS symbols extracted from uncorrectable FEC codewords are
                                                         deliberately invalidated.&lt;br&gt;
                                                         1: 66b PCS symbols extracted from uncorrectable codewords are not explicitly marked bad.&lt;br&gt;
                                                         When the number of FEC symbol errors in a block of 8192 consecutive codewords exceeds a threshold, then
                                                         synchronization header errors will be generated towards the PCS layer for a period of 60ms to 75ms.&lt;br&gt;
                                                         Fire code:&lt;br&gt;
                                                         If .indicByp = 0, .fc = 0 then a subset of the 66b PCS symbols extracted from an uncorrectable codeword are invalidated.&lt;br&gt;
                                                         If .indicByp = 0, .fc = 1 then all the 32 PCS symbols extracted from an uncorrectable codeword are invalidated. This is required with 40GE.&lt;br&gt;
                                                         If .indicByp = 1 then no error indication occurs (hiSer is not defined with Fire code).</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>corr_byp</ipxact:name>
              <ipxact:description>Set to bypass error correction (to reduce latency). Rx data is forwarded to the client directly.&lt;br&gt;
                                                         If the data was extracted from an error???ed codeword the data is NOT explicitly invalidated.&lt;br&gt;
                                                         Note that this differs from the behavior described in Clause 91.&lt;br&gt;
                                                         The error statistics are maintained regardless of this setting; i.e. as if data was corrected.&lt;br&gt;
                                                         Only the counting of bit errors is affected as no polarity information is available in this configuration.&lt;br&gt;
                                                         Fire code:&lt;br&gt;</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_lane_cfg1</ipxact:name>
            <ipxact:description>RSFEC per lane custom AM configuration part 1</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_lane_cfg2</ipxact:name>
            <ipxact:description>RSFEC per lane custom AM configuration part 2</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_lane_cfg3</ipxact:name>
            <ipxact:description>RSFEC degraded SER activate threshold</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_lane_cfg4</ipxact:name>
            <ipxact:description>RSFEC degraded SER deactivate threshold</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_lane_cfg5</ipxact:name>
            <ipxact:description>RSFEC degraded SER interval</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_err_inj_tx</ipxact:name>
            <ipxact:description>RSFEC error injection mode</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rate</ipxact:name>
              <ipxact:description>Tx error injection rate for each PMA interface lane.&lt;br&gt;
                                                                 Data is output towards the PMA 40 bits at a time. The value specifies the
                                                                 fraction of such 40b words to hit. The unit is 1/256th so a value of,
                                                                 say, 7 causes 7/256th of the 40b words being sent on the lane to be hit.
                                                                 The distance between words being hit is approximately the same.&lt;br&gt;
                                                                 The rate is perturbed slightly on the different lanes to increase randomness.
                                                                 This is done by occasionally pausing the sequencer one cycle.&lt;br&gt;
                                                                 The error inject mechanism is agnostic of FEC codeword boundaries and each
                                                                 PMA interface lane is manipulated separately and regardless of all other configuration.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Data is output towards the PMA 33 bits at a time. The value specifies the
                                                                 fraction of such 33b words to hit. The unit is 1/8K so a value of, say, 89
                                                                 causes 89/8192th of the 33b words being sent on the lane to be hit and
                                                                 the distance bwteen words being hit will be 92 or 93.&lt;br&gt;
                                                                 The rate is perturbed slightly on the different lanes to increase randomness.
                                                                 This is done by occasionally pausing the sequencer one cycle.&lt;br&gt;
                                                                 The error inject mechanism is agnostic of FEC codeword boundaries.</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pat</ipxact:name>
              <ipxact:description>Tx error injection pattern for each lane.&lt;br&gt;
                                                                 The value specifies which bits are being toggled on each lane, when the lane is hit.&lt;br&gt;
                                                                 There is an 8b pattern per lane. When a 40b word on a lane is hit, 8 consecutive bits
                                                                 starting in that 40b word (possibly extending into the next 40b) are XOR'ed with the pattern.&lt;br&gt;
                                                                 The starting position of the 8 affected bits is varied pseudorandomly.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Only bits 3:0 are used. These specify the maximum burst length blen. A pseudo-random pattern of
                                                                 length blen is xor'ed onto the word being output. The offset within the word is incremented with
                                                                 each hit and with offsets larger than 33-blen the error pattern may extend into the next 33b word.&lt;br&gt;
                                                                 The Fire code can correct bursts up to 11 bits. The error pattern is pseudo-random and setting
                                                                 blen to, say, 12 will cause about 1/4th of the actual bursts to have a length of 12, which is
                                                                 uncorrectable.</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_rsfec_debug_cfg</ipxact:name>
            <ipxact:description>Extra config/debug on fec_clock</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_stat_0</ipxact:name>
            <ipxact:description>xcvrif_stat_0: TX FIFO flags</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_stat_hold_1</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_1: TX FIFO Sticky flags - Write 1 to Clear</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_stat_inten_1</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_1: TX FIFO Sticky flags - set to 1 to enable interrupt</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_stat_2</ipxact:name>
            <ipxact:description>xcvrif_stat_2: TX GB select</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_stat_3</ipxact:name>
            <ipxact:description>xcvrif_stat_3: RX FIFO flags</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_stat_hold_4</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_4: RX FIFO Sticky flags - Write 1 to Clear</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_stat_inten_4</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_4: RX FIFO Sticky flags - set to 1 to enable interrupt</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_xcvrif_stat_5</ipxact:name>
            <ipxact:description>xcvrif_stat_6: RX GB select</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s0_lphy_reg_127</ipxact:name>
            <ipxact:description>lphy_reg_127</ipxact:description>
            <ipxact:addressOffset>0x1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_lphy_reg_0</ipxact:name>
            <ipxact:description>lphy_reg_0 (CSR register to select return clock for UX/BK is inside lphy_reg_3)</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_lphy_reg_1</ipxact:name>
            <ipxact:description>lphy_reg_1</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_lphy_reg_3</ipxact:name>
            <ipxact:description>lphy_reg_3</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_lphy_reg_4</ipxact:name>
            <ipxact:description>lphy_reg_4</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_lphy_reg_6</ipxact:name>
            <ipxact:description>lphy_reg_6</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_0</ipxact:name>
            <ipxact:description>xcvrif_reg_0</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_1</ipxact:name>
            <ipxact:description>xcvrif_reg_1</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_2</ipxact:name>
            <ipxact:description>xcvrif_reg_2</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_3</ipxact:name>
            <ipxact:description>xcvrif_reg_3</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_4</ipxact:name>
            <ipxact:description>xcvrif_reg_4 - Unused</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_5</ipxact:name>
            <ipxact:description>xcvrif_reg_5</ipxact:description>
            <ipxact:addressOffset>0x254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_6</ipxact:name>
            <ipxact:description>xcvrif_reg_6: Per stream interleave</ipxact:description>
            <ipxact:addressOffset>0x258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_7</ipxact:name>
            <ipxact:description>xcvrif_reg_7 - Unused</ipxact:description>
            <ipxact:addressOffset>0x25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_8</ipxact:name>
            <ipxact:description>xcvrif_reg_8 - Unused</ipxact:description>
            <ipxact:addressOffset>0x260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_12</ipxact:name>
            <ipxact:description>xcvrif_reg_12</ipxact:description>
            <ipxact:addressOffset>0x270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_13</ipxact:name>
            <ipxact:description>xcvrif_reg_13</ipxact:description>
            <ipxact:addressOffset>0x274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_14</ipxact:name>
            <ipxact:description>xcvrif_reg_14</ipxact:description>
            <ipxact:addressOffset>0x278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_15</ipxact:name>
            <ipxact:description>xcvrif_reg_15</ipxact:description>
            <ipxact:addressOffset>0x27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_16</ipxact:name>
            <ipxact:description>xcvrif_reg_16</ipxact:description>
            <ipxact:addressOffset>0x280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_17</ipxact:name>
            <ipxact:description>xcvrif_reg_17</ipxact:description>
            <ipxact:addressOffset>0x284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_18</ipxact:name>
            <ipxact:description>xcvrif_reg_18</ipxact:description>
            <ipxact:addressOffset>0x288</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_19</ipxact:name>
            <ipxact:description>xcvrif_reg_19</ipxact:description>
            <ipxact:addressOffset>0x28c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_reg_20</ipxact:name>
            <ipxact:description>xcvrif_reg_20 - Unused</ipxact:description>
            <ipxact:addressOffset>0x290</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_top</ipxact:name>
            <ipxact:description>rsfec_top</ipxact:description>
            <ipxact:addressOffset>0x2c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>fec_data_mux</ipxact:name>
              <ipxact:description>Select FEC TX data source from: &lt;br&gt;
                                                           1: AIB Adapter or 0: EHIP </ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>fec_lpbk_en</ipxact:name>
              <ipxact:description>FEC Loopback enable FEC Tx output to FEC Rx input</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>fec_bypass_en</ipxact:name>
              <ipxact:description>FEC bypass enable for RX</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_core_cfg</ipxact:name>
            <ipxact:description>RSFEC core 4-lane submodule configuration</ipxact:description>
            <ipxact:addressOffset>0x2c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_lane_cfg0</ipxact:name>
            <ipxact:description>RSFEC per lane configuration</ipxact:description>
            <ipxact:addressOffset>0x2c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>indic_byp</ipxact:name>
              <ipxact:description>Set to bypass error indication (to reduce latency):&lt;br&gt;
                                                         0: Synchronization headers of selected 66b PCS symbols extracted from uncorrectable FEC codewords are
                                                         deliberately invalidated.&lt;br&gt;
                                                         1: 66b PCS symbols extracted from uncorrectable codewords are not explicitly marked bad.&lt;br&gt;
                                                         When the number of FEC symbol errors in a block of 8192 consecutive codewords exceeds a threshold, then
                                                         synchronization header errors will be generated towards the PCS layer for a period of 60ms to 75ms.&lt;br&gt;
                                                         Fire code:&lt;br&gt;
                                                         If .indicByp = 0, .fc = 0 then a subset of the 66b PCS symbols extracted from an uncorrectable codeword are invalidated.&lt;br&gt;
                                                         If .indicByp = 0, .fc = 1 then all the 32 PCS symbols extracted from an uncorrectable codeword are invalidated. This is required with 40GE.&lt;br&gt;
                                                         If .indicByp = 1 then no error indication occurs (hiSer is not defined with Fire code).</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>corr_byp</ipxact:name>
              <ipxact:description>Set to bypass error correction (to reduce latency). Rx data is forwarded to the client directly.&lt;br&gt;
                                                         If the data was extracted from an error???ed codeword the data is NOT explicitly invalidated.&lt;br&gt;
                                                         Note that this differs from the behavior described in Clause 91.&lt;br&gt;
                                                         The error statistics are maintained regardless of this setting; i.e. as if data was corrected.&lt;br&gt;
                                                         Only the counting of bit errors is affected as no polarity information is available in this configuration.&lt;br&gt;
                                                         Fire code:&lt;br&gt;</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_lane_cfg1</ipxact:name>
            <ipxact:description>RSFEC per lane custom AM configuration part 1</ipxact:description>
            <ipxact:addressOffset>0x2cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_lane_cfg2</ipxact:name>
            <ipxact:description>RSFEC per lane custom AM configuration part 2</ipxact:description>
            <ipxact:addressOffset>0x2d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_lane_cfg3</ipxact:name>
            <ipxact:description>RSFEC degraded SER activate threshold</ipxact:description>
            <ipxact:addressOffset>0x2d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_lane_cfg4</ipxact:name>
            <ipxact:description>RSFEC degraded SER deactivate threshold</ipxact:description>
            <ipxact:addressOffset>0x2d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_lane_cfg5</ipxact:name>
            <ipxact:description>RSFEC degraded SER interval</ipxact:description>
            <ipxact:addressOffset>0x2dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_err_inj_tx</ipxact:name>
            <ipxact:description>RSFEC error injection mode</ipxact:description>
            <ipxact:addressOffset>0x338</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rate</ipxact:name>
              <ipxact:description>Tx error injection rate for each PMA interface lane.&lt;br&gt;
                                                                 Data is output towards the PMA 40 bits at a time. The value specifies the
                                                                 fraction of such 40b words to hit. The unit is 1/256th so a value of,
                                                                 say, 7 causes 7/256th of the 40b words being sent on the lane to be hit.
                                                                 The distance between words being hit is approximately the same.&lt;br&gt;
                                                                 The rate is perturbed slightly on the different lanes to increase randomness.
                                                                 This is done by occasionally pausing the sequencer one cycle.&lt;br&gt;
                                                                 The error inject mechanism is agnostic of FEC codeword boundaries and each
                                                                 PMA interface lane is manipulated separately and regardless of all other configuration.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Data is output towards the PMA 33 bits at a time. The value specifies the
                                                                 fraction of such 33b words to hit. The unit is 1/8K so a value of, say, 89
                                                                 causes 89/8192th of the 33b words being sent on the lane to be hit and
                                                                 the distance bwteen words being hit will be 92 or 93.&lt;br&gt;
                                                                 The rate is perturbed slightly on the different lanes to increase randomness.
                                                                 This is done by occasionally pausing the sequencer one cycle.&lt;br&gt;
                                                                 The error inject mechanism is agnostic of FEC codeword boundaries.</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pat</ipxact:name>
              <ipxact:description>Tx error injection pattern for each lane.&lt;br&gt;
                                                                 The value specifies which bits are being toggled on each lane, when the lane is hit.&lt;br&gt;
                                                                 There is an 8b pattern per lane. When a 40b word on a lane is hit, 8 consecutive bits
                                                                 starting in that 40b word (possibly extending into the next 40b) are XOR'ed with the pattern.&lt;br&gt;
                                                                 The starting position of the 8 affected bits is varied pseudorandomly.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Only bits 3:0 are used. These specify the maximum burst length blen. A pseudo-random pattern of
                                                                 length blen is xor'ed onto the word being output. The offset within the word is incremented with
                                                                 each hit and with offsets larger than 33-blen the error pattern may extend into the next 33b word.&lt;br&gt;
                                                                 The Fire code can correct bursts up to 11 bits. The error pattern is pseudo-random and setting
                                                                 blen to, say, 12 will cause about 1/4th of the actual bursts to have a length of 12, which is
                                                                 uncorrectable.</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_rsfec_debug_cfg</ipxact:name>
            <ipxact:description>Extra config/debug on fec_clock</ipxact:description>
            <ipxact:addressOffset>0x300</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_stat_0</ipxact:name>
            <ipxact:description>xcvrif_stat_0: TX FIFO flags</ipxact:description>
            <ipxact:addressOffset>0x310</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_stat_hold_1</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_1: TX FIFO Sticky flags - Write 1 to Clear</ipxact:description>
            <ipxact:addressOffset>0x314</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_stat_inten_1</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_1: TX FIFO Sticky flags - set to 1 to enable interrupt</ipxact:description>
            <ipxact:addressOffset>0x318</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_stat_2</ipxact:name>
            <ipxact:description>xcvrif_stat_2: TX GB select</ipxact:description>
            <ipxact:addressOffset>0x31c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_stat_3</ipxact:name>
            <ipxact:description>xcvrif_stat_3: RX FIFO flags</ipxact:description>
            <ipxact:addressOffset>0x320</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_stat_hold_4</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_4: RX FIFO Sticky flags - Write 1 to Clear</ipxact:description>
            <ipxact:addressOffset>0x324</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_stat_inten_4</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_4: RX FIFO Sticky flags - set to 1 to enable interrupt</ipxact:description>
            <ipxact:addressOffset>0x328</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_xcvrif_stat_5</ipxact:name>
            <ipxact:description>xcvrif_stat_6: RX GB select</ipxact:description>
            <ipxact:addressOffset>0x32c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s1_lphy_reg_127</ipxact:name>
            <ipxact:description>lphy_reg_127</ipxact:description>
            <ipxact:addressOffset>0x3fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_lphy_reg_0</ipxact:name>
            <ipxact:description>lphy_reg_0 (CSR register to select return clock for UX/BK is inside lphy_reg_3)</ipxact:description>
            <ipxact:addressOffset>0x400</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_lphy_reg_1</ipxact:name>
            <ipxact:description>lphy_reg_1</ipxact:description>
            <ipxact:addressOffset>0x404</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_lphy_reg_3</ipxact:name>
            <ipxact:description>lphy_reg_3</ipxact:description>
            <ipxact:addressOffset>0x40c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_lphy_reg_4</ipxact:name>
            <ipxact:description>lphy_reg_4</ipxact:description>
            <ipxact:addressOffset>0x410</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_lphy_reg_6</ipxact:name>
            <ipxact:description>lphy_reg_6</ipxact:description>
            <ipxact:addressOffset>0x418</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_0</ipxact:name>
            <ipxact:description>xcvrif_reg_0</ipxact:description>
            <ipxact:addressOffset>0x440</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_1</ipxact:name>
            <ipxact:description>xcvrif_reg_1</ipxact:description>
            <ipxact:addressOffset>0x444</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_2</ipxact:name>
            <ipxact:description>xcvrif_reg_2</ipxact:description>
            <ipxact:addressOffset>0x448</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_3</ipxact:name>
            <ipxact:description>xcvrif_reg_3</ipxact:description>
            <ipxact:addressOffset>0x44c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_4</ipxact:name>
            <ipxact:description>xcvrif_reg_4 - Unused</ipxact:description>
            <ipxact:addressOffset>0x450</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_5</ipxact:name>
            <ipxact:description>xcvrif_reg_5</ipxact:description>
            <ipxact:addressOffset>0x454</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_6</ipxact:name>
            <ipxact:description>xcvrif_reg_6: Per stream interleave</ipxact:description>
            <ipxact:addressOffset>0x458</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_7</ipxact:name>
            <ipxact:description>xcvrif_reg_7 - Unused</ipxact:description>
            <ipxact:addressOffset>0x45c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_8</ipxact:name>
            <ipxact:description>xcvrif_reg_8 - Unused</ipxact:description>
            <ipxact:addressOffset>0x460</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_12</ipxact:name>
            <ipxact:description>xcvrif_reg_12</ipxact:description>
            <ipxact:addressOffset>0x470</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_13</ipxact:name>
            <ipxact:description>xcvrif_reg_13</ipxact:description>
            <ipxact:addressOffset>0x474</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_14</ipxact:name>
            <ipxact:description>xcvrif_reg_14</ipxact:description>
            <ipxact:addressOffset>0x478</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_15</ipxact:name>
            <ipxact:description>xcvrif_reg_15</ipxact:description>
            <ipxact:addressOffset>0x47c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_16</ipxact:name>
            <ipxact:description>xcvrif_reg_16</ipxact:description>
            <ipxact:addressOffset>0x480</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_17</ipxact:name>
            <ipxact:description>xcvrif_reg_17</ipxact:description>
            <ipxact:addressOffset>0x484</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_18</ipxact:name>
            <ipxact:description>xcvrif_reg_18</ipxact:description>
            <ipxact:addressOffset>0x488</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_19</ipxact:name>
            <ipxact:description>xcvrif_reg_19</ipxact:description>
            <ipxact:addressOffset>0x48c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_reg_20</ipxact:name>
            <ipxact:description>xcvrif_reg_20 - Unused</ipxact:description>
            <ipxact:addressOffset>0x490</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_top</ipxact:name>
            <ipxact:description>rsfec_top</ipxact:description>
            <ipxact:addressOffset>0x4c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>fec_data_mux</ipxact:name>
              <ipxact:description>Select FEC TX data source from: &lt;br&gt;
                                                           1: AIB Adapter or 0: EHIP </ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>fec_lpbk_en</ipxact:name>
              <ipxact:description>FEC Loopback enable FEC Tx output to FEC Rx input</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>fec_bypass_en</ipxact:name>
              <ipxact:description>FEC bypass enable for RX</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_core_cfg</ipxact:name>
            <ipxact:description>RSFEC core 4-lane submodule configuration</ipxact:description>
            <ipxact:addressOffset>0x4c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_lane_cfg0</ipxact:name>
            <ipxact:description>RSFEC per lane configuration</ipxact:description>
            <ipxact:addressOffset>0x4c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>indic_byp</ipxact:name>
              <ipxact:description>Set to bypass error indication (to reduce latency):&lt;br&gt;
                                                         0: Synchronization headers of selected 66b PCS symbols extracted from uncorrectable FEC codewords are
                                                         deliberately invalidated.&lt;br&gt;
                                                         1: 66b PCS symbols extracted from uncorrectable codewords are not explicitly marked bad.&lt;br&gt;
                                                         When the number of FEC symbol errors in a block of 8192 consecutive codewords exceeds a threshold, then
                                                         synchronization header errors will be generated towards the PCS layer for a period of 60ms to 75ms.&lt;br&gt;
                                                         Fire code:&lt;br&gt;
                                                         If .indicByp = 0, .fc = 0 then a subset of the 66b PCS symbols extracted from an uncorrectable codeword are invalidated.&lt;br&gt;
                                                         If .indicByp = 0, .fc = 1 then all the 32 PCS symbols extracted from an uncorrectable codeword are invalidated. This is required with 40GE.&lt;br&gt;
                                                         If .indicByp = 1 then no error indication occurs (hiSer is not defined with Fire code).</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>corr_byp</ipxact:name>
              <ipxact:description>Set to bypass error correction (to reduce latency). Rx data is forwarded to the client directly.&lt;br&gt;
                                                         If the data was extracted from an error???ed codeword the data is NOT explicitly invalidated.&lt;br&gt;
                                                         Note that this differs from the behavior described in Clause 91.&lt;br&gt;
                                                         The error statistics are maintained regardless of this setting; i.e. as if data was corrected.&lt;br&gt;
                                                         Only the counting of bit errors is affected as no polarity information is available in this configuration.&lt;br&gt;
                                                         Fire code:&lt;br&gt;</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_lane_cfg1</ipxact:name>
            <ipxact:description>RSFEC per lane custom AM configuration part 1</ipxact:description>
            <ipxact:addressOffset>0x4cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_lane_cfg2</ipxact:name>
            <ipxact:description>RSFEC per lane custom AM configuration part 2</ipxact:description>
            <ipxact:addressOffset>0x4d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_lane_cfg3</ipxact:name>
            <ipxact:description>RSFEC degraded SER activate threshold</ipxact:description>
            <ipxact:addressOffset>0x4d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_lane_cfg4</ipxact:name>
            <ipxact:description>RSFEC degraded SER deactivate threshold</ipxact:description>
            <ipxact:addressOffset>0x4d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_lane_cfg5</ipxact:name>
            <ipxact:description>RSFEC degraded SER interval</ipxact:description>
            <ipxact:addressOffset>0x4dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_err_inj_tx</ipxact:name>
            <ipxact:description>RSFEC error injection mode</ipxact:description>
            <ipxact:addressOffset>0x538</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rate</ipxact:name>
              <ipxact:description>Tx error injection rate for each PMA interface lane.&lt;br&gt;
                                                                 Data is output towards the PMA 40 bits at a time. The value specifies the
                                                                 fraction of such 40b words to hit. The unit is 1/256th so a value of,
                                                                 say, 7 causes 7/256th of the 40b words being sent on the lane to be hit.
                                                                 The distance between words being hit is approximately the same.&lt;br&gt;
                                                                 The rate is perturbed slightly on the different lanes to increase randomness.
                                                                 This is done by occasionally pausing the sequencer one cycle.&lt;br&gt;
                                                                 The error inject mechanism is agnostic of FEC codeword boundaries and each
                                                                 PMA interface lane is manipulated separately and regardless of all other configuration.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Data is output towards the PMA 33 bits at a time. The value specifies the
                                                                 fraction of such 33b words to hit. The unit is 1/8K so a value of, say, 89
                                                                 causes 89/8192th of the 33b words being sent on the lane to be hit and
                                                                 the distance bwteen words being hit will be 92 or 93.&lt;br&gt;
                                                                 The rate is perturbed slightly on the different lanes to increase randomness.
                                                                 This is done by occasionally pausing the sequencer one cycle.&lt;br&gt;
                                                                 The error inject mechanism is agnostic of FEC codeword boundaries.</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pat</ipxact:name>
              <ipxact:description>Tx error injection pattern for each lane.&lt;br&gt;
                                                                 The value specifies which bits are being toggled on each lane, when the lane is hit.&lt;br&gt;
                                                                 There is an 8b pattern per lane. When a 40b word on a lane is hit, 8 consecutive bits
                                                                 starting in that 40b word (possibly extending into the next 40b) are XOR'ed with the pattern.&lt;br&gt;
                                                                 The starting position of the 8 affected bits is varied pseudorandomly.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Only bits 3:0 are used. These specify the maximum burst length blen. A pseudo-random pattern of
                                                                 length blen is xor'ed onto the word being output. The offset within the word is incremented with
                                                                 each hit and with offsets larger than 33-blen the error pattern may extend into the next 33b word.&lt;br&gt;
                                                                 The Fire code can correct bursts up to 11 bits. The error pattern is pseudo-random and setting
                                                                 blen to, say, 12 will cause about 1/4th of the actual bursts to have a length of 12, which is
                                                                 uncorrectable.</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_rsfec_debug_cfg</ipxact:name>
            <ipxact:description>Extra config/debug on fec_clock</ipxact:description>
            <ipxact:addressOffset>0x500</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_stat_0</ipxact:name>
            <ipxact:description>xcvrif_stat_0: TX FIFO flags</ipxact:description>
            <ipxact:addressOffset>0x510</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_stat_hold_1</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_1: TX FIFO Sticky flags - Write 1 to Clear</ipxact:description>
            <ipxact:addressOffset>0x514</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_stat_inten_1</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_1: TX FIFO Sticky flags - set to 1 to enable interrupt</ipxact:description>
            <ipxact:addressOffset>0x518</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_stat_2</ipxact:name>
            <ipxact:description>xcvrif_stat_2: TX GB select</ipxact:description>
            <ipxact:addressOffset>0x51c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_stat_3</ipxact:name>
            <ipxact:description>xcvrif_stat_3: RX FIFO flags</ipxact:description>
            <ipxact:addressOffset>0x520</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_stat_hold_4</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_4: RX FIFO Sticky flags - Write 1 to Clear</ipxact:description>
            <ipxact:addressOffset>0x524</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_stat_inten_4</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_4: RX FIFO Sticky flags - set to 1 to enable interrupt</ipxact:description>
            <ipxact:addressOffset>0x528</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_xcvrif_stat_5</ipxact:name>
            <ipxact:description>xcvrif_stat_6: RX GB select</ipxact:description>
            <ipxact:addressOffset>0x52c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s2_lphy_reg_127</ipxact:name>
            <ipxact:description>lphy_reg_127</ipxact:description>
            <ipxact:addressOffset>0x5fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_lphy_reg_0</ipxact:name>
            <ipxact:description>lphy_reg_0 (CSR register to select return clock for UX/BK is inside lphy_reg_3)</ipxact:description>
            <ipxact:addressOffset>0x600</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_lphy_reg_1</ipxact:name>
            <ipxact:description>lphy_reg_1</ipxact:description>
            <ipxact:addressOffset>0x604</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_lphy_reg_3</ipxact:name>
            <ipxact:description>lphy_reg_3</ipxact:description>
            <ipxact:addressOffset>0x60c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_lphy_reg_4</ipxact:name>
            <ipxact:description>lphy_reg_4</ipxact:description>
            <ipxact:addressOffset>0x610</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_lphy_reg_6</ipxact:name>
            <ipxact:description>lphy_reg_6</ipxact:description>
            <ipxact:addressOffset>0x618</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_0</ipxact:name>
            <ipxact:description>xcvrif_reg_0</ipxact:description>
            <ipxact:addressOffset>0x640</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_1</ipxact:name>
            <ipxact:description>xcvrif_reg_1</ipxact:description>
            <ipxact:addressOffset>0x644</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_2</ipxact:name>
            <ipxact:description>xcvrif_reg_2</ipxact:description>
            <ipxact:addressOffset>0x648</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_3</ipxact:name>
            <ipxact:description>xcvrif_reg_3</ipxact:description>
            <ipxact:addressOffset>0x64c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_4</ipxact:name>
            <ipxact:description>xcvrif_reg_4 - Unused</ipxact:description>
            <ipxact:addressOffset>0x650</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_5</ipxact:name>
            <ipxact:description>xcvrif_reg_5</ipxact:description>
            <ipxact:addressOffset>0x654</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_6</ipxact:name>
            <ipxact:description>xcvrif_reg_6: Per stream interleave</ipxact:description>
            <ipxact:addressOffset>0x658</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_7</ipxact:name>
            <ipxact:description>xcvrif_reg_7 - Unused</ipxact:description>
            <ipxact:addressOffset>0x65c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_8</ipxact:name>
            <ipxact:description>xcvrif_reg_8 - Unused</ipxact:description>
            <ipxact:addressOffset>0x660</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_12</ipxact:name>
            <ipxact:description>xcvrif_reg_12</ipxact:description>
            <ipxact:addressOffset>0x670</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_13</ipxact:name>
            <ipxact:description>xcvrif_reg_13</ipxact:description>
            <ipxact:addressOffset>0x674</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_14</ipxact:name>
            <ipxact:description>xcvrif_reg_14</ipxact:description>
            <ipxact:addressOffset>0x678</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_15</ipxact:name>
            <ipxact:description>xcvrif_reg_15</ipxact:description>
            <ipxact:addressOffset>0x67c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_16</ipxact:name>
            <ipxact:description>xcvrif_reg_16</ipxact:description>
            <ipxact:addressOffset>0x680</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_17</ipxact:name>
            <ipxact:description>xcvrif_reg_17</ipxact:description>
            <ipxact:addressOffset>0x684</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_18</ipxact:name>
            <ipxact:description>xcvrif_reg_18</ipxact:description>
            <ipxact:addressOffset>0x688</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_19</ipxact:name>
            <ipxact:description>xcvrif_reg_19</ipxact:description>
            <ipxact:addressOffset>0x68c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_reg_20</ipxact:name>
            <ipxact:description>xcvrif_reg_20 - Unused</ipxact:description>
            <ipxact:addressOffset>0x690</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_top</ipxact:name>
            <ipxact:description>rsfec_top</ipxact:description>
            <ipxact:addressOffset>0x6c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>fec_data_mux</ipxact:name>
              <ipxact:description>Select FEC TX data source from: &lt;br&gt;
                                                           1: AIB Adapter or 0: EHIP </ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>fec_lpbk_en</ipxact:name>
              <ipxact:description>FEC Loopback enable FEC Tx output to FEC Rx input</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>fec_bypass_en</ipxact:name>
              <ipxact:description>FEC bypass enable for RX</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_core_cfg</ipxact:name>
            <ipxact:description>RSFEC core 4-lane submodule configuration</ipxact:description>
            <ipxact:addressOffset>0x6c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_lane_cfg0</ipxact:name>
            <ipxact:description>RSFEC per lane configuration</ipxact:description>
            <ipxact:addressOffset>0x6c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>indic_byp</ipxact:name>
              <ipxact:description>Set to bypass error indication (to reduce latency):&lt;br&gt;
                                                         0: Synchronization headers of selected 66b PCS symbols extracted from uncorrectable FEC codewords are
                                                         deliberately invalidated.&lt;br&gt;
                                                         1: 66b PCS symbols extracted from uncorrectable codewords are not explicitly marked bad.&lt;br&gt;
                                                         When the number of FEC symbol errors in a block of 8192 consecutive codewords exceeds a threshold, then
                                                         synchronization header errors will be generated towards the PCS layer for a period of 60ms to 75ms.&lt;br&gt;
                                                         Fire code:&lt;br&gt;
                                                         If .indicByp = 0, .fc = 0 then a subset of the 66b PCS symbols extracted from an uncorrectable codeword are invalidated.&lt;br&gt;
                                                         If .indicByp = 0, .fc = 1 then all the 32 PCS symbols extracted from an uncorrectable codeword are invalidated. This is required with 40GE.&lt;br&gt;
                                                         If .indicByp = 1 then no error indication occurs (hiSer is not defined with Fire code).</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>corr_byp</ipxact:name>
              <ipxact:description>Set to bypass error correction (to reduce latency). Rx data is forwarded to the client directly.&lt;br&gt;
                                                         If the data was extracted from an error???ed codeword the data is NOT explicitly invalidated.&lt;br&gt;
                                                         Note that this differs from the behavior described in Clause 91.&lt;br&gt;
                                                         The error statistics are maintained regardless of this setting; i.e. as if data was corrected.&lt;br&gt;
                                                         Only the counting of bit errors is affected as no polarity information is available in this configuration.&lt;br&gt;
                                                         Fire code:&lt;br&gt;</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_lane_cfg1</ipxact:name>
            <ipxact:description>RSFEC per lane custom AM configuration part 1</ipxact:description>
            <ipxact:addressOffset>0x6cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_lane_cfg2</ipxact:name>
            <ipxact:description>RSFEC per lane custom AM configuration part 2</ipxact:description>
            <ipxact:addressOffset>0x6d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_lane_cfg3</ipxact:name>
            <ipxact:description>RSFEC degraded SER activate threshold</ipxact:description>
            <ipxact:addressOffset>0x6d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_lane_cfg4</ipxact:name>
            <ipxact:description>RSFEC degraded SER deactivate threshold</ipxact:description>
            <ipxact:addressOffset>0x6d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_lane_cfg5</ipxact:name>
            <ipxact:description>RSFEC degraded SER interval</ipxact:description>
            <ipxact:addressOffset>0x6dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_err_inj_tx</ipxact:name>
            <ipxact:description>RSFEC error injection mode</ipxact:description>
            <ipxact:addressOffset>0x738</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>rate</ipxact:name>
              <ipxact:description>Tx error injection rate for each PMA interface lane.&lt;br&gt;
                                                                 Data is output towards the PMA 40 bits at a time. The value specifies the
                                                                 fraction of such 40b words to hit. The unit is 1/256th so a value of,
                                                                 say, 7 causes 7/256th of the 40b words being sent on the lane to be hit.
                                                                 The distance between words being hit is approximately the same.&lt;br&gt;
                                                                 The rate is perturbed slightly on the different lanes to increase randomness.
                                                                 This is done by occasionally pausing the sequencer one cycle.&lt;br&gt;
                                                                 The error inject mechanism is agnostic of FEC codeword boundaries and each
                                                                 PMA interface lane is manipulated separately and regardless of all other configuration.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Data is output towards the PMA 33 bits at a time. The value specifies the
                                                                 fraction of such 33b words to hit. The unit is 1/8K so a value of, say, 89
                                                                 causes 89/8192th of the 33b words being sent on the lane to be hit and
                                                                 the distance bwteen words being hit will be 92 or 93.&lt;br&gt;
                                                                 The rate is perturbed slightly on the different lanes to increase randomness.
                                                                 This is done by occasionally pausing the sequencer one cycle.&lt;br&gt;
                                                                 The error inject mechanism is agnostic of FEC codeword boundaries.</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>pat</ipxact:name>
              <ipxact:description>Tx error injection pattern for each lane.&lt;br&gt;
                                                                 The value specifies which bits are being toggled on each lane, when the lane is hit.&lt;br&gt;
                                                                 There is an 8b pattern per lane. When a 40b word on a lane is hit, 8 consecutive bits
                                                                 starting in that 40b word (possibly extending into the next 40b) are XOR'ed with the pattern.&lt;br&gt;
                                                                 The starting position of the 8 affected bits is varied pseudorandomly.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Only bits 3:0 are used. These specify the maximum burst length blen. A pseudo-random pattern of
                                                                 length blen is xor'ed onto the word being output. The offset within the word is incremented with
                                                                 each hit and with offsets larger than 33-blen the error pattern may extend into the next 33b word.&lt;br&gt;
                                                                 The Fire code can correct bursts up to 11 bits. The error pattern is pseudo-random and setting
                                                                 blen to, say, 12 will cause about 1/4th of the actual bursts to have a length of 12, which is
                                                                 uncorrectable.</ipxact:description>
              <ipxact:bitOffset>8</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0xff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>8</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_rsfec_debug_cfg</ipxact:name>
            <ipxact:description>Extra config/debug on fec_clock</ipxact:description>
            <ipxact:addressOffset>0x700</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_stat_0</ipxact:name>
            <ipxact:description>xcvrif_stat_0: TX FIFO flags</ipxact:description>
            <ipxact:addressOffset>0x710</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_stat_hold_1</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_1: TX FIFO Sticky flags - Write 1 to Clear</ipxact:description>
            <ipxact:addressOffset>0x714</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_stat_inten_1</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_1: TX FIFO Sticky flags - set to 1 to enable interrupt</ipxact:description>
            <ipxact:addressOffset>0x718</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_stat_2</ipxact:name>
            <ipxact:description>xcvrif_stat_2: TX GB select</ipxact:description>
            <ipxact:addressOffset>0x71c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_stat_3</ipxact:name>
            <ipxact:description>xcvrif_stat_3: RX FIFO flags</ipxact:description>
            <ipxact:addressOffset>0x720</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_stat_hold_4</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_4: RX FIFO Sticky flags - Write 1 to Clear</ipxact:description>
            <ipxact:addressOffset>0x724</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_stat_inten_4</ipxact:name>
            <ipxact:description>xcvrif_stat_hold_4: RX FIFO Sticky flags - set to 1 to enable interrupt</ipxact:description>
            <ipxact:addressOffset>0x728</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_xcvrif_stat_5</ipxact:name>
            <ipxact:description>xcvrif_stat_6: RX GB select</ipxact:description>
            <ipxact:addressOffset>0x72c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>e25g_s3_lphy_reg_127</ipxact:name>
            <ipxact:description>lphy_reg_127</ipxact:description>
            <ipxact:addressOffset>0x7fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>fec_stats</ipxact:name>
          <ipxact:addressOffset>0x6600</ipxact:addressOffset>
          <ipxact:range>0x7e4</ipxact:range>
          <ipxact:registerFile>
            <ipxact:name>e25g_stat_s0</ipxact:name>
            <ipxact:description>RSFEC Core Submodule Status Registers &lt;br&gt;
                 In order to access this register, the relevant FEC clock must be present</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:range>0x1e4</ipxact:range>
            <ipxact:register>
              <ipxact:name>rsfec_core_info</ipxact:name>
              <ipxact:description>RSFEC core 4-lane submodule static info</ipxact:description>
              <ipxact:addressOffset>0x140</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_stat</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status</ipxact:description>
              <ipxact:addressOffset>0x148</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>hdr_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid synchronization header.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>blk_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid block type.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Not set - block types not checked.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>resync</ipxact:name>
                <ipxact:description>PCS Tx alignment/codeword marker resync.&lt;br&gt;
                                                       When markers are used it is set when the distance between sync inputs does not match.
                                                       When transcoding is active it is also checked if the width of the sync pulse matches.&lt;br&gt;
                                                       If markers are not used, then the bit is set if the distance between two syncs is not a multiple of 640 transfers.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, no markers.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>pace_inv</ipxact:name>
                <ipxact:description>PCS Tx pacing violation:&lt;br&gt;
                                                       With RS528: .pace_inv is never set.&lt;br&gt;
                                                       With RS544 or RS272: .pace_inv is set when the layer above presents valid Tx data in more than 33 consecutive cycles.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Never set.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_tx_in</ipxact:name>
                <ipxact:description>am_sf presented on Tx by upper layer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_hold</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status hold - Write 1 to clear</ipxact:description>
              <ipxact:addressOffset>0x14c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>hdr_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid synchronization header.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>blk_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid block type.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Not set - block types not checked.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>resync</ipxact:name>
                <ipxact:description>PCS Tx alignment/codeword marker resync.&lt;br&gt;
                                                       When markers are used it is set when the distance between sync inputs does not match.
                                                       When transcoding is active it is also checked if the width of the sync pulse matches.&lt;br&gt;
                                                       If markers are not used, then the bit is set if the distance between two syncs is not a multiple of 640 transfers.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, no markers.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>pace_inv</ipxact:name>
                <ipxact:description>PCS Tx pacing violation:&lt;br&gt;
                                                       With RS528: .pace_inv is never set.&lt;br&gt;
                                                       With RS544 or RS272: .pace_inv is set when the layer above presents valid Tx data in more than 33 consecutive cycles.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Never set.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_tx_in</ipxact:name>
                <ipxact:description>am_sf presented on Tx by upper layer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x7</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_inten</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status hold interrupt - set to 1 to enable rsfec_lane_tx lane interrupt</ipxact:description>
              <ipxact:addressOffset>0x150</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_stat</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status (note description for cwbin)</ipxact:description>
              <ipxact:addressOffset>0x154</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>sf</ipxact:name>
                <ipxact:description>Incoming signal fail (transceiver unable to lock to signal).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_locked</ipxact:name>
                <ipxact:description>Rx lane not locked.&lt;br&gt;
                                                       Not locked to alignment/codeword markers (400GE/200GE/100GE/128GFC/50GE/25GE) or to FEC codewords (when not using markers).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>fec_3bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 3 consecutive FEC codewords could not be corrected.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Set upon reception of 8 consecutive err'd codewords (even if correctable).</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_5bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 5 consecutive alignment/codeword markers were not valid.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       Only applicable with protocols using markers.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>hi_ser</ipxact:name>
                <ipxact:description>High symbol error rate.&lt;br&gt;
                                                       Set when the number of symbol errors in a window exceeds a threshold.&lt;br&gt;
                                                       The window is 8K consecutive codewords with RS528, RS544 and 16K codewords with RS272.&lt;br&gt;
                                                       The bit remains set for 60ms to 75ms thereafter.&lt;br&gt;
                                                       If RSFEC_LANE_CFG0.indic_byp = 1, then synchronization header errors will be generated towards the client while .hi_ser is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword had one or more errors that could be corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>5</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>uncorr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword could not be corrected due to too many errors.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>6</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_lo</ipxact:name>
                <ipxact:description>NOTE THE DESCRIPTION BELOW IS CORRECT but does not match the name.&lt;br&gt;
                                                       Set when 8-15 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_hi</ipxact:name>
                <ipxact:description>NOTE THE DESCRIPTION BELOW IS CORRECT but does not match the name.&lt;br&gt;
                                                       Set when 0-7 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>degr_ser</ipxact:name>
                <ipxact:description>Set when the FEC degraded SER status is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_rx_in</ipxact:name>
                <ipxact:description>am_sf received from peer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       These are the accepted values, i.e. a bit is updated when the received value matches the previous.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>25</ipxact:bitOffset>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_hold</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status hold - Write 1 to clear</ipxact:description>
              <ipxact:addressOffset>0x158</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>sf</ipxact:name>
                <ipxact:description>Incoming signal fail (transceiver unable to lock to signal).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_locked</ipxact:name>
                <ipxact:description>Rx lane not locked.&lt;br&gt;
                                                       Not locked to alignment/codeword markers (400GE/200GE/100GE/128GFC/50GE/25GE) or to FEC codewords (when not using markers).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>fec_3bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 3 consecutive FEC codewords could not be corrected.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Set upon reception of 8 consecutive err'd codewords (even if correctable).</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_5bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 5 consecutive alignment/codeword markers were not valid.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       Only applicable with protocols using markers.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>hi_ser</ipxact:name>
                <ipxact:description>High symbol error rate.&lt;br&gt;
                                                       Set when the number of symbol errors in a window exceeds a threshold.&lt;br&gt;
                                                       The window is 8K consecutive codewords with RS528, RS544 and 16K codewords with RS272.&lt;br&gt;
                                                       The bit remains set for 60ms to 75ms thereafter.&lt;br&gt;
                                                       If RSFEC_LANE_CFG0.indic_byp = 1, then synchronization header errors will be generated towards the client while .hi_ser is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword had one or more errors that could be corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>5</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>uncorr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword could not be corrected due to too many errors.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>6</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_lo</ipxact:name>
                <ipxact:description>Set when 0-7 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_hi</ipxact:name>
                <ipxact:description>Set when 8-15 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>degr_ser</ipxact:name>
                <ipxact:description>Set when the FEC degraded SER status is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_rx_in</ipxact:name>
                <ipxact:description>am_sf received from peer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       These are the accepted values, i.e. a bit is updated when the received value matches the previous.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>25</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x7</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_inten</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status hold interrupt - set to 1 to enable rsfec_lane_rx lane interrupt</ipxact:description>
              <ipxact:addressOffset>0x15c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_stat</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx status. Valid on Master Streams Only e.g. stream0 on 50g/100g/200g/400g streams</ipxact:description>
              <ipxact:addressOffset>0x160</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>not_align</ipxact:name>
                <ipxact:description>Client's Rx FEC lanes not aligned.&lt;br&gt;
                                                       Incoming signal fail, not all participating Rx lanes locked, alignment markers not unique or skew too large.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_deskew</ipxact:name>
                <ipxact:description>Client's Rx lanes were all locked but the alignment markers were not unique or the skew was too large.&lt;br&gt;
                                                       This is an event that restarts the synchronization and the status will deassert immediately.&lt;br&gt;
                                                       The hold register shows if it occurred. To determine the current alignment state .not_align shall be used instead.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>last_lane</ipxact:name>
                <ipxact:description>Last Rx PMA interface lane for the client.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       When all the Rx lanes become aligned this field shows which PMA interface lane was the latest.&lt;br&gt;
                                                       For an N-lane client the number is in the range 0..n-1, where 0 is for the lowest numbered PMA interface lane in the aggregation.&lt;br&gt;
                                                       Regardless of dynamic skew variations it will not change while the link is up. It shows which PMA interface lane to use as reference
                                                       when determining the receive path data delay to be used by timing protocols.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered, participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>4</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_hold</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx hold - Write 1 to clear. Valid on Master Streams Only e.g. stream0 on 50g/100g/200g/400g streams</ipxact:description>
              <ipxact:addressOffset>0x164</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>not_align</ipxact:name>
                <ipxact:description>Client's Rx FEC lanes not aligned.&lt;br&gt;
                                                       Incoming signal fail, not all participating Rx lanes locked, alignment markers not unique or skew too large.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_deskew</ipxact:name>
                <ipxact:description>Client's Rx lanes were all locked but the alignment markers were not unique or the skew was too large.&lt;br&gt;
                                                       This is an event that restarts the synchronization and the status will deassert immediately.&lt;br&gt;
                                                       The hold register shows if it occurred. To determine the current alignment state .not_align shall be used instead.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_inten</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx interrupt - set to 1 to enable interrupt. This should be used on Master Streams Only</ipxact:description>
              <ipxact:addressOffset>0x168</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_ln_mapping_rx</ipxact:name>
              <ipxact:description>RSFEC FEC lane mapping</ipxact:description>
              <ipxact:addressOffset>0x16c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>fec_lane</ipxact:name>
                <ipxact:description>FEC lane number received on the PMA interface lane.&lt;br&gt;
                                                       Only applicable when the lane is locked and the client has multiple logical FEC lanes.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>4</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_ln_skew_rx</ipxact:name>
              <ipxact:description>RSFEC lane skew</ipxact:description>
              <ipxact:addressOffset>0x170</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>skew</ipxact:name>
                <ipxact:description>Lane skew value (unit is 40 bits).&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes and only valid when the Rx lanes are aligned.&lt;br&gt;
                                                       The value shows approximately how much a lane is delayed relative to the first arriving (i.e. earliest) lane for the client.
                                                       The latest arriving lane of a client thus has the largest value.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_cw_pos_rx</ipxact:name>
              <ipxact:description>RSFEC codeword bit position on Rx</ipxact:description>
              <ipxact:addressOffset>0x174</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>num</ipxact:name>
                <ipxact:description>Distance from bit marked on PMA interface input lane to first bit in group of FEC codewords.&lt;br&gt;
                                                       The same value is output on a port towards the PMA logic.&lt;br&gt;
                                                       May be used to inspect the deterministic latency mechanism.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>15</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_core_ecc_hold</ipxact:name>
              <ipxact:description>RSFEC SRAM ECC status hold - Write 1 to clear. LPHY 100G stream 0 fractured space only</ipxact:description>
              <ipxact:addressOffset>0x178</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>sbe</ipxact:name>
                <ipxact:description>SRAM ECC correctable (single bit) error detected.&lt;br&gt;
                                                       This is only valid in the fractured register space LPHY 100G Stream 0.&lt;br&gt;
                                                       Should not become set during normal operation. One bit per SRAM.&lt;br&gt;
                                                       Bits 0-3 covers the deskew buffers for PMA interface lanes 0-3 (only used for clients with multiple logical FEC lanes).&lt;br&gt;
                                                       Bits 4-7 covers the data delay buffers within the FEC decoder.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, i.e. bits 4-7 used.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>mbe</ipxact:name>
                <ipxact:description>SRAM ECC uncorrectable error detected.&lt;br&gt;
                                                       This is only valid in the fractured register space LPHY 100G Stream 0.&lt;br&gt;
                                                       Same bit ordering as for .sbe above.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_err_val_tx</ipxact:name>
              <ipxact:description>RSFEC per lane error injection status</ipxact:description>
              <ipxact:addressOffset>0x17c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>inj0s</ipxact:name>
                <ipxact:description>Number of bits (modulo 256) that were changed from 1 to 0 on each PMA interface lane.&lt;br&gt;
                                                                 Cleared when the corresponding RSFEC_ERR_INJ_TX.rate is written with a non-zero value
                                                                 after being all zero, i.e. when a test is initiated. A value read from this
                                                                 register is not reliable while injecting. A value read is reliable when the test is
                                                                 completed, i.e. after the lane's RSFEC_ERR_INJ_TX.rate or RSFEC_ERR_INJ_TX.pat has
                                                                 been cleared.&lt;br&gt;
                                                                 One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>inj1s</ipxact:name>
                <ipxact:description>Same for bits changed from 0 to 1 on each PMA interface lane.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cw_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords with errors that were corrected (low word: bits 31 to 0)</ipxact:description>
              <ipxact:addressOffset>0x184</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cw_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords with errors that were corrected (high word: bits 63 to 32)</ipxact:description>
              <ipxact:addressOffset>0x188</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_uncorr_cw_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords that could not be corrected due to too many errors (low word: bits 31 to 0)</ipxact:description>
              <ipxact:addressOffset>0x18c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.&lt;br&gt;
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_uncorr_cw_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords that could not be corrected due to too many errors (high word: bits 63 to 32)</ipxact:description>
              <ipxact:addressOffset>0x190</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.&lt;br&gt;
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_syms_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of 10b symbols corrected for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter still counts the number of error'ed 10b symbols detected.&lt;br&gt;
                   Fire code: NA</ipxact:description>
              <ipxact:addressOffset>0x194</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_syms_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of 10b symbols corrected for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter still counts the number of error'ed 10b symbols detected.&lt;br&gt;
                   Fire code: NA</ipxact:description>
              <ipxact:addressOffset>0x198</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_0s_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 0-&gt;1 for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x19c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_0s_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 0-&gt;1 for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_1s_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 1-&gt;0 for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_1s_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 1-&gt;0 for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_0_3</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols. Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin0_stat</ipxact:name>
                <ipxact:description>Statistics value 0 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin1_stat</ipxact:name>
                <ipxact:description>Statistics value 1 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin2_stat</ipxact:name>
                <ipxact:description>Statistics value 2 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin3_stat</ipxact:name>
                <ipxact:description>Statistics value 3 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_4_7</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols.Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin4_stat</ipxact:name>
                <ipxact:description>Statistics value 4 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin5_stat</ipxact:name>
                <ipxact:description>Statistics value 5 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin6_stat</ipxact:name>
                <ipxact:description>Statistics value 6 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin7_stat</ipxact:name>
                <ipxact:description>Statistics value 7 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_8_11</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols.Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin8_stat</ipxact:name>
                <ipxact:description>Statistics value 8 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin9_stat</ipxact:name>
                <ipxact:description>Statistics value 9 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin10_stat</ipxact:name>
                <ipxact:description>Statistics value 10 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin11_stat</ipxact:name>
                <ipxact:description>Statistics value 11 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_12_15</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols. Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin12_stat</ipxact:name>
                <ipxact:description>Statistics value 12 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin13_stat</ipxact:name>
                <ipxact:description>Statistics value 13 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin14_stat</ipxact:name>
                <ipxact:description>Statistics value 14 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin15_stat</ipxact:name>
                <ipxact:description>Statistics value 15 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_debug_cfg</ipxact:name>
              <ipxact:description>Extra config/debug on fec_clock</ipxact:description>
              <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>shadow_req</ipxact:name>
                <ipxact:description>Snapshot / Shadow Request. &lt;br&gt;
                                                          Freeze rsfec counter CSRs so that all counter values read from the registers will be from the same moment.&lt;br&gt;
                                                          Note that the actual collection counters are not frozen, but because they are all 'read' at the time of the freeze, they are cleared</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>shadow_clear</ipxact:name>
                <ipxact:description>Clear Rsfec Counters. &lt;br&gt;
                                                          Clear the collection and shadow counters so that the next shadow request or snapshot will start from 0.&lt;br&gt;
                                                          If the counters are not cleared, they will continue counting and rollover.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
              </ipxact:field>
            </ipxact:register>
          </ipxact:registerFile>
          <ipxact:registerFile>
            <ipxact:name>e25g_stat_s1</ipxact:name>
            <ipxact:description>RSFEC Core Submodule Status Registers &lt;br&gt;
                 In order to access this register, the relevant FEC clock must be present</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:range>0x1e4</ipxact:range>
            <ipxact:register>
              <ipxact:name>rsfec_core_info</ipxact:name>
              <ipxact:description>RSFEC core 4-lane submodule static info</ipxact:description>
              <ipxact:addressOffset>0x140</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_stat</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status</ipxact:description>
              <ipxact:addressOffset>0x148</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>hdr_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid synchronization header.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>blk_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid block type.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Not set - block types not checked.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>resync</ipxact:name>
                <ipxact:description>PCS Tx alignment/codeword marker resync.&lt;br&gt;
                                                       When markers are used it is set when the distance between sync inputs does not match.
                                                       When transcoding is active it is also checked if the width of the sync pulse matches.&lt;br&gt;
                                                       If markers are not used, then the bit is set if the distance between two syncs is not a multiple of 640 transfers.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, no markers.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>pace_inv</ipxact:name>
                <ipxact:description>PCS Tx pacing violation:&lt;br&gt;
                                                       With RS528: .pace_inv is never set.&lt;br&gt;
                                                       With RS544 or RS272: .pace_inv is set when the layer above presents valid Tx data in more than 33 consecutive cycles.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Never set.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_tx_in</ipxact:name>
                <ipxact:description>am_sf presented on Tx by upper layer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_hold</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status hold - Write 1 to clear</ipxact:description>
              <ipxact:addressOffset>0x14c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>hdr_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid synchronization header.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>blk_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid block type.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Not set - block types not checked.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>resync</ipxact:name>
                <ipxact:description>PCS Tx alignment/codeword marker resync.&lt;br&gt;
                                                       When markers are used it is set when the distance between sync inputs does not match.
                                                       When transcoding is active it is also checked if the width of the sync pulse matches.&lt;br&gt;
                                                       If markers are not used, then the bit is set if the distance between two syncs is not a multiple of 640 transfers.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, no markers.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>pace_inv</ipxact:name>
                <ipxact:description>PCS Tx pacing violation:&lt;br&gt;
                                                       With RS528: .pace_inv is never set.&lt;br&gt;
                                                       With RS544 or RS272: .pace_inv is set when the layer above presents valid Tx data in more than 33 consecutive cycles.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Never set.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_tx_in</ipxact:name>
                <ipxact:description>am_sf presented on Tx by upper layer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x7</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_inten</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status hold interrupt - set to 1 to enable rsfec_lane_tx lane interrupt</ipxact:description>
              <ipxact:addressOffset>0x150</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_stat</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status (note description for cwbin)</ipxact:description>
              <ipxact:addressOffset>0x154</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>sf</ipxact:name>
                <ipxact:description>Incoming signal fail (transceiver unable to lock to signal).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_locked</ipxact:name>
                <ipxact:description>Rx lane not locked.&lt;br&gt;
                                                       Not locked to alignment/codeword markers (400GE/200GE/100GE/128GFC/50GE/25GE) or to FEC codewords (when not using markers).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>fec_3bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 3 consecutive FEC codewords could not be corrected.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Set upon reception of 8 consecutive err'd codewords (even if correctable).</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_5bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 5 consecutive alignment/codeword markers were not valid.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       Only applicable with protocols using markers.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>hi_ser</ipxact:name>
                <ipxact:description>High symbol error rate.&lt;br&gt;
                                                       Set when the number of symbol errors in a window exceeds a threshold.&lt;br&gt;
                                                       The window is 8K consecutive codewords with RS528, RS544 and 16K codewords with RS272.&lt;br&gt;
                                                       The bit remains set for 60ms to 75ms thereafter.&lt;br&gt;
                                                       If RSFEC_LANE_CFG0.indic_byp = 1, then synchronization header errors will be generated towards the client while .hi_ser is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword had one or more errors that could be corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>5</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>uncorr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword could not be corrected due to too many errors.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>6</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_lo</ipxact:name>
                <ipxact:description>NOTE THE DESCRIPTION BELOW IS CORRECT but does not match the name.&lt;br&gt;
                                                       Set when 8-15 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_hi</ipxact:name>
                <ipxact:description>NOTE THE DESCRIPTION BELOW IS CORRECT but does not match the name.&lt;br&gt;
                                                       Set when 0-7 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>degr_ser</ipxact:name>
                <ipxact:description>Set when the FEC degraded SER status is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_rx_in</ipxact:name>
                <ipxact:description>am_sf received from peer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       These are the accepted values, i.e. a bit is updated when the received value matches the previous.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>25</ipxact:bitOffset>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_hold</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status hold - Write 1 to clear</ipxact:description>
              <ipxact:addressOffset>0x158</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>sf</ipxact:name>
                <ipxact:description>Incoming signal fail (transceiver unable to lock to signal).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_locked</ipxact:name>
                <ipxact:description>Rx lane not locked.&lt;br&gt;
                                                       Not locked to alignment/codeword markers (400GE/200GE/100GE/128GFC/50GE/25GE) or to FEC codewords (when not using markers).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>fec_3bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 3 consecutive FEC codewords could not be corrected.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Set upon reception of 8 consecutive err'd codewords (even if correctable).</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_5bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 5 consecutive alignment/codeword markers were not valid.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       Only applicable with protocols using markers.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>hi_ser</ipxact:name>
                <ipxact:description>High symbol error rate.&lt;br&gt;
                                                       Set when the number of symbol errors in a window exceeds a threshold.&lt;br&gt;
                                                       The window is 8K consecutive codewords with RS528, RS544 and 16K codewords with RS272.&lt;br&gt;
                                                       The bit remains set for 60ms to 75ms thereafter.&lt;br&gt;
                                                       If RSFEC_LANE_CFG0.indic_byp = 1, then synchronization header errors will be generated towards the client while .hi_ser is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword had one or more errors that could be corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>5</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>uncorr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword could not be corrected due to too many errors.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>6</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_lo</ipxact:name>
                <ipxact:description>Set when 0-7 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_hi</ipxact:name>
                <ipxact:description>Set when 8-15 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>degr_ser</ipxact:name>
                <ipxact:description>Set when the FEC degraded SER status is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_rx_in</ipxact:name>
                <ipxact:description>am_sf received from peer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       These are the accepted values, i.e. a bit is updated when the received value matches the previous.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>25</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x7</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_inten</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status hold interrupt - set to 1 to enable rsfec_lane_rx lane interrupt</ipxact:description>
              <ipxact:addressOffset>0x15c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_stat</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx status. Valid on Master Streams Only e.g. stream0 on 50g/100g/200g/400g streams</ipxact:description>
              <ipxact:addressOffset>0x160</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>not_align</ipxact:name>
                <ipxact:description>Client's Rx FEC lanes not aligned.&lt;br&gt;
                                                       Incoming signal fail, not all participating Rx lanes locked, alignment markers not unique or skew too large.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_deskew</ipxact:name>
                <ipxact:description>Client's Rx lanes were all locked but the alignment markers were not unique or the skew was too large.&lt;br&gt;
                                                       This is an event that restarts the synchronization and the status will deassert immediately.&lt;br&gt;
                                                       The hold register shows if it occurred. To determine the current alignment state .not_align shall be used instead.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>last_lane</ipxact:name>
                <ipxact:description>Last Rx PMA interface lane for the client.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       When all the Rx lanes become aligned this field shows which PMA interface lane was the latest.&lt;br&gt;
                                                       For an N-lane client the number is in the range 0..n-1, where 0 is for the lowest numbered PMA interface lane in the aggregation.&lt;br&gt;
                                                       Regardless of dynamic skew variations it will not change while the link is up. It shows which PMA interface lane to use as reference
                                                       when determining the receive path data delay to be used by timing protocols.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered, participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>4</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_hold</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx hold - Write 1 to clear. Valid on Master Streams Only e.g. stream0 on 50g/100g/200g/400g streams</ipxact:description>
              <ipxact:addressOffset>0x164</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>not_align</ipxact:name>
                <ipxact:description>Client's Rx FEC lanes not aligned.&lt;br&gt;
                                                       Incoming signal fail, not all participating Rx lanes locked, alignment markers not unique or skew too large.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_deskew</ipxact:name>
                <ipxact:description>Client's Rx lanes were all locked but the alignment markers were not unique or the skew was too large.&lt;br&gt;
                                                       This is an event that restarts the synchronization and the status will deassert immediately.&lt;br&gt;
                                                       The hold register shows if it occurred. To determine the current alignment state .not_align shall be used instead.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_inten</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx interrupt - set to 1 to enable interrupt. This should be used on Master Streams Only</ipxact:description>
              <ipxact:addressOffset>0x168</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_ln_mapping_rx</ipxact:name>
              <ipxact:description>RSFEC FEC lane mapping</ipxact:description>
              <ipxact:addressOffset>0x16c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>fec_lane</ipxact:name>
                <ipxact:description>FEC lane number received on the PMA interface lane.&lt;br&gt;
                                                       Only applicable when the lane is locked and the client has multiple logical FEC lanes.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>4</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_ln_skew_rx</ipxact:name>
              <ipxact:description>RSFEC lane skew</ipxact:description>
              <ipxact:addressOffset>0x170</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>skew</ipxact:name>
                <ipxact:description>Lane skew value (unit is 40 bits).&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes and only valid when the Rx lanes are aligned.&lt;br&gt;
                                                       The value shows approximately how much a lane is delayed relative to the first arriving (i.e. earliest) lane for the client.
                                                       The latest arriving lane of a client thus has the largest value.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_cw_pos_rx</ipxact:name>
              <ipxact:description>RSFEC codeword bit position on Rx</ipxact:description>
              <ipxact:addressOffset>0x174</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>num</ipxact:name>
                <ipxact:description>Distance from bit marked on PMA interface input lane to first bit in group of FEC codewords.&lt;br&gt;
                                                       The same value is output on a port towards the PMA logic.&lt;br&gt;
                                                       May be used to inspect the deterministic latency mechanism.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>15</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_core_ecc_hold</ipxact:name>
              <ipxact:description>RSFEC SRAM ECC status hold - Write 1 to clear. LPHY 100G stream 0 fractured space only</ipxact:description>
              <ipxact:addressOffset>0x178</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>sbe</ipxact:name>
                <ipxact:description>SRAM ECC correctable (single bit) error detected.&lt;br&gt;
                                                       This is only valid in the fractured register space LPHY 100G Stream 0.&lt;br&gt;
                                                       Should not become set during normal operation. One bit per SRAM.&lt;br&gt;
                                                       Bits 0-3 covers the deskew buffers for PMA interface lanes 0-3 (only used for clients with multiple logical FEC lanes).&lt;br&gt;
                                                       Bits 4-7 covers the data delay buffers within the FEC decoder.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, i.e. bits 4-7 used.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>mbe</ipxact:name>
                <ipxact:description>SRAM ECC uncorrectable error detected.&lt;br&gt;
                                                       This is only valid in the fractured register space LPHY 100G Stream 0.&lt;br&gt;
                                                       Same bit ordering as for .sbe above.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_err_val_tx</ipxact:name>
              <ipxact:description>RSFEC per lane error injection status</ipxact:description>
              <ipxact:addressOffset>0x17c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>inj0s</ipxact:name>
                <ipxact:description>Number of bits (modulo 256) that were changed from 1 to 0 on each PMA interface lane.&lt;br&gt;
                                                                 Cleared when the corresponding RSFEC_ERR_INJ_TX.rate is written with a non-zero value
                                                                 after being all zero, i.e. when a test is initiated. A value read from this
                                                                 register is not reliable while injecting. A value read is reliable when the test is
                                                                 completed, i.e. after the lane's RSFEC_ERR_INJ_TX.rate or RSFEC_ERR_INJ_TX.pat has
                                                                 been cleared.&lt;br&gt;
                                                                 One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>inj1s</ipxact:name>
                <ipxact:description>Same for bits changed from 0 to 1 on each PMA interface lane.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cw_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords with errors that were corrected (low word: bits 31 to 0)</ipxact:description>
              <ipxact:addressOffset>0x184</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cw_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords with errors that were corrected (high word: bits 63 to 32)</ipxact:description>
              <ipxact:addressOffset>0x188</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_uncorr_cw_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords that could not be corrected due to too many errors (low word: bits 31 to 0)</ipxact:description>
              <ipxact:addressOffset>0x18c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.&lt;br&gt;
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_uncorr_cw_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords that could not be corrected due to too many errors (high word: bits 63 to 32)</ipxact:description>
              <ipxact:addressOffset>0x190</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.&lt;br&gt;
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_syms_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of 10b symbols corrected for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter still counts the number of error'ed 10b symbols detected.&lt;br&gt;
                   Fire code: NA</ipxact:description>
              <ipxact:addressOffset>0x194</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_syms_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of 10b symbols corrected for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter still counts the number of error'ed 10b symbols detected.&lt;br&gt;
                   Fire code: NA</ipxact:description>
              <ipxact:addressOffset>0x198</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_0s_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 0-&gt;1 for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x19c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_0s_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 0-&gt;1 for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_1s_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 1-&gt;0 for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_1s_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 1-&gt;0 for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_0_3</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols. Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin0_stat</ipxact:name>
                <ipxact:description>Statistics value 0 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin1_stat</ipxact:name>
                <ipxact:description>Statistics value 1 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin2_stat</ipxact:name>
                <ipxact:description>Statistics value 2 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin3_stat</ipxact:name>
                <ipxact:description>Statistics value 3 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_4_7</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols.Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin4_stat</ipxact:name>
                <ipxact:description>Statistics value 4 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin5_stat</ipxact:name>
                <ipxact:description>Statistics value 5 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin6_stat</ipxact:name>
                <ipxact:description>Statistics value 6 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin7_stat</ipxact:name>
                <ipxact:description>Statistics value 7 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_8_11</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols.Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin8_stat</ipxact:name>
                <ipxact:description>Statistics value 8 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin9_stat</ipxact:name>
                <ipxact:description>Statistics value 9 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin10_stat</ipxact:name>
                <ipxact:description>Statistics value 10 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin11_stat</ipxact:name>
                <ipxact:description>Statistics value 11 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_12_15</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols. Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin12_stat</ipxact:name>
                <ipxact:description>Statistics value 12 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin13_stat</ipxact:name>
                <ipxact:description>Statistics value 13 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin14_stat</ipxact:name>
                <ipxact:description>Statistics value 14 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin15_stat</ipxact:name>
                <ipxact:description>Statistics value 15 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_debug_cfg</ipxact:name>
              <ipxact:description>Extra config/debug on fec_clock</ipxact:description>
              <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>shadow_req</ipxact:name>
                <ipxact:description>Snapshot / Shadow Request. &lt;br&gt;
                                                          Freeze rsfec counter CSRs so that all counter values read from the registers will be from the same moment.&lt;br&gt;
                                                          Note that the actual collection counters are not frozen, but because they are all 'read' at the time of the freeze, they are cleared</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>shadow_clear</ipxact:name>
                <ipxact:description>Clear Rsfec Counters. &lt;br&gt;
                                                          Clear the collection and shadow counters so that the next shadow request or snapshot will start from 0.&lt;br&gt;
                                                          If the counters are not cleared, they will continue counting and rollover.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
              </ipxact:field>
            </ipxact:register>
          </ipxact:registerFile>
          <ipxact:registerFile>
            <ipxact:name>e25g_stat_s2</ipxact:name>
            <ipxact:description>RSFEC Core Submodule Status Registers &lt;br&gt;
                 In order to access this register, the relevant FEC clock must be present</ipxact:description>
            <ipxact:addressOffset>0x400</ipxact:addressOffset>
            <ipxact:range>0x1e4</ipxact:range>
            <ipxact:register>
              <ipxact:name>rsfec_core_info</ipxact:name>
              <ipxact:description>RSFEC core 4-lane submodule static info</ipxact:description>
              <ipxact:addressOffset>0x140</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_stat</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status</ipxact:description>
              <ipxact:addressOffset>0x148</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>hdr_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid synchronization header.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>blk_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid block type.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Not set - block types not checked.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>resync</ipxact:name>
                <ipxact:description>PCS Tx alignment/codeword marker resync.&lt;br&gt;
                                                       When markers are used it is set when the distance between sync inputs does not match.
                                                       When transcoding is active it is also checked if the width of the sync pulse matches.&lt;br&gt;
                                                       If markers are not used, then the bit is set if the distance between two syncs is not a multiple of 640 transfers.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, no markers.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>pace_inv</ipxact:name>
                <ipxact:description>PCS Tx pacing violation:&lt;br&gt;
                                                       With RS528: .pace_inv is never set.&lt;br&gt;
                                                       With RS544 or RS272: .pace_inv is set when the layer above presents valid Tx data in more than 33 consecutive cycles.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Never set.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_tx_in</ipxact:name>
                <ipxact:description>am_sf presented on Tx by upper layer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_hold</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status hold - Write 1 to clear</ipxact:description>
              <ipxact:addressOffset>0x14c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>hdr_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid synchronization header.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>blk_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid block type.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Not set - block types not checked.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>resync</ipxact:name>
                <ipxact:description>PCS Tx alignment/codeword marker resync.&lt;br&gt;
                                                       When markers are used it is set when the distance between sync inputs does not match.
                                                       When transcoding is active it is also checked if the width of the sync pulse matches.&lt;br&gt;
                                                       If markers are not used, then the bit is set if the distance between two syncs is not a multiple of 640 transfers.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, no markers.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>pace_inv</ipxact:name>
                <ipxact:description>PCS Tx pacing violation:&lt;br&gt;
                                                       With RS528: .pace_inv is never set.&lt;br&gt;
                                                       With RS544 or RS272: .pace_inv is set when the layer above presents valid Tx data in more than 33 consecutive cycles.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Never set.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_tx_in</ipxact:name>
                <ipxact:description>am_sf presented on Tx by upper layer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x7</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_inten</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status hold interrupt - set to 1 to enable rsfec_lane_tx lane interrupt</ipxact:description>
              <ipxact:addressOffset>0x150</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_stat</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status (note description for cwbin)</ipxact:description>
              <ipxact:addressOffset>0x154</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>sf</ipxact:name>
                <ipxact:description>Incoming signal fail (transceiver unable to lock to signal).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_locked</ipxact:name>
                <ipxact:description>Rx lane not locked.&lt;br&gt;
                                                       Not locked to alignment/codeword markers (400GE/200GE/100GE/128GFC/50GE/25GE) or to FEC codewords (when not using markers).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>fec_3bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 3 consecutive FEC codewords could not be corrected.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Set upon reception of 8 consecutive err'd codewords (even if correctable).</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_5bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 5 consecutive alignment/codeword markers were not valid.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       Only applicable with protocols using markers.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>hi_ser</ipxact:name>
                <ipxact:description>High symbol error rate.&lt;br&gt;
                                                       Set when the number of symbol errors in a window exceeds a threshold.&lt;br&gt;
                                                       The window is 8K consecutive codewords with RS528, RS544 and 16K codewords with RS272.&lt;br&gt;
                                                       The bit remains set for 60ms to 75ms thereafter.&lt;br&gt;
                                                       If RSFEC_LANE_CFG0.indic_byp = 1, then synchronization header errors will be generated towards the client while .hi_ser is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword had one or more errors that could be corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>5</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>uncorr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword could not be corrected due to too many errors.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>6</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_lo</ipxact:name>
                <ipxact:description>NOTE THE DESCRIPTION BELOW IS CORRECT but does not match the name.&lt;br&gt;
                                                       Set when 8-15 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_hi</ipxact:name>
                <ipxact:description>NOTE THE DESCRIPTION BELOW IS CORRECT but does not match the name.&lt;br&gt;
                                                       Set when 0-7 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>degr_ser</ipxact:name>
                <ipxact:description>Set when the FEC degraded SER status is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_rx_in</ipxact:name>
                <ipxact:description>am_sf received from peer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       These are the accepted values, i.e. a bit is updated when the received value matches the previous.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>25</ipxact:bitOffset>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_hold</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status hold - Write 1 to clear</ipxact:description>
              <ipxact:addressOffset>0x158</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>sf</ipxact:name>
                <ipxact:description>Incoming signal fail (transceiver unable to lock to signal).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_locked</ipxact:name>
                <ipxact:description>Rx lane not locked.&lt;br&gt;
                                                       Not locked to alignment/codeword markers (400GE/200GE/100GE/128GFC/50GE/25GE) or to FEC codewords (when not using markers).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>fec_3bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 3 consecutive FEC codewords could not be corrected.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Set upon reception of 8 consecutive err'd codewords (even if correctable).</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_5bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 5 consecutive alignment/codeword markers were not valid.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       Only applicable with protocols using markers.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>hi_ser</ipxact:name>
                <ipxact:description>High symbol error rate.&lt;br&gt;
                                                       Set when the number of symbol errors in a window exceeds a threshold.&lt;br&gt;
                                                       The window is 8K consecutive codewords with RS528, RS544 and 16K codewords with RS272.&lt;br&gt;
                                                       The bit remains set for 60ms to 75ms thereafter.&lt;br&gt;
                                                       If RSFEC_LANE_CFG0.indic_byp = 1, then synchronization header errors will be generated towards the client while .hi_ser is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword had one or more errors that could be corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>5</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>uncorr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword could not be corrected due to too many errors.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>6</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_lo</ipxact:name>
                <ipxact:description>Set when 0-7 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_hi</ipxact:name>
                <ipxact:description>Set when 8-15 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>degr_ser</ipxact:name>
                <ipxact:description>Set when the FEC degraded SER status is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_rx_in</ipxact:name>
                <ipxact:description>am_sf received from peer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       These are the accepted values, i.e. a bit is updated when the received value matches the previous.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>25</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x7</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_inten</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status hold interrupt - set to 1 to enable rsfec_lane_rx lane interrupt</ipxact:description>
              <ipxact:addressOffset>0x15c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_stat</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx status. Valid on Master Streams Only e.g. stream0 on 50g/100g/200g/400g streams</ipxact:description>
              <ipxact:addressOffset>0x160</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>not_align</ipxact:name>
                <ipxact:description>Client's Rx FEC lanes not aligned.&lt;br&gt;
                                                       Incoming signal fail, not all participating Rx lanes locked, alignment markers not unique or skew too large.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_deskew</ipxact:name>
                <ipxact:description>Client's Rx lanes were all locked but the alignment markers were not unique or the skew was too large.&lt;br&gt;
                                                       This is an event that restarts the synchronization and the status will deassert immediately.&lt;br&gt;
                                                       The hold register shows if it occurred. To determine the current alignment state .not_align shall be used instead.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>last_lane</ipxact:name>
                <ipxact:description>Last Rx PMA interface lane for the client.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       When all the Rx lanes become aligned this field shows which PMA interface lane was the latest.&lt;br&gt;
                                                       For an N-lane client the number is in the range 0..n-1, where 0 is for the lowest numbered PMA interface lane in the aggregation.&lt;br&gt;
                                                       Regardless of dynamic skew variations it will not change while the link is up. It shows which PMA interface lane to use as reference
                                                       when determining the receive path data delay to be used by timing protocols.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered, participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>4</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_hold</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx hold - Write 1 to clear. Valid on Master Streams Only e.g. stream0 on 50g/100g/200g/400g streams</ipxact:description>
              <ipxact:addressOffset>0x164</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>not_align</ipxact:name>
                <ipxact:description>Client's Rx FEC lanes not aligned.&lt;br&gt;
                                                       Incoming signal fail, not all participating Rx lanes locked, alignment markers not unique or skew too large.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_deskew</ipxact:name>
                <ipxact:description>Client's Rx lanes were all locked but the alignment markers were not unique or the skew was too large.&lt;br&gt;
                                                       This is an event that restarts the synchronization and the status will deassert immediately.&lt;br&gt;
                                                       The hold register shows if it occurred. To determine the current alignment state .not_align shall be used instead.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_inten</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx interrupt - set to 1 to enable interrupt. This should be used on Master Streams Only</ipxact:description>
              <ipxact:addressOffset>0x168</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_ln_mapping_rx</ipxact:name>
              <ipxact:description>RSFEC FEC lane mapping</ipxact:description>
              <ipxact:addressOffset>0x16c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>fec_lane</ipxact:name>
                <ipxact:description>FEC lane number received on the PMA interface lane.&lt;br&gt;
                                                       Only applicable when the lane is locked and the client has multiple logical FEC lanes.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>4</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_ln_skew_rx</ipxact:name>
              <ipxact:description>RSFEC lane skew</ipxact:description>
              <ipxact:addressOffset>0x170</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>skew</ipxact:name>
                <ipxact:description>Lane skew value (unit is 40 bits).&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes and only valid when the Rx lanes are aligned.&lt;br&gt;
                                                       The value shows approximately how much a lane is delayed relative to the first arriving (i.e. earliest) lane for the client.
                                                       The latest arriving lane of a client thus has the largest value.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_cw_pos_rx</ipxact:name>
              <ipxact:description>RSFEC codeword bit position on Rx</ipxact:description>
              <ipxact:addressOffset>0x174</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>num</ipxact:name>
                <ipxact:description>Distance from bit marked on PMA interface input lane to first bit in group of FEC codewords.&lt;br&gt;
                                                       The same value is output on a port towards the PMA logic.&lt;br&gt;
                                                       May be used to inspect the deterministic latency mechanism.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>15</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_core_ecc_hold</ipxact:name>
              <ipxact:description>RSFEC SRAM ECC status hold - Write 1 to clear. LPHY 100G stream 0 fractured space only</ipxact:description>
              <ipxact:addressOffset>0x178</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>sbe</ipxact:name>
                <ipxact:description>SRAM ECC correctable (single bit) error detected.&lt;br&gt;
                                                       This is only valid in the fractured register space LPHY 100G Stream 0.&lt;br&gt;
                                                       Should not become set during normal operation. One bit per SRAM.&lt;br&gt;
                                                       Bits 0-3 covers the deskew buffers for PMA interface lanes 0-3 (only used for clients with multiple logical FEC lanes).&lt;br&gt;
                                                       Bits 4-7 covers the data delay buffers within the FEC decoder.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, i.e. bits 4-7 used.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>mbe</ipxact:name>
                <ipxact:description>SRAM ECC uncorrectable error detected.&lt;br&gt;
                                                       This is only valid in the fractured register space LPHY 100G Stream 0.&lt;br&gt;
                                                       Same bit ordering as for .sbe above.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_err_val_tx</ipxact:name>
              <ipxact:description>RSFEC per lane error injection status</ipxact:description>
              <ipxact:addressOffset>0x17c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>inj0s</ipxact:name>
                <ipxact:description>Number of bits (modulo 256) that were changed from 1 to 0 on each PMA interface lane.&lt;br&gt;
                                                                 Cleared when the corresponding RSFEC_ERR_INJ_TX.rate is written with a non-zero value
                                                                 after being all zero, i.e. when a test is initiated. A value read from this
                                                                 register is not reliable while injecting. A value read is reliable when the test is
                                                                 completed, i.e. after the lane's RSFEC_ERR_INJ_TX.rate or RSFEC_ERR_INJ_TX.pat has
                                                                 been cleared.&lt;br&gt;
                                                                 One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>inj1s</ipxact:name>
                <ipxact:description>Same for bits changed from 0 to 1 on each PMA interface lane.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cw_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords with errors that were corrected (low word: bits 31 to 0)</ipxact:description>
              <ipxact:addressOffset>0x184</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cw_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords with errors that were corrected (high word: bits 63 to 32)</ipxact:description>
              <ipxact:addressOffset>0x188</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_uncorr_cw_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords that could not be corrected due to too many errors (low word: bits 31 to 0)</ipxact:description>
              <ipxact:addressOffset>0x18c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.&lt;br&gt;
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_uncorr_cw_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords that could not be corrected due to too many errors (high word: bits 63 to 32)</ipxact:description>
              <ipxact:addressOffset>0x190</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.&lt;br&gt;
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_syms_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of 10b symbols corrected for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter still counts the number of error'ed 10b symbols detected.&lt;br&gt;
                   Fire code: NA</ipxact:description>
              <ipxact:addressOffset>0x194</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_syms_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of 10b symbols corrected for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter still counts the number of error'ed 10b symbols detected.&lt;br&gt;
                   Fire code: NA</ipxact:description>
              <ipxact:addressOffset>0x198</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_0s_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 0-&gt;1 for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x19c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_0s_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 0-&gt;1 for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_1s_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 1-&gt;0 for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_1s_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 1-&gt;0 for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_0_3</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols. Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin0_stat</ipxact:name>
                <ipxact:description>Statistics value 0 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin1_stat</ipxact:name>
                <ipxact:description>Statistics value 1 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin2_stat</ipxact:name>
                <ipxact:description>Statistics value 2 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin3_stat</ipxact:name>
                <ipxact:description>Statistics value 3 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_4_7</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols.Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin4_stat</ipxact:name>
                <ipxact:description>Statistics value 4 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin5_stat</ipxact:name>
                <ipxact:description>Statistics value 5 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin6_stat</ipxact:name>
                <ipxact:description>Statistics value 6 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin7_stat</ipxact:name>
                <ipxact:description>Statistics value 7 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_8_11</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols.Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin8_stat</ipxact:name>
                <ipxact:description>Statistics value 8 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin9_stat</ipxact:name>
                <ipxact:description>Statistics value 9 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin10_stat</ipxact:name>
                <ipxact:description>Statistics value 10 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin11_stat</ipxact:name>
                <ipxact:description>Statistics value 11 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_12_15</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols. Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin12_stat</ipxact:name>
                <ipxact:description>Statistics value 12 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin13_stat</ipxact:name>
                <ipxact:description>Statistics value 13 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin14_stat</ipxact:name>
                <ipxact:description>Statistics value 14 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin15_stat</ipxact:name>
                <ipxact:description>Statistics value 15 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_debug_cfg</ipxact:name>
              <ipxact:description>Extra config/debug on fec_clock</ipxact:description>
              <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>shadow_req</ipxact:name>
                <ipxact:description>Snapshot / Shadow Request. &lt;br&gt;
                                                          Freeze rsfec counter CSRs so that all counter values read from the registers will be from the same moment.&lt;br&gt;
                                                          Note that the actual collection counters are not frozen, but because they are all 'read' at the time of the freeze, they are cleared</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>shadow_clear</ipxact:name>
                <ipxact:description>Clear Rsfec Counters. &lt;br&gt;
                                                          Clear the collection and shadow counters so that the next shadow request or snapshot will start from 0.&lt;br&gt;
                                                          If the counters are not cleared, they will continue counting and rollover.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
              </ipxact:field>
            </ipxact:register>
          </ipxact:registerFile>
          <ipxact:registerFile>
            <ipxact:name>e25g_stat_s3</ipxact:name>
            <ipxact:description>RSFEC Core Submodule Status Registers &lt;br&gt;
                 In order to access this register, the relevant FEC clock must be present</ipxact:description>
            <ipxact:addressOffset>0x600</ipxact:addressOffset>
            <ipxact:range>0x1e4</ipxact:range>
            <ipxact:register>
              <ipxact:name>rsfec_core_info</ipxact:name>
              <ipxact:description>RSFEC core 4-lane submodule static info</ipxact:description>
              <ipxact:addressOffset>0x140</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_stat</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status</ipxact:description>
              <ipxact:addressOffset>0x148</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>hdr_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid synchronization header.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>blk_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid block type.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Not set - block types not checked.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>resync</ipxact:name>
                <ipxact:description>PCS Tx alignment/codeword marker resync.&lt;br&gt;
                                                       When markers are used it is set when the distance between sync inputs does not match.
                                                       When transcoding is active it is also checked if the width of the sync pulse matches.&lt;br&gt;
                                                       If markers are not used, then the bit is set if the distance between two syncs is not a multiple of 640 transfers.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, no markers.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>pace_inv</ipxact:name>
                <ipxact:description>PCS Tx pacing violation:&lt;br&gt;
                                                       With RS528: .pace_inv is never set.&lt;br&gt;
                                                       With RS544 or RS272: .pace_inv is set when the layer above presents valid Tx data in more than 33 consecutive cycles.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Never set.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_tx_in</ipxact:name>
                <ipxact:description>am_sf presented on Tx by upper layer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_hold</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status hold - Write 1 to clear</ipxact:description>
              <ipxact:addressOffset>0x14c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>hdr_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid synchronization header.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>blk_inv</ipxact:name>
                <ipxact:description>PCS Tx 66b invalid block type.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Not set - block types not checked.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>resync</ipxact:name>
                <ipxact:description>PCS Tx alignment/codeword marker resync.&lt;br&gt;
                                                       When markers are used it is set when the distance between sync inputs does not match.
                                                       When transcoding is active it is also checked if the width of the sync pulse matches.&lt;br&gt;
                                                       If markers are not used, then the bit is set if the distance between two syncs is not a multiple of 640 transfers.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, no markers.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>pace_inv</ipxact:name>
                <ipxact:description>PCS Tx pacing violation:&lt;br&gt;
                                                       With RS528: .pace_inv is never set.&lt;br&gt;
                                                       With RS544 or RS272: .pace_inv is set when the layer above presents valid Tx data in more than 33 consecutive cycles.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Never set.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_tx_in</ipxact:name>
                <ipxact:description>am_sf presented on Tx by upper layer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x7</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_tx_inten</ipxact:name>
              <ipxact:description>RSFEC per lane Tx status hold interrupt - set to 1 to enable rsfec_lane_tx lane interrupt</ipxact:description>
              <ipxact:addressOffset>0x150</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_stat</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status (note description for cwbin)</ipxact:description>
              <ipxact:addressOffset>0x154</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>sf</ipxact:name>
                <ipxact:description>Incoming signal fail (transceiver unable to lock to signal).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_locked</ipxact:name>
                <ipxact:description>Rx lane not locked.&lt;br&gt;
                                                       Not locked to alignment/codeword markers (400GE/200GE/100GE/128GFC/50GE/25GE) or to FEC codewords (when not using markers).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>fec_3bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 3 consecutive FEC codewords could not be corrected.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Set upon reception of 8 consecutive err'd codewords (even if correctable).</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_5bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 5 consecutive alignment/codeword markers were not valid.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       Only applicable with protocols using markers.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>hi_ser</ipxact:name>
                <ipxact:description>High symbol error rate.&lt;br&gt;
                                                       Set when the number of symbol errors in a window exceeds a threshold.&lt;br&gt;
                                                       The window is 8K consecutive codewords with RS528, RS544 and 16K codewords with RS272.&lt;br&gt;
                                                       The bit remains set for 60ms to 75ms thereafter.&lt;br&gt;
                                                       If RSFEC_LANE_CFG0.indic_byp = 1, then synchronization header errors will be generated towards the client while .hi_ser is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword had one or more errors that could be corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>5</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>uncorr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword could not be corrected due to too many errors.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>6</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_lo</ipxact:name>
                <ipxact:description>NOTE THE DESCRIPTION BELOW IS CORRECT but does not match the name.&lt;br&gt;
                                                       Set when 8-15 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_hi</ipxact:name>
                <ipxact:description>NOTE THE DESCRIPTION BELOW IS CORRECT but does not match the name.&lt;br&gt;
                                                       Set when 0-7 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>degr_ser</ipxact:name>
                <ipxact:description>Set when the FEC degraded SER status is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_rx_in</ipxact:name>
                <ipxact:description>am_sf received from peer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       These are the accepted values, i.e. a bit is updated when the received value matches the previous.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>25</ipxact:bitOffset>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_hold</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status hold - Write 1 to clear</ipxact:description>
              <ipxact:addressOffset>0x158</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>sf</ipxact:name>
                <ipxact:description>Incoming signal fail (transceiver unable to lock to signal).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_locked</ipxact:name>
                <ipxact:description>Rx lane not locked.&lt;br&gt;
                                                       Not locked to alignment/codeword markers (400GE/200GE/100GE/128GFC/50GE/25GE) or to FEC codewords (when not using markers).&lt;br&gt;
                                                       One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>fec_3bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 3 consecutive FEC codewords could not be corrected.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Set upon reception of 8 consecutive err'd codewords (even if correctable).</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_5bad</ipxact:name>
                <ipxact:description>Rx was locked (and aligned if multiple logical FEC lanes) but 5 consecutive alignment/codeword markers were not valid.&lt;br&gt;
                                                       Restarts the synchronization.&lt;br&gt;
                                                       Only applicable with protocols using markers.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>3</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>hi_ser</ipxact:name>
                <ipxact:description>High symbol error rate.&lt;br&gt;
                                                       Set when the number of symbol errors in a window exceeds a threshold.&lt;br&gt;
                                                       The window is 8K consecutive codewords with RS528, RS544 and 16K codewords with RS272.&lt;br&gt;
                                                       The bit remains set for 60ms to 75ms thereafter.&lt;br&gt;
                                                       If RSFEC_LANE_CFG0.indic_byp = 1, then synchronization header errors will be generated towards the client while .hi_ser is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword had one or more errors that could be corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client entry number 0 and 2 are used.&lt;br&gt;
                                                       For 8-lane clients entry number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For 16-lane clients entry number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>5</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>uncorr_cw</ipxact:name>
                <ipxact:description>Set when a FEC codeword could not be corrected due to too many errors.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>6</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_lo</ipxact:name>
                <ipxact:description>Set when 0-7 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>corr_cw_bins_hi</ipxact:name>
                <ipxact:description>Set when 8-15 symbols were corrected in a codeword. LSB set if no err in a CW, MSB set if 15 symbols were corrected.&lt;br&gt;
                                                       For an 802.3ck 100GE client the entries for lane number 0 and 2 are used.&lt;br&gt;
                                                       For a 8-lane client the entries for lane number 0 in each of the two participating submodules are used.&lt;br&gt;
                                                       For a 16-lane client the entries for lane number 0 in submodules 0 and 2 are used.&lt;br&gt;
                                                       If correction is bypassed, then the output is still driven as if errors were corrected.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Bit 0 set if no error in CW. Bit n, 0 &lt; n &lt;= 11 set if distance between first and last corrected bit was n-1.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>degr_ser</ipxact:name>
                <ipxact:description>Set when the FEC degraded SER status is set.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>am_sf_rx_in</ipxact:name>
                <ipxact:description>am_sf received from peer. Only valid with 8- and 16-lane clients and only in entry 0 in the first RSFEC submodule for the client.&lt;br&gt;
                                                       These are the accepted values, i.e. a bit is updated when the received value matches the previous.&lt;br&gt;
                                                       Order is {RD bit (Remote Degraded), LD bit (Local Degraded), reserved bit}.&lt;br&gt;
                                                       For 8- and 16-lane clients entry number 0 in the lowest numbered participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>25</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x7</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>3</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_lane_rx_inten</ipxact:name>
              <ipxact:description>RSFEC per lane Rx status hold interrupt - set to 1 to enable rsfec_lane_rx lane interrupt</ipxact:description>
              <ipxact:addressOffset>0x15c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_stat</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx status. Valid on Master Streams Only e.g. stream0 on 50g/100g/200g/400g streams</ipxact:description>
              <ipxact:addressOffset>0x160</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>not_align</ipxact:name>
                <ipxact:description>Client's Rx FEC lanes not aligned.&lt;br&gt;
                                                       Incoming signal fail, not all participating Rx lanes locked, alignment markers not unique or skew too large.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_deskew</ipxact:name>
                <ipxact:description>Client's Rx lanes were all locked but the alignment markers were not unique or the skew was too large.&lt;br&gt;
                                                       This is an event that restarts the synchronization and the status will deassert immediately.&lt;br&gt;
                                                       The hold register shows if it occurred. To determine the current alignment state .not_align shall be used instead.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>last_lane</ipxact:name>
                <ipxact:description>Last Rx PMA interface lane for the client.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       When all the Rx lanes become aligned this field shows which PMA interface lane was the latest.&lt;br&gt;
                                                       For an N-lane client the number is in the range 0..n-1, where 0 is for the lowest numbered PMA interface lane in the aggregation.&lt;br&gt;
                                                       Regardless of dynamic skew variations it will not change while the link is up. It shows which PMA interface lane to use as reference
                                                       when determining the receive path data delay to be used by timing protocols.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered, participating submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>2</ipxact:bitOffset>
                <ipxact:bitWidth>4</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_hold</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx hold - Write 1 to clear. Valid on Master Streams Only e.g. stream0 on 50g/100g/200g/400g streams</ipxact:description>
              <ipxact:addressOffset>0x164</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>not_align</ipxact:name>
                <ipxact:description>Client's Rx FEC lanes not aligned.&lt;br&gt;
                                                       Incoming signal fail, not all participating Rx lanes locked, alignment markers not unique or skew too large.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>not_deskew</ipxact:name>
                <ipxact:description>Client's Rx lanes were all locked but the alignment markers were not unique or the skew was too large.&lt;br&gt;
                                                       This is an event that restarts the synchronization and the status will deassert immediately.&lt;br&gt;
                                                       The hold register shows if it occurred. To determine the current alignment state .not_align shall be used instead.&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes.&lt;br&gt;
                                                       For a 4-lane client entry number 0 is used. For an 8- or 16-lane client entry number 0 in the lowest numbered submodule is used.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>1</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_aggr_rx_inten</ipxact:name>
              <ipxact:description>RSFEC per aggregate Rx interrupt - set to 1 to enable interrupt. This should be used on Master Streams Only</ipxact:description>
              <ipxact:addressOffset>0x168</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_ln_mapping_rx</ipxact:name>
              <ipxact:description>RSFEC FEC lane mapping</ipxact:description>
              <ipxact:addressOffset>0x16c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>fec_lane</ipxact:name>
                <ipxact:description>FEC lane number received on the PMA interface lane.&lt;br&gt;
                                                       Only applicable when the lane is locked and the client has multiple logical FEC lanes.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>4</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_ln_skew_rx</ipxact:name>
              <ipxact:description>RSFEC lane skew</ipxact:description>
              <ipxact:addressOffset>0x170</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>skew</ipxact:name>
                <ipxact:description>Lane skew value (unit is 40 bits).&lt;br&gt;
                                                       Only applicable when the client has multiple logical FEC lanes and only valid when the Rx lanes are aligned.&lt;br&gt;
                                                       The value shows approximately how much a lane is delayed relative to the first arriving (i.e. earliest) lane for the client.
                                                       The latest arriving lane of a client thus has the largest value.&lt;br&gt;
                                                       Fire code: Not applicable.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_cw_pos_rx</ipxact:name>
              <ipxact:description>RSFEC codeword bit position on Rx</ipxact:description>
              <ipxact:addressOffset>0x174</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>num</ipxact:name>
                <ipxact:description>Distance from bit marked on PMA interface input lane to first bit in group of FEC codewords.&lt;br&gt;
                                                       The same value is output on a port towards the PMA logic.&lt;br&gt;
                                                       May be used to inspect the deterministic latency mechanism.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>15</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_core_ecc_hold</ipxact:name>
              <ipxact:description>RSFEC SRAM ECC status hold - Write 1 to clear. LPHY 100G stream 0 fractured space only</ipxact:description>
              <ipxact:addressOffset>0x178</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>sbe</ipxact:name>
                <ipxact:description>SRAM ECC correctable (single bit) error detected.&lt;br&gt;
                                                       This is only valid in the fractured register space LPHY 100G Stream 0.&lt;br&gt;
                                                       Should not become set during normal operation. One bit per SRAM.&lt;br&gt;
                                                       Bits 0-3 covers the deskew buffers for PMA interface lanes 0-3 (only used for clients with multiple logical FEC lanes).&lt;br&gt;
                                                       Bits 4-7 covers the data delay buffers within the FEC decoder.&lt;br&gt;
                                                       Fire code:&lt;br&gt;
                                                       Same function, i.e. bits 4-7 used.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>mbe</ipxact:name>
                <ipxact:description>SRAM ECC uncorrectable error detected.&lt;br&gt;
                                                       This is only valid in the fractured register space LPHY 100G Stream 0.&lt;br&gt;
                                                       Same bit ordering as for .sbe above.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
                <ipxact:modifiedWriteValue>oneToClear</ipxact:modifiedWriteValue>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_err_val_tx</ipxact:name>
              <ipxact:description>RSFEC per lane error injection status</ipxact:description>
              <ipxact:addressOffset>0x17c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>inj0s</ipxact:name>
                <ipxact:description>Number of bits (modulo 256) that were changed from 1 to 0 on each PMA interface lane.&lt;br&gt;
                                                                 Cleared when the corresponding RSFEC_ERR_INJ_TX.rate is written with a non-zero value
                                                                 after being all zero, i.e. when a test is initiated. A value read from this
                                                                 register is not reliable while injecting. A value read is reliable when the test is
                                                                 completed, i.e. after the lane's RSFEC_ERR_INJ_TX.rate or RSFEC_ERR_INJ_TX.pat has
                                                                 been cleared.&lt;br&gt;
                                                                 One entry per PMA interface lane, regardless of RSFEC_CORE_CFG.frac.&lt;br&gt;
                                                                 Fire code:&lt;br&gt;
                                                                 Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>inj1s</ipxact:name>
                <ipxact:description>Same for bits changed from 0 to 1 on each PMA interface lane.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cw_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords with errors that were corrected (low word: bits 31 to 0)</ipxact:description>
              <ipxact:addressOffset>0x184</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cw_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords with errors that were corrected (high word: bits 63 to 32)</ipxact:description>
              <ipxact:addressOffset>0x188</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_uncorr_cw_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords that could not be corrected due to too many errors (low word: bits 31 to 0)</ipxact:description>
              <ipxact:addressOffset>0x18c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.&lt;br&gt;
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_uncorr_cw_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of FEC codewords that could not be corrected due to too many errors (high word: bits 63 to 32)</ipxact:description>
              <ipxact:addressOffset>0x190</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.&lt;br&gt;
                                                                For an N lane client the entry for the 1st lane assigned to the client is used.&lt;br&gt;
                                                                For a client using two codewords A and B in parallel, two entries are used:&lt;br&gt;
                                                                An 802.3ck 100GE client uses entries 0 and 2 in the submodule for A and B respectively.&lt;br&gt;
                                                                An 8-lane client uses entry 0 in the even submodule for A and entry 0 in the odd submodule for B.&lt;br&gt;
                                                                A 16-lane client uses entry 0 in submodule 0 for A and entry 0 in submodule 2 for B.&lt;br&gt;
                                                                Fire code:&lt;br&gt;
                                                                Same function.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_syms_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of 10b symbols corrected for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter still counts the number of error'ed 10b symbols detected.&lt;br&gt;
                   Fire code: NA</ipxact:description>
              <ipxact:addressOffset>0x194</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_syms_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of 10b symbols corrected for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter still counts the number of error'ed 10b symbols detected.&lt;br&gt;
                   Fire code: NA</ipxact:description>
              <ipxact:addressOffset>0x198</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_0s_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 0-&gt;1 for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x19c</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_0s_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 0-&gt;1 for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_1s_cnt_lo</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 1-&gt;0 for the FEC lane (low word: bits 31 to 0).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_1s_cnt_hi</ipxact:name>
              <ipxact:description>RSFEC number of bits corrected 1-&gt;0 for the FEC lane (high word: bits 63 to 32).&lt;br&gt;
                   If correction is bypassed, then this counter counts the total number of bit errors detected regardless of polarity.&lt;br&gt;
                   Fire code: Same function</ipxact:description>
              <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>stat</ipxact:name>
                <ipxact:description>Statistics value.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00000000</ipxact:value>
                    <ipxact:mask>0xffffffff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>32</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_0_3</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols. Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin0_stat</ipxact:name>
                <ipxact:description>Statistics value 0 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin1_stat</ipxact:name>
                <ipxact:description>Statistics value 1 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin2_stat</ipxact:name>
                <ipxact:description>Statistics value 2 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin3_stat</ipxact:name>
                <ipxact:description>Statistics value 3 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_4_7</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols.Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin4_stat</ipxact:name>
                <ipxact:description>Statistics value 4 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin5_stat</ipxact:name>
                <ipxact:description>Statistics value 5 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin6_stat</ipxact:name>
                <ipxact:description>Statistics value 6 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin7_stat</ipxact:name>
                <ipxact:description>Statistics value 7 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_8_11</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols.Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin8_stat</ipxact:name>
                <ipxact:description>Statistics value 8 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin9_stat</ipxact:name>
                <ipxact:description>Statistics value 9 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin10_stat</ipxact:name>
                <ipxact:description>Statistics value 10 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin11_stat</ipxact:name>
                <ipxact:description>Statistics value 11 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_corr_cwbin_cnt_12_15</ipxact:name>
              <ipxact:description>RSFEC number of corrected codewords having Errs=0,1,..,15 errored symbols. Fire code: Number of CWs with error burst length N, N=0,1..11.&lt;br&gt;
                   For an N lane client the 16 counters for the 1st lane assigned to the client is used.&lt;br&gt;
                   For a client using two codewords in parallel, two sets are used:&lt;br&gt;
                   An 802.3ck 100GE client uses the 16 counters for lane 0 and the 16 counters for lane 2 in the submodule.&lt;br&gt;
                   An 8-lane client uses the 16 counters for lane 0 in each of the two participating submodules.&lt;br&gt;
                   A 16-lane client uses the 16 counters for lane 0 in each of submodules 0 and 2.&lt;br&gt;
                   Fire code:&lt;br&gt;
                   Error burst length is 0 if no error, else&lt;br&gt;
                   pos(last corrected bit) - pos(first corrected bit) + 1.</ipxact:description>
              <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-only</ipxact:access>
              <ipxact:field>
                <ipxact:name>cwbin12_stat</ipxact:name>
                <ipxact:description>Statistics value 12 Error.</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin13_stat</ipxact:name>
                <ipxact:description>Statistics value 13 Error.</ipxact:description>
                <ipxact:bitOffset>8</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin14_stat</ipxact:name>
                <ipxact:description>Statistics value 14 Error.</ipxact:description>
                <ipxact:bitOffset>16</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>cwbin15_stat</ipxact:name>
                <ipxact:description>Statistics value 15 Error.</ipxact:description>
                <ipxact:bitOffset>24</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x00</ipxact:value>
                    <ipxact:mask>0xff</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>8</ipxact:bitWidth>
                <ipxact:access>read-only</ipxact:access>
              </ipxact:field>
            </ipxact:register>
            <ipxact:register>
              <ipxact:name>rsfec_debug_cfg</ipxact:name>
              <ipxact:description>Extra config/debug on fec_clock</ipxact:description>
              <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
              <ipxact:size>32</ipxact:size>
              <ipxact:access>read-write</ipxact:access>
              <ipxact:field>
                <ipxact:name>shadow_req</ipxact:name>
                <ipxact:description>Snapshot / Shadow Request. &lt;br&gt;
                                                          Freeze rsfec counter CSRs so that all counter values read from the registers will be from the same moment.&lt;br&gt;
                                                          Note that the actual collection counters are not frozen, but because they are all 'read' at the time of the freeze, they are cleared</ipxact:description>
                <ipxact:bitOffset>0</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
              </ipxact:field>
              <ipxact:field>
                <ipxact:name>shadow_clear</ipxact:name>
                <ipxact:description>Clear Rsfec Counters. &lt;br&gt;
                                                          Clear the collection and shadow counters so that the next shadow request or snapshot will start from 0.&lt;br&gt;
                                                          If the counters are not cleared, they will continue counting and rollover.</ipxact:description>
                <ipxact:bitOffset>4</ipxact:bitOffset>
                <ipxact:resets>
                  <ipxact:reset>
                    <ipxact:value>0x0</ipxact:value>
                    <ipxact:mask>0x1</ipxact:mask>
                  </ipxact:reset>
                </ipxact:resets>
                <ipxact:bitWidth>1</ipxact:bitWidth>
                <ipxact:access>read-write</ipxact:access>
              </ipxact:field>
            </ipxact:register>
          </ipxact:registerFile>
        </ipxact:registerFile>
      </ipxact:addressBlock>
      <ipxact:addressUnitBits>8</ipxact:addressUnitBits>
    </ipxact:memoryMap>
    <ipxact:memoryMap>
      <ipxact:name>reconfig_xcvr_slave_0</ipxact:name>
      <ipxact:addressBlock>
        <ipxact:name>fluxtop_block</ipxact:name>
        <ipxact:baseAddress>0x0</ipxact:baseAddress>
        <ipxact:range>0x10000288</ipxact:range>
        <ipxact:width>32</ipxact:width>
        <ipxact:usage>register</ipxact:usage>
        <ipxact:access>read-write</ipxact:access>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CMN_AON_L0</ipxact:name>
          <ipxact:addressOffset>0x40080</ipxact:addressOffset>
          <ipxact:range>0x2c</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_4</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_5</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_6</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_7</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_8</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_9</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_10</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_11</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_LANE_AON_L0</ipxact:name>
          <ipxact:addressOffset>0x40100</ipxact:addressOffset>
          <ipxact:range>0x20</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_4</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_5</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_6</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_7</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_8</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CMN_L0</ipxact:name>
          <ipxact:addressOffset>0x40300</ipxact:addressOffset>
          <ipxact:range>0x244</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_55</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_58</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_59</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_61</ipxact:name>
            <ipxact:displayName>reg_61 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_61</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_62</ipxact:name>
            <ipxact:displayName>reg_62 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_62</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_63</ipxact:name>
            <ipxact:displayName>reg_63 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_63</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_64</ipxact:name>
            <ipxact:displayName>reg_64 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_64</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_65</ipxact:name>
            <ipxact:displayName>reg_65 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_65</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_66</ipxact:name>
            <ipxact:displayName>reg_66 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_66</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_67</ipxact:name>
            <ipxact:displayName>reg_67 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_67</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_68</ipxact:name>
            <ipxact:displayName>reg_68 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_68</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_69</ipxact:name>
            <ipxact:displayName>reg_69 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_69</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_70</ipxact:name>
            <ipxact:displayName>reg_70 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_70</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_71</ipxact:name>
            <ipxact:displayName>reg_71 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_71</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_72</ipxact:name>
            <ipxact:displayName>reg_72 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_72</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_73</ipxact:name>
            <ipxact:displayName>reg_73 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_73</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_74</ipxact:name>
            <ipxact:displayName>reg_74 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_74</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_75</ipxact:name>
            <ipxact:displayName>reg_75 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_75</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_76</ipxact:name>
            <ipxact:displayName>reg_76 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_76</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_77</ipxact:name>
            <ipxact:displayName>reg_77 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_77</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_78</ipxact:name>
            <ipxact:displayName>reg_78 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_78</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_79</ipxact:name>
            <ipxact:displayName>reg_79 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_79</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_SYNTH_MED_L0</ipxact:name>
          <ipxact:addressOffset>0x40700</ipxact:addressOffset>
          <ipxact:range>0xf4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcmedpcs_postdiv_p5_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcmedpcs_postdiv_p5_locovr_muxd0 [31:31]</ipxact:displayName>
              <ipxact:description>Synthlc Med post divided clock ratio of 0.5 for Mode A override.  Divide ratio of 0.5 = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcmedpcs = 1.</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcmedpcs_postdiv_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcmedpcs_postdiv_locovr_muxd0 [13:7]</ipxact:displayName>
              <ipxact:description>Synthlc Med post divided clock ratio for Mode A override.  Divide ratio = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcmedpcs = 1.</ipxact:description>
              <ipxact:bitOffset>7</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x02</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_SYNTH_SLOW_L0</ipxact:name>
          <ipxact:addressOffset>0x40800</ipxact:addressOffset>
          <ipxact:range>0xf4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcslowpcs_postdiv_p5_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcslowpcs_postdiv_p5_locovr_muxd0 [30:30]</ipxact:displayName>
              <ipxact:description>Synthlc Slow post divided clock ratio of 0.5 for Mode A override.  Divide ratio of 0.5 = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcslowpcs = 1.</ipxact:description>
              <ipxact:bitOffset>30</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcslowpcs_postdiv_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcslowpcs_postdiv_locovr_muxd0 [13:7]</ipxact:displayName>
              <ipxact:description>Synthlc Slow post divided clock ratio for Mode A override.  Divide ratio = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcslowpcs = 1.</ipxact:description>
              <ipxact:bitOffset>7</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_SYNTH_FAST_L0</ipxact:name>
          <ipxact:addressOffset>0x40900</ipxact:addressOffset>
          <ipxact:range>0xf4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcfastpcs_postdiv_p5_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcfastpcs_postdiv_p5_locovr_muxd0 [30:30]</ipxact:displayName>
              <ipxact:description>Synthlc Fast post divided clock ratio of 0.5 for Mode A override.  Divide ratio of 0.5 = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcfastpcs = 1.</ipxact:description>
              <ipxact:bitOffset>30</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcfastpcs_postdiv_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcfastpcs_postdiv_locovr_muxd0 [27:21]</ipxact:displayName>
              <ipxact:description>Synthlc Fast post divided clock ratio for Mode A override.  Divide ratio = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcfastpcs = 1.</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x02</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_LANE_L0</ipxact:name>
          <ipxact:addressOffset>0x41400</ipxact:addressOffset>
          <ipxact:range>0x444</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_4</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_5</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_6</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_7</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_8</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_9</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_10</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_11</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_12</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_13</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_14</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_15</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_16</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_17</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_18</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_19</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_20</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_21</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_22</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_23</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_24</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_25</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_26</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_27</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_28</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_29</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_30</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_31</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_32</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_33</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_34</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_35</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_36</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_37</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_38</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_39</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_40</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_43</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_44</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_47</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_48</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_51</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_52</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_55</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_56</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_59</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_60</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_61</ipxact:name>
            <ipxact:displayName>reg_61 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_61</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_62</ipxact:name>
            <ipxact:displayName>reg_62 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_62</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_63</ipxact:name>
            <ipxact:displayName>reg_63 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_63</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_64</ipxact:name>
            <ipxact:displayName>reg_64 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_64</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_65</ipxact:name>
            <ipxact:displayName>reg_65 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_65</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_66</ipxact:name>
            <ipxact:displayName>reg_66 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_66</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_67</ipxact:name>
            <ipxact:displayName>reg_67 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_67</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_68</ipxact:name>
            <ipxact:displayName>reg_68 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_68</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_69</ipxact:name>
            <ipxact:displayName>reg_69 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_69</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_70</ipxact:name>
            <ipxact:displayName>reg_70 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_70</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_71</ipxact:name>
            <ipxact:displayName>reg_71 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_71</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_72</ipxact:name>
            <ipxact:displayName>reg_72 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_72</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_73</ipxact:name>
            <ipxact:displayName>reg_73 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_73</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_74</ipxact:name>
            <ipxact:displayName>reg_74 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_74</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_75</ipxact:name>
            <ipxact:displayName>reg_75 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_75</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_76</ipxact:name>
            <ipxact:displayName>reg_76 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_76</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_77</ipxact:name>
            <ipxact:displayName>reg_77 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_77</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_78</ipxact:name>
            <ipxact:displayName>reg_78 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_78</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_79</ipxact:name>
            <ipxact:displayName>reg_79 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_79</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_80</ipxact:name>
            <ipxact:displayName>reg_80 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_80</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_81</ipxact:name>
            <ipxact:displayName>reg_81 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_81</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_82</ipxact:name>
            <ipxact:displayName>reg_82 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_82</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_83</ipxact:name>
            <ipxact:displayName>reg_83 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_83</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_84</ipxact:name>
            <ipxact:displayName>reg_84 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_84</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_85</ipxact:name>
            <ipxact:displayName>reg_85 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_85</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_86</ipxact:name>
            <ipxact:displayName>reg_86 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_86</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_87</ipxact:name>
            <ipxact:displayName>reg_87 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_87</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_88</ipxact:name>
            <ipxact:displayName>reg_88 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_88</ipxact:description>
            <ipxact:addressOffset>0x15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_89</ipxact:name>
            <ipxact:displayName>reg_89 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_89</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_90</ipxact:name>
            <ipxact:displayName>reg_90 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_90</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_91</ipxact:name>
            <ipxact:displayName>reg_91 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_91</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_92</ipxact:name>
            <ipxact:displayName>reg_92 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_92</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_93</ipxact:name>
            <ipxact:displayName>reg_93 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_93</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_94</ipxact:name>
            <ipxact:displayName>reg_94 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_94</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_95</ipxact:name>
            <ipxact:displayName>reg_95 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_95</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_96</ipxact:name>
            <ipxact:displayName>reg_96 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_96</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_97</ipxact:name>
            <ipxact:displayName>reg_97 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_97</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_98</ipxact:name>
            <ipxact:displayName>reg_98 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_98</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_99</ipxact:name>
            <ipxact:displayName>reg_99 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_99</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_100</ipxact:name>
            <ipxact:displayName>reg_100 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_100</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_101</ipxact:name>
            <ipxact:displayName>reg_101 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_101</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_102</ipxact:name>
            <ipxact:displayName>reg_102 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_102</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_103</ipxact:name>
            <ipxact:displayName>reg_103 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_103</ipxact:description>
            <ipxact:addressOffset>0x198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_104</ipxact:name>
            <ipxact:displayName>reg_104 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_104</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_105</ipxact:name>
            <ipxact:displayName>reg_105 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_105</ipxact:description>
            <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_106</ipxact:name>
            <ipxact:displayName>reg_106 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_106</ipxact:description>
            <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_107</ipxact:name>
            <ipxact:displayName>reg_107 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_107</ipxact:description>
            <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_108</ipxact:name>
            <ipxact:displayName>reg_108 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_108</ipxact:description>
            <ipxact:addressOffset>0x1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_109</ipxact:name>
            <ipxact:displayName>reg_109 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_109</ipxact:description>
            <ipxact:addressOffset>0x1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxpam_bitorder</ipxact:name>
              <ipxact:displayName>cfg_rxpam_bitorder [26:24]</ipxact:displayName>
              <ipxact:description>Reserved</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_rxpcs_postdiv_p5_muxd0</ipxact:name>
              <ipxact:displayName>cfg_rxpcs_postdiv_p5_muxd0 [31:31]</ipxact:displayName>
              <ipxact:description>0.5 Resolution divider enable for CDR ock_pcs_rxpostdiv used if ictl_pcs_rxrate_lx_[4:2] is 0. Fractional synthesis is achieved by dithering between two integer values. Must be used with external div2 circuit to filter out quantization noise.</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_110</ipxact:name>
            <ipxact:displayName>reg_110 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_110</ipxact:description>
            <ipxact:addressOffset>0x1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxpcs_postdiv_muxd0</ipxact:name>
              <ipxact:displayName>cfg_rxpcs_postdiv_muxd0 [6:0]</ipxact:displayName>
              <ipxact:description>CDR POSTDIV clock divider value used if ictl_pcs_txrate_lx_[4:2] is 0. Effective divider value = register value + 12</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_111</ipxact:name>
            <ipxact:displayName>reg_111 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_111</ipxact:description>
            <ipxact:addressOffset>0x1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_112</ipxact:name>
            <ipxact:displayName>reg_112 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_112</ipxact:description>
            <ipxact:addressOffset>0x1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_113</ipxact:name>
            <ipxact:displayName>reg_113 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_113</ipxact:description>
            <ipxact:addressOffset>0x1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_114</ipxact:name>
            <ipxact:displayName>reg_114 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_114</ipxact:description>
            <ipxact:addressOffset>0x1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_115</ipxact:name>
            <ipxact:displayName>reg_115 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_115</ipxact:description>
            <ipxact:addressOffset>0x1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_116</ipxact:name>
            <ipxact:displayName>reg_116 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_116</ipxact:description>
            <ipxact:addressOffset>0x1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_117</ipxact:name>
            <ipxact:displayName>reg_117 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_117</ipxact:description>
            <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_118</ipxact:name>
            <ipxact:displayName>reg_118 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_118</ipxact:description>
            <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_119</ipxact:name>
            <ipxact:displayName>reg_119 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_119</ipxact:description>
            <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_120</ipxact:name>
            <ipxact:displayName>reg_120 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_120</ipxact:description>
            <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_121</ipxact:name>
            <ipxact:displayName>reg_121 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_121</ipxact:description>
            <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_122</ipxact:name>
            <ipxact:displayName>reg_122 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_122</ipxact:description>
            <ipxact:addressOffset>0x1e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_123</ipxact:name>
            <ipxact:displayName>reg_123 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_123</ipxact:description>
            <ipxact:addressOffset>0x1e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_124</ipxact:name>
            <ipxact:displayName>reg_124 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_124</ipxact:description>
            <ipxact:addressOffset>0x1ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_125</ipxact:name>
            <ipxact:displayName>reg_125 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_125</ipxact:description>
            <ipxact:addressOffset>0x1f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_126</ipxact:name>
            <ipxact:displayName>reg_126 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_126</ipxact:description>
            <ipxact:addressOffset>0x1f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_127</ipxact:name>
            <ipxact:displayName>reg_127 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_127</ipxact:description>
            <ipxact:addressOffset>0x1f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_128</ipxact:name>
            <ipxact:displayName>reg_128 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_128</ipxact:description>
            <ipxact:addressOffset>0x1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_129</ipxact:name>
            <ipxact:displayName>reg_129 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_129</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_130</ipxact:name>
            <ipxact:displayName>reg_130 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_130</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_131</ipxact:name>
            <ipxact:displayName>reg_131 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_131</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_132</ipxact:name>
            <ipxact:displayName>reg_132 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_132</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_133</ipxact:name>
            <ipxact:displayName>reg_133 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_133</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_134</ipxact:name>
            <ipxact:displayName>reg_134 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_134</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_135</ipxact:name>
            <ipxact:displayName>reg_135 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_135</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_136</ipxact:name>
            <ipxact:displayName>reg_136 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_136</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_137</ipxact:name>
            <ipxact:displayName>reg_137 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_137</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_138</ipxact:name>
            <ipxact:displayName>reg_138 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_138</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_139</ipxact:name>
            <ipxact:displayName>reg_139 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_139</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_140</ipxact:name>
            <ipxact:displayName>reg_140 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_140</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_141</ipxact:name>
            <ipxact:displayName>reg_141 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_141</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_142</ipxact:name>
            <ipxact:displayName>reg_142 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_142</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_143</ipxact:name>
            <ipxact:displayName>reg_143 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_143</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_144</ipxact:name>
            <ipxact:displayName>reg_144 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_144</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_145</ipxact:name>
            <ipxact:displayName>reg_145 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_145</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_146</ipxact:name>
            <ipxact:displayName>reg_146 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_146</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_147</ipxact:name>
            <ipxact:displayName>reg_147 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_147</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_148</ipxact:name>
            <ipxact:displayName>reg_148 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_148</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_149</ipxact:name>
            <ipxact:displayName>reg_149 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_149</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_150</ipxact:name>
            <ipxact:displayName>reg_150 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_150</ipxact:description>
            <ipxact:addressOffset>0x254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_151</ipxact:name>
            <ipxact:displayName>reg_151 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_151</ipxact:description>
            <ipxact:addressOffset>0x258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_152</ipxact:name>
            <ipxact:displayName>reg_152 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_152</ipxact:description>
            <ipxact:addressOffset>0x25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_153</ipxact:name>
            <ipxact:displayName>reg_153 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_153</ipxact:description>
            <ipxact:addressOffset>0x260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_154</ipxact:name>
            <ipxact:displayName>reg_154 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_154</ipxact:description>
            <ipxact:addressOffset>0x264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_155</ipxact:name>
            <ipxact:displayName>reg_155 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_155</ipxact:description>
            <ipxact:addressOffset>0x268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_156</ipxact:name>
            <ipxact:displayName>reg_156 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_156</ipxact:description>
            <ipxact:addressOffset>0x26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_157</ipxact:name>
            <ipxact:displayName>reg_157 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_157</ipxact:description>
            <ipxact:addressOffset>0x270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_158</ipxact:name>
            <ipxact:displayName>reg_158 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_158</ipxact:description>
            <ipxact:addressOffset>0x274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_159</ipxact:name>
            <ipxact:displayName>reg_159 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_159</ipxact:description>
            <ipxact:addressOffset>0x278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_160</ipxact:name>
            <ipxact:displayName>reg_160 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_160</ipxact:description>
            <ipxact:addressOffset>0x27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_161</ipxact:name>
            <ipxact:displayName>reg_161 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_161</ipxact:description>
            <ipxact:addressOffset>0x280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_162</ipxact:name>
            <ipxact:displayName>reg_162 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_162</ipxact:description>
            <ipxact:addressOffset>0x284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_163</ipxact:name>
            <ipxact:displayName>reg_163 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_163</ipxact:description>
            <ipxact:addressOffset>0x288</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_164</ipxact:name>
            <ipxact:displayName>reg_164 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_164</ipxact:description>
            <ipxact:addressOffset>0x28c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_165</ipxact:name>
            <ipxact:displayName>reg_165 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_165</ipxact:description>
            <ipxact:addressOffset>0x290</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_166</ipxact:name>
            <ipxact:displayName>reg_166 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_166</ipxact:description>
            <ipxact:addressOffset>0x294</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_167</ipxact:name>
            <ipxact:displayName>reg_167 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_167</ipxact:description>
            <ipxact:addressOffset>0x298</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_168</ipxact:name>
            <ipxact:displayName>reg_168 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_168</ipxact:description>
            <ipxact:addressOffset>0x29c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_169</ipxact:name>
            <ipxact:displayName>reg_169 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_169</ipxact:description>
            <ipxact:addressOffset>0x2a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_170</ipxact:name>
            <ipxact:displayName>reg_170 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_170</ipxact:description>
            <ipxact:addressOffset>0x2a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_171</ipxact:name>
            <ipxact:displayName>reg_171 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_171</ipxact:description>
            <ipxact:addressOffset>0x2a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_172</ipxact:name>
            <ipxact:displayName>reg_172 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_172</ipxact:description>
            <ipxact:addressOffset>0x2ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_173</ipxact:name>
            <ipxact:displayName>reg_173 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_173</ipxact:description>
            <ipxact:addressOffset>0x2b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_174</ipxact:name>
            <ipxact:displayName>reg_174 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_174</ipxact:description>
            <ipxact:addressOffset>0x2b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_175</ipxact:name>
            <ipxact:displayName>reg_175 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_175</ipxact:description>
            <ipxact:addressOffset>0x2b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_176</ipxact:name>
            <ipxact:displayName>reg_176 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_176</ipxact:description>
            <ipxact:addressOffset>0x2bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_177</ipxact:name>
            <ipxact:displayName>reg_177 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_177</ipxact:description>
            <ipxact:addressOffset>0x2c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_178</ipxact:name>
            <ipxact:displayName>reg_178 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_178</ipxact:description>
            <ipxact:addressOffset>0x2c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_179</ipxact:name>
            <ipxact:displayName>reg_179 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_179</ipxact:description>
            <ipxact:addressOffset>0x2c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_180</ipxact:name>
            <ipxact:displayName>reg_180 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_180</ipxact:description>
            <ipxact:addressOffset>0x2cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_181</ipxact:name>
            <ipxact:displayName>reg_181 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_181</ipxact:description>
            <ipxact:addressOffset>0x2d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_182</ipxact:name>
            <ipxact:displayName>reg_182 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_182</ipxact:description>
            <ipxact:addressOffset>0x2d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_183</ipxact:name>
            <ipxact:displayName>reg_183 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_183</ipxact:description>
            <ipxact:addressOffset>0x2d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_184</ipxact:name>
            <ipxact:displayName>reg_184 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_184</ipxact:description>
            <ipxact:addressOffset>0x2dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_185</ipxact:name>
            <ipxact:displayName>reg_185 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_185</ipxact:description>
            <ipxact:addressOffset>0x2e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_186</ipxact:name>
            <ipxact:displayName>reg_186 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_186</ipxact:description>
            <ipxact:addressOffset>0x2e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_187</ipxact:name>
            <ipxact:displayName>reg_187 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_187</ipxact:description>
            <ipxact:addressOffset>0x2e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_188</ipxact:name>
            <ipxact:displayName>reg_188 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_188</ipxact:description>
            <ipxact:addressOffset>0x2ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_189</ipxact:name>
            <ipxact:displayName>reg_189 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_189</ipxact:description>
            <ipxact:addressOffset>0x2f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_190</ipxact:name>
            <ipxact:displayName>reg_190 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_190</ipxact:description>
            <ipxact:addressOffset>0x2f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_191</ipxact:name>
            <ipxact:displayName>reg_191 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_191</ipxact:description>
            <ipxact:addressOffset>0x2f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_192</ipxact:name>
            <ipxact:displayName>reg_192 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_192</ipxact:description>
            <ipxact:addressOffset>0x2fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_193</ipxact:name>
            <ipxact:displayName>reg_193 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_193</ipxact:description>
            <ipxact:addressOffset>0x300</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_194</ipxact:name>
            <ipxact:displayName>reg_194 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_194</ipxact:description>
            <ipxact:addressOffset>0x304</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_195</ipxact:name>
            <ipxact:displayName>reg_195 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_195</ipxact:description>
            <ipxact:addressOffset>0x308</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_196</ipxact:name>
            <ipxact:displayName>reg_196 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_196</ipxact:description>
            <ipxact:addressOffset>0x30c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_197</ipxact:name>
            <ipxact:displayName>reg_197 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_197</ipxact:description>
            <ipxact:addressOffset>0x310</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_198</ipxact:name>
            <ipxact:displayName>reg_198 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_198</ipxact:description>
            <ipxact:addressOffset>0x314</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_199</ipxact:name>
            <ipxact:displayName>reg_199 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_199</ipxact:description>
            <ipxact:addressOffset>0x318</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_200</ipxact:name>
            <ipxact:displayName>reg_200 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_200</ipxact:description>
            <ipxact:addressOffset>0x31c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_201</ipxact:name>
            <ipxact:displayName>reg_201 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_201</ipxact:description>
            <ipxact:addressOffset>0x320</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_202</ipxact:name>
            <ipxact:displayName>reg_202 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_202</ipxact:description>
            <ipxact:addressOffset>0x324</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_203</ipxact:name>
            <ipxact:displayName>reg_203 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_203</ipxact:description>
            <ipxact:addressOffset>0x328</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_204</ipxact:name>
            <ipxact:displayName>reg_204 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_204</ipxact:description>
            <ipxact:addressOffset>0x32c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_205</ipxact:name>
            <ipxact:displayName>reg_205 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_205</ipxact:description>
            <ipxact:addressOffset>0x330</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_206</ipxact:name>
            <ipxact:displayName>reg_206 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_206</ipxact:description>
            <ipxact:addressOffset>0x334</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_207</ipxact:name>
            <ipxact:displayName>reg_207 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_207</ipxact:description>
            <ipxact:addressOffset>0x338</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_208</ipxact:name>
            <ipxact:displayName>reg_208 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_208</ipxact:description>
            <ipxact:addressOffset>0x33c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_209</ipxact:name>
            <ipxact:displayName>reg_209 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_209</ipxact:description>
            <ipxact:addressOffset>0x340</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_210</ipxact:name>
            <ipxact:displayName>reg_210 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_210</ipxact:description>
            <ipxact:addressOffset>0x344</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_211</ipxact:name>
            <ipxact:displayName>reg_211 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_211</ipxact:description>
            <ipxact:addressOffset>0x348</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_212</ipxact:name>
            <ipxact:displayName>reg_212 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_212</ipxact:description>
            <ipxact:addressOffset>0x34c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_213</ipxact:name>
            <ipxact:displayName>reg_213 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_213</ipxact:description>
            <ipxact:addressOffset>0x350</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_214</ipxact:name>
            <ipxact:displayName>reg_214 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_214</ipxact:description>
            <ipxact:addressOffset>0x354</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_215</ipxact:name>
            <ipxact:displayName>reg_215 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_215</ipxact:description>
            <ipxact:addressOffset>0x358</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_216</ipxact:name>
            <ipxact:displayName>reg_216 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_216</ipxact:description>
            <ipxact:addressOffset>0x35c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_217</ipxact:name>
            <ipxact:displayName>reg_217 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_217</ipxact:description>
            <ipxact:addressOffset>0x360</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_218</ipxact:name>
            <ipxact:displayName>reg_218 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_218</ipxact:description>
            <ipxact:addressOffset>0x364</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_219</ipxact:name>
            <ipxact:displayName>reg_219 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_219</ipxact:description>
            <ipxact:addressOffset>0x368</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_txpam_bitorder</ipxact:name>
              <ipxact:displayName>cfg_txpam_bitorder [30:28]</ipxact:displayName>
              <ipxact:description>Reserved</ipxact:description>
              <ipxact:bitOffset>28</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_220</ipxact:name>
            <ipxact:displayName>reg_220 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_220</ipxact:description>
            <ipxact:addressOffset>0x36c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_221</ipxact:name>
            <ipxact:displayName>reg_221 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_221</ipxact:description>
            <ipxact:addressOffset>0x370</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_222</ipxact:name>
            <ipxact:displayName>reg_222 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_222</ipxact:description>
            <ipxact:addressOffset>0x374</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_223</ipxact:name>
            <ipxact:displayName>reg_223 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_223</ipxact:description>
            <ipxact:addressOffset>0x378</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_224</ipxact:name>
            <ipxact:displayName>reg_224 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_224</ipxact:description>
            <ipxact:addressOffset>0x37c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_225</ipxact:name>
            <ipxact:displayName>reg_225 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_225</ipxact:description>
            <ipxact:addressOffset>0x380</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_226</ipxact:name>
            <ipxact:displayName>reg_226 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_226</ipxact:description>
            <ipxact:addressOffset>0x384</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_227</ipxact:name>
            <ipxact:displayName>reg_227 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_227</ipxact:description>
            <ipxact:addressOffset>0x388</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_228</ipxact:name>
            <ipxact:displayName>reg_228 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_228</ipxact:description>
            <ipxact:addressOffset>0x38c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_229</ipxact:name>
            <ipxact:displayName>reg_229 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_229</ipxact:description>
            <ipxact:addressOffset>0x390</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_230</ipxact:name>
            <ipxact:displayName>reg_230 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_230</ipxact:description>
            <ipxact:addressOffset>0x394</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_231</ipxact:name>
            <ipxact:displayName>reg_231 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_231</ipxact:description>
            <ipxact:addressOffset>0x398</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_232</ipxact:name>
            <ipxact:displayName>reg_232 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_232</ipxact:description>
            <ipxact:addressOffset>0x39c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_233</ipxact:name>
            <ipxact:displayName>reg_233 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_233</ipxact:description>
            <ipxact:addressOffset>0x3a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_234</ipxact:name>
            <ipxact:displayName>reg_234 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_234</ipxact:description>
            <ipxact:addressOffset>0x3a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_235</ipxact:name>
            <ipxact:displayName>reg_235 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_235</ipxact:description>
            <ipxact:addressOffset>0x3a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_236</ipxact:name>
            <ipxact:displayName>reg_236 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_236</ipxact:description>
            <ipxact:addressOffset>0x3ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_237</ipxact:name>
            <ipxact:displayName>reg_237 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_237</ipxact:description>
            <ipxact:addressOffset>0x3b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_238</ipxact:name>
            <ipxact:displayName>reg_238 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_238</ipxact:description>
            <ipxact:addressOffset>0x3b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_239</ipxact:name>
            <ipxact:displayName>reg_239 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_239</ipxact:description>
            <ipxact:addressOffset>0x3b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_240</ipxact:name>
            <ipxact:displayName>reg_240 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_240</ipxact:description>
            <ipxact:addressOffset>0x3bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_241</ipxact:name>
            <ipxact:displayName>reg_241 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_241</ipxact:description>
            <ipxact:addressOffset>0x3c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_242</ipxact:name>
            <ipxact:displayName>reg_242 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_242</ipxact:description>
            <ipxact:addressOffset>0x3c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_243</ipxact:name>
            <ipxact:displayName>reg_243 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_243</ipxact:description>
            <ipxact:addressOffset>0x3c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_244</ipxact:name>
            <ipxact:displayName>reg_244 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_244</ipxact:description>
            <ipxact:addressOffset>0x3cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_245</ipxact:name>
            <ipxact:displayName>reg_245 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_245</ipxact:description>
            <ipxact:addressOffset>0x3d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_246</ipxact:name>
            <ipxact:displayName>reg_246 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_246</ipxact:description>
            <ipxact:addressOffset>0x3d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_247</ipxact:name>
            <ipxact:displayName>reg_247 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_247</ipxact:description>
            <ipxact:addressOffset>0x3d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_248</ipxact:name>
            <ipxact:displayName>reg_248 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_248</ipxact:description>
            <ipxact:addressOffset>0x3dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_249</ipxact:name>
            <ipxact:displayName>reg_249 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_249</ipxact:description>
            <ipxact:addressOffset>0x3e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_250</ipxact:name>
            <ipxact:displayName>reg_250 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_250</ipxact:description>
            <ipxact:addressOffset>0x3e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_251</ipxact:name>
            <ipxact:displayName>reg_251 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_251</ipxact:description>
            <ipxact:addressOffset>0x3e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_252</ipxact:name>
            <ipxact:displayName>reg_252 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_252</ipxact:description>
            <ipxact:addressOffset>0x3ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_253</ipxact:name>
            <ipxact:displayName>reg_253 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_253</ipxact:description>
            <ipxact:addressOffset>0x3f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_254</ipxact:name>
            <ipxact:displayName>reg_254 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_254</ipxact:description>
            <ipxact:addressOffset>0x3f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_255</ipxact:name>
            <ipxact:displayName>reg_255 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_255</ipxact:description>
            <ipxact:addressOffset>0x3f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_256</ipxact:name>
            <ipxact:displayName>reg_256 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_256</ipxact:description>
            <ipxact:addressOffset>0x3fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_257</ipxact:name>
            <ipxact:displayName>reg_257 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_257</ipxact:description>
            <ipxact:addressOffset>0x400</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_258</ipxact:name>
            <ipxact:displayName>reg_258 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_258</ipxact:description>
            <ipxact:addressOffset>0x404</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_259</ipxact:name>
            <ipxact:displayName>reg_259 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_259</ipxact:description>
            <ipxact:addressOffset>0x408</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_260</ipxact:name>
            <ipxact:displayName>reg_260 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_260</ipxact:description>
            <ipxact:addressOffset>0x410</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_261</ipxact:name>
            <ipxact:displayName>reg_261 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_261</ipxact:description>
            <ipxact:addressOffset>0x414</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_262</ipxact:name>
            <ipxact:displayName>reg_262 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_262</ipxact:description>
            <ipxact:addressOffset>0x418</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_263</ipxact:name>
            <ipxact:displayName>reg_263 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_263</ipxact:description>
            <ipxact:addressOffset>0x41c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_264</ipxact:name>
            <ipxact:displayName>reg_264 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_264</ipxact:description>
            <ipxact:addressOffset>0x420</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_265</ipxact:name>
            <ipxact:displayName>reg_265 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_265</ipxact:description>
            <ipxact:addressOffset>0x424</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_266</ipxact:name>
            <ipxact:displayName>reg_266 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_266</ipxact:description>
            <ipxact:addressOffset>0x428</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_267</ipxact:name>
            <ipxact:displayName>reg_267 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_267</ipxact:description>
            <ipxact:addressOffset>0x42c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_268</ipxact:name>
            <ipxact:displayName>reg_268 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_268</ipxact:description>
            <ipxact:addressOffset>0x430</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_269</ipxact:name>
            <ipxact:displayName>reg_269 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_269</ipxact:description>
            <ipxact:addressOffset>0x434</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_270</ipxact:name>
            <ipxact:displayName>reg_270 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_270</ipxact:description>
            <ipxact:addressOffset>0x438</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_271</ipxact:name>
            <ipxact:displayName>reg_271 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_271</ipxact:description>
            <ipxact:addressOffset>0x43c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_272</ipxact:name>
            <ipxact:displayName>reg_272 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_272</ipxact:description>
            <ipxact:addressOffset>0x440</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_LANE_RXEQ_L0</ipxact:name>
          <ipxact:addressOffset>0x41900</ipxact:addressOffset>
          <ipxact:range>0x38c</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxeqvald_caldfedatatap01gain_graysm_locovr</ipxact:name>
              <ipxact:displayName>cfg_rxeqvald_caldfedatatap01gain_graysm_locovr [5:0]</ipxact:displayName>
              <ipxact:description>Reserved</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_61</ipxact:name>
            <ipxact:displayName>reg_61 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_61</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_62</ipxact:name>
            <ipxact:displayName>reg_62 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_62</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_63</ipxact:name>
            <ipxact:displayName>reg_63 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_63</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_64</ipxact:name>
            <ipxact:displayName>reg_64 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_64</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_65</ipxact:name>
            <ipxact:displayName>reg_65 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_65</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_66</ipxact:name>
            <ipxact:displayName>reg_66 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_66</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_67</ipxact:name>
            <ipxact:displayName>reg_67 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_67</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_68</ipxact:name>
            <ipxact:displayName>reg_68 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_68</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_69</ipxact:name>
            <ipxact:displayName>reg_69 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_69</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_70</ipxact:name>
            <ipxact:displayName>reg_70 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_70</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_71</ipxact:name>
            <ipxact:displayName>reg_71 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_71</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_72</ipxact:name>
            <ipxact:displayName>reg_72 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_72</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_73</ipxact:name>
            <ipxact:displayName>reg_73 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_73</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_74</ipxact:name>
            <ipxact:displayName>reg_74 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_74</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_75</ipxact:name>
            <ipxact:displayName>reg_75 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_75</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_76</ipxact:name>
            <ipxact:displayName>reg_76 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_76</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_77</ipxact:name>
            <ipxact:displayName>reg_77 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_77</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_78</ipxact:name>
            <ipxact:displayName>reg_78 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_78</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_79</ipxact:name>
            <ipxact:displayName>reg_79 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_79</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_80</ipxact:name>
            <ipxact:displayName>reg_80 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_80</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_81</ipxact:name>
            <ipxact:displayName>reg_81 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_81</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_82</ipxact:name>
            <ipxact:displayName>reg_82 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_82</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_83</ipxact:name>
            <ipxact:displayName>reg_83 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_83</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_84</ipxact:name>
            <ipxact:displayName>reg_84 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_84</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_85</ipxact:name>
            <ipxact:displayName>reg_85 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_85</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_86</ipxact:name>
            <ipxact:displayName>reg_86 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_86</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_87</ipxact:name>
            <ipxact:displayName>reg_87 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_87</ipxact:description>
            <ipxact:addressOffset>0x15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_88</ipxact:name>
            <ipxact:displayName>reg_88 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_88</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_89</ipxact:name>
            <ipxact:displayName>reg_89 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_89</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_90</ipxact:name>
            <ipxact:displayName>reg_90 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_90</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_91</ipxact:name>
            <ipxact:displayName>reg_91 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_91</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_92</ipxact:name>
            <ipxact:displayName>reg_92 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_92</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_93</ipxact:name>
            <ipxact:displayName>reg_93 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_93</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_94</ipxact:name>
            <ipxact:displayName>reg_94 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_94</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_95</ipxact:name>
            <ipxact:displayName>reg_95 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_95</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_96</ipxact:name>
            <ipxact:displayName>reg_96 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_96</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_97</ipxact:name>
            <ipxact:displayName>reg_97 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_97</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_98</ipxact:name>
            <ipxact:displayName>reg_98 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_98</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_99</ipxact:name>
            <ipxact:displayName>reg_99 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_99</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_100</ipxact:name>
            <ipxact:displayName>reg_100 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_100</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_101</ipxact:name>
            <ipxact:displayName>reg_101 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_101</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_102</ipxact:name>
            <ipxact:displayName>reg_102 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_102</ipxact:description>
            <ipxact:addressOffset>0x198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_103</ipxact:name>
            <ipxact:displayName>reg_103 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_103</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_104</ipxact:name>
            <ipxact:displayName>reg_104 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_104</ipxact:description>
            <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_105</ipxact:name>
            <ipxact:displayName>reg_105 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_105</ipxact:description>
            <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_106</ipxact:name>
            <ipxact:displayName>reg_106 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_106</ipxact:description>
            <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_107</ipxact:name>
            <ipxact:displayName>reg_107 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_107</ipxact:description>
            <ipxact:addressOffset>0x1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_108</ipxact:name>
            <ipxact:displayName>reg_108 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_108</ipxact:description>
            <ipxact:addressOffset>0x1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_109</ipxact:name>
            <ipxact:displayName>reg_109 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_109</ipxact:description>
            <ipxact:addressOffset>0x1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_110</ipxact:name>
            <ipxact:displayName>reg_110 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_110</ipxact:description>
            <ipxact:addressOffset>0x1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_111</ipxact:name>
            <ipxact:displayName>reg_111 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_111</ipxact:description>
            <ipxact:addressOffset>0x1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_112</ipxact:name>
            <ipxact:displayName>reg_112 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_112</ipxact:description>
            <ipxact:addressOffset>0x1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_113</ipxact:name>
            <ipxact:displayName>reg_113 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_113</ipxact:description>
            <ipxact:addressOffset>0x1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_114</ipxact:name>
            <ipxact:displayName>reg_114 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_114</ipxact:description>
            <ipxact:addressOffset>0x1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_115</ipxact:name>
            <ipxact:displayName>reg_115 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_115</ipxact:description>
            <ipxact:addressOffset>0x1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_116</ipxact:name>
            <ipxact:displayName>reg_116 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_116</ipxact:description>
            <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_117</ipxact:name>
            <ipxact:displayName>reg_117 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_117</ipxact:description>
            <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_118</ipxact:name>
            <ipxact:displayName>reg_118 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_118</ipxact:description>
            <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_119</ipxact:name>
            <ipxact:displayName>reg_119 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_119</ipxact:description>
            <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_120</ipxact:name>
            <ipxact:displayName>reg_120 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_120</ipxact:description>
            <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_121</ipxact:name>
            <ipxact:displayName>reg_121 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_121</ipxact:description>
            <ipxact:addressOffset>0x1e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_122</ipxact:name>
            <ipxact:displayName>reg_122 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_122</ipxact:description>
            <ipxact:addressOffset>0x1e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_123</ipxact:name>
            <ipxact:displayName>reg_123 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_123</ipxact:description>
            <ipxact:addressOffset>0x1ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_124</ipxact:name>
            <ipxact:displayName>reg_124 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_124</ipxact:description>
            <ipxact:addressOffset>0x1f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_125</ipxact:name>
            <ipxact:displayName>reg_125 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_125</ipxact:description>
            <ipxact:addressOffset>0x1f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_126</ipxact:name>
            <ipxact:displayName>reg_126 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_126</ipxact:description>
            <ipxact:addressOffset>0x1f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_127</ipxact:name>
            <ipxact:displayName>reg_127 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_127</ipxact:description>
            <ipxact:addressOffset>0x1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_128</ipxact:name>
            <ipxact:displayName>reg_128 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_128</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_129</ipxact:name>
            <ipxact:displayName>reg_129 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_129</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_130</ipxact:name>
            <ipxact:displayName>reg_130 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_130</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_131</ipxact:name>
            <ipxact:displayName>reg_131 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_131</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_132</ipxact:name>
            <ipxact:displayName>reg_132 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_132</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_133</ipxact:name>
            <ipxact:displayName>reg_133 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_133</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_134</ipxact:name>
            <ipxact:displayName>reg_134 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_134</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_135</ipxact:name>
            <ipxact:displayName>reg_135 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_135</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_136</ipxact:name>
            <ipxact:displayName>reg_136 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_136</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_137</ipxact:name>
            <ipxact:displayName>reg_137 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_137</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_138</ipxact:name>
            <ipxact:displayName>reg_138 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_138</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_139</ipxact:name>
            <ipxact:displayName>reg_139 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_139</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_140</ipxact:name>
            <ipxact:displayName>reg_140 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_140</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_141</ipxact:name>
            <ipxact:displayName>reg_141 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_141</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_142</ipxact:name>
            <ipxact:displayName>reg_142 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_142</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_143</ipxact:name>
            <ipxact:displayName>reg_143 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_143</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_144</ipxact:name>
            <ipxact:displayName>reg_144 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_144</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_145</ipxact:name>
            <ipxact:displayName>reg_145 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_145</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_146</ipxact:name>
            <ipxact:displayName>reg_146 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_146</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_147</ipxact:name>
            <ipxact:displayName>reg_147 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_147</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_148</ipxact:name>
            <ipxact:displayName>reg_148 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_148</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_149</ipxact:name>
            <ipxact:displayName>reg_149 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_149</ipxact:description>
            <ipxact:addressOffset>0x254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_150</ipxact:name>
            <ipxact:displayName>reg_150 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_150</ipxact:description>
            <ipxact:addressOffset>0x258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_151</ipxact:name>
            <ipxact:displayName>reg_151 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_151</ipxact:description>
            <ipxact:addressOffset>0x25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_152</ipxact:name>
            <ipxact:displayName>reg_152 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_152</ipxact:description>
            <ipxact:addressOffset>0x260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_153</ipxact:name>
            <ipxact:displayName>reg_153 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_153</ipxact:description>
            <ipxact:addressOffset>0x264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_154</ipxact:name>
            <ipxact:displayName>reg_154 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_154</ipxact:description>
            <ipxact:addressOffset>0x268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_155</ipxact:name>
            <ipxact:displayName>reg_155 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_155</ipxact:description>
            <ipxact:addressOffset>0x26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_156</ipxact:name>
            <ipxact:displayName>reg_156 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_156</ipxact:description>
            <ipxact:addressOffset>0x270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_157</ipxact:name>
            <ipxact:displayName>reg_157 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_157</ipxact:description>
            <ipxact:addressOffset>0x274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_158</ipxact:name>
            <ipxact:displayName>reg_158 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_158</ipxact:description>
            <ipxact:addressOffset>0x278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_159</ipxact:name>
            <ipxact:displayName>reg_159 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_159</ipxact:description>
            <ipxact:addressOffset>0x27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_160</ipxact:name>
            <ipxact:displayName>reg_160 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_160</ipxact:description>
            <ipxact:addressOffset>0x280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_161</ipxact:name>
            <ipxact:displayName>reg_161 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_161</ipxact:description>
            <ipxact:addressOffset>0x284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_162</ipxact:name>
            <ipxact:displayName>reg_162 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_162</ipxact:description>
            <ipxact:addressOffset>0x288</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_163</ipxact:name>
            <ipxact:displayName>reg_163 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_163</ipxact:description>
            <ipxact:addressOffset>0x28c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_164</ipxact:name>
            <ipxact:displayName>reg_164 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_164</ipxact:description>
            <ipxact:addressOffset>0x290</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_165</ipxact:name>
            <ipxact:displayName>reg_165 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_165</ipxact:description>
            <ipxact:addressOffset>0x294</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_166</ipxact:name>
            <ipxact:displayName>reg_166 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_166</ipxact:description>
            <ipxact:addressOffset>0x298</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_167</ipxact:name>
            <ipxact:displayName>reg_167 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_167</ipxact:description>
            <ipxact:addressOffset>0x29c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_168</ipxact:name>
            <ipxact:displayName>reg_168 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_168</ipxact:description>
            <ipxact:addressOffset>0x2a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_169</ipxact:name>
            <ipxact:displayName>reg_169 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_169</ipxact:description>
            <ipxact:addressOffset>0x2a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_170</ipxact:name>
            <ipxact:displayName>reg_170 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_170</ipxact:description>
            <ipxact:addressOffset>0x2a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_171</ipxact:name>
            <ipxact:displayName>reg_171 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_171</ipxact:description>
            <ipxact:addressOffset>0x2ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_172</ipxact:name>
            <ipxact:displayName>reg_172 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_172</ipxact:description>
            <ipxact:addressOffset>0x2b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_173</ipxact:name>
            <ipxact:displayName>reg_173 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_173</ipxact:description>
            <ipxact:addressOffset>0x2b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_174</ipxact:name>
            <ipxact:displayName>reg_174 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_174</ipxact:description>
            <ipxact:addressOffset>0x2b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxeqset_static_hifreqagcres</ipxact:name>
              <ipxact:displayName>cfg_rxeqset_static_hifreqagcres [24:19]</ipxact:displayName>
              <ipxact:description>Reserved</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_rxeqset_static_hifreqvgagain</ipxact:name>
              <ipxact:displayName>cfg_rxeqset_static_hifreqvgagain [31:25]</ipxact:displayName>
              <ipxact:description>Unsigned. RX equalization parameter setting used when ictl_pcs_rxeq_static_en_lx_a is 1</ipxact:description>
              <ipxact:bitOffset>25</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_175</ipxact:name>
            <ipxact:displayName>reg_175 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_175</ipxact:description>
            <ipxact:addressOffset>0x2bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_176</ipxact:name>
            <ipxact:displayName>reg_176 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_176</ipxact:description>
            <ipxact:addressOffset>0x2c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_177</ipxact:name>
            <ipxact:displayName>reg_177 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_177</ipxact:description>
            <ipxact:addressOffset>0x2c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_178</ipxact:name>
            <ipxact:displayName>reg_178 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_178</ipxact:description>
            <ipxact:addressOffset>0x2c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_179</ipxact:name>
            <ipxact:displayName>reg_179 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_179</ipxact:description>
            <ipxact:addressOffset>0x2cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_180</ipxact:name>
            <ipxact:displayName>reg_180 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_180</ipxact:description>
            <ipxact:addressOffset>0x2d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_181</ipxact:name>
            <ipxact:displayName>reg_181 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_181</ipxact:description>
            <ipxact:addressOffset>0x2d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_182</ipxact:name>
            <ipxact:displayName>reg_182 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_182</ipxact:description>
            <ipxact:addressOffset>0x2d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_183</ipxact:name>
            <ipxact:displayName>reg_183 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_183</ipxact:description>
            <ipxact:addressOffset>0x2dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_184</ipxact:name>
            <ipxact:displayName>reg_184 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_184</ipxact:description>
            <ipxact:addressOffset>0x2e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_185</ipxact:name>
            <ipxact:displayName>reg_185 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_185</ipxact:description>
            <ipxact:addressOffset>0x2e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_186</ipxact:name>
            <ipxact:displayName>reg_186 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_186</ipxact:description>
            <ipxact:addressOffset>0x2e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_187</ipxact:name>
            <ipxact:displayName>reg_187 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_187</ipxact:description>
            <ipxact:addressOffset>0x2ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_188</ipxact:name>
            <ipxact:displayName>reg_188 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_188</ipxact:description>
            <ipxact:addressOffset>0x2f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_189</ipxact:name>
            <ipxact:displayName>reg_189 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_189</ipxact:description>
            <ipxact:addressOffset>0x2f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_190</ipxact:name>
            <ipxact:displayName>reg_190 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_190</ipxact:description>
            <ipxact:addressOffset>0x2f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_191</ipxact:name>
            <ipxact:displayName>reg_191 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_191</ipxact:description>
            <ipxact:addressOffset>0x2fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_192</ipxact:name>
            <ipxact:displayName>reg_192 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_192</ipxact:description>
            <ipxact:addressOffset>0x300</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_193</ipxact:name>
            <ipxact:displayName>reg_193 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_193</ipxact:description>
            <ipxact:addressOffset>0x304</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_194</ipxact:name>
            <ipxact:displayName>reg_194 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_194</ipxact:description>
            <ipxact:addressOffset>0x308</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_195</ipxact:name>
            <ipxact:displayName>reg_195 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_195</ipxact:description>
            <ipxact:addressOffset>0x30c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_196</ipxact:name>
            <ipxact:displayName>reg_196 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_196</ipxact:description>
            <ipxact:addressOffset>0x310</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_197</ipxact:name>
            <ipxact:displayName>reg_197 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_197</ipxact:description>
            <ipxact:addressOffset>0x314</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_198</ipxact:name>
            <ipxact:displayName>reg_198 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_198</ipxact:description>
            <ipxact:addressOffset>0x318</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_199</ipxact:name>
            <ipxact:displayName>reg_199 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_199</ipxact:description>
            <ipxact:addressOffset>0x31c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_200</ipxact:name>
            <ipxact:displayName>reg_200 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_200</ipxact:description>
            <ipxact:addressOffset>0x320</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_201</ipxact:name>
            <ipxact:displayName>reg_201 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_201</ipxact:description>
            <ipxact:addressOffset>0x324</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_202</ipxact:name>
            <ipxact:displayName>reg_202 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_202</ipxact:description>
            <ipxact:addressOffset>0x328</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_203</ipxact:name>
            <ipxact:displayName>reg_203 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_203</ipxact:description>
            <ipxact:addressOffset>0x32c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_204</ipxact:name>
            <ipxact:displayName>reg_204 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_204</ipxact:description>
            <ipxact:addressOffset>0x330</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_205</ipxact:name>
            <ipxact:displayName>reg_205 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_205</ipxact:description>
            <ipxact:addressOffset>0x334</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_206</ipxact:name>
            <ipxact:displayName>reg_206 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_206</ipxact:description>
            <ipxact:addressOffset>0x338</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_207</ipxact:name>
            <ipxact:displayName>reg_207 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_207</ipxact:description>
            <ipxact:addressOffset>0x33c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_208</ipxact:name>
            <ipxact:displayName>reg_208 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_208</ipxact:description>
            <ipxact:addressOffset>0x340</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_209</ipxact:name>
            <ipxact:displayName>reg_209 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_209</ipxact:description>
            <ipxact:addressOffset>0x344</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_210</ipxact:name>
            <ipxact:displayName>reg_210 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_210</ipxact:description>
            <ipxact:addressOffset>0x348</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_211</ipxact:name>
            <ipxact:displayName>reg_211 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_211</ipxact:description>
            <ipxact:addressOffset>0x34c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_212</ipxact:name>
            <ipxact:displayName>reg_212 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_212</ipxact:description>
            <ipxact:addressOffset>0x350</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_213</ipxact:name>
            <ipxact:displayName>reg_213 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_213</ipxact:description>
            <ipxact:addressOffset>0x354</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_214</ipxact:name>
            <ipxact:displayName>reg_214 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_214</ipxact:description>
            <ipxact:addressOffset>0x358</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_215</ipxact:name>
            <ipxact:displayName>reg_215 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_215</ipxact:description>
            <ipxact:addressOffset>0x35c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_216</ipxact:name>
            <ipxact:displayName>reg_216 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_216</ipxact:description>
            <ipxact:addressOffset>0x360</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_217</ipxact:name>
            <ipxact:displayName>reg_217 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_217</ipxact:description>
            <ipxact:addressOffset>0x364</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_218</ipxact:name>
            <ipxact:displayName>reg_218 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_218</ipxact:description>
            <ipxact:addressOffset>0x368</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_219</ipxact:name>
            <ipxact:displayName>reg_219 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_219</ipxact:description>
            <ipxact:addressOffset>0x36c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_220</ipxact:name>
            <ipxact:displayName>reg_220 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_220</ipxact:description>
            <ipxact:addressOffset>0x370</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_221</ipxact:name>
            <ipxact:displayName>reg_221 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_221</ipxact:description>
            <ipxact:addressOffset>0x374</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_222</ipxact:name>
            <ipxact:displayName>reg_222 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_222</ipxact:description>
            <ipxact:addressOffset>0x378</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_223</ipxact:name>
            <ipxact:displayName>reg_223 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_223</ipxact:description>
            <ipxact:addressOffset>0x37c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_224</ipxact:name>
            <ipxact:displayName>reg_224 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_224</ipxact:description>
            <ipxact:addressOffset>0x380</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_225</ipxact:name>
            <ipxact:displayName>reg_225 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_225</ipxact:description>
            <ipxact:addressOffset>0x384</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_226</ipxact:name>
            <ipxact:displayName>reg_226 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_226</ipxact:description>
            <ipxact:addressOffset>0x388</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_FLEX_FW_LOADER_L0</ipxact:name>
          <ipxact:addressOffset>0x43d20</ipxact:addressOffset>
          <ipxact:range>0x14</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_fw_load_offset_addr</ipxact:name>
            <ipxact:displayName>fw_load_offset_addr REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::fw_load_offset_addr</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_fw_load_data</ipxact:name>
            <ipxact:displayName>fw_load_data REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::fw_load_data</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_fw_load_control</ipxact:name>
            <ipxact:displayName>fw_load_control REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::fw_load_control</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_flx_fsm_config</ipxact:name>
            <ipxact:displayName>flx_fsm_config REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::flx_fsm_config</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_flx_fsm_obs_ro</ipxact:name>
            <ipxact:displayName>flx_fsm_obs_ro REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::flx_fsm_obs_ro</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_PLLLCSLOW_L0</ipxact:name>
          <ipxact:addressOffset>0x44000</ipxact:addressOffset>
          <ipxact:range>0xa0</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DIV0</ipxact:name>
            <ipxact:displayName>DIV0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DIV0</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcslow_o_fbdiv_intgr</ipxact:name>
              <ipxact:displayName>cfg_plllcslow_o_fbdiv_intgr [8:0]</ipxact:displayName>
              <ipxact:description>Feedback divider integer ratio
						Total ratio is (integer+fractional/2^22) x 2
						Default is 40 for main common PLL (refclk 156.25MHz and Fdco 12.5GHz)
						</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x028</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_plllcslow_o_fbdiv_frac</ipxact:name>
              <ipxact:displayName>cfg_plllcslow_o_fbdiv_frac [30:9]</ipxact:displayName>
              <ipxact:description>Feedback divider fractional ratio. 
						Total ratio is (integer+fractional/2^22) x 2
						</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000000</ipxact:value>
                  <ipxact:mask>0x3fffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>22</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DIV1</ipxact:name>
            <ipxact:displayName>DIV1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DIV1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_LF</ipxact:name>
            <ipxact:displayName>LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::LF</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_FRAC_LOCK0</ipxact:name>
            <ipxact:displayName>FRAC_LOCK0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::FRAC_LOCK0</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcslow_o_fbdiv_strobe_h</ipxact:name>
              <ipxact:displayName>cfg_plllcslow_o_fbdiv_strobe_h [17:17]</ipxact:displayName>
              <ipxact:description>Enables sampling feedback ratio (integer+fractional) into PLL logic.
						Before changing feedback ratio dynamically (while PLL is running), one should deassert this bit until new ratio is udpated in registers.
						This is to ensure safe and synchronoius update of ratio. 
						The feedback ratio will propagate automatically into PLL logic while PLL is off until DCO settle state is done.
						</ipxact:description>
              <ipxact:bitOffset>17</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_FRAC_LOCK1</ipxact:name>
            <ipxact:displayName>FRAC_LOCK1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::FRAC_LOCK1</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_TDC_COLDST_BIAS</ipxact:name>
            <ipxact:displayName>TDC_COLDST_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::TDC_COLDST_BIAS</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_TAP_OVRD</ipxact:name>
            <ipxact:displayName>TAP_OVRD REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::TAP_OVRD</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DFX_DCO</ipxact:name>
            <ipxact:displayName>DFX_DCO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DFX_DCO</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DFX_TDC_CRO</ipxact:name>
            <ipxact:displayName>DFX_TDC_CRO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DFX_TDC_CRO</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VISA_CTRL</ipxact:name>
            <ipxact:displayName>VISA_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VISA_CTRL</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VISA_LANE0_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE0_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VISA_LANE0_SEL</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VISA_LANE1_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE1_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VISA_LANE1_SEL</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CNTR_BIST_SETTINGS</ipxact:name>
            <ipxact:displayName>CNTR_BIST_SETTINGS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CNTR_BIST_SETTINGS</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_DCO0</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_DCO0</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_DCO1</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_DCO1</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_DCO2</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_DCO2</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_DCO3</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_DCO3</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CALIB0</ipxact:name>
            <ipxact:displayName>CALIB0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CALIB0</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CALIB1</ipxact:name>
            <ipxact:displayName>CALIB1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CALIB1</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CALIB2</ipxact:name>
            <ipxact:displayName>CALIB2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CALIB2</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CALIB3</ipxact:name>
            <ipxact:displayName>CALIB3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CALIB3</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_TEMP_TRACKING</ipxact:name>
            <ipxact:displayName>TEMP_TRACKING REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::TEMP_TRACKING</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_ANA_CONTROL1</ipxact:name>
            <ipxact:displayName>ANA_CONTROL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::ANA_CONTROL1</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_ANA_CONTROL2</ipxact:name>
            <ipxact:displayName>ANA_CONTROL2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::ANA_CONTROL2</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DFX0</ipxact:name>
            <ipxact:displayName>DFX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DFX0</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DFX1</ipxact:name>
            <ipxact:displayName>DFX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DFX1</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VREG0</ipxact:name>
            <ipxact:displayName>VREG0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VREG0</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VREG1</ipxact:name>
            <ipxact:displayName>VREG1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VREG1</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_KVCC0</ipxact:name>
            <ipxact:displayName>KVCC0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::KVCC0</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_KVCC1</ipxact:name>
            <ipxact:displayName>KVCC1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::KVCC1</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_SPARE0</ipxact:name>
            <ipxact:displayName>SPARE0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::SPARE0</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_VISA_LOCKCNT_RCOMP</ipxact:name>
            <ipxact:displayName>RO_VISA_LOCKCNT_RCOMP REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_VISA_LOCKCNT_RCOMP</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_DIV_BIAS</ipxact:name>
            <ipxact:displayName>RO_DIV_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_DIV_BIAS</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_BWM_LF</ipxact:name>
            <ipxact:displayName>RO_BWM_LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_BWM_LF</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_DCO_CALIB</ipxact:name>
            <ipxact:displayName>RO_DCO_CALIB REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_DCO_CALIB</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC</ipxact:name>
            <ipxact:displayName>RO_TDC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_AFC</ipxact:name>
            <ipxact:displayName>RO_TDC_AFC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_AFC</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_STATUS</ipxact:name>
            <ipxact:displayName>STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::STATUS</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_STATUS1</ipxact:name>
            <ipxact:displayName>STATUS1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::STATUS1</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_PLLLCMED_L0</ipxact:name>
          <ipxact:addressOffset>0x44100</ipxact:addressOffset>
          <ipxact:range>0xa0</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DIV0</ipxact:name>
            <ipxact:displayName>DIV0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DIV0</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcmed_o_fbdiv_intgr</ipxact:name>
              <ipxact:displayName>cfg_plllcmed_o_fbdiv_intgr [8:0]</ipxact:displayName>
              <ipxact:description>Feedback divider integer ratio
						Total ratio is (integer+fractional/2^22) x 2
						Default is 40 for main common PLL (refclk 156.25MHz and Fdco 12.5GHz)
						</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x028</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_plllcmed_o_fbdiv_frac</ipxact:name>
              <ipxact:displayName>cfg_plllcmed_o_fbdiv_frac [30:9]</ipxact:displayName>
              <ipxact:description>Feedback divider fractional ratio. 
						Total ratio is (integer+fractional/2^22) x 2
						</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000000</ipxact:value>
                  <ipxact:mask>0x3fffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>22</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DIV1</ipxact:name>
            <ipxact:displayName>DIV1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DIV1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_LF</ipxact:name>
            <ipxact:displayName>LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::LF</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_FRAC_LOCK0</ipxact:name>
            <ipxact:displayName>FRAC_LOCK0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::FRAC_LOCK0</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcmed_o_fbdiv_strobe_h</ipxact:name>
              <ipxact:displayName>cfg_plllcmed_o_fbdiv_strobe_h [17:17]</ipxact:displayName>
              <ipxact:description>Enables sampling feedback ratio (integer+fractional) into PLL logic.
						Before changing feedback ratio dynamically (while PLL is running), one should deassert this bit until new ratio is udpated in registers.
						This is to ensure safe and synchronoius update of ratio. 
						The feedback ratio will propagate automatically into PLL logic while PLL is off until DCO settle state is done.
						</ipxact:description>
              <ipxact:bitOffset>17</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_FRAC_LOCK1</ipxact:name>
            <ipxact:displayName>FRAC_LOCK1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::FRAC_LOCK1</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_TDC_COLDST_BIAS</ipxact:name>
            <ipxact:displayName>TDC_COLDST_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::TDC_COLDST_BIAS</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_TAP_OVRD</ipxact:name>
            <ipxact:displayName>TAP_OVRD REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::TAP_OVRD</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DFX_DCO</ipxact:name>
            <ipxact:displayName>DFX_DCO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DFX_DCO</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DFX_TDC_CRO</ipxact:name>
            <ipxact:displayName>DFX_TDC_CRO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DFX_TDC_CRO</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VISA_CTRL</ipxact:name>
            <ipxact:displayName>VISA_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VISA_CTRL</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VISA_LANE0_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE0_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VISA_LANE0_SEL</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VISA_LANE1_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE1_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VISA_LANE1_SEL</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CNTR_BIST_SETTINGS</ipxact:name>
            <ipxact:displayName>CNTR_BIST_SETTINGS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CNTR_BIST_SETTINGS</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_DCO0</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_DCO0</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_DCO1</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_DCO1</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_DCO2</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_DCO2</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_DCO3</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_DCO3</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CALIB0</ipxact:name>
            <ipxact:displayName>CALIB0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CALIB0</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CALIB1</ipxact:name>
            <ipxact:displayName>CALIB1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CALIB1</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CALIB2</ipxact:name>
            <ipxact:displayName>CALIB2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CALIB2</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CALIB3</ipxact:name>
            <ipxact:displayName>CALIB3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CALIB3</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_TEMP_TRACKING</ipxact:name>
            <ipxact:displayName>TEMP_TRACKING REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::TEMP_TRACKING</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_ANA_CONTROL1</ipxact:name>
            <ipxact:displayName>ANA_CONTROL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::ANA_CONTROL1</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_ANA_CONTROL2</ipxact:name>
            <ipxact:displayName>ANA_CONTROL2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::ANA_CONTROL2</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DFX0</ipxact:name>
            <ipxact:displayName>DFX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DFX0</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DFX1</ipxact:name>
            <ipxact:displayName>DFX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DFX1</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VREG0</ipxact:name>
            <ipxact:displayName>VREG0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VREG0</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VREG1</ipxact:name>
            <ipxact:displayName>VREG1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VREG1</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_KVCC0</ipxact:name>
            <ipxact:displayName>KVCC0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::KVCC0</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_KVCC1</ipxact:name>
            <ipxact:displayName>KVCC1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::KVCC1</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_SPARE0</ipxact:name>
            <ipxact:displayName>SPARE0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::SPARE0</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_VISA_LOCKCNT_RCOMP</ipxact:name>
            <ipxact:displayName>RO_VISA_LOCKCNT_RCOMP REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_VISA_LOCKCNT_RCOMP</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_DIV_BIAS</ipxact:name>
            <ipxact:displayName>RO_DIV_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_DIV_BIAS</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_BWM_LF</ipxact:name>
            <ipxact:displayName>RO_BWM_LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_BWM_LF</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_DCO_CALIB</ipxact:name>
            <ipxact:displayName>RO_DCO_CALIB REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_DCO_CALIB</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC</ipxact:name>
            <ipxact:displayName>RO_TDC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_AFC</ipxact:name>
            <ipxact:displayName>RO_TDC_AFC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_AFC</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_STATUS</ipxact:name>
            <ipxact:displayName>STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::STATUS</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_STATUS1</ipxact:name>
            <ipxact:displayName>STATUS1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::STATUS1</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_PLLLCFAST_L0</ipxact:name>
          <ipxact:addressOffset>0x44200</ipxact:addressOffset>
          <ipxact:range>0xa0</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DIV0</ipxact:name>
            <ipxact:displayName>DIV0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DIV0</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcfast_o_fbdiv_intgr</ipxact:name>
              <ipxact:displayName>cfg_plllcfast_o_fbdiv_intgr [8:0]</ipxact:displayName>
              <ipxact:description>Feedback divider integer ratio
						Total ratio is (integer+fractional/2^22) x 2
						Default is 40 for main common PLL (refclk 156.25MHz and Fdco 12.5GHz)
						</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x028</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_plllcfast_o_fbdiv_frac</ipxact:name>
              <ipxact:displayName>cfg_plllcfast_o_fbdiv_frac [30:9]</ipxact:displayName>
              <ipxact:description>Feedback divider fractional ratio. 
						Total ratio is (integer+fractional/2^22) x 2
						</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000000</ipxact:value>
                  <ipxact:mask>0x3fffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>22</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DIV1</ipxact:name>
            <ipxact:displayName>DIV1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DIV1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_LF</ipxact:name>
            <ipxact:displayName>LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::LF</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_FRAC_LOCK0</ipxact:name>
            <ipxact:displayName>FRAC_LOCK0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::FRAC_LOCK0</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcfast_o_fbdiv_strobe_h</ipxact:name>
              <ipxact:displayName>cfg_plllcfast_o_fbdiv_strobe_h [17:17]</ipxact:displayName>
              <ipxact:description>Enables sampling feedback ratio (integer+fractional) into PLL logic.
						Before changing feedback ratio dynamically (while PLL is running), one should deassert this bit until new ratio is udpated in registers.
						This is to ensure safe and synchronoius update of ratio. 
						The feedback ratio will propagate automatically into PLL logic while PLL is off until DCO settle state is done.
						</ipxact:description>
              <ipxact:bitOffset>17</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_FRAC_LOCK1</ipxact:name>
            <ipxact:displayName>FRAC_LOCK1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::FRAC_LOCK1</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_TDC_COLDST_BIAS</ipxact:name>
            <ipxact:displayName>TDC_COLDST_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::TDC_COLDST_BIAS</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_TAP_OVRD</ipxact:name>
            <ipxact:displayName>TAP_OVRD REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::TAP_OVRD</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DFX_DCO</ipxact:name>
            <ipxact:displayName>DFX_DCO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DFX_DCO</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DFX_TDC_CRO</ipxact:name>
            <ipxact:displayName>DFX_TDC_CRO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DFX_TDC_CRO</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VISA_CTRL</ipxact:name>
            <ipxact:displayName>VISA_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VISA_CTRL</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VISA_LANE0_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE0_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VISA_LANE0_SEL</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VISA_LANE1_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE1_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VISA_LANE1_SEL</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CNTR_BIST_SETTINGS</ipxact:name>
            <ipxact:displayName>CNTR_BIST_SETTINGS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CNTR_BIST_SETTINGS</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_DCO0</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_DCO0</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_DCO1</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_DCO1</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_DCO2</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_DCO2</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_DCO3</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_DCO3</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CALIB0</ipxact:name>
            <ipxact:displayName>CALIB0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CALIB0</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CALIB1</ipxact:name>
            <ipxact:displayName>CALIB1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CALIB1</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CALIB2</ipxact:name>
            <ipxact:displayName>CALIB2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CALIB2</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CALIB3</ipxact:name>
            <ipxact:displayName>CALIB3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CALIB3</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_TEMP_TRACKING</ipxact:name>
            <ipxact:displayName>TEMP_TRACKING REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::TEMP_TRACKING</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_ANA_CONTROL1</ipxact:name>
            <ipxact:displayName>ANA_CONTROL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::ANA_CONTROL1</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_ANA_CONTROL2</ipxact:name>
            <ipxact:displayName>ANA_CONTROL2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::ANA_CONTROL2</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DFX0</ipxact:name>
            <ipxact:displayName>DFX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DFX0</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DFX1</ipxact:name>
            <ipxact:displayName>DFX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DFX1</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VREG0</ipxact:name>
            <ipxact:displayName>VREG0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VREG0</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VREG1</ipxact:name>
            <ipxact:displayName>VREG1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VREG1</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_KVCC0</ipxact:name>
            <ipxact:displayName>KVCC0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::KVCC0</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_KVCC1</ipxact:name>
            <ipxact:displayName>KVCC1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::KVCC1</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_SPARE0</ipxact:name>
            <ipxact:displayName>SPARE0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::SPARE0</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_VISA_LOCKCNT_RCOMP</ipxact:name>
            <ipxact:displayName>RO_VISA_LOCKCNT_RCOMP REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_VISA_LOCKCNT_RCOMP</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_DIV_BIAS</ipxact:name>
            <ipxact:displayName>RO_DIV_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_DIV_BIAS</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_BWM_LF</ipxact:name>
            <ipxact:displayName>RO_BWM_LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_BWM_LF</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_DCO_CALIB</ipxact:name>
            <ipxact:displayName>RO_DCO_CALIB REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_DCO_CALIB</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC</ipxact:name>
            <ipxact:displayName>RO_TDC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_AFC</ipxact:name>
            <ipxact:displayName>RO_TDC_AFC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_AFC</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_STATUS</ipxact:name>
            <ipxact:displayName>STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::STATUS</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_STATUS1</ipxact:name>
            <ipxact:displayName>STATUS1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::STATUS1</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_PLL_CFG_LOADER_L0</ipxact:name>
          <ipxact:addressOffset>0x44400</ipxact:addressOffset>
          <ipxact:range>0x190</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_61</ipxact:name>
            <ipxact:displayName>reg_61 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_61</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_62</ipxact:name>
            <ipxact:displayName>reg_62 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_62</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_63</ipxact:name>
            <ipxact:displayName>reg_63 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_63</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_64</ipxact:name>
            <ipxact:displayName>reg_64 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_64</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_65</ipxact:name>
            <ipxact:displayName>reg_65 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_65</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_66</ipxact:name>
            <ipxact:displayName>reg_66 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_66</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_67</ipxact:name>
            <ipxact:displayName>reg_67 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_67</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_68</ipxact:name>
            <ipxact:displayName>reg_68 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_68</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_69</ipxact:name>
            <ipxact:displayName>reg_69 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_69</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_70</ipxact:name>
            <ipxact:displayName>reg_70 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_70</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_71</ipxact:name>
            <ipxact:displayName>reg_71 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_71</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_72</ipxact:name>
            <ipxact:displayName>reg_72 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_72</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_73</ipxact:name>
            <ipxact:displayName>reg_73 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_73</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_74</ipxact:name>
            <ipxact:displayName>reg_74 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_74</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_75</ipxact:name>
            <ipxact:displayName>reg_75 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_75</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_76</ipxact:name>
            <ipxact:displayName>reg_76 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_76</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_77</ipxact:name>
            <ipxact:displayName>reg_77 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_77</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_78</ipxact:name>
            <ipxact:displayName>reg_78 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_78</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_79</ipxact:name>
            <ipxact:displayName>reg_79 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_79</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_80</ipxact:name>
            <ipxact:displayName>reg_80 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_80</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_81</ipxact:name>
            <ipxact:displayName>reg_81 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_81</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_82</ipxact:name>
            <ipxact:displayName>reg_82 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_82</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_83</ipxact:name>
            <ipxact:displayName>reg_83 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_83</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_84</ipxact:name>
            <ipxact:displayName>reg_84 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_84</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_85</ipxact:name>
            <ipxact:displayName>reg_85 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_85</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_86</ipxact:name>
            <ipxact:displayName>reg_86 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_86</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_87</ipxact:name>
            <ipxact:displayName>reg_87 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_87</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_88</ipxact:name>
            <ipxact:displayName>reg_88 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_88</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_89</ipxact:name>
            <ipxact:displayName>reg_89 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_89</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_90</ipxact:name>
            <ipxact:displayName>reg_90 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_90</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_91</ipxact:name>
            <ipxact:displayName>reg_91 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_91</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_92</ipxact:name>
            <ipxact:displayName>reg_92 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_92</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_93</ipxact:name>
            <ipxact:displayName>reg_93 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_93</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_94</ipxact:name>
            <ipxact:displayName>reg_94 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_94</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_95</ipxact:name>
            <ipxact:displayName>reg_95 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_95</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_96</ipxact:name>
            <ipxact:displayName>reg_96 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_96</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_IF_L0</ipxact:name>
          <ipxact:addressOffset>0x47800</ipxact:addressOffset>
          <ipxact:range>0x74</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_general</ipxact:name>
            <ipxact:displayName>general REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::general</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_general_RO</ipxact:name>
            <ipxact:displayName>general_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::general_RO</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_TX0</ipxact:name>
            <ipxact:displayName>TX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::TX0</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txpam_precode_en_a</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txpam_precode_en_a [2:2]</ipxact:displayName>
              <ipxact:description>SRDS_IP_IF::TX0::ictl_pcs_txpam_precode_en_a</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txpam_gray_en_a</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txpam_gray_en_a [3:3]</ipxact:displayName>
              <ipxact:description>SRDS_IP_IF::TX0::ictl_pcs_txpam_gray_en_a</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_tx_RO</ipxact:name>
            <ipxact:displayName>tx_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::tx_RO</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_RX0</ipxact:name>
            <ipxact:displayName>RX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::RX0</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_rxpam_gray_en_a</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_rxpam_gray_en_a [2:2]</ipxact:displayName>
              <ipxact:description>SRDS_IP_IF::RX0::ictl_pcs_rxpam_gray_en_a</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_rxpam_precode_en_a</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_rxpam_precode_en_a [3:3]</ipxact:displayName>
              <ipxact:description>SRDS_IP_IF::RX0::ictl_pcs_rxpam_precode_en_a</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_rx_RO_0</ipxact:name>
            <ipxact:displayName>rx_RO_0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::rx_RO_0</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_rx_RO_1</ipxact:name>
            <ipxact:displayName>rx_RO_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::rx_RO_1</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_debug</ipxact:name>
            <ipxact:displayName>debug REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::debug</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_lb_tx2rxbuftimeden_l0_nt</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_lb_tx2rxbuftimeden_l0_nt [1:1]</ipxact:displayName>
              <ipxact:description>Serial transmit to receive buffered loopback:
						0Disables loopback
						1Loops back the TX Serializer output into the CDR</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_lb_parrx2txtimeden_l0_nt</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_lb_parrx2txtimeden_l0_nt [2:2]</ipxact:displayName>
              <ipxact:description>Parallel loopback from the PMA receive lane data ports to the transmit lane data ports
						0Disables loopback
						1Loops back the receive data ports to the transmitter</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_debug_RO_0</ipxact:name>
            <ipxact:displayName>debug_RO_0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::debug_RO_0</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_SYNTH_DIVRATE</ipxact:name>
            <ipxact:displayName>SYNTH_DIVRATE REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::SYNTH_DIVRATE</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_RX1</ipxact:name>
            <ipxact:displayName>RX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::RX1</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_debug_RO_1</ipxact:name>
            <ipxact:displayName>debug_RO_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::debug_RO_1</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_TX1</ipxact:name>
            <ipxact:displayName>TX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::TX1</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txdrv_levnm1_l0</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txdrv_levnm1_l0 [4:0]</ipxact:displayName>
              <ipxact:description>Pin control for total number of TX Driver
						units allocated to the X[n-1] FIR Filter
						Tap Co-efficient (|C+1|).
						4-TAP TX Driver consists of 56 voltage
						mode sections.
						56*(|C+1|)
						The maximum value is d19.</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txdrv_levnp1_l0</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txdrv_levnp1_l0 [9:5]</ipxact:displayName>
              <ipxact:description>Pin control for total number of TX Driver
						units allocated to the X[n+-1] FIR Filter
						Tap Co-efficient (|C-1|).
						4-TAP TX Driver consists of 56 voltage
						mode sections.
						56*(|C-1|)
						The maximum value is d13.</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txdrv_levn_l0</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txdrv_levn_l0 [15:10]</ipxact:displayName>
              <ipxact:description>Pin control for total number of TX Driver units allocated to the sum of FIR Filter Tap Co-efficients 4-TAP TX Driver consists of 30 voltage mode sections. Sum of units allocated to 4 taps: 30*(|C0| + |C+1| + |C+2| + |C-1|) The maximum value is 5h1A.   </ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txdrv_levnm2_l0</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txdrv_levnm2_l0 [18:16]</ipxact:displayName>
              <ipxact:description>Pin control for total number of TX Driver units allocated to the X[n-1] FIR Filter Tap Co-efficient (|C+2|) 4-TAP TX Driver consists of 26 voltage mode sections. 30*(|C+2|) The maximum value is 2h3.   </ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_ENABLE</ipxact:name>
            <ipxact:displayName>IRQ_ENABLE REG</ipxact:displayName>
            <ipxact:description>IRQ enable bits</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_RESET</ipxact:name>
            <ipxact:displayName>IRQ_RESET REG</ipxact:displayName>
            <ipxact:description>IRQ clear bits</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_MASK</ipxact:name>
            <ipxact:displayName>IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>IRQ Mask</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>IRQ status after mask</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>IRQ status before mask</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_UX_MUX_EN</ipxact:name>
            <ipxact:displayName>UX_MUX_EN REG</ipxact:displayName>
            <ipxact:description>MUXing between DIRECT and REGs</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_UNUSED_RO</ipxact:name>
            <ipxact:displayName>UNUSED_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::UNUSED_RO</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_general_RO1</ipxact:name>
            <ipxact:displayName>general_RO1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::general_RO1</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_cpi_port_mode_status</ipxact:name>
            <ipxact:displayName>cpi_port_mode_status REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::cpi_port_mode_status</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_UX_MUX_EN1</ipxact:name>
            <ipxact:displayName>UX_MUX_EN1 REG</ipxact:displayName>
            <ipxact:description>MUXing between DIRECT and REGs</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_UX_MUX_EN2</ipxact:name>
            <ipxact:displayName>UX_MUX_EN2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::UX_MUX_EN2</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_general_1</ipxact:name>
            <ipxact:displayName>general_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::general_1</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_debug_RO_2</ipxact:name>
            <ipxact:displayName>debug_RO_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::debug_RO_2</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_VISA_RO_0</ipxact:name>
            <ipxact:displayName>VISA_RO_0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::VISA_RO_0</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_VISA0</ipxact:name>
            <ipxact:displayName>VISA0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::VISA0</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_ux_spare</ipxact:name>
            <ipxact:displayName>ux_spare REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::ux_spare</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_AN_L0</ipxact:name>
          <ipxact:addressOffset>0x60000</ipxact:addressOffset>
          <ipxact:range>0xdc</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_RX_UNPRECODER</ipxact:name>
            <ipxact:displayName>RX_UNPRECODER REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::RX_UNPRECODER</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN1</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN2</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT1</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT1</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT_EN</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT_EN</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_C1</ipxact:name>
            <ipxact:displayName>AN_C1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::AN_C1</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_LATCHED</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_LATCHED REG</ipxact:displayName>
            <ipxact:description>current page after re</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_LATCHED</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_LATCHED REG</ipxact:displayName>
            <ipxact:description>current page after re</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_PREV</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_PREV REG</ipxact:displayName>
            <ipxact:description>keep prev page if FW missed it</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_PREV</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_PREV REG</ipxact:displayName>
            <ipxact:description>keep prev page if FW missed it</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT2</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT2</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT3</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT3</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT4</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT4 REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG OUT</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN3</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN3</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN4</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN4</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN5</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN5</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN6</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN6</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN7</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN7 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN7</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT5</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT5</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT6</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT6</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN8</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN8 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN8</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN9</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN9 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN9</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_PCS_CNTRL</ipxact:name>
            <ipxact:displayName>PCS_CNTRL REG</ipxact:displayName>
            <ipxact:description>PCS  AN interface </ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_SHIM_MUX</ipxact:name>
            <ipxact:displayName>SRDS_SHIM_MUX REG</ipxact:displayName>
            <ipxact:description>srds shim mux controls</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_ENABLE</ipxact:name>
            <ipxact:displayName>SRDS_ICU_ENABLE REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_ENABLE</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_RESET</ipxact:name>
            <ipxact:displayName>SRDS_ICU_RESET REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_RESET</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_MASK</ipxact:name>
            <ipxact:displayName>SRDS_ICU_MASK REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_MASK</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_STATUS</ipxact:name>
            <ipxact:displayName>SRDS_ICU_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_STATUS</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_RAW_STATUS</ipxact:name>
            <ipxact:displayName>SRDS_ICU_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_RAW_STATUS</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_GENERAL</ipxact:name>
            <ipxact:displayName>SRDS_ICU_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_TX_HIGH_FW</ipxact:name>
            <ipxact:displayName>AN_TX_HIGH_FW REG</ipxact:displayName>
            <ipxact:description>transmit lcw 47_21 </ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_TX_LOW_FW</ipxact:name>
            <ipxact:displayName>AN_TX_LOW_FW REG</ipxact:displayName>
            <ipxact:description>transmit lcw 20_0 </ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_FW</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_FW REG</ipxact:displayName>
            <ipxact:description>receive_lcw_47_21 </ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_FW</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_FW REG</ipxact:displayName>
            <ipxact:description>receive_lcw_20_0 </ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG1</ipxact:name>
            <ipxact:displayName>DBG_FW_REG1 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG2</ipxact:name>
            <ipxact:displayName>DBG_FW_REG2 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG3</ipxact:name>
            <ipxact:displayName>DBG_FW_REG3 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG4</ipxact:name>
            <ipxact:displayName>DBG_FW_REG4 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT0</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT0 REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG OUT</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG IN</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_TFL_L0</ipxact:name>
          <ipxact:addressOffset>0x60800</ipxact:addressOffset>
          <ipxact:range>0x88</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_TX_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL TX general control</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL72_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_TX_CL72_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 72</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL136_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_TX_CL136_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 136</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL72_CTRL_FIELD</ipxact:name>
            <ipxact:displayName>TFL_TX_CL72_CTRL_FIELD REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 72 control field</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL72_STTS_FIELD</ipxact:name>
            <ipxact:displayName>TFL_TX_CL72_STTS_FIELD REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 72 status field</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL136_CTRL_FIELD</ipxact:name>
            <ipxact:displayName>TFL_TX_CL136_CTRL_FIELD REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 136 control field</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL136_STTS_FIELD</ipxact:name>
            <ipxact:displayName>TFL_TX_CL136_STTS_FIELD REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 136 status field</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CTRL_STTS_SENT</ipxact:name>
            <ipxact:displayName>TFL_TX_CTRL_STTS_SENT REG</ipxact:displayName>
            <ipxact:description>32b control and status transmitted</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_RX_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL RX general control</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_0</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_0 REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 controls</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_1</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_1 REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 controls</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_0</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_0 REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 controls</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_1</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_1 REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 controls</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 general outputs</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_CTRL_STTS_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_CTRL_STTS_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 control and status received</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_CTRL_STTS_RAW_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_CTRL_STTS_RAW_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 raw control and status received</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_VALID_FRAME_CNT_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_VALID_FRAME_CNT_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 72 valid frame count</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_MARKER_CNT_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_MARKER_CNT_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 72 marker count</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_BIT_ERROR_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_BIT_ERROR_CNT REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 72 PRBS bit error counter</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_GOOD_FRAME_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_GOOD_FRAME_CNT REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 72 good frames counter</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 general outputs</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_CTRL_STTS_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_CTRL_STTS_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 control and status received</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_CTRL_STTS_RAW_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_CTRL_STTS_RAW_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 control and status raw received</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_VALID_FRAME_CNT_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_VALID_FRAME_CNT_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 136 valid frame count</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_MARKER_CNT_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_MARKER_CNT_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 136 marker count</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_BIT_ERROR_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_BIT_ERROR_CNT REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 136 PRBS bit error counter</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_GOOD_FRAME_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_GOOD_FRAME_CNT REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 136 good frames counter</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL General</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL136_GENERAL_1</ipxact:name>
            <ipxact:displayName>TFL_TX_CL136_GENERAL_1 REG</ipxact:displayName>
            <ipxact:description>TFL TX Clause 126 General reg</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_BER_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_BER_CNT REG</ipxact:displayName>
            <ipxact:description>RX BER Counter</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_BER_FRAME_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_BER_FRAME_CNT REG</ipxact:displayName>
            <ipxact:description>RX BER FRAME Counter </ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_BER_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_BER_CNT REG</ipxact:displayName>
            <ipxact:description>RX BER Counter</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_BER_FRAME_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_BER_FRAME_CNT REG</ipxact:displayName>
            <ipxact:description>RX BER FRAME Counter </ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_GENERAL_RO</ipxact:name>
            <ipxact:displayName>TFL_GENERAL_RO REG</ipxact:displayName>
            <ipxact:description>TFL General Probe</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_DSP_L0</ipxact:name>
          <ipxact:addressOffset>0x61000</ipxact:addressOffset>
          <ipxact:range>0x254</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_status1</ipxact:name>
            <ipxact:displayName>dsp_status1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_status1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_rvl_fw1</ipxact:name>
            <ipxact:displayName>rvl_fw1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::rvl_fw1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg1</ipxact:name>
            <ipxact:displayName>agc_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg1</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg2</ipxact:name>
            <ipxact:displayName>agc_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg2</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg3</ipxact:name>
            <ipxact:displayName>agc_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg3</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg1</ipxact:name>
            <ipxact:displayName>dfe_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg1</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg2</ipxact:name>
            <ipxact:displayName>dfe_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg2</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg3</ipxact:name>
            <ipxact:displayName>dfe_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg3</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg4</ipxact:name>
            <ipxact:displayName>dfe_reg4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg4</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap1_th</ipxact:name>
            <ipxact:displayName>dfe_tap1_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap1_th</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap2_th</ipxact:name>
            <ipxact:displayName>dfe_tap2_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap2_th</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap3_th</ipxact:name>
            <ipxact:displayName>dfe_tap3_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap3_th</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap4_th</ipxact:name>
            <ipxact:displayName>dfe_tap4_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap4_th</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap5_th</ipxact:name>
            <ipxact:displayName>dfe_tap5_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap5_th</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap6_th</ipxact:name>
            <ipxact:displayName>dfe_tap6_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap6_th</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap7_th</ipxact:name>
            <ipxact:displayName>dfe_tap7_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap7_th</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap8_th</ipxact:name>
            <ipxact:displayName>dfe_tap8_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap8_th</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap9_th</ipxact:name>
            <ipxact:displayName>dfe_tap9_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap9_th</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap10_th</ipxact:name>
            <ipxact:displayName>dfe_tap10_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap10_th</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap11_th</ipxact:name>
            <ipxact:displayName>dfe_tap11_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap11_th</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap12_th</ipxact:name>
            <ipxact:displayName>dfe_tap12_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap12_th</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap13_th</ipxact:name>
            <ipxact:displayName>dfe_tap13_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap13_th</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap14_th</ipxact:name>
            <ipxact:displayName>dfe_tap14_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap14_th</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap15_th</ipxact:name>
            <ipxact:displayName>dfe_tap15_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap15_th</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap16_th</ipxact:name>
            <ipxact:displayName>dfe_tap16_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap16_th</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_fw_dfe</ipxact:name>
            <ipxact:displayName>fw_dfe REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::fw_dfe</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ehm_acc_val_msb</ipxact:name>
            <ipxact:displayName>ehm_acc_val_msb REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ehm_acc_val_msb</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg1</ipxact:name>
            <ipxact:displayName>general_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg1</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg2</ipxact:name>
            <ipxact:displayName>general_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg2</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg14</ipxact:name>
            <ipxact:displayName>dfe_reg14 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg14</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_en</ipxact:name>
            <ipxact:displayName>dsp_en REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_en</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_status3</ipxact:name>
            <ipxact:displayName>dsp_status3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_status3</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg3</ipxact:name>
            <ipxact:displayName>general_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg3</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg4</ipxact:name>
            <ipxact:displayName>general_reg4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg4</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_sticky_clr</ipxact:name>
            <ipxact:displayName>sticky_clr REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::sticky_clr</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_acc_clr</ipxact:name>
            <ipxact:displayName>acc_clr REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::acc_clr</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg1</ipxact:name>
            <ipxact:displayName>ofc_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg1</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg3</ipxact:name>
            <ipxact:displayName>ofc_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg3</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg4</ipxact:name>
            <ipxact:displayName>agc_reg4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg4</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg26</ipxact:name>
            <ipxact:displayName>dfe_reg26 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg26</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg5</ipxact:name>
            <ipxact:displayName>general_reg5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg5</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg6</ipxact:name>
            <ipxact:displayName>general_reg6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg6</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg4</ipxact:name>
            <ipxact:displayName>ofc_reg4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg4</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg5</ipxact:name>
            <ipxact:displayName>ofc_reg5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg5</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ehm_acc_val_lsb</ipxact:name>
            <ipxact:displayName>ehm_acc_val_lsb REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ehm_acc_val_lsb</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_vga_acc_val</ipxact:name>
            <ipxact:displayName>vga_acc_val REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::vga_acc_val</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg6</ipxact:name>
            <ipxact:displayName>agc_reg6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg6</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg6</ipxact:name>
            <ipxact:displayName>ofc_reg6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg6</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg39</ipxact:name>
            <ipxact:displayName>dfe_reg39 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg39</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg7</ipxact:name>
            <ipxact:displayName>general_reg7 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg7</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg8</ipxact:name>
            <ipxact:displayName>general_reg8 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg8</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_rvl_fw</ipxact:name>
            <ipxact:displayName>rvl_fw REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::rvl_fw</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_rvl_fw_ro</ipxact:name>
            <ipxact:displayName>rvl_fw_ro REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::rvl_fw_ro</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_vga_reg1</ipxact:name>
            <ipxact:displayName>vga_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::vga_reg1</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_vga_reg2</ipxact:name>
            <ipxact:displayName>vga_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::vga_reg2</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_sar1</ipxact:name>
            <ipxact:displayName>ofc_sar1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_sar1</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_common_th</ipxact:name>
            <ipxact:displayName>dfe_common_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_common_th</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_sar2</ipxact:name>
            <ipxact:displayName>ofc_sar2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_sar2</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_sar3</ipxact:name>
            <ipxact:displayName>ofc_sar3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_sar3</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_sar_up_dwn</ipxact:name>
            <ipxact:displayName>ofc_sar_up_dwn REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_sar_up_dwn</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_lsb_sar1</ipxact:name>
            <ipxact:displayName>ofc_lsb_sar1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_lsb_sar1</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_lsb_sar2</ipxact:name>
            <ipxact:displayName>ofc_lsb_sar2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_lsb_sar2</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_lsb_sar3</ipxact:name>
            <ipxact:displayName>ofc_lsb_sar3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_lsb_sar3</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_adc_sticky_clr</ipxact:name>
            <ipxact:displayName>adc_sticky_clr REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::adc_sticky_clr</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_gain_per_sar1</ipxact:name>
            <ipxact:displayName>gain_per_sar1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::gain_per_sar1</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_gain_per_sar2</ipxact:name>
            <ipxact:displayName>gain_per_sar2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::gain_per_sar2</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_gain_per_sar3</ipxact:name>
            <ipxact:displayName>gain_per_sar3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::gain_per_sar3</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_acc_clr1</ipxact:name>
            <ipxact:displayName>acc_clr1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::acc_clr1</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_snr_reg1</ipxact:name>
            <ipxact:displayName>snr_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::snr_reg1</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_snr_reg2</ipxact:name>
            <ipxact:displayName>snr_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::snr_reg2</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_snr_reg3</ipxact:name>
            <ipxact:displayName>snr_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::snr_reg3</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_REGS2VISA_CTRL</ipxact:name>
            <ipxact:displayName>REGS2VISA_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::REGS2VISA_CTRL</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_x3_lms</ipxact:name>
            <ipxact:displayName>x3_lms REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::x3_lms</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_status2</ipxact:name>
            <ipxact:displayName>dsp_status2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_status2</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_status4</ipxact:name>
            <ipxact:displayName>dsp_status4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_status4</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_en_dur_cnt</ipxact:name>
            <ipxact:displayName>dsp_en_dur_cnt REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_en_dur_cnt</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg0</ipxact:name>
            <ipxact:displayName>general_reg0 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg0</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_CAR_L0</ipxact:name>
          <ipxact:addressOffset>0x62000</ipxact:addressOffset>
          <ipxact:range>0x1c</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_CLKEN0</ipxact:name>
            <ipxact:displayName>CLKEN0 REG</ipxact:displayName>
            <ipxact:description>lane CAR clock enable</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_srds_dsp_rx_clken</ipxact:name>
              <ipxact:displayName>cfg_srds_dsp_rx_clken [16:16]</ipxact:displayName>
              <ipxact:description>SERDES DSP RX Clock Enable</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_SWRST0</ipxact:name>
            <ipxact:displayName>SWRST0 REG</ipxact:displayName>
            <ipxact:description>lane CAR software reset</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_srds_dsp_rx_swrstn</ipxact:name>
              <ipxact:displayName>cfg_srds_dsp_rx_swrstn [12:12]</ipxact:displayName>
              <ipxact:description>SERDES DSP RX Soft reset bar</ipxact:description>
              <ipxact:bitOffset>12</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_PWRCTRL</ipxact:name>
            <ipxact:displayName>PWRCTRL REG</ipxact:displayName>
            <ipxact:description>Register to dynamic control the UX interface</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxovrcdrlock2dataen_src_sel</ipxact:name>
              <ipxact:displayName>cfg_rxovrcdrlock2dataen_src_sel [14:13]</ipxact:displayName>
              <ipxact:description>This controls the mux on UX input idat_pcs_txelecidle_l0 
						00 - SW control, cfg_txelecidle drives the UX
						01 - EEE machine will control it. (Not used)
						10 - PCS controls, needed in external AN mode or EEE modes.</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_rxovrcdrlock2dataen</ipxact:name>
              <ipxact:displayName>cfg_rxovrcdrlock2dataen [15:15]</ipxact:displayName>
              <ipxact:description>This controls the mux on UX input idat_pcs_txelecidle_l0 value</ipxact:description>
              <ipxact:bitOffset>15</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_rxovrcdrlock2data_src_sel</ipxact:name>
              <ipxact:displayName>cfg_rxovrcdrlock2data_src_sel [17:16]</ipxact:displayName>
              <ipxact:description>This controls the mux on UX input idat_pcs_cdrlock2data 
						00 - SW control, cfg_ drives the UX
						01 - EEE machine will control it. (Not used)
						10 - PCS controls, needed in external AN mode or EEE modes.</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_PWRCTRL_RO</ipxact:name>
            <ipxact:displayName>PWRCTRL_RO REG</ipxact:displayName>
            <ipxact:description>Dynamic control Probe reg</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_TIMER0</ipxact:name>
            <ipxact:displayName>TIMER0 REG</ipxact:displayName>
            <ipxact:description>Timer reg</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_CLKMUX0</ipxact:name>
            <ipxact:displayName>CLKMUX0 REG</ipxact:displayName>
            <ipxact:description>lane CAR Clock Mux</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_FLUX_DP_MUX</ipxact:name>
            <ipxact:displayName>FLUX_DP_MUX REG</ipxact:displayName>
            <ipxact:description>LANE DataPath Mux Controls </ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_AN_L1</ipxact:name>
          <ipxact:addressOffset>0x64000</ipxact:addressOffset>
          <ipxact:range>0xdc</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_RX_UNPRECODER</ipxact:name>
            <ipxact:displayName>RX_UNPRECODER REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::RX_UNPRECODER</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN1</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN2</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT1</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT1</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT_EN</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT_EN</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_C1</ipxact:name>
            <ipxact:displayName>AN_C1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::AN_C1</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_LATCHED</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_LATCHED REG</ipxact:displayName>
            <ipxact:description>current page after re</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_LATCHED</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_LATCHED REG</ipxact:displayName>
            <ipxact:description>current page after re</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_PREV</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_PREV REG</ipxact:displayName>
            <ipxact:description>keep prev page if FW missed it</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_PREV</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_PREV REG</ipxact:displayName>
            <ipxact:description>keep prev page if FW missed it</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT2</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT2</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT3</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT3</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT4</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT4 REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG OUT</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN3</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN3</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN4</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN4</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN5</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN5</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN6</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN6</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN7</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN7 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN7</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT5</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT5</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT6</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT6</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN8</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN8 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN8</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN9</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN9 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN9</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_PCS_CNTRL</ipxact:name>
            <ipxact:displayName>PCS_CNTRL REG</ipxact:displayName>
            <ipxact:description>PCS  AN interface </ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_SHIM_MUX</ipxact:name>
            <ipxact:displayName>SRDS_SHIM_MUX REG</ipxact:displayName>
            <ipxact:description>srds shim mux controls</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_ENABLE</ipxact:name>
            <ipxact:displayName>SRDS_ICU_ENABLE REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_ENABLE</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_RESET</ipxact:name>
            <ipxact:displayName>SRDS_ICU_RESET REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_RESET</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_MASK</ipxact:name>
            <ipxact:displayName>SRDS_ICU_MASK REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_MASK</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_STATUS</ipxact:name>
            <ipxact:displayName>SRDS_ICU_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_STATUS</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_RAW_STATUS</ipxact:name>
            <ipxact:displayName>SRDS_ICU_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_RAW_STATUS</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_GENERAL</ipxact:name>
            <ipxact:displayName>SRDS_ICU_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_TX_HIGH_FW</ipxact:name>
            <ipxact:displayName>AN_TX_HIGH_FW REG</ipxact:displayName>
            <ipxact:description>transmit lcw 47_21 </ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_TX_LOW_FW</ipxact:name>
            <ipxact:displayName>AN_TX_LOW_FW REG</ipxact:displayName>
            <ipxact:description>transmit lcw 20_0 </ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_FW</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_FW REG</ipxact:displayName>
            <ipxact:description>receive_lcw_47_21 </ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_FW</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_FW REG</ipxact:displayName>
            <ipxact:description>receive_lcw_20_0 </ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG1</ipxact:name>
            <ipxact:displayName>DBG_FW_REG1 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG2</ipxact:name>
            <ipxact:displayName>DBG_FW_REG2 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG3</ipxact:name>
            <ipxact:displayName>DBG_FW_REG3 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG4</ipxact:name>
            <ipxact:displayName>DBG_FW_REG4 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT0</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT0 REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG OUT</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG IN</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_CPU_PM</ipxact:name>
          <ipxact:addressOffset>0x70000</ipxact:addressOffset>
          <ipxact:range>0x8c</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_CONTROL</ipxact:name>
            <ipxact:displayName>CONTROL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::CONTROL</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TRAX_DFT</ipxact:name>
            <ipxact:displayName>TRAX_DFT REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TRAX_DFT</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG0</ipxact:name>
            <ipxact:displayName>TB_REG0 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG0</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG1</ipxact:name>
            <ipxact:displayName>TB_REG1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG1</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG2</ipxact:name>
            <ipxact:displayName>TB_REG2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG2</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG3</ipxact:name>
            <ipxact:displayName>TB_REG3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG3</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG4</ipxact:name>
            <ipxact:displayName>TB_REG4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG4</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FW_VERSION</ipxact:name>
            <ipxact:displayName>FW_VERSION REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::FW_VERSION</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_ICU_GENERAL</ipxact:name>
            <ipxact:displayName>ICU_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::ICU_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FIFO_PTR_M</ipxact:name>
            <ipxact:displayName>FIFO_PTR_M REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::FIFO_PTR_M</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_STATUS</ipxact:name>
            <ipxact:displayName>STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::STATUS</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_DEBUG</ipxact:name>
            <ipxact:displayName>DEBUG REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::DEBUG</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FW_STATUS</ipxact:name>
            <ipxact:displayName>FW_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::FW_STATUS</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_RAMS_PWR_MGMT</ipxact:name>
            <ipxact:displayName>RAMS_PWR_MGMT REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::RAMS_PWR_MGMT</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM0</ipxact:name>
            <ipxact:displayName>FUSE_IRAM0 REG</ipxact:displayName>
            <ipxact:description>IRAM 0 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM1</ipxact:name>
            <ipxact:displayName>FUSE_IRAM1 REG</ipxact:displayName>
            <ipxact:description>IRAM 1 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM2</ipxact:name>
            <ipxact:displayName>FUSE_IRAM2 REG</ipxact:displayName>
            <ipxact:description>IRAM 2 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM3</ipxact:name>
            <ipxact:displayName>FUSE_IRAM3 REG</ipxact:displayName>
            <ipxact:description>IRAM 3 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM4</ipxact:name>
            <ipxact:displayName>FUSE_IRAM4 REG</ipxact:displayName>
            <ipxact:description>IRAM 4 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM5</ipxact:name>
            <ipxact:displayName>FUSE_IRAM5 REG</ipxact:displayName>
            <ipxact:description>IRAM 5 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM6</ipxact:name>
            <ipxact:displayName>FUSE_IRAM6 REG</ipxact:displayName>
            <ipxact:description>IRAM 6 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM7</ipxact:name>
            <ipxact:displayName>FUSE_IRAM7 REG</ipxact:displayName>
            <ipxact:description>IRAM 7 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_DRAM0</ipxact:name>
            <ipxact:displayName>FUSE_DRAM0 REG</ipxact:displayName>
            <ipxact:description>DRAM 0 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_DRAM1</ipxact:name>
            <ipxact:displayName>FUSE_DRAM1 REG</ipxact:displayName>
            <ipxact:description>DRAM 1 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_DRAM2</ipxact:name>
            <ipxact:displayName>FUSE_DRAM2 REG</ipxact:displayName>
            <ipxact:description>DRAM 2 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_DRAM3</ipxact:name>
            <ipxact:displayName>FUSE_DRAM3 REG</ipxact:displayName>
            <ipxact:description>DRAM 3 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_TRACE</ipxact:name>
            <ipxact:displayName>FUSE_TRACE REG</ipxact:displayName>
            <ipxact:description>Trace memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_ASYNC_FIFO</ipxact:name>
            <ipxact:displayName>FUSE_ASYNC_FIFO REG</ipxact:displayName>
            <ipxact:description>Async FIFO RF memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_WRAP_CAR</ipxact:name>
          <ipxact:addressOffset>0x72000</ipxact:addressOffset>
          <ipxact:range>0x14</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_CLKMUX</ipxact:name>
            <ipxact:displayName>CLKMUX REG</ipxact:displayName>
            <ipxact:description>SERDES Control CAR Clockmux Controls</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_CLKEN</ipxact:name>
            <ipxact:displayName>CLKEN REG</ipxact:displayName>
            <ipxact:description>SERDES Control CAR Clock enable Controls</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_SWRSTN</ipxact:name>
            <ipxact:displayName>SWRSTN REG</ipxact:displayName>
            <ipxact:description>SERDES Control CAR Software resets Controls</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_CPU</ipxact:name>
            <ipxact:displayName>CPU REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_WRAP_CAR::CPU</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_SWRSTN1</ipxact:name>
            <ipxact:displayName>SWRSTN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_WRAP_CAR::SWRSTN1</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_TOP</ipxact:name>
          <ipxact:addressOffset>0x73000</ipxact:addressOffset>
          <ipxact:range>0x60</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_EN</ipxact:name>
            <ipxact:displayName>IRQ_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_EN</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_RST</ipxact:name>
            <ipxact:displayName>IRQ_RST REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_RST</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_MASK</ipxact:name>
            <ipxact:displayName>IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_MASK</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_STATUS</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_RAW_STATUS</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_WDT_CTRL</ipxact:name>
            <ipxact:displayName>WDT_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::WDT_CTRL</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_WDT_PRESCALE</ipxact:name>
            <ipxact:displayName>WDT_PRESCALE REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::WDT_PRESCALE</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_WDT_RO</ipxact:name>
            <ipxact:displayName>WDT_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::WDT_RO</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_SRDS_FABRIC_CTRL</ipxact:name>
            <ipxact:displayName>SRDS_FABRIC_CTRL REG</ipxact:displayName>
            <ipxact:description>FABRIC Control Features</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_CTR</ipxact:name>
            <ipxact:displayName>FEC_BER_CTR REG</ipxact:displayName>
            <ipxact:description>FEC BER control</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT1</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT1 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic counter 1</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT2</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT2 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic counter 2</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT3</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT3 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic counter 3</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT4</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT4 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic counter 4</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT5</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT5 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic rs counter 1</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT6</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT6 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic rs counter 2</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT7</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT7 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic rs counter 3</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_TOP</ipxact:name>
          <ipxact:addressOffset>0x74000</ipxact:addressOffset>
          <ipxact:range>0xc4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_47</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_TOP_AON</ipxact:name>
          <ipxact:addressOffset>0x74800</ipxact:addressOffset>
          <ipxact:range>0x14</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_TOP_IF</ipxact:name>
          <ipxact:addressOffset>0x75000</ipxact:addressOffset>
          <ipxact:range>0x24</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_GENERAL</ipxact:name>
            <ipxact:displayName>CLKRX_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_REF_SEL0</ipxact:name>
            <ipxact:displayName>CLKRX_REF_SEL0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_REF_SEL0</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_REF_SEL1</ipxact:name>
            <ipxact:displayName>CLKRX_REF_SEL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_REF_SEL1</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_RO</ipxact:name>
            <ipxact:displayName>CLKRX_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_RO</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_EGRESS_OVRD_EN</ipxact:name>
            <ipxact:displayName>CLKRX_EGRESS_OVRD_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_EGRESS_OVRD_EN</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_EGRESS_OVRD_VAL</ipxact:name>
            <ipxact:displayName>CLKRX_EGRESS_OVRD_VAL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_EGRESS_OVRD_VAL</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_INGRESS_OVRD_EN</ipxact:name>
            <ipxact:displayName>CLKRX_INGRESS_OVRD_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_INGRESS_OVRD_EN</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_SPARE</ipxact:name>
            <ipxact:displayName>CLKRX_SPARE REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_SPARE</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_INGRESS_OVRD_EN1</ipxact:name>
            <ipxact:displayName>CLKRX_INGRESS_OVRD_EN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_INGRESS_OVRD_EN1</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_BOT</ipxact:name>
          <ipxact:addressOffset>0x84000</ipxact:addressOffset>
          <ipxact:range>0xc4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_47</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_BOT_AON</ipxact:name>
          <ipxact:addressOffset>0x84800</ipxact:addressOffset>
          <ipxact:range>0x14</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_BOT_IF</ipxact:name>
          <ipxact:addressOffset>0x85000</ipxact:addressOffset>
          <ipxact:range>0x24</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_GENERAL</ipxact:name>
            <ipxact:displayName>CLKRX_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_REF_SEL0</ipxact:name>
            <ipxact:displayName>CLKRX_REF_SEL0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_REF_SEL0</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_REF_SEL1</ipxact:name>
            <ipxact:displayName>CLKRX_REF_SEL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_REF_SEL1</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_RO</ipxact:name>
            <ipxact:displayName>CLKRX_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_RO</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_EGRESS_OVRD_EN</ipxact:name>
            <ipxact:displayName>CLKRX_EGRESS_OVRD_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_EGRESS_OVRD_EN</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_EGRESS_OVRD_VAL</ipxact:name>
            <ipxact:displayName>CLKRX_EGRESS_OVRD_VAL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_EGRESS_OVRD_VAL</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_INGRESS_OVRD_EN</ipxact:name>
            <ipxact:displayName>CLKRX_INGRESS_OVRD_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_INGRESS_OVRD_EN</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_SPARE</ipxact:name>
            <ipxact:displayName>CLKRX_SPARE REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_SPARE</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_INGRESS_OVRD_EN1</ipxact:name>
            <ipxact:displayName>CLKRX_INGRESS_OVRD_EN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_INGRESS_OVRD_EN1</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SCMNG_PM</ipxact:name>
          <ipxact:addressOffset>0x90000</ipxact:addressOffset>
          <ipxact:range>0x68</ipxact:range>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_ENABLE</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_ENABLE REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_RESET</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_RESET REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_MASK</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_ENABLE</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_ENABLE REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_RESET</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_RESET REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_MASK</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_ENABLE</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_ENABLE REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_RESET</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_RESET REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_MASK</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_LINK_MNG_SIDE_CPI_REGS</ipxact:name>
            <ipxact:displayName>LINK_MNG_SIDE_CPI_REGS REG</ipxact:displayName>
            <ipxact:description>CPI Control</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_link_mng_cpi_cmd</ipxact:name>
              <ipxact:displayName>cfg_link_mng_cpi_cmd [15:0]</ipxact:displayName>
              <ipxact:description>SCMNG_PM::LINK_MNG_SIDE_CPI_REGS::link_mng_cpi_cmd</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_link_mng_cpi_data</ipxact:name>
              <ipxact:displayName>cfg_link_mng_cpi_data [31:16]</ipxact:displayName>
              <ipxact:description>SCMNG_PM::LINK_MNG_SIDE_CPI_REGS::link_mng_cpi_data</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_PHY_SIDE_CPI_REGS</ipxact:name>
            <ipxact:displayName>PHY_SIDE_CPI_REGS REG</ipxact:displayName>
            <ipxact:description>CPI Control</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_phy_cpi_cmd</ipxact:name>
              <ipxact:displayName>cfg_phy_cpi_cmd [15:0]</ipxact:displayName>
              <ipxact:description>SCMNG_PM::PHY_SIDE_CPI_REGS::phy_cpi_cmd</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_phy_cpi_data</ipxact:name>
              <ipxact:displayName>cfg_phy_cpi_data [31:16]</ipxact:displayName>
              <ipxact:description>SCMNG_PM::PHY_SIDE_CPI_REGS::phy_cpi_data</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_PHY_OWNER_CPI_REGS</ipxact:name>
            <ipxact:displayName>PHY_OWNER_CPI_REGS REG</ipxact:displayName>
            <ipxact:description>CPI Control</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_STATUS</ipxact:name>
            <ipxact:displayName>CPI_STATUS REG</ipxact:displayName>
            <ipxact:description>CPI Status</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_GENERAL_1</ipxact:name>
            <ipxact:displayName>MNG_GENERAL_1 REG</ipxact:displayName>
            <ipxact:description>MNG_GENERAL Configuration</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_PROBE_ADDR</ipxact:name>
            <ipxact:displayName>MNG_PROBE_ADDR REG</ipxact:displayName>
            <ipxact:description>MNG_PROBE Configuration </ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_LANE_0</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_LANE_0 REG</ipxact:displayName>
            <ipxact:description>VISA head configuration LANE 0</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_LANE_1</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_LANE_1 REG</ipxact:displayName>
            <ipxact:description>VISA head configuration LANE 1</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_LANE_2</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_LANE_2 REG</ipxact:displayName>
            <ipxact:description>VISA head configuration LANE 2</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_LANE_3</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_LANE_3 REG</ipxact:displayName>
            <ipxact:description>VISA head configuration LANE 3</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_ENABLE</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_ENABLE REG</ipxact:displayName>
            <ipxact:description>VISA head configuration ENABLE</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SCMNG_FW_LOADER</ipxact:name>
          <ipxact:addressOffset>0x91000</ipxact:addressOffset>
          <ipxact:range>0xc</ipxact:range>
          <ipxact:register>
            <ipxact:name>SCMNG_FW_LOADER_FW_LOAD_OFFSET_ADDR</ipxact:name>
            <ipxact:displayName>FW_LOAD_OFFSET_ADDR REG</ipxact:displayName>
            <ipxact:description>Offset Addr for FW Load</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_FW_LOADER_FW_LOAD_DATA</ipxact:name>
            <ipxact:displayName>FW_LOAD_DATA REG</ipxact:displayName>
            <ipxact:description>Data for FW Load</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_FW_LOADER_FW_LOAD_CONTROL</ipxact:name>
            <ipxact:displayName>FW_LOAD_CONTROL REG</ipxact:displayName>
            <ipxact:description>Control for FW Load</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_RX_FLEX_L0</ipxact:name>
          <ipxact:addressOffset>0x10000000</ipxact:addressOffset>
          <ipxact:range>0x288</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st00</ipxact:name>
            <ipxact:displayName>flx_mask_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st01</ipxact:name>
            <ipxact:displayName>flx_mask_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st02</ipxact:name>
            <ipxact:displayName>flx_mask_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st03</ipxact:name>
            <ipxact:displayName>flx_mask_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st04</ipxact:name>
            <ipxact:displayName>flx_mask_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st05</ipxact:name>
            <ipxact:displayName>flx_mask_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st06</ipxact:name>
            <ipxact:displayName>flx_mask_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st07</ipxact:name>
            <ipxact:displayName>flx_mask_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st08</ipxact:name>
            <ipxact:displayName>flx_mask_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st09</ipxact:name>
            <ipxact:displayName>flx_mask_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st10</ipxact:name>
            <ipxact:displayName>flx_mask_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st11</ipxact:name>
            <ipxact:displayName>flx_mask_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st12</ipxact:name>
            <ipxact:displayName>flx_mask_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st13</ipxact:name>
            <ipxact:displayName>flx_mask_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st14</ipxact:name>
            <ipxact:displayName>flx_mask_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st15</ipxact:name>
            <ipxact:displayName>flx_mask_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st16</ipxact:name>
            <ipxact:displayName>flx_mask_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st17</ipxact:name>
            <ipxact:displayName>flx_mask_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st18</ipxact:name>
            <ipxact:displayName>flx_mask_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st19</ipxact:name>
            <ipxact:displayName>flx_mask_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st20</ipxact:name>
            <ipxact:displayName>flx_mask_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st21</ipxact:name>
            <ipxact:displayName>flx_mask_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st22</ipxact:name>
            <ipxact:displayName>flx_mask_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st23</ipxact:name>
            <ipxact:displayName>flx_mask_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st24</ipxact:name>
            <ipxact:displayName>flx_mask_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st25</ipxact:name>
            <ipxact:displayName>flx_mask_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st26</ipxact:name>
            <ipxact:displayName>flx_mask_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st27</ipxact:name>
            <ipxact:displayName>flx_mask_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st28</ipxact:name>
            <ipxact:displayName>flx_mask_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st29</ipxact:name>
            <ipxact:displayName>flx_mask_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st30</ipxact:name>
            <ipxact:displayName>flx_mask_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st31</ipxact:name>
            <ipxact:displayName>flx_mask_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st00</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st01</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st02</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st03</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st04</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st05</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st06</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st07</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st08</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st09</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st10</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st11</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st12</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st13</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st14</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st15</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st16</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st17</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st18</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st19</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st20</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st21</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st22</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st23</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st24</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st25</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st26</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st27</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st28</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st29</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st30</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st31</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st00</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st01</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st02</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st03</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st04</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st05</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st06</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st07</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st08</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st09</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st10</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st11</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st12</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st13</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st14</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st15</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st16</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st17</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st18</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st19</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st20</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st21</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st22</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st23</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st24</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st25</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st26</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st27</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st28</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st29</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st30</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st31</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st00</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st01</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st02</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st03</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st04</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st05</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st06</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st07</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st08</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st09</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st10</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st11</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st12</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st13</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st14</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st15</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st16</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st17</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st18</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st19</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st20</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st21</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st22</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st23</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st24</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st25</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st26</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st27</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st28</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st29</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st30</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st31</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_configs</ipxact:name>
            <ipxact:displayName>flx_configs REG</ipxact:displayName>
            <ipxact:description>FLEX configuration not per state</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st22</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st19</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st28</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st09</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st24</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st08</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st10</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st00</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st18</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st06</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st16</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st11</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st02</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st25</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st30</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st31</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st23</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st13</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st04</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st20</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st07</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st15</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st12</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st27</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st05</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st21</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st26</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st01</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st14</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st29</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st17</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st03</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>cfgcsr</ipxact:name>
          <ipxact:addressOffset>0xf0000</ipxact:addressOffset>
          <ipxact:range>0x10000</ipxact:range>
          <ipxact:register>
            <ipxact:name>ux_q_mode_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;ux_q_mode_ctrl &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_bonding_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;ux_q_bonding_ctrl &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_datapath_loopback_en</ipxact:name>
            <ipxact:description>&lt;b&gt;Loopback enable register &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_ck_gating_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;ck gating ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_a_l0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_a_l0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rx_lat_bit_for_async</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter value for async pulse generation &lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0x3ffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>18</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_sel_rxbit_adder</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter increment, which is equal to data bus width.&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ctrl_reserved</ipxact:name>
              <ipxact:description>&lt;b&gt;reserved&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x7ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>11</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_b_l0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_b_l0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_a_l1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_a_l1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rx_lat_bit_for_async</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter value for async pulse generation &lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0x3ffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>18</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_sel_rxbit_adder</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter increment, which is equal to data bus width.&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ctrl_reserved</ipxact:name>
              <ipxact:description>&lt;b&gt;reserved&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x7ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>11</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_b_l1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_b_l1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_a_l2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_a_l2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rx_lat_bit_for_async</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter value for async pulse generation &lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0x3ffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>18</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_sel_rxbit_adder</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter increment, which is equal to data bus width.&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ctrl_reserved</ipxact:name>
              <ipxact:description>&lt;b&gt;reserved&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x7ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>11</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_b_l2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_b_l2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_a_l3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_a_l3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rx_lat_bit_for_async</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter value for async pulse generation &lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0x3ffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>18</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_sel_rxbit_adder</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter increment, which is equal to data bus width.&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ctrl_reserved</ipxact:name>
              <ipxact:description>&lt;b&gt;reserved&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x7ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>11</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_b_l3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_b_l3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dfd_ctrl_a</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dfd_ctrl_a &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dfd_ctrl_b</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dfd_ctrl_b &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_rst_value_pre_user_mode</ipxact:name>
            <ipxact:description>&lt;b&gt;rst_value_pre_user_mode&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dpma_clk_mux</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dpma_clk_mux&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_enable_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_enable_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_enable_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_enable_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_enable_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_enable_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_enable_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_enable_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_enable_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_enable_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_enable_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_enable_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_override_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_override_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_override_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_override_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_override_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_override_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_override_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_override_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_override_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_override_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_override_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_override_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_indirect_access_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_indirect_access_ctrl &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_fw_load_base_l0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_fw_load_base_l0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_fw_load_base_l1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_fw_load_base_l1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_fw_load_base_l2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_fw_load_base_l2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_fw_load_base_l3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_fw_load_base_l3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_bonding_size</ipxact:name>
            <ipxact:description>&lt;b&gt;ux0_bonding_size &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_bonding_size</ipxact:name>
            <ipxact:description>&lt;b&gt;ux1_bonding_size &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_bonding_size</ipxact:name>
            <ipxact:description>&lt;b&gt;ux2_bonding_size &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_bonding_size</ipxact:name>
            <ipxact:description>&lt;b&gt;ux3_bonding_size &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_cpi_seq_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_cpi_seq_status</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_cpi_seq_status &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf000</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf004</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf008</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf00c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_4 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf010</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_4</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_4 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_5</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_5 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_6</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_6 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_7</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_7 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_8</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_8 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_9</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_9 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_10</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_10 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_11</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_11 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_12</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_12 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_13</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_13 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_14</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_14 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_15</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_15 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_16</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_16 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_17</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_17 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_18</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_18 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_19</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_19 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_20</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_20 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_21</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_21 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_22</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_22 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_23</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_23 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_24</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_24 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_25</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_25 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_26</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_26 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_27</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_27 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_28</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_28 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_29</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_29 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_30</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_30 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_31</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_31 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_32</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_32 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_33</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_33 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_34</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_34 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_35</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_35 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_36</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_36 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_37</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_37 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_38</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_38 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_39</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_39 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_40</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_40 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_41</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_41 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_42</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_42 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_43</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_43 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_44</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_44 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_45</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_45 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_46</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_46 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_47</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_47 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_48</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_48 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_49</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_49 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_50</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_50 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_51</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_51 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_52</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_52 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_53</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_53 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_54</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_54 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_55</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_55 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_56</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_56 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_57</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_57 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_58</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_58 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_59</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_59 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_60</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_60 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_61</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_61 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_62</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_62 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_63</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_63 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_4</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_4 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_5</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_5 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_6</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_6 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_7</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_7 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_8</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_8 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_9</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_9 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_10</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_10 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_11</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_11 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_12</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_12 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_13</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_13 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_14</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_14 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_15</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_15 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_16</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_16 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_17</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_17 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_18</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_18 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_19</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_19 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_20</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_20 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_21</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_21 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_22</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_22 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_23</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_23 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_24</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_24 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_25</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_25 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_26</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_26 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_27</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_27 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_28</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_28 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_29</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_29 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_30</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_30 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_31</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_31 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_32</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_32 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_33</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_33 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_34</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_34 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf288</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_35</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_35 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf28c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_36</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_36 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf290</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_37</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_37 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf294</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_38</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_38 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf298</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_39</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_39 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf29c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_40</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_40 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_41</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_41 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_42</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_42 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_43</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_43 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_44</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_44 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_45</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_45 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_46</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_46 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_47</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_47 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_48</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_48 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_49</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_49 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_50</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_50 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_51</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_51 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_52</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_52 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_53</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_53 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_54</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_54 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_55</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_55 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_56</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_56 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_57</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_57 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_58</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_58 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_59</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_59 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_60</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_60 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_61</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_61 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_62</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_62 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_63</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_63 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf300</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf304</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf308</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf30c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_4</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_4 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf310</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_5</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_5 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf314</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_6</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_6 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf318</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_7</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_7 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf31c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_8</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_8 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf320</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_9</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_9 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf324</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_10</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_10 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf328</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_11</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_11 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf32c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_12</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_12 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf330</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_13</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_13 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf334</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_14</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_14 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf338</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_15</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_15 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf33c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_16</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_16 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf340</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_17</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_17 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf344</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_18</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_18 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf348</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_19</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_19 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf34c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_20</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_20 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf350</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_21</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_21 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf354</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_22</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_22 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf358</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_23</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_23 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf35c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_24</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_24 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf360</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_25</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_25 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf364</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_26</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_26 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf368</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_27</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_27 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf36c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_28</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_28 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf370</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_29</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_29 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf374</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_30</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_30 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf378</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_31</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_31 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf37c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_32</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_32 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf380</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_33</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_33 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf384</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_34</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_34 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf388</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_35</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_35 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf38c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_36</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_36 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf390</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_37</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_37 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf394</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_38</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_38 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf398</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_39</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_39 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf39c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_40</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_40 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_41</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_41 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_42</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_42 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_43</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_43 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_44</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_44 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_45</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_45 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_46</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_46 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_47</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_47 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_48</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_48 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_49</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_49 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_50</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_50 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_51</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_51 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_52</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_52 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_53</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_53 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_54</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_54 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_55</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_55 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_56</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_56 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_57</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_57 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_58</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_58 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_59</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_59 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_60</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_60 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_61</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_61 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_62</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_62 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_63</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_63 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_in_l0</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox in - AVMM Maibox Command from Local AVMM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_out_l0</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox out - AVMM Maibox Completion from Global_AVMM.SSM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_in_l1</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox in - AVMM Maibox Command from Local AVMM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_out_l1</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox out - AVMM Maibox Completion from Global_AVMM.SSM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_in_l2</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox in - AVMM Maibox Command from Local AVMM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_out_l2</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox out - AVMM Maibox Completion from Global_AVMM.SSM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_in_l3</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox in - AVMM Maibox Command from Local AVMM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_out_l3</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox out - AVMM Maibox Completion from Global_AVMM.SSM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_lane_number</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_lane_number &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xfffc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_lane_number</ipxact:name>
              <ipxact:description>&lt;b&gt;UX lane_number&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
        </ipxact:registerFile>
      </ipxact:addressBlock>
      <ipxact:addressUnitBits>8</ipxact:addressUnitBits>
    </ipxact:memoryMap>
    <ipxact:memoryMap>
      <ipxact:name>reconfig_xcvr_slave_1</ipxact:name>
      <ipxact:addressBlock>
        <ipxact:name>fluxtop_block</ipxact:name>
        <ipxact:baseAddress>0x0</ipxact:baseAddress>
        <ipxact:range>0x10000288</ipxact:range>
        <ipxact:width>32</ipxact:width>
        <ipxact:usage>register</ipxact:usage>
        <ipxact:access>read-write</ipxact:access>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CMN_AON_L0</ipxact:name>
          <ipxact:addressOffset>0x40080</ipxact:addressOffset>
          <ipxact:range>0x2c</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_4</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_5</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_6</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_7</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_8</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_9</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_10</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_AON_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN_AON::reg_11</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_LANE_AON_L0</ipxact:name>
          <ipxact:addressOffset>0x40100</ipxact:addressOffset>
          <ipxact:range>0x20</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_4</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_5</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_6</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_7</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_AON_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_AON::reg_8</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CMN_L0</ipxact:name>
          <ipxact:addressOffset>0x40300</ipxact:addressOffset>
          <ipxact:range>0x244</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_55</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_58</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_59</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_61</ipxact:name>
            <ipxact:displayName>reg_61 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_61</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_62</ipxact:name>
            <ipxact:displayName>reg_62 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_62</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_63</ipxact:name>
            <ipxact:displayName>reg_63 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_63</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_64</ipxact:name>
            <ipxact:displayName>reg_64 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_64</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_65</ipxact:name>
            <ipxact:displayName>reg_65 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_65</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_66</ipxact:name>
            <ipxact:displayName>reg_66 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_66</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_67</ipxact:name>
            <ipxact:displayName>reg_67 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_67</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_68</ipxact:name>
            <ipxact:displayName>reg_68 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_68</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_69</ipxact:name>
            <ipxact:displayName>reg_69 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_69</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_70</ipxact:name>
            <ipxact:displayName>reg_70 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_70</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_71</ipxact:name>
            <ipxact:displayName>reg_71 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_71</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_72</ipxact:name>
            <ipxact:displayName>reg_72 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_72</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_73</ipxact:name>
            <ipxact:displayName>reg_73 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_73</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_74</ipxact:name>
            <ipxact:displayName>reg_74 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_74</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_75</ipxact:name>
            <ipxact:displayName>reg_75 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_75</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_76</ipxact:name>
            <ipxact:displayName>reg_76 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_76</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_77</ipxact:name>
            <ipxact:displayName>reg_77 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_77</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_78</ipxact:name>
            <ipxact:displayName>reg_78 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_78</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CMN_reg_79</ipxact:name>
            <ipxact:displayName>reg_79 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CMN::reg_79</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_SYNTH_MED_L0</ipxact:name>
          <ipxact:addressOffset>0x40700</ipxact:addressOffset>
          <ipxact:range>0xf4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcmedpcs_postdiv_p5_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcmedpcs_postdiv_p5_locovr_muxd0 [31:31]</ipxact:displayName>
              <ipxact:description>Synthlc Med post divided clock ratio of 0.5 for Mode A override.  Divide ratio of 0.5 = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcmedpcs = 1.</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcmedpcs_postdiv_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcmedpcs_postdiv_locovr_muxd0 [13:7]</ipxact:displayName>
              <ipxact:description>Synthlc Med post divided clock ratio for Mode A override.  Divide ratio = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcmedpcs = 1.</ipxact:description>
              <ipxact:bitOffset>7</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x02</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_MED_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_MED::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_SYNTH_SLOW_L0</ipxact:name>
          <ipxact:addressOffset>0x40800</ipxact:addressOffset>
          <ipxact:range>0xf4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcslowpcs_postdiv_p5_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcslowpcs_postdiv_p5_locovr_muxd0 [30:30]</ipxact:displayName>
              <ipxact:description>Synthlc Slow post divided clock ratio of 0.5 for Mode A override.  Divide ratio of 0.5 = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcslowpcs = 1.</ipxact:description>
              <ipxact:bitOffset>30</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcslowpcs_postdiv_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcslowpcs_postdiv_locovr_muxd0 [13:7]</ipxact:displayName>
              <ipxact:description>Synthlc Slow post divided clock ratio for Mode A override.  Divide ratio = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcslowpcs = 1.</ipxact:description>
              <ipxact:bitOffset>7</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_SLOW_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_SLOW::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_SYNTH_FAST_L0</ipxact:name>
          <ipxact:addressOffset>0x40900</ipxact:addressOffset>
          <ipxact:range>0xf4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcfastpcs_postdiv_p5_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcfastpcs_postdiv_p5_locovr_muxd0 [30:30]</ipxact:displayName>
              <ipxact:description>Synthlc Fast post divided clock ratio of 0.5 for Mode A override.  Divide ratio of 0.5 = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcfastpcs = 1.</ipxact:description>
              <ipxact:bitOffset>30</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_synthlcfastpcs_postdiv_locovr_muxd0</ipxact:name>
              <ipxact:displayName>cfg_synthlcfastpcs_postdiv_locovr_muxd0 [27:21]</ipxact:displayName>
              <ipxact:description>Synthlc Fast post divided clock ratio for Mode A override.  Divide ratio = 2^(synthlc*pcs_postdiv_locovr_muxd0).  This register can only take into effect when synthlcfastpcs = 1.</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x02</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_SYNTH_FAST_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_SYNTH_FAST::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_LANE_L0</ipxact:name>
          <ipxact:addressOffset>0x41400</ipxact:addressOffset>
          <ipxact:range>0x444</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_4</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_5</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_6</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_7</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_8</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_9</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_10</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_11</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_12</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_13</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_14</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_15</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_16</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_17</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_18</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_19</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_20</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_21</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_22</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_23</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_24</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_25</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_26</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_27</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_28</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_29</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_30</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_31</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_32</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_33</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_34</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_35</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_36</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_37</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_38</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_39</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_40</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_43</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_44</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_47</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_48</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_51</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_52</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_55</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_56</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_59</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_60</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_61</ipxact:name>
            <ipxact:displayName>reg_61 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_61</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_62</ipxact:name>
            <ipxact:displayName>reg_62 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_62</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_63</ipxact:name>
            <ipxact:displayName>reg_63 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_63</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_64</ipxact:name>
            <ipxact:displayName>reg_64 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_64</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_65</ipxact:name>
            <ipxact:displayName>reg_65 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_65</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_66</ipxact:name>
            <ipxact:displayName>reg_66 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_66</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_67</ipxact:name>
            <ipxact:displayName>reg_67 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_67</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_68</ipxact:name>
            <ipxact:displayName>reg_68 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_68</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_69</ipxact:name>
            <ipxact:displayName>reg_69 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_69</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_70</ipxact:name>
            <ipxact:displayName>reg_70 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_70</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_71</ipxact:name>
            <ipxact:displayName>reg_71 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_71</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_72</ipxact:name>
            <ipxact:displayName>reg_72 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_72</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_73</ipxact:name>
            <ipxact:displayName>reg_73 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_73</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_74</ipxact:name>
            <ipxact:displayName>reg_74 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_74</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_75</ipxact:name>
            <ipxact:displayName>reg_75 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_75</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_76</ipxact:name>
            <ipxact:displayName>reg_76 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_76</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_77</ipxact:name>
            <ipxact:displayName>reg_77 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_77</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_78</ipxact:name>
            <ipxact:displayName>reg_78 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_78</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_79</ipxact:name>
            <ipxact:displayName>reg_79 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_79</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_80</ipxact:name>
            <ipxact:displayName>reg_80 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_80</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_81</ipxact:name>
            <ipxact:displayName>reg_81 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_81</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_82</ipxact:name>
            <ipxact:displayName>reg_82 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_82</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_83</ipxact:name>
            <ipxact:displayName>reg_83 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_83</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_84</ipxact:name>
            <ipxact:displayName>reg_84 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_84</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_85</ipxact:name>
            <ipxact:displayName>reg_85 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_85</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_86</ipxact:name>
            <ipxact:displayName>reg_86 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_86</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_87</ipxact:name>
            <ipxact:displayName>reg_87 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_87</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_88</ipxact:name>
            <ipxact:displayName>reg_88 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_88</ipxact:description>
            <ipxact:addressOffset>0x15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_89</ipxact:name>
            <ipxact:displayName>reg_89 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_89</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_90</ipxact:name>
            <ipxact:displayName>reg_90 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_90</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_91</ipxact:name>
            <ipxact:displayName>reg_91 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_91</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_92</ipxact:name>
            <ipxact:displayName>reg_92 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_92</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_93</ipxact:name>
            <ipxact:displayName>reg_93 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_93</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_94</ipxact:name>
            <ipxact:displayName>reg_94 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_94</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_95</ipxact:name>
            <ipxact:displayName>reg_95 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_95</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_96</ipxact:name>
            <ipxact:displayName>reg_96 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_96</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_97</ipxact:name>
            <ipxact:displayName>reg_97 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_97</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_98</ipxact:name>
            <ipxact:displayName>reg_98 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_98</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_99</ipxact:name>
            <ipxact:displayName>reg_99 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_99</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_100</ipxact:name>
            <ipxact:displayName>reg_100 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_100</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_101</ipxact:name>
            <ipxact:displayName>reg_101 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_101</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_102</ipxact:name>
            <ipxact:displayName>reg_102 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_102</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_103</ipxact:name>
            <ipxact:displayName>reg_103 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_103</ipxact:description>
            <ipxact:addressOffset>0x198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_104</ipxact:name>
            <ipxact:displayName>reg_104 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_104</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_105</ipxact:name>
            <ipxact:displayName>reg_105 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_105</ipxact:description>
            <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_106</ipxact:name>
            <ipxact:displayName>reg_106 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_106</ipxact:description>
            <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_107</ipxact:name>
            <ipxact:displayName>reg_107 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_107</ipxact:description>
            <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_108</ipxact:name>
            <ipxact:displayName>reg_108 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_108</ipxact:description>
            <ipxact:addressOffset>0x1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_109</ipxact:name>
            <ipxact:displayName>reg_109 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_109</ipxact:description>
            <ipxact:addressOffset>0x1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxpam_bitorder</ipxact:name>
              <ipxact:displayName>cfg_rxpam_bitorder [26:24]</ipxact:displayName>
              <ipxact:description>Reserved</ipxact:description>
              <ipxact:bitOffset>24</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_rxpcs_postdiv_p5_muxd0</ipxact:name>
              <ipxact:displayName>cfg_rxpcs_postdiv_p5_muxd0 [31:31]</ipxact:displayName>
              <ipxact:description>0.5 Resolution divider enable for CDR ock_pcs_rxpostdiv used if ictl_pcs_rxrate_lx_[4:2] is 0. Fractional synthesis is achieved by dithering between two integer values. Must be used with external div2 circuit to filter out quantization noise.</ipxact:description>
              <ipxact:bitOffset>31</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_110</ipxact:name>
            <ipxact:displayName>reg_110 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_110</ipxact:description>
            <ipxact:addressOffset>0x1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxpcs_postdiv_muxd0</ipxact:name>
              <ipxact:displayName>cfg_rxpcs_postdiv_muxd0 [6:0]</ipxact:displayName>
              <ipxact:description>CDR POSTDIV clock divider value used if ictl_pcs_txrate_lx_[4:2] is 0. Effective divider value = register value + 12</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_111</ipxact:name>
            <ipxact:displayName>reg_111 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_111</ipxact:description>
            <ipxact:addressOffset>0x1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_112</ipxact:name>
            <ipxact:displayName>reg_112 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_112</ipxact:description>
            <ipxact:addressOffset>0x1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_113</ipxact:name>
            <ipxact:displayName>reg_113 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_113</ipxact:description>
            <ipxact:addressOffset>0x1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_114</ipxact:name>
            <ipxact:displayName>reg_114 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_114</ipxact:description>
            <ipxact:addressOffset>0x1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_115</ipxact:name>
            <ipxact:displayName>reg_115 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_115</ipxact:description>
            <ipxact:addressOffset>0x1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_116</ipxact:name>
            <ipxact:displayName>reg_116 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_116</ipxact:description>
            <ipxact:addressOffset>0x1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_117</ipxact:name>
            <ipxact:displayName>reg_117 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_117</ipxact:description>
            <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_118</ipxact:name>
            <ipxact:displayName>reg_118 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_118</ipxact:description>
            <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_119</ipxact:name>
            <ipxact:displayName>reg_119 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_119</ipxact:description>
            <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_120</ipxact:name>
            <ipxact:displayName>reg_120 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_120</ipxact:description>
            <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_121</ipxact:name>
            <ipxact:displayName>reg_121 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_121</ipxact:description>
            <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_122</ipxact:name>
            <ipxact:displayName>reg_122 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_122</ipxact:description>
            <ipxact:addressOffset>0x1e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_123</ipxact:name>
            <ipxact:displayName>reg_123 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_123</ipxact:description>
            <ipxact:addressOffset>0x1e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_124</ipxact:name>
            <ipxact:displayName>reg_124 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_124</ipxact:description>
            <ipxact:addressOffset>0x1ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_125</ipxact:name>
            <ipxact:displayName>reg_125 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_125</ipxact:description>
            <ipxact:addressOffset>0x1f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_126</ipxact:name>
            <ipxact:displayName>reg_126 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_126</ipxact:description>
            <ipxact:addressOffset>0x1f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_127</ipxact:name>
            <ipxact:displayName>reg_127 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_127</ipxact:description>
            <ipxact:addressOffset>0x1f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_128</ipxact:name>
            <ipxact:displayName>reg_128 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_128</ipxact:description>
            <ipxact:addressOffset>0x1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_129</ipxact:name>
            <ipxact:displayName>reg_129 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_129</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_130</ipxact:name>
            <ipxact:displayName>reg_130 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_130</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_131</ipxact:name>
            <ipxact:displayName>reg_131 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_131</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_132</ipxact:name>
            <ipxact:displayName>reg_132 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_132</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_133</ipxact:name>
            <ipxact:displayName>reg_133 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_133</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_134</ipxact:name>
            <ipxact:displayName>reg_134 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_134</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_135</ipxact:name>
            <ipxact:displayName>reg_135 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_135</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_136</ipxact:name>
            <ipxact:displayName>reg_136 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_136</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_137</ipxact:name>
            <ipxact:displayName>reg_137 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_137</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_138</ipxact:name>
            <ipxact:displayName>reg_138 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_138</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_139</ipxact:name>
            <ipxact:displayName>reg_139 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_139</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_140</ipxact:name>
            <ipxact:displayName>reg_140 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_140</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_141</ipxact:name>
            <ipxact:displayName>reg_141 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_141</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_142</ipxact:name>
            <ipxact:displayName>reg_142 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_142</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_143</ipxact:name>
            <ipxact:displayName>reg_143 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_143</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_144</ipxact:name>
            <ipxact:displayName>reg_144 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_144</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_145</ipxact:name>
            <ipxact:displayName>reg_145 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_145</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_146</ipxact:name>
            <ipxact:displayName>reg_146 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_146</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_147</ipxact:name>
            <ipxact:displayName>reg_147 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_147</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_148</ipxact:name>
            <ipxact:displayName>reg_148 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_148</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_149</ipxact:name>
            <ipxact:displayName>reg_149 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_149</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_150</ipxact:name>
            <ipxact:displayName>reg_150 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_150</ipxact:description>
            <ipxact:addressOffset>0x254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_151</ipxact:name>
            <ipxact:displayName>reg_151 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_151</ipxact:description>
            <ipxact:addressOffset>0x258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_152</ipxact:name>
            <ipxact:displayName>reg_152 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_152</ipxact:description>
            <ipxact:addressOffset>0x25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_153</ipxact:name>
            <ipxact:displayName>reg_153 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_153</ipxact:description>
            <ipxact:addressOffset>0x260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_154</ipxact:name>
            <ipxact:displayName>reg_154 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_154</ipxact:description>
            <ipxact:addressOffset>0x264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_155</ipxact:name>
            <ipxact:displayName>reg_155 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_155</ipxact:description>
            <ipxact:addressOffset>0x268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_156</ipxact:name>
            <ipxact:displayName>reg_156 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_156</ipxact:description>
            <ipxact:addressOffset>0x26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_157</ipxact:name>
            <ipxact:displayName>reg_157 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_157</ipxact:description>
            <ipxact:addressOffset>0x270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_158</ipxact:name>
            <ipxact:displayName>reg_158 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_158</ipxact:description>
            <ipxact:addressOffset>0x274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_159</ipxact:name>
            <ipxact:displayName>reg_159 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_159</ipxact:description>
            <ipxact:addressOffset>0x278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_160</ipxact:name>
            <ipxact:displayName>reg_160 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_160</ipxact:description>
            <ipxact:addressOffset>0x27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_161</ipxact:name>
            <ipxact:displayName>reg_161 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_161</ipxact:description>
            <ipxact:addressOffset>0x280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_162</ipxact:name>
            <ipxact:displayName>reg_162 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_162</ipxact:description>
            <ipxact:addressOffset>0x284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_163</ipxact:name>
            <ipxact:displayName>reg_163 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_163</ipxact:description>
            <ipxact:addressOffset>0x288</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_164</ipxact:name>
            <ipxact:displayName>reg_164 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_164</ipxact:description>
            <ipxact:addressOffset>0x28c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_165</ipxact:name>
            <ipxact:displayName>reg_165 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_165</ipxact:description>
            <ipxact:addressOffset>0x290</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_166</ipxact:name>
            <ipxact:displayName>reg_166 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_166</ipxact:description>
            <ipxact:addressOffset>0x294</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_167</ipxact:name>
            <ipxact:displayName>reg_167 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_167</ipxact:description>
            <ipxact:addressOffset>0x298</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_168</ipxact:name>
            <ipxact:displayName>reg_168 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_168</ipxact:description>
            <ipxact:addressOffset>0x29c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_169</ipxact:name>
            <ipxact:displayName>reg_169 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_169</ipxact:description>
            <ipxact:addressOffset>0x2a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_170</ipxact:name>
            <ipxact:displayName>reg_170 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_170</ipxact:description>
            <ipxact:addressOffset>0x2a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_171</ipxact:name>
            <ipxact:displayName>reg_171 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_171</ipxact:description>
            <ipxact:addressOffset>0x2a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_172</ipxact:name>
            <ipxact:displayName>reg_172 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_172</ipxact:description>
            <ipxact:addressOffset>0x2ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_173</ipxact:name>
            <ipxact:displayName>reg_173 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_173</ipxact:description>
            <ipxact:addressOffset>0x2b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_174</ipxact:name>
            <ipxact:displayName>reg_174 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_174</ipxact:description>
            <ipxact:addressOffset>0x2b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_175</ipxact:name>
            <ipxact:displayName>reg_175 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_175</ipxact:description>
            <ipxact:addressOffset>0x2b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_176</ipxact:name>
            <ipxact:displayName>reg_176 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_176</ipxact:description>
            <ipxact:addressOffset>0x2bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_177</ipxact:name>
            <ipxact:displayName>reg_177 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_177</ipxact:description>
            <ipxact:addressOffset>0x2c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_178</ipxact:name>
            <ipxact:displayName>reg_178 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_178</ipxact:description>
            <ipxact:addressOffset>0x2c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_179</ipxact:name>
            <ipxact:displayName>reg_179 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_179</ipxact:description>
            <ipxact:addressOffset>0x2c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_180</ipxact:name>
            <ipxact:displayName>reg_180 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_180</ipxact:description>
            <ipxact:addressOffset>0x2cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_181</ipxact:name>
            <ipxact:displayName>reg_181 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_181</ipxact:description>
            <ipxact:addressOffset>0x2d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_182</ipxact:name>
            <ipxact:displayName>reg_182 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_182</ipxact:description>
            <ipxact:addressOffset>0x2d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_183</ipxact:name>
            <ipxact:displayName>reg_183 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_183</ipxact:description>
            <ipxact:addressOffset>0x2d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_184</ipxact:name>
            <ipxact:displayName>reg_184 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_184</ipxact:description>
            <ipxact:addressOffset>0x2dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_185</ipxact:name>
            <ipxact:displayName>reg_185 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_185</ipxact:description>
            <ipxact:addressOffset>0x2e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_186</ipxact:name>
            <ipxact:displayName>reg_186 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_186</ipxact:description>
            <ipxact:addressOffset>0x2e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_187</ipxact:name>
            <ipxact:displayName>reg_187 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_187</ipxact:description>
            <ipxact:addressOffset>0x2e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_188</ipxact:name>
            <ipxact:displayName>reg_188 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_188</ipxact:description>
            <ipxact:addressOffset>0x2ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_189</ipxact:name>
            <ipxact:displayName>reg_189 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_189</ipxact:description>
            <ipxact:addressOffset>0x2f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_190</ipxact:name>
            <ipxact:displayName>reg_190 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_190</ipxact:description>
            <ipxact:addressOffset>0x2f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_191</ipxact:name>
            <ipxact:displayName>reg_191 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_191</ipxact:description>
            <ipxact:addressOffset>0x2f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_192</ipxact:name>
            <ipxact:displayName>reg_192 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_192</ipxact:description>
            <ipxact:addressOffset>0x2fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_193</ipxact:name>
            <ipxact:displayName>reg_193 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_193</ipxact:description>
            <ipxact:addressOffset>0x300</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_194</ipxact:name>
            <ipxact:displayName>reg_194 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_194</ipxact:description>
            <ipxact:addressOffset>0x304</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_195</ipxact:name>
            <ipxact:displayName>reg_195 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_195</ipxact:description>
            <ipxact:addressOffset>0x308</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_196</ipxact:name>
            <ipxact:displayName>reg_196 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_196</ipxact:description>
            <ipxact:addressOffset>0x30c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_197</ipxact:name>
            <ipxact:displayName>reg_197 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_197</ipxact:description>
            <ipxact:addressOffset>0x310</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_198</ipxact:name>
            <ipxact:displayName>reg_198 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_198</ipxact:description>
            <ipxact:addressOffset>0x314</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_199</ipxact:name>
            <ipxact:displayName>reg_199 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_199</ipxact:description>
            <ipxact:addressOffset>0x318</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_200</ipxact:name>
            <ipxact:displayName>reg_200 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_200</ipxact:description>
            <ipxact:addressOffset>0x31c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_201</ipxact:name>
            <ipxact:displayName>reg_201 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_201</ipxact:description>
            <ipxact:addressOffset>0x320</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_202</ipxact:name>
            <ipxact:displayName>reg_202 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_202</ipxact:description>
            <ipxact:addressOffset>0x324</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_203</ipxact:name>
            <ipxact:displayName>reg_203 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_203</ipxact:description>
            <ipxact:addressOffset>0x328</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_204</ipxact:name>
            <ipxact:displayName>reg_204 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_204</ipxact:description>
            <ipxact:addressOffset>0x32c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_205</ipxact:name>
            <ipxact:displayName>reg_205 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_205</ipxact:description>
            <ipxact:addressOffset>0x330</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_206</ipxact:name>
            <ipxact:displayName>reg_206 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_206</ipxact:description>
            <ipxact:addressOffset>0x334</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_207</ipxact:name>
            <ipxact:displayName>reg_207 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_207</ipxact:description>
            <ipxact:addressOffset>0x338</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_208</ipxact:name>
            <ipxact:displayName>reg_208 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_208</ipxact:description>
            <ipxact:addressOffset>0x33c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_209</ipxact:name>
            <ipxact:displayName>reg_209 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_209</ipxact:description>
            <ipxact:addressOffset>0x340</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_210</ipxact:name>
            <ipxact:displayName>reg_210 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_210</ipxact:description>
            <ipxact:addressOffset>0x344</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_211</ipxact:name>
            <ipxact:displayName>reg_211 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_211</ipxact:description>
            <ipxact:addressOffset>0x348</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_212</ipxact:name>
            <ipxact:displayName>reg_212 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_212</ipxact:description>
            <ipxact:addressOffset>0x34c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_213</ipxact:name>
            <ipxact:displayName>reg_213 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_213</ipxact:description>
            <ipxact:addressOffset>0x350</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_214</ipxact:name>
            <ipxact:displayName>reg_214 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_214</ipxact:description>
            <ipxact:addressOffset>0x354</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_215</ipxact:name>
            <ipxact:displayName>reg_215 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_215</ipxact:description>
            <ipxact:addressOffset>0x358</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_216</ipxact:name>
            <ipxact:displayName>reg_216 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_216</ipxact:description>
            <ipxact:addressOffset>0x35c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_217</ipxact:name>
            <ipxact:displayName>reg_217 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_217</ipxact:description>
            <ipxact:addressOffset>0x360</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_218</ipxact:name>
            <ipxact:displayName>reg_218 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_218</ipxact:description>
            <ipxact:addressOffset>0x364</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_219</ipxact:name>
            <ipxact:displayName>reg_219 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_219</ipxact:description>
            <ipxact:addressOffset>0x368</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_txpam_bitorder</ipxact:name>
              <ipxact:displayName>cfg_txpam_bitorder [30:28]</ipxact:displayName>
              <ipxact:description>Reserved</ipxact:description>
              <ipxact:bitOffset>28</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_220</ipxact:name>
            <ipxact:displayName>reg_220 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_220</ipxact:description>
            <ipxact:addressOffset>0x36c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_221</ipxact:name>
            <ipxact:displayName>reg_221 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_221</ipxact:description>
            <ipxact:addressOffset>0x370</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_222</ipxact:name>
            <ipxact:displayName>reg_222 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_222</ipxact:description>
            <ipxact:addressOffset>0x374</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_223</ipxact:name>
            <ipxact:displayName>reg_223 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_223</ipxact:description>
            <ipxact:addressOffset>0x378</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_224</ipxact:name>
            <ipxact:displayName>reg_224 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_224</ipxact:description>
            <ipxact:addressOffset>0x37c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_225</ipxact:name>
            <ipxact:displayName>reg_225 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_225</ipxact:description>
            <ipxact:addressOffset>0x380</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_226</ipxact:name>
            <ipxact:displayName>reg_226 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_226</ipxact:description>
            <ipxact:addressOffset>0x384</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_227</ipxact:name>
            <ipxact:displayName>reg_227 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_227</ipxact:description>
            <ipxact:addressOffset>0x388</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_228</ipxact:name>
            <ipxact:displayName>reg_228 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_228</ipxact:description>
            <ipxact:addressOffset>0x38c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_229</ipxact:name>
            <ipxact:displayName>reg_229 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_229</ipxact:description>
            <ipxact:addressOffset>0x390</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_230</ipxact:name>
            <ipxact:displayName>reg_230 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_230</ipxact:description>
            <ipxact:addressOffset>0x394</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_231</ipxact:name>
            <ipxact:displayName>reg_231 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_231</ipxact:description>
            <ipxact:addressOffset>0x398</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_232</ipxact:name>
            <ipxact:displayName>reg_232 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_232</ipxact:description>
            <ipxact:addressOffset>0x39c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_233</ipxact:name>
            <ipxact:displayName>reg_233 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_233</ipxact:description>
            <ipxact:addressOffset>0x3a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_234</ipxact:name>
            <ipxact:displayName>reg_234 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_234</ipxact:description>
            <ipxact:addressOffset>0x3a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_235</ipxact:name>
            <ipxact:displayName>reg_235 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_235</ipxact:description>
            <ipxact:addressOffset>0x3a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_236</ipxact:name>
            <ipxact:displayName>reg_236 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_236</ipxact:description>
            <ipxact:addressOffset>0x3ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_237</ipxact:name>
            <ipxact:displayName>reg_237 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_237</ipxact:description>
            <ipxact:addressOffset>0x3b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_238</ipxact:name>
            <ipxact:displayName>reg_238 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_238</ipxact:description>
            <ipxact:addressOffset>0x3b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_239</ipxact:name>
            <ipxact:displayName>reg_239 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_239</ipxact:description>
            <ipxact:addressOffset>0x3b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_240</ipxact:name>
            <ipxact:displayName>reg_240 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_240</ipxact:description>
            <ipxact:addressOffset>0x3bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_241</ipxact:name>
            <ipxact:displayName>reg_241 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_241</ipxact:description>
            <ipxact:addressOffset>0x3c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_242</ipxact:name>
            <ipxact:displayName>reg_242 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_242</ipxact:description>
            <ipxact:addressOffset>0x3c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_243</ipxact:name>
            <ipxact:displayName>reg_243 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_243</ipxact:description>
            <ipxact:addressOffset>0x3c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_244</ipxact:name>
            <ipxact:displayName>reg_244 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_244</ipxact:description>
            <ipxact:addressOffset>0x3cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_245</ipxact:name>
            <ipxact:displayName>reg_245 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_245</ipxact:description>
            <ipxact:addressOffset>0x3d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_246</ipxact:name>
            <ipxact:displayName>reg_246 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_246</ipxact:description>
            <ipxact:addressOffset>0x3d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_247</ipxact:name>
            <ipxact:displayName>reg_247 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_247</ipxact:description>
            <ipxact:addressOffset>0x3d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_248</ipxact:name>
            <ipxact:displayName>reg_248 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_248</ipxact:description>
            <ipxact:addressOffset>0x3dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_249</ipxact:name>
            <ipxact:displayName>reg_249 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_249</ipxact:description>
            <ipxact:addressOffset>0x3e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_250</ipxact:name>
            <ipxact:displayName>reg_250 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_250</ipxact:description>
            <ipxact:addressOffset>0x3e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_251</ipxact:name>
            <ipxact:displayName>reg_251 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_251</ipxact:description>
            <ipxact:addressOffset>0x3e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_252</ipxact:name>
            <ipxact:displayName>reg_252 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_252</ipxact:description>
            <ipxact:addressOffset>0x3ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_253</ipxact:name>
            <ipxact:displayName>reg_253 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_253</ipxact:description>
            <ipxact:addressOffset>0x3f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_254</ipxact:name>
            <ipxact:displayName>reg_254 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_254</ipxact:description>
            <ipxact:addressOffset>0x3f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_255</ipxact:name>
            <ipxact:displayName>reg_255 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_255</ipxact:description>
            <ipxact:addressOffset>0x3f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_256</ipxact:name>
            <ipxact:displayName>reg_256 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_256</ipxact:description>
            <ipxact:addressOffset>0x3fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_257</ipxact:name>
            <ipxact:displayName>reg_257 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_257</ipxact:description>
            <ipxact:addressOffset>0x400</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_258</ipxact:name>
            <ipxact:displayName>reg_258 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_258</ipxact:description>
            <ipxact:addressOffset>0x404</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_259</ipxact:name>
            <ipxact:displayName>reg_259 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_259</ipxact:description>
            <ipxact:addressOffset>0x408</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_260</ipxact:name>
            <ipxact:displayName>reg_260 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_260</ipxact:description>
            <ipxact:addressOffset>0x410</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_261</ipxact:name>
            <ipxact:displayName>reg_261 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_261</ipxact:description>
            <ipxact:addressOffset>0x414</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_262</ipxact:name>
            <ipxact:displayName>reg_262 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_262</ipxact:description>
            <ipxact:addressOffset>0x418</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_263</ipxact:name>
            <ipxact:displayName>reg_263 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_263</ipxact:description>
            <ipxact:addressOffset>0x41c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_264</ipxact:name>
            <ipxact:displayName>reg_264 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_264</ipxact:description>
            <ipxact:addressOffset>0x420</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_265</ipxact:name>
            <ipxact:displayName>reg_265 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_265</ipxact:description>
            <ipxact:addressOffset>0x424</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_266</ipxact:name>
            <ipxact:displayName>reg_266 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_266</ipxact:description>
            <ipxact:addressOffset>0x428</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_267</ipxact:name>
            <ipxact:displayName>reg_267 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_267</ipxact:description>
            <ipxact:addressOffset>0x42c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_268</ipxact:name>
            <ipxact:displayName>reg_268 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_268</ipxact:description>
            <ipxact:addressOffset>0x430</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_269</ipxact:name>
            <ipxact:displayName>reg_269 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_269</ipxact:description>
            <ipxact:addressOffset>0x434</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_270</ipxact:name>
            <ipxact:displayName>reg_270 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_270</ipxact:description>
            <ipxact:addressOffset>0x438</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_271</ipxact:name>
            <ipxact:displayName>reg_271 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_271</ipxact:description>
            <ipxact:addressOffset>0x43c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_reg_272</ipxact:name>
            <ipxact:displayName>reg_272 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE::reg_272</ipxact:description>
            <ipxact:addressOffset>0x440</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_LANE_RXEQ_L0</ipxact:name>
          <ipxact:addressOffset>0x41900</ipxact:addressOffset>
          <ipxact:range>0x38c</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxeqvald_caldfedatatap01gain_graysm_locovr</ipxact:name>
              <ipxact:displayName>cfg_rxeqvald_caldfedatatap01gain_graysm_locovr [5:0]</ipxact:displayName>
              <ipxact:description>Reserved</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_61</ipxact:name>
            <ipxact:displayName>reg_61 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_61</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_62</ipxact:name>
            <ipxact:displayName>reg_62 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_62</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_63</ipxact:name>
            <ipxact:displayName>reg_63 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_63</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_64</ipxact:name>
            <ipxact:displayName>reg_64 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_64</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_65</ipxact:name>
            <ipxact:displayName>reg_65 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_65</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_66</ipxact:name>
            <ipxact:displayName>reg_66 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_66</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_67</ipxact:name>
            <ipxact:displayName>reg_67 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_67</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_68</ipxact:name>
            <ipxact:displayName>reg_68 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_68</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_69</ipxact:name>
            <ipxact:displayName>reg_69 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_69</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_70</ipxact:name>
            <ipxact:displayName>reg_70 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_70</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_71</ipxact:name>
            <ipxact:displayName>reg_71 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_71</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_72</ipxact:name>
            <ipxact:displayName>reg_72 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_72</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_73</ipxact:name>
            <ipxact:displayName>reg_73 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_73</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_74</ipxact:name>
            <ipxact:displayName>reg_74 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_74</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_75</ipxact:name>
            <ipxact:displayName>reg_75 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_75</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_76</ipxact:name>
            <ipxact:displayName>reg_76 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_76</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_77</ipxact:name>
            <ipxact:displayName>reg_77 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_77</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_78</ipxact:name>
            <ipxact:displayName>reg_78 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_78</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_79</ipxact:name>
            <ipxact:displayName>reg_79 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_79</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_80</ipxact:name>
            <ipxact:displayName>reg_80 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_80</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_81</ipxact:name>
            <ipxact:displayName>reg_81 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_81</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_82</ipxact:name>
            <ipxact:displayName>reg_82 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_82</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_83</ipxact:name>
            <ipxact:displayName>reg_83 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_83</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_84</ipxact:name>
            <ipxact:displayName>reg_84 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_84</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_85</ipxact:name>
            <ipxact:displayName>reg_85 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_85</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_86</ipxact:name>
            <ipxact:displayName>reg_86 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_86</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_87</ipxact:name>
            <ipxact:displayName>reg_87 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_87</ipxact:description>
            <ipxact:addressOffset>0x15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_88</ipxact:name>
            <ipxact:displayName>reg_88 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_88</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_89</ipxact:name>
            <ipxact:displayName>reg_89 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_89</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_90</ipxact:name>
            <ipxact:displayName>reg_90 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_90</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_91</ipxact:name>
            <ipxact:displayName>reg_91 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_91</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_92</ipxact:name>
            <ipxact:displayName>reg_92 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_92</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_93</ipxact:name>
            <ipxact:displayName>reg_93 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_93</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_94</ipxact:name>
            <ipxact:displayName>reg_94 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_94</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_95</ipxact:name>
            <ipxact:displayName>reg_95 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_95</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_96</ipxact:name>
            <ipxact:displayName>reg_96 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_96</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_97</ipxact:name>
            <ipxact:displayName>reg_97 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_97</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_98</ipxact:name>
            <ipxact:displayName>reg_98 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_98</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_99</ipxact:name>
            <ipxact:displayName>reg_99 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_99</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_100</ipxact:name>
            <ipxact:displayName>reg_100 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_100</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_101</ipxact:name>
            <ipxact:displayName>reg_101 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_101</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_102</ipxact:name>
            <ipxact:displayName>reg_102 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_102</ipxact:description>
            <ipxact:addressOffset>0x198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_103</ipxact:name>
            <ipxact:displayName>reg_103 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_103</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_104</ipxact:name>
            <ipxact:displayName>reg_104 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_104</ipxact:description>
            <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_105</ipxact:name>
            <ipxact:displayName>reg_105 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_105</ipxact:description>
            <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_106</ipxact:name>
            <ipxact:displayName>reg_106 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_106</ipxact:description>
            <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_107</ipxact:name>
            <ipxact:displayName>reg_107 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_107</ipxact:description>
            <ipxact:addressOffset>0x1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_108</ipxact:name>
            <ipxact:displayName>reg_108 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_108</ipxact:description>
            <ipxact:addressOffset>0x1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_109</ipxact:name>
            <ipxact:displayName>reg_109 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_109</ipxact:description>
            <ipxact:addressOffset>0x1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_110</ipxact:name>
            <ipxact:displayName>reg_110 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_110</ipxact:description>
            <ipxact:addressOffset>0x1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_111</ipxact:name>
            <ipxact:displayName>reg_111 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_111</ipxact:description>
            <ipxact:addressOffset>0x1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_112</ipxact:name>
            <ipxact:displayName>reg_112 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_112</ipxact:description>
            <ipxact:addressOffset>0x1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_113</ipxact:name>
            <ipxact:displayName>reg_113 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_113</ipxact:description>
            <ipxact:addressOffset>0x1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_114</ipxact:name>
            <ipxact:displayName>reg_114 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_114</ipxact:description>
            <ipxact:addressOffset>0x1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_115</ipxact:name>
            <ipxact:displayName>reg_115 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_115</ipxact:description>
            <ipxact:addressOffset>0x1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_116</ipxact:name>
            <ipxact:displayName>reg_116 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_116</ipxact:description>
            <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_117</ipxact:name>
            <ipxact:displayName>reg_117 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_117</ipxact:description>
            <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_118</ipxact:name>
            <ipxact:displayName>reg_118 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_118</ipxact:description>
            <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_119</ipxact:name>
            <ipxact:displayName>reg_119 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_119</ipxact:description>
            <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_120</ipxact:name>
            <ipxact:displayName>reg_120 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_120</ipxact:description>
            <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_121</ipxact:name>
            <ipxact:displayName>reg_121 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_121</ipxact:description>
            <ipxact:addressOffset>0x1e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_122</ipxact:name>
            <ipxact:displayName>reg_122 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_122</ipxact:description>
            <ipxact:addressOffset>0x1e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_123</ipxact:name>
            <ipxact:displayName>reg_123 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_123</ipxact:description>
            <ipxact:addressOffset>0x1ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_124</ipxact:name>
            <ipxact:displayName>reg_124 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_124</ipxact:description>
            <ipxact:addressOffset>0x1f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_125</ipxact:name>
            <ipxact:displayName>reg_125 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_125</ipxact:description>
            <ipxact:addressOffset>0x1f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_126</ipxact:name>
            <ipxact:displayName>reg_126 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_126</ipxact:description>
            <ipxact:addressOffset>0x1f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_127</ipxact:name>
            <ipxact:displayName>reg_127 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_127</ipxact:description>
            <ipxact:addressOffset>0x1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_128</ipxact:name>
            <ipxact:displayName>reg_128 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_128</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_129</ipxact:name>
            <ipxact:displayName>reg_129 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_129</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_130</ipxact:name>
            <ipxact:displayName>reg_130 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_130</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_131</ipxact:name>
            <ipxact:displayName>reg_131 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_131</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_132</ipxact:name>
            <ipxact:displayName>reg_132 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_132</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_133</ipxact:name>
            <ipxact:displayName>reg_133 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_133</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_134</ipxact:name>
            <ipxact:displayName>reg_134 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_134</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_135</ipxact:name>
            <ipxact:displayName>reg_135 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_135</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_136</ipxact:name>
            <ipxact:displayName>reg_136 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_136</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_137</ipxact:name>
            <ipxact:displayName>reg_137 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_137</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_138</ipxact:name>
            <ipxact:displayName>reg_138 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_138</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_139</ipxact:name>
            <ipxact:displayName>reg_139 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_139</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_140</ipxact:name>
            <ipxact:displayName>reg_140 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_140</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_141</ipxact:name>
            <ipxact:displayName>reg_141 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_141</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_142</ipxact:name>
            <ipxact:displayName>reg_142 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_142</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_143</ipxact:name>
            <ipxact:displayName>reg_143 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_143</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_144</ipxact:name>
            <ipxact:displayName>reg_144 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_144</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_145</ipxact:name>
            <ipxact:displayName>reg_145 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_145</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_146</ipxact:name>
            <ipxact:displayName>reg_146 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_146</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_147</ipxact:name>
            <ipxact:displayName>reg_147 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_147</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_148</ipxact:name>
            <ipxact:displayName>reg_148 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_148</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_149</ipxact:name>
            <ipxact:displayName>reg_149 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_149</ipxact:description>
            <ipxact:addressOffset>0x254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_150</ipxact:name>
            <ipxact:displayName>reg_150 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_150</ipxact:description>
            <ipxact:addressOffset>0x258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_151</ipxact:name>
            <ipxact:displayName>reg_151 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_151</ipxact:description>
            <ipxact:addressOffset>0x25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_152</ipxact:name>
            <ipxact:displayName>reg_152 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_152</ipxact:description>
            <ipxact:addressOffset>0x260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_153</ipxact:name>
            <ipxact:displayName>reg_153 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_153</ipxact:description>
            <ipxact:addressOffset>0x264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_154</ipxact:name>
            <ipxact:displayName>reg_154 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_154</ipxact:description>
            <ipxact:addressOffset>0x268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_155</ipxact:name>
            <ipxact:displayName>reg_155 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_155</ipxact:description>
            <ipxact:addressOffset>0x26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_156</ipxact:name>
            <ipxact:displayName>reg_156 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_156</ipxact:description>
            <ipxact:addressOffset>0x270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_157</ipxact:name>
            <ipxact:displayName>reg_157 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_157</ipxact:description>
            <ipxact:addressOffset>0x274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_158</ipxact:name>
            <ipxact:displayName>reg_158 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_158</ipxact:description>
            <ipxact:addressOffset>0x278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_159</ipxact:name>
            <ipxact:displayName>reg_159 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_159</ipxact:description>
            <ipxact:addressOffset>0x27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_160</ipxact:name>
            <ipxact:displayName>reg_160 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_160</ipxact:description>
            <ipxact:addressOffset>0x280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_161</ipxact:name>
            <ipxact:displayName>reg_161 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_161</ipxact:description>
            <ipxact:addressOffset>0x284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_162</ipxact:name>
            <ipxact:displayName>reg_162 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_162</ipxact:description>
            <ipxact:addressOffset>0x288</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_163</ipxact:name>
            <ipxact:displayName>reg_163 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_163</ipxact:description>
            <ipxact:addressOffset>0x28c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_164</ipxact:name>
            <ipxact:displayName>reg_164 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_164</ipxact:description>
            <ipxact:addressOffset>0x290</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_165</ipxact:name>
            <ipxact:displayName>reg_165 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_165</ipxact:description>
            <ipxact:addressOffset>0x294</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_166</ipxact:name>
            <ipxact:displayName>reg_166 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_166</ipxact:description>
            <ipxact:addressOffset>0x298</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_167</ipxact:name>
            <ipxact:displayName>reg_167 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_167</ipxact:description>
            <ipxact:addressOffset>0x29c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_168</ipxact:name>
            <ipxact:displayName>reg_168 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_168</ipxact:description>
            <ipxact:addressOffset>0x2a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_169</ipxact:name>
            <ipxact:displayName>reg_169 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_169</ipxact:description>
            <ipxact:addressOffset>0x2a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_170</ipxact:name>
            <ipxact:displayName>reg_170 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_170</ipxact:description>
            <ipxact:addressOffset>0x2a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_171</ipxact:name>
            <ipxact:displayName>reg_171 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_171</ipxact:description>
            <ipxact:addressOffset>0x2ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_172</ipxact:name>
            <ipxact:displayName>reg_172 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_172</ipxact:description>
            <ipxact:addressOffset>0x2b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_173</ipxact:name>
            <ipxact:displayName>reg_173 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_173</ipxact:description>
            <ipxact:addressOffset>0x2b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_174</ipxact:name>
            <ipxact:displayName>reg_174 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_174</ipxact:description>
            <ipxact:addressOffset>0x2b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxeqset_static_hifreqagcres</ipxact:name>
              <ipxact:displayName>cfg_rxeqset_static_hifreqagcres [24:19]</ipxact:displayName>
              <ipxact:description>Reserved</ipxact:description>
              <ipxact:bitOffset>19</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_rxeqset_static_hifreqvgagain</ipxact:name>
              <ipxact:displayName>cfg_rxeqset_static_hifreqvgagain [31:25]</ipxact:displayName>
              <ipxact:description>Unsigned. RX equalization parameter setting used when ictl_pcs_rxeq_static_en_lx_a is 1</ipxact:description>
              <ipxact:bitOffset>25</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x7f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>7</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_175</ipxact:name>
            <ipxact:displayName>reg_175 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_175</ipxact:description>
            <ipxact:addressOffset>0x2bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_176</ipxact:name>
            <ipxact:displayName>reg_176 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_176</ipxact:description>
            <ipxact:addressOffset>0x2c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_177</ipxact:name>
            <ipxact:displayName>reg_177 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_177</ipxact:description>
            <ipxact:addressOffset>0x2c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_178</ipxact:name>
            <ipxact:displayName>reg_178 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_178</ipxact:description>
            <ipxact:addressOffset>0x2c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_179</ipxact:name>
            <ipxact:displayName>reg_179 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_179</ipxact:description>
            <ipxact:addressOffset>0x2cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_180</ipxact:name>
            <ipxact:displayName>reg_180 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_180</ipxact:description>
            <ipxact:addressOffset>0x2d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_181</ipxact:name>
            <ipxact:displayName>reg_181 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_181</ipxact:description>
            <ipxact:addressOffset>0x2d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_182</ipxact:name>
            <ipxact:displayName>reg_182 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_182</ipxact:description>
            <ipxact:addressOffset>0x2d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_183</ipxact:name>
            <ipxact:displayName>reg_183 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_183</ipxact:description>
            <ipxact:addressOffset>0x2dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_184</ipxact:name>
            <ipxact:displayName>reg_184 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_184</ipxact:description>
            <ipxact:addressOffset>0x2e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_185</ipxact:name>
            <ipxact:displayName>reg_185 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_185</ipxact:description>
            <ipxact:addressOffset>0x2e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_186</ipxact:name>
            <ipxact:displayName>reg_186 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_186</ipxact:description>
            <ipxact:addressOffset>0x2e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_187</ipxact:name>
            <ipxact:displayName>reg_187 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_187</ipxact:description>
            <ipxact:addressOffset>0x2ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_188</ipxact:name>
            <ipxact:displayName>reg_188 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_188</ipxact:description>
            <ipxact:addressOffset>0x2f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_189</ipxact:name>
            <ipxact:displayName>reg_189 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_189</ipxact:description>
            <ipxact:addressOffset>0x2f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_190</ipxact:name>
            <ipxact:displayName>reg_190 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_190</ipxact:description>
            <ipxact:addressOffset>0x2f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_191</ipxact:name>
            <ipxact:displayName>reg_191 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_191</ipxact:description>
            <ipxact:addressOffset>0x2fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_192</ipxact:name>
            <ipxact:displayName>reg_192 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_192</ipxact:description>
            <ipxact:addressOffset>0x300</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_193</ipxact:name>
            <ipxact:displayName>reg_193 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_193</ipxact:description>
            <ipxact:addressOffset>0x304</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_194</ipxact:name>
            <ipxact:displayName>reg_194 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_194</ipxact:description>
            <ipxact:addressOffset>0x308</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_195</ipxact:name>
            <ipxact:displayName>reg_195 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_195</ipxact:description>
            <ipxact:addressOffset>0x30c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_196</ipxact:name>
            <ipxact:displayName>reg_196 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_196</ipxact:description>
            <ipxact:addressOffset>0x310</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_197</ipxact:name>
            <ipxact:displayName>reg_197 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_197</ipxact:description>
            <ipxact:addressOffset>0x314</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_198</ipxact:name>
            <ipxact:displayName>reg_198 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_198</ipxact:description>
            <ipxact:addressOffset>0x318</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_199</ipxact:name>
            <ipxact:displayName>reg_199 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_199</ipxact:description>
            <ipxact:addressOffset>0x31c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_200</ipxact:name>
            <ipxact:displayName>reg_200 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_200</ipxact:description>
            <ipxact:addressOffset>0x320</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_201</ipxact:name>
            <ipxact:displayName>reg_201 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_201</ipxact:description>
            <ipxact:addressOffset>0x324</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_202</ipxact:name>
            <ipxact:displayName>reg_202 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_202</ipxact:description>
            <ipxact:addressOffset>0x328</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_203</ipxact:name>
            <ipxact:displayName>reg_203 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_203</ipxact:description>
            <ipxact:addressOffset>0x32c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_204</ipxact:name>
            <ipxact:displayName>reg_204 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_204</ipxact:description>
            <ipxact:addressOffset>0x330</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_205</ipxact:name>
            <ipxact:displayName>reg_205 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_205</ipxact:description>
            <ipxact:addressOffset>0x334</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_206</ipxact:name>
            <ipxact:displayName>reg_206 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_206</ipxact:description>
            <ipxact:addressOffset>0x338</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_207</ipxact:name>
            <ipxact:displayName>reg_207 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_207</ipxact:description>
            <ipxact:addressOffset>0x33c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_208</ipxact:name>
            <ipxact:displayName>reg_208 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_208</ipxact:description>
            <ipxact:addressOffset>0x340</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_209</ipxact:name>
            <ipxact:displayName>reg_209 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_209</ipxact:description>
            <ipxact:addressOffset>0x344</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_210</ipxact:name>
            <ipxact:displayName>reg_210 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_210</ipxact:description>
            <ipxact:addressOffset>0x348</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_211</ipxact:name>
            <ipxact:displayName>reg_211 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_211</ipxact:description>
            <ipxact:addressOffset>0x34c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_212</ipxact:name>
            <ipxact:displayName>reg_212 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_212</ipxact:description>
            <ipxact:addressOffset>0x350</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_213</ipxact:name>
            <ipxact:displayName>reg_213 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_213</ipxact:description>
            <ipxact:addressOffset>0x354</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_214</ipxact:name>
            <ipxact:displayName>reg_214 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_214</ipxact:description>
            <ipxact:addressOffset>0x358</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_215</ipxact:name>
            <ipxact:displayName>reg_215 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_215</ipxact:description>
            <ipxact:addressOffset>0x35c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_216</ipxact:name>
            <ipxact:displayName>reg_216 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_216</ipxact:description>
            <ipxact:addressOffset>0x360</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_217</ipxact:name>
            <ipxact:displayName>reg_217 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_217</ipxact:description>
            <ipxact:addressOffset>0x364</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_218</ipxact:name>
            <ipxact:displayName>reg_218 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_218</ipxact:description>
            <ipxact:addressOffset>0x368</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_219</ipxact:name>
            <ipxact:displayName>reg_219 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_219</ipxact:description>
            <ipxact:addressOffset>0x36c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_220</ipxact:name>
            <ipxact:displayName>reg_220 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_220</ipxact:description>
            <ipxact:addressOffset>0x370</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_221</ipxact:name>
            <ipxact:displayName>reg_221 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_221</ipxact:description>
            <ipxact:addressOffset>0x374</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_222</ipxact:name>
            <ipxact:displayName>reg_222 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_222</ipxact:description>
            <ipxact:addressOffset>0x378</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_223</ipxact:name>
            <ipxact:displayName>reg_223 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_223</ipxact:description>
            <ipxact:addressOffset>0x37c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_224</ipxact:name>
            <ipxact:displayName>reg_224 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_224</ipxact:description>
            <ipxact:addressOffset>0x380</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_225</ipxact:name>
            <ipxact:displayName>reg_225 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_225</ipxact:description>
            <ipxact:addressOffset>0x384</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_LANE_RXEQ_reg_226</ipxact:name>
            <ipxact:displayName>reg_226 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_LANE_RXEQ::reg_226</ipxact:description>
            <ipxact:addressOffset>0x388</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_FLEX_FW_LOADER_L0</ipxact:name>
          <ipxact:addressOffset>0x43d20</ipxact:addressOffset>
          <ipxact:range>0x14</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_fw_load_offset_addr</ipxact:name>
            <ipxact:displayName>fw_load_offset_addr REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::fw_load_offset_addr</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_fw_load_data</ipxact:name>
            <ipxact:displayName>fw_load_data REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::fw_load_data</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_fw_load_control</ipxact:name>
            <ipxact:displayName>fw_load_control REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::fw_load_control</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_flx_fsm_config</ipxact:name>
            <ipxact:displayName>flx_fsm_config REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::flx_fsm_config</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_FLEX_FW_LOADER_flx_fsm_obs_ro</ipxact:name>
            <ipxact:displayName>flx_fsm_obs_ro REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_FLEX_FW_LOADER::flx_fsm_obs_ro</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_PLLLCSLOW_L0</ipxact:name>
          <ipxact:addressOffset>0x44000</ipxact:addressOffset>
          <ipxact:range>0xa0</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DIV0</ipxact:name>
            <ipxact:displayName>DIV0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DIV0</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcslow_o_fbdiv_intgr</ipxact:name>
              <ipxact:displayName>cfg_plllcslow_o_fbdiv_intgr [8:0]</ipxact:displayName>
              <ipxact:description>Feedback divider integer ratio
						Total ratio is (integer+fractional/2^22) x 2
						Default is 40 for main common PLL (refclk 156.25MHz and Fdco 12.5GHz)
						</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x028</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_plllcslow_o_fbdiv_frac</ipxact:name>
              <ipxact:displayName>cfg_plllcslow_o_fbdiv_frac [30:9]</ipxact:displayName>
              <ipxact:description>Feedback divider fractional ratio. 
						Total ratio is (integer+fractional/2^22) x 2
						</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000000</ipxact:value>
                  <ipxact:mask>0x3fffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>22</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DIV1</ipxact:name>
            <ipxact:displayName>DIV1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DIV1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_LF</ipxact:name>
            <ipxact:displayName>LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::LF</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_FRAC_LOCK0</ipxact:name>
            <ipxact:displayName>FRAC_LOCK0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::FRAC_LOCK0</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcslow_o_fbdiv_strobe_h</ipxact:name>
              <ipxact:displayName>cfg_plllcslow_o_fbdiv_strobe_h [17:17]</ipxact:displayName>
              <ipxact:description>Enables sampling feedback ratio (integer+fractional) into PLL logic.
						Before changing feedback ratio dynamically (while PLL is running), one should deassert this bit until new ratio is udpated in registers.
						This is to ensure safe and synchronoius update of ratio. 
						The feedback ratio will propagate automatically into PLL logic while PLL is off until DCO settle state is done.
						</ipxact:description>
              <ipxact:bitOffset>17</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_FRAC_LOCK1</ipxact:name>
            <ipxact:displayName>FRAC_LOCK1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::FRAC_LOCK1</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_TDC_COLDST_BIAS</ipxact:name>
            <ipxact:displayName>TDC_COLDST_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::TDC_COLDST_BIAS</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_TAP_OVRD</ipxact:name>
            <ipxact:displayName>TAP_OVRD REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::TAP_OVRD</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DFX_DCO</ipxact:name>
            <ipxact:displayName>DFX_DCO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DFX_DCO</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DFX_TDC_CRO</ipxact:name>
            <ipxact:displayName>DFX_TDC_CRO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DFX_TDC_CRO</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VISA_CTRL</ipxact:name>
            <ipxact:displayName>VISA_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VISA_CTRL</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VISA_LANE0_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE0_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VISA_LANE0_SEL</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VISA_LANE1_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE1_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VISA_LANE1_SEL</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CNTR_BIST_SETTINGS</ipxact:name>
            <ipxact:displayName>CNTR_BIST_SETTINGS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CNTR_BIST_SETTINGS</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_DCO0</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_DCO0</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_DCO1</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_DCO1</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_DCO2</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_DCO2</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_DCO3</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_DCO3</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CALIB0</ipxact:name>
            <ipxact:displayName>CALIB0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CALIB0</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CALIB1</ipxact:name>
            <ipxact:displayName>CALIB1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CALIB1</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CALIB2</ipxact:name>
            <ipxact:displayName>CALIB2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CALIB2</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_CALIB3</ipxact:name>
            <ipxact:displayName>CALIB3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::CALIB3</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_TEMP_TRACKING</ipxact:name>
            <ipxact:displayName>TEMP_TRACKING REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::TEMP_TRACKING</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_ANA_CONTROL1</ipxact:name>
            <ipxact:displayName>ANA_CONTROL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::ANA_CONTROL1</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_ANA_CONTROL2</ipxact:name>
            <ipxact:displayName>ANA_CONTROL2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::ANA_CONTROL2</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DFX0</ipxact:name>
            <ipxact:displayName>DFX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DFX0</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_DFX1</ipxact:name>
            <ipxact:displayName>DFX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::DFX1</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VREG0</ipxact:name>
            <ipxact:displayName>VREG0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VREG0</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_VREG1</ipxact:name>
            <ipxact:displayName>VREG1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::VREG1</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_KVCC0</ipxact:name>
            <ipxact:displayName>KVCC0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::KVCC0</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_KVCC1</ipxact:name>
            <ipxact:displayName>KVCC1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::KVCC1</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_SPARE0</ipxact:name>
            <ipxact:displayName>SPARE0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::SPARE0</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_VISA_LOCKCNT_RCOMP</ipxact:name>
            <ipxact:displayName>RO_VISA_LOCKCNT_RCOMP REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_VISA_LOCKCNT_RCOMP</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_DIV_BIAS</ipxact:name>
            <ipxact:displayName>RO_DIV_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_DIV_BIAS</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_BWM_LF</ipxact:name>
            <ipxact:displayName>RO_BWM_LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_BWM_LF</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_DCO_CALIB</ipxact:name>
            <ipxact:displayName>RO_DCO_CALIB REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_DCO_CALIB</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC</ipxact:name>
            <ipxact:displayName>RO_TDC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_RO_TDC_AFC</ipxact:name>
            <ipxact:displayName>RO_TDC_AFC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::RO_TDC_AFC</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_STATUS</ipxact:name>
            <ipxact:displayName>STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::STATUS</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCSLOW_STATUS1</ipxact:name>
            <ipxact:displayName>STATUS1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCSLOW::STATUS1</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_PLLLCMED_L0</ipxact:name>
          <ipxact:addressOffset>0x44100</ipxact:addressOffset>
          <ipxact:range>0xa0</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DIV0</ipxact:name>
            <ipxact:displayName>DIV0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DIV0</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcmed_o_fbdiv_intgr</ipxact:name>
              <ipxact:displayName>cfg_plllcmed_o_fbdiv_intgr [8:0]</ipxact:displayName>
              <ipxact:description>Feedback divider integer ratio
						Total ratio is (integer+fractional/2^22) x 2
						Default is 40 for main common PLL (refclk 156.25MHz and Fdco 12.5GHz)
						</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x028</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_plllcmed_o_fbdiv_frac</ipxact:name>
              <ipxact:displayName>cfg_plllcmed_o_fbdiv_frac [30:9]</ipxact:displayName>
              <ipxact:description>Feedback divider fractional ratio. 
						Total ratio is (integer+fractional/2^22) x 2
						</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000000</ipxact:value>
                  <ipxact:mask>0x3fffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>22</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DIV1</ipxact:name>
            <ipxact:displayName>DIV1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DIV1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_LF</ipxact:name>
            <ipxact:displayName>LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::LF</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_FRAC_LOCK0</ipxact:name>
            <ipxact:displayName>FRAC_LOCK0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::FRAC_LOCK0</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcmed_o_fbdiv_strobe_h</ipxact:name>
              <ipxact:displayName>cfg_plllcmed_o_fbdiv_strobe_h [17:17]</ipxact:displayName>
              <ipxact:description>Enables sampling feedback ratio (integer+fractional) into PLL logic.
						Before changing feedback ratio dynamically (while PLL is running), one should deassert this bit until new ratio is udpated in registers.
						This is to ensure safe and synchronoius update of ratio. 
						The feedback ratio will propagate automatically into PLL logic while PLL is off until DCO settle state is done.
						</ipxact:description>
              <ipxact:bitOffset>17</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_FRAC_LOCK1</ipxact:name>
            <ipxact:displayName>FRAC_LOCK1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::FRAC_LOCK1</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_TDC_COLDST_BIAS</ipxact:name>
            <ipxact:displayName>TDC_COLDST_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::TDC_COLDST_BIAS</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_TAP_OVRD</ipxact:name>
            <ipxact:displayName>TAP_OVRD REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::TAP_OVRD</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DFX_DCO</ipxact:name>
            <ipxact:displayName>DFX_DCO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DFX_DCO</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DFX_TDC_CRO</ipxact:name>
            <ipxact:displayName>DFX_TDC_CRO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DFX_TDC_CRO</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VISA_CTRL</ipxact:name>
            <ipxact:displayName>VISA_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VISA_CTRL</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VISA_LANE0_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE0_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VISA_LANE0_SEL</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VISA_LANE1_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE1_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VISA_LANE1_SEL</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CNTR_BIST_SETTINGS</ipxact:name>
            <ipxact:displayName>CNTR_BIST_SETTINGS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CNTR_BIST_SETTINGS</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_DCO0</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_DCO0</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_DCO1</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_DCO1</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_DCO2</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_DCO2</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_DCO3</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_DCO3</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CALIB0</ipxact:name>
            <ipxact:displayName>CALIB0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CALIB0</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CALIB1</ipxact:name>
            <ipxact:displayName>CALIB1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CALIB1</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CALIB2</ipxact:name>
            <ipxact:displayName>CALIB2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CALIB2</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_CALIB3</ipxact:name>
            <ipxact:displayName>CALIB3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::CALIB3</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_TEMP_TRACKING</ipxact:name>
            <ipxact:displayName>TEMP_TRACKING REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::TEMP_TRACKING</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_ANA_CONTROL1</ipxact:name>
            <ipxact:displayName>ANA_CONTROL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::ANA_CONTROL1</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_ANA_CONTROL2</ipxact:name>
            <ipxact:displayName>ANA_CONTROL2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::ANA_CONTROL2</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DFX0</ipxact:name>
            <ipxact:displayName>DFX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DFX0</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_DFX1</ipxact:name>
            <ipxact:displayName>DFX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::DFX1</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VREG0</ipxact:name>
            <ipxact:displayName>VREG0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VREG0</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_VREG1</ipxact:name>
            <ipxact:displayName>VREG1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::VREG1</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_KVCC0</ipxact:name>
            <ipxact:displayName>KVCC0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::KVCC0</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_KVCC1</ipxact:name>
            <ipxact:displayName>KVCC1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::KVCC1</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_SPARE0</ipxact:name>
            <ipxact:displayName>SPARE0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::SPARE0</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_VISA_LOCKCNT_RCOMP</ipxact:name>
            <ipxact:displayName>RO_VISA_LOCKCNT_RCOMP REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_VISA_LOCKCNT_RCOMP</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_DIV_BIAS</ipxact:name>
            <ipxact:displayName>RO_DIV_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_DIV_BIAS</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_BWM_LF</ipxact:name>
            <ipxact:displayName>RO_BWM_LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_BWM_LF</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_DCO_CALIB</ipxact:name>
            <ipxact:displayName>RO_DCO_CALIB REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_DCO_CALIB</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC</ipxact:name>
            <ipxact:displayName>RO_TDC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_RO_TDC_AFC</ipxact:name>
            <ipxact:displayName>RO_TDC_AFC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::RO_TDC_AFC</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_STATUS</ipxact:name>
            <ipxact:displayName>STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::STATUS</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCMED_STATUS1</ipxact:name>
            <ipxact:displayName>STATUS1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCMED::STATUS1</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_PLLLCFAST_L0</ipxact:name>
          <ipxact:addressOffset>0x44200</ipxact:addressOffset>
          <ipxact:range>0xa0</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DIV0</ipxact:name>
            <ipxact:displayName>DIV0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DIV0</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcfast_o_fbdiv_intgr</ipxact:name>
              <ipxact:displayName>cfg_plllcfast_o_fbdiv_intgr [8:0]</ipxact:displayName>
              <ipxact:description>Feedback divider integer ratio
						Total ratio is (integer+fractional/2^22) x 2
						Default is 40 for main common PLL (refclk 156.25MHz and Fdco 12.5GHz)
						</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x028</ipxact:value>
                  <ipxact:mask>0x1ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>9</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_plllcfast_o_fbdiv_frac</ipxact:name>
              <ipxact:displayName>cfg_plllcfast_o_fbdiv_frac [30:9]</ipxact:displayName>
              <ipxact:description>Feedback divider fractional ratio. 
						Total ratio is (integer+fractional/2^22) x 2
						</ipxact:description>
              <ipxact:bitOffset>9</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000000</ipxact:value>
                  <ipxact:mask>0x3fffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>22</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DIV1</ipxact:name>
            <ipxact:displayName>DIV1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DIV1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_LF</ipxact:name>
            <ipxact:displayName>LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::LF</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_FRAC_LOCK0</ipxact:name>
            <ipxact:displayName>FRAC_LOCK0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::FRAC_LOCK0</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_plllcfast_o_fbdiv_strobe_h</ipxact:name>
              <ipxact:displayName>cfg_plllcfast_o_fbdiv_strobe_h [17:17]</ipxact:displayName>
              <ipxact:description>Enables sampling feedback ratio (integer+fractional) into PLL logic.
						Before changing feedback ratio dynamically (while PLL is running), one should deassert this bit until new ratio is udpated in registers.
						This is to ensure safe and synchronoius update of ratio. 
						The feedback ratio will propagate automatically into PLL logic while PLL is off until DCO settle state is done.
						</ipxact:description>
              <ipxact:bitOffset>17</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_FRAC_LOCK1</ipxact:name>
            <ipxact:displayName>FRAC_LOCK1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::FRAC_LOCK1</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_TDC_COLDST_BIAS</ipxact:name>
            <ipxact:displayName>TDC_COLDST_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::TDC_COLDST_BIAS</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_TAP_OVRD</ipxact:name>
            <ipxact:displayName>TAP_OVRD REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::TAP_OVRD</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DFX_DCO</ipxact:name>
            <ipxact:displayName>DFX_DCO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DFX_DCO</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DFX_TDC_CRO</ipxact:name>
            <ipxact:displayName>DFX_TDC_CRO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DFX_TDC_CRO</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VISA_CTRL</ipxact:name>
            <ipxact:displayName>VISA_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VISA_CTRL</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VISA_LANE0_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE0_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VISA_LANE0_SEL</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VISA_LANE1_SEL</ipxact:name>
            <ipxact:displayName>VISA_LANE1_SEL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VISA_LANE1_SEL</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CNTR_BIST_SETTINGS</ipxact:name>
            <ipxact:displayName>CNTR_BIST_SETTINGS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CNTR_BIST_SETTINGS</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_DCO0</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_DCO0</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_DCO1</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_DCO1</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_DCO2</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_DCO2</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_DCO3</ipxact:name>
            <ipxact:displayName>RO_TDC_DCO3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_DCO3</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CALIB0</ipxact:name>
            <ipxact:displayName>CALIB0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CALIB0</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CALIB1</ipxact:name>
            <ipxact:displayName>CALIB1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CALIB1</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CALIB2</ipxact:name>
            <ipxact:displayName>CALIB2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CALIB2</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_CALIB3</ipxact:name>
            <ipxact:displayName>CALIB3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::CALIB3</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_TEMP_TRACKING</ipxact:name>
            <ipxact:displayName>TEMP_TRACKING REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::TEMP_TRACKING</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_ANA_CONTROL1</ipxact:name>
            <ipxact:displayName>ANA_CONTROL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::ANA_CONTROL1</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_ANA_CONTROL2</ipxact:name>
            <ipxact:displayName>ANA_CONTROL2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::ANA_CONTROL2</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DFX0</ipxact:name>
            <ipxact:displayName>DFX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DFX0</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_DFX1</ipxact:name>
            <ipxact:displayName>DFX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::DFX1</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VREG0</ipxact:name>
            <ipxact:displayName>VREG0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VREG0</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_VREG1</ipxact:name>
            <ipxact:displayName>VREG1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::VREG1</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_KVCC0</ipxact:name>
            <ipxact:displayName>KVCC0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::KVCC0</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_KVCC1</ipxact:name>
            <ipxact:displayName>KVCC1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::KVCC1</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_SPARE0</ipxact:name>
            <ipxact:displayName>SPARE0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::SPARE0</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_VISA_LOCKCNT_RCOMP</ipxact:name>
            <ipxact:displayName>RO_VISA_LOCKCNT_RCOMP REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_VISA_LOCKCNT_RCOMP</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_DIV_BIAS</ipxact:name>
            <ipxact:displayName>RO_DIV_BIAS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_DIV_BIAS</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_BWM_LF</ipxact:name>
            <ipxact:displayName>RO_BWM_LF REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_BWM_LF</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_DCO_CALIB</ipxact:name>
            <ipxact:displayName>RO_DCO_CALIB REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_DCO_CALIB</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC</ipxact:name>
            <ipxact:displayName>RO_TDC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_RO_TDC_AFC</ipxact:name>
            <ipxact:displayName>RO_TDC_AFC REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::RO_TDC_AFC</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_STATUS</ipxact:name>
            <ipxact:displayName>STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::STATUS</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLLLCFAST_STATUS1</ipxact:name>
            <ipxact:displayName>STATUS1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLLLCFAST::STATUS1</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_PLL_CFG_LOADER_L0</ipxact:name>
          <ipxact:addressOffset>0x44400</ipxact:addressOffset>
          <ipxact:range>0x190</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_47</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_48</ipxact:name>
            <ipxact:displayName>reg_48 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_48</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_49</ipxact:name>
            <ipxact:displayName>reg_49 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_49</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_50</ipxact:name>
            <ipxact:displayName>reg_50 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_50</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_51</ipxact:name>
            <ipxact:displayName>reg_51 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_51</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_52</ipxact:name>
            <ipxact:displayName>reg_52 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_52</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_53</ipxact:name>
            <ipxact:displayName>reg_53 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_53</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_54</ipxact:name>
            <ipxact:displayName>reg_54 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_54</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_55</ipxact:name>
            <ipxact:displayName>reg_55 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_55</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_56</ipxact:name>
            <ipxact:displayName>reg_56 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_56</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_57</ipxact:name>
            <ipxact:displayName>reg_57 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_57</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_58</ipxact:name>
            <ipxact:displayName>reg_58 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_58</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_59</ipxact:name>
            <ipxact:displayName>reg_59 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_59</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_60</ipxact:name>
            <ipxact:displayName>reg_60 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_60</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_61</ipxact:name>
            <ipxact:displayName>reg_61 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_61</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_62</ipxact:name>
            <ipxact:displayName>reg_62 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_62</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_63</ipxact:name>
            <ipxact:displayName>reg_63 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_63</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_64</ipxact:name>
            <ipxact:displayName>reg_64 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_64</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_65</ipxact:name>
            <ipxact:displayName>reg_65 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_65</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_66</ipxact:name>
            <ipxact:displayName>reg_66 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_66</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_67</ipxact:name>
            <ipxact:displayName>reg_67 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_67</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_68</ipxact:name>
            <ipxact:displayName>reg_68 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_68</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_69</ipxact:name>
            <ipxact:displayName>reg_69 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_69</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_70</ipxact:name>
            <ipxact:displayName>reg_70 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_70</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_71</ipxact:name>
            <ipxact:displayName>reg_71 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_71</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_72</ipxact:name>
            <ipxact:displayName>reg_72 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_72</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_73</ipxact:name>
            <ipxact:displayName>reg_73 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_73</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_74</ipxact:name>
            <ipxact:displayName>reg_74 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_74</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_75</ipxact:name>
            <ipxact:displayName>reg_75 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_75</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_76</ipxact:name>
            <ipxact:displayName>reg_76 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_76</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_77</ipxact:name>
            <ipxact:displayName>reg_77 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_77</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_78</ipxact:name>
            <ipxact:displayName>reg_78 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_78</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_79</ipxact:name>
            <ipxact:displayName>reg_79 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_79</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_80</ipxact:name>
            <ipxact:displayName>reg_80 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_80</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_81</ipxact:name>
            <ipxact:displayName>reg_81 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_81</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_82</ipxact:name>
            <ipxact:displayName>reg_82 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_82</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_83</ipxact:name>
            <ipxact:displayName>reg_83 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_83</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_84</ipxact:name>
            <ipxact:displayName>reg_84 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_84</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_85</ipxact:name>
            <ipxact:displayName>reg_85 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_85</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_86</ipxact:name>
            <ipxact:displayName>reg_86 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_86</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_87</ipxact:name>
            <ipxact:displayName>reg_87 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_87</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_88</ipxact:name>
            <ipxact:displayName>reg_88 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_88</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_89</ipxact:name>
            <ipxact:displayName>reg_89 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_89</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_90</ipxact:name>
            <ipxact:displayName>reg_90 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_90</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_91</ipxact:name>
            <ipxact:displayName>reg_91 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_91</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_92</ipxact:name>
            <ipxact:displayName>reg_92 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_92</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_93</ipxact:name>
            <ipxact:displayName>reg_93 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_93</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_94</ipxact:name>
            <ipxact:displayName>reg_94 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_94</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_95</ipxact:name>
            <ipxact:displayName>reg_95 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_95</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_PLL_CFG_LOADER_reg_96</ipxact:name>
            <ipxact:displayName>reg_96 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_PLL_CFG_LOADER::reg_96</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_IF_L0</ipxact:name>
          <ipxact:addressOffset>0x47800</ipxact:addressOffset>
          <ipxact:range>0x74</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_general</ipxact:name>
            <ipxact:displayName>general REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::general</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_general_RO</ipxact:name>
            <ipxact:displayName>general_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::general_RO</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_TX0</ipxact:name>
            <ipxact:displayName>TX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::TX0</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txpam_precode_en_a</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txpam_precode_en_a [2:2]</ipxact:displayName>
              <ipxact:description>SRDS_IP_IF::TX0::ictl_pcs_txpam_precode_en_a</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txpam_gray_en_a</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txpam_gray_en_a [3:3]</ipxact:displayName>
              <ipxact:description>SRDS_IP_IF::TX0::ictl_pcs_txpam_gray_en_a</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_tx_RO</ipxact:name>
            <ipxact:displayName>tx_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::tx_RO</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_RX0</ipxact:name>
            <ipxact:displayName>RX0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::RX0</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_rxpam_gray_en_a</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_rxpam_gray_en_a [2:2]</ipxact:displayName>
              <ipxact:description>SRDS_IP_IF::RX0::ictl_pcs_rxpam_gray_en_a</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_rxpam_precode_en_a</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_rxpam_precode_en_a [3:3]</ipxact:displayName>
              <ipxact:description>SRDS_IP_IF::RX0::ictl_pcs_rxpam_precode_en_a</ipxact:description>
              <ipxact:bitOffset>3</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_rx_RO_0</ipxact:name>
            <ipxact:displayName>rx_RO_0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::rx_RO_0</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_rx_RO_1</ipxact:name>
            <ipxact:displayName>rx_RO_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::rx_RO_1</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_debug</ipxact:name>
            <ipxact:displayName>debug REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::debug</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_lb_tx2rxbuftimeden_l0_nt</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_lb_tx2rxbuftimeden_l0_nt [1:1]</ipxact:displayName>
              <ipxact:description>Serial transmit to receive buffered loopback:
						0Disables loopback
						1Loops back the TX Serializer output into the CDR</ipxact:description>
              <ipxact:bitOffset>1</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_lb_parrx2txtimeden_l0_nt</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_lb_parrx2txtimeden_l0_nt [2:2]</ipxact:displayName>
              <ipxact:description>Parallel loopback from the PMA receive lane data ports to the transmit lane data ports
						0Disables loopback
						1Loops back the receive data ports to the transmitter</ipxact:description>
              <ipxact:bitOffset>2</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_debug_RO_0</ipxact:name>
            <ipxact:displayName>debug_RO_0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::debug_RO_0</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_SYNTH_DIVRATE</ipxact:name>
            <ipxact:displayName>SYNTH_DIVRATE REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::SYNTH_DIVRATE</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_RX1</ipxact:name>
            <ipxact:displayName>RX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::RX1</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_debug_RO_1</ipxact:name>
            <ipxact:displayName>debug_RO_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::debug_RO_1</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_TX1</ipxact:name>
            <ipxact:displayName>TX1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::TX1</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txdrv_levnm1_l0</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txdrv_levnm1_l0 [4:0]</ipxact:displayName>
              <ipxact:description>Pin control for total number of TX Driver
						units allocated to the X[n-1] FIR Filter
						Tap Co-efficient (|C+1|).
						4-TAP TX Driver consists of 56 voltage
						mode sections.
						56*(|C+1|)
						The maximum value is d19.</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txdrv_levnp1_l0</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txdrv_levnp1_l0 [9:5]</ipxact:displayName>
              <ipxact:description>Pin control for total number of TX Driver
						units allocated to the X[n+-1] FIR Filter
						Tap Co-efficient (|C-1|).
						4-TAP TX Driver consists of 56 voltage
						mode sections.
						56*(|C-1|)
						The maximum value is d13.</ipxact:description>
              <ipxact:bitOffset>5</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x1f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>5</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txdrv_levn_l0</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txdrv_levn_l0 [15:10]</ipxact:displayName>
              <ipxact:description>Pin control for total number of TX Driver units allocated to the sum of FIR Filter Tap Co-efficients 4-TAP TX Driver consists of 30 voltage mode sections. Sum of units allocated to 4 taps: 30*(|C0| + |C+1| + |C+2| + |C-1|) The maximum value is 5h1A.   </ipxact:description>
              <ipxact:bitOffset>10</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00</ipxact:value>
                  <ipxact:mask>0x3f</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>6</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ictl_pcs_txdrv_levnm2_l0</ipxact:name>
              <ipxact:displayName>cfg_ictl_pcs_txdrv_levnm2_l0 [18:16]</ipxact:displayName>
              <ipxact:description>Pin control for total number of TX Driver units allocated to the X[n-1] FIR Filter Tap Co-efficient (|C+2|) 4-TAP TX Driver consists of 26 voltage mode sections. 30*(|C+2|) The maximum value is 2h3.   </ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_ENABLE</ipxact:name>
            <ipxact:displayName>IRQ_ENABLE REG</ipxact:displayName>
            <ipxact:description>IRQ enable bits</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_RESET</ipxact:name>
            <ipxact:displayName>IRQ_RESET REG</ipxact:displayName>
            <ipxact:description>IRQ clear bits</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_MASK</ipxact:name>
            <ipxact:displayName>IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>IRQ Mask</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>IRQ status after mask</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>IRQ status before mask</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_UX_MUX_EN</ipxact:name>
            <ipxact:displayName>UX_MUX_EN REG</ipxact:displayName>
            <ipxact:description>MUXing between DIRECT and REGs</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_UNUSED_RO</ipxact:name>
            <ipxact:displayName>UNUSED_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::UNUSED_RO</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_general_RO1</ipxact:name>
            <ipxact:displayName>general_RO1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::general_RO1</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_cpi_port_mode_status</ipxact:name>
            <ipxact:displayName>cpi_port_mode_status REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::cpi_port_mode_status</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_UX_MUX_EN1</ipxact:name>
            <ipxact:displayName>UX_MUX_EN1 REG</ipxact:displayName>
            <ipxact:description>MUXing between DIRECT and REGs</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_UX_MUX_EN2</ipxact:name>
            <ipxact:displayName>UX_MUX_EN2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::UX_MUX_EN2</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_general_1</ipxact:name>
            <ipxact:displayName>general_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::general_1</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_debug_RO_2</ipxact:name>
            <ipxact:displayName>debug_RO_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::debug_RO_2</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_VISA_RO_0</ipxact:name>
            <ipxact:displayName>VISA_RO_0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::VISA_RO_0</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_VISA0</ipxact:name>
            <ipxact:displayName>VISA0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::VISA0</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_IF_ux_spare</ipxact:name>
            <ipxact:displayName>ux_spare REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_IF::ux_spare</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_AN_L0</ipxact:name>
          <ipxact:addressOffset>0x60000</ipxact:addressOffset>
          <ipxact:range>0xdc</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_RX_UNPRECODER</ipxact:name>
            <ipxact:displayName>RX_UNPRECODER REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::RX_UNPRECODER</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN1</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN2</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT1</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT1</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT_EN</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT_EN</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_C1</ipxact:name>
            <ipxact:displayName>AN_C1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::AN_C1</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_LATCHED</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_LATCHED REG</ipxact:displayName>
            <ipxact:description>current page after re</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_LATCHED</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_LATCHED REG</ipxact:displayName>
            <ipxact:description>current page after re</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_PREV</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_PREV REG</ipxact:displayName>
            <ipxact:description>keep prev page if FW missed it</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_PREV</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_PREV REG</ipxact:displayName>
            <ipxact:description>keep prev page if FW missed it</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT2</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT2</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT3</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT3</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT4</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT4 REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG OUT</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN3</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN3</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN4</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN4</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN5</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN5</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN6</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN6</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN7</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN7 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN7</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT5</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT5</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT6</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT6</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN8</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN8 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN8</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN9</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN9 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN9</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_PCS_CNTRL</ipxact:name>
            <ipxact:displayName>PCS_CNTRL REG</ipxact:displayName>
            <ipxact:description>PCS  AN interface </ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_SHIM_MUX</ipxact:name>
            <ipxact:displayName>SRDS_SHIM_MUX REG</ipxact:displayName>
            <ipxact:description>srds shim mux controls</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_ENABLE</ipxact:name>
            <ipxact:displayName>SRDS_ICU_ENABLE REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_ENABLE</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_RESET</ipxact:name>
            <ipxact:displayName>SRDS_ICU_RESET REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_RESET</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_MASK</ipxact:name>
            <ipxact:displayName>SRDS_ICU_MASK REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_MASK</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_STATUS</ipxact:name>
            <ipxact:displayName>SRDS_ICU_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_STATUS</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_RAW_STATUS</ipxact:name>
            <ipxact:displayName>SRDS_ICU_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_RAW_STATUS</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_GENERAL</ipxact:name>
            <ipxact:displayName>SRDS_ICU_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_TX_HIGH_FW</ipxact:name>
            <ipxact:displayName>AN_TX_HIGH_FW REG</ipxact:displayName>
            <ipxact:description>transmit lcw 47_21 </ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_TX_LOW_FW</ipxact:name>
            <ipxact:displayName>AN_TX_LOW_FW REG</ipxact:displayName>
            <ipxact:description>transmit lcw 20_0 </ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_FW</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_FW REG</ipxact:displayName>
            <ipxact:description>receive_lcw_47_21 </ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_FW</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_FW REG</ipxact:displayName>
            <ipxact:description>receive_lcw_20_0 </ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG1</ipxact:name>
            <ipxact:displayName>DBG_FW_REG1 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG2</ipxact:name>
            <ipxact:displayName>DBG_FW_REG2 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG3</ipxact:name>
            <ipxact:displayName>DBG_FW_REG3 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG4</ipxact:name>
            <ipxact:displayName>DBG_FW_REG4 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT0</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT0 REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG OUT</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG IN</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_TFL_L0</ipxact:name>
          <ipxact:addressOffset>0x60800</ipxact:addressOffset>
          <ipxact:range>0x88</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_TX_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL TX general control</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL72_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_TX_CL72_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 72</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL136_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_TX_CL136_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 136</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL72_CTRL_FIELD</ipxact:name>
            <ipxact:displayName>TFL_TX_CL72_CTRL_FIELD REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 72 control field</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL72_STTS_FIELD</ipxact:name>
            <ipxact:displayName>TFL_TX_CL72_STTS_FIELD REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 72 status field</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL136_CTRL_FIELD</ipxact:name>
            <ipxact:displayName>TFL_TX_CL136_CTRL_FIELD REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 136 control field</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL136_STTS_FIELD</ipxact:name>
            <ipxact:displayName>TFL_TX_CL136_STTS_FIELD REG</ipxact:displayName>
            <ipxact:description>TFL TX clause 136 status field</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CTRL_STTS_SENT</ipxact:name>
            <ipxact:displayName>TFL_TX_CTRL_STTS_SENT REG</ipxact:displayName>
            <ipxact:description>32b control and status transmitted</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_RX_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL RX general control</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_0</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_0 REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 controls</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_1</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_1 REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 controls</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_0</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_0 REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 controls</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_1</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_1 REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 controls</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 general outputs</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_CTRL_STTS_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_CTRL_STTS_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 control and status received</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_CTRL_STTS_RAW_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_CTRL_STTS_RAW_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 72 raw control and status received</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_VALID_FRAME_CNT_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_VALID_FRAME_CNT_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 72 valid frame count</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_MARKER_CNT_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_MARKER_CNT_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 72 marker count</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_BIT_ERROR_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_BIT_ERROR_CNT REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 72 PRBS bit error counter</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_GOOD_FRAME_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_GOOD_FRAME_CNT REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 72 good frames counter</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 general outputs</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_CTRL_STTS_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_CTRL_STTS_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 control and status received</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_CTRL_STTS_RAW_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_CTRL_STTS_RAW_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX clause 136 control and status raw received</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_VALID_FRAME_CNT_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_VALID_FRAME_CNT_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 136 valid frame count</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_MARKER_CNT_RO</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_MARKER_CNT_RO REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 136 marker count</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_BIT_ERROR_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_BIT_ERROR_CNT REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 136 PRBS bit error counter</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_GOOD_FRAME_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_GOOD_FRAME_CNT REG</ipxact:displayName>
            <ipxact:description>TFL RX Clause 136 good frames counter</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_GENERAL</ipxact:name>
            <ipxact:displayName>TFL_GENERAL REG</ipxact:displayName>
            <ipxact:description>TFL General</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_TX_CL136_GENERAL_1</ipxact:name>
            <ipxact:displayName>TFL_TX_CL136_GENERAL_1 REG</ipxact:displayName>
            <ipxact:description>TFL TX Clause 126 General reg</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_BER_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_BER_CNT REG</ipxact:displayName>
            <ipxact:description>RX BER Counter</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL136_BER_FRAME_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL136_BER_FRAME_CNT REG</ipxact:displayName>
            <ipxact:description>RX BER FRAME Counter </ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_BER_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_BER_CNT REG</ipxact:displayName>
            <ipxact:description>RX BER Counter</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_RX_CL72_BER_FRAME_CNT</ipxact:name>
            <ipxact:displayName>TFL_RX_CL72_BER_FRAME_CNT REG</ipxact:displayName>
            <ipxact:description>RX BER FRAME Counter </ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TFL_TFL_GENERAL_RO</ipxact:name>
            <ipxact:displayName>TFL_GENERAL_RO REG</ipxact:displayName>
            <ipxact:description>TFL General Probe</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_DSP_L0</ipxact:name>
          <ipxact:addressOffset>0x61000</ipxact:addressOffset>
          <ipxact:range>0x254</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_status1</ipxact:name>
            <ipxact:displayName>dsp_status1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_status1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_rvl_fw1</ipxact:name>
            <ipxact:displayName>rvl_fw1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::rvl_fw1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg1</ipxact:name>
            <ipxact:displayName>agc_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg1</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg2</ipxact:name>
            <ipxact:displayName>agc_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg2</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg3</ipxact:name>
            <ipxact:displayName>agc_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg3</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg1</ipxact:name>
            <ipxact:displayName>dfe_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg1</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg2</ipxact:name>
            <ipxact:displayName>dfe_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg2</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg3</ipxact:name>
            <ipxact:displayName>dfe_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg3</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg4</ipxact:name>
            <ipxact:displayName>dfe_reg4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg4</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap1_th</ipxact:name>
            <ipxact:displayName>dfe_tap1_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap1_th</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap2_th</ipxact:name>
            <ipxact:displayName>dfe_tap2_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap2_th</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap3_th</ipxact:name>
            <ipxact:displayName>dfe_tap3_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap3_th</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap4_th</ipxact:name>
            <ipxact:displayName>dfe_tap4_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap4_th</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap5_th</ipxact:name>
            <ipxact:displayName>dfe_tap5_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap5_th</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap6_th</ipxact:name>
            <ipxact:displayName>dfe_tap6_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap6_th</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap7_th</ipxact:name>
            <ipxact:displayName>dfe_tap7_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap7_th</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap8_th</ipxact:name>
            <ipxact:displayName>dfe_tap8_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap8_th</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap9_th</ipxact:name>
            <ipxact:displayName>dfe_tap9_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap9_th</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap10_th</ipxact:name>
            <ipxact:displayName>dfe_tap10_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap10_th</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap11_th</ipxact:name>
            <ipxact:displayName>dfe_tap11_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap11_th</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap12_th</ipxact:name>
            <ipxact:displayName>dfe_tap12_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap12_th</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap13_th</ipxact:name>
            <ipxact:displayName>dfe_tap13_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap13_th</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap14_th</ipxact:name>
            <ipxact:displayName>dfe_tap14_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap14_th</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap15_th</ipxact:name>
            <ipxact:displayName>dfe_tap15_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap15_th</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_tap16_th</ipxact:name>
            <ipxact:displayName>dfe_tap16_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_tap16_th</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_fw_dfe</ipxact:name>
            <ipxact:displayName>fw_dfe REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::fw_dfe</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ehm_acc_val_msb</ipxact:name>
            <ipxact:displayName>ehm_acc_val_msb REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ehm_acc_val_msb</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg1</ipxact:name>
            <ipxact:displayName>general_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg1</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg2</ipxact:name>
            <ipxact:displayName>general_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg2</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg14</ipxact:name>
            <ipxact:displayName>dfe_reg14 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg14</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_en</ipxact:name>
            <ipxact:displayName>dsp_en REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_en</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_status3</ipxact:name>
            <ipxact:displayName>dsp_status3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_status3</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg3</ipxact:name>
            <ipxact:displayName>general_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg3</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg4</ipxact:name>
            <ipxact:displayName>general_reg4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg4</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_sticky_clr</ipxact:name>
            <ipxact:displayName>sticky_clr REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::sticky_clr</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_acc_clr</ipxact:name>
            <ipxact:displayName>acc_clr REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::acc_clr</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg1</ipxact:name>
            <ipxact:displayName>ofc_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg1</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg3</ipxact:name>
            <ipxact:displayName>ofc_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg3</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg4</ipxact:name>
            <ipxact:displayName>agc_reg4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg4</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg26</ipxact:name>
            <ipxact:displayName>dfe_reg26 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg26</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg5</ipxact:name>
            <ipxact:displayName>general_reg5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg5</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg6</ipxact:name>
            <ipxact:displayName>general_reg6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg6</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg4</ipxact:name>
            <ipxact:displayName>ofc_reg4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg4</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg5</ipxact:name>
            <ipxact:displayName>ofc_reg5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg5</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ehm_acc_val_lsb</ipxact:name>
            <ipxact:displayName>ehm_acc_val_lsb REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ehm_acc_val_lsb</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_vga_acc_val</ipxact:name>
            <ipxact:displayName>vga_acc_val REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::vga_acc_val</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_agc_reg6</ipxact:name>
            <ipxact:displayName>agc_reg6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::agc_reg6</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_reg6</ipxact:name>
            <ipxact:displayName>ofc_reg6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_reg6</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_reg39</ipxact:name>
            <ipxact:displayName>dfe_reg39 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_reg39</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg7</ipxact:name>
            <ipxact:displayName>general_reg7 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg7</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg8</ipxact:name>
            <ipxact:displayName>general_reg8 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg8</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_rvl_fw</ipxact:name>
            <ipxact:displayName>rvl_fw REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::rvl_fw</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_rvl_fw_ro</ipxact:name>
            <ipxact:displayName>rvl_fw_ro REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::rvl_fw_ro</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_vga_reg1</ipxact:name>
            <ipxact:displayName>vga_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::vga_reg1</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_vga_reg2</ipxact:name>
            <ipxact:displayName>vga_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::vga_reg2</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_sar1</ipxact:name>
            <ipxact:displayName>ofc_sar1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_sar1</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dfe_common_th</ipxact:name>
            <ipxact:displayName>dfe_common_th REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dfe_common_th</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_sar2</ipxact:name>
            <ipxact:displayName>ofc_sar2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_sar2</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_sar3</ipxact:name>
            <ipxact:displayName>ofc_sar3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_sar3</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_sar_up_dwn</ipxact:name>
            <ipxact:displayName>ofc_sar_up_dwn REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_sar_up_dwn</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_lsb_sar1</ipxact:name>
            <ipxact:displayName>ofc_lsb_sar1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_lsb_sar1</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_lsb_sar2</ipxact:name>
            <ipxact:displayName>ofc_lsb_sar2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_lsb_sar2</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_ofc_lsb_sar3</ipxact:name>
            <ipxact:displayName>ofc_lsb_sar3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::ofc_lsb_sar3</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_adc_sticky_clr</ipxact:name>
            <ipxact:displayName>adc_sticky_clr REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::adc_sticky_clr</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_gain_per_sar1</ipxact:name>
            <ipxact:displayName>gain_per_sar1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::gain_per_sar1</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_gain_per_sar2</ipxact:name>
            <ipxact:displayName>gain_per_sar2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::gain_per_sar2</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_gain_per_sar3</ipxact:name>
            <ipxact:displayName>gain_per_sar3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::gain_per_sar3</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_acc_clr1</ipxact:name>
            <ipxact:displayName>acc_clr1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::acc_clr1</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_snr_reg1</ipxact:name>
            <ipxact:displayName>snr_reg1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::snr_reg1</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_snr_reg2</ipxact:name>
            <ipxact:displayName>snr_reg2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::snr_reg2</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_snr_reg3</ipxact:name>
            <ipxact:displayName>snr_reg3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::snr_reg3</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_REGS2VISA_CTRL</ipxact:name>
            <ipxact:displayName>REGS2VISA_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::REGS2VISA_CTRL</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_x3_lms</ipxact:name>
            <ipxact:displayName>x3_lms REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::x3_lms</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_status2</ipxact:name>
            <ipxact:displayName>dsp_status2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_status2</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_status4</ipxact:name>
            <ipxact:displayName>dsp_status4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_status4</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_dsp_en_dur_cnt</ipxact:name>
            <ipxact:displayName>dsp_en_dur_cnt REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::dsp_en_dur_cnt</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_DSP_general_reg0</ipxact:name>
            <ipxact:displayName>general_reg0 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_DSP::general_reg0</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_CAR_L0</ipxact:name>
          <ipxact:addressOffset>0x62000</ipxact:addressOffset>
          <ipxact:range>0x1c</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_CLKEN0</ipxact:name>
            <ipxact:displayName>CLKEN0 REG</ipxact:displayName>
            <ipxact:description>lane CAR clock enable</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_srds_dsp_rx_clken</ipxact:name>
              <ipxact:displayName>cfg_srds_dsp_rx_clken [16:16]</ipxact:displayName>
              <ipxact:description>SERDES DSP RX Clock Enable</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_SWRST0</ipxact:name>
            <ipxact:displayName>SWRST0 REG</ipxact:displayName>
            <ipxact:description>lane CAR software reset</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_srds_dsp_rx_swrstn</ipxact:name>
              <ipxact:displayName>cfg_srds_dsp_rx_swrstn [12:12]</ipxact:displayName>
              <ipxact:description>SERDES DSP RX Soft reset bar</ipxact:description>
              <ipxact:bitOffset>12</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x1</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_PWRCTRL</ipxact:name>
            <ipxact:displayName>PWRCTRL REG</ipxact:displayName>
            <ipxact:description>Register to dynamic control the UX interface</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rxovrcdrlock2dataen_src_sel</ipxact:name>
              <ipxact:displayName>cfg_rxovrcdrlock2dataen_src_sel [14:13]</ipxact:displayName>
              <ipxact:description>This controls the mux on UX input idat_pcs_txelecidle_l0 
						00 - SW control, cfg_txelecidle drives the UX
						01 - EEE machine will control it. (Not used)
						10 - PCS controls, needed in external AN mode or EEE modes.</ipxact:description>
              <ipxact:bitOffset>13</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_rxovrcdrlock2dataen</ipxact:name>
              <ipxact:displayName>cfg_rxovrcdrlock2dataen [15:15]</ipxact:displayName>
              <ipxact:description>This controls the mux on UX input idat_pcs_txelecidle_l0 value</ipxact:description>
              <ipxact:bitOffset>15</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x1</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>1</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_rxovrcdrlock2data_src_sel</ipxact:name>
              <ipxact:displayName>cfg_rxovrcdrlock2data_src_sel [17:16]</ipxact:displayName>
              <ipxact:description>This controls the mux on UX input idat_pcs_cdrlock2data 
						00 - SW control, cfg_ drives the UX
						01 - EEE machine will control it. (Not used)
						10 - PCS controls, needed in external AN mode or EEE modes.</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x3</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>2</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_PWRCTRL_RO</ipxact:name>
            <ipxact:displayName>PWRCTRL_RO REG</ipxact:displayName>
            <ipxact:description>Dynamic control Probe reg</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_TIMER0</ipxact:name>
            <ipxact:displayName>TIMER0 REG</ipxact:displayName>
            <ipxact:description>Timer reg</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_CLKMUX0</ipxact:name>
            <ipxact:displayName>CLKMUX0 REG</ipxact:displayName>
            <ipxact:description>lane CAR Clock Mux</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_LANE_CAR_FLUX_DP_MUX</ipxact:name>
            <ipxact:displayName>FLUX_DP_MUX REG</ipxact:displayName>
            <ipxact:description>LANE DataPath Mux Controls </ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_AN_L1</ipxact:name>
          <ipxact:addressOffset>0x64000</ipxact:addressOffset>
          <ipxact:range>0xdc</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_RX_UNPRECODER</ipxact:name>
            <ipxact:displayName>RX_UNPRECODER REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::RX_UNPRECODER</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN1</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN2</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT1</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT1</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT_EN</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT_EN</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_C1</ipxact:name>
            <ipxact:displayName>AN_C1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::AN_C1</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_LATCHED</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_LATCHED REG</ipxact:displayName>
            <ipxact:description>current page after re</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_LATCHED</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_LATCHED REG</ipxact:displayName>
            <ipxact:description>current page after re</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_PREV</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_PREV REG</ipxact:displayName>
            <ipxact:description>keep prev page if FW missed it</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_PREV</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_PREV REG</ipxact:displayName>
            <ipxact:description>keep prev page if FW missed it</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT2</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT2</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT3</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT3</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT4</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT4 REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG OUT</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN3</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN3</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN4</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN4</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN5</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN5</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN6</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN6</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN7</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN7 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN7</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT5</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT5 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT5</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT6</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT6 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_OUT6</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN8</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN8 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN8</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN9</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN9 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::DBG_DIRECT_CTRL_IN9</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_PCS_CNTRL</ipxact:name>
            <ipxact:displayName>PCS_CNTRL REG</ipxact:displayName>
            <ipxact:description>PCS  AN interface </ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_SHIM_MUX</ipxact:name>
            <ipxact:displayName>SRDS_SHIM_MUX REG</ipxact:displayName>
            <ipxact:description>srds shim mux controls</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_ENABLE</ipxact:name>
            <ipxact:displayName>SRDS_ICU_ENABLE REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_ENABLE</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_RESET</ipxact:name>
            <ipxact:displayName>SRDS_ICU_RESET REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_RESET</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_MASK</ipxact:name>
            <ipxact:displayName>SRDS_ICU_MASK REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_MASK</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_STATUS</ipxact:name>
            <ipxact:displayName>SRDS_ICU_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_STATUS</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_RAW_STATUS</ipxact:name>
            <ipxact:displayName>SRDS_ICU_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_RAW_STATUS</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_SRDS_ICU_GENERAL</ipxact:name>
            <ipxact:displayName>SRDS_ICU_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_AN::SRDS_ICU_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_TX_HIGH_FW</ipxact:name>
            <ipxact:displayName>AN_TX_HIGH_FW REG</ipxact:displayName>
            <ipxact:description>transmit lcw 47_21 </ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_TX_LOW_FW</ipxact:name>
            <ipxact:displayName>AN_TX_LOW_FW REG</ipxact:displayName>
            <ipxact:description>transmit lcw 20_0 </ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_HIGH_FW</ipxact:name>
            <ipxact:displayName>AN_RX_HIGH_FW REG</ipxact:displayName>
            <ipxact:description>receive_lcw_47_21 </ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_AN_RX_LOW_FW</ipxact:name>
            <ipxact:displayName>AN_RX_LOW_FW REG</ipxact:displayName>
            <ipxact:description>receive_lcw_20_0 </ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG1</ipxact:name>
            <ipxact:displayName>DBG_FW_REG1 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG2</ipxact:name>
            <ipxact:displayName>DBG_FW_REG2 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG3</ipxact:name>
            <ipxact:displayName>DBG_FW_REG3 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_FW_REG4</ipxact:name>
            <ipxact:displayName>DBG_FW_REG4 REG</ipxact:displayName>
            <ipxact:description>debug fw and ovm</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_OUT0</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_OUT0 REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG OUT</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_AN_DBG_DIRECT_CTRL_IN</ipxact:name>
            <ipxact:displayName>DBG_DIRECT_CTRL_IN REG</ipxact:displayName>
            <ipxact:description>Control for direct bus for DEBUG IN</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_CPU_PM</ipxact:name>
          <ipxact:addressOffset>0x70000</ipxact:addressOffset>
          <ipxact:range>0x8c</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_CONTROL</ipxact:name>
            <ipxact:displayName>CONTROL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::CONTROL</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TRAX_DFT</ipxact:name>
            <ipxact:displayName>TRAX_DFT REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TRAX_DFT</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG0</ipxact:name>
            <ipxact:displayName>TB_REG0 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG0</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG1</ipxact:name>
            <ipxact:displayName>TB_REG1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG1</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG2</ipxact:name>
            <ipxact:displayName>TB_REG2 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG2</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG3</ipxact:name>
            <ipxact:displayName>TB_REG3 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG3</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_TB_REG4</ipxact:name>
            <ipxact:displayName>TB_REG4 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::TB_REG4</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FW_VERSION</ipxact:name>
            <ipxact:displayName>FW_VERSION REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::FW_VERSION</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_ICU_GENERAL</ipxact:name>
            <ipxact:displayName>ICU_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::ICU_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FIFO_PTR_M</ipxact:name>
            <ipxact:displayName>FIFO_PTR_M REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::FIFO_PTR_M</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_STATUS</ipxact:name>
            <ipxact:displayName>STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::STATUS</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_DEBUG</ipxact:name>
            <ipxact:displayName>DEBUG REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::DEBUG</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FW_STATUS</ipxact:name>
            <ipxact:displayName>FW_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::FW_STATUS</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_RAMS_PWR_MGMT</ipxact:name>
            <ipxact:displayName>RAMS_PWR_MGMT REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_CPU_PM::RAMS_PWR_MGMT</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM0</ipxact:name>
            <ipxact:displayName>FUSE_IRAM0 REG</ipxact:displayName>
            <ipxact:description>IRAM 0 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM1</ipxact:name>
            <ipxact:displayName>FUSE_IRAM1 REG</ipxact:displayName>
            <ipxact:description>IRAM 1 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM2</ipxact:name>
            <ipxact:displayName>FUSE_IRAM2 REG</ipxact:displayName>
            <ipxact:description>IRAM 2 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM3</ipxact:name>
            <ipxact:displayName>FUSE_IRAM3 REG</ipxact:displayName>
            <ipxact:description>IRAM 3 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM4</ipxact:name>
            <ipxact:displayName>FUSE_IRAM4 REG</ipxact:displayName>
            <ipxact:description>IRAM 4 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM5</ipxact:name>
            <ipxact:displayName>FUSE_IRAM5 REG</ipxact:displayName>
            <ipxact:description>IRAM 5 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM6</ipxact:name>
            <ipxact:displayName>FUSE_IRAM6 REG</ipxact:displayName>
            <ipxact:description>IRAM 6 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_IRAM7</ipxact:name>
            <ipxact:displayName>FUSE_IRAM7 REG</ipxact:displayName>
            <ipxact:description>IRAM 7 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_DRAM0</ipxact:name>
            <ipxact:displayName>FUSE_DRAM0 REG</ipxact:displayName>
            <ipxact:description>DRAM 0 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_DRAM1</ipxact:name>
            <ipxact:displayName>FUSE_DRAM1 REG</ipxact:displayName>
            <ipxact:description>DRAM 1 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_DRAM2</ipxact:name>
            <ipxact:displayName>FUSE_DRAM2 REG</ipxact:displayName>
            <ipxact:description>DRAM 2 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_DRAM3</ipxact:name>
            <ipxact:displayName>FUSE_DRAM3 REG</ipxact:displayName>
            <ipxact:description>DRAM 3 memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_TRACE</ipxact:name>
            <ipxact:displayName>FUSE_TRACE REG</ipxact:displayName>
            <ipxact:description>Trace memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_CPU_PM_FUSE_ASYNC_FIFO</ipxact:name>
            <ipxact:displayName>FUSE_ASYNC_FIFO REG</ipxact:displayName>
            <ipxact:description>Async FIFO RF memory Fuse configuration</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_WRAP_CAR</ipxact:name>
          <ipxact:addressOffset>0x72000</ipxact:addressOffset>
          <ipxact:range>0x14</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_CLKMUX</ipxact:name>
            <ipxact:displayName>CLKMUX REG</ipxact:displayName>
            <ipxact:description>SERDES Control CAR Clockmux Controls</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_CLKEN</ipxact:name>
            <ipxact:displayName>CLKEN REG</ipxact:displayName>
            <ipxact:description>SERDES Control CAR Clock enable Controls</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_SWRSTN</ipxact:name>
            <ipxact:displayName>SWRSTN REG</ipxact:displayName>
            <ipxact:description>SERDES Control CAR Software resets Controls</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_CPU</ipxact:name>
            <ipxact:displayName>CPU REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_WRAP_CAR::CPU</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_WRAP_CAR_SWRSTN1</ipxact:name>
            <ipxact:displayName>SWRSTN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_WRAP_CAR::SWRSTN1</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_SHIM_TOP</ipxact:name>
          <ipxact:addressOffset>0x73000</ipxact:addressOffset>
          <ipxact:range>0x60</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_EN</ipxact:name>
            <ipxact:displayName>IRQ_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_EN</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_RST</ipxact:name>
            <ipxact:displayName>IRQ_RST REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_RST</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_MASK</ipxact:name>
            <ipxact:displayName>IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_MASK</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_STATUS</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::IRQ_RAW_STATUS</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_WDT_CTRL</ipxact:name>
            <ipxact:displayName>WDT_CTRL REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::WDT_CTRL</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_WDT_PRESCALE</ipxact:name>
            <ipxact:displayName>WDT_PRESCALE REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::WDT_PRESCALE</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_WDT_RO</ipxact:name>
            <ipxact:displayName>WDT_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_SHIM_TOP::WDT_RO</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_SRDS_FABRIC_CTRL</ipxact:name>
            <ipxact:displayName>SRDS_FABRIC_CTRL REG</ipxact:displayName>
            <ipxact:description>FABRIC Control Features</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_CTR</ipxact:name>
            <ipxact:displayName>FEC_BER_CTR REG</ipxact:displayName>
            <ipxact:description>FEC BER control</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT1</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT1 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic counter 1</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT2</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT2 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic counter 2</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT3</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT3 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic counter 3</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT4</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT4 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic counter 4</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT5</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT5 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic rs counter 1</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT6</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT6 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic rs counter 2</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_SHIM_TOP_FEC_BER_STAT7</ipxact:name>
            <ipxact:displayName>FEC_BER_STAT7 REG</ipxact:displayName>
            <ipxact:description>FEC BER statistic rs counter 3</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_TOP</ipxact:name>
          <ipxact:addressOffset>0x74000</ipxact:addressOffset>
          <ipxact:range>0xc4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_47</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_TOP_AON</ipxact:name>
          <ipxact:addressOffset>0x74800</ipxact:addressOffset>
          <ipxact:range>0x14</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_TOP_IF</ipxact:name>
          <ipxact:addressOffset>0x75000</ipxact:addressOffset>
          <ipxact:range>0x24</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_GENERAL</ipxact:name>
            <ipxact:displayName>CLKRX_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_REF_SEL0</ipxact:name>
            <ipxact:displayName>CLKRX_REF_SEL0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_REF_SEL0</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_REF_SEL1</ipxact:name>
            <ipxact:displayName>CLKRX_REF_SEL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_REF_SEL1</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_RO</ipxact:name>
            <ipxact:displayName>CLKRX_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_RO</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_EGRESS_OVRD_EN</ipxact:name>
            <ipxact:displayName>CLKRX_EGRESS_OVRD_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_EGRESS_OVRD_EN</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_EGRESS_OVRD_VAL</ipxact:name>
            <ipxact:displayName>CLKRX_EGRESS_OVRD_VAL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_EGRESS_OVRD_VAL</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_INGRESS_OVRD_EN</ipxact:name>
            <ipxact:displayName>CLKRX_INGRESS_OVRD_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_INGRESS_OVRD_EN</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_SPARE</ipxact:name>
            <ipxact:displayName>CLKRX_SPARE REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_SPARE</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_INGRESS_OVRD_EN1</ipxact:name>
            <ipxact:displayName>CLKRX_INGRESS_OVRD_EN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_INGRESS_OVRD_EN1</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_BOT</ipxact:name>
          <ipxact:addressOffset>0x84000</ipxact:addressOffset>
          <ipxact:range>0xc4</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_1</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_2</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_3</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_5</ipxact:name>
            <ipxact:displayName>reg_5 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_5</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_6</ipxact:name>
            <ipxact:displayName>reg_6 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_6</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_7</ipxact:name>
            <ipxact:displayName>reg_7 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_7</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_8</ipxact:name>
            <ipxact:displayName>reg_8 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_8</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_9</ipxact:name>
            <ipxact:displayName>reg_9 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_9</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_10</ipxact:name>
            <ipxact:displayName>reg_10 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_10</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_11</ipxact:name>
            <ipxact:displayName>reg_11 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_11</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_12</ipxact:name>
            <ipxact:displayName>reg_12 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_12</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_13</ipxact:name>
            <ipxact:displayName>reg_13 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_13</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_14</ipxact:name>
            <ipxact:displayName>reg_14 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_14</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_15</ipxact:name>
            <ipxact:displayName>reg_15 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_15</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_16</ipxact:name>
            <ipxact:displayName>reg_16 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_16</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_17</ipxact:name>
            <ipxact:displayName>reg_17 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_17</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_18</ipxact:name>
            <ipxact:displayName>reg_18 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_18</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_19</ipxact:name>
            <ipxact:displayName>reg_19 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_19</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_20</ipxact:name>
            <ipxact:displayName>reg_20 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_20</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_21</ipxact:name>
            <ipxact:displayName>reg_21 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_21</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_22</ipxact:name>
            <ipxact:displayName>reg_22 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_22</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_23</ipxact:name>
            <ipxact:displayName>reg_23 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_23</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_24</ipxact:name>
            <ipxact:displayName>reg_24 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_24</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_25</ipxact:name>
            <ipxact:displayName>reg_25 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_25</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_26</ipxact:name>
            <ipxact:displayName>reg_26 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_26</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_27</ipxact:name>
            <ipxact:displayName>reg_27 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_27</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_28</ipxact:name>
            <ipxact:displayName>reg_28 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_28</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_29</ipxact:name>
            <ipxact:displayName>reg_29 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_29</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_30</ipxact:name>
            <ipxact:displayName>reg_30 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_30</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_31</ipxact:name>
            <ipxact:displayName>reg_31 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_31</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_32</ipxact:name>
            <ipxact:displayName>reg_32 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_32</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_33</ipxact:name>
            <ipxact:displayName>reg_33 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_33</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_34</ipxact:name>
            <ipxact:displayName>reg_34 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_34</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_35</ipxact:name>
            <ipxact:displayName>reg_35 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_35</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_36</ipxact:name>
            <ipxact:displayName>reg_36 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_36</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_37</ipxact:name>
            <ipxact:displayName>reg_37 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_37</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_38</ipxact:name>
            <ipxact:displayName>reg_38 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_38</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_39</ipxact:name>
            <ipxact:displayName>reg_39 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_39</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_40</ipxact:name>
            <ipxact:displayName>reg_40 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_40</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_41</ipxact:name>
            <ipxact:displayName>reg_41 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_41</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_42</ipxact:name>
            <ipxact:displayName>reg_42 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_42</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_43</ipxact:name>
            <ipxact:displayName>reg_43 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_43</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_44</ipxact:name>
            <ipxact:displayName>reg_44 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_44</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_45</ipxact:name>
            <ipxact:displayName>reg_45 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_45</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_46</ipxact:name>
            <ipxact:displayName>reg_46 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_46</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_reg_47</ipxact:name>
            <ipxact:displayName>reg_47 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX::reg_47</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_BOT_AON</ipxact:name>
          <ipxact:addressOffset>0x84800</ipxact:addressOffset>
          <ipxact:range>0x14</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_1</ipxact:name>
            <ipxact:displayName>reg_1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_1</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_2</ipxact:name>
            <ipxact:displayName>reg_2 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_2</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_3</ipxact:name>
            <ipxact:displayName>reg_3 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_3</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_AON_reg_4</ipxact:name>
            <ipxact:displayName>reg_4 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_AON::reg_4</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_CLKRX_BOT_IF</ipxact:name>
          <ipxact:addressOffset>0x85000</ipxact:addressOffset>
          <ipxact:range>0x24</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_GENERAL</ipxact:name>
            <ipxact:displayName>CLKRX_GENERAL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_GENERAL</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_REF_SEL0</ipxact:name>
            <ipxact:displayName>CLKRX_REF_SEL0 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_REF_SEL0</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_REF_SEL1</ipxact:name>
            <ipxact:displayName>CLKRX_REF_SEL1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_REF_SEL1</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_RO</ipxact:name>
            <ipxact:displayName>CLKRX_RO REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_RO</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_EGRESS_OVRD_EN</ipxact:name>
            <ipxact:displayName>CLKRX_EGRESS_OVRD_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_EGRESS_OVRD_EN</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_EGRESS_OVRD_VAL</ipxact:name>
            <ipxact:displayName>CLKRX_EGRESS_OVRD_VAL REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_EGRESS_OVRD_VAL</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_INGRESS_OVRD_EN</ipxact:name>
            <ipxact:displayName>CLKRX_INGRESS_OVRD_EN REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_INGRESS_OVRD_EN</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_SPARE</ipxact:name>
            <ipxact:displayName>CLKRX_SPARE REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_SPARE</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_CLKRX_IF_CLKRX_INGRESS_OVRD_EN1</ipxact:name>
            <ipxact:displayName>CLKRX_INGRESS_OVRD_EN1 REG</ipxact:displayName>
            <ipxact:description>SRDS_IP_CLKRX_IF::CLKRX_INGRESS_OVRD_EN1</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SCMNG_PM</ipxact:name>
          <ipxact:addressOffset>0x90000</ipxact:addressOffset>
          <ipxact:range>0x68</ipxact:range>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_ENABLE</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_ENABLE REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_RESET</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_RESET REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_MASK</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>MNG_ICU_IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>MNG_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_ENABLE</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_ENABLE REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_RESET</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_RESET REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_MASK</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_ICU_VISA_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>MNG_ICU_VISA_IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>MNG_ICU_VISA Configuration</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_ENABLE</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_ENABLE REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_RESET</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_RESET REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_MASK</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_MASK REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_STATUS</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_STATUS REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_ICU_IRQ_RAW_STATUS</ipxact:name>
            <ipxact:displayName>CPI_ICU_IRQ_RAW_STATUS REG</ipxact:displayName>
            <ipxact:description>CPI_ICU Configuration</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_LINK_MNG_SIDE_CPI_REGS</ipxact:name>
            <ipxact:displayName>LINK_MNG_SIDE_CPI_REGS REG</ipxact:displayName>
            <ipxact:description>CPI Control</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_link_mng_cpi_cmd</ipxact:name>
              <ipxact:displayName>cfg_link_mng_cpi_cmd [15:0]</ipxact:displayName>
              <ipxact:description>SCMNG_PM::LINK_MNG_SIDE_CPI_REGS::link_mng_cpi_cmd</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_link_mng_cpi_data</ipxact:name>
              <ipxact:displayName>cfg_link_mng_cpi_data [31:16]</ipxact:displayName>
              <ipxact:description>SCMNG_PM::LINK_MNG_SIDE_CPI_REGS::link_mng_cpi_data</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_PHY_SIDE_CPI_REGS</ipxact:name>
            <ipxact:displayName>PHY_SIDE_CPI_REGS REG</ipxact:displayName>
            <ipxact:description>CPI Control</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_phy_cpi_cmd</ipxact:name>
              <ipxact:displayName>cfg_phy_cpi_cmd [15:0]</ipxact:displayName>
              <ipxact:description>SCMNG_PM::PHY_SIDE_CPI_REGS::phy_cpi_cmd</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_phy_cpi_data</ipxact:name>
              <ipxact:displayName>cfg_phy_cpi_data [31:16]</ipxact:displayName>
              <ipxact:description>SCMNG_PM::PHY_SIDE_CPI_REGS::phy_cpi_data</ipxact:description>
              <ipxact:bitOffset>16</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0000</ipxact:value>
                  <ipxact:mask>0xffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>16</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_PHY_OWNER_CPI_REGS</ipxact:name>
            <ipxact:displayName>PHY_OWNER_CPI_REGS REG</ipxact:displayName>
            <ipxact:description>CPI Control</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_CPI_STATUS</ipxact:name>
            <ipxact:displayName>CPI_STATUS REG</ipxact:displayName>
            <ipxact:description>CPI Status</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_GENERAL_1</ipxact:name>
            <ipxact:displayName>MNG_GENERAL_1 REG</ipxact:displayName>
            <ipxact:description>MNG_GENERAL Configuration</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_MNG_PROBE_ADDR</ipxact:name>
            <ipxact:displayName>MNG_PROBE_ADDR REG</ipxact:displayName>
            <ipxact:description>MNG_PROBE Configuration </ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_LANE_0</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_LANE_0 REG</ipxact:displayName>
            <ipxact:description>VISA head configuration LANE 0</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_LANE_1</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_LANE_1 REG</ipxact:displayName>
            <ipxact:description>VISA head configuration LANE 1</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_LANE_2</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_LANE_2 REG</ipxact:displayName>
            <ipxact:description>VISA head configuration LANE 2</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_LANE_3</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_LANE_3 REG</ipxact:displayName>
            <ipxact:description>VISA head configuration LANE 3</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_PM_VISA_CFG_TOP_HEAD_ENABLE</ipxact:name>
            <ipxact:displayName>VISA_CFG_TOP_HEAD_ENABLE REG</ipxact:displayName>
            <ipxact:description>VISA head configuration ENABLE</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SCMNG_FW_LOADER</ipxact:name>
          <ipxact:addressOffset>0x91000</ipxact:addressOffset>
          <ipxact:range>0xc</ipxact:range>
          <ipxact:register>
            <ipxact:name>SCMNG_FW_LOADER_FW_LOAD_OFFSET_ADDR</ipxact:name>
            <ipxact:displayName>FW_LOAD_OFFSET_ADDR REG</ipxact:displayName>
            <ipxact:description>Offset Addr for FW Load</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_FW_LOADER_FW_LOAD_DATA</ipxact:name>
            <ipxact:displayName>FW_LOAD_DATA REG</ipxact:displayName>
            <ipxact:description>Data for FW Load</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SCMNG_FW_LOADER_FW_LOAD_CONTROL</ipxact:name>
            <ipxact:displayName>FW_LOAD_CONTROL REG</ipxact:displayName>
            <ipxact:description>Control for FW Load</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>SERDES_IP_RX_FLEX_L0</ipxact:name>
          <ipxact:addressOffset>0x10000000</ipxact:addressOffset>
          <ipxact:range>0x288</ipxact:range>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st00</ipxact:name>
            <ipxact:displayName>flx_mask_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st01</ipxact:name>
            <ipxact:displayName>flx_mask_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st02</ipxact:name>
            <ipxact:displayName>flx_mask_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st03</ipxact:name>
            <ipxact:displayName>flx_mask_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st04</ipxact:name>
            <ipxact:displayName>flx_mask_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st05</ipxact:name>
            <ipxact:displayName>flx_mask_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st06</ipxact:name>
            <ipxact:displayName>flx_mask_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st07</ipxact:name>
            <ipxact:displayName>flx_mask_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st08</ipxact:name>
            <ipxact:displayName>flx_mask_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st09</ipxact:name>
            <ipxact:displayName>flx_mask_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st10</ipxact:name>
            <ipxact:displayName>flx_mask_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st11</ipxact:name>
            <ipxact:displayName>flx_mask_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st12</ipxact:name>
            <ipxact:displayName>flx_mask_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st13</ipxact:name>
            <ipxact:displayName>flx_mask_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st14</ipxact:name>
            <ipxact:displayName>flx_mask_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st15</ipxact:name>
            <ipxact:displayName>flx_mask_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st16</ipxact:name>
            <ipxact:displayName>flx_mask_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st17</ipxact:name>
            <ipxact:displayName>flx_mask_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st18</ipxact:name>
            <ipxact:displayName>flx_mask_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st19</ipxact:name>
            <ipxact:displayName>flx_mask_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st20</ipxact:name>
            <ipxact:displayName>flx_mask_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st21</ipxact:name>
            <ipxact:displayName>flx_mask_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st22</ipxact:name>
            <ipxact:displayName>flx_mask_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st23</ipxact:name>
            <ipxact:displayName>flx_mask_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st24</ipxact:name>
            <ipxact:displayName>flx_mask_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st25</ipxact:name>
            <ipxact:displayName>flx_mask_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st26</ipxact:name>
            <ipxact:displayName>flx_mask_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st27</ipxact:name>
            <ipxact:displayName>flx_mask_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st28</ipxact:name>
            <ipxact:displayName>flx_mask_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st29</ipxact:name>
            <ipxact:displayName>flx_mask_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st30</ipxact:name>
            <ipxact:displayName>flx_mask_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_mask_st31</ipxact:name>
            <ipxact:displayName>flx_mask_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs Mask of the statuses and IRs</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st00</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st01</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st02</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st03</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st04</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st05</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st06</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st07</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st08</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st09</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st10</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st11</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st12</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st13</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st14</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st15</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st16</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st17</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st18</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st19</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st20</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st21</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st22</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st23</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st24</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st25</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st26</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st27</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st28</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st29</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st30</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl_st31</ipxact:name>
            <ipxact:displayName>flx_output_ctrl_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st00</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st01</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st02</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st03</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st04</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st05</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st06</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st07</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st08</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st09</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st10</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st11</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st12</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st13</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st14</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st15</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st16</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st17</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st18</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st19</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st20</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st21</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st22</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st23</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st24</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st25</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st26</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st27</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st28</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st29</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st30</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_tmrs_ctrl_st31</ipxact:name>
            <ipxact:displayName>flx_tmrs_ctrl_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs timers control signals</ipxact:description>
            <ipxact:addressOffset>0x180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st00</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st01</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st02</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st03</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st04</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st05</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st06</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st07</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st08</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st09</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st10</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st11</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st12</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st13</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st14</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st15</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st16</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st17</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st18</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st19</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st20</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st21</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st22</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st23</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st24</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st25</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st26</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st27</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st28</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st29</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st30</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_ir_next_state_st31</ipxact:name>
            <ipxact:displayName>flx_ir_next_state_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs next state in interrupt</ipxact:description>
            <ipxact:addressOffset>0x200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_configs</ipxact:name>
            <ipxact:displayName>flx_configs REG</ipxact:displayName>
            <ipxact:description>FLEX configuration not per state</ipxact:description>
            <ipxact:addressOffset>0x204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st22</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st22 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st19</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st19 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st28</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st28 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st09</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st09 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st24</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st24 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st08</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st08 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st10</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st10 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st00</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st00 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st18</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st18 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st06</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st06 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st16</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st16 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st11</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st11 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st02</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st02 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st25</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st25 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st30</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st30 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st31</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st31 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st23</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st23 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st13</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st13 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st04</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st04 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st20</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st20 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st07</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st07 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st15</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st15 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st12</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st12 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st27</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st27 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st05</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st05 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st21</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st21 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st26</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st26 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st01</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st01 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st14</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st14 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st29</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st29 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st17</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st17 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>SRDS_IP_RX_FLEX_flx_output_ctrl1_st03</ipxact:name>
            <ipxact:displayName>flx_output_ctrl1_st03 REG</ipxact:displayName>
            <ipxact:description>FLEXs output control signals</ipxact:description>
            <ipxact:addressOffset>0x284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
        </ipxact:registerFile>
        <ipxact:registerFile>
          <ipxact:name>cfgcsr</ipxact:name>
          <ipxact:addressOffset>0xf0000</ipxact:addressOffset>
          <ipxact:range>0x10000</ipxact:range>
          <ipxact:register>
            <ipxact:name>ux_q_mode_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;ux_q_mode_ctrl &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_bonding_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;ux_q_bonding_ctrl &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_datapath_loopback_en</ipxact:name>
            <ipxact:description>&lt;b&gt;Loopback enable register &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_ck_gating_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;ck gating ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_a_l0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_a_l0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x10</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rx_lat_bit_for_async</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter value for async pulse generation &lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0x3ffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>18</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_sel_rxbit_adder</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter increment, which is equal to data bus width.&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ctrl_reserved</ipxact:name>
              <ipxact:description>&lt;b&gt;reserved&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x7ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>11</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_b_l0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_b_l0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x14</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_a_l1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_a_l1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x18</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rx_lat_bit_for_async</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter value for async pulse generation &lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0x3ffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>18</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_sel_rxbit_adder</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter increment, which is equal to data bus width.&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ctrl_reserved</ipxact:name>
              <ipxact:description>&lt;b&gt;reserved&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x7ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>11</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_b_l1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_b_l1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x1c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_a_l2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_a_l2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x20</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rx_lat_bit_for_async</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter value for async pulse generation &lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0x3ffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>18</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_sel_rxbit_adder</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter increment, which is equal to data bus width.&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ctrl_reserved</ipxact:name>
              <ipxact:description>&lt;b&gt;reserved&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x7ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>11</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_b_l2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_b_l2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x24</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_a_l3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_a_l3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x28</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_rx_lat_bit_for_async</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter value for async pulse generation &lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000</ipxact:value>
                  <ipxact:mask>0x3ffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>18</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_sel_rxbit_adder</ipxact:name>
              <ipxact:description>&lt;b&gt;UX Rx Deterministic Latency counter increment, which is equal to data bus width.&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>18</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x0</ipxact:value>
                  <ipxact:mask>0x7</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>3</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
            <ipxact:field>
              <ipxact:name>cfg_ctrl_reserved</ipxact:name>
              <ipxact:description>&lt;b&gt;reserved&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>21</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x000</ipxact:value>
                  <ipxact:mask>0x7ff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>11</ipxact:bitWidth>
              <ipxact:access>read-write</ipxact:access>
            </ipxact:field>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl_b_l3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl_b_l3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x2c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dl_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dl_ctrl &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x30</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dfd_ctrl_a</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dfd_ctrl_a &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x34</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dfd_ctrl_b</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dfd_ctrl_b &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x38</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_rst_value_pre_user_mode</ipxact:name>
            <ipxact:description>&lt;b&gt;rst_value_pre_user_mode&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x3c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_dpma_clk_mux</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_dpma_clk_mux&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x40</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x44</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x48</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x4c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x50</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x54</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x58</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x5c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x60</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x64</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x68</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x6c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x70</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_enable_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x74</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_enable_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x78</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_enable_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x7c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_enable_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x80</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_enable_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x84</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_enable_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x88</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_enable_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x8c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_enable_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x90</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_enable_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x94</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_enable_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x98</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_enable_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0x9c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_enable_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xa0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_override_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xa4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_override_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xa8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_static_ctrl_user_mode_override_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux0_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_override_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xb0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_override_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xb4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_static_ctrl_user_mode_override_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux1_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xb8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_override_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xbc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_override_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_static_ctrl_user_mode_override_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux2_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_override_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xc8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_override_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xcc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_static_ctrl_user_mode_override_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_ux3_static_ctrl&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_indirect_access_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_indirect_access_ctrl &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_fw_load_base_l0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_fw_load_base_l0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_fw_load_base_l1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_fw_load_base_l1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_fw_load_base_l2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_fw_load_base_l2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_fw_load_base_l3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_fw_load_base_l3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux0_bonding_size</ipxact:name>
            <ipxact:description>&lt;b&gt;ux0_bonding_size &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux1_bonding_size</ipxact:name>
            <ipxact:description>&lt;b&gt;ux1_bonding_size &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux2_bonding_size</ipxact:name>
            <ipxact:description>&lt;b&gt;ux2_bonding_size &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux3_bonding_size</ipxact:name>
            <ipxact:description>&lt;b&gt;ux3_bonding_size &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_cpi_seq_ctrl</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_cpi_seq_status</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_cpi_seq_status &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xfc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf000</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf004</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf008</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf00c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_ctrl_4</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_ctrl_4 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf010</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf100</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf104</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf108</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf10c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_4</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_4 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf110</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_5</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_5 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf114</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_6</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_6 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf118</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_7</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_7 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf11c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_8</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_8 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf120</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_9</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_9 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf124</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_10</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_10 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf128</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_11</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_11 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf12c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_12</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_12 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf130</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_13</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_13 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf134</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_14</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_14 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf138</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_15</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_15 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf13c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_16</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_16 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf140</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_17</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_17 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf144</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_18</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_18 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf148</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_19</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_19 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf14c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_20</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_20 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf150</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_21</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_21 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf154</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_22</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_22 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf158</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_23</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_23 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf15c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_24</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_24 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf160</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_25</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_25 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf164</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_26</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_26 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf168</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_27</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_27 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf16c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_28</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_28 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf170</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_29</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_29 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf174</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_30</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_30 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf178</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_31</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_31 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf17c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_32</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_32 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf180</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_33</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_33 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf184</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_34</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_34 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf188</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_35</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_35 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf18c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_36</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_36 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf190</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_37</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_37 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf194</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_38</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_38 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf198</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_39</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_39 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf19c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_40</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_40 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_41</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_41 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_42</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_42 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_43</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_43 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_44</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_44 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_45</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_45 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_46</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_46 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_47</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_47 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_48</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_48 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_49</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_49 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_50</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_50 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_51</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_51 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_52</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_52 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_53</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_53 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_54</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_54 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_55</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_55 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_56</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_56 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_57</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_57 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_58</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_58 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_59</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_59 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_60</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_60 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_61</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_61 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_62</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_62 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_data_63</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_data_63 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf1fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf200</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf204</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf208</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf20c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_4</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_4 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf210</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_5</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_5 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf214</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_6</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_6 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf218</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_7</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_7 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf21c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_8</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_8 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf220</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_9</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_9 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf224</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_10</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_10 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf228</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_11</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_11 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf22c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_12</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_12 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf230</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_13</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_13 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf234</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_14</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_14 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf238</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_15</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_15 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf23c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_16</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_16 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf240</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_17</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_17 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf244</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_18</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_18 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf248</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_19</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_19 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf24c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_20</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_20 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf250</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_21</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_21 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf254</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_22</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_22 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf258</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_23</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_23 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf25c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_24</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_24 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf260</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_25</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_25 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf264</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_26</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_26 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf268</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_27</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_27 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf26c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_28</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_28 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf270</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_29</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_29 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf274</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_30</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_30 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf278</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_31</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_31 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf27c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_32</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_32 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf280</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_33</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_33 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf284</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_34</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_34 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf288</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_35</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_35 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf28c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_36</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_36 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf290</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_37</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_37 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf294</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_38</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_38 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf298</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_39</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_39 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf29c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_40</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_40 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_41</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_41 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_42</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_42 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_43</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_43 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_44</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_44 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_45</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_45 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_46</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_46 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_47</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_47 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_48</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_48 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_49</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_49 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_50</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_50 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_51</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_51 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_52</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_52 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_53</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_53 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_54</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_54 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_55</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_55 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_56</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_56 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_57</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_57 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_58</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_58 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_59</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_59 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_60</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_60 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_61</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_61 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_62</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_62 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_addr_63</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_addr_63 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf2fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_0</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_0 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf300</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_1</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_1 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf304</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_2</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_2 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf308</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_3</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_3 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf30c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_4</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_4 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf310</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_5</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_5 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf314</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_6</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_6 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf318</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_7</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_7 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf31c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_8</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_8 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf320</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_9</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_9 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf324</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_10</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_10 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf328</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_11</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_11 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf32c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_12</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_12 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf330</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_13</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_13 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf334</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_14</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_14 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf338</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_15</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_15 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf33c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_16</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_16 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf340</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_17</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_17 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf344</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_18</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_18 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf348</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_19</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_19 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf34c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_20</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_20 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf350</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_21</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_21 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf354</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_22</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_22 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf358</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_23</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_23 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf35c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_24</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_24 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf360</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_25</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_25 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf364</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_26</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_26 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf368</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_27</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_27 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf36c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_28</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_28 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf370</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_29</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_29 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf374</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_30</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_30 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf378</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_31</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_31 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf37c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_32</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_32 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf380</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_33</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_33 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf384</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_34</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_34 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf388</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_35</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_35 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf38c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_36</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_36 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf390</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_37</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_37 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf394</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_38</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_38 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf398</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_39</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_39 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf39c</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_40</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_40 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3a0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_41</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_41 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3a4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_42</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_42 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3a8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_43</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_43 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3ac</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_44</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_44 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3b0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_45</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_45 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3b4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_46</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_46 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3b8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_47</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_47 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3bc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_48</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_48 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3c0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_49</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_49 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3c4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_50</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_50 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3c8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_51</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_51 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3cc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_52</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_52 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3d0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_53</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_53 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3d4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_54</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_54 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3d8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_55</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_55 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3dc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_56</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_56 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3e0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_57</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_57 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3e4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_58</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_58 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3e8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_59</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_59 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3ec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_60</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_60 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3f0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_61</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_61 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3f4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_62</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_62 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3f8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_seq_rdata_unmask_63</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_seq_rdata_unmask_63 &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xf3fc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_in_l0</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox in - AVMM Maibox Command from Local AVMM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffd0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_out_l0</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox out - AVMM Maibox Completion from Global_AVMM.SSM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffd4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_in_l1</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox in - AVMM Maibox Command from Local AVMM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffd8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_out_l1</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox out - AVMM Maibox Completion from Global_AVMM.SSM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffdc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_in_l2</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox in - AVMM Maibox Command from Local AVMM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffe0</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_out_l2</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox out - AVMM Maibox Completion from Global_AVMM.SSM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffe4</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_in_l3</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox in - AVMM Maibox Command from Local AVMM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffe8</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_mailbox_out_l3</ipxact:name>
            <ipxact:description>&lt;b&gt; Mailbox out - AVMM Maibox Completion from Global_AVMM.SSM&lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xffec</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-write</ipxact:access>
          </ipxact:register>
          <ipxact:register>
            <ipxact:name>ux_q_lane_number</ipxact:name>
            <ipxact:description>&lt;b&gt;reg_ux_q_lane_number &lt;/b&gt;</ipxact:description>
            <ipxact:addressOffset>0xfffc</ipxact:addressOffset>
            <ipxact:size>32</ipxact:size>
            <ipxact:access>read-only</ipxact:access>
            <ipxact:field>
              <ipxact:name>cfg_lane_number</ipxact:name>
              <ipxact:description>&lt;b&gt;UX lane_number&lt;/b&gt;</ipxact:description>
              <ipxact:bitOffset>0</ipxact:bitOffset>
              <ipxact:resets>
                <ipxact:reset>
                  <ipxact:value>0x00000000</ipxact:value>
                  <ipxact:mask>0xffffffff</ipxact:mask>
                </ipxact:reset>
              </ipxact:resets>
              <ipxact:bitWidth>32</ipxact:bitWidth>
              <ipxact:access>read-only</ipxact:access>
            </ipxact:field>
          </ipxact:register>
        </ipxact:registerFile>
      </ipxact:addressBlock>
      <ipxact:addressUnitBits>8</ipxact:addressUnitBits>
    </ipxact:memoryMap>
  </ipxact:memoryMaps>
  <ipxact:model>
    <ipxact:views>
      <ipxact:view>
        <ipxact:name>QUARTUS_SYNTH</ipxact:name>
        <ipxact:envIdentifier>:quartus.altera.com:</ipxact:envIdentifier>
        <ipxact:componentInstantiationRef>QUARTUS_SYNTH</ipxact:componentInstantiationRef>
      </ipxact:view>
    </ipxact:views>
    <ipxact:instantiations>
      <ipxact:componentInstantiation>
        <ipxact:name>QUARTUS_SYNTH</ipxact:name>
        <ipxact:moduleName>eth_f</ipxact:moduleName>
        <ipxact:fileSetRef>
          <ipxact:localName>QUARTUS_SYNTH</ipxact:localName>
        </ipxact:fileSetRef>
      </ipxact:componentInstantiation>
    </ipxact:instantiations>
    <ipxact:ports>
      <ipxact:port>
        <ipxact:name>i_clk_tx</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_clk_rx</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_clk_pll</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_clk</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_reset</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_sys_pll_locked</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_tx_serial</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_rx_serial</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_tx_serial_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_rx_serial_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>1</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_clk_ref</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_clk_sys</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_eth_addr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>13</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_eth_byteenable</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_eth_readdata_valid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_eth_read</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_eth_write</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_eth_readdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_eth_writedata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_eth_waitrequest</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_rst_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_rst_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_rx_rst_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rst_ack_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_tx_rst_ack_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_rst_ack_n</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_cdr_lock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_tx_pll_locked</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_tx_lanes_stable</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_pcs_ready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_clk_tx_div</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_clk_rec_div64</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_clk_rec_div</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_block_lock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_am_lock</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_local_fault_status</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_remote_fault_status</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_stats_snapshot</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_hi_ber</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_pcs_fully_aligned</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_mac_data</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>255</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_mac_valid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_mac_inframe</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_mac_eop_empty</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>11</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_tx_mac_ready</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_mac_error</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_mac_skip_crc</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_mac_data</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>255</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_mac_valid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_mac_inframe</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_mac_eop_empty</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>11</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_mac_fcs_error</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_mac_error</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_mac_status</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>11</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_pfc</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_pfc</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>7</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_tx_pause</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_rx_pause</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr0_addr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>17</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr0_byteenable</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_xcvr0_readdata_valid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr0_read</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr0_write</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_xcvr0_readdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr0_writedata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_xcvr0_waitrequest</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr1_addr</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>17</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr1_byteenable</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>3</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_xcvr1_readdata_valid</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr1_read</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr1_write</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_xcvr1_readdata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_reconfig_xcvr1_writedata</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>31</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC_VECTOR</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>o_reconfig_xcvr1_waitrequest</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>out</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_clk_pll</ipxact:name>
        <ipxact:wire>
          <ipxact:direction>in</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName>STD_LOGIC</ipxact:typeName>
              <ipxact:viewRef>QUARTUS_SYNTH</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
    </ipxact:ports>
  </ipxact:model>
  <ipxact:vendorExtensions>
    <altera:entity_info>
      <ipxact:vendor>Intel Corporation</ipxact:vendor>
      <ipxact:library>ftile_eth_4x100g</ipxact:library>
      <ipxact:name>eth_f</ipxact:name>
      <ipxact:version>6.0.0</ipxact:version>
    </altera:entity_info>
    <altera:altera_module_parameters>
      <ipxact:parameters>
        <ipxact:parameter parameterId="fgt_tx_pll_manual_enable" type="int">
          <ipxact:name>fgt_tx_pll_manual_enable</ipxact:name>
          <ipxact:displayName>Enable manual setting for TX FGT PLL</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_tx_pll_type" type="string">
          <ipxact:name>fgt_tx_pll_type</ipxact:name>
          <ipxact:displayName>Type</ipxact:displayName>
          <ipxact:value>FAST</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_tx_pll_bw_sel" type="string">
          <ipxact:name>fgt_tx_pll_bw_sel</ipxact:name>
          <ipxact:displayName>Bandwidth</ipxact:displayName>
          <ipxact:value>LOW</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_tx_pll_l_cnt" type="int">
          <ipxact:name>fgt_tx_pll_l_cnt</ipxact:name>
          <ipxact:displayName>L-Counter</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_tx_pll_m_cnt" type="int">
          <ipxact:name>fgt_tx_pll_m_cnt</ipxact:name>
          <ipxact:displayName>M-Counter</ipxact:displayName>
          <ipxact:value>165</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_tx_pll_n_cnt" type="int">
          <ipxact:name>fgt_tx_pll_n_cnt</ipxact:name>
          <ipxact:displayName>N-Counter</ipxact:displayName>
          <ipxact:value>4</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_tx_pll_k_cnt" type="int">
          <ipxact:name>fgt_tx_pll_k_cnt</ipxact:name>
          <ipxact:displayName>K-Counter</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_rx_pll_manual_enable" type="int">
          <ipxact:name>fgt_rx_pll_manual_enable</ipxact:name>
          <ipxact:displayName>Enable manual setting for RX FGT PLL</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_rx_pll_bw_sel" type="string">
          <ipxact:name>fgt_rx_pll_bw_sel</ipxact:name>
          <ipxact:displayName>CDR Bandwidth</ipxact:displayName>
          <ipxact:value>LOW</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_rx_pll_l_cnt" type="int">
          <ipxact:name>fgt_rx_pll_l_cnt</ipxact:name>
          <ipxact:displayName>L-Counter</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_rx_pll_m_cnt" type="int">
          <ipxact:name>fgt_rx_pll_m_cnt</ipxact:name>
          <ipxact:displayName>M-Counter</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="fgt_rx_pll_n_cnt" type="int">
          <ipxact:name>fgt_rx_pll_n_cnt</ipxact:name>
          <ipxact:displayName>N-Counter</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ADV_MODE_GUI" type="int">
          <ipxact:name>ADV_MODE_GUI</ipxact:name>
          <ipxact:displayName>Advanced mode</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_ANLT_GUI" type="int">
          <ipxact:name>ENABLE_ANLT_GUI</ipxact:name>
          <ipxact:displayName>Enable auto-negotiation and link training</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_ADME_GUI" type="int">
          <ipxact:name>ENABLE_ADME_GUI</ipxact:name>
          <ipxact:displayName>Enable debug endpoint for transceiver toolkit</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_ETK_GUI" type="int">
          <ipxact:name>ENABLE_ETK_GUI</ipxact:name>
          <ipxact:displayName>Enable debug endpoint for Ethernet toolkit</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="XCVR_TYPE_GUI" type="int">
          <ipxact:name>XCVR_TYPE_GUI</ipxact:name>
          <ipxact:displayName>PMA type</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EN_FHT_PRECODE_GUI" type="int">
          <ipxact:name>EN_FHT_PRECODE_GUI</ipxact:name>
          <ipxact:displayName>Enable FHT pre-encoder</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ETH_MODE_GUI" type="string">
          <ipxact:name>ETH_MODE_GUI</ipxact:name>
          <ipxact:displayName>Ethernet mode</ipxact:displayName>
          <ipxact:value>100G-2</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EHIP_RATE_GUI" type="string">
          <ipxact:name>EHIP_RATE_GUI</ipxact:name>
          <ipxact:displayName>Ethernet rate</ipxact:displayName>
          <ipxact:value>10G</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="CLIENT_INT_GUI" type="int">
          <ipxact:name>CLIENT_INT_GUI</ipxact:name>
          <ipxact:displayName>Client interface</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BLOCK_TYPE_GUI" type="int">
          <ipxact:name>BLOCK_TYPE_GUI</ipxact:name>
          <ipxact:displayName>Block type</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="MODULATION_GUI" type="int">
          <ipxact:name>MODULATION_GUI</ipxact:name>
          <ipxact:displayName>Channel modulation</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="FEC_MODE_25G_GUI" type="int">
          <ipxact:name>FEC_MODE_25G_GUI</ipxact:name>
          <ipxact:displayName>FEC MODE 25G</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="RSFEC_TYPE_GUI" type="int">
          <ipxact:name>RSFEC_TYPE_GUI</ipxact:name>
          <ipxact:displayName>FEC mode</ipxact:displayName>
          <ipxact:value>3</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="LANE_NUM_GUI" type="string">
          <ipxact:name>LANE_NUM_GUI</ipxact:name>
          <ipxact:displayName>Number of tranceiver lanes</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="PHY_REFCLK_GUI" type="string">
          <ipxact:name>PHY_REFCLK_GUI</ipxact:name>
          <ipxact:displayName>PMA reference frequency</ipxact:displayName>
          <ipxact:value>156.250000</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSPLL_RATE_GUI" type="int">
          <ipxact:name>SYSPLL_RATE_GUI</ipxact:name>
          <ipxact:displayName>System PLL frequency</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SYSPLL_CUSTOM_GUI" type="real">
          <ipxact:name>SYSPLL_CUSTOM_GUI</ipxact:name>
          <ipxact:displayName>Custom system PLL frequency</ipxact:displayName>
          <ipxact:value>805.664062</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="CUSTOM_CADENCE_GUI" type="int">
          <ipxact:name>CUSTOM_CADENCE_GUI</ipxact:name>
          <ipxact:displayName>External Custom Cadence Controller</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_DL_GUI" type="int">
          <ipxact:name>ENABLE_DL_GUI</ipxact:name>
          <ipxact:displayName>Include Deterministic Latency interface</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_RX_DIV33_CLK" type="int">
          <ipxact:name>ENABLE_RX_DIV33_CLK</ipxact:name>
          <ipxact:displayName>Agilex USXGMII 1588 enablement</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="PREAMBLE_PORTS" type="int">
          <ipxact:name>PREAMBLE_PORTS</ipxact:name>
          <ipxact:displayName>PREAMBLE_PORTS</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NO_OF_PORTS" type="int">
          <ipxact:name>NO_OF_PORTS</ipxact:name>
          <ipxact:displayName>NO_OF_PORTS</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="TEST_SIP" type="int">
          <ipxact:name>TEST_SIP</ipxact:name>
          <ipxact:displayName>TEST_SIP</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="IP_TIMING" type="int">
          <ipxact:name>IP_TIMING</ipxact:name>
          <ipxact:displayName>IP_TIMING</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DV_OVERRIDE" type="int">
          <ipxact:name>DV_OVERRIDE</ipxact:name>
          <ipxact:displayName>DV_OVERRIDE</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ETH_VARIANT" type="string">
          <ipxact:name>ETH_VARIANT</ipxact:name>
          <ipxact:displayName>ETH_VARIANT</ipxact:displayName>
          <ipxact:value>eth_7</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SRC_MANUAL" type="int">
          <ipxact:name>SRC_MANUAL</ipxact:name>
          <ipxact:displayName>SRC_MANUAL</ipxact:displayName>
          <ipxact:value>2</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="GEN_BASE_PROFILE" type="int">
          <ipxact:name>GEN_BASE_PROFILE</ipxact:name>
          <ipxact:displayName>GEN_BASE_PROFILE</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="GEN_SEC_PROFILE" type="int">
          <ipxact:name>GEN_SEC_PROFILE</ipxact:name>
          <ipxact:displayName>GEN_SEC_PROFILE</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="SEC_PROFILE_NO" type="int">
          <ipxact:name>SEC_PROFILE_NO</ipxact:name>
          <ipxact:displayName>SEC_PROFILE_NO</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="BCM_SIM_ENABLE" type="int">
          <ipxact:name>BCM_SIM_ENABLE</ipxact:name>
          <ipxact:displayName>BCM_SIM_ENABLE</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="FAST_SIM_ENABLE" type="int">
          <ipxact:name>FAST_SIM_ENABLE</ipxact:name>
          <ipxact:displayName>FAST_SIM_ENABLE</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="GENERATE_SYSPLL" type="int">
          <ipxact:name>GENERATE_SYSPLL</ipxact:name>
          <ipxact:displayName>GENERATE_SYSPLL</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_PACKET_GEN" type="int">
          <ipxact:name>ED_PACKET_GEN</ipxact:name>
          <ipxact:displayName>ED_PACKET_GEN</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_PKTGEN_LOOPCNT" type="int">
          <ipxact:name>ED_PKTGEN_LOOPCNT</ipxact:name>
          <ipxact:displayName>ED_PKTGEN_LOOPCNT</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ED_PKTGEN_CONT_MODE" type="int">
          <ipxact:name>ED_PKTGEN_CONT_MODE</ipxact:name>
          <ipxact:displayName>ED_PKTGEN_CONT_MODE</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="CONT_MODE_TIMEOUT" type="int">
          <ipxact:name>CONT_MODE_TIMEOUT</ipxact:name>
          <ipxact:displayName>CONT_MODE_TIMEOUT</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="USE_CUSTOM_RXBIT_ROLLOVER" type="int">
          <ipxact:name>USE_CUSTOM_RXBIT_ROLLOVER</ipxact:name>
          <ipxact:displayName>USE_CUSTOM_RXBIT_ROLLOVER</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="CUSTOM_RXBIT_ROLLOVER" type="int">
          <ipxact:name>CUSTOM_RXBIT_ROLLOVER</ipxact:name>
          <ipxact:displayName>CUSTOM_RXBIT_ROLLOVER</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_PTP_DEBUG" type="int">
          <ipxact:name>ENABLE_PTP_DEBUG</ipxact:name>
          <ipxact:displayName>ENABLE_PTP_DEBUG</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_PTP_AIB7CLK" type="int">
          <ipxact:name>ENABLE_PTP_AIB7CLK</ipxact:name>
          <ipxact:displayName>ENABLE_PTP_AIB7CLK</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_400GE_PORT" type="int">
          <ipxact:name>NUM_400GE_PORT</ipxact:name>
          <ipxact:displayName>NUM_400GE_PORT</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_200GE_PORT" type="int">
          <ipxact:name>NUM_200GE_PORT</ipxact:name>
          <ipxact:displayName>NUM_200GE_PORT</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_100GE_PORT" type="int">
          <ipxact:name>NUM_100GE_PORT</ipxact:name>
          <ipxact:displayName>NUM_100GE_PORT</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_50GE_PORT" type="int">
          <ipxact:name>NUM_50GE_PORT</ipxact:name>
          <ipxact:displayName>NUM_50GE_PORT</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="NUM_25GE_PORT" type="int">
          <ipxact:name>NUM_25GE_PORT</ipxact:name>
          <ipxact:displayName>NUM_25GE_PORT</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="PTP_MRIP_DEBUG" type="int">
          <ipxact:name>PTP_MRIP_DEBUG</ipxact:name>
          <ipxact:displayName>PTP_MRIP_DEBUG</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="RCFG_GRP" type="string">
          <ipxact:name>RCFG_GRP</ipxact:name>
          <ipxact:displayName>RCFG_GRP</ipxact:displayName>
          <ipxact:value>25G-1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="tx_max_frame_size_gui" type="int">
          <ipxact:name>tx_max_frame_size_gui</ipxact:name>
          <ipxact:displayName>TX maximum framesize</ipxact:displayName>
          <ipxact:value>16838</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="rx_max_frame_size_gui" type="int">
          <ipxact:name>rx_max_frame_size_gui</ipxact:name>
          <ipxact:displayName>RX maximum framesize</ipxact:displayName>
          <ipxact:value>16838</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="enforce_max_frame_size_gui" type="int">
          <ipxact:name>enforce_max_frame_size_gui</ipxact:name>
          <ipxact:displayName>Enforce maximum frame size</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="link_fault_mode_gui" type="string">
          <ipxact:name>link_fault_mode_gui</ipxact:name>
          <ipxact:displayName>Link fault generation option</ipxact:displayName>
          <ipxact:value>Bidirectional</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="rx_bytes_to_remove_gui" type="string">
          <ipxact:name>rx_bytes_to_remove_gui</ipxact:name>
          <ipxact:displayName>Bytes to remove from RX frames</ipxact:displayName>
          <ipxact:value>Remove CRC bytes</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="forward_rx_pause_requests_gui" type="int">
          <ipxact:name>forward_rx_pause_requests_gui</ipxact:name>
          <ipxact:displayName>Forward RX pause requests</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="source_address_insertion_gui" type="int">
          <ipxact:name>source_address_insertion_gui</ipxact:name>
          <ipxact:displayName>Use source address insertion</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="txmac_saddr_gui" type="string">
          <ipxact:name>txmac_saddr_gui</ipxact:name>
          <ipxact:displayName>TX MAC Source Address</ipxact:displayName>
          <ipxact:value>73588229205</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="tx_vlan_detection_gui" type="int">
          <ipxact:name>tx_vlan_detection_gui</ipxact:name>
          <ipxact:displayName>TX VLAN detection</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="rx_vlan_detection_gui" type="int">
          <ipxact:name>rx_vlan_detection_gui</ipxact:name>
          <ipxact:displayName>RX VLAN detection</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="strict_preamble_checking_gui" type="int">
          <ipxact:name>strict_preamble_checking_gui</ipxact:name>
          <ipxact:displayName>Enable strict preamble check</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="strict_sfd_checking_gui" type="int">
          <ipxact:name>strict_sfd_checking_gui</ipxact:name>
          <ipxact:displayName>Enable strict SFD check</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="tx_ipg_size_gui" type="string">
          <ipxact:name>tx_ipg_size_gui</ipxact:name>
          <ipxact:displayName>Average inter-packet gap</ipxact:displayName>
          <ipxact:value>12</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="preamble_passthrough_gui" type="int">
          <ipxact:name>preamble_passthrough_gui</ipxact:name>
          <ipxact:displayName>Enable preamble passthrough</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="additional_ipg_removed_gui" type="int">
          <ipxact:name>additional_ipg_removed_gui</ipxact:name>
          <ipxact:displayName>Additional IPG removed per AM period</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="flow_control_gui" type="string">
          <ipxact:name>flow_control_gui</ipxact:name>
          <ipxact:displayName>Stop TX traffic when link partner sends PAUSE</ipxact:displayName>
          <ipxact:value>No</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ready_latency_gui" type="int">
          <ipxact:name>ready_latency_gui</ipxact:name>
          <ipxact:displayName>Ready latency</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="PACKING_EN_GUI" type="int">
          <ipxact:name>PACKING_EN_GUI</ipxact:name>
          <ipxact:displayName>Enable TX Packing</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="enable_async_adapters_gui" type="int">
          <ipxact:name>enable_async_adapters_gui</ipxact:name>
          <ipxact:displayName>Enable asynchronous adapter clocks</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="enable_ptp_gui" type="int">
          <ipxact:name>enable_ptp_gui</ipxact:name>
          <ipxact:displayName>Enable IEEE 1588 PTP</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptp_acc_mode_gui" type="int">
          <ipxact:name>ptp_acc_mode_gui</ipxact:name>
          <ipxact:displayName>Timestamp accuracy mode</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ptp_fp_width_gui" type="int">
          <ipxact:name>ptp_fp_width_gui</ipxact:name>
          <ipxact:displayName>Timestamp fingerprint width</ipxact:displayName>
          <ipxact:value>8</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_mac_use_am_insert" type="string">
          <ipxact:name>bb_f_ehip_mac_use_am_insert</ipxact:name>
          <ipxact:displayName>bb_f_ehip_mac_use_am_insert</ipxact:displayName>
          <ipxact:value>DISABLE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_duplex_mode" type="string">
          <ipxact:name>bb_f_ehip_duplex_mode</ipxact:name>
          <ipxact:displayName>bb_f_ehip_duplex_mode</ipxact:displayName>
          <ipxact:value>DUPLEX_MODE_FULL_DUPLEX</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_tx_pmadirect_single_width" type="string">
          <ipxact:name>bb_f_ehip_tx_pmadirect_single_width</ipxact:name>
          <ipxact:displayName>bb_f_ehip_tx_pmadirect_single_width</ipxact:displayName>
          <ipxact:value>FALSE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_rx_pmadirect_single_width" type="string">
          <ipxact:name>bb_f_ehip_rx_pmadirect_single_width</ipxact:name>
          <ipxact:displayName>bb_f_ehip_rx_pmadirect_single_width</ipxact:displayName>
          <ipxact:value>FALSE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_mac_pause_quanta" type="int">
          <ipxact:name>bb_f_ehip_mac_pause_quanta</ipxact:name>
          <ipxact:displayName>bb_f_ehip_mac_pause_quanta</ipxact:displayName>
          <ipxact:value>65535</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_mac_flow_control_holdoff_mode" type="string">
          <ipxact:name>bb_f_ehip_mac_flow_control_holdoff_mode</ipxact:name>
          <ipxact:displayName>bb_f_ehip_mac_flow_control_holdoff_mode</ipxact:displayName>
          <ipxact:value>MAC_PER_QUEUE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_mac_rxcrc_covers_preamble" type="string">
          <ipxact:name>bb_f_ehip_mac_rxcrc_covers_preamble</ipxact:name>
          <ipxact:displayName>bb_f_ehip_mac_rxcrc_covers_preamble</ipxact:displayName>
          <ipxact:value>DISABLE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_mac_txcrc_covers_preamble" type="string">
          <ipxact:name>bb_f_ehip_mac_txcrc_covers_preamble</ipxact:name>
          <ipxact:displayName>bb_f_ehip_mac_txcrc_covers_preamble</ipxact:displayName>
          <ipxact:value>DISABLE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_mac_disable_link_fault_rf" type="string">
          <ipxact:name>bb_f_ehip_mac_disable_link_fault_rf</ipxact:name>
          <ipxact:displayName>bb_f_ehip_mac_disable_link_fault_rf</ipxact:displayName>
          <ipxact:value>DISABLE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_mac_force_link_fault_rf" type="string">
          <ipxact:name>bb_f_ehip_mac_force_link_fault_rf</ipxact:name>
          <ipxact:displayName>bb_f_ehip_mac_force_link_fault_rf</ipxact:displayName>
          <ipxact:value>DISABLE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_lpbk_mode" type="string">
          <ipxact:name>bb_f_ehip_lpbk_mode</ipxact:name>
          <ipxact:displayName>bb_f_ehip_lpbk_mode</ipxact:displayName>
          <ipxact:value>LPBK_MODE_DISABLED</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_rx_en" type="string">
          <ipxact:name>bb_f_ehip_rx_en</ipxact:name>
          <ipxact:displayName>bb_f_ehip_rx_en</ipxact:displayName>
          <ipxact:value>TRUE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_tx_en" type="string">
          <ipxact:name>bb_f_ehip_tx_en</ipxact:name>
          <ipxact:displayName>bb_f_ehip_tx_en</ipxact:displayName>
          <ipxact:value>TRUE</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bb_f_ehip_mac_tx_pause_daddr" type="string">
          <ipxact:name>bb_f_ehip_mac_tx_pause_daddr</ipxact:name>
          <ipxact:displayName>bb_f_ehip_mac_tx_pause_daddr</ipxact:displayName>
          <ipxact:value>1652522221569</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="EXAMPLE_DESIGN" type="int">
          <ipxact:name>EXAMPLE_DESIGN</ipxact:name>
          <ipxact:displayName>Select Design</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="GEN_SIM" type="int">
          <ipxact:name>GEN_SIM</ipxact:name>
          <ipxact:displayName>Simulation</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="GEN_SYNTH" type="int">
          <ipxact:name>GEN_SYNTH</ipxact:name>
          <ipxact:displayName>Synthesis</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="HDL_FORMAT" type="int">
          <ipxact:name>HDL_FORMAT</ipxact:name>
          <ipxact:displayName>Generate File Format</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DEV_BOARD" type="int">
          <ipxact:name>DEV_BOARD</ipxact:name>
          <ipxact:displayName>Select Board</ipxact:displayName>
          <ipxact:value>1</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="ENABLE_PTP_CHECK" type="int">
          <ipxact:name>ENABLE_PTP_CHECK</ipxact:name>
          <ipxact:displayName>ENABLE_PTP_CHECK</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DEVICE" type="string">
          <ipxact:name>DEVICE</ipxact:name>
          <ipxact:displayName>DEVICE</ipxact:displayName>
          <ipxact:value>AGIB027R29A1E2VR0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="DEVICE_FAMILY" type="string">
          <ipxact:name>DEVICE_FAMILY</ipxact:name>
          <ipxact:displayName>DEVICE_FAMILY</ipxact:displayName>
          <ipxact:value>Agilex</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="die_types" type="string">
          <ipxact:name>die_types</ipxact:name>
          <ipxact:displayName>die_types</ipxact:displayName>
          <ipxact:value>HSSI_GDR,HSSI_RNR,MAIN_FM8</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="die_revisions" type="string">
          <ipxact:name>die_revisions</ipxact:name>
          <ipxact:displayName>die_revisions</ipxact:displayName>
          <ipxact:value>HSSI_GDR_REVA,HSSI_RNR_REVA,MAIN_FM8_REVA</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="device_highspeed_tile" type="string">
          <ipxact:name>device_highspeed_tile</ipxact:name>
          <ipxact:displayName>device_highspeed_tile</ipxact:displayName>
          <ipxact:value>F-Tile</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </altera:altera_module_parameters>
    <altera:altera_system_parameters>
      <ipxact:parameters>
        <ipxact:parameter parameterId="board" type="string">
          <ipxact:name>board</ipxact:name>
          <ipxact:displayName>Board</ipxact:displayName>
          <ipxact:value>Unknown</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="device" type="string">
          <ipxact:name>device</ipxact:name>
          <ipxact:displayName>Device</ipxact:displayName>
          <ipxact:value>AGIB027R29A1E2VR0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="deviceFamily" type="string">
          <ipxact:name>deviceFamily</ipxact:name>
          <ipxact:displayName>Device family</ipxact:displayName>
          <ipxact:value>Agilex</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="deviceSpeedGrade" type="string">
          <ipxact:name>deviceSpeedGrade</ipxact:name>
          <ipxact:displayName>Device Speed Grade</ipxact:displayName>
          <ipxact:value>2</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="generationId" type="int">
          <ipxact:name>generationId</ipxact:name>
          <ipxact:displayName>Generation Id</ipxact:displayName>
          <ipxact:value>0</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="bonusData" type="string">
          <ipxact:name>bonusData</ipxact:name>
          <ipxact:displayName>bonusData</ipxact:displayName>
          <ipxact:value>bonusData 
{
   element eth_f_0
   {
      datum _sortIndex
      {
         value = "0";
         type = "int";
      }
   }
}
</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="hideFromIPCatalog" type="bit">
          <ipxact:name>hideFromIPCatalog</ipxact:name>
          <ipxact:displayName>Hide from IP Catalog</ipxact:displayName>
          <ipxact:value>true</ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="lockedInterfaceDefinition" type="string">
          <ipxact:name>lockedInterfaceDefinition</ipxact:name>
          <ipxact:displayName>lockedInterfaceDefinition</ipxact:displayName>
          <ipxact:value></ipxact:value>
        </ipxact:parameter>
        <ipxact:parameter parameterId="systemInfos" type="string">
          <ipxact:name>systemInfos</ipxact:name>
          <ipxact:displayName>systemInfos</ipxact:displayName>
          <ipxact:value>&lt;systemInfosDefinition&gt;
    &lt;connPtSystemInfos&gt;
        &lt;entry&gt;
            &lt;key&gt;clk_rec_div&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;clk_rec_div&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;clk_rec_div64&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;clk_rec_div64&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;clk_tx_div&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;clk_tx_div&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;o_clk_pll&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;o_clk_pll&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;CLOCK_RATE&lt;/key&gt;
                        &lt;value&gt;0&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;reconfig_eth_slave&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;reconfig_eth_slave&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='reconfig_eth_slave' start='0x0' end='0x10000' datawidth='32' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;value&gt;16&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;reconfig_xcvr_slave_0&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;reconfig_xcvr_slave_0&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='reconfig_xcvr_slave_0' start='0x0' end='0x100000' datawidth='32' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;value&gt;20&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
        &lt;entry&gt;
            &lt;key&gt;reconfig_xcvr_slave_1&lt;/key&gt;
            &lt;value&gt;
                &lt;connectionPointName&gt;reconfig_xcvr_slave_1&lt;/connectionPointName&gt;
                &lt;suppliedSystemInfos/&gt;
                &lt;consumedSystemInfos&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_MAP&lt;/key&gt;
                        &lt;value&gt;&amp;lt;address-map&amp;gt;&amp;lt;slave name='reconfig_xcvr_slave_1' start='0x0' end='0x100000' datawidth='32' /&amp;gt;&amp;lt;/address-map&amp;gt;&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;ADDRESS_WIDTH&lt;/key&gt;
                        &lt;value&gt;20&lt;/value&gt;
                    &lt;/entry&gt;
                    &lt;entry&gt;
                        &lt;key&gt;MAX_SLAVE_DATA_WIDTH&lt;/key&gt;
                        &lt;value&gt;32&lt;/value&gt;
                    &lt;/entry&gt;
                &lt;/consumedSystemInfos&gt;
            &lt;/value&gt;
        &lt;/entry&gt;
    &lt;/connPtSystemInfos&gt;
&lt;/systemInfosDefinition&gt;</ipxact:value>
        </ipxact:parameter>
      </ipxact:parameters>
    </altera:altera_system_parameters>
    <altera:altera_interface_boundary>
      <altera:interface_mapping altera:name="clk_rec_div" altera:internal="eth_f_0.clk_rec_div" altera:type="clock" altera:dir="start">
        <altera:port_mapping altera:name="o_clk_rec_div" altera:internal="o_clk_rec_div"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="clk_rec_div64" altera:internal="eth_f_0.clk_rec_div64" altera:type="clock" altera:dir="start">
        <altera:port_mapping altera:name="o_clk_rec_div64" altera:internal="o_clk_rec_div64"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="clk_tx_div" altera:internal="eth_f_0.clk_tx_div" altera:type="clock" altera:dir="start">
        <altera:port_mapping altera:name="o_clk_tx_div" altera:internal="o_clk_tx_div"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="clock_status_ports" altera:internal="eth_f_0.clock_status_ports" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="o_cdr_lock" altera:internal="o_cdr_lock"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_pcs_ready" altera:internal="o_rx_pcs_ready"></altera:port_mapping>
        <altera:port_mapping altera:name="o_tx_lanes_stable" altera:internal="o_tx_lanes_stable"></altera:port_mapping>
        <altera:port_mapping altera:name="o_tx_pll_locked" altera:internal="o_tx_pll_locked"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_clk_pll" altera:internal="eth_f_0.i_clk_pll" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="i_clk_pll" altera:internal="i_clk_pll"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_clk_ref" altera:internal="eth_f_0.i_clk_ref" altera:type="ftile_hssi_reference_clock" altera:dir="end">
        <altera:port_mapping altera:name="i_clk_ref" altera:internal="i_clk_ref"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_clk_sys" altera:internal="eth_f_0.i_clk_sys" altera:type="ftile_hssi_system_clock" altera:dir="end">
        <altera:port_mapping altera:name="i_clk_sys" altera:internal="i_clk_sys"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_reconfig_clk" altera:internal="eth_f_0.i_reconfig_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="i_reconfig_clk" altera:internal="i_reconfig_clk"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_reconfig_reset" altera:internal="eth_f_0.i_reconfig_reset" altera:type="reset" altera:dir="end">
        <altera:port_mapping altera:name="i_reconfig_reset" altera:internal="i_reconfig_reset"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_rst_n" altera:internal="eth_f_0.i_rst_n" altera:type="reset" altera:dir="end">
        <altera:port_mapping altera:name="i_rst_n" altera:internal="i_rst_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_rx_clk" altera:internal="eth_f_0.i_rx_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="i_clk_rx" altera:internal="i_clk_rx"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_rx_rst_n" altera:internal="eth_f_0.i_rx_rst_n" altera:type="reset" altera:dir="end">
        <altera:port_mapping altera:name="i_rx_rst_n" altera:internal="i_rx_rst_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_tx_clk" altera:internal="eth_f_0.i_tx_clk" altera:type="clock" altera:dir="end">
        <altera:port_mapping altera:name="i_clk_tx" altera:internal="i_clk_tx"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="i_tx_rst_n" altera:internal="eth_f_0.i_tx_rst_n" altera:type="reset" altera:dir="end">
        <altera:port_mapping altera:name="i_tx_rst_n" altera:internal="i_tx_rst_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="o_cdr_lock" altera:internal="eth_f_0.o_cdr_lock"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_clk_pll" altera:internal="eth_f_0.o_clk_pll" altera:type="clock" altera:dir="start">
        <altera:port_mapping altera:name="o_clk_pll" altera:internal="o_clk_pll"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="o_clk_rec_div" altera:internal="eth_f_0.o_clk_rec_div"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_clk_rec_div64" altera:internal="eth_f_0.o_clk_rec_div64"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_clk_tx_div" altera:internal="eth_f_0.o_clk_tx_div"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_rst_ack_n" altera:internal="eth_f_0.o_rst_ack_n"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_rx_pcs_ready" altera:internal="eth_f_0.o_rx_pcs_ready"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_rx_rst_ack_n" altera:internal="eth_f_0.o_rx_rst_ack_n"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_sys_pll_locked" altera:internal="eth_f_0.o_sys_pll_locked" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="o_sys_pll_locked" altera:internal="o_sys_pll_locked"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="o_tx_lanes_stable" altera:internal="eth_f_0.o_tx_lanes_stable"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_tx_pll_locked" altera:internal="eth_f_0.o_tx_pll_locked"></altera:interface_mapping>
      <altera:interface_mapping altera:name="o_tx_rst_ack_n" altera:internal="eth_f_0.o_tx_rst_ack_n"></altera:interface_mapping>
      <altera:interface_mapping altera:name="pfc_ports" altera:internal="eth_f_0.pfc_ports" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="i_tx_pause" altera:internal="i_tx_pause"></altera:port_mapping>
        <altera:port_mapping altera:name="i_tx_pfc" altera:internal="i_tx_pfc"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_pause" altera:internal="o_rx_pause"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_pfc" altera:internal="o_rx_pfc"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="reconfig_eth_slave" altera:internal="eth_f_0.reconfig_eth_slave" altera:type="avalon" altera:dir="end">
        <altera:port_mapping altera:name="i_reconfig_eth_addr" altera:internal="i_reconfig_eth_addr"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_eth_byteenable" altera:internal="i_reconfig_eth_byteenable"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_eth_read" altera:internal="i_reconfig_eth_read"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_eth_write" altera:internal="i_reconfig_eth_write"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_eth_writedata" altera:internal="i_reconfig_eth_writedata"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_eth_readdata" altera:internal="o_reconfig_eth_readdata"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_eth_readdata_valid" altera:internal="o_reconfig_eth_readdata_valid"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_eth_waitrequest" altera:internal="o_reconfig_eth_waitrequest"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="reconfig_xcvr_slave_0" altera:internal="eth_f_0.reconfig_xcvr_slave_0" altera:type="avalon" altera:dir="end">
        <altera:port_mapping altera:name="i_reconfig_xcvr0_addr" altera:internal="i_reconfig_xcvr0_addr"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_xcvr0_byteenable" altera:internal="i_reconfig_xcvr0_byteenable"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_xcvr0_read" altera:internal="i_reconfig_xcvr0_read"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_xcvr0_write" altera:internal="i_reconfig_xcvr0_write"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_xcvr0_writedata" altera:internal="i_reconfig_xcvr0_writedata"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_xcvr0_readdata" altera:internal="o_reconfig_xcvr0_readdata"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_xcvr0_readdata_valid" altera:internal="o_reconfig_xcvr0_readdata_valid"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_xcvr0_waitrequest" altera:internal="o_reconfig_xcvr0_waitrequest"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="reconfig_xcvr_slave_1" altera:internal="eth_f_0.reconfig_xcvr_slave_1" altera:type="avalon" altera:dir="end">
        <altera:port_mapping altera:name="i_reconfig_xcvr1_addr" altera:internal="i_reconfig_xcvr1_addr"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_xcvr1_byteenable" altera:internal="i_reconfig_xcvr1_byteenable"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_xcvr1_read" altera:internal="i_reconfig_xcvr1_read"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_xcvr1_write" altera:internal="i_reconfig_xcvr1_write"></altera:port_mapping>
        <altera:port_mapping altera:name="i_reconfig_xcvr1_writedata" altera:internal="i_reconfig_xcvr1_writedata"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_xcvr1_readdata" altera:internal="o_reconfig_xcvr1_readdata"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_xcvr1_readdata_valid" altera:internal="o_reconfig_xcvr1_readdata_valid"></altera:port_mapping>
        <altera:port_mapping altera:name="o_reconfig_xcvr1_waitrequest" altera:internal="o_reconfig_xcvr1_waitrequest"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="reset_status_ports" altera:internal="eth_f_0.reset_status_ports" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="o_rst_ack_n" altera:internal="o_rst_ack_n"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_rst_ack_n" altera:internal="o_rx_rst_ack_n"></altera:port_mapping>
        <altera:port_mapping altera:name="o_tx_rst_ack_n" altera:internal="o_tx_rst_ack_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="rx_mac_seg" altera:internal="eth_f_0.rx_mac_seg" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="o_rx_mac_data" altera:internal="o_rx_mac_data"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_mac_eop_empty" altera:internal="o_rx_mac_eop_empty"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_mac_error" altera:internal="o_rx_mac_error"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_mac_fcs_error" altera:internal="o_rx_mac_fcs_error"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_mac_inframe" altera:internal="o_rx_mac_inframe"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_mac_status" altera:internal="o_rx_mac_status"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_mac_valid" altera:internal="o_rx_mac_valid"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="serial" altera:internal="eth_f_0.serial" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="i_rx_serial" altera:internal="i_rx_serial"></altera:port_mapping>
        <altera:port_mapping altera:name="i_rx_serial_n" altera:internal="i_rx_serial_n"></altera:port_mapping>
        <altera:port_mapping altera:name="o_tx_serial" altera:internal="o_tx_serial"></altera:port_mapping>
        <altera:port_mapping altera:name="o_tx_serial_n" altera:internal="o_tx_serial_n"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="status_ports" altera:internal="eth_f_0.status_ports" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="i_stats_snapshot" altera:internal="i_stats_snapshot"></altera:port_mapping>
        <altera:port_mapping altera:name="o_local_fault_status" altera:internal="o_local_fault_status"></altera:port_mapping>
        <altera:port_mapping altera:name="o_remote_fault_status" altera:internal="o_remote_fault_status"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_am_lock" altera:internal="o_rx_am_lock"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_block_lock" altera:internal="o_rx_block_lock"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_hi_ber" altera:internal="o_rx_hi_ber"></altera:port_mapping>
        <altera:port_mapping altera:name="o_rx_pcs_fully_aligned" altera:internal="o_rx_pcs_fully_aligned"></altera:port_mapping>
      </altera:interface_mapping>
      <altera:interface_mapping altera:name="tx_mac_seg" altera:internal="eth_f_0.tx_mac_seg" altera:type="conduit" altera:dir="end">
        <altera:port_mapping altera:name="i_tx_mac_data" altera:internal="i_tx_mac_data"></altera:port_mapping>
        <altera:port_mapping altera:name="i_tx_mac_eop_empty" altera:internal="i_tx_mac_eop_empty"></altera:port_mapping>
        <altera:port_mapping altera:name="i_tx_mac_error" altera:internal="i_tx_mac_error"></altera:port_mapping>
        <altera:port_mapping altera:name="i_tx_mac_inframe" altera:internal="i_tx_mac_inframe"></altera:port_mapping>
        <altera:port_mapping altera:name="i_tx_mac_skip_crc" altera:internal="i_tx_mac_skip_crc"></altera:port_mapping>
        <altera:port_mapping altera:name="i_tx_mac_valid" altera:internal="i_tx_mac_valid"></altera:port_mapping>
        <altera:port_mapping altera:name="o_tx_mac_ready" altera:internal="o_tx_mac_ready"></altera:port_mapping>
      </altera:interface_mapping>
    </altera:altera_interface_boundary>
    <altera:altera_has_warnings>false</altera:altera_has_warnings>
    <altera:altera_has_errors>false</altera:altera_has_errors>
  </ipxact:vendorExtensions>
</ipxact:component>