Simulator report for registr
Mon Oct 22 12:00:22 2018
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 121 nodes    ;
; Simulation Coverage         ;      63.31 % ;
; Total Number of Transitions ; 318          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
; Device                      ; EP3C5F256C6  ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Timing     ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport  ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport  ; Transport     ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      63.31 % ;
; Total nodes checked                                 ; 121          ;
; Total output ports checked                          ; 169          ;
; Total output ports with complete 1/0-value coverage ; 107          ;
; Total output ports with no 1/0-value coverage       ; 38           ;
; Total output ports with no 1-value coverage         ; 38           ;
; Total output ports with no 0-value coverage         ; 62           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                        ;
+-----------------------------------------------------------+---------------------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                                    ; Output Port Type ;
+-----------------------------------------------------------+---------------------------------------------------------------------+------------------+
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2            ; dataout2         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT1   ; dataout3         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT2   ; dataout4         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT3   ; dataout5         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT4   ; dataout6         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT5   ; dataout7         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT6   ; dataout8         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT7   ; dataout9         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT8   ; dataout10        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT9   ; dataout11        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT10  ; dataout12        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT11  ; dataout13        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT12  ; dataout14        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT13  ; dataout15        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT14  ; dataout16        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2  ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_out2~DATAOUT15  ; dataout17        ;
; |registr|DATA_OUT[0]~17                                   ; |registr|DATA_OUT[0]~17                                             ; combout          ;
; |registr|DATA_OUT[0]~17                                   ; |registr|DATA_OUT[0]~18                                             ; cout             ;
; |registr|DATA_OUT[1]~19                                   ; |registr|DATA_OUT[1]~19                                             ; combout          ;
; |registr|DATA_OUT[1]~19                                   ; |registr|DATA_OUT[1]~20                                             ; cout             ;
; |registr|DATA_OUT[2]~21                                   ; |registr|DATA_OUT[2]~21                                             ; combout          ;
; |registr|DATA_OUT[2]~21                                   ; |registr|DATA_OUT[2]~22                                             ; cout             ;
; |registr|DATA_OUT[3]~23                                   ; |registr|DATA_OUT[3]~23                                             ; combout          ;
; |registr|DATA_OUT[3]~23                                   ; |registr|DATA_OUT[3]~24                                             ; cout             ;
; |registr|DATA_OUT[4]~25                                   ; |registr|DATA_OUT[4]~25                                             ; combout          ;
; |registr|DATA_OUT[4]~25                                   ; |registr|DATA_OUT[4]~26                                             ; cout             ;
; |registr|DATA_OUT[5]~27                                   ; |registr|DATA_OUT[5]~27                                             ; combout          ;
; |registr|DATA_OUT[5]~27                                   ; |registr|DATA_OUT[5]~28                                             ; cout             ;
; |registr|DATA_OUT[6]~29                                   ; |registr|DATA_OUT[6]~29                                             ; combout          ;
; |registr|DATA_OUT[6]~29                                   ; |registr|DATA_OUT[6]~30                                             ; cout             ;
; |registr|DATA_OUT[7]~31                                   ; |registr|DATA_OUT[7]~31                                             ; combout          ;
; |registr|DATA_OUT[7]~31                                   ; |registr|DATA_OUT[7]~32                                             ; cout             ;
; |registr|DATA_OUT[8]~33                                   ; |registr|DATA_OUT[8]~33                                             ; combout          ;
; |registr|DATA_OUT[9]~35                                   ; |registr|DATA_OUT[9]~35                                             ; combout          ;
; |registr|DATA_OUT[10]~37                                  ; |registr|DATA_OUT[10]~37                                            ; combout          ;
; |registr|DATA_OUT[11]~39                                  ; |registr|DATA_OUT[11]~39                                            ; combout          ;
; |registr|DATA_OUT[12]~41                                  ; |registr|DATA_OUT[12]~41                                            ; combout          ;
; |registr|DATA_OUT[13]~43                                  ; |registr|DATA_OUT[13]~43                                            ; combout          ;
; |registr|DATA_OUT[14]~45                                  ; |registr|DATA_OUT[14]~45                                            ; combout          ;
; |registr|DATA_OUT[15]~47                                  ; |registr|DATA_OUT[15]~47                                            ; combout          ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1           ; dataout2         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT1  ; dataout3         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT2  ; dataout4         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT3  ; dataout5         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT4  ; dataout6         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT5  ; dataout7         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT6  ; dataout8         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT7  ; dataout9         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT8  ; dataout10        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT9  ; dataout11        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT10 ; dataout12        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT11 ; dataout13        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT12 ; dataout14        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT13 ; dataout15        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT14 ; dataout16        ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT15 ; dataout17        ;
; |registr|clk~input                                        ; |registr|clk~input                                                  ; o                ;
; |registr|clk                                              ; |registr|clk                                                        ; padout           ;
; |registr|C[0]~input                                       ; |registr|C[0]~input                                                 ; o                ;
; |registr|C[0]                                             ; |registr|C[0]                                                       ; padout           ;
; |registr|C[1]~input                                       ; |registr|C[1]~input                                                 ; o                ;
; |registr|C[1]                                             ; |registr|C[1]                                                       ; padout           ;
; |registr|C[2]~input                                       ; |registr|C[2]~input                                                 ; o                ;
; |registr|C[2]                                             ; |registr|C[2]                                                       ; padout           ;
; |registr|C[3]~input                                       ; |registr|C[3]~input                                                 ; o                ;
; |registr|C[3]                                             ; |registr|C[3]                                                       ; padout           ;
; |registr|C[4]~input                                       ; |registr|C[4]~input                                                 ; o                ;
; |registr|C[4]                                             ; |registr|C[4]                                                       ; padout           ;
; |registr|C[5]~input                                       ; |registr|C[5]~input                                                 ; o                ;
; |registr|C[5]                                             ; |registr|C[5]                                                       ; padout           ;
; |registr|C[6]~input                                       ; |registr|C[6]~input                                                 ; o                ;
; |registr|C[6]                                             ; |registr|C[6]                                                       ; padout           ;
; |registr|C[7]~input                                       ; |registr|C[7]~input                                                 ; o                ;
; |registr|C[7]                                             ; |registr|C[7]                                                       ; padout           ;
; |registr|A[0]~input                                       ; |registr|A[0]~input                                                 ; o                ;
; |registr|A[0]                                             ; |registr|A[0]                                                       ; padout           ;
; |registr|A[1]~input                                       ; |registr|A[1]~input                                                 ; o                ;
; |registr|A[1]                                             ; |registr|A[1]                                                       ; padout           ;
; |registr|A[2]~input                                       ; |registr|A[2]~input                                                 ; o                ;
; |registr|A[2]                                             ; |registr|A[2]                                                       ; padout           ;
; |registr|A[3]~input                                       ; |registr|A[3]~input                                                 ; o                ;
; |registr|A[3]                                             ; |registr|A[3]                                                       ; padout           ;
; |registr|A[4]~input                                       ; |registr|A[4]~input                                                 ; o                ;
; |registr|A[4]                                             ; |registr|A[4]                                                       ; padout           ;
; |registr|A[5]~input                                       ; |registr|A[5]~input                                                 ; o                ;
; |registr|A[5]                                             ; |registr|A[5]                                                       ; padout           ;
; |registr|A[6]~input                                       ; |registr|A[6]~input                                                 ; o                ;
; |registr|A[6]                                             ; |registr|A[6]                                                       ; padout           ;
; |registr|A[7]~input                                       ; |registr|A[7]~input                                                 ; o                ;
; |registr|A[7]                                             ; |registr|A[7]                                                       ; padout           ;
; |registr|B[0]~input                                       ; |registr|B[0]~input                                                 ; o                ;
; |registr|B[0]                                             ; |registr|B[0]                                                       ; padout           ;
; |registr|B[1]~input                                       ; |registr|B[1]~input                                                 ; o                ;
; |registr|B[1]                                             ; |registr|B[1]                                                       ; padout           ;
; |registr|B[2]~input                                       ; |registr|B[2]~input                                                 ; o                ;
; |registr|B[2]                                             ; |registr|B[2]                                                       ; padout           ;
; |registr|B[3]~input                                       ; |registr|B[3]~input                                                 ; o                ;
; |registr|B[3]                                             ; |registr|B[3]                                                       ; padout           ;
; |registr|B[4]~input                                       ; |registr|B[4]~input                                                 ; o                ;
; |registr|B[4]                                             ; |registr|B[4]                                                       ; padout           ;
; |registr|B[5]~input                                       ; |registr|B[5]~input                                                 ; o                ;
; |registr|B[5]                                             ; |registr|B[5]                                                       ; padout           ;
; |registr|B[6]~input                                       ; |registr|B[6]~input                                                 ; o                ;
; |registr|B[6]                                             ; |registr|B[6]                                                       ; padout           ;
; |registr|B[7]~input                                       ; |registr|B[7]~input                                                 ; o                ;
; |registr|B[7]                                             ; |registr|B[7]                                                       ; padout           ;
; |registr|clk~inputclkctrl                                 ; |registr|clk~inputclkctrl                                           ; outclk           ;
+-----------------------------------------------------------+---------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                   ;
+-----------------------------------------------------------+-------------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                            ; Output Port Type ;
+-----------------------------------------------------------+-------------------------------------------------------------+------------------+
; |registr|DATA_OUT[0]~reg0                                 ; |registr|DATA_OUT[0]~reg0                                   ; q                ;
; |registr|DATA_OUT[1]~reg0                                 ; |registr|DATA_OUT[1]~reg0                                   ; q                ;
; |registr|DATA_OUT[2]~reg0                                 ; |registr|DATA_OUT[2]~reg0                                   ; q                ;
; |registr|DATA_OUT[3]~reg0                                 ; |registr|DATA_OUT[3]~reg0                                   ; q                ;
; |registr|DATA_OUT[4]~reg0                                 ; |registr|DATA_OUT[4]~reg0                                   ; q                ;
; |registr|DATA_OUT[5]~reg0                                 ; |registr|DATA_OUT[5]~reg0                                   ; q                ;
; |registr|DATA_OUT[6]~reg0                                 ; |registr|DATA_OUT[6]~reg0                                   ; q                ;
; |registr|DATA_OUT[7]~reg0                                 ; |registr|DATA_OUT[7]~reg0                                   ; q                ;
; |registr|DATA_OUT[16]~reg0                                ; |registr|DATA_OUT[16]~reg0                                  ; q                ;
; |registr|DATA_OUT[8]~33                                   ; |registr|DATA_OUT[8]~34                                     ; cout             ;
; |registr|DATA_OUT[9]~35                                   ; |registr|DATA_OUT[9]~36                                     ; cout             ;
; |registr|DATA_OUT[10]~37                                  ; |registr|DATA_OUT[10]~38                                    ; cout             ;
; |registr|DATA_OUT[11]~39                                  ; |registr|DATA_OUT[11]~40                                    ; cout             ;
; |registr|DATA_OUT[12]~41                                  ; |registr|DATA_OUT[12]~42                                    ; cout             ;
; |registr|DATA_OUT[13]~43                                  ; |registr|DATA_OUT[13]~44                                    ; cout             ;
; |registr|DATA_OUT[14]~45                                  ; |registr|DATA_OUT[14]~46                                    ; cout             ;
; |registr|DATA_OUT[15]~47                                  ; |registr|DATA_OUT[15]~48                                    ; cout             ;
; |registr|DATA_OUT[16]~49                                  ; |registr|DATA_OUT[16]~49                                    ; combout          ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~0 ; dataout0         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~1 ; dataout1         ;
; |registr|DATA_OUT[0]~output                               ; |registr|DATA_OUT[0]~output                                 ; o                ;
; |registr|DATA_OUT[0]                                      ; |registr|DATA_OUT[0]                                        ; padout           ;
; |registr|DATA_OUT[1]~output                               ; |registr|DATA_OUT[1]~output                                 ; o                ;
; |registr|DATA_OUT[1]                                      ; |registr|DATA_OUT[1]                                        ; padout           ;
; |registr|DATA_OUT[2]~output                               ; |registr|DATA_OUT[2]~output                                 ; o                ;
; |registr|DATA_OUT[2]                                      ; |registr|DATA_OUT[2]                                        ; padout           ;
; |registr|DATA_OUT[3]~output                               ; |registr|DATA_OUT[3]~output                                 ; o                ;
; |registr|DATA_OUT[3]                                      ; |registr|DATA_OUT[3]                                        ; padout           ;
; |registr|DATA_OUT[4]~output                               ; |registr|DATA_OUT[4]~output                                 ; o                ;
; |registr|DATA_OUT[4]                                      ; |registr|DATA_OUT[4]                                        ; padout           ;
; |registr|DATA_OUT[5]~output                               ; |registr|DATA_OUT[5]~output                                 ; o                ;
; |registr|DATA_OUT[5]                                      ; |registr|DATA_OUT[5]                                        ; padout           ;
; |registr|DATA_OUT[6]~output                               ; |registr|DATA_OUT[6]~output                                 ; o                ;
; |registr|DATA_OUT[6]                                      ; |registr|DATA_OUT[6]                                        ; padout           ;
; |registr|DATA_OUT[7]~output                               ; |registr|DATA_OUT[7]~output                                 ; o                ;
; |registr|DATA_OUT[7]                                      ; |registr|DATA_OUT[7]                                        ; padout           ;
; |registr|DATA_OUT[16]~output                              ; |registr|DATA_OUT[16]~output                                ; o                ;
; |registr|DATA_OUT[16]                                     ; |registr|DATA_OUT[16]                                       ; padout           ;
+-----------------------------------------------------------+-------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                   ;
+-----------------------------------------------------------+-------------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                            ; Output Port Type ;
+-----------------------------------------------------------+-------------------------------------------------------------+------------------+
; |registr|DATA_OUT[0]~reg0                                 ; |registr|DATA_OUT[0]~reg0                                   ; q                ;
; |registr|DATA_OUT[1]~reg0                                 ; |registr|DATA_OUT[1]~reg0                                   ; q                ;
; |registr|DATA_OUT[2]~reg0                                 ; |registr|DATA_OUT[2]~reg0                                   ; q                ;
; |registr|DATA_OUT[3]~reg0                                 ; |registr|DATA_OUT[3]~reg0                                   ; q                ;
; |registr|DATA_OUT[4]~reg0                                 ; |registr|DATA_OUT[4]~reg0                                   ; q                ;
; |registr|DATA_OUT[5]~reg0                                 ; |registr|DATA_OUT[5]~reg0                                   ; q                ;
; |registr|DATA_OUT[6]~reg0                                 ; |registr|DATA_OUT[6]~reg0                                   ; q                ;
; |registr|DATA_OUT[7]~reg0                                 ; |registr|DATA_OUT[7]~reg0                                   ; q                ;
; |registr|DATA_OUT[8]~reg0                                 ; |registr|DATA_OUT[8]~reg0                                   ; q                ;
; |registr|DATA_OUT[9]~reg0                                 ; |registr|DATA_OUT[9]~reg0                                   ; q                ;
; |registr|DATA_OUT[10]~reg0                                ; |registr|DATA_OUT[10]~reg0                                  ; q                ;
; |registr|DATA_OUT[11]~reg0                                ; |registr|DATA_OUT[11]~reg0                                  ; q                ;
; |registr|DATA_OUT[12]~reg0                                ; |registr|DATA_OUT[12]~reg0                                  ; q                ;
; |registr|DATA_OUT[13]~reg0                                ; |registr|DATA_OUT[13]~reg0                                  ; q                ;
; |registr|DATA_OUT[14]~reg0                                ; |registr|DATA_OUT[14]~reg0                                  ; q                ;
; |registr|DATA_OUT[15]~reg0                                ; |registr|DATA_OUT[15]~reg0                                  ; q                ;
; |registr|DATA_OUT[16]~reg0                                ; |registr|DATA_OUT[16]~reg0                                  ; q                ;
; |registr|DATA_OUT[8]~33                                   ; |registr|DATA_OUT[8]~34                                     ; cout             ;
; |registr|DATA_OUT[9]~35                                   ; |registr|DATA_OUT[9]~36                                     ; cout             ;
; |registr|DATA_OUT[10]~37                                  ; |registr|DATA_OUT[10]~38                                    ; cout             ;
; |registr|DATA_OUT[11]~39                                  ; |registr|DATA_OUT[11]~40                                    ; cout             ;
; |registr|DATA_OUT[12]~41                                  ; |registr|DATA_OUT[12]~42                                    ; cout             ;
; |registr|DATA_OUT[13]~43                                  ; |registr|DATA_OUT[13]~44                                    ; cout             ;
; |registr|DATA_OUT[14]~45                                  ; |registr|DATA_OUT[14]~46                                    ; cout             ;
; |registr|DATA_OUT[15]~47                                  ; |registr|DATA_OUT[15]~48                                    ; cout             ;
; |registr|DATA_OUT[16]~49                                  ; |registr|DATA_OUT[16]~49                                    ; combout          ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~0 ; dataout0         ;
; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ; |registr|lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~1 ; dataout1         ;
; |registr|DATA_OUT[0]~output                               ; |registr|DATA_OUT[0]~output                                 ; o                ;
; |registr|DATA_OUT[0]                                      ; |registr|DATA_OUT[0]                                        ; padout           ;
; |registr|DATA_OUT[1]~output                               ; |registr|DATA_OUT[1]~output                                 ; o                ;
; |registr|DATA_OUT[1]                                      ; |registr|DATA_OUT[1]                                        ; padout           ;
; |registr|DATA_OUT[2]~output                               ; |registr|DATA_OUT[2]~output                                 ; o                ;
; |registr|DATA_OUT[2]                                      ; |registr|DATA_OUT[2]                                        ; padout           ;
; |registr|DATA_OUT[3]~output                               ; |registr|DATA_OUT[3]~output                                 ; o                ;
; |registr|DATA_OUT[3]                                      ; |registr|DATA_OUT[3]                                        ; padout           ;
; |registr|DATA_OUT[4]~output                               ; |registr|DATA_OUT[4]~output                                 ; o                ;
; |registr|DATA_OUT[4]                                      ; |registr|DATA_OUT[4]                                        ; padout           ;
; |registr|DATA_OUT[5]~output                               ; |registr|DATA_OUT[5]~output                                 ; o                ;
; |registr|DATA_OUT[5]                                      ; |registr|DATA_OUT[5]                                        ; padout           ;
; |registr|DATA_OUT[6]~output                               ; |registr|DATA_OUT[6]~output                                 ; o                ;
; |registr|DATA_OUT[6]                                      ; |registr|DATA_OUT[6]                                        ; padout           ;
; |registr|DATA_OUT[7]~output                               ; |registr|DATA_OUT[7]~output                                 ; o                ;
; |registr|DATA_OUT[7]                                      ; |registr|DATA_OUT[7]                                        ; padout           ;
; |registr|DATA_OUT[8]~output                               ; |registr|DATA_OUT[8]~output                                 ; o                ;
; |registr|DATA_OUT[8]                                      ; |registr|DATA_OUT[8]                                        ; padout           ;
; |registr|DATA_OUT[9]~output                               ; |registr|DATA_OUT[9]~output                                 ; o                ;
; |registr|DATA_OUT[9]                                      ; |registr|DATA_OUT[9]                                        ; padout           ;
; |registr|DATA_OUT[10]~output                              ; |registr|DATA_OUT[10]~output                                ; o                ;
; |registr|DATA_OUT[10]                                     ; |registr|DATA_OUT[10]                                       ; padout           ;
; |registr|DATA_OUT[11]~output                              ; |registr|DATA_OUT[11]~output                                ; o                ;
; |registr|DATA_OUT[11]                                     ; |registr|DATA_OUT[11]                                       ; padout           ;
; |registr|DATA_OUT[12]~output                              ; |registr|DATA_OUT[12]~output                                ; o                ;
; |registr|DATA_OUT[12]                                     ; |registr|DATA_OUT[12]                                       ; padout           ;
; |registr|DATA_OUT[13]~output                              ; |registr|DATA_OUT[13]~output                                ; o                ;
; |registr|DATA_OUT[13]                                     ; |registr|DATA_OUT[13]                                       ; padout           ;
; |registr|DATA_OUT[14]~output                              ; |registr|DATA_OUT[14]~output                                ; o                ;
; |registr|DATA_OUT[14]                                     ; |registr|DATA_OUT[14]                                       ; padout           ;
; |registr|DATA_OUT[15]~output                              ; |registr|DATA_OUT[15]~output                                ; o                ;
; |registr|DATA_OUT[15]                                     ; |registr|DATA_OUT[15]                                       ; padout           ;
; |registr|DATA_OUT[16]~output                              ; |registr|DATA_OUT[16]~output                                ; o                ;
; |registr|DATA_OUT[16]                                     ; |registr|DATA_OUT[16]                                       ; padout           ;
+-----------------------------------------------------------+-------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Mon Oct 22 12:00:21 2018
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off registr -c registr
Info: Using vector source file "D:/GitHub/schoolProjectwc/trunk/Quartus/Romahin A.S/registr/registr.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      63.31 %
Info: Number of transitions in simulation is 318
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 154 megabytes
    Info: Processing ended: Mon Oct 22 12:00:22 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


