{"patent_id": "10-2024-0033202", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0038131", "출원번호": "10-2024-0033202", "발명의 명칭": "인-메모리 컴퓨팅을 위한 범용 메모리", "출원인": "매크로닉스 인터내셔널 컴퍼니 리미티드", "발명자": "리, 펭-민"}}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 트랜지스터; 및제2 트랜지스터를 구비하고,상기 제1 트랜지스터는 상기 제1 트랜지스터를 턴 온하거나 턴 오프하기 위한 게이트 전압을 수신하도록 구성된게이트 단자, 쓰기 전압을 수신하도록 구성된 제1 단자, 그리고 상기 제2 트랜지스터의 게이트 단자에 결합된제2 단자를 가지며,상기 제2 트랜지스터는 상기 제2 트랜지스터의 상기 게이트 단자에 전하 트랩 레이어를 구비하고, 상기 전하 트랩 레이어는, 제1 쓰기 전압이 상기 제1 트랜지스터의 상기 제1 단자에 인가될 때에는 변경이 불가능하고, 상기 제1 쓰기 전압보다 더 큰 제2 쓰기 전압이 상기 제1 트랜지스터의 상기 제1 단자에 인가되는 때에는 변경이 가능하여 상기제2 트랜지스터의 문턱 전압을 변경하도록 구성되는 것을 특징으로 하는 반도체 회로."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 반도체 회로는 제1 모드 및 제2 모드로 동작하도록 구성되며, 상기 제1 모드에서는, 상기 제1 트랜지스터의 상기 제2 단자와 상기 제2 트랜지스터의 상기 게이트 단자 사이의저장 노드의 저장 전위가, 상기 제1 트랜지스터가 턴 온 되어 있는 동안, 상기 제1 트랜지스터의 상기 제1 단자에 인가되는 상기 제1 쓰기 전압에 기초하여 결정되고, 상기 제2 트랜지스터의 문턱 전압은 변경되지 않는 상태로 유지되고, 상기 저장 노드의 상기 저장 전위는 상기 제1 쓰기 전압에 기초하여 반복적으로 변경가능하며, 그리고상기 제2 모드에서는, 상기 제1 트랜지스터가 켜져 있는 동안, 상기 제2 트랜지스터는 프로그래밍되거나 지워져서 상기 제1 트랜지스터의 상기 제1 단자에 인가되는 상기 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며,상기 특정 문턱 전압은 상기 제2 쓰기전압에 기초하여 조정 가능한(tunable) 것을 특징으로 하는 반도체 회로."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서, 상기 제1 모드는 인공지능(AI) 모델의 훈련 모드 또는 동적 랜덤 액세스 메모리(DRAM)-유사모드를 포함하고, 상기 제2 모드는 상기 인공지능(AI) 모델의 추론 모드 또는 비휘발성 메모리(NVM)-유사 모드를 포함하는 것을 특징으로 하는 반도체 회로."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 2 항에 있어서, 상기 저장 노드의 상기 저장 전위는 상기 제 1 모드에서 조정 가능한 가중치에 대응하고, 상기 제 2 트랜지스터의 상기 특정 문턱 전압은 상기 제 2 모드에서 고정된 가중치에 대응하는 것을 특징으로 하는 반도체 회로."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 2 항에 있어서, 상기 제 2 트랜지스터의 상기 특정 문턱 전압은 상기 제 2 모드에서 이진 가중치 \"1\" 또는\"0\"에 대응하는 것을 특징으로 하는 반도체 회로."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 2 항에 있어서, 상기 제2 트랜지스터의 상기 특정 문턱 전압은 상기 제2 모드에서 아날로그 가중치에 대응하고, 상기 특정 문턱 전압은 최소 문턱 전압과 최대 문턱 전압 사이에서 조정 가능한 것을 특징으로 하는 반도체회로.공개특허 10-2025-0038131-3-청구항 7 제 6 항에 있어서, 상기 제2 트랜지스터는 포화 영역에서 동작하도록 구성되고, 상기 제2 모드에서 상기 저장노드의 상기 저장 전위는 상기 제2 트랜지스터와 연관된 포화 전압보다 크고, 그리고상기 제2 트랜지스터는 상기 제2 트랜지스터의 상기 제1 단자에서 이진 입력 신호를 수신하도록 구성되며, 상기이진 입력 신호가 상기 저장 노드의 상기 저장 전위와 상기 최소 문턱 전압 간의 차이보다 큰 전압을 갖는 경우상기 이진 입력 신호는 \"1\"을 나타내고, 상기 이진 입력 신호가 0V와 동일한 전압을 갖는 경우 \"0\"을 나타내는것을 특징으로 하는 반도체 회로."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 6 항에 있어서, 상기 제2 트랜지스터는 트라이오드 영역에서 동작하도록 구성되고, 상기 제2 모드에서 상기저장 노드의 상기 저장 전위는 상기 제2 트랜지스터와 연관된 포화 전압보다 작고, 그리고상기 제2 트랜지스터는 상기 제2 트랜지스터의 상기 제1 단자에서 아날로그 입력 신호를 수신하도록 구성되고,상기 아날로그 입력 신호는 상기 저장 노드의 상기 저장 전위와 상기 최대 문턱 전압 간의 전압 차와 0V 사이의범위의 전압을 갖는 것을 특징으로 하는 반도체 회로."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서, 상기 제2 트랜지스터는 실리콘-산화물-질화물-산화물-실리콘(silicon-oxide-nitride-oxide-silicon: SONOS) 트랜지스터를 포함하고, 상기 제1 트랜지스터는 금속-산화물-반도체(metal-oxide-semiconductor: MOS) 트랜지스터 또는 SONOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 회로."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "메모리 셀들의 어레이;하나 이상의 쓰기 워드 라인(WWLs);하나 이상의 쓰기 비트 라인(WBLs);하나 이상의 읽기 워드 라인(RWLs); 그리고하나 이상의 읽기 비트 라인(RBLs)을 구비하고,여기서 상기 메모리 셀들의 어레이의 각 메모리 셀은:쓰기 트랜지스터; 그리고읽기 트랜지스터를 구비하며,상기 쓰기 트랜지스터는 대응하는 쓰기 워드 라인에 결합된 게이트 단자, 대응하는 쓰기 비트 라인에 결합된 제1 단자, 그리고 상기 읽기 트랜지스터의 게이트 단자에 결합된 제2 단자를 구비하고, 상기 읽기 트랜지스터는대응하는 읽기 비트 라인에 결합된 제1 단자, 그리고 대응하는 읽기 워드 라인에 결합된 제2 단자를 구비하며,그리고상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 게이트 단자에 전하 트랩 레이어를 구비하며, 상기 전하트랩 레이어는: 제1 쓰기 전압이 상기 대응하는 쓰기 비트 라인을 통해 상기 쓰기 트랜지스터의 상기 제1 단자에 인가될 때는변경할 수 없고(unalterable), 상기 제1 쓰기 전압보다 더 큰 제2 쓰기 전압이 상기 대응하는 쓰기 비트 라인을 통해 상기 쓰기 트랜지스터의상기 제1 단자에 인가되는 때는 변경할 수 있어(alterable) 상기 읽기 트랜지스터의 문턱 전압을 변경하도록 구성되는 것을 특징으로 하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서, 상기 메모리 셀들의 어레이는 제1 방향 및 상기 제1 방향에 수직인 제2 방향에 의해 정의된영역에 배열되고, 공개특허 10-2025-0038131-4-상기 하나 이상의 쓰기 워드 라인 각각은 상기 제1 방향을 따라 제1 메모리 셀들의 쓰기 트랜지스터들의 게이트단자들에 결합되고, 상기 하나 이상의 쓰기 비트 라인 각각은 상기 제2 방향을 따라 제2 메모리 셀들의 쓰기 트랜지스터들의 제1 단자들에 결합되고, 상기 하나 이상의 읽기 비트 라인 각각은 상기 제 1 방향을 따라 제 3 메모리 셀들의 읽기 트랜지스터들의 제 1단자들에 결합되고, 그리고 상기 하나 이상의 읽기 워드 라인 각각은 상기 제2 방향을 따라 제4 메모리 셀들의 읽기 트랜지스터들의 제2 단자들에 결합되는 것을 특징으로 하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 10 항에 있어서, 상기 메모리 셀은 제1 모드와 제2 모드로 동작하도록 구성되고, 상기 제1 모드에서는, 상기 쓰기 트랜지스터의 상기 제 2 단자와 상기 읽기 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위는, 상기 쓰기 트랜지스터가 상기 쓰기 트랜지스터의 상기 게이트 단자에 인가되는게이트 전압에 의해 턴 온 되어 있는 동안, 상기 쓰기 트랜지스터의 상기 제 1 단자에 인가되는 상기 제 1 쓰기전압에 기초하여 결정되고, 상기 읽기 트랜지스터의 상기 문턱 전압은 변경되지 않은 상태로 유지되며, 그리고상기 저장 노드의 상기 저장 전위는 상기 제 1 쓰기 전압에 기초하여 반복적으로 변경 가능하고; 그리고 상기 제2 모드에서는, 상기 쓰기 트랜지스터가 켜져 있는 동안, 상기 읽기 트랜지스터는 프로그래밍되거나 지워져서 상기 쓰기 트랜지스터의 상기 제1 단자에 인가되는 상기 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며, 상기 특정 문턱 전압은 상기 제2 쓰기 전압에 기초하여 조정 가능한 것을 특징으로 하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서, 상기 제1 모드는 인공지능(AI) 모델의 훈련 모드 또는 동적 랜덤 액세스 메모리(DRAM)-유사모드를 포함하고, 상기 제2 모드는 상기 인공 지능(AI) 모델의 추론 모드 또는 비휘발성 메모리(NVM)-유사 모드를 포함하는 것을 특징으로 하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서, 상기 저장 노드의 상기 저장 전위는 상기 훈련 모드에서 조정 가능한 가중치에 대응하고,그리고 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 고정 가중치에 대응하는 것을 특징으로 하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 14 항에 있어서, 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 이진 가중치 \"1\" 또는\"0\"에 대응하는 것을 특징으로 하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 14 항에 있어서, 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 아날로그 가중치에 대응하고, 그리고 상기 특정 문턱 전압은 최소 문턱 전압과 최대 문턱 전압 사이에서 조정 가능한 것을 특징으로하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서, 상기 읽기 트랜지스터는 포화 영역에서 동작하도록 구성되고, 상기 추론 모드에서의 상기저장 노드의 상기 저장 전위는 상기 읽기 트랜지스터와 연관된 포화 전압보다 더 크고, 그리고상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 제1 단자에서 대응하는 읽기 비트 라인을 통해 이진 입력신호를 수신하도록 구성되며, 상기 이진 입력 신호가 상기 저장 노드의 상기 저장 전위와 상기 최소 문턱 전압간의 차이보다 더 큰 전압을 갖는 경우 상기 이진 입력 신호는 \"1\"을 나타내고, 상기 이진 입력 신호가 0V와 동일한 전압을 갖는 경우 상기 이진 입력 신호는 \"0\"을 나타내는 것을 특징으로 하는 반도체 장치.공개특허 10-2025-0038131-5-청구항 18 제 16 항에 있어서, 상기 읽기 트랜지스터는 트라이오드 영역에서 동작하도록 구성되고, 상기 추론 모드에서 상기 저장 노드의 상기 저장 전위는 상기 읽기 트랜지스터와 연관된 포화 전압보다 더 작고, 그리고상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 제1 단자에서 대응하는 읽기 비트 라인을 통해 아날로그입력 신호를 수신하도록 구성되며, 상기 아날로그 입력 신호는 상기 저장 노드의 상기 저장 전위와 최대 문턱전압 간의 전압 차와 0V 사이의 범위의 전압을 갖는 것을 특징으로 하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 12 항에 있어서, 상기 반도체 장치는 상기 메모리 셀들의 어레이를 사용하여 곱셈-누산(MAC) 동작을 수행하도록 구성되고, 상기 반도체 장치는 대응하는 메모리 셀들의 읽기 트랜지스터들의 제2 단자들에 결합되는 대응하는 읽기 워드라인에 결합된 감지 증폭기를 더 포함하고, 상기 감지 증폭기는 상기 대응하는 읽기 워드 라인으로부터 합 전류 I를 수신하도록 구성되고,상기 합 전류 I는 다음과 같고여기서, xi 는 상기 대응 메모리 셀들의 메모리 셀 i 에서 수신된 입력 신호를 나타내고, wi 는 상기 메모리 셀i 의 가중치를 나타내고, Gi 는 상기 메모리 셀 i 의 상기 읽기 트랜지스터의 컨덕턴스를 나타내고, Vi 는 상기메모리 셀 i 의 상기 읽기 트랜지스터의 상기 제1 단자에서 대응 읽기 비트 라인을 통한 입력 전압을 나타내는것을 특징으로 하는 반도체 장치."}
{"patent_id": "10-2024-0033202", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "인-메모리 컴퓨팅(In-Memory Computing: IMC)을 위한 범용 메모리의 동작 방법(operation method)으로서,상기 범용 메모리에서 인공지능(AI) 모델의 훈련 모드를 수행하는 단계, 여기서 상기 범용 메모리는 쓰기 트랜지스터와 읽기 트랜지스터를 갖는 적어도 하나의 메모리 셀을 구비하고, 상기 쓰기 트랜지스터는 상기 쓰기 트랜지스터를 턴 온 하거나 턴 오프 하기 위한 게이트 전압을 수신하도록 구성된 게이트 단자, 쓰기 전압을 수신하도록 구성된 제1 단자, 및 상기 읽기 트랜지스터의 게이트 단자에 결합된제2 단자를 가지며, 그리고 상기 훈련 모드 동안, 상기 쓰기 트랜지스터의 상기 제2 단자와 상기 읽기 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위는, 상기 쓰기 트랜지스터의 상기 게이트 단자에 인가되는게이트 전압에 의해 상기 쓰기 트랜지스터가 턴 온 되어 있는 동안, 상기 쓰기 트랜지스터의 상기 제1 단자에인가되는 제1 쓰기 전압에 기초하여 결정되고, 상기 읽기 트랜지스터의 문턱 전압은 변하지 않는 상태로 유지되고, 상기 저장 노드의 상기 저장 전위는 상기 제1 쓰기 전압에 기초하여 반복적으로 변경 가능함; 그리고상기 범용 메모리에서 상기 AI 모델의 추론 모드를 수행하는 단계를 구비하며, 상기 추론 모드에서, 상기 쓰기 트랜지스터가 턴 온 되어 있는 동안, 상기 읽기 트랜지스터는 프로그래밍되거나지워져서 상기 쓰기 트랜지스터의 제1 단자에 인가되는 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며, 상기 특정 문턱 전압은 상기 제2 쓰기 전압에 기초하여 조정 가능한 것을 특징으로 하는 인-메모리 컴퓨팅(IMC)을위한 범용 메모리의 동작 방법."}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "범용 메모리 장치는 범용 메모리 셀 어레이를 포함한다. 각 범용 메모리 셀은 쓰기 트랜지스터와 읽기 트랜지스 터를 포함한다. 쓰기 트랜지스터는 쓰기 트랜지스터를 턴 온하거나 턴 오프 하기 위해 게이트 전압을 수신하도록 구성된 게이트 단자, 쓰기 전압을 수신하도록 구성된 제1 단자, 및 읽기 트랜지스터의 게이트 단자에 결합된 제2 단자를 갖는다. 읽기 트랜지스터는 읽기 트랜지스터의 게이트 단자에 전하 트랩 레이어를 포함한다. 전하 트랩 레이어는, 제1 쓰기 전압이 쓰기 트랜지스터의 제1 단자에 인가될 때는 변경 불가능하고, 제2 쓰기 전압이 쓰기 트랜지스터의 제1 단자에 인가될 때는 변경 가능하여 읽기 트랜지스터의 문턱 전압을 변경하도록 구성된다. 제2 쓰기 전압은 제1 쓰기 전압보다 크다."}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 메모리, 예를 들어 인-메모리 컴퓨팅을 위한 메모리에 관한 것이다."}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능(artificial intelligence: AI) 모델의 동작(operation)에는 훈련 모드(training mode)와 추론 모드 (inference mode)가 있다. 훈련 모드에서는 가중치를 변경하기 위해 메모리를 반복적으로 프로그래밍하고 지워 야 하므로 내구성이 높은 메모리가 바람직하다. 추론 모드에서는 추론 계산을 위해 가중치를 유지해야 하므로 보존성이 높은 메모리가 바람직하다."}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는 범용 메모리를 제공하는 방법, 회로, 장치, 시스템 및 기술, 예를 들어 인-메모리(in-memory) 컴퓨팅 을 위한 범용 메모리(universal memory)를 제공하는 방법, 회로, 장치, 시스템 및 기술을 설명하며, 범용 메모 리는 AI 훈련을 위한 높은 내구성을 갖춘 동적 랜덤 액세스 메모리(dynamic random-access memory: DRAM)-유사 모드(DRAM-like mode)와 AI 추론을 위한 높은 보존성을 갖춘 비휘발성 메모리(non-volatile memory: NVM)-유사 모드(NVM-like mode) 모두에서 동작하도록 구성될 수 있다."}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 측면은 제1 트랜지스터 및 제2 트랜지스터를 포함하는 반도체 회로를 특징으로 한다. 상기 제1 트 랜지스터는 상기 제1 트랜지스터를 턴 온하거나 턴 오프하기 위한 게이트 전압을 수신하도록 구성된 게이트 단 자, 쓰기 전압을 수신하도록 구성된 제1 단자, 그리고 상기 제2 트랜지스터의 게이트 단자에 결합된 제2 단자를 갖는다. 상기 제2 트랜지스터는 상기 제2 트랜지스터의 상기 게이트 단자에 전하 트랩 레이어를 포함한다. 상기 전하 트랩 레이어는, 제1 쓰기 전압이 상기 제1 트랜지스터의 상기 제1 단자에 인가될 때에는 변경이 불가능하 고, 상기 제1 쓰기 전압보다 더 큰 제2 쓰기 전압이 상기 제1 트랜지스터의 상기 제1 단자에 인가될 때에는 변 경이 가능하여 상기 제2 트랜지스터의 문턱 전압을 변경하도록 구성된다. 일부 실시예들에서는, 제2 쓰기 전압이 제2 트랜지스터의 전하 트랩 레이어에서 파울러-노르트하임 터널링 (Fowler-Nordheim tunneling) 및 핫 캐리어 주입을 실현할 수 있을 만큼 충분히 높은 전압이다. 일부 실시예에서, 제1 단자 및 제2 단자 중 하나는 드레인 단자이고, 제1 단자 및 제2 단자 중 나머지 하나는 소스 단자이다. 일부 실시예에서, 반도체 회로는 제1 모드 및 제2 모드로 동작하도록 구성되며, 상기 제1 모드에서는, 상기 제1 트랜지스터의 상기 제2 단자와 상기 제2 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위가, 상기 제1 트랜지스터가 턴 온 되어 있는 동안, 상기 제1 트랜지스터의 상기 제1 단자에 인가되는 상기 제1 쓰기 전압 에 기초하여 결정되고, 상기 제2 트랜지스터의 문턱 전압은 변경되지 않는 상태로 유지되고, 상기 저장 노드의 상기 저장 전위는 상기 제1 쓰기 전압에 기초하여 반복적으로 변경가능하며; 그리고 상기 제2 모드에서는, 상기 제1 트랜지스터가 켜져 있는 동안, 상기 제2 트랜지스터는 프로그래밍되거나 지워져서 상기 제1 트랜지스터의 상기 제1 단자에 인가되는 상기 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며, 상기 특정 문턱 전압은 상 기 제2 쓰기전압에 기초하여 조정 가능하다(tunable). 일부 실시예에서, 상기 제1 모드는 인공지능(AI) 모델의 훈련 모드 또는 동적 랜덤 액세스 메모리(DRAM)-유사 모드를 포함하고, 상기 제2 모드는 상기 인공지능(AI) 모델의 추론 모드 또는 비휘발성 메모리(NVM)-유사 모드 를 포함한다. 일부 실시예에서, 상기 저장 노드의 상기 저장 전위는 상기 제 1 모드에서 조정 가능한 가중치에 대응하고, 상 기 제 2 트랜지스터의 상기 특정 문턱 전압은 상기 제 2 모드에서 고정된 가중치에 대응한다. 일부 실시예에서, 상기 제 2 트랜지스터의 상기 특정 문턱 전압은 상기 제 2 모드에서 이진 가중치 \"1\" 또는 \"0\"에 대응한다. 일부 실시예에서, 상기 제2 트랜지스터의 상기 특정 문턱 전압은 상기 제2 모드에서 아날로그 가중치에 대응하 고, 상기 특정 문턱 전압은 최소 문턱 전압과 최대 문턱 전압 사이에서 조정 가능하다. 일부 실시예에서, 상기 제2 트랜지스터는 포화 영역에서 동작하도록 구성되고, 상기 제2 모드에서 상기 저장 노 드의 상기 저장 전위는 상기 제2 트랜지스터와 연관된 포화 전압보다 크고, 그리고 상기 제2 트랜지스터는 상기 제2 트랜지스터의 상기 제1 단자에서 이진 입력 신호를 수신하도록 구성되며, 상기 이진 입력 신호가 상기 저장 노드의 상기 저장 전위와 상기 최소 문턱 전압 간의 차이보다 큰 전압을 갖는 경우 상기 이진 입력 신호는 \"1\"을 나타내고, 상기 이진 입력 신호가 0V와 동일한 전압을 갖는 경우 \"0\"을 나타낸다. 일부 실시예에서, 상기 제2 트랜지스터는 트라이오드 영역에서 동작하도록 구성되고, 상기 제2 모드에서 상기 저장 노드의 상기 저장 전위는 상기 제2 트랜지스터와 연관된 포화 전압보다 작고, 그리고 상기 제2 트랜지스터 는 상기 제2 트랜지스터의 상기 제1 단자에서 아날로그 입력 신호를 수신하도록 구성되고, 상기 아날로그 입력 신호는 상기 저장 노드의 상기 저장 전위와 상기 최대 문턱 전압 간의 전압 차와 0V 사이의 범위의 전압을 갖는 다. 일부 실시예에서, 상기 제2 트랜지스터는 실리콘-산화물-질화물-산화물-실리콘(silicon-oxide-nitride-oxide- silicon: SONOS) 트랜지스터를 포함하고, 상기 제1 트랜지스터는 금속-산화물-반도체(metal-oxide- semiconductor: MOS) 트랜지스터 또는 SONOS 트랜지스터를 포함한다. 본 개시의 또 다른 측면은 제1 트랜지스터 및 제2 트랜지스터를 포함하는 반도체 회로를 특징으로 한다. 상기 제1 트랜지스터는 상기 제1 트랜지스터를 턴 온하거나 또는 턴 오프 하는 게이트 전압을 수신하도록 구성된 게 이트 단자, 쓰기 전압을 수신하도록 구성된 제1 단자, 그리고 상기 제2 트랜지스터의 게이트 단자에 결합된 제2 단자를 갖는다. 상기 반도체 회로는 제1 모드와 제2 모드로 동작하도록 구성된다. 상기 제1 모드에서는, 상기 제1 트랜지스터의 상기 제2 단자와 상기 제2 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위는 상기 제1 트랜지스터가 턴 온 되어 있는 동안 상기 제1 트랜지스터의 상기 제1 단자에 인가된 상기 제1 쓰기 전 압에 기초하여 결정되고, 상기 제2 트랜지스터의 문턱 전압은 변경되지 않는 상태로 유지되고, 상기 저장 노드 의 저장 전위는 상기 제1 쓰기 전압에 기초하여 반복적으로 변경 가능하고; 그리고 상기 제2 모드에서는, 상기 제1 트랜지스터가 턴 온 되어 있는 동안, 상기 제2 트랜지스터는 프로그래밍되거나 지워져서 상기 제1 트랜지스 터의 상기 제1 단자에 인가되는 제2 쓰기전압에 기초하여 특정 문턱 전압을 가지며, 상기 특정 문턱 전압은 상 기 제2 쓰기전압에 기초하여 조정 가능하다. 본 개시의 또 다른 측면은 복수의 메모리 셀을 포함하는 반도체 장치를 특징으로 한다. 복수의 메모리 셀 중 적 어도 하나의 메모리 셀은 쓰기 트랜지스터 및 읽기 트랜지스터를 포함한다. 상기 쓰기 트랜지스터는 상기 쓰기 트랜지스터를 턴 온하거나 턴 오프 하기 위한 게이트 전압을 수신하도록 구성된 게이트 단자, 쓰기 전압을 수신 하도록 구성된 제1 단자, 그리고 상기 읽기 트랜지스터의 게이트 단자에 결합된 제2 단자를 갖는다. 상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 게이트 단자에 전하 트랩 레이어를 포함하며, 상기 전하 트랩 레이 어는, 상기 쓰기 트랜지스터의 상기 제1 단자에 제1 쓰기 전압이 인가되는 때는 변경 불가능하고(unalterable), 상기 제1 쓰기 전압보다 큰 제2 쓰기 전압이 인가되는 때는 변경 가능하여(alterable) 상기 읽기 트랜지스터의 문턱 전압을 변경하도록 구성된다. 본 개시의 또 다른 측면은 메모리 셀들의 어레이; 하나 이상의 쓰기 워드 라인(write word lines: WWLs); 하나 이상의 쓰기 비트 라인(write bit lines: WBLs); 하나 이상의 읽기 워드 라인(read word lines: RWLs); 그리고 하나 이상의 읽기 비트 라인(read bit lines: RBLs)을 포함하는 반도체 장치를 특징으로 한다. 상기 메모리 셀 어레이의 각 메모리 셀은 쓰기 트랜지스터와 읽기 트랜지스터를 포함한다. 상기 쓰기 트랜지스터는 대응하는 쓰 기 워드 라인에 결합된 게이트 단자, 대응하는 쓰기 비트 라인에 결합된 제1 단자, 그리고 상기 읽기 트랜지스 터의 게이트 단자에 결합된 제2 단자를 포함하며, 상기 읽기 트랜지스터는 대응하는 읽기 비트 라인에 결합된 제1 단자, 그리고 대응하는 읽기 워드 라인에 결합된 제2 단자를 포함한다. 상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 게이트 단자에 전하 트랩 레이어를 포함한다. 상기 전하 트랩 레이어는, 제1 쓰기 전압이 상 기 대응하는 쓰기 비트 라인을 통해 상기 쓰기 트랜지스터의 상기 제1 단자에 인가될 때는 변경할 수 없고 (unalterable), 상기 제1 쓰기 전압보다 더 큰 제2 쓰기 전압이 상기 대응하는 쓰기 비트 라인을 통해 상기 쓰 기 트랜지스터의 상기 제1 단자에 인가되는 때는 변경할 수 있어(alterable) 상기 읽기 트랜지스터의 문턱 전압 을 변경하도록 구성된다. 일부 실시예에서, 상기 메모리 셀들의 어레이는 제1 방향 및 상기 제1 방향에 수직인 제2 방향에 의해 정의된 영역에 배열된다. 상기 하나 이상의 쓰기 워드 라인 각각은 상기 제1 방향을 따라 제1 메모리 셀들의 쓰기 트랜 지스터들의 게이트 단자들에 결합되고, 상기 하나 이상의 쓰기 비트 라인 각각은 상기 제2 방향을 따라 제2 메 모리 셀들의 쓰기 트랜지스터들의 제1 단자들에 결합되고, 상기 하나 이상의 읽기 비트 라인 각각은 상기 제 1 방향을 따라 제 3 메모리 셀들의 읽기 트랜지스터들의 제 1 단자들에 결합되고, 그리고 상기 하나 이상의 읽기 워드 라인 각각은 상기 제2 방향을 따라 제4 메모리 셀들의 읽기 트랜지스터들의 제2 단자들에 결합된다. 일부 실시예에서, 상기 메모리 셀은 제1 모드와 제2 모드로 동작하도록 구성되고, 상기 제1 모드에서는, 상기 쓰기 트랜지스터의 상기 제 2 단자와 상기 읽기 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위는, 상기 쓰기 트랜지스터가 상기 쓰기 트랜지스터의 상기 게이트 단자에 인가되는 게이트 전압에 의해 턴 온 되어 있는 동안, 상기 쓰기 트랜지스터의 상기 제 1 단자에 인가되는 상기 제 1 쓰기 전압에 기초하여 결정되고, 상기 읽기 트랜지스터의 상기 문턱 전압은 변경되지 않은 상태로 유지되며, 그리고 상기 저장 노드의 상기 저장 전위는 상기 제 1 쓰기 전압에 기초하여 반복적으로 변경 가능하고; 그리고 상기 제2 모드에서는, 상 기 쓰기 트랜지스터가 턴 온 되어 있는 동안, 상기 읽기 트랜지스터는 프로그래밍되거나 지워져서 상기 쓰기 트 랜지스터의 상기 제1 단자에 인가되는 상기 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며, 상기 특정 문 턱 전압은 상기 제2 쓰기 전압에 기초하여 조정 가능하다. 일부 실시예에서, 상기 제1 모드는 인공 지능(AI) 모델의 훈련 모드 또는 DRAM-유사 모드를 포함하며, 상기 제2 모드는 상기 인공 지능(AI) 모델의 추론 모드 또는 NVM-유사 모드를 포함한다. 일부 실시예에서, 반도체 장치는 제1 모드에서는 DRAM으로 기능하고 제2 모드에서는 NVM으로 기능하도록 구성된 다. 일부 실시예에서, 상기 저장 노드의 상기 저장 전위는 상기 훈련 모드에서 조정 가능한 가중치에 대응하고, 그 리고 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 고정 가중치에 대응한다. 일부 실시예에서, 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 이진 가중치 \"1\" 또는 \"0\"에 대응한다. 일부 실시예에서, 상기 읽기 트랜지스터의 상기 특정 문턱 전압은 상기 추론 모드에서 아날로그 가중치에 대응 하며, 상기 특정 문턱 전압은 최소 문턱 전압과 최대 문턱 전압 사이에서 조정 가능하다. 일부 실시예에서 아날로그 가중치는 저장 노드의 저장 전위와 특정 문턱 전압 간의 차이와 연관된다. 일부 실시예에서, 상기 읽기 트랜지스터는 포화 영역에서 동작하도록 구성되고, 상기 추론 모드에서의 상기 저 장 노드의 상기 저장 전위는 상기 읽기 트랜지스터와 연관된 포화 전압보다 더 크다. 상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 제1 단자에서 대응하는 읽기 비트 라인을 통해 이진 입력 신호를 수신하도록 구성 되며, 상기 이진 입력 신호가 상기 저장 노드의 상기 저장 전위와 상기 최소 문턱 전압 간의 차이보다 더 큰 전 압을 갖는 경우 상기 이진 입력 신호는 \"1\"을 나타내고, 상기 이진 입력 신호가 0V와 동일한 전압을 갖는 경우 상기 이진 입력 신호는 \"0\"을 나타낸다. 일부 실시예에서, 상기 읽기 트랜지스터는 트라이오드 영역에서 동작하도록 구성되고, 상기 추론 모드에서 상기 저장 노드의 상기 저장 전위는 상기 읽기 트랜지스터와 연관된 포화 전압보다 더 작다. 상기 읽기 트랜지스터는 상기 읽기 트랜지스터의 상기 제1 단자에서 대응하는 읽기 비트 라인을 통해 아날로그 입력 신호를 수신하도록 구성되며, 상기 아날로그 입력 신호는 상기 저장 노드의 상기 저장 전위와 최대 문턱 전압 간의 전압 차와 0V 사이의 범위의 전압을 갖는다. 일부 실시예에서, 상기 반도체 장치는 상기 메모리 셀들의 어레이를 사용하여 곱셈-누산(multiply-accumulate: MAC) 동작을 수행하도록 구성된다. 상기 반도체 장치는 대응하는 메모리 셀들의 읽기 트랜지스터들의 제2 단자 들에 결합되는 대응하는 읽기 워드 라인에 결합된 감지 증폭기(sense amplifier)를 더 포함한다. 상기 감지 증 폭기는 상기 대응하는 읽기 워드 라인으로부터 합 전류 I를 수신하도록 구성되고, 상기 합 전류 I는 다음과 같 다. 여기서 xi 는 상기 대응 메모리 셀들의 메모리 셀 i 에서 수신된 입력 신 호를 나타내고, wi 는 상기 메모리 셀 i 의 가중치를 나타내고, Gi 는 상기 메모리 셀 i 의 상기 읽기 트랜지스 터의 컨덕턴스를 나타내고, Vi 는 상기 메모리 셀 i 의 상기 읽기 트랜지스터의 상기 제1 단자에서 대응 읽기 비트 라인을 통한 입력 전압을 나타낸다. 일부 실시예에서, 읽기 트랜지스터는 실리콘-산화물-질화물-산화물-실리콘(SONOS) 트랜지스터를 포함한다. 일부 실시예에서, 쓰기 트랜지스터는 금속-산화물-반도체(MOS) 트랜지스터 또는 SONOS 트랜지스터를 포함한다. 본 개시의 또 다른 측면은 인-메모리 컴퓨팅(In-Memory Computing: IMC)을 위한 범용 메모리의 동작 방법 (operation method)을 특징으로 하며, 상기 동작 방법은 다음 단계들을 포함한다: 상기 범용 메모리에서 인공지 능(AI) 모델의 훈련 모드를 수행하는 단계, 여기서 상기 범용 메모리는 쓰기 트랜지스터 및 읽기 트랜지스터를 갖는 적어도 하나의 메모리 셀을 포함하고, 상기 쓰기 트랜지스터는 상기 쓰기 트랜지스터를 턴 온 하거나 턴 오프 하기 위한 게이트 전압을 수신하도록 구성된 게이트 단자, 쓰기 전압을 수신하도록 구성된 제1 단자, 및상기 읽기 트랜지스터의 게이트 단자에 결합된 제2 단자를 가지며, 그리고 상기 훈련 모드 동안, 상기 쓰기 트 랜지스터의 상기 제2 단자와 상기 읽기 트랜지스터의 상기 게이트 단자 사이의 저장 노드의 저장 전위는, 상기 쓰기 트랜지스터의 상기 게이트 단자에 인가되는 게이트 전압에 의해 상기 쓰기 트랜지스터가 턴 온 되어 있는 동안, 상기 쓰기 트랜지스터의 상기 제1 단자에 인가되는 제1 쓰기 전압에 기초하여 결정되고, 상기 읽기 트랜 지스터의 문턱 전압은 변하지 않는 상태로 유지되고, 상기 저장 노드의 상기 저장 전위는 상기 제1 쓰기 전압에 기초하여 반복적으로 변경 가능함; 그리고 상기 범용 메모리에서 상기 AI 모델의 추론 모드를 수행하는 단계. 상기 추론 모드에서, 상기 쓰기 트랜지스터가 턴 온 되어 있는 동안, 상기 읽기 트랜지스터는 프로그래밍되거나 지워져서 상기 쓰기 트랜지스터의 제1 단자에 인가되는 제2 쓰기 전압에 기초하여 특정 문턱 전압을 가지며, 상 기 특정 문턱 전압은 상기 제2 쓰기 전압에 기초하여 조정 가능하다. 일부 실시예에서 훈련 모드는 가중치 변경 절차, 가중치 유지 절차 및 읽기-동작(read-operation) 절차를 포함 한다. 추론 모드는 가중치 변경 절차, 가중치 유지 절차 및 읽기-동작 절차가 포함한다. 일부 실시예에서, 저장 노드의 저장 전위는 훈련 모드에서 조정 가능한 가중치에 대응하고, 읽기 트랜지스터의 특정 문턱 전압은 추론 모드에서 고정 가중치에 대응한다. 일부 실시예에서, 읽기 트랜지스터의 특정 문턱 전압은 추론 모드에서 이진 가중치 \"1\" 또는 \"0\"에 대응한다. 일부 실시예에서, 읽기 트랜지스터의 특정 문턱 전압은 추론 모드에서 아날로그 가중치에 대응하며, 특정 문턱 전압은 최소 문턱 전압과 최대 문턱 전압 사이에서 조정할 수 있다. 일부 실시예에서, 아날로그 가중치는 저장 노드의 저장 전위와 특정 문턱 전압 간의 차이와 연관된다. 일부 실시예에서, 범용 메모리에서 AI 모델의 추론 모드를 수행하는 것은: 포화 영역에서 읽기 트랜지스터를 작 동하는 단계, 여기서 추론 모드에서 저장 노드의 저장 전위는 읽기 트랜지스터와 연관된 포화 전압보다 큼; 그 리고 읽기 트랜지스터의 제1 단자에서 이진 입력 신호를 수신하는 단계를 포함하고, 여기서 이진 입력 신호가 저장 노드의 저장 전위와 최소 문턱 전압 간의 차이보다 큰 전압을 갖는 경우 그 이진 입력 신호는 \"1\"을 나타 내고, 이진 입력 신호가 0V와 동일한 전압을 갖는 경우 \"0\"을 나타낸다. 일부 실시예에서, 범용 메모리에서 AI 모델의 추론 모드를 수행하는 것은: 트라이오드 영역에서 읽기 트랜지스 터를 작동하는 단계, 여기서 추론 모드에서 저장 노드의 저장 전위가 읽기 트랜지스터와 연관된 포화 전압보다 작음; 및 아날로그 입력 신호를 읽기 트랜지스터의 제1 단자에서 수신하는 단계를 포함하고, 여기서 그 아날로 그 입력 신호는 저장 노드의 저장 전위와 최대 문턱 전압 간의 전압 차이와 0V 사이의 범위의 전압을 갖는다. 실시예에서, 상기 동작 방법(operation method)은 범용 메모리에서 AI 모델의 곱셈-누산(MAC) 동작을 수행하는 것을 포함하며, 여기서 MAC 동작은 훈련 모드와 추론 모드에서 별도로 수행된다. MAC 동작을 수행하는 것은, 메 모리 셀 세트에 직렬로 연결된 해당 읽기 워드 라인으로부터 합계 전류 I를 생성하는 것을 포함하고, 그 합계 전류 I는 다음과 동일하며, 여기서 xi 는 메모리 셀 세트의 메모리 셀 i 에 서 수신된 입력 신호를 나타내고, wi 는 메모리 셀 i 의 가중치를 나타내고, Gi 는 메모리 셀 i 의 읽기 트랜지 스터의 컨덕턴스를 나타내고, Vi 는 메모리 셀 i 의 읽기 트랜지스터의 제1 단자에서 해당 읽기 비트 라인을 통 한 입력 전압을 나타낸다. 하나 이상의 개시된 실시예들의 세부 사항은 첨부된 도면과 아래의 설명에 명시되어 있다. 다른 특징, 측면 및 장점은 상세한 설명, 도면 및 청구범위로부터 명백해질 것이다."}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시의 실시예들은 인-메모리 컴퓨팅을 위한 범용 메모리를 제공하기 위한 방법, 회로, 디바이스, 시스템 및 기술을 제공한다. 일부 실시예에서, 범용 메모리는 높은 내구성을 갖는 DRAM-유사 모드와 높은 비휘발성 및 높 은 보존성을 갖는 NVM-유사 모드 모두에서 작동하도록 구성된다. 즉, 범용 메모리는 높은 신뢰성을 가진 메모리 (예: DRAM)와 높은 보존성을 가진 메모리(예: NVM) 등 다양한 유형의 메모리 기능을 통합할 수 있다. 범용 메모 리는 한 세트의 피연산자들을 메모리에 유지하면서 대규모 병렬 내적(parallel dot products)을 가능하게 하는 인-메모리 컴퓨팅(in-memory computing: IMC)에 적용할 수 있다. 예를 들어, 범용 메모리는 심층 신경망(deep neural networks: DNNs) 및 순환 신경망(recurrent neural networks: RNNs)과 같이 계산 량이 많은 인공 지능 (AI) 애플리케이션을 위해 구성할 수 있다. 범용 메모리는 곱셈-누산 계산(multiply-accumulate (MAC) calculation) 또는 곱셈-합산 동작(multiply-add (MAD) operation)과 같이 AI 학습과 AI 추론을 모두 수행하도록 구성할 수 있다. 모든 동작들을 범용 메모리에 서 수행할 수 있으며, 데이터가 다른 메모리 간 또는 컴퓨팅 리소스(예: 중앙 처리 장치(CPU) 또는 프로세서)와 데이터 메모리 간에 전송되지 않으므로, 폰 노이먼 병목 문제를 억제하거나 제거하여 상당한 지연 시간을 줄이 고 에너지 소모 또는 전력 소비를 크게 줄이며 처리 속도와 효율성을 개선하고 시스템을 단순화하여 AI 애플리 케이션용 시스템의 전반적인 성능을 개선할 수 있다. 일부 실시예에서, 범용 메모리는 메모리 셀 어레이를 포함한다. 각 메모리 셀은 AI 컴퓨팅의 훈련과 같은 DRAM- 유사 동작을 수행하도록 구성된 범용 메모리 셀과 아날로그 모드에서 추론과 같은 NVM 기능을 수행하도록 구성 된 범용 메모리 셀이 될 수 있다. 범용 메모리는 빅데이터를 훈련하는 동안 대규모 가중치 업데이트를 충족할 수 있도록 높은 내구성(예: 거의 무제한의 내구성)을 가질 수 있으며, 낮은 전력 소비로 가중치를 고정할 수 있 도록 비휘발성과 높은 유지력을 가질 수도 있다. 범용 메모리는 2-트랜지스터(2T) 전하 트랩 메모리 셀들에서 이중 모드 동작(dual mode operation)을 수행하도 록 구성할 수 있다. 일부 실시예에서 범용 메모리 셀은 쓰기 트랜지스터와 읽기 트랜지스터를 포함한다. 쓰기 트랜지스터는 쓰기 워드 라인(WWL) 및 쓰기 비트 라인(WBL)에 결합되고, 읽기 트랜지스터는 읽기 워드 라인 (RWL) 및 읽기 비트 라인(RBL)에 결합된다. 읽기 트랜지스터는 전하 저장 기능을 갖는 전하 트랩 레이어를 포함 하는 전하 트랩 트랜지스터(charge trap transistor: CTT)일 수 있다. 일부 예에서, 읽기 트랜지스터는 질화물 층이 전하 트랩 레이어인 실리콘-산화물-질화물-산화물-실리콘(SONOS) 전계 효과 트랜지스터(field-effect transistor: FET)이다. 쓰기 트랜지스터는 SONOS FET와 같이 전하 저장 기능이 있는 트랜지스터이거나 금속-산 화물 반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field-effect transistor: MOSFET)와 같이 전하 저장 기능이 없는 트랜지스터일 수 있다. 일부 실시예에서, DRAM-유사 모드에서, 쓰기 트랜지스터는 WWL의 쓰기 전압에 의해 켜져 WBL의 쓰기 전압으로 읽기 트랜지스터의 게이트 노드(또는 저장 노드)를 충전 또는 방전하고, 메모리 셀의 논리 상태는 쓰기 트랜지 스터에 대한 WBL의 쓰기 전압에 따라 읽기 트랜지스터의 게이트 노드에 저장되는 전하의 양에 의존한다. 메모리셀의 저장 모드는 적어도 부분적으로는 DRAM 메모리 셀의 저장 모드와 유사할 수 있다. WBL의 쓰기 전압이 낮기 때문에 전하 트랩레이어는 프로그래밍되지 않거나/지워지지 않는다. 따라서 읽기 트랜지스터는 높은 내구성을 가질 수 있으며, DRAM-유사 모드에서 작동하는 메모리 셀은 AI 훈련에서 인-메모리 컴퓨팅에 사용될 수 있다. 일부 실시예에서는 NVM 모드에서 파울러-노르트하임 터널링(Fowler-Nordheim tunneling) 및 핫 캐리어 주입 메 커니즘(hot carrier injection mechanism)(+FN/-FN)을 사용하여 읽기 트랜지스터의 전하 트랩 레이어에서 전하 의 양을 수정할 수 있다. 따라서 읽기 트랜지스터는 프로그래밍되거나/지워질 수 있어(예: +FN/-FN이 높은 전압 을 갖는 경우) 비휘발성 기능을 갖춘 다중 레벨 문턱 전압 Vt를 가질 수 있고, 예컨대 Vt를 조정할 수 있다. 다 양한 Vt 레벨은 메모리 셀의 논리 상태를 결정하는 데 사용할 수 있다. NVM 모드에서 작동하는 메모리 셀은 AI 추론을 위한 인-메모리 컴퓨팅에 사용될 수 있으며, 여기서 Vt는 고정 가중치로 사용될 수 있다. 읽기 트랜지스 터는 트라이오드 영역과 포화 영역 모두에서 작동할 수 있다. 쓰기 비트 라인(WBL) 읽기 전압은 읽기 트랜지스 터의 Vt를 조정할 수 있는 조건에서 동일한 수준에서 일정하게 유지될 수 있다. DRAM 모드에서 동작되는 범용 메모리 셀의 논리 상태는 저전압 동작(예: 3V 미만)에 의해 단기 메모리(예: 10^4 초 미만 유지)를 위해 메모리 셀의 센싱 노드에 전하를 저장하여 결정할 수 있다. 따라서 범용 메모리 셀은 DRAM 메모리 셀처럼 작동할 수 있다. 하나의 트랜지스터와 하나의 커패시터(1T1C) 구조를 갖는 기존 DRAM 메모 리 셀에 비해, 범용 메모리 셀은 커패시터 없이 2개 트랜지스터 (2T0C) 구조를 가지며, 이는 컴팩터 구조, 더 간단한 제조 공정 및 비용 효율을 가질 수 있다. 로직 상태는 NVM 동작을 위해 읽기 트랜지스터(및/또는 쓰기 트랜지스터)에 FN 프로그램/지우기에 의해 저장될 수 있다. 또한 범용 메모리 셀은 DRAM 모드에서 인-메모리 컴 퓨팅(IMC)을 통한 AI 모델 학습에 적용될 수 있으며, 고정 가중치를 사용하여 NVM 모드에서 IMC를 통한 추론을 수행할 수 있다. 읽기 트랜지스터(및/또는 쓰기 트랜지스터)의 Vt 값은 오옴 및 키르히호프의 법칙에 의해 범용 메모리 셀의 메모리 배열에서 구현할 수 있는 MAC 동작에 대한 가중치 역할을 할 수 있다. 일부 실시예에서는, 범용 메모리 셀은 읽기 트랜지스터에서 아날로그 I-V 곡선 또는 특성이 있어 범용 메모리 셀에서 아날로그 동작(예: 아날로그 훈련 또는 추론)을 가능하게 한다. 아날로그 훈련 또는 추론은 이진 훈련 또는 추론보다 더 효율적일 수 있다. 경우에 따라 범용 메모리 셀은 아날로그 가중치 Vt와 이진 입력(읽기 트랜 지스터의 읽기 비트 라인에서 전압 VRBL 로부터 \"1\" 또는 \"0\")으로 동작하도록 구성되며, 읽기 트랜지스터는 포 화 영역에서 작동한다. 경우에 따라 범용 메모리 셀은 아날로그 가중치 Vt 및 아날로그 입력 VRBL 으로 동작하도 록 구성되며, 읽기 트랜지스터는 트라이오드 영역에서 작동한다. 이 기술은 실리콘-산화물-질화물-산화물-실리콘(SONOS) 메모리 장치와 같은 모든 적합한 전하 트래핑 기반 메모 리 장치에 적용될 수 있다. 이 기술은 2차원(2D) 메모리 장치 또는 3차원(3D) 메모리 장치에 적용될 수 있다. 이 기술은 싱글 레벨 셀 (single-level cell: SLC) 장치, 2레벨 셀 장치, 트리플 레벨 셀((triple-level cell: TLC) 장치, 쿼드 레벨 셀(quad-level cell: QLC) 장치 또는 펜타 레벨 셀 (penta-level cell: PLC) 장치 등 멀 티 레벨 셀(multi-level cell: MLC) 장치와 같은 다양한 메모리 유형에 적용될 수 있다. 이 기술은 다양한 유형의 저장 시스템, 예를 들어 저장 클래스 메모리(SCM), 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM), 저항성 랜덤 액세스 메모리(resistive random access memory: ReRAM), 자기 저항성 랜덤 액세스 메모리(magnetoresistive random-access memory: MRAM) 또는 상변화 메모리(phase-change memory: PCM)와 같은 다양한 유형의 메모리 장치에 기반한 저장 시스템에 적용할 수 있다. 또한, 부가적으로 또 는 대체재로서, 이러한 기술들은, 범용 플래시 스토리지(universal flash storage: UFS), 주변 장치 인터커넥트 익스프레스(peripheral component interconnect express: PCIe) 스토리지, 임베디드 멀티미디어 카드(eMMC) 스 토리지, 듀얼 인라인 메모리 모듈(dual in-line memory modules: DIMM)의 스토리지 등과 같은, NAND 플래시 메 모리 또는 NOR 플래시 메모리 기반 시스템에 적용될 수 있다. 이 기술은 자기 디스크나 광 디스크 등에도 적용 할 수 있다. 이 기술은 적합한 모든 애플리케이션, 예컨대 딥-러닝을 위한 인공신경망과 같은 AI 메커니즘을 사 용하는 애플리케이션 등에 적용될 수 있다. 이러한 애플리케이션에는 게임, 자연어 처리, 전문가 시스템, 비전 시스템, 음성 인식, 필기 인식, 지능형 로봇, 데이터 센터, 클라우드 컴퓨팅 서비스, 자동차 애플리케이션 등이 포함될 수 있다. 도 1a 및 도 1b는 각각 인공 신경망(ANN)의 예시 및 ANN의 뉴런(N6)의 분해도를 도시한 것이다. 도 1a에 도시된 바와 같이, ANN은 인공 뉴런이라고 하는 연결된 유닛 또는 노드(예컨대, N0, N1, N2, N3, N4, N5, N6, N7 및 N8)의 집합이다. 인공 뉴런은 레이어들로 구성된다. 예를 들어 레이어 L0에는 인공 뉴런 N0, N1, N2가, 레이어 L1에는 인공 뉴런 N3, N4, N5, N6이, 그리고 레이어 L2에는 인공 뉴런 N7과 N8이 포함된다. 일부 실시예에서는 ANN의 여러 레이어가 입력에 대해 서로 다른 종류의 변환을 수행한다. 레이어들 중 하나는 ANN의 제1 또는 입력 레이어(예: 레이어 L0)이고, 다른 레이어는 ANN의 마지막 또는 출력 레이어(예: 레이어 L2)이다. ANN은 입력 레이어와 출력 레이어 사이에 하나 이상의 내부 레이어(예: 레이어 L1)를 포함한다. 신호 는 입력 레이어에서 출력 레이어로 이동하며, 그에 앞서 내부 레이어를 한 번 이상 통과한다. 일부 실시예에서는 인공 뉴런 간의 각 연결(예: N2에서 N6으로의 연결 또는 N6에서 N8로의 연결)이 서로 간에 신호를 전송할 수 있다. 신호를 수신한 인공 뉴런은 이를 처리한 다음 연결된 인공 뉴런에 신호를 보낼 수 있다. 일부 실시예에서는 인공 뉴런들 간의 연결에서 신호는 실수(real number)이며, 각 인공 뉴런의 출력은 그 것의 입력들의 합의 비선형 함수로 계산된다. 각 연결에는 학습이 진행됨에 따라 조정되는 가중치가 있을 수 있 다. 가중치는 연결에서 신호의 강도를 높이거나 줄인다. 일부 실시예에서는 입력 데이터 세트(예: 각 샘플의 입력 데이터)가 L0과 같은 입력 레이어에서 ANN에 제공된다. 일련의 계산은 L1과 같은 각 후속 레이어에서 수행된다. 도 1a에 표시된 완전 연결 네트워크에서는 각 노드의 출력 계산이 후속 레이어의 모든 노드에 제공된다. 훈련된 인공 신경망의 L2와 같은 최종 레이어는 \"지도 학습(supervised learning)\"이라고 할 수 있는 고정된 라벨링된 후보들의 집합으로부터 입력 데이터에 대한 분류 일치(classification match) 여부를 결정하는 것과 연관될 수 있다. 도 1b는 인공 뉴런(N6)에서 수행되는 계산(computation)에 대한 분해도이며, 이는 인공 신경망의 인공 뉴런들의 예이다. ANN의 다른 인공 뉴런, 예를 들어 인공 뉴런 N0, N1 및 N2로부터의 입력 신호 x0 , x1 및 x2 가 인 공 뉴런 N6으로 전송된다. 각 입력 신호는 해당 연결과 연관된 가중치에 의해 가중치가 부여되고, 가중치가 부 여된 신호는 인공 뉴런에 의해 수신되어 처리된다. 예를 들어 인공 뉴런 N0에서 인공 뉴런 N6으로의 연결에는 해당 연결을 통해 N0에서 N6으로 전송된 신호 x0 에 가중치 w0 가 있으므로, N6이 수신하고 처리하는 신호의 값 은 w0x0 가 된다. 마찬가지로 인공 뉴런 N1과 N2에서 인공 뉴런 N6으로의 연결은 각각 가중치 w1와 w2 를 가지므 로, N6이 N1과 N2로부터 받은 신호의 값은 각각 w1x1 과 w2x2 이다. 인공 뉴런은 입력에 따라 내부 상태를 변경(활성화(activation)라고 함)하는 것에 의해 내부적으로 가중 입력 신호를 처리하고, 입력과 활성화에 따라 출력 신호를 생성한다. 예를 들어, 인공 뉴런 N6은 인공 뉴런 N6이 수 신한 입력 신호의 가중치 조합에 적용된 출력 함수 f의 결과인 출력 신호를 생성한다. 이러한 방식으로, 인공 뉴런의 인공 뉴런들은 일부 뉴런의 출력을 다른 뉴런의 입력에 연결하는 가중치가 부여된 방향성 그래프를 형성한다. 일부 실시예에서, 가중치, 활성화 함수, 출력 함수 또는 인공 뉴런의 이러한 파라미터의 임의의 조합 은 학습 프로세스(예: 딥 러닝)에 의해 수정될 수 있다. 일부 실시예에서, 상기 계산(computation)은 곱셈-누산(MAC) 계산(calculation)이며, 이는 AI 동작(operatio n)에서의 행동(action)이 될 수 있다. 도 1b에 도시된 바와 같이, 복수의 입력 신호의 각 데이터 값 xi 에 관련 가중치 wi 를 곱한 다음 합산하여 를 얻고, 최종 바이어스 값 b를 추가하여 계산된 값 z = ( )를 얻는다. 그런 다음 계산된 값 z를 활성화 함수 f를 통해 계산하여 출력 값 a = f ( )을 얻는다. 출력 값 a는 다음 레이어에 노드 출력(또는 출력 신호)으로 입력으로서 제공될 수 있 다. 인공지능 모델(예: ANN 100)은 훈련 모드와 추론 모드로 작동할 수 있다. AI 모델이 문제에 대한 답을 제공하려 면 네트워크 훈련을 반복적으로 수행하여 답과 문제 사이의 연관성을 다루어질 수 있다. 훈련 모드에서는 처음 에 AI 모델에 올바른 레이블이 있는 테스트 데이터 세트, 즉 학습 데이터(training data)가 제공된다. 그런 다 음 테스트 데이터 세트에 의해 생성된 AI 모델의 추론을 모니터링 하여 AI 모델이 참 또는 거짓으로 응답할 수 있도록 한다. 학습 방법의 목적은 패턴을 검출하는 것이며, 이 경우 AI 모델이 하는 일은 유사성에 따라 데이터 를 검색하고 그룹화하는 것이다. AI 훈련 모드는 멀티미디어 데이터 처리에서의 훈련과 유사할 수 있다. 수학적 으로, 훈련 모드에서는 AI 모델의 가중치를 조정하여 최대한의 출력을 얻는다. 추론 모드에서는 AI 모델이 훈련 을 통해 학습한 내용을 바탕으로 AI 모델이 실행된다. AI 모델은 훈련되고 고정된 가중치로 추론 모델을 생성하 여 문제를 분류하고, 해결하고 및/또는 정답을 도출할 수 있다. 도 2는 곱셈-누산 계산(MAC)을 수행하기 위한 예시적인 메모리를 도시한다. 메모리는 본 개시에 설명 된 범용 메모리, 예를 들어, 도 5a-5b의 범용 메모리와 같은 범용 메모리일 수 있다. 메모리는, 예를 들어, 복수의 메모리 셀(210, 220, 230, 240)을 포함한다. 메모리 셀은 예를 들어, 도 4a-4b에 상세히 설명된바와 같이 범용 메모리 셀을 포함할 수 있다. 메모리 셀(210, 220, 230, 240)은 예를 들어, 각각 저항기(211, 221, 231, 241)를 포함한다. 저항기들(211, 221, 231, 241)은 각각 컨덕턴스들(G1, G2, G3, G4)을 갖는다. 전압 V1, V2, V3, V4가 각각 비트 라인 BL2에 입력되면 복수의 각각의 읽기 전류 I1, I2, I3, I4가 워드 라인 WL2로 흐른다. 읽기 전류 I1은 전압 V1과 컨덕턴스 G1의 곱과 동일하고, 읽기 전류 I2는 전압 V2와 컨덕턴스 G2 의 곱과 동일하고, 읽기 전류 I3은 전압 V3과 컨덕턴스 G3의 곱과 동일하고, 읽기 전류 I4는 전압 V4와 컨덕턴 스 G4의 곱과 동일하다. 총 전류 I는 전압 V1, V2, V3, V4와 컨덕턴스 G1, G2, G3, G4의 곱의 합과 동일하다. 전압 V1, V2, V3, V4가 입력 신호 xi 를 나타내고 컨덕턴스 G1, G2, G3, G4가 가중치 wi 를 나타내면 총 전류 I 는 다음 방정식 에 설명된 대로 입력 신호 xi 와 가중치 wi 의 곱들의 합을 나타낸다: 도 2의 메모리를 통해 인공지능 동작(operation)에 서의 MAC을 구현할 수 있다. 도 3a는 훈련 모드를 실행하기 위한 예시적인 시스템을 도시한다. 시스템은 예를 들어, 매트릭스로 배열된 복수의 메모리 셀(320ij)을 포함하는 메모리를 포함한다. 시스템은 각각 각각의 비트 라인 (예컨대, 도 2의 비트 라인 BL2)에 결합된 복수의 디지털-아날로그 컨버터(DAC)를 더 포함할 수 있다. 각 DAC는 입력 디지털 신호, 예를 들어 도 2의 V1, V2, V3, V4와 같은 전압을 아날로그 전압 신호로 변환하도록 구성된다. 시스템은 또한 각각의 워드 라인(305, 예를 들어, 도 2의 워드 라인 WL2)에 각각 결 합된 복수의 샘플링 및 유지(sampling & holding: SH) 유닛 및 복수의 SH 유닛에 결합된 아날로그- 디지털 변환기(ADC)를 포함할 수 있다. 각 SH 유닛은 각각의 워드 라인을 따라 합산된 전류 아 날로그 신호(예를 들어, 도 2의 I)를 샘플링하고 보유하도록 구성된 하나 이상의 논리 유닛 및/또는 회로를 포 함할 수 있고, ADC는 각 워드 라인에서 나오는 합산된 전류 아날로그 신호를 합산하고 아날로그 신호 의 최종 합산 결과를 추가 처리를 위한 디지털 신호로 변환하도록 구성될 수 있다. 예를 들어, 각 메모리 셀(320ij)은 조정 가능한 저항기(322ij)를 가질 수 있다. 각각의 조정 가능한 저항기 (322ij)는 도 2의 G1 , G2 , G3 또는 G4 과 같은 컨덕턴스 Gij를 갖는다. 이러한 컨덕턴스 Gij 는 가중치wij, 예를 들어 도 1b에 도시된 바와 같은 wi를 나타내는 데 사용될 수 있다. 메모리가 훈련 모드를 실행할 때, 가중치 wij 는 지속적으로 업데이트될 필요가 있으므로, 조정 가능한 저항(322ij)을 갖는 메모 리를 사용하여 훈련 모드를 원활하게 실행할 수 있다. 따라서, 인공지능 학습을 위한 빅데이터 학습 시에 는 방대한 가중치 업데이트에 대응할 수 있도록 거의 무제한에 가까운 내구성을 갖는 메모리가 바람직하다. 도 3b는 추론 모드를 실행하기 위한 예시적인 시스템을 도시한다. 시스템은 시스템과 유사하며, DAC, S&H 유닛 및 ADC를 포함한다. 도 3a의 시스템과는 달리, 시스템은 메모리(31 0)와는 다른 메모리를 포함한다. 메모리는 예를 들어, 매트릭스로 배열된 복수의 메모리 셀(370ij)을 포함한다. 각 메모리 셀(370ij)은 예를 들어, 조정 가능한 저항(322ij)을 갖는 메모리 셀(320ij)과는 다른 고정 저항(372ij)을 갖는다. 고정 저항기(322ij) 각각은 고정 컨덕턴스 Gij를 갖는다. 이러한 컨덕턴스 Gij는 고정 가중 치 wij를 나타내는 데 사용될 수 있다. 추론 모드의 실행 과정에서, 가중치 wij는 이미 설정되어 있고, 예를 들어 도 3a의 훈련된 Gij 에 따라 임의로 변경되지 않기 때문에 고정 저항기(372ij)를 갖는 메모리를 사용하여 원활하게 추론 모드가 실행될 수 있게 한다. 따라서, 인공지능 추론을 위한 메모리는 낮은 전력 소모로 가 중치를 고정적으로 유지하기 위해 휘발성이 없고 유지성이 좋은 메모리를 사용하는 것이 바람직하다. 위에서 설명한 바와 같이, 훈련 모드와 추론 모드의 요구 사항은 다르다. 예를 들어, 훈련 모드를 실행하는 메 모리는 가중치 wij의 많은 업데이트 작업을 충족하기 위해 높은 내구성을 가져야 하고, 추론 모드를 실행하 는 메모리는 낮은 전력 소비로 가중치 wij를 유지할 수 있도록 비휘발성과 높은 보존성을 가져야 한다. 이 두 가지 유형의 메모리는 일반적으로 완전히 다르다. 예를 들어, 도 3a의 메모리와 도 3b의 메모리는 완전히 다른 저항기(가변 저항기 (322ij) 및 고정 저항기 (372ij))를 사용한다. 아래에 더 상세하게 설명되는 바와 같이, 본 개시의 실시예는 높은 내구성을 갖는 DRAM-유사 모드와 높은 비휘 발성 및 높은 보존성을 갖는 NVM-유사 모드 모두에서 작동하도록 구성된 범용 메모리를 제공한다. 즉, 범용 메모리는 높은 신뢰성을 가진 메모리와 높은 보존성을 가진 메모리 등 다양한 유형의 메모리 기능을 통합할 수 있 다. 범용 메모리는 인-메모리 컴퓨팅(IMC)에 적용할 수 있다. 인-메모리 컴퓨팅은 컴퓨팅 인-메모리, 인-메모리 프로세싱 또는 프로세싱 인-메모리(processing in-memory: PIM) 또는 프로세싱 인 메모리 (processing in memory: PIM)라고도 불린다. 일부 실시예에서, 범용 메모리는 복수의 범용 메모리 셀을 포함한다. 아래에서 더 자세히 논의되는 바와 같이, 각 범용 메모리 셀은 훈련 모드에 관해 조정 가능한 제1 파라미터(예를 들어, 저장 노드의 전압)를 가질 수 있 고, 추론 모드에 관해 고정 가능한 제2 파라미터(예를 들어, 읽기 트랜지스터의 문턱 전압)를 갖도록 구성될 수 있다. 제2 파라미터는 제1 파라미터를 기반으로 할 수 있다. 도 4는 범용 메모리 셀의 예를 도시한다. 범용 메모리 셀은 인-메모리 컴퓨팅(in-memory computing: IMC)에 사용될 수 있다. 일부 실시예에서, 도 4에 도시된 바와 같이, 범용 메모리 셀은 쓰기 트랜지스터 및 쓰기 트랜지스터에 결합되는 읽기 트랜지스터를 포함한다. 범용 메모리 셀은 2개의 트 랜지스터로 구성되므로, 2T 구조라고도 할 수 있다. 쓰기 트랜지스터는 게이트 단자, 제1 단자 및 제2 단자를 포함한다. 제1 단자 및 제2 단자 중 하나는 드레인 단자이고, 제1 단자 및 제2 단자 중 다른 하나는 소스 단자이다. 마찬가 지로, 읽기 트랜지스터는 게이트 단자, 제1 단자 및 제2 단자를 포함한다. 제1 단자 및 제2 단자 중 하나는 드레인 단자이고, 제1 단자 및 제2 단자 중 다른 하나는 소스 단자이다. 쓰기 트랜지스터의 제2 단자는 읽기 트랜지스터의 게이트 단자에 결합된다. 저장 노드 (SN)는 제2 단자와 게이트 단자 사이에 결합된다. 하나의 트랜지스터가 쓰기 라인과 비트 라인에 결합된 일반적인 메모리 셀과는 달리, 범용 메모리 셀은 2 개의 트랜지스터가 2개의 쓰기 라인과 2개의 비트 라인에 결합되어 있다. 예를 들어, 도 4에 도시된 바와 같이, 쓰기 트랜지스터의 게이트 단자는 쓰기 워드 라인(WWL)에 결합되어 게이트 전압 VWWL 을 수신하도록 구성되고, 쓰기 트랜지스터의 제1 단자는 쓰기 비트 라인(WBL)에 결합되어 쓰기 전압(또는 읽기 전압) VWBL 을 수신하도록 구성된다. 읽기 트랜지스터의 제1 단자는 읽기 비트 라인(RBL)에 결합되어 읽기 전압(또는 읽기 전압) VRBL을 수신하도록 구성되고, 읽기 트랜지스터의 제2 단자는 읽기 워드 라 인(RWL)에 결합되어 쓰기 전압(또는 읽기 전압) VRWL을 수신하도록 구성된다. 읽기 트랜지스터는 조정 가능한 문턱 전압을 갖도록 구성될 수 있고, 따라서 범용 메모리 셀은 추론 모드에서 매번 고정된 가중치를 설정하는 데 사용될 수 있다. 일부 실시예에서, 읽기 트랜지스터는 게이트 단자에 전하 트랩 레이어를 포함한다. 전하 트랩 레이어은 전하 저장 레이어 또는 전하 트래핑 레이어로 지칭될 수 있다. 파울러-노르트하임(FN) 터널링 및 핫 캐리어 주입 메커니즘에 따르면, 게이트 단자 에 고전압(예를 들어, +FN과 같은 양 전압 또는 -FN과 같은 음 전압)이 인가되면, 고전압(예를 들어, +FN/-FN)은 전하 트랩 레이어에 저장된 전하량을 변경하여 읽기 트랜지스터의 문턱 전압을 변경할 수 있다. 읽기 트랜지스터의 문턱 전압은 인가된 고전압의 값과 게이트 단자에 고전압을 인가한 시간에 따라 변경될 수 있다. 즉, 읽기 트랜지스터의 문턱 전압은 최저 문턱 전압 Vtmin 에서 최고 문턱 전압 Vtmax 까지의 범위에서 조정될 수 있다(예컨대, 도 8b에 도시된 바와 같이). 아래에서 논의되는 바와 같이, 전하 트랩 레이어과 함께, 읽기 트랜지스터는 대응하는 논리 게이트를 결정하거나 및/또는 다양한 고정 가중치 (예를 들어, 디지털 가중치 또는 아날로그 가중치)를 설정하기 위해 다양한 Vt 레벨을 갖도록 프로그래밍되거나 지워질 수 있다. 일부 실시예에서, 읽기 트랜지스터는 실리콘-산화물-질화물-산화물-실리콘(SONOS) 전계효과 트랜지스터 (FET)를 포함하고, 여기서 그 질화물 레이어(예를 들어, 실리콘 질화물 SiN 레이어)가 전하 트랩 레이어이 다. 일부 실시예에서, 쓰기 트랜지스터는 금속-산화물-반도체 전계효과 트랜지스터(MOSFET)와 같은 전하 저장 기능이 없는 트랜지스터이다. 즉, 쓰기 트랜지스터의 문턱 전압은 변경될 수 없는 고정 및/또는 미리 결정되어 있다. 일부 실시예에서, 쓰기 트랜지스터는 또한 예를 들어 도 4에 도시된 바와 같이 전하 트랩 레이어를 포함하며, 쓰기 트랜지스터의 문턱 전압은 동작(operation)에 기초하여 조정될 수 있다. 쓰 기 트랜지스터는 또한 SONOS FET 트랜지스터일 수 있다. 읽기 트랜지스터는 양호한 데이터 보존을 보장하기 위해 낮은 오프 전류를 가질 수 있다. 일부 예에서, 읽 기 트랜지스터의 채널 레이어는 인듐 갈륨 아연 산화물(IGZO), 인듐 산화물(In2O3), 실리콘(Si), 게르마늄(Ge) 또는 3가-5가족(III-V) 물질(trivalent-pentavalent group (III-V) material)을 포함한다. 일부 예에서, 쓰기 트랜지스터는 판독 정확도를 보장하기 위해 높은 온-전류를 갖는다. 쓰기 트랜지스터의 채널 레 이어는 인듐 갈륨 아연 산화물(IGZO), 인듐 산화물(In2O3), 실리콘(Si), 게르마늄(Ge) 또는 3가-5가족 물질을 포함할 수 있다. 도 5a는 도 4의 범용 메모리 셀들의 어레이를 포함하는 예시적인 범용 메모리를 도시한다. 각각의 범 용 메모리 셀은 서로 결합된 쓰기 트랜지스터 및 읽기 트랜지스터를 포함한다. 범용 메모리 는 하나 이상의 쓰기 워드 라인 WWLs, 하나 이상의 읽기 워드 라인 RWLs, 하나 이상의 쓰기 비 트 라인 WBLs, 하나 이상의 읽기 비트 라인 RBLs을 포함한다. 각각의 범용 메모리 셀에 대해, 쓰기 트랜지스터의 게이트 단자는 대응하는 쓰기 워드 라인 에 연결되고, 쓰기 트랜지스터의 제1 단자(드레인 단자와 소스 단자 중 하나)는 대응하는 쓰기 비트 라인 WBL 에 연결되고, 쓰기 트랜지스터의 제2 단자(드레인 단자와 소스 단자 중 다른 하 나)는 읽기 트랜지스터의 게이트 단자에 연결된다. 제1 단자(읽기 트랜지스터의 드레인 단 자와 소스 단자 중 하나)는 대응하는 읽기 비트 라인에 연결되고, 제2 단자(읽기 트랜지스터의 드레인 단자와 소스 단자 중 다른 하나)는 읽기 워드 라인 RWL 에 연결된다. 각각의 쓰기 워드 라인 WWL 는 제1 방향을 따라 대응하는 범용 메모리 셀들의 쓰기 트랜지스터 들의 복수의 게이트 단자들에 연결되고, 각각의 쓰기 비트 라인 WBL 는 제1 방향에 수직이 될 수 있 는 제2 방향을 따라 대응하는 범용 메모리 셀들의 쓰기 트랜지스터들의 복수의 제1 단자들에 연 결된다. 마찬가지로, 각 읽기 비트 라인 RBL은 쓰기 워드 라인들과 평행한 제1 방향을 따라 대응하는 범용 메모리 셀의 읽기 트랜지스터들의 복수의 제1 단자들에 연결되고, 각 읽기 워드 라인 RWL은 쓰기 비트 라인과 평행한 제2 방향을 따라 대응하는 범용 메모리 셀들의 읽기 트랜지스터 들의 복수의 제2 단자들에 연결된다. 일부 실시예에서, 범용 메모리는 복수의 감지 증폭기(SAs)를 포함한다. 각 SA는 대응하는 RWL에 결합되고, 예를 들어 도 2에 도시된 바와 같이, 대응하는 RWL에 결합된 메모리 셀로부터 읽기 전류의 합을 수신하도록 구성된다. 일부 실시예에서, 범용 메모리는 인공 지능(AI) 모델의 훈련 모드 및 추론 모드 모두에 적용될 수 있다. 범용 메모리가 훈련 모드에서 실행될 때, 범용 메모리는 가중치에 대한 많은 수의 업데이트 작업을 만족시 키기 위해 동적 랜덤 액세스 메모리(DRAM)와 유사하거나 동일한 높은 신뢰성을 제공할 수 있다. 훈련 모드에서 의 범용 메모리는 도 3a의 메모리로 구현될 수 있다. 추론 모드에서 범용 메모리가 실행될 때, 범용 메모리는 비휘발성 메모리(NVM)와 유사하거나 동일한 비휘발성과 높은 유지성을 제공하여 저전력 소 모로 가중치를 잘 유지할 수 있다. 추론 모드의 범용 메모리는 도 3b의 메모리로 구현될 수 있다. 범용 메모리는, 예컨대 곱셈-누산(MAC) 동작과 같은, AI 모델의 하나 이상의 동작들을 구현하는 데 적용할 수 있다. MAC 동작은 오옴 법칙과 키르히호프의 법칙을 기반으로 한다. 도 5b는 범용 메모리를 사용한 MAC 동작의 실현을 보여준다. 일련의 입력 신호 xi, 예를 들어 V1, V2, ..., Vn이 각각 대응 읽기 비트 라인 RBL1, RBL2, ..., RBLn에 인가된다. 각 범용 메모리 셀로부터의 읽기 전류 Ii(예: 0 또는 1)의 양은 입력 신호 xi 와 가중치 wi (예: 0 또는 1)의 곱과 동일하다. 따라서, 각 읽기 워드 라인에 대해, SA가 수신하 는 총 전류 I는 상기 식에 기초하여 계산될 수 있다: , 여기서 Gi는 읽기 트랜지스터의 컨덕턴스를 나타내며, 가중치 wi 에 대응한다. 아래에서 논의되는 바와 같이, 범용 메모리 셀의 가중치 wi는 디지털 또는 이진 가중치, 예를 들어, \"1\" 또는 \"0\"이 될 수 있다. 일부 경우, 가중치 wi 는, 예를 들어 도 7a-7b에 설명된 바와 같은 훈련 모드 또는 DRAM 모드에서, 쓰기 트랜지스터와 읽기 트랜지스터 사이의 저장 노드에서의 저장 전위(VSN)로 표현될 수 있다. 일부 경우에, 범용 메모리 셀의 가중치 wi는 예를 들어, 도 8a-8b에 설명된 바와 같이 추 론 모드 또는 NVM 모드에서 읽기 트랜지스터의 문턱 전압으로 표현될 수 있다. 범용 메모리 셀의 가중치 wi는 아날로그 가중치일 수 있으며, 예를 들어, 도 10a-10b에 설명된 바와 같이 추론 모드 또는 NVM 모드에서 읽기 트랜지스터의 조정 가능한 문턱 전압으로 표시될 수 있다. 일부 경우,범용 메모리 셀은 예를 들어 도 10a에 도시된 포화 영역에서 아날로그 가중치 및 이진(1 또는 0) 입력 신 호로 작동될 수 있다. 일부 경우, 범용 메모리 셀은 예를 들어, 도 10b에 도시된 바와 같은 트라이오드 영 역에서 아날로그 가중치 및 아날로그 입력 신호로 작동될 수 있다. 도 6은 예를 들어, 인공지능(AI) 모델의 훈련 및 추론을 위한 범용 메모리를 동작시키는 예시적인 프로세스 의 흐름도이다. 범용 메모리는 도 5a-5b의 범용 메모리일 수 있다. 범용 메모리는 범용 메모리 셀들 의 어레이(예컨대, 도 4의 범용 메모리 셀들)를 포함한다. 각 범용 메모리 셀은 쓰기 트랜지스터(예컨대, 도 4의 쓰기 트랜지스터) 및 읽기 트랜지스터(예컨대, 도 4의 읽기 트랜지스터)를 포함한다. 전술한 바와 같이, 훈련 모드에서, 범용 메모리(및 범용 메모리 셀들)는 DRAM 모드 또는 DRAM-유사 모드에서 동작 하도록 구성되고, 추론 모드에서, 범용 메모리(및 범용 메모리 셀들)는 NVM 모드 또는 NVM-유사 모드에서 동작하도록 구성된다. 도 6에 도시된 바와 같이, 훈련 모드는 가중치 변경 절차, 가중치 유지 절차 및 읽기-동작 (read-operation) 절차를 포함한다. 가중치 변경 절차는 가중치 wi (예컨대, 도 2의 컨덕턴스 Gi 또 는 도 3a의 컨덕턴스 Gij)를 변경하는 데 사용된다. 가중치 유지 절차는 가중치 wi를 일시적으로 유지하는 데 사용된다. 읽기-동작 절차는 가중치 wi를 읽고 동시에 곱셈 동작(product operation)을 수행하는 데 사 용된다(예: MAC 동작). 훈련 모드에서는 가중치 변경 절차, 가중치 유지 절차 및 읽기-동작 절 차를 반복적으로 실행하여 가중치 wi 를 지속적으로 조정함으로써 AI 모델을 최적화할 수 있다. 도 6에 도시된 바와 같이, 추론 모드는 가중치 설정 절차, 가중치 유지 절차 및 읽기-동작 절차 를 포함한다. 가중치 설정 절차는 훈련 모드에 기반한 고정 가중치 wi를 설정하는 데 사용된다. 가중치 유지 절차는 가중치 wi 를 유지하는 데 사용된다. 읽기-동작 절차는 가중치 wi 를 읽고 동시에 곱셈 연산(예: MAC 동작)을 수행하는 데 사용된다. 추론 모드에서 가중치 wi 는 고정되어 자주 변경되지 않는다. 이하에서는, 훈련 모드(또는 DRAM 모드)에서 범용 메모리의 범용 메모리 셀의 쓰기 트랜지스터 및 읽기 트 랜지스터의 동작들을 각각 도 7a-7b를 참조하여 설명한다. 예시 용으로, 범용 메모리, 범용 메모리 셀, 쓰기 트 랜지스터 및 읽기 트랜지스터는 각각 범용 메모리, 범용 메모리 셀, 쓰기 트랜지스터 및 읽기 트랜지스터와 관련하여 설명된다. 도 7a는 훈련 모드 또는 DRAM 모드에서의 쓰기 트랜지스터의 특성 곡선 다이어그램을 나타낸다. 도 7a에 도시된 바와 같이, 쓰기 트랜지스터의 게이트 단자에 낮은 전압 VG = VWWL 이 인가되면, 예를 들어, 가중치 유지 절차 및 읽기-동작 절차 중에 쓰기 트랜지스터가 꺼질 수 있다. 쓰기 트랜지 스터의 게이트 단자에 더 높은 게이트 전압 VG = VWWL 이 인가되면, 쓰기 트랜지스터는 예를 들어, 가 중치 변경 절차 중에 켜질 수 있고, 그리고 전압이 쓰기 트랜지스터의 제1 단자에 인가될 수 있 어 쓰기 트랜지스터의 제 2 단자와 읽기 트랜지스터의 게이트 단자 사이에 결합된 저장 노 드를 충전 또는 방전시킬 수 있다. 도 7b는 훈련 모드 또는 DRAM 모드에서 읽기 트랜지스터의 특성 곡선 다이어그램을 나타낸다. 훈련 모드에서, 읽기 트랜지스터의 전하 트랩 레이어는 변경되지 않고 유지되므로, 읽기 트랜지 스터의 문턱 전압 Vt는 변경되지 않고 유지된다. 읽기 트랜지스터의 게이트 단자가 문턱전압 Vt 보다 높은 저장 전위 VSN를 가지면, 읽기 트랜지스터가 턴 온 될 수 있다. 읽기 트랜지스터의 게이트 단자가 문턱 전압 Vt보다 낮은 낮은 저장 전위 VSN 를 갖는 경우, 읽기 트랜지스터는 턴 오프 될 수 있다. 훈련 모드에서, 고전압 신호(예를 들어, VRBL)는 읽기 트랜지스터의 제1 단자에 인가될 수 있고, 저전압(예를 들어, Vss) 또는 접지(예를 들어, 0)는 읽기 트랜지스터의 제2 단자에 인가될 수 있다. 읽기 트랜지스터가 켜지면, 저장 노드에 저장된 데이터의 논리 상태가 비트 \"1\"로 판독될 수 있다. 읽기 트랜지스터가 꺼지면, 저장 노드에 저장된 데이터의 논리 상태를 비트 \"0\"으로 판독할 수 있다. 따라서, 훈련 모드에서, 저장 노드는 즉시 더 높은 저장 전위 또는 더 낮은 저장 전위로 충전 또는 방전될 수 있으며, 이는 범용 메모리 셀의 가중치로서 사용될 수 있는 판독 데이터의 논리 상태를 추가로결정한다. 또한, 읽기 트랜지스터의 전하 트랩 레이어는 변경되지 않은 상태로 유지된다. 따라서, 범 용 메모리 셀은 높은 내구성(예: 거의 무제한의 내구성)을 가질 수 있으며, 이는 인공지능 모델의 훈련에 적합하다. 훈련 모드에서 범용 메모리 셀의 동작은 \"0\" 및 \"1\"의 가중치 wi 와 관련하여 아래에서 더 자세히 설 명한다. 훈련 모드에서, 가중치 Wi 는 쓰기 트랜지스터와 읽기 트랜지스터 사이의 저장 노드 에 저장된다. 훈련 모드의 가중치 변경 절차 중에 범용 메모리 셀에 가중치 wi 가 \"0\"으로 기록될 경우, 쓰기 워드 라인(WWL)에는 높은 전압 VWWL (예: 3V)이 인가되어 쓰기 트랜지스터가 켜지고, 쓰기 비트 라인(WBL) 에는 낮은 바이어스 전압 VWBL0 (예: 0V)가 인가된다. 쓰기 트랜지스터가 켜졌으므로, 쓰기 비트 라인 WBL 에 의해 입력된 전압 VWBL 이 저장 노드(SN, 402)에 입력될 수 있으므로, 저장 노드(SN, 402)는 읽기 트랜지스터 의 문턱 전압 Vt 보다 낮은 저장 전위 VSN0 (예: 0V)를 가지게 된다. 저장 노드(SN)의 저장 전위 VSN0 는 범 용 메모리 셀의 \"0\"의 가중치 wi 를 나타낼 수 있다. 훈련 모드의 가중치 유지 절차 동안, 메모리 셀은 훈련 모드 동안 가중치 wi를 일시적으로 유지하려고 하며, 쓰기 워드 라인 WWL에 낮은 전압 VWWL (예: 0V)를 인가하여 쓰기 트랜지스터를 턴 오프 한다. 쓰기 트랜지스터가 턴 오프 되기 때문에, 저장 노드(SN 402)의 스토리지 전위 VSN0 는 변경되지 않고 유지된다. 훈련 모드의 읽기-동작 절차 중에, 범용 메모리 셀의 가중치 wi 를 읽은 후 곱셈하려는 경우, 쓰기 워드 라인 WWL에 낮은 전압 VWWL (예를 들어, 0V)를 인가하여 쓰기 트랜지스터를 끄고, 읽기 비트 라 인 RBL에 입력 전압 신호 Vi (예를 들어, 0.8V)를 인가한다. \"0\"의 가중치 wi 에 대응하는 저장 전위 VSN 가 읽 기 트랜지스터의 문턱 전압 Vt 보다 낮으므로, 읽기 트랜지스터는 턴 오프되고 읽기 비트 라인 RBL 에는 읽기 전류 Ii 가 발생하지 않는다. 읽기 전류 Ii 의 양(예: 0)은 입력 신호 Vi와 \"0\"의 가중치 wi 의 곱과 동일하다. 훈련 모드의 가중치 변경 절차 중에 범용 메모리 셀에 \"1\"의 가중치 wi 가 기록될 경우, 쓰기 워드 라인(WWL)에 높은 전압 VWWL (예: 3V)가 인가되어 쓰기 트랜지스터가 턴 온되고, 쓰기 비트 라인(WB L)에 높은 전압 VWBL (예: 1V)가 인가된다. 쓰기 트랜지스터가 턴 온되므로, 쓰기 비트 라인 WBL에 의해 입 력된 전압 VWBL 이 저장 노드에 입력될 수 있으므로, 저장 노드는 읽기 트랜지스터의 문턱 전압 Vt 보다 높은 저장 전위 VSN1 (예를 들어, 1V)를 가지게 된다. 저장 노드의 저장 전위 VSN1 는 범용 메모리 셀의 \"1\"의 가중치 wi를 나타낼 수 있다. 전술한 바와 같이, 훈련 모드의 가중치 변경 절차에서 가중치 wi가 변경되면, 읽기 트랜지스터의 문턱 전압 Vt은 변경되지 않는다. 훈련 모드의 가중치 유지 절차 동안, 메모리 셀은 훈련 모드 동안 가중치 wi를 일시적으로 유지하려고 하며, 쓰기 워드 라인(WWL)에 낮은 전압 VWWL (예: 0V)을 인가하여 쓰기 트랜지스터를 턴 오프 한다. 쓰기 트랜지스터가 턴 오프 되기 때문에, 저장 노드(SN 402)의 저장 전위(VSN1)는 변경되지 않은 상 태로 유지된다. 훈련 모드의 읽기-동작 절차 중에, 범용 메모리 셀의 가중치 Wi를 읽은 후 곱셈하려는 경우, 쓰 기 워드 라인 WWL에 낮은 전압 VWWL (예를 들어, 0V)를 인가하여 쓰기 트랜지스터를 턴 오프하고, 읽기 비 트 라인 RBL에 입력 전압 신호 Vi(예를 들어, 0.8V)를 인가한다. \"1\"의 가중치 wi 에 대응하는 저장 전위 VSN가 읽기 트랜지스터의 문턱 전압 Vt 보다 높으므로, 읽기 트랜지스터가 턴 온 되고 읽기 비트 라인 RBL 에 읽기 전류 Ii 가 생성된다. 읽기 전류 Ii의 양(예: 0)은 입력 신호 Vi와 \"1\"의 가중치 wi 의 곱과 등가적이 다. 훈련 모드 또는 DRAM 모드에서 범용 메모리 셀의 위에서 언급된 동작은 다음 표 I에 정리될 수 있다. 표 I은 값의 예시일 뿐이며, 본 개시를 한정하기 위한 것이 아님에 유의할 필요가 있다. 표 I. DRAM 모드 동작을 위한 값"}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이하에서는, 추론 모드(또는 NVM 모드)에서 범용 메모리의 범용 메모리 셀의 쓰기 트랜지스터 및 읽기 트 랜지스터의 동작을 각각 도 8a-8b를 참조하여 설명한다. 예를 들어, 범용 메모리, 범용 메모리 셀, 쓰기 트랜지 스터 및 읽기 트랜지스터는 각각 범용 메모리, 범용 메모리 셀, 쓰기 트랜지스터 및 읽기 트랜 지스터와 관련하여 설명된다. 추론 모드 또는 NVM 모드에서, 읽기 트랜지스터의 게이트 단자에 고전압(예를 들어, +FN/-FN)을 인가하여 읽기 트랜지스터의 전하 트랩 레이어를 충전 또는 방전함으로써, 읽기 트랜지스터의 문턱 전압 Vt를 변경할 수 있다. 문턱 전압(Vt)은 예를 들어, 장기 보존을 위해 범용 메모리 셀에 대한 특 정 가중치 값을 설정하기 위해 고정될 수 있으며, 이는 AI 모델에 대한 추론 모드에서 적용될 수 있다. 가 중치 값은, 예를 들어, 고전압의 값 및 고전압을 인가하는 기간에 기초하여, 읽기 트랜지스터의 게이트 단 자에 인가되는 고전압(예를 들어, +FN/-FN)에 의해 문턱 전압 Vt를 변경함으로써 재설정될 수 있다. 도 8a는 추론 모드 또는 NVM 모드에서의 쓰기 트랜지스터의 특성 곡선 다이어그램을 나타낸다. 도 8a에 도시된 바와 같이, 쓰기 트랜지스터의 게이트 단자에 더 낮은 전압 VG = VWWL 이 인가되면, 쓰기 트랜지스터가 턴 오프 될 수 있다. 쓰기 트랜지스터의 게이트 단자에 더 높은 게이트 전압 VG = VWWL 이 인가되면, 쓰기 트랜지스터가 턴 온 될 수 있다. 추론 모드의 가중치 설정 절차 동안, 쓰기 트랜지스터의 제1 단자에 FN 고전압(예를 들어, +20V/-20V와 같은 +FN/-FN)이 인가되어 저장 노 드 SN의 저장 전위가 고전압(예를 들어, +FN/-FN과 동일하게)에 대응하도록 충전 또는 방전될 수 있다. 읽 기 트랜지스터의 게이트 단자의 전압은 저장 노드(SN 402)의 저장 전위 VSN 와 동일하다. 따라서, FN 고전압은 읽기 트랜지스터의 문턱 전압 Vt를 변경할 수 있다. 추론 모드의 읽기-동작 절차 동안, 예를 들어, 도 10에 상세히 설명된 바와 같이, 범용 메모리 셀의 입력 신호로 사용될 수 있는, 쓰기 트랜지스터의 제1 단자에 읽기 전압 Vread (예를 들어, 0.8V)이 인가되고, 이는 범용 메모리 셀(40 0)의 입력 신호로 사용될 수 있다. 도 8b는 추론 모드 또는 NVM 모드에서의 읽기 트랜지스터의 일련의 특성 곡선을 나타내는 다이어그램 이다. 각각의 특성 곡선은 읽기 트랜지스터의 문턱 전압 Vt, 예를 들어, 읽기 트랜지스터의 다 이어그램에 도시된 특성 곡선에 대응한다. 전술한 바와 같이, 문턱 전압 Vt는 쓰기 비트 라인에 인가되는 고전압(예를 들어, +FN/-FN)에 의해 설정될 수 있다. 문턱 전압 Vt의 값은 고전압의 값 및 고전압을 인가하는 기간에 기초한 읽기 트랜지스터의 전하 트랩 레이어 내의 전하의 양에 기초할 수 있다. 따라서, 문턱 전압 Vt의 값은 예를 들어, 도 8b에 도시된 바와 같이 최저 문턱 전압 Vtmin과 최고 문턱 전압 Vtmax 사이에서 조정될 수 있다. 가중치 설정 절차 동안 문턱 전압 Vt 가 설정된 후, 읽기 전압 Vread (예를 들어, 0.8V)가 쓰기 트랜지스 터의 제1 단자에 인가되어, 저장 노드를 높은 저장 전위 VSN 로 충전할 수 있다. 읽기 트랜지스 터의 게이트 단자의 저장 전위 VSN 가 읽기 트랜지스터의 설정 문턱 전압 Vt보다 높으면, 읽기 트랜지스터가 턴 온될 수 있고 읽기 트랜지스터의 제1 단자에 인가되는 공급 전압 Vdd는 데이터 \"1\"에 대응하는 높은 전류 Ii 를 발생시킬 수 있다. 게이트 단자의 저장 전위 VSN 가 설정된 문턱 전압 Vt 보다 낮으면, 읽기 트랜지스터는 데이터 \"0\"에 대응하여 턴 오프 될 수 있다. 쓰기 비트 라인 WBL에 인가 되는 읽기 전압 Vread는 최저 문턱 전압 Vtmin과 최고 문턱 전압 Vtmax 사이에 있을 수 있다. 따라서, 추론 모 드에서 범용 메모리 셀의 가중치 wi 는 읽기 트랜지스터의 설정된 문턱 전압 Vt 로 표현된다. 추론 모드에서의 범용 메모리 셀의 동작은 \"0\" 및 \"1\"의 가중치 Wi와 관련하여 아래에 더 상세하게 설명된다. 읽기 트랜지스터는 읽기 트랜지스터의 문턱 전압 Vt를 조정하기 위해 충전 또는 방전될 수있는 전하 트랩 레이어를 포함한다. 추론 모드의 가중치 설정 절차 동안 범용 메모리 셀에 가중치 wi 가 \"0\"으로 기록될 경우, 쓰기 워드 라인(WWL)에는 쓰기 트랜지스터의 문턱 전압보다 높은 전압 VON (예를 들어, 1V)가 인가되어 쓰기 트 랜지스터가 턴 온되고, 쓰기 비트 라인(WBL)에는 양의 높은 FN 전압 (예를 들어, +FN)이 인가된다. 쓰기 트랜지스터가 턴 온 되기 때문에, 쓰기 비트 라인 WBL에 의해 입력된 양의 높은 FN 전압이 저장 노드 SN에 입력될 수 있으므로, 저장 노드 SN는 높은 저장 전위 VSN0 (예를 들어, +FN)를 가지게 되어, 읽 기 트랜지스터의 전하 트랩 레이어를 충전하여 읽기 트랜지스터의 문턱 전압 Vt를 더 높은 Vt로 증가시키는 등의 변화를 일으킬 수 있게 한다. 읽기 트랜지스터의 더 높은 Vt는 범용 메모리 셀의 \"0\"의 가중치 wi 를 나타낼 수 있다. 추론 모드의 가중치 유지 절차 동안, 메모리 셀은 추론 모드 동안 가중치 wi를 고정하려고 하며, 낮은 전압 VWWL (예: 0V)이 쓰기 워드 라인 WWL에 인가되어 쓰기 트랜지스터를 턴 오프 한다. 추론 모드의 읽기-동작 절차 동안, 범용 메모리 셀의 가중치 wi를 읽은 다음 곱셈하려는 경우, 쓰기 워드 라인 WWL에 쓰기 트랜지스터의 문턱 전압보다 높은 전압 Von (예를 들어, 1V)을 인가하여 쓰기 트랜지스터를 턴 온 하고, 읽기 비트 라인 RBL에 입력 전압 신호 Vi(예를 들어, VDD)를 인가한다. 쓰기 비 트 라인 WBL에는 읽기 전압 Vread (예: 1V)가 인가된다. 읽기 트랜지스터가 읽기 전압 Vread보다 높을 수 있는 더 높은 Vt를 갖도록 설정되면, 읽기 트랜지스터는 턴 오프 되고, 읽기 비트 라인 RBL에서 읽기 전류 Ii가 생성되지 않는다. 읽기 전류 Ii의 양(예: 0)은 입력 신호 Vi와 \"0\"의 가중치 wi 의 곱과 동일하다. 추론 모드의 가중치 설정 절차에서 범용 메모리 셀에 \"1\"의 가중치 wi 가 기록될 때, 쓰기 워드 라인(WWL)에는 쓰기 트랜지스터의 문턱 전압보다 높은 전압 Von 이 인가되어 쓰기 트랜지스터가 턴 온 되고, 쓰기 비트 라인(WBL)에는 음의 높은 FN 전압(예: -FN)이 인가된다. 쓰기 트랜지스터가 턴 온 되 었기 때문에, 쓰기 비트 라인 WBL에 의해 입력된 음의 높은 FN 전압이 저장 노드 SN에 입력되어, 저장 노 드 SN가 음의 높은 저장 전위 VSN1 (예를 들어, -FN)를 가지게 되어, 읽기 트랜지스터의 전하 트랩 레 이어를 방전시킬 수 있어 읽기 트랜지스터의 문턱 전압 Vt를 변화시킬 수 있으며, 예를 들어 낮은 Vt 로 감소시킬 수 있다. 읽기 트랜지스터의 낮은 Vt는 범용 메모리 셀의 \"1\"의 가중치 wi 를 나타낼 수 있다. 추론 모드의 가중치 유지 절차 동안, 메모리 셀은 추론 모드 동안 가중치 wi를 고정하려고 하며, 쓰기 워드 라인 WWL에 낮은 전압 VWWL (예: 0V)를 인가하여 쓰기 트랜지스터를 턴 오프 한다. 추론 모드의 읽기-동작 절차 동안, 범용 메모리 셀의 가중치 wi를 읽은 다음 곱셈하려는 경우, 쓰기 워드 라인 WWL에 쓰기 트랜지스터의 문턱 전압보다 높은 전압 Von (예를 들어, 1V)을 인가하여 쓰기 트랜지스터를 턴 온 시키고, 읽기 비트 라인 RBL에 입력 전압 신호 Vi(예를 들어, VDD)를 인가한다. 쓰기 비트 라인 WBL에는 읽기 전압 Vread (예: 1V)가 인가된다. 읽기 트랜지스터가 읽기 전압 Vread 보다 낮을 수 있는 Vt 를 갖도록 설정되면, 읽기 트랜지스터가 턴 온 되고, 읽기 비트 라인 RBL에서 읽기 전류 Ii 가 생 성된다. 읽기 전류 Ii의 양은 입력 신호 Vi와 \"1\"의 가중치 wi 의 곱과 같다. 추론 모드 또는 NVM 모드에서 상기 언급한 범용 메모리 셀의 동작은 다음 표 II에 정리될 수 있다. 표 II는 값의 예를 보여줄 뿐이며, 본 개시를 한정하기 위한 것이 아님에 유의할 필요가 있다. 쓰기 비트 라인 에서 인가되는 Vread 는 읽기 트랜지스터의 최소 문턱 전압 Vtmin과 최대 문턱 전압 Vtmax 사이에 있다는 점에 유의할 필요가 있다. 표 II. NVM 모드 작동을 위한 값"}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "범용 메모리는 곱셈-누산(MAC) 동작과 같은 AI 모델의 하나 이상의 동작을 구현하는 데 적용할 수 있다. MAC 동작은 오옴의 법칙과 키르히호프의 법칙을 기반으로 한다. 도 5b에 도시된 바와 같이, 추론 모드에서, 일련의 입력 전압 V1, V2, ..., Vn이 각각 대응하는 읽기 비트 라인 RBL1, RBL2, ..., RBLn에 인가된다. 위에서 언급한 바와 같이, 각 범용 메모리 셀에 대한 가중치 wi는 범용 메모리 셀의 읽기 트랜지스터의 문턱 전압(Vt)으로 표현된다. 각 범용 메모리 셀로부터의 읽기 전류 Ii(예를 들어, 0 또는 1)의 양은 입력 신호 Vi와 가중치 wi (예를 들어, 0 또는 1)의 곱과 동일하다. 따라서, 각 읽기 워드 라인 에 대해, SA가 수신하는 총 전류 I는 상기 식, 에 기초하여 계 산될 수 있다: 여기서, Gi는 읽기 트랜지스터의 컨덕턴스를 나타내고, 이는 읽기 트랜지스터의 문턱 전압 Vt 또는 가중치 wi 에 대응한다. 위에서 언급한 가중치 wi 는 2비트 값인 \"0\"과 \"1\"을 예로 들어 설명한다. 일부 다른 구현에서, 가중치 wi 는 아 날로그 값일 수도 있다. 아래에서 더 상세하게 논의되는 바와 같이, 읽기 트랜지스터는 트라이오드 영역 또는 포화 영역에서 동작할 수 있다. 범용 메모리 셀은 예를 들어 포화 영역에서 아날로그 가중치 및 이진 (1 또는 0) 입력 신호로 작동될 수 있거나, 예를 들어 트라이오드 영역에서 아날로그 가중치 및 아날로그 입력 신호로 작동될 수 있다. 도 9는 읽기 비트 라인 RBL 상의 전류와 전압 사이의 관계를 나타내는 도면을 도시한다. 전류-전압 곡선 CVi는 서로 다른 게이트-오버드라이브 전압(gate-overdrive voltages) Vd에 대응한다. 게이트-오버드라이브 전 압 Vd는 읽기 트랜지스터의 저장 전위 VSN 와 문턱 전압 Vt 사이의 차이이다. 서로 다른 문턱 전압 Vt에 대 응하여 서로 다른 정도의 게이트-오버드라이브 전압 Vd가 형성될 수 있다. 도 9의 상단 곡선 CVi는 더 높은 게 이트-오버드라이브 전압 Vd에 대응한다. 읽기 비트 라인 RBL에 형성된 전류는 게이트-오버드라이브 전압 Vd와 양의 상관관계, 를 가진다. 즉, VSN 가 미리 결정된 전압이고 일정하게 유지되는 경우, 읽기 비 트 라인 RBL 에 형성된 전류는 문턱 전압 Vt 와 음의 상관 관계를 갖는다. 따라서, 읽기 트랜지스터의 문 턱 전압 Vt의 다양한 레벨은 가중치 Wi 가 다른 레벨의 아날로그 값을 갖게 할 수 있다. 전류-전압 곡선 CVi 는 읽기 트랜지스터의 게이트 단자의 전압(예를 들어, VSN)과 포화 전압 Vsat 사 이의 관계에 따라 나눌 수 있다. VSN > Vsat일 때, 읽기 트랜지스터는 포화 영역 내에서 동작하고, 범용 메 모리 셀은 예를 들어 도 10a에 설명된 바와 같이 아날로그 가중치 wi 및 이진(1 또는 0) 입력 신호로 동작 할 수 있다. VSN < Vsat일 때, 읽기 트랜지스터는 트라이오드 영역 내에서 동작하고, 범용 메모리 셀(40 0)은 예를 들어, 도 10b에 설명된 바와 같이 아날로그 가중치 및 아날로그 입력 신호로 동작할 수 있다. 도 10a는 읽기 트랜지스터의 포화 영역, 예를 들어 음영 영역에 도시된 바와 같이, VSN > Vsat에서의 동작 의 예시를 나타낸다. 읽기 트랜지스터의 문턱 전압 Vt는 아날로그일 수 있고, 전압 VRBL 는 읽기 비트 라인 에 적용되는 입력 신호로서 비트 값 \"1\" 또는 \"0\"을 가질 수 있다. 전압 VRBL 가 비트 \"0\"(예: 0V)에 대응하면 전류가 형성되지 않는다. 전압 VRBL 가 비트 \"1\"에 대응하면 전류가 형성되며 에 비례한다. 입력 \"1\"을 보장하기 위해 전압 VRBL 은 최대 값인 보다 작지 않다. VSN 는 쓰기 비트 라인에 적용된 VWBL 와 동일 하며, 이는 일정하게 유지될 수 있으므로, 의 최대값은 (VSN -Vtmin)과 동일하며, 여기서 Vtmin은 예 를 들어 도 10a에 도시된 바와 같이 포화 영역에서 읽기 트랜지스터의 최소 문턱 전압이다. 추론 모드 또는 NVM 모드 및 읽기 트랜지스터의 포화 영역에서의 범용 메모리 셀의 동작은 다음 표 III에 정리될 수 있다. 표 III은 값의 예시일 뿐이며, 본 개시를 제한하기 위한 것이 아님에 유의할 필요가 있다. 표 III. 포화 영역에서 NVM 모드 동작을 위한 값"}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "표 III에 도시된 바와 같이, 추론 모드의 가중치 설정 절차 동안, Vt가 상승하는 경우에, 쓰기 트랜 지스터의 문턱 전압보다 높은 전압 Von이 쓰기 워드 라인 WWL에 인가된 상태에서 쓰기 트랜지스터가 턴 온 된다. 어떤 경우에는, 쓰기 비트 라인에 양의 높은 FN 전압(예를 들어, +FN)이 인가되고, 읽기 워드 라인 RWL 및 읽기 비트 라인 RBL에 인가된 VRWL 및 VRBL 은 모두 0V와 동일하고, 그러므로 SN 에서의 저장 전위가 양의 높은 FN 전압으로 증가하여 읽기 트랜지스터의 전하 트랩 레이어를 충전하여 읽기 트랜지스터 의 문턱 전압 Vt를 증가시킬 수 있다. 경우에 따라, 쓰기 비트 라인에 낮은 전압(예를 들어, 0)이 인가되 고(VWBL =0V), 읽기 워드 라인 RWL 및 읽기 비트 라인 RBL에 인가되는 VRWL 및 VRBL 는 모두 -FN과 동일하며, 게이 트 단자와 제2 단자 사이의 전압 전위는 +FN이며, 이는 또한 읽기 트랜지스터의 전하 트랩 레이 어를 충전하여 읽기 트랜지스터의 문턱 전압 Vt를 증가시킬 수 있다. 마찬가지로, 추론 모드의 가중치 설정 절차 동안, Vt가 하강하는 경우, 쓰기 트랜지스터의 문턱 전압보다 높은 전압 Von이 쓰기 워드 라인 WWL에 인가되어 쓰기 트랜지스터가 턴 온 된다. 어떤 경우에는, 쓰기 비트 라인에 음의 높은 FN 전압(예를 들어, -FN)이 인가되고, 읽기 워드 라인 RWL 및 읽기 비트 라인 RBL 에 인가되는 VRWL 및 VRBL 는 모두 0V와 동일하므로, SN 에서의 저장 전위는 음의 높은 FN 전압(예를 들어, -FN)으로 감소하여 읽기 트랜지스터 의 전하 트랩 레이어를 방전시켜 읽기 트랜지스터 의 문턱 전압 Vt를 감소시킬 수 있다. 경우에 따라, 쓰기 비트 라인에 낮은 전압(예를 들어, 0)이 인가되고(VWBL =0V), 읽기 워드 라인 RWL 및 읽기 비트 라인 RBL에 인가되는 VRWL 및 VRBL 는 모두 +FN과 동일하며, 제1 단자와 게이트 단자 사이의 전압 전위는 +FN이며, 이는 또한 읽기 트랜지스터의 전하 트랩 레이어를 방 전하여 읽기 트랜지스터의 문턱 전압 Vt를 감소시킬 수 있다. 추론 모드의 가중치 유지 절차 동안, 쓰기 트랜지스터를 끄기 위해 VWWL = 0V이고, VWBL 는 임의 의 값, 예를 들어 0V가 될 수 있다. VRWL 및 VRBL 는 모두 0V와 동일할 수 있으므로 전류가 형성되지 않으며, 읽 기 트랜지스터의 아날로그 문턱 전압 Vt 는 변경되지 않고 범용 메모리 셀의 특정 가중치 값을 결정 하기 위해 장기간 유지되도록 고정될 수 있다. 추론 모드의 읽기-동작 절차 동안, 쓰기 트랜지스터는 쓰기 워드 라인(WWL)에서 쓰기 트랜지스 터의 문턱 전압보다 높은 전압 Von 이 인가된 상태에서 턴 온 된다. 읽기 전압 VWBL 은 쓰기 비트 라인 WBL 에 인가되는데, 이는 공급 전압 VDD 보다 클 수 없다. 읽기 트랜지스터의 제2 단자는 접지(예: 0 V) 에 결합되고, 읽기 트랜지스터의 제1 단자에는 입력 신호 VRBL 가 인가되며, 그 입력 신호 VRBL 는 읽 기 트랜지스터가 포화 영역에서 동작되도록 보장하기 위해 Vdd -Vtmin 보다 크다. 범용 메모리는 예를 들어 곱셈-누산(MAC) 동작(operation)과 같은 AI 모델의 하나 이상의 동작들을 구현하 는 데 적용할 수 있다. MAC 동작은 오옴의 법칙과 키르히호프의 법칙을 기반으로 한다. 도 5b에 도시된 바와 같 이, 추론 모드에서, 일련의 입력 전압 V1, V2, ..., Vn이 각각 대응하는 읽기 비트 라인 RBL1, RBL2, ..., RBLn에 인가된다. 전술한 바와 같이, 각 범용 메모리 셀에 대한 가중치 wi는 아날로그인 범용 메모리 셀의 읽기 트랜지스터의 문턱 전압 Vt으로 표현된다. 각 범용 메모리 셀로부터의 읽기 전류 Ii 의 양은 입력 신호 Vi(예: 0 또는 1)와 아날로그 가중치 wi 의 곱과 동일하다. 따라서, 각 읽기 워드 라인(52 2)에 대해 SA 가 수신하는 총 전류 I는 상기 식 에 따라 계산할 수 있다: , 여기서 는 일정하게 유지되고 는 범용 메모리 셀의 아날로그 가중치 wi 에 대응한다. 도 10b는 예를 들어, 음영 영역에 표시된 바와 같이, VSN < Vsat인 읽기 트랜지스터의 트라이오드 영역에서 의 동작 예시를 보여준다. 읽기 트랜지스터의 문턱 전압 Vt는 아날로그일 수 있으며, 다양한 Vt가 아날로 그 가중치 역할을 할 수 있다. 전압 VRBL 는 읽기 비트 라인에 적용되는 입력 신호이며, 읽기 트랜지스터가 트라이오드 영역에 있어야 한다는 요건을 충족한다. 따라서, VRBL 는 예컨대 도 10b에 예시된 바와 같이 아날로 그 입력 범위인 0 <= VRBL <= VSN -Vtmax 에 있을 수도 있다. 추론 모드 또는 NVM 모드 및 읽기 트랜지스터의 트라이오드 영역에서의 범용 메모리 셀의 동작 은 다음 표 IV에 정리될 수 있다. 표 IV는 값의 예시일 뿐이며, 본 개시를 제한하기 위한 것이 아님을 유의한다. 표 IV. 트라이오드 영역에서 NVM 모드 동작을 위한 값"}
{"patent_id": "10-2024-0033202", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "표 IV에 도시된 바와 같이, 추론 모드의 가중치 설정 절차 동안, Vt 가 상승하는 경우에, 쓰기 트랜 지스터의 문턱 전압보다 높은 전압 Von이 쓰기 워드 라인 WWL에 인가된 상태에서 쓰기 트랜지스터가 턴 온 된다. 몇몇 경우에는, 쓰기 비트 라인에 양의 높은 FN 전압(예를 들어, +FN)이 인가되고, 읽기 워드 라인 RWL 및 읽기 비트 라인 RBL에 인가된 VRWL 및 VRBL 은 모두 0V와 동일하므로, SN 에서의 저장 전위가 양의 높은 FN 전압으로 증가하여 읽기 트랜지스터의 전하 트랩 레이어를 충전하여 읽기 트랜지스터의 문턱 전압 Vt를 증가시킬 수 있다. 경우에 따라, 쓰기 비트 라인에 낮은 전압(예: 0)이 인가되고(VWBL =0V), 읽 기 워드 라인 RWL 및 읽기 비트 라인 RBL에 인가되는 VRWL 및 VRBL 는 모두 -FN과 동일하며, 게이트 단자와 제2 단자 사이의 전압 전위는 +FN이며, 또한 읽기 트랜지스터의 전하 트랩 레이어를 충전하여 읽기 트랜지스터의 문턱 전압 Vt를 증가시킬 수 있다. 마찬가지로, 추론 모드의 가중치 설정 절차 동안, Vt가 떨어지는 경우, 쓰기 트랜지스터의 문턱 전압보다 높은 전압 Von이 쓰기 워드 라인 WWL에 인가되어 쓰기 트랜지스터가 턴 온 된다. 어떤 경우에는, 쓰기 비트 라인에 음의 높은 FN 전압(예를 들어, -FN)이 인가되고, 읽기 워드 라인 RWL 및 읽기 비트 라인 RBL 에 인가되는 VRWL 및 VRBL 는 모두 0V와 동일하므로, SN 에서의 저장 전위는 음의 높은 FN 전압(예를 들어, -FN)으로 감소하여 읽기 트랜지스터 의 전하 트랩 레이어를 방전시켜 읽기 트랜지스터 의 문턱 전압 Vt를 감소시킬 수 있다. 경우에 따라, 쓰기 비트 라인에 낮은 전압(예를 들어, 0V)이 인가되고(VWBL =0V), 읽기 워드 라인 RWL 및 읽기 비트 라인 RBL에 인가되는 VRWL 및 VRBL 는 모두 +FN과 동일하며, 제1 단자와 게이트 단자 사이의 전압 전위는 +FN이며, 또한 읽기 트랜지스터의 전하 트랩 레이어를 방전하 여 읽기 트랜지스터의 문턱 전압 Vt를 감소시킬 수 있다. 추론 모드의 가중치 유지 절차 동안, 쓰기 트랜지스터를 끄기 위해 VWWL = 0V이고, VWBL 는 임의 의 값, 예를 들어 0V가 될 수 있다. VRWL 및 VRBL 는 모두 0V와 동일할 수 있으므로 전류가 형성되지 않으며, 읽 기 트랜지스터의 아날로그 문턱 전압 Vt 는 변경되지 않고 범용 메모리 셀의 특정 가중치 값을 결정 하기 위해 장기간 유지되도록 고정될 수 있다. 추론 모드의 읽기-동작 절차 동안, 쓰기 트랜지스터는 쓰기 워드 라인(WWL)에서 쓰기 트랜지스 터의 문턱 전압보다 높은 전압 Von 이 인가된 상태에서 턴 온 된다. 읽기 전압 VWBL 은 쓰기 비트 라인 WBL 에 인가되는데, 이는 공급 전압 VDD 보다 클 수 없다. 읽기 트랜지스터의 제2 단자는 접지, 예컨대 0 V에 결합되고, 읽기 트랜지스터의 제1 단자에는 작은 입력 신호 VRBL 가 인가되며, 그 입력 신호 VRBL 는 읽기 트랜지스터가 트라이오드 영역에서 동작되도록 하기 위해 Vdd - Vtmax 보다 작다. 범용 메모리는 예컨대 곱셈-누산(MAC) 동작과 같은 AI 모델의 하나 이상의 동작을 구현하는 데 적용할 수 있다. MAC 동작은 오옴의 법칙과 키르히호프의 법칙에 기반한다. 도 5b에 도시된 바와 같이, 추론 모드에 서, 일련의 입력 전압 V1, V2, ..., Vn이 각각 대응하는 읽기 비트 라인 RBL1, RBL2, ..., RBLn에 인가된다. 전술한 바와 같이, 각 범용 메모리 셀에 대한 가중치 wi는 아날로그인 범용 메모리 셀의 읽기 트랜지 스터의 문턱 전압 Vt로 표현된다. 각 범용 메모리 셀로부터의 읽기 전류 Ii 의 양은 아날로그 입력 신호 Vi (예를 들어, 0 과 Vdd - Vtmax 의 범위에서)와 아날로그 가중치 wi 의 곱과 동일하다. 따라서, 각 읽기 워 드 라인에 대해 (SA) 502가 수신하는 총 전류 I 는 상기 식 에 따라 계산할 수 있다: , 여기서 는 일정하게 유지되고 는 범용 메모리 셀 의 아날로그 가중치 wi 에 대응하고, Vi 는 아날로그 입력 신호이다. 개시된 및 다른 실시예는 하나 이상의 컴퓨터 프로그램 제품, 예를 들어 데이터 처리 장치에 의해 실행되거나 데이터 처리 장치의 동작을 제어하기 위해 컴퓨터 판독 가능 매체에 인코딩된 컴퓨터 프로그램 명령어의 하나 이상의 모듈로 구현될 수 있다. 컴퓨터 판독 가능 매체는 기계 판독 가능 저장 장치, 기계 판독 가능 저장 기판, 메모리 장치 또는 이들 중 하나 이상의 조합일 수 있다. '데이터 처리 장치'라는 용어는, 예를 들어 프로 그래머블 프로세서, 컴퓨터 또는 복수의 프로세서 또는 컴퓨터를 포함하여, 데이터를 처리하기 위한 모든 장치, 기기 및 기계를 포괄한다. 이 장치에는 하드웨어 외에도 해당 컴퓨터 프로그램의 실행 환경을 만드는 코드, 예 를 들어 프로세서 펌웨어, 프로토콜 스택, 데이터베이스 관리 시스템, 운영 체제 또는 이들 중 하나 이상의 조 합을 구성하는 코드가 포함될 수 있다. 시스템은, 예를 들어 프로그래밍 가능한 프로세서, 컴퓨터 또는 다수의 프로세서 또는 컴퓨터를 포함하여, 데이 터를 처리하기 위한 모든 장치, 기기 및 기계를 포함할 수 있다. 시스템에는, 하드웨어 외에도, 해당 컴퓨터 프 로그램의 실행 환경을 만드는 코드, 예를 들어 프로세서 펌웨어, 프로토콜 스택, 데이터베이스 관리 시스템, 운 영 체제 또는 이들 중 하나 이상의 조합을 구성하는 코드가 포함될 수 있다. 컴퓨터 프로그램(프로그램, 소프트웨어, 소프트웨어 애플리케이션, 스크립트 또는 코드라고도 함)은, 컴파일 또 는 해석 언어를 포함한, 모든 형태의 프로그래밍 언어로 작성할 수 있으며, 독립형 프로그램 또는 모듈, 구성 요소, 서브루틴 또는 컴퓨팅 환경에서 사용하기에 적합한 기타 단위 등 모든 형태로 배포할 수 있다. 컴퓨터 프 로그램이 반드시 파일 시스템의 파일에 해당하는 것은 아니다. 프로그램은 다른 프로그램이나 데이터를 보관하 는 파일의 일부(예: 마크업 언어 문서에 저장된 하나 이상의 스크립트), 해당 프로그램 전용 단일 파일 또는 여 러 개의 조정된 파일(예: 하나 이상의 모듈, 하위 프로그램 또는 코드 일부를 저장하는 파일)에 저장될 수 있다. 컴퓨터 프로그램은 한 컴퓨터 또는 한 사이트에 있거나 여러 사이트에 분산되어 있고 통신 네트워크로 상 호 연결된 여러 컴퓨터에 실행하기 위해 배포될 수 있다. 본 문서에 설명된 프로세스 및 논리 흐름은 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래머블 프로세서에 의해 수행되어 본 문서에 설명된 기능을 수행할 수 있다. 프로세스 및 논리 흐름은 또한 특수 목적 논리 회로, 예컨대 FPGA(field programmable gate array, 현장 프로그래밍 가능 게이트 어레이) 또는 ASIC(application specific integrated circuit, 애플리케이션별 집적 회로(주문형 반도체))에 의해 수행될 수 있으며, 장치 또한 이것들로 구현될 수도 있다. 컴퓨터 프로그램의 실행에 적합한 프로세서는 예를 들어 일반 및 특수 목적 마이크로프로세서와 모든 종류의 디 지털 컴퓨터의 하나 이상의 프로세서를 모두 포함한다. 일반적으로 프로세서는 읽기 전용 메모리 또는 랜덤 액 세스 메모리 또는 둘 다에서 명령어와 데이터를 수신한다. 컴퓨터의 필수 요소에는 명령어를 수행하는 프로세서 와 명령어 및 데이터를 저장하는 하나 이상의 메모리 장치가 포함될 수 있다. 일반적으로 컴퓨터는, 데이터를 수신하거나 데이터를 전송하기 위해 또는 이 둘 모두를 위해, 데이터를 저장하기 위한 하나 이상의 대용량 저장 장치, 예를 들어 자기 디스크, 자기 광디스크 또는 광디스크를 포함하거나 이들과 작동적으로 결합될 수도 있다. 그러나 컴퓨터에는 이러한 장치가 필요하지 않는다. 컴퓨터 프로그램 명령어 및 데이터를 저장하기에 적 합한 컴퓨터 판독 가능 매체는 모든 형태의 비휘발성 메모리, 미디어 및 메모리 장치를 포함할 수 있으며, 예를 들어 반도체 메모리 장치, 예를 들어 EPROM, EEPROM 및 플래시 메모리 장치 및 자기 디스크를 포함할 수 있다. 프로세서와 메모리는 특수 목적 논리 회로에 의해 보완되거나 그것에 통합될 수 있다. 본 문서는 많은 세부 사항을 설명할 수 있지만, 이는 청구된 발명의 범위 또는 청구될 수 있는 것에 대한 제한 으로 해석되어서는 안 되며, 오히려 특정 실시예에 특정한 특징에 대한 설명으로 해석되어야 한다. 본 문서에서 개별 실시예의 맥락으로 설명되는 특정 특징들은 단일 실시예에서 조합하여 구현될 수도 있다. 반대로, 단일 실 시예의 맥락으로 설명된 다양한 특징들은 다수의 실시예에서 개별적으로 또는 적절한 하위 조합으로 구현될 수도 있다. 또한, 특징들이 위에서 특정 조합에서 작용하는 것으로 설명되고 심지어 처음에 그렇게 청구되었지만, 경우에 따라 청구된 조합에서 하나 이상의 특징이 조합에서 생략될 수 있으며, 청구된 조합은 하위 조합 또는 하위 조합의 변형에 관한 것일 수 있다. 마찬가지로, 동작이 도면에 특정 순서로 도시되어 있지만, 바람직한 결 과를 얻기 위해 그러한 동작이 도시된 특정 순서 또는 순차적 순서로 수행되어야 하거나, 또는 예시된 모든 동 작들이 수행되어야 하는 것으로 이해되어서는 안 된다. 몇 가지 예시 및 구현만이 공개되어 있다. 설명된 예시 및 구현의 변형, 수정, 개선 및 기타 구현은 공개된 내 용에 기초하여 이루어질 수 있다."}
{"patent_id": "10-2024-0033202", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a와 1b는 각각 인공 신경망(artificial neural network: ANN)의 예와 ANN의 뉴런을 분해한 모습을 보여준 다. 도 2는 곱셈-누산(MAC) 동작을 수행하기 위한 메모리 예시를 보여준다. 도 3a는 훈련 모드를 실행하는 시스템의 예시를 보여준다. 도 3b는 추론 모드를 실행하는 시스템의 예시를 보여준다. 도 4는 범용 메모리 셀의 예를 보여준다.도 5a는 범용 메모리 예시를 보여준다. 도 5b는 도 5a의 범용 메모리를 사용한 MAC 동작의 구현을 보여준다. 도 6은 범용 메모리를 작동하는 예시 프로세스의 순서도이다. 도 7a는 훈련 모드 또는 DRAM 모드에서 쓰기 트랜지스터의 특성 곡선 다이어그램을 보여준다. 도 7b는 훈련 모드 또는 DRAM 모드에서 읽기 트랜지스터의 특성 곡선 다이어그램을 보여준다. 도 8a는 추론 모드 또는 NVM 모드에서 쓰기 트랜지스터의 특성 곡선 다이어그램을 보여준다. 도 8b는 추론 모드 또는 NVM 모드에서 읽기 트랜지스터의 일련의 특성 곡선을 보여주는 다이어그램이다. 도 9는 읽기 비트 라인의 전류와 전압 간의 관계를 보여주는 다이어그램을 보여준다. 도 10a는 읽기 트랜지스터의 포화 영역에서의 동작 예시를 보여준다. 도 10b는 읽기 트랜지스터의 트라이오드 영역에서의 동작 예시를 보여준다. 다양한 도면의 참조 번호와 명칭은 같은 구성요소를 나타낸다. 또한 도면에 표시된 다양한 예시적인 구현은 단 지 예시적인 표현일 뿐이며 반드시 축척에 따라 그려진 것은 아니라는 점을 이해해야 한다."}
