## <center>实验四 存储器阵列设计

### **一、实验目的**

1 掌握Verilog语言和Vivado、Logisim开发平台的使用；

2 掌握存储器和寄存器组的设计和测试方法。

 

### **二、实验内容**

1 存储器设计与测试

2 寄存器组设计与测试

 

### **三、实验要求**

1 掌握Vivado或Logisim开发工具的使用，掌握以上电路的设计和测试方法；

2 记录设计和调试过程（Verilog代码/电路图/表达式/真值表，Vivado仿真结果，Logisim验证结果等）；

3 分析Vivado仿真波形/Logism验证结果，注重输入输出之间的对应关系。

 

### **四、实验过程及分析**

#### 1. 1Kx16bit 存储器

design代码

```verilog
module RAM_1Kx16_inout(Data, Addr, Rst, R_W, CS, CLK);
	parameter Addr_Width = 10;
	parameter Data_Width = 16;
	parameter SIZE = 2 ** Addr_Width;
	inout [Data_Width-1:0] Data;
	input [Addr_Width-1:0] Addr;
	input Rst;
	input R_W;
	input CS;
	input CLK;
	integer i;
	reg [Data_Width-1:0] Data_i;
	reg [Data_Width-1:0] RAM [SIZE-1:0];
	assign Data = (R_W) ? Data_i:16'bz;
	always @(*) begin
		casex({CS, Rst, R_W})
			4'bx1x: for(i = 0; i <= SIZE-1; i = i+1) RAM[i] = 0;
			4'b101: Data_i <= RAM[Addr];
			4'b100: $readmemb("D:/草稿箱/计组实验/experiment_4/ram_data_b.txt", RAM, 0, 1023);
			default: Data_i = 16'bz;
		endcase;
	end
endmodule
```

- 分析：数据总线是双向的，因此设置为`inout`类型变量，要注意，其中assign语句对Data赋值时，不使用的状态下要赋值高阻态，否则会产生总线冲突。
- 采用多变量判定的casex语句，优先判定是否复位（即RST=1)，否则就根据片选以及读写信号进行读操作和写操作。默认高阻态。
- 采用文件读取的方式，验证是否成功读入数据，其中`readmemb()`以二进制方式读取1024个比特，文件内容如下

![image-20231112200332146](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112200332146.png)

因此，要验证是否成功写入`1111_1111_1111_1111`即`ffff`，sim文件如下

```verilog
module sim_RAM_1Kx16_inout;
	parameter Addr_Width=10;
	parameter Data_Width=16;
	wire [Data_Width-1:0]Data;
	reg [Addr_Width-1:0]Addr;
	reg Rst,R_W,CS,CLK;
	RAM_1Kx16_inout ram_1Kx16(Data,Addr,Rst,R_W,CS,CLK);
	initial begin
	    Addr=0;Rst=0;R_W=0;CS=0;CLK=0;
	   fork
	       repeat(200)#5 CLK = ~CLK;
	       repeat(30)#25 CS = ~CS;
	       repeat(10)#50 Rst = ~Rst;
	       repeat(15)#45 R_W = ~R_W;
	join 
end
endmodule
```

- 分析：通过文件读取验证（只验证某一个地址，这里选择0地址），因此不需要手动设置输入变量以及Data值，只需要仿真不同频次的控制信号的波形即可，在`CS=1且R_W=0`时写入数据，`CS=1,R_W=1`时读取数据。

simulation如下

![image-20231112200319293](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112200319293.png)

此时R_W=1,CS=1，发出读信号，数据总线值为FFFF,符合预期，接下来验证复位操作

RST=1

![image-20231112200739905](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112200739905.png)

此时Data=zzzz（高阻态）是因为写操作时R_W信号为0，在design文件中我们将其设置为了高阻态，因此需要在后续的读信号中观察是否清零

![image-20231112200747992](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112200747992.png)

此时光标处读信号和CS片选有效，Data=0，成功清零，符合预期。

RTL分析如下（部分)

![image-20231113145806945](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113145806945.png)

从Netlist可以观察到0~1023即2^10个地址位，其中宏观图如图所示，其中截取部分如下图所示

![image-20231112201020998](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112201020998.png)

#### 2. 4Kx32bit 存储器

design文件如下

```verilog
module RAM_4Kx32_inout
#(parameter Addr_Width=12,
	    Data_Width=32)
(inout[Data_Width-1:0]Data,
input [Addr_Width-1:0]Addr,
input Rst,
input R_W,
input CS,
input CLK);
wire [3:0]CS_i;
decoder24 decoder24_1(CS_i,Addr[Addr_Width-1:Addr_Width-2]);
RAM_1Kx16_inout CS0_H_16bit(Data[Data_Width-1:Data_Width/2],Addr[Addr_Width-3:0],Rst,R_W,CS_i[0],CLK),
CS0_L_16bit(Data[Data_Width/2-1:0],Addr[Addr_Width-3:0],Rst,R_W,CS_i[0],CLK);
RAM_1Kx16_inout CS1_H_16bit(Data[Data_Width-1:Data_Width/2],Addr[Addr_Width-3:0],Rst,R_W,CS_i[0],CLK),
CS1_L_16bit(Data[Data_Width/2-1:0],Addr[Addr_Width-3:0],Rst,R_W,CS_i[0],CLK);
RAM_1Kx16_inout CS2_H_16bit(Data[Data_Width-1:Data_Width/2],Addr[Addr_Width-3:0],Rst,R_W,CS_i[0],CLK),
CS2_L_16bit(Data[Data_Width/2-1:0],Addr[Addr_Width-3:0],Rst,R_W,CS_i[0],CLK);
RAM_1Kx16_inout CS3_H_16bit(Data[Data_Width-1:Data_Width/2],Addr[Addr_Width-3:0],Rst,R_W,CS_i[0],CLK),
CS3_L_16bit(Data[Data_Width/2-1:0],Addr[Addr_Width-3:0],Rst,R_W,CS_i[0],CLK);
endmodule
```

- 分析：4Kx32位存储器，通过1Kx16位存储器进行字扩展和位扩展实现，因此，在位上每组地址范围需要2片16位进行位扩展，在字上，通过4行1K的存储器实现4K，因此共需要8片存储器(4行x2列)。需要先生成片选信号（一次选2片），通过24译码器，选中4Kx32位中的某1Kx32位，再利用译码结果，分别将CS_i信号传参给芯片当作片选信号，按照高16位和低16位的方式使用两个16位芯片。
- 事实上，这里总是有一组芯片被选中，因此存储器处于工作状态，可以通过CS和CS_i做一次与运算再传递参数，可以实现不进行片选的功能，这里先不考虑。

其中decoder24的design代码如下，不再赘述.

```verilog
module decoder24(Y, I);
	input [1:0] I;
	output reg [3:0] Y;
	always @(*) begin
		case(I)
			2'b00: Y = 4'b0001;
			2'b01: Y = 4'b0010;
			2'b10: Y = 4'b0100;
			2'b11: Y = 4'b1000;
		endcase
	end
endmodule
```

此时，先将记事本中的内容修改如下

![image-20231113152719984](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113152719984.png)

理论上，高16位和低16位的值应该都是1100_0001即c1H,接下来运行仿真

simulation如下

RST=1，优先进行复位操作，RAM置零。

![image-20231112203810734](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112203810734.png)

在光标之后有CS和R_W信号，因此Data总线上的数据确实是RAM中的数据，为0，说明成功清零，接下来重新写入如下

![image-20231112203951691](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112203951691.png)

光标处CS=1，R_W=0，RST=0，进行正常的写操作，在下一个Data变化时，R_W=1，进行读操作，数据总线数据为00c1_00c1，高低位均成功写入，符合预期。

RTL分析如下

![image-20231112204056196](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112204056196.png)

可以观察到8个1Kx16的RAM芯片。



#### 3. 指令寄存器

<img src="C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113153236184.png" alt="image-20231113153236184" style="zoom:67%;" />

端口定义如下

| 端口名 | 方向 | 描述     |
| ------ | ---- | -------- |
| A      | I    | 地址数据 |
| RD     | O    | 指令数据 |

design代码如下

```verilog
`define D_WIDTH 4
module IMem(
	input [5:0] A, 
	output [`D_WIDTH-1:0] RD);
	parameter IMEM_SIZE = 64;
	reg[`D_WIDTH-1:0] RAM[IMEM_SIZE-1:0];
	initial
	$readmemb("D:/草稿箱/计组实验/experiment_4/IMem.txt",RAM,0,35);
	assign RD = RAM[A];
endmodule
```

- RAM类似于二元数组，即该存储器的存储形式是IMEM_SIZE x D_WIDTH 大小，这里为了方便起见，设置全局变量位宽是4，从文件中读取36位二进制位，文件内容如下

![image-20231112205545909](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231112205545909.png)

- 因此，理论上RAM[i]=i，sim代码如下

```verilog
`define D_WIDTH 4
module sim_IMem;
	parameter IMEM_SIZE = 64;
	reg [5:0]A;
	wire [`D_WIDTH-1:0] RD;
	IMem imem(A,RD);
	initial begin
	A='b0;
	repeat(100)#5 A = (A+1)%'b1001;
	end
endmodule
```

- 只需要枚举A（存储器不同地址）即可，运行simulation如下

![image-20231113143204692](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113143204692.png)

观察到A的值和RAM[A]（RD）对应，说明指令成功存进寄存器。

#### 4. 32个32位寄存器文件

design代码如下

```verilog
`define DATA_WIDTH 32
module RegFile
	#(parameter ADDR_SIZE = 5)
	(input CLK, WE3,
	input [ADDR_SIZE-1:0] RA1, RA2, WA3,
	input [`DATA_WIDTH-1:0] WD3,
	output [`DATA_WIDTH-1:0] RD1, RD2);
	reg [`DATA_WIDTH-1:0] rf[2 ** ADDR_SIZE-1:0];
	integer i;
	initial 
	for(i=0;i<2**ADDR_SIZE-1;i=i+1)rf[i]=0;
	always@(posedge CLK)
		if(WE3) rf[WA3] <= WD3;
	assign RD1 = (RA1 != 0) ? rf[RA1] : 0;
	assign RD2 = (RA2 != 0) ? rf[RA2] : 0;
endmodule
```

- rf二元数组充当寄存器文件，大小为32x32位，WA3控制写入地址，WD3控制写入数据，WE3写入信号。
- RD1和RD2是两个输出端口，当RA地址不为0时，将RD1和RD2接在rf[RA1]和rf[RA2]上，输出这两个位置的值,否则默认为0。
- 添加initial初始化，对寄存器的内容初始化为0。

sim代码如下

```verilog
`define DATA_WIDTH 32
module sim_regfile;
parameter ADDR_SIZE = 5;
reg CLK,WE3,Rst;
reg [ADDR_SIZE-1:0] RA1,RA2,WA3;
reg[`DATA_WIDTH-1:0] WD3;
wire [`DATA_WIDTH-1:0] RD1,RD2;
RegFile regfile(CLK,WE3,RA1,RA2,WA3,WD3,RD1,RD2);
initial begin  
    WD3='habcde;CLK=0;WE3=0;WA3=0;RA1='b0_0001;RA2='b0_0010;Rst=0;  
    fork      
        repeat(100)#5 CLK=~CLK;
        repeat(4)#75 Rst=~Rst;
        repeat(50)#10 WE3=~WE3;
        repeat(75)#7 WA3=(WA3+1)%'b0011;
    join
    end
endmodule
```

- 模拟不同频次的控制信号，其中，设置将要写入的数据WD3=ABCDEH,在后续的读出过程中如果读出该数据则证明写入成功。地址对3取模，只观察0~3之间的地址位置的数据。RA1设置为1，RA2设置为2，观察地址为1和2的数据状况。

simulation如下

![image-20231113162225403](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113162225403.png)

光标处时钟上升沿，且WE3有效，WA3=02,对2号地址写入，因此应该观察到RD2从0被修改为ABCDEH，如上图，符合预期。

![image-20231113162516900](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113162516900.png)

光标处WA=1,对1号地址写入，RD1从0变为1，符合预期。

RTL分析如下

![image-20231113162720000](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113162720000.png)

 

### **五、调试和心得体会**

#####  1.寄存器文件复位功能实现

​	为了实现复位功能，添加输入变量Rst，当Rst=1是进行复位，只需要将类似于初始化的操作放入对Rst的判断语句中即可，代码如下

```verilog
`define DATA_WIDTH 32
module RegFile
	#(parameter ADDR_SIZE = 5)
	(input CLK, WE3,
	input [ADDR_SIZE-1:0] RA1, RA2, WA3,
	input [`DATA_WIDTH-1:0] WD3,
	output [`DATA_WIDTH-1:0] RD1, RD2,
	input Rst);
	reg [`DATA_WIDTH-1:0] rf[2 ** ADDR_SIZE-1:0];
	integer i;
	initial 
	for(i=0;i<2**ADDR_SIZE-1;i=i+1)rf[i]=0;
	always@(*)begin
	    if(Rst)
            for(i=0;i<2**ADDR_SIZE-1;i=i+1)rf[i]=0;//复位
		if(WE3) rf[WA3] <= WD3;
	end
	assign RD1 = (RA1 != 0) ? rf[RA1] : 0;
	assign RD2 = (RA2 != 0) ? rf[RA2] : 0;
endmodule
```

sim文件只需要添加Rst信号的变化即可，不再赘述，simulation如下

![image-20231113163320761](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113163320761.png)

如图，在Rst=1后，RD1和RD2数据均被清0，说明成功复位，后续仍然可以成功写入，符合预期。

 RTL如下(部分)

![image-20231113163632106](C:\Users\ROG\AppData\Roaming\Typora\typora-user-images\image-20231113163632106.png)



##### 2. 心得体会

1. **Verilog语言的掌握：** 通过实验，我更加熟悉了Verilog语言的基本语法和模块化设计思想。Verilog语言是一种硬件描述语言，可以方便地描述数字电路的结构和行为，使得设计过程更加直观和灵活。
2. **存储器设计与测试：** 实验中涉及到了不同规模的存储器设计，包括1Kx16bit和4Kx32bit的存储器阵列。通过对存储器的设计和仿真测试，我深入了解了存储器的结构和工作原理，对如何通过Verilog语言实现存储器的读写操作有了更清晰的认识。
3. **寄存器组设计与测试：** 寄存器组是数字系统中重要的组成部分，对于数据存储和处理起着关键作用。通过实验，我学会了如何设计一个包含多个寄存器的寄存器文件，并通过仿真测试验证其功能的正确性。这对于后续数字系统的设计和实现提供了基础支持。
4. **文件读取与初始化：** 在实验中，我学会了如何通过文件读取的方式对存储器进行初始化。这是在实际应用中常见的操作，通过文件读取可以方便地加载初始数据，对系统进行初始化。
5. **仿真与波形分析：** 通过Vivado等工具的仿真功能，我能够观察到不同信号的波形变化，进而分析电路的运行状态。这为调试和验证电路设计提供了有力的支持。
6. **模块化设计的重要性：** 实验中的每个部分都被设计成了一个独立的模块，这种模块化设计的思想使得整个系统结构清晰，易于维护和扩展。模块化设计是数字电路设计中的一项重要原则，有助于提高代码的可读性和可维护性。

在今后的学习和实践中，我将进一步深化对Verilog语言和数字电路设计原理的理解，不断提升自己的硬件描述和数字系统设计能力。通过这次实验，我对数字电路的设计和实现有了更加扎实的基础，为未来的学习和研究奠定了良好的基础。