Timing Analyzer report for SeqDetector
Mon May 22 16:11:49 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'FreqDivider:FreqDivider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'FreqDivider:FreqDivider|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'FreqDivider:FreqDivider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'FreqDivider:FreqDivider|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'FreqDivider:FreqDivider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'FreqDivider:FreqDivider|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SeqDetector                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-8         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; CLOCK_50                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                       ;
; FreqDivider:FreqDivider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FreqDivider:FreqDivider|clkOut } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; 206.36 MHz  ; 206.36 MHz      ; CLOCK_50                       ;                                                ;
; 1148.11 MHz ; 437.64 MHz      ; FreqDivider:FreqDivider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.846 ; -101.196      ;
; FreqDivider:FreqDivider|clkOut ; 0.129  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; FreqDivider:FreqDivider|clkOut ; 0.432 ; 0.000         ;
; CLOCK_50                       ; 0.642 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -44.120       ;
; FreqDivider:FreqDivider|clkOut ; -1.285 ; -3.855        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.846 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.760      ;
; -3.771 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.685      ;
; -3.767 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.684      ;
; -3.766 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.680      ;
; -3.736 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.654      ;
; -3.731 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.645      ;
; -3.729 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.643      ;
; -3.723 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.640      ;
; -3.670 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.587      ;
; -3.660 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.574      ;
; -3.649 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.563      ;
; -3.644 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.558      ;
; -3.642 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.559      ;
; -3.606 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.523      ;
; -3.601 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.515      ;
; -3.587 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.504      ;
; -3.580 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.497      ;
; -3.573 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.487      ;
; -3.567 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.484      ;
; -3.551 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.465      ;
; -3.545 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.459      ;
; -3.538 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.455      ;
; -3.476 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.393      ;
; -3.462 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.376      ;
; -3.437 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.354      ;
; -3.409 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.323      ;
; -3.295 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.209      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.294 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.212      ;
; -3.270 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.187      ;
; -3.239 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.156      ;
; -3.231 ; FreqDivider:FreqDivider|s_counter[30] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.148      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.219 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.137      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.215 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.136      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.193 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.115      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
; -3.124 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.042      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FreqDivider:FreqDivider|clkOut'                                                                                                              ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.129 ; SeqDetFSM:SeqDetector|PS.C ; SeqDetFSM:SeqDetector|PS.D ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 1.000        ; -0.078     ; 0.791      ;
; 0.131 ; SeqDetFSM:SeqDetector|PS.B ; SeqDetFSM:SeqDetector|PS.C ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 1.000        ; -0.078     ; 0.789      ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FreqDivider:FreqDivider|clkOut'                                                                                                               ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.432 ; SeqDetFSM:SeqDetector|PS.B ; SeqDetFSM:SeqDetector|PS.C ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 0.000        ; 0.078      ; 0.696      ;
; 0.433 ; SeqDetFSM:SeqDetector|PS.C ; SeqDetFSM:SeqDetector|PS.D ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 0.000        ; 0.078      ; 0.697      ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.642 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.655 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.657 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; FreqDivider:FreqDivider|s_counter[30] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.661 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.678 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.945      ;
; 0.679 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.946      ;
; 0.680 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.946      ;
; 0.680 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.947      ;
; 0.681 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.948      ;
; 0.682 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.948      ;
; 0.682 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.949      ;
; 0.684 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.951      ;
; 0.960 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.970 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.973 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.984 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.252      ;
; 0.988 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.257      ;
; 0.993 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.995 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.262      ;
; 0.997 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.263      ;
; 0.998 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.265      ;
; 1.006 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.273      ;
; 1.007 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.274      ;
; 1.009 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.276      ;
; 1.011 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.278      ;
; 1.011 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.278      ;
; 1.012 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.279      ;
; 1.014 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.281      ;
; 1.016 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.283      ;
; 1.081 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.086 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.087 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.094 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.098 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.361      ;
; 1.099 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.102 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.103 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.366      ;
; 1.110 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.111 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.112 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.378      ;
; 1.113 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.376      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; 227.58 MHz  ; 227.58 MHz      ; CLOCK_50                       ;                                                ;
; 1273.89 MHz ; 437.64 MHz      ; FreqDivider:FreqDivider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.394 ; -90.426       ;
; FreqDivider:FreqDivider|clkOut ; 0.215  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; FreqDivider:FreqDivider|clkOut ; 0.397 ; 0.000         ;
; CLOCK_50                       ; 0.586 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -44.120       ;
; FreqDivider:FreqDivider|clkOut ; -1.285 ; -3.855        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.394 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.317      ;
; -3.353 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.279      ;
; -3.350 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.273      ;
; -3.341 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.268      ;
; -3.335 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.258      ;
; -3.319 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.242      ;
; -3.276 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.199      ;
; -3.273 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.199      ;
; -3.256 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.182      ;
; -3.248 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.174      ;
; -3.245 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.168      ;
; -3.245 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.171      ;
; -3.239 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.165      ;
; -3.237 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.160      ;
; -3.230 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.153      ;
; -3.212 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.135      ;
; -3.146 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.072      ;
; -3.125 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.051      ;
; -3.125 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.048      ;
; -3.096 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.022      ;
; -3.096 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.022      ;
; -3.096 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.022      ;
; -3.087 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.013      ;
; -3.085 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.008      ;
; -3.078 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.001      ;
; -3.039 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.962      ;
; -3.013 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.939      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.959 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.886      ;
; -2.927 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.853      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.911 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.838      ;
; -2.910 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.833      ;
; -2.881 ; FreqDivider:FreqDivider|s_counter[30] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.807      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.801      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.875 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.832 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.763      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
; -2.797 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.727      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FreqDivider:FreqDivider|clkOut'                                                                                                               ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; SeqDetFSM:SeqDetector|PS.C ; SeqDetFSM:SeqDetector|PS.D ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 1.000        ; -0.072     ; 0.712      ;
; 0.216 ; SeqDetFSM:SeqDetector|PS.B ; SeqDetFSM:SeqDetector|PS.C ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 1.000        ; -0.072     ; 0.711      ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FreqDivider:FreqDivider|clkOut'                                                                                                                ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.397 ; SeqDetFSM:SeqDetector|PS.B ; SeqDetFSM:SeqDetector|PS.C ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; SeqDetFSM:SeqDetector|PS.C ; SeqDetFSM:SeqDetector|PS.D ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 0.000        ; 0.072      ; 0.641      ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.588 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.599 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; FreqDivider:FreqDivider|s_counter[30] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.619 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.862      ;
; 0.619 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.862      ;
; 0.620 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.863      ;
; 0.621 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.864      ;
; 0.622 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.865      ;
; 0.622 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.865      ;
; 0.624 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.867      ;
; 0.624 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.867      ;
; 0.872 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.874 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.876 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.885 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.898 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.907 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.150      ;
; 0.907 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.150      ;
; 0.907 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.150      ;
; 0.908 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.151      ;
; 0.909 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.152      ;
; 0.910 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.153      ;
; 0.912 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.155      ;
; 0.918 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.161      ;
; 0.918 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.161      ;
; 0.921 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.164      ;
; 0.923 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.166      ;
; 0.971 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.214      ;
; 0.975 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.982 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.984 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.230      ;
; 0.996 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.240      ;
; 1.001 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.241      ;
; 1.001 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.394 ; -33.724       ;
; FreqDivider:FreqDivider|clkOut ; 0.572  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; FreqDivider:FreqDivider|clkOut ; 0.189 ; 0.000         ;
; CLOCK_50                       ; 0.291 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -36.952       ;
; FreqDivider:FreqDivider|clkOut ; -1.000 ; -3.000        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.394 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.336      ;
; -1.381 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.323      ;
; -1.378 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.320      ;
; -1.369 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.311      ;
; -1.367 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.312      ;
; -1.366 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.308      ;
; -1.327 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.272      ;
; -1.326 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.268      ;
; -1.325 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.267      ;
; -1.316 ; FreqDivider:FreqDivider|s_counter[14] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.262      ;
; -1.308 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.253      ;
; -1.300 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.245      ;
; -1.300 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.245      ;
; -1.295 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.237      ;
; -1.291 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.233      ;
; -1.291 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.236      ;
; -1.285 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.227      ;
; -1.281 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.226      ;
; -1.268 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.213      ;
; -1.260 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.202      ;
; -1.256 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.201      ;
; -1.245 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.187      ;
; -1.243 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.188      ;
; -1.227 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.172      ;
; -1.195 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.137      ;
; -1.190 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.135      ;
; -1.185 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.130      ;
; -1.171 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 2.113      ;
; -1.159 ; FreqDivider:FreqDivider|s_counter[30] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.104      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.130 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.075      ;
; -1.099 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.044      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.086 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.031      ;
; -1.067 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.064 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.012      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.019 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.964      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
; -1.007 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.955      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FreqDivider:FreqDivider|clkOut'                                                                                                               ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.572 ; SeqDetFSM:SeqDetector|PS.C ; SeqDetFSM:SeqDetector|PS.D ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.374      ;
; 0.573 ; SeqDetFSM:SeqDetector|PS.B ; SeqDetFSM:SeqDetector|PS.C ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.373      ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FreqDivider:FreqDivider|clkOut'                                                                                                                ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.189 ; SeqDetFSM:SeqDetector|PS.B ; SeqDetFSM:SeqDetector|PS.C ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; SeqDetFSM:SeqDetector|PS.C ; SeqDetFSM:SeqDetector|PS.D ; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.315      ;
+-------+----------------------------+----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.291 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.293 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.299 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; FreqDivider:FreqDivider|s_counter[30] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.311 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.436      ;
; 0.312 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.312 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.438      ;
; 0.313 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.438      ;
; 0.314 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.439      ;
; 0.375 ; FreqDivider:FreqDivider|clkOut        ; FreqDivider:FreqDivider|clkOut        ; FreqDivider:FreqDivider|clkOut ; CLOCK_50    ; 0.000        ; 1.631      ; 2.225      ;
; 0.440 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.442 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.448 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; FreqDivider:FreqDivider|s_counter[29] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.454 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; FreqDivider:FreqDivider|s_counter[12] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; FreqDivider:FreqDivider|s_counter[6]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:FreqDivider|s_counter[0]  ; FreqDivider:FreqDivider|s_counter[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; FreqDivider:FreqDivider|s_counter[23] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; FreqDivider:FreqDivider|s_counter[8]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; FreqDivider:FreqDivider|s_counter[28] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; FreqDivider:FreqDivider|s_counter[26] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; FreqDivider:FreqDivider|s_counter[22] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.470 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.595      ;
; 0.470 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.595      ;
; 0.471 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.596      ;
; 0.472 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.597      ;
; 0.473 ; FreqDivider:FreqDivider|s_counter[20] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.598      ;
; 0.473 ; FreqDivider:FreqDivider|s_counter[18] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.598      ;
; 0.474 ; FreqDivider:FreqDivider|s_counter[16] ; FreqDivider:FreqDivider|s_counter[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.599      ;
; 0.475 ; FreqDivider:FreqDivider|s_counter[24] ; FreqDivider:FreqDivider|s_counter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.600      ;
; 0.503 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.629      ;
; 0.505 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; FreqDivider:FreqDivider|s_counter[5]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.508 ; FreqDivider:FreqDivider|s_counter[7]  ; FreqDivider:FreqDivider|s_counter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.511 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[21] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[19] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.637      ;
; 0.514 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; FreqDivider:FreqDivider|s_counter[1]  ; FreqDivider:FreqDivider|s_counter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; FreqDivider:FreqDivider|s_counter[9]  ; FreqDivider:FreqDivider|s_counter[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; FreqDivider:FreqDivider|s_counter[3]  ; FreqDivider:FreqDivider|s_counter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; FreqDivider:FreqDivider|s_counter[21] ; FreqDivider:FreqDivider|s_counter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; FreqDivider:FreqDivider|s_counter[19] ; FreqDivider:FreqDivider|s_counter[22] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; FreqDivider:FreqDivider|s_counter[17] ; FreqDivider:FreqDivider|s_counter[20] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.517 ; FreqDivider:FreqDivider|s_counter[10] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; FreqDivider:FreqDivider|s_counter[13] ; FreqDivider:FreqDivider|s_counter[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.640      ;
; 0.517 ; FreqDivider:FreqDivider|s_counter[27] ; FreqDivider:FreqDivider|s_counter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; FreqDivider:FreqDivider|s_counter[25] ; FreqDivider:FreqDivider|s_counter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.521 ; FreqDivider:FreqDivider|s_counter[4]  ; FreqDivider:FreqDivider|s_counter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; FreqDivider:FreqDivider|s_counter[15] ; FreqDivider:FreqDivider|s_counter[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.648      ;
; 0.523 ; FreqDivider:FreqDivider|s_counter[2]  ; FreqDivider:FreqDivider|s_counter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; FreqDivider:FreqDivider|s_counter[11] ; FreqDivider:FreqDivider|s_counter[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -3.846   ; 0.189 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                       ; -3.846   ; 0.291 ; N/A      ; N/A     ; -3.000              ;
;  FreqDivider:FreqDivider|clkOut ; 0.129    ; 0.189 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                 ; -101.196 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                       ; -101.196 ; 0.000 ; N/A      ; N/A     ; -44.120             ;
;  FreqDivider:FreqDivider|clkOut ; 0.000    ; 0.000 ; N/A      ; N/A     ; -3.855              ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 1519     ; 0        ; 0        ; 0        ;
; FreqDivider:FreqDivider|clkOut ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 2        ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 1519     ; 0        ; 0        ; 0        ;
; FreqDivider:FreqDivider|clkOut ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; 2        ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; CLOCK_50                       ; CLOCK_50                       ; Base ; Constrained ;
; FreqDivider:FreqDivider|clkOut ; FreqDivider:FreqDivider|clkOut ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon May 22 16:11:45 2023
Info: Command: quartus_sta SeqDetector -c SeqDetector
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqDetector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name FreqDivider:FreqDivider|clkOut FreqDivider:FreqDivider|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.846            -101.196 CLOCK_50 
    Info (332119):     0.129               0.000 FreqDivider:FreqDivider|clkOut 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 FreqDivider:FreqDivider|clkOut 
    Info (332119):     0.642               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285              -3.855 FreqDivider:FreqDivider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.394             -90.426 CLOCK_50 
    Info (332119):     0.215               0.000 FreqDivider:FreqDivider|clkOut 
Info (332146): Worst-case hold slack is 0.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.397               0.000 FreqDivider:FreqDivider|clkOut 
    Info (332119):     0.586               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285              -3.855 FreqDivider:FreqDivider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.394             -33.724 CLOCK_50 
    Info (332119):     0.572               0.000 FreqDivider:FreqDivider|clkOut 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 FreqDivider:FreqDivider|clkOut 
    Info (332119):     0.291               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.952 CLOCK_50 
    Info (332119):    -1.000              -3.000 FreqDivider:FreqDivider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4896 megabytes
    Info: Processing ended: Mon May 22 16:11:49 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


