TimeQuest Timing Analyzer report for Lab2
Mon Sep 27 09:56:44 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'OP[0]'
 12. Slow Model Setup: 'Clock_Divider:cd|clk_tmp'
 13. Slow Model Setup: 'CLK'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Hold: 'Clock_Divider:cd|clk_tmp'
 16. Slow Model Hold: 'OP[0]'
 17. Slow Model Minimum Pulse Width: 'CLK'
 18. Slow Model Minimum Pulse Width: 'OP[0]'
 19. Slow Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'OP[0]'
 32. Fast Model Setup: 'Clock_Divider:cd|clk_tmp'
 33. Fast Model Setup: 'CLK'
 34. Fast Model Hold: 'CLK'
 35. Fast Model Hold: 'Clock_Divider:cd|clk_tmp'
 36. Fast Model Hold: 'OP[0]'
 37. Fast Model Minimum Pulse Width: 'CLK'
 38. Fast Model Minimum Pulse Width: 'OP[0]'
 39. Fast Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab2                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CLK                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                      ;
; Clock_Divider:cd|clk_tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:cd|clk_tmp } ;
; OP[0]                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { OP[0] }                    ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow Model Fmax Summary                                        ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 148.77 MHz ; 148.77 MHz      ; OP[0]                    ;      ;
; 178.83 MHz ; 178.83 MHz      ; Clock_Divider:cd|clk_tmp ;      ;
; 260.62 MHz ; 260.62 MHz      ; CLK                      ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; OP[0]                    ; -5.502 ; -5.502        ;
; Clock_Divider:cd|clk_tmp ; -4.592 ; -46.882       ;
; CLK                      ; -2.837 ; -46.671       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -2.554 ; -2.554        ;
; Clock_Divider:cd|clk_tmp ; 1.088  ; 0.000         ;
; OP[0]                    ; 2.066  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -1.380 ; -27.380       ;
; OP[0]                    ; -1.222 ; -1.222        ;
; Clock_Divider:cd|clk_tmp ; -0.500 ; -23.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'OP[0]'                                                                                                                                               ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -5.502 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.369      ; 5.422      ;
; -5.495 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.369      ; 5.415      ;
; -5.431 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.373      ; 5.355      ;
; -5.399 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.369      ; 5.319      ;
; -5.375 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.369      ; 5.295      ;
; -5.265 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.369      ; 5.185      ;
; -5.223 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.373      ; 5.147      ;
; -5.172 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.369      ; 5.092      ;
; -5.114 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.373      ; 5.038      ;
; -5.084 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.368      ; 5.003      ;
; -5.056 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.373      ; 4.980      ;
; -4.935 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.368      ; 4.854      ;
; -4.819 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.373      ; 4.743      ;
; -4.711 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.373      ; 4.635      ;
; -4.705 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.369      ; 4.625      ;
; -4.370 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; 0.369      ; 4.290      ;
; -2.861 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.500        ; 2.699      ; 5.111      ;
; -2.361 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 1.000        ; 2.699      ; 5.111      ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                                   ;
+--------+-------------------------------------+----------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -4.592 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.633      ;
; -4.528 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 5.573      ;
; -4.439 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.480      ;
; -4.420 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.459      ;
; -4.413 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.452      ;
; -4.408 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.447      ;
; -4.401 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.440      ;
; -4.375 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 5.420      ;
; -4.349 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 5.392      ;
; -4.343 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.384      ;
; -4.337 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 5.380      ;
; -4.336 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.377      ;
; -4.320 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 5.365      ;
; -4.317 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.356      ;
; -4.305 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.344      ;
; -4.293 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.332      ;
; -4.281 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.320      ;
; -4.269 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.310      ;
; -4.269 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.310      ;
; -4.209 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.250      ;
; -4.202 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.243      ;
; -4.183 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.222      ;
; -4.171 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.210      ;
; -4.167 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 5.212      ;
; -4.142 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.183      ;
; -4.141 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 5.184      ;
; -4.130 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.171      ;
; -4.129 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 5.172      ;
; -4.116 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.157      ;
; -4.090 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.129      ;
; -4.078 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.117      ;
; -4.032 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 5.075      ;
; -4.028 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 5.068      ;
; -4.021 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 5.061      ;
; -4.020 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 5.063      ;
; -4.003 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.044      ;
; -4.002 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 5.040      ;
; -3.990 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 5.028      ;
; -3.974 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 5.017      ;
; -3.962 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 5.005      ;
; -3.924 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.965      ;
; -3.881 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.926      ;
; -3.879 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 4.919      ;
; -3.872 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 4.912      ;
; -3.860 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.905      ;
; -3.853 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 4.891      ;
; -3.841 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 4.879      ;
; -3.823 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.868      ;
; -3.804 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.845      ;
; -3.743 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.788      ;
; -3.740 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.785      ;
; -3.737 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.780      ;
; -3.725 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.768      ;
; -3.684 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.729      ;
; -3.677 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.716      ;
; -3.670 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.709      ;
; -3.652 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.697      ;
; -3.629 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.672      ;
; -3.623 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.662      ;
; -3.617 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.660      ;
; -3.611 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.650      ;
; -3.606 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.649      ;
; -3.601 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.642      ;
; -3.586 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.631      ;
; -3.574 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.613      ;
; -3.550 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.589      ;
; -3.533 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.578      ;
; -3.516 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.557      ;
; -3.481 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.522      ;
; -3.478 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.009      ; 4.523      ;
; -3.472 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.513      ;
; -3.440 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.479      ;
; -3.398 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.441      ;
; -3.382 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.423      ;
; -3.347 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.386      ;
; -3.289 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.332      ;
; -3.288 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.327      ;
; -3.276 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.315      ;
; -3.259 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 4.297      ;
; -3.231 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.274      ;
; -3.201 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 4.241      ;
; -3.137 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.178      ;
; -3.110 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 4.148      ;
; -3.052 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 4.092      ;
; -2.994 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 4.037      ;
; -2.886 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.007      ; 3.929      ;
; -2.880 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 3.919      ;
; -2.545 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 3.584      ;
; -2.440 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.335      ; 5.311      ;
; -2.287 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2] ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.335      ; 5.158      ;
; -2.279 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3] ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.333      ; 5.148      ;
; -2.267 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.333      ; 5.136      ;
; -1.940 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 2.335      ; 5.311      ;
; -1.787 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2] ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 2.335      ; 5.158      ;
; -1.784 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[0] ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.335      ; 4.655      ;
; -1.779 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3] ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 2.333      ; 5.148      ;
; -1.772 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[1] ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.335      ; 4.643      ;
; -1.767 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 2.333      ; 5.136      ;
; -1.536 ; OP[0]                               ; ALU:the_best_alu_in_kista|N_Flag ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 2.333      ; 4.405      ;
; -1.284 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[0] ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 2.335      ; 4.655      ;
+--------+-------------------------------------+----------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.837 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.871      ;
; -2.796 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.830      ;
; -2.725 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.759      ;
; -2.695 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.729      ;
; -2.654 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.688      ;
; -2.627 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.661      ;
; -2.598 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.632      ;
; -2.583 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.617      ;
; -2.557 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.591      ;
; -2.494 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.528      ;
; -2.490 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.524      ;
; -2.486 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.520      ;
; -2.485 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.519      ;
; -2.450 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.484      ;
; -2.449 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.483      ;
; -2.436 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.472      ;
; -2.436 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.472      ;
; -2.427 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.464      ;
; -2.423 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.457      ;
; -2.417 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.451      ;
; -2.409 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.445      ;
; -2.409 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.445      ;
; -2.405 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.439      ;
; -2.403 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.439      ;
; -2.403 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.439      ;
; -2.400 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.437      ;
; -2.394 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.431      ;
; -2.388 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.422      ;
; -2.386 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.420      ;
; -2.385 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.419      ;
; -2.378 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.412      ;
; -2.375 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.409      ;
; -2.371 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.405      ;
; -2.364 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.398      ;
; -2.359 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.393      ;
; -2.357 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.393      ;
; -2.357 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.393      ;
; -2.353 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.387      ;
; -2.352 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.386      ;
; -2.348 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.385      ;
; -2.334 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.368      ;
; -2.314 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.348      ;
; -2.307 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.341      ;
; -2.306 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.340      ;
; -2.293 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.327      ;
; -2.292 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.328      ;
; -2.292 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.328      ;
; -2.288 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.324      ;
; -2.288 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.324      ;
; -2.284 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.318      ;
; -2.283 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.317      ;
; -2.283 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.320      ;
; -2.283 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.317      ;
; -2.280 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.314      ;
; -2.280 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.314      ;
; -2.279 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.316      ;
; -2.278 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.312      ;
; -2.263 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.297      ;
; -2.257 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.291      ;
; -2.256 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.290      ;
; -2.256 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.290      ;
; -2.255 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.289      ;
; -2.253 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.287      ;
; -2.251 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.285      ;
; -2.250 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.284      ;
; -2.250 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.284      ;
; -2.249 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.285      ;
; -2.249 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.285      ;
; -2.247 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.281      ;
; -2.247 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.281      ;
; -2.245 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.279      ;
; -2.243 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.277      ;
; -2.242 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.276      ;
; -2.240 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.274      ;
; -2.240 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.277      ;
; -2.239 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.273      ;
; -2.238 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.272      ;
; -2.220 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.254      ;
; -2.215 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.249      ;
; -2.205 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.239      ;
; -2.204 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.238      ;
; -2.204 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.238      ;
; -2.201 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.235      ;
; -2.199 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.233      ;
; -2.199 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.233      ;
; -2.199 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.233      ;
; -2.198 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.231      ;
; -2.198 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.232      ;
; -2.195 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.229      ;
; -2.185 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.219      ;
; -2.184 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.219      ;
; -2.184 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.219      ;
; -2.179 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.213      ;
; -2.175 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.211      ;
; -2.172 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.206      ;
; -2.165 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.199      ;
; -2.158 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.194      ;
; -2.158 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.194      ;
; -2.158 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.192      ;
; -2.155 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.189      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                 ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.554 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 2.695      ; 0.657      ;
; -2.054 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 2.695      ; 0.657      ;
; 0.801  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.835  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.842  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.108      ;
; 1.059  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.325      ;
; 1.185  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.185  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.189  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.190  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.456      ;
; 1.194  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.460      ;
; 1.200  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.466      ;
; 1.223  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.489      ;
; 1.224  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.228  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.494      ;
; 1.256  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.522      ;
; 1.256  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.522      ;
; 1.260  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.261  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.527      ;
; 1.265  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.285  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.551      ;
; 1.292  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.295  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.299  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.565      ;
; 1.327  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.593      ;
; 1.327  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.593      ;
; 1.329  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.595      ;
; 1.331  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.597      ;
; 1.334  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.600      ;
; 1.336  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.602      ;
; 1.340  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.606      ;
; 1.349  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.615      ;
; 1.356  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.622      ;
; 1.365  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.631      ;
; 1.383  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.649      ;
; 1.397  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.663      ;
; 1.398  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.664      ;
; 1.398  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.664      ;
; 1.401  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.667      ;
; 1.404  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.670      ;
; 1.407  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.673      ;
; 1.436  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.702      ;
; 1.454  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.720      ;
; 1.454  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.720      ;
; 1.469  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.735      ;
; 1.495  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.761      ;
; 1.498  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.764      ;
; 1.507  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.773      ;
; 1.510  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.776      ;
; 1.518  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.784      ;
; 1.525  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.791      ;
; 1.531  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.797      ;
; 1.532  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.798      ;
; 1.540  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.806      ;
; 1.543  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.809      ;
; 1.546  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.002     ; 1.810      ;
; 1.549  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.815      ;
; 1.565  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.831      ;
; 1.566  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.832      ;
; 1.569  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.835      ;
; 1.570  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.836      ;
; 1.572  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.838      ;
; 1.578  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.844      ;
; 1.596  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.862      ;
; 1.616  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.882      ;
; 1.617  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.002     ; 1.881      ;
; 1.623  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.889      ;
; 1.640  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.906      ;
; 1.650  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[11] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.916      ;
; 1.652  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.918      ;
; 1.663  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.929      ;
; 1.664  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.930      ;
; 1.665  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.931      ;
; 1.667  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.933      ;
; 1.667  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.933      ;
; 1.668  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.934      ;
; 1.668  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.934      ;
; 1.669  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.935      ;
; 1.670  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.003     ; 1.933      ;
; 1.681  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.947      ;
; 1.688  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; -0.002     ; 1.952      ;
; 1.692  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.958      ;
; 1.692  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.958      ;
; 1.699  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.965      ;
; 1.708  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.974      ;
; 1.711  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.977      ;
; 1.711  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.977      ;
; 1.717  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.983      ;
; 1.723  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.989      ;
; 1.723  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.989      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                                         ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 1.088 ; ALU:the_best_alu_in_kista|sub_overflow ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; -0.366     ; 0.488      ;
; 1.460 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.333      ; 4.059      ;
; 1.630 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.891      ;
; 1.630 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.891      ;
; 1.644 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.009     ; 1.901      ;
; 1.644 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.009     ; 1.901      ;
; 1.679 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.335      ; 4.280      ;
; 1.697 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.335      ; 4.298      ;
; 1.821 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.009     ; 2.078      ;
; 1.823 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.009     ; 2.080      ;
; 1.884 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.153      ;
; 1.945 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 2.207      ;
; 1.947 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 2.209      ;
; 1.955 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 2.216      ;
; 1.957 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 2.218      ;
; 1.960 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.333      ; 4.059      ;
; 1.966 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 2.229      ;
; 1.968 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 2.231      ;
; 1.981 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 2.242      ;
; 1.981 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.335      ; 4.582      ;
; 1.982 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 2.243      ;
; 1.988 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.335      ; 4.589      ;
; 2.022 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.007     ; 2.281      ;
; 2.023 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.007     ; 2.282      ;
; 2.179 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.335      ; 4.280      ;
; 2.191 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.333      ; 4.790      ;
; 2.197 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.335      ; 4.298      ;
; 2.203 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 2.333      ; 4.802      ;
; 2.255 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.524      ;
; 2.306 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.575      ;
; 2.481 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.335      ; 4.582      ;
; 2.488 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.335      ; 4.589      ;
; 2.501 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 2.774      ;
; 2.538 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.807      ;
; 2.605 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 2.878      ;
; 2.643 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.914      ;
; 2.691 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.333      ; 4.790      ;
; 2.703 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 2.333      ; 4.802      ;
; 2.736 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 3.006      ;
; 2.751 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 3.024      ;
; 2.847 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.118      ;
; 2.859 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 3.132      ;
; 2.885 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 3.155      ;
; 2.998 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.267      ;
; 3.043 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.314      ;
; 3.130 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.401      ;
; 3.137 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 3.412      ;
; 3.144 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 3.419      ;
; 3.150 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 3.425      ;
; 3.182 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.453      ;
; 3.255 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.526      ;
; 3.276 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 3.551      ;
; 3.281 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.550      ;
; 3.283 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 3.558      ;
; 3.305 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.576      ;
; 3.307 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 3.582      ;
; 3.343 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 3.618      ;
; 3.404 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 3.674      ;
; 3.451 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 3.726      ;
; 3.494 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 3.767      ;
; 3.553 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 3.823      ;
; 3.561 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.832      ;
; 3.568 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.839      ;
; 3.573 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.842      ;
; 3.581 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 3.849      ;
; 3.602 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 3.875      ;
; 3.688 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.959      ;
; 3.695 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.966      ;
; 3.711 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.982      ;
; 3.730 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 3.998      ;
; 3.762 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 4.037      ;
; 3.827 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.098      ;
; 3.850 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.121      ;
; 3.862 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 4.135      ;
; 3.888 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.157      ;
; 3.917 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.188      ;
; 3.919 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 4.194      ;
; 3.941 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 4.214      ;
; 3.996 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.265      ;
; 4.027 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.296      ;
; 4.123 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.392      ;
; 4.129 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 4.402      ;
; 4.235 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.504      ;
; 4.237 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 4.510      ;
; 4.304 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.573      ;
; 4.312 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 4.580      ;
; 4.316 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.585      ;
; 4.324 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 4.592      ;
; 4.342 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.613      ;
; 4.350 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 4.620      ;
; 4.383 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 4.658      ;
; 4.461 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 4.729      ;
; 4.473 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 4.741      ;
; 4.489 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.760      ;
; 4.491 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.009      ; 4.766      ;
; 4.499 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 4.769      ;
; 4.593 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 4.866      ;
; 4.605 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.007      ; 4.878      ;
; 4.619 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.888      ;
; 4.631 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.900      ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'OP[0]'                                                                                                                                               ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 2.066 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.000        ; 2.699      ; 4.765      ;
; 2.313 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.369      ; 2.182      ;
; 2.441 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.369      ; 2.310      ;
; 2.566 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; -0.500       ; 2.699      ; 4.765      ;
; 2.654 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.373      ; 2.527      ;
; 2.762 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.373      ; 2.635      ;
; 4.679 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.369      ; 4.548      ;
; 4.687 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.368      ; 4.555      ;
; 4.836 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.368      ; 4.704      ;
; 4.968 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.373      ; 4.841      ;
; 4.994 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.369      ; 4.863      ;
; 5.047 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.373      ; 4.920      ;
; 5.102 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.369      ; 4.971      ;
; 5.133 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.369      ; 5.002      ;
; 5.229 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.369      ; 5.098      ;
; 5.235 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.373      ; 5.108      ;
; 5.341 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.369      ; 5.210      ;
; 5.343 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; 0.373      ; 5.216      ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[4]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'OP[0]'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; OP[0] ; Rise       ; OP[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; 5.142 ; 5.142 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; 2.345 ; 2.345 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; 2.323 ; 2.323 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; 2.345 ; 2.345 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; 2.173 ; 2.173 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; 1.675 ; 1.675 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; 4.979 ; 4.979 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; 6.884 ; 6.884 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; 2.940 ; 2.940 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; 6.884 ; 6.884 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; 6.569 ; 6.569 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; 6.021 ; 6.021 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; 6.021 ; 6.021 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; 4.848 ; 4.848 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; 6.135 ; 6.135 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; 6.130 ; 6.130 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; 6.135 ; 6.135 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; 6.196 ; 6.196 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; 3.768 ; 3.768 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 4.006 ; 4.006 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; 3.020 ; 3.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; 3.020 ; 3.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; 2.874 ; 2.874 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; 2.984 ; 2.984 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; OP[0]                    ; 7.346 ; 7.346 ; Fall       ; OP[0]                    ;
;  OP[0]    ; OP[0]                    ; 3.361 ; 3.361 ; Fall       ; OP[0]                    ;
;  OP[1]    ; OP[0]                    ; 7.346 ; 7.346 ; Fall       ; OP[0]                    ;
;  OP[2]    ; OP[0]                    ; 7.151 ; 7.151 ; Fall       ; OP[0]                    ;
; RA[*]     ; OP[0]                    ; 6.424 ; 6.424 ; Fall       ; OP[0]                    ;
;  RA[0]    ; OP[0]                    ; 6.424 ; 6.424 ; Fall       ; OP[0]                    ;
;  RA[1]    ; OP[0]                    ; 5.251 ; 5.251 ; Fall       ; OP[0]                    ;
; RB[*]     ; OP[0]                    ; 6.686 ; 6.686 ; Fall       ; OP[0]                    ;
;  RB[0]    ; OP[0]                    ; 6.686 ; 6.686 ; Fall       ; OP[0]                    ;
;  RB[1]    ; OP[0]                    ; 6.600 ; 6.600 ; Fall       ; OP[0]                    ;
; ReadA     ; OP[0]                    ; 4.171 ; 4.171 ; Fall       ; OP[0]                    ;
; ReadB     ; OP[0]                    ; 4.588 ; 4.588 ; Fall       ; OP[0]                    ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; -4.563 ; -4.563 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; -1.388 ; -1.388 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; -1.932 ; -1.932 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; -2.103 ; -2.103 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; -1.929 ; -1.929 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; -1.388 ; -1.388 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; -4.503 ; -4.503 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; -1.460 ; -1.460 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; -1.460 ; -1.460 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; -3.676 ; -3.676 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; -3.481 ; -3.481 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; -2.021 ; -2.021 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; -2.790 ; -2.790 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; -2.021 ; -2.021 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; -2.820 ; -2.820 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; -2.820 ; -2.820 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; -3.144 ; -3.144 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; -5.754 ; -5.754 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; -0.886 ; -0.886 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; -0.885 ; -0.885 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; -1.650 ; -1.650 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; -1.840 ; -1.840 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; -1.650 ; -1.650 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; -1.666 ; -1.666 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; OP[0]                    ; -2.066 ; -2.066 ; Fall       ; OP[0]                    ;
;  OP[0]    ; OP[0]                    ; -2.066 ; -2.066 ; Fall       ; OP[0]                    ;
;  OP[1]    ; OP[0]                    ; -4.282 ; -4.282 ; Fall       ; OP[0]                    ;
;  OP[2]    ; OP[0]                    ; -4.087 ; -4.087 ; Fall       ; OP[0]                    ;
; RA[*]     ; OP[0]                    ; -2.228 ; -2.228 ; Fall       ; OP[0]                    ;
;  RA[0]    ; OP[0]                    ; -2.997 ; -2.997 ; Fall       ; OP[0]                    ;
;  RA[1]    ; OP[0]                    ; -2.228 ; -2.228 ; Fall       ; OP[0]                    ;
; RB[*]     ; OP[0]                    ; -2.455 ; -2.455 ; Fall       ; OP[0]                    ;
;  RB[0]    ; OP[0]                    ; -2.455 ; -2.455 ; Fall       ; OP[0]                    ;
;  RB[1]    ; OP[0]                    ; -2.779 ; -2.779 ; Fall       ; OP[0]                    ;
; ReadA     ; OP[0]                    ; -1.093 ; -1.093 ; Fall       ; OP[0]                    ;
; ReadB     ; OP[0]                    ; -0.814 ; -0.814 ; Fall       ; OP[0]                    ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 5.965  ;        ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 9.603  ; 9.603  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 9.923  ; 9.923  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 9.923  ; 9.923  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 8.876  ; 8.876  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 8.639  ; 8.639  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 9.571  ; 9.571  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 10.229 ; 10.229 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 9.325  ; 9.325  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;        ; 5.965  ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 5.965  ;        ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 9.603  ; 9.603  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 8.639  ; 8.639  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 9.923  ; 9.923  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 8.876  ; 8.876  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 8.639  ; 8.639  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 9.571  ; 9.571  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 10.229 ; 10.229 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 9.325  ; 9.325  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;        ; 5.965  ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[1]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[2]   ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; OE         ; OUTPUT[3]   ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[1]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[2]   ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; OE         ; OUTPUT[3]   ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; OP[0]                    ; -2.314 ; -2.314        ;
; Clock_Divider:cd|clk_tmp ; -1.415 ; -8.807        ;
; CLK                      ; -0.843 ; -9.269        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -1.595 ; -1.595        ;
; Clock_Divider:cd|clk_tmp ; 0.315  ; 0.000         ;
; OP[0]                    ; 0.845  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -1.380 ; -27.380       ;
; OP[0]                    ; -1.222 ; -1.222        ;
; Clock_Divider:cd|clk_tmp ; -0.500 ; -23.000       ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'OP[0]'                                                                                                                                               ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.314 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.089     ; 2.331      ;
; -2.289 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.089     ; 2.306      ;
; -2.274 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.088     ; 2.292      ;
; -2.259 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.089     ; 2.276      ;
; -2.243 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.089     ; 2.260      ;
; -2.231 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.089     ; 2.248      ;
; -2.204 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.088     ; 2.222      ;
; -2.177 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.089     ; 2.194      ;
; -2.140 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.088     ; 2.158      ;
; -2.128 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.091     ; 2.143      ;
; -2.107 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.088     ; 2.125      ;
; -2.057 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.091     ; 2.072      ;
; -2.039 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.088     ; 2.057      ;
; -1.997 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.089     ; 2.014      ;
; -1.996 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.088     ; 2.014      ;
; -1.840 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; 0.500        ; -0.089     ; 1.857      ;
; -0.914 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.500        ; 1.318      ; 2.338      ;
; -0.414 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 1.000        ; 1.318      ; 2.338      ;
+--------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.415 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.452      ;
; -1.375 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.413      ;
; -1.354 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.390      ;
; -1.348 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.385      ;
; -1.329 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.365      ;
; -1.318 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.354      ;
; -1.314 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.351      ;
; -1.308 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.346      ;
; -1.305 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.343      ;
; -1.299 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.335      ;
; -1.293 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.330      ;
; -1.293 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.329      ;
; -1.283 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.319      ;
; -1.278 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.315      ;
; -1.278 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.315      ;
; -1.271 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.307      ;
; -1.265 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.302      ;
; -1.263 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.299      ;
; -1.260 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.297      ;
; -1.247 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.283      ;
; -1.244 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.281      ;
; -1.238 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.276      ;
; -1.235 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.271      ;
; -1.235 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.272      ;
; -1.232 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.269      ;
; -1.220 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.257      ;
; -1.217 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.253      ;
; -1.211 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.248      ;
; -1.208 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.245      ;
; -1.189 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.226      ;
; -1.181 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.217      ;
; -1.180 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.217      ;
; -1.174 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.211      ;
; -1.168 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.202      ;
; -1.162 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 2.197      ;
; -1.147 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.184      ;
; -1.144 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.181      ;
; -1.132 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.166      ;
; -1.129 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 2.164      ;
; -1.111 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.148      ;
; -1.111 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.148      ;
; -1.097 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.131      ;
; -1.091 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 2.126      ;
; -1.086 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.124      ;
; -1.085 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.122      ;
; -1.079 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.116      ;
; -1.071 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.109      ;
; -1.069 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.107      ;
; -1.061 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.095      ;
; -1.058 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 2.093      ;
; -1.053 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.091      ;
; -1.045 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.083      ;
; -1.043 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.080      ;
; -1.038 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.076      ;
; -1.037 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.073      ;
; -1.036 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.073      ;
; -1.010 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.046      ;
; -1.001 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.037      ;
; -1.001 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.039      ;
; -1.000 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.037      ;
; -0.985 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.023      ;
; -0.985 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.021      ;
; -0.974 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.011      ;
; -0.973 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 2.011      ;
; -0.970 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 2.007      ;
; -0.955 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.991      ;
; -0.953 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.990      ;
; -0.948 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.985      ;
; -0.943 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.980      ;
; -0.942 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.006      ; 1.980      ;
; -0.939 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.975      ;
; -0.927 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.963      ;
; -0.925 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.962      ;
; -0.900 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.937      ;
; -0.880 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.916      ;
; -0.873 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.909      ;
; -0.844 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.880      ;
; -0.836 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.873      ;
; -0.824 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.858      ;
; -0.822 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 1.857      ;
; -0.803 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.840      ;
; -0.786 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.823      ;
; -0.753 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.787      ;
; -0.751 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 1.786      ;
; -0.735 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.772      ;
; -0.693 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.729      ;
; -0.692 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 1.729      ;
; -0.536 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.572      ;
; -0.524 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.412      ; 2.468      ;
; -0.454 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.411      ; 2.397      ;
; -0.433 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.412      ; 2.377      ;
; -0.418 ; OP[0]                               ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.411      ; 2.361      ;
; -0.242 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.412      ; 2.186      ;
; -0.205 ; OP[0]                               ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.412      ; 2.149      ;
; -0.110 ; OP[0]                               ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.500        ; 1.411      ; 2.053      ;
; -0.027 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.005     ; 1.054      ;
; -0.027 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.005     ; 1.054      ;
; -0.024 ; OP[0]                               ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 1.000        ; 1.412      ; 2.468      ;
; -0.022 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.004     ; 1.050      ;
; -0.020 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.004     ; 1.048      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.843 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.873      ;
; -0.818 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.848      ;
; -0.783 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.813      ;
; -0.772 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.802      ;
; -0.747 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.777      ;
; -0.734 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.764      ;
; -0.712 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.742      ;
; -0.700 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.730      ;
; -0.675 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.705      ;
; -0.663 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.693      ;
; -0.659 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.689      ;
; -0.652 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.682      ;
; -0.640 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.670      ;
; -0.634 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.664      ;
; -0.603 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.633      ;
; -0.602 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.632      ;
; -0.599 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.629      ;
; -0.591 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.621      ;
; -0.581 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.611      ;
; -0.578 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.608      ;
; -0.577 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.607      ;
; -0.571 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.601      ;
; -0.566 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.596      ;
; -0.553 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.583      ;
; -0.550 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.580      ;
; -0.549 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.579      ;
; -0.542 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.572      ;
; -0.541 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.571      ;
; -0.541 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.571      ;
; -0.534 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.564      ;
; -0.533 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.563      ;
; -0.532 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.562      ;
; -0.528 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.560      ;
; -0.527 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.559      ;
; -0.524 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.556      ;
; -0.520 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.552      ;
; -0.519 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.551      ;
; -0.518 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.548      ;
; -0.517 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.547      ;
; -0.516 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.548      ;
; -0.514 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.544      ;
; -0.514 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.544      ;
; -0.513 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.545      ;
; -0.512 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.542      ;
; -0.512 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.544      ;
; -0.509 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.539      ;
; -0.509 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.541      ;
; -0.506 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.536      ;
; -0.505 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.535      ;
; -0.500 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.530      ;
; -0.497 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.527      ;
; -0.496 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.528      ;
; -0.495 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.527      ;
; -0.493 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.523      ;
; -0.493 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.523      ;
; -0.492 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.524      ;
; -0.490 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.520      ;
; -0.489 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.519      ;
; -0.488 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.520      ;
; -0.487 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.517      ;
; -0.485 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.517      ;
; -0.480 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.510      ;
; -0.480 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.510      ;
; -0.478 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.508      ;
; -0.477 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.476 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.508      ;
; -0.475 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.505      ;
; -0.473 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.503      ;
; -0.473 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.505      ;
; -0.473 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.503      ;
; -0.472 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.504      ;
; -0.472 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.502      ;
; -0.472 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.502      ;
; -0.471 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.503      ;
; -0.470 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.500      ;
; -0.469 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.499      ;
; -0.468 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.500      ;
; -0.467 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.497      ;
; -0.466 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.496      ;
; -0.466 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.496      ;
; -0.465 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.495      ;
; -0.465 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.495      ;
; -0.465 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.495      ;
; -0.463 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.493      ;
; -0.462 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.492      ;
; -0.461 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.491      ;
; -0.460 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.490      ;
; -0.457 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.487      ;
; -0.454 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.484      ;
; -0.454 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.484      ;
; -0.452 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.482      ;
; -0.449 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.479      ;
; -0.449 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|clk_tmp     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.479      ;
; -0.448 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.478      ;
; -0.448 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.478      ;
; -0.446 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.476      ;
; -0.443 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.473      ;
; -0.443 ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.473      ;
; -0.440 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[12] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.470      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                 ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.595 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 1.669      ; 0.367      ;
; -1.095 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 1.669      ; 0.367      ;
; 0.358  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.366  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.486  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.638      ;
; 0.496  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.504  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.656      ;
; 0.512  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.525  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.677      ;
; 0.533  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.535  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.688      ;
; 0.539  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.691      ;
; 0.544  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.549  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.559  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.711      ;
; 0.568  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.571  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.723      ;
; 0.574  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.726      ;
; 0.582  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.734      ;
; 0.591  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.743      ;
; 0.594  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.746      ;
; 0.603  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.608  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.760      ;
; 0.613  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.765      ;
; 0.614  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.617  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.769      ;
; 0.638  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.642  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.643  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.648  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.648  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.652  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.654  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.661  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.813      ;
; 0.664  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.816      ;
; 0.668  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.820      ;
; 0.677  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.829      ;
; 0.678  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.830      ;
; 0.680  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.681  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.833      ;
; 0.684  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.836      ;
; 0.685  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.687  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.690  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.002     ; 0.840      ;
; 0.691  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.843      ;
; 0.699  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.851      ;
; 0.703  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.855      ;
; 0.713  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.865      ;
; 0.716  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.868      ;
; 0.718  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.870      ;
; 0.721  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.873      ;
; 0.725  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.002     ; 0.875      ;
; 0.727  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.879      ;
; 0.729  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.002     ; 0.879      ;
; 0.734  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.886      ;
; 0.738  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.890      ;
; 0.741  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.893      ;
; 0.743  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.895      ;
; 0.744  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.896      ;
; 0.747  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.899      ;
; 0.748  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.748  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.748  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.750  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[11] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.755  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.907      ;
; 0.758  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.910      ;
; 0.759  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.760  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; -0.002     ; 0.910      ;
; 0.762  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.914      ;
; 0.768  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.769  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.921      ;
; 0.770  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.773  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.925      ;
; 0.773  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.925      ;
; 0.773  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.925      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                                         ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.315 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.411      ; 1.878      ;
; 0.416 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.412      ; 1.980      ;
; 0.467 ; ALU:the_best_alu_in_kista|sub_overflow ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 0.093      ; 0.212      ;
; 0.493 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.412      ; 2.057      ;
; 0.565 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.412      ; 2.129      ;
; 0.600 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.412      ; 2.164      ;
; 0.623 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.411      ; 2.186      ;
; 0.659 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 0.000        ; 1.411      ; 2.222      ;
; 0.722 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 0.869      ;
; 0.722 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 0.869      ;
; 0.728 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.006     ; 0.874      ;
; 0.730 ; ALU:the_best_alu_in_kista|SUM[2]       ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.006     ; 0.876      ;
; 0.806 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.006     ; 0.952      ;
; 0.809 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.006     ; 0.955      ;
; 0.815 ; OP[0]                                  ; ALU:the_best_alu_in_kista|N_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.411      ; 1.878      ;
; 0.854 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.010      ;
; 0.885 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 1.034      ;
; 0.887 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 1.036      ;
; 0.892 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.039      ;
; 0.895 ; ALU:the_best_alu_in_kista|SUM[1]       ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.042      ;
; 0.895 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.042      ;
; 0.896 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.043      ;
; 0.900 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 1.048      ;
; 0.902 ; ALU:the_best_alu_in_kista|SUM[3]       ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 1.050      ;
; 0.907 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.054      ;
; 0.907 ; ALU:the_best_alu_in_kista|SUM[0]       ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.054      ;
; 0.916 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[1]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.412      ; 1.980      ;
; 0.993 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[0]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.412      ; 2.057      ;
; 1.019 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.175      ;
; 1.025 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.181      ;
; 1.065 ; OP[0]                                  ; ALU:the_best_alu_in_kista|Z_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.412      ; 2.129      ;
; 1.094 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.251      ;
; 1.100 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[2]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.412      ; 2.164      ;
; 1.117 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.273      ;
; 1.123 ; OP[0]                                  ; ALU:the_best_alu_in_kista|O_Flag    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.411      ; 2.186      ;
; 1.134 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.291      ;
; 1.159 ; OP[0]                                  ; ALU:the_best_alu_in_kista|SUM[3]    ; OP[0]                    ; Clock_Divider:cd|clk_tmp ; -0.500       ; 1.411      ; 2.222      ;
; 1.186 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.343      ;
; 1.188 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 1.343      ;
; 1.212 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.369      ;
; 1.229 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.386      ;
; 1.258 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 1.413      ;
; 1.269 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.426      ;
; 1.334 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.492      ;
; 1.350 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.507      ;
; 1.363 ; Register_File:rf|register_arr[1][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.519      ;
; 1.367 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.525      ;
; 1.367 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.524      ;
; 1.368 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.526      ;
; 1.382 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.539      ;
; 1.401 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.559      ;
; 1.434 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.592      ;
; 1.436 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.594      ;
; 1.450 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.607      ;
; 1.460 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.618      ;
; 1.461 ; Register_File:rf|register_arr[0][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.617      ;
; 1.479 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.637      ;
; 1.492 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 1.647      ;
; 1.494 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.651      ;
; 1.515 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.669      ;
; 1.530 ; Register_File:rf|register_arr[3][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.687      ;
; 1.537 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.694      ;
; 1.551 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.707      ;
; 1.562 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 1.717      ;
; 1.570 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.727      ;
; 1.573 ; Register_File:rf|register_arr[2][3]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.730      ;
; 1.583 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.740      ;
; 1.585 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.739      ;
; 1.616 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.773      ;
; 1.616 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.773      ;
; 1.650 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.808      ;
; 1.652 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.809      ;
; 1.654 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.811      ;
; 1.665 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.822      ;
; 1.677 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.833      ;
; 1.682 ; Register_File:rf|register_arr[0][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.838      ;
; 1.686 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.843      ;
; 1.709 ; Register_File:rf|register_arr[1][1]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.865      ;
; 1.728 ; Register_File:rf|register_arr[1][2]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.884      ;
; 1.732 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.889      ;
; 1.742 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 1.900      ;
; 1.758 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.915      ;
; 1.789 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.945      ;
; 1.808 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 1.965      ;
; 1.823 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.977      ;
; 1.853 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.008      ;
; 1.859 ; Register_File:rf|register_arr[3][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 2.013      ;
; 1.859 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.015      ;
; 1.859 ; Register_File:rf|register_arr[3][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 2.017      ;
; 1.889 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.046      ;
; 1.890 ; Register_File:rf|register_arr[0][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.047      ;
; 1.893 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 2.047      ;
; 1.895 ; Register_File:rf|register_arr[1][0]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.051      ;
; 1.909 ; Register_File:rf|register_arr[2][0]    ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.006      ; 2.067      ;
; 1.923 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.078      ;
; 1.924 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.081      ;
; 1.929 ; Register_File:rf|register_arr[2][1]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 2.083      ;
; 1.960 ; Register_File:rf|register_arr[2][2]    ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.117      ;
; 1.973 ; Register_File:rf|register_arr[3][2]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.130      ;
; 1.985 ; Register_File:rf|register_arr[0][1]    ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.141      ;
+-------+----------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'OP[0]'                                                                                                                                               ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.845 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; 0.000        ; 1.318      ; 2.163      ;
; 1.345 ; OP[0]                               ; ALU:the_best_alu_in_kista|sub_overflow ; OP[0]                    ; OP[0]       ; -0.500       ; 1.318      ; 2.163      ;
; 1.560 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.089     ; 0.971      ;
; 1.647 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.089     ; 1.058      ;
; 1.716 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.088     ; 1.128      ;
; 1.759 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.088     ; 1.171      ;
; 2.545 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.091     ; 1.954      ;
; 2.581 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.089     ; 1.992      ;
; 2.615 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.091     ; 2.024      ;
; 2.646 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.088     ; 2.058      ;
; 2.695 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.088     ; 2.107      ;
; 2.707 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.089     ; 2.118      ;
; 2.712 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.089     ; 2.123      ;
; 2.739 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.089     ; 2.150      ;
; 2.758 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.089     ; 2.169      ;
; 2.788 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.088     ; 2.200      ;
; 2.819 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.089     ; 2.230      ;
; 2.838 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|sub_overflow ; Clock_Divider:cd|clk_tmp ; OP[0]       ; -0.500       ; -0.088     ; 2.250      ;
+-------+-------------------------------------+----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[4]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'OP[0]'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; OP[0] ; Rise       ; OP[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Fall       ; ALU:the_best_alu_in_kista|sub_overflow   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; OP[0]|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; OP[0]|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|Equal0~0|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OP[0] ; Rise       ; the_best_alu_in_kista|sub_overflow|datac ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; 2.809 ; 2.809 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; 0.954 ; 0.954 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; 0.954 ; 0.954 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; 0.928 ; 0.928 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; 0.857 ; 0.857 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; 0.576 ; 0.576 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; 2.726 ; 2.726 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; 3.482 ; 3.482 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; 1.024 ; 1.024 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; 3.482 ; 3.482 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; 3.372 ; 3.372 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; 2.476 ; 2.476 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; 2.476 ; 2.476 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; 1.832 ; 1.832 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; 2.541 ; 2.541 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; 2.541 ; 2.541 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; 2.509 ; 2.509 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; 3.385 ; 3.385 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; 1.394 ; 1.394 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 1.467 ; 1.467 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; 1.289 ; 1.289 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; 1.289 ; 1.289 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; 1.214 ; 1.214 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; 1.301 ; 1.301 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; OP[0]                    ; 3.916 ; 3.916 ; Fall       ; OP[0]                    ;
;  OP[0]    ; OP[0]                    ; 1.414 ; 1.414 ; Fall       ; OP[0]                    ;
;  OP[1]    ; OP[0]                    ; 3.916 ; 3.916 ; Fall       ; OP[0]                    ;
;  OP[2]    ; OP[0]                    ; 3.832 ; 3.832 ; Fall       ; OP[0]                    ;
; RA[*]     ; OP[0]                    ; 2.875 ; 2.875 ; Fall       ; OP[0]                    ;
;  RA[0]    ; OP[0]                    ; 2.875 ; 2.875 ; Fall       ; OP[0]                    ;
;  RA[1]    ; OP[0]                    ; 2.231 ; 2.231 ; Fall       ; OP[0]                    ;
; RB[*]     ; OP[0]                    ; 3.001 ; 3.001 ; Fall       ; OP[0]                    ;
;  RB[0]    ; OP[0]                    ; 3.001 ; 3.001 ; Fall       ; OP[0]                    ;
;  RB[1]    ; OP[0]                    ; 2.930 ; 2.930 ; Fall       ; OP[0]                    ;
; ReadA     ; OP[0]                    ; 1.793 ; 1.793 ; Fall       ; OP[0]                    ;
; ReadB     ; OP[0]                    ; 1.927 ; 1.927 ; Fall       ; OP[0]                    ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; -2.436 ; -2.436 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; -0.449 ; -0.449 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; -0.733 ; -0.733 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; -0.798 ; -0.798 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; -0.729 ; -0.729 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; -0.449 ; -0.449 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; -2.506 ; -2.506 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; -0.315 ; -0.315 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; -0.315 ; -0.315 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; -2.044 ; -2.044 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; -1.956 ; -1.956 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; -0.619 ; -0.619 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; -1.091 ; -1.091 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; -0.619 ; -0.619 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; -1.120 ; -1.120 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; -1.120 ; -1.120 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; -1.227 ; -1.227 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; -3.168 ; -3.168 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; -0.160 ; -0.160 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; -0.141 ; -0.141 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; -0.660 ; -0.660 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; -0.721 ; -0.721 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; -0.660 ; -0.660 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; -0.673 ; -0.673 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; OP[0]                    ; -0.845 ; -0.845 ; Fall       ; OP[0]                    ;
;  OP[0]    ; OP[0]                    ; -0.845 ; -0.845 ; Fall       ; OP[0]                    ;
;  OP[1]    ; OP[0]                    ; -2.574 ; -2.574 ; Fall       ; OP[0]                    ;
;  OP[2]    ; OP[0]                    ; -2.486 ; -2.486 ; Fall       ; OP[0]                    ;
; RA[*]     ; OP[0]                    ; -0.988 ; -0.988 ; Fall       ; OP[0]                    ;
;  RA[0]    ; OP[0]                    ; -1.460 ; -1.460 ; Fall       ; OP[0]                    ;
;  RA[1]    ; OP[0]                    ; -0.988 ; -0.988 ; Fall       ; OP[0]                    ;
; RB[*]     ; OP[0]                    ; -1.242 ; -1.242 ; Fall       ; OP[0]                    ;
;  RB[0]    ; OP[0]                    ; -1.242 ; -1.242 ; Fall       ; OP[0]                    ;
;  RB[1]    ; OP[0]                    ; -1.349 ; -1.349 ; Fall       ; OP[0]                    ;
; ReadA     ; OP[0]                    ; -0.529 ; -0.529 ; Fall       ; OP[0]                    ;
; ReadB     ; OP[0]                    ; -0.363 ; -0.363 ; Fall       ; OP[0]                    ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.055 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.151 ; 5.151 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 5.248 ; 5.248 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.248 ; 5.248 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.830 ; 4.830 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 4.704 ; 4.704 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.167 ; 5.167 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.551 ; 5.551 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.017 ; 5.017 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.055 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.055 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.151 ; 5.151 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 4.704 ; 4.704 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.248 ; 5.248 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.830 ; 4.830 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 4.704 ; 4.704 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.167 ; 5.167 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.551 ; 5.551 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.017 ; 5.017 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.055 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; OE         ; OUTPUT[1]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; OE         ; OUTPUT[2]   ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; OE         ; OUTPUT[3]   ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; OE         ; OUTPUT[1]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; OE         ; OUTPUT[2]   ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; OE         ; OUTPUT[3]   ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -5.502  ; -2.554 ; N/A      ; N/A     ; -1.380              ;
;  CLK                      ; -2.837  ; -2.554 ; N/A      ; N/A     ; -1.380              ;
;  Clock_Divider:cd|clk_tmp ; -4.592  ; 0.315  ; N/A      ; N/A     ; -0.500              ;
;  OP[0]                    ; -5.502  ; 0.845  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS           ; -99.055 ; -2.554 ; 0.0      ; 0.0     ; -51.602             ;
;  CLK                      ; -46.671 ; -2.554 ; N/A      ; N/A     ; -27.380             ;
;  Clock_Divider:cd|clk_tmp ; -46.882 ; 0.000  ; N/A      ; N/A     ; -23.000             ;
;  OP[0]                    ; -5.502  ; 0.000  ; N/A      ; N/A     ; -1.222              ;
+---------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; 5.142 ; 5.142 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; 2.345 ; 2.345 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; 2.323 ; 2.323 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; 2.345 ; 2.345 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; 2.173 ; 2.173 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; 1.675 ; 1.675 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; 4.979 ; 4.979 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; 6.884 ; 6.884 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; 2.940 ; 2.940 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; 6.884 ; 6.884 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; 6.569 ; 6.569 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; 6.021 ; 6.021 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; 6.021 ; 6.021 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; 4.848 ; 4.848 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; 6.135 ; 6.135 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; 6.130 ; 6.130 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; 6.135 ; 6.135 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; 6.196 ; 6.196 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; 3.768 ; 3.768 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 4.006 ; 4.006 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; 3.020 ; 3.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; 3.020 ; 3.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; 2.874 ; 2.874 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; 2.984 ; 2.984 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; OP[0]                    ; 7.346 ; 7.346 ; Fall       ; OP[0]                    ;
;  OP[0]    ; OP[0]                    ; 3.361 ; 3.361 ; Fall       ; OP[0]                    ;
;  OP[1]    ; OP[0]                    ; 7.346 ; 7.346 ; Fall       ; OP[0]                    ;
;  OP[2]    ; OP[0]                    ; 7.151 ; 7.151 ; Fall       ; OP[0]                    ;
; RA[*]     ; OP[0]                    ; 6.424 ; 6.424 ; Fall       ; OP[0]                    ;
;  RA[0]    ; OP[0]                    ; 6.424 ; 6.424 ; Fall       ; OP[0]                    ;
;  RA[1]    ; OP[0]                    ; 5.251 ; 5.251 ; Fall       ; OP[0]                    ;
; RB[*]     ; OP[0]                    ; 6.686 ; 6.686 ; Fall       ; OP[0]                    ;
;  RB[0]    ; OP[0]                    ; 6.686 ; 6.686 ; Fall       ; OP[0]                    ;
;  RB[1]    ; OP[0]                    ; 6.600 ; 6.600 ; Fall       ; OP[0]                    ;
; ReadA     ; OP[0]                    ; 4.171 ; 4.171 ; Fall       ; OP[0]                    ;
; ReadB     ; OP[0]                    ; 4.588 ; 4.588 ; Fall       ; OP[0]                    ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; -2.436 ; -2.436 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; -0.449 ; -0.449 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; -0.733 ; -0.733 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; -0.798 ; -0.798 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; -0.729 ; -0.729 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; -0.449 ; -0.449 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; -2.506 ; -2.506 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; -0.315 ; -0.315 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; -0.315 ; -0.315 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; -2.044 ; -2.044 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; -1.956 ; -1.956 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; -0.619 ; -0.619 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; -1.091 ; -1.091 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; -0.619 ; -0.619 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; -1.120 ; -1.120 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; -1.120 ; -1.120 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; -1.227 ; -1.227 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; -3.168 ; -3.168 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; -0.160 ; -0.160 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; -0.141 ; -0.141 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; -0.660 ; -0.660 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; -0.721 ; -0.721 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; -0.660 ; -0.660 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; -0.673 ; -0.673 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; OP[0]                    ; -0.845 ; -0.845 ; Fall       ; OP[0]                    ;
;  OP[0]    ; OP[0]                    ; -0.845 ; -0.845 ; Fall       ; OP[0]                    ;
;  OP[1]    ; OP[0]                    ; -2.574 ; -2.574 ; Fall       ; OP[0]                    ;
;  OP[2]    ; OP[0]                    ; -2.486 ; -2.486 ; Fall       ; OP[0]                    ;
; RA[*]     ; OP[0]                    ; -0.988 ; -0.988 ; Fall       ; OP[0]                    ;
;  RA[0]    ; OP[0]                    ; -1.460 ; -1.460 ; Fall       ; OP[0]                    ;
;  RA[1]    ; OP[0]                    ; -0.988 ; -0.988 ; Fall       ; OP[0]                    ;
; RB[*]     ; OP[0]                    ; -1.242 ; -1.242 ; Fall       ; OP[0]                    ;
;  RB[0]    ; OP[0]                    ; -1.242 ; -1.242 ; Fall       ; OP[0]                    ;
;  RB[1]    ; OP[0]                    ; -1.349 ; -1.349 ; Fall       ; OP[0]                    ;
; ReadA     ; OP[0]                    ; -0.529 ; -0.529 ; Fall       ; OP[0]                    ;
; ReadB     ; OP[0]                    ; -0.363 ; -0.363 ; Fall       ; OP[0]                    ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 5.965  ;        ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 9.603  ; 9.603  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 9.923  ; 9.923  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 9.923  ; 9.923  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 8.876  ; 8.876  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 8.639  ; 8.639  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 9.571  ; 9.571  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 10.229 ; 10.229 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 9.325  ; 9.325  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;        ; 5.965  ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.055 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.151 ; 5.151 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 4.704 ; 4.704 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.248 ; 5.248 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.830 ; 4.830 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 4.704 ; 4.704 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.167 ; 5.167 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 5.551 ; 5.551 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.017 ; 5.017 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.055 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[1]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[2]   ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; OE         ; OUTPUT[3]   ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; OE         ; OUTPUT[1]   ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; OE         ; OUTPUT[2]   ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; OE         ; OUTPUT[3]   ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 675      ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 448      ; 0        ; 0        ; 0        ;
; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 68       ; 69       ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; OP[0]                    ; 0        ; 0        ; 60       ; 0        ;
; OP[0]                    ; OP[0]                    ; 0        ; 0        ; 8        ; 8        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 675      ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 448      ; 0        ; 0        ; 0        ;
; OP[0]                    ; Clock_Divider:cd|clk_tmp ; 68       ; 69       ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; OP[0]                    ; 0        ; 0        ; 60       ; 0        ;
; OP[0]                    ; OP[0]                    ; 0        ; 0        ; 8        ; 8        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 185   ; 185  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 27 09:56:43 2021
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:cd|clk_tmp Clock_Divider:cd|clk_tmp
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name OP[0] OP[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.502        -5.502 OP[0] 
    Info (332119):    -4.592       -46.882 Clock_Divider:cd|clk_tmp 
    Info (332119):    -2.837       -46.671 CLK 
Info (332146): Worst-case hold slack is -2.554
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.554        -2.554 CLK 
    Info (332119):     1.088         0.000 Clock_Divider:cd|clk_tmp 
    Info (332119):     2.066         0.000 OP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 CLK 
    Info (332119):    -1.222        -1.222 OP[0] 
    Info (332119):    -0.500       -23.000 Clock_Divider:cd|clk_tmp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.314
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.314        -2.314 OP[0] 
    Info (332119):    -1.415        -8.807 Clock_Divider:cd|clk_tmp 
    Info (332119):    -0.843        -9.269 CLK 
Info (332146): Worst-case hold slack is -1.595
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.595        -1.595 CLK 
    Info (332119):     0.315         0.000 Clock_Divider:cd|clk_tmp 
    Info (332119):     0.845         0.000 OP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 CLK 
    Info (332119):    -1.222        -1.222 OP[0] 
    Info (332119):    -0.500       -23.000 Clock_Divider:cd|clk_tmp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 496 megabytes
    Info: Processing ended: Mon Sep 27 09:56:44 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


