# 논리회로설계및실험(003) <실습 보고서>

제출일: 2024-09-25; 3주차 실습\
이름: 권민규(202355517), 윤태영(202355565) 12조

## 실습 1

### 설계 개요

아래 모듈들을 Symbol화하기

1. Decimal-to-Binary Encoder -> input: (0~11)
2. 2bit Comparator
3. Half Adder
4. Full Adder (Half Adder를 이용해 구현)
5. 4bit Ripple Carry Adder (Full Adder를 이용해 구현)

---

### Hardware Architecture

- Decimal-to-Binary Encoder
![alt text](image.png)
![alt text](image-5.png)
- 2bit Comparator
![alt text](image-1.png)
![alt text](image-6.png)
- Half Adder
![alt text](image-2.png)
![alt text](image-7.png)
- Full Adder
![alt text](image-3.png)
![alt text](image-8.png)
- 4bit Ripple Carry Adder
![alt text](image-4.png)
![alt text](image-9.png)

---

### RTL Simulation 결과 분석

- Decimal-to-Binary Encoder
![alt text](image-12.png)
- 2bit Comparator
![alt text](image-13.png)
- Half Adder
![alt text](image-14.png)
- Full Adder
![alt text](image-15.png)
- 4bit Ripple Carry Adder
![alt text](image-16.png)

---

## 실습 2

### 설계 개요

가산기 구현

- 입력 : [11:0] A, [11:0] B
- 출력 : [4:0] Sum
- 입력 A, B는 one-hot code
- A와 B로 입력 받은 두 수를 더하여 5bit의 2진수로 출력한다
- ex) A2, B9 HIGH -> $2+9=11$ 이므로 Sum={01011} 이다
- 4bit 리플 캐리 가산기와 Decimal-to-Binary 회로를 이용하여 구현

---

### Hardware Architecture

![alt text](image-10.png)

---

### RTL Simulation 결과 분석

![alt text](image-17.png)
---

## 실습 3

### 설계 개요

4bit Comparator 구현

- 입력: [3:0] A, [3:0] B
- 출력: Gt, Eq, Lt
- 2bit Comparator 2개를 이용하여 구현

---

### Hardware Architecture

- Schematic Design
![alt text](image-11.png)

---

### RTL Simulation 결과 분석

![alt text](image-18.png)

---
