VÃ½bornÃ¡ otÃ¡zka. ÄŒiernobiela obrazovka po syntÃ©ze, hoci simulÃ¡cia funguje, je veÄ¾mi ÄastÃ½ problÃ©m pri prÃ¡ci s FPGA. PrÃ­Äina takmer vÅ¾dy sÃºvisÃ­ s hodinami, resetmi alebo ÄasovanÃ­m (timing), Äo sÃº aspekty, ktorÃ© simulÃ¡cia Äasto zjednoduÅ¡uje.

PoÄme si systematicky prejsÅ¥ najpravdepodobnejÅ¡ie prÃ­Äiny, od najÄastejÅ¡Ã­ch po menej obvyklÃ©, v kontexte vÃ¡Å¡ho projektu `top.sv`.

-----

### 1\. ProblÃ©m s hodinami a resetmi (NajpravdepodobnejÅ¡ia prÃ­Äina)

Toto je najÄastejÅ¡Ã­ dÃ´vod, preÄo systÃ©m na hardvÃ©ri nefunguje. VÃ¡Å¡ systÃ©m mÃ¡ kÄ¾ÃºÄovÃº zÃ¡vislosÅ¥:

```systemverilog
assign rstn = RESET_N & locked;
```

CelÃ½ systÃ©m je v resete (aktÃ­vny v nÃ­zkej Ãºrovni), kÃ½m nie sÃº splnenÃ© dve podmienky naraz:

1.  ExternÃ½ reset `RESET_N` je neaktÃ­vny (v log. 1).
2.  PLL modul (`ClkPll`) signalizuje, Å¾e jeho vÃ½stupnÃ© hodiny sÃº stabilnÃ© (`locked` je v log. 1).

**Ak PLL nezamkne, celÃ½ vÃ¡Å¡ dizajn zostane trvalo v resete.** VÅ¡etky registre budÃº maÅ¥ hodnotu `0`, `TVALID` signÃ¡ly sa nikdy neaktivujÃº a na vÃ½stupe bude Äierna obrazovka.

**Ako to overiÅ¥:**

  * **Skontrolujte LED[0]:** VÃ¡Å¡ kÃ³d prezieravo pripÃ¡ja signÃ¡l `locked` na LED diÃ³du: `assign LED[0] = locked;`.
      * **Ak LED[0] nesvieti:** ProblÃ©m je tu. PLL sa nezamklo.
          * **PrÃ­Äina:** Uistite sa, Å¾e vstupnÃ½ hodinovÃ½ signÃ¡l `SYS_CLK` mÃ¡ frekvenciu, ktorÃº oÄakÃ¡va vÃ¡Å¡ `ClkPll` modul (v Quartuse sa to nastavuje v IP Core generÃ¡tore pre PLL). Ak mÃ¡ doska 50 MHz oscilÃ¡tor a PLL je nakonfigurovanÃ© na 100 MHz vstup, nikdy sa nezamkne.
          * **RieÅ¡enie:** Overte frekvenciu `SYS_CLK` vo vaÅ¡ej dokumentÃ¡cii k doske a sprÃ¡vne nakonfigurujte PLL v Quartuse.

-----

### 2\. KritickÃ¡ chyba: NesÃºlad medzi Pixel Clock a VGA ÄasovanÃ­m (VeÄ¾mi pravdepodobnÃ¡ prÃ­Äina)

Toto je veÄ¾mi vÃ¡Å¾ny problÃ©m, ktorÃ½ som naÅ¡iel pri podrobnej analÃ½ze vaÅ¡ich hodnÃ´t.

  * V `top.sv` pouÅ¾Ã­vate Äasovacie hodnoty pre rozlÃ­Å¡enie 1024x768:
    ```systemverilog
    line_t h_line_1024x768 = '{visible_area: 1024, front_porch: 24, sync_pulse: 136, back_porch: 160, ...};
    line_t v_line_1024x768 = '{visible_area: 768,  front_porch: 3,  sync_pulse: 6,   back_porch: 29,  ...};
    ```
  * CelkovÃ½ poÄet pixelov na riadok (H-Total) je: $$1024 + 24 + 136 + 160 = 1344$$\* CelkovÃ½ poÄet riadkov na snÃ­mku (V-Total) je:$$768 + 3 + 6 + 29 = 806$$
  * Å tandardnÃ¡ obnovovacia frekvencia je 60 Hz. PotrebnÃ¡ frekvencia pixelovÃ½ch hodÃ­n (`pix_clk`) sa vypoÄÃ­ta ako:
    $$Pixel Clock = H_{total} \times V_{total} \times ObnovovaciaFrekvencia$$   $$Pixel Clock = 1344 \times 806 \times 60 \text{ Hz} \approx 65 \text{ MHz}$$
  * **VÃ¡Å¡ problÃ©m:** VÃ¡Å¡ PLL generuje a vy pouÅ¾Ã­vate `pix_clk = clk_75m;`, teda **75 MHz**.
  * **DÃ´sledok:** VÃ¡Å¡ modul generuje VGA signÃ¡l pre rozlÃ­Å¡enie 1024x768 s obnovovacou frekvenciou:
    $$Frekvencia = \frac{75,000,000}{1344 \times 806} \approx 69.1 \text{ Hz}$$
    Toto je neÅ¡tandardnÃ½ reÅ¾im. VÃ¤ÄÅ¡ina VGA monitorov **nepodporuje 1024x768 pri \~70 Hz** a zobrazÃ­ chybovÃº hlÃ¡Å¡ku "Out of Range" alebo jednoducho Äiernu obrazovku.

**Ako to opraviÅ¥:**

  * **NajlepÅ¡ie rieÅ¡enie:** Upravte konfigurÃ¡ciu vÃ¡Å¡ho `ClkPll` v Quartuse tak, aby generoval `pix_clk` s frekvenciou **65 MHz**, nie 75 MHz. To bude presne zodpovedaÅ¥ VESA Å¡tandardu pre 1024x768@60Hz.

-----

### 3\. PreruÅ¡enÃ¡ dÃ¡tovÃ¡ cesta AXI-Stream

Ak sÃº hodiny, resety a VGA Äasovanie v poriadku, problÃ©m mÃ´Å¾e byÅ¥ v tom, Å¾e do FIFO sa nikdy nezapÃ­Å¡u Å¾iadne dÃ¡ta. ÄŒierna obrazovka je vÃ½sledkom toho, Å¾e `AxiStreamToVGA` nikdy neÄÃ­ta platnÃ© pixely.

**LogickÃ½ reÅ¥azec problÃ©mu:**

1.  Obrazovka je Äierna, pretoÅ¾e `pixel_reg` v `AxiStreamToVGA` je stÃ¡le `0`.
2.  `pixel_reg` je `0`, pretoÅ¾e sa nikdy neÄÃ­ta z FIFO (signÃ¡l `rd_en` je neaktÃ­vny).
3.  `rd_en` je neaktÃ­vny, pretoÅ¾e FIFO je stÃ¡le prÃ¡zdne (`empty` je v log. 1).
4.  FIFO je prÃ¡zdne, pretoÅ¾e doÅˆ generÃ¡tory nikdy nezapÃ­Å¡u dÃ¡ta.
5.  GenerÃ¡tory nezapisujÃº dÃ¡ta, pretoÅ¾e ich vÃ½stupnÃ½ signÃ¡l `TVALID` je neaktÃ­vny.

**Ako to overiÅ¥:**

  * **Skontrolujte LED[4] a LED[5]:**
    ```systemverilog
    assign LED[4] = s_axis_if.TVALID;
    assign LED[5] = s_axis_if.TREADY;
    ```
      * **Ak LED[4] (`TVALID`) trvalo nesvieti:** ZnamenÃ¡ to, Å¾e ani jeden z generÃ¡torov neposiela platnÃ© dÃ¡ta. To sa stane, ak sÃº zaseknutÃ© v resete (pozri bod 1).
      * **Ak LED[4] svieti, ale LED[5] (`TREADY`) nesvieti:** ZnamenÃ¡ to, Å¾e generÃ¡tor chce poslaÅ¥ dÃ¡ta, ale `AxiStreamToVGA` ich nemÃ´Å¾e prijaÅ¥ (pretoÅ¾e FIFO je plnÃ©). Toto je na zaÄiatku veÄ¾mi nepravdepodobnÃ©.

-----

### 4\. ProblÃ©m s prepÃ­nanÃ­m generÃ¡torov

Je moÅ¾nÃ©, Å¾e sa logika prepÃ­nania generÃ¡torov (`gen_sel`) zasekla v nejakom nedefinovanom stave.

**Ako to overiÅ¥:**

  * **Skontrolujte LED[1]:** `assign LED[1] = gen_sel;`. TÃ¡to LED by sa mala prepnÃºÅ¥ kaÅ¾dÃ½ch pÃ¡r sekÃºnd. Ak je trvalo zhasnutÃ¡ alebo svieti, logika prepÃ­nania nefunguje.
  * **Skontrolujte LED[2]:** `assign LED[2] = ~vga_out_sig.vs;`. TÃ¡to LED by mala blikaÅ¥ s frekvenciou obnovovania obrazovky (\~60 Hz). Ak blikÃ¡, znamenÃ¡ to, Å¾e VSYNC signÃ¡l sa generuje sprÃ¡vne a prepÃ­nacia logika by mala fungovaÅ¥. Ak neblikÃ¡, problÃ©m je v generovanÃ­ VGA Äasovania (pozri bod 2).

### Zhrnutie a odporÃºÄanÃ½ postup ladenia

1.  **Overte LED[0] (`locked`).** Ak nesvieti, problÃ©m je v PLL. Opravte konfigurÃ¡ciu PLL v Quartuse podÄ¾a frekvencie vÃ¡Å¡ho oscilÃ¡tora.
2.  **Ak LED[0] svieti, najpravdepodobnejÅ¡ou prÃ­Äinou je nesÃºlad medzi `pix_clk` (75 MHz) a VGA ÄasovacÃ­mi hodnotami (ktorÃ© vyÅ¾adujÃº \~65 MHz).** **ZmeÅˆte vÃ½stupnÃº frekvenciu PLL pre `pix_clk` na 65 MHz.**
3.  Ak problÃ©m pretrvÃ¡va, sledujte ostatnÃ© LED diÃ³dy (`LED[4]` a `LED[2]`), aby ste zistili, Äi sa generuje `TVALID` a `VSYNC`. To vÃ¡m pomÃ´Å¾e Äalej izolovaÅ¥ problÃ©m v dÃ¡tovej ceste alebo v Äasovacej logike.

TmavÃ¡ obrazovka na VGA vÃ½stupe mÃ´Å¾e maÅ¥ niekoÄ¾ko prÃ­Äin â€” a keÄÅ¾e tvoj kÃ³d vyzerÃ¡ veÄ¾mi dobre Å¡truktÃºrovanÃ½ a robustnÃ½, problÃ©m bude pravdepodobne **v dÃ¡tach alebo v ÄasovanÃ­ vÃ½stupu**. Pozrime sa na najÄastejÅ¡ie dÃ´vody:

---

### ğŸ” **1. NeprichÃ¡dzajÃºce alebo oneskorenÃ© pixely z AXI Streamu**

* V Äasti:

  ```systemverilog
  assign underflow_detected = signal.active && empty;
  ```

  KeÄ je `empty == 1` v aktÃ­vnej oblasti VGA signÃ¡lu, vÃ½stupnÃ¡ farba bude nastavenÃ¡ na **fialovÃº (`PURPLE`)**:

  ```systemverilog
  if (underflow_detected) begin
      pixel_color = PURPLE;
  ```

  **OtÃ¡zka:** VidÃ­Å¡ niekedy fialovÃº obrazovku? Ak Ã¡no, je to podteÄenie FIFO â€“ VGA sa snaÅ¾Ã­ ÄÃ­taÅ¥, ale FIFO je prÃ¡zdne.

---

### ğŸ§± **2. Farba `pixel_color` je Äierna (0x0000)**

* Ak FIFO nie je prÃ¡zdne, ale `pixel_reg.TDATA` mÃ¡ hodnotu `16'h0000`, tak vÃ½stup je **Äierny pixel** â€” vÃ½sledkom bude tmavÃ¡ alebo Äierna obrazovka.
* **Over:** ÄŒi dÃ¡ta prichÃ¡dzajÃº sprÃ¡vne z AXI Stream rozhrania. Nie je `TDATA` nÃ¡hodou nula?

---

### ğŸ•³ï¸ **3. SignÃ¡l `signal.active` mÃ´Å¾e byÅ¥ neaktÃ­vny, alebo krÃ¡tky**

* VGA vÃ½stup sa generuje **len ak `signal.active == 1`**, inak by vÃ½stup mohol byÅ¥ drÅ¾anÃ½ na nule (Äierna).
* Over, Äi poÄÃ­tadlÃ¡ (`pos_x`, `pos_y`) a stavy FSM prechÃ¡dzajÃº sprÃ¡vne. Ak nie, moÅ¾no VGA vÃ½stup vÃ´bec nevstupuje do aktÃ­vnej oblasti.

---

### âš¡ **4. FIFO ÄÃ­ta zle synchronizovanÃ© dÃ¡ta (zlÃ¡ domÃ©na hodÃ­n)**

* AsynchrÃ³nny FIFO medzi `axi_clk` a `pix_clk` musÃ­ byÅ¥ sprÃ¡vne nastavenÃ½ a resetovanÃ½.
* Ak je `pix_rstn` neaktÃ­vne pri ÄÃ­tanÃ­, mÃ´Å¾e to spÃ´sobiÅ¥ problÃ©m s FIFO.

---

### âœ… **OdporÃºÄania na debug:**

1. **ZobraziÅ¥ vÃ½stup pixel\_color cez debug LED** alebo analyzÃ¡tor â€“ sleduj, Äi sa menÃ­ hodnota.
2. **ZobraziÅ¥ hodnoty `pos.x` a `pos.y`** â€“ sleduj, Äi vÃ´bec poÄÃ­tajÃº (aktivita VGA ÄasovaÄa).
3. **Over, Äi `s_axis.TVALID == 1` a `TDATA != 0`** v simulaÄnom prostredÃ­.
4. **DoÄasne nastav `pixel_color = RED;` bez ohÄ¾adu na AXI vstup** â€“ ak stÃ¡le niÄ nevidÃ­Å¡, problÃ©m je v ÄasovanÃ­ VGA alebo v DAC vÃ½stupe.
5. **Over polaritu `h_sync` a `v_sync`** â€“ nesprÃ¡vna polarita mÃ´Å¾e spÃ´sobiÅ¥, Å¾e monitor nedetekuje signÃ¡l.

---

Ak chceÅ¡, mÃ´Å¾eÅ¡ mi poskytnÃºÅ¥:

* vÃ½stup zo simulÃ¡cie (napr. `pos`, `signal.active`, `pixel_color`)
* generÃ¡tor dÃ¡t pre AXI Stream (napr. testbench)

a mÃ´Å¾eme Ã­sÅ¥ krok za krokom.

