VNDRID              :   0 (2) 16b
PRODID              :   2 8b
REVID               :   3 8b
PRTID               :   4 (4) 32b
HW_SW_CTRL_MODE     :   8 1b >>6
OP_MODE             :   8 3b
I2C_ADDR_GPIO1_SW   :  10 5b >>3
EEREV               :  11 8b
RESET_SW            :  12 1b >>7
PLLSTRTMODE         :  12 1b >>1
LOS_FDET_XO         :  13 1b >>4
LOL_PLL2            :  13 1b >>3
LOL_PLL1            :  13 1b >>2
LOS_XO              :  13 1b
LOPL_DPLL           :  14 1b >>7
LOFL_DPLL           :  14 1b >>6
HIST                :  14 1b >>5
HLDOVR              :  14 1b >>4
REFSWITCH           :  14 1b >>3
LOR_MISSCLK         :  14 1b >>2
LOR_FREQ            :  14 1b >>1
LOR_AMP             :  14 1b
LOS_FDET_XO_MASK    :  15 1b >>4
LOL_PLL2_MASK       :  15 1b >>3
LOL_PLL1_MASK       :  15 1b >>2
LOS_XO_MASK         :  15 1b
LOPL_DPLL_MASK      :  16 1b >>7
LOFL_DPLL_MASK      :  16 1b >>6
HIST_MASK           :  16 1b >>5
HLDOVR_MASK         :  16 1b >>4
REFSWITCH_MASK      :  16 1b >>3
LOR_MISSCLK_MASK    :  16 1b >>2
LOR_FREQ_MASK       :  16 1b >>1
LOR_AMP_MASK        :  16 1b
LOS_FDET_XO_POL     :  17 1b >>4
LOL_PLL2_POL        :  17 1b >>3
LOL_PLL1_POL        :  17 1b >>2
LOS_XO_POL          :  17 1b
LOPL_DPLL_POL       :  18 1b >>7
LOFL_DPLL_POL       :  18 1b >>6
HIST_POL            :  18 1b >>5
HLDOVR_POL          :  18 1b >>4
REFSWITCH_POL       :  18 1b >>3
LOR_MISSCLK_POL     :  18 1b >>2
LOR_FREQ_POL        :  18 1b >>1
LOR_AMP_POL         :  18 1b
LOS_FDET_XO_INTR    :  19 1b >>4
LOL_PLL2_INTR       :  19 1b >>3
LOL_PLL1_INTR       :  19 1b >>2
LOS_XO_INTR         :  19 1b
LOPL_DPLL_INTR      :  20 1b >>7
LOFL_DPLL_INTR      :  20 1b >>6
HIST_INTR           :  20 1b >>5
HLDOVR_INTR         :  20 1b >>4
REFSWITCH_INTR      :  20 1b >>3
LOR_MISSCLK_INTR    :  20 1b >>2
LOR_FREQ_INTR       :  20 1b >>1
LOR_AMP_INTR        :  20 1b
INT_AND_OR          :  21 1b >>1
INT_EN              :  21 1b
STAT1_POL           :  22 1b >>1
STAT0_POL           :  22 1b
CH7_MUTE            :  25 1b >>7
CH6_MUTE            :  25 1b >>6
CH5_MUTE            :  25 1b >>5
CH4_MUTE            :  25 1b >>4
CH3_MUTE            :  25 1b >>3
CH2_MUTE            :  25 1b >>2
CH1_MUTE            :  25 1b >>1
CH0_MUTE            :  25 1b
MUTE_APLL2_LOCK     :  29 1b >>4
MUTE_DPLL_PHLOCK    :  29 1b >>2
MUTE_DPLL_FRLOCK    :  29 1b >>1
MUTE_APLL1_LOCK     :  29 1b
APLL1_DEN_MODE      :  39 1b
SECREF_DC_MODE      :  40 1b >>3
PRIREF_DC_MODE      :  40 1b >>2
APLL2_DEN_MODE      :  40 1b
XO_DRV_APLL2_EN     :  43 1b
SECREF_BUF_MODE     :  45 1b >>1
PRIREF_BUF_MODE     :  45 1b
PLL2_RCLK_SEL       :  47 1b >>7
STAT0_SEL           :  48 7b
STAT1_SEL           :  49 7b
CH7_PD              :  50 1b >>5
CH6_PD              :  50 1b >>4
CH5_PD              :  50 1b >>3
CH4_PD              :  50 1b >>2
CH2_3_PD            :  50 1b >>1
CH0_1_PD            :  50 1b
CH0_1_MUX           :  51 2b >>6
OUT0_SEL            :  51 2b >>4
OUT0_MODE1          :  51 2b >>2
OUT0_MODE2          :  51 2b
OUT1_SEL            :  52 2b >>4
OUT1_MODE1          :  52 2b >>2
OUT1_MODE2          :  52 2b
OUT0_1_DIV          :  53 8b
CH2_3_MUX           :  54 2b >>6
OUT2_SEL            :  54 2b >>4
OUT2_MODE1          :  54 2b >>2
OUT2_MODE2          :  54 2b
OUT3_SEL            :  55 2b >>4
OUT3_MODE1          :  55 2b >>2
OUT3_MODE2          :  55 2b
OUT2_3_DIV          :  56 8b
CH4_MUX             :  57 2b >>6
OUT4_SEL            :  57 2b >>4
OUT4_MODE1          :  57 2b >>2
OUT4_MODE2          :  57 2b
OUT4_DIV            :  58 8b
CH5_MUX             :  59 2b >>6
OUT5_SEL            :  59 2b >>4
OUT5_MODE1          :  59 2b >>2
OUT5_MODE2          :  59 2b
OUT5_DIV            :  60 8b
CH6_MUX             :  61 2b >>6
OUT6_SEL            :  61 2b >>4
OUT6_MODE1          :  61 2b >>2
OUT6_MODE2          :  61 2b
OUT6_DIV            :  62 8b
CH7_MUX             :  63 2b >>6
OUT7_SEL            :  63 2b >>4
OUT7_MODE1          :  63 2b >>2
OUT7_MODE2          :  63 2b
OUT7_STG2_DIV       :  64 (3) 24b
OUT7_DIV            :  67 8b
PLL2_P2_SYNC_EN     :  70 1b >>2
PLL2_P1_SYNC_EN     :  70 1b >>1
PLL1_P1_SYNC_EN     :  70 1b
CH7_SYNC_EN         :  71 1b >>5
CH6_SYNC_EN         :  71 1b >>4
CH5_SYNC_EN         :  71 1b >>3
CH4_SYNC_EN         :  71 1b >>2
CH2_3_SYNC_EN       :  71 1b >>1
CH0_1_SYNC_EN       :  71 1b
CH7_ACT             :  72 1b >>5
CH6_ACT             :  72 1b >>4
CH5_ACT             :  72 1b >>3
CH4_ACT             :  72 1b >>2
CH2_3_ACT           :  72 1b >>1
CH0_1_ACT           :  72 1b
REF_BYPASS_EN       :  73 1b >>1
REF_BYPASS_SEL      :  73 1b
PLL1_PDN            :  74 1b
PLL1_VM_BYP         :  75 1b >>2
PLL1_CP             :  75 2b
PLL1_P1             :  76 3b
PLL1_DISABLE_3RD4TH :  77 4b
BAW_LOCK            :  80 1b >>7
BAW_LOCK_PPM_MAX    :  80 (2) 15b
BAW_LOCK_CNTSTRT    :  82 (4) 30b
BAW_LOCK_VCO_CNTSTRT:  86 (4) 30b
BAW_UNLK_PPM_MAX    :  90 (2) 15b
BAW_UNLK_CNTSTRT    :  92 (4) 30b
BAW_UNLK_VCO_CNTSTRT:  96 (4) 30b
PLL2_RDIV_SEC       : 100 5b >>3
PLL2_RDIV_PRE       : 100 2b >>1
PLL2_PDN            : 100 1b
PLL2_CP             : 101 2b
PLL2_P2             : 102 3b >>4
PLL2_P1             : 102 3b
PLL2_DISABLE_3RD4TH : 103 4b
PLL1_NDLYDIV        : 106 (2) 12b
PLL1_NDIV           : 108 (2) 12b
PLL1_NUM            : 110 (5) 40b
PLL1_FDEV_EN        : 116 1b >>1
PLL1_MODE           : 116 1b
PLL1_FDEV           : 117 (5) 38b
PLL1_NUM_STAT       : 123 (5) 40b
PLL1_LF_R2          : 129 6b
PLL1_LF_C1          : 130 3b
PLL1_LF_R3          : 131 6b
PLL1_LF_R4          : 132 6b
PLL1_LF_C4          : 133 3b >>4
PLL1_LF_C3          : 133 3b
PLL2_NDIV           : 134 (2) 9b
PLL2_NUM            : 136 (3) 24b
PLL2_LF_R2          : 140 6b
PLL2_LF_C1          : 141 3b
PLL2_LF_R3          : 142 6b
PLL2_LF_R4          : 143 6b
PLL2_LF_C4          : 144 3b >>4
PLL2_LF_C3          : 144 3b
XO_TIMER            : 145 3b
NVMSCRC             : 155 8b
NVMCNT              : 156 8b
REGCOMMIT           : 157 1b >>6
NVMCRCERR           : 157 1b >>5
NVMCOMMIT           : 157 1b >>3
NVMBUSY             : 157 1b >>2
NVMLCRC             : 158 8b
MEMADR              : 160 8b
NVMDAT              : 161 8b
RAMDAT              : 162 8b
NVMUNLK             : 164 8b
DPLL_PHASE_LOCK     : 168 1b >>2
DPLL_LOCK           : 168 1b >>1
DPLL_TUNING_FREE_RUN: 180 (5) 38b
DPLL_REF_HIST_EN    : 185 1b
DPLL_REF_HISTCNT    : 186 5b
DPLL_REF_HISTDLY    : 187 (4) 31b
REF_DPLL_DBLR_EN    : 191 1b >>1
REF_DPLL_EN         : 191 1b
DETECT_MODE_SECREF  : 192 2b >>6
DETECT_MODE_PRIREF  : 192 2b >>4
SECREF_LVL_SEL      : 192 2b >>2
PRIREF_LVL_SEL      : 192 2b
PRIREF_EARLY_DET_EN : 193 1b >>5
PRIREF_PH_VALID_EN  : 193 1b >>4
PRIREF_VALTMR_EN    : 193 1b >>3
PRIREF_PPM_EN       : 193 1b >>2
PRIREF_MISSCLK_EN   : 193 1b >>1
PRIREF_AMPDET_EN    : 193 1b
SECREF_EARLY_DET_EN : 194 1b >>5
SECREF_PH_VALID_EN  : 194 1b >>4
SECREF_VALTMR_EN    : 194 1b >>3
SECREF_PPM_EN       : 194 1b >>2
SECREF_MISSCLK_EN   : 194 1b >>1
SECREF_AMPDET_EN    : 194 1b
PRIREF_MISSCLK_DIV  : 195 (3) 22b
SECREF_MISSCLK_DIV  : 198 (3) 22b
SECREF_WINDOW_DET_DBLR_EN: 201 1b >>1
PRIREF_WINDOW_DET_DBLR_EN: 201 1b
PRIREF_EARLY_CLK_DIV: 202 (3) 22b
SECREF_EARLY_CLK_DIV: 205 (3) 22b
PRIREF_PPM_MIN      : 208 (2) 15b
PRIREF_PPM_MAX      : 210 (2) 15b
SECREF_PPM_MIN      : 212 (2) 15b
SECREF_PPM_MAX      : 214 (2) 15b
SECREF_PPMDIV       : 216 2b >>2
PRIREF_PPMDIV       : 216 2b
PRIREF_CNTSTRT      : 217 (4) 28b
PRIREF_HOLD_CNTSTRT : 221 (4) 28b
SECREF_CNTSTRT      : 225 (4) 28b
SECREF_HOLD_CNTSTRT : 229 (4) 28b
PRIREFVLDTMR        : 233 5b
SECREFVLDTMR        : 234 5b
PRIREF_PH_VALID_CNT : 235 (4) 31b
SECREF_PH_VALID_CNT : 239 (4) 31b
PRIREF_PH_VALID_THR : 243 6b
SECREF_PH_VALID_THR : 244 6b
DPLL_SECREF_AUTO_PRTY: 249 2b >>4
DPLL_PRIREF_AUTO_PRTY: 249 2b
DPLL_FASTLOCK_ALWAYS: 252 1b >>4
DPLL_HLDOVR_MODE    : 252 1b >>2
DPLL_LOOP_EN        : 252 1b
DPLL_PRIREF_RDIV    : 257 8b
DPLL_SECREF_RDIV    : 259 8b
DPLL_REF_TMR_FL1    : 286 (2) 10b
DPLL_REF_TMR_FL2    : 288 (2) 10b
DPLL_REF_TMR_LCK    : 290 (2) 10b
DPLL_PL_LOCK_THRESH : 301 8b
DPLL_PL_UNLK_THRESH : 302 8b
DPLL_REF_FB_PRE_DIV : 304 4b
DPLL_REF_FB_DIV     : 305 (4) 30b
DPLL_REF_NUM        : 309 (5) 40b
DPLL_REF_DEN        : 314 (5) 40b
DPLL_REF_LOCKDET_PPM_MAX: 320 (2) 15b
DPLL_REF_LOCKDET_CNTSTRT: 322 (4) 30b
DPLL_REF_LOCKDET_VCO_CNTSTRT: 326 (4) 30b
DPLL_REF_UNLOCKDET_PPM_MAX: 330 (2) 15b
PLL2_DEN            : 333 (3) 24b
DPLL_REF_UNLOCKDET_VCO_CNTSTRT_29_24: 336 6b
DPLL_REF_UNLOCKDET_VCO_CNTSTRT_23_16: 337 8b
DPLL_REF_UNLOCKDET_VCO_CNTSTRT_15_8: 338 8b
PLL1_24b_NUM_MSB    : 339 8b
DPLL_FDEV_EN        : 346 1b
DPLL_FDEV           : 347 (5) 38b
