SIMD型プロセッサコアの面積/遅延見積り
ASIP（Application Specific Instruction Processor）の自動合成は，対象とするアプリケーションに最適な構成を決定し，プロセッサのハードウェア部分とソフトウェア部分を同時に設計する．最適な構成の探索において，ある時点での構成に対して逐一論理合成を行い最適な構成の判定を行うと探索に多大な時間を要してしまうため，探索の評価指標として面積/遅延の見積り値を用い，論理合成することなく高速な探索を行う必要がある．また，アーキテクチャ探索に使用する見積り値と論理合成値との誤差が大きいと解の探索において適切な解が得られない可能性があるため精度の高い見積りを行うことが重要となる．本稿では，SIMD演算ユニットおよびアドレッシングユニットの構成の変化に対応したSIMD型プロセッサコアの面積/遅延時間見積り式を提案する．見積り式はプロセッサコアと付随するハードウェアユニットを部分機能ごとに分けてパラメータ化することによって導出し，これを用いることで論理合成することなく所望のアーキテクチャの面積&middot;遅延値を導出することが可能となる．見積り式により導出されたプロセッサコアの面積値と論理合成値の相対誤差は平均2.25%，遅延時間の誤差は平均で0.54 nsとなった．
