<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©üèº‚Äçüåæ üîé üßëüèª‚Äçü§ù‚Äçüßëüèª Conseils utiles pour l'utilisation de l'assistant DDR HyperLynx pour l'analyse QDR4 ü§∏üèª üî° üê≠</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Le quadruple d√©bit de donn√©es (QDR-IV) est une norme de m√©moire haute performance pour les applications r√©seau et est id√©al pour la prochaine g√©n√©rati...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Conseils utiles pour l'utilisation de l'assistant DDR HyperLynx pour l'analyse QDR4</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/nanosoft/blog/423897/"><div style="text-align:center;"><img src="https://habrastorage.org/webt/u-/er/qq/u-erqq7n5iv6ge1-wyynu27goae.png"></div><br><br>  Le quadruple d√©bit de donn√©es (QDR-IV) est une norme de m√©moire haute performance pour les applications r√©seau et est id√©al pour la prochaine g√©n√©ration de p√©riph√©riques r√©seau, d'√©quipements de communication et de syst√®mes informatiques. <br><br>  QDR-IV SRAM dispose d'une unit√© int√©gr√©e de d√©tection et de correction d'erreurs (ECC) pour garantir l'int√©grit√© des donn√©es.  Cette unit√© est capable de traiter toutes les erreurs de m√©moire sur un seul bit, y compris celles caus√©es par les rayons cosmiques et les particules alpha.  Par cons√©quent, les modules de m√©moire auront un taux d'erreur de programme (SER) ne d√©passant pas 0,01 √©checs / Mo.  QDR-IV est √©quip√© d'une fonction de parit√© d'adresse programmable qui garantit l'int√©grit√© des donn√©es sur le bus d'adresse. <br><br>  Caract√©ristiques distinctives de la m√©moire QDR SRAM: <br><br><ul><li>  Le module de correction d'erreurs int√©gr√© garantit l'int√©grit√© des donn√©es et √©limine les erreurs logicielles </li><li>  Les modules sont disponibles en deux versions: QDR-IV HP (d√©bit de donn√©es 1334 Mtrans / s) et QDR-IV XP (d√©bit de donn√©es 2132 Mtrans / s) </li><li>  Deux ports de donn√©es de m√©moire DDR1 bidirectionnels ind√©pendants </li><li>  Fonction d'inversion de bus pour r√©duire le bruit lors de la connexion des lignes d'entr√©e et de sortie </li><li>  Le sch√©ma de n√©gociation int√©gr√© (ODT) r√©duit la complexit√© des cartes </li><li> Entra√Ænement asym√©trique pour am√©liorer la synchronisation de la capture du signal </li><li>  Puissance du signal d'E / S: 1,2 V √† 1,25 V (logique √©metteur-r√©cepteur haute vitesse (HSTL) / logique termin√©e (SSTL)), 1,1 V √† 1,2 V (POD2) </li><li>  Bo√Ætier FCBGA3 361 broches </li><li>  Largeur du bus: x18, x36 bits </li></ul><a name="habracut"></a><br><h3>  Pr√©sentation </h3><br>  L'Assistant DDRx est un outil facile √† utiliser dans HyperLynx qui vous permet de contr√¥ler par lot les formes d'onde temporelles et d'analyser l'int√©grit√© du signal des protocoles DDR JEDEC standard.  L'assistant DDRx peut √™tre lanc√© √† la fois au stade de l'analyse pr√©-topologique selon le sc√©nario ¬´what if¬ª et sur une carte enti√®rement trac√©e.  De plus, l'outil vous permet d'importer la plupart des formats de mod√®les cr√©√©s par les principaux fournisseurs de puces. <br><br>  L'assistant DDRx vous permet de v√©rifier tous les bits du bus m√©moire pour v√©rifier la conformit√© avec l'int√©grit√© du signal, ainsi que la conformit√© aux exigences de synchronisation entre les signaux.  Cet article d√©taille l'utilisation de l'assistant interactif pour analyser les projets mettant en ≈ìuvre le protocole QDR4 (Fig. 1). <br><br> <a href=""><img src="https://habrastorage.org/webt/mn/r7/dn/mnr7dnxaogwzla5vb4nyk_nqqja.jpeg"></a> <br>  <i>Fig.</i>  <i>1. L'architecture interne de QDR sur l'exemple du module CY7C4142KV13 (cliquable)</i> <br><br><h3>  Premier aper√ßu de QDR-IV dans HyperLynx DDRx WIZARD </h3><br>  Le protocole QDR-IV d√©finit deux paires unidirectionnelles d'un signal d'√©chantillonnage de donn√©es: l'une pour la lecture de donn√©es, l'autre pour l'√©criture, qui prennent en charge ind√©pendamment les unes des autres les op√©rations et les op√©rations de lecture et d'√©criture simultan√©es, et les ports peuvent fonctionner √† diff√©rentes fr√©quences (Fig.2).  Ainsi, le risque de dysfonctionnement est totalement √©limin√©. <br><br><img src="https://habrastorage.org/webt/hd/1q/5d/hd1q5dmj0rdirsow7slcp1vl7je.jpeg"><br>  <i>Fig.</i>  <i>2. Disponibilit√© de ports de lecture et d'√©criture s√©par√©s dans l'architecture QDR SRAM</i> <br><br>  Pour ce protocole, l'assistant DDRx utilisera des portes distinctes pour lire et √©crire des donn√©es.  QDR IV est g√©n√©ralement impl√©ment√© √† l'aide d'un bus x36 ou x18 bits (voir Fig. 3a et 3b). <br><br><div class="scrollable-table"><table><tbody><tr><td><img src="https://habrastorage.org/webt/7t/sa/gz/7tsagzumuack4l7fysxfphqfy_w.png" alt="image">  Fig.  3a.  QDR-IV, x36 bits </td><td><img src="https://habrastorage.org/webt/jv/0g/rm/jv0grmzpzjv4kyxvcwokuav2jty.png" alt="image">  Fig.  3b.  QDR-IV, x36 bits </td></tr></tbody></table></div><br>  L'assistant DDRx active la simulation QDR-IV en trois √©tapes: <br><br><ul><li>  V√©rification de la lecture des donn√©es </li><li>  V√©rification des enregistrements de donn√©es </li><li>  V√©rification d'adresse / de bus de contr√¥le </li></ul><br>  √âtant donn√© que les v√©rifications d'adresse / de bus de contr√¥le peuvent √™tre effectu√©es ind√©pendamment des v√©rifications de lecture / √©criture de donn√©es, cela peut vous faire gagner du temps en combinant cette √©tape avec l'une des √©tapes de test des donn√©es.  Ce qui suit d√©crit les trois sc√©narios pour ces tests. <br><br><h3>  Caract√©ristiques technologiques </h3><br>  QDR-IV prend en charge la technologie de pseudo-drain ouvert (POD) et la logique de terminaison SSTL (Stub Series Terminated Logic) (figure 4). <br><br><img src="https://habrastorage.org/webt/ou/du/fn/oudufnsg9ijaclyuttgthdomfcg.jpeg"><br>  <i>Fig.</i>  <i>4. Diff√©rences entre POD et SSTL</i> <br><br>  Quelle que soit la norme logique utilis√©e, s√©lectionnez <b>LPDDR3</b> comme technologie (Fig.5), car il n'y a pas de support pour la <b>formation Vref</b> , comme c'est le cas avec le module POD du DDR4.  √Ä la place, des valeurs fixes Vref et Vinh / Vinl sont utilis√©es, similaires √† DDR3 et LPDDR3.  √âtant donn√© que QDR-IV utilise un double d√©bit pour les signaux d'adresse tels que LPDDR3, il est recommand√© de s√©lectionner cette option.  Ensuite, saisissez le taux de transfert des donn√©es utilisateur, par exemple 1866 MT / s ou 2133 MT / s, o√π MT / s est le nombre de m√©gatransfert par seconde (m√©gatransfert par seconde). <br><br><img src="https://habrastorage.org/webt/hb/i9/sk/hbi9skjwgvjl1decuuy5vpcyo2k.png"><br>  <i>Fig.</i>  <i>5. Le choix d'une logique standard</i> <br><br><h3>  Signal de donn√©es: op√©ration de lecture </h3><br>  Pour les op√©rations de lecture de signaux de donn√©es, la DRAM contr√¥lera les signaux DQ en conjonction avec les signaux QK stroboscopiques diff√©rentiels.  Ainsi, la configuration se concentre sur l'op√©ration de lecture des donn√©es et affecte les circuits (signaux) n√©cessaires √† la porte QK correspondante. <br>  Dans la section <b>Filets √† simuler</b> (figure 6), cochez la case ¬´ <b>Cycles de lecture uniquement</b> ¬ª.  Les <b>cases √† cocher Clock-to-strobe et Address checks</b> sont facultatives. <br><br>  V√©rifiez √©galement l'installation des <b>asym√©tries de lancement du signal de compensation pour prendre en compte les variations du d√©lai de mise √† jour</b> . <br><br><img src="https://habrastorage.org/webt/to/ij/9u/toij9ue7wvjtvumqp1grzpyajfy.png"><br>  <i>Fig.</i>  <i>6. Lecture des donn√©es</i> <br><br>  Assurez-vous que tous les stroboscopes de donn√©es n√©cessaires sont s√©lectionn√©s (figure 7). <br>  Dans la section <b>Data Nets</b> , v√©rifiez que chaque signal correspond correctement √† chaque porte.  Veuillez noter que les signaux sont diff√©rents pour les bus x18 et x36 bits, assurez-vous donc que le brochage est adapt√© √† votre cas particulier (Fig. 8a et 8b). <br><br><img src="https://habrastorage.org/webt/3c/46/ul/3c46ulzcxrz21kz4brsts1xdx7y.png"><br>  <i>Fig.</i>  <i>7. Lecture des donn√©es stroboscopiques</i> <br><br><img src="https://habrastorage.org/webt/ti/y1/o-/tiy1o-mhfmomhbwuxneat1eii7y.png"><br>  <i>Fig.</i>  <i>8a.</i>  <i>Groupe de signaux pour bus 36 bits</i> <br><br><img src="https://habrastorage.org/webt/qy/df/ua/qydfuaz74qgkfu94gjacxofcqae.png"><br>  <i>Fig.</i>  <i>8b.</i>  <i>Groupe de signaux pour le bus 18 bits</i> <br><br>  Le test du bus parall√®le est g√©n√©ralement effectu√© en r√©glant / maintenant le temps entre le stroboscope et le signal.  Toutes ces exigences, en plus d'autres valeurs temporaires, sont requises par l'Assistant DDRx pour v√©rifier les r√©sultats.  Ces valeurs peuvent diff√©rer d'une puce √† l'autre, il est donc recommand√© de saisir des valeurs qui s'appliquent √† un p√©riph√©rique de m√©moire sp√©cifique.  De plus, les informations de synchronisation par d√©faut pour LPDDR3 ne sont pas compatibles avec QDR-IV.  Ainsi, toutes les informations de synchronisation pour QDR-IV doivent √™tre saisies et correspondre √† la documentation de votre puce. <br><br>  Cela peut √™tre fait √† l'aide de l' <b>assistant de synchronisation</b> (Fig.9), qui invite l'utilisateur √† remplir plusieurs formulaires pour la g√©n√©ration ult√©rieure de valeurs temporaires, ou vous pouvez modifier les fichiers de synchronisation .V qui correspondent √† votre contr√¥leur et √† la DRAM. <br><br><img src="https://habrastorage.org/webt/a6/fq/au/a6fqauglj2vrlmr_xm4gr2ijylu.png"><br>  <i>Fig.</i>  <i>9. D√©finition des valeurs de synchronisation</i> <br><br>  <b>Attention</b> : la simulation √©tant r√©alis√©e en mode <b>LPDDR3</b> , les r√©sultats doivent √™tre interpr√©t√©s en cons√©quence. <br><br><h3>  Signal de donn√©es: op√©ration d'√©criture </h3><br>  L'op√©ration d'√©criture de donn√©es et son analyse sont similaires √† l'analyse de l'op√©ration de lecture d√©crite ci-dessus.  Mais il y a deux diff√©rences cl√©s que nous allons maintenant consid√©rer.  √Ä l'exception de ces deux nuances, les √©tapes de l'op√©ration de lecture des donn√©es peuvent √™tre r√©p√©t√©es pour simuler l'√©criture des donn√©es. <br><br>  Dans la section <b>Filets √† simuler</b> (figure 10), assurez-vous que l' <b>option √âcrire les cycles uniquement est</b> s√©lectionn√©e. <br><br>  Il est √©galement possible de simuler <b>des op√©rations d'√©criture de signal d'adresse</b> .  Et n'oubliez pas de vous assurer que la <b>case √† cocher Compensate Skew Launch pour tenir compte des variations du d√©lai de v√©rification est coch√©e</b> . <br><br><img src="https://habrastorage.org/webt/yf/14/a3/yf14a37oqikvjwsgc9j8gdcunbe.png"><br>  <i>Fig.</i>  <i>10. Enregistrement des donn√©es</i> <br><br>  Assurez-vous que les bonnes portes sont s√©lectionn√©es dans la section <b>Data Strobe</b> (Figure 11).  La principale diff√©rence entre une transaction de lecture et une transaction d'√©criture est le stroboscope utilis√© pour synchroniser les donn√©es; ce stroboscope est diff√©rent du stroboscope utilis√© pour l'op√©ration de lecture de donn√©es (figures 12 et 13). <br><br><img src="https://habrastorage.org/webt/b1/ny/3m/b1ny3m7pi1j_inrxvqxinjdxefy.png"><br>  <i>Fig.</i>  <i>11. Portes des donn√©es d'enregistrement</i> <br><br><img src="https://habrastorage.org/webt/l9/x8/ff/l9x8ffrx1y7p7fry-8gc0vfh59u.png"><br>  <i>Fig.</i>  <i>12. Groupes de signaux de signal stroboscopique (bus 36 bits)</i> <br><br><img src="https://habrastorage.org/webt/ex/fx/q9/exfxq9o4qptlwp8ltjhg_cf2hom.png"><br>  <i>Fig.</i>  <i>13. Groupes de signaux de signal stroboscopique (bus 18 bits)</i> <br><br><h3>  Adresse, commande et contr√¥le du bus </h3><br>  Le QDR-IV utilise des verrouillages diff√©rentiels CK / CK # pour s√©lectionner les signaux de commande, l'adresse et les signaux de commande.  Le bord avant du signal CK est utilis√© pour entrer des informations sur le port A, et le bord arri√®re est utilis√© pour s√©lectionner des informations sur le port B. <br><br>  Compte tenu de l'int√©grit√© du signal, les formes d'onde des lignes d'adresse doivent r√©pondre aux exigences d'installation et aux retards des fronts avant et arri√®re du signal d'horloge.  Ceci est tr√®s similaire au comportement de LPDDR3. <br><br>  Les signaux <b>LDA #, LDB #, RWA # et RWB # sont</b> synchronis√©s au m√™me d√©bit de donn√©es (d√©bit de donn√©es unique).  Cela signifie que ces signaux sont synchronis√©s uniquement sur l'un des deux fronts des impulsions d'horloge.  Les signaux LDA # et RWA # sont synchronis√©s sur le front montant de l'horloge et les signaux LDB # et RWB # sont sur le front descendant. <br><br>  Les blocs sont largement sym√©triques - le diff√©rentiel avant avant n'est pas tr√®s diff√©rent de l'arri√®re.  Cela signifie que pour garantir l'int√©grit√© du signal, les valeurs de synchronisation pour <b>LDB # et RWB #</b> doivent √™tre presque les m√™mes, sinon identiques, lors de l'√©chantillonnage sur les fronts montant ou <b>descendant de l'</b> horloge.  Les signaux de commande LPDDR3 sont √©galement synchronis√©s uniquement sur le front montant. <br><br>  Les √©tapes suivantes sont sp√©cifiques √† la simulation de bus d'adresses, de bus de commande et de contr√¥le √† l'aide de QDR-IV. <br><br>  Assurez-vous que dans la section <b>Filets √† simuler</b> , la case √† cocher <b>Adresse, commande et contr√¥le (par rapport aux horloges)</b> est <b>coch√©e</b> (Fig. 14). <br><br><img src="https://habrastorage.org/webt/04/m2/sh/04m2shw2um0hirsnqex-xiz2-ya.png"><br>  <i>Fig.</i>  <i>14. Cochez la case Address, Command and Control timing</i> <br><br>  Dans la section <b>Filets d'horloge</b> , assurez-vous que la paire diff√©rentielle de signaux d'horloge CK / CK # est s√©lectionn√©e (Fig. 15). <br><br><img src="https://habrastorage.org/webt/tk/xx/zn/tkxxznuwkw6esdmhn6i3hbg-9ac.png"><br>  <i>Fig.</i>  <i>15. Le choix de l'horloge diff√©rentielle</i> <br><br>  Dans la section <b>Addr / Comm Nets</b> , assurez-vous que les bits <b>A [20: 0]</b> sont s√©lectionn√©s pour les p√©riph√©riques avec x36 bits et les bits <b>A [19: 0]</b> sont s√©lectionn√©s pour les p√©riph√©riques avec x18 bits.  De plus, r√©glez les <b>signaux AP et AINV</b> ( <b>Fig.16</b> et 17). <br><br><img src="https://habrastorage.org/webt/k3/k7/ge/k3k7geoif_muyxncmxve3dutuk8.png"><br>  <i>Fig.</i>  <i>16. Param√®tres pour les bus x36 bits</i> <br><br><img src="https://habrastorage.org/webt/hy/y3/ke/hyy3kem7zrvziequz2u_wjqfoq0.png"><br>  <i>Fig.</i>  <i>17. Param√®tres pour les bus x18 bits</i> <br><br>  Dans la section <b>Control Nets</b> , s√©lectionnez les signaux LDA #, LDB #, RWA # et RWB # (Figure 18). <br><br><img src="https://habrastorage.org/webt/so/5i/pi/so5ipiblvfvzhksebfrlwwxxueg.png"><br>  <i>Fig.</i>  <i>18. Signaux de commande</i> <br><br>  Comme pour la mod√©lisation d'un signal de donn√©es, assurez-vous que vous utilisez les bons fichiers avec des param√®tres de synchronisation.  Le reste de la mod√©lisation et de l'√©valuation des r√©sultats est similaire √† LPDDR3. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">¬´Interpr√©tation des r√©sultats du rapport HyperLynx DDRx¬ª</a> <br><br><h3>  Conclusion </h3><br>  En suivant les instructions simples de cet article, vous pouvez b√©n√©ficier et utiliser le package d'assistance de l'assistant DDRx pour simuler et tester les bus QDR-IV. <br><br>  J'esp√®re que ce manuel sera utile √† quelqu'un. <br>  Cordialement, Filipov Bogdan ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">pbo</a> ). <br><br>  Profitant √©galement de cette occasion, je souhaite inviter les d√©veloppeurs de la REU √† un s√©minaire organis√© par Nanosoft et Mentor Graphics: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">¬´Une nouvelle g√©n√©ration de solutions de conception d'appareils √©lectroniques de Mentor Graphics¬ª</a> <br><br><img src="https://habrastorage.org/webt/ci/j5/vz/cij5vzabktrgzczbensiqv6inyq.png"></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr423897/">https://habr.com/ru/post/fr423897/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr423885/index.html">Une invitation √† un spectacle de lumi√®re et un petit initi√© de la future plateforme Circle of Light √† Moscou</a></li>
<li><a href="../fr423889/index.html">Ma d√©ception dans le logiciel</a></li>
<li><a href="../fr423891/index.html">Arbres d'expression de d√©veloppement d'entreprise</a></li>
<li><a href="../fr423893/index.html">Hello World pour recevoir des donn√©es d'un appareil Bluetooth (BLE) via C #</a></li>
<li><a href="../fr423895/index.html">Vous n'avez pas besoin d'un avocat. Mais ce n'est pas s√ªr</a></li>
<li><a href="../fr423901/index.html">Lorsque la vitesse et la mise √† l'√©chelle sont n√©cessaires: serveur d'appareils iOS distribu√©s</a></li>
<li><a href="../fr423903/index.html">Immersion dans AD: nous analysons les attaques avanc√©es sur Microsoft Active Directory et comment les d√©tecter</a></li>
<li><a href="../fr423905/index.html">Les d√©veloppeurs sont rest√©s inconnus. Conf√©rence Yandex</a></li>
<li><a href="../fr423911/index.html">La photonique sur silicium tr√©buche sur le dernier m√®tre</a></li>
<li><a href="../fr423919/index.html">Comment automatiser la collecte de KPI par mois et laisser les utilisateurs presque satisfaits</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>