  
 
i
 
目錄 ...................................................................................................... 錯誤!  尚未定義書籤。 
圖目錄 ................................................................................................. i錯誤!  尚未定義書籤。 
表目錄 .......................................................................................................................................iv 
摘要 ........................................................................................................................................... 1 
第一章:  導論 ............................................................................................................................ 3 
第二章:  寬頻方向耦合器 ........................................................................................................ 6 
2.1  設計流程 ........................................................................................................................ 7 
2.2  寬頻方向耦合器‐中心節 ............................................................................................... 9 
2.3  寬頻方向耦合器‐第一、三節 ..................................................................................... 15 
2.4 寬頻方向耦合器‐三節組合 .......................................................................................... 18 
2.5 寬頻方向耦合器‐量測 .................................................................................................. 20 
第三章: Wilkinson功分器 ...................................................................................................... 22 
3.1  設計流程 ...................................................................................................................... 23 
3.2  模擬和量測 .................................................................................................................. 24 
第四章:  單平衡式混頻器 ...................................................................................................... 25 
4.1  設計流程 ...................................................................................................................... 27 
4.2 量測結果 ....................................................................................................................... 29 
第五章  IQ混頻器 ................................................................................................................... 34 
5.1  量測結果 ...................................................................................................................... 35 
第六章:  結論 .......................................................................................................................... 41 
參考資料 ................................................................................................................................. 42 
 
 
 
  
 
iii
圖 4.1‐2  單平衡式混頻器實作照片 ...................................................................................... 28 
圖 4.2‐1  回返損耗對射頻做圖(LO在difference埠)............................................................... 29 
圖 4.2‐2  隔離度(LO在difference埠) ...................................................................................... 29 
圖 4.2‐3  回返損耗對中頻做圖(LO在difference埠)............................................................... 30 
圖 4.2‐4 回返損耗對本地振盪功率做圖(LO在difference埠)................................................ 30 
圖 4.2‐5 P1dB(LO在difference埠) ........................................................................................... 31 
圖 4.2‐6 回返損耗對射頻做圖(LO在sum埠) ......................................................................... 31 
圖 4.2‐7  隔離度(LO在sum埠) ................................................................................................ 32 
圖 4.2‐8  回返損耗對中頻做圖(LO在sum埠) ........................................................................ 32 
圖 5.1 IQ混頻器實作照片 ...................................................................................................... 34 
圖 5.1‐1  轉換損耗對射頻做圖  ( LO (11dBm)從耦合器輸入; RF (0dBm)  從功分器輸入). 35 
圖 5.1‐2  轉換損耗對射頻做圖  ( LO (11dBm)從功分器輸入; RF (0dBm)  從耦合器輸入). 35 
圖 5.1‐3  轉換損耗對本地振盪功率做圖(LO從耦合器輸入; RF從功分器輸入;IF=5 MHz ; 
RF<LO ) .................................................................................................................................... 36 
圖 5.1‐4 LO=2GHz RF=1995MHz ............................................................................................. 36 
圖 5.1‐5 LO=3GHz RF=2995MHz ............................................................................................. 37 
圖 5.1‐6 LO=4GHz RF=3995MHz ............................................................................................. 37 
圖 5.1‐7 LO=5GHz RF=4995MHz ............................................................................................. 38 
圖 5.1‐8 LO=6GHz RF=5995MHz ............................................................................................. 38 
圖 5.1‐9  方法二...................................................................................................................... 39 
圖 5.1‐10  方法二的量測結果................................................................................................ 40 
 
 
 
 
  
 
1
 
寬頻高精度 IQ 調變器之研製 
 
摘要 
 
 
  本篇論文使用共平面波導的結構製作一個可以涵蓋2至6GHz
的 I/Q 調變器。本 I/Q 調變器是由三個基本元件所構成，包含一個
寬頻耦合器、一個功分配器和兩個單平衡式的混頻器。所以本論文先
分別討論各元件的設計方法和製作，最後再組合成 I/Q 混頻器。 
整個 I/Q 調變器必須縮裝在小於一英寸見方的基板內，因此選用
了三氧化二鋁基板(介電常數9.8)上有限地寬共平面波導來製作所有
電路。 
在這三個基本元件中，寬頻的三節90度耦合器是最困難的部份。其中
耦合強度最強的中間耦合段，採用六線藍基耦合器來達成。增進三節
90度耦合器反射損耗性能的架構也會在此篇論文中討論。而在單平衡
式混頻器製作上，採用了岔路環(rat race ring)實現其中的180度分
合波器。為了縮小面積和增加頻寬，我們使用反相器來取代傳統岔路
環的二分之波長180度移相器，且因為二極體是放在岔路環的中心，
所以可以更縮小電路面積。 
  
 
3
 
第一章 導論 
 
 
 
 I/Q混頻器在現代通訊系統中扮演重要的腳色。它是heterodyne收
發機架構裡，不可或缺的一個元件。在本報告中我們將實作一個縮小
化的寬頻IQ混頻器，其系統規格要求如下: 
射頻頻寬(RF) : 2-6GHz。 
本地振盪頻率(LO) : 2-6GHz。 
本地振盪功率(LO power) : 15+/-3dBm。 
中頻頻寬(IF) : DC-200MHz。 
降頻時中頻之I-Q相位差 : 90o±10o@IF 1MHz ，在所有RF/LO頻帶內 
用掃頻式量測RF與LO頻率相 : 因掃頻導致輸出的I和Q產生弦波，相
位差差在90o±10o內。 
電路型式 : 平面式MIC製作於鍍金之三氧化二鋁基板。 
  
 
5
 
在第三章、我們實作一個兩節的 Wilkinson 功分器，此電路為三
個子電路中相對好設計的一個。因為使用了共平面波導的關係，只要
在功分器的兩個路徑中加入一個地線就不用擔心兩條路徑的耦合導
致電路效能降低。 
在第四章中，我們採用二級體混頻器，一般二極體寬頻混頻器均
為平衡式結構，可分成:單平衡式(singly balanced mixer)、雙平衡
式(doubly balanced mixer)、及三重平衡式混頻器(triply balanced 
mixer)。這三種二極體混頻器，分別需要 2個、4 個、與 8 個二極體，
這其中以三重平衡式混頻器有最佳的性能，但是因為三重平衡式混頻
器之中頻頻率無法由 DC 開始所以不適用在本計劃之中。考慮到本地
振盪功率和電路大小的限制，我們使用單平衡式混頻器。 
最後，我們把三個子電路組合成 IQ 混頻器，並要將電路面積壓
縮在一英吋 X 一英吋大小內。除了量測它的轉換損耗之外，IQ 混頻
器的 I 和 Q 輸出是否有差 90 度，我們使用兩個方法來測量，其量測
方法和結果將會在第五章討論。 
 
 
  
 
7
 
2.1 設計流程 
 
耦合器規格: 
中心頻: 4GHz 
中心耦合量: 3dB 
頻寬: 2-6GHz 
 IQ 混頻器裡最困難的部分就是寬頻的耦合器，傳統寬頻耦合器大
都是以帶線(stripline)為架構，因為她有相同的奇偶模相位速度，電路
的方向性會比較好。但使用帶線通常會用介電常數 2.2 的基板來降低
外罩(housing)的敏感性，所以電路製作的困難性增加面積也較大。 
 本電路使用共平面波導，除了它容易製作外，因為使用較高的介
電係數(9.8)和設計較高的自由度，可以縮減電路的大小和佈局的不連
續可以減少。 
由[1]我們可以得知各節所需的奇偶模阻抗分別是多少，我們可以
從表 2.1-1 看出，因為我們需求是三倍頻，所以我們選擇漣波位階 0.15
頻寬 3.4 倍頻以求保險。而在表 2.1-2，我們把各節所需的奇偶模阻抗
和耦合值列出來。 
  
 
9
 
2.2 寬頻方向耦合器-中心節 
 
一般增加頻寬的兩種選擇為 uniform 的多節式耦合器或是
non-uniform 的形式，uniform 的耦合器設計起來較容易，但除了接面
的不連續和奇偶模速差會造成耦合器效能變差，可以從許多 uniform
耦合器[2][3]和 non-uniform 耦合器做比較[4][5][6]看出，後著的性能
比較好。 
 
 
 
圖 2.2-1 non-uniform 耦合器 (a) Smooth-edge (b) wiggly 
 
 
因為中心節需要高耦合量，有許多方是可以用來提高耦合量，一
種是 tandem type 耦合器[7]，雖然這種耦合器可以提高耦合量，但是
相當占面積，且佈局比較不容易。而且金屬導線損耗也會比較大。因
此、我們使用藍基耦合器[8]，只要用的根數夠多，也是可以達到高
耦合值，藍基耦合器比起直交分合波器(branch line coupler)，比較不
占面積且頻寬也較寬，圖 2.2-1 為基本的藍基耦合器架構。 
  
 
11
 
 
圖 2.2-4 中心節 uniform 耦合器的佈局(單位:mil) 
 
  圖 2.2-4 為一般傳統的共平面式藍基耦合器。因為最後使用需要
直通埠和耦合埠在耦合器的同一邊，所以我們在線的中間有作轉折處
理。另外、原本的地被改成細細的一條地線是因為中心節所需求的偶
模阻抗很高。整個電路的長度為經過壓縮後的結果，因為原本在中心
頻 4GHz，四分之波長的長度應該約為 320mil，但因為電路大小的考
量，我們縮短電路稍微提高中心頻的位置。 
Term
Term4
Z=50 Ohm
Num=4
Term
Term2
Z=50 Ohm
Num=2
S12P
SNP2
File="6finger_couppler_W2_S1.75_L260.s12"
2
3
101112
7
8
9
4 65
Ref
1
Term
Term3
Z=50 Ohm
Num=3
Term
Term1
Z=50 Ohm
Num=1
 
  
 
13
 
從圖 2.2-6 我們可以看出在低頻處，輸入阻抗大約還在 50 歐姆
附近，但在高頻處卻離的很遠，造成阻抗不匹配，所以回返損耗的表
現也會比較差。因為不管我們怎麼去調那三個參數，這曲顯的趨勢並
不會改變，所以這給了我們動機去更加修改電路的佈局，看有沒有辦
法可以改變這曲線的趨勢。圖 2.2-7 為解決的方法，六根線的線寬線
距維持不變，把兩旁的地改成蜿蜒的形式，因此我們多了兩個變數 A
和 B 來調整電路特性。 
 
圖 2.2-7 non-uniform 耦合器的佈局 
修改後，其電路的輸入阻抗顯示於圖 2.2-8。我們可以看出現在
在高頻的地方產生了一個低點而這個低點的位置可以隨的變數A和 B 
  
 
15
2.3 寬頻方向耦合器-第一、三節 
 
因為第一和第三節耦合器的耦合值不高(-15dB)，所以設計也有些
地方要考量，從表 2.1-2 得到電路所需的偶模阻抗為 59.5 歐姆，奇
模阻抗為 15，設計低耦合值的共平面波導耦合器有兩種主要的方法。 
方法一: 
 
圖 2.3-1 低耦合值耦合器的第一種方法 
因為所需偶模阻抗不高，所以線與地之間的等效電容就要很大，
所以線會做的很粗且必須離地很近。因為所需的奇模阻抗不低，所以
兩條線之間的距離就要拉很開降低之間的等效電容。此方法的缺點就
是他比較占面積，且之後和中心節相接時的接面不連續性會很大。 
  
 
17
 
 
圖 2.3-3 第一、三節的電路佈局(單位: mil) 
下圖我們比較有挖洞和沒有挖洞的 S參數模擬結果有什麼不同
 
圖 2.3-4 第一、三節 S 參數 (a)有挖洞(b)無挖洞 
我們可以看出，有挖洞的耦合值才到的了-15dB 且回返損好會比
較好。不過缺點是，高頻的地方耦合值偏高。造成之後三節組合在一
起的耦合值在高頻部分也會稍微偏高。 
  
 
19
 
第二、因為我們使用的軟體為 Sonnet。當我們使用 Sonnet 時，
他的電路周圍會有金屬殼包著。這造成耦合器實際的偶模阻抗應比量
測的值還要高一些。綜合這兩個原因，實際電路的耦合量應比模擬時
還要高，所以我們在設計時就先故意將它設計的低一些。 
 
圖 2.4-2 模擬的三節耦合器 S 參數 
 
圖 2.4-3 (a)振幅平衡 (b)相位平衡 
  
 
21
 
 
圖 2.5-2 振幅平衡 
 
圖 2.5-3 相位平衡 
 
  
 
23
 
3.1 設計流程 
 
Wilkinson 功分器為三個子電路中，相對較容易設計的一個。S. B. 
Cohn[10]提供了設計多節式 wilkinson 功分器的設計表。我們藉此得
知在所需要的頻寬下，每節所需要的傳輸線阻抗和電阻值。在此我們
使用兩節的設計，同樣因為電路大小考量，整體長度經過縮減。其電
路尺寸大小和各節的參數如下圖所示。 
 
圖 3.1-1 wilkinson 功分器的電路尺寸 
  
 
25
 
第四章 單平衡式混頻器 
 
 
一般平衡式的混頻器架構選擇有三類，單平衡式、雙平衡式和三
重平衡式。其中三重平衡式因為中頻無法從 DC 開始所以不適用於本
計畫。而雙平衡式比起單平衡式混頻器雖然有較好的隔離性和 VSWR，
但代價是有較大的轉換損耗和需要較大的本地振盪功率來推動，同時
電路的大小也比較大。所以使用單平衡式混頻器比較適用於本計畫。
一般單平衡式混頻器的製造有兩種方法，分別是用 90度混成器或 180
度混成器。兩著的轉換損耗差不多，使用 90 度混成器會有較好的
VSWR，但較差的 RF 和 LO 的隔離度，使用 90 度混成器的最大的限制
為他無法同時做升降頻。所以我們選用 180 度混成器架構。其基本電
路架構顯示於圖 4-1。 
 
 
  
 
27
 
4.1 設計流程 
 
傳統的 rat race ring 電路比較占面積和窄頻。許多論文有提出增加
電路頻寬的辦法，例如[12]、它將 rat race ring 的四分之三波長換
成一個四分之波長的耦合線且對角線接地。雖然修改後頻寬可達兩倍
頻以上但缺點就是那段耦合線需要高的耦合值。另一個解決此問題的
方法為將電路中的四分之三波長傳輸線替換為一個四分之波長傳輸
線和一個反相器[13][14].。這樣不但可以縮小電路大小並且可以增加頻
寬。 
因為我們使用的是共平面波導當傳輸線，所以在製作 ring 上的
反相器時相當方便，因為信號線和地線就在兩旁，所以只需要打鎊線
即可，不需要 via hole 大大降低了電路製作難度。下圖為製作在 rat 
race ring 上的反相器。 
 
圖 4.1-1 反相器 
  
 
29
 
4.2 量測結果 
 
 
圖 4.2-1 轉頻損耗對射頻頻率之響應(LO 在 difference 埠) 
 
圖 4.2-2 隔離度(LO 在 difference 埠) 
  
 
31
 
 
圖 4.2-5 P1dB(LO 在 difference 埠) 
 
圖 4.2-6 轉頻損耗對射頻頻率響應(LO 在 sum 埠) 
  
 
33
 
從圖 4.2-1 看出在頻帶內轉換損耗大約為 8dB。我們比較圖 4.2-2
和圖 4.2-7，其中 LO-RF 同樣都是由 rat race ring 所提供，大約在 25dB
左右，但 RF 至 IF 的隔離度卻會因為 RF/LO 放在不同的埠而有所不
同。當 RF 放在 sum 埠時，RF 至 IF 的隔離度就單單只靠那 2pF 電容
提供。但當 RF 放置在 difference 時，隔離度除了有那 2pF 的電容幫
助之外，此時 IF 埠為 RF virtual ground，所以兩者效應相加隔離
度會更好。另一個增加隔離度的方式就是使用高階的低通濾波器來取
代那 2pF 電容。 
 
  
 
35
 
5.1 量測結果 
 
圖 5.1-1 轉頻耗損對射頻頻率之響應 ( LO (11dBm)從耦合器輸入; RF 
(0dBm) 從功分器輸入) 
 
圖 5.1-2 轉頻耗損對射頻頻率之響應 ( LO (11dBm)從功分器輸入; RF 
(0dBm) 從耦合器輸入) 
  
 
37
 
圖 5.1-5 LO=3GHz RF=2995MHz 
 
 
圖 5.1-6 LO=4GHz RF=3995MHz 
  
 
39
 
下圖為方法二，我們輸入一個隨時間而改變頻率的信號原。經過
一個功分器分別輸入給 IQ 混頻器的兩輸入埠，因為此時 RF 等於 LO，
所以混頻器的輸出為 DC 電壓。我們可以看到在上部分路徑多了一個
10 公分的傳輸線。因為輸入信號隨時間改變，所以那 10 公分長傳輸
線的等效電長度也隨著時間改變，造成 I 和 Q輸出信號隨時間而周其
信的變化。 
 
 
圖 5.1-9 方法二 
  
 
41
 
第六章 結論 
 
本報告實作了一個縮小化的寬頻 IQ 混頻器，因為此電路可以分
為三個子電路，所以我們前三章就分別介紹各子電路的設計流程。最
後再將三個子電路組合。 
本電路有三個特點，第一、在多節耦合器的中心節部分，我們有
使用 non-uniform 耦合器來改善它的回返損耗。第二、在製作單平衡
式混頻器時，兩個二極體是擺在環的內部來更加縮減電路的面積。第
三、我們可以從三個子電路的設計過程看出，因為使用了共平面波導
當作傳輸線，所以他幫助我們在設計時有更大的彈性且幫助我們縮減
電路的面積，實作時也更方便。 
最後電路的量測，轉換損耗在需求頻寬內約在 12dB 附近，相位
差由兩種方法量測也都有在 3 、5 度之內。整體電路大小也壓縮在一
平方英吋內。 
  
 
43
 
[7] T. Y. Chang, C. L. Liao, and C. H. Chen, “Novel uniplanar tandem couplers,” in 
Proc. 32nd Eur. Microwave Conf., 2002, pp. 127–130. 
 
[8] R. M. Osmani, “Synthesis of Lange couplers,” IEEE Trans. Microwave Theory 
and Techn., Vol. 29, Feb. 1981, pp. 
 
[9] Wilkinson, E.J., “An N-way hybrid power divider,” IRE Trans. Microw. Theory 
Technol., 1960, MTT-8, pp. 116–118 
 
[10] S. B. Cohn, “A class of broadband three-port TEM-mode hybrids, ”. IEEE 
Tram.Microwave Theory Tech., vol. MTT-16, Feb. 1968, PP. 110-116 
 
[11] Walker, J.L.B. ”Improvements to the Design of the 180 Rat Race Coupler and 　
its Application to the design of Balanced Mixers with High LO to RF Isolation”, in 
IEEE MMT-S Int. Microwave Symp. Dig., 1997, Vol. II, pp 747-750 
 
[12]S. March, “A wide band stripline hybrid ring,” IEEE Trans. Microwave Theory 
Tech., vol. MTT-16, p. 361, June 1968. 
 
[13]T. Wang Z. OU and K. Wu, “Experimental study of wideband uniplanar phase 
inverters for MICs,” in IEEE MTT-S Int. Microwave Symp. Dig., 1997, pp777-780 
 
[14]T. Wang and K. Wu, “Size-reduction and band-broadening design technique of 
uniplanar hybrid ring coupler using phase inverter for M(H)MIC’s,” IEEE Trans. 
99 技及科?敏?庚?科?技?學?通?合?技?間? 
 
合?敏N科?合?電?電?技慈間?模?通?關?鍵?技?通?科?庚1)JJ*.!
及?員?間?及?;!敏?頻?合C通?及?合?合C通?麟?證?及?合?學?科?及?長? 
 
 
!!!
!!員?間?學學電?：?OTD!::.3734.F.11:.114.E!
!!敏?技?期?間?：?:: 技及 2 合頻 2 合模技? :: 技及 23 合頻 42 合模!
!!敏?技?期?技N：?敏?合?合?通?及?學?電?及?及?間2科?庚1長通!
!
!
合?! 科?! 及?：?荊?模?模?!敏?!!敏?!
 
!
員?間?敏?與?及?員?：?模D科?麟?!
 
 
 
 
及?!!!間?!!!合?!!!敏?! ! ::!! 技及! ! ! 23! ! 合頻!! !36! ! !合模 
 
 
p-HEMT慈?長?合C通?電?期?麟N及?合?學?科?科?庚1科?庚1科?庚1與?及?合?與 及 合 模 麟?證?模?科?麟?證?!!
模D科?麟?
1
： 敏?間(敏?
2
：?敏?慈?
3
：?荊?模?模?
1
 
1
合?通?及?學?電?及?長通 
2
長?庚?及?學?電?及?長通 
3
及?及?科?學?科?庚1敏? 
與頻員?與頻員? 
在本報告中，我們對於 0.5μm GaAs/InGaAs 空乏型 p-HEMT 元件以兩種直
流電應力催化的方法進行了可靠度實驗。第一種實驗方法是在常溫(25oC)下改變
汲極端的直流電壓以進行加速催化。第二種實驗方法則是固定汲極端的直流電
壓，但改變環境溫度進行加速催化。我們已對兩種實驗的結果萃取了元件的生命
週期與平均損壞時間並加以比較，另外並依元件在不同催化條件下直流特性衰退
的結果建立模型，以期本次的研究結果對射頻晶片模組在電路設計上有所貢獻。 
 
面，另一種方式是設法調整兩種不同半導體材料的晶格常數，使其接近
後再以磊晶製程讓這兩種材料形成異質接面，如此可以避免摻雜物造成
的雜質散射影響電子遷移率。調整晶格常數最常見的做法是改變三元化
合物的元素比例，如 AlxGa(1-x)As 或 InyGa(1-y)As，使某一種化合物半導體
材料的晶格能與其它化合物半導體材料相匹配。HBT 與 HEMT 就是兩種
具有異質接面的典型元件。 
    與 MESFET 相比，GaAs HBT 具有高功率密度、高效率及高線性度
與僅需單電源操作等優點，目前為 8-26GHz 頻帶高頻元件的主流選擇。
然而，GaAs HBT 也有其缺點，例如： 
 
(1) HBT 不但需要較高的啟動電壓(約 1.35V)，且以目前的技術來說，難
以在低電壓下維持高效能操作，整體而言其消耗功率比 MESFET 更
高。 
(2) HBT 不是平面結構，其異質接面雙極電晶體之射極、基極、集極係
垂直排列，傳導電子也是以垂直方向行進，因此在製程上較 MESFET
複雜。 
(3) 在 GaAs 製程上，HBT 的可靠度與穩定性尚無可靠研究數據可資佐
證。 
  
    另一方面，HEMT 是在未摻雜的半絕緣基板上，以磊晶的方式成長
兩種以上之晶格大小相近、但能隙(band-gap)大小不同的材料，製造較一
般場效應電晶體有更低雜訊、更高功率的元件，這也使得無線通訊的領
域可從微波擴展到毫米波。以目前的 GaAs 製程而言，雖然 HEMT 與 HBT
都可應用在高線性度，高功率的無線通信射頻裝置。不過先進的 HEMT
元件已能將操作電壓微縮到 1.5V 以下，因此 HEMT 顯然較 HBT 對於需
要較長待機時間的行動產品而言顯然更具優勢。除此之外，目前 GaAs
製程的 HBT 的元件半線寬(half-pitch)仍以 2µm 為主流，而 HEMT 元件
之半線寬已能縮小至深次微米等級(約 0.15µm)[4]。 
 
    綜合以上所述原因，HEMT 已儼然成為目前高速電晶體的主流。有
鑑於主動元件的性能良窳足以決定整體高頻電路的特性，對於主動元件
性能與可靠度的研究也就顯得格外重要。 
 
 圖 3  平衡狀態 AlGaAs/GaAs 異質接面能帶不連續分佈[3] 
 
    由於 2DEG 已與施體摻雜離子在空間上分離，大幅減少了摻雜離子
造成的雜質散射效應，所以電子遷移率可顯著增加。[6]的實驗顯示了若
在 N+-AlxGa(1-x)As 與 I-GaAs 界面之間再加入 I-AlGaAs 作為間隔層，則
2DEG 將更不會受到摻雜離子的庫倫效應，而使電子遷移率進一步的提
升。 
 
    如前所述，此種 2DEG 可做為元件的通道層。但元件若要控制其中
的電子濃度，尚須藉由蕭特基(Schottky)閘極的偏壓變化，進而改變 EF
以下的三角形位能井面積，達成控制 2DEG 的電子濃度。如圖 4 所示[3]。 
 
 
(a) 
     
(b) 
圖 5  (a)單異質接面與 (b)雙異質接面的半導體材料與能帶結構 
 
    綜合以上所述，可知 HEMT 元件之所以能夠大幅提升電子遷移率的
關鍵在於一個良好的異質接面。由於不同半導體材料擁有不同之晶格常
數，若強行將兩種晶格常數不同的材料疊合會導致異質接面接面上的晶
格不匹配(lattice mismatch)與差排(dislocation)。差排的產生意謂在異質接
面上出現了大量的能量陷阱，會使電子被捕捉並造成逆偏漏電流。而被
捕捉之電子也會對下方通道內的電子產生庫倫效應，因而使等效之電子
遷移率降低。 
 
    對早期的製程而言，要形成晶格匹配的異質接面是一個艱鉅的挑
戰。直到 1986 年，AlxGa(1-x)As/InyGa(1-y)As/GaAs 雙異質接面的 HEMT
元件首次被成功製作[7]。方法是在 GaAs 基板上，使用了應變層(strained 
layer)結構成長 InyGa(1-y)As，其 In 含量比例為 15%~25%左右，以避免在
異質接面上因晶格不匹配造成差排。如圖 6 所示[8]，可以看出 InGaAs
為應變晶格層，為了匹配 GaAs 層或 AlGaAs 層的晶格常數而被壓縮。其
關鍵在於磊晶過程中，必須小心控制使磊晶厚度小於臨界厚度，使晶格
常數不匹配產生的應力得以消除，而抑制差排的產生。日後又將應用此
種技術所製作的 HEMT 稱為假形高電子遷移率電晶體(pseudo-morphic 
high electron mobility transistor, p-HEMT)。  
(gate recess)深度，來完成蕭特基閘極的製作。  
     
究。 
 
(2) 交流大信號之電應力催化： 
 
    此種電應力催化的方式，比起純粹施加直流電應力更能直接反映
出 p-HEMT 元件在實際高頻操作下逐漸衰退的情況。為滿足加速衰
退以便於在合理的時間範圍內進行觀測，施加的信號通常是功率在
1dB 輸入功率壓縮點(1dB compression point of input power, Pin,1dB)以
上大信號電壓，而直流的偏壓點則可能是元件的正常操作偏壓或足以
產生直流應力的高偏壓條件，可由實驗可接受的觀測時間範圍加以決
定。例如在[9]中進行了高達 6dB 增益壓縮點之輸入功率信號的催化，
且量測儀器的源阻抗與負載阻抗都被調整到可使元件產生最大功率
增益之情況。其實驗結果顯示出長時間的功率信號催化並不會使直流
之汲極電流有明顯衰退，但元件的飽和輸出功率卻會下降。由於元件
之飽和輸出功率將由 I-V 曲線中的轉折電壓(knee voltage)和汲極崩潰
電壓(drain breakdown voltage)決定，因此可以合理推測在功率信號之
電應力催化後，元件之轉折電壓或汲極崩潰電壓產生了變化。在[11]
所報告的觀測結果中，並未發現明顯的轉折電壓變化，但汲極崩潰電
壓卻產生了 50％的偏移。對於汲極崩潰電壓之變化，同樣可歸因於
熱電子在通道上的 AlGaN 層產生陷阱所造成。 
 
(3) 在高溫環境下進行電應力催化： 
 
    此種電應力催化的方式，通常包含讓元件工作在超乎正常操作範
圍的高溫下，以達到加速元件衰退而能夠在合理之時間範圍內觀測的
目的，而元件在高溫運作下的高可靠度也可滿足元件在太空與軍事應
用的大量需求。在[11]中，為了估計 InP p-HEMT MMIC 技術的可靠
度，設計了一個可工作在 183GHz 的 MMIC 低雜訊放大器當作測試
電路。在 125℃的 N2 環境環境下，對其生命周期進行測試。隨著催
化時間增加，元件在 gm 峰值處的直流電流與其 gm 值，在沒有劇烈的
變化下逐漸的降低。實驗結果顯示了 1.7eV 的活化能與約 2×106 小時
的元件平均壽命(median-time-to-failure, MTTF)。[11]的研究亦顯示，
使用表面處理可以減輕因為閘極製程、氮化物覆蓋製程與其他製程步
驟造成的潛在不利的表面效應，而得到更好的元件可靠度。 
 
在[10]中，InGaP-gated p-HEMT 元件在 100℃的溫度下進行了四
小時的熱電應力催化，並對閘極漏電流與電阻進行觀察。其實驗結果
顯示，在高溫下之電應力催化後，閘極漏電流增加。閘極漏電流的增
二、 實驗方法與步驟 
 
1. 實驗設計構想 
本計畫旨在針對應用於射頻功率放大器的 GaAs p-HEMT 元件進行
可靠度驗證與分析，以回饋相關模組與晶片設計。根據所整理的現有
GaAs p-HEMT 可靠度相關文獻，可以發現早期文獻關注的可靠度與元件
平均壽命(median-time-to-failure, MTTF)多針對元件的直流特性變化加以
定義。例如臨界電壓(threshold voltage)之偏移、直流增益轉導與飽和操作
電流衰減等等。然而這些特性偏移多半只在數位電路或對小訊號雜訊敏
感的類比電路上會發生直觀而明顯的影響，對於功率元件的應用上，僅
以這些元件特性偏移並不能作為一個有效評估輸出功率劣化(尤其在大
訊號輸出功率的考量上)的指標。有鑑於此，本計畫在可靠度實驗設計的
一個重要考量就是加入與測試元件所適用之功率放大器電路規格有關之
觀測項目與特性衰退指標，並將實驗項目設計為： 
 
(1) 在室溫下，以高於製程廠提供之測試元件建議偏壓(VG=-1V，VD=8V)
的汲極電壓進行電應力催化，並觀察元件之直流特性、高頻下小訊號
與功率特性之變化。 
(2) 在不同的升溫條件下，以製程廠提供之測試元件建議偏壓進行熱電應
力催化，並觀察元件之直流特性、高頻下小訊號與功率特性之變化。 
(3) 在不同的升溫條件下，以高於製程廠提供之測試元件建議偏壓
(VG=-1V，VD=8V)的汲極電壓進行電應力催化，並觀察元件之直流
特性、高頻下小訊號與功率特性之變化。 
(4) 觀察不同熱電應力條件對元件的交互影響，尤其是對於元件功率特性
的影響並探討其機制。 
(5) 根據既有的可靠度理論，透過溫度變因與電壓變因評估合理的活化能
(activation energy, Ea)與 MTTF。並與相關的研究文獻加以比較。 
 
3. 測試元件規格 
 
    本計畫所使用的 p-HEMT 測試元件佈局與其規格分別如圖 7 與表
1[4]所示。此元件為 N 型空乏型(depletion mode)電晶體，其剖面結構如
圖 8[4]所示。通道長度為 0.5µm，總通道寬度為 200µm，臨界電壓為-1.6V。 
 
 
圖 7  本計畫使用的測試元件佈局 
 
 
圖 8  測試元件之剖面結構[4] 
 
 
 
 
 
 
 
 
三、 實驗結果與討論 
 
1. 室溫條件下變化汲極電壓應力之可靠度測試 
 
    首先選擇 VG=-1V，VD=8V 的偏壓條件為測試元件之操作偏壓，在
此偏壓下記錄元件的初始特性。然後在 25℃下，以 VG=-0.5V，VD=8V
與 9V 的電壓進行電應力催化 18000 分鐘。這三個偏壓條件的選擇標準
在於能夠在催化過程中產生遠大於正常操作條件的電流(在 VG=-0.5V，
VD=8V 時偏壓電流約可達 VG=-1V，VD=8V 時的 2.3 倍)，但又不會產
生立即的崩潰現象(在 VG=-0.5V，VD=9.5V 時可觀測到部分元件發生立
即的崩潰，如圖 9 所示)。在實驗過程中，各種參數量測的偏壓條件則仍
取為 VG=-1V，VD=8V，以利於與初始條件進行公平的比較。 
 
圖 9  在過高的汲極偏壓條件下，元件產生立即性的崩潰 
 
    圖 10(a)至(c)分別是在室溫下進行 VG=-0.5V，VD=8V、8.5V、9V
電應力催化 18000 分鐘後的 ID-VD 曲線偏移結果。在三個偏壓條件下均
有觀測到電流衰減的情形，電流衰減量與催化過程中的不僅與汲極電壓
正相關，也同時與量測時閘極偏壓有關。 
0 2 4 6 8
0
200
400
600
800
1000
1200
0
200
400
600
800
1000
1200
VG=-1.6V~0V,  Vstep=0.4V
Stress Condition: VG=-0.5V, VD=9V, 25oC
Black / Red: Before stress / After 7200 mins stress 
Dot / Line: Measured / Modeled data
 
 
D
ra
in
 
Cu
rr
en
t (
m
A
)
Drain Voltage (V)
 
(c) 
 
圖 10  在室溫下進行 (a)VG=-0.5V，VD=8V (b) VG=-0.5V，VD=8.5V 
(c)VG=-0.5V，VD=9V 之 DC stress 後，ID-VD 曲線之變化情形 
 
    圖 11(a)至(c)分別是在室溫下進行 VG=-0.5V，VD=8V、8.5V、9V
電應力催化 18000 分鐘後 ID-VG 曲線與偏移結果。可看出催化效果對於
閘極偏壓升高(例如 VG=0V)時的影響明顯較小，必須在 VD=9V 的高電
壓 催 化 下 才 會 產 生 較 明 顯 的 衰 減 量 。 但 對 於 閘 極 偏 壓 較 低
(VG=-1.2V~-0.8V)時，則三種汲極偏壓條件的實驗結果都發生明顯的電
流衰減。而且在此範圍內的電流衰減量是與汲極電壓呈現正關係的。 
 
-1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0
0
200
400
600
800
1000
1200
Stress Condition: VG=-0.5V, Vd=9V
Black Line: Initial Condition
Red Line: After 18000 mins
Solid Symbol: Measured at VD=8V
Open Symbol: Measured atVD=1V
 
 
 
 
Gate Voltage (V)
D
ra
in
 
Cu
rr
en
t (
m
A
)
 
(c) 
 
圖 11  在室溫下進行 (a)VG=-0.5V，VD=8V (b) VG=-0.5V，VD=8.5V 
(c)VG=-0.5V，VD=9V 之 DC stress 後，ID-VD 曲線之變化情形 
 
-1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0
0
200
400
600
800
1000
1200
Tr
an
sc
o
n
du
ct
an
ce
 
(m
A/
V)
Stress Condition: VG=-0.5V, Vd=8V
Initial Condition
Black Line: Initial Condition
Red Line: After 18000 mins
Solid: VD=8V
Open: VD=1V
 
 
 
 
Gate Voltage (V)
 
(a) 
在 VG=-0.6V~-0.4V 之間。 
 
    對於高汲極電壓造成的電應力催化，一般普遍認為可以歸咎於熱載
子效應(hot carrier effect, HCE)。當汲極電壓升高時，通道內橫向電場增
加，因而產生了具有高動能的熱載子。在 AlGaAs 結構與覆蓋之介電層
間的界面區域會因為熱載子轟擊形成許多陷阱。這些陷阱可捕捉通過通
道的電子並形成帶負電的區域，負電區域會造成表面空乏區擴大而減少
通道內的載子密度，使汲極電流下降。根據此理論可以對圖 12 的結果得
到以下兩種解釋： 
 
(1) 測試元件受汲極電壓應力破壞，造成的主要影響為臨界電壓偏移，
臨界電壓偏移可以解釋圖 12 中有如發生 gm 曲線發生偏移而非均勻
衰減的結果。 
(2) 測試元件受汲極電壓應力破壞，造成的主要影響為界面陷阱捕捉電
通道內的電子造成其密度下降，因而使電流衰減。由於陷阱的數目
為有限，因此當閘極電壓持續升高時，被填滿的陷阱不再能繼續影
響通道內的電子密度，故而當閘極電壓較高時，電流的衰減量較不
明顯。 
 
    根據圖 12 的 gm 曲線峰值位置變化，若此結果是由於 gm 曲線在電應
力催化前後產生了偏移所引起，則元件臨界電壓的偏移量會有大約 0.1V
的偏移量，但是由圖 10 與圖 11 的電流曲線並未發現這樣大的臨界電壓
偏移。因此可以斷定測試元件受汲極電壓應力破壞，造成的主要影響為
界面陷阱捕捉電通道內的電子造成其密度下降，因而使電流衰減。 
 
0 5000 10000 15000 20000 25000
140
160
180
200
220
240
 
 
 
 
D
ra
in
 
Cu
rr
en
t (
m
A
)
Stress Time (min)
Drain Current (VG=-1V, VD=8V)
 Under DC stress VG=-0.5V, VD=8V
 Under DC stress VG=-0.5V, VD=8.5V
 Under DC stress VG=-0.5V, VD=9V
 
(a) 
0 5000 10000 15000 20000 25000 30000
19
20
21
22
23
 
 
Cu
to
ff 
Fr
e
qu
en
cy
, 
f T 
(G
H
z)
Stress Time (min)
stress condition:
 VG=-0.5V, VD=8V 
 VG=-0.5V, VD=8.5V 
 VG=-0.5V, VD=9V 
 
(b) 
圖 14  元件在正常偏壓下之 (a) gm (b) 截止頻率 對於汲極電壓應力催
化時間之變化 
 
    圖 14(a)顯示了元件在汲極電壓應力催化過程中，元件在 VG=-1V，
VD=8V 之偏壓下 gm 的變化。大致上，三種不同汲極偏壓的催化條件均
導致了接近線性的 gm 衰退，而且三者的斜率彼此接近。由於事實上三種
條件導致的 gm 衰減量都很少，可以合理推論：熱電子產生的陷阱主要集
中在閘極與汲極之間，而閘極正下方 AlGaAs/GaAs 結構內的陷阱影響是
可忽略的。此推論也可以解釋電流在汲極電壓催化 18000 分鐘後後衰減
量達到 15~30%不等的嚴重衰退，但 gm 衰減量仍小於 5%。圖 14(b) 是元
件在汲極電壓應力催化過程中，元件在 VG=-1V，VD=8V 之偏壓下結指
頻率的衰減。同樣的，三種不同汲極偏壓的催化條件也都得到了斜率接
近的變化。根據截止頻率的定義，截止頻率為元件在汲極端無負載的情
況下，gm 對頻率作圖下降至 0dB 時(元件失去電流放大功能)的頻率。因
此圖 14(a)與(b)的量測結果事實上取得了相互驗證。這樣的推論與[9]的
結果也是一致的。 
     
2. 升溫條件下固定汲極電壓應力之可靠度測試 
 
    除了在室溫下以不同的汲極偏壓進行電應力催化。我們比較了也將
催化環境升溫至 70℃與 125℃，但偏壓維持在 VG=-0.5V，VD=8V 下的
元件特性變化。並將此實驗結果與室溫下相同偏壓實驗結果加以比較，
並以分析內在參數的方式建立元件模型。 
 
    圖 16(a)與(b)分別固定偏壓條件為 VG=-0.5V，VD=8V，但變化環境
溫度為 25℃、70℃與 125℃，進行熱電應力催化後的 ID-VD 曲線偏移結
果。其中升溫條件(70℃與 125℃)的量測時間為 7200 分鐘。雖然催化時
間較短，但可以看出元件在所有區域的 ID-VD 曲線區有明顯下降。若與
圖 10 相比較，則可發現環境溫度上升所造成的催化效果比起在室溫下升
高汲極電壓更為明顯。 
 
0 2 4 6 8
0
200
400
600
800
1000
1200
0
200
400
600
800
1000
1200
VG=-1.6V~0V,  Vstep=0.4V
Stress Condition: VG=-0.5V, VD=8V, 25oC
Black / Red: Before stress / After 18000 mins stress 
Dot / Line: Measured / Modeled data
 
 
Dr
ai
n
 
Cu
rr
en
t (m
A)
Drain Voltage (V)
 
(a) 
更明顯的電流衰減量。 
 
-1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0
0
200
400
600
800
1000
1200
0
200
400
600
800
1000
1200
Stress Condition: VG=-0.5V, VD=8V, 25oC
Black / Red Line: Before Stress / After 18000 mins Stress
Solid Symbol / Solid Line: Measured / Modeled at VD=8V
Open Symbol / Dash Line: Measured / Modeled at VD=1V
 
 
 
 
Gate Voltage (V)
D
ra
in
 
Cu
rr
en
t (
m
A)
 
 
 
(a) 
-1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0
0
200
400
600
800
1000
1200
0
200
400
600
800
1000
1200
Stress Condition: VG=-0.5V, VD=8V, 70oC
Black / Red Line: Before Stress / After 7200 mins Stress
Solid Symbol / Solid Line: Measured / Modeled at VD=8V
Open Symbol / Dash Line: Measured / Modeled at VD=1V
 
 
 
 
Gate Voltage (V)
Dr
ai
n
 
Cu
rr
en
t (m
A
)
 
(b) 
-1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0
0
200
400
600
800
1000
1200
Tr
an
sc
o
n
du
ct
an
ce
 
(m
A/
V)
Stress Condition: VG=-0.5V, Vd=8V, 70oC
Initial Condition
Black Line: Initial Condition
Red Line: After 7200 mins
Solid: VD=8V
Open: VD=1V
 
 
 
 
Gate Voltage (V)
 
(b) 
-1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0
0
200
400
600
800
1000
1200
Tr
an
sc
o
n
du
ct
an
ce
 
(m
A/
V)
Stress Condition: VG=-0.5V, Vd=8V, 125oC
Initial Condition
Black Line: Initial Condition
Red Line: After 7200 mins
Solid: VD=8V
Open: VD=1V
 
 
 
 
Gate Voltage (V)
 
(c) 
圖 18  固定催化偏壓條件為 VG=-0.5V，VD=8V 後，在(a)25℃ (b) 70℃  
(c) 125℃下之 DC stress 後，gm 曲線之變化情形 
 
    為了進一步比較高汲極電壓與升溫對元件的催化效果，我們將室溫
下偏壓條件為 VG=-0.5V，VD=8V 與 VG=-0.5V，VD=9V 的測得之各種
特性變異和升溫至 70℃但維持偏壓條件為 VG=-0.5V，VD=8V 的測得之
各種特性變異一併進行比較，並將其整理於圖 19 至圖 23 中。以結論而
言，雖然截止頻率在催化過程中均產生衰減，但不論對於室溫或升溫的
0 5000 10000 15000 20000 25000 30000
17
18
19
20
21
22
23
24 Cutoff Frequency at VG=-1V, VD=8V
 Stress Condition: VG=-0.5V, VD=8V, 25 oC
 Stress Condition: VG=-0.5V, VD=9V, 25 oC
 Stress Condition: VG=-0.5V, VD=8V, 70 oC
 Stress Condition: VG=-0.5V, VD=8V, 125 oC
 
 
Cu
to
ff 
Fr
eq
u
en
cy
, 
f T 
(G
H
z)
Stress Time (min)
 
圖 21 在 VG=-0.5V，VD=8V，25℃、VG=-0.5V，VD=9V，25℃以及
VG=-0.5V，VD=8V，70℃等條件下催化前後之截止頻率變化 
 
0 5000 10000 15000 20000 25000
32.0
32.5
33.0
33.5
34.0
Stress Time (min)
 
  
Sa
tu
ra
te
d 
O
u
yp
u
t P
o
w
er
, 
P o
u
t,s
at
 
(d
B
m
)
Saturated Output Power at VG=-1V, VD=8V 
 Stress Condition: VG=-0.5V, VD=8V, 25oC
 Stress Condition: VG=-0.5V, VD=9V, 25oC
 Stress Condition: VG=-0.5V, VD=8V, 70oC
 Stress Condition: VG=-0.5V, VD=8V, 125oC
 
圖 22 在 VG=-0.5V，VD=8V，25℃、VG=-0.5V，VD=9V，25℃以及
VG=-0.5V，VD=8V，70℃等條件下催化前後之飽和輸出功率變化 
 
3. 元件模型之建立 
 
除了量測數據以外，我們同時利用元件的本質參數模型對於電壓應
力催化前後量測結果進行非線性擬合(nonlinear fitting)。非線性擬合使用
的模擬軟體為 ADS，以製程廠所提供之 p-HEMT 元件模型為基礎，其中
可調整之參數如表 2 所列。藉由在元件 π 模型中調整其本質參數或加上
外質阻抗的方式分別擬合可靠度量測前後的數據，如圖 24 所示。 
 
  
 
表 2  非線性擬合所使用之模型之相關參數 
4. 元件平均壽命預估 
    根據量測之結果，我們確認了不論是以高電壓催化或升溫催化的方
式，元件的高頻特性都僅會受到些微的影響。因此我們將元件損壞的標
準定義為汲極電流下降 20％。藉由各種實驗條件進行外插法，我們可以
得到如圖 25 與圖 26 兩種元件平均壽命之結果。 
 
0.0 0.1 0.2 0.3 0.4
100
101
102
103
104
105
106
107
108
109
1010
1011
 
 
 0.5 µm p-HEMT
 1 year
 3 years
 10 years
Li
fe
 
Ti
m
e 
o
f 2
0%
 
I D 
de
gr
ad
at
io
n
 
(se
c) 
 
1/VD (V
 -1)
Life Time~10 years
for VD=6.9V
 
圖 25  在室溫下，以變化汲極電壓方式進行可靠度量測，所萃取之元件
平均壽命 
 
四、 結論 
    在本篇論文裡，我們對於 0.5μm GaAs/InGaAs 空乏型 p-HEMT 元件進行
了兩種不同熱電應力催化機制的可靠度實驗：一種是在 25℃下施加不同的
高汲極電壓，另一種則是升溫至 70℃與 125℃，但使用固定汲極偏壓加以催
化。藉由非線性擬合的方式，我們對兩種不同催化機制分別建立了元件模
型，以驗證元件參數衰退的原因，並依據實驗結果對元件的平均壽命進行了
合理之預估。 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/03/15
國科會補助計畫
計畫名稱: 主動相列雷達收發模組關鍵性技術研究(II)
計畫主持人: 張志揚
計畫編號: 99-2623-E-009-003-D 學門領域: 電子與資訊系統
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
