############################################################
エンベデッド デザイン 
############################################################

.. toctree::
   :maxdepth: 2
   :caption: 简体中文
   :hidden:

   Master <https://xilinx.github.io/Embedded-Design-Tutorials/master/docs-cn/index.html>

.. toctree::
   :maxdepth: 2
   :caption: 日本語
   :hidden:

   Master <https://xilinx.github.io/Embedded-Design-Tutorials/master/docs-jp/index.html>



ザイリンクスおよびそのエコシステム パートナーは、コンセプトからリリースまでを効率的で迅速に移行するエンベデッド ツールおよびランタイム環境を提供しています。ザイリンクス Zynq® SoC および Zynq UltraScale+ MPSoC デバイス、MicroBlaze™ プロセッサ コア、オープンソース オペレーティング システムやベアメタル ドライバーを含む Arm Cortex-M1/M3 マイクロ コントローラー、複数のランタイムとマルチ OS 環境、高度な統合開発環境、コンパイラ、デバッガー、およびプロファイリング ツールを使用したエンベデッド システムの作成に必要なすべてのコンポーネントが提供されます。






.. sidebar:: More Information

   ザイリンクスから入手可能なエンベデッド ツールの詳細は、`ザイリンクス エンベデッド ソフトウェア インフラストラクチャ <https://japan.xilinx.com/products/design-tools/embedded-software.html>`_ を参照してください。



.. figure:: /docs/images/embedded-tutorials-landing.png





このリポジトリには、エンベデッド デザインの作成に関する情報が含まれます。含まれる資料は、次のとおりです。



*************************
入門チュートリアル
*************************


.. toctree::
   :maxdepth: 3
   :caption: 入門チュートリアル
   :hidden:

   Versal ACAP エンベデッド デザイン チュートリアル <docs-jp/Introduction/Versal-EDT/Versal-EDT>
   Zynq UltraScale+ MPSoC エンベデッド デザイン チュートリアル <docs/Introduction/ZynqMPSoC-EDT/ZynqMPSoC-EDT>
   Zynq-7000 エンベデッド デザイン チュートリアル <docs/Introduction/Zynq7000-EDT/Zynq7000-EDT>



.. list-table:: 
   :widths: 20 15 65
   :header-rows: 1
   
   * - チュートリアル
     - ボード
     - 説明
	 
   * - :doc:`Versal ACAP (Adaptive Compute Acceleration Platform) (日本語版) <docs/Introduction/Versal-EDT/Versal-EDT>`
     - Versal VMK180/VCK190
     - Versal™ VMK180/VCK190 評価ボードにザイリンクス Vivado® Design Suite フローおよび Vitis™ 統合ソフトウェア プラットフォームを使用する方法について説明します。

   * - :doc:`ZyZynq UltraScale+ MPSoC エンベデッド デザイン チュートリアル (英語版) <docs/Introduction/ZynqMPSoC-EDT/ZynqMPSoC-EDT>`
     - ZCU102 Rev 1.0/1.1
     - Zynq UltraScale+ MPSoC デバイスにザイリンクス Vivado Design Suite フローおよび Vitis 統合ソフトウェア プラットフォームを使用する方法について説明します。 

   * - :doc:`Zynq-7000 SoC エンベデッド デザイン チュートリアル (英語版) <docs/Introduction/Zynq7000-EDT/Zynq7000-EDT>`
     - ZC702 Rev 1.0
     - Zynq-7000 SoC デバイスにザイリンクス Vivado Design Suite フローおよび Vitis 統合ソフトウェア プラットフォームを使用する方法について説明します。  



*************************
機能チュートリアル
*************************


.. toctree::
   :maxdepth: 3
   :caption: 機能チュートリアル
   :hidden:

   First Stage Boot Loader (FSBL) <docs/Feature_Tutorials/debuggable-fsbl/debuggable-fsbl>
   システム デバッガーを使用したアプリケーションのプロファイル <docs/Feature_Tutorials/sw-profiling/sw-profiling>



.. list-table:: 
   :widths: 20 80
   :header-rows: 1
   
   * - Tutorial
     - Description
	 
   * - :doc:`First Stage Boot Loader (FSBL) <docs/Feature_Tutorials/debuggable-fsbl/debuggable-fsbl>`
     - First Stage Boot Loader (FSBL) は、SoC デバイスを初期化し、必要なアプリケーションまたはデータをメモリにロードして、ターゲット CPU コアでアプリケーションを起動できます。FSBL は (プラットフォーム プロジェクトの作成中にブート コンポーネントの作成を有効にした場合) Vitis プラットフォーム プロジェクトで提供されますが、汎用アプリケーションとして作成して、追加の FSBL アプリケーションをさらに変更またはデバッグすることもできます。

   * - :doc:`システム デバッガーを使用したアプリケーションのプロファイル <docs/Feature_Tutorials/sw-profiling/sw-profiling>`
     - スタンドアロン ドメインまたはボード サポート パッケージ (BSP)、および :doc:`Linux Booting and Debug in the Vitis Software Platform <docs\Introduction\Zynq7000-EDT\7-linux-booting-debug>` で作成した AXI CDMA に関連するアプリケーションのプロファイリング機能を有効にします。


*************************
デバッグ ガイド
*************************


.. toctree::
   :maxdepth: 3
   :caption: デバッグ ガイド
   :hidden:

   Vitis エンベデッド ソフトウェア デバッグ ガイド (UG1515) 2021.1 <docs/Vitis-Embedded-Software-Debugging/Debugging>



.. list-table:: 
   :widths: 20 80
   :header-rows: 1
   
   * - チュートリアル
     - 説明
	 
   * - :doc:`Vitis エンベデッド　ソフトウェア　デバッグ　ガイド (英語版) <docs/Vitis-Embedded-Software-Debugging/Debugging>`
     - このガイドでは、エンベデッド　ソフトウェアのデバッグ状況の具体的な例を示し、さまざまなザイリンクス デバッグ機能がどのように役立つかを説明します。





*************************
ユーザー ガイド
*************************


.. toctree::
   :maxdepth: 3
   :caption: ユーザー ガイド
   :hidden:

   システム パフォーマンス解析 <docs/User_Guides/SPA-UG/SPA-UG>
   Versal Dhrystone ベンチマーク <docs/User_Guides/Performance_Benchmark/Dhrystone/README>



.. list-table:: 
   :widths: 20 80
   :header-rows: 1
   
   * - チュートリアル
     - 説明
	 
   * - :doc:`Vitis 統合ソフトウェア プラットフォーム ユーザー ガイド: システム パフォーマンス解析 (英語版) <docs/User_Guides/SPA-UG/SPA-UG>`
     - パフォーマンス解析ツールボックスの技術的な詳細と、その利便性および機能を活用するための手法を説明します。
	 
   * - :doc:`Versal Dhrystone ベンチマーク　ユーザー　ガイド (英語版) <docs/User_Guides/Performance_Benchmark/Dhrystone/README>`
     - Dhrystone ベンチマークの基準デザインを生成し、Dhrystone アプリケーションを構築して実行するための手順を順を追って示します。


