<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/fpu_in2_gt_in1_3to1.v.html" target="file-frame">third_party/tests/utd-sv/fpu_in2_gt_in1_3to1.v</a>
time_elapsed: 0.004s
ram usage: 10072 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e fpu_in2_gt_in1_3to1 <a href="../../../../third_party/tests/utd-sv/fpu_in2_gt_in1_3to1.v.html" target="file-frame">third_party/tests/utd-sv/fpu_in2_gt_in1_3to1.v</a>
entity @fpu_in2_gt_in1_3to1 (i1$ %din2_neq_din1_hi, i1$ %din2_gt_din1_hi, i1$ %din2_neq_din1_mid, i1$ %din2_gt_din1_mid, i1$ %din2_neq_din1_lo, i1$ %din2_gt_din1_lo) -&gt; (i1$ %din2_neq_din1, i1$ %din2_gt_din1) {
    %din2_neq_din1_hi1 = prb i1$ %din2_neq_din1_hi
    %0 = const i1 0
    %1 = neq i1 %din2_neq_din1_hi1, %0
    %din2_neq_din1_mid1 = prb i1$ %din2_neq_din1_mid
    %2 = neq i1 %din2_neq_din1_mid1, %0
    %3 = or i1 %1, %2
    %4 = neq i1 %3, %0
    %din2_neq_din1_lo1 = prb i1$ %din2_neq_din1_lo
    %5 = neq i1 %din2_neq_din1_lo1, %0
    %6 = or i1 %4, %5
    %7 = const time 0s 1e
    drv i1$ %din2_neq_din1, %6, %7
    %din2_gt_din1_hi1 = prb i1$ %din2_gt_din1_hi
    %8 = neq i1 %din2_gt_din1_hi1, %0
    %9 = and i1 %1, %8
    %10 = neq i1 %9, %0
    %11 = not i1 %1
    %12 = neq i1 %11, %0
    %13 = and i1 %12, %2
    %14 = neq i1 %13, %0
    %din2_gt_din1_mid1 = prb i1$ %din2_gt_din1_mid
    %15 = neq i1 %din2_gt_din1_mid1, %0
    %16 = and i1 %14, %15
    %17 = neq i1 %16, %0
    %18 = or i1 %10, %17
    %19 = neq i1 %18, %0
    %20 = not i1 %2
    %21 = neq i1 %20, %0
    %22 = and i1 %12, %21
    %23 = neq i1 %22, %0
    %din2_gt_din1_lo1 = prb i1$ %din2_gt_din1_lo
    %24 = neq i1 %din2_gt_din1_lo1, %0
    %25 = and i1 %23, %24
    %26 = neq i1 %25, %0
    %27 = or i1 %19, %26
    drv i1$ %din2_gt_din1, %27, %7
    halt
}

</pre>
</body>