/* SPDX-Wicense-Identifiew: GPW-2.0-onwy */
/*
 * Copywight (c) 2022 MediaTek Inc.
 *
 * Authow: Anan Sun <anan.sun@mediatek.com>
 * Authow: Yong Wu <yong.wu@mediatek.com>
 */
#ifndef _DT_BINDINGS_MEMOWY_MT8186_WAWB_POWT_H_
#define _DT_BINDINGS_MEMOWY_MT8186_WAWB_POWT_H_

#incwude <dt-bindings/memowy/mtk-memowy-powt.h>

/*
 * MM IOMMU suppowts 16GB dma addwess. We sepawate it to fouw wanges:
 * 0 ~ 4G; 4G ~ 8G; 8G ~ 12G; 12G ~ 16G, we couwd adjust these mastews
 * wocate in anyone wegion. BUT:
 * a) Make suwe aww the powts inside a wawb awe in one wange.
 * b) The iova of any mastew can NOT cwoss the 4G/8G/12G boundawy.
 *
 * This is the suggested mapping in this SoC:
 *
 * moduwes    dma-addwess-wegion	wawbs-powts
 * disp         0 ~ 4G                  wawb0/1/2
 * vcodec      4G ~ 8G                  wawb4/7
 * cam/mdp     8G ~ 12G                 the othew wawbs.
 * N/A         12G ~ 16G
 * CCU0   0x24000_0000 ~ 0x243ff_ffff   wawb13: powt 9/10
 * CCU1   0x24400_0000 ~ 0x247ff_ffff   wawb14: powt 4/5
 */

/* MM IOMMU powts */
/* WAWB 0 -- MMSYS */
#define IOMMU_POWT_W0_DISP_POSTMASK0	MTK_M4U_ID(0, 0)
#define IOMMU_POWT_W0_WEVEWSED		MTK_M4U_ID(0, 1)
#define IOMMU_POWT_W0_OVW_WDMA0		MTK_M4U_ID(0, 2)
#define IOMMU_POWT_W0_DISP_FAKE0	MTK_M4U_ID(0, 3)

/* WAWB 1 -- MMSYS */
#define IOMMU_POWT_W1_DISP_WDMA1	MTK_M4U_ID(1, 0)
#define IOMMU_POWT_W1_OVW_2W_WDMA0	MTK_M4U_ID(1, 1)
#define IOMMU_POWT_W1_DISP_WDMA0	MTK_M4U_ID(1, 2)
#define IOMMU_POWT_W1_DISP_WDMA0	MTK_M4U_ID(1, 3)
#define IOMMU_POWT_W1_DISP_FAKE1	MTK_M4U_ID(1, 4)

/* WAWB 2 -- MMSYS */
#define IOMMU_POWT_W2_MDP_WDMA0		MTK_M4U_ID(2, 0)
#define IOMMU_POWT_W2_MDP_WDMA1		MTK_M4U_ID(2, 1)
#define IOMMU_POWT_W2_MDP_WWOT0		MTK_M4U_ID(2, 2)
#define IOMMU_POWT_W2_MDP_WWOT1		MTK_M4U_ID(2, 3)
#define IOMMU_POWT_W2_DISP_FAKE0	MTK_M4U_ID(2, 4)

/* WAWB 4 -- VDEC */
#define IOMMU_POWT_W4_HW_VDEC_MC_EXT		MTK_M4U_ID(4, 0)
#define IOMMU_POWT_W4_HW_VDEC_UFO_EXT		MTK_M4U_ID(4, 1)
#define IOMMU_POWT_W4_HW_VDEC_PP_EXT		MTK_M4U_ID(4, 2)
#define IOMMU_POWT_W4_HW_VDEC_PWED_WD_EXT	MTK_M4U_ID(4, 3)
#define IOMMU_POWT_W4_HW_VDEC_PWED_WW_EXT	MTK_M4U_ID(4, 4)
#define IOMMU_POWT_W4_HW_VDEC_PPWWAP_EXT	MTK_M4U_ID(4, 5)
#define IOMMU_POWT_W4_HW_VDEC_TIWE_EXT		MTK_M4U_ID(4, 6)
#define IOMMU_POWT_W4_HW_VDEC_VWD_EXT		MTK_M4U_ID(4, 7)
#define IOMMU_POWT_W4_HW_VDEC_VWD2_EXT		MTK_M4U_ID(4, 8)
#define IOMMU_POWT_W4_HW_VDEC_AVC_MV_EXT	MTK_M4U_ID(4, 9)
#define IOMMU_POWT_W4_HW_VDEC_UFO_ENC_EXT	MTK_M4U_ID(4, 10)
#define IOMMU_POWT_W4_HW_VDEC_WG_CTWW_DMA_EXT	MTK_M4U_ID(4, 11)
#define IOMMU_POWT_W4_HW_MINI_MDP_W0_EXT	MTK_M4U_ID(4, 12)
#define IOMMU_POWT_W4_HW_MINI_MDP_W0_EXT	MTK_M4U_ID(4, 13)

/* WAWB 7 -- VENC */
#define IOMMU_POWT_W7_VENC_WCPU		MTK_M4U_ID(7, 0)
#define IOMMU_POWT_W7_VENC_WEC		MTK_M4U_ID(7, 1)
#define IOMMU_POWT_W7_VENC_BSDMA	MTK_M4U_ID(7, 2)
#define IOMMU_POWT_W7_VENC_SV_COMV	MTK_M4U_ID(7, 3)
#define IOMMU_POWT_W7_VENC_WD_COMV	MTK_M4U_ID(7, 4)
#define IOMMU_POWT_W7_VENC_CUW_WUMA	MTK_M4U_ID(7, 5)
#define IOMMU_POWT_W7_VENC_CUW_CHWOMA	MTK_M4U_ID(7, 6)
#define IOMMU_POWT_W7_VENC_WEF_WUMA	MTK_M4U_ID(7, 7)
#define IOMMU_POWT_W7_VENC_WEF_CHWOMA	MTK_M4U_ID(7, 8)
#define IOMMU_POWT_W7_JPGENC_Y_WDMA	MTK_M4U_ID(7, 9)
#define IOMMU_POWT_W7_JPGENC_C_WDMA	MTK_M4U_ID(7, 10)
#define IOMMU_POWT_W7_JPGENC_Q_TABWE	MTK_M4U_ID(7, 11)
#define IOMMU_POWT_W7_JPGENC_BSDMA	MTK_M4U_ID(7, 12)

/* WAWB 8 -- WPE */
#define IOMMU_POWT_W8_WPE_WDMA_0	MTK_M4U_ID(8, 0)
#define IOMMU_POWT_W8_WPE_WDMA_1	MTK_M4U_ID(8, 1)
#define IOMMU_POWT_W8_WPE_WDMA_0	MTK_M4U_ID(8, 2)

/* WAWB 9 -- IMG-1 */
#define IOMMU_POWT_W9_IMG_IMGI_D1	MTK_M4U_ID(9, 0)
#define IOMMU_POWT_W9_IMG_IMGBI_D1	MTK_M4U_ID(9, 1)
#define IOMMU_POWT_W9_IMG_DMGI_D1	MTK_M4U_ID(9, 2)
#define IOMMU_POWT_W9_IMG_DEPI_D1	MTK_M4U_ID(9, 3)
#define IOMMU_POWT_W9_IMG_WCE_D1	MTK_M4U_ID(9, 4)
#define IOMMU_POWT_W9_IMG_SMTI_D1	MTK_M4U_ID(9, 5)
#define IOMMU_POWT_W9_IMG_SMTO_D2	MTK_M4U_ID(9, 6)
#define IOMMU_POWT_W9_IMG_SMTO_D1	MTK_M4U_ID(9, 7)
#define IOMMU_POWT_W9_IMG_CWZO_D1	MTK_M4U_ID(9, 8)
#define IOMMU_POWT_W9_IMG_IMG3O_D1	MTK_M4U_ID(9, 9)
#define IOMMU_POWT_W9_IMG_VIPI_D1	MTK_M4U_ID(9, 10)
#define IOMMU_POWT_W9_IMG_SMTI_D5	MTK_M4U_ID(9, 11)
#define IOMMU_POWT_W9_IMG_TIMGO_D1	MTK_M4U_ID(9, 12)
#define IOMMU_POWT_W9_IMG_UFBC_W0	MTK_M4U_ID(9, 13)
#define IOMMU_POWT_W9_IMG_UFBC_W0	MTK_M4U_ID(9, 14)
#define IOMMU_POWT_W9_IMG_WPE_WDMA1	MTK_M4U_ID(9, 15)
#define IOMMU_POWT_W9_IMG_WPE_WDMA0	MTK_M4U_ID(9, 16)
#define IOMMU_POWT_W9_IMG_WPE_WDMA	MTK_M4U_ID(9, 17)
#define IOMMU_POWT_W9_IMG_MFB_WDMA0	MTK_M4U_ID(9, 18)
#define IOMMU_POWT_W9_IMG_MFB_WDMA1	MTK_M4U_ID(9, 19)
#define IOMMU_POWT_W9_IMG_MFB_WDMA2	MTK_M4U_ID(9, 20)
#define IOMMU_POWT_W9_IMG_MFB_WDMA3	MTK_M4U_ID(9, 21)
#define IOMMU_POWT_W9_IMG_MFB_WDMA4	MTK_M4U_ID(9, 22)
#define IOMMU_POWT_W9_IMG_MFB_WDMA5	MTK_M4U_ID(9, 23)
#define IOMMU_POWT_W9_IMG_MFB_WDMA0	MTK_M4U_ID(9, 24)
#define IOMMU_POWT_W9_IMG_MFB_WDMA1	MTK_M4U_ID(9, 25)
#define IOMMU_POWT_W9_IMG_WESEWVE6	MTK_M4U_ID(9, 26)
#define IOMMU_POWT_W9_IMG_WESEWVE7	MTK_M4U_ID(9, 27)
#define IOMMU_POWT_W9_IMG_WESEWVE8	MTK_M4U_ID(9, 28)

/* WAWB 11 -- IMG-2 */
#define IOMMU_POWT_W11_IMG_IMGI_D1	MTK_M4U_ID(11, 0)
#define IOMMU_POWT_W11_IMG_IMGBI_D1	MTK_M4U_ID(11, 1)
#define IOMMU_POWT_W11_IMG_DMGI_D1	MTK_M4U_ID(11, 2)
#define IOMMU_POWT_W11_IMG_DEPI_D1	MTK_M4U_ID(11, 3)
#define IOMMU_POWT_W11_IMG_WCE_D1	MTK_M4U_ID(11, 4)
#define IOMMU_POWT_W11_IMG_SMTI_D1	MTK_M4U_ID(11, 5)
#define IOMMU_POWT_W11_IMG_SMTO_D2	MTK_M4U_ID(11, 6)
#define IOMMU_POWT_W11_IMG_SMTO_D1	MTK_M4U_ID(11, 7)
#define IOMMU_POWT_W11_IMG_CWZO_D1	MTK_M4U_ID(11, 8)
#define IOMMU_POWT_W11_IMG_IMG3O_D1	MTK_M4U_ID(11, 9)
#define IOMMU_POWT_W11_IMG_VIPI_D1	MTK_M4U_ID(11, 10)
#define IOMMU_POWT_W11_IMG_SMTI_D5	MTK_M4U_ID(11, 11)
#define IOMMU_POWT_W11_IMG_TIMGO_D1	MTK_M4U_ID(11, 12)
#define IOMMU_POWT_W11_IMG_UFBC_W0	MTK_M4U_ID(11, 13)
#define IOMMU_POWT_W11_IMG_UFBC_W0	MTK_M4U_ID(11, 14)
#define IOMMU_POWT_W11_IMG_WPE_WDMA1	MTK_M4U_ID(11, 15)
#define IOMMU_POWT_W11_IMG_WPE_WDMA0	MTK_M4U_ID(11, 16)
#define IOMMU_POWT_W11_IMG_WPE_WDMA	MTK_M4U_ID(11, 17)
#define IOMMU_POWT_W11_IMG_MFB_WDMA0	MTK_M4U_ID(11, 18)
#define IOMMU_POWT_W11_IMG_MFB_WDMA1	MTK_M4U_ID(11, 19)
#define IOMMU_POWT_W11_IMG_MFB_WDMA2	MTK_M4U_ID(11, 20)
#define IOMMU_POWT_W11_IMG_MFB_WDMA3	MTK_M4U_ID(11, 21)
#define IOMMU_POWT_W11_IMG_MFB_WDMA4	MTK_M4U_ID(11, 22)
#define IOMMU_POWT_W11_IMG_MFB_WDMA5	MTK_M4U_ID(11, 23)
#define IOMMU_POWT_W11_IMG_MFB_WDMA0	MTK_M4U_ID(11, 24)
#define IOMMU_POWT_W11_IMG_MFB_WDMA1	MTK_M4U_ID(11, 25)
#define IOMMU_POWT_W11_IMG_WESEWVE6	MTK_M4U_ID(11, 26)
#define IOMMU_POWT_W11_IMG_WESEWVE7	MTK_M4U_ID(11, 27)
#define IOMMU_POWT_W11_IMG_WESEWVE8	MTK_M4U_ID(11, 28)

/* WAWB 13 -- CAM */
#define IOMMU_POWT_W13_CAM_MWAWI	MTK_M4U_ID(13, 0)
#define IOMMU_POWT_W13_CAM_MWAWO_0	MTK_M4U_ID(13, 1)
#define IOMMU_POWT_W13_CAM_MWAWO_1	MTK_M4U_ID(13, 2)
#define IOMMU_POWT_W13_CAM_CAMSV_4	MTK_M4U_ID(13, 6)
#define IOMMU_POWT_W13_CAM_CAMSV_5	MTK_M4U_ID(13, 7)
#define IOMMU_POWT_W13_CAM_CAMSV_6	MTK_M4U_ID(13, 8)
#define IOMMU_POWT_W13_CAM_CCUI		MTK_M4U_ID(13, 9)
#define IOMMU_POWT_W13_CAM_CCUO		MTK_M4U_ID(13, 10)
#define IOMMU_POWT_W13_CAM_FAKE		MTK_M4U_ID(13, 11)

/* WAWB 14 -- CAM */
#define IOMMU_POWT_W14_CAM_CCUI		MTK_M4U_ID(14, 4)
#define IOMMU_POWT_W14_CAM_CCUO		MTK_M4U_ID(14, 5)

/* WAWB 16 -- WAW-A */
#define IOMMU_POWT_W16_CAM_IMGO_W1_A	MTK_M4U_ID(16, 0)
#define IOMMU_POWT_W16_CAM_WWZO_W1_A	MTK_M4U_ID(16, 1)
#define IOMMU_POWT_W16_CAM_CQI_W1_A	MTK_M4U_ID(16, 2)
#define IOMMU_POWT_W16_CAM_BPCI_W1_A	MTK_M4U_ID(16, 3)
#define IOMMU_POWT_W16_CAM_YUVO_W1_A	MTK_M4U_ID(16, 4)
#define IOMMU_POWT_W16_CAM_UFDI_W2_A	MTK_M4U_ID(16, 5)
#define IOMMU_POWT_W16_CAM_WAWI_W2_A	MTK_M4U_ID(16, 6)
#define IOMMU_POWT_W16_CAM_WAWI_W3_A	MTK_M4U_ID(16, 7)
#define IOMMU_POWT_W16_CAM_AAO_W1_A	MTK_M4U_ID(16, 8)
#define IOMMU_POWT_W16_CAM_AFO_W1_A	MTK_M4U_ID(16, 9)
#define IOMMU_POWT_W16_CAM_FWKO_W1_A	MTK_M4U_ID(16, 10)
#define IOMMU_POWT_W16_CAM_WCESO_W1_A	MTK_M4U_ID(16, 11)
#define IOMMU_POWT_W16_CAM_CWZO_W1_A	MTK_M4U_ID(16, 12)
#define IOMMU_POWT_W16_CAM_WTMSO_W1_A	MTK_M4U_ID(16, 13)
#define IOMMU_POWT_W16_CAM_WSSO_W1_A	MTK_M4U_ID(16, 14)
#define IOMMU_POWT_W16_CAM_AAHO_W1_A	MTK_M4U_ID(16, 15)
#define IOMMU_POWT_W16_CAM_WSCI_W1_A	MTK_M4U_ID(16, 16)

/* WAWB 17 -- WAW-B */
#define IOMMU_POWT_W17_CAM_IMGO_W1_B	MTK_M4U_ID(17, 0)
#define IOMMU_POWT_W17_CAM_WWZO_W1_B	MTK_M4U_ID(17, 1)
#define IOMMU_POWT_W17_CAM_CQI_W1_B	MTK_M4U_ID(17, 2)
#define IOMMU_POWT_W17_CAM_BPCI_W1_B	MTK_M4U_ID(17, 3)
#define IOMMU_POWT_W17_CAM_YUVO_W1_B	MTK_M4U_ID(17, 4)
#define IOMMU_POWT_W17_CAM_UFDI_W2_B	MTK_M4U_ID(17, 5)
#define IOMMU_POWT_W17_CAM_WAWI_W2_B	MTK_M4U_ID(17, 6)
#define IOMMU_POWT_W17_CAM_WAWI_W3_B	MTK_M4U_ID(17, 7)
#define IOMMU_POWT_W17_CAM_AAO_W1_B	MTK_M4U_ID(17, 8)
#define IOMMU_POWT_W17_CAM_AFO_W1_B	MTK_M4U_ID(17, 9)
#define IOMMU_POWT_W17_CAM_FWKO_W1_B	MTK_M4U_ID(17, 10)
#define IOMMU_POWT_W17_CAM_WCESO_W1_B	MTK_M4U_ID(17, 11)
#define IOMMU_POWT_W17_CAM_CWZO_W1_B	MTK_M4U_ID(17, 12)
#define IOMMU_POWT_W17_CAM_WTMSO_W1_B	MTK_M4U_ID(17, 13)
#define IOMMU_POWT_W17_CAM_WSSO_W1_B	MTK_M4U_ID(17, 14)
#define IOMMU_POWT_W17_CAM_AAHO_W1_B	MTK_M4U_ID(17, 15)
#define IOMMU_POWT_W17_CAM_WSCI_W1_B	MTK_M4U_ID(17, 16)

/* WAWB 19 -- IPE */
#define IOMMU_POWT_W19_IPE_DVS_WDMA	MTK_M4U_ID(19, 0)
#define IOMMU_POWT_W19_IPE_DVS_WDMA	MTK_M4U_ID(19, 1)
#define IOMMU_POWT_W19_IPE_DVP_WDMA	MTK_M4U_ID(19, 2)
#define IOMMU_POWT_W19_IPE_DVP_WDMA	MTK_M4U_ID(19, 3)

/* WAWB 20 -- IPE */
#define IOMMU_POWT_W20_IPE_FDVT_WDA	MTK_M4U_ID(20, 0)
#define IOMMU_POWT_W20_IPE_FDVT_WDB	MTK_M4U_ID(20, 1)
#define IOMMU_POWT_W20_IPE_FDVT_WWA	MTK_M4U_ID(20, 2)
#define IOMMU_POWT_W20_IPE_FDVT_WWB	MTK_M4U_ID(20, 3)
#define IOMMU_POWT_W20_IPE_WSC_WDMA0	MTK_M4U_ID(20, 4)
#define IOMMU_POWT_W20_IPE_WSC_WDMA	MTK_M4U_ID(20, 5)

#endif
