<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(470,220)" to="(530,220)"/>
    <wire from="(1080,360)" to="(1080,380)"/>
    <wire from="(1080,380)" to="(1080,400)"/>
    <wire from="(1220,380)" to="(1220,410)"/>
    <wire from="(530,140)" to="(570,140)"/>
    <wire from="(530,180)" to="(570,180)"/>
    <wire from="(1160,490)" to="(1220,490)"/>
    <wire from="(530,110)" to="(530,140)"/>
    <wire from="(500,460)" to="(500,490)"/>
    <wire from="(1310,430)" to="(1360,430)"/>
    <wire from="(340,520)" to="(340,550)"/>
    <wire from="(630,490)" to="(630,510)"/>
    <wire from="(630,510)" to="(630,530)"/>
    <wire from="(1140,120)" to="(1190,120)"/>
    <wire from="(500,490)" to="(540,490)"/>
    <wire from="(500,530)" to="(540,530)"/>
    <wire from="(470,570)" to="(500,570)"/>
    <wire from="(190,90)" to="(410,90)"/>
    <wire from="(190,590)" to="(410,590)"/>
    <wire from="(340,480)" to="(340,520)"/>
    <wire from="(190,540)" to="(210,540)"/>
    <wire from="(190,500)" to="(210,500)"/>
    <wire from="(190,190)" to="(190,240)"/>
    <wire from="(110,90)" to="(190,90)"/>
    <wire from="(1000,260)" to="(1130,260)"/>
    <wire from="(110,590)" to="(190,590)"/>
    <wire from="(1080,470)" to="(1100,470)"/>
    <wire from="(1080,510)" to="(1100,510)"/>
    <wire from="(1130,240)" to="(1150,240)"/>
    <wire from="(1130,280)" to="(1150,280)"/>
    <wire from="(190,90)" to="(190,150)"/>
    <wire from="(1190,100)" to="(1210,100)"/>
    <wire from="(1190,140)" to="(1210,140)"/>
    <wire from="(270,520)" to="(340,520)"/>
    <wire from="(340,130)" to="(410,130)"/>
    <wire from="(1000,140)" to="(1080,140)"/>
    <wire from="(1000,100)" to="(1080,100)"/>
    <wire from="(1000,380)" to="(1080,380)"/>
    <wire from="(340,550)" to="(410,550)"/>
    <wire from="(470,110)" to="(530,110)"/>
    <wire from="(1080,490)" to="(1080,510)"/>
    <wire from="(1080,470)" to="(1080,490)"/>
    <wire from="(1130,240)" to="(1130,260)"/>
    <wire from="(1130,260)" to="(1130,280)"/>
    <wire from="(1190,100)" to="(1190,120)"/>
    <wire from="(1190,120)" to="(1190,140)"/>
    <wire from="(1160,380)" to="(1220,380)"/>
    <wire from="(340,170)" to="(340,200)"/>
    <wire from="(1210,260)" to="(1260,260)"/>
    <wire from="(1270,120)" to="(1320,120)"/>
    <wire from="(530,180)" to="(530,220)"/>
    <wire from="(630,490)" to="(650,490)"/>
    <wire from="(630,530)" to="(650,530)"/>
    <wire from="(470,460)" to="(500,460)"/>
    <wire from="(190,240)" to="(410,240)"/>
    <wire from="(190,440)" to="(410,440)"/>
    <wire from="(600,510)" to="(630,510)"/>
    <wire from="(340,130)" to="(340,170)"/>
    <wire from="(190,190)" to="(210,190)"/>
    <wire from="(190,150)" to="(210,150)"/>
    <wire from="(500,530)" to="(500,570)"/>
    <wire from="(1220,410)" to="(1250,410)"/>
    <wire from="(1220,450)" to="(1250,450)"/>
    <wire from="(110,240)" to="(190,240)"/>
    <wire from="(190,540)" to="(190,590)"/>
    <wire from="(110,440)" to="(190,440)"/>
    <wire from="(710,510)" to="(780,510)"/>
    <wire from="(630,160)" to="(710,160)"/>
    <wire from="(1220,450)" to="(1220,490)"/>
    <wire from="(1080,360)" to="(1100,360)"/>
    <wire from="(1080,400)" to="(1100,400)"/>
    <wire from="(270,170)" to="(340,170)"/>
    <wire from="(340,200)" to="(410,200)"/>
    <wire from="(1000,490)" to="(1080,490)"/>
    <wire from="(190,440)" to="(190,500)"/>
    <wire from="(340,480)" to="(410,480)"/>
    <comp lib="6" loc="(71,444)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="1" loc="(1270,120)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(470,110)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(974,386)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="0" loc="(110,440)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(1260,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(1000,140)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(470,570)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(1360,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(977,104)" name="Text"/>
    <comp lib="0" loc="(1000,490)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(710,510)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(106,354)" name="Text"/>
    <comp lib="0" loc="(1000,100)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(270,170)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(780,510)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(1310,430)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(1140,120)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(600,510)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(173,662)" name="Text">
      <a name="text" val="XNOR using NAND Gate"/>
    </comp>
    <comp lib="6" loc="(972,145)" name="Text">
      <a name="text" val="B"/>
    </comp>
    <comp lib="1" loc="(1160,490)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(470,460)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(110,90)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(1210,260)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(630,160)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(147,358)" name="Text"/>
    <comp lib="0" loc="(710,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(1160,380)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(110,590)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(974,106)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="0" loc="(1320,120)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(224,282)" name="Text">
      <a name="text" val="XOR using NAND Gate"/>
    </comp>
    <comp lib="0" loc="(1000,380)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(1083,313)" name="Text">
      <a name="text" val="NOT using NAND Gate"/>
    </comp>
    <comp lib="6" loc="(977,244)" name="Text"/>
    <comp lib="6" loc="(974,266)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="6" loc="(71,94)" name="Text">
      <a name="text" val="A"/>
    </comp>
    <comp lib="6" loc="(974,495)" name="Text">
      <a name="text" val="B"/>
    </comp>
    <comp lib="0" loc="(110,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(1150,174)" name="Text">
      <a name="text" val="AND using NAND Gate"/>
    </comp>
    <comp lib="0" loc="(1000,260)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(270,520)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(470,220)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(73,244)" name="Text">
      <a name="text" val="B"/>
    </comp>
    <comp lib="6" loc="(1137,545)" name="Text">
      <a name="text" val="OR using NAND Gate"/>
    </comp>
    <comp lib="6" loc="(179,660)" name="Text"/>
    <comp lib="6" loc="(73,594)" name="Text">
      <a name="text" val="B"/>
    </comp>
  </circuit>
</project>
