Projeto deve ser utilizado para execução de função lógico aritmética específica: z=(a+b)/2; Sendo as entradas 'a' e 'b' dois números inteiros de quatro bits e a saída 'z' um número inteiro de quatro bits.
Arquitetura de um computador simples escrita em Verilog, composta de quatro módulos, sendo estes: Memória, Registradores, Controle e ULA; para a execução de uma função lógico-aritmética z=(a+b)/2. Desenvolvido por alunos do Centro de Informática da UFPE, como parte da avaliação da disciplina Sistemas Digitais, em 2019.2 do professor Manoel Eusébio.&nbsp;

Arquitetura de computador simples projetada para plataformas FPGA, constituído por quatro blocos escritos em Verilog, pode ser utilizada sem pagamentos ou cobranças de quaisquer tipo; sendo livre para utilização, aprimoramento e réplica para toda e qualquer pessoa.
<p>O projeto, escrito em Verilog, é composto de quatro módulos, nomeados ULA, Controle, Registrador e Memoria, onde:</p><p>- ULA:</p><p>A unidade lógica aritmética responsável pelas operações aritméticas e lógicas;</p><p>-Registrador:</p><p>Armazena temporariamente o estado das variáveis;</p><p>-Memoria:</p><p>Armazena dados e instruções para a ULA;</p><p>-Controle:</p><p>Decodifica instruções recebidas da memória;</p><p><br></p><p>Este circuito digital é construído especificamente para a execução da função z=(a+b)/2.</p>
<p>(US20180114117) ACCELERATE DEEP NEURAL NETWORK IN AN FPGA,</p><p>Enquanto a anterioridade acima utiliza uma placa FPGA para funções complexas (acelerar uma rede neural), este projeto utiliza o mesmo tipo de equipamento para realização de um função lógico-aritmética muito mais simples, utilizando menos recursos e mais facilmente implementável</p>
Arquitetura de computador simples para execução da função z = (a+b)/2 para plataformas FPGA. Utilizando ULA, registradores, controle e memória.&nbsp;
Arquitetura de computador simples projetada para plataformas FPGA
