
<!-- @import "[TOC]" {cmd="toc" depthFrom=1 depthTo=6 orderedList=false} -->

<!-- code_chunk_output -->



<!-- /code_chunk_output -->

本章以Montevina平台为例, 说明在x86处理器系统中, PCIe体系结构的实现机制.

Montevina平台是Intel提供的一个笔记本平台. 在这个平台上, 含有一个**mobile芯片组**, **Mobile处理器**和**无线网卡**. 

- 其中**Mobile芯片组**包括代号为"`Contiga`"的**GMCH(Graphics and Memory Controller Hub**)和`ICH9M`系列的**ICH**; 
- **Mobile处理器**使用代号为"Penryn"的第二代**Intel Core2 Duo**; 
- **无线网卡**的代号为"Shirley Peak"(支持Wifi)或者"Echo Peak"(同时支持Wifi和WiMax). 

Montevina平台的拓扑结构如图.

![config](./images/1.png)

Montevina平台使用一个**虚拟的FSB\-to\-PCI桥**将**FSB总线**和**外部设备**分离, 这个**虚拟PCI桥**上方连接**FSB总线**, 下方连接**PCI总线0**. 但是从**物理信号**来看, MCH中的**PCI总线0**是**FSB总线的延伸**, 因为该**PCI总线0**仍然**使用FSB总线的信号**, 只是**连接到这条总线上的设备**相当于**虚拟PCI设备**. 在GMCH中, 并没有提到这个FSB\-to\-PCI桥, 但是**芯片设计上**, 存在这个**桥片的概念**.

NUMA系统应该有多个这种CPU, 然后在MCH中有相应的**DCI线**去连接其他的socket(即物理CPU), 因为**处理器和MCH都算是处理器内部**, DMI往下的是外部. **每个CPU**可能有自己**独立的内存(NUMA系统**), 那些**图像**, **视频**相关和**DMI接口(南桥**)去连接相应外设**所有socket(这里的socket意思是插座, 插槽, 每个对应一个物理CPU)都会去连接(所以会有很多线, 这样除了内存对其他硬件的访问对于所有CPU而言是SMP的**), 这些内容需要证实, 只是猜测.

从系统软件来看, 在**PCI总线0**上挂接的**设备**都含有**PCI配置寄存器(！！！**), **系统软件**将这些设备**看做PCI设备**, 并可以访问这些设备的**PCI配置空间**. 在Montevina平台的**GMCH和ICH**中, **所有的外部设备**, 如**存储控制器**, **图形控制器**等都是**虚拟PCI设备**, 都具有**独立的PCI配置空间**. **GMCH**和**ICH**之间**使用DMI(Direct Management Interface)接口**相连, 但是**DMI接口仅仅是链路级别的连接(！！！**), 并**不产生新的PCI总线号(！！！**下面的没有产生新的Bus的话, 通过`lspci -t`会看到DMI的所有设备都在一个Bus下), ICH的`DMI-to-USB桥`和`DMI-to-PCIe桥`也都属于**PCI总线0**上的**设备**.

Switch 不会改变电气特性, 不会产生新的PCI总线号.

* Intel在2008年开始用**QPI总线**(`Intel QuickPath Interconnect`, 快速通道互联, 又称Multi\-FSB总线)取代以往用于至强、安腾处理器的**FSB总线**(`Front Side Bus`, 前端总线); Intel于2017年发布的SkyLake-SP Xeon中，用**UPI**（**UltraPath Interconnect**）取代QPI.

* 南桥使用**PCH(Platform Controller Hub**, 平台路径控制器)是英特尔于2008年起所推出的一系列**芯片组**，取代以往的**I/O路径控制器**（I/O Controller Hub，ICH）
    * 在PCH出现之前，主板通常有两块主要的芯片组——**南桥**和**北桥**。南桥主要负责**低速的I/O**，例如SATA、USB和LAN；北桥负责较高速的PCI-E和RAM的读取。近年的处理器频率不断上升，但**前端总线**（FSB，即处理器连接北桥的通道）带宽一直没有改变而遇到了瓶颈。PCH的设计即是设计来解决这个问题。
    * 它重新分配各项I/O功能，把存储器控制器、核芯显卡、高速PCI-E控制器集成至处理器，PCH负责原来南桥的一些功能集。**处理器**和**PCH**由**DMI**（Direct Media Interface）连接，DMI也是原来北桥和南桥的连接方法。
* 从超低功耗的Broadwells开始，一直到移动Skylake处理器，英特尔将**时钟**、**PCI控制器**和**南桥IO控制器**集成到**CPU封装**中，**取消了PCH**，采用**2个芯片**的**系统级封装**(`System in Package`，**SOP**)设计；一个芯片比另一个大，小的芯片是PCH。 SOP**不采用DMI**，而是直接露出了PCIe通道，以及来自集成控制器的SATA、USB和HDA线路，以及用于传感器的SPI/I²C/UART/GPIO线路。与PCH兼容的CPU一样，它们继续露出DisplayPort、RAM和SMBus线路。

PCH还会通过SPI总线连接到Platform Firmware(即BIOS), eSPI总线或PCIe总线连接到BMC. **CPU<Xeon>真实**有**三组PCIe x16的连接**, **每个x16**的可以**当做4个x4的来用**, 还是太少了. **PCH**和**CPU**有个**额外的PCIe连接**, 因为CPU的PCIe口太少, 所以**PCH占用一个x16**的, PCH会**扩展出来一些**, PCH相当于一个**PCIe Switch**, 软件视图相当于**先经过PCH Switch**, 再到**PCH下面接的其他的设备**. **现在PCH接的网卡**都是**通过这种方式接进去**的.

Intel在**CPU内部保留了QPI总线**，用于**CPU内部的数据传输**。而在**与外部接口设备进行连接**的时候，需要有一条简洁快速的通道，就是**DMI总线**。这样，这两个总线的传输任务就分工明确了，QPI主管内，DMI主管外。也就是说**DMI往下就不是CPU内部**了, 尽管PCH和MCH都属于RC的一部分.

注: 从体系结构角度看, **MCH和ICH仅仅是一个称呼**, 实际上并不重要.

在**x86处理器**中, **MCH**包含的**虚拟PCI设备优先级较高**, 而**ICH**包含的**虚拟PCI设备优先级低**. 当**CPU**发起一个**PCI数据请求**时, **MCH的PCI设备**将首先**在PCI总线0上进行正向译码**. 如果**当前PCI数据请求**所使用的**地址没有在MCH的PCI设备命中**时, **DMI接口部件**将使用**负向译码**方式**被动地接受这个数据请求**, 然后通过**DMI总线**将这个**数据请求转发到ICH(！！！**)中.

因此在**x86**中, **MCH**集成了一些**对宽带要求较高的虚拟PCI设备**, 如**DDR控制器**, **显卡**等. 而在**ICH**中集成了一些**低速PCIe端口**, 和一些**速度相对较低的外部设备**, 如**PCI\-to\-USB桥**, **LPC总线控制器**等.

**MCH**和**ICH**包含一些**内置的PCI设备**, 这些设备**都具于PCI配置空间**, x86处理器可以**使用PCI配置周期访问这些PCI配置空间**. 在**MCH**和**ICH**中, **PCI总线0**是**FSB总线的延伸**, 所以**处理器访问这些设备**时并**不使用PCI总线规定的信号**, 如FRAME\#, TRDY\#, IRDY\#和IDSEL信号. 在MCH和ICH中, 有些PCI设备并不是传统意义上的外部设备, 而仅是虚拟PCI设备, 即使用PCI总线的管理方法统一在一起的设备.

x86处理器使用这些**虚拟PCI外设**的优点是可以将所有外部设备都使用PCI总线统一起来, 这些**设备使用的寄存器**都可以**保存在PCI设备的配置空间**中, 但是使用这种方法在某种程度上容易混淆一些概念, 尤其是有关地址空间的概念. 例如在**处理器体系结构的典型定义**中, **DDR\-SDRAM空间**属于**存储器域**, 与其**相关的DDR\-SDRAM控制器**也应该属于**存储器域**, 但是在**x86处理器**中**存储器控制器属于PCI总线域**.