<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1742480674" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/Project_top_module.dcp">
  <File Type="PA-TCL" Name="Project_top_module.tcl"/>
  <File Type="REPORTS-TCL" Name="Project_top_module_reports.tcl"/>
  <File Type="RDS-RDS" Name="Project_top_module.vds"/>
  <File Type="RDS-UTIL" Name="Project_top_module_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Project_top_module_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Project_top_module.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/ALU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/ALU.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Adder.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Decoder.v"/>
        <Attr Name="ImportTime" Val="1742335384"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Decoder_4to16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Decoder_4to16.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Extender.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Extender.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Instruction_memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Instruction_memory.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/MSSD.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/MSSD.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Memory.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Mux_16to1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Mux_16to1.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Mux_2to1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Mux_2to1.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Register_en.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Register_en.v"/>
        <Attr Name="ImportTime" Val="1742052794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Register_file.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Register_file.v"/>
        <Attr Name="ImportTime" Val="1742052794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Register_reset.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Register_reset.v"/>
        <Attr Name="ImportTime" Val="1742052794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Register_rsten_neg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Register_rsten_neg.v"/>
        <Attr Name="ImportTime" Val="1742052794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/SSD.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/SSD.v"/>
        <Attr Name="ImportTime" Val="1742052794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Single_Cycle_Computer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Single_Cycle_Computer.v"/>
        <Attr Name="ImportTime" Val="1742335500"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/datapath.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/datapath.v"/>
        <Attr Name="ImportTime" Val="1742335357"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/debouncer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/debouncer.v"/>
        <Attr Name="ImportTime" Val="1742136519"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/shifter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/shifter.v"/>
        <Attr Name="ImportTime" Val="1742052794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Project_top_module.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Project_top_module.v"/>
        <Attr Name="ImportTime" Val="1742335486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/ID_memory.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/ID_memory.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Decoder_2to4.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Decoder_2to4.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Mux_4to1.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Mux_4to1.v"/>
        <Attr Name="ImportTime" Val="1742052793"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Register_rsten.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Register_rsten.v"/>
        <Attr Name="ImportTime" Val="1742052794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/EE446_EXP2_2515583_Code/Register_simple.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../intelFPGA_lite/23.1std/EE446_EXP2_2515583_Code/Register_simple.v"/>
        <Attr Name="ImportTime" Val="1742139182"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Project_top_module"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/EE446/Nexys-A7-100T-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../EE446_Experiment1/EE446_Experiment1.srcs/constrs_1/imports/EE446/Nexys-A7-100T-Master.xdc"/>
        <Attr Name="ImportTime" Val="1741624657"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/Project_top_module.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
