<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:06.256</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0191775</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>안테나-인-패키지 구조 형성 반도체 디바이스 및 그 제조방법</inventionTitle><inventionTitleEng>semiconductor device and methoD of forming an  antenna-in-package structure</inventionTitleEng><openDate>2024.10.02</openDate><openNumber>10-2024-0143790</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01Q 1/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 기판의 제 1 영역에 형성된 안테나를 포함하는 기판을 갖는다. 전기 컴포넌트는 기판의 제2 영역 위에 배치된다. 인터커넥트 구조는 기판의 제3영역 위에 배치된다. 제1 인캡슐런트가 전기 컴포넌트 및 인터커넥트 구조 위에 증착된다. 제2 인캡슐런트가 안테나 위에 배치된다. 제2 인캡슐런트는 제1 인캡슐런트보다 더 높은 유전 상수를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판의 제 1 영역에 형성된 안테나를 포함하는 기판;기판의 제2 영역에 배치된 전기 컴포넌트;기판의 제3 영역에 배치된 인터커넥트 구조;전기 컴포넌트 및 인터커넥트 구조 위에 증착된 제1 인캡슐런트; 그리고안테나 위에 배치된 제2 인캡슐런트 - 상기 제2 인캡슐런트는 제1 인캡슐런트보다 더 높은 유전 상수를 포함함 -을 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 기판과 제 2 인캡슐런트 사이에 배치된 접착제를 더욱 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,인터커넥트 구조 위에 실장된 커넥터를 더욱 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 인터커넥트 구조는 절연 코어 및 절연 코어를 통해 형성된 전도성 비아를 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 기판은 상기 기판의 제 1 영역의 제 1 두께가 상기 기판의 상기 제 2 영역 및 제 3 영역의 제 2 두께보다 큰, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서, 상기 기판의 제 2 영역에 있는 제 1 인캡슐런트의 상부 표면은 상기 기판의 제 1 영역에 있는 기판의 상부 표면과 동일 평면에 위치하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 기판의 제1 영역 내에 형성되거나 그 위에 배치된 안테나를 포함하는 기판;기판의 제2 영역 위에 배치된 전기 컴포넌트;전기 컴포넌트 위에 증착된 제1 인캡슐런트; 그리고안테나 위에 배치된 제2 인캡슐런트 - 제2 인캡슐런트는 제1 인캡슐런트보다 더 높은 유전 상수를 포함함 -를 포함하는, 반도체 디바이스. </claim></claimInfo><claimInfo><claim>8. 제 7항에 있어서, 상기 기판과 제 2 인캡슐런트 사이에 배치된 접착제를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제 7항에 있어서, 제 1 인캡슐런트 위에 실장된 커넥터를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 반도체 디바이스를 제조하는 방법으로서, 기판의 제1 영역 내에 형성되거나 그 위에 배치되는 안테나를 포함하는 기판을 제공하는 단계;상기 기판의 제2 영역 위에 전기 컴포넌트를 배치하는 단계;상기 전기 컴포넌트 위에 제1 인캡슐런트를 증착하는 단계; 그리고상기 안테나 위에 제 2 인캡슐런트를 배치하는 단계 - 상기 제 2 인캡슐런트는 제 1 인캡슐런트보다 높은 유전 상수를 포함함 -를 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 기판과 제 2 인캡슐런트 사이에 접착제를 배치하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>12. 제 제10항에 있어서, 제 1 인캡슐런트 위에 커넥터를 실장하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 상기 인터커넥트 구조는 전도성 비아 또는 전도성 기둥을 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서, 상기 기판은 상기 기판의 제1 영역에서의 제1 두께가 상기 기판의 제2 영역에서의 제2 두께보다 큰, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 제1 인캡슐런트를 증착하는 단계를 더욱 포함하며, 상기 기판의 제2 영역 내 제1 인캡슐런트의 상부 표면이 상기 기판의 제1 영역 내 상기 기판의 상부 표면과 공동 평면인, 반도체 디바이스 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>인천광역시 중구...</address><code>120230494277</code><country>대한민국</country><engName>JCET STATS ChipPAC Korea Limited</engName><name>제이셋스태츠칩팩코리아(유)</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국, 인천광역시 중구...</address><code> </code><country> </country><engName>PARK, YeJin</engName><name>박 예진</name></inventorInfo><inventorInfo><address>대한민국, 인천광역시 중구...</address><code> </code><country> </country><engName>LEE, SeungHyun</engName><name>이 승현</name></inventorInfo><inventorInfo><address>대한민국, 인천광역시 중구...</address><code> </code><country> </country><engName>LEE, HeeSoo</engName><name>이 희수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.03.24</priorityApplicationDate><priorityApplicationNumber>18/190,047</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.26</receiptDate><receiptNumber>1-1-2023-1457815-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.01.04</receiptDate><receiptNumber>9-1-2024-9000198-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172467-84</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230191775.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e54db4fefe572d9f0c6b021132cbd623a39188c2d40125c2189c4b6b56db66918115217679866b246d331c8a88289306620f555ea0b5d2587</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf01b9c66b4f51952395baea687f18be19af33e8025ed735999abafd58ab874bc8c9b589ec027c41be87711aa7650b9abe08ca66754d8af9e2</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>