# Digital System Design 數位系統設計：作業一

- 題目 1：用 Logic Gate 實作 4 bits 加減法器
- 題目 2：用 '+' 和 '-' 實作 4 bits 加減法器
- 題目 3：用 2 對 1 多工器和 4 對 1 多工器，組成 8 對 1 多工器
- License

## 題目 1：[用 Logic Gate 實作 4 bits 加減法器](https://github.com/5j54d93/NTOU-CS/blob/main/Digital%20System%20Design/HW1/adder_subtractor_4bits_logic_gate.vhd)

### 說明

- 輸入 Input：A、B
- 模式 Mode：M
- 輸出 Output：S

`M = 0` 時，做加法，S = A + B。  
`M = 1` 時，做減法，S = A - B。

### 波形圖

<img src="https://github.com/5j54d93/NTOU-CS/blob/main/Digital%20System%20Design/HW1/Photo/HW1-1.png" width='100%' height='100%'/>

## 題目 2：用 '+' 和 '-' 實作 4 bits 加減法器

## 題目 3：用 2 對 1 多工器和 4 對 1 多工器，組成 8 對 1 多工器

## NTOU CS｜License：Digital System Design 數位系統設計

This package is licensed under MIT license. See [LICENSE](https://github.com/5j54d93/NTOU-CS/blob/main/LICENSE) for details.
