Racetrack-Speicher oder Domänen-Wand-Speicher (DWM) ist ein experimentelles, nichtflüchtiges Speichergerät unter der Entwicklung im IBM Almaden Research Center von einem Team unter der Leitung des Physikers Stuart Parkin. Anfang 2008 wurde eine 3-Bit-Version erfolgreich demonstriert. Wenn es erfolgreich entwickelt werden sollte, würde Racetrack Speicherdichte bieten, die höher als vergleichbare Solid-State-Speichergeräte wie Flash-Speicher und ähnlich wie herkömmliche Laufwerke, mit höherer Schreib-/Leseleistung. Beschreibung Racetrack-Speicher verwendet einen spin-kohärenten elektrischen Strom, um magnetische Domänen entlang eines nanoskopischen Permalloy-Drahts ca. 200 nm über und 100 nm dick zu bewegen. Beim Durchleiten des Stromes durch den Draht gelangen die Domänen durch magnetische Schreib-/Leseköpfe, die in der Nähe des Drahtes positioniert sind und die Domänen verändern, um Muster von Bits aufzuzeichnen. Ein Racetrack-Speichergerät besteht aus vielen solchen Drähten und Schreib-/Leseelementen. Im allgemeinen betrieblichen Konzept ist Rennbahnspeicher ähnlich wie der frühere Blasenspeicher der 1960er und 1970er Jahre. Delay-Line-Speicher, wie Quecksilber-Verzögerungsleitungen der 1940er und 1950er Jahre, sind eine noch härtere Form ähnlicher Technologie, wie sie in den UNIVAC- und EDSAC-Computern verwendet wird. Wie Blasenspeicher verwendet Racetrack-Speicher elektrische Ströme, um eine Folge von magnetischen Domänen durch ein Substrat und vergangene Lese-/Schreibelemente zu schieben. Verbesserungen der magnetischen Detektionsfähigkeiten, basierend auf der Entwicklung von spintronischen magnetoresistiven Sensoren, ermöglichen die Verwendung von viel kleineren magnetischen Domänen, um weit höhere Bitdichten zu bieten. In der Produktion wurde erwartet, dass die Drähte bis auf etwa 50 nm skaliert werden konnten. Es gab zwei Vorkehrungen für den Rennstreckenspeicher. Am einfachsten war eine Reihe von Flachdrähten in einem Gitter angeordnet mit Lese- und Schreibköpfen in der Nähe angeordnet. Eine weiter untersuchte Anordnung verwendete U-förmige Drähte, die senkrecht über einem Raster von Schreib-/Leseköpfen auf einem darunterliegenden Substrat angeordnet sind. Dies würde es ermöglichen, die Drähte viel länger zu sein, ohne ihren 2D-Bereich zu erhöhen, obwohl die Notwendigkeit, einzelne Domänen weiter entlang der Drähte zu bewegen, bevor sie die Schreib-/Leseköpfe erreichen, zu langsameren Zutrittszeiten führt. Beide Arrangements bieten die gleiche Durchsatzleistung. Die primäre Sorge im Hinblick auf die Konstruktion war praktisch; ob die dreidimensionale vertikale Anordnung massenweise möglich wäre. Im Vergleich zu anderen Speichergeräten Projektionen im Jahr 2008 schlug vor, dass Racetrack-Speicher Leistung in der Größenordnung von 20-32 ns anbieten würde, um ein zufälliges Bit zu lesen oder zu schreiben. Dies verglichen mit etwa 10.000.000 ns für eine Festplatte, oder 20-30 ns für konventionelles DRAM. Die Primärautoren diskutierten über Möglichkeiten, die Zugriffszeiten durch den Einsatz eines Reservoirs auf etwa 9,5 ns zu verbessern. Der Gesamtdurchsatz mit oder ohne Speicher wäre in der Größenordnung von 250-670 Mbit/s für Rennstreckenspeicher, verglichen mit 12800 Mbit/s für ein einziges DDR3 DRAM, 1000 Mbit/s für Hochleistungs-Festplatten und 1000 bis 4000 Mbit/s für Flash-Speichergeräte. Die einzige aktuelle Technologie, die einen klaren Latenzvorteil über Racetrack-Speicher bot, war SRAM, in der Größenordnung von 0,2 ns, aber zu höheren Kosten. Größe F von ca. 45 nm (Stand 2011) mit einer Zellfläche von ca. 140 F2.Racetrack-Speicher ist eine von mehreren aufstrebenden Technologien, die herkömmliche Speicher wie DRAM und Flash ersetzen wollen, und potenziell eine universelle Speichereinrichtung für eine Vielzahl von Rollen bieten. Andere Kontender enthalten magnetoresistive Zufalls-Zugriffsspeicher (MRAM,) Phasenwechselspeicher (PCRAM) und ferroelektrische RAM (FeRAM). Die meisten dieser Technologien bieten ähnliche Dichten wie Flash-Speicher, in den meisten Fällen schlechter, und ihr primärer Vorteil ist der Mangel an Schreib-Ausdauer-Grenze wie die in Flash-Speicher. Field-MRAM bietet eine hervorragende Leistung bis zu 3 ns Zugriffszeit, erfordert aber eine große 25-40 F2 Zellgröße. Es kann als SRAM-Ersatz verwendet werden, aber nicht als Massenspeicher. Die höchsten Dichten von jedem dieser Geräte wird von PCRAM angeboten, mit einer Zellgröße von etwa 5.8 F2, ähnlich wie Flash-Speicher, sowie ziemlich gute Leistung um 50 ns.Nevertheless, keiner von ihnen kann in der Lage sein, mit Racetrack-Speicher in Gesamtbedingungen, insbesondere Dichte konkurrieren. So können beispielsweise 50 ns in einem Racetrack-Speichergerät etwa fünf Bits betrieben werden, was zu einer effektiven Zellgröße von 20/5 = 4 F2 führt, die das Leistungsdichteprodukt von PCM leicht übertrifft. Andererseits, ohne die Bitdichte zu opfern, könnte die gleiche 20 F2 Fläche 2,5 2-Bit 8 F2 alternative Speicherzellen (wie resistive RAM (RRAM) oder spin-torque transfer MRAM) passen, die jeweils viel schneller arbeiten (~10 ns). In den meisten Fällen speichern Speichergeräte ein Bit an einem bestimmten Ort, so dass sie typischerweise in Bezug auf "Zellgröße" verglichen werden, eine Zelle, die ein Bit speichert. Die Zellgröße selbst ist in Einheiten von F2 angegeben, wobei F die Merkmalsgrößen-Designregel ist, die üblicherweise die Metalllinienbreite darstellt. Flash und Racetrack speichern beide mehrere Bits pro Zelle, aber der Vergleich kann noch gemacht werden. Beispielsweise schienen Festplatten theoretische Grenzen um 650 nm2/bit zu erreichen, die in erster Linie durch die Fähigkeit, auf bestimmte Bereiche der magnetischen Oberfläche zu lesen und zu schreiben definiert sind. DRAM hat eine Zellgröße von etwa 6 F2, SRAM ist viel weniger dicht bei 120 F2.NAND Flash-Speicher ist derzeit die dichteste Form von nichtflüchtigen Speicher im weit verbreiteten Einsatz, mit einer Zellgröße von etwa 4,5 F2, aber Speichern von drei Bit pro Zelle für eine effektive Größe von 1,5 F2.NOR Flash-Speicher ist etwas weniger dicht, bei einer effektiven 4,75 F2, die für 2-Bit-Betrieb auf einer 9,5 F2 Zelle ausmacht. In der vertikalen Orientierung (U-förmige) Rennstrecke werden pro Zelle fast 10-20 Bit gespeichert, die selbst eine physikalische Größe von mindestens etwa 20 F2 haben würde. Darüber hinaus würden Bits an unterschiedlichen Positionen auf der Strecke unterschiedliche Zeiten (von ~10 bis ~1000 ns, oder 10 ns/bit) nehmen, vom Lese-/Lesesensor zuzugreifen, weil die Strecke die Domänen mit einer festen Rate von ~100 m/s bewegen würde. Herausforderungen der Entwicklung Eine Einschränkung der frühen Versuchsgeräte war, dass die magnetischen Domänen nur langsam durch die Drähte geschoben werden konnten, wodurch Stromimpulse auf den Mikrosekunden-Ordnungen benötigt werden, um sie erfolgreich zu bewegen. Dies war unerwartet, und führte zu Leistung gleich etwa der von Festplatten, so viel wie 1000 mal langsamer als vorhergesagt. Die jüngste Forschung hat dieses Problem auf mikroskopische Unvollkommenheiten in der Kristallstruktur der Drähte zurückgeführt, die dazu führten, dass die Domänen an diesen Unvollkommenheiten hängen bleiben. Mit Hilfe eines Röntgenmikroskops, um die Grenzen zwischen den Domänen direkt abzubilden, fand ihre Forschung heraus, dass Domänenwände mit Pulsen so kurz wie ein paar Nanosekunden bewegt werden, wenn diese Unvollkommenheiten fehlten. Dies entspricht einer makroskopischen Leistung von etwa 110 m/s. Die Spannung, die erforderlich ist, um die Domänen entlang der Rennstrecke anzutreiben, wäre proportional zur Länge des Drahtes. Die Stromdichte muss ausreichend hoch sein, um die Domänenwände (als Elektromigration) zu drücken. Eine Schwierigkeit für die Racetrack-Technologie ergibt sich aus der Notwendigkeit einer hohen Stromdichte >(108 A/cm2); ein 30 nm x 100 nm Querschnitt würde > 3 mA erfordern. Die resultierende Leistungsaufnahme wird höher als die für andere Speicher benötigte, z.B. Spin-Transfer-Momentspeicher (STT-RAM) oder Flash-Speicher. Eine weitere Herausforderung im Zusammenhang mit Racetrack-Speicher ist die stochastische Natur, in der sich die Domänenwände bewegen, d.h. sie bewegen und an zufälligen Positionen stoppen. Es wurde versucht, diese Herausforderung durch die Herstellung von Kerben an den Rändern des Nanodrahtes zu überwinden. Forscher haben auch gestaffelte Nanodrähte vorgeschlagen, um die Domänenwände genau zu stiften. Experimentelle Untersuchungen haben die Wirksamkeit des gestaffelten Domänenwandspeichers gezeigt. Vor kurzem haben Forscher nicht-geometrische Ansätze vorgeschlagen, wie lokale Modulation magnetischer Eigenschaften durch Zusammensetzungsänderung. Es werden Techniken wie Glühen induzierte Diffusion und Ionenimplantation eingesetzt. Siehe auch Giant magnetoresistance (GMR)-Effekt Magnetoresistive Zufalls-Zugriff-Speicher (MRAM) Spintronics Spin-Transistor Referenzen Externe Links Definition der Architektur des Speichers IBM Bewegt Näher zu New Class of Memory (YouTube video) IBM Racetrack Memory Project